[go: up one dir, main page]

KR102548015B1 - 디바이스 테스트 지그 및 디바이스 테스트 시스템 - Google Patents

디바이스 테스트 지그 및 디바이스 테스트 시스템 Download PDF

Info

Publication number
KR102548015B1
KR102548015B1 KR1020220167266A KR20220167266A KR102548015B1 KR 102548015 B1 KR102548015 B1 KR 102548015B1 KR 1020220167266 A KR1020220167266 A KR 1020220167266A KR 20220167266 A KR20220167266 A KR 20220167266A KR 102548015 B1 KR102548015 B1 KR 102548015B1
Authority
KR
South Korea
Prior art keywords
test
pogo pin
control module
electronic devices
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220167266A
Other languages
English (en)
Inventor
김연섭
허봉준
곽동은
Original Assignee
주식회사 티웨어랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티웨어랩 filed Critical 주식회사 티웨어랩
Priority to KR1020220167266A priority Critical patent/KR102548015B1/ko
Application granted granted Critical
Publication of KR102548015B1 publication Critical patent/KR102548015B1/ko
Priority to PCT/KR2023/095096 priority patent/WO2024123162A1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/18Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

본 발명은 복수의 전자 디바이스를 수용하기 위한 복수의 안착홈을 구비한 마스크와 복수의 안착홈의 복수의 전자 디바이스의 금속핀들과 접촉가능한 복수의 포고핀 그룹을 포함하고 디바이스 테스트 지그의 바디에 탈착 가능한 픽스쳐 모듈, 픽스쳐 모듈 상측에 설치되어 픽스쳐 모듈의 복수의 안착홈에 위치하는 복수의 전자 디바이스를 촬영하는 이미지 센서 및 복수의 안착홈의 복수의 전자 디바이스의 테스트시에 복수의 전자 디바이스 각각의 금속핀들을 복수의 포고핀 그룹 각각에 접촉하도록 복수의 전자 디바이스를 하측으로 누르는 누름판을 포함하는 디바이스 테스트 지그 및 디바이스 테스트 시스템에 관한 것이다.

Description

디바이스 테스트 지그 및 디바이스 테스트 시스템{DEVICE TEST JIG AND DEVICE TEST SYSTEM}
본 발명은 디바이스 테스트 지그 및 디바이스 테스트 시스템에 관한 것으로서 구체적으로는 저비용 및 간단한 변형으로 소량 다품종 전자 디바이스의 테스트를 자동화하고 이종 전자 디바이스로의 테스트 전환이 용이한 디바이스 테스트 지그 및 디바이스 테스트 시스템에 관한 것이다.
4차 산업혁명에 따른 IoT, AI 등의 기술 개발로 전자제품이 점차 지능화되고 연결성(connectivity)을 가지게 되었다. 지능화 및 연결성을 가짐에 따라, 전자제품은 지능화 및 연결성 구현을 위한 복잡한 내부 전자부품을 가진다. 전자제품은 적어도 내부에 프로그램을 수행함에 필요한 마이컴 또는 CPU를 가지고 통신 연결을 위한 무선이나 유선의 통신 인터페이스를 가져 점차 복잡해지고 있다. 이러한 전자제품은 마이컴 또는 CPU 등을 내장하고 나아가 통신 인터페이스를 더 내장하는 전자 디바이스를 포함하여 구성된다.
또한, 4차 산업혁명에 따라 다양한 유형의 IoT, AI의 전자제품이 필드에서 요구되고 이는 소량 다품종 생산을 요구하고 있다. 마이컴 등을 구비한 전자 디바이스는 전자부품을 PCB 보드에 실장 및 자동 납땜하는 과정(SMT)을 거치고 SMT 된 전자부품의 비전 검사를 거친 후에 전자 디바이스의 마이컴에 프로그램을 라이팅(writing)하고 프로그램에 기반한 전자 디바이스의 기능 테스트를 거친다. 이러한 일련의 생산과 품질 보증(QC) 과정을 거친 후에 전자 디바이스가 정상 디바이스로 판정되어 출하나 전자제품에 탑재될 수 있다.
여기서, 프로그램을 라이팅하는 과정과 기능 테스트를 거치는 과정은 전자 디바이스의 품질, 단가, 납기 등에 큰 영향을 미치는 중요한 요소이다. 특히, 다품종 소량생산 중심의 중소기업은 소량의 개별 전자 디바이스별로 테스트 프로세스의 자동화가 요구되는 데, 이를 위해 중소기업에서 필요한 인적, 물적 투자가 현실적으로 어려운 실정이다.
전자 디바이스에 프로그램을 라이팅하고 전자 디바이스의 기능 테스트를 위해, 지그(Jig) 장치가 일반적으로 이용된다. 지그 장치는 전자 디바이스를 실장하기 위한 픽스처(Fixture)와 픽스처의 핀에 결합되거나 오픈되는 다수의 포고(Pogo) 핀을 포함하고 포고핀에 픽스처의 핀에 결합한 상태에서 실장된 전자 디바이스에 대한 펌웨어(프로그램) 라이팅과 기능 테스트를 수행할 수 있다.
전자 디바이스는 다양한 형태를 가진다. 전자 디바이스의 설계 예에 따라, 그 크기와 외부로 노출되는 핀수, 외부로 노출되는 핀의 배열 등은 모두 다르다. 서로 다른 형태의 전자 디바이스를 펌웨어 라이팅하고 기능 테스트를 위해서는 각 전자 디바이스의 형태 등에 대응하는 지그 장치를 별도로 각각 구비해야 한다.
특히, 소량 다품종 생산을 주로 하는 중소기업은 전자 디바이스별 지그 장치를 구비하거나 개발하는 것이 용이치 않아 생산성 향상과 신뢰성 있는 전자 디바이스를 생산하지 못하는 것이 현실이다.
공개특허 특2001-0098584, 2001년11월08일,
본 발명은, 상술한 문제점을 해결하기 위해서 안출한 것으로서, 다양한 유형의 소량 다품종 전자 디바이스의 테스트가 용이한 디바이스 테스트 지그 및 디바이스 테스트 시스템을 제공하는 데 목적이 있다.
또한, 본 발명은 전자 디바이스의 자동 인식에 따라 자동화된 테스트와 테스트 로그 데이터를 축적 가능하고 축적되는 테스트 관련 로그 데이터를 활용하여 전자 디바이스에 대한 테스트 이력을 관리할 수 있는 디바이스 테스트 지그 및 디바이스 테스트 시스템을 제공하는 데 목적이 있다.
또한, 본 발명은 전자 디바이스별 픽스처 모듈을 착탈식으로 구성하여 다양한 크기와 형상의 전자 디바이스를 대상으로 하는 테스트 환경을 경제적이고 용이하게 구성할 수 있는 디바이스 테스트 지그 및 디바이스 테스트 시스템을 제공하는 데 목적이 있다.
또한, 본 발명은 테스트에 공통되는 공통 플랫폼 회로와 전자 디바이스의 개별 회로를 분리하여 이종 전자 디바이스 테스트를 용이하게 수행하고 전자 디바이스의 테스트로부터 공통 플랫폼 회로를 보호할 수 있는 디바이스 테스트 지그 및 디바이스 테스트 시스템을 제공하는 데 목적이 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 양상에 따른 디바이스 테스트 지그는 복수의 전자 디바이스를 수용하기 위한 복수의 안착홈을 구비한 마스크와 복수의 안착홈의 복수의 전자 디바이스의 금속핀들과 접촉가능한 복수의 포고핀 그룹을 포함하고 디바이스 테스트 지그의 바디에 탈착 가능한 픽스쳐 모듈, 픽스쳐 모듈 상측에 설치되어 픽스쳐 모듈의 복수의 안착홈에 위치하는 복수의 전자 디바이스를 촬영하는 이미지 센서 및 복수의 안착홈의 복수의 전자 디바이스의 테스트시에 복수의 전자 디바이스 각각의 금속핀들을 복수의 포고핀 그룹 각각에 접촉하도록 복수의 전자 디바이스를 하측으로 누르는 누름판을 포함한다.
상기한 디바이스 테스트 지그에 있어서, 이미지 센서에 의해 촬영된 이미지 데이터에서 복수의 전자 디바이스의 식별자들을 추출하고 추출된 식별자들에 기초하여 복수의 전자 디바이스에 대한 테스트를 복수의 포고핀 그룹을 통해 수행하는 제어 모듈을 더 포함하고, 디바이스 테스트 지그의 바디에서 분리 가능한 누름판은 복수의 안착홈의 대응하는 위치에 형성되는 복수의 관통홀을 가지고, 제어 모듈은 복수의 관통홀을 통해 노출되는 복수의 전자 디바이스의 표면을 촬영한 이미지 데이터에서 식별자들을 추출한다.
상기한 디바이스 테스트 지그에 있어서, 픽스쳐 모듈은, 일측면에 노출되는 복수의 연결단자를 가지고 복수의 연결단자와 복수의 포고핀 그룹 사이의 전기신호를 전달하는 픽스쳐 연결보드를 더 포함하고, 복수의 포고핀 그룹은 픽스쳐 연결보드의 복수의 연결단자에 전기적으로 연결되는 보드 표면의 전기패드들에 직접 결합하거나 전기패드들에 연결되는 선들을 통해 결합한다.
상기한 디바이스 테스트 지그에 있어서, 이미지 센서에 의해 촬영된 이미지 데이터에서 복수의 전자 디바이스의 식별자들을 추출하고 추출된 식별자들에 기초하여 복수의 전자 디바이스에 대한 테스트를 복수의 포고핀 그룹을 통해 수행하는 제어 모듈 및 제어 모듈과 복수의 포고핀 그룹을 연결하고 디바이스 테스트 지그의 바디의 일측면의 베이스 플레이트로부터 지정된 높이에 노출되는 복수의 대응연결단자를 가지는 커넥터 보드를 더 포함하고, 픽스쳐 모듈은 디바이스 테스트 지그의 베이스 플레이트 위에서 상응하는 높이의 복수의 연결단자를 복수의 대응연결단자에 수평방향으로 결합하거나 분리하여 바디에 탈착 가능하다.
상기한 디바이스 테스트 지그에 있어서, 이미지 센서에 의해 촬영된 이미지 데이터에서 복수의 전자 디바이스의 식별자들을 추출하고 추출된 식별자들에 기초하여 복수의 전자 디바이스에 대한 테스트를 복수의 포고핀 그룹을 통해 수행하는 제어 모듈 및 제어 모듈과 복수의 포고핀 그룹을 전기적으로 연결하는 커넥터 보드를 더 포함하고, 포고핀 그룹의 신호들은 전원신호 및 접지신호롤 포함하고, 커넥터 보드는 제어 모듈로부터의 전원신호와 복수의 포고핀 그룹 각각의 전원신호 사이에 위치하여 제어 모듈로부터의 전원을 공급 또는 차단하는 복수의 전원스위치, 복수의 포고핀 그룹 각각의 전원신호에서의 전류량을 센싱하기 위한 복수의 전류센서 및 전류센서에 의해 센싱되는 전류량에 따라 전원스위치의 전원을 차단하기 위한 복수의 비교기를 구비한다.
상기한 디바이스 테스트 지그에 있어서, 제어 모듈은, 복수의 포고핀 그룹과 1 대 1 매칭되고 매칭되는 포고핀 그룹과 전자 디바이스의 테스트 환경설정에 따른 포고핀 그룹의 셋팅된 신호들의 규격에 따라 인터페이스하는 복수의 채널제어 모듈 및 이미지 센서로부터의 촬영된 이미지 데이터에서 안착홈에 탑재되고 관통홀을 통해 노출되는 전자 디바이스의 식별자를 추출하고 추출된 식별자의 전자 디바이스의 테스트 여부에 따라 대응하는 채널제어 모듈을 제어하여 식별자가 인식된 전자 디바이스에 대한 테스트를 수행하는 메인제어 모듈을 포함한다.
또한, 본 발명의 일 양상에 따른 디바이스 테스트 시스템은 상기한 디바이스 테스트 지그 및 디바이스 테스트 지그에서 테스트된 전자 디바이스의 테스트 로그를 저장하는 테스트 로그 DB를 포함하고 디바이스 테스트 지그에서의 테스트를 테스트 로그 DB를 이용하여 연결된 네트워크를 통해 제어하는 테스트 관리 장치를 포함한다.
상기와 같은 본 발명에 따른 디바이스 테스트 지그 및 디바이스 테스트 시스템은 다양한 유형의 소량 다품종 전자 디바이스의 테스트가 용이한 효과가 있다.
또한, 상기와 같은 본 발명에 따른 디바이스 테스트 지그 및 디바이스 테스트 시스템은 전자 디바이스의 자동 인식에 따라 자동화된 테스트와 테스트 로그 데이터를 축적 가능하고 축적되는 테스트 관련 로그 데이터를 활용하여 전자 디바이스에 대한 테스트 이력을 관리할 수 있는 효과가 있다.
또한, 상기와 같은 본 발명에 따른 디바이스 테스트 지그 및 디바이스 테스트 시스템은 전자 디바이스별 픽스처 모듈을 착탈식으로 구성하여 다양한 크기와 형상의 전자 디바이스를 대상으로 하는 테스트 환경을 경제적이고 용이하게 구성할 수 있는 효과가 있다.
또한, 상기와 같은 본 발명에 따른 디바이스 테스트 지그 및 디바이스 테스트 시스템은 테스트에 공통되는 공통 플랫폼 회로와 전자 디바이스의 개별 회로를 분리하여 이종 전자 디바이스 테스트를 용이하게 수행하고 전자 디바이스의 테스트로부터 공통 플랫폼 회로를 보호할 수 있는 효과가 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 디바이스 테스트 시스템의 예시적인 구성을 도시한 도면이다.
도 2는 디바이스 테스트 지그의 예시적인 일 외형을 나타낸다.
도 3은 바디에서 픽스쳐 모듈과 누름판이 분리된 예시적인 형태를 도시한 도면이다.
도 4는 디바이스 테스트 지그 내부의 예시적인 회로 구조와 연결 구조를 도시한 도면이다.
도 5는 디바이스 테스트 지그를 이용하여 전자 디바이스를 테스트하기 위한 예시적인 제어 흐름을 도시한 도면이다.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술 되어 있는 상세한 설명을 통하여 더욱 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 디바이스 테스트 시스템의 예시적인 구성을 도시한 도면이다.
디바이스 테스트 시스템은 네트워크(300)에 연결되는 하나 이상의 디바이스 테스트 지그(100)와 테스트 관리 장치(200)를 포함하여 구성된다. 디바이스 테스트 시스템의 디바이스 테스트 지그(100)는 특정 생산라인, 제조라인 등의 사업장에 설치되어 해당 사업장에서 생산중인 전자 디바이스(500)에 대한 테스트를 수행한다. 디바이스 테스트 시스템 상의 하나의 디바이스 테스트 지그(100)와 다른 하나의 디바이스 테스트 지그(100)는 동일한 전자 디바이스(500)에 대한 테스트를 수행하거나 다른 전자 디바이스(500)에 대한 테스트를 수행한다.
디바이스 테스트 지그(100)와 테스트 관리 장치(200) 사이의 네트워크(300)는 각종 데이터를 송수신할 수 있도록 구성된다. 네트워크(300)는 와이파이, 이더넷, 지그비 등의 근거리 통신을 이용하여 디바이스 테스트 지그(100)와 테스트 관리 장치(200) 사이의 데이터를 송수신할 수 있다. 네트워크(300)는 인터넷 프로토콜에 따라 데이터를 송수신하는 인터넷망일 수 있다. 설계 예에 따라, 네트워크(300)는 특정 생산라인, 제조라인 등의 사업장 내에 설치되는 근거리 네트워크(LAN)이거나 다수의 지역에서 통신 가능한 광역 네트워크(WAN)일 수 있다.
도 1을 통해 디바이스 테스트 시스템을 살펴보면, 테스트 관리 장치(200)는 네트워크(300)를 통해 디바이스 테스트 지그(100)에 연결되어 디바이스 테스트 지그(100)에서의 테스트를 제어한다. 테스트 관리 장치(200)는 특정 생산라인, 제조라인 등의 사업장 내에 설치되어 단일 사업장 내의 디바이스 테스트 지그(100)를 제어하도록 구성될 수 있다. 또는, 테스트 관리 장치(200)는 사업장 외부에 설치되어 다수 사업장 내의 디바이스 테스트 지그(100)들을 제어하도록 구성될 수 있다. 테스트 관리 장치(200)는 서버로 동작할 수 있고 클라우드 서버로 구현될 수 있다.
테스트 관리 장치(200)는 구비된 메모리, 하드디스크, 통신 인터페이스, 프로세서 등을 이용하여 디바이스 테스트 지그(100)를 제어한다. 테스트 관리 장치(200)는 메모리나 하드디스크 등에 적어도 테스트 로그 DB와 테스트 성공 DB를 포함하도록 구성된다. 테스트 로그 DB는 네트워크(300)를 통해 연결된 디바이스 테스트 지그(100) 각각에서의 테스트된 전자 디바이스(500)의 테스트 로그를 저장한다. 각 전자 디바이스(500)의 테스트 로그는 테스트가 이루어진 디바이스 테스트 지그(100)의 식별자, 디바이스 테스트 지그(100) 상에서의 지그(안착홈(131-1)의) 식별자, 테스트가 이루어진 전자 디바이스(500)의 식별자를 포함하고, 해당 전자 디바이스(500)에 대해 이루어진 프로그램 라이팅 및/또는 일련의 기능 테스트의 테스트 시각 및 성공/실패(통과) 여부와 최종(모든) 테스트의 성공(통과) 여부를 나타내는 테스트 결과를 저장한다.
테스트 성공 DB는 프로그램 라이팅 및/또는 (모든 기능) 테스트에 성공한 전자 디바이스(500)의 정보를 저장한다. 테스트 성공 DB는 프로그램 라이팅 및/또는 모든 테스트를 통과한 전자 디바이스 식별자를 적어도 저장하고 테스트 관리 장치(200)가 테스트 로그를 디바이스 테스트 지그(100)로부터 수신함에 따라 모든 테스트를 통과한 테스트 결과를 가지는 테스트 로그의 전자 디바이스 식별자를 테스트 로그에서 추출하여 테스트 성공 DB에 기록한다.
테스트 관리 장치(200)는 네트워크(300)를 통해 연결되는 디바이스 테스트 지그(100)에 탑재되는 전자 디바이스(500)의 프로그램 라이팅과 기능 테스트를 테스트 로그 DB와 테스트 성공 DB를 이용하여 제어하도록 구성된다.
적어도 테스트 관리 장치(200)는 이미 테스트에 통과하여 테스트가 완료된 전자 디바이스(500)의 테스트를 중지(중단)하도록 디바이스 테스트 지그(100)를 제어한다. 테스트 관리 장치(200)는 네트워크(300)를 통해 디바이스 테스트 지그(100)로부터 지그(안착홈(131-1))에 탑재된 전자 디바이스 식별자를 포함하는 테스트 요청을 수신한다. 테스트 관리 장치(200)는 테스트 요청의 수신에 따라 테스트 성공 DB에서 테스트 요청의 전자 디바이스 식별자를 검색하고 동일한 전자 디바이스 식별자가 검색된 경우 테스트 중단을 위한 테스트 완료 응답을 디바이스 테스트 지그(100)로 전송한다. 동일한 전자 디바이스 식별자가 미검색된 경우 테스트 관리 장치(200)는 테스트의 진행을 허용하는 테스트 시작 응답을 네트워크(300)를 통해 디바이스 테스트 지그(100)로 전송한다.
디바이스 테스트 지그(100)는 테스트용 전자 디바이스(500)를 내부에 탑재하고 탑재된 전자 디바이스(500)에 대한 테스트를 테스트 관리 장치(200)와 연동하여 진행한다. 디바이스 테스트 지그(100)는 탑재된 전자 디바이스(500)에서 수행되는 프로그램(예를 들어, 펌웨어, 응용 프로그램 등)을 전자 디바이스(500)의 비휘발성 메모리에 라이팅하고(거나) 라이팅되어 수행되는 전자 디바이스(500)의 프로그램과 연동하여 전자 디바이스(500)의 일련의 기능을 테스트하고 그 테스트 결과를 출력하도록 구성된다. 디바이스 테스트 지그(100)에 대해서는 도 2 이하에서 상세히 살펴보도록 한다.
전자 디바이스(500)(도면 미도시)는 디바이스 테스트 지그(100)에 탑재되어 프로그램 라이팅 및/또는 기능 테스트가 이루어지는 기기이다. 전자 디바이스(500)는 측면이나 바닥면에 금속핀이나 금속패드(이하, '금속핀'과 '금속패드'를 '금속핀'으로 통칭함)를 포함하는 칩셋이거나 내부에 칩셋과 전자부품들을 포함하고 바닥면이나 측면에 금속핀을 포함하는 서브 보드이거나 내부에 칩셋과 전자부품들을 포함하고 칩셋과 전자부품들은 차폐물질(예를 들어, 금속판)로 격리되고 측면이나 바닥면에 금속핀을 포함하는 보드 모듈일 수 있다. 전자 디바이스(500)는 직육면체 형상을 가질 수 있다.
전자 디바이스(500)는 측면이나 바닥면의 금속핀들을 통해 내부 칩셋이나 전자부품들과 인터페이스한다. 금속핀들을 통해 전자 디바이스(500)는 전원, 접지, 입력, 출력, 시리얼 통신 등을 수행할 수 있다. 전자 디바이스(500)는 설계 목적이나 설계 기능에 따라 다양한 유형의 기기일 수 있다. 예를 들어, 전자 디바이스(500)는 와이파이나 이더넷 통신에 따른 통신 데이터를 시리얼 통신을 통해 송수신할 수 있는 통신 모듈일 수 있다.
도 2는 디바이스 테스트 지그(100)의 예시적인 일 외형을 나타낸다.
도 2의 (a)는 실장된 전자 디바이스(500)들의 테스트 전의 디바이스 테스트 지그(100)의 외형을 나타내고 도 2의 (b)는 실장된 전자 디바이스(500)의 금속핀들과 포고핀(137-1)들이 전기적으로 접촉하여 전자 디바이스(500)의 테스트 수행시의 지그의 외형을 나타낸다.
도 2에서 알 수 있는 바와 같이, 디바이스 테스트 지그(100)는 각종 부품을 수용하기 위한 바디(110)(또는 함체)를 포함하고, 바디(110)에 탈착 가능하도록 구성되고 마스크(131) 및 포고핀 그룹(137)을 포함하는 픽스쳐 모듈(130), 바디(110)에 결합하여 하측의 이미지를 촬영하는 이미지 센서(140)와 누름판(155)을 포함하여 누름판(155)을 상하로 이동하기 위한 상하이동기(150)와 각종 내외부 인터페이스를 포함하여 구성된다.
금속제 등으로 구성되는 바디(110)는 디바이스 테스트 지그(100)를 제어하기 위해 필요한 각종 보드들(도 4과 그 설명 참조), SMPS, 전자 부품들을 내부에 수용할 수 있도록 구성되고 외부의 각종 기구, 부품 및 기기 등을 고정하거나 결합할 수 있도록 구성된다. 바디(110)의 일 측면(도 2의 ⓐ 참조)에는 전자 디바이스(500)의 테스트에 필요한 이미지 센서(140)가 고정되고 픽스쳐 모듈(130)과 탈착 가능하도록 구성된다. 바디(110)의 일 측면에 상하이동기(150)가 설치되어 상하이동기(150)에 포함되는 누름판(155)이 상측으로 또는 하측으로 이동할 수 있다.
바디(110)의 일 측면에서 누름판(155)과 픽스쳐 모듈(130)보다 높은 상측에 (고정) 설치되는 이미지 센서(140)는 렌즈에 노출되는 하측의 이미지를 촬영할 수 있도록 구성된다. 이미지 센서(140)는 하측의 픽스쳐 모듈(130)의 안착홈(131-1)들에 위치하는 전자 디바이스(500)를 포함하는 이미지를 촬영할 수 있다. 이미지 센서(140)는 카메라나 카메라 모듈을 나타내거나 또는 카메라 모듈 내에 내장될 수 있다. 적어도, 이미지 센서(140)는 픽스쳐 모듈(130)의 마스크(131)의 전체 영역을 촬영할 수 있도록 구성된다. 이미지 센서(140)는 SD, HD, Full HD나 그 이상의 해상도를 가지고 노출된 이미지를 촬영할 수 있다. 이미지 센서(140)는 촬영된 이미지 데이터를 USB 통신 등을 통해 전송 가능하다.
픽스쳐 모듈(130)은 바디(110)에 탈착 가능하도록 구성된다. 픽스쳐 모듈(130)은 다수의 전자 디바이스(500)를 수용하기 위한 다수의 안착홈(131-1)을 구비하고 상측 외부로 노출되는 마스크(131)를 포함하고 마스크(131) 아래에 각종 부품, 선, 보드 등을 수용하기 위한 직육면체 형상의 수용프레임(133)을 포함하여 구성된다.
수용프레임(133) 내에 픽스쳐 모듈(130)은 픽스쳐 연결보드(135)와 포고핀 그룹(137)의 포고핀(137-1)들을 포함하여 구성된다. 하나의 안착홈(131-1)에는 하나의 포고핀 그룹(137)의 포고핀(137-1)들이 매칭되고 하나의 포고핀 그룹(137)의 포고핀(137-1)들은 안착홈(131-1) 내나 주위의 마스크(131)에 구비된 포고핀홀(131-5)(도면 미표시)을 통해 삽입되어 안착홈(131-1)에 위치하는 전자 디바이스(500)의 금속핀들과 접촉 가능하다. 안착홈(131-1)은 상하로 관통되는 형상을 가지거나 마스크(131)에서 하측으로 일정한 두께만큼 패인 형상을 가질 수 있다.
특정 전자 디바이스(500)를 위한 마스크(131)의 안착홈(131-1)의 개수 및 포고핀 그룹(137)의 개수와 다른 특정 전자 디바이스(500)를 위한 마스크(131)의 안착홈(131-1)의 개수 및 포고핀 그룹(137)의 개수는 전자 디바이스(500)의 외형, 사이즈 등에 따라 달라질 수 있다. 예를 들어, 특정 A 전자 디바이스(500)는 10개의 안착홈(131-1)의 개수와 포고핀 그룹(137)의 개수를 가질 수 있고 A 전자 디바이스(500)보다 크기가 더 큰 B 전자 디바이스(500)는 6개의 안착홈(131-1)의 개수와 포고핀 그룹(137)의 개수를 가질 수 있다.
본 발명에 따른 디바이스 테스트 지그(100)는, 개별 전자 디바이스(500)별로 픽스쳐 모듈(130) 내의 마스크(131), 대응하는 누름판(155)을 교체하고 포고핀 그룹(137)의 개수에 따른 픽스쳐 모듈(130) 내의 제작 변경만이 필요해 다양한 전자 디바이스(500)에 대한 테스트가 저렴한 비용으로 신속히 가능하다. 픽스쳐 모듈(130)의 구조에 대해서는 도 3 및 도 4에서 좀 더 상세히 살펴보도록 한다.
상하이동기(150)는 수신되는 제어신호에 따라 누름판(155)을 상측으로 이동시키거나 픽스쳐 모듈(130) 방향의 하측으로 이동시킨다. 상하이동기(150)는 하나 또는 복수의 공압식 실린더(151)와 공압식 실린더(151)에 결합하고 바디(110)의 일측면으로부터 앞으로(외부로) 돌출되는 하나 이상의 상하이동 가이드(153)와 상하이동 가이드(153)에 결합하여 상측 또는 하측으로 이동하고 마스크(131)와 접촉하여 마스크(131)에 하측 압력을 가하는(누르는) 누름판(155)을 포함하여 구성된다. 상하이동기(150)는 공압식 실린더(151) 대신에 다른 알려지거나 알려질 상하이동수단(예를 들어, 모터나, 회전바 등)을 포함하여 구성될 수도 있다.
누름판(155)은 하나 또는 복수의 상하이동 가이드(153)에 결합 및 분리 가능하도록 구성된다. 예를 들어, 누름판(155)은 나사 등을 이용하여 상하이동 가이드(153)에 고정되고 분리될 수 있다. 누름판(155)의 표면 면적은 마스크(131)의 표면 면적보다 크고 작은 마스크(131)의 전체 영역을 누를 수 있도록 구성된다. 누름판(155)은 다수의 관통홀(155-1)을 가지고 각각의 관통홀(155-1)은 누름판(155)의 대응하는 각각의 안착홈(131-1)의 대응 위치에 형성된다. 누름판(155)의 하측 눌림과 그에 따른 마스크(131)와의 밀착에 따라, 적어도 관통홀(155-1)은 대응하는 안착홈(131-1)에 위치하는 전자 디바이스(500)의 표면을 이미지 센서(140)가 촬영할 수 있도록 구성된다.
관통홀(155-1)은 안착홈(131-1)의 전자 디바이스(500)를 하측으로 압력을 가할 수 있도록 전자 디바이스(500)의 표면 면적보다 적게 설계되고 바람직하게는 전자 디바이스(500)의 표면 외곽을 하측으로 누를 수 있도록 설계된다. 관통홀(155-1)을 통해 노출되는 전자 디바이스(500)의 표면( 이미지)은 이미지 센서(140)에 의해 촬영될 수 있다.
누름판(155)은 상하이동기(150)에 의해 하측으로 이동하고 마스크(131)에 압력을 가할 수 있다. 누름판(155)은 마스크(131)의 안착홈(131-1)들의 전자 디바이스(500)의 테스트시에 전자 디바이스(500)들 각각의 금속핀들을 포고핀 그룹(137) 각각에 접촉하도록 전자 디바이스(500)들을 하측으로 누를 수 있도록 구성된다.
디바이스 테스트 지그(100)는 그 외 테스트의 시작, 종료, 온, 오프 등을 제어하기 위한 각종 버튼(123)들, 외부 기기나 테스트 관리 장치(200)와 인터페이스하기 위한 USB 커넥터, 이더넷 커넥터, 시리얼 커넥터, 유무선 통신인터페이스, 입출력 인터페이스, 디스플레이 인터페이스 등을 가지는 외부 인터페이스(121), 교류 전원을 공급하기 위한 전원공급구(127) 등을 포함한다. 또한, 디바이스 테스트 지그(100)는 픽스쳐 모듈(130)을 바디(110)에 고정하고 바디(110)로부터 픽스쳐 모듈(130)을 밀어 분리시키기 위한 체결구(125) 등을 더 포함할 수 있다.
디바이스 테스트 지그(100)는 바디(110) 내부에 디바이스 테스트 지그(100)를 통해 전자 디바이스(500)의 테스트를 제어하기 위한 제어 모듈(170)과 제어 모듈(170)과 픽스쳐 모듈(130) 사이의 신호를 전달하기 위한 커넥터 보드(190)를 더 포함하여 구성된다.
하나 이상의 전자 보드(회로기판과 탑재된 전자 부품)로 구현되는 제어 모듈(170)은 테스트 시작시에 이미지 센서(140)에 의해 촬영된 이미지 데이터에서 마스크(131)의 안착홈(131-1)들에 탑재된 전자 디바이스(500)의 식별자들을 추출하고 추출된 식별자에 기초하여 전자 디바이스(500)들에 대한 테스트를 커넥터 보드(190)를 통해 연결되는 포고핀 그룹(137)의 신호라인을 통해 수행한다.
디바이스 테스트 지그(100)는 디스플레이를 더 포함하거나 외부 인터페이스(121)를 통해 결합할 수 있다. 디바이스 테스트 지그(100)는 전자 디바이스(500)에 대한 테스트 상태, 결과 등의 이미지를 디스플레이로 출력할 수 있다.
제어 모듈(170)과 탈착 가능하고 다양한 전자 디바이스(500)를 테스트하기 위해 변형 가능한 픽스쳐 모듈(130) 사이의 신호 연결을 위해 필요한 커넥터 보드(190) 및 픽스쳐 연결보드(135) 등에 대해서는 도 4에서 좀 더 상세히 살펴보도록 한다.
도 3은 바디(110)에서 픽스쳐 모듈(130)과 누름판(155)이 분리된 예시적인 형태를 도시한 도면이다.
도 3의 (a)는 누름판(155)과 픽스쳐 모듈(130)이 분리된 디바이스 테스트 지그(100)의 형태를 나타내고 도 3의 (b)는 상하이동 가이드(153)로부터 분리된 누름판(155)의 형태를 나타내고 도 3의 (c)는 바디(110)에서 분리된 픽스쳐 모듈(130)의 형태를 나타낸다.
도 3에 알 수 있는 바와 같이, 누름판(155) 및 픽스쳐 모듈(130)은 디바이스 테스트 지그(100)의 바디(110)로부터 분리 및 결합할 수 있도록 구성되고, 바디(110)는 바닥면에서 일측면으로부터 직사각형 형상으로 돌출되고 픽스쳐 모듈(130)을 안착시키기 위한 베이스 플레이트(111)를 포함하여 구성되고 베이스 플레이트(111) 위에 픽스쳐 모듈(130)이 위치하고 고정될 수 있다.
디바이스 테스트 지그(100)에는 바디(110)의 픽스쳐 모듈(130)이 설치되는 일측면(도 3의 ⓐ 참조)에서 베이스 플레이트(111)로부터 지정된 높이(도 3의 (a)의 'h' 참조)에 다수의 대응연결단자(픽스쳐모듈 대응연결단자(199-1), 이하 '대응연결단자'라고도 함.)들이 외측으로 노출 설치된다. 디바이스 테스트 지그(100)는 다수의 대응연결단자(199-1)들을 가질 수 있고 예를 들어, 100개, 200개 등의 대응연결단자들을 가질 수 있다.
또한, 픽스쳐 모듈(130)은 바디(110)의 일측면에 결합하는 대응 측면(도 3의 ⓑ 참조)의 지정된 높이(도 3의 (c)의 'h' 참조)에 외측으로 노출되는 다수의 연결단자(커넥터보드 연결단자(135-2), 이하 '연결단자'라고도 함.)들을 가진다. 픽스쳐 모듈(130)은 대응연결단자(199-1)의 개수만큼의 연결단자(135-2)들을 가질 수 있다. 대응연결단자(199-1)들은 수 커넥터를 구성하고 연결단자(135-2)들은 암 커넥터를 구성할 수 있다. 또는, 대응연결단자(1991-1)들은 암 커넥터를 구성하고 연결단자(135-2)들은 수 커넥터를 구성할 수 있다. 적어도 대응연결단자(199-1)들과 연결단자(135-2)들은 상응하는 체결기구, 회로, 구조를 가지고 서로 결합하여 연결단자(135-2)와 대응연결단자(199-1) 사이의 신호를 송수신할 수 있다.
여기서, 연결단자(135-2)들의 설치 위치와 대응연결단자(199-1)들의 설치 위치가 동일하거나 적어도 상응하는 위치로 설계되어 픽스쳐 모듈(130)은 바디(110)의 베이스 플레이트(111) 위에서 놓인 상태에서 작업자가 베이스 플레이트(111)상에서 픽스쳐 모듈(130)을 밀거나 당김을 통해 수평방향으로 바디(110)와 결합하거나 분리될 수 있고 그에 따라 탈착 가능하도록 구성된다.
대응연결단자(199-1)들과 연결단자(135-2)들이 결합한 상태에서, 체결구(125)에 의한 체결로 픽스쳐 모듈(130)을 바디(110)에 고정시킬 수 있고 체결구(125)에 의한 분리로 픽스쳐 모듈(130)을 바디(110)로부터 분리할 수 있다. 이러한 구성을 통해, 테스트 작업자가 용이하고 편리하게 임의의 픽스쳐 모듈(130)을 바디(110)에 결합하거나 분리 가능하다.
누름판(155)은 하나 이상의 나사홀(155-5)을 더 포함하여 상하이동 가이드(153)에 나사를 통해 결합 및 분리 가능하다. 픽스쳐 모듈(130)의 마스크(131) 또한 픽스쳐 모듈(130)로부터 결합하거나 분리할 수 있도록 구성된다. 예를 들어, 마스크(131)의 4 모서리에 나사홀을 구비하여 수용프레임(133)에 결합 및 분리할 수 있다.
도 2 및 도 3의 예시적인 형태와 그 설명에서 알 수 있는 바와 같이, 테스트 대상 전자 디바이스(500)가 달라짐에 따라, 본 발명에 따른 디바이스 테스트 지그(100)는 전자 디바이스(500)의 크기, 외형, 특성 등을 고려하여 설계되는 안착홈(131-1)들을 가지는 마스크(131)와 관통홀(155-1)들을 가지는 누름판(155)을 설계 변형하고 교체하는 것으로 새로운 테스트 대상 전자 디바이스(500)를 위한 테스트 환경을 간단히 구축할 수 있다. 마스크(131)와 누름판(155)은 플라스틱 재질, 아크릴 재질 또는 유리 재질 등으로 구성될 수 있다.
도 4는 디바이스 테스트 지그(100) 내부의 예시적인 회로 구조와 연결 구조를 도시한 도면이다.
도 4를 통해 디바이스 테스트 지그(100)의 내부 구조를 좀 더 상세히 살펴보면, 도 4의 디바이스 테스트 지그(100)의 회로는 디바이스 테스트 지그(100) 내부에 내장되고 디바이스 테스트 지그(100)는 바디(110) 내부에 회로기판과 전자부품을 이용하여 구성되는 제어 모듈(170)과 커넥터 보드(190)를 포함하여 구성되고 픽스쳐 모듈(130)의 수용프레임(133) 내에 내장되는 픽스쳐 연결보드(135)와 픽스쳐 연결보드(135) 위에 실장되거나 선들을 통해 결합하는 포고핀 그룹(137)의 포고핀(137-1)들을 포함하여 구성된다.
디바이스 테스트 지그(100)는 다수의 포고핀 그룹(137)의 포고핀(137-1)들을 가지고 각각의 포고핀 그룹(137)의 포고핀(137-1)들은 마스크(131)의 안착홈(131-1)의 내부 또는 주위의 포고핀홀(131-5)들에 삽입되어 고정되고 누름판(155)의 눌림에 안착홈(131-1)의 전자 디바이스(500)의 특정 금속핀들 각각에 전기적으로 결합하고 누름판(155)이 마스크(131)로부터 분리됨에 따라 전기적 결합이 해제될 수 있도록 구성된다.
제어 모듈(170)의 회로기판과 전자부품은 바디(110) 내의 공간에 내장되고 제어 모듈(170)은 이미지 센서(140)에 의해 촬영된 이미지 데이터에서 마스크(131)의 안착홈(131-1)들에 탑재된 전자 디바이스(500)들의 식별자를 추출한다. 제어 모듈(170)은 누름판(155)의 관통홀(155-1)들을 통해 노출되는 전자 디바이스(500) 표면의 QR 코드나 시리얼 넘버 등을 이미지 센서(140)의 이미지 데이터에서 인식하여 식별자를 추출할 수 있다. 제어 모듈(170)은 추출된 식별자들에 기초하여 안착홈(131-1)들에 탑재된 전자 디바이스(500)에 대한 테스트를 연결되는 포고핀 그룹(137)들의 신호를 통해 수행한다.
제어 모듈(170)은 메인제어 모듈(171) 및 다수의 채널제어 모듈(175)을 포함하고 메인제어 모듈(171)과 채널제어 모듈(175)을 연결하기 위한 내부통신부(173)와 커넥터 보드(190)와 신호를 송수신하기 위한 하나 이상의 제어모듈 커넥터(179)를 더 포함하여 구성된다. 메인제어 모듈(171), 다수의 채널제어 모듈(175), 내부통신부(173) 및 제어모듈 커넥터(179)는 제어 모듈(170)의 베이스 회로기판 위에 설치되고 메인제어 모듈(171)과 채널제어 모듈(175)도 베이스 회로기판에 결합 및 분리 가능한 서브 회로기판(서브 보드)과 서브 회로기판에 실장되는 전자부품으로 구성될 수 있다. 설계 예에 따라, 제어 모듈(170)은 별도 회로기판의 메인제어 모듈(171) 및 다수의 채널제어 모듈(175)을 가질 필요없이 하나의 베이스 회로기판 위에 메인제어 모듈(171)과 다수 채널제어 모듈(175)의 기능을 수행하기 위한 단일의 구성 블록(이나 회로)을 가질수 도 있다.
메인제어 모듈(171)은 프로세서, 버튼(123)의 신호를 수신하는 입력 인터페이스, 이미지 센서(140)로부터 이미지 데이터를 수신하기 위한 데이터버스 인터페이스(예를 들어, USB 인터페이스), 메모리, 통신 인터페이스 및 각종 입출력 인터페이스 등을 구비하여 이미지 센서(140)에서 촬영된 이미지 데이터에서 안착홈(131-1)들 각각에 탑재되고 안착홈(131-1)의 대응하는 관통홀(155-1)을 통해 노출되는 전자 디바이스(500)의 식별자를 추출한다. 메인제어 모듈(171)은 각 안착홈(131-1)에서의 추출된 식별자에 대응하는 전자 디바이스(500)의 테스트 여부를 통신 인터페이스(에 연결되는 외부 인터페이스(121))를 통해 테스트 관리 장치(200)로부터 확인하고 테스트 여부의 결과에 따라 해당 전자 디바이스(500)가 위치하는 안착홈(131-1)에 매칭하는(대응하는) 채널제어 모듈(175)을 제어하여 식별자의 추출에 따라 인식되는 전자 디바이스(500)에 대한 테스트를 수행한다.
다수 채널제어 모듈(175)들 각각은 마스크(131)의 하나의 안착홈(131-1)에 탑재된 하나의 전자 디바이스(500)에 대한 테스트를 메인제어 모듈(171)을 통해 독립적으로(병렬적으로) 수행한다. 각각의 채널제어 모듈(175)은 픽스쳐 모듈(130)의 특정 하나의 포고핀 그룹(137)과 1 대 1로 매칭되고 매칭되는 포고핀 그룹(137)과 인터페이스한다. 포고핀 그룹(137)의 신호들의 규격들은 테스트되는 대상 전자 디바이스(500)에 대한 테스트 환경설정에 따라 미리 셋팅되고 채널제어 모듈(175)은 셋팅된 신호들의 규격에 따라 매칭되는 포고핀 그룹(137)과 인터페이스한다.
채널제어 모듈(175)은 내부에 프로세서, 메모리와 포고핀 그룹(137)과 인터페이스하고 다른 규격으로 변환 가능한 입출력 인터페이스(GPIO, UART, SPI, I2C, ADC 등)를 가지고 메모리에 저장된 프로그램을 이용하여 메인제어 모듈(171)에 의한 제어로 대응하는 안착홈(131-1)의 특정 전자 디바이스(500)를 테스트 가능하다.
각각의 포고핀 그룹(137)의 신호의 개수(도 4의 'N')는 다양한 전자 디바이스의 유형을 고려하여 미리 고정 설계(예를 들어, 10개, 20개, 40개 등)되나 포고핀 그룹(137) 내의 신호의 규격들은 테스트되는 전자 디바이스(500)별로 달리 설정될 수 있다.
예를 들어, 포고핀 그룹(137)의 하나( 이상)의 신호는 전원(VCC)신호이고 다른 하나( 이상)의 신호는 접지(GND)신호일 수 있다. 또한, 다른 하나( 이상)의 신호는 프로그램의 기록과 디버깅을 위한 디버깅용 데이터신호나 디버깅용 클럭신호일 수 있다. 그 외의 다른 신호들은 미리 셋팅 가능하다. 예를 들어, 포고핀 그룹(137)의 신호들 중 미리 고정 지정된 포고핀 그룹(137)의 신호 외의 신호들 각각은 GPIO, I2C, UART, SPI, ADC 신호 중의 특정 하나의 신호로 채널제어 모듈(175) 내에 설정되고 그 설정에 따라 채널제어 모듈(175)이 포고핀 그룹(137)과 인터페이스 가능하다.
내부통신부(173)는 채널제어 모듈(175)과 메인제어 모듈(171) 사이에서 데이터를 송수신한다. 내부통신부(173)는 베이스 회로기판 상에서 PCB 회로와 전자부품으로 구현 가능하고 예를 들어, USB 회로, UART 회로, 먹스(MUX) 회로나 그 외 내부 통신을 위해 알려져 있거나 알려지는 통신회로일 수 있다.
제어모듈 커넥터(179)는 채널제어 모듈(175)과 커넥터 보드(190) 사이의 신호들을 연결한다. 제어모듈 커넥터(179)는 다수 연결핀들(예를 들어, 100개의 연결핀)을 가지는 암 커넥터이거나 수 커넥터일 수 있다.
그 외, 제어 모듈(170)은 프로그램을 기록하고 디버깅하기 위한 디버깅 모듈을 더 포함할 수 있다. 디버깅 모듈은 채널제어 모듈(175)을 경유하지 않고 직접 포고핀 그룹(137)의 특정 신호라인(예를 들어, 디버깅이나 프로그램 기록을 위한 데이터 신호와 클록 신호)에 연결되어 각각의 안착홈(131-1)의 전자 디바이스(500)를 프로그래밍하고 디버깅할 수 있도록 구성될 수도 있다.
커넥터 보드(190)는 제어 모듈(170)과 픽스쳐 모듈(130)(의 다수 포고핀 그룹(137)) 사이(의 신호들)를 전기적으로 연결하기 위한 보드이다. 커넥터 보드(190)는 하나 이상의 제어모듈대응 커넥터(191)와 픽스쳐모듈대응 커넥터(199)를 포함하고 제어 모듈(170)과 픽스쳐 모듈(130) 사이의 신호(전원신호)에 전원스위치(193), 전류센서(195) 및 비교기(197)를 더 포함하여 구성된다. 커넥터 보드(190)는 제어 모듈(170)(의 채널제어 모듈(175)들)과 다수의 포고핀 그룹(137)의 신호들을 회로기판의 신호선들을 통해 서로 연결할 수 있다.
제어모듈대응 커넥터(191)는 제어 모듈(170)의 제어모듈 커넥터(179)와 연결되기 위한 커넥터로서 다수 연결핀들을 가지는 암 커넥터이거나 수 커넥터일 수 있다. 제어모듈대응 커넥터(191)와 제어모듈 커넥터(179)는 다수의 신호선을 가지는 케이블을 통해 서로 연결되어 신호를 전달할 수 있다.
하나 이상의 픽스쳐모듈대응 커넥터(199)는 베이스 플레이트(111)로부터 지정된 높이의 바디(110)의 일측면에 노출(도 3 참조)된다. 픽스쳐모듈대응 커넥터(199)는 다수개의 픽스쳐모듈 대응연결단자(199-1)를 가질 수 있다. 예를 들어, 디바이스 테스트 지그(100)는 2 개의 픽스쳐모듈대응 커넥터(199)를 가지고 각각의 픽스쳐모듈대응 커넥터(199)는 100개의 대응연결단자(199-1)를 가질 수 있고 픽스쳐 모듈(130)의 하나의 포고핀 그룹(137)은 20개의 대응연결단자(199-1)에 연결될 수 있다.
픽스쳐모듈대응 커넥터(199)의 픽스쳐모듈 대응연결단자(199-1)와 제어모듈대응 커넥터(191)의 연결핀들은 커넥터 보드(190)의 회로기판(PCB)을 통해 서로 연결된다. 제어 모듈(170)로부터 포고핀 그룹(137)으로 전원신호가 연결되고 접지신호도 서로 연결된다.
커넥터 보드(190)의 회로기판의 포고핀 그룹(137)별 전원신호(픽스쳐모듈 대응연결단자(199-1)의 전원신호와 제어모듈대응 커넥터(191)의 연결핀의 전원신호) 사이 각각에는 전원스위치(193)(예를 들어, 릴레이 스위치 등)가 설치되어 각각의 전원스위치(193)가 제어 모듈(170)로부터 전원을 포고핀 그룹(137)으로 공급 또는 차단한다. 또한, 각 포고핀 그룹(137)별 전원신호에서의 전류량을 센싱하기 위한 전류센서(195)들과 각 전류센서(195)들에 의해 센싱되는 전류량(신호)에 따라 전원스위치(193)의 전원을 차단(오픈)하기 위한 비교기(197)(예를 들어, OP-AMP 를 이용하여 구성되는 비교기(197))들을 커넥터 보드(190)가 포함한다. 비교기(197)로부터의 차단(오픈)신호는 해당 포고핀 그룹(137)의 대응하는 채널제어 모듈(175)로 출력되어 채널제어 모듈(175)은 전원단락 이상을 확인하고 이를 메인제어 모듈(171)로 출력할 수 있다.
커넥터 보드(190)의 전원스위치(193), 전류센서(195) 및 비교기(197)를 포함하여 품질 테스트가 이루어지지 않은 전자 디바이스(500)의 단락(특히, 전원과 접지의 단락)에 의해 야기되는 디바이스 테스트 지그(100)의 불량야기, 파괴, 고장 등의 현상이 방지될 수 있다.
픽스쳐 모듈(130)은 수용프레임(133) 내에 내장되는 픽스쳐 연결보드(135)와 픽스쳐 연결보드(135) 위에 실장되거나 선들을 통해 결합하는 포고핀 그룹(137)의 포고핀(137-1)들을 포함하여 구성된다. 픽스쳐 연결보드(135)는 다수의 커넥터보드 연결단자(135-2)를 포함하는 하나 이상의 커넥터보드 커넥터(135-1)와 다수의 포고핀연결단자(135-5)를 포함하는 하나 이상의 포고핀그룹 커넥터(135-3)와 다수의 커넥터보드 연결단자(135-2)의 신호들과 다수의 포고핀연결단자(135-5)의 신호들을 연결하기 위한 회로기판을 포함하여 구성될 수 있다.
이와 같이, 픽스쳐 연결보드(135)는 다수의 커넥터보드 연결단자(135-2)를 가지고 이 커넥터보드 연결단자(135-2)와 포고핀연결단자(135-5)를 통해 연결되는 포고핀 그룹(137)의 포고핀(137-1)들 사이의 전기신호를 전달한다.
커넥터보드 커넥터(135-1)의 연결단자(135-2)들은 수용프레임(133)의 일측면에 지정된 높이에서 외부로 노출되어 픽스쳐모듈대응 커넥터(199)의 픽스쳐모듈 대응연결단자(199-1)들에 베이스 플레이트(111) 위에서 픽스쳐 모듈(130)을 밀거나 당겨 결합하거나 분리할 수 있도록 구성된다. 커넥터보드 연결단자(135-2)들과 픽스쳐모듈 대응연결단자(199-1)들은 서로 대응하는 결합 구조(예를 들어, 돌출핀/함몰핀 등)를 가지고 동일한 높이에서 베이스 플레이트(111) 위에서 쉽게 결합 및 분리 가능하다.
포고핀그룹 커넥터(135-3)의 각각의 포고핀연결단자(135-5)(예를 들어, 전기패드)들은 마스크(131)에 삽입된 포고핀 그룹(137)의 특정 포고핀(137-1)에 선(와이어)을 통해 결합할 수 있다. 이에 따라, 마스크(131)의 변경, 전자 디바이스(500)의 유형, 크기 따라 용이하게 커넥터 보드(190)를 포고핀 그룹(137)에 결합 및 변형 가능하다. 다른 대안으로 픽스쳐 연결보드(135)가 포고핀그룹 커넥터(135-3)와 포고핀연결단자(135-5)의 포함 대신에 커넥터보드 연결단자(135-2)들에 전기적으로 연결되고 회로기판의 보드 표면에 형성되는 전기패드들을 포함하여 보드 표면의 전기패드들에 포고핀 그룹(137)의 포고핀(137-1)들이 직접 결합(실장 및 납땜을 통해)하도록 구성될 수도 있다.
이와 같이, 마스크(131)의 안착홈(131-1)별 포고핀 그룹(137)은 픽스쳐 연결보드(135)의 커넥터보드 연결단자(135-2)들에 전기적으로 연결되는 보드 표면의 전기패드들에 직접 결합하거나 포고핀연결단자(135-5)(의 전기패드들)에 연결되는 선들을 통해 결합 가능하다. 전자 디바이스(500)의 크기, 형상, 핀수 등이 달라 보드의 전기패드에 직접 포고핀(137-1)을 결합하는 구조보다는 포고핀연결단자(135-5)의 전기패드에 선으로 포고핀 그룹(137)이 연결되어 포고핀 그룹(137)과 제어 모듈(170) 사이의 신호를 송수신할 수 있는 연결구조가 보다더 바람직하다.
여기서, 제어 모듈(170)로부터 픽스쳐 연결보드(135) 까지의 포고핀 그룹(137)의 개수(예를 들어, 총 10개, 20 개 등의 포고핀 그룹(137) 수)와 포고핀 그룹(137) 내의 신호의 개수(도 4의 'N', 예를 들어, 총 20개의 신호 개수)는 미리 설계되어 고정된다. 반면, 마스크(131)의 안착홈(131-1)과 누름판(155)의 관통홀(155-1)의 개수는 바람직하게는 서로 동일하고 해당 전자 디바이스(500)의 특성(전체 사이즈, 규격 등)에 따라 미리 설계된 포고핀 그룹(137)의 개수보다 동일하거나 작도록 설계되어 디바이스 테스트 지그(100)에 결합 또는 분리 가능하도록 구성된다. 또한, 전자 디바이스(500)별 포고핀홀(131-5)과 포고핀(137-1)의 개수는 미리 설계된 포고핀 그룹(137) 내의 신호 개수보다 동일하거나 작도록 설계된다. 그에 따라, 디바이스 테스트 지그(100)는 최소 설계 변경으로 다양한 유형의 전자 디바이스(500)에 대한 테스트를 진행 가능하다.
도 1 내지 도 4의 도면에서는, 포고핀(137-1)들은 수용프레임(133) 내 하측에서 상측의 마스크(131)로 삽입되어 전자 디바이스(500)와 전기적 접촉 및 테스트가 가능한 것으로 설명하였다. 이에 국한될 필요는 없으며, 포고핀 그룹(137)의 일부의 포고핀(137-1)은 마스크(131) 위에서 하측의 마스크(131)로 삽입되고 전기적으로 접촉하도록 구성될 수도 있다.
도 5는 디바이스 테스트 지그(100)를 이용하여 전자 디바이스(500)를 테스트하기 위한 예시적인 제어 흐름을 도시한 도면이다.
도 5의 제어 흐름은 디바이스 테스트 지그(100)에서 수행되고 테스트 작업자의 버튼(123) 입력에 따라 메모리나 하드디스크에 저장되거나 테스트 관리 장치(200)로부터 수신되는 테스트 프로그램을 수행하는 제어 모듈(170)(의 메인제어 모듈(171))에 의해 수행된다.
메인제어 모듈(171)과 각각의 채널제어 모듈(175)은 테스트 대상 전자 디바이스(500)를 위한 테스트 프로그램을 테스트 관리 장치(200)나 외부 인터페이스(121)를 통해 수신 및 설정한다. 각각의 채널제어 모듈(175)은 대응하는 포고핀 그룹(137)의 신호들에 대한 규격을 셋팅하고 셋팅된 환경 설정에 따라 포고핀 그룹(137)의 포고핀(137-1)의 입출력이나 통신을 제어한다. 포고핀 그룹(137)의 특정 포고핀(137-1)들은 전원(VCC) 및 접지(GND)로 고정 설정되고 다른 포고핀(137-1)들은 입력, 출력, I2C, UART, ADC, SPI 등의 신호로 (동적으로) 변경 설정된다.
디바이스 테스트 지그(100)의 테스트 작업자는 픽스쳐 모듈(130)의 다수(예를 들어, 8개, 10 개 등, 전자 디바이스(500)의 크기나 유형에 따라 달라짐)의 안착홈(131-1) 각각에 전자 디바이스(500)를 탑재하고 이후 테스트 시작 버튼(123)을 누르고 메인제어 모듈(171)은 테스트 시작 버튼(123) 입력을 수신(S101)한다.
테스트 시작 버튼(123) 입력의 수신에 따라 메인제어 모듈(171)은 상하이동기(150)를 구동하여(제어하여) 공압식 실린더(151)에 의해 누름판(155)을 하측으로 이동시키고 누름판(155)은 마스크(131)와 접촉하고 누름판(155)의 눌림에 따라 마스크(131)에 형성되는 홀들의 포고핀(137-1)들은 전자 디바이스(500)의 금속핀과 전기적으로 접촉하고 전자 디바이스(500)들을 고정된다. 직사각형 형상의 마스크(131)의 4개의 모서리에는 수용프레임(133)과 사이에 탄성체(예를 들어, 스프링)를 더 구비하여 누름판(155)의 눌림에 따른 압력을 완충하고 이후 복원시킬 수 있다.
누름판(155)의 마스크(131)와 접촉 이후에, 이미지 센서(140)는 마스크(131) 및 누름판(155)을 포함하는 이미지를 촬영하고 촬영된 이미지 데이터를 메인제어 모듈(171)이 수신한다. 이미지 센서(140)는 메인제어 모듈(171)로부터의 촬영제어신호에 따라 안착홈(131-1)들에 탑재된 전자 디바이스(500)들의 표면을 촬영한다. 전자 디바이스(500)는 누름판(155)에 의해 하측으로 압착되는 한편, 누름판(155)의 관통홀(155-1)에 의해 그 표면이 이미지 센서(140)로 노출된다. 전자 디바이스(500)는 표면에 식별자가 부착되거나 표시되고 식별자는 QR 코드나 바 코드이거나 또는 알려져 있거나 알려질 코드에 내장될 수 있다. 또는 식별자는 표면에 표시되는 시리얼 넘버일 수 있다. 식별자는 숫자로 구성되거나 숫자와 문자의 조합으로 구성될 수 있다.
메인제어 모듈(171)은 이미지 데이터에서 전자 디바이스(500)의 식별자를 추출(S103)한다. 메인제어 모듈(171)은 안착홈(131-1)들 각각에 대응하는 위치의 영역에서의 이미지 데이터에서 전자 디바이스(500)의 식별자를 식별자의 포맷에 따라 추출하고 그에 따라 식별자를 인식 가능하다.
메인제어 모듈(171)은 추출된 식별자들을 포함하는 (해당 안착홈(131-1)의 위치 식별자를 더 포함하는) 테스트 요청을 네트워크(300)를 통해 테스트 관리 장치(200)로 전송하고 테스트 관리 장치(200)로부터 테스트 요청의 전자 디바이스(500)들의 테스트를 위한 제어 데이터를 수신(S105)한다. 메인제어 모듈(171)은 식별자가 인식된 전자 디바이스(500)들에 대한 테스트 요청을 전송하고 테스트 관리 장치(200)로부터 식별자가 인식된 전자 디바이스(500)들에 대한 제어 데이터를 수신할 수 있다.
테스트 관리 장치(200)는 테스트 성공 DB에서 테스트 요청에 포함된 각각의 전자 디바이스 식별자를 검색한다. 전자 디바이스 식별자가 검색된 경우, 해당 전자 디바이스(500)에 대해 테스트 완료 응답을 구성하고 전자 디바이스 식별자가 미검색된 경우 해당 전자 디바이스(500)에 대해 테스트 시작 응답을 구성한다.
테스트 관리 장치(200)는 테스트 요청에 포함된 전자 디바이스 식별자 개수만큼의 테스트 완료 응답 또는 테스트 시작 응답을 식별하거나 나타내거나 포함하는 제어 데이터를 네트워크(300)를 통해 테스트 요청을 전송한 디바이스 테스트 지그(100)로 전송하고 디바이스 테스트 지그(100)의 메인제어 모듈(171)은 외부 인터페이스(121) 등을 통해 수신한다.
수신된 제어 데이터에 따라 메인제어 모듈(171)은 채널제어 모듈(175)들을 제어하여 인식된 식별자를 가지는 전자 디바이스(500)들에 프로그램을 라이팅(기록)하고 전자 디바이스(500)들에 대한 기능을 테스트(S107)한다. 전자 디바이스(500)의 식별자에 대응하는 응답이 테스트 완료 응답인 경우, 메인제어 모듈(171)은 외부 인터페이스(121)나 디스플레이 등을 통해 테스트 완료를 나타내는 비디오 및/또는 오디오 신호를 출력하고 해당 전자 디바이스(500)에 대한 테스트 진행을 중단한다.
응답이 테스트 시작 응답인 경우에, 메인제어 모듈(171)은 테스트 시작 응답의 전자 디바이스(500)들에 매칭되는 채널제어 모듈(175)들을 통해 전자 디바이스(500)(들)에서 이용되는 프로그램을 라이팅하고 기능 테스트를 진행한다. 채널제어 모듈(175)들 각각은 메인제어 모듈(171)로부터 내부통신부(173)를 통해 수신되는 테스트 제어 데이터에 따라 커넥터 보드(190) 및 픽스쳐 연결보드(135)를 통해 포고핀 그룹(137)의 신호들을 제어하여 프로그램을 라이팅하고 전자 디바이스(500)의 기능 테스트를 진행한다. 프로그램의 라이팅은 채널제어 모듈(175)과는 별개의 모듈(디버깅 모듈)을 통해 이루어질 수도 있다. 프로그램의 라이팅이 완료된 후에, 전자 디바이스(500)는 재부팅되고 후속하여 기능 테스트가 이루어질 수도 있다.
채널제어 모듈(175)은 전자 디바이스(500)의 프로그램이나 내부 회로와 연동하여 각 전자 디바이스(500)의 기능을 테스트한다. 예를 들어, 채널제어 모듈(175)은 전자 디바이스(500)와 포고핀 그룹(137)에 할당된 시리얼 통신을 통해 약속된 시리얼 커맨드를 전송하고 시리얼 커맨드에 대한 응답을 시리얼 통신을 통해 수신하고 이를 채널제어 모듈(175)의 메모리에 저장하고 예측된 응답과 비교하여 특정 기능 테스트의 통과 여부를 결정한다. 또는, 채널제어 모듈(175)은 약속된 시리얼 커맨드를 포고핀 그룹(137)의 시리얼 통신을 통해 전송하고 시리얼 커맨드에 대한 응답이나 반응을 포고핀 그룹(137)의 특정 신호에서 인식하고 이를 메모리에 저장하고 예측된 신호와 비교하여 통과 여부를 결정한다. 이외에도, 채널제어 모듈(175)은 포고핀 그룹(137)의 다양한 규격의 신호들을 이용한 조합과 제어로 전자 디바이스(500)의 다양한 기능을 테스트할 수 있다.
채널제어 모듈(175)은 매칭되는 특정 전자 디바이스(500)의 테스트 결과를 내부통신부(173)를 통해 메인제어 모듈(171)로 전송하고 메인제어 모듈(171)은 탑재되어 인식된 각 전자 디바이스(500)의 기능 테스트의 결과를 외부 인터페이스(121)나 디스플레이, 나아가 더 구비되는 스피커 등을 통해 오디오나 비디오 신호로 출력한다. 각 전자 디바이스(500)의 기능 테스트는 설계된 순서에 따라 순차적으로 이루어질 수 있고 순차적인 기능 테스트의 결과가 출력될 수 있다.
전자 디바이스(500) 각각에 대한 모든 기능 테스트의 수행이 완료됨에 따라, 메인제어 모듈(171)은 최종 테스트 결과를 외부 인터페이스(121)나 디스플레이, 스피커 등을 통해 출력하고 최종 테스트 결과를 포함하는 테스트 로그를 테스트가 이루어진 전자 디바이스(500) 별로 구성하여 네트워크(300)를 통해 테스트 관리 장치(200)로 전송(S109)하고 이후 테스트 작업자에 의한 테스트 종료 버튼(123) 입력에 따라 탑재된 각각의 전자 디바이스(500)에 대한 프로그램 라이팅과 기능 테스트를 종료하고 상하이동기(150)를 제어하여 누름판(155)을 상측으로 이동시켜 누름판(155)과 마스크(131)를 분리시킨다.
테스트가 이루어진 전자 디바이스(500)별 테스트 로그는 예를 들어 디바이스 테스트 지그(100)의 식별자, 디바이스 테스트 지그(100) 내의 지그(안착홈(131-1))의 식별자, 테스트가 이루어진 추출된 전자 디바이스 식별자를 포함한다. 또한, 테스트 로그는 프로그램 라이팅 시점과 성공 여부, 해당 전자 디바이스(500)로 전송된 일련의 시리얼 커맨드들, 일련의 시리얼 커맨드들에 대응하여 수신된 응답(이나 반응)들과 시리얼 커맨드에 대응하는 각 기능 테스트의 통과 여부를 포함하고 수신된 응답들에 기초하여 구성되는 최종 테스트 결과(모든 테스트의 통과 여부)를 포함한다.
테스트 관리 장치(200)는 테스트 로그를 수신하고 수신된 테스트 로그를 테스트 로그 DB에 저장하고 테스트 로그의 최종 테스트 결과가 모든 기능 테스트의 통과를 나타내는 경우 테스트 로그의 전자 디바이스 식별자를 테스트 성공 DB에 기록한다.
이와 같은 제어 흐름을 통해, 전자 디바이스(500)를 자동 인식하고 자동 인식에 후속하여 전자 디바이스(500)의 프로그램 라이팅과 기능 테스트를 효율화시키고 일체로 자동화시킬 수 있다. 또한, 디바이스 테스트 지그(100)는 다양한 형태, 크기, 핀수 등을 가지는 전자 디바이스(500)를 대상으로 하는 마스크(131)와 누름판(155)을 분리 변형하여 경제적인 비용으로 간단하고 신속히 다양한 유형의 전자 디바이스(500)에 대해 테스트를 진행할 수 있다.
테스트 관리 장치(200)는 테스트 로그 DB 및 테스트 성공 DB를 사업장 별로 저장하거나 업데이트하고 저장된 테스트 로그 DB 및 테스트 성공 DB를 이용하여 클라이언트(예를 들어, 생산 업체나 테스트 업체) 측에 생산 관련 각종 서비스를 제공할 수 있다. 테스트 관리 장치(200)는 전자 디바이스(500)별 불량율, 디바이스 테스트 지그(100)별 불량율, 디바이스 테스트 지그(100)별 불량(에러) 추이 등을 클라이언트 측에 제공하여 특정 전자 디바이스(500)에 대한 테스트를 모니터링하고 관리할 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니다.
100 : 디바이스 테스트 지그
110 : 바디
111 : 베이스 플레이트
121 : 외부 인터페이스 123 : 버튼
125 : 체결구 127 : 전원공급구
130 : 픽스쳐 모듈
131 : 마스크
131-1 : 안착홈 131-5 : 포고핀홀
133 : 수용프레임
135 : 픽스쳐 연결보드
135-1 : 커넥터보드 커넥터 135-2 : 커넥터보드 연결단자
135-3 : 포고핀그룹 커넥터 135-5 : 포고핀연결단자
137 : 포고핀 그룹
137-1 : 포고핀
140 : 이미지 센서
150 : 상하이동기
151 : 공압식 실린더 153 : 상하이동 가이드
155 : 누름판
155-1 : 관통홀 155-5 : 나사홀
170 : 제어 모듈
171 : 메인제어 모듈 173 : 내부통신부
175 : 채널제어 모듈 179 : 제어모듈 커넥터
190 : 커넥터 보드
191 : 제어모듈대응 커넥터 193 : 전원스위치
195 : 전류센서 197 : 비교기
199 : 픽스쳐모듈대응 커넥터
199-1 : 픽스쳐모듈 대응연결단자
200 : 테스트 관리 장치
300 : 네트워크
500 : 전자 디바이스

Claims (7)

  1. 디바이스 테스트 지그로서,
    복수의 전자 디바이스를 수용하기 위한 복수의 안착홈을 구비한 마스크와 상기 복수의 안착홈의 복수의 전자 디바이스의 금속핀들과 접촉가능한 복수의 포고핀 그룹을 포함하고 상기 디바이스 테스트 지그의 바디에 탈착 가능한 픽스쳐 모듈;
    상기 픽스쳐 모듈 위에서 상측 또는 하측으로 이동하고 상기 복수의 안착홈의 복수의 전자 디바이스의 테스트시에 상기 복수의 전자 디바이스 각각의 금속핀들을 상기 복수의 포고핀 그룹 각각에 접촉하도록 상기 복수의 전자 디바이스를 하측으로 누르도록 상기 마스크 전체에 하측 압력을 가하는 단일한 누름판;으로서 상기 마스크의 복수의 안착홈 각각의 대응하는 위치에 형성되고 상기 안착홈의 전자 디바이스의 표면 면적보다 적은 면적의 복수의 관통홀을 가져 상기 마스크 전체에 하측 압력의 인가시에 상기 복수의 전자 디바이스의 외곽을 하측으로 누르는 누름판;
    상기 픽스쳐 모듈과 상기 누름판 상측에 설치되어 상기 픽스쳐 모듈의 복수의 안착홈에 위치하는 복수의 전자 디바이스를 촬영하는 이미지 센서; 및
    단일한 상기 누름판이 상기 마스크 전체에 하측 압력을 가한 상태에서, 상기 이미지 센서에 의해 촬영되는 이미지 데이터에서 상기 복수의 전자 디바이스의 식별자들을 추출하고 추출된 식별자들에 기초하여 상기 복수의 전자 디바이스에 대한 테스트를 상기 복수의 포고핀 그룹을 통해 수행하는 제어 모듈;을 포함하고,
    상기 제어 모듈은 상기 복수의 관통홀을 통해 노출되는 상기 복수의 전자 디바이스의 표면을 촬영한 이미지 데이터에서 식별자들을 추출하는,
    디바이스 테스트 지그.
  2. 삭제
  3. 제1항에 있어서,
    상기 픽스쳐 모듈은, 상기 픽스쳐 모듈의 일측면에 노출되는 복수의 연결단자를 가지고 상기 복수의 연결단자와 상기 복수의 포고핀 그룹 사이의 전기신호를 전달하는 픽스쳐 연결보드;를 더 포함하고,
    상기 복수의 포고핀 그룹은 상기 픽스쳐 연결보드의 상기 복수의 연결단자에 전기적으로 연결되는 보드 표면의 전기패드들에 직접 결합하거나 상기 전기패드들에 연결되는 선들을 통해 결합하는,
    디바이스 테스트 지그.
  4. 제3항에 있어서,
    상기 제어 모듈과 상기 복수의 포고핀 그룹을 연결하고 상기 디바이스 테스트 지그의 베이스 플레이트 위에서 상기 바디의 일측면의 지정된 높이에 노출되는 복수의 대응연결단자를 가지는 커넥터 보드;를 더 포함하고,
    상기 픽스쳐 모듈은 상기 디바이스 테스트 지그의 상기 베이스 플레이트 위에서 상응하는 높이의 상기 복수의 연결단자를 상기 복수의 대응연결단자에 수평방향으로 결합하거나 분리하여 상기 바디에 탈착 가능한,
    디바이스 테스트 지그.
  5. 제3항에 있어서,
    상기 제어 모듈과 상기 픽스쳐 연결보드를 통해 상기 복수의 포고핀 그룹을 전기적으로 연결하는 커넥터 보드;를 더 포함하고,
    상기 포고핀 그룹의 신호들은 전원신호 및 접지신호를 포함하고,
    상기 커넥터 보드는 상기 제어 모듈로부터의 전원신호와 상기 복수의 포고핀 그룹 각각의 전원신호 사이에 위치하여 상기 제어 모듈로부터의 전원을 공급 또는 차단하는 복수의 전원스위치, 상기 복수의 포고핀 그룹 각각의 전원신호에서의 전류량을 센싱하기 위한 복수의 전류센서 및 상기 전류센서에 의해 센싱되는 전류량에 따라 상기 전원스위치의 전원을 차단하기 위한 복수의 비교기를 구비하는,
    디바이스 테스트 지그.
  6. 제1항에 있어서,
    상기 제어 모듈은, 복수의 포고핀 그룹과 1 대 1 매칭되고 매칭되는 포고핀 그룹과 전자 디바이스의 테스트 환경설정에 따른 포고핀 그룹의 셋팅된 신호들의 규격에 따라 인터페이스하는 복수의 채널제어 모듈 및 상기 이미지 센서로부터의 촬영된 이미지 데이터에서 안착홈에 탑재되고 관통홀을 통해 노출되는 전자 디바이스의 식별자를 추출하고 추출된 식별자의 전자 디바이스의 테스트 여부에 따라 대응하는 채널제어 모듈을 제어하여 식별자가 인식된 전자 디바이스에 대한 테스트를 수행하는 메인제어 모듈을 포함하는,
    디바이스 테스트 지그.
  7. 제1항에 따른 디바이스 테스트 지그; 및
    상기 디바이스 테스트 지그에서 테스트된 전자 디바이스의 테스트 로그를 저장하는 테스트 로그 DB를 포함하고 상기 디바이스 테스트 지그에서의 테스트를 상기 테스트 로그 DB를 이용하여 연결된 네트워크를 통해 제어하는 테스트 관리 장치;를 포함하는,
    디바이스 테스트 시스템.
KR1020220167266A 2022-12-05 2022-12-05 디바이스 테스트 지그 및 디바이스 테스트 시스템 Active KR102548015B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220167266A KR102548015B1 (ko) 2022-12-05 2022-12-05 디바이스 테스트 지그 및 디바이스 테스트 시스템
PCT/KR2023/095096 WO2024123162A1 (ko) 2022-12-05 2023-11-23 디바이스 테스트 지그 및 디바이스 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220167266A KR102548015B1 (ko) 2022-12-05 2022-12-05 디바이스 테스트 지그 및 디바이스 테스트 시스템

Publications (1)

Publication Number Publication Date
KR102548015B1 true KR102548015B1 (ko) 2023-06-28

Family

ID=86994072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220167266A Active KR102548015B1 (ko) 2022-12-05 2022-12-05 디바이스 테스트 지그 및 디바이스 테스트 시스템

Country Status (2)

Country Link
KR (1) KR102548015B1 (ko)
WO (1) WO2024123162A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024123162A1 (ko) * 2022-12-05 2024-06-13 주식회사 티웨어랩 디바이스 테스트 지그 및 디바이스 테스트 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062475A (ja) * 1996-08-22 1998-03-06 Advantest Corp 電子計測機器の検査システム
KR20010098584A (ko) 2000-04-14 2001-11-08 가부시키가이샤 어드밴티스트 어플리케이션 특정 이벤트 기반의 반도체 메모리 테스트시스템
KR101464223B1 (ko) * 2014-08-20 2014-11-25 프라임텍 주식회사 카메라 모듈 검사용 자동 소켓
KR20170056187A (ko) * 2015-11-13 2017-05-23 세메스 주식회사 인터페이스 모듈 및 이를 포함하는 반도체 소자 테스트 장치
KR20170135140A (ko) * 2016-05-30 2017-12-08 주식회사 아이티랩 표준화 테스트 모듈들의 가변 조합을 이용하는 검사 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452113B1 (ko) * 2013-04-22 2014-10-17 세메스 주식회사 반도체 소자 테스트를 위한 접속 장치
KR102548015B1 (ko) * 2022-12-05 2023-06-28 주식회사 티웨어랩 디바이스 테스트 지그 및 디바이스 테스트 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062475A (ja) * 1996-08-22 1998-03-06 Advantest Corp 電子計測機器の検査システム
KR20010098584A (ko) 2000-04-14 2001-11-08 가부시키가이샤 어드밴티스트 어플리케이션 특정 이벤트 기반의 반도체 메모리 테스트시스템
KR101464223B1 (ko) * 2014-08-20 2014-11-25 프라임텍 주식회사 카메라 모듈 검사용 자동 소켓
KR20170056187A (ko) * 2015-11-13 2017-05-23 세메스 주식회사 인터페이스 모듈 및 이를 포함하는 반도체 소자 테스트 장치
KR20170135140A (ko) * 2016-05-30 2017-12-08 주식회사 아이티랩 표준화 테스트 모듈들의 가변 조합을 이용하는 검사 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024123162A1 (ko) * 2022-12-05 2024-06-13 주식회사 티웨어랩 디바이스 테스트 지그 및 디바이스 테스트 시스템

Also Published As

Publication number Publication date
WO2024123162A1 (ko) 2024-06-13

Similar Documents

Publication Publication Date Title
KR102290098B1 (ko) 점검 데이터 처리장치, 점검 데이터 처리방법과 점검기기
TWI457578B (zh) 電路板自動測試裝置及方法
WO2018040142A1 (zh) 一种手机摄像头模组多模组同时测试装置
CN101315405B (zh) 具可分离电性检测系统的半导体组件测试机台
KR102548015B1 (ko) 디바이스 테스트 지그 및 디바이스 테스트 시스템
CN102156671A (zh) 电脑主板自动测试系统
WO2019227731A1 (zh) 显示屏点灯测试装置及方法
TWI705250B (zh) 晶片測試裝置
CN113203936A (zh) 芯片测试装置、系统及芯片测试的方法
CN116973729A (zh) 一种板卡的测试方法、测试治具、测试设备及介质
CN104506848A (zh) 一种机顶盒自动化测试系统
KR20230000096A (ko) 디바이스 테스트 지그 및 이를 포함하는 디바이스 테스트 시스템
CN110954857A (zh) 一种智能检测设备
CN204346362U (zh) Usb接口图像采集检测系统
CN108562843A (zh) 一种交流电机e3控制器电路板检测系统和方法
CN106168655A (zh) 一种光伏充电照明设备的高效率、自动化测试工装
CN213181887U (zh) 电压检测电路以及交互智能平板
CN219266936U (zh) 一种显示模组烧录夹具及装置
CN115129523B (zh) 一种自动化测试系统、方法、设备及存储介质
CN114064373B (zh) Usb小板的测试系统、测试方法、测试装置及测试设备
CN204305234U (zh) 一种机顶盒自动化测试系统
CN216525899U (zh) 一种线材检测装置
CN212623736U (zh) 一种全景系统控制板测试装置
KR20190137798A (ko) 카메라 모듈 점검 매체모듈, 점검패널 및 점검판
CN110753219A (zh) 一种图像传感器检测设备

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20221205

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20221207

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20221205

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230321

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230609

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230622

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230622

End annual number: 3

Start annual number: 1

PG1601 Publication of registration