[go: up one dir, main page]

KR102543613B1 - 전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 제조 프로세스 - Google Patents

전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 제조 프로세스 Download PDF

Info

Publication number
KR102543613B1
KR102543613B1 KR1020227032306A KR20227032306A KR102543613B1 KR 102543613 B1 KR102543613 B1 KR 102543613B1 KR 1020227032306 A KR1020227032306 A KR 1020227032306A KR 20227032306 A KR20227032306 A KR 20227032306A KR 102543613 B1 KR102543613 B1 KR 102543613B1
Authority
KR
South Korea
Prior art keywords
layer
metal
metal shielding
reflective layer
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020227032306A
Other languages
English (en)
Other versions
KR20220136440A (ko
Inventor
린핑 리
징하오 쉥
주 지앙
Original Assignee
제이더블유엘 (저장) 세미컨덕터 코., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이더블유엘 (저장) 세미컨덕터 코., 엘티디. filed Critical 제이더블유엘 (저장) 세미컨덕터 코., 엘티디.
Publication of KR20220136440A publication Critical patent/KR20220136440A/ko
Application granted granted Critical
Publication of KR102543613B1 publication Critical patent/KR102543613B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/175Acoustic mirrors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02015Characteristics of piezoelectric layers, e.g. cutting angles
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02086Means for compensation or elimination of undesirable effects
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02086Means for compensation or elimination of undesirable effects
    • H03H9/0211Means for compensation or elimination of undesirable effects of reflections
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders or supports
    • H03H9/0504Holders or supports for bulk acoustic wave devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H2003/0071Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of bulk acoustic wave and surface acoustic wave elements in the same process
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02086Means for compensation or elimination of undesirable effects
    • H03H9/02125Means for compensation or elimination of undesirable effects of parasitic elements

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 제조 프로세스가 개시된다. 공진기는: 기판(101); 기판(101)에 형성된 탄성파 반사층(201); 및 탄성파 반사층(201)에 형성된 공진 기능층(301)을 포함한다. 공진기는 기판(101)에 형성된 금속 차폐벽(401)을 더 포함하고, 금속 차폐벽(401)은 탄성파 반사층(201) 및 공진 기능층(301)의 유효 영역(I-1) 주변부에 포위(encirclement)를 형성한다. 나아가, 탄성파 반사층(201)과 공진 기능층(301)의 유효 영역(I-1) 주변부에 폐쇄된 전자기 차폐층이 형성됨으로써 공진기가 제작됨과 함께 전자기 차폐층이 제작되며 따라서 전자기 차폐 디바이스를 추가할 필요가 없도록 하고, 공진기가 외부 및 내부 전자기 간섭원에 의해 영향받는 것을 방지하면서 소형 부피 및 고성능을 보장하며, 라디오 주파수 단말 제품의 신호 절연을 크게 향상시키고 특히, 인접 주파수 대역 및 신호 송신단에 대한 노이즈 신호를 감소시킨다.

Description

전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 제조 프로세스
본 개시는 통신 디바이스 분야에 관한 것으로, 특히, 전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 견고하게 장착된 공진기를 제조하기 위한 방법에 관한 것이다.
전자기 스펙트럼은 점점 더 혼잡해지고 있으며, 무선 통신 디바이스에는 점점 더 많은 주파수 대역 및 기능이 제공된다. 이에 따라 무선 통신을 위한 전자기 스펙트럼은 500MHz부터 5GHz 이상으로 급속히 확대되고 있으며, 고성능, 저비용, 저전력 소비, 소형 치수를 갖는 라디오 주파수(Radio-Frequency, RF) 프론트 엔드 모듈에 대한 수요가 증가하고 있다. 점점 더 혼잡해지는 외부 전자기 환경은 디바이스의 정상적인 작동에 큰 영향을 미친다. RF 프론트 엔드 제품 내의 작은 공간과 고집적(highly integrated) 모듈은 디바이스 간 전자기 간섭을 일으키기 용이하다. RF 제품의 정상적이고 효과적인 작동을 보장하기 위해 외부 및 내부 전자기(EM) 소스의 간섭에 대한 차폐를 제공하는 것이 필요하다.
RF 프론트 엔드 모듈의 일종으로서, 필터는 송신 신호 및 수신 신호의 품질을 향상시킬 수 있다. 일반적으로 필터는 토폴로지 네트워크 구조를 통해 연결된 다수의 공진기를 포함한다. BAW는 벌크 탄성파 공진기(bulk acoustic wave resonator)를 지칭한다. BAW를 포함하는 필터는 소형 치수, 고집적도, 고주파수에서의 고품질 인자 Q, 강한 전력 공차 등의 장점을 가지며, 따라서 BAW는 RF 프론트 엔드의 핵심 디바이스이다.
SMR(견고하게 장착된 공진기(Solidly Mounted Resonator))은 BAW 디바이스의 일 유형이다. 전통적인 기술에서 SMR 디바이스는 전자기 차폐층이 없기 때문에 사용 시 추가적인 전자기 차폐 디바이스를 필요로 하며, 이는 필터의 치수를 증가시키고 성능을 감소시킨다. 또한, 전통적인 SMR 디바이스의 상부 전극, 압전층 및 하부 전극은 C축 우선 배향이 양호하지 않아 SMR 디바이스의 성능 및 품질 인자를 저하시킨다.
본 개시의 목적은, 디바이스가 우수한 BAW 성능뿐만 아니라 외부 및 내부 EM 간섭에 대한 우수한 차폐를 특징으로 하도록 신규한 SMR 구조 및 SMR을 제조하기 위한 신규한 방법을 제공하는 것이다.
배경기술에서 논의된 바와 같이, 전통적인 견고하게 장착된 공진기(SMR)는 전자기 차폐 기능이 없고, 이의 상부 전극층, 압전층 및 하부 전극층은 양호한 C축 우선 배향을 갖지 않으며 이는, 예를 들어, 디바이스의 성능 및 품질 인자를 감소시킨다. 위와 같은 문제점을 해결하기 위하여, 본 개시의 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 견고하게 장착된 공진기를 제조하기 위한 방법이 제공된다.
제1 측면에서, 전자기 차폐 구조를 갖는 견고하게 장착된 공진기가 제공된다. 견고하게 장착된 공진기는: 기판, 기판에 형성된 탄성파 반사층, 탄성파 반사층에 형성된 공진 기능층 및 기판에 형성된 금속 차폐벽을 포함하고, 금속 차폐벽은 탄성파 반사층 및 공진 기능층의 유효 영역을 둘러싼다. 즉, 견고하게 장착된 공진기에는 제작 중에 형성되는 금속 차폐벽이 제공된다. 전자기 차폐 구조는 컴팩트한(compact) 구조와 소형 부피를 가지며 외부 및 내부 전자기 간섭 양쪽 모두에 대해 차폐를 제공하고 작동 중 필터의 방열을 보다 향상시킬 수 있다.
일 실시형태에서, 탄성파 반사층은 적어도 두 쌍의 유전체 반사층 및 금속 반사층을 포함하고, 유전체 반사층 및 금속 반사층은 인터리빙된 방식으로 적층되며, 공진 기능층은 하부 전극층, 압전층 및 상부 전극층을 포함하고, 이들은 상기 나열된 순서로 적층된다. 공진 기능층은 압전층을 통해 전기 에너지와 기계 에너지 간의 변환을 구현하도록 구성되며, 기계 에너지는 탄성파의 형태이다. 탄성파 반사층은 높고 낮은 탄성 임피던스를 교대로 갖는 특성이 있으므로 탄성파를 효과적으로 반사시킬 수 있다. 따라서, 탄성파의 에너지 손실이 회피되고, 유효 공진 범위 내의 탄성파가 공진할 수 있다.
일 실시형태에서, 금속 차폐벽은 다수의 금속 링의 적층에 의해 형성되고, 다수의 금속 링 각각은 탄성파 반사층 및 공진 기능층의 대응하는 층과 동일한 레벨에 배치된다. 위와 같은 동일 레벨 컨피겨레이션(configuration)은 각 기능층을 제작할 때 금속 차폐벽이 점진적으로 형성될 수 있어 제작을 단순화한다.
일 실시형태에서, 다수의 금속 링은 개별적으로 유전체 반사층, 금속 반사층, 하부 전극층, 압전층과 동일한 레벨에 배치된 금속 링을 포함한다. 위와 같은 동일 레벨 컨피겨레이션은 제작을 단순화하고 성숙한 기법을 사용하는 것을 용이하게 한다.
일 실시형태에서, 금속 차폐벽의 다수의 금속 링 모두는 전기적으로 연결된다. 따라서 접지 시 금속 차폐벽은 전자기 차폐 기능을 갖는다.
일 실시형태에서, 금속 차폐벽은 일체의 폐쇄된 금속벽이며, 유효 영역의 주변부에서 탄성파 반사층과 하부 전극층에 일체로 형성된다. 이러한 경우, 금속 차폐벽은 간단한 프로세스를 통해 형성되며 폐쇄된 금속 차폐벽은 안정적인 성능을 갖는다.
일 실시형태에서, 기판과 탄성파 반사층 사이에 금속 차폐층이 형성되고, 금속 차폐벽은 금속 차폐층과 접촉하고 전기적으로 연결된다. 탄성파 반사층과 공진 기능층이 완전한 전자기 차폐의 대상이 되도록 금속 차폐층과 금속 차폐벽은 접지를 위해 연결된다.
일 실시형태에서, 금속 차폐벽은 접지된다. 금속 차폐벽은 압전층을 관통하는 경로를 통해 외부에 연결되고 접지될 수 있으며, 이는 제작을 단순화한다.
일 실시형태에서, 전극 리드는 상부 전극층을 견고하게 장착된 공진기의 외부에 연결하고, 전극 리드가 위치하는 영역의 금속 차폐벽은 압전층보다 높게 연장되지 않는다. 상부 전극층을 연결하는 전극 리드는 견고하게 장착된 공진기에 공진을 제공하고 금속 차폐벽과 접촉하지 않으며, 이는 단락을 회피하고 견고하게 장착된 공진기의 성능을 보장한다.
일 실시형태에서, 상부 전극층을 캐핑하는 캡슐화 구조가 견고하게 장착된 공진기의 상측에 제공된다. 캡슐화 구조는 공진 기능 영역을 보호하고 어느 정도의 전자기 차폐를 향상시킬 수 있다.
제2 측면에 따르면, 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법이 제공된다. 방법은: S1, 제1 기판에 압전층을 제작하는 단계; S2, 하부 전극층을 제작한 후, 탄성파 반사층을 하부 전극층에 제작하고, 하부 전극층 및 탄성파 반사층의 주변부에 제1 금속 차폐벽 - 상기 제1 금속 차폐벽은 하부 전극층 및 탄성파 반사층의 유효 영역을 둘러쌈 - 을 제작하는 단계; S3, 탄성파 반사층에 제2 기판을 결합하는 단계; S4, 제1 기판을 제거하여 압전층의 후면 - 상기 후면은 하부 전극층으로부터 멀어지는 방향을 향함 - 을 노출시키는 단계; S5, 제1 금속 차폐벽에 대응하는 위치에서 압전층을 에칭하여 제1 금속 차폐벽의 적어도 일부를 노출시키는 단계; S6, 압전층의 캐비티 - 상기 캐비티는 에칭에 의해 형성됨 - 를 채우고 제1 금속 차폐벽에 전기적으로 연결되는 제2 금속 차폐벽을 제작하는 단계; 및 S7, 압전층의 후면에 상부 전극층을 제작하는 단계를 포함한다.
일 실시형태에서, S2 단계는: S21, 압전층에 하부 전극층을 제작함과 동시에 하부 전극층의 주변부에 제1 금속 차폐 링 - 상기 제1 금속 차폐 링은 하부 전극층과 동일한 레벨에 배치되고 하부 전극층을 둘러쌈 - 을 형성하는 단계; 및 S22, 하부 전극층에 탄성파 반사층을 제작함과 동시에 제1 금속 차폐 링에 제2 금속 차폐 링 - 상기 제2 금속 차폐 링은 탄성파 반사층과 동일한 레벨에 배치되고 탄성파 반사층을 둘러싸며, 제1 금속 차폐 링 및 제2 금속 차폐 링의 일체는 제1 금속 차폐벽으로서 역할을 함 - 을 형성하는 단계를 포함한다.
제1 금속 차폐 링 및 제2 금속 차폐 링은 개별적으로 하부 전극층 및 탄성파 반사층과 동일한 레벨에 배치되고, 따라서 개별적으로 하부 전극층 및 탄성파 반사층과 동일한 수평층으로 제작될 수 있으며, 이는 구현을 단순화하고 성숙한 기법을 사용하는 것을 용이하게 한다.
일 실시형태에서, S21 단계는: 압전층에 제1 금속층을 제작하는 단계, 및 포토리소그래피 및 에칭을 통해 하부 전극층과 제1 금속 차폐 링 - 상기 제1 차폐 링은 하부 전극층을 둘러싸며 하부 전극층에 연결되지 않음 - 을 형성하는 단계를 포함한다. 하부 전극층을 둘러싸는 제1 차폐 링은 하부 전극층에 대해 우수한 전자기 차폐를 제공한다.
일 실시형태에서, S22 단계는: S221, S22 단계 이전의 단계들을 통해 획득된 구조에 유전체 반사층을 성장시키고, 유전체 반사층을 평탄화하는 단계; S222, 유전체 반사층을 에칭하여 유전체 반사층 아래의 제1 금속 차폐 링을 노출시키고, 유전체 반사층에 제2 금속층을 제작하고, 제2 금속층을 평탄화하여 제1 금속 차폐 링에 다른 금속 차폐 링 - 상기 다른 금속 차폐 링은 유전체 반사층과 동일 평면상에 있음 - 을 형성하는 단계; S223, 유전체 반사층에 제3 금속층을 제작하여 이중 기능층 - 상기 이중 기능층은 유전체 반사층의 금속 반사층 및 금속 반사층을 둘러싸는 또 다른 금속 차폐 링을 포함함 - 을 형성하는 단계; 및 S224, S221 단계 내지 S223 단계를 반복하여 탄성파 반사층 및 탄성파 반사층을 둘러싸는 제2 금속 차폐 링을 획득하는 단계 - 상기 탄성파 반사층은 적어도 두 쌍의 유전체 반사층 및 금속 반사층을 포함하고, 유전체 반사층 및 금속 반사층은 인터리빙된 방식으로 적층됨 - 를 포함한다.
유전체 반사층과 금속 반사층이 인터리빙된 방식으로 적층되어 탄성파 반사층을 형성하고, 탄성파 반사층을 둘러싸며 우수한 차폐 효과를 제공하는 제2 금속 차폐 링을 형성하기 위해 금속 차폐 링이 연마 및 에칭과 같은 성숙한 기법을 통해 개별적으로, 이들 층과 동일한 레벨로 제작된다. 제작된 압전층의 표면은 평탄하며, 이는 응력 및 전기 기계적 커플링 계수에 대해 균일성을 보장한다. 따라서 공진기의 성능 및 제품 수율이 향상된다.
일 실시형태에서, S2 단계는: S21', 하부 전극층을 제작한 후, 하부 전극층에 탄성파 반사층을 제작함과 동시에, 하부 전극층 및 탄성파 반사층을 둘러싸는 유전체층을 형성하는 단계; 및 S22', 유전체층을 에칭하여 하부 전극층 및 탄성파 반사층을 둘러싸는 그루브를 획득하고, 그루브를 금속 재료로 채워 제1 금속 차폐벽을 형성하는 단계를 포함한다.
하부 전극층 및 탄성파 반사층을 둘러싸는 제1 차폐벽은 유전체층을 에칭하고 금속 재료로 채워 형성되며, 이는 가공을 단순화한다. 일체로 형성된 제1 차폐벽은 우수한 차폐 효과를 갖는다.
일 실시형태에서, S21' 단계는: S211', 압전층에 하부 전극층을 제작하고, 하부 전극층의 주변 부분을 제거하는 단계; S212', S211' 단계 이후 획득된 구조에 유전체 반사층을 제작하고, 유전체 반사층을 평탄화하는 단계; S213', 유전체 반사층에 금속 반사층을 제작하고, 금속 반사층의 주변 부분을 제거하는 단계; 및 S214', S212' 단계 및 S213' 단계를 반복하여 탄성파 반사층 및 탄성파 반사층을 둘러싸는 유전체층을 형성하는 단계 - 상기 탄성파 반사층은 적어도 두 쌍의 유전체 반사층 및 금속 반사층을 포함하고, 유전체 반사층 및 금속 반사층은 인터리빙된 방식으로 적층됨 - 를 포함한다.
유전체층은 평탄화된 유전체 반사층을 사용하여 형성된다. 이러한 경우, 탄성파 반사층과 동시에 유전체층이 형성되며, 이는 가공을 단순화한다. 제작된 압전층의 표면은 평탄하여 응력 및 전기 기계적 커플링 계수에 대해 균일성을 보장한다. 따라서 공진기의 성능 및 제품 수율이 향상된다.
일 실시형태에서, S22' 단계는: S221', S22' 단계 이전의 단계들을 통해 획득된 구조에 유전체 보호층을 제작하는 단계; S222', 유전체 보호층의 주변 부분을 에칭하여 유전체 보호층의 표면으로부터 압전층까지 연장되고 하부 전극층 및 탄성파 반사층을 둘러싸는 다른 그루브를 획득하는 단계; 및 S223', 다른 그루브를 금속 재료 - 상기 금속 재료의 표면은 유전체 보호층과 동일 평면상에 있음 - 로 채우는 단계를 포함한다.
유전체층은 유전체 보호층의 주변 부분 아래에 배치된다. 하부 전극층과 탄성파 반사층을 둘러싸는 제1 금속 차폐벽은 유전체 보호층의 주변 부분을 에칭하는 것 및 금속 재료로 채워넣는 것을 통해 형성되며, 이는 가공을 단순화한다.
일 실시형태에서, S1 단계 이전에, 방법은 제1 기판에 시드층을 형성하는 단계를 더 포함하고, S4 단계는: 연삭, 화학적 기계적 연마 및 트리밍을 통해 제1 기판 및 시드층을 제거하고 압전층을 박형화하는 단계를 포함한다. 압전층은 압전층의 표면이 상당히 평탄하도록 절대적으로 평탄한 시드층에 성장된다. 제1 기판 및 시드층을 제거한 후, 압전층은 트리밍되어 응력 균일성을 보장하는 평탄한 표면을 갖는다.
일 실시형태에서, 압전층은 AIN으로 이루어지고, 압전층의 초기 비정질 AIN은 트리밍 중에 제거된다. 이러한 비정질 AlN을 제거하는 단계는 일체 압전층의 c축 배향 및 압전기를 개선시켜 공진기의 성능을 향상시킨다.
일 실시형태에서, 시드층은 스퍼터링 또는 증착을 통해 형성된 둘 이상의 층을 포함한다. 상이한 재료로 이루어진 시드층은 압전층의 c축 우선 배향을 향상시키고 개선된 전극 재료의 선택성을 향상시키며 제조 비용을 절감시킬 수 있다.
일 실시형태에서, 시드층은 AIN층 및 MO층을 포함하며, MO층은 제1 기판으로부터 멀어지는 AIN층의 표면에 배치된다. MO층은 압전층의 우선 배향도를 향상시킨다.
일 실시형태에서, 시드층은: Cr층, Ir층 또는 Pt층 중 하나 및 Mo층을 포함하고, Mo층은 제1 기판으로부터 멀어지는 Cr층, Ir층 또는 Pt층 중 하나의 표면에 배치된다. Mo층은 (1,1,0) 배향되며 후속적으로 형성되는 필름층의 c축 우선 배향을 향상시킬 수 있다.
일 실시형태에서, 시드층은 SiC층 및 AlN층을 포함하고, AlN층은 제1 기판으로부터 멀어지는 SiC층의 표면에 배치된다. AIN층은 또한 후속 필름층의 C축 우선 배향을 향상시킬 수 있다.
일 실시형태에서, AlN층은 c축 배향, 즉, (0,0,0,2) 배향된다. 이러한 경우, (1,1,0) 배향을 갖는 Mo층이 획득될 수 있다.
일 실시형태에서, Mo층은 체심 입방 결정이며 (1,1,0) 배향된다. (1,1,0) 배향된 Mo는 압전층에서 (0,0,0,2) 배향된 AIN의 우선 배향도를 향상시킬 수 있다. 따라서 탄성 손실이 감소될 수 있고 공진기는 작동 주파수에서 필요한 진동 모드를 유지할 수 있다.
일 실시형태에서, S3 단계는: 탄성파 반사층에 금속 연결층을 제작하는 단계, 증발을 통해 제2 기판의 표면에 금속층을 형성하는 단계, 및 제2 기판의 표면을 금속 연결층에 결합하는 단계를 포함한다. 금속 연결층은 탄성파 반사층과 평행한 방향으로 디바이스에 대해 우수한 전자기 차폐를 제공할 수 있고 제2 기판과의 연결을 용이하게 할 수 있다.
본 개시의 실시형태에 따르면, 전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 그 제조 방법이 제공된다. 견고하게 장착된 공진기는 기판, 기판에 형성된 탄성파 반사층, 탄성파 반사층에 형성된 공진 기능층 및 기판에 형성된 금속 차폐벽을 포함한다. 금속 차폐벽은 탄성파 반사층 및 공진 기능층의 유효 영역을 둘러싼다. 추가적으로, 탄성파 반사층 및 공진 기능층의 유효 영역 주변부에서 폐쇄된 전자기 차폐 구조가 형성된다. 이에 의해, 공진기와 동시에 전자기 차폐 구조가 형성되어 추가적인 전자기 차폐 디바이스를 제공할 필요가 없다. 따라서 공진기의 소형 치수 및 고성능을 보장함과 함께 공진기에 대한 외부 또는 내부 전자기 간섭원의 영향이 회피된다. 라디오 주파수 단말 제품의 신호 절연이 크게 향상되며 따라서 특히, 인접 주파수 대역 및 신호 송신기에 대한 노이즈 신호가 억제된다. 또한, 전자기 차폐층은 작동 필터의 방열을 어느 정도 향상시킬 수 있다. 위의 해결방안을 통해 획득된 압전층의 표면은 평탄하며, 이는 응력 및 전기 기계적 커플링 계수에 대해 균일성을 보장한다. 따라서 공진기의 성능 및 제품 수율이 향상될 수 있다.
도면은, 실시형태의 추가 이해를 제공하기 위해 본원에 포함되며, 본원에 통합되어 본 명세서의 일부를 구성한다. 도면은 본 개시의 실시형태를 예시하고 설명과 함께 본 개시의 원리를 설명한다. 이러한 실시형태 및 다른 실시형태의 다양한 이점이 다음의 상세한 설명을 참조할 수 있으므로 용이하게 이해될 수 있다. 도면의 요소는 축척에 맞게 도시되지 않을 수 있다. 동일한 숫자는 유사한 대응 부분을 나타낸다.
도 1은 본 개시의 일 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기의 개략적인 구조도를 도시한다.
도 2는 본 개시의 다른 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기의 개략적인 구조도를 도시한다.
도 3은 본 개시의 일 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기의 금속 차폐벽의 상면도를 도시한다.
도 4는 본 개시의 일 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법의 흐름도를 도시한다.
도 5a 내지 도 5s는 본 개시의 제1 실시형태에 따른 방법 동안 전자기 차폐 구조를 갖는 견고하게 장착된 공진기의 개략적인 구조도를 도시한다.
도 6은 본 개시의 제1 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법의 S2 단계의 흐름도를 도시한다.
도 7은 본 개시의 제1 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법의 S22 단계의 흐름도를 도시한다.
도 8a 내지 도 8h는 본 개시의 제2 실시형태에 따른 방법 동안 전자기 차폐 구조를 갖는 견고하게 장착된 공진기의 개략적인 구조도를 도시한다.
도 9는 본 개시의 제2 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법의 S2 단계의 흐름도를 도시한다.
도 10은 본 개시의 제2 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법의 S21' 단계의 흐름도를 도시한다.
도 11은 본 개시의 제2 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법의 S22' 단계의 흐름도를 도시한다.
이하에서 본 개시는 도면 및 실시형태를 참조하여 보다 상세히 설명된다. 본원에 설명된 특정 실시형태는 본 개시를 제한함이 아니라 단지 관련 해결 방안을 설명하기 위해 의도된 것임을 이해해야 한다. 도면에는 설명을 용이하게 하기 위해 오직 해결 방안과 관련된 구성요소만 도시되어 있음에 유의한다. 나아가, 도면에서 구성요소의 치수 및 사이즈는 축척에 맞게 도시되지 않으며, 특정 구성요소의 사이즈는 눈에 띄도록 과장될 수 있음에 유의한다.
본 개시의 실시형태와 실시형태의 피처는 충돌이 없는 한 서로 조합될 수 있다. 이하에서, 실시형태와 함께 도면을 참조하여 본 개시가 상세히 설명된다.
본 개시의 일 실시형태에 따른 전자기 차폐 구조(electromagnetic shielding structure)를 갖는 견고하게 장착된 공진기가 제공된다. 도 1에 도시된 바와 같이, 견고하게 장착된 공진기는 기판(101), 기판(101)에 형성된 탄성파 반사층(201) 및 탄성파 반사층(201)에 형성된 공진 기능층(301)을 포함한다. 탄성파 반사층(201)은 금속층 및 유전체 필름층을 포함하고, 이들은 탄성 임피던스에 있어서 정합하지 않으며 인터리빙된(interleaved) 방식으로 적층된다. 따라서, 탄성파 반사층(201)은 높고 낮은 탄성 임피던스를 교대로 가지므로, 탄성파를 효과적으로 반사하고, 탄성파의 에너지 손실을 억제할 수 있다. 따라서 유효 공진 범위 내의 탄성파가 공진할 수 있다. 공진 기능층(301)은 전기 에너지와 기계 에너지 간의 변환을 구현하고 공진 효과를 유도하도록 구성된다. 공진기는 기판(101)에 형성된 금속 차폐벽(401)을 더 포함한다. 금속 차폐벽(401)은 탄성파 반사층(201)과 공진 기능층(301)의 유효 영역의 주변부에 배치되고, 이러한 유효 영역을 둘러싼다. 전자기 차폐층으로서 역할을 하는 금속 차폐벽(401)은 공진기와 함께 제작된다. 공진기의 소형 치수와 고성능을 보장함과 함께 공진기에 대한 외부 또는 내부 전자기 간섭원의 영향이 회피된다. 라디오 주파수 단말 제품의 신호 절연이 상당히 향상되어 특히 인접 주파수 대역 및 신호 송신기에 대한 노이즈 신호가 억제된다.
도 1에 대해 참조가 이루어진다. 특정 실시형태에서, 탄성파 반사층(201)은 유전체 반사층(202) 및 금속 반사층(203)의 적어도 2개의 쌍을 포함하고, 유전체 반사층 및 금속 반사층은 인터리빙된 방식으로 적층된다. 공진 기능층(301)은 하부 전극층(302), 압전층(303) 및 상부 전극층(304)을 포함하며, 이들은 전술한 순서로 적층된다. 도 1에서 영역 I-1은 공진기의 유효 영역을 나타낸다. 영역 II-1 및 영역 II-2는 금속 차폐벽(401)의 영역을 나타내고, 영역 II-3은 금속 차폐층(402)의 영역을 나타내고, 영역 III-1은 탄성파 반사층(201)의 영역을 나타낸다. 영역 I, II 및 III 각각은 적층된 평면 구조들 또는 평면 구조에 의해 점유되고, 따라서 제작하기 용이한 단순한 구조를 갖는다. 또한, 위의 구조에서 압전층(303)은 평탄한 표면을 가지며, 이는 응력 및 전기 기계적 커플링 계수에 대해 균일성을 보장한다. 따라서 공진기의 성능 및 제품 수율이 향상될 수 있다.
특정 실시형태에서, 금속 차폐벽(401)은 다수의 금속 링의 적층에 의해 형성되고, 상기 금속 링들은 탄성파 반사층(201) 및 공진 기능층(301)과 개별적으로 동일한 레벨에 있다. 따라서, 금속 차폐벽(401)은 다수의 금속 링을 적층함으로써 형성될 수 있다. 바람직한 실시형태에서, 금속 링들은 유전체 반사층(202), 금속 반사층(203), 하부 전극층(302) 및 압전층(303)과 개별적으로 동일한 레벨에 있다. 즉, 유전체 반사층(202), 금속 반사층(203), 하부 전극층(302) 및 압전층(303) 각각이 제작될 때, 제작된 층의 주변부에서 금속층 또는 이중 기능층이 유지되고, 금속 차폐벽(401)을 형성하기 위해 금속층과 이중 기능층이 이러한 층들의 순차적인 제작과 함께 적층된다. 유전체 반사층(202), 금속 반사층(203), 하부 전극층(302) 또는 압전층(303) 중 대응하는 것과 동일한 레벨에 있도록 각 금속 링을 배열하는 것은 가공을 단순화하고 성숙한 기법을 사용하는 것을 용이하게 한다. 압전층(303)과 동일한 레벨에 금속 링을 갖는 영역 II-1과 같은 영역이 있고, 압전층(303)을 넘어서지 않는 영역 II-2의 일부와 같은 다른 영역이 있으며, 상기 다른 영역은 금속 링을 갖지 않아, 즉, 그러한 영역의 금속 차폐벽은 압전층(303)보다 높게 연장되지 않는다. 바람직한 실시형태에서, 금속 차폐벽(401)의 모든 금속 링은 전기적으로 연결된다. 금속 링들 사이의 전기적 연결은 금속 링이 접지될 때 금속 차폐벽(401)의 전자기 차폐를 강화한다.
도 2에 대해 참조가 이루어진다. 특정 실시형태에서, 금속 차폐벽(421)은 탄성파 반사층(201) 및 하부 전극층(302)의 유효 영역 주변부에 일체로 형성되는 폐쇄된 금속벽이다. 이러한 경우, 일체로 형성된 폐쇄된 금속벽은 탄성파 반사층(201) 및 하부 전극층(302)의 주변부에 전자기 차폐벽으로서 역할을 한다. 금속 차폐벽(421)은 제작을 단순화하고 폐쇄된 금속벽은 성능에 있어 안정적이다. 폐쇄된 금속벽에 의해 형성되는 금속 차폐벽(421)과 다수의 금속 링에 의해 형성되는 금속 차폐벽(401)은 형상 및 위치가 동일하고, 재료 및 제조 프로세스에 있어 상이하다. 금속 차폐벽 양쪽 모두 우수한 전자기 차폐 효과를 갖는다.
특정 실시형태에서, 금속 차폐층(402)은 기판(101)과 탄성파 반사층(201) 사이에 형성된다. 금속 차폐벽(401) 및 금속 차폐층(402)은 서로 접촉되고 전기적으로 연결된다. 도 1에 도시된 바와 같이, 금속 차폐층(402)을 갖는 영역 II-1, 영역 II-2 및 영역 II-3은 전기 전도성 구조를 구성하며, 금속 차폐벽(401)의 일체 영역으로 간주될 수 있다. 영역 II의 금속 차폐벽(401) 및 금속 차폐층(402)은 공진기의 유효 영역으로서 역할을 하는 영역 I-1 및 탄성파 반사층(201)의 영역으로서 역할을 하는 영역 III-1을 둘러싼다. 둘러싸는 벽의 상면도는 도 3에 도시된 바와 같은 원형 링 구조에 제한되지 않으며 대안적으로 정사각형 또는 임의의 다른 폐쇄 형상일 수 있다. 공진기의 정상 작동을 보장하기 위해 영역 II-1의 벽의 적어도 일부는 접지에 연결되고, 영역 II-2의 벽은 압전층(303)보다 높게 연장되지 않는다. 영역 II-3의 금속 차폐층(402)은 기판(101)의 면 전체와 접촉한다. 작동 필터의 방열(heat dissipation)은 어느 정도 향상될 수 있다.
특정 실시형태에서, 금속 차폐벽(401)은 접지된다. 금속 차폐벽(401)은 압전층(303)을 관통하는 경로를 통해 접지될 수 있으며, 이는 구현을 단순화한다. 구체적으로, 벽은 영역 II-1의 적어도 하나의 위치에서 접지에 연결되거나, 영역 II-1의 벽은 영역 II-1 전체에 걸쳐 접지에 연결된다. 접지된 금속 차폐벽(401)은 영역 II-1 및 II-2의 벽과 영역 II-3의 금속 차폐층(402)에 의해 형성되며 외부 또는 내부 소스의 전자기 간섭에 대해 탄성파 반사층(201) 및 공진 기능층(301)을 보호하는 전기 전도성 구조를 제공한다. 라디오 주파수 단말 제품의 신호 절연은 크게 향상되어, 특히, 인접 주파수 대역 및 신호 송신기에 대한 노이즈 신호가 억제된다.
특정 실시형태에서, 상부 전극층(304)을 외부와 연결하기 위한 전극 리드(electrode lead)(501)가 제공되며, 전극 리드(501)가 배치되는 영역의 금속 차폐벽(401)은 압전층(303)보다 높게 연장되지 않는다. 이러한 경우, 도면에 도시된 바와 같이, 영역 II-2의 금속 차폐벽(401)은 압전층(303)보다 높게 연장되지 않는다. 전극 리드(501)는 상부 전극층(304)에 연결되어 공진 기능을 가능하게 한다. 전극 리드(501)는 공진기의 성능에 영향을 미치는 단락(short circuit)을 방지하기 위해 금속 차폐벽(401)에 연결되지 않는다.
특정 실시형태에서, 상부 전극층(304)을 캐핑(capping)하는 캡슐화 구조(encapsulation structure)(601)가 공진기의 상측에 제공된다. 한편, 캡슐화 구조(601)는 유효 공진 기능 영역, 즉, 영역 I-1을 보호할 수 있다. 다른 한편, 캡슐화 구조(601)는 어느 정도의 전자기 차폐를 제공한다. 캡슐화 구조(601), 영역 II의 금속 차폐벽(401) 및 금속 차폐층(402)은 완전한 전자기 차폐층을 형성하며, 상기 완전한 전자기 차폐층은 탄성파 반사층(201) 및 공진 기능층(301)을 완전히 둘러싸고 인접 주파수 대역들 사이 그리고 신호 송신기들 사이의 전자기 간섭을 절연시키며, 라디오 주파수 단말 제품의 신호 절연을 효과적으로 향상시킨다.
본 개시의 일 실시형태에 따르면, 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법이 더 제공된다. 방법이 S1 단계 내지 S7 단계를 포함하는 도 4에 대해 참조가 이루어진다.
S1 단계에서, 압전층은 제1 기판에 제작된다.
S2 단계에서, 하부 전극층이 제작되고 이어서 탄성파 반사층이 하부 전극층에 제작되고, 제1 금속 차폐벽이 하부 전극층 및 탄성파 반사층의 주변부에 형성된다. 하부 전극층 및 탄성파 반사층에서, 제1 금속 차폐벽은 유효 영역을 둘러싼다.
S3 단계에서, 제2 기판이 탄성파 반사층에 결합된다(bonded).
S4 단계에서, 압전층의 후면을 노출시키기 위해 제1 기판이 제거된다. 압전층의 후면은 하부 전극층으로부터 멀어지는 방향을 향한다.
S5 단계에서, 제1 금속 차폐벽의 적어도 일부를 노출시키기 위해 압전층은 제1 금속 차폐벽에 대응하는 위치에서 에칭된다(etched).
S6 단계에서, 제2 금속 차폐벽이 에칭된 압전층의 캐비티(cavity)를 채우도록 형성된다. 제2 금속 차폐벽은 제1 금속 차폐벽과 전기적으로 연결된다.
S7 단계에서, 상부 전극층이 압전층의 후면에 제작된다.
제1 실시형태
도 5a 내지 도 5i는 본 개시의 일 실시형태에 따른 방법 동안 전자기 차폐 구조를 갖는 견고하게 장착된 공진기의 개략적인 구조도이다. S1 단계 이전에, 방법은 다음의 단계를 더 포함한다. 시드층(seed layer)(701)이 제1 기판(111)에 제작된다. 도 5a에 대해 참조가 이루어진다. 바람직한 실시형태에서, 시드층(701)은 둘 이상의 층을 포함하며, 상기 층들은 스퍼터링(sputtering) 또는 증착(deposition)을 통해 형성된다. 제1 기판(111)의 재료는 Si이다. 상이한 재료를 사용하여 제1 기판(111)에 제작된 시드층(701)은 우수한 C축 우선 배향을 갖는 압전층(303)으로 이어질 수 있고, 전극 재료의 선택성을 향상시키며, 제조 비용을 절감시킬 수 있다. 일 실시형태에서, 시드층(701)은 AlN층 및 Mo층을 포함한다. Mo층은 제1 기판으로부터 멀어지는 AlN층의 표면에 배치된다. AlN층은 약 50nm의 두께를 가지며 c축 배향, 즉, (0,0,0,2) 배향이다. Mo층은 약 50nm의 두께를 가지며 (1,1,0) 배향을 갖는 체심 입방 결정(body-centered cubic crystal)이다. Si로 이루어진 제1 기판(111)과 (0,0,0,2) 배향 AlN층은 (1,1,0) 배향 Mo의 우선 배향도를 향상시킨다.
다른 실시형태에서, 시드층(701)은 Mo층 및 Cr층, Ir층 또는 Pt층 중 하나를 포함하고, Mo층은 제1 기판(111)으로부터 멀어지는 Cr층, Ir층 또는 Pt층 중 하나의 표면에 배치된다. Cr층, Ir층 또는 Pt층은 MOCVD를 통해 제1 기판(111)에 먼저 성장된다. 그 후, 온도, 압력, 기체 흐름, 기밀성과 같은 인자를 제어함으로써 단결정 또는 다결정 Mo층이 형성된다. Mo층은 Mo(1,1,0) 배향되며, 이는 후속 필름층의 C축 우선 배향을 향상시킨다.
다른 실시형태에서, 시드층(701)은 SiC층 및 AlN층을 포함하고, AlN층은 제1 기판(111)으로부터 멀어지는 SiC층의 표면에 배치된다. SiC층은 MOCVD를 통해 제1 기판(111)에 먼저 성장된다. 그 후, 온도, 압력, 기체 흐름, 기밀성과 같은 인자를 제어함으로써 단결정 또는 다결정 AlN층이 형성된다. 따라서, 후속 필름층의 C축 우선 배향이 향상된다. AIN층은 (0,0,0,2) 배향이다.
도 5b에 대해 참조가 이루어진다. 압전층(303)은 스퍼터링 프로세스를 통해 시드층(701)에 배치된다. 압전층(303)은 (0,0,0,2) 배향 AlN층이다. 전통적인 기술에서는 c축 배향 AlN을 획득하기 위해 하부 전극층(302)의 재료로서 Mo가 선택되는 것이 일반적이며, 하부 전극층(302)의 재료 후보는 매우 제한적이다. 본 개시의 실시형태에서는 복합 시드층(701)에서의 성장을 통해 c축 배향성이 높은 AlN이 직접 획득되며, 따라서 전극 재료에 대한 제한이 적다.
도 6에 대해 참조가 이루어진다. S2 단계는 다음의 하위 S21 단계 및 S22 단계를 포함한다.
S21 단계에서, 하부 전극층이 압전층에 제작됨과 동시에, 하부 전극층의 주변부에 제1 금속 차폐 링이 형성된다. 제1 금속 차폐 링은 하부 전극층과 동일한 레벨에 배치되고 하부 전극층을 둘러싼다.
S22 단계에서, 탄성파 반사층이 하부 전극층에 제작됨과 동시에, 제1 금속 차폐 링에 제2 금속 차폐 링이 형성된다. 제2 금속 차폐 링은 탄성파 반사층과 동일한 레벨에 배치되고 탄성파 반사층을 둘러싼다. 제1 금속 차폐 링과 제2 금속 차폐 링의 일체는 제1 금속 차폐벽으로서 역할을 한다.
도 5c에 대해 참조가 이루어진다. 특정 실시형태에서, S21 단계는 구체적으로 다음의 단계를 포함한다. 제1 금속층이 스퍼터링과 같은 가공을 통해 압전층(303)에 제작된다. 그 후, 제1 금속층은 포토리소그래피되고(photolithographed) 에칭되어 하부 전극층(302) 및 제1 금속 차폐 링(411)을 형성한다. 제1 차폐 링(411)은 하부 전극층(302)을 둘러싸고 하부 전극층(302)에 연결되지 않는다. 하부 전극층(302)을 둘러싸는 제1 금속 차폐 링(411)은 하부 전극층(302)에 대해 양호한 전자기 차폐를 제공한다.
도 7에 대해 참조가 이루어진다. 특정 실시형태에서, S22 단계는 다음의 하위 S221 단계 내지 S224 단계를 포함한다.
S221 단계에서, 유전체 반사층이 전술한 단계를 통해 획득된 구조에 성장되고, 이후 평탄화된다.
S222 단계에서, 유전체 반사층이 에칭되어 유전체 반사층 아래의 제1 금속 차폐 링을 노출시킨 다음, 유전체 반사층에 제2 금속층이 제작되고, 제2 금속층은 평탄화되어 유전체 반사층과 동일한 레벨에 있는 다른 금속 차폐 링을 형성한다.
S223 단계에서, 이중 기능층을 형성하기 위해 유전체 반사층에 제3 금속층이 제작된다. 이중 기능층은 유전체 반사층의 금속 반사층 및 금속 반사층을 둘러싸는 금속 차폐 링을 포함한다.
S224 단계에서, S221 단계 내지 S223 단계가 반복되어 탄성파 반사층 및 탄성파 반사층을 둘러싸는 제2 금속 차폐 링을 획득한다. 탄성파 반사층은 적어도 두 쌍의 유전체 반사층과 금속 반사층을 포함하고, 유전체 반사층과 금속 반사층은 인터리빙된 방식으로 적층된다.
도 5d에 대해 참조가 이루어진다. 유전체 반사층(212)이 CVD를 통해 성장된다. 유전체 반사층(212)의 재료는 SiO2, 도핑된 SiO2, 또는 SiOF와 같은 다른 유전체 재료이다. 도 5e에 대해 참조가 이루어진다. 유전체 반사층(212)의 상면은 화학적 기계적 연마(Chemical Mechanical Polishing, CMP)를 통해 평탄화된다. 평탄화 후, 하부 전극층(302)에 잔류하는 유전체 반사층(212)의 두께는 공진기의 종파장(longitudinal wavelength)(λ)의 1/4이다. 두께는 유전체 반사층(212) 및 금속 반사층(213)의 재료의 영향에 기초하여 조정될 수 있다.
도 5f 및 도 5g에 대해 참조가 이루어진다. 유전체 반사층(212)이 에칭되어 유전체 반사층(212) 아래의 제1 금속 차폐 링(411)을 노출시킨다. 이어서, 포토리소그래피, 에칭 및 스퍼터링(또는 전기 도금(electroplating), 기상 증착 등)을 통해 제2 금속층(4111)이 형성된다. 제2 금속층의 재료는 Cu 또는 W이다. 이후, CMP를 통해 제2 금속층의 상면이 평탄화된다. 도 5h에 대해 참조가 이루어진다. 평탄화 후, 유전체 반사층(212)의 상면과 동일 평면상에 있는 상면을 갖는 금속 차폐 링이 제2 금속층(4111)으로부터 형성된다.
도 5i에 대해 참조가 이루어진다. 이중 기능층을 형성하기 위해 포토리소그래피, 스퍼터링 및 에칭을 통해 유전체 반사층(212)에 제3 금속층(4112)이 제작된다. 이중 기능층은 유전체 반사층(212)의 금속 반사층(213) 및 금속 반사층(213)을 둘러싸는 금속 차폐 링을 포함한다. 금속 반사층(213)의 두께는 공진기의 종파장(λ)의 1/4이다. 제3 금속층의 재료는 텅스텐, 알루미늄, 몰리브덴, 백금, 루테늄 등을 포함할 수 있다.
도 5j 내지 도 5m에 대해 참조가 이루어진다. 형성된 금속 반사층(213)에, 동일한 두께를 갖는 적어도 다른 한 쌍의 유전체 반사층(212) 및 금속 반사층(213)이 CVD, CMP 및 에칭과 같은 가공을 통해 더 제작된다. 도 5n에 대해 참조가 이루어진다. 마지막 단계로서, 포토리소그래피, 에칭, 스퍼터링(또는 전기 도금, 증발 등) 및 CMP를 통해 최상부 유전체 반사층(212)에 금속 링이 형성되어 탄성파 반사층(211)을 둘러싸는 제2 금속 차폐 링(412)을 형성한다. 인터리빙된 방식으로 적층된 유전체 반사층(212)과 금속 반사층(213)은 탄성파 반사층(211)을 형성한다. 제2 금속 차폐 링(412)은 연마 및 에칭과 같은 성숙한 가공을 통해 동일한 레벨에 형성된다. 이에 의해, 탄성파 반사층(211)을 둘러싸는 제2 금속 차폐 링(412)은 양호한 차폐를 제공한다. 제1 금속 차폐 링(411)과 제2 금속 차폐 링(412)의 일체는 제1 금속 차폐벽(413)으로서 역할을 한다. 또한, 압전층(303)의 표면은 평탄하며, 이는 응력 및 전기 기계적 커플링 계수에 대한 균일성을 보장한다. 따라서 공진기의 성능 및 제품 수율이 향상될 수 있다.
도 5o에 대해 참조가 이루어진다. 특정 실시형태에서, S3 단계는 구체적으로 다음의 단계를 포함한다. 금속 연결층(801)이 탄성파 반사층(211)에 제작된다. 금속층이 증발을 통해 제2 기판(112)의 표면에 형성된다. 제2 기판(112)의 표면은 금속 결합층(801)에 결합된다. 금속 연결층(801)은 탄성파 반사층의 연장 방향과 평행한 방향으로 공진기에 대해 양호한 전자기 차폐를 제공하고, 제2 기판(112)과의 연결을 용이하게 한다. 바람직한 실시형태에서, 금속 기화(metal vaporization)의 대상이 되는 제2 기판(112)은 웨이퍼(wafer) 결합 기법을 통해 금속 결합층(801)에 결합된다. 제2 기판(112)은 Si로 이루어지며, 금속 기화는 결합력(bonding force)의 강도를 보장한다.
도 5p에 대해 참조가 이루어진다. S4 단계는 구체적으로 다음의 단계를 포함한다. 연삭(grinding), 화학적 기계적 연마 및 트리밍(trimming)을 통해 제1 기판(111)이 제거되고, 시드층(701)이 제거되며, 압전층(303)이 박형화된다. 바람직한 실시형태에서, 압전층의 재료는 AlN이고, 압전층(303)의 초기 비정질(amorphous) AlN은 트리밍 동안 제거된다. 바람직한 실시형태에서, 압전층(303)은 30nm 내지 50nm까지 얇아질 수 있다. 시드층(701)은 압전층(303), 상부 전극층(304), 하부 전극층(302)을 형성하는데 유리하며, 이들은 시드층(701)에서 양호한 C축 우선 배향을 갖는다. 따라서 전극 재료의 후보에 대한 제한이 적다. 압전층(303)의 비정질 AlN을 30nm 내지 50nm까지 제거하는 것은 압전기(piezoelectricity) 및 공진기의 작동 성능을 향상시킨다. AlN 압전층(303)(예를 들어, 1000nm의 두께를 가짐)을 성장시킬 때, 초기 30nm 내지 50nm의 AlN은 비정질이며, 이는 압전층의 성능에 영향을 미칠 수 있다. 이러한 30nm 내지 50nm의 비정질 AlN은 트리밍되어 양호한 c축 배향을 갖는 AlN 압전층을 획득할 수 있다. 따라서, 전자기 차폐 구조를 갖는 견고하게 장착된 공진기는 보다 나은 압전 성능을 가질 수 있다.
도 5q에 대해 참조가 이루어진다. 제2 금속 차폐벽(414)은 포토리소그래피, 에칭, 스퍼터링(또는 전기 도금, 증발 등) 및 CMP를 통해 제작된다. 제2 금속 차폐벽(414)의 재료는 Cu 또는 W이다. 평탄화된 후의 제2 금속 차폐벽(414)은 압전층(303)과 동일 평면상에 있다. 제2 금속 차폐벽(414)의 수량은 본원에서 제한되지 않는다. 적어도 하나의 제2 금속 차폐벽(414)은 압전층(303)을 통한 경로를 통해 외부와 전기적으로 연결되며, 접지를 위한 압전층(303) 아래의 제1 금속 차폐벽(413)과 전기적으로 연결된다.
도 5r에 대해 참조가 이루어진다. 상부 전극층(304)은 포토리소그래피, 스퍼터링 및 에칭을 통해 압전층(303)의 후면에 제작된다. 상부 전극층(304)의 재료는 Mo일 수 있거나, 텅스텐, 알루미늄, 몰리브덴, 백금, 루테늄, 또는 이들의 조합일 수 있다.
도 5s에 대해 참조가 이루어진다. 상부 전극층(304)을 캐핑하는 캡슐화 구조(601)가 압전층(303)에 형성된다. 제2 금속 차폐벽(414)은 접지된다. 상부 전극층(304)에는 외부와 연결되는 전극 리드(501)가 제공되며, 전극 리드(501)가 위치하는 영역의 금속 차폐벽(413)은 압전층(303)보다 높게 연장되지 않는다. 전극 리드(501)는 공진기에 공진 기능이 제공되도록 상부 전극층(304)에 연결된다. 전극 리드(501)는 공진기의 성능에 영향을 미치는 단락을 방지하기 위해 제1 금속 차폐벽(413)에 연결되지 않는다. 폐쇄된 금속 차폐 구조는 전자기 차폐 효과를 제공한다. 전극 리드(501)는 신호원(signal source)에 연결되며, 상기 신호원은 공진기가 정상적으로 작동할 수 있게 한다.
제2 실시형태
제2 실시형태는 S2 단계에서 제1 실시형태와 상이하고, 다른 단계는 두 실시형태에 있어 동일하다. 도 8a 내지 도 8g는 제2 실시형태에 따른 S2 단계 동안 전자기 차폐 구조를 갖는 견고하게 장착된 공진기의 개략적인 구조도이다. 도 9에 도시된 바와 같이, S2 단계는 다음의 하위 S21' 단계 내지 S22' 단계를 포함한다.
S21' 단계에서, 압전층에 하부 전극층 및 이어서 탄성파 반사층이 제작됨과 동시에, 하부 전극층과 탄성파 반사층을 둘러싸는 유전체층이 형성된다.
S22' 단계에서, 유전체층이 에칭되어 하부 전극층과 탄성파 반사층을 둘러싸는 그루브(groove)를 획득한 후, 그루브는 금속 재료로 채워져 제1 금속 차폐벽을 형성한다.
도 10에 대해 참조가 이루어진다. 특정 실시형태에서, S21' 단계는 다음의 하위 S211' 단계 내지 S214' 단계를 포함한다.
S211' 단계에서, 압전층에 하부 전극층이 제작되고, 하부 전극층의 주변 부분이 제거된다.
S212' 단계에서, S211' 단계 이후 획득된 구조에 유전체 반사층이 형성되고, 유전체 반사층은 평탄화된다.
S213' 단계에서, 유전체 반사층에 금속 반사층이 형성되고, 금속 반사층의 주변 부분이 제거된다.
S214' 단계에서, S212' 단계 내지 S213' 단계가 반복되어 탄성파 반사층 및 탄성파 반사층을 둘러싸는 유전체층을 획득한다. 탄성파 반사층은 적어도 두 쌍의 유전체 반사층과 금속 반사층을 포함하고, 유전체 반사층과 금속 반사층은 인터리빙된 방식으로 적층된다.
도 8a에 대해 참조가 이루어진다. 특정 실시형태에서, 하부 전극층(302)은 포토리소그래피, 스퍼터링 및 에칭을 통해 압전층(303)에 제작된다. 바람직한 실시형태에서, 하부 전극층(302)의 재료는 Mo이다. 도 8b에 대해 참조가 이루어진다. 유전체 반사층(222)은 CVD 및 CMP를 통해 형성된다. 바람직한 실시형태에서, 유전체 반사층(222)의 재료는 SiO2이다. CMP 이후, 하부 전극층(302)에 잔류하는 유전체 반사층(222)의 두께는 공진기의 종파장(λ)의 1/4이다. 도 8c에 대해 참조가 이루어진다. 금속 반사층(223)이 포토리소그래피, 스퍼터링 및 에칭을 통해 유전체 반사층(222)에 제작된다. 금속 반사층(223)의 두께는 공진기의 종파장(λ)의 1/4이다. S212' 단계 내지 S213' 단계가 반복되어 도 8d 및 도 8e에 도시된 바와 같은 구조가 획득되며, 상기 구조에서 탄성파 반사층(221)은 유전체 반사층(222) 및 금속 반사층(223)의 다수의 쌍을 포함하고 유전체 반사층(222)과 금속 반사층(223)은 인터리빙된 방식으로 적층된다. 제작될 때, 각 금속 반사층(223)의 주변 부분은 제거된다. 탄성파 반사층(221)의 주변 부분은 평탄화된 유전체 반사층(222)에 의해 형성되는 유전체층(901)으로서 역할을 한다. 따라서, 유전체층(901) 및 탄성파 반사층(221)이 전술한 프로세스에서 동시에 형성되며, 이는 가공을 단순화한다. 또한, 압전층(303)의 표면은 평탄하여 응력 및 전기 기계적 커플링 계수에 대해 균일성을 보장한다. 따라서 공진기의 성능 및 제품 수율이 향상될 수 있다.
도 11에 대해 참조가 이루어진다. 특정 실시형태에서, S22' 단계는 하위 S221' 단계 내지 S223' 단계를 포함한다.
S221' 단계에서, 유전체 보호층이 전술한 단계를 통해 획득된 구조에 제작된다.
S222' 단계에서, 유전체 보호층의 주변 부분이 에칭되어 그루브를 획득한다. 그루브는 유전체 보호층의 표면으로부터 압전층까지 연장되며 하부 전극층과 탄성파 반사층을 둘러싼다.
S223' 단계에서, 그루브는 금속 재료로 채워진다. 금속 재료의 표면은 유전체 보호층과 동일 평면상에 있다.
도 8f에 대해 참조가 이루어진다. 특정 실시형태에서, 유전체 보호층(902)이 CVD 및 CMP를 통해 탄성파 반사층(221)에 형성된다. 도 8g에 대해 참조가 이루어진다. 그루브는 포토리소그래피, 에칭, 스퍼터링(또는 전기 도금, 증발 등) 및 CMP를 통해 유전체층(901) 및 유전체 보호층(902)의 주변 부분에서 제작된 후, 그루브는 금속 재료로 채워져 제1 금속 차폐벽(423)을 형성한다. 유전체층(901)은 유전체 보호층(902)의 주변 부분 아래에 위치된다. 하부 전극층(302) 및 탄성파 반사층(221)을 둘러싸는 제1 금속 차폐벽(423)은 에칭 및 금속 충전(metal filling)과 같은 가공에 의해 유전체 보호층(902)의 주변 부분에서 형성된다. 제1 금속 차폐벽(423)은 내부 또는 외부 신호원으로부터의 전자기 간섭에 대해 하부 전극층(302) 및 탄성파 반사층(221)을 효과적으로 보호할 수 있다. 후속 가공은 제1 실시형태에서 설명한 것과 동일하며 본원에서 반복되지 않는다. 전자기 차폐 구조를 갖는 최종적으로 견고하게 장착된 공진기는 도 8h에 도시된 바와 같다.
본 개시의 실시형태에 따른 전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 그 제조 방법이 제공된다. 견고하게 장착된 공진기는 기판, 기판에 형성된 탄성파 반사층, 탄성파 반사층에 형성된 공진 기능층 및 기판에 형성된 금속 차폐벽을 포함한다. 금속 차폐벽은 탄성파 반사층과 공진 기능층의 유효 영역을 둘러싼다. 추가적으로, 탄성파 반사층 및 공진 기능층의 유효 영역 주변부에서 폐쇄된 전자기 차폐 구조가 형성된다. 이에 의해, 공진기와 동시에 전자기 차폐 구조가 형성되어, 추가적인 전자기 차폐 디바이스를 제공할 필요가 없다. 따라서 공진기의 소형 치수 및 고성능을 보장함과 함께 공진기에 대한 외부 또는 내부 전자기 간섭원의 영향이 회피된다. 라디오 주파수 단말 제품의 신호 절연이 크게 향상되어 특히, 인접 주파수 대역 및 신호 송신기에 대한 노이즈 신호가 억제된다. 또한, 전자기 차폐층은 작동 필터의 방열을 어느 정도 향상시킬 수 있다. 위의 해결방안을 통해 획득된 압전층의 표면은 평탄하며, 이는 응력 및 전기 기계적 커플링 계수에 대해 균일성을 보장한다. 따라서 공진기의 성능 및 제품 수율이 향상될 수 있다.
위에서 본 개시의 특정 실시형태를 설명하였다. 본 개시의 보호 범위는 실시형태에 의해 제한되지 않는다. 본 개시에 개시된 기술적 범위 내에서 당해 기술 분야의 통상의 기술자가 용이하게 상도할 수 있는 임의의 수정 또는 대체는 본 개시의 보호 범위 내에 속한다. 따라서, 본 개시의 보호 범위는 청구범위에 규정된 보호 범위에 따른다.
본 개시의 설명에서 "상부", "하부", "내부", "외부" 등의 용어에 의해 나타내는 배향 또는 위치 관계는 도면에 기초로 함을 이해해야 한다. 이러한 용어는 단지 용어에 의해 규정된 디바이스 또는 요소가 지정된 배향을 준수해야 하거나 지정된 배향에 따라 구성 및 작동되어야 함을 나타내거나 암시하기보다는 본 개시를 용이하게 설명하고 설명을 단순화하기 위해 의도된 것이다. 따라서 이러한 용어가 본 개시를 제한하는 것으로 해석되어서는 안 된다. 단어 "포함하는(comprising)(포함하는(including))"은 청구범위에 나열되지 않은 요소 또는 단계의 존재를 배제하지 않는다. 요소 앞의 '하나' 또는 '일'은 다수의 그러한 요소가 있다는 것을 배제하지 않는다. 특정 조치가 상이한 종속항에 인용된다는 사실이 이들 조치의 조합이 개선을 위해 사용될 수 없음을 나타내는 것은 아니다. 청구범위에서 임의의 참조 기호를 제한하는 것으로 해석되어서는 안 된다.

Claims (26)

  1. 전자기 차폐 구조(electromagnetic shielding structure)를 갖는 견고하게 장착된 공진기(solidly mounted resonator)로서,
    기판;
    상기 기판에 형성된 탄성파 반사층(acoustic-wave reflecting layer);
    상기 탄성파 반사층에 형성된 공진 기능층 - 상기 공진 기능층은 하부 전극층, 압전층 및 상부 전극층을 포함하고, 이들은 위에 나열된 순서로 적층됨 -; 및
    상기 기판에 형성된 금속 차폐벽을 포함하며, 상기 금속 차폐벽은 폐쇄된 벽으로서, 상기 탄성파 반사층 및 상기 공진 기능층의 유효 영역을 둘러싸고;
    상기 금속 차폐벽은 전기적으로 연결된 제1 금속 차폐벽 및 제2 금속 차폐벽을 포함하고, 상기 제1 금속 차폐벽은 상기 하부 전극층 및 상기 탄성파 반사층을 둘러싸고, 상기 제2 금속 차폐벽은 상기 압전층이 에칭되는(etched) 위치에서 채워지는, 견고하게 장착된 공진기.
  2. 제1항에 있어서,
    상기 탄성파 반사층은 적어도 두 쌍의 유전체 반사층 및 금속 반사층을 포함하고, 상기 유전체 반사층 및 상기 금속 반사층은 인터리빙된(interleaved) 방식으로 적층되며;
    상기 금속 차폐벽은 복수의 금속 링의 적층에 의해 형성되고, 상기 복수의 금속 링의 각각의 금속 링은 상기 탄성파 반사층 및 상기 공진 기능층의 대응하는 층과 동일한 레벨에 배치되는, 견고하게 장착된 공진기.
  3. 제2항에 있어서,
    상기 복수의 금속 링은 개별적으로 상기 유전체 반사층, 상기 금속 반사층, 상기 하부 전극층, 상기 압전층과 동일한 레벨에 배치된 금속 링을 포함하는, 견고하게 장착된 공진기.
  4. 제1항에 있어서, 상기 금속 차폐벽은 일체의 폐쇄된 금속벽이며, 상기 유효 영역의 주변부에서 상기 탄성파 반사층과 상기 하부 전극층에 일체로 형성되는, 견고하게 장착된 공진기.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 기판과 상기 탄성파 반사층 사이에 금속 차폐층이 형성되고,
    상기 금속 차폐벽은 상기 금속 차폐층과 접촉하고 전기적으로 연결되는, 견고하게 장착된 공진기.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    전극 리드(electrode lead)가 상기 상부 전극층을 상기 견고하게 장착된 공진기의 외부에 연결하고; 그리고
    상기 전극 리드가 위치하는 영역의 상기 금속 차폐벽은 상기 압전층보다 높게 연장되지 않는, 견고하게 장착된 공진기.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 상부 전극층을 캐핑(capping)하는 캡슐화 구조(encapsulation structure)가 상기 견고하게 장착된 공진기의 상측에 제공되는, 견고하게 장착된 공진기.
  8. 전자기 차폐 구조를 갖는 견고하게 장착된 공진기를 제조하기 위한 방법으로서,
    S1, 제1 기판에 압전층을 제작하는 단계;
    S2, 하부 전극층을 제작한 후, 상기 하부 전극층에 탄성파 반사층을 제작하고, 상기 하부 전극층 및 상기 탄성파 반사층의 주변부에 제1 금속 차폐벽 - 상기 제1 금속 차폐벽은 폐쇄된 벽으로서, 상기 하부 전극층 및 상기 탄성파 반사층의 유효 영역을 둘러쌈 - 을 제작하는 단계;
    S3, 상기 탄성파 반사층에 제2 기판을 결합하는 단계;
    S4, 상기 제1 기판을 제거하여 상기 압전층의 후면 - 상기 후면은 상기 하부 전극층으로부터 멀어지는 방향을 향함 - 을 노출시키는 단계;
    S5, 상기 제1 금속 차폐벽에 대응하는 위치에서 상기 압전층을 에칭하여 상기 제1 금속 차폐벽의 적어도 일부를 노출시키는 단계;
    S6, 상기 압전층의 캐비티(cavity) - 상기 캐비티는 상기 에칭에 의해 형성됨 - 를 채우고 상기 제1 금속 차폐벽에 전기적으로 연결되는 제2 금속 차폐벽을 제작하는 단계; 및
    S7, 상기 압전층의 상기 후면에 상부 전극층을 제작하는 단계
    를 포함하는, 방법.
  9. 제8항에 있어서, 상기 S2 단계는:
    S21, 상기 압전층에 상기 하부 전극층을 제작함과 동시에 상기 하부 전극층의 주변부에 제1 금속 차폐 링 - 상기 제1 금속 차폐 링은 상기 하부 전극층과 동일한 레벨에 배치되고 상기 하부 전극층을 둘러쌈 - 을 형성하는 단계; 및
    S22, 상기 하부 전극층에 상기 탄성파 반사층을 제작함과 동시에 상기 제1 금속 차폐 링에 제2 금속 차폐 링 - 상기 제2 금속 차폐 링은 상기 탄성파 반사층과 동일한 레벨에 배치되고 상기 탄성파 반사층을 둘러싸며, 상기 제1 금속 차폐 링 및 상기 제2 금속 차폐 링의 일체가 상기 제1 금속 차폐벽으로서 역할을 함 - 을 형성하는 단계를 포함하는, 방법.
  10. 제9항에 있어서, 상기 S21 단계는:
    상기 압전층에 제1 금속층을 제작하는 단계, 및
    포토리소그래피(photolithography) 및 에칭을 통해 상기 하부 전극층과 상기 제1 금속 차폐 링 - 상기 제1 금속 차폐 링은 상기 하부 전극층을 둘러싸며 상기 하부 전극층에 연결되지 않음 - 을 형성하는 단계를 포함하는, 방법.
  11. 제9항에 있어서, 상기 S22 단계는:
    S221, 상기 S22 단계 이전의 단계들을 통해 획득된 구조에 유전체 반사층을 성장시키고, 상기 유전체 반사층을 평탄화하는 단계;
    S222, 상기 유전체 반사층을 에칭하여 상기 유전체 반사층 아래의 상기 제1 금속 차폐 링을 노출시키고, 상기 유전체 반사층에 제2 금속층을 제작하고 상기 제2 금속층을 평탄화하여 상기 제1 금속 차폐 링에 다른 금속 차폐 링 - 상기 다른 금속 차폐 링은 상기 유전체 반사층과 동일 평면상에 있음 - 을 형성하는 단계;
    S223, 상기 유전체 반사층에 제3 금속층을 제작하여 이중 기능층 - 상기 이중 기능층은 상기 유전체 반사층의 금속 반사층 및 상기 금속 반사층을 둘러싸는 또 다른 금속 차폐 링을 포함함 - 을 형성하는 단계; 및
    S224, 상기 S221 단계 내지 상기 S223 단계를 반복하여 상기 탄성파 반사층 및 상기 탄성파 반사층을 둘러싸는 상기 제2 금속 차폐 링을 획득하는 단계 - 상기 탄성파 반사층은 적어도 두 쌍의 상기 유전체 반사층 및 상기 금속 반사층을 포함하고, 상기 유전체 반사층 및 상기 금속 반사층은 인터리빙된 방식으로 적층됨 - 를 포함하는, 방법.
  12. 제8항에 있어서, 상기 S2 단계는:
    S21', 하부 전극층을 제작한 후, 상기 하부 전극층에 탄성파 반사층을 제작함과 동시에, 상기 하부 전극층 및 상기 탄성파 반사층을 둘러싸는 유전체층을 형성하는 단계; 및
    S22', 상기 유전체층을 에칭하여 상기 하부 전극층 및 상기 탄성파 반사층을 둘러싸는 그루브(groove)를 획득하고, 상기 그루브를 금속 재료로 채워 상기 제1 금속 차폐벽을 형성하는 단계를 포함하는, 방법.
  13. 제12항에 있어서, 상기 S21' 단계는:
    S211', 상기 압전층에 상기 하부 전극층을 제작하고, 상기 하부 전극층의 주변 부분을 제거하는 단계;
    S212', 상기 S211' 단계 이후 획득된 구조에 유전체 반사층을 제작하고, 상기 유전체 반사층을 평탄화하는 단계;
    S213', 상기 유전체 반사층에 금속 반사층을 제작하고, 상기 금속 반사층의 주변 부분을 제거하는 단계; 및
    S214', 상기 S212' 단계 및 상기 S213' 단계를 반복하여 상기 탄성파 반사층 및 상기 탄성파 반사층을 둘러싸는 상기 유전체층을 형성하는 단계 - 상기 탄성파 반사층은 적어도 두 쌍의 상기 유전체 반사층 및 상기 금속 반사층을 포함하고, 상기 유전체 반사층 및 상기 금속 반사층은 인터리빙된 방식으로 적층됨 - 를 포함하는, 방법.
  14. 제12항에 있어서, 상기 S22' 단계는:
    S221', 상기 S22' 단계 이전의 단계들을 통해 획득된 구조에 유전체 보호층을 제작하는 단계;
    S222', 상기 유전체 보호층의 주변 부분을 에칭하여 상기 유전체 보호층의 표면으로부터 상기 압전층까지 연장되고 상기 하부 전극층 및 상기 탄성파 반사층을 둘러싸는 다른 그루브를 획득하는 단계; 및
    S223', 상기 다른 그루브를 상기 금속 재료 - 상기 금속 재료의 표면은 상기 유전체 보호층과 동일 평면상에 있음 - 로 채우는 단계를 포함하는, 방법.
  15. 제8항에 있어서, 상기 S1 단계 이전에, 상기 방법은 상기 제1 기판에 시드층(seed layer)을 형성하는 단계를 더 포함하고,
    상기 S4 단계는:
    연삭(grinding), 화학적 기계적 연마(chemical mechanical polishing) 및 트리밍(trimming)을 통해 상기 제1 기판 및 상기 시드층을 제거하고 상기 압전층을 박형화하는 단계를 포함하는, 방법.
  16. 제15항에 있어서, 상기 압전층은 AlN으로 이루어지고, 상기 압전층의 초기 비정질(amorphous) AlN은 상기 트리밍 중에 제거되는, 방법.
  17. 제15항에 있어서, 상기 시드층은 스퍼터링(sputtering) 또는 증착(deposition)을 통해 형성된 둘 이상의 층을 포함하는, 방법.
  18. 제17항에 있어서, 상기 시드층은:
    AIN층, Cr층, Ir층 또는 Pt층 중 하나 및 Mo층 - 상기 Mo층은 상기 제1 기판으로부터 멀어지는 상기 Cr층, 상기 Ir층 또는 상기 Pt층 중 상기 하나의 표면에 배치됨 -; 또는
    SiC층 및 AlN층을 포함하고, 상기 AlN층은 상기 제1 기판으로부터 멀어지는 상기 SiC층의 표면에 배치되는, 방법.
  19. 제8항에 있어서, 상기 S3 단계는:
    상기 탄성파 반사층에 금속 연결층을 제작하는 단계;
    증발을 통해 상기 제2 기판의 표면에 금속층을 형성하는 단계, 및
    상기 제2 기판의 상기 표면을 상기 금속 연결층에 결합하는 단계를 포함하는, 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020227032306A 2020-02-19 2020-08-12 전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 제조 프로세스 Active KR102543613B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010103144.5 2020-02-19
CN202010103144.5A CN111342792B (zh) 2020-02-19 2020-02-19 一种具有电磁屏蔽结构的固态装配谐振器及制作工艺
PCT/CN2020/108711 WO2021164215A1 (zh) 2020-02-19 2020-08-12 一种具有电磁屏蔽结构的固态装配谐振器及制作工艺

Publications (2)

Publication Number Publication Date
KR20220136440A KR20220136440A (ko) 2022-10-07
KR102543613B1 true KR102543613B1 (ko) 2023-06-15

Family

ID=71187016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227032306A Active KR102543613B1 (ko) 2020-02-19 2020-08-12 전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 제조 프로세스

Country Status (6)

Country Link
US (1) US11695386B2 (ko)
EP (1) EP4109751B1 (ko)
JP (1) JP7256929B2 (ko)
KR (1) KR102543613B1 (ko)
CN (1) CN111342792B (ko)
WO (1) WO2021164215A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111342792B (zh) * 2020-02-19 2021-05-25 见闻录(浙江)半导体有限公司 一种具有电磁屏蔽结构的固态装配谐振器及制作工艺
CN112994647A (zh) * 2021-02-05 2021-06-18 武汉大学 环电极结构的超高频谐振器
CN114421913B (zh) * 2022-01-20 2024-01-26 武汉敏声新技术有限公司 一种谐振器及其制备方法
WO2023171161A1 (ja) * 2022-03-07 2023-09-14 株式会社村田製作所 弾性波装置
CN115549633B (zh) * 2022-10-27 2023-07-28 泓林微电子(昆山)有限公司 基板集成电感屏蔽结构、由其组成的声波滤波器件及应用
CN115966865B (zh) * 2022-12-29 2024-06-14 中国电子科技集团公司第二十六研究所 一种基于三维堆叠产生带外零点的mems滤波器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023565A (zh) 2016-10-31 2018-05-11 三星电机株式会社 包括体声波谐振器的滤波器
CN111262542A (zh) 2020-02-27 2020-06-09 杭州见闻录科技有限公司 一种具有散热结构的体声波谐振器及制造工艺
CN112367058A (zh) 2020-10-27 2021-02-12 武汉大学 一种用声子晶体结构封装的薄膜体声波谐振器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246929C (zh) * 2000-03-15 2006-03-22 松下电器产业株式会社 迭层电子器件、迭层共用器及通信设备
JP2004222244A (ja) 2002-12-27 2004-08-05 Toshiba Corp 薄膜圧電共振器およびその製造方法
JP2007067778A (ja) * 2005-08-31 2007-03-15 Kyocera Kinseki Corp 圧電デバイス
WO2008090651A1 (ja) * 2007-01-24 2008-07-31 Murata Manufacturing Co., Ltd. 圧電共振子及び圧電フィルタ
US9735338B2 (en) * 2009-01-26 2017-08-15 Cymatics Laboratories Corp. Protected resonator
US9083302B2 (en) * 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9577603B2 (en) * 2011-09-14 2017-02-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Solidly mounted acoustic resonator having multiple lateral features
JP2014030136A (ja) 2012-07-31 2014-02-13 Taiyo Yuden Co Ltd 弾性波デバイス
CN103579201B (zh) * 2013-11-20 2016-03-09 华进半导体封装先导技术研发中心有限公司 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法
US9653516B2 (en) * 2014-12-30 2017-05-16 Win Semiconductors Corp. Acoustic wave device structure, integrated structure of power amplifier and acoustic wave device, and fabrication methods thereof
US10164602B2 (en) 2015-09-14 2018-12-25 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same
CN105703733A (zh) * 2016-01-18 2016-06-22 佛山市艾佛光通科技有限公司 一种固态装配型薄膜体声波谐振器的制备方法
JP6510996B2 (ja) * 2016-03-04 2019-05-08 太陽誘電株式会社 圧電薄膜共振器、フィルタおよびデュプレクサ
GB2554400A (en) * 2016-09-26 2018-04-04 Univ Warwick Bulk acoustic wave resonator based sensor
US20180123561A1 (en) 2016-10-31 2018-05-03 Samsung Electro-Mechanics Co., Ltd. Filter
US10361676B2 (en) 2017-09-29 2019-07-23 Qorvo Us, Inc. Baw filter structure with internal electrostatic shielding
US10630259B2 (en) * 2018-02-05 2020-04-21 Zhuhai Crystal Resonance Technologies Co., Ltd. Single crystal piezoelectric RF resonators and filters with improved cavity definition
CN110224680A (zh) * 2019-05-13 2019-09-10 电子科技大学 一种固态反射型体声波谐振器及其制备方法
CN111342792B (zh) 2020-02-19 2021-05-25 见闻录(浙江)半导体有限公司 一种具有电磁屏蔽结构的固态装配谐振器及制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023565A (zh) 2016-10-31 2018-05-11 三星电机株式会社 包括体声波谐振器的滤波器
CN111262542A (zh) 2020-02-27 2020-06-09 杭州见闻录科技有限公司 一种具有散热结构的体声波谐振器及制造工艺
CN112367058A (zh) 2020-10-27 2021-02-12 武汉大学 一种用声子晶体结构封装的薄膜体声波谐振器

Also Published As

Publication number Publication date
US20230063980A1 (en) 2023-03-02
WO2021164215A1 (zh) 2021-08-26
EP4109751B1 (en) 2024-05-15
KR20220136440A (ko) 2022-10-07
CN111342792B (zh) 2021-05-25
CN111342792A (zh) 2020-06-26
EP4109751A1 (en) 2022-12-28
JP2023504309A (ja) 2023-02-02
JP7256929B2 (ja) 2023-04-12
EP4109751C0 (en) 2024-05-15
US11695386B2 (en) 2023-07-04
EP4109751A4 (en) 2023-08-23

Similar Documents

Publication Publication Date Title
KR102543613B1 (ko) 전자기 차폐 구조를 갖는 견고하게 장착된 공진기 및 제조 프로세스
US7986075B2 (en) Film bulk acoustic wave resonator, its fabrication method and film bulk acoustic wave resonator filter using the resonator
CN111245387B (zh) 一种固态装配谐振器的结构及制作工艺
US9917567B2 (en) Bulk acoustic resonator comprising aluminum scandium nitride
US7586390B2 (en) Bulk acoustic wave resonator, bulk acoustic wave filter, RF module including bulk acoustic wave resonator and/or filter, and bulk acoustic wave oscillator
US20080169728A1 (en) Piezoelectric thin film resonator, piezoelectric thin film resonator filter and manufacturing method thereof
CN111756346B (zh) 一种固态装配谐振器的联接结构及制作工艺
US20010052739A1 (en) Bulk acoustic wave device
EP4092910A1 (en) Bulk acoustic wave resonator having gap layer on electrode and manufacturing method therefor, filter, and electronic device
US11323093B2 (en) Bulk-acoustic wave resonator
TWI823258B (zh) 聲波共振器濾波器
US20200195220A1 (en) Acoustic resonator and method of manufacturing thereof
KR102579165B1 (ko) 에어갭형 fbar
US20230188114A1 (en) Bulk acoustic resonator filter and bulk acoustic resonator filter module
US20230072892A1 (en) Radio frequency extractor
CN117439563A (zh) 一种射频器件、通信设备及其制造方法
CN112737539B (zh) 气隙式膜体声谐振器
US20230084640A1 (en) Acoustic resonator package
US20250023552A1 (en) Bulk acoustic wave filters with differently doped aluminum nitride resonators
US20230170872A1 (en) Bulk-acoustic wave resonator
US20230179172A1 (en) Acoustic resonator filter and acoustic resonator package
CN117439562A (zh) 一种射频器件、电子设备及制造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
PA0105 International application

Patent event date: 20220916

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220916

Comment text: Request for Examination of Application

PA0302 Request for accelerated examination

Patent event date: 20220916

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230422

PG1601 Publication of registration