[go: up one dir, main page]

KR102530472B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102530472B1
KR102530472B1 KR1020180111774A KR20180111774A KR102530472B1 KR 102530472 B1 KR102530472 B1 KR 102530472B1 KR 1020180111774 A KR1020180111774 A KR 1020180111774A KR 20180111774 A KR20180111774 A KR 20180111774A KR 102530472 B1 KR102530472 B1 KR 102530472B1
Authority
KR
South Korea
Prior art keywords
electrode
reference voltage
line
gate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180111774A
Other languages
English (en)
Other versions
KR20200032805A (ko
Inventor
김경호
이성영
이용희
나병선
손선권
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180111774A priority Critical patent/KR102530472B1/ko
Priority to US16/360,009 priority patent/US10775676B2/en
Priority to CN201910857366.3A priority patent/CN110908196A/zh
Publication of KR20200032805A publication Critical patent/KR20200032805A/ko
Application granted granted Critical
Publication of KR102530472B1 publication Critical patent/KR102530472B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하고 게이트 신호를 전달할 수 있는 게이트선, 상기 게이트선과 이격되어 있으며 기준 전압을 전달하는 제1 기준 전압선, 상기 게이트선 및 상기 제1 기준 전압선 위에 위치하며 상기 제1 기준 전압선과 전기적으로 연결되어 있는 제2 기준 전압선, 상기 제2 기준 전압선 위에 위치하는 절연층, 그리고 상기 절연층 위에 위치하는 화소 전극층을 포함하고, 상기 화소 전극층은, 평면 뷰에서 상기 게이트선을 기준으로 제1측에 위치하는 제1 부화소 전극, 그리고 상기 게이트선을 기준으로 상기 제1측과 반대인 제2측에 위치하는 제2 부화소 전극을 포함하는 제1 화소 전극을 포함하고, 상기 제2 기준 전압선은 상기 제1 화소 전극과 중첩하며 상기 제1 화소 전극을 가로지른다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display) 등의 표시 장치는 일반적으로 영상을 표시하는 단위인 복수의 화소를 포함한다.
액정 표시 장치는 액정을 포함하는 액정층, 액정층의 액정의 배향을 제어하기 위한 전기장 생성 전극, 그리고 전기장 생성 전극의 적어도 일부에 전압을 인가하기 위한 복수의 신호선 및 이에 연결되어 있는 복수의 스위칭 소자를 포함한다. 전기장 생성 전극에 전압이 인가되면 액정층에 전기장이 생성되어 액정은 재배열되고, 이에 따라 투과되는 빛의 양을 조절하여 원하는 영상을 표시할 수 있다. 투과되는 빛의 양을 조절하기 위해 표시판은 적어도 하나의 편광자를 포함할 수 있다.
액정 표시 장치가 포함하는 전기장 생성 전극은 데이터 전압을 인가받을 수 있는 화소 전극, 공통 전압을 인가받을 수 있는 공통 전극을 포함한다. 화소 전극은 트랜지스터일 수 있는 스위칭 소자를 통해 데이터 전압을 인가받을 수 있다.
본 기재는 표시 장치의 개구율 및 투과율을 높일 수 있는 표시 장치를 제공하기 위한 것이다.
본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하고 게이트 신호를 전달할 수 있는 게이트선, 상기 게이트선과 이격되어 있으며 기준 전압을 전달하는 제1 기준 전압선, 상기 게이트선 및 상기 제1 기준 전압선 위에 위치하며 상기 제1 기준 전압선과 전기적으로 연결되어 있는 제2 기준 전압선, 상기 제2 기준 전압선 위에 위치하는 절연층, 그리고 상기 절연층 위에 위치하는 화소 전극층을 포함하고, 상기 화소 전극층은, 평면 뷰에서 상기 게이트선을 기준으로 제1측에 위치하는 제1 부화소 전극, 그리고 상기 게이트선을 기준으로 상기 제1측과 반대인 제2측에 위치하는 제2 부화소 전극을 포함하는 제1 화소 전극을 포함하고, 상기 제2 기준 전압선은 상기 제1 화소 전극과 중첩하며 상기 제1 화소 전극을 가로지른다.
한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하고 게이트 신호를 전달할 수 있는 게이트선, 상기 기판 위에 위치하고 데이터 전압을 전달할 수 있으며 상기 게이트선과 교차하는 복수의 데이터선, 상기 복수의 데이터선 위에 위치하는 절연층, 그리고 상기 절연층 위에 위치하는 복수의 색필터를 포함하고, 상기 복수의 색필터 중 한 색필터는, 상기 절연층이 가지는 일렬로 배열된 세 개 이상의 접촉 구멍과 중첩하는 한 개구부를 가진다.
한 실시예에 따른 표시 장치는 게이트 신호를 전달할 수 있는 게이트선, 상기 게이트선과 이격되어 있으며 기준 전압을 전달할 수 있는 제1 기준 전압선, 상기 게이트선 및 상기 제1 기준 전압선과 교차하는 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 전기적으로 연결되어 있는 제1 트랜지스터, 상기 게이트선 및 상기 데이터선과 전기적으로 연결되어 있는 제2 트랜지스터, 상기 제2 트랜지스터와 전기적으로 연결되어 있는 제3 트랜지스터, 그리고 상기 기준 전압을 전달하며 상기 제1 기준 전압선과 다른 도전층에 위치하는 제2 기준 전압선을 포함하고, 상기 제3 트랜지스터가 포함하는 드레인 전극은 상기 제1 기준 전압선과 전기적으로 연결되어 있고, 상기 제2 기준 전압선은 상기 제3 트랜지스터의 상기 드레인 전극을 포함하고, 상기 제2 기준 전압선은 상기 제1 기준 전압선과 교차한다.
본 발명의 실시예들에 따르면, 표시 장치의 개구율 및 투과율을 높일 수 있다.
도 1은 한 실시예에 따른 표시 장치의 한 화소에 대한 등가 회로도이고,
도 2는 한 실시예에 따른 표시 장치의 한 화소의 일부에 대한 배치도이고,
도 3은 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도이고,
도 4는 도 2에 도시한 표시 장치를 IVa-IVb 선을 따라 잘라 도시한 단면도이고,
도 5는 한 실시예에 따른 표시 장치의 표시 영역에 대한 평면 배치도이고,
도 6은 한 실시예에 따른 표시 장치의 한 화소의 일부에 대한 배치도이고,
도 7은 한 실시예에 따른 표시 장치의 세 화소에 대한 배치도이고,
도 8은 한 실시예에 따른 표시 장치의 세 화소의 색필터에 대한 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 평면 뷰(in a plan view)는 서로 교차하는 두 방향(예를 들어, 제1방향(DR1) 및 제2방향(DR2))에 평행한 면을 관찰하는 뷰를 의미하고(평면상이라고도 표현함), 단면 뷰(in a cross-sectional view)는 제1방향(DR1) 및 제2방향(DR2)에 평행한 면에 수직인 방향(예를 들어, 제3방향(DR3))으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 제3방향(DR3)으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.
먼저, 도 1을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 한 실시예에 따른 표시 장치의 한 화소(PX)에 대한 등가 회로도이다.
한 실시예에 따른 표시 장치는 영상을 표시할 수 있는 단위인 복수의 화소(PX)를 포함한다. 도 1을 참조하면, 한 화소(PX)는 제1 부화소(PXaa) 및 제2 부화소(PXbb)를 포함할 수 있다. 제1 부화소(PXaa)는 한 데이터선(171) 및 한 게이트선(121)에 연결되어 있는 제1 트랜지스터(Qa) 및 제1 트랜지스터(Qa)와 연결되어 있는 제1 액정 축전기(Clca)를 포함할 수 있다. 제2 부화소(PXbb)는 한 데이터선(171) 및 한 게이트선(121)에 연결되어 있는 제2 트랜지스터(Qb), 제3 트랜지스터(Qc), 그리고 이들과 연결되어 있는 제2 액정 축전기(Clcb)를 포함할 수 있다.
제1 트랜지스터(Qa)는 게이트선(121)에 연결되어 있는 게이트 전극, 데이터선(171)에 연결되어 있는 소스 전극, 그리고 제1 액정 축전기(Clca)에 연결되어 있는 드레인 전극을 포함한다. 제1 트랜지스터(Qa)는 게이트선(121)이 전달하는 게이트 신호에 따라 제어되어 데이터선(171)이 전달하는 데이터 전압을 제1 액정 축전기(Clca)에 전달할 수 있다.
제2 트랜지스터(Qb)는 제1 트랜지스터(Qa)와 같은 게이트선(121)에 연결되어 있는 게이트 전극, 데이터선(171)에 연결되어 있는 소스 전극, 그리고 제2 액정 축전기(Clcb) 및 제3 트랜지스터(Qc)의 소스 전극에 연결되어 있는 드레인 전극을 포함한다. 제2 트랜지스터(Qb)는 게이트선(121)이 전달하는 게이트 신호에 따라 제어되어 데이터선(171)이 전달하는 데이터 전압을 제2 액정 축전기(Clcb)에 전달할 수 있다.
제3 트랜지스터(Qc)는 제1 트랜지스터(Qa)와 같은 게이트선(121)에 연결되어 있는 게이트 전극, 제2 트랜지스터(Qb)의 드레인 전극에 연결되어 있는 소스 전극, 그리고 기준 전압(Vref)에 연결되어 있는 드레인 전극을 포함한다. 제3 트랜지스터(Qc)는 게이트선(121)이 전달하는 게이트 신호에 따라 제어되며, 제3 트랜지스터(Qc) 및 제2 트랜지스터(Qb)가 턴온되면 데이터선(171)이 전달하는 데이터 전압이 제2 트랜지스터(Qb) 및 제3 트랜지스터(Qc)에 의해 분압되어 제2 액정 축전기(Clcb)에 전달될 수 있다. 기준 전압(Vref)은 소정의 일정한 전압일 수 있다.
제1 부화소(PXaa) 및 제2 부화소(PXbb)는 하나의 입력 영상 신호에 대해 서로 다른 감마 곡선에 따른 영상을 표시할 수도 있고 동일한 감마 곡선에 따른 영상을 표시할 수도 있다. 여기서 감마 곡선이란 입력 영상 신호의 계조에 대한 휘도 또는 투과율의 변화를 나타낸 곡선을 의미한다.
제2 부화소(PXbb)가 따르는 감마 곡선은 제3 트랜지스터(Qc)와 제2 트랜지스터(Qb)의 저항비, 기준 전압(Vref) 등을 제어해 조절될 수 있다. 제2 액정 축전기(Clcb)의 충전 전압을 제3 트랜지스터(Qc), 기준 전압(Vref) 등의 제어를 통해 조절함으로써 두 부화소(PXaa, PXbb)의 휘도가 달라질 수 있고, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)의 충전되는 전압을 적절히 조절하면 표시 장치의 측면 시인성을 개선할 수 있다.
도 1과 함께 도 2 내지 도 6을 참조하여 한 실시예에 따른 표시 장치의 구체적인 구조에 대해 설명한다.
도 2는 한 실시예에 따른 표시 장치의 한 화소(PX)의 일부에 대한 배치도이고, 도 3은 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도이고, 도 4는 도 2에 도시한 표시 장치를 IVa-IVb 선을 따라 잘라 도시한 단면도이고, 도 5는 한 실시예에 따른 표시 장치의 표시 영역에 대한 평면 배치도이고, 도 6은 한 실시예에 따른 표시 장치의 한 화소의 일부에 대한 배치도이다.
한 실시예에 따른 표시 장치는 액정 표시 장치로서, 제1 표시판(100)과 제2 표시판(200), 그리고 두 표시판(100, 200) 사이에 위치하는 액정층(3)을 포함할 수 있다.
제1 표시판(100)에 대하여 설명하면, 절연성의 기판(110) 위에 복수의 게이트선(121), 그리고 기준 전압선(131)을 포함하는 게이트 도전층이 위치한다.
게이트선(121)은 게이트 신호를 전달하며 대체로 제1방향(DR1)으로 연장되어 있을 수 있다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124c)을 포함할 수 있다. 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124c)은 서로 연결되어 있으며 함께 게이트선(121)의 하나의 확장부(124)에 포함될 수 있다.
확장부(124)는 게이트선(121)이 제1방향(DR1)에 나란하게 길게 연장된 부분으로부터 제1방향(DR1)으로 돌출되거나 확장된 형태를 가질 수 있다.
제2 게이트 전극(124b)은 제1 게이트 전극(124a)과 제3 게이트 전극(124c) 사이에 위치할 수 있다.
기준 전압선(131)은 기준 전압(Vref)을 전달하며, 게이트선(121)과 이격되어 게이트선(121)에 대체로 나란하게 연장되어 있을 수 있다. 기준 전압선(131)은 게이트선(121)과 같이 뒤에서 설명할 복수의 데이터선(171a, 171b)과 교차하며 복수의 화소(PX)에 걸쳐 연장되어 있을 수 있다.
기준 전압선(131)은 확장부(132)를 포함할 수 있다. 확장부(132)는 기준 전압선(131)이 제1방향(DR1)에 나란하게 연장된 부분으로부터 제1방향(DR1)과 반대 방향으로 돌출되거나 확장된 형태를 가질 수 있다. 즉, 게이트선(121)으로부터 확장부(124)가 돌출된 방향과 기준 전압선(131)으로부터 확장부(132)가 돌출된 방향은 서로 반대일 수 있다. 다시 말해, 게이트선(121)이 제1방향(DR1)으로 길게 연장된 부분과 기준 전압선(131)이 제1방향(DR1)으로 길게 연장된 부분 사이에 게이트선(121)의 확장부(124)와 기준 전압선(131)의 확장부(132)가 위치하고, 확장부(124)와 확장부(132)는 서로 마주할 수 있다.
게이트 도전층 위에는 게이트 절연막(140)이 위치할 수 있다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소 등과 같은 절연 물질을 포함할 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b), 그리고 제3 반도체(154c)를 포함하는 반도체층(151)이 위치한다. 제1 반도체(154a)는 제1 게이트 전극(124a) 위에 위치하여 제1 게이트 전극(124a)과 중첩하고, 제2 반도체(154b)는 제2 게이트 전극(124b) 위에 위치하여 제2 게이트 전극(124b)과 중첩하고, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치하여 제3 게이트 전극(124c)과 중첩한다. 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)는 서로 연결되어 있을 수 있고, 제2 반도체(154b)가 제1 반도체(154a)와 제3 반도체(154c)의 사이에 위치할 수 있다.
반도체층(151)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 또는 금속 산화물(metal oxide) 등을 포함할 수 있다.
반도체층(151) 위에는 복수의 저항성 접촉 부재(163a, 165a)을 포함하는 저항성 접촉층(161)이 위치할 수 있다.
저항성 접촉층(161) 위에는 복수의 데이터선(171a, 171b), 제1 소스 전극(173a), 제2 소스 전극(173b), 제3 소스 전극(173c), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 그리고 제3 드레인 전극(175c)을 포함하는 데이터 도전층이 위치한다.
제1 소스 전극(173a)과 제2 소스 전극(173b)은 서로 연결되어 있고, 제1 소스 전극(173a)은 한 데이터선(171a)에 연결되어 있다. 제1 드레인 전극(175a)은 제1 소스 전극(173a)과 마주하며 제1 소스 전극(173a)에 의해 둘러싸여 있는 한쪽 끝 부분 및 다른 쪽에 위치하는 확장부(177a)를 포함할 수 있다. 제2 드레인 전극(175b)은 제2 소스 전극(173b)과 마주하며 제2 소스 전극(173b)과 나란하게 연장된 한쪽 끝 부분 및 다른 쪽에 위치하는 확장부(177b)를 포함할 수 있다. 제2 드레인 전극(175b)의 적어도 일부는 제3 소스 전극(173c)일 수 있다. 제3 드레인 전극(175c)은 제3 소스 전극(173c)과 마주하는 한쪽 끝 부분 및 다른 쪽 끝 부분(176)을 포함할 수 있다. 제3 드레인 전극(175c)은 제3 소스 전극(173c)과 마주하는 한쪽 끝 부분부터 시작하여 제2방향(DR2)으로 뻗다가 꺾여 제1방향(DR1)으로 연장된 후 다시 제2방향(DR2)으로 꺾여 연장되어 다른 쪽 끝 부분(176)을 이룰 수 있다.
데이터 도전층은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이에 위치하는 보조 전극(174c)을 더 포함할 수 있다. 보조 전극(174c)은 섬형으로서 제3 반도체(154c) 및 제3 게이트 전극(124c)과 중첩한다.
제1 드레인 전극(175a)의 확장부(177a), 제2 드레인 전극(175b)의 확장부(177b), 그리고 제3 드레인 전극(175c)의 끝 부분(176)은 게이트선(121)을 기준으로 한 쪽에 위치하며 대체로 제1방향(DR1)으로 배열되어 있을 수 있다.
예를 들어, 도 2에 도시한 바와 같이 제1 드레인 전극(175a)의 확장부(177a), 제2 드레인 전극(175b)의 확장부(177b), 그리고 제3 드레인 전극(175c)의 끝 부분(176)은 게이트선(121)을 기준으로 상측에 위치할 수 있고, 좌측부터 확장부(177a), 확장부(177b), 그리고 제3 드레인 전극(175c)의 끝 부분(176)의 순서로 제1방향(DR1)으로 배열되어 있을 수 있다.
확장부(177a), 확장부(177b), 그리고 제3 드레인 전극(175c) 각각의 적어도 일부는 기준 전압선(131)의 확장부(132)와 중첩할 수 있다.
데이터선(171a, 171b)은 대체로 제2방향(DR2)으로 연장되어 있으며 각각 데이터 전압을 전달할 수 있다. 각 데이터선(171a, 171b)은 제1방향(DR1)으로 돌출된 제1 돌출부(172a) 및 제1방향(DR1)의 반대 방향으로 돌출된 제2 돌출부(172b)를 포함할 수 있다. 즉, 각 데이터선(171a, 171b)은 서로 반대 방향으로 돌출한 제1 돌출부(172a) 및 제2 돌출부(172b)를 포함할 수 있다. 한 화소(PX)를 기준으로 보면, 좌측에 위치하는 데이터선(171a)은 오른쪽에 이웃한 데이터선(171b)을 향하여 돌출된 제1 돌출부(172a)를 포함하고, 데이터선(171b)은 왼쪽에 이웃한 데이터선(171a)을 향하여 돌출된 제2 돌출부(172b)를 포함할 수 있다.
제1 돌출부(172a) 및 제2 돌출부(172b)는 도 2에 도시한 바와 같이 제1방향(DR1)으로 정렬되어 있지 않고 약간 어긋나 있을 수 있고, 이와 달리 제1방향(DR1)으로 서로 대응하여 정렬되어 위치할 수도 있다.
제1 소스 전극(173a)은 제1 돌출부(172a)를 통해 데이터선(171a)에 연결되어 있을 수 있다.
게이트 도전층 및 데이터 도전층은 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다.
데이터 도전층과 저항성 접촉층(161)의 평면상 형태는 실질적으로 동일할 수 있다. 제1 소스 전극(173a)과 제1 드레인 전극(175a)의 사이, 제2 소스 전극(173b)과 제2 드레인 전극(175b)의 사이, 제3 소스 전극(173c)과 보조 전극(174c)의 사이, 그리고 보조 전극(174c)과 제3 드레인 전극(175c)의 사이를 제외한 부분에서 데이터 도전층과 반도체층(151)의 평면상 형태는 실질적으로 동일할 수 있다. 도 2에 도시한 바와 같이 반도체층(151)의 평면상 면적이 데이터 도전층의 평면상 면적보다 약간 클 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 트랜지스터(Qa)를 이루고, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 트랜지스터(Qb)를 이루고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 보조 전극(174c) 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 트랜지스터(Qc)를 이룬다.
제1 트랜지스터(Qa), 제2 트랜지스터(Qb), 그리고 제3 트랜지스터(Qc)의 채널은 각각 제1, 제2, 제3 소스 전극(173a, 173b, 173c)과 제1, 제2, 제3 드레인 전극(175a, 175b, 175c)의 사이에 위치하는 제1, 제2, 제3 반도체(154a, 154b, 154c)에 형성될 수 있다. 보조 전극(174c)은 제3 트랜지스터(Qc)의 채널 길이를 길게 하기 위해 형성될 수 있으나, 보조 전극(174c)은 생략될 수도 있다.
제1 트랜지스터(Qa), 제2 트랜지스터(Qb), 그리고 제3 트랜지스터(Qc)는 게이트선(121)의 확장부(124)와 중첩하며 제1방향(DR1)으로 배열되어 있을 수 있다. 예를 들어, 도 2에 도시한 바와 같이 제1 트랜지스터(Qa), 제2 트랜지스터(Qb), 그리고 제3 트랜지스터(Qc)의 순서로 제1방향(DR1)으로 배열되어 있을 수 있다.
데이터 도전층 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 제1 절연층(180a)이 위치한다. 제1 절연층(180a)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
제1 절연층(180a) 위에는 복수의 색필터(230, 230d, 230e)를 포함하는 색필터층이 위치할 수 있다. 색필터(230, 230d, 230e)는 적색, 녹색 및 청색의 삼원색 또는 사원색 등의 기본색(primary color) 중 하나를 표시할 수 있다. 서로 다른 기본색들을 나타나는 한 그룹의 색필터들은 제1방향(DR1)으로 반복적으로 배치되어 있을 수 있다.
데이터선(171a, 171b) 위에서 인접한 적어도 두 색필터(230, 230d, 230e)가 기판(110)에 수직인 제3방향(DR3)으로 서로 중첩하고 있을 수 있다. 서로 중첩하는 색필터들(230, 230d, 230e)은 인접한 화소에 위치하는 데이터선(171a, 171b) 부근의 빛샘을 방지할 수 있다.
색필터(230, 230d, 230e) 위에는 제2 절연층(180b)이 위치할 수 있다. 제2 절연층(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있는데, 특히 유기 절연 물질을 포함하여 대체로 평탄한 윗면을 이룰 수 있다. 제2 절연층(180b)은 색필터(230, 230d, 230e)에 대한 덮개막으로 역할을 하여 색필터(230, 230d, 230e)가 노출되는 것을 방지하고, 안료 등의 불순물이 액정층(3)으로 유입되는 것을 방지할 수 있다.
제1 절연층(180a)과 제2 절연층(180b)은 제1 드레인 전극(175a)의 확장부(177a) 위에 위치하는 접촉 구멍(185a), 제2 드레인 전극(175b)의 확장부(177b) 위에 위치하는 접촉 구멍(185b), 그리고 제3 드레인 전극(175c)의 끝 부분(176) 및 이에 인접한 기준 전압선(131)의 확장부(132)의 일부 위에 위치하는 접촉 구멍(188)을 포함할 수 있다.
도 2에 도시된 바와 같이 접촉 구멍들(185a, 185b, 188)은 게이트선(121)을 기준으로 같은 쪽, 예를 들어 상측에 위치할 수 있다. 접촉 구멍(185a), 접촉 구멍(185b), 그리고 접촉 구멍(188)의 순서로 좌측부터 제1방향(DR1)으로 배열되어 있을 수 있다.
각 화소(PX)에서, 대체로 제1방향(DR1)으로 일렬로 배열된 세 개의 접촉 구멍들(185a, 185b, 188) 사이의 간격, 그리고 데이터선(171a, 171b)에 인접한 접촉 구멍(185a) 또는 접촉 구멍(188)과 데이터선(171a, 171b) 사이의 간격이 충분하지 않아서, 접촉 구멍들(185a, 185b, 188) 각각에 대응하는 개구부를 색필터(230, 230d, 230e)에 형성할 경우, 접촉 구멍들(185a, 185b, 188) 사이에 남은 색필터(230, 230d, 230e), 또는 데이터선(171a, 171b)과 접촉 구멍(185a) 또는 접촉 구멍(188)의 사이에 남은 색필터(230, 230d, 230e)의 두께가 얇게 형성될 수 있다. 이 경우, 충분치 않은 두께로 남겨진 색필터(230, 230d, 230e)가 떨어져 나가 표시 불량을 일으키는 문제가 생길 수 있다.
본 실시예에서는 적어도 세 개의 접촉 구멍들(185a, 185b, 188)에 대응하는 색필터(230, 230d, 230e)를 제거하여 개구부(235)를 형성하여 위와 같은 문제를 방지할 수 있다.
평면 뷰에서 개구부(235)는 뒤에서 설명할 차광 부재(220)와 중첩할 수 있다. 특히, 개구부(235)는, 도 2에 도시한 바와 같이 트랜지스터들(Qa, Qb, Qc) 및 제2 게이트 전극(124b)과는 중첩하지 않을 수도 있고 트랜지스터들(Qa, Qb, Qc) 및 제2 게이트 전극(124b) 중 일부와 중첩할 수도 있다.
도 2를 참조하면, 개구부(235)는 대체로 제1방향(DR1)으로 연장되어 있으며, 한 화소(PX)에 국한되지 않고 복수의 데이터선(171a, 171b)과 교차하여 복수의 화소(PX)에 걸쳐 제1방향(DR1)으로 길게 연장될 수 있다.
평면 뷰에서 접촉 구멍들(185a, 185b, 188)은 색필터(230)의 개구부(235)와 중첩하며 개구부(235) 안에 위치할 수 있다. 이와 같이 색필터(230)는, 색필터(230)의 아래에 위치하는 적어도 하나의 절연층이 가지는 일렬로 배열된 세 개 이상의 접촉 구멍들(185a, 185b, 188)과 중첩하는 개구부(235)를 가질 수 있다.
도 2와 함께 도 5를 참조하면, 한 실시예에 따른 표시 장치(1000)는 영상을 표시할 수 있는 표시 영역(DA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있고, 복수의 화소(PX)는 대략 행렬 형태로 배열되어 있을 수 있다.
서로 다른 기본색을 나타낼 수 있는 복수의 색필터(230a, 230b, 230c)가 제1방향(DR1)으로 교대로 배열되어 있을 수 있다. 앞에서 설명한 색필터(230, 230d, 230e)는 복수의 색필터(230a, 230b, 230c)에 각각 대응할 수 있다.
복수의 색필터(230a, 230b, 230c)에 형성되어 있는 개구부(235)는 표시 영역(DA)에서 제1방향(DR1)으로 길게 연속하여 연장될 수 있다. 또한, 각 개구부(235)는 제1방향(DR1)으로 인접하여 배열된 화소(PX)들을 제1방향(DR1)으로 가로지를 수 있다. 이와 같은 복수의 개구부(235)가 제2방향(DR2)으로 배열되어 있을 수 있다. 따라서 표시 영역(DA) 전체에서, 각 색필터(230a, 230b, 230c)는 제2방향(DR2)으로 배열되어 있으며 서로 이격되어 있는 복수의 부분을 가질 수 있다. 각 화소 열에 대응하는 색필터(230a, 230b, 230c)는, 개구부(235)를 사이에 두고 서로 이격되어 제2방향(DR2)으로 배열된 부분들을 포함할 수 있다.
제2방향(DR2)으로 배열된 복수의 개구부(235)의 제2방향(DR2)의 피치는 복수의 게이트선(121)의 제2방향(DR2)의 피치와 동일하거나 유사할 수 있다.
이와 달리 도 6을 참조하면, 한 화소 열에 대응하는 각 색필터(230, 230d, 230e)는 복수의 개구부(235a)를 가질 수 있다. 각 개구부(235a)는 한 화소(PX)의 적어도 세 개의 접촉 구멍들(185a, 185b, 188)과 중첩할 수 있다. 각 개구부(235a)는 한 화소(PX)에 국한되어 이웃한 두 데이터선(171a, 171b) 사이에 한정되어 위치할 수도 있다. 즉, 각 화소(PX)에 하나씩의 개구부(235a)가 위치할 수도 있다.
개구부(235, 235a)의 제2방향(DR2)의 폭(W1)은 차광 부재(220)의 제2방향(DR2)의 폭의 대략 1/2 이하일 수 있다. 예를 들어 차광 부재(220)의 제2방향(DR2)의 폭이 대략 40 마이크로미터 내지 70 마이크로미터일 때, 개구부(235)의 제2방향(DR2)의 폭은 대략 20 마이크로미터 내지 35 마이크로미터일 수 있다.
제2 절연층(180b) 위에는 복수의 제1 부화소 전극(191a) 및 복수의 제2 부화소 전극(191b)을 포함하는 화소 전극, 차폐 전극(190), 연결 부재(90)를 포함하는 화소 전극층이 위치할 수 있다.
각 화소(PX)에 대해 게이트선(121)과 기준 전압선(131), 그리고 트랜지스터들(Qa, Qb, Qc)이 위치하는 영역을 기준으로 한 쪽에 제1 부화소 전극(191a)이 위치하고 반대쪽에 제2 부화소 전극(191b)이 위치할 수 있다. 도 2에 도시한 실시예에서는 제1 부화소 전극(191a)이 게이트선(121)을 기준으로 아래쪽에 위치하고, 제2 부화소 전극(191b)이 게이트선(121)을 기준으로 위쪽에 위치할 수 있다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 구체적인 형태에 대해서는 뒤에서 설명하도록 한다.
제1 부화소 전극(191a)은 제1 드레인 전극(175a)의 확장부(177a)를 향하여 돌출된 연장부(196a) 및 연장부(196a) 끝에 연결된 접촉부(197a)를 포함하고, 제2 부화소 전극(191b)은 제2 드레인 전극(175b)의 확장부(177a)를 향하여 돌출된 연장부(196b) 및 연장부(196b) 끝에 연결된 접촉부(197b)를 포함할 수 있다. 접촉부(197a)는 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)의 확장부(177a)와 전기적으로 연결되어 있고, 접촉부(197b)는 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)의 확장부(177b)와 전기적으로 연결되어 있다.
연장부(196a)는 제1 부화소 전극(191a)의 위쪽 좌측 가장자리 부분에서 위로 돌출되어 있을 수 있고, 데이터선(171a)의 제1 돌출부(172a)와 교차하며 위로 뻗을 수 있다. 연장부(196a)는 데이터선(171a)의 제2방향(DR2)으로 길게 연장된 부분과 제1 트랜지스터(Qa)의 사이로 뻗을 수 있다. 연장부(196a)는 게이트선(121)의 확장부(124)의 가장자리 부분과 중첩할 수도 있고 도 2에 도시한 바와 같이 중첩하지 않을 수도 있다.
연장부(196b)는 제2 부화소 전극(191b)의 아래쪽 부분의 대략 중앙 부분에서 돌출되어 있을 수 있다.
제1 부화소 전극(191a)은 연장부(196a)와 반대쪽에 위치하는 연장부(196aa)를 더 포함할 수 있다. 즉, 연장부(196aa)는 제1 부화소 전극(191a)의 위쪽 우측 가장자리 부분에서 위로 돌출되어 있을 수 있다. 연장부(196aa)는 데이터선(171a)에 인접한 다른 데이터선(171b)의 좌측으로 돌출된 제2 돌출부(172b)와 교차하며 위로 뻗을 수 있다. 연장부(196a)와 제1 돌출부(172a)가 교차하여 중첩하는 면적과 연장부(196aa)와 제2 돌출부(172b)가 교차하여 중첩하는 면적은 서로 동일하거나 유사할 수 있다.
연결 부재(90)는 접촉 구멍(188)을 통해 제3 드레인 전극(175c)의 끝 부분(176) 및 이에 인접한 기준 전압선(131)의 확장부(132)의 일부와 접촉하여 전기적으로 연결되어 있다. 이에 따라, 제3 드레인 전극(175c)의 끝 부분(176)은 도전성인 연결 부재(90)를 통해 기준 전압선(131)의 확장부(132)와 전기적으로 연결되어 기준 전압(Vref)을 전달받을 수 있다. 따라서 제3 트랜지스터(Qc)의 제3 드레인 전극(175c)이 기준 전압(Vref)에 연결될 수 있다.
차폐 전극(190)은 대체로 제2방향(DR2)으로 연장되어 있고 인접한 두 화소(PX) 사이에 위치할 수 있다. 차폐 전극(190)은 데이터선(171a, 171b)과 중첩하여 데이터선(171a, 171b)으로부터의 전기장을 차폐하고, 데이터선(171a, 171b)과 제1 및 제2 부화소 전극(191a, 191b) 간의 용량성 커플링(capacitive coupling)과 이에 따른 빛샘을 방지할 수 있다.
화소 전극층은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 금속 박막 등과 같은 투명한 도전 물질을 포함할 수 있다.
화소 전극층과 제2 절연층(180b) 위에는 배향막(11)이 위치할 수 있다. 배향막(11)은 수직 배향막일 수 있다. 배향막(11)은 적어도 한 방향으로 러빙되어 있을 수도 있고 광반응 물질을 포함하는 광배향막일 수도 있다.
제2 표시판(200)에 대하여 설명하면, 절연성의 기판(210) 위에(도 3 및 도 4에서는 기판(210)의 아래) 차광 부재(220)가 위치할 수 있다. 도 2 에 도시한 바와 같이 차광 부재(220)는 평면 뷰에서 제1방향(DR1)으로 연장된 부분을 포함하며 게이트선(121)의 확장부(124), 기준 전압선(131)의 확장부(132), 트랜지스터들(Qa, Qb, Qc), 제1 드레인 전극(175a)의 확장부(177a), 제2 드레인 전극(175b)의 확장부(177b), 그리고 제3 드레인 전극(175c) 끝 부분(176) 등과 중첩할 수 있다. 즉, 차광 부재(220)는 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이를 가로지르며 연장되어 있을 수 있고, 게이트선(121)과 기준 전압선(131)과 중첩하며 연장되어 있을 수 있다.
다른 실시예에 따르면 차광 부재(220)는 제2 표시판(200)이 아닌 제1 표시판(100)에 위치할 수도 있다.
차광 부재(220) 위에는(도 3 및 도 4에서는 차광 부재(220)의 아래에) 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 기판(210)의 전면 위에 통판으로 형성되어 있을 수 있다. 즉, 공통 전극(270)에는 슬릿 등과 같이 제거된 부분이 없을 수 있다. 공통 전극(270)은 일정한 크기의 공통 전압(Vcom)을 전달할 수 있다.
기준 전압선(131)이 전달하는 기준 전압(Vref)은 공통 전압(Vcom)과 같을 수도 있고, 공통 전압(Vcom)과 차이가 있을 수도 있다. 차이가 있는 경우, 기준 전압(Vref)은 공통 전압(Vcom)의 대략 -2V 또는 +2V의 전위를 가질 수 있다.
공통 전극(270)은 ITO, IZO, 금속 박막 등의 투명한 도전 물질을 포함할 수 있다.
공통 전극(270) 위에는(도 3 및 도 4에서는 공통 전극(270)의 아래) 배향막(21)이 위치할 수 있다. 배향막(21)은 수직 배향막일 수 있다. 배향막(21)은 적어도 한 방향으로 러빙되어 있을 수도 있고 광반응 물질을 포함하는 광배향막일 수도 있다.
액정층(3)은 복수의 액정 분자(31)를 포함한다. 액정 분자(31)는 음의 유전율 이방성을 가질 수 있고, 액정층(3)에 전기장이 생성되지 않은 상태에서 기판(110, 210)에 대략 수직한 방향으로 배향되어 있을 수 있다. 액정 분자(31)는 액정층(3)에 전기장이 생성되지 않을 때 일정한 방향으로 선경사를 이룰 수도 있다.
제1 부화소 전극(191a)은 공통 전극(270) 및 그 사이에 있는 액정층(3)과 함께 제1 액정 축전기(Clca)를 형성하고, 제2 부화소 전극(191b)은 공통 전극(270) 및 그 사이에 있는 액정층(3)과 함께 제2 액정 축전기(Clcb)를 형성할 수 있다.
제1 표시판(100)과 제2 표시판(200) 사이에는 복수의 스페이서가 위치할 수 있다. 스페이서는 평면 뷰에서 주로 트랜지스터들(Qa, Qb, Qc)과 중첩하도록 위치할 수 있다. 화소 전극층이 스페이서와 중첩할 경우 화소 전극층에 크랙이 발생할 수 있어서, 화소 전극층은 스페이서와 중첩하지 않을 수 있다. 따라서 제1 부화소 전극(191a)의 연장부(196a) 및 연장부(196aa)는 데이터선(171a, 171b)에 인접한 곳에, 제1 부화소 전극(191a)의 좌우 가장자리에서 돌출하여 위치할 수 있다.
한 실시예에 따르면, 한 화소(PX)에 속하는 접촉 구멍(185a), 접촉 구멍(185b), 그리고 접촉 구멍(188)이 게이트선(121)을 기준으로 서로 같은 쪽에 위치하며 제1방향(DR1)으로 나란히 배열되어 있다. 따라서, 접촉 구멍들(185a, 185b, 188)이 게이트선(121)을 기준으로 위쪽 및 아래쪽에 분산되어 배치되어 있는 경우에 비해 공간을 적게 차지하므로 차광 부재(220)의 제2방향(DR2)의 폭을 더 줄일 수 있어 화소(PX)의 개구율 및 투과율을 높일 수 있다.
한 화소(PX)에서 접촉 구멍들(185a, 185b, 188)이 게이트선(121)을 기준으로 서로 같은 쪽에 위치하므로, 제1 부화소 전극(191a)의 연장부(196a)와 제2 부화소 전극(191b)의 연장부(196b) 중 하나는 데이터선(171a, 171b)의 제1 돌출부(172a)와 교차할 수 밖에 없다. 도 2에 도시한 실시예에서는 접촉 구멍들(185a, 185b, 188)이 게이트선(121)을 기준으로 위쪽에 위치하므로 아래쪽에 위치하는 제1 부화소 전극(191a)의 연장부(196a)가 데이터선(171a)의 제1 돌출부(172a)와 교차하고 있다. 이 경우, 제1 부화소 전극(191a)과 데이터선(171a) 사이 기생 용량에 의해 수직 크로스토크(vertical crosstalk)에 의한 얼룩이 시인될 수 있으나, 본 실시예에서는 제1 부화소 전극(191a)의 연장부(196a)의 반대쪽에 위치하는 연장부(196aa)가 데이터선(171a)에 이웃한 데이터선(171b)과 교차하여 추가적인 기생 용량을 형성하므로, 제1 부화소 전극(191a)과 데이터선(171a) 사이의 수직 크로스토크를 보상할 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 7 및 도 8을 참조하여 한 실시예에 따른 표시 장치에 대해 설명한다.
도 7은 한 실시예에 따른 표시 장치의 세 화소(PX1, PX2, PX3)에 대한 배치도이고, 도 8은 한 실시예에 따른 표시 장치의 세 화소(PX1, PX2, PX3)의 색필터에 대한 배치도이다.
각 화소(PX1, PX2, PX3)에 위치하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 형태의 예에 대해 설명하면, 제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각의 전체적인 모양은 사각형일 수 있다.
제1 부화소 전극(191a)은 가로 줄기부(192a) 및 세로 줄기부(193a)를 포함하는 십자형 줄기부, 그리고 십자형 줄기부로부터 바깥쪽으로 뻗는 복수의 가지부(194a), 외곽의 변을 정의하는 가장자리부(195a), 그리고 앞에서 설명한 연장부(196a) 및 접촉부(197a)를 포함할 수 있다.
제2 부화소 전극(191b)은 가로 줄기부(192b) 및 세로 줄기부(193b)를 포함하는 십자형 줄기부, 그리고 십자형 줄기부로부터 바깥쪽으로 뻗는 복수의 가지부(194b), 외곽의 변을 정의하는 가장자리부(195b), 그리고 앞에서 설명한 연장부(196b) 및 접촉부(197b)를 포함할 수 있다.
제1 부화소 전극(191a)의 평면상 면적은 제2 부화소 전극(191b)의 평면상 면적보다 작을 수 있다.
화소(PX1)가 위치하는 화소 열에 대응하는 색필터(230)의 기본색, 화소(PX2)가 위치하는 화소 열에 대응하는 색필터(230)의 기본색, 그리고 화소(PX3)가 위치하는 화소 열에 대응하는 색필터(230)의 기본색은 서로 다를 수 있다. 예를 들어, 화소(PX1)는 적색 색필터에 대응하고, 화소(PX2)는 녹색 색필터에 대응하고, 화소(PX3)는 청색 색필터에 대응할 수 있다.
기준 전압선(131)은 확장부(132)가 위치하는 제1방향(DR1)으로 연장된 부분 외에 제2방향(DR2)으로 연장된 세로부(133) 및 세로부(133)에 연결된 가로부(134), 그리고 가로부(134)에 연결되어 있으며 제1 부화소 전극(191a)의 좌우 양측에 위치하며 제2방향(DR2)으로 연장된 세로부(135a, 135b)를 더 포함할 수 있다. 가로부(134)는 제2방향(DR2)으로 인접한 두 화소의 경계에 대응하여 위치할 수 있다.
세로부(133)는 모든 화소(PX1, PX2, PX3)에 위치하지 않고 일부 화소(PX3)에 위치할 수 있다. 예를 들어 세로부(133)는 화소(PX3)의 제2 부화소 전극(191b)의 세로 줄기부(193b)와 중첩하며 연장될 수 있다. 세로부(135a, 135b)는 세 화소(PX1, PX2, PX3)에 모두 위치할 수 있다.
도 7을 참조하면, 한 실시예에 따른 표시 장치에서 인접한 복수의 화소(PX1, PX2, PX3) 중 적어도 한 화소(PX3)의 구조는 나머지 화소(PX1, PX2)의 구조와 일부 다를 수 있다. 이에 대해 설명하면, 데이터 도전층은 화소(PX3)와 중첩하는 세로 기준 전압선(178)을 더 포함할 수 있다.
세로 기준 전압선(178)은 기준 전압(Vref)을 전달할 수 있다. 세로 기준 전압선(178)은 복수의 화소(PX1, PX2, PX3) 중 적어도 한 화소(PX3)의 제1 부화소 전극(191a)과 중첩하며 가로지르는 세로부(178a) 및 제2 부화소 전극(191b)과 중첩하며 가로지르는 세로부(178b)를 포함할 수 있다. 세로 기준 전압선(178)의 세로부(178a, 178b)는 대체로 제2방향(DR2)으로 길게 연장되어 있을 수 있다.
세로 기준 전압선(178)은 제3 드레인 전극(175c)을 포함할 수 있다. 다시 말하면, 제3 드레인 전극(175c)의 끝 부분(176)은 위로 더 연장되어 세로 기준 전압선(178)의 세로부(178b)와 연결될 수 있고, 제3 드레인 전극(175c)의 아래쪽 끝 부분은 아래로 더 연장되어 세로 기준 전압선(178)의 세로부(178a)와 연결될 수 있다.
세로 기준 전압선(178)의 세로부(178a)는 화소(PX3)의 제1 부화소 전극(191a)의 세로 줄기부(193a)와 중첩하며 연장될 수 있고, 세로부(178b)는 화소(PX3)의 제2 부화소 전극(191b)의 세로 줄기부(193b)와 중첩하며 연장될 수 있다. 세로 기준 전압선(178)은 표시 장치에서 기준 전압(Vref)을 제2방향(DR2)으로 전달할 수 있다.
이에 따라, 기준 전압(Vref)을 기준 전압선(131)을 통해 제1방향(DR1)으로 전달하면서 세로 기준 전압선(178)을 통해 제2방향(DR2)으로 전달함으로써 기준 전압(Vref)을 전달하는 배선의 저항을 줄여 기준 전압(Vref)의 전압 강하를 줄일 수 있고 면성 수평 크로스토크(planar horizontal crosstalk)의 발생을 막을 수 있다.
세로 기준 전압선(178)은 이웃한 데이터선(171)과 이격되어 있고 데이터선(171)과 교차하지 않을 수 있다.
세로 기준 전압선(178)은 일부 화소(PX3)에만 대응하여 위치하므로, 세로 기준 전압선(178)의 제1방향(DR1)의 피치는 화소(PX1, PX2, PX3)의 피치보다 클 수 있다. 더 구체적으로는 세로 기준 전압선(178)의 제1방향(DR1)의 피치는 화소(PX1, PX2, PX3)의 제1방향(DR1)의 피치(또는, 제1 및 제2 부화소 전극(191a, 191b)의 제1방향(DR1)의 피치)의 대략 3배 이상일 수 있다.
복수의 화소(PX1, PX2, PX3) 중 일부 화소(PX3)에 위치하는 화소 전극(제1 부화소 전극(191a) 또는 제2 부화소 전극(191b))의 제1방향(DR1)의 폭(PW3)은 나머지 화소(PX1, PX2)에 위치하는 위치하는 화소 전극(제1 부화소 전극(191a) 또는 제2 부화소 전극(191b))의 제1방향(DR1)의 폭(PW1, PW2)보다 클 수 있다. 구체적으로, 화소(PX3)에 위치하는 화소 전극의 제1방향(DR1)의 폭(PW3)과 화소(PX1, PX2)에 위치하는 위치하는 화소 전극의 제1방향(DR1)의 폭(PW1, PW2)의 차이는 대략 세로 기준 전압선(178)의 제1방향(DR1)의 폭(WW)과 같거나 유사할 수 있다. 이로써, 세로 기준 전압선(178)과 중첩하는 화소(PX3)에서 빛이 투과할 수 있는 영역인 유효 개구 영역의 면적이 세로 기준 전압선(178)과 중첩하지 않는 화소(PX1, PX2)의 유효 개구 영역의 면적과 유사할 수 있다.
예를 들어, 세로 기준 전압선(178)의 제1방향(DR1)의 폭(WW)이 대략 3 마이크로미터이고, 화소(PX1, PX2)에 위치하는 위치하는 화소 전극의 제1방향(DR1)의 폭(PW1, PW2)이 대략 104 마이크로미터일 때, 화소(PX3)에 위치하는 화소 전극의 제1방향(DR1)의 폭(PW3)은 대략 107 마이크로미터일 수 있다.
이와 같이 화소(PX3)를 가로지르는 세로 기준 전압선(178)에 의해 줄어드는 개구율을 고려하여 화소(PX3)의 화소 전극의 제1방향(DR1)의 폭을 상대적으로 키움으로써 화소(PX3)의 전체적 개구율 및 투과율은 나머지 화소(PX1, PX2)의 전체적 개구율 및 투과율과 실질적으로 서로 동일할 수 있다. 이에 따라, 복수의 화소(PX1, PX2, PX3) 중 일부 화소(PX3)와 중첩하여 세로 기준 전압선(178)을 추가한 경우에도 일부 화소(PX3)가 상대적으로 개구율 및 투과율이 저하되어 발생할 수 있는 색표현 상의 불량이 발생하는 것을 방지할 수 있다.
본 실시예에서, 화소(PX3)의 양쪽에 위치하는 인접한 두 데이터선(171) 사이의 거리는 나머지 화소(PX1, PX2)의 양쪽에 위치하는 인접한 두 데이터선(171) 사이의 거리보다 클 수 있다. 또한, 화소(PX3)가 포함하는 제1 및 제2 부화소 전극(191a, 191b)의 면적은 다른 화소(PX1, PX2)가 포함하는 제1 및 제2 부화소 전극(191a, 191b)의 면적보다 클 수 있다.
도 7과 함께 도 8을 참조하면, 복수의 색필터(230a, 230b, 230c) 중 인접한 적어도 두 색필터(230a, 230b, 230c)는 데이터선(171a, 171b)과 중첩하는 곳에서 서로 중첩하여 중첩부(230p)를 이룰 수 있다.
만약 각 화소(PX1, PX2, PX3)의 유효 개구 영역을 서로 이웃한 두 중첩부(230p) 사이의 영역으로 정의할 때, 복수의 화소(PX1, PX2, PX3) 중 화소(PX3)의 유효 개구 영역은 인접한 두 중첩부(230p) 사이의 제1방향(DR1)의 폭(OW3)에서 세로 기준 전압선(178)의 제1방향(DR1)의 폭(WW)을 뺀 좌측 부분의 폭(OW3a)과 우측 부분의 폭(OW3b)의 합과 동일하거나 유사할 수 있다. 이러한 화소(PX3)의 유효 개구 영역의 제1방향(DR1)의 폭은 화소(PX1, PX2)의 유효 개구 영역의 제1방향(DR1)의 폭(OW1, OW2)과 각각 유사할 수 있다.
세로 기준 전압선(178)이 지나는 화소(PX3)는 청색을 나타내는 화소일 수 있으나, 이에 한정되지 않고 세로 기준 전압선(178)이 적색을 나타내거나 녹색을 나타내는 화소를 가로지를 수도 있다. 또한, 반복되는 한 그룹의 복수의 화소(PX1, PX2, PX3) 중 세로 기준 전압선(178)이 지나는 화소(PX3)의 수는 하나일 수 있으나 이에 한정되지 않고 두 개일 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층
110, 210: 기판
121: 게이트선
131: 기준 전압선
140: 게이트 절연막
180a, 180b: 절연층
178: 세로 기준 전압선
191a, 191b: 부화소 전극
220: 차광 부재
230, 230d, 230e, 230a, 230b, 230c: 색필터
270: 공통 전극

Claims (20)

  1. 기판,
    상기 기판 위에 위치하고 게이트 신호를 전달할 수 있는 게이트선,
    상기 게이트선과 이격되어 있으며 기준 전압을 전달하는 제1 기준 전압선,
    상기 게이트선 및 상기 제1 기준 전압선 위에 위치하며 상기 제1 기준 전압선과 전기적으로 연결되어 있는 제2 기준 전압선,
    상기 제2 기준 전압선 위에 위치하는 절연층, 그리고
    상기 절연층 위에 위치하는 화소 전극층
    을 포함하고,
    상기 화소 전극층은, 평면 뷰에서 상기 게이트선을 기준으로 제1측에 위치하는 제1 부화소 전극, 그리고 상기 게이트선을 기준으로 상기 제1측과 반대인 제2측에 위치하는 제2 부화소 전극을 포함하는 제1 화소 전극을 포함하고,
    상기 제2 기준 전압선은 상기 제1 화소 전극과 중첩하며 상기 제1 화소 전극을 가로지르는
    표시 장치.
  2. 제1항에서,
    상기 게이트선 및 상기 제1 기준 전압선과 교차하는 복수의 데이터선을 더 포함하고,
    상기 제2 기준 전압선은 상기 데이터선과 이격되어 있고 상기 데이터선과 교차하지 않는
    표시 장치.
  3. 제2항에서,
    상기 제2 기준 전압선은 상기 데이터선과 동일한 도전층에 위치하는 표시 장치.
  4. 제3항에서,
    상기 게이트선은 제1 게이트 전극, 제2 게이트 전극 및 제3 게이트 전극을 포함하고,
    상기 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 트랜지스터,
    상기 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 트랜지스터, 그리고
    상기 제3 게이트 전극, 제3 소스 전극 및 제3 드레인 전극을 포함하는 제3 트랜지스터
    를 더 포함하고,
    상기 절연층은, 상기 제1 드레인 전극 위에 위치하는 제1 접촉 구멍, 상기 제2 드레인 전극 위에 위치하는 제2 접촉 구멍, 그리고 상기 제3 드레인 전극 위에 위치하는 제3 접촉 구멍을 포함하고,
    상기 제1 부화소 전극은 상기 제1 접촉 구멍을 통해 상기 제1 드레인 전극과 전기적으로 연결되고,
    상기 제2 부화소 전극은 상기 제2 접촉 구멍을 통해 상기 제2 드레인 전극과 전기적으로 연결되고,
    상기 제1 접촉 구멍, 상기 제2 접촉 구멍, 그리고 상기 제3 접촉 구멍은 상기 게이트선을 기준으로 동일한 측에 위치하는
    표시 장치.
  5. 제4항에서,
    상기 제1 기준 전압선은 상기 제3 접촉 구멍과 중첩하는 제1 확장부를 포함하고,
    상기 제3 접촉 구멍은 상기 제3 드레인 전극의 일부 및 상기 제1 확장부의 일부와 중첩하고,
    상기 화소 전극층은 상기 제3 접촉 구멍을 통해 상기 제3 드레인 전극과 상기 제1 확장부를 서로 전기적으로 연결하는 연결 부재를 더 포함하는
    표시 장치.
  6. 제5항에서,
    상기 제2 기준 전압선은 상기 제3 드레인 전극을 포함하고, 상기 제3 드레인 전극과 동일한 도전층에 위치하는 표시 장치.
  7. 제6항에서,
    상기 제1 부화소 전극은 상기 제2 기준 전압선과 평면상 중첩하며 나란하게 연장되어 있는 줄기부 및 상기 줄기부에 연결되어 있는 복수의 가지부를 포함하는 표시 장치.
  8. 제4항에서,
    상기 제1 화소 전극과 중첩하는 색필터를 더 포함하고,
    상기 색필터는 상기 제1 접촉 구멍, 상기 제2 접촉 구멍 및 상기 제3 접촉 구멍 모두와 중첩하는 개구부를 포함하는
    표시 장치.
  9. 제8항에서,
    상기 개구부는 상기 복수의 데이터선과 교차하는 표시 장치.
  10. 제1항에서,
    복수의 상기 제2 기준 전압선이 제1방향으로 배열되어 있고,
    복수의 상기 제1 화소 전극이 상기 제1방향으로 배열되어 있고,
    상기 복수의 제2 기준 전압선의 상기 제1방향의 피치는 상기 복수의 제1 화소 전극의 상기 제1방향의 피치보다 큰
    표시 장치.
  11. 제10항에서,
    상기 화소 전극층은 상기 제1 화소 전극과 이격되어 있는 제2 화소 전극을 더 포함하고,
    상기 제1 화소 전극의 상기 제1방향의 폭은 상기 제2 화소 전극의 상기 제1방향의 폭보다 큰
    표시 장치.
  12. 기판,
    상기 기판 위에 위치하고 게이트 신호를 전달할 수 있는 게이트선,
    상기 기판 위에 위치하고 데이터 전압을 전달할 수 있으며 상기 게이트선과 교차하는 복수의 데이터선,
    상기 복수의 데이터선 위에 위치하는 절연층, 그리고
    상기 절연층 위에 위치하는 복수의 색필터
    를 포함하고,
    상기 복수의 색필터 중 한 색필터는, 상기 절연층이 가지는 일렬로 배열된 세 개 이상의 접촉 구멍과 중첩하는 한 개구부를 가지는
    표시 장치.
  13. 제12항에서,
    상기 개구부는 상기 복수의 데이터선과 교차하며 연장되어 있는 표시 장치.
  14. 제13항에서,
    상기 복수의 색필터는 제1방향으로 배열되어 있고,
    상기 한 색필터는 상기 제1방향에 교차하는 제2방향으로 배열되어 있으며 상기 개구부를 사이에 두고 서로 이격되어 있는 복수의 부분들을 포함하고,
    상기 세 개 이상의 접촉 구멍은 상기 제1방향으로 배열되어 있고,
    상기 개구부는 상기 제1방향으로 연장되어 있는
    표시 장치.
  15. 제14항에서,
    복수의 상기 게이트선의 상기 제2방향의 피치는 복수의 상기 개구부의 상기 제2방향의 피치와 동일한 표시 장치.
  16. 제14항에서,
    상기 게이트선을 기준으로 제1측에 위치하는 제1 부화소 전극, 그리고 상기 게이트선을 기준으로 제1측과 반대인 제2측에 위치하는 제2 부화소 전극을 더 포함하고,
    상기 개구부는 상기 제1 부화소 전극과 상기 제2 부화소 전극 사이에 위치하는
    표시 장치.
  17. 게이트 신호를 전달할 수 있는 게이트선,
    상기 게이트선과 이격되어 있으며 기준 전압을 전달할 수 있는 제1 기준 전압선,
    상기 게이트선 및 상기 제1 기준 전압선과 교차하는 복수의 데이터선,
    상기 게이트선 및 상기 데이터선과 전기적으로 연결되어 있는 제1 트랜지스터,
    상기 게이트선 및 상기 데이터선과 전기적으로 연결되어 있는 제2 트랜지스터,
    상기 제2 트랜지스터와 전기적으로 연결되어 있는 제3 트랜지스터, 그리고
    상기 기준 전압을 전달하며 상기 제1 기준 전압선과 다른 도전층에 위치하는 제2 기준 전압선
    을 포함하고,
    상기 제3 트랜지스터가 포함하는 드레인 전극은 상기 제1 기준 전압선과 전기적으로 연결되어 있고,
    상기 제2 기준 전압선은 상기 제3 트랜지스터의 상기 드레인 전극을 포함하고,
    상기 제2 기준 전압선은 상기 제1 기준 전압선과 교차하는
    표시 장치.
  18. 제17항에서,
    상기 제1 트랜지스터와 전기적으로 연결된 제1 부화소 전극, 그리고 상기 제2 트랜지스터와 전기적으로 연결된 제2 부화소 전극을 포함하는 제1 화소 전극을 더 포함하고,
    상기 제2 기준 전압선은 상기 제1 화소 전극과 중첩하며 상기 제1 화소 전극을 가로지르는
    표시 장치.
  19. 제18항에서,
    상기 제1 화소 전극과 이격되어 있는 제2 화소 전극을 더 포함하고,
    상기 제1 화소 전극의 제1방향의 폭은 상기 제2 화소 전극의 상기 제1방향의 폭보다 큰
    표시 장치.
  20. 제18항에서,
    상기 제1 및 제2 부화소 전극과 중첩하는 색필터를 더 포함하고,
    상기 색필터는 상기 복수의 데이터선과 교차하는 개구부를 포함하는
    표시 장치.
KR1020180111774A 2018-09-18 2018-09-18 표시 장치 Active KR102530472B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180111774A KR102530472B1 (ko) 2018-09-18 2018-09-18 표시 장치
US16/360,009 US10775676B2 (en) 2018-09-18 2019-03-21 Display device
CN201910857366.3A CN110908196A (zh) 2018-09-18 2019-09-11 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180111774A KR102530472B1 (ko) 2018-09-18 2018-09-18 표시 장치

Publications (2)

Publication Number Publication Date
KR20200032805A KR20200032805A (ko) 2020-03-27
KR102530472B1 true KR102530472B1 (ko) 2023-05-09

Family

ID=69772954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111774A Active KR102530472B1 (ko) 2018-09-18 2018-09-18 표시 장치

Country Status (3)

Country Link
US (1) US10775676B2 (ko)
KR (1) KR102530472B1 (ko)
CN (1) CN110908196A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018181142A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置
KR20210106061A (ko) 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR102799217B1 (ko) * 2020-04-20 2025-04-22 삼성디스플레이 주식회사 표시 장치
CN113805395A (zh) 2021-09-29 2021-12-17 Tcl华星光电技术有限公司 阵列基板和显示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012494B1 (ko) * 2003-04-04 2011-02-08 엘지디스플레이 주식회사 반사투과형 액정표시장치
JP3958306B2 (ja) * 2003-09-02 2007-08-15 シャープ株式会社 液晶表示装置
KR101620527B1 (ko) * 2009-10-23 2016-05-13 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR102094741B1 (ko) * 2013-08-12 2020-03-31 삼성디스플레이 주식회사 액정 표시 장치
KR102252044B1 (ko) * 2013-12-04 2021-05-17 삼성디스플레이 주식회사 표시 장치
KR102283806B1 (ko) * 2013-12-17 2021-08-03 삼성디스플레이 주식회사 표시 장치
KR102127761B1 (ko) * 2014-01-13 2020-06-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR20150086821A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20150110961A (ko) 2014-03-21 2015-10-05 삼성디스플레이 주식회사 액정 표시 장치
KR102238726B1 (ko) * 2014-11-11 2021-04-09 삼성디스플레이 주식회사 액정 표시 장치
KR20160085398A (ko) * 2015-01-07 2016-07-18 삼성디스플레이 주식회사 액정 표시 장치
KR102353725B1 (ko) * 2015-05-27 2022-01-20 삼성디스플레이 주식회사 액정 표시 장치
KR102366342B1 (ko) 2015-07-03 2022-02-23 삼성디스플레이 주식회사 액정 표시 장치
TWI562340B (en) * 2015-09-15 2016-12-11 Au Optronics Corp Pixel structure and display panel
KR102484235B1 (ko) * 2015-11-27 2023-01-03 삼성디스플레이 주식회사 액정 표시 장치
KR102441882B1 (ko) * 2015-12-28 2022-09-08 삼성디스플레이 주식회사 액정 표시 장치
KR102570950B1 (ko) 2015-12-28 2023-08-25 엘지디스플레이 주식회사 개인 몰입형 장치의 표시장치
KR102438251B1 (ko) * 2015-12-31 2022-08-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102493218B1 (ko) * 2016-04-04 2023-01-30 삼성디스플레이 주식회사 액정 표시 장치
TWI581043B (zh) * 2016-10-04 2017-05-01 友達光電股份有限公司 畫素結構

Also Published As

Publication number Publication date
CN110908196A (zh) 2020-03-24
US10775676B2 (en) 2020-09-15
US20200089068A1 (en) 2020-03-19
KR20200032805A (ko) 2020-03-27

Similar Documents

Publication Publication Date Title
CN101266375B (zh) 液晶显示装置及其驱动方法
KR102653472B1 (ko) 표시 장치
KR102495984B1 (ko) 표시 장치
KR102530472B1 (ko) 표시 장치
EP2846185A1 (en) FFS-type active-matrix LCD
KR102051563B1 (ko) 액정 표시 장치
KR20080097793A (ko) 액정 표시 장치
US9551905B2 (en) Display device
US9885915B2 (en) Liquid crystal display
KR102300885B1 (ko) 액정 표시 장치
CN110858044A (zh) 液晶显示装置
CN104678637A (zh) 液晶显示器
KR20200041410A (ko) 표시 장치
KR20120089965A (ko) 액정 표시 장치
KR102115791B1 (ko) 표시 장치
US20170219899A1 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
KR102567714B1 (ko) 표시 장치
KR101435133B1 (ko) 액정 표시 장치
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR20150002254A (ko) 액정표시장치용 어레이 기판
KR102652369B1 (ko) 표시 장치
KR20200128310A (ko) 액정 표시 장치 및 그 제조 방법
KR101502358B1 (ko) 액정 표시 장치
KR101446341B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR102660294B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180918

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210902

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180918

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230215

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230503

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230503

End annual number: 3

Start annual number: 1

PG1601 Publication of registration