KR102528067B1 - 전력용 반도체 소자 및 이의 제조 방법 - Google Patents

Abstract

전력의 변환이나 제어를 위한 전력용 반도체 소자가 개시된다. 전력용 반도체 소자는, 기판 상에 배치된 금속 배선, 금속 배선으로부터 연장된 패드부, 금속 배선과 패드부가 형성된 기판 상에 증착된 제1 절연층, 제1 절연층 상에 증착된 제2 절연층, 및 패드부의 상측에 형성된 패드 후막을 구비한다. 제1 절연층은 패드부를 노출시키기 위한 비아홀을 구비한다. 제2 절연층은 폴리이미드로 이루어질 수 있으며, 패드부를 노출시키기 위해 비아홀에 대응하는 부분이 제거되어 형성된 콘택홀을 구비한다. 패드 후막은 콘택홀을 통해 패드부와 전기적으로 연결된다. 이와 같이, 전력용 반도체 소자는 폴리이미드로 이루어진 제2 절연층을 구비하므로, 패드부와 패드 후막 간의 열 팽창계수 차이로 인해 발생될 수 있는 패드부의 크랙을 방지할 수 있다.

Description

전력용 반도체 소자 및 이의 제조 방법{Power device and method of manufacturing the same}

본 발명의 실시예들은 전압과 전류를 시스템에서 요구하는 적합한 형태와 크기로 변환하는 전력용 반도체 소자에 관한 것이다. 보다 상세하게는, 노이즈를 제거하거나 LC 공진 회로를 구성하기 위해 RFIC에 구비될 수 있는 전력용 반도체 소자 및 이의 제조 방법에 관한 것이다.

전력용 반도체 소자는 전력의 변환이나 제어를 위한 반도체 소자이다. 전력용 반도체 소자는 멤스(MEMS) 공정을 통해 제조될 수 있으며, 전력용 반도체 소자로는 인덕터, 커패시터, 스위치, 변압기 등이 있다.

최근 무선 통신 기술의 발달로 스마트폰, 테블릿 PC 등과 같은 휴대용 무선 통신 기기의 수요가 급증하고 있다. RFIC(Radio Frequency Integrated Circuit)는 이러한 무선 통신 기기의 핵심 부품으로서, 고주파 회로를 구현하며, 인덕터와 같은 전력용 반도체 소자들을 포함할 수 있다.

RFIC와 같은 멤스 제품들은 낮은 저항과 높은 Q 지수(Quality factor)를 얻기 위해 구리 후막을 구비할 수 있다.

일반적으로, 멤스 제품들이 구리 후막을 구비하기 위해서는 구리 후막이 증착될 금속 배선층이 약 1㎛ 이하의 두께를 가져야 한다. 즉, 금속 배선층에 증착된 절연막과 금속 배선층 및 구리 후막 간의 열 팽창 계수의 차이로 인하여 금속 배선층의 두께가 두꺼울수록 금속 배선층에 크랙이 발생할 수 있다. 따라서, 구리 후막을 적용하기 위해서는 금속 배선층의 두께를 제한할 수밖에 없다. 여기서, 금속 배선층의 재질로는 알루미늄을 포함할 수 있으며, 절연막으로는 실리콘 질화막 또는 실리콘 산화막이 이용될 수 있다.

특히, 인덕터(inductor)는 RF IC의 수동 소자 중 하나로서, 인덕터의 Q 지수는 인덕턴스 값에 비례하고 저항값에 반비례한다. 멤스 인덕터의 Q 지수는 금속 배선층의 두께에 의해 조절될 수 있으며, 멤스 인덕터가 높은 Q 지수를 갖기 위해서는 금속 배선층이 약 1㎛ 이상의 두께를 가져야 한다.

이러한 조건들로 인해, 멤스 인덕터는 약 1㎛ 이상의 두께를 갖는 금속 배선층과 구리 후막 중 어느 하나만 구비할 수 있으며, 이 두 가지를 함께 구비할 수 없다.

본 발명의 실시예들은 금속 배선층의 손상 없이 두꺼운 금속 배선층과 구리 후막을 모두 구비할 수 있는 전력용 반도체 소자 및 이의 제조 방법을 제공하는 데 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 전력용 반도체 소자는, 기판 상에 배치된 금속 배선, 상기 금속 배선으로부터 연장되고 상기 금속 배선과 동일층에 구비되며 외부의 소자와 전기적으로 연결되는 패드부, 상기 금속 배선과 상기 패드부가 형성된 상기 기판 상에 증착되고 상기 패드부를 노출시키기 위한 비아홀을 구비하는 제1 절연층, 상기 제1 절연층 상에 증착되고 폴리이미드로 이루어질 수 있으며 상기 패드부를 노출시키기 위해 상기 비아홀에 대응하는 부분이 제거되어 형성된 콘택홀을 구비하고 상기 패드부의 크랙을 방지하기 위한 제2 절연층, 및 상기 제2 절연층이 형성된 상기 기판 상에 구비되고 상기 패드부의 상측에 위치하며 상기 콘택홀을 통해 상기 패드부와 전기적으로 연결되는 패드 후막을 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 제1 절연층이 형성된 상기 기판 상에 구비되고 상기 제2 절연층의 아래에 위치하며 후속 공정에 의해 상기 패드부가 손상되는 것을 방지하기 위한 하드 마스크를 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 하드 마스크는 상기 제2 절연층의 하면을 커버할 수 있다.

본 발명의 실시예들에 따르면, 상기 하드 마스크는 산화물로 이루어질 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 패드 후막이 형성된 상기 제2 절연층 상에 위치하며 상기 제2 절연층과 동일한 물질로 이루어질 수 있고 상기 패드 후막을 노출시키기 위해 일부분이 제거되어 형성된 후막 콘택홀을 갖는 제3 절연층을 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 패드 후막이 형성된 부분에 대응하여 위치하고 상기 패드 후막의 하면을 커버하며 상기 패드 후막의 언더컷을 방지하기 위한 언더 범프 메탈층을 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 비아홀은 상기 콘택홀보다 크며, 상기 하드 마스크는 상기 비아홀 안에서 상기 제2 절연층과 상기 패드부 사이에 위치할 수 있다.

본 발명의 실시예들에 따르면, 상기 패드부는 알루미늄으로 이루어질 수 있고 1㎛ 내지 4㎛의 두께를 가지며, 상기 패드 후막은 구리로 이루어질 수 있다.

또한, 상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 전력용 반도체 소자는, 패드영역과 비 패드영역으로 구획될 수 있는 기판, 상기 비 패드영역에 형성된 금속 배선, 상기 패드영역에 형성되고 상기 금속 배선으로부터 연장되어 상기 금속 배선과 동일층에 위치하며 외부 소자와 전기적으로 연결될 수 있는 패드부, 상기 비 패드영역과 상기 패드영역에 형성되어 상기 금속 배선과 상기 패드부의 상면을 커버하며 상기 패드영역에서 일부분 제거되어 상기 패드부를 노출시키기 위한 비아홀을 구비하는 제1 절연층, 상기 제1 절연층 상에 형성되고, 폴리이미드로 이루어질 수 있으며 상기 패드영역에서 일부분 제거되어 상기 패드부를 노출시키기 위한 콘택홀을 구비하고 상기 패드부의 크랙을 방지하기 위한 제2 절연층, 및 상기 패드영역에 형성되고 상기 패드부의 상측에 위치하며 상기 콘택홀을 통해 노출된 상기 패드부와 전기적으로 연결된 패드 후막을 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 제2 절연막의 아래에 형성되고 상기 제2 절연막이 형성된 부분에 대응하여 위치하며 상기 비아홀 안에서 상기 패드부의 상면을 커버하고 후속 공정에 의해 상기 패드부가 손상되는 것을 방지하기 위한 하드 마스크를 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 하드 마스크는 산화물로 이루어질 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 패드 후막이 형성된 상기 제2 절연층 상에 위치하며 상기 제2 절연층과 동일한 물질로 이루어질 수 있고 상기 패드영역에서 부분적으로 제거되어 상기 패드 후막을 노출시키기 위한 후막 콘택홀을 구비하는 제3 절연층을 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자는, 상기 패드영역에 형성되고, 상기 패드 후막의 하면을 커버하여 상기 패드 후막의 언더컷을 방지하기 위한 언더 범프 메탈층을 더 포함할 수 있다.

또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 전력용 반도체 소자 제조 방법은, 기판 상에 금속층을 증착하는 단계, 상기 금속층을 패터닝하여 금속 배선과 상기 금속 배선으로부터 연장된 패드부를 형성하는 단계, 상기 금속 배선과 상기 패드부가 형성된 상기 기판 상에 제1 절연층을 증착하는 단계, 상기 제1 절연층을 패터닝하여 상기 패드부를 노출시키기 위한 비아홀을 형성하는 단계, 상기 제1 절연층 상에 상기 패드부의 크랙을 방지하기 위한 폴리이미드로 이루어진 제2 절연층을 증착하는 단계, 상기 제2 절연층을 패터닝하여 상기 패드부를 노출시키기 위한 콘택홀을 상기 비아홀에 대응하는 부분에 형성하는 단계, 및 상기 제2 절연층 상에 상기 콘택홀을 통해 상기 패드부와 전기적으로 연결되는 패드 후막을 형성하는 단계를 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자 제조 방법은, 상기 비아홀을 형성하는 단계와 상기 제2 절연층을 형성하는 단계 사이에 상기 제1 절연막이 형성된 상기 기판 상에 상기 패드부의 손상을 방지하기 위한 하드 마스크를 증착하는 단계를 더 포함할 수 있다. 더불어, 상기 RF 인덕터 제조 방법은, 상기 콘택홀을 형성하는 단계 이후에 상기 패드부를 노출시키기 위해 상기 하드 마스크를 패터닝하여 상기 콘택홀에 대응하는 부분을 제거하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 하드 마스크를 패터닝하는 단계는, RF 클리닝 공정을 이용하여 상기 하드 마스크를 패터닝할 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자 제조 방법은, 상기 패드 후막을 형성하는 단계 이후에, 상기 제2 절연층 상에 상기 제1 절연층과 동일한 물질로 이루어진 제3 절연층을 증착하는 단계, 및 상기 제3 절연층을 패터닝하여 상기 패드 후막을 노출시키기 위한 후막 콘택홀을 형성하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 전력용 반도체 소자 제조 방법은, 상기 패드 후막을 형성하는 단계 이전에 상기 제2 절연층이 형성된 상기 기판 상에 언더 범프 메탈층을 증착하는 단계를 더 포함할 수 있으며, 상기 패드 후막을 형성하는 단계 이후에 상기 언더 범프 메탈층을 패터닝하여 상기 언더 범프 메탈층에서 상기 패드 후막 아래에 위치하는 부분을 제외한 나머지 부분을 제거하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 상기 하드 마스크는 산화물을 포함하여 이루어질 수 있으며, 상기 금속층은 알루미늄을 포함하여 이루어질 수 있고, 상기 패드 후막은 구리를 포함하여 이루어질 수 있다.

본 발명의 실시예들에 따르면, 상기 비아홀을 상기 콘택홀보다 크게 형성될 수 있다.

상술한 바와 같은 본 발명의 실시예들에 따르면, 전력용 반도체 소자는 폴리이미드로 이루어진 제2 절연층을 구비함으로써, 패드부와 패드 후막 간의 열 팽창계수 차이로 인해 발생될 수 있는 패드부의 크랙을 방지할 수 있다. 이에 따라, 전력용 반도체 소자는 약 1㎛ 이상의 두께를 갖는 패드부와 패드 후막을 모두 구비할 수 있으므로, 낮은 저항과 높은 Q 지수를 얻을 수 있고, 제품의 수율을 향상시킬 수 있다.

또한, 전력용 반도체 소자는 제2 절연층의 아래에 버퍼 역할을 하는 하드 마스크를 구비함으로써, 제2 절연층의 패터닝 공정 또는 리워크 공정 진행시 제2 절연층의 하부 구성, 특히 패드부의 손실을 방지할 수 있으므로, 제품의 수율을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 RF 인덕터를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1에 도시된 절단선 I - I'에 따른 단면도이다.
도 3 내지 도 10은 도 1에 도시된 RF 인덕터를 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.

이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.

하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.

하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.

도 1은 본 발명의 일 실시예에 따른 RF 인덕터를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1에 도시된 절단선 I - I'에 따른 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 RF 인덕터(100)는 고주파 회로를 구현하기 위한 전력용 반도체 소자로서, 기판(110), 금속 배선(122), 패드부(124), 제1 절연층(130), 제2 절연층(140), 및 패드 후막(150)을 포함할 수 있다.

구체적으로, 상기 기판(110)은 절연 기판이며, 패드영역(PA)과 상기 패드영역(PA)을 제외한 나머지 영역인 비 패드영역(NPA)으로 구획될 수 있다.

상기 금속 배선(122)과 상기 패드부(124)는 금속 배선층을 이루며, 상기 기판(110) 상에 형성된다. 상기 금속 배선(122)은 상기 비 패드영역(NPA)에 형성되고, 일 단부에 상기 패드부(124)가 형성된다. 상기 패드부(124)는 상기 패드영역(PA)에 형성되고, 상기 금속 배선(122)으로부터 연장되며, 외부 소자(미도시)와 전기적으로 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 금속 배선(122)과 상기 패드부(124)는 알루미늄으로 이루어질 수 있으며, 그 두께는 약 1㎛ 내지 약 4㎛일 수 있다.

또한, 본 발명의 일 실시예에 있어서, 상기 기판(110)의 상면에는 하나 이상의 층간 절연막(160)이 증착될 수 있으며, 상기 금속 배선(122)과 상기 패드부(124)는 상기 층간 절연막(160)의 상면에 형성될 수 있다.

상기 제1 절연층(130)은 상기 금속 배선(122)과 상기 패드부(124)가 형성된 상기 기판(110) 상에 형성되어 상기 금속 배선(122)과 상기 패드부(124)의 상면을 커버할 수 있다. 상기 제1 절연층(130)은 상기 패드영역(PA)에 일부분이 제거되어 형성된 비아홀(132)을 구비한다.

본 발명의 일 실시예에 있어서, 상기 제1 절연층(130)은 산화물 또는 질화물로 이루어질 수 있으며, 두께는 약 1.4㎛ 내지 약 1.7㎛일 수 있다.

상기 제1 절연층(130)의 상면에는 상기 제2 절연층(140)이 형성될 수 있다. 상기 제2 절연층(140)은 평탄화막으로서 폴리이미드로 이루어질 수 있으며, 상기 금속 배선(122)과 상기 패드부(124)의 크랙을 방지한다. 상기 제2 절연층(140)은 상기 패드영역(PA)에 일부분이 제거되어 형성된 콘택홀(142)을 구비할 수 있다. 상기 콘택홀(142)은 상기 비아홀(132)과 대응하는 부분에 형성되며, 상기 패드부(124)는 상기 비아홀(132)과 상기 콘택홀(142)을 통해 일부분이 노출될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 절연층(140)은 상기 제1 절연층(130)보다 두껍게 형성될 수 있다.

상기 패드 후막(150)은 낮은 저항과 높은 Q 지수를 얻기 위해 구비되는 것으로서, 상기 패드영역(PA)에 형성되며 상기 패드부(124)의 상측에 위치한다. 상기 패드 후막(150)은 상기 콘택홀(142)을 통해 노출된 상기 패드부(124)의 상면에 위치하며, 상기 패드부(124)와 전기적으로 연결된다.

본 발명의 일 실시예에 있어서, 상기 패드 후막(150)은 순차적으로 적층된 제1, 제2, 및 제3 후막층들(152, 154, 156)로 이루어질 수 있다. 상기 제1 내지 제3 후막층들(152, 154, 156) 중 가장 아래에 위치하는 상기 제1 후막층(152)은 구리로 이루어질 수 있고, 상기 제2 후막층(154)은 니켈로 이루어질 수 있으며, 상기 제3 후막층(156)은 알루미늄으로 이루어질 수 있다.

또한, 본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 후막층들(152, 154, 156)의 두께는 상기 제1 후막층(152)으로부터 상기 제3 후막층(156)으로 갈수록 얇다. 일례로, 상기 제1 후막층(152)는 약 10㎛, 상기 제2 후막층(154)은 약 3㎛, 상기 제3 후막층(156)은 약 1㎛의 두께를 각각 가질 수 있다.

이와 같이, 본 발명의 일 실시예에 따른 RF 인덕터(100)는 폴리이미드로 이루어진 상기 제2 절연층(140)을 구비함으로써, 약 1㎛ 이상의 두께를 갖는 상기 금속 배선층(122, 124)과 상기 패드 후막(150)을 모두 구비할 수 있다. 즉, 상기 제2 절연층(140)은 상기 패드부(124)와 상기 패드 후막(150) 간의 열 팽창계수 차이로 인해 발생될 수 있는 상기 패드부(124)의 크랙을 방지할 수 있다. 이에 따라, 상기 RF 인덕터(100)는 저항을 낮추고 Q 지수를 향상시키며 제품의 수율을 향상시킬 수 있다.

한편, 상기 RF 인덕터(100)는 상기 패드부(124)의 손상을 방지하기 위한 하드 마스크(170)를 더 포함할 수 있다.

상기 하드 마스크(170)는 상기 제1 절연층(130)이 형성된 상기 기판(110) 상에 구비되고, 상기 제2 절연층(140)이 형성된 부분에 대응하여 형성된다. 상기 하드 마스크(170)는 산화물로 이루어질 수 있으며, 상기 제2 절연층(140)의 아래에 위치한다. 여기서, 상기 하드 마스크(170)는 도 2에 도시된 바와 같이 상기 제2 절연층(140)의 하면을 커버할 수 있다.

상기 하드 마스크(170)는 상기 패드 후막(150)과 상기 패드부(124)가 접촉되도록 상기 콘택홀(142)에 대응하는 부분이 제거된다.

본 발명의 일 실시예에 있어서, 상기 제2 절연층(140)의 콘택홀(142)은 상기 제1 절연층(130)의 비아홀(132) 보다 작은 크기로 형성될 수 있다. 이에 따라, 상기 비아홀(132) 안에서 상기 제2 절연층(140)과 상기 패드부(124) 사이에 상기 제1 절연층(130)이 개재되지 않는다. 하드 마스크(170)는 상기 비아홀(132) 안에서 상기 패드부(124)와 상기 제2 절연층(140) 사이에 개재되어 상기 패드부(124)의 상면을 커버한다. 이에 따라, 상기 RF 인덕터(100)는 상기 제2 절연층(140)의 공정 과정에서 상기 패드부(124)가 손실되는 것을 방지할 수 있다.

또한, 본 발명의 일 실시예에 있어서, 상기 하드 마스크(170)는 약 250Å의 두께를 가질 수 있다.

이와 같이, 상기 RF 인덕터(100)는 상기 제2 절연층(140)의 아래에 버퍼 역할을 하는 상기 하드 마스크(170)을 구비함으로써, 상기 제2 절연층(140)의 패터닝 공정 또는 리워크 공정 진행시 상기 제2 절연층(140)의 하부 구성, 특히 상기 패드부(124)의 손실을 방지할 수 있으므로, 제품의 수율을 향상시킬 수 있다.

한편, 상기 RF 인덕터(100)는 상기 패드 후막(150)이 형성된 상기 제2 절연층(140) 상에 형성되는 제3 절연층(180)을 더 포함할 수 있다.

상기 제3 절연층(180)은 상기 제2 절연층(140)의 상면을 커버하며, 평탄화한다. 여기서, 상기 제3 절연층(180)은 상기 패드 후막(150)의 두께보다 더 두껍게 형성될 수 있다. 상기 제3 절연층(180)은 상기 패드영역(PA)에서 일부분이 제거되어 형성된 후막 콘택홀(182)을 구비하며, 상기 패드 후막(150)은 상기 후막 콘택홀(182)을 통해 상면이 노출된다.

또한, 상기 RF 인덕터(100)는 상기 패드 후막(150)의 언더컷을 방지하기 위한 언더 범프 메탈층(190)을 더 구비할 수 있다. 상기 언더 범프 메탈층(190)은 상기 패드영역(PA)에 형성되며, 상기 패드 후막(150)의 하면을 커버한다. 본 발명의 일 실시예에 있어서, 상기 언더 범프 메탈층(190)은 확산 방지층(192) 및 씨드층(194)을 포함할 수 있다. 상기 확산 방지층(192)은 상기 패드 후막(150)이 형성된 부분에 대응하여 위치하며, 티타늄으로 이루어질 수 있다. 상기 씨드층(194)은 상기 확산 방지층(192)과 상기 패드 후막(150) 사이에 개재되며, 상기 제1 후막층(152)과 동일한 물질, 예컨대 구리로 이루어질 수 있다.

상기한 본 발명의 일 실시예는 전력용 반도체 소자 중에서 RF 인덕터(100)를 일례로 하여 설명하였으나, 본 발명은 인덕터 이외에 다양한 반도체 전력용 소자들에 적용 가능하다.

이하, 도면을 참조하여 본 발명에 따른 전력용 반도체 소자 제조 방법을 상기 RF 인덕터(100)의 제조 공정을 일례로 하여 구체적으로 설명한다.

도 3 내지 도 10은 도 1에 도시된 RF 인덕터를 제조하는 방법을 설명하기 위한 개략적인 단면도들로서, 상기 기판(110)과 상기 층간 절연막(160)은 생략하여 도시하였다.

도 3 및 도 4를 참조하면, 먼저, 상기 층간 절연막(160; 도 2 참조) 상에 금속층(12)을 증착한 후에, 상기 금속층(12)을 패터닝하여 도 4에 도시된 바와 같이 상기 금속 배선(122; 도 2 참조)과 상기 패드부(124)를 형성한다.

이어, 상기 제1 절연층(130)을 증착한 후에 상기 제1 절연층(130)을 일부분 제거하여 상기 패드영역(PA)에 상기 비아홀(132)을 형성한다.

이어, 상기 제1 절연층(130) 상에 상기 하드 마스크(170)를 증착한다.

도 5를 참조하면, 상기 하드 마스크(170)의 상면 상기 제2 절연층(140)을 증착한 후에 상기 제2 절연층(140)을 일부분 제거하여 상기 패드영역(PA)에 상기 콘택홀(142)을 형성한다. 이어, 상기 하드 마스크(170)에서 상기 콘택홀(142)에 대응하는 부분을 제거하여 상기 패드부(124)를 노출시킨다. 이때, 상기 하드 마스크(170)는 RF 클리닝 공정을 통해 패터닝될 수 있으며, 상기 제2 절연층(170)이 식각 마스크 역할을 할 수 있다.

이와 같이, 상기 하드 마스크(170)는 RF 클리닝 공정을 통해 손쉽게 제거될 수 있으므로, 상기 하드 마스크(170)를 패터닝하는 과정에서 상기 제2 절연층(170)이 손실되는 것을 방지할 수 있다.

도 6을 참조하면, 상기 콘택홀(142)이 형성된 상기 제2 절연층(140) 상에 상기 확산 방지층(192)과 상기 씨드층(194)을 순차적으로 증착하여 상기 언더 범프 메탈층(190)을 형성한다. 여기서, 상기 언더 범프 메탈층(190)은 스퍼터링 방식에 의해 증착될 수 있다.

도 7 및 도 8을 참조하면, 상기 언더 범프 메탈층(190) 상에 상기 패드 후막(150)을 형성하기 위한 포토 레지스트(14)를 증착한 후에 상기 포토 레지스트(14)를 패터닝하여 상기 포토 레지스트(14)에서 상기 패드영역(PA)에 위치하는 부분을 제거한다. 그 결과, 상기 패드영역(PA)에 위치하는 언더 범프 메탈층(190)이 노출된다.

이어, 상기 패드영역(PA)에 상기 패드 후막(150)을 형성한 후에, 도 8에 도시된 것처럼 상기 포토 레지스트(14)를 제거한다. 이에 따라, 상기 언더 범프 메탈층(190)에서 상기 패드 후막(150)의 아래에 위치하는 부분을 제외한 나머지 부분이 노출된다.

도 9를 참조하면, 상기 언더 범프 메탈층(190)에서 상기 패드 후막(150)의 아래에 위치하는 부분을 제외한 나머지 부분을 제거하여 상기 패드 후막(150)의 아래에만 상기 언더 범프 메탈층(190)을 형성한다.

도 2 및 도 10을 참조하면, 상기 제2 절연층(140)과 상기 패드 후막(150) 상에 상기 제3 절연층(180)을 증착하고, 상기 제3 절연층(180)을 일부분 제거하여 상기 패드영역(PA)에 상기 후막 콘택홀(182)을 형성한다. 그 결과, 도 2에 도시된 바와 같은 RF 인덕턱(100)가 제조된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : RF 인덕터 110 : 기판
122 : 금속 배선 124 : 패드부
130 : 제1 절연층 140 : 제2 절연층
150 : 패드 후막 160 : 층간 절연막
170 : 하드 마스크 180 : 제3 절연층
190 : 언더 범프 메탈층

Claims (20)

1. 기판 상에 배치된 금속 배선;
   상기 금속 배선으로부터 연장되고, 상기 금속 배선과 동일층에 구비되며, 외부의 소자와 전기적으로 연결되는 패드부;
   상기 금속 배선과 상기 패드부가 형성된 상기 기판 상에 증착되고, 상기 패드부를 노출시키기 위한 비아홀을 구비하는 제1 절연층;
   상기 제1 절연층 상에 증착되고, 폴리이미드로 이루어지며, 상기 패드부를 노출시키기 위해 상기 비아홀에 대응하는 부분이 제거되어 형성된 콘택홀을 구비하고, 상기 패드부의 크랙을 방지하기 위한 제2 절연층;
   상기 제1 절연층과 상기 제2 절연층 사이에 구비되고, 상기 콘택홀에 대응하는 부분이 제거되어 상기 패드부를 노출시키며, 후속 공정에 의해 상기 패드부가 손상되는 것을 방지하기 위한 하드 마스크; 및
   상기 제2 절연층이 형성된 상기 기판 상에 구비되고, 상기 패드부의 상측에 위치하며, 상기 콘택홀을 통해 상기 패드부와 전기적으로 연결되는 패드 후막을 포함하되,
   상기 비아홀은 상기 콘택홀보다 크고, 상기 하드 마스크는 상기 비아홀 내에서 상기 제2 절연층과 상기 패드부 사이에 위치하는 것을 특징으로 하는 전력용 반도체 소자.
2. 삭제
3. 삭제
4. 제1항에 있어서,
   상기 하드 마스크는 산화물로 이루어지는 것을 특징으로 하는 전력용 반도체 소자.
5. 제1항에 있어서,
   상기 패드 후막이 형성된 상기 제2 절연층 상에 위치하며, 상기 제2 절연층과 동일한 물질로 이루어지고, 상기 패드 후막을 노출시키기 위해 일부분이 제거되어 형성된 후막 콘택홀을 갖는 제3 절연층을 더 포함하는 것을 특징으로 하는 전력용 반도체 소자.
6. 제1항에 있어서,
   상기 패드 후막이 형성된 부분에 대응하여 위치하고, 상기 패드 후막의 하면을 커버하며, 상기 패드 후막의 언더컷을 방지하기 위한 언더 범프 메탈층을 더 포함하는 것을 특징으로 하는 전력용 반도체 소자.
7. 삭제
8. 제1항에 있어서,
   상기 패드부는 알루미늄으로 이루어지고 1㎛ 내지 4㎛의 두께를 가지며,
   상기 패드 후막은 구리로 이루어지는 것을 특징으로 하는 전력용 반도체 소자.
9. 패드영역과 비 패드영역으로 구획되는 기판;
   상기 비 패드영역에 형성된 금속 배선;
   상기 패드영역에 형성되고, 상기 금속 배선으로부터 연장되어 상기 금속 배선과 동일층에 위치하며, 외부 소자와 전기적으로 연결되는 패드부;
   상기 비 패드영역과 상기 패드영역에 형성되어 상기 금속 배선과 상기 패드부의 상면을 커버하며, 상기 패드영역에서 일부분 제거되어 상기 패드부를 노출시키기 위한 비아홀을 구비하는 제1 절연층;
   상기 제1 절연층 상에 형성되고, 폴리이미드로 이루어지며, 상기 패드영역에서 일부분 제거되어 상기 패드부를 노출시키기 위한 콘택홀을 구비하고, 상기 패드부의 크랙을 방지하기 위한 제2 절연층;
   상기 제1 절연층과 상기 제2 절연층 사이에 구비되고, 상기 콘택홀에 대응하는 부분이 제거되어 상기 패드부를 노출시키며, 후속 공정에 의해 상기 패드부가 손상되는 것을 방지하기 위한 하드 마스크; 및
   상기 패드영역에 형성되고, 상기 패드부의 상측에 위치하며, 상기 콘택홀을 통해 노출된 상기 패드부와 전기적으로 연결된 패드 후막을 포함하되,
   상기 비아홀은 상기 콘택홀보다 크고, 상기 하드 마스크는 상기 비아홀 내에서 상기 제2 절연층과 상기 패드부 사이에 위치하는 것을 특징으로 하는 전력용 반도체 소자.
10. 삭제
11. 제9항에 있어서,
    상기 하드 마스크는 산화물로 이루어지는 것을 특징으로 하는 전력용 반도체 소자.
12. 제9항에 있어서,
    상기 패드 후막이 형성된 상기 제2 절연층 상에 위치하며, 상기 제2 절연층과 동일한 물질로 이루어지고, 상기 패드영역에서 부분적으로 제거되어 상기 패드 후막을 노출시키기 위한 후막 콘택홀을 구비하는 제3 절연층을 더 포함하는 것을 특징으로 하는 전력용 반도체 소자.
13. 제9항에 있어서,
    상기 패드영역에 형성되고, 상기 패드 후막의 하면을 커버하여 상기 패드 후막의 언더컷을 방지하기 위한 언더 범프 메탈층을 더 포함하는 것을 특징으로 하는 전력용 반도체 소자.
14. 기판 상에 금속층을 증착하는 단계;
    상기 금속층을 패터닝하여 금속 배선과 상기 금속 배선으로부터 연장된 패드부를 형성하는 단계;
    상기 금속 배선과 상기 패드부가 형성된 상기 기판 상에 제1 절연층을 증착하는 단계;
    상기 제1 절연층을 패터닝하여 상기 패드부를 노출시키기 위한 비아홀을 형성하는 단계;
    상기 제1 절연층과 상기 비아홀에 의해 노출된 상기 패드부 상에 상기 패드부의 손상을 방지하기 위한 하드 마스크를 형성하는 단계;
    상기 제1 절연층 상에 상기 패드부의 크랙을 방지하기 위한 폴리이미드로 이루어진 제2 절연층을 증착하는 단계;
    상기 제2 절연층을 패터닝하여 상기 패드부를 노출시키기 위한 콘택홀을 상기 비아홀에 대응하는 부분에 형성하는 단계;
    상기 패드부를 노출시키기 위해 상기 하드 마스크를 패터닝하여 상기 콘택홀에 대응하는 부분을 제거하는 단계; 및
    상기 제2 절연층 상에 상기 콘택홀을 통해 상기 패드부와 전기적으로 연결되는 패드 후막을 형성하는 단계를 포함하되,
    상기 하드 마스크의 일부가 상기 비아홀 내에서 상기 제2 절연층과 상기 패드부 사이에 위치되도록 상기 콘택홀은 상기 비아홀보다 작게 형성되는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.
15. 삭제
16. 제14항에 있어서,
    상기 하드 마스크를 패터닝하는 단계는,
    RF 클리닝 공정을 이용하여 상기 하드 마스크를 패터닝하는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.
17. 제14항에 있어서,
    상기 패드 후막을 형성하는 단계 이후에,
    상기 제2 절연층 상에 상기 제1 절연층과 동일한 물질로 이루어진 제3 절연층을 증착하는 단계; 및
    상기 제3 절연층을 패터닝하여 상기 패드 후막을 노출시키기 위한 후막 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.
18. 제14항에 있어서,
    상기 패드 후막을 형성하는 단계 이전에,
    상기 제2 절연층이 형성된 상기 기판 상에 언더 범프 메탈층을 증착하는 단계를 더 포함하고,
    상기 패드 후막을 형성하는 단계 이후에,
    상기 언더 범프 메탈층을 패터닝하여 상기 언더 범프 메탈층에서 상기 패드 후막 아래에 위치하는 부분을 제외한 나머지 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.
19. 제14항에 있어서,
    상기 하드 마스크는 산화물을 포함하여 이루어지며, 상기 금속층은 알루미늄을 포함하여 이루어지고, 상기 패드 후막은 구리를 포함하여 이루어지는 것을 특징으로 하는 전력용 반도체 소자 제조 방법.
20. 삭제

Images