[go: up one dir, main page]

KR102522620B1 - 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법 - Google Patents

자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법 Download PDF

Info

Publication number
KR102522620B1
KR102522620B1 KR1020160160756A KR20160160756A KR102522620B1 KR 102522620 B1 KR102522620 B1 KR 102522620B1 KR 1020160160756 A KR1020160160756 A KR 1020160160756A KR 20160160756 A KR20160160756 A KR 20160160756A KR 102522620 B1 KR102522620 B1 KR 102522620B1
Authority
KR
South Korea
Prior art keywords
spin
free layer
current
orbit
conductive line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160160756A
Other languages
English (en)
Other versions
KR20180061555A (ko
Inventor
임우창
이경진
고경춘
이승재
Original Assignee
삼성전자주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 고려대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020160160756A priority Critical patent/KR102522620B1/ko
Priority to US15/659,283 priority patent/US20180151209A1/en
Priority to US15/822,877 priority patent/US10482939B2/en
Priority to CN201711226363.7A priority patent/CN108123027B/zh
Publication of KR20180061555A publication Critical patent/KR20180061555A/ko
Priority to US16/591,683 priority patent/US10734051B2/en
Application granted granted Critical
Publication of KR102522620B1 publication Critical patent/KR102522620B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법이 제공될 수 있다. 자기 메모리 소자는 고정 층, 자유 층, 및 이들 사이의 터널 배리어 층을 포함하는 자기 터널 접합, 및 상기 자유 층에 인접하는 제1 도전 라인을 포함한다. 상기 제1 도전 라인은 시간이 지남에 따라 주파수가 감소하는 제1 스핀 궤도 전류가 흐르도록 구성된다. 자기 메모리 소자의 쓰기 방법은 시간이 흐름에 따라 감소하는 주파수를 갖는 제1 스핀 궤도 전류를 상기 제1 도전 라인에 인가하는 것을 포함한다.

Description

자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법{Magnetic memory device and writing method of magnetic memory device}
본 발명은 자기 메모리 소자에 관한 것으로서, 보다 상세하게는 스핀 궤도 토크를 이용하는 자기 메모리 소자에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 기억 소자로 자기 메모리 소자(Magnetic memory device)가 연구되고 있다. 자기 메모리 소자는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
자기 메모리 소자는 자기 터널 접합(Magnetic Tunnel Junction: MTJ)을 이용하는 메모리 장치다. 자기 터널 접합은 두 자성층들과 그 사이에 개재된 터널 배리어 층을 포함하는데, 두 자성층들의 자기 모멘트들의 상대적인 방향에 따라 자기 터널 접합의 저항이 달라질 수 있다. 구체적으로, 두 자성층들의 자기 모멘트들의 상대적인 방향이 반평행하면 자기 터널 접합의 저항은 클 수 있고, 두 자성층들의 자기 모멘트들의 상대적인 방향이 평행하면 자기 터널 접합의 저항은 작을 수 있다. 자기 메모리 소자는 이러한 자기 터널 접합의 저항의 차이를 이용하여 데이터를 기입/판독할 수 있다.
본 발명이 해결하고자 하는 과제는 자유 층의 스위칭 효율이 향상된 자기 메모리 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 자유 층의 스위칭 효율이 향상된 자기 메모리 소자의 쓰기 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
자유 층, 고정 층, 및 이들 사이의 터널 배리어 층을 포함하는 자기 터널 접합, 및 상기 자유 층에 인접하는 제1 도전 라인을 포함하는 자기 메모리 소자에 있어서, 본 발명의 실시예들에 따른 자기 메모리 소자의 쓰기 방법은 시간이 흐름에 따라 감소하는 주파수를 갖는 제1 스핀 궤도 전류를 상기 제1 도전 라인에 인가하는 것을 포함할 수 있다.
자유 층, 고정 층, 및 이들 사이의 터널 배리어 층을 포함하는 자기 터널 접합, 및 상기 자유 층에 인접하는 제1 도전 라인을 포함하는 자기 메모리 소자에 있어서, 본 발명의 실시예들에 따른 자기 메모리 소자의 쓰기 방법은 상기 제1 도전 라인에 제1 스핀 궤도 전류를 인가하는 것을 포함할 수 있다. 상기 제1 스핀 궤도 전류가 인가되는 동안에, 상기 제1 스핀 궤도 전류의 상기 주파수와 상기 자유 층의 자기 모멘트의 고유 주파수가 일치하는 공명이 적어도 두 번 이상 발생할 수 있다.
본 발명의 실시예들에 따른 자기 메모리 소자는 고정 층, 자유 층, 및 이들 사이의 터널 배리어 층을 포함하는 자기 터널 접합; 및 상기 자유 층에 인접하는 제1 도전 라인을 포함할 수 있다. 상기 제1 도전 라인은 시간이 지남에 따라 주파수가 감소하는 제1 스핀 궤도 전류가 흐르도록 구성될 수 있다.
본 발명의 실시예들에 따르면, 자기 메모리 소자의 쓰기 동작은 적어도 도전 라인을 흐르는 스핀 궤도 전류를 이용할 수 있다. 따라서, 자기 메모리 소자의 쓰기 동작 중에 요구되는 스핀 궤도 전류의 크기가 상대적으로 작을 수 있다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 소자를 개략적으로 도시한다.
도 2는 본 발명의 실시예들에 따른 스핀 궤도 전류를 시간에 따라 개략적으로 나타내는 그래프이다.
도 3은 본 발명의 실시예들에 따른 스핀 궤도 전류가 흐를 때 자유 층으로 입사하는 전하 캐리어들의 스핀을 개략적으로 나타낸다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 스핀 궤도 전류가 흐를 때 자유 층의 자기 모멘트의 세차 운동을 개략적으로 나타낸다.
도 5는 스핀 궤도 전류의 주파수와 세차 운동하는 자유 층의 자기 모멘트의 고유 주파수를 개략적으로 나타내는 그래프이다.
도 6은 본 발명의 실시예들에 따른 자기 메모리 소자를 개략적으로 도시한다.
도 7a는 본 발명의 실시예들에 따른 제1 스핀 궤도 전류를 시간에 따라 개략적으로 나타내는 그래프이다.
도 7b는 본 발명의 실시예들에 따른 제2 스핀 궤도 전류를 시간에 따라 개략적으로 나타내는 그래프이다.
도 8은 본 발명의 실시예들에 따른 제1 및 제2 스핀 궤도 전류들이 흐를 때 자유 층으로 입사하는 전하 캐리어들의 스핀을 개략적으로 나타낸다.
도 9a는 자유 층에 인접하는 도전 라인에 직류 전류를 인가하였을 때의 스위칭 임계 전류를 나타내는 그래프이다.
도 9b 및 도 9c는 자유 층에 인접하는 도전 라인에 본 발명의 실시예들에 따른 교류 형태의 전류를 인가하였을 때의 스위칭 임계 전류를 나타내는 그래프들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
이하에서, 본 발명의 실시예들은 스핀 궤도 상호작용, 스핀 궤도 토크, 스핀 전달 토크, 및 그 외의 물리적 현상에 대한 현재 이해의 맥락에서 설명된다. 따라서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 실시예들의 작동에 대한 이론적 설명들이 이러한 물리적 현상들에 대한 현재의 이해에 기반함을 쉽게 인식할 것이다. 하지만, 본 발명의 실시예들은 특정한 물리적 설명에 의존하는 것은 아니다.
이하에서, “면 내(in-plane)”는 실질적으로 자기 터널 접합의 하나 이상의 층들 혹은 도전 라인(들)의 면 내에 있거나 그 면에 평행한 것이다. 반대로, “수직인(perpendicular)”은 자기 접합의 하나 이상의 층들 혹은 도전 라인(들)에 실질적으로 수직인 방향에 해당한다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 소자를 개략적으로 도시한다. 도 1은 본 발명의 실시예들에 대한 이해를 돕기 위해 제공되는 것일 뿐이며, 실제 크기 비율이 아니다. 설명의 간소화를 위하여, 비트 라인들, 워드 라인들, 행 선택기들, 및 열 선택기들과 같은 자기 메모리 소자의 일부 구성들은 생략되어 있다.
도 1을 참조하면, 자기 메모리 소자(100)는 자기 터널 접합(MTJ) 및 도전 라인(CL)을 포함할 수 있다.
자기 터널 접합(MTJ)는 기준 층(RL), 자유 층(FL), 및 이들 사이의 터널 배리어 층(TBL)을 포함할 수 있다.
기준 층(RL)은 자기 메모리 소자의 쓰기 동작 시 고정된 자기 모멘트(미도시)를 가질 수 있다. 예를 들어, 기준 층(RL)의 자기 모멘트는 도전 라인(CL)을 흐르는 스핀 궤도 전류(JSO)에 의한 스핀 궤도 토크 및/또는 자기 터널 접합(MTJ)을 통과하는 스핀 전달 전류(JSTT)에 의한 스핀 전달 토크에 의하여 스위치 되지 않을 수 있다.
자유 층(FL)은 자기 메모리 소자의 쓰기 동작 시 스위치 가능한 자기 모멘트(미도시)를 가질 수 있다. 예를 들어, 자유 층(FL)은 기준 층(RL)의 자기 모멘트에 평행하게 또는 반평행하게 스위치 될 수 있는 자기 모멘트를 가질 수 있다. 실시예들에서, 자유 층(FL)의 자기 모멘트는 적어도 도전 라인(CL)을 흐르는 스핀 궤도 전류(JSO)에 의한 스핀 궤도 토크를 이용하여 스위치 될 수 있다. 일 예로, 자유 층(FL)의 자기 모멘트는 도전 라인(CL)을 흐르는 스핀 궤도 전류(JSO)에 의한 스핀 궤도 토크만을 이용하여 스위치 될 수 있다. 다른 예로, 자유 층(FL)의 자기 모멘트는 상기 스핀 궤도 및 자기 터널 접합(MTJ)을 통과하는 스핀 전달 전류(JSTT)에 의한 스핀 전달 토크를 이용하여 스위치 될 수 있다. 스핀 궤도 전류(JSO), 스핀 궤도 토크, 스핀 전달 전류(JSTT), 및 스핀 전달 토크에 대하여는 아래에서 설명한다.
기준 층(RL) 및 자유 층(FL)의 각각은 그 표면에 실질적으로 수직한 자화 용이축(easy axis)을 가질 수 있다. 예를 들어, 기준 층(RL)의 표면은 x-y 평면에 평행할 수 있으며, 기준 층(RL)의 자화 용이축은 z축에 실질적으로 평행할 수 있다. 유사하게, 자유 층(FL)의 표면은 x-y 평면에 평행할 수 있으며, 자유 층(FL)의 자화 용이축은 z축에 실질적으로 평행할 수 있다. 하지만, 본 발명이 이에 한정되는 것은 아니다.
일 실시예들에서, 기준 층(RL) 및 자유 층(FL)은 L10 결정 구조를 갖는 물질, 조밀육방격자(Hexagonal Close Packed lattice; HCP)를 갖는 물질, 및 비정질 RE-TM(Rare-Earth Transition Metal) 합금 중에서 적어도 하나를 포함할 수 있다. 일 예로, 기준 층(RL) 및 자유 층(FL)은 Fe50Pt50, Fe50Pd50, Co50Pt50, Co50Pd50, 또는 Fe50Ni50와 같은 L10 결정 구조를 갖는 물질들 중에서 적어도 하나를 포함할 수 있다. 다른 예로, 기준 층(RL) 및 자유 층(FL)은 10 at.% 내지 45 at.%의 백금(Pt) 함량을 갖는 코발트-백금(CoPt) 무질서 합금(disordered alloy) 또는 Co3Pt 질서 합금(ordered alloy)과 같은 조밀육방격자(HCP)를 갖는 물질들 중에서 적어도 하나를 포함할 수 있다. 또 다른 예로, 기준 층(RL) 및 자유 층(FL)은 희토류 원소인 터븀(Tb), 디스프로슘(Dy), 및 가돌리늄(Gd) 중 적어도 하나와 전이 금속 원소인 철(Fe), 코발트(Co), 및 니켈(Ni) 중에서 선택된 적어도 하나를 포함하는 비정질 RE-TM 합금들 중 적어도 하나를 포함할 수 있다.
다른 실시예들에서, 기준 층(RL) 및 자유 층(FL)은 계면 수직 자기 이방성(interface perpendicular magnetic anisotropy)을 갖는 물질을 포함할 수 있다. 계면 수직 자기 이방성은 내재적 수평 자화 특성을 갖는 자성 층이 그에 인접하는 다른 층과의 계면으로부터의 영향에 의하여 수직 자화 방향을 갖는 현상을 말한다. 기준 층(RL) 및 자유 층(FL)은 코발트(Co), 철(Fe), 및 니켈(Ni) 중에서 적어도 하나를 포함할 수 있다. 또한, 기준 층(RL) 및 자유 층(FL)은 보론(B), 아연(Zn), 알루미늄(Al), 티타늄(Ti), 루테늄(Ru), 탄탈륨(Ta), 실리콘(Si), 은(Ag), 금(Au), 구리(Cu), 탄소(C), 및 질소(N)와 같은 비자성 물질들 중에서 적어도 하나를 더 포함할 수 있다. 예를 들어, 기준 층(RL) 및 자유 층(FL)은 CoFe 또는 NiFe를 포함하되, 보론(B)를 더 포함할 수 있다. 이에 더하여, 기준 층(RL) 및 자유 층(FL)은 티타늄(Ti), 알루미늄(Al), 실리콘(Si), 마그네슘(Mg), 탄탈륨(Ta) 및 실리콘(Si) 중 적어도 하나를 더 포함할 수 있다.
몇몇 실시예들에 따르면, 도 1에 도시된 바와 같이, 기준 층(RL)은 단일 층 구조를 가질 수 있다. 다른 실시예들에 따르면, 도 1에 도시된 바와 달리, 기준 층(RL)은 비자성 층(들)에 의해 분리된 강자성 층들을 갖는 합성 반강자성체를 포함할 수 있다.
터널 배리어 층(TBL)은 기준 층(RL)과 자유 층(FL) 사이에 제공될 수 있다. 터널 배리어 층(TBL)은 마그네슘(Mg)의 산화물, 티타늄(Ti)의 산화물, 알루미늄(Al)의 산화물, 마그네슘-아연(MgZn)의 산화물, 마그네슘-보론(MgB)의 산화물, 티타늄(Ti)의 질화물, 및 바나듐(V)의 질화물 중에서 적어도 하나를 포함할 수 있다. 예를 들어, 터널 배리어 층(TBL)은 결정성 산화 마그네슘(MgO)을 포함할 수 있다.
도전 라인(CL)은 자기 터널 접합(MTJ)의 자유 층(FL)에 인접하게 제공될 수 있다. 도전 라인(CL)은 x 방향을 따라 연장되는 라인 형태를 가질 수 있으며, 자기 터널 접합(MTJ)은 도전 라인(CL)의 일 면 상에 위치할 수 있다. 이에 따라, 자유 층(FL)은 터널 배리어 층(TBL)과 도전 라인(CL)의 상기 일 면 사이에 개재될 수 있다.
도전 라인(CL)은 강한 스핀 궤도 상호 작용을 나타내는 물질을 포함할 수 있다. 예를 들어, 도전 라인(CL)은 구리(Cu), 탄탈륨(Ta), 백금(Pt), 턴스텐(W), 가돌리늄(Gd), 비스무트(Bi), 및 이리듐(Ir) 중에서 적어도 하나를 포함할 수 있다.
자기 메모리 소자(100)는 도전 라인(CL) 내에 스핀 궤도 전류(JSO)가 흐르도록 구성될 수 있다. 예를 들어, 스핀 궤도 전류(JSO)는 도전 라인(CL)의 면 내를 흐르는 전류일 수 있다. 스핀 궤도 전류(JSO)가 도전 라인(CL) 내에서 흐르면, 일 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유 층(FL) 내로 입사될 수 있다. 예를 들어, 스핀 궤도 전류(JSO)가 x 방향 또는 -x 방향으로 흐르면, y 방향 또는 -y 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유 층(FL) 내로 입사될 수 있다. 이는 도전 라인(CL)에 발생하는 스핀 궤도 상호 작용(예를 들어, 스핀 홀 효과) 때문일 수 있다. 이러한 편극된 스핀을 갖는 전하 캐리어들은 자유 층(FL)의 자기 모멘트에 토크를 가할 수 있다. 본 명세서에서, 스핀 궤도 전류(JSO)로부터 기인하여 자유 층(FL)의 자기 모멘트에 가해지는 토크는 스핀 궤도 토크라 명명된다.
몇몇 실시예들에서, 자기 메모리 소자(100)는 자기 터널 접합(MTJ)을 통과하는 스핀 전달 전류(JSTT)가 흐르도록 구성될 수 있다. 스핀 전달 전류(JSTT)가 자기 터널 접합(MTJ)을 통과하여 흐르면, 기준 층(RL)의 자기 모멘트에 평행한 방향 또는 반평행한 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유 층(FL) 내로 입사될 수 있다. 예를 들어, 기준 층(RL)이 z 방향 또는 -z 방향을 향하는 자기 모멘트를 가지면, 스핀 전달 전류(JSTT)가 흐를 때 z 방향 또는 -z 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유 층(FL)에 입사될 수 있다. 이러한 편극된 스핀을 갖는 전하 캐리어들은 자유 층(FL)의 자기 모멘트에 토크를 가할 수 있다. 본 명세서에서, 스핀 전달 전류(JSTT)로부터 기인하여 자유 층(FL)의 자기 모멘트에 가해지는 토크는 스핀 전달 토크라 명명된다.
도 2는 본 발명의 실시예들에 따른 스핀 궤도 전류를 시간에 따라 개략적으로 나타내는 그래프이다. 도 3은 본 발명의 실시예들에 따른 스핀 궤도 전류가 흐를 때 자유 층으로 입사하는 전하 캐리어들의 스핀을 개략적으로 나타낸다. 구체적으로, 도 3은 x 방향 및 -x 방향으로 진동하는 스핀 궤도 전류가 흐를 때 자유 층으로 입사하는 전하 캐리어들의 스핀을 나타낸다. 도 4a 및 도 4b는 본 발명의 실시예들에 따른 스핀 궤도 전류가 흐를 때 자유 층의 자기 모멘트의 세차 운동을 개략적으로 나타낸다. 도 5는 스핀 궤도 전류의 주파수와 세차 운동하는 자유 층의 자기 모멘트의 고유 주파수를 개략적으로 나타내는 그래프이다.
도 2 및 도 3을 더 참조하면, 스핀 궤도 전류(JSO)는 시간이 흐름에 따라 주파수(예를 들어, 1/T1, 1/T2, 1/T3, 1/T4)가 작아지는 교류 형태의 전류일 수 있다. 예를 들어, 스핀 궤도 전류(JSO)는 x 방향 또는 -x 방향으로 진동하되, 시간이 흐름에 따라 주파수(예를 들어, 1/T1, 1/T2, 1/T3, 1/T4))가 점점 작아지는 교류 형태의 전류(예를 들어, 사인(sine) 형태)일 수 있다.
상술한 바와 같은 스핀 궤도 전류(JSO)가 흐를 때, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)은 도 3에 도시된 바와 같이 y 방향 및 -y 방향으로 진동할 수 있으며, 그 주파수는 스핀 궤도 전류(JSO)의 주파수와 동일할 수 있다. 따라서, 자유 층(FL)으로 입사하는 상기 전하 캐리어들의 스핀들(SP1)의 주파수는 시간이 흐름에 따라 점점 작아질 수 있다.
도 4a 및 도 4b를 더 참조하면, 상술한 바와 같은 스핀 궤도 전류(JSO)로부터 기인한 스핀 궤도 토크가 자유 층(FL)의 자기 모멘트(MFL)에 가해질 수 있다. 이에 따라, 자유 층(FL)의 자기 모멘트(MFL)가 자신의 자화 용이축(즉, z축)을 중심으로 세차 운동을 할 수 있다.
자유 층(FL)으로 입사하는 상기 전하 캐리어들의 스핀들(SP1)의 주파수(즉, 스핀 궤도 전류(JSO)의 주파수)와 세차 운동하는 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수가 일치(혹은, 유사)하면 공명이 발생할 수 있다. 이에 따라, 세차 운동의 회전각(θ)(즉, 자화 용이축과 자유 층(FL)의 자기 모멘트(MFL) 사이의 각)이 빠르게 증가할 수 있으며, 자유 층(FL)의 자기 모멘트(MFL)의 z 성분(mz)이 빠르게 감소할 수 있다. 예를 들어, 자유 층(FL)의 자기 모멘트(자기 모멘트(MFL)의 세차 운동은 도 4a에 도시된 상태에서 도 4b에 도시된 상태로 변할 수 있다.
세차 운동하는 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수는 아래의 [수학식 1]과 같다.
Figure 112016117177500-pat00001
상기 [수학식 1]에서, ω는 세차 운동하는 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수, γ는 자기 회전 상수, Keff는 자유 층(FL)의 유효 자기 이방성 에너지 밀도, Ms는 자유 층(FL)의 포화 자화량, mz는 자유 층(FL)의 자기 모멘트(MFL)의 z 성분(mz)에 해당한다.
상기 [수학식 1]을 참조하면, 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수는 자유 층(FL)의 자기 모멘트(MFL)의 z 성분(mz)에 비례한다. 따라서, 공명이 발생하여 자유 층(FL)의 자기 모멘트(MFL)의 z 성분(mz)이 감소하면, 자기 모멘트(MFL)의 고유 주파수도 감소하게 된다. 이에 따라, 자유 층(FL)으로 입사하는 상기 전하 캐리어들의 스핀들(SP1)의 주파수(즉, 스핀 궤도 전류(JSO)의 주파수)와 자유 층(FL)의 모멘트(MFL)의 고유 주파수가 서로 일치하지 않게 되고 상기 공명은 깨지게 된다.
도전 라인(CL)에 직류 전류 혹은 주파수가 일정한 교류 전류가 흐르는 경우, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명이 깨지면, 이들 사이의 공명은 다시 발생하지 않는다. 하지만, 본 발명의 실시예들에 따르면, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명이 적어도 두 번 이상 반복하여 발생할 수 있다.
구체적으로, 도 5를 더 참조하면, 상술한 바와 같이 본 발명의 실시예들에 따른 스핀 궤도 전류(JSO)는 시간에 따라 감소하는 주파수를 갖는다. 따라서, 자기 모멘트(MFL)의 고유 주파수가 감소하여 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명이 깨지더라도, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)의 주파수도 감소하여 다시 공명이 발생할 수 있다. 결과적으로, 본 발명의 실시예들에 따른 스핀 궤도 전류(JSO)가 도전 라인(CL)을 흐르면, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)과 자유 층(FL)의 자기 모멘트(MFL) 사이에 공명이 발생하였다가 깨지는 것이 반복될 수 있다.
자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명들 사이에서, 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수는 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)의 주파수(즉, 스핀 궤도 전류(JSO)의 주파수)보다 작을 수 있다. 또한, 최초의 공명이 발생하도록 하기 위하여, 스핀 궤도 전류(JSO)가 인가되기 시작할 때의 스핀 궤도 전류(JSO)의 초기 주파수(initial frequency)는 스핀 궤도 전류(JSO)가 인가되기 시작할 때의 자유 층(FL)의 자기 모멘트(MFL)의 초기 고유 주파수(initial natural frequency)와 같거나 그보다 클 수 있다.
본 발명의 실시예들에 따르면, 자기 메모리 소자(100)의 쓰기 동작은 적어도 도전 라인(CL)을 흐르는 스핀 궤도 전류(JSO)에 의한 스핀 궤도 토크를 이용하여 수행될 수 있다. 다시 말해, 자유 층(FL)의 자기 모멘트(MFL)는 적어도 도전 라인(CL)을 흐르는 스핀 궤도 전류(JSO)에 의한 스핀 궤도 토크를 이용하여 스위치 될 수 있다.
몇몇 실시예들에서, 자유 층(FL)의 자기 모멘트(MFL)는 스핀 궤도 전류(JSO)에 의한 스핀 궤도 토크만을 이용하여 스위치 될 수 있다. 본 발명의 실시예들에 따르면, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP1)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명이 적어도 두 번 이상 반복하여 발생할 수 있기 때문에, 자유 층(FL)의 자기 모멘트(MFL)를 스위치 하는데 필요한 스핀 궤도 전류(JSO)의 임계 크기는 상대적으로 작을 수 있다.
다른 실시예들에서, 자유 층(FL)의 자기 모멘트(MFL)는 스핀 궤도 전류(JSO)에 의한 스핀 궤도 토크 및 스핀 전달 전류(JSTT)에 의한 스핀 전달 토크를 이용하여 스위치 될 수 있다. 스핀 궤도 전류(JSO)와 스핀 전달 전류(JSTT)는 적어도 일정 시간 동안 동시에 인가될 수 있다. 스핀 궤도 전류(JSO)는 스핀 전달 전류(JSTT)보다 먼저 인가될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
스핀 궤도 토크는 y 방향 또는 -y 방향으로 편극된 스핀들로부터 기인하기 때문에, 스핀 궤도 토크가 자유 층(FL)의 자기 모멘트(MFL)에 가하는 토크의 세기는 자유 층(FL)의 자기 모멘트(MFL)가 z 방향 또는 -z 방향에 가까울수록 커질 수 있다. 이와 달리, 스핀 전달 토크는 z 방향 또는 -z 방향으로 편극된 스핀들로부터 기인하기 때문에, 스핀 전달 토크가 자유 층(FL)의 자기 모멘트(MFL)에 가하는 토크의 세기는 자유 층(FL)의 자기 모멘트(MFL)가 x-y 평면에 가까울수록 커질 수 있다. 다시 말해, 자유 층(FL)의 자기 모멘트(MFL)를 스위치 함에 있어서, 자유 층(FL)의 자기 모멘트(MFL)가 z 방향 또는 -z 방향에 가까울 때에는 스핀 궤도 토크가 효율적일 수 있고, 자유 층(FL)의 자기 모멘트(MFL)가 x-y 평면에 가까울 때에는 스핀 전달 토크가 효율적일 수 있다.
따라서, 스위치 초기에는 스핀 궤도 토크가 주된 스위치 토크로 작용하여 자유 층(FL)의 자기 모멘트(MFL)를 x-y 평면을 향해 기울일 수 있다. 본 발명의 실시예들에 따르면, 전하 캐리어들의 스핀들(SP1)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명이 적어도 두 번 이상 반복하여 발생할 수 있기 때문에, 상대적으로 작은 크기의 스핀 궤도 전류(JSO)로도 자유 층(FL)의 자기 모멘트(MFL)를 x-y 평면을 향해 기울일 수 있다. 그 후, 자유 층(FL)의 자기 모멘트(MFL)가 x-y 평면에 가까워지면, 스핀 전달 토크가 주된 스위치 토크로 작용하여 자유 층(FL)의 자기 모멘트(MFL)를 최종적으로 스위치 시킬 수 있다.
도 6은 본 발명의 실시예들에 따른 자기 메모리 소자를 개략적으로 도시한다. 도 6은 본 발명의 실시예들에 대한 이해를 돕기 위해 제공되는 것일 뿐이며, 실제 크기 비율이 아니다. 설명의 간소화를 위하여, 비트 라인들, 워드 라인들, 행 선택기들, 및 열 선택기들과 같은 자기 메모리 소자의 일부 구성들은 생략되어 있다.
도 6을 참조하면, 자기 메모리 소자(101)는 자기 터널 접합(MTJ), 제1 도전 라인(CL1), 및 제2 도전 라인(CL2)을 포함할 수 있다. 자기 터널 접합(MTJ)는 도 1을 참조하여 설명한 바와 실질적으로 동일할 수 있다. 따라서, 자기 터널 접합(MTJ)에 대한 구체적인 설명은 생략한다.
제1 도전 라인(CL1)은 x 방향을 따라 연장되는 라인 형태를 가질 수 있다. 제2 도전 라인(CL2)은 제1 도전 라인(CL1)에 교차하는 라인 형태를 가질 수 있다. 예를 들어, 제2 도전 라인(CL2)은 y 방향을 따라 연장되는 라인 형태를 가질 수 있다.
제1 도전 라인(CL1)과 제2 도전 라인(CL2)은 일 지점에서 서로 교차할 수 있으며, 서로 연결될 수 있다. 예를 들어, 제1 도전 라인(CL1) 및 제 도전 라인(CL2)은 동일한 평면(즉, x-y 평면) 상에 위치할 수 있다.
자기 터널 접합(MTJ)은 제1 및 제2 도전 라인들(CL1 및 CL2)의 교차점 상에 위치할 수 있다. 자기 터널 접합(MTJ)의 자유 층(FL)이 제1 및 제2 도전 라인들(CL1 및 CL2)의 교차점에 인접할 수 있다. 이에 따라, 자유 층(FL)은 터널 배리어 층(TBL)과 도전 라인들(CL1 및 CL2)의 교차점 사이에 개재될 수 있다.
제1 및 제2 도전 라인들(CL1 및 CL2)의 각각은 강한 스핀 궤도 상호 작용을 나타내는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전 라인들(CL1 및 CL2)의 각각은 구리(Cu), 탄탈륨(Ta), 백금(Pt), 턴스텐(W), 가돌리늄(Gd), 비스무트(Bi), 및 이리듐(Ir) 중에서 적어도 하나를 포함할 수 있다.
자기 메모리 소자(101)는 제1 도전 라인(CL1) 내에 제1 스핀 궤도 전류(JSO1)가 흐르도록, 그리고 제2 도전 라인(CL2) 내에 제2 스핀 궤도 전류(JSO2)가 흐르도록 구성될 수 있다. 예를 들어, 제1 스핀 궤도 전류(JSO1)는 제1 도전 라인(CL1)의 면 내를 흐르는 전류일 수 있고, 제2 스핀 궤도 전류(JSO2)는 제2 도전 라인(CL2)의 면 내를 흐르는 전류일 수 있다.
제1 스핀 궤도 전류(JSO1)가 x 방향 또는 -x 방향으로 흐르면, y 방향 또는 -y 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유 층(FL) 내로 입사될 수 있다. 또한, 제2 스핀 궤도 전류(JSO2)가 y 방향 또는 -y 방향으로 흐르면, x 방향 또는 -x 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유 층(FL) 내로 입사될 수 있다. 이는 도전 라인(CL)에 발생하는 스핀 궤도 상호 작용(예를 들어, 스핀 홀 효과) 때문일 수 있다. 이러한 편극된 스핀을 갖는 전하 캐리어들은 자유 층(FL)의 자기 모멘트에 토크를 가할 수 있다.
몇몇 실시예들에서, 자기 메모리 소자(101)는 자기 터널 접합(MTJ)을 통과하는 스핀 전달 전류(JSTT)가 흐르도록 구성될 수 있다. 스핀 전달 전류(JSTT)가 자기 터널 접합(MTJ)을 통과하여 흐르면, 기준 층(RL)의 자기 모멘트에 평행한 방향 또는 반평행한 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유 층(FL) 내로 입사될 수 있다. 예를 들어, 기준 층(RL)이 z 방향 또는 -z 방향을 향하는 자기 모멘트를 가지면, 스핀 전달 전류(JSTT)가 흐를 때 z 방향 또는 -z 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유 층(FL)에 입사될 수 있다. 이러한 편극된 스핀을 갖는 전하 캐리어들은 자유 층(FL)의 자기 모멘트에 토크를 가할 수 있다.
도 7a는 본 발명의 실시예들에 따른 제1 스핀 궤도 전류를 시간에 따라 개략적으로 나타내는 그래프이다. 도 7b는 본 발명의 실시예들에 따른 제2 스핀 궤도 전류를 시간에 따라 개략적으로 나타내는 그래프이다. 도 8은 본 발명의 실시예들에 따른 제1 및 제2 스핀 궤도 전류들이 흐를 때 자유 층으로 입사하는 전하 캐리어들의 스핀을 개략적으로 나타낸다. 구체적으로, 도 8은 x 방향 및 -x 방향으로 진동하는 제1 스핀 궤도 전류 및 y 방향 및 -y 방향으로 진동하는 제2 스핀 궤도 전류가 흐를 때 자유 층으로 입사하는 전하 캐리어들의 스핀을 나타낸다.
도 7a, 도 7b, 및 도 8을 더 참조하면, 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)의 각각은 시간이 흐름에 따라 주파수(예를 들어, 1/T1, 1/T2, 1/T3, 1/T4)가 작아지는 교류 형태의 전류일 수 있다. 예를 들어, 제1 스핀 궤도 전류(JSO1)는 x 방향 또는 -x 방향으로 진동하되, 시간이 흐름에 따라 주파수(예를 들어, 1/T1, 1/T2, 1/T3, 1/T4))가 점점 작아지는 교류 형태(예를 들어, 사인(sine) 형태)의 전류일 수 있다. 예를 들어, 제2 스핀 궤도 전류(JSO2)는 y 방향 또는 -y 방향으로 진동하되, 시간이 흐름에 따라 주파수(예를 들어, 1/T1, 1/T2, 1/T3, 1/T4))가 점점 작아지는 교류 형태(예를 들어, 코사인(cosine) 형태)의 전류일 수 있다. 제1 스핀 궤도 전류(JSO1)의 주파수와 제2 스핀 궤도 전류(JSO2)의 주파수는 서로 동일할 수 있다.
상술한 바와 같은 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)이 흐를 때, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP2)은 x-y 평면 내에서 진동(또는, 회전)할 수 있으며, 그 주파수는 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)의 주파수와 동일할 수 있다. 따라서, 자유 층(FL)으로 입사하는 상기 전하 캐리어들의 스핀들(SP2)의 주파수는 시간이 흐름에 따라 점점 작아질 수 있다. 일 예로, 도 8에 도시된 바와 같이 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP2)은 x-y 평면 내에서 원형으로 회전할 수 있으며, 그 주파수는 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)의 주파수와 동일할 수 있다.
도 4a 및 도 4b를 참조하여 설명한 바와 같이, 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)로부터 기인한 스핀 궤도 토크가 자유 층(FL)의 자기 모멘트(MFL)에 가해질 수 있다. 이에 따라, 자유 층(FL)의 자기 모멘트(MFL)가 자신의 자화 용이축(즉, z축)을 중심으로 세차 운동을 할 수 있다.
자유 층(FL)으로 입사하는 상기 전하 캐리어들의 스핀들(SP2)의 주파수(즉, 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)의 주파수)와 세차 운동하는 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수가 일치(혹은, 유사)하면 공명이 발생할 수 있다. 이에 따라, 세차 운동의 회전각(θ)이 빠르게 증가할 수 있으며, 자유 층(FL)의 자기 모멘트(MFL)의 z 성분(mz)이 빠르게 감소할 수 있다. 예를 들어, 자유 층(FL)의 자기 모멘트(자기 모멘트(MFL)의 세차 운동은 도 4a에 도시된 상태에서 도 4b에 도시된 상태로 변할 수 있다.
상기 [수학식 1]을 참조하여 설명한 바와 같이, 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수는 자유 층(FL)의 자기 모멘트(MFL)의 z 성분(mz)에 비례하기 때문에, 공명이 발생하면 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수도 감소하게 된다. 이에 따라, 자유 층(FL)으로 입사하는 상기 전하 캐리어들의 스핀들(SP2)의 주파수(즉, 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)의 주파수)와 자유 층(FL)의 모멘트(MFL)의 고유 주파수가 서로 일치하지 않게 되고 상기 공명은 깨지게 된다.
하지만, 도 5를 참조하여 설명한 바와 같이, 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)은 시간에 따라 감소하는 주파수를 갖기 때문에, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP2)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명은 적어도 두 번 이상 반복하여 발생할 수 있다. 구체적으로, 자기 모멘트(MFL)의 고유 주파수가 감소하여 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP2)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명이 깨지더라도, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP2)의 주파수도 감소하기 때문에 다시 공명이 발생할 수 있다.
자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP2)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명들 사이에서, 자유 층(FL)의 자기 모멘트(MFL)의 고유 주파수는 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP2)의 주파수(즉, 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)의 주파수)보다 작을 수 있다. 또한, 최초의 공명이 발생하도록 하기 위하여, 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)의 초기 주파수(initial frequency)는 자유 층(FL)의 자기 모멘트(MFL)의 초기 고유 주파수(initial natural frequency)와 같거나 그보다 클 수 있다.
본 발명의 실시예들에 따르면, 자기 메모리 소자(101)의 쓰기 동작은 적어도 제1 및 제2 도전 라인들(CL1, CL2)을 흐르는 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)에 의한 스핀 궤도 토크를 이용하여 수행될 수 있다. 다시 말해, 자유 층(FL)의 자기 모멘트(MFL)는 적어도 제1 및 제2 도전 라인들(CL1, CL2)을 흐르는 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)에 의한 스핀 궤도 토크를 이용하여 스위치 될 수 있다.
몇몇 실시예들에서, 자유 층(FL)의 자기 모멘트(MFL)는 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)에 의한 스핀 궤도 토크만을 이용하여 스위치 될 수 있다. 본 발명의 실시예들에 따르면, 자유 층(FL)으로 입사하는 전하 캐리어들의 스핀들(SP2)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명이 적어도 두 번 이상 반복하여 발생할 수 있기 때문에, 자유 층(FL)의 자기 모멘트(MFL)를 스위치 하는데 제1 및 제2 도전 라인들(CL1, CL2)의 임계 크기는 상대적으로 작을 수 있다.
다른 실시예들에서, 자유 층(FL)의 자기 모멘트(MFL)는 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)에 의한 스핀 궤도 토크 및 스핀 전달 전류(JSTT)에 의한 스핀 전달 토크를 이용하여 스위치 될 수 있다. 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)과 스핀 전달 전류(JSTT)는 적어도 일정 시간 동안 동시에 인가될 수 있다. 제1 및 제2 스핀 궤도 전류들(JSO1, JSO2)은 스핀 전달 전류(JSTT)보다 먼저 인가될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
이러한 실시예에서, 스위치 초기에는 스핀 궤도 토크가 주된 스위치 토크로 작용하여 자유 층(FL)의 자기 모멘트(MFL)를 x-y 평면을 향해 기울일 수 있다. 본 발명의 실시예들에 따르면, 전하 캐리어들의 스핀들(SP2)과 자유 층(FL)의 자기 모멘트(MFL) 사이의 공명이 적어도 두 번 이상 반복하여 발생할 수 있기 때문에, 상대적으로 작은 크기의 스핀 궤도 전류(JSO)로도 자유 층(FL)의 자기 모멘트(MFL)를 x-y 평면을 향해 기울일 수 있다. 그 후, 자유 층(FL)의 자기 모멘트(MFL)가 x-y 평면에 가까워지면, 스핀 전달 토크가 주된 스위치 토크로 작용하여 자유 층(FL)의 자기 모멘트(MFL)를 최종적으로 스위치 시킬 수 있다.
도 9a는 자유 층에 인접하는 도전 라인에 직류 전류를 인가하였을 때의 스위칭 임계 전류를 나타내는 그래프이다. 도 9b 및 도 9c는 자유 층에 인접하는 도전 라인에 본 발명의 실시예들에 따른 교류 형태의 전류를 인가하였을 때의 스위칭 임계 전류를 나타내는 그래프들이다.
구체적으로, 도 9a는 도 1에 도시된 바와 같은 구조를 갖는 자기 메모리 소자(100)에서, 자유 층(FL)에 x 방향으로 200 Oe만큼의 외부 자기장을 인가하고, 도전 라인(CL)에 상승 시간(rise time)이 0.5 ns인 전류 펄스를 인가하였을 때의 스위칭 임계 전류를 시뮬레이션(simulation)한 결과이다.
도 9b는 도 1에 도시된 바와 같은 구조를 갖는 자기 메모리 소자(100)에서, 6 x 105 A/cm2의 스핀 전달 전류(JSTT)를 인가하고, 도전 라인(CL)에 시간에 따라 주파수가 감소하는 교류 형태의 전류를 인가하였을 때의 스위칭 임계 전류를 시뮬레이션(simulation)한 결과이다. 도 9b에서 이용된 상기 교류 형태의 전류의 주파수는 ω0 - 2πξt (ξ = 1.5 x 1018 /s2)였다.
도 9c는 도 6에 도시된 바와 같은 구조를 갖는 자기 메모리 소자(101)에서, 제1 및 제2 도전 라인들(CL1, CL2)에 시간에 따라 주파수가 감소하는 교류 형태의 전류를 인가하였을 때의 스위칭 임계 전류를 시뮬레이션한 결과이다. 도 9c에서 외부 자기장 및/또는 스핀 전달 전류는 인가되지 않았다. 도 9c에서 이용된 상기 교류 형태의 전류의 주파수는 ω0 - 2πξt (ξ = 1.5 x 1018 /s2)였다.
도 9a 내지 도 9c에서, 상술한 도전 라인(들)의 구조, 상기 도전 라인(들)에 인가된 전류, 외부 자기장, 및/또는 스핀 전달 전류를 제외하고는 동일한 조건이 사용되었다. 구체적으로, 자유 층의 면적은 π x 152 nm2, 자유 층의 두께는 2 nm, 수직 자기 이방성 상수(Keff)는 2.2 x 106 erg/cm3, 포화 자화 값(Ms)은 1000 emu/cm3, 길버트(Gilbert) 감쇠 상수(α)는 0.01, 스핀 홀 각도(θSH)는 0.3, 그리고 비서행 매개변수(β)는 0 내지 1이 사용되었다.
도 9a를 참조하면, 스위칭 임계 전류는 약 108 A/cm2 내지 약 4 x 108 A/cm2이고, 비서행 매개변수(β)가 클수록 작아지는 것을 확인할 수 있다.
도 9b를 참조하면, 스위칭 임계 전류는 약 0.9 x 107 A/cm2 내지 약 2 x 107 A/cm2이고, 비서행 매개변수(β)가 클수록 작아지는 것을 확인할 수 있다.
도 9c를 참조하면, 스위칭 임계 전류는 약 0.5 x 107 A/cm2 내지 약 2.9 x 107 A/cm2이고, 비서행 매개변수(β)가 클수록 작아지는 것을 확인할 수 있다.
도 9a 및 도 9b를 비교하면, 외부 자기장 조건 및/또는 스핀 전달 전류 조건이 다르기는 하나, 도전 라인에 직류 전류를 인가할 때의 스위칭 임계 전류에 비하여 도전 라인에 도 1 및 도 2를 참조하여 설명한 바와 같은 전류를 인가하였을 때의 스위칭 임계 전류가 약 1/10 내지 약 1/20 정도 작음을 확인할 수 있다.
도 9a 및 도 9c를 비교하면, 외부 자기장 없이도, 도전 라인에 직류 전류를 인가할 때의 스위칭 임계 전류에 비하여 도전 라인들에 도 6, 도 7a, 및 도 7b를 참조하여 설명한 바와 같은 전류를 인가하였을 때의 스위칭 임계 전류가 약 1/20 내지 약 3/40 정도 작음을 확인할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 자기 메모리 소자의 쓰기 방법에 있어서,
    상기 자기 메모리 소자는:
    자유 층, 고정 층, 및 이들 사이의 터널 배리어 층을 포함하는 자기 터널 접합; 및
    상기 자유 층에 인접하는 제1 도전 라인을 포함하고,
    상기 자기 메모리 소자의 쓰기 방법은 교류인 제1 스핀 궤도 전류를 상기 제1 도전 라인에 인가하는 것을 포함하되,
    상기 인가하는 중 상기 제1 스핀 궤도 전류의 주파수는 시간이 흐름에 따라 점점 감소하는 자기 메모리 소자의 쓰기 방법.
  2. 제1 항에 있어서,
    상기 자기 터널 접합은 상기 제1 도전 라인의 일 면 상에 배치되고,
    상기 자유 층은 상기 터널 배리어 층과 상기 제1 도전 라인의 상기 일 면 사이에 개재되는 자기 메모리 소자의 쓰기 방법.
  3. 제1 항에 있어서,
    상기 제1 스핀 궤도 전류로 인해 상기 자유 층의 자기 모멘트에 스핀 궤도 토크가 가해지는 자기 메모리 소자의 쓰기 방법.
  4. 제1 항에 있어서,
    상기 제1 스핀 궤도 전류는 인가되기 시작할 때의 초기 주파수를 가지고,
    상기 자유 층의 자기 모멘트는 상기 제1 스핀 궤도 전류가 인가되기 시작할 때의 초기 고유 주파수를 가지되,
    상기 제1 스핀 궤도 전류의 상기 초기 주파수는 상기 초기 고유 주파수보다 크거나 상기 초기 고유 주파수와 같은 자기 메모리 소자의 쓰기 방법.
  5. 제1 항에 있어서,
    상기 제1 스핀 궤도 전류가 인가되는 동안에, 상기 제1 스핀 궤도 전류의 상기 주파수와 상기 자유 층의 자기 모멘트의 고유 주파수가 일치하는 공명이 적어도 두 번 이상 발생하는 자기 메모리 소자의 쓰기 방법.
  6. 제5 항에 있어서,
    상기 적어도 두 번 이상의 공명들 사이에서, 상기 제1 스핀 궤도 전류의 상기 주파수는 상기 자유 층의 상기 자기 모멘트의 상기 고유 주파수보다 큰 자기 메모리 소자의 쓰기 방법.
  7. 제1 항에 있어서,
    상기 자기 터널 접합을 통과하는 스핀 전달 전류를 인가하는 것을 더 포함하는 자기 메모리 소자의 쓰기 방법.
  8. 제7 항에 있어서,
    상기 스핀 전달 전류는 상기 제1 스핀 궤도 전류가 인가된 후에 인가되는 자기 메모리 소자의 쓰기 방법.
  9. 제1 항에 있어서,
    상기 자기 메모리 소자는 상기 제1 도전 라인에 교차하는 제2 도전 라인을 더 포함하고,
    시간이 흐름에 따라 감소하는 주파수를 갖는 제2 스핀 궤도 전류를 상기 제2 도전 라인에 인가하는 것을 더 포함하는 자기 메모리 소자의 쓰기 방법.
  10. 제9 항에 있어서,
    상기 자기 터널 접합은 상기 제1 도전 라인과 상기 제2 도전 라인의 교차점 상에 배치되는 자기 메모리 소자의 쓰기 방법.
  11. 제9 항에 있어서,
    상기 제1 스핀 궤도 전류의 상기 주파수와 상기 제2 스핀 궤도 전류의 상기 주파수는 서로 동일한 자기 메모리 소자의 쓰기 방법.
  12. 고정 층, 자유 층, 및 이들 사이의 터널 배리어 층을 포함하는 자기 터널 접합; 및
    상기 자유 층에 인접하는 제1 도전 라인을 포함하되,
    상기 제1 도전 라인은 교류인 제1 스핀 궤도 전류가 흐르도록 구성되고,
    상기 제1 스핀 궤도 전류의 주파수는 시간이 흐름에 따라 점점 감소하는 자기 메모리 소자.
  13. 제12 항에 있어서,
    상기 제1 도전 라인은 상기 제1 스핀 궤도 전류를 통해 상기 자유 층의 자기 모멘트에 스핀 궤도 토크를 가하도록 구성되는 자기 메모리 소자.
  14. 제13 항에 있어서,
    상기 자유 층의 상기 자기 모멘트는 적어도 상기 스핀 궤도 토크를 이용하여 스위치 되도록 구성되는 자기 메모리 소자.
  15. 제14 항에 있어서,
    상기 자유 층의 상기 자기 모멘트는 상기 자기 터널 접합을 통과하는 스핀 전달 전류에 의한 스핀 전달 토크를 더 이용하여 스위치 되도록 구성되는 자기 메모리 소자.
  16. 제12 항에 있어서,
    상기 자유 층은 상기 터널 배리어 층과 상기 제1 도전 라인 사이에 개재되는 자기 메모리 소자.
  17. 제12 항에 있어서,
    상기 제1 도전 라인은 Cu, Ta, Pt, W, Gd, Bi, 및 Ir 중에서 적어도 하나를 포함하는 자기 메모리 소자.
  18. 제12 항에 있어서,
    상기 제1 도전 라인에 교차하는 제2 도전 라인을 더 포함하되,
    상기 제2 도전 라인은 시간이 지남에 따라 주파수가 감소하는 제2 스핀 궤도 전류가 흐르도록 구성되는 자기 메모리 소자.
  19. 제18 항에 있어서,
    상기 자기 터널 접합은 상기 제1 도전 라인과 상기 제2 도전 라인의 교차점 상에 배치되는 자기 메모리 소자.
  20. 제18 항에 있어서,
    상기 제1 스핀 궤도 전류의 상기 주파수와 상기 제2 스핀 궤도 전류의 상기 주파수는 서로 동일한 자기 메모리 소자.
KR1020160160756A 2016-11-29 2016-11-29 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법 Active KR102522620B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160160756A KR102522620B1 (ko) 2016-11-29 2016-11-29 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법
US15/659,283 US20180151209A1 (en) 2016-11-29 2017-07-25 Magnetic memory device and method of writing magnetic memory device
US15/822,877 US10482939B2 (en) 2016-11-29 2017-11-27 Magnetic memory device and method of writing magnetic memory device
CN201711226363.7A CN108123027B (zh) 2016-11-29 2017-11-29 磁存储器件及写磁存储器件的方法
US16/591,683 US10734051B2 (en) 2016-11-29 2019-10-03 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160756A KR102522620B1 (ko) 2016-11-29 2016-11-29 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법

Publications (2)

Publication Number Publication Date
KR20180061555A KR20180061555A (ko) 2018-06-08
KR102522620B1 true KR102522620B1 (ko) 2023-04-19

Family

ID=62190974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160756A Active KR102522620B1 (ko) 2016-11-29 2016-11-29 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법

Country Status (3)

Country Link
US (3) US20180151209A1 (ko)
KR (1) KR102522620B1 (ko)
CN (1) CN108123027B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583187B2 (en) * 2015-03-28 2017-02-28 Intel Corporation Multistage set procedure for phase change memory
KR102073467B1 (ko) * 2018-01-30 2020-02-04 고려대학교 산학협력단 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자
US10411184B1 (en) * 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
US11195991B2 (en) * 2018-09-27 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory assisted devices and methods of making
KR102356491B1 (ko) * 2019-04-24 2022-01-27 연세대학교 산학협력단 자성/비자성 다층 박막 메모리 기반 고속 인공 신경망 가속기 및 이의 운용 방법
DE102020204391B4 (de) 2020-04-03 2021-12-02 Infineon Technologies Ag Vorrichtung und verfahren zum detektieren eines magnetfelds unter ausnutzung des spin-bahn-drehmoment-effekts

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013182643A (ja) * 2012-03-01 2013-09-12 Nec Corp 磁気メモリの書き換え方法と回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
KR100915966B1 (ko) * 2007-10-19 2009-09-10 서울대학교산학협력단 자기기록소자의 정보판독방법
JP5077019B2 (ja) 2008-03-31 2012-11-21 Ｔｄｋ株式会社 磁気記憶装置
US7800938B2 (en) 2008-08-07 2010-09-21 Seagate Technology, Llc Oscillating current assisted spin torque magnetic memory
US8495118B2 (en) 2008-10-30 2013-07-23 Seagate Technology Llc Tunable random bit generator with magnetic tunnel junction
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
JP5673951B2 (ja) 2011-08-23 2015-02-18 独立行政法人産業技術総合研究所 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子
US9230626B2 (en) 2012-08-06 2016-01-05 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications
US9076541B2 (en) * 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
US8889433B2 (en) 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US9230627B2 (en) 2014-01-28 2016-01-05 Qualcomm Incorporated High density low power GSHE-STT MRAM
US9490297B1 (en) * 2015-09-30 2016-11-08 HGST Netherlands B.V. Half select method and structure for gating rashba or spin hall MRAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013182643A (ja) * 2012-03-01 2013-09-12 Nec Corp 磁気メモリの書き換え方法と回路

Also Published As

Publication number Publication date
CN108123027A (zh) 2018-06-05
US20200035279A1 (en) 2020-01-30
KR20180061555A (ko) 2018-06-08
CN108123027B (zh) 2023-11-07
US10734051B2 (en) 2020-08-04
US20180151212A1 (en) 2018-05-31
US10482939B2 (en) 2019-11-19
US20180151209A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
KR102522620B1 (ko) 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
US9343128B2 (en) Magnetoresistive device
KR102265682B1 (ko) 양자 컴퓨팅 장치 스핀 전달 토크 자기 메모리
EP2863434B1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US10460786B2 (en) Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
US6980469B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
EP2220651B1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US9997226B2 (en) Techniques to modulate spin orbit spin transfer torques for magnetization manipulation
US10902987B2 (en) Spin-orbit torque type magnetization rotation element, spin-orbit torque magnetoresistance effect element, and method of manufacturing spin-orbit torque type magnetization rotation element
US20170082697A1 (en) Spin hall effect magnetic structures
CN111542489B (zh) 具有辅助层的自旋转移矩mram及其操作方法
US11107513B2 (en) Spin-orbit torque magnetic memory device using alternating current
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
JP2019121783A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁化回転素子の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161129

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211126

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161129

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230111

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230412

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230413

End annual number: 3

Start annual number: 1

PG1601 Publication of registration