KR102518210B1 - Multi-Sensor Tiled Camera with Flexible Electronics for Wafer Inspection - Google Patents
Multi-Sensor Tiled Camera with Flexible Electronics for Wafer Inspection Download PDFInfo
- Publication number
- KR102518210B1 KR102518210B1 KR1020217017725A KR20217017725A KR102518210B1 KR 102518210 B1 KR102518210 B1 KR 102518210B1 KR 1020217017725 A KR1020217017725 A KR 1020217017725A KR 20217017725 A KR20217017725 A KR 20217017725A KR 102518210 B1 KR102518210 B1 KR 102518210B1
- Authority
- KR
- South Korea
- Prior art keywords
- sensor
- flexible substrate
- disposed
- sensor units
- camera system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 36
- 238000003384 imaging method Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 235000012431 wafers Nutrition 0.000 abstract description 20
- 230000003287 optical effect Effects 0.000 description 38
- 238000001514 detection method Methods 0.000 description 27
- 238000005286 illumination Methods 0.000 description 15
- 230000007547 defect Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 11
- 238000013500 data storage Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/45—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from two or more image sensors being of different type or operating in different modes, e.g. with a CMOS sensor for moving images in combination with a charge-coupled device [CCD] for still images
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analytical Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
센서 유닛은 지지 부재에 배치될 수 있다. 각각의 센서 유닛은, 복수의 적층물 및 애퍼처를 갖는 접힌 연성 기판(folded flex board)과, 센서가 애퍼처 위에 위치되도록 접힌 연성 기판에 배치된 센서를 포함할 수 있다. 이 시스템은 반도체 웨이퍼용 광대역 플라즈마 검사 도구에 사용될 수 있다.The sensor unit may be disposed on the support member. Each sensor unit may include a folded flex board having a plurality of laminates and apertures, and a sensor disposed on the folded flex board such that the sensor is positioned over the apertures. This system can be used in broadband plasma inspection tools for semiconductor wafers.
Description
본 개시는 웨이퍼 검사 시스템에 대한 것이다.The present disclosure is directed to a wafer inspection system.
반도체 제조 산업의 진화는 수율 관리에 대한 그리고 특히, 계측 및 검사 시스템에 대한 더 큰 요구를 부과하고 있다. 임계 치수(critical dimensions)는 계속 축소되고 있지만 업계는 고수율, 고부가가치 생산을 달성하기 위한 시간을 줄여야 한다. 수율 문제를 검출해서 이를 수정하는 데 걸리는 총 시간을 최소화하는 것이 반도체 제조업자의 투자 회수율(return-on-investment; ROI)을 결정한다.The evolution of the semiconductor manufacturing industry places greater demands on yield management and, in particular, on metrology and inspection systems. Critical dimensions continue to shrink, but the industry must reduce the time to achieve high-yield, high-value production. Minimizing the total time it takes to detect and correct yield problems determines a semiconductor manufacturer's return-on-investment (ROI).
예를 들면, 로직 및 메모리 디바이스들과 같은, 반도체 디바이스들을 제조하는 것은 통상적으로 다수의 제조 프로세스들을 사용하여 반도체 웨이퍼를 프로세싱하여 반도체 디바이스들의 다양한 피처들(features) 및 다수의 레벨들을 형성하는 것을 포함한다. 예를 들어, 리소그래피는 레티클(reticle)로부터 반도체 웨이퍼 상에 배치된 포토레지스트로 패턴을 전사하는 것을 수반하는 반도체 제조 프로세스이다. 반도체 제조 프로세스의 추가적인 예는 화학 기계적 연마(chemical-mechanical polishing; CMP), 에칭, 퇴적, 및 이온 주입을 포함하지만, 이들로 한정되지는 않는다. 개개의 반도체 디바이스로 분리되는 복수의 반도체 디바이스가 단일 반도체 웨이퍼 상의 배열(arrangement) 내에서 제조될 수 있다.Manufacturing semiconductor devices, such as, for example, logic and memory devices, typically involves processing a semiconductor wafer using multiple fabrication processes to form various features and multiple levels of the semiconductor devices. do. For example, lithography is a semiconductor manufacturing process that involves transferring a pattern from a reticle to a photoresist disposed on a semiconductor wafer. Additional examples of semiconductor fabrication processes include, but are not limited to, chemical-mechanical polishing (CMP), etching, deposition, and ion implantation. A plurality of semiconductor devices separated into individual semiconductor devices can be fabricated in an arrangement on a single semiconductor wafer.
검사 프로세스는 제조 프로세스에 있어서 더 높은 수율 및 따라서 더 높은 이익을 촉진하도록 웨이퍼 상의 결함을 검출하기 위해 반도체 제조 동안 다양한 단계에서 사용된다. 검사는 항상 집적 회로(integrated circuits; IC)와 같은 반도체 디바이스를 제조하는 중요한 부분이 되어 왔다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 검사는 더 작은 결함이 디바이스를 고장 나게 할 수 있기 때문에 허용 가능한 반도체 디바이스의 성공적인 제조에 더욱 더 중요해지고 있다. 예컨대, 반도체 디바이스의 치수가 감소함에 따라, 감소하는 크기의 결함의 검출이 필요하게 되었으며, 이는 더욱 상대적으로 작은 결함이 반도체 디바이스에서 원치 않는 이상을 초래할 수 있기 때문이다.Inspection processes are used at various stages during semiconductor manufacturing to detect defects on wafers to promote higher yields and thus higher profits in the manufacturing process. Inspection has always been an important part of manufacturing semiconductor devices such as integrated circuits (ICs). However, as the dimensions of semiconductor devices decrease, inspection becomes more and more important to the successful manufacture of acceptable semiconductor devices because smaller defects can cause the device to fail. For example, as the dimensions of semiconductor devices decrease, the detection of defects of decreasing size becomes necessary because more relatively small defects can cause undesirable anomalies in semiconductor devices.
그러나 설계 규칙이 축소됨에 따라, 반도체 제조 프로세스는 프로세스의 수행 능력에 대한 제한에 더 가깝게 동작할 수 있다. 또한 더 작은 결함은 설계 규칙이 축소됨에 따라 디바이스의 전기적 파라미터에 영향을 미칠 수 있으며, 이는 더 민감한 검사를 유도한다. 설계 규칙이 축소됨에 따라 검사에 의해 검출된 잠재적인 수율 관련 결함의 수가 급격히 증가하고 검사에 의해 검출된 뉴슨스 결함(nuisance defects)의 수도 크게 증가한다. 따라서, 더 많은 결함이 웨이퍼에서 검출될 수 있으며, 모든 결함을 제거하기 위해 프로세스를 수정하는 것은 어렵고 비용이 많이들 수 있다. 어떤 결함이 실제로 디바이스의 전기적 파라미터와 수율에 영향을 미치는지 결정하면 프로세스 제어 방법이 해당 결함에 초점이 맞추어지고 다른 결함은 거의 무시할 수 있다. 또한, 더 작은 설계 규칙에서, 프로세스로 인한 실패(failures)는 일부 경우에 체계적인 경향이 있다. 즉, 프로세스로 인한 실패는 설계 내에서 자주 반복되는 미리 결정된 설계 패턴에서 실패하는 경향이 있다. 공간적으로 체계적이고 전기적으로 관련된 결함을 제거하면 수율에 영향을 미칠 수 있다.However, as design rules shrink, semiconductor fabrication processes may operate closer to limits on the process' ability to perform. Smaller defects can also affect the device's electrical parameters as design rules shrink, leading to more sensitive inspections. As design rules shrink, the number of potential yield-related defects detected by inspection increases dramatically and the number of nuisance defects detected by inspection also increases significantly. Thus, more defects can be detected on the wafer, and modifying the process to remove all defects can be difficult and costly. Determining which defects actually affect the device's electrical parameters and yield allows the process control method to focus on those defects and largely ignore the others. Also, with smaller design rules, failures due to the process tend to be systematic in some cases. That is, failures due to processes tend to fail in predetermined design patterns that are frequently repeated within a design. Eliminating spatially systematic and electrically related defects can affect yield.
새로운 세대의 웨이퍼 검사 도구는 각각 더 높은 감도와 더 높은 처리량을 제공한다. 처리량을 늘리려면 더 빠른 카메라가 필요하지만 더 짧은 시간에 웨이퍼에 더 많은 광자를 배치할 수 있는 더 밝은 광원도 필요하다. 더 밝은 광원이 생성될 수 있더라도 이러한 더 밝은 광원은 신뢰성 또는 비용 단점을 가질 수 있다. 카메라는 센서에서 시간 지연 적분(time delay integration; TDI) 단계(예컨대, 주어진 이미지에 대해 광을 적분하는 데 사용되는 픽셀)의 수를 증가시킴으로써 이를 도울 수 있다. TDI 단계의 수가 도달되면, 사용 가능한 시야를 더 잘 활용하기 위해 다수의 센서가 타일링될(tiled) 수 있다.Each new generation of wafer inspection tools offers higher sensitivity and higher throughput. Higher throughput requires faster cameras, but also brighter light sources that can place more photons on the wafer in less time. Although brighter light sources can be produced, these brighter light sources may have reliability or cost disadvantages. Cameras can help with this by increasing the number of time delay integration (TDI) steps (eg, pixels used to integrate light for a given image) in the sensor. Once the number of TDI steps is reached, multiple sensors can be tiled to better utilize the available field of view.
이전에는 다수의 센서를 지원하는 단일 캐리어 전자 장치가 사용되었다. 공통 캐리어 접근 방식은 각 센서의 유연한 통합을 허용하지 않다. 또한 정렬 중에는 카메라가 동작할 수 없기 때문에 실시간 피드백(live feedback) 없이 정렬이 수행된다. 이것은 동작을 어렵게 만든다. 또한 공통 캐리어를 사용하여 지원될 수 있는 센서 수에 대한 크기 제한이 있다.Previously, single carrier electronics supporting multiple sensors were used. The common carrier approach does not allow flexible integration of each sensor. Also, since the camera cannot operate during alignment, alignment is performed without live feedback. This makes the operation difficult. There are also size limitations on the number of sensors that can be supported using a common carrier.
이전에는 피그 테일(pig-tails) 또는 유연한 매체를 제공하는 분리형 센서 솔루션도 사용되었다. 이 케이블링(cabling) 솔루션은 독립적인 센서 기계적 조작을 허용하지만 높은 처리량의 카메라 요건(예컨대, 초당 3 백만 라인 초과)을 지원할 수 있는 고속 솔루션을 제공하지 않는다. 사용될 필요가 있는 커넥터의 수는 커넥터와의 더 큰 체적 구현 및 안정성 문제를 초래할 수 있다.Previously, isolated sensor solutions providing pig-tails or flexible media have also been used. This cabling solution allows independent sensor mechanical manipulation, but does not provide a high-speed solution capable of supporting high-throughput camera requirements (eg, greater than 3 million lines per second). The number of connectors that need to be used can lead to larger volume implementations and stability issues with the connectors.
따라서 반도체 웨이퍼의 검사를 위한 개선된 카메라가 필요하다.Therefore, there is a need for improved cameras for inspection of semiconductor wafers.
제1 실시예에서 카메라 시스템이 제공된다. 카메라 시스템은 지지 부재 및 지지 부재에 배치된 복수의 센서 유닛을 포함한다. 각각의 센서 유닛은 복수의 적층물(laminations)을 갖는 접힌 연성 기판(folded flex board), 접힌 연성 기판에 배치된 센서, 접힌 연성 기판에 배치된 고밀도 디지타이저, 및 접힌 연성 기판에 배치된 필드 프로그래머블 게이트 어레이를 포함한다. 접힌 연성 기판은 애퍼처를 규정한다. 센서는 접힌 연성 기판에 배치되어 센서가 애퍼처 위에 위치된다.In a first embodiment, a camera system is provided. The camera system includes a support member and a plurality of sensor units disposed on the support member. Each sensor unit includes a folded flex board having a plurality of laminations, a sensor disposed on the folded flex board, a high-density digitizer disposed on the folded flex board, and a field programmable gate disposed on the folded flex board. contains an array The folded flexible substrate defines an aperture. The sensor is placed on a folded flexible substrate such that the sensor is positioned over the aperture.
시스템은 예를 들어, 3개의 센서 유닛 또는 6개의 센서 유닛을 포함할 수 있다.A system may include, for example, 3 sensor units or 6 sensor units.
센서는 시간 지연 적분 센서일 수 있다.The sensor may be a time delay integral sensor.
센서는 1536개의 픽셀을 이미징할 있다.The sensor can image 1536 pixels.
센서 유닛 중 2개는 5 mm 내지 7 mm의 거리만큼 이격될 수 있다.Two of the sensor units may be spaced apart by a distance of 5 mm to 7 mm.
센서를 위한 랜드 그리드 어레이(land grid array)는 1 mm의 피치를 가질 수 있다.A land grid array for the sensor may have a pitch of 1 mm.
카메라 시스템은 센서 유닛과 전자 통신하는 프로세서를 더 포함할 수 있다. 프로세서는 센서로부터의 이미지를 스티치(stitch)하도록 구성될 수 있다.The camera system may further include a processor in electronic communication with the sensor unit. The processor may be configured to stitch images from the sensor.
광대역 플라즈마 검사 도구는 제1 실시예의 시스템을 포함할 수 있다.A broadband plasma inspection tool may include the system of the first embodiment.
제2 실시예에서 방법이 제공된다. 방법은 지지 부재에 배치된 복수의 센서 유닛으로 웨이퍼를 이미징하는 단계를 포함한다. 각각의 센서 유닛은 복수의 적층물을 갖는 접힌 연성 기판, 접힌 연성 기판에 배치된 센서, 접힌 연성 기판에 배치된 고밀도 디지타이저, 및 접힌 연성 기판에 배치된 필드 프로그래머블 게이트 어레이를 포함한다. 접힌 연성 기판은 애퍼처를 규정한다. 센서는 접힌 연성 기판에 배치되어 센서가 애퍼처 위에 위치된다.In a second embodiment a method is provided. The method includes imaging a wafer with a plurality of sensor units disposed on a support member. Each sensor unit includes a folded flexible substrate having a plurality of stacks, a sensor disposed on the folded flexible substrate, a high-density digitizer disposed on the folded flexible substrate, and a field programmable gate array disposed on the folded flexible substrate. The folded flexible substrate defines an aperture. The sensor is placed on a folded flexible substrate such that the sensor is positioned over the aperture.
방법은 센서 유닛과 전자 통신하는 프로세서를 사용하여 센서로부터 이미지를 스티치하는 단계를 더 포함할 수 있다.The method may further include stitching the image from the sensor using a processor in electronic communication with the sensor unit.
예를 들어, 3개 또는 6개의 센서 유닛이 지지 부재에 배치될 수 있다.For example, 3 or 6 sensor units may be arranged on the support member.
본 개시의 본질 및 목적을 더 완전히 이해하기 위해, 첨부된 도면과 함께 취해지는 하기의 상세한 설명에 대한 참조가 이루어져야 한다.
도 1은 본 개시에 따른 카메라 시스템의 실시예의 사시도를 도시한다.
도 2는 본 개시에 따른 연성 기판(flex board)의 실시예를 도시한다.
도 3은 도 2의 연성 기판이 접힐 때의 실시예를 도시한다.
도 4는 시야(field of view)의 광학적 표현이다.
도 5는 도 1의 카메라 시스템을 포함하는 시스템의 블록도이다.
도 6은 본 개시에 따른 방법의 실시예의 흐름도이다.For a more complete understanding of the nature and purpose of this disclosure, reference should be made to the following detailed description, taken in conjunction with the accompanying drawings.
1 shows a perspective view of an embodiment of a camera system according to the present disclosure.
2 shows an embodiment of a flex board according to the present disclosure.
Figure 3 shows an embodiment when the flexible substrate of Figure 2 is folded.
4 is an optical representation of a field of view.
5 is a block diagram of a system including the camera system of FIG. 1;
6 is a flow diagram of an embodiment of a method according to the present disclosure.
비록 청구되는 특허 대상(subject matter)이 특정 실시예의 견지에서 설명될 것이지만, 본 개시에서 제시된 이득 및 피처 모두를 제공하지는 않는 실시예를 포함하는 다른 실시예가 본 개시의 범위 내에 또한 있다. 다양한 구조적, 논리적 프로세스 단계와 전자적 수정이 본 개시의 범위를 벗어나지 않으면서 이루어질 수 있다. 따라서, 본 개시의 범위는 단지 첨부된 청구항들로의 참조에 의해서만 규정된다.Although claimed subject matter will be described in terms of specific embodiments, other embodiments are also within the scope of this disclosure, including embodiments that do not provide all of the benefits and features set forth in this disclosure. Various structural and logical process steps and electronic modifications may be made without departing from the scope of the present disclosure. Accordingly, the scope of the present disclosure is defined only by reference to the appended claims.
본 명세서에 개시된 실시예는 최적의 시야 활용을 허용하기 위해 유연한 전자 장치를 갖는 단일 카메라 시스템에서 다중 센서 통합을 지원하는 카메라 아키텍처에 관한 것이다. 이것은 도구에서 생성되는 광을 최대화할 수 있다. 최적의 광학 성능을 위해 기계적 통합 및 개별 정렬을 지원하려면 각 센서에 많은 자유도가 필요하다. 유연한 전자 장치는 타일형 카메라의 개별 센서에 기계적 독립성을 제공하는 동시에 고속 전자 장치, 칩, 및 상호접속부를 위한 고품질 기판을 제공할 수 있다. 여기에 개시된 모듈식 접근 방식에서 모든 타일은 독립형 카메라로 간주된다. 각 개별 센서를 동작하는 데 필요한 모든 전자 회로는 타일 블록에 포함되어 있다. 아키텍처는 센서를 동작하는 데 필요한 전자 장치로부터 설계의 광-기계적 양상을 분리한다. 이를 통해 개별 정렬 프로세스 동안 전체 카메라 동작이 가능하다.Embodiments disclosed herein relate to camera architectures that support multiple sensor integration in a single camera system with flexible electronics to allow for optimal field of view utilization. This can maximize the light produced by the tool. Each sensor requires many degrees of freedom to support mechanical integration and individual alignment for optimal optical performance. Flexible electronics can provide mechanical independence for the individual sensors of a tiled camera while providing a high-quality substrate for high-speed electronics, chips, and interconnects. In the modular approach disclosed herein, every tile is considered a standalone camera. All of the electronic circuitry needed to operate each individual sensor is included in the tile block. The architecture separates the opto-mechanical aspects of the design from the electronics needed to operate the sensor. This allows full camera motion during the individual alignment process.
도 1은 카메라 시스템(100)의 실시예의 사시도를 도시한다. 도 2는 연성 기판(103)의 실시예를 도시한다. 도 3은 접힐 때 도 2의 연성 기판의 실시예를 도시한다. 도 1에 도시된 바와 같이, 카메라 시스템(100)은 지지 부재(102)에 복수의 센서 유닛(101)을 포함한다. 각각의 센서 유닛(101)은 도 2에 도시된 것과 같은 적층물(104)을 갖는 접힌 연성 기판(103)을 포함한다. 적층물(104)은 접힌 연성 기판(103)의 경성 섹션(rigid sections)으로 또는 그 안으로 연장될 수 있다. 적층물(104)은 연성 기판(103)의 경성 섹션으로부터의 경성 코어로 적층되는 연성 기판(103)의 내부 층일 수 있다. 예를 들어, 적층물(104)은 도 2의 점선을 따라 또는 적층물(104) 상의 다른 곳에서 접힐 수 있다. 연성 기판(103)은 또한 애퍼처(105)를 규정한다.1 shows a perspective view of an embodiment of a
도 1에 도시된 바와 같이, 센서(106)는 센서(106)가 애퍼처(105) 위에 배치되도록 접힌 연성 기판(103)에 배치된다. 센서(106)는 센서 패키지와 접힌 연성 기판(103)의 경성 섹션(예를 들어, 랜드 그리드 어레이(land grid array; LGA) 계면) 사이의 기계적 인터포저를 사용하여 애퍼처(105)에 고정될 수 있다. 예에서, 기계적 인터포저는 두 LGA 패턴을 접속하기(bridge across) 위해 약 2000개의 스프링 기반 접점을 포함할 수 있다. 이 조립체는 전판으로부터의 나사와 반대쪽의 후판 또는 압력판에 의해 압축 상태로 유지될 수 있다.As shown in FIG. 1 ,
센서(106)는 TDI 센서 또는 또 다른 유형의 센서일 수 있다. 센서(106)에 대한 LGA는 1 mm 또는 다른 값의 피치를 가질 수 있다.
예에서, 센서(106)는 1536개의 픽셀을 이미징할 수 있다. 센서(106)는 다른 범위의 픽셀을 이미징하도록 구성될 수 있으며, 이것은 단지 하나의 예일 뿐이다.In an example,
센서 유닛(101) 각각은 또한 고밀도 디지타이저(107) 및 접힌 연성 기판(103)에 배치된 필드 프로그래머블 게이트 어레이(108)를 포함할 수 있다. 예에서, 고밀도 디지타이저(107)는 센서(106)의 일부분이다. 따라서, 센서(106)를 동작시키기 위한 모든 전자 장치는 접힌 연성 기판(103)에 포함될 수 있다. 모든 센서 제어(예를 들어, 타이밍, 게이트 구동) 및 프로세싱(예를 들어, 이미지 캘리브레이션) 전자 장치는 애퍼처(105) 내부 또는 주변에 포함될 수 있으므로 개별 센서(106) 동작은 단일 센서 유닛(101)에 포함된다.Each of the
콤팩트한 형태를 가능하게 하는 접힌 연성 기판(103)에 높은 층수(layer count)를 갖는 경연성 기술(rigid flex technology)이 사용될 수 있다. 예를 들어, 접힌 연성 기판(103)의 연성 코어는 모든 폴리이미드, 양면, 구리 클래드 라미네이트를 포함하는 유연한 회로 재료인 DuPont의 PYRALUX AP로 제조되며 경성 코어는 표준 370HR 기판 물질이다. 연성 코어 또는 경성 코어에 대한 다른 재료도 가능하다. 모든 코어는 함께 적층될(laminated) 수 있으며 연성 코어만 포함하는 부품은 유연할 수 있다. 예를 들어, 연성 코어는 작은 굽힘 반경과 더 나은 유연성을 허용하기 위해 일반적으로 "오픈 북(open book)" 설계로서 알려진 것에 함께 접착되지 않는다. 층의 수, 비아의 수, 및 비아의 크기는 접힌 연성 기판(103)에 대한 제조의 복잡성을 증가시킬 수 있다.A rigid flex technology with a high layer count can be used for the folded
도 1에 도시된 바와 같이, 3개의 센서 유닛(101)이 카메라 시스템(100)에 포함될 수 있다. 또 다른 예에서, 카메라 시스템(100)은 6개의 센서 유닛(101)을 포함할 수 있다. 다른 수의 센서 유닛(101)이 가능하다. 예를 들어, 4개 또는 5개의 센서 유닛(101)이 사용될 수 있다.As shown in FIG. 1 , three
인접한 것으로 도시되었지만, 센서 유닛(101)은 5 mm 내지 7 mm의 거리만큼 이격될 수 있다.Although shown as adjacent, the
도 4는 시야의 광학적 표현이다. 이전에는 두 대의 카메라가 사용되었다. 이것은 2개의 수직 직사각형(109)에 의해 도시된다. 센서 유닛의 간격은 도 4의 시야의 모든 부분이 이미징될 필요가 있기 때문에 제2 카메라(즉, 제2 수직 직사각형(109))에 의해 제약되었다. 이제, 6개의 센서(106)가 사용될 수 있다. 예를 들어, 각각 3개의 센서(106)를 갖는 2개의 카메라 시스템이 사용될 수 있지만, 스캐닝 간극이 없다면 다른 수의 센서(106)가 가능하다. 여기에 개시된 센서(106)는 이미지들을 함께 스티치하기 위해 중첩(예를 들어, 이미지가 둘 이상의 센서에 의해 검출됨)을 갖는다. 이것은, 6개의 센서(106)를 사용해 2배를 초과하는 광량이 스와스(swath) 동안 도 4의 외부 원에서 이미징되기 때문에 더 나은 광 이용을 제공한다.4 is an optical representation of a field of view. Previously, two cameras were used. This is illustrated by two
이미지 성능을 최적화하기 위해 타일(예컨대, 센서)이 정확하게 배치될 수 있다. 이 레이아웃은 타일(예컨대, 개별 센서) 패키지 설계 및 타일 캐리어 기판(예컨대, 연성 기판)에 대한 까다로운 전기 기계적 요건을 생성할 수 있다. 이 설계는 낭비되는(예컨대, 수집되지 않는) 광을 최소화하고 TDI 센서의 스와싱(swathing)에서 간극을 갖지 않는다. 이미지를 다시 합치기 위해 타일들 사이에 중첩이 있을 수 있다.Tiles (eg, sensors) can be accurately placed to optimize image performance. This layout can create demanding electromechanical requirements for the tile (eg, discrete sensor) package design and tile carrier substrate (eg, flexible substrate). This design minimizes wasted (eg, not collected) light and has no gaps in the swathing of the TDI sensor. There may be overlap between tiles to put the image back together.
센서 패키지들 사이에는 약 6 mm의 공간만 있을 수 있다. 1024 픽셀 센서(1024 pixel sensors)와 같은 더 작은 센서가 사용될 수 있다. 예를 들어, 512 픽셀 센서(512 pixel sensor)가 사용될 수 있으며 더 많은 센서가 포함될 수 있다. 이들 더 작은 센서는 카메라 시스템(100)에 맞도록(fit into) 패키지 또는 라우팅 공간 오버헤드를 갖도록 구성될 수 있다.There may only be about 6 mm of space between the sensor packages. Smaller sensors such as 1024 pixel sensors may be used. For example, a 512 pixel sensor may be used and more sensors may be included. These smaller sensors can be configured to fit into the
센서가 클수록 센서 패키지들 사이의 공간이 더 커지기 때문에 더 큰 센서를 구현하기 어려울 수 있다. 센서의 크기가 증가하면 센서 수율이 감소하여 센서를 생산하는 데 사용되는 웨이퍼 상의 웨이퍼 점유에 영향을 준다.It can be difficult to implement a larger sensor because the larger the sensor, the larger the space between the sensor packages. As the sensor size increases, the sensor yield decreases, affecting the wafer occupancy on the wafer used to produce the sensor.
여기에 개시된 모듈식 구현은 실시간 이미지를 얻기 위해 카메라를 사용하는 동안 개별적인 기계적 조작을 허용한다. 센서는 연성 회로의 단일 커넥터에 의해 마더보드에 접속될 수 있다. 이를 통해 타일 정렬 동안 이미지를 수집할 수 있다. 본 명세서에 개시된 실시예는 경연성 회로 기판 접근법을 사용할 때 다수의 커넥터가 회피되기 때문에 높은 신뢰성을 제공할 수 있다. 일반적으로 다수의 커넥터는 실패 지점(a point of failure)을 제공한다.The modular implementation disclosed herein allows individual mechanical manipulation while using the camera to acquire real-time images. The sensor can be connected to the motherboard by a single connector on a flexible circuit. This allows image collection during tile alignment. Embodiments disclosed herein can provide high reliability because multiple connectors are avoided when using a rigid flexible circuit board approach. In general, many connectors present a point of failure.
본 명세서에 개시된 실시예는 또한 고속 동작을 유지하기 위해 연성 기판(103) 형태의 고품질 기판을 제공한다. 다양한 경성 섹션들 사이의 연성 기판(103)에서 커넥터 또는 신호 단절(signal breaks)이 감소되거나 제거될 수 있다.Embodiments disclosed herein also provide a high quality substrate in the form of a
10 Gbps 링크는 이 기판에서 동작할 수 있다. 타일 캐리어 기판 스택 업(tile carrier board stack-up)은 10 Gbps 링크에 대한 고품질 설계를 허용하는 레이저 드릴링된 마이크로 비아와 연성 코어를 결합할 수 있다. 마이크로 비아는 비아 스텁(via stubs) 없이 10G 라우팅을 인에이블(enable)할 수 있다.A 10 Gbps link can operate on this board. A tile carrier board stack-up can combine laser-drilled micro-vias and flexible cores allowing high-quality designs for 10 Gbps links. Micro vias can enable 10G routing without via stubs.
커넥터를 제거함으로써, 본 명세서에 개시된 실시예는 콤팩트하다. 케이블 커넥터 솔루션이 사용될 때, 커넥터가 넓은 공간을 차지하지 않고 핀 수(예컨대, 센서당 2000개 보다 많은 접속부)를 감소시키는 문제가 있을 수 있다.By eliminating connectors, the embodiments disclosed herein are compact. When a cable connector solution is used, there may be problems with the connector not taking up a lot of space and reducing pin count (eg, more than 2000 connections per sensor).
도 5는 도 1의 카메라 시스템을 포함하는 시스템의 블록도이다. 시스템(200)은 광학 기반 서브시스템(201)을 포함한다. 일반적으로, 광학 기반 서브시스템(201)은 광을 시편(specimen)(202)으로 지향시키고(또는 시편(202) 위의 광을 스캐닝하고) 시편(202)으로부터 광을 검출함으로써 시편(202)에 대한 광학 기반 출력을 생성하도록 구성된다. 일 실시예에서, 시편(202)은 웨이퍼를 포함한다. 웨이퍼는 당업계에 공지된 임의의 웨이퍼를 포함할 수 있다. 또 다른 실시예에서, 시편은 레티클을 포함한다. 레티클은 당업계에 공지된 임의의 레티클을 포함할 수 있다. 5 is a block diagram of a system including the camera system of FIG. 1;
도 5에 도시된 시스템(200)의 실시예에서, 광학 기반 서브시스템(201)은 광을 시편(202)으로 지향시키도록 구성된 조명 서브시스템을 포함한다. 조명 서브시스템은 적어도 하나의 광원을 포함한다. 예를 들어, 도 5에 도시된 바와 같이, 조명 서브시스템은 광원(203)을 포함한다. 일 실시예에서, 조명 서브시스템은 하나 이상의 경사각 및/또는 하나 이상의 수직각을 포함할 수 있는 하나 이상의 입사각으로 광을 시편(202)으로 지향시키도록 구성된다. 예를 들어, 도 5에 도시된 바와 같이, 광원(203)으로부터의 광은 광학 소자(204)를 통과한 다음 렌즈(205)를 통해 경사 입사각으로 시편(202)으로 지향된다. 경사 입사각은 임의의 적절한 경사 입사각을 포함할 수 있으며, 이는 예를 들면, 시편(202)의 특성들에 따라 달라질 수 있다. In the embodiment of
광학 기반 서브시스템(201)은 상이한 시간에 상이한 입사각으로 광을 시편(202)으로 지향하도록 구성될 수 있다. 예를 들어, 광학 기반 서브시스템(201)은, 광이 도 5에 도시된 것과는 상이한 입사각으로 시편(202)에 지향될 수 있도록 조명 서브시스템의 하나 이상의 소자의 하나 이상의 특성을 변경하기 위해 구성될 수 있다. 하나의 이러한 예시에서, 광학 기반 서브시스템(201)은, 광이 상이한 입사 경사각 또는 수직(또는 거의 수직) 입사각으로 시편(202)으로 지향되도록 광원(203), 광학 소자(204), 및 렌즈(205)를 이동시키도록 구성될 수 있다. The optics-based
일부 예들에서, 광학 기반 서브시스템(201)은 광을 동시에 하나보다 많은 입사각으로 시편(202)에 지향시키도록 구성될 수 있다. 예를 들어, 조명 서브시스템은 하나 보다 많은 조명 채널을 포함할 수 있고, 조명 채널들 중 하나는 도 5에 도시된 바와 같이 광원(203), 광학 소자(204) 및 렌즈(205)를 포함할 수 있으며, 조명 채널들(도시되지 않음) 중 또 다른 하나는 상이하거나 또는 동일하게 구성될 수 있는 유사한 소자들을 포함할 수 있거나, 또는 적어도 하나의 광원 및 가능하게는 본 명세서에 추가로 설명된 것과 같은 하나 이상의 다른 컴포넌트를 포함할 수 있다. 이러한 광이 다른 광과 동시에 시편으로 지향되면, 상이한 입사각들에서 시편(202)으로 지향되는 광의 하나 이상의 특성(예를 들어, 파장, 편광 등)은, 상이한 입사각들에서 시편(202)의 조명으로부터 발생되는 광이 검출기(들)에서 서로 구별될 수 있도록 상이할 수 있다. In some examples, optics-based
또 다른 예에서, 조명 서브시스템은 단지 하나의 광원(예를 들어, 도 5에 도시된 광원(203))을 포함할 수 있으며, 광원으로부터의 광은 조명 서브시스템의 하나 이상의 광학 소자들(도시되지 않음)에 의해 (예를 들어, 파장, 편광 등에 기초하여) 상이한 광학 경로들로 분리될 수 있다. 그런 다음, 상이한 광학 경로들의 각각의 광은 시편(202)으로 지향될 수 있다. 다수의 조명 채널들은 동일한 시간 또는 상이한 시간에(예를 들어, 상이한 조명 채널들이 순차적으로 시편을 조명하는데 사용되는 경우) 시편(202)에 광을 지향시키도록 구성될 수 있다. 또 다른 예에서, 동일한 조명 채널은 상이한 시간에 상이한 특성들을 갖는 광을 시편(202)에 지향시키도록 구성될 수 있다. 예를 들어, 일부 예들에서, 광학 소자(204)는 스펙트럼 필터로서 구성될 수 있으며, 스펙트럼 필터의 특성들은, 광의 상이한 파장들이 상이한 시간에 시편(202)으로 지향될 수 있도록 다양한 상이한 방식으로(예를 들어, 스펙트럼 필터를 교환함으로써) 변화될 수 있다. 조명 서브시스템은 상이하거나 동일한 특성들을 갖는 광을 상이하거나 또는 동일한 입사각으로 순차적으로 또는 동시에 시편(202)으로 지향시키기 위해 당업계에 공지된 임의의 다른 적절한 구성을 가질 수 있다. In another example, the lighting subsystem may include only one light source (eg,
일 실시예에서, 광원(203)은 광대역 플라즈마(broadband plasma; BBP) 소스를 포함할 수 있고, 시스템(200)은 BBP 검사 도구이다. 이러한 방식으로, 광원(203)에 의해 생성되고 시편(202)으로 지향되는 광은 광대역 광을 포함할 수 있다. 그러나, 광원은 레이저와 같은 임의의 다른 적절한 광원을 포함할 수 있다. 레이저는 당업계에 공지된 임의의 적절한 레이저를 포함할 수 있고, 당업계에 공지된 임의의 적합한 파장 또는 파장들에서 광을 생성하도록 구성될 수 있다. 또한, 레이저는 단색 또는 거의 단색인 광을 생성하도록 구성될 수 있다. 이러한 방식으로, 레이저는 협대역 레이저일 수 있다. 광원(203)은 또한 다수의 분리된 파장들 또는 파장 대역들에서 광을 생성하는 다색 광원을 포함할 수 있다. In one embodiment,
광학 소자(204)로부터의 광은 렌즈(205)에 의해 시편(202) 상으로 포커싱될 수 있다. 렌즈(205)가 단일 굴절 광학 소자로서 도 5에 도시되어 있지만, 실제로 렌즈(205)는 결합시 광학 소자로부터 광을 시편으로 포커싱하는 다수의 굴절 및/또는 반사 광학 소자들을 포함할 수 있다는 것을 이해해야 한다. 도 5에 도시되고 본 명세서에서 설명된 조명 서브시스템은 임의의 다른 적절한 광학 소자들(도시되지 않음)을 포함할 수 있다. 이러한 광학 소자들의 예시들은 당업계에 공지된 임의의 그러한 적절한 광학 소자들을 포함할 수 있는 편광 컴포넌트(들), 스펙트럼 필터(들), 공간 필터(들), 반사 광학 소자(들), 아포다이저(들), 빔 스플리터(들)(예를 들면, 빔 스플리터(213)), 애퍼처(들) 등을 포함하지만, 이들로 제한되지는 않는다. 또한, 광학 기반 서브시스템(201)은 광학 기반 출력을 생성하기 위해 사용될 조명의 유형에 기초하여 조명 서브시스템의 하나 이상의 소자를 변경하도록 구성될 수 있다. Light from
광학 기반 서브시스템(201)은 광이 시편(202) 위에 스캐닝되도록 구성된 스캐닝 서브시스템을 또한 포함할 수 있다. 예를 들어, 광학 기반 서브시스템(201)은, 광학 기반 출력 생성 동안 시편(202)이 위에 배치되는 스테이지(206)를 포함할 수 있다. 스캐닝 서브시스템은 광이 시편(202) 위에서 스캐닝될 수 있게끔 시편(202)을 이동시키도록 구성될 수 있는 임의의 적절한 기계적 및/또는 로봇식 조립체(robotic assembly)(스테이지(206)를 포함함)를 포함할 수 있다. 부가적으로 또는 대안적으로, 광학 기반 서브시스템(201)은, 광학 기반 서브시스템(201)의 하나 이상의 광학 소자가 시편(202) 위에서 광의 일부 스캐닝을 수행하도록 구성될 수 있다. 광은 구불구불한(serpentine-like) 경로에서 또는 나선형 경로에서와 같은 임의의 적절한 방식으로 시편(202) 위에서 스캐닝될 수 있다. The optics-based
광학 기반 서브시스템(201)은 하나 이상의 검출 채널들을 더 포함한다. 하나 이상의 검출 채널들 중 적어도 하나는 이 서브시스템에 의한 시편(202)의 조명으로 인한 시편(202)으로부터의 광을 검출하고 그 검출된 광에 응답하여 출력을 생성하도록 구성된 검출기를 포함한다. 예를 들어, 도 5에 도시된 광학 기반 서브시스템(201)은 2개의 검출 채널들을 포함하는데, 하나의 검출 채널은 수집기(207), 소자(208), 및 검출기(209)에 의해 형성되고, 또 다른 하나의 검출 채널은 수집기(210), 소자(211), 및 카메라 시스템(100)에 의해 형성된다. 도 5에 도시된 바와 같이, 2개의 검출 채널들은 상이한 수집 각도에서 광을 수집하고 검출하도록 구성된다. 일부 예에서, 두 검출 채널은 산란된 광을 검출하도록 구성되고, 검출 채널은 시편(202)으로부터 상이한 각도로 산란되는 광을 검출하도록 구성된다. 그러나, 하나 이상의 검출 채널은 시편(202)으로부터 또 다른 유형의 광(예를 들어, 반사된 광)을 검출하도록 구성될 수 있다. Optical based
도 5에 추가로 도시된 바와 같이, 두 검출 채널 모두는 그 종이의 평면에 위치하는 것으로 도시되고 조명 서브시스템은 또한 그 종이의 평면에 위치하는 것으로 도시된다. 따라서, 이 실시예에서, 두 검출 채널은 입사 평면에(예를 들어, 중앙에) 위치한다. 그러나, 하나 이상의 검출 채널은 입사 평면 밖에 위치할 수 있다. 예를 들어, 수집기(210), 소자(211) 및 카메라 시스템(100)에 의해 형성된 검출 채널은 입사 평면 밖으로 산란되는 광을 수집하고 검출하도록 구성될 수 있다. 따라서, 그러한 검출 채널은 일반적으로 "측부(side)" 채널이라고 불릴 수 있으며, 그러한 측부 채널은 입사 평면에 실질적으로 수직인 평면에 중심을 둘 수 있다. As further shown in Figure 5, both detection channels are shown positioned in the plane of the paper and the illumination subsystem is also shown positioned in the plane of the paper. Thus, in this embodiment, both detection channels are located in the plane of incidence (eg, centered). However, one or more detection channels may be located outside the plane of incidence. For example, the detection channel formed by
비록 도 5가 2개의 검출 채널들을 포함하는 광학 기반 서브시스템(201)의 실시예를 도시하고 있을지라도, 광학 기반 서브시스템(201)은 상이한 수의 검출 채널들(예를 들어, 단지 하나의 검출 채널 또는 2개 이상의 검출 채널들)을 포함할 수 있다. 이러한 일 예에서, 수집기(210), 소자(211), 및 카메라 시스템(100)에 의해 형성된 검출 채널은 상기 설명된 바와 같은 하나의 측부 채널을 형성할 수 있으며, 광학 기반 서브시스템(201)은 입사 평면의 반대쪽에 위치하는 또 다른 측부 채널로서 형성된 추가의 검출 채널(도시되지 않음)을 포함할 수 있다. 따라서, 광학 기반 서브시스템(201)은 수집기(207), 소자(208), 및 검출기(209)를 포함하고 입사 평면에 중심을 두고 시편(202) 표면에 수직이거나 그에 가까운 산란각(들)에서 광을 수집하고 검출하도록 구성된다. 따라서 이 검출 채널은 일반적으로 "상단(top)" 채널로 지칭될 수 있고, 광학 기반 서브시스템(201)은 또한 전술한 바와 같이 구성된 2개 이상의 측부 채널을 포함할 수 있다. 이와 같이, 광학 기반 서브시스템(201)은 적어도 3개의 채널(즉, 하나의 상단 채널 및 2개의 측부 채널)을 포함할 수 있고, 적어도 3개의 채널 각각은 자체 수집기를 가지며, 각각은 다른 수집기들 각각과는 다른 산란 각도에서 광을 수집하도록 구성된다. Although FIG. 5 shows an embodiment of optical-based
전술한 바와 같이, 광학 기반 서브시스템(201)에 포함된 검출 채널 각각은 산란된 광을 검출하도록 구성될 수 있다. 따라서, 도 5에 도시된 광학 기반 서브시스템(201)은 시편(202)에 대한 암시야(dark field; DF) 출력 생성을 위해 구성될 수 있다. 그러나, 광학 기반 서브시스템(201)은 또한 또는 대안적으로 시편(202)에 대한 명시야(bright field; BF) 출력 생성을 위해 구성되는 검출 채널(들)을 포함할 수 있다. 다시 말해서, 광학 기반 서브시스템(201)은 시편(202)으로부터 정반사된 광을 검출하도록 구성되는 적어도 하나의 검출 채널을 포함할 수 있다. 따라서, 본 명세서에 설명된 광학 기반 서브시스템(201)은 DF만, BF만, 또는 DF 및 BF 이미징 모두를 위해 구성될 수 있다. 각각의 수집기들이 단일 굴절 광학 소자로서 도 5에 도시되어 있지만, 수집기들 각각은 하나 이상의 굴절 광학 다이(들) 및/또는 하나 이상의 반사 광학 소자(들)를 포함할 수 있음을 이해해야 한다. As discussed above, each of the detection channels included in the optics-based
하나 이상의 검출 채널은 당업계에 공지된 임의의 적합한 검출기들을 포함할 수 있다. 예를 들어, 검출기는 광증 배관(photo-multiplier tube; PMT), 전하 결합 디바이스(charge coupled device; CCD), TDI 카메라(예를 들어, 도 1의 카메라 시스템(100)에 포함된 카메라들), 및 당업계에 알려진 임의의 다른 적합한 검출기를 포함할 수 있다. 검출기들은 비이미징(non-imaging) 검출기들 또는 이미징 검출기들을 포함할 수도 있다. 이러한 방식으로, 검출기들이 비이미징 검출기인 경우, 각각의 검출기들은 강도와 같은 산란된 광의 특정 특성들을 검출하도록 구성될 수 있지만, 이미징 평면 내의 위치의 함수와 같은 그러한 특성들을 검출하도록 구성되지 않을 수 있다. 이와 같이, 광학 기반 서브시스템의 각각의 검출 채널들에 포함된 각각의 검출기들에 의해 생성되는 출력은 신호 또는 데이터일 수 있지만, 이미지 신호 또는 이미지 데이터가 아닐 수 있다. 그러한 예에서, 프로세서(214)와 같은 프로세서는 검출기의 비이미징 출력으로부터 시편(202)의 이미지를 생성하도록 구성될 수 있다. 그러나, 다른 예들에서, 검출기들은 이미징 신호들 또는 이미지 데이터를 생성하도록 구성되는 이미징 검출기로서 구성될 수 있다. 따라서, 광학 기반 서브시스템은 다양한 방식으로 여기에 설명된 광학 이미지 또는 다른 광학 기반 출력을 생성하도록 구성될 수 있다. The one or more detection channels may include any suitable detectors known in the art. For example, the detector may include a photo-multiplier tube (PMT), a charge coupled device (CCD), a TDI camera (eg, cameras included in the
도 5는 본 명세서에 설명된 시스템 실시예에 포함될 수 있거나 본 명세서에 설명된 시스템 실시예에 의해 사용되는 광학 기반 출력을 생성할 수 있는 광학 기반 서브시스템(201)의 구성을 일반적으로 예시하기 위해 본 명세서에서 제공된다는 점에 유의한다. 본 명세서에서 설명된 광학 기반 서브시스템(201) 구성은 상용 출력 획득 시스템을 설계할 때 일반적으로 수행되는 바와 같이, 광학 기반 서브시스템(201)의 성능을 최적화하도록 변경될 수 있다. 또한, 여기에 설명된 시스템은 기존 시스템을 사용하여(예를 들어, 여기에 설명된 기능을 기존 시스템에 추가함으로써) 구현될 수 있다. 일부 이러한 시스템에 대해, 본 명세서에 설명된 방법은 시스템의 선택적 기능성(예를 들어, 시스템의 다른 기능성에 추가하여)으로서 제공될 수 있다. 대안적으로, 본 명세서에 설명된 시스템은 완전히 새로운 시스템으로서 설계될 수 있다. FIG. 5 is intended to generally illustrate the configuration of an optical-based
프로세서(214)는, 프로세서(214)가 출력을 수신할 수 있도록 임의의 적합한 방식으로(예를 들어, 유선 및/또는 무선 전송 매체를 포함할 수 있는, 하나 이상의 전송 매체를 통해) 시스템(200)의 컴포넌트에 결합될 수 있다. 프로세서(214)는 이 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 시스템(200)은 프로세서(214)로부터 명령어 또는 기타 정보를 수신할 수 있다. 프로세서(214) 및/또는 전자 데이터 저장 유닛(215)은 추가 정보를 수신하거나 명령어를 송신하기 위해 웨이퍼 검사 도구, 웨이퍼 계측 도구 또는 웨이퍼 검토 도구(도시되지 않음)와 선택적으로 전자 통신할 수 있다. 예를 들어, 프로세서(214) 및/또는 전자 데이터 저장 유닛(215)은 스캐닝 전자 현미경(scanning electron microscope; SEM)과 전자 통신할 수 있다.
본 명세서에서 설명된 프로세서(214), 다른 시스템(들), 또는 다른 서브시스템(들)은, 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기기, 인터넷 기기, 또는 다른 디바이스를 포함하는 다양한 시스템의 일부일 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 병렬 프로세서와 같은 당업계에 공지된 임의의 적합한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 독립형 또는 네트워크형 도구로서 고속 프로세싱 및 소프트웨어를 갖는 플랫폼을 포함할 수 있다. The
프로세서(214) 및 전자 데이터 저장 유닛(215)은 시스템(200) 또는 또 다른 디바이스에 또는 그렇지 않은 경우 그 일부분에 배치될 수 있다. 예시에서, 프로세서(214) 및 전자 데이터 저장 유닛(215)은 독립형 제어 유닛의 일부분이거나 중앙 집중식 품질 제어 유닛 내에 있을 수 있다. 다수의 프로세서(214) 또는 전자 데이터 저장 유닛(215)이 사용될 수 있다.
프로세서(214)는 실제로 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 구현될 수 있다. 또한, 본 명세서에 기술된 바와 같은 그 기능들은 하나의 유닛에 의해 수행될 수 있거나, 또는 상이한 컴포넌트들로 나누어질 수 있으며, 각각의 컴포넌트는 결국 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 구현될 수 있다. 프로세서(214)가 다양한 방법 및 기능을 구현하기 위한 프로그램 코드 또는 명령어는 예를 들면, 전자 데이터 저장 유닛(215)의 메모리 또는 다른 메모리와 같은, 판독 가능한 저장 매체에 저장될 수 있다.
시스템(200)이 하나보다 많은 프로세서(214)를 포함하면, 상이한 서브시스템이 서로 결합될 수 있어서, 이미지, 데이터, 정보, 명령어 등이 서브시스템들 간에 송신될 수 있다. 예를 들어, 하나의 서브시스템은 당업계에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 추가의 서브시스템(들)에 결합될 수 있다. 2개 이상의 이러한 서브시스템은 또한 공유된 컴퓨터 판독가능한 저장 매체(미도시됨)에 의해 효과적으로 결합될 수 있다.If
프로세서(214)는 시스템(200)의 출력 또는 다른 출력을 사용하여 다수의 기능들을 수행하도록 구성될 수 있다. 예를 들면, 프로세서(214)는 출력을 전자 데이터 저장 유닛(215) 또는 또 다른 저장 매체로 송신하도록 구성될 수 있다. 프로세서(214)는 본 개시에서 설명된 바와 같이 더 구성될 수 있다.
프로세서(214)는 본 명세서에 설명된 임의의 실시예들에 따라 구성될 수 있다. 프로세서(214)는 또한 시스템(200)의 출력을 사용하거나 다른 소스로부터의 이미지 또는 데이터를 사용하여 다른 기능 또는 추가 단계를 수행하도록 구성될 수 있다.
여기서 개시된 시스템(200) 및 방법의 다양한 단계, 기능, 및/또는 동작은, 전자 회로, 로직 게이트, 멀티플렉서, 프로그래머블 로직 디바이스, ASIC, 아날로그 또는 디지털 컨트롤/스위치, 마이크로제어기, 또는 컴퓨팅 시스템 중 하나 이상에 의해 수행된다. 본원에서 설명된 것과 같은 방법을 구현하는 프로그램 명령어는 캐리어 매체들을 통해 송신되거나 캐리어 매체에 저장될 수 있다. 캐리어 매체는, 판독 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 비휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 와이어, 케이블 또는 무선 전송 링크와 같은 전송 매체를 포함할 수 있다. 예를 들면, 본 개시 전반에 걸쳐 설명된 다양한 단계는 단일 프로세서(214) 또는 대안적으로 다중 프로세서(214)에 의해 수행될 수 있다. 또한, 시스템(200)의 상이한 서브시스템들은 하나 이상의 컴퓨팅 또는 로직 시스템을 포함할 수 있다. 그러므로 전술한 설명은 본 개시를 제한하는 것이 아니고 단지 예시하는 것으로 해석하여야 한다.The various steps, functions, and/or operations of the
예에서, 프로세서(214)는 시스템(200)과 통신한다. 프로세서(214)는 카메라 시스템(100)의 센서로부터의 이미지들을 스티치하도록 구성될 수 있다.In the example,
추가적 실시예는, 본 명세서에서 개시된 바와 같이, 시편의 표면 상의 조명된 영역의 높이를 결정하기 위한 컴퓨터 구현식 방법을 수행하기 위해 제어기에서 실행 가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능 매체와 관련된다. 특히, 도 5에 도시된 바와 같이, 전자 데이터 저장 유닛(215) 또는 다른 저장 매체는 프로세서(214) 상에서 실행 가능한 프로그램 명령어들을 포함하는 비일시적 컴퓨터 판독 가능한 매체를 포함할 수 있다. 컴퓨터 구현식 방법은 방법(300)을 포함해서, 본 명세서에 설명된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.Additional embodiments relate to a non-transitory computer-readable medium storing program instructions executable on a controller for performing a computer-implemented method for determining the height of an illuminated area on a surface of a specimen, as disclosed herein. do. In particular, as shown in FIG. 5 , electronic
본 명세서에 설명된 것과 같은 방법을 구현하는 프로그램 명령어들은 예를 들어, 전자 데이터 저장 유닛(215) 또는 다른 저장 매체와 같은 컴퓨터 판독 가능한 매체에 저장될 수 있다. 컴퓨터 판독가능 매체는 자기 또는 광학 디스크, 자기 테이프, 또는 당 기술 분야에 공지된 임의의 다른 적합한 비일시적 컴퓨터 판독가능 매체와 같은 저장 매체일 수 있다. Program instructions implementing methods such as those described herein may be stored on computer readable media, such as, for example, electronic
프로그램 명령어는 절차 기반 기술(procedure-based techniques), 컴포넌트 기반 기술(component-based techniques) 및/또는 객체 지향 기술(object-oriented techniques)을 포함하는 다양한 방식들 중 임의의 방식으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 원하는 대로 ActiveX 컨트롤(ActiveX controls), C++ 객체(objects), 자바빈즈(JavaBeans), 마이크로소프트 파운데이션 클래스(Microsoft Foundation Classes; MFC), 스트리밍 SIMD 확장(Streaming SIMD Extension; SSE), 또는 기타 기술들 또는 방법론들을 사용하여 구현될 수 있다.Program instructions may be implemented in any of a variety of ways, including procedure-based techniques, component-based techniques, and/or object-oriented techniques. For example, program instructions can be ActiveX controls, C++ objects, JavaBeans, Microsoft Foundation Classes (MFC), Streaming SIMD Extensions (SSE), as desired. , or other techniques or methodologies.
도 6은 방법(300)의 실시예의 흐름도이다. 301에서 웨이퍼는 센서 유닛으로 이미징된다. 각각의 센서 유닛은 적층물을 가지며 애퍼처를 규정하는 접힌 연성 기판; 센서가 애퍼처 위에 배치되도록 접힌 연성 기판에 배치된 센서; 접힌 연성 기판에 배치된 고밀도 디지타이저; 및 접힌 연성 기판에 배치된 필드 프로그래머블 게이트 어레이를 포함한다. 예를 들어, 지지 부재에는 3개 또는 6개의 센서 유닛이 배치될 수 있다.6 is a flow diagram of an embodiment of a
302에서, 센서로부터의 이미지들은 센서 유닛과 전자 통신하는 프로세서를 사용하여 함께 스티치된다.At 302, the images from the sensor are stitched together using a processor in electronic communication with the sensor unit.
본 방법의 각각의 단계들은 본 명세서에 설명된 바와 같이 수행될 수 있다. 본 방법은 또한 본 명세서에 설명된 프로세서 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수 있다. 단계들은 여기에서 설명되는 임의의 실시예에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있다. 또한, 전술된 방법은 본 명세서에 설명된 임의의 시스템 실시예들에 의해 수행될 수 있다.Each step of the method may be performed as described herein. The method may also include any other step(s) that may be performed by the processor and/or computer subsystem(s) or system(s) described herein. The steps may be performed by one or more computer systems that may be configured in accordance with any of the embodiments described herein. Further, the method described above may be performed by any of the system embodiments described herein.
본 개시가 하나 이상의 특정 실시예들과 관련하여 설명되었지만, 본 개시의 다른 실시예가 본 개시의 범위를 벗어나지 않으면서 이루어질 수 있음이 이해될 것이다. 따라서, 본 개시는 첨부된 청구항들과 그 합리적인 해석에 의해서만 제한되는 것으로 가정된다.Although the present disclosure has been described in terms of one or more specific embodiments, it will be understood that other embodiments of the present disclosure may be made without departing from the scope of the present disclosure. Accordingly, it is assumed that this disclosure is limited only by the appended claims and their reasonable interpretation.
Claims (13)
지지 부재; 및
상기 지지 부재에 배치된 복수의 센서 유닛들
을 포함하고, 상기 센서 유닛들 각각은:
복수의 적층물들(laminations)을 갖는 접힌 연성 기판(folded flex board) - 상기 접힌 연성 기판은 애퍼처를 규정함 -;
센서가 상기 애퍼처 위에 위치되도록 상기 접힌 연성 기판에 배치된 상기 센서;
상기 접힌 연성 기판에 배치된 디지타이저; 및
상기 접힌 연성 기판에 배치된 필드 프로그래머블 게이트 어레이(field programmable gate array)
를 포함하는 것인, 카메라 시스템.In the camera system,
support member; and
A plurality of sensor units disposed on the support member
Including, each of the sensor units:
a folded flex board having a plurality of laminations, the folded flex board defining an aperture;
the sensor disposed on the folded flexible substrate such that the sensor is positioned over the aperture;
a digitizer disposed on the folded flexible substrate; and
A field programmable gate array disposed on the folded flexible substrate
To include, the camera system.
상기 시스템은 3개의 상기 센서 유닛들을 포함하는 것인, 카메라 시스템.According to claim 1,
wherein the system includes three of the sensor units.
상기 시스템은 6개의 상기 센서 유닛들을 포함하는 것인, 카메라 시스템.According to claim 1,
The camera system of claim 1, wherein the system includes six of the sensor units.
상기 센서는 시간 지연 적분 센서(time delay integration sensor)인 것인, 카메라 시스템.According to claim 1,
The camera system, wherein the sensor is a time delay integration sensor.
상기 센서는 1536개의 픽셀을 이미징하는 것인, 카메라 시스템.According to claim 1,
The camera system of claim 1, wherein the sensor images 1536 pixels.
2개의 상기 센서 유닛들은 5 mm 내지 7 mm의 거리만큼 이격되는 것인, 카메라 시스템.According to claim 1,
The camera system, wherein the two sensor units are spaced apart by a distance of 5 mm to 7 mm.
상기 센서를 위한 랜드 그리드 어레이(land grid array)는 1 mm의 피치를 갖는 것인, 카메라 시스템.According to claim 1,
A camera system, wherein a land grid array for the sensor has a pitch of 1 mm.
상기 센서 유닛들과 전자 통신하는 프로세서를 더 포함하고, 상기 프로세서는 상기 센서들로부터의 이미지들을 스티치(stitch)하도록 구성되는 것인, 카메라 시스템.According to claim 1,
and a processor in electronic communication with the sensor units, wherein the processor is configured to stitch images from the sensors.
지지 부재에 배치된 복수의 센서 유닛들을 사용해 웨이퍼를 이미징하는 단계
를 포함하고, 상기 센서 유닛들 각각은:
복수의 적층물들을 갖는 접힌 연성 기판 - 상기 접힌 연성 기판은 애퍼처를 규정함 -;
센서가 상기 애퍼처 위에 위치되도록 상기 접힌 연성 기판에 배치된 상기 센서;
상기 접힌 연성 기판에 배치된 디지타이저; 및
상기 접힌 연성 기판에 배치된 필드 프로그래머블 게이트 어레이
를 포함하는 것인, 방법.in the method,
Imaging a wafer using a plurality of sensor units disposed on a support member.
Including, each of the sensor units:
a folded flexible substrate having a plurality of stacks, the folded flexible substrate defining an aperture;
the sensor disposed on the folded flexible substrate such that the sensor is positioned over the aperture;
a digitizer disposed on the folded flexible substrate; and
A field programmable gate array disposed on the folded flexible substrate
To include, the method.
상기 센서 유닛들과 전자 통신하는 프로세서를 사용하여 상기 센서들로부터의 이미지들을 스티치하는 단계를 더 포함하는, 방법.According to claim 10,
stitching images from the sensors using a processor in electronic communication with the sensor units.
3개의 상기 센서 유닛들이 상기 지지 부재에 배치되는 것인, 방법.According to claim 10,
wherein three of the sensor units are disposed on the support member.
6개의 상기 센서 유닛들이 상기 지지 부재에 배치되는 것인, 방법.According to claim 10,
and wherein six of the sensor units are disposed on the support member.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862767961P | 2018-11-15 | 2018-11-15 | |
US62/767,961 | 2018-11-15 | ||
US16/379,900 | 2019-04-10 | ||
US16/379,900 US10724964B1 (en) | 2019-04-10 | 2019-04-10 | Multi-sensor tiled camera with flexible electronics for wafer inspection |
PCT/US2019/061579 WO2020102612A1 (en) | 2018-11-15 | 2019-11-15 | Multi-sensor tiled camera with flexible electronics for wafer inspection |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210077780A KR20210077780A (en) | 2021-06-25 |
KR102518210B1 true KR102518210B1 (en) | 2023-04-04 |
Family
ID=70730897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020217017725A Active KR102518210B1 (en) | 2018-11-15 | 2019-11-15 | Multi-Sensor Tiled Camera with Flexible Electronics for Wafer Inspection |
Country Status (5)
Country | Link |
---|---|
KR (1) | KR102518210B1 (en) |
CN (1) | CN113039633B (en) |
IL (1) | IL282680B2 (en) |
TW (1) | TWI812813B (en) |
WO (1) | WO2020102612A1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130194445A1 (en) | 2012-02-01 | 2013-08-01 | Kla-Tencor Corporation | Integrated Multi-Channel Analog Front End And Digitizer For High Speed Imaging Applications |
US20180059033A1 (en) | 2016-08-29 | 2018-03-01 | Kla-Tencor Corporation | Apparatus for High-Speed Imaging Sensor Data Transfer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8638109B2 (en) * | 2009-12-31 | 2014-01-28 | Mapper Lithography Ip B.V. | Capacitive sensing system with differential pairs |
US9426400B2 (en) * | 2012-12-10 | 2016-08-23 | Kla-Tencor Corporation | Method and apparatus for high speed acquisition of moving images using pulsed illumination |
KR102136845B1 (en) * | 2013-09-16 | 2020-07-23 | 삼성전자 주식회사 | Stack type image sensor and fabrication method thereof |
CN104835162A (en) * | 2015-05-12 | 2015-08-12 | 李鹏飞 | SoC_FPGA-based flexible intelligent machine vision detection system |
CN204810392U (en) * | 2015-06-17 | 2015-11-25 | 深圳市得意自动化科技有限公司 | Industry camera |
-
2019
- 2019-11-15 KR KR1020217017725A patent/KR102518210B1/en active Active
- 2019-11-15 IL IL282680A patent/IL282680B2/en unknown
- 2019-11-15 CN CN201980073213.8A patent/CN113039633B/en active Active
- 2019-11-15 TW TW108141667A patent/TWI812813B/en active
- 2019-11-15 WO PCT/US2019/061579 patent/WO2020102612A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130194445A1 (en) | 2012-02-01 | 2013-08-01 | Kla-Tencor Corporation | Integrated Multi-Channel Analog Front End And Digitizer For High Speed Imaging Applications |
US20180059033A1 (en) | 2016-08-29 | 2018-03-01 | Kla-Tencor Corporation | Apparatus for High-Speed Imaging Sensor Data Transfer |
Also Published As
Publication number | Publication date |
---|---|
WO2020102612A1 (en) | 2020-05-22 |
KR20210077780A (en) | 2021-06-25 |
IL282680B2 (en) | 2025-02-01 |
IL282680B1 (en) | 2024-10-01 |
CN113039633A (en) | 2021-06-25 |
CN113039633B (en) | 2022-08-16 |
IL282680A (en) | 2021-06-30 |
TWI812813B (en) | 2023-08-21 |
TW202034419A (en) | 2020-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6823131B2 (en) | Inspection system | |
EP2758994B1 (en) | Interposer based imaging sensor for high-speed image acquisition and inspection systems | |
US7714996B2 (en) | Automatic inspection system for flat panel substrate | |
US7782452B2 (en) | Systems and method for simultaneously inspecting a specimen with two distinct channels | |
US11428642B2 (en) | Scanning scatterometry overlay measurement | |
JP7094782B2 (en) | Electron beam inspection device and electron beam inspection method | |
KR102253085B1 (en) | Device for high-speed imaging sensor data transmission | |
KR20140143843A (en) | Systems and methods for sample inspection and review | |
KR102580562B1 (en) | Differential interference contrast scanning in imaging system design | |
KR20180138179A (en) | Polarized image obtaining apparatus, pattern inspecting apparatus, polarized image obtaining method and pattern inspecting method | |
KR102790734B1 (en) | Design-to-wafer image correlation by combining information from multiple acquisition channels | |
KR102518210B1 (en) | Multi-Sensor Tiled Camera with Flexible Electronics for Wafer Inspection | |
KR102621488B1 (en) | Design support inspection for DRAM and 3D NAND devices | |
US10724964B1 (en) | Multi-sensor tiled camera with flexible electronics for wafer inspection | |
KR102509235B1 (en) | Minimize field size to reduce unwanted stray light | |
TWI851819B (en) | System and method for semiconductor inspection, and non-transitory computer readable medium | |
TWI851864B (en) | Systems and methods for semiconductor wafer inspection, and related non-transitory computer-readable storage media | |
CN117015793A (en) | Image contrast metric for deriving and improving imaging conditions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0105 | International application |
Patent event date: 20210609 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PG1501 | Laying open of application | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220906 Comment text: Request for Examination of Application |
|
PA0302 | Request for accelerated examination |
Patent event date: 20220906 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20221221 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230310 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20230331 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20230331 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |