[go: up one dir, main page]

KR102516440B1 - 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR102516440B1
KR102516440B1 KR1020207020121A KR20207020121A KR102516440B1 KR 102516440 B1 KR102516440 B1 KR 102516440B1 KR 1020207020121 A KR1020207020121 A KR 1020207020121A KR 20207020121 A KR20207020121 A KR 20207020121A KR 102516440 B1 KR102516440 B1 KR 102516440B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
semiconductor light
emitting device
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020207020121A
Other languages
English (en)
Other versions
KR20200106039A (ko
Inventor
박창서
심봉주
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20200106039A publication Critical patent/KR20200106039A/ko
Application granted granted Critical
Publication of KR102516440B1 publication Critical patent/KR102516440B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H01L27/156—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L33/38—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 디스플레이 장치 및 이의 제조방법에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다. 본 발명에 따른 디스플레이 장치는, 기판 및 상기 기판 상에서 돌출되는 격벽을 구비하며, 일 방향을 따라 순차적으로 배치되는 복수의 셀들; 상기 복수의 셀들의 각각에 수용되는 반도체 발광소자; 및 상기 셀들 각각의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 반도체 발광소자와 전기적으로 연결되는 제1전극을 포함하고, 상기 셀들 각각의 바닥은 상기 복수의 전극라인에 의하여 덮이는 제1영역과, 상기 전극라인의 사이에 형성되는 제2영역을 구비하는 것을 특징으로 한다.

Description

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
본 발명은 디스플레이 장치 및 이의 제조방법에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 플렉서블의 정도가 약하다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광소자를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.
그러나, 반도체 발광소자를 이용한 디스플레이의 경우에 대화면의 디스플레이 장치의 구현이 어려운 문제가 있다. 따라서, 반도체 발광소자를 이용한 디스플레이에서 대화면의 디스플레이 장치를 구현할 수 있는 제조공정이 착안 될 수 있다.
본 발명의 일 목적은 새로운 구조를 갖는 디스플레이 장치를 구현하기 위한 것이다.
본 발명의 다른 일 목적은 디스플레이 장치를 구현하는 새로운 제조공정을 제공하기 위한 것이다.
본 발명의 다른 일 목적은 성장된 반도체 발광소자를 배선기판으로 전사하는 과정에서, 전사 공정을 줄이고, 전사 정밀도를 향상시킬 수 있는 새로운 제조공정을 제공하기 위한 것이다.
본 발명에 따른 디스플레이 장치는, 기판 및 상기 기판 상에서 돌출되는 격벽을 구비하며, 일 방향을 따라 순차적으로 배치되는 복수의 셀들; 상기 복수의 셀들의 각각에 수용되는 반도체 발광소자; 및 상기 셀들 각각의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 반도체 발광소자와 전기적으로 연결되는 제1전극을 포함하고, 상기 셀들 각각의 바닥은 상기 복수의 전극라인에 의하여 덮이는 제1영역과, 상기 전극라인의 사이에 형성되는 제2영역을 구비하는 것을 특징으로 한다.
실시 예에 있어서, 상기 제1 전극이 외부전극과 전기장을 형성하도록 상기 기판은 유전체층을 더 포함하는 것을 특징으로 한다.
실시 예에 있어서, 상기 전기장은, 상기 셀들 각각의 내부에서, 상기 전극라인의 사이에 형성된 상기 제2 영역을 통하여 형성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 셀들에 구비된 상기 격벽은, 상기 셀들 각각에 배치된 상기 제1 전극의 적어도 일부를 덮도록 형성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 격벽은 폴리머(polymer) 재질로 이루어지며, 상기 전기장은, 상기 격벽에 의하여 상기 셀들 각각의 내부에서 형성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 격벽의 적어도 일부는, 상기 제1 전극의 적어도 일부를 덮도록 형성되고, 상기 격벽의 나머지 일부는, 상기 유전체층을 덮도록 형성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 제2 영역은, 복수의 슬릿(slit)을 구비하며, 상기 복수의 슬릿은, 상기 제1 전극에 구비된 상기 복수의 전극라인에 의하여 구획되는 것을 특징으로 한다.
실시 예에 있어서, 상기 셀들 내부에 각각 수용되는, 상기 반도체 발광소자는, 제1 도전형 전극 및 제2 도전형 전극; 상기 제1 도전형 전극이 배치되는 제1 도전형 반도체층; 상기 제1 도전형 반도체층과 오버랩되며, 상기 제2 도전형 전극이 배치되는 제2 도전형 반도체층; 및 상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제1 도전형 전극은 상기 제1 전극을 마주보도록 배치되는 것을 특징으로 한다.
실시 예에 있어서, 상기 반도체 발광소자는, 상기 제1 전극과 외부전극이 형성하는 전기장에 의하여 상기 셀들에 수용되는 것을 특징으로 한다.
실시 예에 있어서, 상기 제2 도전형 전극의 적어도 일부에 배치되며, 상기 제1 전극과 교차하는 방향으로 연장되는 실시 예에 있어서, 상기 기판은 일면 및 타면을 구비하고, 상기 기판 상에 상기 제1 전극이 배치되고, 상기 기판은 제3 전극을 포함하며, 상기 기판의 일 측에는 상기 기판을 관통하는 비아홀이 형성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 제2 전극 및 상기 제2 도전형 전극은 상기 비아홀을 통하여 상기 제3 전극과 전기적으로 연결되는 것을 특징으로 한다.
실시 예에 있어서, 상기 기판은 일면 및 타면을 구비하고, 상기 기판 상에 상기 제1 전극이 배치되고, 상기 기판은 제3 전극을 포함하며, 상기 셀들 각각에는, 상기 제1 전극 및 제3 전극에 의하여 전기장이 형성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 복수의 셀들은 매트릭스 구조로 배열되고, 상기 복수의 전극라인은 이웃한 셀들로 연장되는 것을 특징으로 한다.
실시 예에 있어서, 상기 격벽과 상기 반도체 발광소자 사이에는 절연물질이 채워지는 것을 특징으로 한다. 실시 예에 있어서, 상기 복수의 전극 라인은 같은 전기적 극성을 가지며, 상기 제3 전극은 상기 복수의 전극 라인과 반대되는 극성을 가지는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치는, 배선 전극을 통하여 형성되는 전기장을 이용하여, 반도체 발광소자를 전사시킴으로써, 반도체 발광소자를 정위치에 조립할 수 있어, 조립 효율을 높일 수 있다.
또한, 본 발명에 따른 디스플레이 장치는, 별도의 마스킹 과정 없이도, 전기장을 활용하여, 적색, 녹색 및 청색 반도체 발광소자들을 선택적으로 전사할 수 있어, 전사 공정 효율을 높일 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 C-C를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10 및 도 11은 본 발명에 따른 새로운 구조의 디스플레이 장치를 설명하기 위한 개념도들이다.
도 12은 본 발명에 따른 반도체 발광소자를 설명하기 위한 개념도이다.
도 13, 도 14a, 도 14b 및 도 15는 다른 예에 따른 디스플레이 장치를 설명하기 위한 개념도들이다.
도 16a 및 도 16b는 본 발명에 따른 디스플레이 장치에서, 반도체 발광소자를 전사하는 과정을 설명하기 위한 개념도들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
이하에서는, 첨부된 도면과 함께, 본 발명에 따른 반도체 발광소자를 이용한 디스플레이 장치에 대하여 보다 구체적으로 살펴보도록 한다. 도 10 및 도 11은 본 발명에 따른 새로운 구조의 디스플레이 장치를 설명하기 위한 개념도들이고, 도 12는 본 발명에 따른 반도체 발광소자를 설명하기 위한 개념도이다.
도 10 및 도 11의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(1000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치(1000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
디스플레이 장치(1000)는 기판(1010), 제1전극(1020), 복수의 반도체 발광 소자(1050), 상기 복수의 반도체 발광소자(1050)를 수용하는 셀들(1070), 및 제2 전극(1040)을 포함한다. 여기에서, 제1 전극(1020) 및 제2 전극(1040)은 각각 복수의 전극 라인들을 포함할 수 있다.
기판(1010)은 제1전극(1020)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 플렉서블이 아닌 디스플레이나, 사이니지로 구현될 수 있으며, 따라서 기판(1010)은 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능하다.
한편, 도시된 것과 같이, 기판(1010)은, 제1 전극(1020)이 외부전극(또는 기판상에 포함되는 제3 전극(미도시됨))과 전기장을 형성하도록 하는 유전체층(1010a)을 더 포함한다.
유전체층(1010a)은, 유전체층(1010a)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다.
이와 다르게, 유전체층(1010a)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(1010a)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 기판은, 유전체층(1010a)과 적층되는, 베이스 기판(1010c)을 더 포함할 수 있다, 이 경우, 베이스 기판(1010c)은, 절연성이 있는 재질로 이루어질 수 있다.
나아가, 본 발명에 따른 디스플레이 장치는, 기판(1010) 상에서 돌출되는 격벽(1071)을 구비하는 복수의 셀들(1070)을 포함한다. 셀들(1070)은, 일방향을 따라 순차적으로 배치되며, 도시와 같이, 매트릭스 구조를 이룬다.
셀들(1070)은 폴리머(polymer) 재질로 이루어질 수 있으며, 적어도 일부는, 제1 전극(1020)의 일부를 덮도록 이루어진다. 또한, 셀들(1070)을 이루는 격벽은, 이웃하는 셀들과 공유되도록 이루어진다.
셀들(1070)의 내부는, 도시와 같이, 반도체 발광소자(1050)를 수용하는 홀(1072)을 구비하며, 홀(1072)의 형상은 반도체 발광소자(1050)의 형상과 동일 또는 유사할 수 있다. 도시와 같이 반도체 발광소자(1050)가 사각형상인 경우, 홀(1072)은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들(1070) 내부에 형성된 홀(1072)은, 원형으로 이루어질 수 있다.
나아가, 셀들 각각은, 단일의 반도체 발광소자(1050)를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자(1050)가 수용된다. 셀들(1070) 내부에 형성된 홀(1072)의 크기는, 각 셀들에, 하나의 반도체 발광소자가 안착되도록, 반도체 발광소자의 크기와 동일하거나, 반도체 발광소자의 크기 대비 20% 내로 클 수 있다.
한편, 제1 전극(1020)은 각각의 셀들의 바닥에 배치되는 복수의 전극라인(1020a, 1020b)을 구비하며, 반도체 발광소자(1050)와 전기적으로 연결된다. 제1 전극(1020)을 이루는, 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
도시와 같이, 하나의 반도체 발광소자(1050)는 복수의 전극라인(1020a, 1020b)과 전기적으로 연결된다.
또한, 복수의 전극라인(1020a, 1020b)은 서로 이격 배치되도록 이루어진다.
상기 복수의 전극라인(1020a, 1020b)은, 유전체층(1010a) 상에 배치된다. 상기 복수의 전극라인(1020a, 1020b)의 적어도 일부(1020a-2, 1020b-2)에는 격벽(1071)의 적어도 일부가 적층될 수 있다.
즉, 셀들(1070)에 구비된 격벽(1071)은, 상기 셀들 각각에 배치된 상기 제1 전극(1020)의 적어도 일부(1020a-2, 1020b-2)를 덮도록 형성될 수 있다.
또한, 상기 제1 전극(1020)의 나머지 일부(1020a-1, 1020b-1)에는 반도체 발광소자(1050)가 배치될 수 있다.
한편, 이러한, 복수의 전극라인(1020a, 1020b)에 의하여, 셀들(1070) 각각의 바닥은 상기 복수의 전극라인(1020a, 1020b)에 의하여 덮이는 제1영역(1010a-1)과 상기 복수의 전극라인(1020a, 1020b)의 사이에 형성되는 제2영역(1010a-2)을 구비한다. 나아가, 상기 셀들(1070)은, 상기 격벽(1071)에 의하여 덮이는 제3 영역(1010a-3)을 더 포함할 수 있다.
이와 같이, 격벽(1071)의 적어도 일부는, 상기 제1 전극(1020)의 적어도 일부를 덮도록 형성되고, 상기 격벽(1071)의 나머지 일부는, 상기 유전체층(1010a)을 덮도록 형성될 수 있다.
위에서 살펴본 구조를 갖는 디스플레이 장치는, 셀들 내부에 형성된 제2 영역(1010a-2)을 통하여, 제1 전극(1020)과 외부 전극 사이에 전기장이 형성됨으로써, 상기 셀들 내부로 반도체 발광소자(1050)가 삽입되도록 한다.
도시와 같이, 제2 영역(1010a-2)은, 적어도 하나의 슬릿(slit)을 구비하며, 상기 적어도 하나의 슬릿은, 상기 제1 전극(1020)에 구비된 상기 복수의 전극라인(1020a, 1020b)에 의하여 구획된다.
도시에서는, 셀 내부에 배치된 전극라인이 2개인 경우를 예를 들었기에, 슬릿의 개수는 1개로 보여진다. 그러나, 셀 내부에 배치된 서로 이격된 전극라인이 3개인 경우, 슬릿의 개수는 2개 일수 있다.
이와 같이, 슬릿의 개수는, 셀 내부에 배치된 서로 이격된 전극 라인의 개수n에서, 하나를 뺀 값일 수 있다.
한편, 반도체 발광소자(1050)에 형성된 도전형 전극은, 제1 전극(1020)과 외부전극(또는 기판상에 포함되는 제3 전극(미도시됨)) 사이에 형성된 전기장과 형성되는 인력에 의하여, 셀들 각각의 내부로 위치하도록 유도될 수 있다. 이와 같이, 전기장은, 상기 격벽에 의하여 상기 셀들 각각의 내부에서 형성될 수 있다.
상기 반도체 발광소자는, 상기 제1 전극과 외부전극이 형성하는 전기장에 의하여 상기 셀들에 수용된다.
한편, 위에서 살펴본 외부 전극은, 반도체 발광소자를 기판(1010)에 배치하는 과정(또는 전사과정)에서, 유전체층(1010a)층 아래에 적층되어 존재할 수 있다. 그리고, 이러한 외부 전극은, 반도체 발광소자의 전사가 완료되면, 기판으로부터 제거될 수 있다.
또한, 이와 다르게, 외부 전극은, 반도체 발광소자의 전사가 완료된 경우에도 존재할 수 있다. 이 경우, 외부 전극은, 도 13에 도시된 것과 같이, 유전체층(1010a)과 베이스 기판(1010c) 사이에 위치할 수 있다. 이에 대해서는 뒤에서 보다 구체적으로 설명하기로 한다.
한편, 본 발명에 따른 반도체 발광소자는, 도 12에 도시된 것과 같이, 제1도전형 전극(1052)과, 제1도전형 전극(1052)이 형성되는 제1도전형 반도체층(1053)과, 제1도전형 반도체층(1053) 상에 형성된 활성층(1054)과, 상기 활성층(1054) 상에 형성된 제2도전형 반도체층(1055) 및 제2도전형 반도체층(1055)에 형성되는 제2도전형 전극(1056)을 포함한다.
상기 제1도전형 반도체층(1053)과 제2도전형 반도체층(1055)은 서로 오버랩되며, 제2도전형 반도체층(1055)의 상면에 제2도전형 전극(1056)이 배치되고, 상기 제1도전형 반도체층(1053)의 하면에 제1도전형 전극(1052)이 배치된다. 이 경우에, 제2도전형 반도체층(1055)의 상면은 상기 제1도전형 반도체층(1053)과 가장 먼 제2도전형 반도체층(1055)의 일면이며, 상기 제1도전형 반도체층(1053)의 하면은 상기 제2도전형 반도체층(1055)과 가장 먼 제1도전형 반도체층(1053)의 일면이 될 수 있다. 이와 같이, 상기 제1도전형 전극(1052) 및 제2도전형 전극(1056)은 상기 제1도전형 반도체층(1053)과 상기 제2도전형 반도체층(1055)을 사이에 두고 상하에 각각 배치된다.
보다 구체적으로, 상기 제1도전형 전극(1052) 및 제1도전형 반도체층(1053)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(1056) 및 제2도전형 반도체층(1055)은 각각 n형 전극 및 n형 반도체층이 될 수 있다. 이 경우, p형 전극은 제1전극(1020)과 전기적으로 연결될 수 있고, n형 전극은 제2전극(1040)과 전기적으로 연결될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
이와 같이, 상기 제1 도전형 전극(1052)은, 상기 제1 전극(1020)과 마주보도록 배치되어, 제1 전극(1020)을 이루는 복수의 전극 라인(1020a 1020b)의 적어도 일부를 덮도록 이루어진다.
한편, 제2 전극(1040)은, 제1 전극과 교차하는 방향으로 연장되어, 반도체 발광소자의 제2 도전형 전극(1056)과 전기적으로 연결된다.
도시된 것과 같이, 제2 전극(1040)은 전극라인(1040b) 및 전극라인(1040b) 에서 반도체 발광소자를 향하여 연장되는 연결 전극(1040a)을 포함할 수 있다.
또한, 이와 다르게, 제2 전극(1040)은 전극라인으로만 구성되는 것이 가능하며, 이 경우, 제2 전극(1040)의 적어도 일부는, 제2 도전형 전극(1056)의 적어도 일부를 덮도록 이루어진다. 한편, 제2 전극(1040)의 적어도 일부는 투명 전극으로 이루어질 수 있다.
또한, 제2 전극(1040)을 이루는 전극라인은, 도시와 같이, 격벽(1071)의 적어도 일부를 덮도록 형성될 수 있다.
도시와 같이, 상기 반도체 발광 소자들의 사이에는, 제1전극(1020)의 길이 방향과 교차하는 방향으로 배치되고, 상기 반도체 발광 소자(1050)와 전기적으로 연결된 복수의 제2전극(1040)이 위치한다.
한편, 도 11에 도시된 것과 같이, 셀(1070) 내부에는, 절연물질(1073)이 채워질 수 있다. 즉, 격벽(1071)과 반도체 발광소자(1050) 사이에는 절열물질(1073)로 위치할 수 있다.
한편, 격벽(1071)의 높이 및 배선기판(1050) 상에 배치된 반도체 발광소자(1050)의 높이는 동일하게 형성될 수 있다. 이는, 제2 전극(1040)을 이루는 전극라인(1040b)의 배치를 위함이다.
나아가, 디스플레이 장치(1000)는, 복수의 반도체 발광소자(1050)의 일면에 형성되는 형광체층(1080)을 더 구비할 수 있다. 예를 들어, 반도체 발광 소자(1050)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(1080)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(1080)은 개별 화소를 구성하는 적색 형광체(1081) 또는 녹색 형광체(1082)가 될 수 있다. 즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(1081)가 적층 될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(1082)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(1020)을 이루는 라인을 따라 하나의 색상의 형광체가 적층 될 수 있다. 셀들 상에는, 제1 전극을 이루는 전극라인이 연장되는 방향을 따라 배치된 셀들을 기준으로 동일한 하나의 색상에 해당하는 형광체가 적층될 수 있다. 제1 전극이 연장되는 방향으로 열을 이루는 셀들에는, 하나의 색상에 해당하는 형광체층이 배치된다. 한편, 제2전극(1040)이 연장되는 방향으로는, 적색(R), 녹색(G) 및 청색(B)에 해당하는 반도체 발광소자가 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(1050)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.
한편, 이러한 형광체층(1080)의 대비비(Contrast) 향상을 위하여 디스플레이 장치는 각각의 형광체들의 사이에 배치되는 블랙 매트릭스(1091)를 더 포함할 수 있다. 상기 블랙 매트릭스(1091)는 형광체 도트 사이에 갭을 만들고, 흑색 물질이 상기 갭을 채우는 형태로 형성될 수 있다. 이를 통하여 블랙 매트릭스(1091)는 외광반사를 흡수함과 동시에 명암의 대조를 향상시킬 수 있다.
이러한 블랙 매트릭스(1091)는, 형광체층(1080)이 적층된 방향인 제1전극(1020)을 따라 각각의 형광체층들의 사이에 위치한다. 이 경우에, 청색 반도체 발광 소자(1051)에 해당하는 위치에는 형광체층이 형성되지 않으나, 블랙 매트릭스(1091)는 상기 형광체층이 없는 공간을 사이에 두고(또는 청색 반도체 발광 소자(1051c)를 사이에 두고) 양측에 각각 형성될 수 있다.
이상에서 살펴본 것과 같이, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자를 수용하는 셀 및 각 셀에 구비되는 복수의 전극라인을 포함하는 구조를 통하여, 반도체 발광소자를 배선기판에 상에 효율적으로 전사할 수 있다.
이상에서는, 외부 전극이 배선기판에 포함되지 않은 구조에 대하여 살펴보았다. 본원발명은, 반도체 발광소자를 배선기판에 전사하기 위하여, 외부전극과, 배선기판에 구비된 제1 전극(1020) 사이에 형성되는 전기장을 이용한다. 이 경우, 외부전극은, 앞선 실시 예들에서 살펴본 것과 같이, 반도체 발광소자 전사 과정에서 활용하고, 추후, 최종 디스플레이 장치에서는 제거되어 존재하지 않을 수 있다. 이 경우, 배선기판은, 유전체층(1010a) 및 베이스 기판(1010b)을 포함할 수 있다.
또한, 본원발명에서는, 반도체 발광소자가 배선기판으로 전사가 모두되더라도, 외부전극을 배선기판상에 그대로 배치함으로써, 추가 전극으로 활용할 수 있다. 이하에서는, 첨부된 도면과 함께, 외부전극인 제3 전극을 포함하는 디스플레이 장체이 대하여 첨부된 도면과 함께, 보다 구체적으로 살펴본다. 도 13, 도 14a, 도 14b 및 도 15는 다른 예에 따른 디스플레이 장치를 설명하기 위한 개념도들이다.
기판(1010)은 제1전극(1020)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 플렉서블이 아닌 디스플레이나, 사이니지로 구현될 수 있으며, 따라서 기판(1010)은 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능하다.
한편, 도시된 것과 같이, 기판(1010)은, 제1 전극(1020)이 배치되는 유전체층(1010a), 유전체층(1010a)과 오버랩 되는 베이스 기판(1010b) 및 유전체층과(10 10a)과 베이스 기판(1010b) 사이에 배치되는 제3 전극층(또는 제3 전극, 1010c)을 포함할 수 있다.
유전체층(1010a)은, 유전체층(1010a)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다.
이와 다르게, 유전체층(1010a)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(1010a)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
유전체층(1010a)은 제1 전극(1020a) 과 제3 전극(1030c) 사이 배치되어, 제1 전극(1020a) 과 제3 전극(1030c)에 의하여 형성되는 전기장의 통로역할을 할 수 있다.
한편, 제1 전극(1020a) 과 제3 전극(1030c)에 의하여 형성되는 전기장은, 반도체 발광소자를 전사하는 경우, 외부에서 인가되는 전압에 의하여 형성되며, 반도체 발광소자의 전사가 완료된 경우에는, 절연되도록 이루어진다.
나아가, 베이스 기판(1010c)은, 절연성이 있는 재질로 이루어질 수 있다.
또한, 제3 전극(1030c)은 면전극으로 이루어지며, 경우에 따라, 유전체층의 넓이와 같거나 더 클 수 있다.
나아가, 본 발명에 따른 디스플레이 장치는, 기판(1010) 상에서 돌출되는 격벽(1071)을 구비하는 복수의 셀들(1070)을 포함한다. 셀들(1070)은, 일방향을 따라 순차적으로 배치되며, 도시와 같이, 매트릭스 구조를 이룬다.
셀들(1070)은 폴리머(polymer) 재질로 이루어질 수 있으며, 적어도 일부는, 제1 전극(1020)의 일부를 덮도록 이루어진다. 또한, 셀들(1070)을 이루는 격벽은, 이웃하는 셀들과 공유되도록 이루어진다.
셀들(1070)의 내부는, 도시와 같이, 반도체 발광소자(1050)를 수용하는 홀(1072)을 구비하며, 홀(1072)의 형상은 반도체 발광소자(1050)의 형상과 동일 또는 유사할 수 있다. 도시와 같이 반도체 발광소자(1050)가 사각형상인 경우, 홀(1072)은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들(1070) 내부에 형성된 홀(1072)은, 원형으로 이루어질 수 있다.
나아가, 셀들 각각은, 단일의 반도체 발광소자(1050)를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자(1050)가 수용된다. 셀들(1070) 내부에 형성된 홀(1072)의 크기는, 각 셀들에, 하나의 반도체 발광소자가 안착되도록, 반도체 발광소자의 크기와 동일하거나, 반도체 발광소자의 크기 대비 20% 내로 클 수 있다.
한편, 제1 전극(1020)은 각각의 셀들의 바닥에 배치되는 복수의 전극라인(1020a, 1020b)을 구비하며, 반도체 발광소자(1050)와 전기적으로 연결된다. 제1 전극(1020)을 이루는, 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
도시와 같이, 하나의 반도체 발광소자(1050)는 복수의 전극라인(1020a, 1020b)과 전기적으로 연결된다.
또한, 도 14a에 도시된 것과 같이, 복수의 전극라인(1020a, 1020b)은 서로 이격 배치되도록 이루어진다.
상기 복수의 전극라인(1020a, 1020b)은, 유전체층(1010a) 상에 배치된다. 상기 복수의 전극라인(1020a, 1020b)의 적어도 일부(1020a-2, 1020b-2)에는 격벽(1071)의 적어도 일부가 적층될 수 있다.
즉, 셀들(1070)에 구비된 격벽(1071)은, 상기 셀들 각각에 배치된 상기 제1 전극(1020)의 적어도 일부(1020a-2, 1020b-2)를 덮도록 형성될 수 있다.
또한, 상기 제1 전극(1020)의 나머지 일부(1020a-1, 1020b-1)에는 반도체 발광소자(1050)가 배치될 수 있다.
한편, 이러한, 복수의 전극라인(1020a, 1020b)에 의하여, 셀들(1070) 각각의 바닥은 상기 복수의 전극라인(1020a, 1020b)에 의하여 덮이는 제1영역(1010a-1)과 상기 복수의 전극라인(1020a, 1020b)의 사이에 형성되는 제2영역(1010a-2)을 구비한다. 나아가, 상기 셀들(1070)은, 상기 격벽(1071)에 의하여 덮이는 제3 영역(1010a-3)을 더 포함할 수 있다.
이와 같이, 격벽(1071)의 적어도 일부는, 상기 제1 전극(1020)의 적어도 일부를 덮도록 형성되고, 상기 격벽(1071)의 나머지 일부는, 상기 유전체층(1010a)을 덮도록 형성될 수 있다.
위에서 살펴본 구조를 갖는 디스플레이 장치는, 셀들 내부에 형성된 제2 영역(1010a-2)을 통하여, 제1 전극(1020)과 제3 전극(1010c) 사이에 전기장이 형성됨으로써, 상기 셀들 내부로 반도체 발광소자(1050)가 삽입되도록 한다.
도시와 같이, 제2 영역(1010a-2)은, 적어도 하나의 슬릿(slit)을 구비하며, 상기 적어도 하나의 슬릿은, 상기 제1 전극(1020)에 구비된 상기 복수의 전극라인(1020a, 1020b)에 의하여 구획된다.
도 14a에서는, 셀 내부에 배치된 전극라인이 2개인 경우를 예를 들었기에, 슬릿의 개수는 1개로 보여진다. 그러나, 도 14b에 도시된 것과 같이, 셀 내부에 배치된 서로 이격된 전극라인(1020a, 1020b, 1020c)이 3개인 경우, 슬릿의 개수는 2개 일수 있다.
즉, 하나의 셀 내에서, 제1 전극(1020)이 서로 이격된 세개의 전극라인인(1020a, 1020b, 1020c)으로 이루어진 경우, 셀 바닥은, 전극라인에 의해 덮이지 않은 2개의 영역을 포함할 수 있고, 이러한 영역은 슬릿으로 명명될 수 있다. 이와 같이, 슬릿의 개수는, 셀 내부에 배치된 서로 이격된 전극 라인의 개수n에서, 하나를 뺀 값일 수 있다.
한편, 반도체 발광소자(1050)에 형성된 도전형 전극은, 제1 전극(1020)과 제3 전극(1010c) 사이에 형성된 전기장과 형성되는 인력에 의하여, 셀들 각각의 내부로 위치하도록 유도될 수 있다. 이와 같이, 전기장은, 상기 격벽에 의하여 상기 셀들 각각의 내부에서 형성될 수 있다.
상기 반도체 발광소자는, 상기 제1 전극과 외부전극이 형성하는 전기장에 의하여 상기 셀들에 수용된다.
한편, 본 발명에 따른 반도체 발광소자는, 도 12에 도시된 것과 같이, 제1도전형 전극(1052)과, 제1도전형 전극(1052)이 형성되는 제1도전형 반도체층(1053)과, 제1도전형 반도체층(1053) 상에 형성된 활성층(1054)과, 상기 활성층(1054) 상에 형성된 제2도전형 반도체층(1055) 및 제2도전형 반도체층(1055)에 형성되는 제2도전형 전극(1056)을 포함한다.
상기 제1도전형 반도체층(1053)과 제2도전형 반도체층(1055)은 서로 오버랩되며, 제2도전형 반도체층(1055)의 상면에 제2도전형 전극(1056)이 배치되고, 상기 제1도전형 반도체층(1053)의 하면에 제1도전형 전극(1052)이 배치된다. 이 경우에, 제2도전형 반도체층(1055)의 상면은 상기 제1도전형 반도체층(1053)과 가장 먼 제2도전형 반도체층(1055)의 일면이며, 상기 제1도전형 반도체층(1053)의 하면은 상기 제2도전형 반도체층(1055)과 가장 먼 제1도전형 반도체층(1053)의 일면이 될 수 있다. 이와 같이, 상기 제1도전형 전극(1052) 및 제2도전형 전극(1056)은 상기 제1도전형 반도체층(1053)과 상기 제2도전형 반도체층(1055)을 사이에 두고 상하에 각각 배치된다.
보다 구체적으로, 상기 제1도전형 전극(1052) 및 제1도전형 반도체층(1053)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(1056) 및 제2도전형 반도체층(1055)은 각각 n형 전극 및 n형 반도체층이 될 수 있다. 이 경우, p형 전극은 제1전극(1020)과 전기적으로 연결될 수 있고, n형 전극은 제2전극(1040)과 전기적으로 연결될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
이와 같이, 상기 제1 도전형 전극(1052)은, 상기 제1 전극(1020)과 마주보도록 배치되어, 제1 전극(1020)을 이루는 복수의 전극 라인(1020a 1020b)의 적어도 일부를 덮도록 이루어진다.
한편, 제2 전극(1040)은, 제1 전극과 교차하는 방향으로 연장되어, 반도체 발광소자의 제2 도전형 전극(1056)과 전기적으로 연결된다.
도시된 것과 같이, 제2 전극(1040)은 전극라인(1040b) 및 전극라인(1040b) 에서 반도체 발광소자를 향하여 연장되는 연결 전극(1040a)을 포함할 수 있다.
또한, 이와 다르게, 제2 전극(1040)은 전극라인으로만 구성되는 것이 가능하며, 이 경우, 제2 전극(1040)의 적어도 일부는, 제2 도전형 전극(1056)의 적어도 일부를 덮도록 이루어진다. 한편, 제2 전극(1040)의 적어도 일부는 투명 전극으로 이루어질 수 있다.
또한, 제2 전극(1040)을 이루는 전극라인은, 도시와 같이, 격벽(1071)의 적어도 일부를 덮도록 형성될 수 있다.
도시와 같이, 상기 반도체 발광 소자들의 사이에는, 제1전극(1020)의 길이 방향과 교차하는 방향으로 배치되고, 상기 반도체 발광 소자(1050)와 전기적으로 연결된 복수의 제2전극(1040)이 위치한다.
한편, 제2 전극은, 도 15에 도시된 것과 같이, 전극 연결부(1060)를 통하여, 제3 전극(1010c)과 전기적으로 연결될 수 있다. 도시와 같이, 전극 연결부(1060)는 제2 전극(1040)과의 단차를 맞추기 위한, 제1 및 제2 전극 패드(1060a, 1060b)를 포함하고, 유전체층(1010a)에 형성되는 비아홀을 통하여, 제2 전극(1040)이 제3 전극(1010c)과 전기적으로 연결되도록 하는 비아홀 전극(1060c)을 더 포함한다.
비록 도시되지는 않았지만, 제2 전극(1040)은, 제3 전극(1010c)과의 전기적인 연결을 통하여, 제3 전극(1010c)을 통해 구동 드라이버와 전기적으로 연결될 수 있다.
한편, 도 11에 도시된 것과 같이, 셀(1070) 내부에는, 절연물질(1073)이 채워질 수 있다. 즉, 격벽(1071)과 반도체 발광소자(1050) 사이에는 절열물질(1073)로 위치할 수 있다.
한편, 격벽(1071)의 높이 및 배선기판(1050) 상에 배치된 반도체 발광소자(1050)의 높이는 동일하게 형성될 수 있다. 이는, 제2 전극(1040)을 이루는 전극라인(1040b)의 배치를 위함이다.
나아가, 디스플레이 장치(1000)는, 복수의 반도체 발광소자(1050)의 일면에 형성되는 형광체층(1080)을 더 구비할 수 있다. 예를 들어, 반도체 발광 소자(1050)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(1080)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(1080)은 개별 화소를 구성하는 적색 형광체(1081) 또는 녹색 형광체(1082)가 될 수 있다. 즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(1081)가 적층 될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(1082)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(1020)을 이루는 라인을 따라 하나의 색상의 형광체가 적층 될 수 있다. 셀들 상에는, 제1 전극을 이루는 전극라인이 연장되는 방향을 따라 배치된 셀들을 기준으로 동일한 하나의 색상에 해당하는 형광체가 적층될 수 있다. 제1 전극이 연장되는 방향으로 열을 이루는 셀들에는, 하나의 색상에 해당하는 형광체층이 배치된다. 한편, 제2전극(1040)이 연장되는 방향으로는, 적색(R), 녹색(G) 및 청색(B)에 해당하는 반도체 발광소자가 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(1050)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.
한편, 이러한 형광체층(1080)의 대비비(Contrast) 향상을 위하여 디스플레이 장치는 각각의 형광체들의 사이에 배치되는 블랙 매트릭스(1091)를 더 포함할 수 있다. 상기 블랙 매트릭스(1091)는 형광체 도트 사이에 갭을 만들고, 흑색 물질이 상기 갭을 채우는 형태로 형성될 수 있다. 이를 통하여 블랙 매트릭스(1091)는 외광반사를 흡수함과 동시에 명암의 대조를 향상시킬 수 있다.
이러한 블랙 매트릭스(1091)는, 형광체층(1080)이 적층된 방향인 제1전극(1020)을 따라 각각의 형광체층들의 사이에 위치한다. 이 경우에, 청색 반도체 발광 소자(1051)에 해당하는 위치에는 형광체층이 형성되지 않으나, 블랙 매트릭스(1091)는 상기 형광체층이 없는 공간을 사이에 두고(또는 청색 반도체 발광 소자(1051c)를 사이에 두고) 양측에 각각 형성될 수 있다.
이상에서 살펴본 것과 같이, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자를 수용하는 셀 및 각 셀에 구비되는 복수의 전극라인을 포함하는 구조를 통하여, 반도체 발광소자를 배선기판에 상에 효율적으로 전사할 수 있다.
도 16a 및 도 16b는 본 발명에 따른 디스플레이 장치에서, 반도체 발광소자를 전사하는 과정을 설명하기 위한 개념도들이다.
도 16a에 도시된 것과 같이, 본 발명에 따른 디스플레이 장치에서는, 제1 전극(1020a)과 제3 전극(1030c)에 의하여 형성되는 전기장을 통하여, 반도체 발광소자(1050)를 각각의 셀(1070)에 수용시킬 수 있다. 이때, 상기 전기장은 제1 전극(1020a)과 제3 전극(1030c) 사이에 전압을 인가하여, 형성할 수 있다.
한편, 본 발명에 따른 디스플레이 장치에서는, 도 16b에 도시된 것과 같이, 반도체 발광소자를 선택적으로 전사할 수 있다. 적색, 녹색 및 청색에 각각 해당하는 반도체 발광소자를, 선택적으로 전사할 수 있다.
예를 들어, 본 발명에 따른 디스플레이장치 에서는, 적색, 녹색 및 청색 중 어느 하나의 색상에 해당하는 반도체 발광소자가 배치되는 위치에 형성된 제1 전극에만 전압을 인가하여, 해당 전극에서만 전기장이 형성되도록 할 수 있다. 이 경우, 전기장이 형성된 위치에만, 반도체 발광소자가 배치될 수 있다. 이와 같이, 본발명에 따른 디스플레이 장치에서는, 전사하고자 하는 위치에 해당하는 전극이 포함된 셀에만 전기장이 형성되도록 전압을 인가함으로써, 반도체 발광소자를 원하는 위치에 전사시킬 수 있다.
이상에서 살펴본 것과 같이, 본 발명에 따른 디스플레이 장치는, 전기장을 이용하여 반도체 발광소자를 배선기판에 조립시킴으로써, 별도의 마스킹없이도, 서로 다른 색상에 해당하는 반도체 발광소자를 선택적으로 좋립할 수 있다.
한편, 제1 전극(1020a) 과 제3 전극(1030c)에 의하여 형성되는 전기장은, 반도체 발광소자를 전사하는 경우, 외부에서 인가되는 전압에 의하여 형성되며, 반도체 발광소자의 전사가 완료된 경우에는, 제1 전극(1020a) 과 제3 전극(1030c) 상호 절연되도록 이루어진다.
한편, 이상에서 살펴본 실시 예에서는, 각 셀에 포함된 제1 전극의 전극라인들의 형상이 서로 나란하게 배치된 것에 대하여 살펴보았으나, 본 발명은 이러한 형상에 한정되지 않고, 다양하게 확장될 수 있다.
즉, 제1 전극의 전극라인들은, 전기장이 보다 강하게 형성될 수 있도록 하는 다양한 형상으로 배치될 수 있으며, 노치형상, 격자 형성, 원형 형상, 물결 형상 등으로 다양하게 형성될 수 있다.
한편, 본 발명에 따른 셀은, 홀의 형태로도 이루어질 수 있으며, 이 경우, 본 발명에서는, 폴리머층에, 반도체 발광소자의 배치 간격에 상응하는 홀을 형성할 수 있다.
또한, 본 발명에 따른 디스플레이 장치에서는, 반도체 발광소자를 배선기판에 전사하는 과정은, 용액속에서 이루어질 수 있다. 이는 반도체 발광소자가 용액 속에서 부유하고 있는 상태에서, 배선기판에 형성되는 전기장에 의하여 셀 안으로 배치시키기 위함이다. 이때, 본 발명에 따른 디스플레이 장치는, 용액 내에 위치한 반도체 발광소자를, sliding, shaking, agitation, , air flow, 음파, 초음파 등의 다양한 방법으로 셀 근처로 이동시킬 수 있다.
한편, 반도체 발광소자는 dielectric force나 electrostatic force에 의하여 셀 내에 안착하게 된다.
본 발명에 따른 디스플레이 장치는, 배선 전극을 통하여 형성되는 전기장을 이용하여, 반도체 발광소자를 전사시킴으로써, 반도체 발광소자를 정위치에 조립할 수 있어, 조립 효율을 높일 수 있다.
또한, 본 발명에 따른 디스플레이 장치는, 별도의 마스킹 과정 없이도, 전기장을 활용하여, 적색, 녹색 및 청색 반도체 발광소자들을 선택적으로 전사할 수 있어, 전사 공정 효율을 높일 수 있다.

Claims (15)

  1. 유전체층을 구비하는 기판;
    상기 기판 상에서 돌출되는 격벽을 구비하며, 일 방향을 따라 순차적으로 배치되는 복수의 셀들;
    상기 복수의 셀들의 각각에 수용되는 반도체 발광소자;
    상기 셀들 각각의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 반도체 발광소자와 전기적으로 연결되는 제1전극; 및
    상기 유전체층 아래에 배치되는 제3 전극을 포함하고,
    상기 반도체 발광소자는 상기 복수의 전극라인 상에 배치되며,
    상기 복수의 전극 라인은 같은 전기적 극성을 가지는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 셀들 각각의 바닥은 상기 복수의 전극라인에 의하여 덮이는 제1영역과, 상기 전극라인의 사이에 형성되는 제2영역을 포함하는 디스플레이 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 셀들에 구비된 상기 격벽은, 상기 셀들 각각에 배치된 상기 제1 전극의 적어도 일부를 덮도록 형성되는 것을 특징으로 하는 디스플레이 장치.
  5. 삭제
  6. 제4항에 있어서,
    상기 격벽의 적어도 일부는, 상기 제1 전극의 적어도 일부를 덮도록 형성되고,
    상기 격벽의 나머지 일부는, 상기 유전체층을 덮도록 형성되는 것을 특징으로 하는 디스플레이 장치.
  7. 제2항에 있어서,
    상기 제2 영역은, 적어도 하나의 슬릿(slit)을 구비하며,
    상기 적어도 하나의 슬릿은, 상기 제1 전극에 구비된 상기 복수의 전극라인에 의하여 구획되는 것을 특징으로 하는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 셀들 내부에 각각 수용되는, 상기 반도체 발광소자는,
    제1 도전형 전극 및 제2 도전형 전극;
    상기 제1 도전형 전극이 배치되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층과 오버랩되며, 상기 제2 도전형 전극이 배치되는 제2 도전형 반도체층; 및
    상기 제1 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제1 도전형 전극은 상기 제1 전극을 마주보도록 배치되는 것을 특징으로 하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 반도체 발광소자는, 상기 복수의 전극 라인과 상기 제3 전극이 형성하는 전기장에 의하여 상기 셀들에 수용되는 것을 특징으로 하는 디스플레이 장치.
  10. 제8항에 있어서,
    상기 제2 도전형 전극의 적어도 일부에 배치되며, 상기 제1 전극과 교차하는 방향으로 연장되는 전극 라인으로 이루어지는 제2 전극을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 기판의 일 측에는 상기 기판을 관통하는 비아홀이 형성되며,
    상기 제2 전극 및 상기 제2 도전형 전극은 상기 비아홀을 통하여 상기 제3 전극과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 장치.
  12. 삭제
  13. 제1항에 있어서,
    상기 제3 전극은 상기 복수의 전극 라인과 반대 극성을 가지며,
    상기 셀들 각각에는, 상기 복수의 전극 라인과 상기 제3 전극에 의하여 전기장이 형성되는 것을 특징으로 하는 디스플레이 장치.
  14. 삭제
  15. 삭제
KR1020207020121A 2018-02-01 2018-02-01 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 Active KR102516440B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2018/001381 WO2019151550A1 (ko) 2018-02-01 2018-02-01 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200106039A KR20200106039A (ko) 2020-09-10
KR102516440B1 true KR102516440B1 (ko) 2023-03-31

Family

ID=67479365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020121A Active KR102516440B1 (ko) 2018-02-01 2018-02-01 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (5)

Country Link
US (2) US11380657B2 (ko)
EP (1) EP3748679B1 (ko)
KR (1) KR102516440B1 (ko)
CN (1) CN111684601B (ko)
WO (1) WO2019151550A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190393278A1 (en) * 2018-06-26 2019-12-26 Innolux Corporation Display device
KR20220054507A (ko) * 2020-10-23 2022-05-03 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
US20220231209A1 (en) * 2021-01-19 2022-07-21 Innostar Service Inc. Led display
KR20230023886A (ko) * 2021-08-10 2023-02-20 삼성디스플레이 주식회사 표시 장치
TWI777734B (zh) * 2021-08-19 2022-09-11 友達光電股份有限公司 顯示裝置
KR20240033059A (ko) * 2021-09-01 2024-03-12 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법
WO2023032241A1 (ja) * 2021-09-06 2023-03-09 株式会社写真化学 電子デバイス、電子デバイスの製造方法、及び、デバイスチップの移載方法
CN117957660A (zh) * 2021-09-14 2024-04-30 Lg电子株式会社 利用半导体发光器件的显示装置及其制造方法
CN114121684B (zh) * 2022-01-24 2022-04-12 威海艾迪科电子科技股份有限公司 一种半导体封装及其制备方法
WO2023182625A1 (ko) * 2022-03-22 2023-09-28 엘지전자 주식회사 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치
KR20250039988A (ko) * 2022-07-20 2025-03-21 엘지전자 주식회사 디스플레이 장치
WO2024024998A1 (ko) * 2022-07-26 2024-02-01 엘지전자 주식회사 디스플레이 장치
KR20250073189A (ko) * 2022-10-11 2025-05-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
EP2650907B1 (en) 2004-06-04 2024-10-23 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US9305496B2 (en) 2010-07-01 2016-04-05 Semiconductor Energy Laboratory Co., Ltd. Electric field driving display device
CN102971873B (zh) * 2010-07-14 2016-10-26 夏普株式会社 微小物体的配置方法、排列装置、照明装置以及显示装置
KR101948207B1 (ko) 2012-09-24 2019-04-26 삼성디스플레이 주식회사 백색 발광 소자, 이를 포함하는 백색 발광 패널, 백색 발광 패널의 제조 방법, 및 백색 발광 소자를 포함하는 표시 장치
KR102043322B1 (ko) 2013-02-12 2019-11-12 삼성디스플레이 주식회사 발광 다이오드, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR101476687B1 (ko) 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US9367094B2 (en) * 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
KR102227085B1 (ko) * 2014-03-05 2021-03-12 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US9793438B2 (en) * 2014-11-18 2017-10-17 PlayNitride Inc. Light emitting device
KR101803139B1 (ko) 2015-01-27 2017-11-29 한국전자통신연구원 3d 홀로그램 왜곡 보정 방법 및 장치
KR101673259B1 (ko) * 2015-02-17 2016-11-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR101688163B1 (ko) * 2015-03-30 2016-12-20 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102169275B1 (ko) * 2015-08-21 2020-10-23 엘지전자 주식회사 표시장치
JP6547188B2 (ja) 2015-09-17 2019-07-24 国立大学法人名古屋大学 光線過敏検査装置
KR102446768B1 (ko) 2015-12-14 2022-09-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102481524B1 (ko) * 2016-01-11 2022-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20170102782A (ko) * 2016-03-02 2017-09-12 엘지이노텍 주식회사 발광 모듈 및 표시장치
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102673721B1 (ko) 2016-11-07 2024-06-11 삼성전자주식회사 Led 패널 및 그 제조 방법
CN118281036A (zh) * 2017-03-20 2024-07-02 上海显耀显示科技有限公司 通过堆叠微型led的层来制造半导体器件
JP7082273B2 (ja) * 2017-07-21 2022-06-08 日亜化学工業株式会社 発光装置、集積型発光装置および発光モジュール
CN107811153A (zh) 2017-10-25 2018-03-20 定远县和润水产养殖专业合作社 一种增加南美白对虾产量耐水性好饲料

Also Published As

Publication number Publication date
US20220302092A1 (en) 2022-09-22
EP3748679A4 (en) 2021-09-29
WO2019151550A1 (ko) 2019-08-08
US11380657B2 (en) 2022-07-05
CN111684601A (zh) 2020-09-18
EP3748679B1 (en) 2024-06-05
US20200365567A1 (en) 2020-11-19
KR20200106039A (ko) 2020-09-10
CN111684601B (zh) 2023-11-24
EP3748679A1 (en) 2020-12-09
US12074147B2 (en) 2024-08-27

Similar Documents

Publication Publication Date Title
KR102516440B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102760284B1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US9502389B2 (en) Display device using semiconductor light emitting device
US9799634B2 (en) Display device using semiconductor light emitting device
US9082947B2 (en) Display device using semiconductor light emitting device
US9206967B2 (en) Display device using semiconductor light emitting device
KR102802778B1 (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102728384B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20190117413A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102227086B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
CN113519060B (zh) 使用半导体发光元件的显示装置
KR102744633B1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
KR102507072B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102786764B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101761209B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20220123175A1 (en) Display device employing semiconductor light-emitting element and manufacturing method therefor
KR102546499B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102479823B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102328944B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102111461B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR102374262B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20200710

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210121

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220729

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230105

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230328

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230329

End annual number: 3

Start annual number: 1

PG1601 Publication of registration