[go: up one dir, main page]

KR102512480B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102512480B1
KR102512480B1 KR1020150169237A KR20150169237A KR102512480B1 KR 102512480 B1 KR102512480 B1 KR 102512480B1 KR 1020150169237 A KR1020150169237 A KR 1020150169237A KR 20150169237 A KR20150169237 A KR 20150169237A KR 102512480 B1 KR102512480 B1 KR 102512480B1
Authority
KR
South Korea
Prior art keywords
line
link
power
lines
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150169237A
Other languages
English (en)
Other versions
KR20170064123A (ko
Inventor
신상일
석정엽
신병욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150169237A priority Critical patent/KR102512480B1/ko
Priority to EP16187883.0A priority patent/EP3174042B1/en
Priority to US15/331,622 priority patent/US10134825B2/en
Priority to CN201610934177.8A priority patent/CN106847085B/zh
Publication of KR20170064123A publication Critical patent/KR20170064123A/ko
Application granted granted Critical
Publication of KR102512480B1 publication Critical patent/KR102512480B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 의한 표시장치는 기판 및 링크 라인을 포함한다. 기판은 이형 액티브영역과 액티브영역 외측에 위치하는 베젤 영역을 포함한다. 이형 액티브영역은 스캔라인, 데이터라인, 전원 라인에 의해 구획된 픽셀들을 갖는다. 베젤 영역은 전원 전압이 인가되는 전원 라우팅 라인과, 스캔 펄스가 인가되는 스캔 라우팅 라인을 갖는다. 링크 라인은 베젤 영역에서, 전원 라우팅 라인을 전원 라인에 연결하여, 전원 라우팅 라인으로부터의 전원 전압을 전원 라인으로 전달한다. 링크 라인은 제1 링크 라인들과, 제2 링크 라인들을 포함한다. 제1 링크 라인들 각각은 전원 라우팅 라인과 연결된 일단과, 전원 라인과 연결된 타단을 갖는다. 제2 링크 라인은 제1 링크 라인들을 서로 연결한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 이형 액티브영역을 갖는 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기발광 다이오드 표시장치(Organic Light Emitting Display: OLED), 양자점 표시장치(Quantum Dot Display; QDD), 액정 표시장치(Liquid Crystal Display: LCD) 및 플라즈마 표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
또한, 최근에는 플렉서블(flexible) 표시장치가 상용화되고 있다. 플렉서블 표시장치는 다양한 디자인 구현이 가능하고 휴대성과 내구성에 장점이 있다. 이러한 플렉서블 표시장치는 스마트폰과 태블릿 PC와 같은 모바일 기기 뿐만 아니라 TV(Television), 자동차 디스플레이, 웨어러블 기기 등 다양한 분야에 적용되고 있다. 이러한 플렉서블 표시장치는 다양한 분야에 적용되기 위해, 기존의 사각형 형태가 아닌 다양한 형태의 이형(異形)일 것이 요구되고 있다.
이러한 이형 표시장치는 기존의 표시장치들과 형상을 달리하기 때문에, 표시장치를 구성하는 여러 구조물들의 배치가 달라질 수 밖에 없다. 예를 들어, 이형 표시장치에서는, 기존의 표시장치와는 다른 라인 배열 구조가 필요하다. 즉, 이형 표시장치의 특성에 맞게 배열되되, 서로 다른 신호(또는, 전압)가 인가되는 각 신호 라인들 사이에서 단락(short circuit) 불량 등이 발생하지 않도록 효율적으로 배치할 수 있는 신규한 라인 배열 구조 개발이 요구된다.
본 발명은 전원 전압이 인가되는 신호 전송 경로 또는 스캔펄스가 인가되는 신호 전송 경로를 변경하여, 휘도 균일성 저하를 방지하고 서로 다른 신호가 인가되는 신호 라인 사이의 단락을 방지한 이형 표시장치를 제공한다.
상기 목적을 달성하기 위해, 본 발명에 의한 표시장치는 이형 액티브영역, 베젤 영역, 및 링크 라인을 포함한다. 이형 액티브영역은 스캔라인, 데이터라인, 전원 라인에 의해 구획된 픽셀들을 갖는다. 베젤 영역은 액티브영역의 외측에 위치하며, 전원 전압이 인가되는 전원 라우팅 라인과 스캔 펄스가 인가되는 스캔 라우팅 라인을 갖는다. 링크 라인은 전원 전압을 전원 라우팅 라인으로부터 전원 라인에 전달한다. 이때, 링크 라인은 제1 링크 라인과 제2 링크 라인을 포함한다. 제1 링크 라인의 일단은 전원 라우팅 라인과 접속되고, 제1 링크 라인의 타단은 전원 라인과 접속된다. 제2 링크 라인은 제1 링크 라인들을 서로 연결시킨다.
본 발명에 의한 표시장치는 제1 보조 링크 라인을 더 포함할 수 있다. 제1 보조 링크 라인의 일단은 전원 라우팅 라인과 연결되고, 제1 보조 링크 라인의 타단은 제2 링크 라인과 연결된다.
본 발명에 의한 바람직한 실시예는 이하와 같은 적층 구조를 가질 수 있다.
본 발명에 의한 일 실시예에 의한 표시장치는, 액티브영역과 베젤영역이 정의된 기판, 버퍼층, 게이트 절연막, 스캔 라우팅 라인, 제1 절연층, 제1 링크 라인, 제2 링크 라인, 제2 절연층 및 전원 라인을 포함한다. 버퍼층 및 게이트 절연막은 기판 위에 배치된다. 스캔 라우팅 라인은 게이트 절연막 위에 배치되며, 게이트 구동회로로부터의 스캔 펄스를 스캔 라인에 전달한다. 제1 절연층은 스캔 라우팅 라인 위에 배치된다. 제1 링크 라인과 제2 링크 라인은 제1 절연층 위에 배치된다. 제2 절연층은 제1 링크 라인과 제2 링크 라인 위에 배치된다. 전원 라인은 제2 절연층 위에 배치된다. 이때, 전원 라인은, 제2 절연층을 관통하는 제1 콘택홀을 통해 제1 링크 라인과 접속된다.
본 발명에 의한 다른 실시예에 의한 표시장치는, 액티브영역과 베젤영역이 정의된 기판, 버퍼층, 게이트 절연막, 스캔 라우팅 라인, 제1 절연층, 제1 링크 라인, 제2 링크 라인, 제2 절연층 및 전원 라인을 포함한다. 버퍼층 및 게이트 절연막은 기판 위에 배치된다. 스캔 라우팅 라인은 게이트 절연막 위에 배치되며, 게이트 구동회로로부터의 스캔 펄스를 스캔 라인에 전달한다. 제1 절연층은 스캔 라우팅 라인 위에 배치된다. 제1 링크 라인은 제1 절연층 위에 배치된다. 제2 절연층은 제1 링크 라인 위에 배치된다. 제2 링크 라인과 전원 라인은 제2 절연층 위에 배치된다. 이때, 제2 링크 라인은 전원 라인이 액티브영역의 외측까지 연장된 것이며, 전원 라인은 제2 절연층을 관통하는 제1 콘택홀을 통해 제1 링크 라인과 접속된다.
본 발명에 의한 또 다른 실시예에 의한 표시장치는, 액티브영역과 베젤영역이 정의된 기판, 스캔 라우팅 라인, 버퍼층, 게이트 절연막, 제1 절연층, 제1 링크 라인, 제2 링크 라인, 제2 절연층 및 전원 라인을 포함한다. 스캔 라우팅 라인은 기판 위에 배치된다. 버퍼층, 게이트 절연막, 및 제1 절연층은 스캔 라우팅 라인 위에 배치된다. 제1 링크 라인은 제1 절연층 위에 배치된다. 제2 절연층은 제1 링크 라인 위에 배치된다. 제2 링크 라인과 전원 라인은 제2 절연층 위에 배치된다. 이때, 제2 링크 라인은 전원 라인이 액티브영역의 외측까지 연장된 것이며, 전원 라인은 제2 절연층을 관통하는 제1 콘택홀을 통해 제1 링크 라인과 접속된다.
본 발명의 바람직한 실시예에 의한 표시장치는 제2 보조 링크 라인을 더 포함할 수 있다. 제2 보조 링크 라인은 그 일단과 타단이 이웃하는 전원 라인들에 각각 연결된다.
제1 링크 라인은 두 개 이상의 전원 라인과 연결될 수 있다.
제1 링크 라인은 전원 라우팅 라인과 상기 제2 절연층을 관통하는 제3 콘택홀을 통해 접속될 수 있다.
본 발명의 바람직한 실시예는 전원 전압이 인가되는 신호 전송 경로 또는 스캔펄스가 인가되는 신호 전송 경로를 변경하여, 서로 다른 신호가 인가되는 신호 라인들 사이의 단락을 방지할 수 있다.
또한, 본 발명의 바람직한 실시예는 전원 전압이 인가되는 신호 전송 경로를 추가 또는 변경하여, 스캔라인들의 위치에 따른 길이 차이에 기인한 로드 편차를 보상할 수 있다. 따라서, 본 발명의 바람직한 실시예는 휘도 불균일 저하를 방지하여, 표시 장치의 표시 품질 및 제품 신뢰성을 향상시킨 표시장치를 제공할 수 있다.
도 1은 본 발명에 의한 표시장치를 보여 주는 블록도이다.
도 2는 본 발명에 의한 표시패널을 보여 주는 도면이다.
도 3은 픽셀 어레이의 일부를 간략하게 보여 주는 도면이다.
도 4 및 도 5는 GIP 회로가 표시패널의 양측에 배치된 경우, 게이트 구동회로와 스캔라인들의 다양한 연결 형태를 보여 주는 도면들이다.
도 6은 본 발명에 의한 표시패널을 도시한 평면도이다.
도 7은 본 발명의 제1 실시예에 의한 표시장치에 관한 것으로, 도 6에서 AR 영역을 확대 도시한 평면도이다.
도 8은 도 7을 절취선 Ⅰ-Ⅰ'로 절취한 단면도이다.
도 9는 도 7을 절취선 Ⅱ-Ⅱ'로 절취한 단면도이다.
도 10은 본 발명의 제2 실시예에 의한 표시장치에 관한 것으로, 도 6에서 AR 영역을 확대 도시한 평면도이다.
도 11은 도 10을 절취선 Ⅲ-Ⅲ'로 절취한 단면도이다.
도 12는 본 발명의 제3 실시예에 의한 표시장치에 관한 것으로, 도 6에서 AR 영역을 확대 도시한 평면도이다.
도 13은 도 12을 절취선 Ⅳ-Ⅳ'로 절취한 단면도이다.
도 14는 도 12을 절취선 Ⅴ-Ⅴ'로 절취한 단면도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 발명에 의한 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시소자(Electrophoresis, EPD) 등의 표시장치 기반으로 구현될 수 있다. 이하, 설명의 편의를 위해, 표시장치가 유기발광 다이오드 소자를 포함하는 경우를 예로 들어 설명한다.
도 1은 본 발명에 의한 표시장치를 보여 주는 블록도이다. 도 2는 본 발명에 의한 표시패널을 보여 주는 도면이다. 도 3은 픽셀 어레이의 일부를 간략하게 보여 주는 도면이다. 도 4 및 도 5는 GIP 회로가 표시패널의 양측에 배치된 경우, 게이트 구동회로와 스캔라인들의 다양한 연결 형태를 보여 주는 도면들이다.
도 1 내지 도 3을 참조하면, 본 발명에 의한 표시장치는 디스플레이 구동회로 및 표시패널(110)을 포함한다.
디스플레이 구동 회로는 게이트 구동회로(120), 데이터 구동회로(140) 및 타이밍 콘트롤러(30)를 포함하여 입력 영상의 비디오 데이터전압을 표시 패널(110)의 픽셀들에 기입한다. 데이터 구동회로(140)는 타이밍 콘트롤러(30)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 구동회로(140)로부터 출력된 데이터전압은 데이터라인들(DL)에 공급된다. 게이트 구동회로(120)는 데이터전압에 동기되는 스캔 펄스를 스캔라인들(GL)에 순차적으로 공급하여 데이터 전압이 기입되는 표시 패널(110)의 픽셀들을 선택한다.
타이밍 콘트롤러(30)는 호스트 시스템(20)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(140)와 게이트 구동회로(120)의 동작 타이밍을 동기시킨다. 데이터 구동회로(140)를 제어하기 위한 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 게이트 구동회로(120)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다.
호스트 시스템(20)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(20)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시 패널(110)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(20)은 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(30)로 전송한다.
표시패널(110)의 외관을 형성하는 기판(SUB)의 형상은 특정 형상으로 한정되지 않는다. 즉, 도면에서는 기판(SUB)의 형상이 대략 원형의 형상을 갖는 경우를 예로 들어 도시하였으나, 이에 한정되는 것은 아니다. 기판(SUB)의 평면 형상은 다각형, 원형, 타원형 등 다양한 평면 도형 형상을 가질 수 있다. 이하, 기판(SUB)의 형상이 원형인 경우를 예로 들어 설명한다.
표시패널(110)은 액티브영역(AA)과 베젤 영역(BZ)을 포함한다. 액티브영역(AA)은 기존의 사각형 형상이 아닌 이형이다. 액티브영역(AA)의 평면 형상은 기판(SUB)의 평면 형상과 동일할 수 있으나, 상이할 수도 있다. 예를 들어, 사각형의 외형을 갖는 표시패널(110) 상에 원형의 액티브영역(AA)이 정의될 수 있다. 이하 설명에서는, 액티브영역(AA)이 원형인 경우를 예로 들어 설명한다.
액티브영역(AA)은 데이터라인들(DL), 데이터라인들(DL)과 교차하는 스캔라인들(GL), 및 데이터라인들(DL)과 스캔라인들(GL)에 의해 매트릭스 형태로 정의된 픽셀들(10)을 포함한다. 액티브영역(AA)에는 입력 영상의 데이터가 표시된다. 액티브영역(AA)은 기준전압(Vref)을 픽셀들(10)에 공급하는 기준전압 라인(Reference Line, "REF 라인"이라 함), 고전위 전원 전압(VDD)을 픽셀들(10)에 공급하는 고전위 라인(VDD Line, 이하 "VDD 라인"이라 함)을 더 포함한다. 스캔라인들(GL)은 픽셀들(10)에 스캔 펄스를 공급한다. 스캔라인들(GL)은, 제1 스캔 펄스(SCAN1)가 인가되는 제1 스캔라인들(GL1)과, 제2 스캔 펄스(SCAN2)가 인가되는 제2 스캔라인들(GL2)을 포함한다. 데이터라인들(DL)은 픽셀들(10)에 데이터전압을 전달한다.
픽셀들(10) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 나뉘어진다. 픽셀들(10) 각각은 백색 서브 픽셀을 더 포함할 수 있다. 픽셀들(10) 각각에 데이터라인(DL), 스캔라인(GL), REF 라인, 및 VDD 라인 등이 연결된다.
픽셀들(10) 각각은 OLED, OLED에 흐르는 전류량을 제어하는 구동 박막 트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)(DT), 구동 TFT(DT)의 게이트-소스간 전압을 셋팅하기 위한 프로그래밍부(SC)를 포함한다. 프로그래밍부(SC)는 적어도 하나 이상의 스위치 TFT와, 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 스위치 TFT는 스캔라인(GL)으로부터의 스캔 펄스에 응답하여 턴 온 됨으로써, 데이터라인(DL)으로부터의 데이터전압을 스토리지 커패시터의 일측 전극에 인가한다. 구동 TFT(DT)는 스토리지 커패시터에 충전된 전압의 크기에 따라 유기발광 다이오드(Organic Light Emitting Diode, 이하 "OLED"라 함)로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다. OLED의 발광량은 구동 TFT(DT)로부터 공급되는 전류량에 비례한다. 이러한 픽셀은 고전위 전압원(VDD)과 저전위 전압원(VSS)에 연결되어, 도시하지 않은 전원발생부로부터 각각 고전위 전원과 저전위 전원을 공급받는다. 픽셀을 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 픽셀을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. OLED는 애노드 전극(ANO), 캐소드 전극(CAT), 및 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에 개재된 유기 화합물층을 포함한다. 애노드 전극(ANO)은 구동 TFT(DT)와 접속된다.
베젤 영역(BZ)은 액티브영역(AA)의 외측에 배치된다. 베젤 영역(BZ)에는 데이터 라우팅부(111), 멀티플렉서(Multiplexer, 160), 고전위 라우팅부(112), 기준전압 라우팅부(113), 게이트 구동회로(GIC, 120) 및 저전위 라우팅부(114)를 포함할 수 있다. 상기한 각 구성들은, 상호간 단락(short circuit)을 방지하기 위해, 각각 일정 간격 이격 배치되는 것이 바람직하다. 표시장치의 심미성을 향상시키기 위해, 상기 구성들을 적절히 분리 배치하여 베젤 영역(BZ)을 최소화하는 것이 바람직하다.
데이터 라우팅부(111)는 패드부(180)로부터 베젤 영역(BZ)의 양측으로 연장되며, 액티브영역(AA)의 형상을 따라 정의될 수 있다. 데이터 라우팅부(111)에는 복수의 데이터 라우팅 라인들이 배치된다. 데이터 라우팅 라인들은 데이터 구동회로(140)에 전기적으로 연결되어, 데이터 구동회로(140)에서 출력되는 데이터전압을 픽셀들(10)에 공급한다. 데이터 라우팅부(111)에 형성된 데이터 라우팅 라인들은 패드부(180)에 구비된 패드들과 전기적으로 연결되며, 데이터 구동회로(140)의 출력 채널들에 일대일로 대응된다.
데이터 구동회로(140)는 연성회로기판(140a) 상에 실장되어 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 통해 패드부(180)와 전기적으로 연결될 수 있다. 연성회로기판(140a)은 표시패널(110)의 배면 방향으로 벤딩될 수 있고, 이때, 데이터 구동회로(140)는 표시패널(110)의 배면에 위치할 수 있다.
멀티플렉서(MUX, 160)는 액티브영역(AA)과 데이터 라우팅부(111) 사이에 배치된다. 멀티플렉서(160)는 데이터 라우팅부(111)에 구비된 데이터 라우팅 라인들로부터 데이터전압을 공급받아 액티브영역(AA)의 데이터라인들(DL)에 분배한다. 멀티플렉서(160)의 일단은 데이터 라우팅부(111)의 데이터 라우팅 라인들에 전기적으로 연결되고, 타단은 액티브영역(AA)의 데이터라인(DL)들과 전기적으로 연결된다. 멀티플렉서(160)는 먹스 인에이블 신호에 응답하여 데이터 구동회로(140)에서 하나의 출력 단자로부터 출력된 데이터 신호를 다수의 데이터라인들(DL)로 시분할 분배한다. 따라서, 멀티플렉서(160)는 데이터 구동회로(140)의 출력 단자와 그에 연결된 데이터 라우팅 라인들의 개수를 줄인다.
데이터 라우팅부(111)와 멀티플렉서(160)는 액티브영역(AA)과 인접하도록 배치하는 것이 바람직하다. 데이터 라우팅부(111)와 멀티플렉서(160)는 액티브영역(AA)의 상반구 및 하반구 중 어느 하나에만 배치될 수 있다. 액티브영역(AA)의 상반구는 액티브영역(AA)의 중심을 지나는 수평라인을 기준으로 상부 영역을 의미한다. 액티브영역(AA)의 하반구는 액티브영역(AA)의 중심을 지나는 수평라인을 기준으로 하부 영역을 의미한다. 데이터 라우팅부(111)와 멀티플렉서(160)는 데이터 구동회로(140)와 인접하도록 배치하는 것이 바람직하다.
베젤 영역(BZ)의 일측에는 AP(Auto Probe)스위치 회로(115)가 더 구비될 수 있다. AP스위치 회로(115)는 액티브영역(AA)의 스캔라인들(GL) 및 데이터라인들(DL)과 전기적으로 연결되어 픽셀(10)의 점등을 검사하기 위해 동작한다.
고전위 라우팅부(112)는 패드부(180)로부터 베젤 영역(BZ)의 양측으로 연장되며, 액티브영역(AA)의 형상을 따라 정의될 수 있다. 고전위 라우팅부(112)는 데이터 라우팅부(111) 외측에 정의될 수 있다. 고전위 라우팅부(112)에는 VDD 라우팅 라인이 배치된다. VDD 라우팅 라인은 전원발생부에서 출력되는 고전위 전원 전압(VDD)을 공급받는다. VDD 라우팅 라인은 액티브영역(AA)의 VDD 라인들과 각각 전기적으로 연결된다. 고전위 전원 전압(VDD)은 VDD 라우팅 라인을 통해 VDD 라인들에 각각 전달된다. 고전위 전원 전압(VDD)은 보상화소의 구동 TFT를 구동하거나 OLED 구동에 필요한 전원이다.
기준전압 라우팅부(113)는 패드부(180)로부터 베젤 영역(BZ)의 양측으로 연장되며, 액티브영역(AA)의 형상을 따라 정의될 수 있다. 기준전압 라우팅부(113)는 데이터 라우팅부(111) 외측에 정의될 수 있다. 기준전압 라우팅부(113)에는 REF 라우팅 라인이 배치된다. REF 라우팅 라인은 전원발생부에서 출력되는 기준 전압(Vref)을 공급받는다. REF 라우팅 라인은 액티브영역(AA)의 REF 라인들과 각각 전기적으로 연결된다. 기준 전압(Vref)은 REF 라우팅 라인을 통해 REF 라인들 각각에 전달된다. 기준 전압(Vref)은 보상화소 구동 시, TFT 및 OLED의 전위를 초기화(Reset)하기 위해 필요한 전원이다. 기준전압(Vref)은 초기화(initial(VINI)) 전원일 수 있다.
도시한 바와 같이, 고전위 라우팅부(112)와 기준전압 라우팅부(113) 중 어느 하나는 패드부(180)로부터 연장되어 상반구에 위치하고, 다른 하나는 패드부(180)로부터 연장되어 상반구 및 하반구에 위치할 수 있다. 다만, 이에 한정되는 것은 아니며, 고전위 라우팅부(112)와 기준전압 라우팅부(113) 모두 패드부(180)로부터 연장되어 상반구 및 하반구에 위치할 수 있다. 다른 예로, 전원발생부와 연결되는 패드부가 상, 하측 모두에 구비된 경우, 고전위 라우팅부(112)와 기준전압 라우팅부(113) 중 어느 하나는 상측 패드부로부터 연장되어 상반구에 위치할 수 있고, 다른 하나는 하측 패드부로부터 연장되어 하반구에 위치할 수 있다. 고전위 라우팅부(112)와 기준전압 라우팅부(113)에 각각 배치되는 VDD 라우팅 라인과 REF 라우팅 라인은 안정적으로 전압 레벨을 유지할 수 있는 충분한 면적을 갖도록 형성되는 것이 바람직하다.
액티브영역(AA)이 이형인 경우, 액티브영역(AA)의 데이터라인들(DL)은 형성 위치에 따라 그 길이가 상이하다. 즉, 액티브영역(AA)의 중심부와 외곽부에 배치되는 데이터라인들(DL)의 길이는 서로 상이하다. 데이터라인들(DL)은 형성 위치에 따라 그 길이가 상이하기 때문에, 각 데이터라인들(DL) 마다 그에 연결된 픽셀 개수도 상이하다. 데이터라인들(DL)의 길이 차이에 의해 커패시터 편차가 발생할 수 있으며, 이는 휘도 불균일 문제 등을 야기하여 표시장치의 표시 품질을 저하시킨다.
이를 방지하기 위해, 베젤 영역(BZ)에는 보상 커패시터(116)가 형성될 수 있다. 도시된 바와 같이, 보상 커패시터(116)는 기준전압 라우팅부(113)에 형성될 수 있다. 다만 이에 한정되는 것은 아니다. 보상 커패시터(116)는 적어도 하나 이상의 절연층을 사이에 두고 제1 커패시터 전극과 제2 커패시터 전극이 중첩되어 형성될 수 있다. 제1 커패시터 전극은 액티브영역(AA)의 데이터라인(DL)과 전기적으로 연결된다. 보상 커패시터(116)가 기준전압 라우팅부(113)에 형성된 경우, 제2 커패시터 전극은 REF 라우팅 라인일 수 있다.
보상 커패시터(116)는 수직방향으로 형성된 이중 커패시터일 수 있다. 상부에서는 제1 커패시터 전극과 제2 커패시터 전극이 중첩되어 제1 커패시터를 형성할 수 있고, 하부에서는 제1 커패시터 전극과 제3 커패시터 전극이 중첩되어 제2 커패시터를 형성할 수 있다. 이때, 제3 커패시터 전극은 이웃하는 게이트 구동회로(120)로부터 공급된 스캔 펄스가 인가되는 전극일 수 있다.
보상 커패시터(116)는 필요에 따라 복수 개일 수 있으며, 복수 개의 보상 커패시터(116)들 중 적어도 어느 하나는 다른 하나와 다른 용량 값을 가질 수 있다. 즉, 보상 커패시터(116)들은 대응되는 데이터라인(DL)의 길이에 따라 편차를 보상할 수 있는 적절한 용량값을 갖도록 마련된다.
게이트 구동회로(120)는 시프트 레지스터(Shift Register)를 포함한다. 시프트 레지스터(Shift Register)는 종속적으로 접속된 스테이지들을 포함한다. 스테이지들은 스타트 펄스(GSP)에 응답하여 스캔 펄스(SCAN1, SCAN2)를 출력하고, 시프트 클럭(GCLK1 내지 GCLK4)에 따라 스캔 펄스(SCAN1, SCAN2)의 출력을 시프트한다. 게이트 구동회로(120)는 GIP(Gate-driver In Panel) 회로의 방식에 따라 표시패널(110)의 베젤 영역(BZ) 상에 직접 배치될 수 있다.
게이트 구동회로(120)는 베젤 영역(BZ) 상에서 액티브영역(AA)과 일정한 간격만큼 이격되어 액티브영역(AA)의 형상을 따라 배치될 수 있다. 게이트 구동회로(120)는 스캔 라우팅 라인들을 통해, 이와 대응되는 스캔라인들(GL)에 각각 스캔 펄스를 공급한다. 게이트 구동회로(120)는 액티브영역(AA)을 중심으로 베젤 영역(BZ)의 양측 각각에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 게이트 구동회로(120)는 베젤 영역(BZ)의 어느 일측에 배치될 수 있다. 게이트 구동회로(120)는 스캔라인(GL)을 소정의 그룹으로 나누고, 나누어진 그룹 별로 스캔 펄스를 공급할 수 있다.
예를 들어, 도 4를 더 참조하면, 게이트 구동회로(120)는 표시패널(110)의 일측에 배치되는 제1 GIP 회로(GIP(L))와, 표시패널(110)의 타측에 배치되는 제2 GIP 회로(GIP(R))를 포함할 수 있다.
제1 및 제2 GIP 회로(GIP(L), GIP(R)) 각각은 모든 스캔라인들(GL1 내지 GLn)에 연결될 수 있다. 제1 및 제2 GIP 회로(GIP(L), GIP(R)) 각각은 스타트 펄스(GSP)를 입력받아 동시에 스캔 펄스를 출력한다. 따라서, 제1 및 제2 GIP 회로(GIP(L), GIP(R))로부터 출력된 스캔 펄스는 같은 스캔라인(GL)의 양 끝단에 동시에 인가된다.
다른 예로, 도 5를 더 참조하면, 제1 GIP 회로(GIP(L))는 제1 그룹의 스캔라인들(GL)에 연결되어 제1 그룹의 스캔라인들(GL)에 스캔 펄스를 순차적으로 공급한다. 제2 GIP 회로(GIP(R))는 제2 그룹의 스캔라인들(GL)에 연결되어 제2 그룹의 스캔라인들(GL)에 스캔 펄스를 순차적으로 공급한다. 제1 그룹의 스캔라인들(GL)은 기수 번째 스캔라인들(GL1, GL3,...GL2n-1)일 수 있다. 제2 그룹의 스캔라인들(GL)은 우수 번째 스캔라인들(GL2, GL4,...GL2n)일 수 있다. 제1 및 제2 GIP 회로(GIP(L), GIP(R))에는 소정의 시간차를 두고 스타트 펄스(GSP)가 공급될 수 있다. 따라서, 제1 및 제2 GIP 회로(120, (GIP(L), GIP(R))의 스캔 펄스 출력 타이밍과 캐리 신호 출력 타이밍에서 소정의 시간차가 있을 수 있다. 예를 들어, 제1 GIP 회로(120, GIP(L))로부터 제1 스캔 펄스가 제1 스캔라인(GL1)에 공급된 후, 대략 1 수평 기간 뒤에 제2 GIP 회로(GIP(R))로부터 제2 스캔 펄스가 제2 스캔라인(GL2)에 공급될 수 있다.
저전위 라우팅부(114)는 패드부(180)로부터 연장되며, 액티브영역(AA)의 형상을 따라 정의될 수 있다. 저전위 라우팅부(114)는 전원발생부로부터 저전위 전원 전압(VSS)을 공급받아 픽셀(10)에 공급한다.
액티브영역(AA)이 이형인 경우, 액티브영역(AA)의 전원 라인(REF 라인, VDD 라인)들은 형성 위치에 따라 그 길이가 상이하다. 즉, 액티브영역(AA)의 중심부와 외곽부에 배치되는 전원 라인(REF 라인, VDD 라인)들의 길이는 서로 상이하다. 전원 라인(REF 라인, VDD 라인)들은 형성 위치에 따라 그 길이가 상이하기 때문에, 각 전원 라인(REF 라인, VDD 라인)들 마다 그에 연결된 픽셀 개수도 상이하다. 이에 따라, 전원 라인(REF 라인, VDD 라인)들 사이에는 로드(load) 편차가 발생할 수 있다. 이는 휘도 균일도(uniformity) 저하 문제 등을 야기하여 표시장치의 표시 품질 및 제품 신뢰성을 저하시킨다.
이하, 첨부된 도면들을 참조하여, 전원 라인들의 길이 차이에 의해 발생하는 로드 편차를 줄이기 위해 고안된 본 발명의 바람직한 실시예들을 구체적으로 설명한다. 이하에서는, 설명의 편의를 위해, 전원 전압(VDD, Vref) 중 기준전압(Vref)이 인가되는 신호 전송 경로만을 예로 들어 설명한다. 본 발명이 이에 한정되는 것이 아님에 주의하여야 한다.
<제1 실시예>
이하, 도 6 내지 도 9을 참조하여, 본 발명의 제1 실시예에 의한 표시장치를 설명한다. 도 6은 본 발명에 의한 표시패널을 도시한 평면도이다. 도 7은 본 발명의 제1 실시예에 의한 표시장치에 관한 것으로, 도 6에서 AR 영역을 확대 도시한 평면도이다. 도 8은 도 7을 절취선 Ⅰ-Ⅰ'로 절취한 단면도이다. 도 9는 도 7을 절취선 Ⅱ-Ⅱ'로 절취한 단면도이다.
도 6 및 도 7을 참조하면, 본 발명에 의한 표시패널은 기판(SUB) 및 링크 라인(LNL1, LNL2)을 포함한다. 기판(SUB)은 이형 액티브영역(AA)과 액티브영역(AA) 외측에 위치하는 베젤 영역(BZ)을 포함한다. 이형 액티브영역(AA)에는 스캔라인(GL), 데이터라인(DL), REF 라인(RFL)에 의해 구획된 픽셀들(10)이 배열된다. 베젤 영역(BZ)에는 게이트 구동회로(120), 기준전압 라우팅부(113), 링크 영역(LN)이 위치한다.
게이트 구동회로(120)는 GIP 방식으로 표시패널의 기판(SUB) 상에 형성될 수 있다. 게이트 구동회로(120)는 스캔 펄스를 발생한다. 게이트 구동회로(120)는 타이밍 콘트롤러(30)의 제어 하에 스캔 펄스(SCAN1, SCAN2)를 액티브영역(AA)의 스캔라인(GL)들에 공급한다. 게이트 구동회로(120)와 스캔라인(GL)은 그 사이에 구비된 스캔 라우팅 라인(GRL)을 통해 전기적으로 연결된다. 게이트 구동회로(120)로부터의 스캔 펄스는 스캔 라우팅 라인(GRL)을 통해 스캔라인(GL)에 공급된다.
기준전압 라우팅부(113)에는 REF 라우팅 라인(RFR)이 배치된다. REF 라우팅 라인(RFR)은 전원발생부로부터 기준 전압(Vref)을 인가 받는다. 기준전압 라우팅부(113)와 액티브영역(AA) 사이(이하, "링크 영역"이라 함)(LN)에는 유기 및/또는 무기 절연물질을 포함하는 절연층들을 사이에 두고, 다수의 구동 소자 및 서로 다른 신호(또는, 전압)가 인가되는 전극들이 배치된다. 예를 들어, AP 스위치 회로(115) 소자들, 링크 라인(LNL1, LNL2)들, 및 스캔 라우팅 라인(GRL)이 배치될 수 있다. 링크 라인(LNL1, LNL2)과 스캔 라우팅 라인(GRL)은 링크 영역(LN)을 가로지른다.
링크 라인(LNL1, LNL2)은 베젤 영역(BZ)에 배치되며, REF 라우팅 라인(RFR)을 REF 라인(RFL)에 연결하여, REF 라우팅 라인(RFR)으로부터의 기준 전압(Vref)을 REF 라인(RFL)으로 전달한다. 즉, 기준 전압(Vref)은 REF 라우팅 라인(RFR), 링크 라인(LNL1, LNL2)으로 이어지는 신호 전송 경로를 통해 액티브영역(AA)의 REF 라인(RFL)들에 공급된다.
링크 라인(LNL1, LNL2)은 제1 링크 라인(LNL1)들과, 제2 링크 라인(LNL2)들을 포함한다. 제1 링크 라인(LNL1)은 기준전압 라우팅부(113)로부터 연장되어 링크 영역(LN)을 지나 액티브영역(AA)의 REF 라인(RFL)과 전기적으로 연결된다. 이를 위해, 제1 링크 라인(LNL1)의 일단은 기준전압 라우팅부(113)의 REF 라우팅 라인(RFR)과 접속되며, 제1 링크 라인(LNL1)의 타단은 액티브영역(AA)의 REF 라인(RFL)과 접속된다.
제2 링크 라인(LNL2)은 n(n은 2 이상의 정수)개의 제1 링크 라인(LNL1)들을 전기적으로 연결시킨다. 제2 링크 라인(LNL2)의 일단과 타단은 서로 다른 제1 링크 라인(LNL1)들에 각각 연결된다. 제2 링크 라인(LNL2)은 제1 링크 라인(LNL1)들을 연결하는 가교(bridge) 역할을 할 수 있다. 제2 링크 라인(LNL2)은 액티브영역(AA)과 인접하여 배치될 수 있다. 제2 링크 라인(LNL2)은 제1 링크 라인(LNL1)들을 서로 연결시킴으로써, 액티브영역(AA) 내의 REF 라인(RFL)의 길이 차이에 기인한 로드 편차를 보상할 수 있다. 이에 따라, 본 발명에 의한 제1 실시예는 휘도 균일성 저하를 방지한 표시장치를 제공할 수 있다.
베젤 영역(BZ)에는 많은 수의 제2 링크 라인(LNL2)들이 구비되어 다수의 제1 링크 라인(LNL1)들을 서로 연결시키는 것이 바람직하다. 제2 링크 라인(LNL2)의 수가 증가할수록 REF 라인(RFL)들의 등 전위 형성에 유리하다. 본 발명에 의한 제1 실시예는 제2 링크 라인(LNL2)의 수를 충분히 확보함으로써, REF 라인(RFL)들에 기준 전압을 균일하게 공급할 수 있다.
REF 라인(RFL)들의 등 전위 형성을 위해, 본 발명의 제1 실시예에 의한 표시장치는 제1 보조 링크 라인(LNA1)을 더 포함할 수 있다. 제1 보조 링크 라인(LNA1)은, REF 라우팅 라인(RFR)과 REF 라인(RFL)을 연결하는 제1 링크 라인(LNL1)과는 달리, REF 라우팅 라인(RFR)과 제2 링크 라인(LNL2)을 연결한다. 베젤 영역(BZ)에는 많은 수의 제1 보조 링크 라인(LNA1)들이 구비되는 것이 바람직하다. 제1 보조 링크 라인(LNA1)의 수가 증가할수록 REF 라인(RFL)들의 등 전위 형성에 유리하다. 본 발명에 의한 제1 실시예는 제1 보조 링크 라인(LNA1)의 수를 충분히 확보함으로써, REF 라인(RFL)들에 기준 전압을 균일하게 공급할 수 있다.
도 6에서 도면부호 118은 기준 전압(Vref)이 인가되는 링크 라인들이 액티브영역(AA)과 인접한 영역에서 서로 연결된 모습의 일 예를 개략적으로 도시한 것이다. 고전위 전원 전압(VDD)이 인가되는 링크 라인들의 경우에는 도 6의 도면 부호 117과 같이 연결될 수 있다. 다만, 이에 한정되는 것은 아니다.
도면의 괄호 안에 기입된 도면 부호 즉, M1, M2, M3, M4는 각각 제1 도전층, 제2 도전층, 제3 도전층, 제4 도전층을 의미하며, 이들 각각에는 특정 신호(또는, 전압)가 인가되어 그 신호가 전송 되는 경로가 된다. 괄호 안의 도면 부호들은 각 신호 라인들이 형성된 층을 구분하기 위하여 기입된 것으로, 기입된 도면 부호가 동일하다 함은 그 신호 라인들이 동일 층에 배치됨을 의미한다. 괄호 안에 동일한 도면 부호가 기입되었다고 하여 그들에 동일한 신호가 인가되는 것은 아님에 주의하여야 한다.
이하, 도 7 및 도 8을 더 참조하여, REF 라우팅 라인(RFR), 링크 라인(LNL1, LNL2), REF 라인(RFL)의 연결관계를 적층 구조를 통해 설명한다.
도 7 및 도 8을 더 참조하면, 기판(SUB) 상에는 여러 절연층들이 배치된다. 예를 들어, 버퍼층(BUF), 게이트 절연막(GI), 제1 절연층(IN1), 제2 절연층(IN2)이 배치될 수 있다.
스캔 라우팅 라인(GRL)은 게이트 절연막(GI)과 제1 절연층(IN1) 사이에 배치된다. 스캔 라우팅 라인(GRL)은 게이트 절연막(GI)과 제1 절연층(IN1) 사이에 배치된 스캔라인(GL)에 스캔펄스를 전달한다. 제1 링크 라인(LNL1) 및 제2 링크 라인(LNL2)은 제1 절연층(IN1)과 제2 절연층(IN2) 사이에 배치된다.
REF 라우팅 라인(RFR)과 REF 라인(RFL)은 제2 절연층(IN2) 상에 배치된다. REF 라우팅 라인(RFR)은 제2 절연층(IN2)을 관통하는 콘택홀(RH1)을 통해 제1 링크 라인(LNL1)과 접속된다. REF 라인(RFL)은 제2 절연층(IN2)을 관통하는 콘택홀(RH2)을 통해 제1 링크 라인(LNL1)과 접속된다. REF 라인(RFL)과 제1 링크 라인(LNL1)을 접촉시키는 콘택홀(RH2)은 액티브영역(AA) 외측에서 액티브영역(AA)과 인접하여 배치될 수 있다. 다만, 이에 한정되는 것은 아니다.
본 발명의 제1 실시예에 의한 표시장치는 제1 링크 라인(LNL1)들, 제2 링크 라인(LNL2)들, 및 제1 보조 링크 라인(LNA1)들을 형성함으로써, REF 라인(RFL)들의 위치에 따른 길이 차이에 기인한 로드 편차를 방지할 수 있다. 따라서, 본 발명의 제1 실시예는 휘도 불균일 저하를 방지하여, 표시 장치의 표시 품질 및 제품 신뢰성을 향상시킨 표시장치를 제공할 수 있다.
다만, 링크 영역(LN)에는 서로 다른 신호가 인가되는 다수의 신호 라인 및 구동 소자들이 배치되기 때문에, 서로 다른 신호가 인가되는 신호 라인들이 단락(short circuit)되거나 서로 간섭되는 불량이 발생할 수 있다.
구체적으로, 링크 영역(LN)에는 스캔펄스가 인가되는 스캔 라우팅 라인(GRL)들과 기준전압(Vref)이 인가되는 링크 라인(LNL1, LNL2)들이 제1 절연층(IN1)을 사이에 두고 서로 다른 층에 배치된다. 특히, 제2 링크 라인(LNL2)은 제1 절연층(IN1)만을 사이에 두고 스캔 라우팅 라인(GRL)과 서로 교차된다. 제2 링크 라인(LNL2)은 스캔 라우팅 라인(GRL)과 수직 방향으로 인접 배치되기 때문에, 양자의 이격거리(G1)는 매우 짧다.
서로 다른 신호가 인가되는 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL)이 인접하여 배치되는 경우, 인가된 정전기 등에 기인하여 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL) 사이의 절연층 예를 들어 제1 절연층(IN1)이 녹아 절연 파괴를 초래할 수 있고, 이에 따라 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL) 사이에 단락(short circuit)이 발생할 수 있다. 아울러, 이웃한 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL)을 통해 큰 전류가 게이트 구동회로(120) 및/또는 전원발생부로 유입되어 그 회로가 손상될 수 있다.
<제2 실시예>
본 발명에 의한 제2 실시예는, 제1 및 제2 링크 라인(LNL2)을 형성하여 REF 라인(RFL)의 길이 차이에 의한 로드 편차를 보상하면서도, 서로 다른 신호가 인가되는 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL)이 인접 배치되어 발생하는 단락 문제를 방지한 표시장치를 제공한다.
이하, 도 10 및 도 11을 참조하여, 본 발명의 제2 실시예에 의한 표시장치를 설명한다. 도 7은 본 발명의 제2 실시예에 의한 표시장치에 관한 것으로, 도 6에서 AR 영역을 확대 도시한 평면도이다. 도 11은 도 10을 절취선 Ⅲ-Ⅲ'로 절취한 단면도이다.
도 6 및 도 10을 참조하면, 본 발명에 의한 표시패널은 기판(SUB) 및 링크 라인(LNL1, LNL2)을 포함한다. 기판(SUB)은 이형 액티브영역(AA)과 액티브영역(AA) 외측에 위치하는 베젤 영역(BZ)을 포함한다. 이형 액티브영역(AA)에는 스캔라인(GL), 데이터라인(DL), REF 라인(RFL)에 의해 구획된 픽셀들(10)이 배열된다. 베젤 영역(BZ)에는 게이트 구동회로(120), 기준전압 라우팅부(113), 링크 영역(LN)이 위치한다.
게이트 구동회로(120)는 GIP 방식으로 표시패널의 기판(SUB) 상에 형성될 수 있다. 게이트 구동회로(120)는 스캔 펄스를 발생한다. 게이트 구동회로(120)는 타이밍 콘트롤러(30)의 제어 하에 스캔 펄스(SCAN1, SCAN2)를 액티브영역(AA)의 스캔라인(GL)들에 공급한다. 게이트 구동회로(120)와 스캔라인(GL)은 그 사이에 구비된 스캔 라우팅 라인(GRL)을 통해 전기적으로 연결된다. 게이트 구동회로(120)로부터의 스캔 펄스는 스캔 라우팅 라인(GRL)을 통해 스캔라인(GL)에 공급된다.
기준전압 라우팅부(113)에는 REF 라우팅 라인(RFR)이 배치된다. REF 라우팅 라인(RFR)은 전원발생부로부터 기준 전압(Vref)을 인가 받는다. 기준전압 라우팅부(113)와 액티브영역(AA) 사이(이하, "링크 영역"이라 함)(LN)에는 유기 및/또는 무기 절연물질을 포함하는 절연층들을 사이에 두고, 다수의 구동 소자 및 서로 다른 신호(또는, 전압)가 인가되는 전극들이 배치된다. 예를 들어, AP 스위치 회로(115) 소자들, 링크 라인(LNL1, LNL2)들, 및 스캔 라우팅 라인(GRL)이 배치될 수 있다. 링크 라인(LNL1, LNL2)과 스캔 라우팅 라인(GRL)은 링크 영역(LN)을 가로지른다.
링크 라인(LNL1, LNL2)은 베젤 영역(BZ)에 배치되며, REF 라우팅 라인(RFR)을 REF 라인(RFL)에 연결하여, REF 라우팅 라인(RFR)으로부터의 기준 전압(Vref)을 REF 라인(RFL)으로 전달한다. 즉, 기준 전압(Vref)은 REF 라우팅 라인(RFR), 링크 라인(LNL1, LNL2)으로 이어지는 신호 전송 경로를 통해 액티브영역(AA)의 REF 라인(RFL)들에 공급된다.
링크 라인(LNL1, LNL2)은 제1 링크 라인(LNL1)들과, 제2 링크 라인(LNL2)들을 포함한다. 제1 링크 라인(LNL1)은 기준전압 라우팅부(113)로부터 연장되어 링크 영역(LN)을 지나 액티브영역(AA)의 REF 라인(RFL)과 전기적으로 연결된다. 이를 위해, 제1 링크 라인(LNL1)의 일단은 기준전압 라우팅부(113)의 REF 라우팅 라인(RFR)과 콘택홀(RH1)을 통해 접속되며, 제1 링크 라인(LNL1)의 타단은 액티브영역(AA)의 REF 라인(RFL)과 콘택홀(RH2)을 통해 접속된다.
제2 링크 라인(LNL2)은 n(n은 2 이상의 정수)개의 제1 링크 라인(LNL1)들을 전기적으로 연결시킨다. 제2 링크 라인(LNL2)은 REF 라인(RFL)이 액티브영역(AA)의 외측으로 연장된 것이다. 즉, 제2 링크 라인(LNL2)은 REF 라인(RFL)과 한 몸체로 형성된다. 따라서, REF 라인(RFL)은 액티브영역(AA)을 지나되, 베젤 영역(BZ)까지 연장된 형상을 갖는다. 제2 링크 라인(LNL2)의 일단은 REF 라인(RFL)과 연결된다. 제2 링크 라인(LNL2)의 타단은 제1 링크 라인(LNL1)에 콘택홀(RH3)을 통해 연결된다. 이에 따라, 제1 링크 라인(LNL1)은, REF 라인(RFL)과 콘택홀(RH2)을 통해 접속될 수 있고, REF 라인(RFL)으로부터 연장된 제2 링크 라인(LNL2)과 콘택홀(RH3)을 통해 접속될 수도 있다. 하나의 제1 링크 라인(LNL1)이, 콘택홀(RH2)을 통해 REF 라인(RFL)과 접속됨과 동시에, 콘택홀(RH3)을 통해 제2 링크 라인(LNL2)과 접속될 수도 있다.
제2 링크 라인(LNL2)은 제1 링크 라인(LNL1)들을 서로 연결시킴으로써, 액티브영역(AA) 내의 REF 라인(RFL)의 길이 차이에 기인한 로드 편차를 보상할 수 있다. 이에 따라, 본 발명에 의한 제2 실시예는 휘도 균일성 저하를 방지한 표시장치를 제공할 수 있다.
베젤 영역(BZ)에는 많은 수의 제2 링크 라인(LNL2)들이 구비되어 다수의 제1 링크 라인(LNL1)들을 서로 연결시키는 것이 바람직하다. 제2 링크 라인(LNL2)의 수가 증가할수록 REF 라인(RFL)들의 등 전위 형성에 유리하다. 본 발명에 의한 제2 실시예는 제2 링크 라인(LNL2)의 수를 충분히 확보함으로써, REF 라인(RFL)들에 기준 전압을 균일하게 공급할 수 있다.
REF 라인(RFL)들의 등 전위 형성을 위해, 본 발명의 제2 실시예에 의한 표시장치는 제1 보조 링크 라인(LNA1)을 더 포함할 수 있다. 제1 보조 링크 라인(LNA1)은, REF 라우팅 라인(RFR)과 REF 라인(RFL)을 연결하는 제1 링크 라인(LNL1)과는 달리, REF 라우팅 라인(RFR)과 제2 링크 라인(LNL2)을 연결한다. 베젤 영역(BZ)에는 많은 수의 제1 보조 링크 라인(LNA1)들이 구비되는 것이 바람직하다. 제1 보조 링크 라인(LNA1)의 수가 증가할수록 REF 라인(RFL)들의 등 전위 형성에 유리하다. 본 발명에 의한 제2 실시예는 제1 보조 링크 라인(LNA1)의 수를 충분히 확보함으로써, REF 라인(RFL)들에 기준 전압을 균일하게 공급할 수 있다.
REF 라인(RFL)들의 등 전위 형성을 위해, 본 발명의 제2 실시예에 의한 표시장치는 제2 보조 링크 라인(LNA2)을 더 포함할 수 있다. 제2 보조 링크 라인(LNA2)의 일단은 제2 링크 라인(LNL2)과 REF 라인(RFL) 중 어느 하나와 연결되고, 타단은 제2 링크 라인(LNL2)과 REF 라인(RFL) 중 어느 하나와 연결된다. 일 예로, 제2 보조 링크 라인(LNA2)은 제2 링크 라인(LNL2)과 REF 라인(RFL)을 연결한다. 다른 예로, 제2 보조 링크 라인(LNA2)은 제2 링크 라인(LNL2)과 제2 링크 라인(LNL2)을 연결한다. 또 다른 예로, 제2 보조 링크 라인(LNA2)은 REF 라인(RFL)과 REF 라인(RFL)을 연결한다. 즉, 제2 보조 링크 라인(LNA2)은 REF 라우팅 라인(RFR)과 직접 접속되지 않는다. 제2 보조 링크 라인(LNA2)은 REF 라우팅 라인(RFR)과 REF 라인(RFL)을 연결하는 제1 링크 라인(LNL1)과 상이하다. 제2 보조 링크 라인(LNA2)은 REF 라인(RFL)과 제1 링크 라인(LNL1)을 연결하는 제2 링크 라인(LNL2)과 상이하다. 베젤 영역(BZ)에는 많은 수의 제2 보조 링크 라인(LNA2)들이 구비되는 것이 바람직하다. 제2 보조 링크 라인(LNA2)의 수가 증가할수록 REF 라인(RFL)들의 등 전위 형성에 유리하다. 본 발명에 의한 제2 실시예는 제2 보조 링크 라인(LNA2)의 수를 충분히 확보함으로써, REF 라인(RFL)들에 기준 전압을 균일하게 공급할 수 있다.
이하, 도 6 및 도 11을 더 참조하여, REF 라우팅 라인(RFR), 링크 라인, REF 라인(RFL)의 연결관계를 적층 구조를 통해 설명한다.
도 7 및 도 11을 더 참조하면, 기판(SUB) 상에는 여러 절연층들이 배치된다. 예를 들어, 버퍼층(BUF), 게이트 절연막(GI), 제1 절연층(IN1), 제2 절연층(IN2)이 배치될 수 있다.
스캔 라우팅 라인(GRL)은 게이트 절연막(GI)과 제1 절연층(IN1) 사이에 배치된다. 스캔 라우팅 라인(GRL)은 게이트 절연막(GI)과 제1 절연층(IN1) 사이에 배치된 스캔라인(GL)에 스캔펄스를 전달한다. 제1 링크 라인(LNL1) 및 제2 보조 링크 라인(LNA2)은 제1 절연층(IN1)과 제2 절연층(IN2) 사이에 배치된다.
REF 라우팅 라인(RFR), REF 라인(RFL), 및 제2 링크 라인(LNL2)은 제2 절연층(IN2) 상에 배치된다. REF 라우팅 라인(RFR)은 제2 절연층(IN2)을 관통하는 콘택홀(RH1)을 통해 제1 링크 라인(LNL1)과 접속된다. REF 라인(RFL)은 제2 절연층(IN2)을 관통하는 콘택홀(RH2)을 통해 제1 링크 라인(LNL1)과 접속된다. REF 라인(RFL)은 제2 절연층(IN2)을 관통하는 콘택홀(RH2)을 통해 제2 보조 링크 라인(LNA2)과 접속된다. REF 라인(RFL)과 제1 링크 라인(LNL1)을 접촉시키는 콘택홀(RH2)은 액티브영역(AA) 외측에서 액티브영역(AA)과 인접하여 배치될 수 있다. 다만, 이에 한정되는 것은 아니다.
제2 링크 라인(LNL2)은 REF 라인(RFL)과 동일층에 형성되며, REF 라인(RFL)과 직접 연결된다. 제2 링크 라인(LNL2)은 REF와 한 몸체로 형성된다. 제2 링크 라인(LNL2)은 제2 절연층(IN2)을 관통하는 콘택홀(RH3)을 통해 제1 링크 라인(LNL1)과 접속된다. 제2 링크 라인(LNL2)은 제2 절연층(IN2)을 관통하는 콘택홀(RH3)을 통해 제2 보조 링크 라인(LNA2)과 접속된다.
본 발명에 의한 제2 실시예는 제1 링크 라인(LNL1)들과 제2 링크 라인(LNL2)들을 서로 다른 층에 배치한다. 즉, 제2 링크 라인(LNL2)들은 절연층을 사이에 두고, 제1 링크 라인(LNL1) 위에 배치된다. 이에 따라, 링크 영역(LN)에서, 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL)이 제1 절연층(IN1) 및 제2 절연층(IN2)을 사이에 두고 교차 된다.
본 발명의 제2 실시예는 제1 실시예 대비 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL)의 이격 거리(G2)를 충분히 확보함으로써, 서로 다른 신호가 인가되는 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL) 사이의 단락을 방지할 수 있다.
또한, 본 발명의 제2 실시예는 제1 링크 라인(LNL1)들, 제2 링크 라인(LNL2)들, 제1 보조 링크 라인(LNA1)들, 및 제2 보조 링크 라인(LNA2)들을 형성함으로써, REF 라인(RFL)들의 위치에 따른 길이 차이에 기인한 로드 편차를 방지할 수 있다. 따라서, 본 발명의 제2 실시예는 휘도 불균일 저하를 방지하여, 표시 장치의 표시 품질 및 제품 신뢰성을 향상시킨 표시장치를 제공할 수 있다.
<제3 실시예>
본 발명에 의한 제3 실시예는, 서로 다른 신호가 인가되는 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL)이 인접 배치되어 발생하는 단락 문제를 제2 실시예에 비해 더욱 효과적으로 방지한 표시장치를 제공한다. 본 발명의 제3 실시예를 설명함에 있어서, 제2 실시예와 중복되는 부분은 생략하기로 한다.
이하, 도 12 내지 도 14를 참조하여, 본 발명의 제3 실시예에 의한 표시장치를 설명한다. 도 7은 본 발명의 제3 실시예에 의한 표시장치에 관한 것으로, 도 6에서 AR 영역을 확대 도시한 평면도이다. 도 13은 도 12을 절취선 Ⅳ-Ⅳ'로 절취한 단면도이다. 도 14는 도 12을 절취선 Ⅴ-Ⅴ'로 절취한 단면도이다.
도 12를 참조하면, 게이트 구동회로(120)는 GIP 방식으로 표시패널의 기판(SUB) 상에 형성될 수 있다. 게이트 구동회로(120)는 스캔 펄스를 발생한다. 게이트 구동회로(120)는 타이밍 콘트롤러(30)의 제어 하에 스캔 펄스(SCAN1, SCAN2)를 액티브영역(AA)의 스캔라인(GL)들에 공급한다. 게이트 구동회로(120)와 스캔라인(GL)은 그 사이에 구비된 스캔 라우팅 라인(GRL)을 통해 전기적으로 연결된다. 게이트 구동회로(120)로부터의 스캔 펄스는 스캔 라우팅 라인(GRL)을 통해 스캔라인(GL)에 공급된다.
스캔 라우팅 라인(GRL)은 게이트 구동회로(120)의 인입부(GLI)로부터 연장되어 액티브영역(AA)의 스캔라인(GL)과 연결된다. 스캔 라우팅 라인(GRL)의 일단은 게이트 구동회로(120)의 인입부(GLI)와 연결되고, 타단은 스캔라인(GL)과 연결된다. 스캔펄스는 게이트 구동회로(120)로부터 발생되어 게이트 구동회로(120)의 인입부(GLI), 스캔 라우팅 라인(GRL)을 통해 스캔라인(GL)에 공급된다. 스캔 라우팅 라인(GRL)은 기준전압 라우팅부(113)와 링크 영역(LN)을 가로지른다.
도 13을 더 참조하면, 본 발명에 의한 제3 실시예는, 스캔 라우팅 라인(GRL)을 게이트 구동회로(120)의 인입부(GLI) 및 스캔라인(GL)과 다른 층에 형성하는 것을 특징으로 한다. 스캔 라우팅 라인(GRL)은 적어도 하나 이상의 절연층을 사이에 두고, 게이트 구동회로(120)의 인입부(GLI) 및 스캔라인(GL) 아래에 형성된다.
스캔 라우팅 라인(GRL)의 일단은 게이트 절연막(GI) 및 버퍼층(BUF)을 관통하는 콘택홀(GH1)을 통해, 게이트 구동회로(120)의 인입부(GLI)와 접속된다. 스캔 라우팅 라인(GRL)의 타단은 게이트 절연막(GI) 및 버퍼층(BUF)을 관통하는 콘택홀(GH2)를 통해, 스캔라인(GL)과 접속된다.
도 14를 더 참조하면, 본 발명에 의한 제3 실시예는 제1 링크 라인(LNL1)들과 제2 링크 라인(LNL2)들을 서로 다른 층에 배치한다. 즉, 제2 링크 라인(LNL2)들은 절연층을 사이에 두고, 제1 링크 라인(LNL1) 위에 배치된다. 또한, 본 발명에 의한 제3 실시예는 스캔 라우팅 라인(GRL)과 게이트 구동회로(120)의 인입부(GLI) 및 스캔라인(GL)을 서로 다른 층에 배치한다. 즉, 스캔 라우팅 라인(GRL)들은 절연층을 사이에 두고 게이트 구동회로(120)의 인입부(GLI) 및 스캔라인(GL) 아래에 배치된다. 이에 따라, 링크 영역(LN)에서, 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL)이 버퍼층(BUF), 게이트 절연막(GI), 제1 절연층(IN1), 제2 절연층(IN2)을 사이에 두고 서로 교차된다.
본 발명의 제3 실시예는 제2 실시예 대비 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL)의 이격 거리(G3)를 더 충분히 확보함으로써, 서로 다른 신호가 인가되는 제2 링크 라인(LNL2)과 스캔 라우팅 라인(GRL) 사이의 단락을 더욱 효과적으로 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
100 : 표시장치 110 : 표시패널
AA : 이형 액티브영역 BZ : 베젤 영역
111 : 데이터 라우팅부 112 : 고전위 라우팅부
113 : 기준전압 라우팅부 114 : 저전위 라우팅부
115 : AP 스위치 회로 116 : 보상 커패시터
120 : 게이트 구동회로 140 : 데이터 구동회로
160 : 멀티플렉서

Claims (20)

  1. 스캔라인, 데이터라인, 전원 라인에 의해 구획된 픽셀들을 갖는 이형 액티브 영역, 및 상기 이형 액티브 영역의 외측에 위치하며, 전원 전압이 인가되는 전원 라우팅 라인과 스캔 펄스가 인가되는 스캔 라우팅 라인을 갖는 베젤영역을 포함하는 기판; 및
    상기 베젤 영역에서, 상기 전원 라우팅 라인을 상기 전원 라인에 연결하여 상기 전원 라우팅 라인으로부터의 상기 전원 전압을 상기 전원 라인으로 전달하는 링크 라인을 포함하고,
    상기 이형 액티브 영역에 상기 전원 라인은 서로 다른 길이의 복수개의 전원 라인들을 포함하고,
    상기 링크 라인은,
    복수개의 제1 링크 라인들; 및
    상기 제1 링크 라인들을 서로 연결하며, 상기 서로 다른 길이의 상기 전원 라인들간의 로드 편차를 보상하는 복수개의 제2 링크 라인들을 포함하며,
    상기 제1 링크 라인들 각각은,
    상기 스캔 라우팅 라인과 평행하며 상기 전원 라인과 교차하는 방향으로 배치되고, 상기 전원 라우팅 라인과 연결된 일단과, 상기 전원 라인들 중 하나 또는 상기 제2 링크 라인들 중 하나에 연결된 타단을 포함하고,
    상기 전원 라인들 및 상기 제 1 링크 라인들은 사이에 적어도 하나의 절연층을 개재하여 서로 다른 층에 구비되는 표시장치.
  2. 제 1 항에 있어서,
    상기 전원 전압은,
    고전위 전원 전압 및 기준 전압 중 어느 하나인 표시장치.
  3. 제 1 항에 있어서,
    상기 제2 링크 라인은,
    상기 이형 액티브영역과 인접하여 배치된 표시장치.
  4. 제1 항에 있어서,
    상기 스캔 라인과 동일한 제1 방향으로 배치되며, 일단이 상기 전원 라우팅 라인과 연결되고, 타단이 상기 제2 링크 라인과 연결되는 제1 보조 링크 라인을 더 포함하는 표시장치.
  5. 제 1 항에 있어서,
    상기 기판 상에 배치된 버퍼층, 상기 버퍼층 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고,
    상기 스캔 라우팅 라인은 상기 스캔라인과 동일층이며,
    상기 게이트 절연막과 상기 제1 절연층 사이에 배치되어, 상기 스캔라인에 스캔펄스를 전달하며,
    상기 제1 링크 라인 및 상기 제2 링크 라인은,
    상기 제1 절연층과 상기 제2 절연층 사이에 배치되고,
    상기 전원 라인은,
    상기 제2 절연층 상에 배치되어, 상기 제2 절연층을 관통하는 제1 콘택홀을 통해 상기 제1 링크 라인과 접속되는 표시장치.
  6. 제 1 항에 있어서,
    상기 기판 상에 배치된 버퍼층, 상기 버퍼층 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고,
    상기 스캔 라우팅 라인은 상기 스캔라인과 동일층이며,
    상기 게이트 절연막과 상기 제1 절연층 사이에 배치되어, 상기 스캔라인에 스캔펄스를 전달하며,
    상기 제1 링크 라인은,
    상기 제1 절연층과 상기 제2 절연층 사이에 배치되며,
    상기 제2 링크 라인 및 상기 전원 라인은,
    상기 제2 절연층 상에 배치되고,
    상기 제2 링크 라인은,
    상기 전원 라인이 상기 이형 액티브영역의 외측까지 연장된 것이며,
    상기 전원 라인은,
    상기 제2 절연층을 관통하는 제1 콘택홀을 통해 상기 제1 링크 라인과 접속되는 표시장치.
  7. 제 1 항에 있어서,
    상기 기판 상에 배치된 버퍼층, 상기 버퍼층 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고,
    상기 스캔 라우팅 라인은,
    상기 기판과 상기 버퍼층 사이에 배치되어, 상기 게이트 절연막과 상기 제1 절연층 사이에 배치된 상기 스캔라인에 스캔펄스를 전달하며,
    상기 제1 링크 라인은,
    상기 제1 절연층과 상기 제2 절연층 사이에 배치되며,
    상기 제2 링크 라인 및 상기 전원 라인은,
    상기 제2 절연층 상에 배치되고,
    상기 제2 링크 라인은,
    상기 전원 라인이 상기 이형 액티브영역의 외측까지 연장된 것이며,
    상기 전원 라인은,
    상기 제2 절연층을 관통하는 제1 콘택홀을 통해 상기 제1 링크 라인과 접속되는 표시장치.
  8. 제 6 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 제2 링크 라인은,
    상기 제2 절연층을 관통하는 제2 콘택홀을 통해 상기 제1 링크 라인과 접속되는 표시장치.
  9. 제 6 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 제1 링크 라인과 동일층에 배치되는 제2 보조 링크 라인을 더 포함하고,
    상기 제2 보조 링크 라인의 일단은,
    상기 복수개의 전원 라인들 중 어느 하나와 연결되고,
    상기 제2 보조 링크 라인의 타단은,
    상기 제2 링크 라인들 중 어느 하나와 연결되는 표시장치.
  10. 제 6 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 제1 링크 라인과 동일층에 배치되는 제2 보조 링크 라인을 더 포함하고,
    상기 제2 보조 링크 라인의 일단과 타단은,
    상기 복수개의 전원 라인들 중 서로 다른 전원 라인들에 연결되거나,
    상기 복수개의 제 2 링크 라인들 중 서로 다른 제 2 링크 라인들에 연결된 된 표시장치.
  11. 스캔라인, 데이터라인, 전원 라인에 의해 구획된 픽셀들을 갖는 이형 액티브 영역, 및 상기 이형 액티브 영역의 외측에 위치하며, 전원 전압이 인가되는 전원 라우팅 라인과 스캔 펄스가 인가되는 스캔 라우팅 라인을 갖는 베젤영역을 포함하는 기판; 및
    상기 베젤 영역에서, 상기 전원 라우팅 라인을 상기 전원 라인에 연결하여 상기 전원 라우팅 라인으로부터의 상기 전원 전압을 상기 전원 라인으로 전달하는 링크 라인을 포함하고,
    상기 이형 액티브 영역에 상기 전원 라인은 서로 다른 길이의 복수개의 전원 라인들을 포함하고,
    상기 링크 라인은,
    상기 스캔라인과 평행한 제1 방향으로 연장된 복수개의 제1 링크 라인들;
    상기 제1 방향과 다른 제 2 방향으로 연장되며, 상기 제1 링크 라인들 중 어느 하나와 다른 하나를 서로 연결하는 복수개의 제2 링크 라인; 및
    복수개의 제2 보조 링크 라인을 포함하며,
    상기 제1 링크 라인들 각각은,
    상기 전원 라우팅 라인과 연결된 일단과, 상기 전원 라인들 중 하나 또는 상기 제2 링크 라인들 중 하나에 연결된 타단을 포함하고,
    상기 제2 보조 링크 라인들은 상기 제2 링크 라인과 다른 층에서 상기 제1 방향으로 배치되며, 상기 제2 링크 라인과의 사이에 적어도 한 층의 절연층을 개재하며 상기 제2 링크 라인과 접속되는 표시장치.
  12. 제 11항에 있어서,
    상기 제1 방향으로 배치되고, 일단이 상기 전원 라우팅 라인에 연결되고, 타단이 상기 제2 링크 라인 중 하나에 연결된, 제 1 보조 링크 라인을 더 포함하는 표시장치.
  13. 제 11항에 있어서,
    상기 기판의 상기 베젤 영역에, 상기 전원 라우팅 라인 외측으로 상기 스캔 라우팅 라인과 연결되는 게이트 구동회로를 더 포함하는 표시장치.
  14. 제 11항에 있어서,
    상기 이형 액티브 영역은 원형이며,
    상기 베젤 영역은,
    상기 이형 액티브 영역의 가장자리에 인접하여 상기 액티브 영역의 가장자리를 둘러싸는 형상으로, 상기 제 1 링크 라인들과 상기 제 2 링크 라인들이 배치된 링크 영역;
    상기 링크 영역에 인접하며 상기 링크 영역을 둘러싸는 상기 전원 라우팅 라인; 및
    상기 전원 라우팅 라인에 인접하며 상기 전원 라우팅 라인을 둘러싸는 게이트 구동부를 포함하는 표시장치.
  15. 제 11항에 있어서,
    상기 제 1 링크 라인들 및 상기 제 2 링크 라인들은 제 1 층에 위치하고,
    상기 전원 라우팅 라인 및 상기 전원 라인은 제 2 층에 위치한 표시 장치.
  16. 제 15항에 있어서,
    상기 제 1층과 상기 제 2 층 사이에 절연층이 구비되고,
    상기 제 1 링크 라인들 중 적어도 하나는 일단이 상기 절연층에 구비된 제 1 콘택홀을 통해 상기 전원 라우팅 라인에 연결되고, 타단이 상기 절연층에 구비된 제 2 콘택홀을 통해 상기 전원 라인 중 하나에 연결된 표시 장치.
  17. 제 12항에 있어서,
    상기 제 1 링크 라인들, 상기 제 2 링크 라인들 및 상기 제 1 보조 링크 라인들은 제 1 층에 구비되고,
    상기 전원 라우팅 라인 및 상기 전원 라인들은 제 2 층에 구비된 표시 장치.
  18. 제 11항에 있어서,
    상기 제 1 링크 라인들은 제 1 층에 있고,
    상기 제 2 링크 라인들, 상기 전원 라우팅 라인 및 전원 라인들은 제2 층에 구비된 표시장치.
  19. 제 12항에 있어서,
    상기 제 1 링크 라인들, 상기 제 1 보조 링크 라인 및 상기 제 2 보조 링크 라인들은 제 1 층에 있고,
    상기 제 2 링크 라인들, 상기 전원 라우팅 라인 및 상기 전원 라인들은 제 2 층에 위치한 표시장치.
  20. 제 19항에 있어서,
    상기 스캔 라우팅 라인은 상기 제 1 층 및 제 2 층과 각각 다른 제 3 층에 위치한 표시장치.
KR1020150169237A 2015-11-30 2015-11-30 표시장치 Active KR102512480B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150169237A KR102512480B1 (ko) 2015-11-30 2015-11-30 표시장치
EP16187883.0A EP3174042B1 (en) 2015-11-30 2016-09-08 Organic light emitting diode display
US15/331,622 US10134825B2 (en) 2015-11-30 2016-10-21 Organic light emitting diode display
CN201610934177.8A CN106847085B (zh) 2015-11-30 2016-11-01 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150169237A KR102512480B1 (ko) 2015-11-30 2015-11-30 표시장치

Publications (2)

Publication Number Publication Date
KR20170064123A KR20170064123A (ko) 2017-06-09
KR102512480B1 true KR102512480B1 (ko) 2023-03-22

Family

ID=56889021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150169237A Active KR102512480B1 (ko) 2015-11-30 2015-11-30 표시장치

Country Status (4)

Country Link
US (1) US10134825B2 (ko)
EP (1) EP3174042B1 (ko)
KR (1) KR102512480B1 (ko)
CN (1) CN106847085B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049445B2 (en) * 2017-08-02 2021-06-29 Apple Inc. Electronic devices with narrow display borders
KR102352312B1 (ko) * 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR102408164B1 (ko) * 2017-10-31 2022-06-10 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
CN107741677B (zh) 2017-10-31 2020-05-22 武汉天马微电子有限公司 显示模组和显示装置
KR102453082B1 (ko) * 2017-12-28 2022-10-12 삼성전자주식회사 홀 영역을 포함하는 디스플레이 및 상기 디스플레이를 포함하는 전자 장치
CN108550342A (zh) * 2018-07-02 2018-09-18 京东方科技集团股份有限公司 数据驱动电路及其驱动方法、阵列基板和显示面板
US10942360B2 (en) * 2018-09-18 2021-03-09 Disney Enterprises, Inc. Free-viewpoint collimated display systems for collimated effects
CN109272955B (zh) * 2018-11-06 2021-02-12 信利半导体有限公司 Gip走线图处理方法和gip走线图处理装置
KR102763276B1 (ko) * 2019-07-29 2025-02-10 삼성디스플레이 주식회사 표시 장치
KR102632612B1 (ko) * 2019-07-29 2024-02-02 삼성디스플레이 주식회사 표시장치
CN112791753B (zh) 2019-11-13 2022-05-24 京东方科技集团股份有限公司 微流控芯片及其制造方法、微流控器件
CN111161639B (zh) * 2020-01-03 2022-04-19 厦门天马微电子有限公司 显示面板及显示装置
US11687126B2 (en) * 2020-02-18 2023-06-27 Google Llc Reducing hole bezel region in displays
WO2022027556A1 (zh) * 2020-08-07 2022-02-10 京东方科技集团股份有限公司 显示基板、显示装置
WO2022041281A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示面板及显示装置
CN112086065B (zh) 2020-09-24 2022-07-01 京东方科技集团股份有限公司 显示面板及其显示装置和制造方法
KR20220141948A (ko) * 2021-04-13 2022-10-21 삼성디스플레이 주식회사 표시 장치
TW202443532A (zh) * 2023-04-19 2024-11-01 群創光電股份有限公司 電子裝置
CN117275404A (zh) * 2023-09-25 2023-12-22 昆山国显光电有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140022230A1 (en) * 2012-07-23 2014-01-23 Lg Display Co., Ltd. Display device and method of forming a display device
CN104614911A (zh) 2015-03-03 2015-05-13 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN104977740A (zh) 2015-07-29 2015-10-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626900B2 (en) * 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
JP5933160B2 (ja) * 2008-12-04 2016-06-08 株式会社半導体エネルギー研究所 表示装置、電子機器及び移動体
US9477313B2 (en) * 2012-11-20 2016-10-25 Samsung Electronics Co., Ltd. User gesture input to wearable electronic device involving outward-facing sensor of device
KR102192475B1 (ko) * 2013-12-24 2020-12-17 엘지디스플레이 주식회사 디스플레이 장치
KR102239166B1 (ko) * 2014-04-14 2021-04-09 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102162257B1 (ko) * 2014-07-31 2020-10-07 엘지디스플레이 주식회사 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140022230A1 (en) * 2012-07-23 2014-01-23 Lg Display Co., Ltd. Display device and method of forming a display device
CN104614911A (zh) 2015-03-03 2015-05-13 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN104977740A (zh) 2015-07-29 2015-10-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
EP3174042A2 (en) 2017-05-31
CN106847085B (zh) 2020-06-12
US10134825B2 (en) 2018-11-20
CN106847085A (zh) 2017-06-13
US20170154945A1 (en) 2017-06-01
KR20170064123A (ko) 2017-06-09
EP3174042A3 (en) 2017-07-26
EP3174042B1 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
KR102512480B1 (ko) 표시장치
KR102489592B1 (ko) 플렉서블 표시장치
KR102427312B1 (ko) 유기발광표시패널 및 유기발광표시장치
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
EP3174099B1 (en) Organic light emitting diode display
KR102460992B1 (ko) 보상마진 제어장치, 유기발광 표시장치 및 그의 구동방법
KR20160081702A (ko) 데이터 제어회로 및 이를 포함하는 평판표시장치
KR20210158033A (ko) 디스플레이 장치, 데이터 구동 회로 및 디스플레이 패널
US11789574B2 (en) Light emitting display apparatus
KR20200075318A (ko) 박막 트랜지스터 및 디스플레이 패널
KR102504235B1 (ko) 이형 표시장치
KR102437684B1 (ko) 표시장치
KR102122531B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
US20190197961A1 (en) Display Device
US20240290277A1 (en) Gate driving panel circuit, display panel and display device
KR102520698B1 (ko) Oled 표시패널
KR20210078003A (ko) 디스플레이 장치
KR20210035651A (ko) 게이트 구동 회로 및 디스플레이 장치
US11709559B2 (en) Touch display device and method of driving the same
KR102560268B1 (ko) 유기발광 다이오드 표시장치
US20250014522A1 (en) Gate driving panel circuit and display device
US20240290264A1 (en) Display device and display panel
US12266313B2 (en) Gate driving panel circuit and display device
KR102470898B1 (ko) 칩 온 필름 및 이를 포함하는 유기발광 다이오드 표시장치
US20240290284A1 (en) Gate driving panel circuit and display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151130

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201020

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151130

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211229

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20220719

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230316

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230317

End annual number: 3

Start annual number: 1

PG1601 Publication of registration