KR102505896B1

KR102505896B1 - 유기발광 표시장치 및 이의 센싱방법

Info

Publication number: KR102505896B1
Application number: KR1020160097483A
Authority: KR
Inventors: 유재익; 임명기; 도오성
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-07-29
Filing date: 2016-07-29
Publication date: 2023-03-06
Anticipated expiration: 2036-07-29
Also published as: US10089928B2; US20180033366A1; CN107665671B; CN107665671A; KR20180014389A

Abstract

본 발명은 유기발광다이오드, 유기발광다이오드를 구동하는 구동 트랜지스터를 포함하고, 데이터라인들과 센싱 라인들에 연결되는 다수의 픽셀들이 형성되고, 픽셀들에 인가되는 데이터전압에 따라 구동 트랜지스터의 소스-드레인 간 전류를 센싱 전류값을 획득하는 유기발광 표시장치의 센싱방법에 관한 것이다. 본 발명의 유기발광 표시장치 센싱방법은 하나의 수평라인에 배열된 다수의 픽셀들 중에서, 기준 픽셀과 둘 이상의 유효 픽셀을 포함하는 픽셀 그룹을 정의하는 단계, 기준 픽셀에 블랙 계조 데이터전압을 인가하여, 블랙 계조 전류 센싱값을 획득하는 단계, 유효 픽셀에 블랙 계조 보다 높은 계조를 갖는 소정의 계조 데이터전압을 인가하여 소정 계조 전류 센싱값을 획득하는 단계 및 소정 계조 전류 센싱값에서 블랙 계조 전류 센싱값을 감산하여 공통 노이즈가 소거된 픽셀 전류 센싱값을 획득하는 단계를 포함한다.

Description

유기발광 표시장치 및 이의 센싱방법{Organic Light Emitting Display and Sensing Method thereof}

본 발명은 유기발광 표시장치 및 이의 센싱방법에 관한 것으로, 특히 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치 및 이의 센싱방법에 관한 것이다.

액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

유기발광 표시장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 픽셀들의 휘도를 조절한다. 픽셀들 각각은 자신의 게이트전극과 소스전극 사이에 걸리는 전압(Vgs)에 따라 OLED에 흐르는 구동전류를 제어하는 구동 소자 즉, 구동 트랜지스터(Thin Film Transistor)를 포함한다. 문턱 전압, 이동도 등과 같은 구동 트랜지스터의 전기적 특성은 구동 시간 경과에 따라 열화 되어 픽셀들마다 편차가 생길 수 있다. 구동 트랜지스터의 전기적 특성이 픽셀들마다 달라지면 동일 비디오 데이터에 대해 픽셀들 간 휘도가 달라지므로 원하는 화상 구현이 어렵다.

구동 트랜지스터의 전기적 특성 편차를 보상하기 위해 내부 보상 방식과 외부 보상 방식이 알려져 있다. 내부 보상 방식은 구동 트랜지스터들 간의 문턱 전압 편차를 화소 회로 내부에서 자동으로 보상한다. 내부 보상을 위해서는 OLED에 흐르는 구동전류가 구동 트랜지스터의 문턱 전압에 상관없이 결정되도록 해야 하기 때문에, 화소 회로의 구성이 매우 복잡하다. 더욱이, 내부 보상 방식은 구동 트랜지스터들 간의 이동도 편차를 보상하기에는 부적합하다.

외부 보상 방식은 구동 트랜지스터들의 전기적 특성(문턱전압, 이동도)에 대응되는 센싱 전압들을 측정하고, 이 센싱 전압들을 기반으로 외부 회로에서 비디오 데이터를 변조함으로써 전기적 특성 편차를 보상한다. 최근에는 이러한 외부 보상 방식에 대한 연구가 활발히 진행되고 있다.

종래의 외부 보상 방식에서, 데이터 구동회로는 센싱 라인을 통해 각 픽셀로부터 센싱 전압을 직접 입력받고, 이 센싱 전압을 디지털 센싱값으로 변환한 후 타이밍 콘트롤러에 전송한다. 타이밍 콘트롤러는 디지털 센싱값을 기초로 디지털 비디오 데이터를 변조하여 구동 트랜지스터의 전기적 특성 편차를 보상한다.

구동 트랜지스터는 전류 소자이므로 그의 전기적 특성은, 일정 게이트-소스 간 전압(Vgs)에 따라 드레인-소스 사이에 흐르는 전류(Ids)의 크기로 대변된다. 그런데, 종래 외부 보상 방식의 데이터 구동회로는, 구동 트랜지스터의 전기적 특성을 센싱하기 위해 구동 트랜지스터에 흐르는 전류(Ids)를 직접 센싱하는 것이 아니라, 그 전류(Ids)에 대응되는 전압값을 센싱한다.

예컨대, 본원 출원인에 기출원된 출원번호 제10-2013-0134256호, 제10-2013-0149395호 등을 통해 제안된 외부 보상 방식에서는 구동 트랜지스터를 소스 팔로워(Source Follower) 방식으로 동작시킨 후 센싱 라인의 라인 커패시터(기생 커패시터)에 저장되는 전압(구동 트랜지스터의 소스 전압)을 데이터 구동회로에서 센싱한다. 이 외부 보상 방식은 구동 트랜지스터의 문턱전압 편차를 보상하기 위해, 소스 팔로워(Source Follower) 방식으로 동작되는 구동 트랜지스터(DT)의 소스 전극 전위가 세츄레이션(saturation state)될 때(즉, 구동 트랜지스터(DT)의 전류(Ids)가 제로가 될 때)의 소스 전압을 센싱한다. 그리고, 이 외부 보상 방식은 구동 트랜지스터의 이동도 편차를 보상하기 위해, 소스 팔로워(Source Follower) 방식으로 동작되는 구동 트랜지스터(DT)의 소스 전극 전위가 세츄레이션 상태에 도달되기 전의 선형 상태의 값을 센싱한다.

이러한 종래 외부 보상 방식은 다음과 같은 문제가 있다.

첫째, 종래 외부 보상 방식은 구동 트랜지스터에 흐르는 전류를 센싱 라인의 기생 커패시터를 이용하여 소스 전압으로 변경 및 저장한 후, 이 소스 전압을 센싱한다. 이때, 센싱 라인의 기생 커패시턴스는 비교적 크며, 더욱이 표시패널의 표시 부하에 따라 기생 커패시턴스의 크기가 변동될 수 있다. 기생 커패시턴스는 일정한 레벨로 유지되지 않고 다양한 환경적 요인에 의해 변하기 때문에 캘리브레이션 처리를 할 수도 없다. 이렇게 전류가 축적되는 기생 커패시턴스의 크기가 센싱 라인들 간에 달라지면, 정확한 센싱값을 얻기 어렵다.

둘째, 종래 외부 보상 방식은 전압 센싱 방식을 취하기 때문에, 구동 트랜지스터의 소스전압이 세츄레이션 되기까지 많은 시간이 소요되는 등, 센싱값 획득에 소요되는 시간이 매우 길다. 특히, 센싱 라인의 기생 커패시턴스가 크면, 센싱 가능한 전압 수준으로 전류를 인입하는 데 많은 시간이 소요된다.

따라서, 본 발명의 목적은 구동소자의 전기적 특성을 센싱함에 있어 센싱 시간을 줄이고 센싱 성능을 높일 수 있도록 한 유기발광 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 유기발광 표시장치 센싱방법은 하나의 수평라인에 배열된 다수의 픽셀들 중에서, 기준 픽셀과 둘 이상의유효 픽셀을 포함하는 픽셀 그룹을 정의하는 단계, 기준 픽셀에 블랙 계조 데이터전압을 인가하여, 블랙 계조 전류 센싱값을 획득하는 단계, 유효 픽셀에 블랙 계조 보다 높은 계조를 갖는 소정의 계조 데이터전압을 인가하여 소정 계조 전류 센싱값을 획득하는 단계 및 소정 계조 전류 센싱값에서 블랙 계조 전류 센싱값을 감산하여 공통 노이즈가 소거된 픽셀 전류 센싱값을 획득하는 단계를 포함한다.

본 발명은 구동소자의 전기적 특성 편차를 센싱함에 있어 전류 적분기를 이용한 전류 센싱 방식을 통해 저전류 및 고속 센싱을 구현하여 센싱 시간을 크게 줄일 수 있다.

이를 통해 본 발명은 기준전압 변동, 센싱 라인들 간 노이즈 소스 차이 등으로 인해 전류 적분기 내에 유입되는 노이즈 영향을 최소화하여 픽셀 전류를 보다 정확히 센싱함으로써, 센싱 성능, 나아가 보상 성능을 크게 향상시킬 수 있다.

특히, 본 발명은 소정 계조용 데이터전압에 대한 센싱 전류값에서 블랙 계조용 데이터전압에 대한 센싱 전류값 감산하여 공통 노이즈를 제거하는 과정에서 한 차례만으로 그룹 내에 속한 다수 픽셀의 소정 계조용 데이터전압을 센싱하기 때문에, 긴 시간이 소요되는 센싱 전류값 획득 과정의 시간을 단축시킬 수 있다.

도 1은 전류 센싱 방식을 기초로 하여 외부 보상을 구현하는 유기발광 표시장치의 개략적 구성을 보여주는 도면.
도 2는 전류 센싱 방식의 외부 보상에 적용되는 일 픽셀과 전류 적분기 간의 접속 구조를 보여주는 도면.
도 3은 외부 노이즈에 취약한 전류 센싱 방식의 단점을 보여주는 도면.
도 4는 개선된 전류 센싱 방식이 적용되는 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 도면.
도 5는 도 4의 표시패널에 형성된 픽셀 어레이와, 개선된 전류 센싱 방식을 구현하기 위한 데이터 드라이브 IC의 구성을 보여주는 도면들.
도 6은 도 5에 도시된 멀티플렉스의 스위치 구조를 나타내는 도면.
도 7은 데이터 드라이브 IC에 인가되는 구동 신호들을 나타내는 도면.
도 8은 픽셀 그룹 내에서 기준 픽셀을 설정하는 일례를 나타내는 도면.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

1. 전류 센싱 방식

본 발명의 기초가 되는 전류 센싱 방식을 살펴보면 다음과 같다.

도 1은 전류 센싱 방식을 기초로 하여 외부 보상을 구현하는 유기발광 표시장치의 개략적 구성을 보여준다. 도 2는 전류 센싱 방식의 외부 보상에 적용되는 일 픽셀과 전류 적분기 간의 접속 구조를 보여준다.

도 1을 참조하면, 본 발명은 전류 센싱에 필요한 센싱 블록 및 ADC(아날로그-디지털 컨버터)를 데이터 드라이브 IC(SDIC)에 포함시키고, 표시패널의 픽셀들로부터 전류 정보를 센싱한다. 센싱 블록은 다수의 전류 적분기들을 포함하여 표시패널로부터 입력되는 전류 정보를 적분한다. 표시패널의 픽셀들은 센싱 라인들에 접속되며, 전류 적분기들은 센싱 채널들을 통해 센싱 라인들에 접속된다. 각 적분기에서 얻어진 적분값(전압값으로 나타남)은 샘플링 및 홀딩 되면서 ADC에 입력된다. ADC는 아날로그 적분값을 디지털 센싱값으로 변환한 후 타이밍 콘트롤러에 전송한다. 타이밍 콘트롤러는 디지털 센싱값을 기초로 문턱전압 편차와 이동도 편차를 보상하기 위한 보상 데이터를 도출하고, 이 보상 데이터를 이용하여 화상 구현을 위한 이미지 데이터를 변조한 후 데이터 드라이브 IC(SDIC)에 전송한다. 변조된 이미지 데이터는 데이터 드라이브 IC(SDIC)에서 화상 표시용 데이터전압으로 변환된 후 표시패널에 인가된다.

전류 센싱 방식의 외부 보상에 적용되는 일 픽셀과 전류 적분기 간의 접속 구조가 도 2에 도시되어 있다. 도 2를 참조하면, 픽셀(P)은 유기발광다이오드(OLED), 구동 트랜지스터(Thin Film Transistor)(DT), 스토리지 커패시터(Cst), 제1 스위치 트랜지스터(ST1), 및 제2 스위치 트랜지스터(ST2)를 구비할 수 있다.

유기발광 다이오드(OLED)는 제2 노드(N2)에 접속된 애노드전극과, 저전위 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다. 구동 트랜지스터(DT)는 게이트-소스 간 전압(Vgs)에 따라 유기발광다이오드(OLED)에 입력되는 전류량을 제어한다. 구동 트랜지스터(DT)는 제1 노드(N1)에 접속된 게이트전극, 고전위 구동전압(EVDD)의 입력단에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다. 스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다. 제1 스위치 트랜지스터(ST1)는 게이트펄스(SCAN)에 응답하여 데이터전압 공급라인(14A) 상의 데이터전압(Vdata)을 제1 노드(N1)에 인가한다. 제1 스위치 트랜지스터(ST1)는 게이트라인(15)에 접속된 게이트전극, 데이터전압 공급라인(14A)에 접속된 드레인전극, 및 제1 노드(N1)에 접속된 소스전극을 구비한다. 제2 스위치 트랜지스터(ST2)는 게이트펄스(SCAN)에 응답하여 제2 노드(N2)와 센싱 라인(14B) 간의 전류 흐름을 스위칭한다. 제2 스위치 트랜지스터(ST2)는 제2 게이트라인(15D)에 접속된 게이트전극, 센싱 라인(14B)에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다.

또한, 도 2와 같이 전류 적분기(CI)는, 센싱 채널(CH)을 통해 센싱 라인(14B)에 연결되어 센싱 라인(14B)으로부터 픽셀 전류(Ipix) 즉, 구동 트랜지스터의 소스-드레인 간 전류(Ids)를 입력받는 반전 입력단자(-), 기준전압(VREF)을 입력받는 비 반전 입력단자(+), 및 출력 단자를 포함한 앰프(AMP)와, 앰프(AMP)의 반전 입력단자(-)와 출력 단자 사이에 접속된 적분 커패시터(CFB)와, 적분 커패시터(CFB)의 양단에 접속된 리셋 스위치(RST)를 포함한다.

전류 적분기(CI)는 샘플&홀드 회로를 통해 ADC에 연결된다. 샘플&홀드 회로는 앰프(AMP)의 출력값(Vout)을 샘플링하기 위한 샘플링 스위치(SAM), 샘플링 스위치(SAM)를 통해 인가되는 출력값(Vout)을 저장하는 샘플링 커패시터(C), 샘플링 커패시터(C)에 저장된 출력값(Vout)을 ADC에 전달하기 위한 홀딩 스위치(HOLD)를 포함한다.

전류 적분기(CI)로부터 적분값(Vsen)을 얻어내기 위한 센싱 구동은 초기화 기간(1), 센싱 기간(2), 및 샘플링 기간(3)을 포함하여 이루어진다.

초기화 기간(1)에서 리셋 스위치(RST)의 턴 온으로 인해 앰프(AMP)는 이득이 1인 유닛 게인 버퍼로 동작한다. 초기화 기간(1)에서 앰프(AMP)의 입력 단자들(+,-)과 출력 단자, 센싱 라인(14B), 및 제2 노드(N2)는 모두 기준전압(VREF)으로 초기화된다.

초기화 기간(1) 중에 데이터 드라이브 IC(SDIC)의 DAC를 통해 센싱용 데이터전압(Vdata-SEN)이 제1 노드(N1)에 인가된다. 그에 따라 구동 트랜지스터(DT)에는 제1 노드(N1)와 제2 노드(N2)의 전위차{(Vdata-SEN)-VREF}에 상응하는 소스-드레인 간 전류(Ids)가 흘러 안정화된다. 하지만, 초기화 기간(1) 중에 앰프(AMP)는 계속해서 유닛 게인 버퍼로 동작하므로, 출력 단자의 전위는 기준전압(VREF)으로 유지된다.

센싱 기간(2)에서 리셋 스위치(RST)의 턴 오프로 인해 앰프(AMP)는 전류 적분기(CI)로 동작하며, 적분 커패시터(CFB)를 이용하여 구동 트랜지스터(DT)에 흐르는 소스-드레인 간 전류(Ids)를 적분한다. 센싱 기간(2)에서 앰프(AMP)의 반전 입력단자(-)에 유입되는 전류(Ids)에 의해 적분 커패시터(CFB)의 양단 전위차는 센싱 시간이 경과 할수록, 즉 축적되는 전류값(Ids)이 증가할수록 커진다. 그런데, 앰프(AMP)의 특성상 반전 입력단자(-) 및 비 반전 입력단자(+)는 가상 접지(Virtual Ground)를 통해 쇼트되어 서로 간 전위차가 0이므로, 센싱 기간(2)에서 반전 입력단자(-)의 전위는 적분 커패시터(CFB)의 전위차 증가에 상관없이 기준전압(VREF)으로 유지된다. 그 대신, 적분 커패시터(CFB)의 양단 전위차에 대응하여 앰프(AMP)의 출력 단자 전위가 낮아진다. 이러한 원리로 센싱 기간(2)에서 센싱 라인(14B)을 통해 유입되는 전류(Ids)는 적분 커패시터(CFB)를 통해 전압값인 적분값(Vsen)으로 변한다. 전류 적분기(CI)의 출력값(Vout)의 하강 기울기는 센싱 라인(14B)을 통해 유입되는 전류량(Ids)이 클수록 증가하므로 적분값(Vsen)의 크기는 상기 전류량(Ids)이 클수록 오히려 작아진다. 센싱 기간(2)에서 적분값(Vsen)은 샘플링 스위치(SAM)를 경유하여 샘플링 커패시터(C)에 저장된다.

샘플링 기간(3)에서 홀딩 스위치(HOLD)가 턴 온 되면, 샘플링 커패시터(C)에 저장된 적분값(Vsen)이 홀딩 스위치(HOLD)를 경유하여 ADC에 입력된다. 적분값(Vsen)은 ADC에서 디지털 센싱값으로 변환된 후 타이밍 콘트롤러에 전송된다. 타이밍 콘트롤러는 디지털 센싱값을 미리 저장된 보상 알고리즘에 적용하여, 구동 트랜지스터의 문턱전압 편차(ㅿVth)와 이동도 편차(ㅿK)를 도출함과 아울러, 상기 편차들을 보상하기 위한 보상 데이터를 도출한다. 보상 알고리즘은 룩업 테이블 또는 계산 로직으로 구현될 수 있다.

이러한 본 발명의 전류 적분기(CI)에 포함되는 적분 커패시터(CFB)의 커패시턴스는 센싱 라인에 존재하는 기생 커패시턴스에 비해 수백 분의 1만큼 작아, 본 발명의 전류 센싱 방식은 센싱 가능한 적분값(Vsen) 수준까지 전류(Ids)를 인입하는 데 소요되는 시간이 종래의 전압 센싱 방식에 비해 획기적으로 짧아진다. 더욱이, 기존의 전압 센싱 방식에서는 문턱전압 센싱시 구동 트랜지스터의 소스전압이 세츄레이션 된 이후에 그 전압을 센싱 전압으로 샘플링하였기 때문에 센싱 시간이 매우 길어졌지만, 본 발명의 전류 센싱 방식에서는 문턱전압 및 이동도 센싱시 전류 센싱을 통해 짧은 시간 내에 구동 트랜지스터의 소스-드레인 전류를 적분하고, 그 적분값을 샘플링할 수 있어 센싱 시간을 크게 단축할 수 있다.

또한, 본 발명의 전류 적분기(CI)에 포함되는 적분 커패시터(CFB)는 센싱 라인의 기생 커패시터와 달리, 표시 부하에 따라 저장값이 변동되지 않고, 캘리브레이션이 용이하여 정확한 센싱값 획득이 가능하다.

이와 같이 본 발명은 전류 적분기를 이용한 전류 센싱 방식을 통해 저전류 및 고속 센싱을 구현하여 센싱 시간을 크게 줄일 수 있다.

2. 전류 센싱 방식의 단점

도 3은 외부 노이즈에 취약한 전류 센싱 방식의 단점을 보여준다.

전술했듯이, 전류 적분기를 이용한 전류 센싱 방식은 기존의 전압 센싱 방식에 비해 센싱 시간 단축에 유리하나, 통상 센싱의 타겟이 되는 픽셀 전류(Ipix)(구동 트랜지스터의 소스-드레인 전류, Ids)가 매우 작으므로 노이즈에 취약한 단점이 있다. 노이즈는 전류 적분기의 비 반전 입력단자(+)에 인가되는 기준전압(VREF)의 변동과, 전류 적분기의 반전 입력단자(-)에 연결되는 센싱 라인들 간 노이즈 소스 차이 등으로 인해 전류 적분기 내에 유입될 수 있다. 이러한 노이즈들은 전류 적분기 내에서 증폭되어 적분값(Vsen)에 반영되기 때문에, 센싱 결과를 왜곡시킬 수 있다. 또한, 전류 센싱 방식에서는 전류 적분기의 적분값에 해당 채널의 누설 전류 성분을 반영시킬 수 없기 때문에 실제적인 픽셀 전류(Ipix)를 정확히 센싱하기 어렵다.

이렇게 센싱 성능이 저하되면, 원하는 만큼 구동 트랜지스터의 전기적 특성을 보상할 수 없어 보상 성능도 저하된다.

이하에서는 센싱 성능을 높일 수 있는 개선된 전류 센싱 방식을 살펴본다.

3. 본 발명에 따른 개선된 전류 센싱 방식과 이를 포함한 제반 실시예

도 4는 개선된 전류 센싱 방식이 적용되는 본 발명의 실시예에 따른 유기발광 표시장치를 나타낸다. 그리고, 도 5는 도 4의 표시패널에 형성된 픽셀 어레이와, 개선된 전류 센싱 방식을 구현하기 위한 데이터 드라이브 IC의 구성을 나타낸다. 도 6은 도 5에 도시된 멀티플렉서를 나타낸다. 도 5 및 도 6에 도시된 적분기는 도 2에 도시된 적분기와 동일한 구성을 이용할 수 있다.

도 2, 도 4 내지 도 6을 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 및 메모리(16)를 구비한다.

표시패널(10)에는 다수의 데이터라인(14A) 및 센싱라인(14B)들과, 다수의 게이트라인들(15)이 교차되고, 이 교차영역마다 픽셀(P)들이 매트릭스 형태로 배치된다.

각 픽셀(P)은 데이터라인들(14A) 중 어느 하나에, 센싱라인들(14B) 중 어느 하나에, 그리고 게이트라인들(15) 중 어느 하나에 접속된다. 각 픽셀(P)은 게이트라인(15)을 통해 입력되는 게이트펄스에 응답하여, 데이터전압 공급라인(14A)과 전기적으로 연결되어 데이터전압 공급라인(14A)으로부터 데이터전압을 입력받고, 센싱라인(14B)을 통해 센싱신호를 출력한다.

픽셀(P) 각각은 도시하지 않은 전원생성부로부터 고전위 구동전압(EVDD)과 저전위 구동전압(EVSS)을 공급받는다. 본 발명의 픽셀(P)은 외부 보상을 위해 유기발광다이오드(OLED), 구동 트랜지스터, 제1 및 제2 스위치 트랜지스터, 및 스토리지 커패시터를 포함할 수 있다. 픽셀(P)을 구성하는 트랜지스터들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 픽셀(P)을 구성하는 트랜지스터들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.

픽셀(P) 각각은 화상 표시를 위한 노멀 구동시와, 센싱값 획득을 위한 센싱 구동시에 서로 다르게 동작할 수 있다. 센싱 구동은 노멀 구동에 앞서 소정 시간 동안 수행되거나 또는, 노멀 구동 중의 수직 블랭크 기간들에서 수행될 수 있다.

노멀 구동은 타이밍 콘트롤러(11)의 제어하에 데이터 구동회로(12)와 게이트 구동회로(13)의 일 동작으로 이루어질 수 있다. 센싱 구동은 타이밍 콘트롤러(11)의 제어하에 데이터 구동회로(12)와 게이트 구동회로(13)의 다른 동작으로 이루어질 수 있다. 센싱 결과를 기반으로 편차 보상을 위한 보상 데이터를 도출하는 동작과, 보상 데이터를 이용하여 디지털 비디오 데이터를 변조하는 동작은 타이밍 콘트롤러(11)에서 수행된다.

센싱 구동시 각 수평라인(HL)에 배치되는 m 개의 픽셀(P)들은 다수의 픽셀(P)들을 포함하는 픽셀 그룹(Group) 단위로 구동된다.

하나의 수평라인(hl)에서 각 픽셀 그룹(Group)에 속하는 n(n은 m보다 작은 자연수) 개의 픽셀(P)들은 1개의 기준 픽셀(P_REF)과 (n-1)개의 유효 픽셀(P_Val)을 포함한다. 본 명세서에서 기준 픽셀(P_REF)은 한 개를 예시하고 있지만, 2 이상으로 설정될 수도 있다. 도 5에서 제1 수평라인(HL1)의 기준 픽셀(P_REF)은 n 번째 열에 속한 실시 예를 나타내고 있지만, 각 수평라인(HL) 마다 기준 픽셀(P_REF)은 다른 열에 속할 수 있다.

센싱 구동시 기준 픽셀(P_REF)은 블랙 계조용 데이터전압(Vdata_B)를 인가받고, 유효 픽셀은 소정 계조용 데이터전압(Vdata_V)을 인가받는다.

데이터 구동회로(12)는 적어도 하나 이상의 데이터 드라이브 IC(Intergrated Circuit)를 포함한다. 데이터 드라이브 IC에는 각 데이터라인(14A)에 연결된 다수의 디지털-아날로그 컨버터(이하, DAC)들과, 센싱 채널들(CH)을 통해 센싱라인(14B)들에 연결된 다수의 적분기(CI)들, 멀티플렉서(MUX), 감산기(GA) 및 ADC를 포함한다.

데이터 드라이브 IC의 DAC는 노멀 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터 타이밍 제어신호(DDC)에 따라 디지털 비디오 데이터(RGB)를 화상 표시용 데이터전압으로 변환하여 데이터라인들(14A)에 공급한다. 한편, 데이터 드라이브 IC(SDIC)의 DAC는 센싱 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터타이밍 제어신호(DDC)에 따라 센싱용 데이터전압을 생성하여 데이터라인들(14A)에 공급한다. 여기서, 센싱용 데이터전압은 '0'보다 큰 픽셀 전류(구동 트랜지스터의 소스-드레인 전류(Ids))를 생성시키는 소정 계조용 데이터전압(Vdata_V)과, 픽셀 전류의 발생을 억제하는 블랙 계조용 데이터전압(Vdata_B)을 포함한다. 센싱 기간 동안, 데이터 드라이브 IC(SDIC)는 데이터라인들(14A)을 통해서, 기준 픽셀(P_REF)에 블랙 계조용 데이터전압(Vdata_B)을 공급하고, 유효 픽셀(P_Val)에 소정 계조용 데이터전압(Vdata_V)을 공급한다.

각각의 전류 적분기들(CI1~CIn)은 픽셀(P)들이 센싱용 데이터전압을 공급받아 구동될 때의센싱 전류값을 누적한 적분값을 샘플링 커패시터(C1~Cn)에 충전한다. 각각의 전류 적분기들(CI1~CIn)은 도 2에 도시된 바와 같이, 앰프(amp), 적분 커패시터(CFB) 및 리셋 스위치(RST)를 포함한다.

제1 적분기(CI1)는 소정 계조용 데이터전압(Vdata_V)에 의해서 구동된 제1 픽셀(P1)의 제1 전류 센싱값(Vsen1)을 획득하고, 제2 적분기(CI2)는 소정 계조용 데이터전압(Vdata_V)에 의해서 구동된 제2 픽셀(P2)의 제2 전류 센싱값(Vsen2)을 획득한다. 마찬가지로, 제i(i는 n-1 이하의 자연수) 적분기는 소정 계조용 데이터전압(Vdata_V)에 의해서 구동된 제i 픽셀의 제i 전류 센싱값을 획득한다. 소정 계조용 데이터전압(Vdata_V)을 바탕으로 획득된 전류 센싱값을 소정 계조 전류 센싱값(Vsen_V)으로 정의할 때, 소정 계조 센싱 전류값(Vsen_V)은 소정 계조를 이용하였을 때의 이상적으로 검출되어야 할 픽셀 전류 센싱값(Vsen_P)에 공통 노이즈 성분이 혼합되어 있다.

제n 적분기(CIn)는 블랙 계조용 데이터전압(Vdata_B)에 의해서 구동된 제n 픽셀(Pn)의 제n 센싱 전류값(Vsen[n])을 획득한다. 블랙 계조용 데이터전압(Vdata_B)을 바탕으로 획득된 전류 센싱값을 블랙 계조 전류 센싱값(Vsen_B)으로 정의할 때, 블랙 계조 센싱 전류값(Vsen_B)은 블랙 계조(0G)를 이용하였을시 이상적으로 검출되어야 할 제로 전류 센싱값(Vsen_B)에 공통 노이즈 성분이 혼합되어 있다.

각각의 적분기(CI)가 획득하는 적분값은 샘플링 스위치(SAM)의 동작에 의해서 샘플링 커패시터(C)에 저장된다.

멀티플렉서(MUX)는 각각의 샘플링 커패시터(C)와 감산기(GA)의 비반전 입력단자(+) 간의 경로를 스위칭하는 유효채널 스위치들(M_VALID1~ M_VALIDn), 각각의 커패시터(C)와 감산기(GA)의 반전 입력단자(-) 간의 경로를 스위칭하는 기준채널 스위치들(M_REF1~ M_REFn)을 포함한다.

노이즈 제거 기간 동안에, 유효 픽셀(P_Val)과 연결되는 유효채널 스위치들(M_VALID1~ M_VALIDn)은 순차적으로 턴-온된다. 그리고, 유효채널 스위치들(M_VALID1~ M_VALIDn)이 턴-온되는 기간에 동기되어, 기준 픽셀(P_REF)과 연결되는 기준채널 스위치(M_REFn)는 턴-온 된다. 결과적으로, 멀티플렉서(MUX)는 노이즈 제거 기간 동안에 픽셀 그룹(Group) 내에서, 블랙 계조 센싱 전류값을 감산기(GA)의 반전 입력단자(-)에 인가하고, 소정 계조 센싱 전류값 중에서 어느 하나를 감산기(GA)의 비반전 입력단자(+)에 인가한다.

감산기(GA)는 소정 계조 센싱 전류값을 비반전 입력단자(+)로 입력받고, 블랙 계조 센싱 전류값을 반전 입력단자(-)로 입력받는다. 감산기(GA)는 비반전 입력단자(+)의 전압값에서 반전 입력단자(-)의 전압값을 감산하여 증폭하는 차동 증폭기로 구현될 수 있다. 감산기(GA)는 소정 계조 센싱 전류값(Vsen_V)에서 블랙 계조 센싱 전류값(Vsen_B)을 감산하기 때문에, 소정 계조 센싱 전류값(Vsen_V)에 포함된 공통 노이즈 성분을 제거한, 픽셀 전류 센싱값(Vsen_P)을 획득할 수 있다.

게이트 구동회로(13)는 노멀 구동시 게이트 제어신호(GDC)를 기반으로 화상 표시용 게이트펄스를 생성한 후, 행 순차 방식(HL1,HL2,...)으로 게이트라인들(15)에 순차 공급한다. 게이트 구동회로(13)는 센싱 구동시 게이트 제어신호(GDC)를 기반으로 센싱용 게이트펄스를 생성한 후, 행 순차 방식으로 게이트라인들(15)에 순차 공급한다. 센싱용 게이트펄스는 화상 표시용 게이트펄스에 비해 온 펄스 구간이 넓을 수 있다. 센싱용 게이트펄스의 온 펄스 구간은 1 라인 센싱 온 타임에 대응되며, 여기서, 1 라인 센싱 온 타임이란 하나의 수평라인(HL)의 픽셀들을 동시에 센싱하는 데 할당되는 스캔 시간을 의미한다.

타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 생성한다. 타이밍 콘트롤러(11)는 소정의 참조 신호(구동전원 인에이블신호, 수직 동기신호, 데이터 인에이블 신호등)를 기반으로 노멀 구동과 센싱 구동을 구분하고, 각 구동에 맞게 데이터 제어신호(DDC)와 게이트 제어신호(GDC)를 생성한다.

타이밍 콘트롤러(11)는 센싱 구동시 센싱용 데이터전압에 대응되는 디지털 데이터를 데이터 구동회로(12)에 전송할 수 있다. 디지털 데이터는 소정 계조용 데이터전압에 대응되는 유효 데이터와, 블랙 계조용 데이터전압에 대응되는 블랙 데이터를 포함한다. 타이밍 콘트롤러(11)는 센싱 구동시 데이터 구동회로(12)로부터 전송되는 디지털 센싱값(SD)을 미리 저장된 보상 알고리즘에 적용하여, 문턱전압 편차(ㅿVth)와 이동도 편차(ㅿK)를 도출한 후 그 편차들을 보상할 수 있는 보상 데이터를 메모리(16)에 저장한다.

타이밍 콘트롤러(11)는 노멀 구동시 메모리(16)에 저장된 보상 데이터를 참조로 화상 구현을 위한 디지털 비디오 데이터(RGB)를 변조한 후 데이터 구동회로(12)에 전송한다.

도 7은 데이터 구동부에 인가되는 구동 신호들을 보여준다. 도 7에서는 편의상 구동 신호들 각각의 명칭을 각 구성의 스위치들과 동일하게 기재한다. 도 7에서 각 구동 신호의 하이레벨 전압은 해당 스위치의 턴-온 전압을 나타내고, 로우레벨 전압은 해당 스위치의 턴-온 전압을 나타낸다. 그리고 도 7은 하나의 픽셀 그룹에 대한 센싱 모드를 나타내고 있다. 또한, 도 7은 제n 픽셀이 기준 픽셀로 설정되고, 제1 내지 제(n-1) 픽셀이 유효 픽셀로 설정된 1 수평라인(HL1)에서의 제1 채널 그룹에 대한 구동신호를 도시하고 있다.

도 2, 도 5 내지 도 7을 참조하면, 센싱 모드는 센싱기간과 노이즈 제거기간을 포함한다. 센싱 모드는 표시패널을 동작시키고, 표시패널로부터 인가되는 픽셀의 전류 정보를 기반으로 하여 진행된다.

센싱 기간은 제1 내지 제n 센싱 라인들로부터 입력되는 픽셀 전류들을 센싱한다.

센시 기간 동안, 기준 픽셀(P_REF)에는 블랙 계조용 데이터전압(Vdata_B)이 인가되고, 유효 픽셀(P_Val)에는 소정 계조용 데이터전압(Vdata_V)이 인가된다. 즉, 제n 픽셀(Pn)에는 블랙 계조용 데이터전압(Vdata_B)이 인가되고, 제1 내지 제(n-1) 픽셀(P[n-1))에는 소정 계조용 데이터전압(Vdata_V)이 인가된다.

센싱 기간에서, 제1 내지 제n 전류 적분기들(CI1~CIn)의 리셋 스위치(RST)는 턴-온되고, 제1 내지 제n 전류 적분기들(CI1~CIn)은 유닛 게인 버퍼로 동작한다. 이때, 제1 내지 제(n-1) 채널들(Ch1~Ch[n-1])에는 노이즈 성분이 혼입된 픽셀 전류(Ipix)가 인가되고, 제n 채널(CHn)에는 노이즈 성분에 의한 제로 전류(Izero)가 인가된다.

센싱 기간에서, 제1 내지 제n 전류 적분기(CI1~CIn)의 리셋 스위치(RST)가 턴-오프되면, 각 전류 적분기들은 적분 모드로 동작한다. 적분 모드에 의해, 제1 내지 제(n-1) 전류 적분기들의 출력은 각각 제1 내지 제(n-1) 샘플링 커패시터(C1~C[n-1])에 저장된다. 제1 내지 제(n-1) 샘플링 커패시터(CI1~CI[n-1])에 각각 저장되는 제1 내지 제(n-1) 센싱 전류값들(Vsen1~Vsen[n-1))은 노이즈 성분이 혼합된 픽셀 전류 센싱값(Vsen_P)을 포함한다.

적분 모드에 의해, 제n 전류 적분기(CI1~CIn)의 출력은 제n 샘플링 커패시터(Cn)에 저장된다. 제n 샘플링 커패시터(Cn)에 저장되는 제n 센싱 전류값(Vsen[n])은 노이즈 성분이 혼합된 제로 전류 센싱값(Vsen_O)을 포함한다.

센싱 기간에 이어서, 노이즈 제거기간은 하나의 소정 계조 전류 센싱값(Vsen_V)과 블랙 계조 전류 센싱값(Vsen_B)을 감산한다. 언급한 바와 같이, 소정 계조 전류 센싱값(Vsen_V)은 이상적인 픽셀 전류 센싱값(Vsen_P)과 공통 노이즈 성분을 포함하고, 블랙 계조 전류 센싱값(Vsen_B)은 이상적인 제로 전류 센싱값(Vsen_O)과 공통 노이즈 성분을 포함한다. 따라서, 소정 계조 전류 센싱값(Vsen_V)과 블랙 계조 전류 센싱값(Vsen_B)을 감산하면, 공통 노이즈 성분을 제거된 픽셀 전류 센싱값(Vsen_P)이 획득된다. 노이즈 제거기간은 제1 내지 제(n-1) 유효 픽셀(P_Val)들 각각의 노이즈가 제거된 픽셀 전류 센싱값(Vsen_P)을 획득하기 위한 제1 내지 제(n-1) 기간(t1~t[n-1])을 포함한다.

제1 기간(t1) 동안, 제1 유효 채널 스위치(M_VALID1) 및 제n 기준채널 스위치(M_REF1)는 턴-온된다. 그 결과, 감산기(GA)의 비반전 입력단자(+)에는 제1 전류 센싱값(Vsen1)이 인가되고, 반전 입력단자(-)에는 제n 전류 센싱값(Vsen[n])이 인가된다. 감산기(GA)는 제1 전류 센싱값(Vsen[n])과 제n 전류 센싱값(Vsen[n])을 감산하여, 제1 픽셀 전류 센싱값(Vsen_P1)을 출력한다. ADC는 감산기(DA)가 출력하는 제1 픽셀 전류 센싱값(Vsen_P1)을 제1 디지털 센싱값으로 변환한다. 결국 제1 디지털 센싱값은 노이즈 영향이 포함되지 않은 제1 픽셀(P1)의 전류값을 반영한다.

제2 기간(t2) 동안, 제2 유효 채널 스위치(M_VALID1) 및 제n 기준채널 스위치(M_REF1)는 턴-온된다. 그 결과, 감산기(GA)의 비반전 입력단자(+)에는 제2 전류 센싱값(Vsen2)이 인가되고, 반전 입력단자(-)에는 제n 전류 센싱값(Vsen[n])이 인가된다. 감산기(GA)는 제2 전류 센싱값(Vsen[n])과 제n 전류 센싱값(Vsen[n])을 감산하여, 제2 픽셀 전류 센싱값(Vsen_P2)을 출력한다. ADC는 감산기(DA)가 출력하는 제2 픽셀 전류 센싱값(Vsen_P2)을 제2 디지털 센싱값으로 변환한다. 결국 제2 디지털 센싱값은 노이즈 영향이 포함되지 않은 제2 픽셀(P2)의 전류값을 반영한다.

마찬가지로, 제i(i는 'n-1'이하의 자연수) 기간 동안, 감산기(GA)는 공통 노이즈 성분이 제거된 제i 픽셀 전류 센싱값(Vsen_Pi)을 출력한다. 그리고 ADC는 제i 픽셀 전류 센싱값(Vsen_Pi)을 제i 디지털 센싱값으로 변환한다.

살펴본 바와 같이, 본 발명은 센싱의 정확도(센싱 성능)를 크게 높일 수 있고, 나아가 센싱 결과를 기초로 이루어지는 보상 동작에서 보상 성능을 크게 향상시킬 수 있다.

특히, 본 발명에 의한 센싱방법은 센싱기간 동안에 기준 픽셀을 제외한 그룹 내의 모든 픽셀들의 센싱 전류값을 획득한다. 따라서, 상대적으로 긴 시간이 소요되는 센싱 기간을 1회만 수행하고, 순차적으로 각 픽셀들의 공통 노이즈를 제거함으로써 센싱 기간을 대폭 줄일 수 있다.

전술한 실시 예는 n 번째 열에 배치된 픽셀을 기준 픽셀로 설정한 것을 바탕으로 설명되었다. 각 수평라인(HL)들에서는 기준 픽셀(P_REF)이 달라질 수 있다. 예컨대, 도 8에서와 같이, 제2 수평라인(HL2)에서는 첫 번째 열의 픽셀(P)이 기준 픽셀(P_REF)이 될 수 있고, 제3 수평라인(HL3)에서는 두 번째 열의 픽셀(P)이 기준 픽셀(P_REF)이 될 수 있다.

또한, 각 수평라인(HL)에서의 기준 픽셀(P_REF)은 프레임 단위로 달라질 수도 있다. 예컨대, 도 8에서, 첫 번째 수평라인(HL)에서는 6번째 열의 픽셀이 기준 픽셀(P_REF)이었지만, 다음 프레임에서는 다른 열에 배치된 픽셀이 기준 픽셀이 될 수 있다. 이와 같이 기준 픽셀(P_REF)을 다르게 하여, 각 픽셀(P)들이 열화되는 정도를 고르게 할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 데이터라인들 15 : 게이트라인들
16 : 메모리 CI : 전류 적분기
MUX: 멀티플렉서 GA : 감산기

Claims

유기발광다이오드, 상기 유기발광다이오드를 구동하는 구동 트랜지스터를 포함하고, 데이터라인들과 센싱 라인들에 연결되는 다수의 픽셀들이 형성되고, 상기 픽셀들에 인가되는 데이터전압에 따라 상기 구동 트랜지스터의 소스-드레인 간 전류를 센싱 전류값을 획득하는 유기발광 표시장치의 센싱방법에 있어서,
하나의 수평라인에 배열된 다수의 픽셀들 중에서, 기준 픽셀과 둘 이상의 유효 픽셀을 포함하는 픽셀 그룹을 정의하는 단계;
상기 기준 픽셀에 블랙 계조 데이터전압을 인가하여, 블랙 계조 전류 센싱값을 획득하는 단계;
상기 유효 픽셀에 상기 블랙 계조 보다 높은 계조를 갖는 소정의 계조 데이터전압을 인가하여, 소정 계조 전류 센싱값을 획득하는 단계; 및
상기 소정 계조 전류 센싱값에서 상기 블랙 계조 전류 센싱값을 감산하여, 공통 노이즈가 소거된 픽셀 전류 센싱값을 획득하는 단계를 포함하는 유기발광 표시장치의 센싱방법.
제 1 항에 있어서,
상기 픽셀 그룹은 제1 내지 제(n-1)(n은 자연수) 유효 픽셀 및 기준 픽셀을 포함하고,
상기 블랙 계조 전류 센싱값을 획득하는 단계 및 상기 제1 내지 제(n-1) 유효 픽셀의 상기 소정 계조 전류 센싱값을 획득하는 단계는, 센싱 기간 내에서 수행되되 적어도 일부 기간이 중첩되는 유기발광다이오드 표시장치의 센싱방법.
제 2 항에 있어서,
상기 제1 유효 픽셀의 픽셀 전류 센싱값 내지 상기 제(n-1) 유효 픽셀의 픽셀 전류 센싱값을 획득하는 단계는 순차적으로 수행되는 유기발광다이오드 표시장치의 센싱방법.
유기발광다이오드, 상기 유기발광다이오드를 구동하는 구동 트랜지스터를 포함하며, 데이터라인들과 센싱 라인들에 연결되는 다수의 픽셀들이 배치되고, 하나의 수평라인에 배열된 상기 픽셀들은 센싱 모드에서 기준 픽셀과 제1 내지 제(n-1) 유효 픽셀을 포함하는 픽셀 그룹 단위로 구동되는 표시패널; 및
센싱 모드에서, 상기 픽셀들의 전류값을 센싱하는 데이터 구동부를 포함하고,
상기 데이터 구동부는
상기 센싱 모드의 센싱 기간 동안, 기준 픽셀에 블랙 계조 데이터전압을 인가하고, 유효 픽셀에 소정 계조 데이터전압을 인가하는 DAC;
상기 센싱 기간 동안, 제1 내지 제(n-1) 유효 픽셀의 소정 계조 센싱 전류값들을 획득하는 제1 내지 제(n-1) 전류 적분기;
상기 센싱 기간 동안, 기준 픽셀의 블랙 계조 센싱 전류값을 획득하는 제n 전류 적분기;
상기 센싱 기간에 이어지는 노이즈 제거 기간 동안, 상기 제1 내지 제(n-1) 유효 픽셀의 소정 계조 센싱 전류값들 중에 어느 하나를 제1 출력값으로 출력하고, 상기 블랙 계조 센싱 전류값을 제2 출력값으로 출력하는 멀티플렉서; 및
상기 노이즈 제거 기간 동안, 상기 제1 출력값에서 상기 제2 출력값을 감산하여, 공통 노이즈 성분이 제거된 유효 픽셀의 픽셀 센싱 전류값을 출력하는 감산기를 포함하는 유기발광 표시장치.
제 4 항에 있어서,
상기 블랙 계조 센싱 전류값은
상기 기준 픽셀에 블랙 계조 데이터전압을 인가하였을 때에, 공통 노이즈 성분이 포함된 상기 구동 트랜지스터의 소스-드레인 간의 센싱 전류값인 유기발광 표시장치.
제 4 항에 있어서,
상기 소정 계조 센싱 전류값은
상기 제1 내지 제(n-1) 유효 픽셀 중에서 어느 하나의 픽셀에 상기 블랙 계조 보다 높은 소정 계조 데이터전압을 인가하였을 때에, 공통 노이즈 성분이 포함된 상기 구동 트랜지스터의 소스-드레인 간의 센싱 전류값인 유기발광 표시장치.
제 4 항에 있어서,
상기 감산기는
상기 제1 출력값을 인가받는 비반전 입력단자; 및
상기 제2 출력값을 인가받는 반전 입력단자를 포함하는 차동 증폭기인 유기발광 표시장치.
제 7 항에 있어서,
상기 데이터 구동부는
상기 제1 내지 제n 전류 적분기들이 누적한 센싱 전류값들을 각각 샘플링하여 저장하는 제1 내지 제n 샘플링 커패시터를 더 포함하고,
상기 멀티플렉서는
상기 제1 내지 제n 샘플링 커패시터와 상기 비반전 입력단자를 각각 스위칭하는 제1 내지 제n 유효채널 스위치; 및
상기 제1 내지 제n 샘플링 커패시터와 상기 반전 입력단자를 각각 스위칭하는 제1 내지 제n 기준채널 스위치를 포함하는 유기발광 표시장치.
제 8 항에 있어서,
상기 노이즈 제거 기간 내에서,
상기 제1 내지 제(n-1) 유효채널 스위치는 순차적으로 턴-온되는 유기발광 표시장치.
제 9 항에 있어서,
상기 노이즈 제거 기간 내에서
상기 제n 기준채널 스위치는 상기 제1 내지 제(n-1) 유효채널 스위치가 턴-온 되는 구간마다 턴-온되는 유기발광 표시장치.
제 4 항에 있어서,
n개의 픽셀을 포함하는 픽셀 그룹 내에서, 상기 기준 픽셀이 위치하는 열은 수평라인 마다 또는 매 프레임 마다 달라지는 유기발광 표시장치.
제 4 항에 있어서,
제i(i는 n 이하의 자연수) 전류 적분기는
제i 센싱 채널에 연결되는 반전 입력단자, 기준전압이 입력되는 비반전 입력단자, 샘플링값을 출력하는 출력단자를 포함한 앰프; 및
상기 앰프의 반전 입력단자와 출력단자 사이에 접속된 적분 커패시터; 및
상기 적분 커패시터의 양단에 접속된 제1 스위치를 구비하는 유기발광 표시장치.