[go: up one dir, main page]

KR102505763B1 - 자성 전사 장치와 자성 전자 장치의 제조 방법 - Google Patents

자성 전사 장치와 자성 전자 장치의 제조 방법 Download PDF

Info

Publication number
KR102505763B1
KR102505763B1 KR1020210012966A KR20210012966A KR102505763B1 KR 102505763 B1 KR102505763 B1 KR 102505763B1 KR 1020210012966 A KR1020210012966 A KR 1020210012966A KR 20210012966 A KR20210012966 A KR 20210012966A KR 102505763 B1 KR102505763 B1 KR 102505763B1
Authority
KR
South Korea
Prior art keywords
magnetic
magnetic flux
flux distribution
distribution circuit
magnetomotive force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210012966A
Other languages
English (en)
Other versions
KR20220109676A (ko
Inventor
성태연
이다훈
김종호
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020210012966A priority Critical patent/KR102505763B1/ko
Priority to US17/536,831 priority patent/US11961750B2/en
Publication of KR20220109676A publication Critical patent/KR20220109676A/ko
Priority to KR1020230025754A priority patent/KR102631766B1/ko
Application granted granted Critical
Publication of KR102505763B1 publication Critical patent/KR102505763B1/ko
Priority to US18/605,298 priority patent/US12266555B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67709—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using magnetic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G54/00—Non-mechanical conveyors not otherwise provided for
    • B65G54/02—Non-mechanical conveyors not otherwise provided for electrostatic, electric, or magnetic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명의 일 실시예에 따른 자성 전사 장치는, 자속을 제공하는 기자력 소스; 상기 기자력 소스의 일단에 연결되고 하나의 입력단과 복수의 출력단들을 구비하고 자속을 분배하는 제1 자속 분배 회로; 및 상기 기자력 소스의 타단에 연결되고 하나의 출력단과 복수의 입력단을 구비하고 분배된 자속을 모으는 제2 자속 분배 회로;를 포함한다. 상기 제1 자속 분배 회로의 출력단들은 상기 제2 자속 분배 회로의 입력단들과 서로 쌍을 이루도록 이웃하게 배치된다.

Description

자성 전사 장치와 자성 전자 장치의 제조 방법{Magnetic Transfer Apparatus And The Fabrication Method Of The Same}
본 발명은 반도체 발광 자성 전사 장치의 전사 장치에 관한 것이며, 보다 상세하게는 마이크로-LED의 전사를 위한 자성 전사 장치에 관한 것이다
일반적으로 반도체 소자는 다양한 공정을 통해 제조될 수 있다. 예를 들면, 소자를 형성한 후 다이싱 공정, 검사 공정, 다이본딩 공정 및 패키징 공정 등을 순차적으로 수행하여 목적하는 반도체 소자를 완성할 수 있다. 상술한 공정들을 수행하기 위해 소자를 이송할 필요가 있으며, 이는 픽 앤 플레이스(pick and place) 장치를 이용하여 진행할 수 있다.
일반적으로 픽 앤 플레이스 장치는 진공으로 흡착하여 소자를 픽업(pick up)하고, 소자가 픽업된 상태에서 소자를 이동시킨 후, 진공 상태를 해제하여 목표 지점에 소자를 안착(place)시킬 수 있다. 또한, 집게 등을 이용하여 소자를 직접 픽업할 수 있다. 그러나, 마이크로-LED의 경우 소자의 크기가 작고 두께가 얇기 때문에 픽업이 어렵고 진공척에서 발생하는 압력으로 소자가 파손될 수 있다
일반적인 소자 픽업 방법을 이용하여 다양한 크기의 소자를 픽업하기 어려우며, 사용할 수 있는 소자의 크기에 제약이 있다.
마이크로 발광다이오드 (micro light emitting diode) 디스플레이는 고해상도 디스플레이로 주목받고 있다. 마이크로 LED 디스플레이는 기판 상에 R/G/B LED 소자들의 배열된 구조를 가진다. 각 LED 소자의 사이즈는 수 마이크로미터 내지 수십 마이크로미터일 수 있다.
수 마이크로미터 내지 수백 마이크로미터 수준 크기의 LED 소자는 유연성 기판에 옮겨 붙임으로써 접거나 휠 수 있는 마이크로 LED 디스플레이를 제공할 수 있다. 그러나 소형화된 LED 소자는 기존의 부품 이송 장비(pick & place device)를 활용하여 성장 기판에서 목표 기판으로의 전사하는 것이 어렵다. 따라서, 소형화된 LED 소자를 전사(transfer)시킬 수 있는 고정밀도의 부품 이송 장비 또는 전사 장치가 요구된다.
인쇄 회로 기판 상에는 LED 소자를 화소 피치에 대응해 배열할 필요가 있지만, 이 화소 피치는 소자 형성 시의 소자 배열 피치와는 무관한다. 따라서, LED 소자를 재배열하기 위한 기술이 필요하다.
한국등록특허(10-2127559B1)는 포토레지스트에 자성나노입자를 분산시켜 자성 정렬축을 형성하였다. 이 방법을 이용하면 자성나노입자가 수직하게 정렬된 영역에서만 자기장이 통과되고, 수평하게 정렬된 영역에서는 반사를 시킬 수 있는 장점이 있다. 하지만, 미국공개특허(US 2011/0151588 A1)에 설명된 것처럼 상기 기술의 경우 몇 가지 문제점이 존재한다. 첫째, 포토레스트에 자성나노입자를 분산시킨 후에 gas bubble이 생기며, bubble을 제거하기 위해서는 12시간을 기다려야 한다. 둘째, 자성나노입자가 응집될 수 있기 때문에 48시간 안에 사용해야 한다. 그러므로, 영구적인 사용이 불가능 할 수 있다.
한국공개특허(10-2016-0053975A)는 자성체를 패터닝한 후 코일을 사용하여 자성을 유도하였지만, 여러 개의 헤드에 코일 형성 공정을 수행하기에 어려움이 있다.
미국등록특허(US 9,607,907 B2)와 같이 micro electro mechanical system (MEMS) 기반의 코일을 형성하면 가능할 수 있지만, 여러 단계의 반도체 공정을 필요로 한다. 그러므로, 코일을 최소화시키면서 자성 전사 장치를 구성할 수 있는 기술이 필요하다.
미국공개특허(US 2020/0083069 A1)는 자성물질을 패터닝하면 간단한 공정으로 자성전사 장치를 제작할 수 있다. 이러한 직렬 연결된 자기 회로는 위치에 따라 자속이 변화하여 복수의 LED 칩들을 균일한 자기력을 흡입하기 어렵다.
마이크로 LED 디스플레이는 100um이하의 LED 화소를 요구한다. 1000 pixel per inch (PPI) 이상의 고해상도 마이크로 디스플레이 (AR 또는 VR) 구현을 위해서는 5 μm이하의 마이크로-LED 칩이 필요한다. 따라서, 자성전사 장치의 헤드는 이러한 미세한 칩의 전사가 가능하도록 설계되어야 한다. 따라서, 100 um 미만의 기자력을 생성하는 전자석의 형성은 매우 어렵다.
Micro-LED 디스플레이 구현을 위해서는 사파이어 기판 또는 GaAs 기판에서 성장된 LED는 타겟 기판으로 전사(transfer)되어져야 한다. 현재 LED 제조공정은 수율이 100 퍼센트가 아니며, 작동하지 않는 LED들은 디스플레이 기판으로 전사되지 않아야 한다. 그러므로 전기적 특성 (ideality factor, I-V curve, breakdown voltage)과 광학적 특성(EL 측정, 파장측정, S parameter)등을 평가하고 특정 LED만을 디스플레이 기판으로 전사하는 기술이 필요할 수 있다.
일반적으로 LED를 성장하고 잘 성장되어있는지 포토루미너선트 (photoluminescence; PL)을 사용하여 파장등을 검사한다. 하지만, 일렉트로루미너선트(electroluminescence; EL)검사가 필요 할 수 있다. 왜냐하면 실제로 디스플레이의 구현은 EL 방식으로 이루어지기 때문이다. 여기서 또 고려해야 할 점은 LED는 3-5족 화합물로 구성되어 있는데, 각각의 층을 성장하면서 스트레인(strain)에 의한 양자구속 스타크 효과(quantum confinement stark effect ;QCSE) 때문에 에너지 밴드(band)가 휘어져 있고, 전류를 가함에 따라 파장의 이동(shift)가 일어난다. 즉, 디스플레이 구현을 할때 가해주는 전류에 따라서 파장이 바뀔 수 있다. 일반적으로 저전류 구간에서는 밴드 필링 효과(band-filling effect)에 의해서 청색 편이(blue-shift)가 일어나고 고전류 구간에서는 열에 의해서 적색 편이(red-shift)가 일어난다. 그래서 EL 특성의 검사가 더 중요 할 수 있다. 백플레인(Backplane)에서 전류나 전압을 조절할 수는 있지만 그 범위들이 제한적일 수 있다. 따라서, 불량의 LED의 경우에는, 수리 공정(repair)이 필수적이다.
또한 micro-LED의 제조공정에서 MESA라는 공정을 진행할 수 있다. 그러나, 측벽 손상(sidewall-damage)에 의해 Shockley-Read-Hall (SRH) 재결합(recomibination)이 증가하고 효율이 떨어지는 문제점들이 있다. 게다가 사이즈가 작기 때문에 공정적인 문제가 발생 할 확률이 크다. 또한, 표면(surface) 대비 측벽(sidewall)의 면적이 커져서 누설전류가 더 커질 수 있다. 작은 칩 사이즈 때문에 칩 제작 뿐만 아니라 전사하는 과정에서도 문제가 많다.
성장된 LED를 backplane(CMOS, HEMT, Oxide TFT)으로 바로 전사한다면 상기에 설명드린 이유들 때문에 문제가 발생 할 수 있다. 제대로 동작하는 않는 칩이 본딩(bonding) 물질(유테틱 본딩(eutectic bonding), 비등방성 도전성 필름(ACF), 비등방성 도전성 페이스트(ACP))을 이용하여 백플레인(backplane)으로 전사된다면 수리(repair) 공정이 어렵다.
단순하게 계산하면, 4 K 해상도의 micro-LED display를 제작한다고 하면 약 2500만개의 LED가 필요하다. 게다가 전사와 수리 공정등이 추가되면 비용은 더 추가된다. 따라서, 제대로 동작하는 칩만 선별해서 전사하는 방법이 필요 할 수 있다.
본 발명의 해결하고자 하는 일 기술적 과제는 하나의 기자력 소스를 사용하여 제1 자속 분배회로 및 제2 자속 분배회로를 통하여 자속을 분배하여 각각의 브랜치들이 동일한 자기 흡입력을 제공하여 복수의 LED 소자들을 동시에 픽업하는 것이다. 기자력 소스, 상기 제1 자속 분배회로, 및 제2 자속 분배회로는 폐 자기 회로를 구성한다.
본 발명의 해결하고자 하는 일 기술적 과제는 하나의 기자력 소스를 사용하여 폐회로를 각각 구성하는 자기 회로들에 균일한 기자력을 제공하여 동일한 자기 흡입력을 제공하여 복수의 LED 소자들을 픽업하는 것이다.
본 발명의 일 실시예에 따른 자성 전사 장치는, 자속을 제공하는 기자력 소스; 상기 기자력 소스의 일단에 연결되고 하나의 입력단과 복수의 출력단들을 구비하고 자속을 분배하는 제1 자속 분배 회로; 및 상기 기자력 소스의 타단에 연결되고 하나의 출력단과 복수의 입력단을 구비하고 분배된 자속을 모으는 제2 자속 분배 회로;를 포함한다. 상기 제1 자속 분배 회로의 출력단들은 상기 제2 자속 분배 회로의 입력단들과 서로 쌍을 이루도록 이웃하게 배치된다.
본 발명의 일 실시예에 있어서, 서로 쌍을 이루는 상기 제1 자속 분배 회로의 출력단과 상기 제2 자속 분배 회로의 입력단 사이에 LED 소자의 자성층이 배치되고, 상기 기자력 소스, 상기 제1 자속 분배 회로, 및 상기 제2 자속 분배 회로는 폐 자기 회로를 구성할 수 있다.
본 발명의 일 실시예에 있어서. 상기 제1 자속 분배 회로는 상기 제1 자속 분배 회로의 상기 입력단과 상기 제1 자속 분배 회로의 복수의 출력단들 사이의 자기 경로가 동일한 자기 저항을 가지도록 바이너리 트리(binary tree) 구조이고, 상기 제2 자속 분배 회로는 상기 제2 자속 분배 회로의 상기 복수의 입력단들과 출력단 사이의 자기 경로가 동일한 자기 저항을 가지도록 바이너리 트리 구조일 수 있다.
본 발명의 일 실시예에 있어서. 상기 제1 자속 분배 회로 및 상기 제2 자속 분배 회로는, 기판; 상기 기판 상에 배치된 제1 비자성층; 상기 제1 비자성층 상에 배치된 제2 비자성층; 상기 기판을 관통하는 제1 자성 비아들; 상기 기판 및 상기 제1 비자성층을 관통하는 제2 자성 비아들; 상기 기판 상에 배치되고 상기 제1 자성 비아들을 서로 연결하는 제1 자속 분배 패턴; 상기 제1 비자성층 상에 배치되고 상기 제2 자성 비아들을 연결하는 제2 자속 분배 패턴; 상기 제1 비자성층 및 상기 제2 비자성층을 관통하여 배치되고 상기 자속 분배 패턴과 자기적으로 연결되는 제1 자기 콘택 플러그; 및 상기 제2 비자성층을 관통하여 배치되고 상기 제2 자속 분배 패턴과 자기적으로 연결되는 제2 자기 콘택 플러그;를 포함한다. 상기 제1 자성 비아들 및 상기 제2 자성 비아들을 한 쌍을 형성하도록 이웃하여 배치되고, 상기 제1 자기 콘택 플러그는 상기 기자력 소스의 일단에 연결되고, 상기 제2 자기 콘택 플러그는 상기 기자력 소스의 타단에 연결되고, 상기 제1 자속 분배 회로의 입력단은 상기 제1 자기 콘택 플러그에 대응하고, 상기 제1 자속 분배 회로의 출력단들은 상기 제1 자성 비아들에 대응하고, 상기 제2 자속 분배 회로의 출력단은 상기 제2 자기 콘택 플러그에 대응하고, 상기 제2 자속 분배 회로의 입력단들은 상기 제2 자성 비아들에 대응한다.
본 발명의 일 실시예에 있어서, 상기 기자력 소스는, 상기 제1 자속 분배 회로 및 상기 제2 자속 분배 회로에 자속을 제공하는 코일; 및 상기 코일에 의하여 생성된 자속을 감금하는 자성체 코어를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 기자력 소스는, 상기 제1 콘택 플러그에 상기 자속을 제공하도록 테이퍼진 형상을 구비한 제1 자성체 코어; 상기 제2 콘택 플러그에 상기 자속을 제공하도록 테이퍼진 형상을 구비한 제2 자성체 코어; 상기 제1 자성체 코어와 상기 제2 자성체 코어를 서로 연결하는 제3 자성체 코어를 포함하고, 상기 제1 내지 제3 자성체 코어 중에서 적어도 하나를 감싸도록 배치된 코일을 포함할 수 있다.
본 발명의 일 실시예에 따른 자성 전사 장치의 제조 방법은, 기판의 하부면에 자성층을 형성하는 단계; 상기 기판에 제1 비아홀들 형성하고 상기 제1 비아홀들을 자성체로 채워 제1 자성 비아들을 형성하는 단계; 상기 기판 상에 상기 제1 자성 비아들에 연결된 제1 자속 분배 패턴을 형성하는 단계; 상기 제1 자속 분배 패턴이 형성된 기판 상에 제1 비자성층을 적층하고, 상기 제1 비자성층 및 상기 기판을 관통하는 제2 비아홀을 형성한 후, 상기 제2 비아홀을 자성체로 채워 제2 자성 비아를 형성하는 단계; 및 제2 자성 비아들이 형성된 기판 상에 제2 자속 분배 패턴을 형성하는 단계;를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 자속 분배 패턴 및 상기 제2 자속 분배 패턴은 각각 복수의 브랜치를 포함하고, 브랜치들의 길이는 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 자속 분배 패턴이 형성된 기판 상에 제2 비자성층을 형성하는 단계; 상기 제1 비자성층 및 제2 비자성층을 관통하고 상기 제1 자속 분배 패턴에 연결된 제1 자기 콘택 플러그를 형성하는 단계; 및 제2 비자성층을 관통하고 상기 제2 자속 분배 패턴에 연결된 제2 자기 콘택 플러그를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 자기 전사 장치는 하나의 기자력 소스의 자속을 브랜치들 또는 자속 분배 회로를 통하여 병렬로 균등분배한 후 다시 자속을 모집하여, 각 브랜치 별로 동일한 자기 흡입력을 제공하여 복수의 LED 소자들을 동시에 픽업할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 소자 전자 장치를 설명하는 평면도이다.
도 1b는 도 1a의 A-A' 선을 따라 자른 단면도이다.
도 1c는 도 1a의 B-B' 선을 따라 자른 단면도이다.
도 1d는 도 1a의 자성 전사 장치를 설명하는 개념도이다.
도 1e 및 도 1f는 도 1a의 소자 전자 장치를 설명하는 자기 회로도이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 제1 자속 분배 회로 및 제2 자속 분배 회로를 제조하는 방법을 설명하는 단면도들이다.
도 3 내지 도 6은 본 발명의 실시예들에 따른 자기 회로를 나타내는 평면도들이다.
도 7은 본 발명의 일 실시예에 따른 LED 소자 검사 및 전사 시스템을 설명하는 개념도이다.
도 8a 내지 도 8g는 본 발명의 일 실시예에 따른 LED 소자의 검사 및 전사 방법을 나타내는 단면도들이다.
도 9a는 본 발명의 다른 실시예에 따른 자성 전사 장치를 설명하는 평면도이다.
도 9b는 도 9a의 C-C' 선을 따라 자른 단면도이다.
도 9c는 도 9a의 자성 전자 장치를 설명하는 자기 회로도이다.
자기 회로는 자속(magnetic flux)의 흐름을 나타내는 회로이다. 자기 회로를 구성하는 일 부품이 자기 회로에서 이격되는 경우, 저장된 자기 에너지 또는 자속을 일정하기 유지하기 위하여, 흡입 자기력이 발생한다. 이러한 흡입 자기력은 자성체를 중력에 반하여 자기 회로를 구성하는 일 부품을 들어 올릴 수 있다. 이러한 흡입 자기력은 자속 밀도의 제곱에 비례하고, 면적에 반비례할 수 있다. 따라서, 큰 흡입 자기력을 인가하기 위하여 높은 자속밀도 (또는 자기장)가 요구된다. 자속 밀도는 전류의 세기 및 코일의 권선수에 비례한다. 그러나, 마이크로 LED 소자는 백 um 이하의 사이즈를 가져, 자기 전사 장치는 전류의 세기의 증가 및 권선수의 증가에 한계를 가진다.
소형화된 복수의 LED 소자를 동시에 전사(transfer)시킬 수 있는 자기 이송 장치 또는 자기 전사 장치가 요구된다. 자기 이송 장치는 자기회로를 구성하는 자성체를 포함한다. 피이송물은 자기 회로를 구성하기 위하여 자성층으로 코팅될 수 있다. 상기 자기 이송 장치는 전자석에 의하여 자기 회로에 소정의 시간에 자속을 인가한다.
복수의 LED 소자를 전사시키기 위하여, 하나의 자기 회로와 하나의 전자석이 사용될 수 있다. 그러나, 전자석은 코일 구조의 인덕턴스를 요구하기 때문에 많은 부피를 필요로 한다. 따라서, 마이크로미터 사이즈의 LED 소자를 픽업하기에는 너무 큰 부피가 요구된다. 본 발명의 일 실시예에 따르면, 하나의 전자석을 이용하여 자속 분배 회로를 통하여 폐 자기 회로를 구성하면서, 복수의 LED 소자를 동일한 자기 흡입력으로 픽업할 수 있는 장치를 제안한다. 전류회로와 자기 회로는 상호 대응관계를 가지며, 전류회로의 저항은 자기회로에서 자기 저항에 대응한다. 자기 회로에 자속이 흐르는 경우, 분기된 자기 회로는 서로 다른 자기 저항에 의하여 서로 다른 자속을 가진다. 본 발명은 분기된 자기 회로가 동일한 자기 저항을 가진 자속 분배회로 구조를 제안한다.
본 발명의 일 실시예에 따르면, 기자력 소스는 자속을 형성하여 제1 자속 분배 회로에 제공한다. 제1 자속 분배회로는 하나의 입력단과 복수의 출력단을 구비하고 복수의 자기 경로에 자속을 균등하게 분배한다. 균등하게 분배된 자속은 LED 칩에 배치된 자성층을 경유하여 제2 자속 분배회로를 통하여 모아진다. 제2 자속 분배회로는 복수의 입력단과 하나의 출력단을 구비한다. 복수의 입력단으로 입사하는 자속은 하나의 출력단으로 모인다. 상기 기자력 소스는 자속을 상기 제1 자속 분배회로의 입력단에 주입하고, 상기 제2 자속 분배회로의 출력단을 통하여 폐 자기 회로를 구성한다. 이에 따라, 각각의 LED들은 동일한 자기 흡입력에 의하여 흡착되어 이송될 수 있다. 자속을 균등하게 분배하기 위하여, 제1 자속 분배회로의 각 브랜치는 동일한 자기 저항을 가지며, 제2 자속 분배회로의 각 브랜치는 동일한 자기 저항을 가진다. 자기 저항은 회로의 길이에 비례하고, 단면적 및 투자율에 반비례한다. 따라서, 각 브랜치는 동일한 단면적을 가지도록 설계되며, 동일한 길이를 가지도록 설계될 수 있다. 이에 따라, 각 브랜치는 동일한 자기 저항을 가질 수 있다.
본 발명의 일 실시예에 따른 픽앤플레이스 장치는, 기자력을 제공하는 기자력 소스, 상기 기자력 소스의 일단에 연결되고 복수의 브랜치를 가지는 제1 자기 회로, 상기 기자력 소의 타단에 연결되고 복수의 브랜치를 가지는 제2 자기 회로를 포함한다. 상기 제1 자기 회로의 브랜치들의 단말은 상기 제2 자기 회로의 브랜치들의 단말과 서로 이웃하게 배치된다.
본 발명의 일 실시예에 따르면, 자기 회로를 구성하는 자성체는 강자성체 물질을 포함할 수 있다. 강자성체 물질은 철, 니컬, 코발트, 망간, 몰리브텐, 및 이들의 합금일 수 있다. 자기 회로는 구성하는 물질은 강자성체 분말에 절연체로 코팅될 수 있다. 이에 따라. 시변 자기장에 의한 와류에 의한 에너지 손실이 저감될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1a는 본 발명의 일 실시예에 따른 소자 전자 장치를 설명하는 평면도이다.
도 1b는 도 1a의 A-A' 선을 따라 자른 단면도이다.
도 1c는 도 1a의 B-B' 선을 따라 자른 단면도이다.
도 1d는 도 1a의 자성 전사 장치를 설명하는 개념도이다.
도 1e는 도 1a의 소자 전자 장치를 설명하는 자기 회로도이다.
도 1a 내지 도 1e를 참조하면, 본 발명의 일 실시예에 따른 자성 전사 장치(100)는, 자속(Φ)을 제공하는 기자력 소스(140); 상기 기자력 소스(140)의 일단에 연결되고 하나의 입력단(131a`)과 복수의 출력단들(131a``)을 구비하고 자속(Φ)을 분배하는 제1 자속 분배 회로(130a); 및 상기 기자력 소스(140)의 타단에 연결되고 하나의 출력단(131b`)과 복수의 입력단(131b``)을 구비하고 분배된 자속(Φ/4)을 모으는 제2 자속 분배 회로(130b);를 포함한다. 상기 제1 자속 분배 회로(130a)의 출력단들(131a``)은 상기 제2 자속 분배 회로(130b)의 입력단들(130b``)과 서로 쌍을 이루도록 이웃하게 배치된다. 서로 쌍을 이룬 상기 제1 자속 분배 회로(130a)의 출력단들(131a``)과 상기 제2 자속 분배 회로(130b)의 입력단들(130b``) 사이의 간격은 LED 소자의 크기 보다 작을 수 있다.
LED 소자는 성장 기판에서 LED 소자들이 제조된 후 칩 단위로 분리된다. 또는, LED 웨이퍼에서 LED 소자들이 제조된 후 별도의 케리어 기판과 접합된 후, LED 소자별로 분리된다. 분리된 LED 소자들은 자성 전자 장치(또는 픽업 헤드)에 의하여 픽업되어 백 플레인 또는 인쇄회로 기판에 전사된다.
또는, 웨이퍼에서 성장되고 제작된 칩의 LED특성(전기적 광학적 효율)이 다르게 되는데, 이러한 칩들을 백플레인 또는 인쇄회로 기판에 바로 전사할 경우 특성이 다른 문제가 있어 디스플레이로 구현하기에 문제가 있다. 그래서 사용되는 기술이 인터포저(interposer)라는 개념을 도입하여 비슷한 특성을 가지는 칩을 모으고 이것을 다시 인쇄회로 기판 또는 백플레인(backplane) 전사하는 방법들이 이용될 수 있다.
자성 전자 장치(100)는 복수의 LED 소자들을 동시에 인쇄회로 기판 또는 백플레인에 전사한다. 백플레인은 박막트랜지터를 포함할 수 있다.
자기 흡입력을 이용하여, LED 소자들(112)을 전사시키기 위하여, LED 소자들 각각은 그 표면에 자성층(114)으로 코팅될 수 있다. 상기 자성층(114)은 추후에 용이하게 제거될 수 있다.
LED 소자의 자성층(114)은 자성잉크를 사용하여 도포될 수 있다. LED 소자의 표면에 열박리 테이프(thermal release tape)를 코팅하고 자성잉크를 도포하여 전사공정을 진행 한 후에 열을 가하게 되면 열박리 테이프(thermal release tape)는 접착력을 잃게 되므로 자성잉크를 효과적으로 제거할 수 있다. 자성잉크는 Fe, Ni, Co, perm-alloy 등 자성물질이 함유되어 자기장에 반응할 수 있는 점성을 가진 액체를 포함할 수 있다.
상기 제1 자속 분배 회로(130a)의 출력단들(131a``)은 상기 제2 자속 분배 회로(130b)의 입력단들(130b``)과 서로 쌍을 이루도록 이웃하게 배치된다. 서로 쌍을 이루는 상기 제1 자속 분배 회로(130a)의 출력단(131a``)과 상기 제2 자속 분배 회로(130b)의 입력단(131b``) 사이에 LED 소자의 자성층(114)이 배치된다. 이에 따라, 상기 기자력 소스(140), 상기 제1 자속 분배 회로(130a), 및 상기 제2 자속 분배 회로(130b)는 폐 자기 회로를 구성한다.
상기 제1 자속 분배 회로(130a)는 상기 제1 자속 분배 회로(130a)의 상기 입력단(131a`)과 상기 제1 자속 분배 회로(130a)의 복수의 출력단들(131a``) 사이의 자기 경로가 동일한 자기 저항을 가지도록 바이너리 트리(binary tree) 구조일 수 있다. 즉, 상기 제1 자속 분배 회로(130a)는 동일한 자기 저항을 같도록 복수의 브랜치를 가지도록 구성될 수 있다. 즉, 자기 저항은 자기 경로의 길이에 비례하고 단면적에 반비례할 수 있다. 단면적이 동일한 경우, 자기 경로가 동일하도록 구성될 수 있다. 바람직하게는 자기 경로는 바이너리 트리(binary tree) 구조일 수 있다.
상기 제2 자속 분배 회로(130b)는 상기 제2 자속 분배 회로의 상기 복수의 입력단들(131b``)과 출력단(131b`) 사이의 자기 경로가 동일한 자기 저항을 가지도록 바이너리 트리 구조를 포함할 수 있다. 2개의 브랜치를 가지는 단위 바이너리 트리 구조는 상대 대칭 또는 좌우 대칭으로 배열될 수 있다. 이에 따라. 4개의 흡착 셀을 가진 경우, 2X2 배열 또는 4X1 배열이 가능한다.
8개의 흡착 셀을 가진 경우, 2X4 배열 또는 8X1 배열이 가능하다. 16개의 흡착 셀을 가진 경우, 4X4 배열, 16X1 배열, 또는 8X2 배열 등이 가능하다.
각 자기 경로 별로, 자기 저항이 동일한 경우, 상기 제1 자속 분배 회로(130a)에 제공되는 자속은 자기 경로 (또는 브랜치) 별로 균등 분배된다. 따라서, LED 소자들은 동일한 자기 흡입력에 흡착될 수 있다. 또한, 바이너리 트리(binary tree) 구조는 2의 배수로 설계될 수 있어, 복수의 LED 소자들이 동시에 전사될 수 있다.
예를 들어, 4 X 4 배열의 제1 자속 분배 회로를 구비한 경우, 하나의 LED 소자의 크기가 100 μm인 경우, 제1 자속 분배 회로의 총 길이는 100 x 8 배일 수 있다. 따라서, 제1 자속 분배 회로는 충분한 거리를 확보함에 따라, 기자력 소스(140)로 자성체 코어에 코일을 감은 전자석이 사용될 수 있다. 이에 따라, 기자력 소스는 누설 자속없이 자속을 제1 자속 분배 회로에 제공하여 효율적인 자기 에너지를 전달할 수 있다.
상기 제1 자속 분배 회로(130a) 및 상기 제2 자속 분배 회로(130b)는 PCB 공정 또는 반도체 공정을 통하여 제작될 수 있다.
상기 제1 자속 분배 회로(130a)는 입사된 자속을 분기하여 각각의 LED 소자들에 제공한다. 또한, 상기 제2 자속 분배회로(130b)는 LED 소자들을 경우한 자속을 모아 기자력 소스(140)로 전달한다. 이에 따라, 누설 자속이 최소화되어 효율적인 LED 소자들의 동시 픽업이 가능하다.
구체적으로, 상기 제1 자속 분배 회로(130a) 및 상기 제2 자속 분배 회로(130b)는, 기판(122); 상기 기판(122) 상에 배치된 제1 비자성층(124); 상기 제1 비자성층 상에 배치된 제2 비자성층(126); 상기 기판(122)을 관통하는 제1 자성 비아들(132a); 상기 기판(122) 및 상기 제1 비자성층(124)을 관통하는 제2 자성 비아들(132b); 상기 기판(122) 상에 배치되고 상기 제1 자성 비아들(132a)을 서로 연결하는 제1 자속 분배 패턴(134a); 상기 제1 비자성층(124) 상에 배치되고 상기 제2 자성 비아들(132b)을 연결하는 제2 자속 분배 패턴(134b); 상기 제1 비자성층(124) 및 상기 제2 비자성층(126)을 관통하여 배치되고 상기 제1 자속 분배 패턴(134a)과 자기적으로 연결되는 제1 자기 콘택 플러그(136a); 및 상기 제2 비자성층(126)을 관통하여 배치되고 상기 제2 자속 분배 패턴(134b)과 자기적으로 연결되는 제2 자기 콘택 플러그(136b);를 포함한다. 상기 제1 자성 비아들(132a) 및 상기 제2 자성 비아들(132b)을 한 쌍을 형성하도록 이웃하여 배치된다. 상기 제1 자기 콘택 플러그(136a)는 상기 기자력 소스(140)의 일단에 연결된다. 상기 제2 자기 콘택 플러그(136b)는 상기 기자력 소스(140)의 타단에 연결된다. 상기 제1 자속 분배 회로(130a)의 입력단(131a`)은 상기 제1 자기 콘택 플러그(136b)에 대응한다. 상기 제1 자속 분배 회로(130a)의 출력단들(131a``)은 상기 제1 자성 비아들(132a)에 대응한다. 상기 제2 자속 분배 회로(130b)의 출력단(131b')은 상기 제2 자기 콘택 플러그(136b)에 대응한다. 상기 제2 자속 분배 회로(130b)의 입력단들(131b``)은 상기 제2 자성 비아들(132b)에 대응한다.
기판(122)은 비자성체로 반도체 기판, PCB 기판, 플라스틱 기판, 비자성 금속 기판일 수 있다. 상기 기판은 유연성을 가지지 않는 리지드(rigid) 기판일 수 있다. 상기 기판(122)의 두께는 수십 um 내지 수 밀리미터일 수 있다. 상기 기판122)은 바람직하게는 절연체일 수 있다.
제1 비자성층(124)은 절연체 또는 비자성 도전체일 수 있다. 상기 제1 비자성층(124)은 바람직하게는 절연체일 수 있다. 제2 비자성층(126)은 절연체 또는 비자성 도전체일 수 있다. 상기 제2 비자성층(126)은 바람직하게는 절연체일 수 있다.
제1 자성 비아들(132a)은 분배된 자속을 LED 소자의 자성층(114)에 전달하는 단말일 수 있다. 상기 제1 자성 비아들(132a)은 상기 기판(122)을 관통하여 배치되고, 흡착하고자 하는 LED 소자 마다 배치될 수 있다. 자기 회로를 구성하는 자성체들은 모두 동일한 물질일 수 있다.
제2 자성 비아들(132b)은 LED 소자의 자성층(114)을 통하여 전달된 분배된 자속을 집속할 수 있다. 상기 제2 자성 비아들(132b)은 상기 기판(122) 및 상기 제1 비자성층(124)을 관통하여 배치되고, 흡착하고자 하는 LED 소자 마다 배치될 수 있다. 상기 제1 자성 비아(132a)의 높이와 상기 제2 자성 비아(132b)의 높이는 서로 다를 수 있다. 이에 따라, 상기 제1 자성 비아(132a)에 연결된 제1 자속 분배 패턴(134a)과 상기 제2 자성 비아(132b)에 연결된 제2 자속 분배 패턴(134)은 서로 다른 배치 평면에 있어, 동일한 평면에서 겹치지 않을 수 있다.
제1 자속 분배 패턴(134a)은 바이너리 트리 구조를 가지고, 제1 자성 비아들(132a)을 서로 연결할 수 있다. 이에 따라, 제1 자속 분배 패턴(134a)에서, 하나의 입력단에서 복수의 출력단 사이의 거리는 모두 동일할 수 있다. 이에 따라, 자기 경로마다 자기 저항은 동일하므로, 분배된 자속은 동일할 수 있다.
제2 자속 분배 패턴(134b)은 바이너리 트리 구조를 가지고, 제2 자성 비아들(132b)을 서로 연결할 수 있다. 이에 따라, 제2 자속 분배 패턴(134b)에서, 복수의 입력단들에서 하나의 출력단 사이의 거리는 모두 동일할 수 있다. 이에 따라, 자기 경로마다 자기 저항은 동일하므로, 분배된 자속은 동일할 수 있다. 상기 제1 자속 분배 패턴(134a)의 배치 평면과 상기 제2 자속 분배 패턴(134b)의 배치 평면은 서로 다를 수 있다. 이에 따라, 상기 제1 자속 분배 패턴(134a)과 상기 제2 자속 분배 패턴(134b)은 동일 평면에서 서로 겹치지 않을 수 있다.
제1 자기 콘택 플러그(136a)는 제1 비저성층(124)과 제2 비자성층(126)을 관통하여 배치되고, 제1 자기 콘택 플러그(136a)의 일단은 상기 제1 자속 분배 패턴에 연결되고, 제1 자기 콘택 플러그(136a)의 타단은 외부로 노출될 수 있다. 상기 제1 자기 콘택 플러그(136a)의 타단은 외부의 기자력 소스(140)로부터 자속을 제공받을 수 있다.
제2 자기 콘택 플러그(136b)는 제2 비자성층(126)을 관통하여 배치되고, 제2 자기 콘택 플러그(136b)의 일단은 상기 제2 자속 분배 패턴에 연결되고, 제2 자기 콘택 플러그(136b)의 타단은 외부로 노출될 수 있다. 상기 제2 자기 콘택 플러그(136b)는 외부의 기자력 소스(140)에게 자속을 전달할 수 있다.
예를 들어, 제1 자속 분배회로가 4 개의 브랜치를 가지는 경우, 제2 자속 분배회로는 역시 4 개의 브랜치를 가지며, 각각의 브랜치의 단말은 분배된 자속을 전달받을 수 있도록 서로 이웃하게 배치된다.
상기 기자력 소스(140)는, 상기 제1 자속 분배 회로(130a) 및 상기 제2 자속 분배 회로(130b)에 자속을 제공하는 코일(144); 및 상기 코일(144)에 의하여 생성된 자속을 감금하는 자성체 코어(142)를 포함한다. 상기 기자력 소스(140)는 자성체 코어(142)와 상기 자성체 코어(142)를 감싸는 코일(144)을 포함할 수 있다. 상기 코일(144)에 전류가 흐르는 경우, 상기 자성체 코어(142)는 자기장을 집속하여 자속을 생성한다. 상기 자속은 자기 회로를 통하여 누설 자속이 없는 경우, 폐 자기회로를 통하여 손실되지 않는다.
상기 기자력 소스(140)의 자성체 코어(142)의 일단의 단면적은 효율적으로 자속을 전달하기 위하여 제1 자속 분배 회로(130a)의 입력단의 단면적보다 작거나 같을 수 있다. 따라서, 상기 자성체 코어(142)의 일단은 단면적을 감소시키기 위하여 테이퍼질 수 있다. 상기 기자력 소스(140)의 자성체 코어(142)의 타단의 단면적은 효율적으로 자속을 전달받기 위하여 제2 자속 분배 회로(130b)의 출력단의 단면적보다 크거나 같을 수 있다. 상기 기자력 소스(140)의 자속의 방향은 변경될 수 있으므로, 자성체 코어(140)의 일단의 단면적은 제1 자기 콘택 플러그(136a)의 단면적과 동일하고, 자성체 코어(140)의 타단의 단면적은 제2 자기 콘택 플러그(136b)의 단면적과 동일할 수 있다.
구체적으로, 상기 기자력 소스(140)는, 상기 제1 콘택 플러그(136a)에 상기 자속을 제공하도록 테이퍼진 형상을 구비한 제1 자성체 코어(142a); 상기 제2 콘택 플러그(136b)에 상기 자속을 제공하도록 테이퍼진 형상을 구비한 제2 자성체 코어(142b); 상기 제1 자성체 코어(142a)와 상기 제2 자성체 코어(142b)를 서로 연결하는 제3 자성체 코어(142c)를 포함한다. 상기 제1 내지 제3 자성체 코어 중에서 적어도 하나를 감싸도록 배치된 코일(144)을 포함한다. 상기 기자력 소스(140)는 별도로 제작되어 상기 기판에 접착될 수 있다. 상기 자성체 코어(142)는 "[" 형태일 수 있다.
도 1f를 참조하면, 제1 자속 분배 패턴은 4개의 자기 경로 또는 브랜치를 가진다. 하지만, 하나의 자기 경로에, LED 소자에 프린팅되는 자성층(114)이 부재한다. 이 경우, 주입된 자속은 자성층이 부재하는 자기 경로는 자기 저항의 증가로 다른 자기 경로로 분배된다. 따라서, 전사하고자 하는 LED 소자들의 배열에서, 자성층이 형성되지 않은 LED를 제외하고, 선택적 자기 전사가 가능하다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 제1 자속 분배 회로 및 제2 자속 분배 회로를 제조하는 방법을 설명하는 단면도들이다.
도 2a 내지 도 2h를 참조하면, 자성 전사 장치의 제조 방법은, 기판(122)의 하부면에 자성층(138)을 형성하는 단계; 상기 기판(122)에 제1 비아홀들 형성하고 상기 제1 비아홀들을 자성체로 채워 제1 자성 비아들(132a)을 형성하는 단계; 상기 기판 상에 상기 제1 자성 비아들(132a)에 연결된 제1 자속 분배 패턴(134a)을 형성하는 단계; 상기 제1 자속 분배 패턴이 형성된 기판 상에 제1 비자성층(126)을 적층하고, 상기 제1 비자성층(126) 및 상기 기판(122)을 관통하는 제2 비아홀을 형성한 후, 상기 제2 비아홀을 자성체로 채워 제2 자성 비아들(132b)을 형성하는 단계; 및 제2 자성 비아들(132b)이 형성된 기판 상에 제2 자속 분배 패턴(134b)을 형성하는 단계;를 포함한다.
자성 전사 장치의 제조 방법은, 상기 제2 자속 분배 패턴(134b)이 형성된 기판 상에 제2 비자성층(126)을 형성하는 단계; 상기 제1 비자성층(124) 및 제2 비자성층(126)을 관통하고 상기 제1 자속 분배 패턴(134a)에 연결된 제1 자기 콘택 플러그(136a)를 형성하는 단계; 및 제2 비자성층(126)을 관통하고 상기 제2 자속 분배 패턴(134b)에 연결된 제2 자기 콘택 플러그(136b)를 형성하는 단계를 더 포함할 수 있다. 상기 제1 자속 분배 패턴(134a) 및 상기 제2 자속 분배 패턴(134b)은 각각 복수의 브랜치를 포함하고, 브랜치들의 길이는 동일할 수 있다.
도 2a를 참조하면, 기판(122)의 하부면에 자성층(138)이 형성된다. 상기 자성층(138)은 전기 도금 방식 또는 증착 방식에 의하여 형성될 수 있다. 상기 기판(122)에 제1 비아홀 형성한다. 상기 제1 비아홀은 레이저 드릴링 방식 또는 포토리소그라피 및 식각 공정에 의하여 형성될 수 있다.
도 2b를 참조하면, 상기 제1 비아 홀은 전기 도금 또는 스퍼티링과 같은 진공 증착 방식으로 채워져 제1 자성 비아들(132a)을 형성할 수 있다.
도 2c 및 도 2d를 참조하면, 상기 기판의 상부면에 자성층(134')이 형성될 수 있다. 상기 자성층(134')은 패터닝되어 제1 자속 분배 패턴(134a)을 형성할 수 있다. 상기 제1 자속 분배 패턴(134a)은 상기 제1 자성 비아들(132a)을 바이너리 트리 구조로 연결할 수 있다.
도 2e 및 도 2f를 참조하면, 상기 제1 자속 분배 패턴(134a)이 형성된 기판 상에 제1 비자성층(124)을 적층한다. 상기 제1 비자성층(124) 및 상기 기판(122)을 관통하는 제2 비아홀들을 형성한 후, 상기 제2 비아홀들을 자성체로 채워 제2 자성 비아들(132b)을 형성할 수 있다.
도 2g를 참조하면, 상기 제1 비자성층(124)의 상부면에 자성층이 형성될 수 있다. 상기 자성층은 패터닝되어 제2 자속 분배 패턴(134b)을 형성할 수 있다. 상기 제2 자속 분배 패턴(134b)은 상기 제2 자성 비아들(132b)을 바이너리 트리 구조로 연결할 수 있다.
도 2h를 참조하면 상기 제2 자속 분배 패턴(134b)이 형성된 기판(122) 상에 제2 비자성층(126)을 형성한다. 상기 제1 비자성층(124) 및 제2 비자성층(126)을 관통하고 상기 제1 자속 분배 패턴(134a)에 연결된 제1 자기 콘택 플러그(136a)를 형성한다. 또한, 제2 비자성층(126)을 관통하고 상기 제2 자속 분배 패턴(134b)에 연결된 제2 자기 콘택 플러그(136b)를 형성한다. 상기 제1 자기 콘택 플러그(136a)는 상기 기자력 소스(140)로부터 자속을 공급받고, 상기 제2 자기 콘택 플러그(136b)는 상기 기자력 소스(140)에게 자기 회로를 통하여 흐르는 자속을 제공할 수 있다. 상기 기판 하부면에 배치된 자성층(138)은 제거된다.
기자력 소소(140)는 "[" 형태의 자성체 코어(142)와 상기 자성체를 코어를 감싸는 코일(144)을 포함할 수 있다. 상기 자성체 코어(142)는 별도로 성형하여 제작할 수 있다. 상기 자성체 코어의 양단은 각각 제1 자기 콘택 플러그(136a)와 상기 제2 자기 콘택 플러그(136b)와 자기 결합할 수 있다.
도 3 내지 도 6은 본 발명의 실시예들에 따른 자기 회로를 나타내는 평면도들이다.
도 3을 참조하면, 자성 전사 장치(100)는 2X2 배열 구조를 가진다. 제1 자속 분배 회로를 구성하는 제1 자속 분배 패턴(134a)은 실선으로 표시되고, 제2 자속 분배 회로를 구성하는 제2 자속 분배 패턴(134b)은 점선으로 표시된다. 제1 자성 콘택 플러그(136a)로 입사된 자속(Φ)은 분배된 후 다시 모여 폐회로를 구성하여 제2 자성 콘택 플러그(136b)로 나온다.
도 4를 참조하면, 자성 전사 장치(200)는 4X1 배열 구조를 가진다. 제1 자속 분배 회로를 구성하는 제1 자속 분배 패턴(134a)은 실선으로 표시되고, 제2 자속 분배 회로를 구성하는 제2 자속 분배 패턴(134b)은 점선으로 표시된다. 제1 자성 콘택 플러그(136a)로 입사된 자속(Φ)은 분배된 후 다시 모여 폐회로를 구성하여 제2 자성 콘택 플러그(136b)로 나온다.
도 5를 참조하면, 성 전사 장치(300)는 4X2 배열 구조를 가진다. 제1 자속 분배 회로를 구성하는 제1 자속 분배 패턴(134a)은 실선으로 표시되고, 제2 자속 분배 회로를 구성하는 제2 자속 분배 패턴(134b)은 점선으로 표시된다. 제1 자성 콘택 플러그(136a)로 입사된 자속(Φ)은 분배된 후 다시 모여 폐회로를 구성하여 제2 자성 콘택 플러그(136b)로 나온다.
도 6을 참조하면, 자성 전사 장치(400)는 4X4 배열 구조를 가진다. 제1 자속 분배 회로를 구성하는 제1 자속 분배 패턴(134a)은 실선으로 표시되고, 제2 자속 분배 회로를 구성하는 제2 자속 분배 패턴(134b)은 점선으로 표시된다. 제1 자성 콘택 플러그(136a)로 입사된 자속(Φ)은 분배된 후 다시 모여 폐회로를 구성하여 제2 자성 콘택 플러그(136b)로 나온다.
도 7은 본 발명의 일 실시예에 따른 LED 소자 검사 및 전사 시스템을 설명하는 개념도이다.
도 7을 참조하면, LED 소자 검사 및 전사 시스템(10)은, LED 소자들(21)을 수직 전도성 임시 기판(30)에 전사한 후 상기 임시 기판(30)에 프로브 회로(40)를 접속하여 상기 LED 소자들(21)을 검사하여 특성을 분석하는 제어부(80); 상기 LED 소자들(21)의 분석된 특성에 기반하여 상기 LED 소자들(21)에 자성층(22)을 각각 형성하는 자성층 프린트부(70); 및 상기 자성층(22)이 형성된 LED 소자들을 최종 기판(50)에 전사하는 자성 전사 장치(100)를 포함한다.
수직 전도성 임시 기판(30)은 수직 방향으로 전도성을 가진 임시 기판으로 이방성 도전성 필름일 수 있다. 통상적으로 이방성 도전성 필름은 소정의 온도 이상으로 가열한 상태로 접합시키고, 다시 소정의 온도 이상으로 가열한 상태에서 분리될 수 있다.
상기 임시 기판(30)의 일면에는 성장 기판에서 전사된 복수의 LED 소자들(21)이 배치될 수 있다. 상기 임시 기판(30)의 타면에는 프로브 회로(40)가 연결될 수 있다. 상기 프로브 회로(40)는 프로브 기판 상에 전기적 연결을 위한 복수의 프로브들 구비할 수 있다.
상기 프로브 회로(40)는 상기 임시 기판(30)을 통하여 LED 소자들(21) 각각의 전기적 접속을 제공할 수 있다. 이에 따라, LED 소자들 각각의 특성이 검사될 수 있다. 구처제적으로, 전기적 특성 (ideality factor, I-V curve, breakdown voltage)과 광학적 특성(EL 측정, 파장측정, S parameter)이 평가되고, 특성에 따라 LED 소자들이 분류될 수 있다.
광학적 특성을 측정하기 위하여, 광학 측정 장치(60)가 사용될 수 있다. 상기 광학 측정 장치(60)는 발광 특성을 측정하는 분광 장치, 형상 및 광학 특성을 측정하는 현미경일 수 있다.
제어부(80)는 상기 프로브 회로(40)를 제어하여 위치에 따른 LED 소자의 특성을 분석하고 저장할 수 있다. 또한, 상기 제어부(40)는 분석된 특성에 기반하여 자성층 프린트부(70)를 제어할 수 있다. 예를 들어, 불량 상태의 LED 소자에는 자성층(22)을 코팅하지 않도록 상기 자성층 프린트부(70)를 제어할 수 있다. 상기 자성층 프린부(70)는 이송 수단을 구비하고, 불량 상태의 LED 소자를 제외하고 양품의 LED 소자들에 자성층을 코팅할 수 있다. 상기 자성층 프린트부(70)는 자성입자를 포함하는 자성 잉크를 프린트하여 자성층(22)을 형성할 수 있다. 또한, 상기 제어부(80)는 소정의 LED 소자들을 픽업하도록 상기 자성 전사 장치(100)를 제어할 수 있다.
상기 자성 전사 장치(100)는, 자속을 제공하는 기자력 소스; 상기 기자력 소스의 일단에 연결되고 하나의 입력단과 복수의 출력단들을 구비하고 자속을 분배하는 제1 자속 분배 회로; 및 상기 기자력 소스의 타단에 연결되고 하나의 출력단과 복수의 입력단을 구비하고 분배된 자속을 모으는 제2 자속 분배 회로;를 포함한다. 상기 제1 자속 분배 회로의 출력단들은 상기 제2 자속 분배 회로의 입력단들과 서로 쌍을 이루도록 이웃하게 배치된다.
상기 자성 자사 장치(100)는 이송 수단(90)에 의하여 상기 임시 기판(21)으로 이동한 후 선택된 LED 소자들(21)을 픽업하여 최종 기판(50)에 전사할 수 있다. 상기 최종 기판(50)은 배열된 LED 소자를 선택하도록 배열된 TFT 소자들을 포함할 수 있다.
본 발명의 변경된 실시예에 따르면, 상기 제어부(80)는 모든 LED 소자들에 자성층(22)을 형성하도록 자성층 프린트부(70)을 제어할 수 있다. 상기 제어부(80)는 분석된 특성에 기반한 소정의 LED 소자들만을 선택적으로 픽업하도록 소정의 자기 경로를 차단하도록 제어할 수 있다. 이를 위하여, 상기 자성 전사 장치(100)는 선택적 전사를 수행할 수 있다.
도 8a 내지 도 8g는 본 발명의 일 실시예에 따른 LED 소자의 검사 및 전사 방법을 나타내는 단면도들이다.
도 8a 내지 도 8g를 참조하면, LED 소자의 검사 및 전사 방법은, 성장 기판(20)에서 LED 소자들(21)을 제작한 후 상기 LED 소자들(21) 상에 수직 전도성 임시 기판(30)을 부착하는 단계; 상기 성장 기판(20)과 상기 LED 소자들(21)을 분리하고 상기 LED 소자들을 수직 전도성 임시 기판(30)에 전사하는 단계; 상기 임시 기판(30)에 프로브 회로(40)를 접속하여 상기 LED 소자들을 검사하여 상기 LED 소자들을 특성에 따라 분류하는 단계; 상기 LED 소자들에 자성층(22)을 각각 형성하는 단계; 및 상기 자성층이 형성된 LED 소자들을 자성 전사 장치(100)를 이용하여 최종 기판(50)에 전사하는 단계를 포함한다.
도 8a 및 도 8b를 참조하면, 성장 기판(20)에서 LED 소자들(21)을 제작한 후 상기 LED 소자들 상에 수직 전도성 임시 기판(21)을 부착한다. 상기 성장 기판(20)은 사파이어 기판, Si 기판, 또는 GaAs 기판일 수 있다. 상기 LED 소자들(21)은 적색 LED, 녹색 LED, 또는 청색 LED일 수 있다. 상기 LED 소자들(21)은 전기적 접속을 위하여 접속 패드들(21a)을 포함할 수 있다.
상기 LED 소자들을 수직 전도성 임시 기판(30)에 전사할 수 있다. 수직 전도성 임시 기판(30)은 필름이나 테이프 형태일 수 있다. 상기 수직 전도성 임시 기판(30)은 수직 방향으로 전기 전도성을 가진 물질일 수 있다. 상기 수직 전도성 임시 기판(30)은 소정의 온도로 가열되어 상기 LED 소자들에 부착될 수 있다.
도 8c를 참조하면, 상기 성장 기판과 상기 LED 소자들을 분리하고 상기 LED 소자들을 수직 전도성 임시 기판(30)에 전사한다.
상기 LED 소자들을 상기 성장 기판에서 분리하기 위하여, 레이저 리프트-오프(laser lift-off) 공정이 사용될 수 있다. 예를 들어, 레이저 빔을 투명 사파이어 기판을 통하여 조사하여 사파이어 기판으로부터 GaN 박막을 분리할 수 있다.
이에 따라, 상기 성장 기판은 상기 LED 소자들로 분리되고, 상기 LED 소자들은 상기 임시 기판에 전사될 수 있다.
도 8d를 참조하면, 상기 임시 기판(30)에 프로브 회로(40)를 접속하여 상기 LED 소자들을 검사하여 상기 LED 소자들을 특성에 따라 분류한다. 상기 프로브 회로(40)는 상기 임시 기판을 통하여 LED 소자들 각각의 전기적 접속을 제공할 수 있다. 이에 따라, LED 소자들 각각의 특성이 검사될 수 있다.
도 8e를 참조하면, 상기 LED 소자들에 자성층(22)을 각각 형성하는 단계는 소정의 특성을 만족하는 LED 소자들에 상기 자성층(22)을 형성할 수 있다. 소정의 특성은 LED 소자의 검사 특성에 기반하여 분류될 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 LED 소자들에 자성층을 각각 형성하는 단계는 모든 LED 소자들에 상기 자성층(22)을 형성할 수 있다. 상기 자성층이 형성된 LED 소자들을 자성 전사 장치를 이용하여 최종 기판(50)에 전사하는 단계는 소정의 특성을 만족하는 LED 소자들을 픽업하도록 상기 자성 전사 장치(100,100a)의 특정한 자기 경로를 차단할 수 있다.
도 8f 및 도 8g를 참조하면, 상기 자성층이 형성된 LED 소자들을 자성 전사 장치(100,100a)를 이용하여 최종 기판에 전사한다. 상기 LED 소자들을 상기 임시 기판에서 탈착하기 위하여, 상기 임시 기판은 소정의 온도로 가열될 수 있다.
상기 최종 기판(50)은 유리 기판, 폴리이미드 기판, 또는 인쇄회로 기판일 수 있다. 상기 최종 기판(50)은 LED 셀들을 어드레싱하기 위한 박막트랜지스터를 포함할 수 있다.
상기 최종 기판에 청색 LED 소자들이 전사된 후, 청색 LED 소자에 이웃하게 적색 LED 소자 및 녹색 LED 소자들이 전사될 수 있다. 상기 최종 기판의 전사된 LED 소자들의 접합은 유테틱 본딩, 비등방성 전도성 필름, 또는 비등방성 전도성 페이스틀 통하여 연결될 수 있다.
도 9a는 본 발명의 다른 실시예에 따른 자성 전사 장치를 설명하는 평면도이다.
도 9b는 도 9a의 C-C' 선을 따라 자른 단면도이다.
도 9c는 도 9a의 자성 전자 장치를 설명하는 자기 회로도이다.
도 9a 내지 도 9c를 참조하면, 본 발명의 일 실시예에 따른 자성 전사 장치(100a)는, 자속(Φ)을 제공하는 기자력 소스(140); 상기 기자력 소스(140)의 일단에 연결되고 하나의 입력단(131a`)과 복수의 출력단들(131a``)을 구비하고 자속(Φ)을 분배하는 제1 자속 분배 회로(130a); 및 상기 기자력 소스(140)의 타단에 연결되고 하나의 출력단(131b`)과 복수의 입력단(131b``)을 구비하고 분배된 자속(Φ/4)을 모으는 제2 자속 분배 회로(130b);를 포함한다. 상기 제1 자속 분배 회로(130a)의 출력단들(131a``)은 상기 제2 자속 분배 회로(130b)의 입력단들(130b``)과 서로 쌍을 이루도록 이웃하게 배치된다. 서로 쌍을 이룬 상기 제1 자속 분배 회로(130a)의 출력단들(131a``)과 상기 제2 자속 분배 회로(130b)의 입력단들(130b``) 사이의 간격은 LED 소자의 크기 보다 작을 수 있다.
적어도 하나의 저항 소자(R)는 상기 제1 자속 분배 회로(130a) 및 상기 제2 자속 분배 회로(130b)에 인접하게 배치된다. 상기 저항 소자(R)는 상기 제1 자속 분배 회로 또는 상기 제2 자속 분배 회로를 국부적으로 가열하여 소정의 자기 경로를 차단한다.
상기 제1 자속 분배 회로는 바이너리 트리 구조의 제1 자속 분배 패턴(134a)을 포함한다. 상기 제2 자속 분배 회로는 바이너리 트리 구조의 상기 제2 자속 분배 패턴(134b)을 포함한다. 상기 저항 소자(R)는 저항 패턴(190)을 포함할 수 있다. 한 쌍의 도전성 콘택 플러그(192)는 상기 제1 비자성층(124) 및 상기 제2 비자성층(126)을 관통하여 상기 저항 패턴(190)의 양단에 각각 형성될 수 있다.
상기 저항 소자들(R)은 가열 회로(160)에 연결되어 전류를 공급받을 수 있다. 상기 가열 회로(160)는 스위치를 통하여 선택된 저항 소자에만 전류를 공급하여 자기 경로를 차단할 수 있다.
구체적으로, 제1 자속 분배 패턴(134a) 상에 4 개의 저항 패턴(190)이 배치될 수 있다. 상기 도전성 콘택 플러그(192)를 통하여 소정의 저항 패턴(190)에 전류를 인가하면, 상기 저항 패턴(190)은 가열될 수 있다. 이에 따라, 상기 저항 패턴의 하부에서 연장되는 제1 자속 패턴의 소정의 자기 경로는 가열되어 자성을 상실하고, 상기 자기 경로는 차단된다. 이에 따라, 차단된 자기 경로를 통하여, 자속은 흐르지 않게 되어, 자기 흡입력이 발생하지 않아, LED 소자를 픽업하여 전사할 수 없다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
100: 자성 전사 장치
140: 기자력 소스
130a: 제1 자속 분배 회로
130b: 제2 자속 분배 회로
132a: 제1 자성 비아들
132b: 제2 자성 비아들
134a: 제1 자속 분배 패턴
134b: 제2 자속 분배 패턴

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 자속을 제공하는 기자력 소스;
    상기 기자력 소스의 일단에 연결되고 하나의 입력단과 복수의 출력단들을 구비하고 자속을 분배하는 제1 자속 분배 회로; 및
    상기 기자력 소스의 타단에 연결되고 하나의 출력단과 복수의 입력단을 구비하고 분배된 자속을 모으는 제2 자속 분배 회로;를 포함하고,
    상기 제1 자속 분배 회로의 출력단들은 상기 제2 자속 분배 회로의 입력단들과 서로 쌍을 이루도록 이웃하게 배치되고,
    상기 제1 자속 분배 회로 및 상기 제2 자속 분배 회로는:
    기판;
    상기 기판 상에 배치된 제1 비자성층;
    상기 제1 비자성층 상에 배치된 제2 비자성층;
    상기 기판을 관통하는 제1 자성 비아들;
    상기 기판 및 상기 제1 비자성층을 관통하는 제2 자성 비아들;
    상기 기판 상에 배치되고 상기 제1 자성 비아들을 서로 연결하는 제1 자속 분배 패턴;
    상기 제1 비자성층 상에 배치되고 상기 제2 자성 비아들을 연결하는 제2 자속 분배 패턴;
    상기 제1 비자성층 및 상기 제2 비자성층을 관통하여 배치되고 상기 자속 분배 패턴과 자기적으로 연결되는 제1 자기 콘택 플러그; 및
    상기 제2 비자성층을 관통하여 배치되고 상기 제2 자속 분배 패턴과 자기적으로 연결되는 제2 자기 콘택 플러그;를 포함하고,
    상기 제1 자성 비아들 및 상기 제2 자성 비아들을 한 쌍을 형성하도록 이웃하여 배치되고,
    상기 제1 자기 콘택 플러그는 상기 기자력 소스의 일단에 연결되고,
    상기 제2 자기 콘택 플러그는 상기 기자력 소스의 타단에 연결되고,
    상기 제1 자속 분배 회로의 입력단은 상기 제1 자기 콘택 플러그에 대응하고,
    상기 제1 자속 분배 회로의 출력단들은 상기 제1 자성 비아들에 대응하고,
    상기 제2 자속 분배 회로의 출력단은 상기 제2 자기 콘택 플러그에 대응하고,
    상기 제2 자속 분배 회로의 입력단들은 상기 제2 자성 비아들에 대응하는 것을 특징으로 하는 자성 전사 장치.
  5. 제4 항에 있어서,
    상기 기자력 소스는:
    상기 제1 자속 분배 회로 및 상기 제2 자속 분배 회로에 자속을 제공하는 코일; 및
    상기 코일에 의하여 생성된 자속을 감금하는 자성체 코어를 포함하는 것을 특징으로 하는 자성 전사 장치.
  6. 제4 항에 있어서,
    상기 기자력 소스는:
    상기 제1 자기 콘택 플러그에 상기 자속을 제공하도록 테이퍼진 형상을 구비한 제1 자성체 코어;
    상기 제2 자기 콘택 플러그에 상기 자속을 제공하도록 테이퍼진 형상을 구비한 제2 자성체 코어;
    상기 제1 자성체 코어와 상기 제2 자성체 코어를 서로 연결하는 제3 자성체 코어를 포함하고,
    상기 제1 내지 제3 자성체 코어 중에서 적어도 하나를 감싸도록 배치된 코일을 포함하는 것을 특징으로 하는 자성 전사 장치.
  7. 자속을 제공하는 기자력 소스;
    상기 기자력 소스의 일단에 연결되고 하나의 입력단과 복수의 출력단들을 구비하고 자속을 분배하는 제1 자속 분배 회로; 및
    상기 기자력 소스의 타단에 연결되고 하나의 출력단과 복수의 입력단을 구비하고 분배된 자속을 모으는 제2 자속 분배 회로;를 포함하고,
    상기 제1 자속 분배 회로의 출력단들은 상기 제2 자속 분배 회로의 입력단들과 서로 쌍을 이루도록 이웃하게 배치되고,
    상기 제1 자속 분배 회로 및 상기 제2 자속 분배 회로에 인접하게 배치된 적어도 하나의 저항 소자를 포함하고,
    상기 저항 소자는 상기 제1 자속 분배 회로 또는 상기 제2 자속 분배 회로를 국부적으로 가열하여 소정의 자기 경로를 차단하는 것을 특징으로 하는 자성 전사 장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020210012966A 2021-01-29 2021-01-29 자성 전사 장치와 자성 전자 장치의 제조 방법 Active KR102505763B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210012966A KR102505763B1 (ko) 2021-01-29 2021-01-29 자성 전사 장치와 자성 전자 장치의 제조 방법
US17/536,831 US11961750B2 (en) 2021-01-29 2021-11-29 Magnetic transfer apparatus and fabrication method of the same
KR1020230025754A KR102631766B1 (ko) 2021-01-29 2023-02-27 자성 전사 장치와 자성 전자 장치의 제조 방법
US18/605,298 US12266555B2 (en) 2021-01-29 2024-03-14 Magnetic transfer apparatus and fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210012966A KR102505763B1 (ko) 2021-01-29 2021-01-29 자성 전사 장치와 자성 전자 장치의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230025754A Division KR102631766B1 (ko) 2021-01-29 2023-02-27 자성 전사 장치와 자성 전자 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20220109676A KR20220109676A (ko) 2022-08-05
KR102505763B1 true KR102505763B1 (ko) 2023-03-02

Family

ID=82612852

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210012966A Active KR102505763B1 (ko) 2021-01-29 2021-01-29 자성 전사 장치와 자성 전자 장치의 제조 방법
KR1020230025754A Active KR102631766B1 (ko) 2021-01-29 2023-02-27 자성 전사 장치와 자성 전자 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230025754A Active KR102631766B1 (ko) 2021-01-29 2023-02-27 자성 전사 장치와 자성 전자 장치의 제조 방법

Country Status (2)

Country Link
US (1) US11961750B2 (ko)
KR (2) KR102505763B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505763B1 (ko) * 2021-01-29 2023-03-02 고려대학교 산학협력단 자성 전사 장치와 자성 전자 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200083069A1 (en) * 2018-09-12 2020-03-12 LuxNour Technologies Inc. Electromagnetic tool for transferring micro devices and methods of transfer
WO2020093800A1 (zh) 2018-11-06 2020-05-14 昆山工研院新型平板显示技术中心有限公司 一种微元件的转移装置及转移方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599782B2 (ja) * 1994-07-05 2004-12-08 株式会社アルバック 磁気浮上搬送装置に於けるワーク検出方法と装置
US6686823B2 (en) * 2002-04-29 2004-02-03 Pri Automation, Inc. Inductive power transmission and distribution apparatus using a coaxial transformer
JP2006140398A (ja) 2004-11-15 2006-06-01 Sony Corp 素子転写方法
US20110151588A1 (en) 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
TWI576300B (zh) * 2011-09-30 2017-04-01 Ａｔｓ自動模具系統股份有限公司 提供真空給一移動元件的系統與方法
US9566414B2 (en) * 2013-03-13 2017-02-14 Hansen Medical, Inc. Integrated catheter and guide wire controller
US9607907B2 (en) * 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
WO2017037475A1 (en) * 2015-09-02 2017-03-09 Oculus Vr, Llc Assembly of semiconductor devices
KR101946138B1 (ko) * 2016-03-30 2019-02-11 광주과학기술원 자기유도 기반의 이송 매체를 이용한 전자 소자의 이송방법
KR102521632B1 (ko) 2016-05-02 2023-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 픽 앤 플레이스 방법
CN107039298B (zh) 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
KR101874199B1 (ko) 2016-11-23 2018-07-04 광주과학기술원 자기유도 기반의 마이크로 소자 이송 어레이 및 마이크로 소자의 이송 방법
KR101938044B1 (ko) * 2017-01-24 2019-01-14 광주과학기술원 희생층을 이용한 마이크로 소자의 이송방법
KR20190091072A (ko) * 2018-01-26 2019-08-05 광주과학기술원 전자석이 삽입된 캐리어 기판 및 이를 이용한 마이크로 소자의 이송 방법
KR102127559B1 (ko) * 2018-05-04 2020-06-26 고려대학교 산학협력단 자성 전사 장치, 자성 전사 장치의 제조 방법, 자성 전사 장치를 이용한 반도체 발광 소자 전사 방법
US11387029B2 (en) * 2018-09-12 2022-07-12 LuxNour Technologies Inc. Apparatus for transferring plurality of micro devices and methods of fabrication
KR102548400B1 (ko) * 2019-01-04 2023-06-27 주식회사 나노엑스 Led 이송 방법
US11119420B2 (en) * 2019-12-18 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Particle prevention method in lithography exposure apparatus
JP7483397B2 (ja) * 2020-02-07 2024-05-15 キヤノン株式会社 搬送システム
KR102505763B1 (ko) * 2021-01-29 2023-03-02 고려대학교 산학협력단 자성 전사 장치와 자성 전자 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200083069A1 (en) * 2018-09-12 2020-03-12 LuxNour Technologies Inc. Electromagnetic tool for transferring micro devices and methods of transfer
WO2020093800A1 (zh) 2018-11-06 2020-05-14 昆山工研院新型平板显示技术中心有限公司 一种微元件的转移装置及转移方法

Also Published As

Publication number Publication date
KR102631766B1 (ko) 2024-01-30
KR20230031275A (ko) 2023-03-07
KR20220109676A (ko) 2022-08-05
US20220246458A1 (en) 2022-08-04
US11961750B2 (en) 2024-04-16
US20240222173A1 (en) 2024-07-04

Similar Documents

Publication Publication Date Title
JP6694222B1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップインクおよび半導体チップインク吐出装置
US9698134B2 (en) Method for manufacturing a light emitted diode display
TWI598287B (zh) 電子－可程式化磁性轉移模組和電子元件的轉移方法
US10147622B2 (en) Electric-programmable magnetic module
KR101899651B1 (ko) 마이크로 소자 어레이 및 이의 형성방법
US10566125B2 (en) Magnetic transfer module and method for transferring electronic element
CN114678453A (zh) 微型发光二极管及其制作方法
CN107305915A (zh) 电子-可编程磁性转移模块和电子元件的转移方法
KR102521632B1 (ko) 픽 앤 플레이스 방법
JP2019511838A (ja) ダイ移送用のバックプレーン通過レーザ照射
JP6842783B1 (ja) マイクロｌｅｄディスプレイの製造方法およびマイクロｌｅｄディスプレイ
JP2020025064A (ja) 発光素子集積装置の製造方法および発光素子配列装置
KR102631766B1 (ko) 자성 전사 장치와 자성 전자 장치의 제조 방법
KR102127559B1 (ko) 자성 전사 장치, 자성 전사 장치의 제조 방법, 자성 전사 장치를 이용한 반도체 발광 소자 전사 방법
KR102687841B1 (ko) 유체 조립에 기반한 마이크로 발광 다이오드 디스플레이의 대량 전이 시스템 및 방법
WO2021084783A1 (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
KR20200013565A (ko) 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템
TWI754246B (zh) 轉移裝置、轉移裝置的製備方法、轉移方法及顯示裝置
JP2021125544A (ja) 半導体チップ集積装置の製造方法、半導体チップ集積装置および半導体チップ集積装置集合体
US12266555B2 (en) Magnetic transfer apparatus and fabrication method of the same
US12132034B2 (en) Fluidic assembly MicroLED mass transfer method
JP2021072290A (ja) マイクロｌｅｄバックライトおよびその製造方法ならびにマイクロｌｅｄ照明装置およびその製造方法
CN114709162A (zh) 转移装置及显示面板的制备方法
JP2022109201A (ja) 常磁性発光素子を有するチップ構造及びその製造方法
KR20210120406A (ko) 자화 방식을 이용한 개별 소자들의 전사 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210129

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220707

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20221219

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220707

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20230202

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20230113

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20221219

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20220725

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20230227

Patent event code: PA01071R01D

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230227

End annual number: 3

Start annual number: 1

PG1601 Publication of registration