[go: up one dir, main page]

KR102502795B1 - 이방성 도전 필름 - Google Patents

이방성 도전 필름 Download PDF

Info

Publication number
KR102502795B1
KR102502795B1 KR1020217031177A KR20217031177A KR102502795B1 KR 102502795 B1 KR102502795 B1 KR 102502795B1 KR 1020217031177 A KR1020217031177 A KR 1020217031177A KR 20217031177 A KR20217031177 A KR 20217031177A KR 102502795 B1 KR102502795 B1 KR 102502795B1
Authority
KR
South Korea
Prior art keywords
anisotropic conductive
conductive film
conductive particles
film
anisotropic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217031177A
Other languages
English (en)
Other versions
KR20210122900A (ko
Inventor
야스시 아쿠츠
레이지 츠카오
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Priority to KR1020237005740A priority Critical patent/KR102621211B1/ko
Priority claimed from PCT/JP2017/016245 external-priority patent/WO2017191774A1/ja
Publication of KR20210122900A publication Critical patent/KR20210122900A/ko
Application granted granted Critical
Publication of KR102502795B1 publication Critical patent/KR102502795B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0016—Apparatus or processes specially adapted for manufacturing conductors or cables for heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0036—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

도전 입자 (2) 의 소정의 정렬 배치에 대해 누락 (2X) 이 존재하는 경우여도, 이방성 도전 접속에 문제가 생기지 않는 한 규격 내 제품으로서 사용할 수 있는 이방성 도전 필름은, 절연성 수지 바인더 (3) 에 도전 입자 (2) 가 규칙적으로 배치되어 있는 규칙 배치 영역을 갖고, 5 m 이상의 길이를 갖는다. 규칙 배치 영역 내에는, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점 (2Y) 이 존재하지 않는 규격 내 영역이, 이방성 도전 필름의 폭 방향의 소정 폭으로, 이방 도전성 필름의 길이 방향으로 소정 길이 이상으로 존재한다.

Description

이방성 도전 필름{ANISOTROPIC CONDUCTIVE FILM}
본 발명은, 이방성 도전 필름에 관한 것이다.
절연성 수지 바인더에 도전 입자를 분산시킨 이방성 도전 필름이, IC 칩 등의 전자 부품을 기판에 실장할 때에 널리 사용되고 있다. 최근의 전자 부품의 고밀도 실장에 수반하는 범프의 협피치화에 의해, 이방성 도전 필름에는, 범프에 있어서의 도전 입자의 포착성을 높이고, 또한 쇼트를 회피할 수 있도록 하는 것이 강하게 요구되고 있다.
이 요청에 이방성 도전 필름을 대응시키기 위해, 도전 입자를 규칙적으로 정렬 배치시키는 수법이 여러 가지 검토되고 있다. 예를 들어, 연신 필름 상에 도전 입자를 전체면에 깔고, 그 필름을 2 축 연신함으로써, 도전 입자를 단층으로 정렬 배치시키는 기술 (특허문헌 1) 이나, 자성을 이용하여 기재에 도전 입자를 유지시키고, 그 도전 입자를 점착성의 필름에 전사시킴으로써 도전 입자를 소정의 배열로 하는 기술 (특허문헌 2) 등이 알려져 있다.
일본 특허 5147048호 일본 특허 4887700호
그러나, 2 축 연신법에서는, 도전 입자를 정밀하게 소정의 위치에 정렬시키는 것이 어려워, 도전 입자의 배열에 자주 누락이 발생한다. 전사법에 의하면, 2 축 연신법에 비하면 도전 입자를 정밀하게 배치할 수 있지만, 이방성 도전 필름의 일면 전체에 있어서 도전 입자의 누락을 모두 없애는 것은 어렵다.
또, 이방성 도전 필름의 제품은, 일반적으로 5 m 이상의 장척으로 제조되기 때문에, 그 전체 길이에 있어서 도전 입자의 누락이 전혀 없는 것을 제조하는 것은, 어렵고, 현실적이지 않다. 예를 들어, 1 지점에서라도 누락이 있는 것을 규격 외의 불량품으로 하면 제품의 수율이 저하하고, 제품의 제조 비용이 상승해 버린다. 한편으로, 제품에 있어서 도전 입자의 누락이 현저하게 존재하면, 이방성 도전 접속의 접속 안정성에 문제가 발생한다.
그래서 본 발명은, 도전 입자의 소정의 규칙적 배치에 대해 누락이 존재하는 이방성 도전 필름이어도, 누락이 없는 이방성 도전 필름과 대략 동일하게 이방성 도전 접속에 제공할 수 있도록 하는 것을 과제로 한다.
본 발명자들은, 도전 입자의 소정의 규칙적 배치에 대해 누락이 존재하는 경우여도, 이하의 (가) ∼ (다) 의 경우에는 이방성 도전 접속에 문제가 발생하지 않는 것을 알아냈다.
(가) 도전 입자의 소정의 규칙적 배치에 대해 누락이 연속하고 있으면 도통 불량이 일어나기 쉽고, 특히 이방성 도전 필름의 길이 방향으로 누락이 연속하고 있으면 그 경향이 강하지만, 이방성 도전 필름의 길이 방향으로 연속하는 누락이어도, 그 연속수가 접속 대상에 따른 소정수 이하이면 도통 불량은 일어나기 어렵다.
(나) 이방성 도전 필름을, 개개의 범프 면적이 비교적 큰 FOG (film on glass) 등에 사용하는 경우, 일반적으로 범프 폭은 최대로 200 ㎛ 정도이기 때문에, 이방성 도전 필름의 길이 방향 200 ㎛ 의 범위에 도전 입자가 10 개 이상 존재하면, 도전 입자의 규칙적 배치에 대해 누락이 존재하는 경우여도 접속의 문제는 실질적으로 발생하지 않는다.
(다) 이방성 도전 필름을, 범프의 위치가 특정 지점에 있고 (예를 들어 폭 방향의 양 단부 (端部) 에 범프열이 있고), 개개의 범프 면적이 비교적 작은 COG (chip on glass) 등에 사용하는 경우에 있어서, 이방성 도전 필름의 폭 방향의 양 단부와 칩의 단자열을 맞출 때, 도전 입자가 소정수 이상 연속하여 누락되어 있는 지점 (즉, 실용상 문제가 되는 레벨로 크게 누락되어 있는 지점) 이 이방성 도전 필름의 폭 방향의 양 단부를 따라 존재하지 않으면, 폭 방향의 중앙부에서 도전 입자가 소정수 이상 연속하여 누락되어 있어도 접속에 문제가 발생하기 어렵다.
본 발명은, 이들 지견에 기초하여 이루어진 것으로, 절연성 수지 바인더에 도전 입자가 규칙적으로 배치되어 있는 규칙 배치 영역을 갖는, 길이가 5 m 이상의 이방성 도전 필름으로서, 그 규칙 배치 영역 내에, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점이 존재하지 않는 규격 내 영역이, 이방성 도전 필름의 폭 방향의 소정 폭으로, 이방성 도전 필름의 길이 방향으로 소정 길이 이상으로 존재하는 이방성 도전 필름을 제공한다.
본 발명의 이방성 도전 필름의 구성은, 도전 입자의 소정의 규칙적 배치에 대해 누락이 존재하였다고 해도, 누락이 없는 이방성 도전 필름과 대략 동일한 이방성 도전 접속을 가능하게 하는 것이고, 바꾸어 말하면 이방성 도전 필름의 특성을 저하시키지 않는 범위에서 도전 입자의 존재량을 저감시키고 있는 구성이라는 의의가 있다. 따라서, 본 발명의 이방성 도전 필름은, 도전 입자에 사용되는 금속의 양의 삭감을 가능하게 하여, 제조 비용의 삭감 효과뿐만 아니라, 환경 부하의 저감 효과나 이방성 도전 필름 제품으로서의 사양 조건의 완화 (제조 수율의 향상) 에 기여하는 것이다. 이와 같이 이방성 접속에 필요한 최소한의 도전 입자 개수로 안정적인 도통 특성을 얻기 위해서는, 규칙 배치 영역과 규격 내 영역이 일치하고 있는 것이 바람직하다. 또한, 본 발명의 효과를 크게 저해하지 않는 한, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점인 규격 외 지점이 존재해도 된다.
특히, 개개의 범프 면적이 비교적 작고 또한 범프 개수가 많은, 예를 들어 COG (chip on glass) 용의 이방성 도전 필름으로서, 이방성 도전 필름의 폭 방향의 적어도 단부 영역을 따라 규격 내 영역을 갖는 양태를 제공한다.
또, 개개의 범프 면적이 비교적 큰, 예를 들어 FOG (film on glass) 용의 이방성 도전 필름으로서, 이방성 도전 필름의 전체폭으로 길이 방향 200 ㎛ 의 임의로 선택한 영역에 있어서, 도전 입자가 10 개 이상 존재하는 양태를 제공한다.
본 발명은, 또 절연성 수지 바인더에 도전 입자가 규칙적으로 배치되어 있는 이방성 도전 필름의 광폭 원단을, 규칙적인 배치에 대해 도전 입자가 연속하여 소정수 이상 누락되어 있는 규격 외 지점이 포함되지 않도록, 혹은 규격 외 지점이 필름의 폭 방향의 의도한 위치가 되도록, 길이 방향으로 재단하여, 길이 5 m 이상의 이방성 도전 필름으로 하는 이방성 도전 필름의 제조 방법을 제공한다.
본 발명은, 또한 절연성 수지 바인더에 도전 입자가 규칙적으로 배치되어 있는 규격 배치 영역을 갖는 이방성 도전 필름으로부터, 도전 입자가 연속하여 소정수 이상 누락되어 있는 규격 외 지점을 제거하고, 제거 후의 이방성 도전 필름을 연결하여, 길이 5 m 이상의 이방성 도전 필름으로 하는 이방성 도전 필름의 제조 방법을 제공한다. 길이 5 m 이상이면, 연속 생산용의 이방성 접속 장치에 설치하고, 검증을 실시하기 쉬워진다. 즉 범용의 이방성 접속 구조체에 이용되고 있는 이방성 도전 필름으로부터 치환되는 경우에, 검증의 부하를 저감할 수 있다.
본 발명은, 또한 단자열을 갖는 제 1 전자 부품과 단자열을 갖는 제 2 전자 부품을, 절연성 수지 바인더에 도전 입자가 규칙적으로 배치되어 있는 규격 배치 영역을 갖는 이방성 도전 필름을 개재하여 열압착함으로써 제 1 전자 부품과 제 2 전자 부품의 단자열끼리를 이방성 도전 접속하는 접속 구조체의 제조 방법으로서,
이방성 도전 필름으로서, 그 규격 배치 영역 내에, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점이 존재하지 않는 규격 내 영역이, 이방성 도전 필름의 폭 방향의 소정 폭으로 이방성 도전 필름의 길이 방향으로 소정 길이로 형성되어 있는 이방성 도전 필름을 사용하고,
그 규격 내 영역을 전자 부품의 단자열에 얼라인먼트하는 접속 구조체의 제조 방법을 제공한다.
이 제조 방법에서는, 제 1 전자 부품 및 제 2 전자 부품이 각각 복수의 단자열을 갖고, 이방성 도전 필름에 규격 내 영역이 병렬하여 형성되어 있는 경우에,
이웃하는 규격 영역의 사이의 영역을, 단자열과 단자열 사이의 영역에 얼라인먼트하는 것이 바람직하다.
본 발명의 이방성 도전 필름의 제조 방법에 의하면, 종래 도전 입자의 누락에 의해 불량이라고 판정되고 있던 이방성 도전 필름으로부터, 실용상 문제가 없는 영역을 추출하여 이방성 도전 필름을 제조할 수 있다. 또, 본 발명의 접속 구조체의 제조 방법에 의하면, 접속 구조체의 제조에 사용하는 이방성 도전 필름이, 도전 입자의 누락의 점에서 문제가 있다고 판정되는 지점을 가지고 있어도, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점이 존재하지 않는다는 규격 내 영역이, 이방성 도전 필름의 폭 방향의 소정 폭으로 이방성 도전 필름의 길이 방향으로 소정 길이로 연장 형성되어 있을 때에는, 그 규격 내 영역을 전자 부품의 단자열에 얼라인먼트한다. 따라서, 이방성 도전 접속의 신뢰성을 저해하는 일 없이, 이방성 도전 필름의 제조 수율을 향상시킬 수 있다.
도 1 은, 실시예의 이방성 도전 필름 (1A) 의 도전 입자의 배치를 설명하는 평면도이다.
도 2 는, 실시예의 이방성 도전 필름 (1B) 의 도전 입자의 배치를 설명하는 평면도이다.
도 3 은, 실시예의 이방성 도전 필름 (1C) 의 도전 입자의 배치를 설명하는 평면도이다.
도 4 는, COG 용의 이방성 도전 필름에 있어서 도전 입자의 배치가 규격 외인 지점의 위치를 나타내는 평면도이다.
도 5 는, 실시예의 이방성 도전 필름 (1a) 의 단면도이다.
도 6 은, 실시예의 이방성 도전 필름 (1b) 의 단면도이다.
도 7 은, 실시예의 이방성 도전 필름 (1c) 의 단면도이다.
도 8 은, 실시예의 이방성 도전 필름 (1d) 의 단면도이다.
도 9 는, 실시예의 이방성 도전 필름 (1e) 의 단면도이다.
도 10 은, 평가용 IC 의 범프 배열을 나타내는 개략도이다.
이하, 본 발명을 도면을 참조하면서 상세하게 설명한다. 또한, 각 도면 중 동일 부호는 동일 또는 동등의 구성 요소를 나타내고 있다.
＜이방성 도전 필름＞
(이방성 도전 필름의 전체 구성)
본 발명의 이방성 도전 필름은, 절연성 수지 바인더에 도전 입자가 규칙적으로 배치되어 있는 영역 (규칙 배치 영역) 을 갖는 것이고, 바람직하게는 평면으로 볼 때에 있어서 도전 입자가 서로 이간되어, 규칙적 (예를 들어 격자상) 으로 배치되어 있는 것이다. 여기서, 이방성 도전 필름의 전체면에 하나의 규칙 배치 영역이 전개되어 있어도 되고, 전체면에 복수의 도전 입자군이 각각 규칙 배치 영역으로서 서로 이격하여 배치되어 있어도 된다.
본 발명의 이방성 도전 필름은, 규칙 배치 영역을 갖기 때문에, 도전 입자의 규칙적인 배치에 대한 도전 입자의 누락을 정확하게 검사하고, 파악할 수 있다. 본 발명의 이방성 도전 필름은, 이와 같은 규칙 배치 영역 내에, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점이 존재하지 않는 규격 내 영역이, 이방성 도전 필름의 폭 방향의 소정 폭으로, 이방성 도전 필름의 길이 방향으로 소정 길이 이상으로 존재하는 것이다. 또한, 이방성 도전 필름의 전체면에 복수의 도전 입자군이 각각 규칙 배치 영역으로서 서로 이격하여 배치되어 있는 경우에는, 각각의 규칙 배치 영역에 규격 내 영역이, 이방성 도전 필름의 폭 방향의 소정 폭으로, 이방성 도전 필름의 길이 방향으로 소정 길이 이상으로 존재한다.
여기서, 규격 내 영역에 관하여, 이방성 도전 필름의 폭 방향은, 일반적인 이방성 도전 접속 구조체에 있어서는 단자의 길이 방향이 되기 때문에, 이방성 도전 필름의 폭 방향으로 이어지는 도전 입자의 단자에서의 포착성이 양호해지고, 이방성 도전 접속 조건은 비교적 완화되기 쉬워진다. 따라서, 이방성 도전 필름을, 그 폭 방향을 모두 접속 툴로 압박하여 이방성 도전 접속에 기여시키려고 한 경우, 이방성 도전 필름의 폭 방향의 압박폭 조건도 완화시킬 수 있다. 구체적으로는, 이방성 도전 필름의 폭 방향의 「소정 폭」의 상한은, 바람직하게는 이방성 도전 필름의 폭 방향의 95 ％ 이하, 보다 바람직하게는 90 ％ 이하이면 되고, 한편 하한은 바람직하게는 10 ％ 이상, 보다 바람직하게는 20 ％ 이상이면 된다. 또, 이방성 도전 필름의 폭 방향의 「소정 폭」의 위치는, 일반적인 COG 등 IC 칩이나 그것과 유사한 단자 레이아웃의 이방성 접속에 적용시키기 쉽게 하기 위해서, 이방성 도전 필름의 폭 방향의 중앙부 이외, 즉 단부 (양 단부) 에 있는 것이 바람직하다. 양 단부에 있어서의 각각의 규격 내 영역의 폭은, 동일해도 되고 상이해도 된다. 요구되는 단자 레이아웃에 적응시키기 위해서이다.
한편, 규격 내 영역에 관하여, 이방성 도전 필름의 길이 방향 (즉, 일반적인 이방성 도전 접속 구조체에 있어서는 단자의 폭 방향) 의 「소정 길이 이상」이란, 이방성 도전 접속 구조체 (예를 들어, 카메라 모듈 등의 가로세로 10 mm 정도의 소형 부위 실장체) 를 기준으로 하면, 5 mm 이상이면 되고, 바람직하게는 10 mm 이상, 보다 바람직하게는 20 mm (이방성 도전 필름 길이를 5 m 로 한 경우의 0.4 ％ 에 상당) 이상이다. 또, 대형의 이방성 도전 접속 구조체 (예를 들어, 80 인치 이상의 대형 디스플레이 등) 의 경우이면, 규칙 배치 영역을 2000 mm 이상으로 해도 된다.
또한, 규격 내 영역에 관하여, 이방성 도전 필름의 길이 방향의 「소정 길이 이상」의 상한이 길수록, 이방성 도전 필름 자체가 우량품이 되기 때문에 바람직하다. 따라서, 그 「소정 길이 이상」의 상한에는 특별히 제한은 없지만, 이방성 도전 필름을 품질 관리할 때에 화상 검사하는 관점에서는, 어느 정도의 길이로 제한하면, 품질상의 정보 관리가 실시하기 쉬워지는 측면도 있다. 예를 들어, 어느 길이로 구분하면, 그 길이마다의 데이터의 비교를 실시하기 쉬워진다. 또, 단순히 화상 데이터의 용량이 적다는 이점도 있다. 「소정 길이 이상」의 상한의 일례로서, 1000 m 이하, 바람직하게는 500 m 이하, 보다 바람직하게는 350 m 이하, 더욱 바람직하게는 50 m 이하이면, 검사에 있어서의 화상 데이터의 처리나 관리가 실시하기 쉬워진다.
또한, 규칙 배치 영역에 대해 규격 내 영역이 무한히 동일해지는 것, 나아가서는 일치하는 것이, 안정적인 접속의 점에서 바람직하다. 또한, 본 발명의 효과를 크게 저해하지 않는 한, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점 (규격 외 지점) 이 규칙 배치 영역 내에 존재해도 된다. 또한, 이방성 도전 필름의 규칙 배치 영역 외에는, 도전 입자가 존재하지 않는 공백 영역이나, 도전 입자가 랜덤 배치되어 있는 랜덤 배치 영역이 존재해도 된다.
또, 본 발명의 이방성 도전 필름의 필름 길이는, 이방성 도전 접속에 의한 접속 구조체의 생산성을 안정시키기 위해, 바람직하게는 5 m 이상, 보다 바람직하게는 10 m 이상, 더욱 바람직하게는 50 m 이상이다. 한편, 필름 길이가 지나치게 길면 장치에 대한 세팅, 수송의 수고 등에 노력을 필요하거나, 혹은 장치 개조의 비용이 커지기 때문에, 바람직하게는 5000 m 이하, 보다 바람직하게는 1000 m 이하, 더욱 바람직하게는 500 m 이하이다. 또, 필름 폭은, 특별히 제한은 없지만, 예를 들어 0.5 ∼ 5 mm 이다.
이와 같이 이방성 도전 필름은 폭에 대해 길이가 길기 때문에, 릴에 감긴 권장체 (卷裝體) 인 것이 바람직하다. 권장체는, 복수의 이방성 도전 필름이 연결된 것이어도 된다. 이방성 도전 필름의 연결에는 연결 테이프를 사용할 수 있다. 연결 테이프의 두께는, 특별히 제한은 없지만, 지나치게 두꺼우면 수지의 돌출이나 블로킹에 악영향을 미치기 때문에, 10 ∼ 40 ㎛ 가 바람직하다.
(도전 입자의 배치)
도전 입자의 규칙적인 배치로는, 예를 들어 도 1 에 나타내는 이방성 도전 필름 (1A) 과 같이, 정방 격자 배열을 들 수 있다. 이 외, 도전 입자의 규칙적인 배치로는, 장방 격자, 사방 (斜方) 격자, 육방 격자 등의 격자 배열을 들 수 있다. 도전 입자가 소정 간격으로 직선상으로 배열된 입자열을 소정의 간격으로 병렬시킨 것이어도 된다. 또, 도 2 에 나타내는 이방성 도전 필름 (1B) 과 같이, 정다각형을 간극 없이 배열한 경우의 정다각형 (본 실시예에서는 정 6 각형) 의 정점 중 복수개를 도전 입자 (2) 가 차지하고, 도전 입자 (2) 의 배치로서, 도전 입자 (2a, 2b, 2c, 2d) 로 이루어지는 사다리꼴의 반복 유닛 (5) 을 관념할 수 있도록 해도 된다. 또한, 사다리꼴의 반복 유닛은 도전 입자의 규칙적인 배치의 일례이고, 이격한 것이어도 되고, 또 복수개의 반복 유닛의 집합이, 이격한 도전 입자 규칙 배치 영역이어도 된다. 여기서, 반복 유닛 (5) 은, 최근접하는 도전 입자 (2) 의 중심을 순차 이어 형성되는 도전 입자의 배치의 반복 단위로서, 소정의 규칙성의 반복에 의해 반복 유닛 (5) 이 이방성 도전 필름의 일면에 이르는 것이다. 반복 유닛 (5) 자체에 있어서의 도전 입자의 배치 형상에 특별히 제한은 없지만, 반복 유닛 (5) 에 있어서 도전 입자 (2) 가 정다각형의 일부를 차지하도록 배치되어 있으면, 도전 입자의 배치를 파악하기 쉽기 때문에, 소정의 배치에 대한 도전 입자의 누락의 유무를 용이하게 판단할 수 있다. 또한, 도전 입자의 배치가 파악하기 쉬우면, 이방성 도전 필름의 제조 시나, 이방성 도전 필름을 사용하여 전자 부품을 접속한 후의 압흔 검사 등의 제품 검사에 있어서도 각각의 작업이 용이해져, 시간을 단축할 수 있고, 공정수 삭감을 도모할 수 있다.
도전 입자 (2) 의 배열의 격자축 또는 배열축은, 이방성 도전 필름의 길이 방향에 대해 평행이어도 되고, 이방성 도전 필름의 길이 방향과 교차해도 되고, 접속하는 단자폭, 단자 피치 등에 따라 정할 수 있다. 예를 들어, 파인 피치용의 이방성 도전성 필름으로 하는 경우, 도 1 에 나타낸 바와 같이 도전 입자 (2) 의 격자축 (L1) 을 이방성 도전 필름 (1A) 의 길이 방향에 대해 사행시켜, 이방성 도전 필름 (1A) 으로 접속하는 단자 (10) 의 길이 방향 (필름의 폭 방향) 과 격자축 (L1) 이 이루는 각도 (θ) 를 6° ∼ 84°, 바람직하게는 11° ∼ 74°로 하는 것이 바람직하다.
(도전 입자)
도전 입자 (2) 로는, 공지된 이방성 도전 필름에 있어서 사용되고 있는 것을 적절히 선택하여 사용할 수 있다. 예를 들어, 니켈, 구리, 은, 금, 팔라듐 등의 금속 입자, 폴리아미드, 폴리벤조구아나민 등의 수지 입자의 표면을 니켈 등의 금속으로 피복한 금속 피복 수지 입자 등을 들 수 있다. 배치되는 도전 입자의 크기는, 바람직하게는 1 ㎛ 이상 30 ㎛ 이하, 보다 바람직하게는 1 ㎛ 이상 10 ㎛ 이하, 더욱 바람직하게는 2 ㎛ 이상 6 ㎛ 이하이다.
도전 입자 (2) 의 평균 입자경은, 화상식 내지는 레이저식의 입도 분포계에 의해 측정할 수 있다. 이방성 도전 필름을 평면으로 보아 관찰하고, 입자경을 계측하여 구해도 된다. 그 경우, 바람직하게는 200 개 이상, 보다 바람직하게는 500 개 이상, 보다 더욱 바람직하게는 1000 개 이상을 계측한다.
도전 입자 (2) 의 표면은, 절연 코트나 절연 입자 처리 등에 의해 피복되어 있는 것이 바람직하다. 이와 같은 피복으로는, 도전 입자 (2) 의 표면으로부터 벗겨지기 어렵고 또한 이방성 접속에 문제를 발생시키지 않는 것을 선택한다. 또, 도전 입자 (2) 의 표면의 전체면 또는 일부에 돌기가 형성되어 있어도 된다. 돌기의 높이는 도전 입자경의 20 ％ 이내, 바람직하게는 10 ％ 이내인 것이 바람직하다.
(도전 입자의 최단 입자 간 거리)
도전 입자의 최단 입자 간 거리는, 도전 입자의 평균 입자경의 0.5 배 이상이 바람직하다. 이 거리가 지나치게 짧으면 도전 입자 상호의 접촉에 의해 쇼트가 일어나기 쉬워진다. 인접하는 도전 입자의 거리의 상한은, 범프 형상이나 범프 피치에 따라 정할 수 있다. 일례로서, 도전 입자를 10 개 이상 포착시킨다고 하면, 평균 입경의 50 배 미만이면 되고, 40 배 미만이면 바람직하다. 30 배 미만이면 보다 바람직하다.
(도전 입자의 개수 밀도)
도전 입자의 개수 밀도는, 이방성 도전 필름의 제조 비용을 억제하는 점에서, 50000 개/㎟ 이하가 바람직하고, 35000 개/㎟ 이하가 보다 바람직하며, 30000 개/㎟ 이하가 더욱 바람직하다. 한편, 도전 입자의 개수 밀도는, 지나치게 적으면 단자에서 도전 입자가 충분히 포착되지 않는 것에 의한 도통 불량이 염려되는 점에서, 30 개/㎟ 이상 있으면 되고, 300 개/㎟ 이상이 바람직하고, 500 개/㎟ 이상이 보다 바람직하며, 800 개/㎟ 이상이 더욱 바람직하다.
(절연성 수지 바인더)
절연성 수지 바인더 (3) 로는, 공지된 이방성 도전 필름에 있어서 절연성 수지 바인더로서 사용되고 있는 열중합성 조성물, 광중합성 조성물, 광열 병용 중합성 조성물 등을 적절히 선택하여 사용할 수 있다. 이 중 열중합성 조성물로는, 아크릴레이트 화합물과 열라디칼 중합 개시제를 포함하는 열라디칼 중합성 수지 조성물, 에폭시 화합물과 열카티온 중합 개시제를 포함하는 열카티온 중합성 수지 조성물, 에폭시 화합물과 열아니온 중합 개시제를 포함하는 열아니온 중합성 수지 조성물 등을 들 수 있고, 광중합성 조성물로는, 아크릴레이트 화합물과 광라디칼 중합 개시제를 포함하는 광라디칼 중합성 수지 조성물 등을 들 수 있다. 특히 문제가 생기지 않는 것이면, 복수종의 중합성 조성물을 병용해도 된다. 병용예로는, 열카티온 중합성 조성물과 열라디칼 중합성 조성물의 병용 등을 들 수 있다.
여기서, 광중합 개시제로는 파장이 상이한 광에 반응하는 복수 종류를 함유시켜도 된다. 이로써, 이방성 도전 필름의 제조 시에 있어서의, 절연성 수지층을 구성하는 수지의 광경화와, 이방성 접속 시에 전자 부품끼리를 접착하기 위한 수지의 광경화에서 사용하는 파장을 구분하여 사용할 수 있다.
절연성 수지 바인더 (3) 를 광중합성 조성물을 사용하여 형성하는 경우에, 이방성 도전 필름의 제조 시의 광경화에 의해, 절연성 수지 바인더 (3) 에 포함되는 광중합성 화합물의 전부 또는 일부를 광경화시킬 수 있다. 이 광경화에 의해, 절연성 수지 바인더 (3) 에 있어서의 도전 입자 (2) 의 배치가 유지 내지 고정화되어, 쇼트의 억제와 포착의 향상이 예상된다. 또, 이 광경화의 조건을 조정함으로써, 이방성 도전 필름의 제조 공정에 있어서의 절연성 수지층의 점도를 조정할 수 있다.
절연성 수지 바인더 (3) 에 있어서의 광중합성 화합물의 배합량은 30 질량％ 이하가 바람직하고, 10 질량％ 이하가 보다 바람직하며, 2 ％ 질량 미만이 보다 바람직하다. 광중합성 화합물이 지나치게 많으면 이방성 도전 접속 시의 압입에 가해지는 추력이 증가하기 때문이다.
한편, 열중합성 조성물은, 열중합성 화합물과 열중합 개시제를 함유하지만, 이 열중합성 화합물로서, 광중합성 화합물로서도 기능하는 것을 사용해도 된다. 또, 열중합성 조성물에는, 열중합성 화합물과는 별도로 광중합성 화합물을 함유시킴과 함께 광중합성 개시제를 함유시켜도 된다. 바람직하게는, 열중합성 화합물과는 별도로 광중합성 화합물과 광중합 개시제를 함유시킨다. 예를 들어, 열중합 개시제로서 열카티온 중합 개시제, 열중합성 화합물로서 에폭시 수지를 사용하고, 광중합 개시제로서 광라디칼 개시제, 광중합성 화합물로서 아크릴레이트 화합물을 사용한다. 절연성 바인더 (3) 에는, 이들 중합성 조성물의 경화물을 포함해도 된다.
열 또는 광중합성 화합물로서 사용되는 아크릴레이트 화합물로는 종래 공지된 열중합형 (메트)아크릴레이트 모노머를 사용할 수 있다. 예를 들어, 단관능 (메트)아크릴레이트계 모노머, 2 관능 이상의 다관능 (메트)아크릴레이트계 모노머를 사용할 수 있다.
또, 중합성 화합물로서 사용되는 에폭시 화합물은, 3 차원 망목 구조를 형성하고, 양호한 내열성, 접착성을 부여하는 것이고, 고형 에폭시 수지와 액상 에폭시 수지를 병용하는 것이 바람직하다. 여기서, 고형 에폭시 수지란, 상온에서 고체상인 에폭시 수지를 의미한다. 또, 액상 에폭시 수지란, 상온에서 액상인 에폭시 수지를 의미한다. 또, 상온이란, JIS Z 8703 에서 규정된 5 ∼ 35 ℃ 의 온도 범위를 의미한다. 본 발명에서는 2 종 이상의 에폭시 화합물을 병용할 수 있다. 또, 에폭시 화합물에 추가하여 옥세탄 화합물을 병용해도 된다.
고형 에폭시 수지로는, 액상 에폭시 수지와 상용하고, 상온에서 고체상이면 특별히 한정되지 않고, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 다관능형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노볼락페놀형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지 등을 들 수 있고, 이들 중에서 1 종을 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다. 이들 중에서도, 비스페놀 A 형 에폭시 수지를 사용하는 것이 바람직하다.
액상 에폭시 수지로는, 상온에서 액상이면 특별히 한정되지 않고, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 노볼락페놀형 에폭시 수지, 나프탈렌형 에폭시 수지 등을 들 수 있고, 이들 중에서 1 종을 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다. 특히, 필름의 택성, 유연성 등의 관점에서, 비스페놀 A 형 에폭시 수지를 사용하는 것이 바람직하다.
열중합 개시제 중 열라디칼 중합 개시제로는, 예를 들어 유기 과산화물, 아조계 화합물 등을 들 수 있다. 특히, 기포의 원인이 되는 질소를 발생하지 않는 유기 과산화물을 바람직하게 사용할 수 있다.
열라디칼 중합 개시제의 사용량은, 지나치게 적으면 경화 불량이 되고, 지나치게 많으면 제품 라이프의 저하가 되므로, (메트)아크릴레이트 화합물 100 질량부에 대해 바람직하게는 2 ∼ 60 질량부, 보다 바람직하게는 5 ∼ 40 질량부이다.
열카티온 중합 개시제로는, 에폭시 화합물의 열카티온 중합 개시제로서 공지된 것을 채용할 수 있고, 예를 들어 열에 의해 산을 발생하는 요오드늄염, 술포늄염, 포스포늄염, 페로센류 등을 사용할 수 있고, 특히 온도에 대해 양호한 잠재성을 나타내는 방향족 술포늄염을 바람직하게 사용할 수 있다.
열카티온 중합 개시제의 사용량은, 지나치게 적어도 경화 불량이 되는 경향이 있고, 지나치게 많아도 제품 라이프가 저하하는 경향이 있으므로, 에폭시 화합물 100 질량부에 대해 바람직하게는 2 ∼ 60 질량부, 보다 바람직하게는 5 ∼ 40 질량부이다.
아니온 중합 개시제로는, 통상 사용되는 공지된 경화제를 사용할 수 있다. 예를 들어, 유기산 디하이드라지드, 디시안디아미드, 아민 화합물, 폴리아미드아민 화합물, 시아네이트에스테르 화합물, 페놀 수지, 산 무수물, 카르복실산, 3 급 아민 화합물, 이미다졸, 루이스산, 브렌스테드산염, 폴리메르캅탄계 경화제, 우레아 수지, 멜라민 수지, 이소시아네이트 화합물, 블록 이소시아네이트 화합물 등을 들 수 있고, 이들 중에서 1 종을 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다. 이들 중에서도, 이미다졸 변성체를 핵으로 하고 그 표면을 폴리우레탄으로 피복하여 이루어지는 마이크로캡슐형 잠재성 경화제를 사용하는 것이 바람직하다.
열중합성 조성물에는, 막 형성 수지를 함유시키는 것이 바람직하다. 막 형성 수지는, 예를 들어 평균 분자량이 10000 이상의 고분자량 수지에 상당하고, 필름 형성성의 관점에서, 10000 ∼ 80000 정도의 평균 분자량인 것이 바람직하다. 막 형성 수지로는, 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리에스테르우레탄 수지, 아크릴 수지, 폴리이미드 수지, 부티랄 수지 등의 여러 가지 수지를 들 수 있고, 이들은 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다. 이들 중에서도, 막 형성 상태, 접속 신뢰성 등의 관점에서 페녹시 수지를 바람직하게 사용할 수 있다.
열중합성 조성물에는, 용융 점도 조정을 위해서, 절연 필러를 함유시켜도 된다. 이것은 실리카분이나 알루미나분 등을 들 수 있다. 절연성 필러의 크기는 입경 20 ∼ 1000 nm 가 바람직하고, 또 배합량은 에폭시 화합물 등의 열중합성 화합물 (광중합성 화합물) 100 질량부에 대해 5 ∼ 50 질량부로 하는 것이 바람직하다. 또한, 상기 서술한 절연 필러와는 상이한 충전제, 연화제, 촉진제, 노화 방지제, 착색제 (안료, 염료), 유기 용제, 이온 캐처제 등을 함유시켜도 된다.
또, 필요에 따라 응력 완화제, 실란 커플링제, 무기 필러 등을 배합해도 된다. 응력 완화제로는, 수소 첨가 스티렌-부타디엔 블록 공중합체, 수소 첨가 스티렌-이소프렌 블록 공중합체 등을 들 수 있다. 또, 실란 커플링제로는, 에폭시계, 메타크릴옥시계, 아미노계, 비닐계, 메르캅토·술파이드계, 우레이드계 등을 들 수 있다. 또, 무기 필러로는, 실리카, 탤크, 산화티탄, 탄산칼슘, 산화마그네슘 등을 들 수 있다.
절연성 수지 바인더 (3) 는, 상기 서술한 수지를 포함하는 코팅 조성물을 도포법에 의해 성막하고 건조시키는 것이나, 추가로 경화시키는 것에 의해, 혹은 미리 공지된 수법에 의해 필름화하는 것에 의해 형성할 수 있다. 절연성 수지 바인더 (3) 는, 필요에 따라 수지층을 적층함으로써 얻어도 된다. 또, 절연성 수지 바인더 (3) 는, 박리 처리된 폴리에틸렌테레프탈레이트 필름 등의 박리 필름 상에 형성하는 것이 바람직하다.
(절연성 수지 바인더의 점도)
절연성 수지 바인더 (3) 의 최저 용융 점도는, 이방성 도전 필름의 제조 방법 등에 따라 적절히 정할 수 있다. 예를 들어, 이방성 도전 필름의 제조 방법으로서, 도전 입자를 절연성 수지 바인더의 표면에 소정의 배치로 유지시키고, 그 도전 입자를 절연성 수지 바인더에 압입하는 방법을 채용한 경우, 절연성 수지 바인더 (3) 의 최저 용융 점도는, 필름 성형성의 관점에서 바람직하게는 1100 Pa·s 이상이다. 특히 40 ∼ 80 ℃ 에서 필름 성형을 가능하게 하는 점에서, 절연성 수지 바인더 (3) 의 60 ℃ 점도는 바람직하게는 3000 ∼ 20000 Pa·s 이다. 또, 후술하는 바와 같이, 도 5 또는 도 6 에 나타내는 바와 같이 절연성 수지 바인더 (3) 에 압입한 도전 입자 (2) 의 노출 부분의 둘레에 함몰 (3b) 을 형성하거나, 도 7 에 나타내는 바와 같이 절연성 수지 바인더 (3) 에 압입한 도전 입자 (2) 의 바로 위에 함몰 (3c) 을 형성하거나 하는 점에서, 절연성 수지 바인더 (3) 의 최저 용융 점도는, 1500 Pa·s 이상이면 되고, 바람직하게는 2000 Pa·s 이상, 보다 바람직하게는 3000 ∼ 15000 Pa·s, 더욱 바람직하게는 3000 ∼ 10000 Pa·s 이다. 이 최저 용융 점도는, 일례로서 회전식 레오미터 (TA instruments 사 제조) 를 이용하고, 승온 속도가 10 ℃/분, 측정 압력이 5 g 로 일정하게 유지하고, 직경 8 mm 의 측정 플레이트를 사용하여 구할 수 있다. 또, 40 ∼ 80 ℃ 에서 절연성 수지 바인더 (3) 에 대해 도전 입자 (2) 를 압입하는 공정을 실시하는 경우에, 상기 서술과 마찬가지로 함몰 (3b 또는 3c) 형성의 점에서, 절연성 수지 바인더 (3) 의 60 ℃ 에 있어서의 점도는, 바람직하게는 3000 ∼ 20000 Pa·s 이다. 이 측정은 최저 용융 점도와 동일한 측정 방법으로 실시하고, 온도가 60 ℃ 인 값을 추출하여 구할 수 있다.
절연성 수지 바인더 (3) 를 구성하는 수지의 점도를 상기 서술한 바와 같이 고점도로 함으로써, 이방성 도전 필름의 사용 시에 있어서, 대향하는 전자 부품 등의 접속 대상물 사이에 도전 입자 (2) 를 끼우고 가열 가압하는 경우에, 이방성 도전 필름 내의 도전 입자 (2) 가, 용융한 절연성 수지 바인더 (3) 의 유동에 의해 흐르게 되어 버리는 것을 방지할 수 있다. 또, 함몰 (3b 또는 3c) 과 같이 도전 입자의 주변부 혹은 바로 위의 수지량을 실시적으로 제로, 혹은 그 주위에 비해 저감시키고 있는 경우에는, 접속하는 툴로부터 도전 입자에 가해지는 압입의 힘이 전해지기 쉬워지므로, 단자 사이에서 도전 입자를 양호하게 협지할 수 있어, 도통 특성의 향상이나 도전 입자의 포착성 향상을 기대할 수 있다.
(절연성 수지 바인더의 두께)
절연성 수지 바인더 (3) 의 두께 (La) 는, 바람직하게는 1 ㎛ 이상 60 ㎛ 이하, 보다 바람직하게는 1 ㎛ 이상 30 ㎛ 이하, 더욱 바람직하게는 2 ㎛ 이상 15 ㎛ 이하이다. 또, 절연성 수지 바인더 (3) 의 두께 (La) 는, 도전 입자 (2) 의 평균 입자경 (D) 과의 관계에서는, 그들의 비 (La/D) 가 0.6 ∼ 10 이 바람직하다. 절연성 수지 바인더 (3) 의 두께 (La) 가 지나치게 크면 이방성 도전 접속 시에 도전 입자가 위치 어긋나기 쉬워져, 단자에 있어서의 도전 입자의 포착성이 저하한다. 이 경향은 La/D 가 10 을 초과하면 현저하다. 그래서 La/D 는 8 이하가 보다 바람직하고, 6 이하가 보다 더욱 바람직하다. 반대로 절연성 수지 바인더 (3) 의 두께 (La) 가 지나치게 작아 La/D 가 0.6 미만이 되면, 도전 입자를 절연성 수지 바인더 (3) 에 의해 소정의 입자 분산 상태 혹은 소정의 배열로 유지하는 것이 곤란해진다. 특히, 접속하는 단자가 고밀도 COG 인 경우, 절연성 접착층 (4) 의 층두께 (La) 와 도전 입자 (2) 의 입자경 (D) 의 비 (La/D) 는, 바람직하게는 0.8 ∼ 2 이다.
(절연성 수지 바인더에 있어서의 도전 입자의 매립 양태)
절연성 수지 바인더 (3) 에 있어서의 도전 입자 (2) 의 매립 상태에 대해서는 특별히 제한이 없지만, 이방성 도전 필름을 대향하는 부품의 사이에서 협지하고, 가열 가압함으로써 이방성 도전 접속을 실시하는 경우, 도 5, 도 6 에 나타내는 바와 같이, 도전 입자 (2) 를 절연성 수지 바인더 (3) 로부터 부분적으로 노출시켜, 인접하는 도전 입자 (2) 사이의 중앙부에 있어서의 절연성 수지 바인더의 표면 (3a) 의 접평면 (3p) 에 대해 도전 입자 (2) 의 노출 부분의 둘레에 함몰 (3b) 이 형성되어 있거나, 또는 도 7 에 나타내는 바와 같이, 절연성 수지 바인더 (3) 내에 압입된 도전 입자 (2) 의 바로 위의 절연성 수지 바인더 부분에, 상기와 동일한 접평면 (3p) 에 대해 함몰 (3c) 이 형성되고, 도전 입자 (2) 의 바로 위의 절연성 수지 바인더 (3) 의 표면에 굴곡이 존재하도록 하는 것이 바람직하다. 도전 입자 (2) 가 대향하는 전자 부품의 전극 사이에서 협지되고 가열 가압될 때에 생기는 도전 입자 (2) 의 편평화에 대해, 도 5 에 나타낸 함몰 (3b) 이 있는 점으로부터, 도전 입자 (2) 가 절연성 수지 바인더 (3) 로부터 받는 저항이, 함몰 (3b) 이 없는 경우에 비해 저감한다. 이 때문에, 대향하는 전극 사이에 있어서 도전 입자 (2) 가 협지되기 쉬워지고, 도통 성능도 향상된다. 또, 절연성 수지 바인더 (3) 를 구성하는 수지 중, 도전 입자 (2) 의 바로 위의 수지의 표면에 함몰 (3c)(도 7) 이 형성되어 있음으로써, 함몰 (3c) 이 없는 경우에 비해 가열 가압 시의 압력이 도전 입자 (2) 에 집중하기 쉬워져, 전극에 있어서 도전 입자 (2) 가 협지되기 쉬워져, 도통 성능이 향상된다.
상기 서술한 함몰 (3b, 3c) 의 효과를 얻기 쉽게 하는 점에서, 도전 입자 (2) 의 노출 부분의 둘레의 함몰 (3b)(도 5, 도 6) 의 최대 깊이 (Le) 와 도전 입자 (2) 의 평균 입경 (D) 의 비 (Le/D) 는, 바람직하게는 50 ％ 미만, 보다 바람직하게는 30 ％ 미만, 더욱 바람직하게는 20 ∼ 25 ％ 이고, 도전 입자 (2) 의 노출 부분의 둘레의 함몰 (3b)(도 5, 도 6) 의 최대 직경 (Ld) 과 도전 입자 (2) 의 평균 입자경 (D) 의 비 (Ld/D) 는, 바람직하게는 150 ％ 이하, 보다 바람직하게는 100 ∼ 130 ％ 이고, 도전 입자 (2) 의 바로 위의 수지에 있어서의 함몰 (3c)(도 7) 의 최대 깊이 (Lf) 와 도전 입자 (2) 의 평균 입자경 (D) 의 비 (Lf/D) 는, 0 보다 크고, 바람직하게는 10 ％ 미만, 보다 바람직하게는 5 ％ 이하이다.
또한, 도전 입자 (2) 의 노출 부분의 직경 (Lc) 은, 도전 입자 (2) 의 평균 입경 (D) 이하로 할 수 있고, 도전 입자 (2) 의 정부 (頂部)(2t) 의 1 점에서 노출되도록 해도 되고, 도전 입자 (2) 가 절연성 수지 바인더 (3) 내에 완전히 묻혀, 직경 (Lc) 이 제로가 되도록 해도 된다. 도전 입자의 절연성 수지층에의 매립을, 도전 입자의 절연성 수지층에의 압입에 의해 실시하고 있는 경우의 도전 입자의 위치 조정의 용이성의 점에서는, 직경 (Lc) 을 15 ％ 이내로 하는 것이 바람직하다.
(절연성 수지 바인더의 두께 방향에 있어서의 도전 입자의 위치)
상기 서술한 함몰 (3b) 의 효과를 얻기 쉽게 하는 점에서, 접평면 (3p) 으로부터의 도전 입자 (2) 의 최심부의 거리 (이하, 매립량이라고 한다)(Lb) 와, 도전 입자 (2) 의 평균 입경 (D) 의 비 (Lb/D)(이하, 매립률이라고 한다) 는 60 ％ 이상 105 ％ 이하인 것이 바람직하다.
(절연성 접착층)
본 발명의 이방성 도전 필름에서는, 도전 입자 (2) 를 배치시키고 있는 절연성 수지 바인더 (3) 상에 절연성 접착층 (4) 이 적층되어 있어도 된다.
절연성 수지 바인더 (3) 에 상기 서술한 함몰 (3b) 이 형성되어 있는 경우, 도 8 에 나타내는 이방성 도전 필름 (1d) 과 같이, 절연성 접착층 (4) 은, 절연성 수지 바인더 (3) 에 함몰 (3b) 이 형성되어 있는 면에 적층되어도 되고, 도 9 에 나타내는 이방성 도전 필름 (1e) 과 같이, 함몰 (3b) 이 형성되어 있는 면과 반대측의 면에 적층되어도 된다. 절연성 수지 바인더 (3) 에 함몰 (3c) 이 형성되어 있는 경우도 동일하다. 절연성 접착층 (4) 의 적층에 의해, 이방성 도전 필름을 사용하여 전자 부품을 이방성 도전 접속할 때에, 전자 부품의 전극이나 범프에 의해 형성되는 공간을 충전하여, 접착성을 향상시킬 수 있다.
또한, 절연성 접착층 (4) 을 절연성 수지 바인더 (3) 에 적층하는 경우, 절연성 접착층 (4) 이 함몰 (3b, 3c) 의 형성면 상에 있는지 여부에 관계 없이, 절연성 접착층 (4) 이 툴로 가압하는 IC 칩 등의 전자 부품측에 있는 (바꾸어 말하면, 절연성 수지 바인더 (3) 가 스테이지에 재치 (載置) 되는 기판 등의 전자 부품측에 있다) 것이 바람직하다. 이와 같이 함으로써, 도전 입자의 의도하지 않은 이동을 피할 수 있어, 포착성을 향상시킬 수 있다.
절연성 접착층 (4) 은, 공지된 이방성 도전 필름에 있어서 절연성 접착층으로서 사용되고 있는 것과 동일하게 할 수 있고, 상기 서술한 절연성 수지 바인더 (3) 와 동일한 수지를 사용하여 점도를 보다 낮게 조정한 것으로 해도 된다. 절연성 접착층 (4) 과 절연성 수지 바인더 (3) 의 최저 용융 점도는, 차가 있을수록 전자 부품의 전극이나 범프에 의해 형성되는 공간이 절연성 접착층 (4) 으로 충전되기 쉬워져, 전자 부품끼리의 접착성을 향상시키는 효과를 기대할 수 있다. 또, 이 차가 있을수록 이방성 도전 접속 시에 절연성 수지 바인더 (3) 를 구성하는 수지의 이동량이 상대적으로 작아지기 때문에, 단자에 있어서의 도전 입자의 포착성이 향상되기 쉬워진다. 실용상은, 절연성 접착층 (4) 과 절연성 수지 바인더 (3) 의 최저 용융 점도비는, 바람직하게는 2 이상, 보다 바람직하게는 5 이상, 더욱 바람직하게는 8 이상이다. 한편, 이 비가 지나치게 크면 장척의 이방성 도전 필름을 권장체로 한 경우에, 수지의 돌출이나 블로킹이 생길 우려가 있으므로, 실용상은 15 이하가 바람직하다. 절연성 접착층 (4) 의 바람직한 최저 용융 점도는, 보다 구체적으로는 상기 서술한 비를 만족하고, 또한 3000 Pa·s 이하, 보다 바람직하게는 2000 Pa·s 이하이고, 특히 100 ∼ 2000 Pa·s 이다.
절연성 접착층 (4) 의 형성 방법으로는, 절연성 수지 바인더 (3) 를 형성하는 수지와 동일한 수지를 포함하는 코팅 조성물을 도포법에 의해 성막하고 건조시키는 것이나, 추가로 경화시키는 것에 의해, 혹은 미리 공지된 수법에 의해 필름화하는 것에 의해 형성할 수 있다.
절연성 접착층 (4) 의 두께는, 특별히 한정은 되지 않지만, 바람직하게는 4 ∼ 20 ㎛ 이다. 혹은, 도전 입자경에 대해 바람직하게는 1 ∼ 8 배이다.
또, 절연성 수지 바인더 (3) 와 절연성 접착층 (4) 을 합한, 적층된 이방성 도전 필름 전체의 최저 용융 점도는, 절연성 수지 바인더 (3) 와 절연성 접착층 (4) 의 두께의 비율에 따라 다르기도 하지만, 실용상은 8000 Pa·s 이하로 해도 되고, 범프 사이에의 충전을 실시하기 쉽게 하기 위해서는 200 ∼ 7000 Pa·s 여도 되고, 바람직하게는 200 ∼ 4000 Pa·s 이다.
(제 3 절연성 수지층)
절연성 접착층 (4) 과 절연성 수지 바인더 (3) 를 사이에 두고 반대측에 제 3 절연성 수지층이 형성되어 있어도 된다. 예를 들어, 제 3 절연성 수지층을 택층으로서 기능시킬 수 있다. 절연성 접착층 (4) 과 마찬가지로, 전자 부품의 전극이나 범프에 의해 형성되는 공간을 충전시키기 위해서 형성해도 된다.
제 3 절연성 수지층의 수지 조성, 점도 및 두께는, 절연성 접착층 (4) 과 동일해도 되고, 상이해도 된다. 절연성 수지 바인더 (3) 와 절연성 접착층 (4) 과 제 3 절연성 수지층을 합한 이방성 도전 필름의 최저 용융 점도는 특별히 제한은 없지만, 8000 Pa·s 이하로 해도 되고, 200 ∼ 7000 Pa·s 여도 되고, 200 ∼ 4000 Pa·s 로 할 수도 있다.
또한, 절연성 수지 바인더 (3) 뿐만 아니라 절연성 접착층 (4) 에도, 필요에 따라 실리카 미립자, 알루미나, 수산화알루미늄 등의 절연성 필러를 첨가해도 된다. 절연성 필러의 배합량은, 그들의 층을 구성하는 수지 100 질량부에 대해 3 질량부 이상 40 질량부 이하로 하는 것이 바람직하다. 이로써, 이방성 도전 접속 시에 이방성 도전 필름이 용융해도, 용융한 수지에 의해 도전 입자가 불필요하게 이동하는 것을 억제할 수 있다.
＜이방성 도전 필름의 제조 방법＞
(제조 방법의 개요)
본 발명에서는, 먼저, 절연성 바인더에 도전 입자가 규칙적으로 배치되어 있는 이방성 도전 필름의 광폭의 원단을 입수하거나, 혹은 제작하고, 다음으로 그 이방성 도전 필름의 원단에 있어서의 도전 입자의 규칙적인 배치에 대한 누락을 조사하고, 규칙적인 배치에 대해 도전 입자가 연속하여 소정수 이상 누락되어 있는 규격 외 지점이, 접속을 담당하는 영역으로서 사용되지 않도록 하기 위해, 규격 외 지점을 포함하는 영역을 제외하도록 광폭의 원단을 소정 폭의 이방성 도전 필름으로 재단한다 (제 1 양태). 혹은, 규격 외 지점이 필름의 폭 방향의 의도한 위치가 되도록, 광폭의 원단을 소정 폭으로 길이 방향으로 재단한다 (제 2 양태). 또, 제 1 양태에 있어서 규격 외 지점을 제거한 후의 이방성 도전 필름 (즉, 잔여의 이방성 도전 필름끼리, 혹은 규격 외 지점을 제거한 후의 별개의 이방성 도전 필름끼리) 을 연결하여, 길이 5 m 이상의 이방성 도전 필름을 제조해도 된다.
여기서, 상기 서술한 영역을 제거하기 전의 당초의 이방성 도전 필름의 제작 방법에는 특별히 제한은 없다. 예를 들어, 도전 입자를 소정의 배열로 배치하기 위한 전사형을 제조하고, 전사형의 오목부에 도전 입자를 충전하고, 그 위에 박리 필름 상에 형성한 절연성 수지 바인더 (3) 를 덮고 압력을 가하여, 절연성 수지 바인더 (3) 에 도전 입자 (2) 를 압입함으로써, 절연성 수지 바인더 (3) 에 도전 입자 (2) 를 전착시킨다. 혹은 추가로 그 도전 입자 (2) 상에 절연성 접착층 (4) 을 적층한다. 이렇게 하여, 이방성 도전 필름을 얻을 수 있다.
또, 전사형의 오목부에 도전 입자를 충전한 후, 그 위에 절연성 수지 바인더를 덮고, 전사형으로부터 절연성 수지 바인더의 표면에 도전 입자를 전사시키고, 절연성 수지 바인더 상의 도전 입자를 절연성 수지 바인더 내로 압입함으로써 이방성 도전 필름을 제조해도 된다. 이 압입 시의 압박력, 온도 등에 의해 도전 입자의 매립량 (Lb) 을 조정할 수 있다. 또, 함몰 (3b, 3c) 의 형상 및 깊이를, 압입 시의 절연성 수지 바인더의 점도, 압입 속도, 온도 등에 의해 조정할 수 있다. 예를 들어, 절연성 수지 바인더의 표면에 도 5 에 나타낸 오목부 (3b) 를 갖는 이방성 도전 필름 (1a) 을 제조하는 경우나 도 7 에 나타낸 함몰 (3c) 을 갖는 이방성 도전 필름 (1c) 을 제조하는 경우, 함몰의 형상이나 깊이 등에 따라, 절연성 수지 바인더의 60 ℃ 에 있어서의 점도의 하한은 바람직하게는 3000 Pa·s 이상, 보다 바람직하게는 4000 Pa·s 이상, 더욱 바람직하게는 4500 Pa·s 이상이고, 상한은, 바람직하게는 20000 Pa·s 이하, 보다 바람직하게는 15000 Pa·s 이하, 더욱 바람직하게는 10000 Pa·s 이하이다. 또, 압입 시의 온도는 40 ∼ 80 ℃, 보다 바람직하게는 50 ∼ 60 ℃ 에서 얻어지도록 한다.
또한, 전사형으로는, 오목부에 도전 입자를 충전하는 것 외에, 볼록부의 천면 (天面) 에 미점착제를 부여하여 그 천면에 도전 입자가 부착되도록 한 것을 사용해도 된다.
이들 전사형은 기계 가공, 포토리소그래피, 인쇄법 등의 공지된 기술을 사용하여 제조할 수 있다.
또, 도전 입자를 소정의 배열로 배치하는 방법으로는, 전사측을 사용하는 방법 대신에, 2 축 연신 필름을 사용하는 방법 등을 사용해도 된다.
(누락 영역에 대한 대응)
본 발명의 이방성 도전 필름의 제조 방법의 제 1 양태에서는, 개개의 범프 면적이 비교적 작은 접속 구조체 (COG 등, 접속하는 단자 배열이 이격하여 존재하는 일례이기도 하다) 에 사용하는 이방성 도전 필름이어도 개개의 범프 면적이 비교적 큰 접속 구조체 (FOG 등, 접속하는 유효 면적의 장변이 필름 폭과 동일해지는, 단자 배열이 이격하여 존재하고 있지 않은 것의 일례) 에 사용하는 이방성 도전 필름이어도, 도전 입자가 평면으로 볼 때에 규칙적으로 배치되어 있는 것, 바람직하게는, 평면으로 볼 때에 도전 입자가 서로 이간되고, 또한 규칙적으로 배치되어 있는 것에 있어서, 도전 입자가 규칙적으로 배치되어 있는 영역 (규칙 배치 영역) 으로부터, 도전 입자가 누락되어 있는 지점이 소정수 연속하고 있는 규격 외 지점을 제거한다. 바꾸어 말하면, 누락되어 있는 지점이 접속 후의 도통 안정성에 문제를 발생시키지 않는 범위가 점재하고 있는 데에 불과한 영역은 규격 내 영역으로 하고, 제거의 대상으로 하지 않는다. 이 문제를 발생시키지 않는 범위는, 접속 대상물에 따라 상이하지만, 일례로서 이방성 도전 필름을 FOG 에 사용하는 경우, 도전 입자가 연속하여 1 ∼ 20 개, 경우에 따라 1 ∼ 209 개 누락되어 있어도 도통 안정성에 문제는 발생하기 어렵다. 여기서, 도전 입자의 연속 누락 개수인 209 개라고 하는 숫자에는, 다음에 설명하는 바와 같은 의미가 있다. 즉, 이방성 도전 필름의 폭이 2 mm 이고 접속해야 하는 단자폭이 200 ㎛ 라는 일반적으로 접속 면적이 넓게 된 FOG 의 이방성 도전 접속 조건 (접속 면적 0.4 ㎛2) 에 있어서, 15 개 × 15 개의 사방 (四方) 격자로 도전 입자를 배치하려고 한 경우에는, 이상적으로는 225 개의 도전 입자가 접속 면적 0.4 ㎛2 중에 존재하게 되지만, 만일 209 개의 도전 입자가 누락되었다고 해도, 접속 면적 0.4 ㎛2 중에 최저 포착수로서 16 개의 도전 입자가 단자 내 영역에 존재하는 것을 의미한다. 여기서, 포착되는 도전 입자수인 16 은, 후술하는 포착되는 바람직한 수치의 하한인 11 개 및 20 개의 중간의 값으로서 설정하고 있다. 그 때문에, 도통의 안정성이 확보되기 쉬워지는 조건을 찾아내는 데에 적합한 수치라고 생각한다. 이와 같이, 격자 배열축 상의 도전 입자 개수 (상기와 같이, 이 경우의 격자 배열축의 도전 입자 개수는 15 개) 보다, 포착되는 도전 입자가 많아진다 (이 경우에는 16 개) 는 것은, 하나의 단자에 있어서 포착되는 도전 입자의 개수가, 어느 방향의 격자축의 전체수보다 많다는 것이 되므로, 포착된 도전 입자는 적어도 2 개의 동일 방향의 배열축에 존재하게 된다. 이와 같이, 적어도 2 개의 격자축에 배치된 도전 입자가 포착되어 있다는 것은, 단자에 포착된 도전 입자의 위치는 어느 정도는 이간되어 있는 것이 예상되므로, 압박의 밸런스를 비교할 수 있다. 즉, 접속 시의 도전 입자의 압입의 양부를 판정하는 조건이 구비된다. 또한, COG 에 사용하는 경우, 연속되어 누락되어 있는 개수가 1 ∼ 20 개이면 도통 안정성에 문제가 생기기 어렵고, 15 개 이하, 특히 10 개 이하이면 더욱 문제가 생기기 어렵다.
또한, 규격 내 영역 내의 누락에 대해, 규격 내 영역에도 접속에 지장을 초래하지 않는 정도의 허용할 수 있는 누락이 있어도 되고, 이와 같은 허용할 수 있는 누락의 크기는, 단자와 단자 사이 스페이스를 기준으로 판별할 수 있다. 상기 서술한 연속하여 누락되어 있는 개수로 판정하는 것 이외의 수법이 된다. 예를 들어, 필름의 길이 방향 (단자의 폭 방향) 에 있어서의 누락은, 단자와 단자 사이 스페이스의 합계 이하 (즉, 누락이 2 개의 단자에 걸치지 않도록 하는 것) 가 바람직하고, 또 필름 폭 방향 (단자의 길이 방향) 으로 누락이 단자 길이의 50 ％ 보다 큰 거리를 취해 누락이 이간되어 있는 것이 바람직하다. 이와 같이 하면, 적어도 단자 길이의 50 ％ 미만의 영역에서 포착 가능한 도전 입자가 존재하게 된다. 누락이 이와 같이 되면, 일반적인 이방성 접속에 있어서는, 도통 성능은 허용할 수 있는 것을 기대할 수 있다. 또한, 이와 같은 누락을 상정하는 경우, 누락의 크기는, 필름 길이 방향 및 필름 폭 방향의 각각에 평행한 방향에 있어서의 최장의 도전 입자 간 거리에 의한 사각형으로서 생각하면 된다. 이와 같이 생각한 경우, COG 등의 파인 피치 단자에 적용하는 경우의 허용할 수 있는 누락의 크기는, 일례로는 필름 길이 방향 (단자의 폭 방향) 으로 바람직하게는 80 ㎛ 이하, 보다 바람직하게는 30 ㎛ 이하, 보다 더욱 바람직하게는 10 ㎛ 이하가 된다. 또, 필름 폭 방향 (단자의 길이 방향) 으로는, 단자 길이로 50 ％ 이상 포착되는 영역이 남아 있는 것이 바람직한 점에서, 일례로서 바람직하게는 100 ㎛ 이하, 보다 바람직하게는 50 ㎛ 이하, 보다 더욱 바람직하게는 40 ㎛ 이하가 된다. 또, 단자폭이 넓은 FOG 의 경우에는, 필름 길이 방향 (단자 폭 방향) 으로 바람직하게는 400 ㎛ 이하, 보다 바람직하게는 200 ㎛ 이하가 된다. 필름 폭 방향은 유효 접속 면적이 되므로, 필름 폭 방향의 50 ％ 이하, 바람직하게는 30 ％ 이하가 된다. 단자 레이아웃에 따라서는, 상기 수치를 적절히 조합해도 된다. 본 발명은 일반적인 COG 나 FOG 로 한정되는 것은 아니기 때문이다.
도 1 에 나타내는 바와 같이, 누락되어 있는 지점 (2X) 이 연속하지 않고 독립적으로 존재하고 있거나, 혹은 누락되어 있는 지점 (2X) 이 소정수 미만으로 연결되어 있는 경우에는 점재에 포함된다. 이것에 대해, 누락되어 있는 지점 (2X) 이 소정수 이상으로 연속하고 있는 부분 (2Y) 이 있고, 이것을 규격 외 지점으로서 제거할 때, 이방성 도전 필름을 길이 방향으로 절단하여, 그 부분 (2Y) 을 포함하는 띠상의 영역 (R) 을 제거한다. 또한, 도 1 에서는 누락이 연속하여 3 개 존재하는 영역을 규격 외 지점으로 하고 있지만, 이 개수는 어디까지나 일례이다.
이러한 누락의 유무는, 광학 현미경이나 금속 현미경, CCD 카메라 등의 촬상 장치를 사용하여 관찰할 수 있다. 또, 이방성 도전 필름 (1A) 에 있어서의 도전 입자의 분산 상태를 촬상 장치와 화상 해석 처리 시스템 (예를 들어, WinROOF, 미타니 상사 (주)) 을 조합하여 사용해 검사함으로써 발견할 수 있고, 그 위치를 특정할 수 있다. 또한, 촬상 장치로는, 일례로서 최대 출력 화소수 (H) × (V) 가 648 × 494, 프레임 레이트가 30 ∼ 60 fps 인 것을 적용할 수 있다.
개개의 범프 면적이 비교적 큰 접속 구조체 (FOG 등) 용의 이방성 도전 필름에서는, 도 3 에 나타낸 바와 같이, 이방성 도전 필름 (1C) 의 전체폭 (W) 으로 길이가 이방성 도전 필름의 길이 방향으로 200 ㎛ 의 임의의 영역 (S) 에 있어서 도전 입자가 10 개 이상 존재하도록, 바꾸어 말하면 이방성 도전 필름의 전체 길이에 있어서의 임의의 위치에 있어서 길이 200 ㎛ 의 범위에는 10 개 이상의 도전 입자가 존재하는 전체폭 (W) 이 되도록 원단을 재단하는 것이 바람직하다. 일반적인 FOG 의 접속에서는, 범프 폭이 최대로 200 ㎛ 정도이기 때문이다. 또한, 일반적인 FOG 의 접속에 있어서의 범프 길이 (혹은 접속에 있어서의 툴폭) 는 0.3 ∼ 4 mm 이기 때문에, 이 경우의 이방성 도전 필름의 재단 후의 전체폭 (W) 은 4 mm 이내로 하는 것이 바람직하다.
영역 (S) 에 존재시키는 도전 입자의 보다 바람직한 개수는, 접속의 신뢰성을 높이기 위해서 단자에 포착되는 도전 입자의 개수를 많게 하는 점에서는, 11 개 이상, 더욱 바람직하게는 20 개 이상이다. 상한은 특별히 제한은 없다. 단, 영역 (S) 에 존재하는 도전 입자의 수가 과도하게 많은 것에 의해, 이방성 도전 접속 시에 단자에 있어서의 도전 입자의 포착수가 지나치게 많으면, 이방성 도전 접속에서 사용하는 압박 지그에 필요한 추력도 과도하게 증가하게 된다. 그 경우, 연속하여 이방성 접속함으로써 얻어진 개개의 이방성 접속 구조체끼리에서 압입의 정도가 과도하게 상이한 것이 염려된다. 그 때문에, 영역 (S) 에 존재시키는 도전 입자의 개수는 50 개 이하가 바람직하고, 40 개 이하인 것이 보다 바람직하며, 35 개 이하인 것이 더욱 바람직하다.
한편, 본 발명의 이방성 도전 필름의 제조 방법의 제 2 양태에서는, 개개의 범프 면적이 비교적 작은 접속 구조체 (COG 등) 용의 이방성 도전 필름에서는, 규칙적인 배치에 대해 도전 입자가 누락되어 있는 지점 (2X) 이 소정수 이상 연속하고 있는 규격 외 지점이 이방성 도전 필름 (1A) 의 폭 방향의 단부 (1P) 에 존재하지 않도록 원단을 재단하여, 재단 후의 이방성 도전 필름의 단부 (1P) 에는 도전 입자의 누락은 있다고 해도 규격 외 지점은 존재하지 않는 것, 바람직하게는 소정의 배치로 도전 입자 (2) 가 존재하는 것을 확보해도 된다.
여기서, 이방성 도전 필름 (1A) 의 폭 방향의 폭의 단부 (1P) 는, 이방성 도전 필름 (1A) 의 폭 방향의 폭의 20 ％ 이내로 하는 것이 바람직하고, 30 ％ 이내로 하는 것이 보다 바람직하다. 통상, 이방성 도전 필름을 사용한 전자 부품의 접속에서는, 이방성 도전 필름의 길이 방향으로 연장된 가장자리로부터, 폭 방향의 폭의 20 ％ 이내의 띠상 영역, 보다 확실하게는 30 ％ 이내의 띠상 영역에 전자 부품의 단자열이 존재하기 때문이다. 또한, 이 단부 (1P) 의 크기는, 접속하는 전자 부품의 단자의 레이아웃에 따라 좌우의 단부에서 상이해도 된다.
또, 도 4 에 나타내는 바와 같이, COG 접속하는 IC 칩 등의 전자 부품 (12) 에 있어서 범프 (단자)(10) 가 2 열로 배열되어 있는 경우에 있어서, 이 접속에 사용하는 이방성 도전 필름 (1) 에, 도전 입자가 규칙적으로 배치되어 있는 영역 (규칙 배치 영역) 내에, 도전 입자가 연속하여 소정수 이상 누락되어 있는 규격 외 지점이 존재해도, 규격 외 지점이 존재하지 않는 규격 내 영역 (Q) 이 이방성 도전 필름 (1) 의 폭 방향의 소정 폭으로 이방성 도전 필름 (1) 의 길이 방향의 소정 길이로 형성되어 있는 경우에는, 그 규격 내 영역 (Q) 을 단자열 (11) 에 얼라인먼트한다. 바꾸어 말하면, 이방성 도전 필름 (1) 에 포함되는, 규격 외 지점을 포함하는 영역 (R) 을, 2 열의 단자열 (11) 사이의 영역 (즉, 접속해야 하는 단자가 존재하지 않는 영역) 에 얼라인먼트하고, 대향하는 전자 부품 (12) 끼리를 이방성 도전 필름 (1) 으로 이방성 도전 접속한다. 본 발명은, 이와 같은 얼라인먼트에 의해 이방성 도전 접속한 접속 구조체도 포함한다. 또한, 도 4 중, 전자 부품 (12) 의 단부로부터 범프 (10) 의 내측단까지의 거리이다. 이 거리가 규격 내 영역 (Q) 의 폭과 겹치는 것이 바람직하다. 얼라인먼트 방법으로는, COG 의 경우에는 필름을 유리에 첩합 (貼合) 할 때에, 유리를 재치한 스테이지를 이동시켜 실시해도 되고, 필름측을 이동시켜 실시해도 된다. 이 얼라인먼트 방법은, COG 의 경우로 한정되지 않고, FOG 나 그 밖의 접속 구조체의 제조에도 응용할 수 있다. 본 발명은 이와 같은 공정을 포함하는 접속 구조체의 제조 방법을 포함한다.
보다 구체적으로는, 통상 개개의 단자 (10) 의 길이 방향의 길이 (L10) 는, 일반적으로는 30 ∼ 300 ㎛ 이고, 2 열의 단자열 (11) 사이의 거리 (L11) 의 범위는 복수열의 범프가 있고 (예를 들어, 3 열의 지그재그 배열), 외형의 폭이 비교적 작은 IC 칩 등의 작은 전자 부품에서는 100 ∼ 200 ㎛, 외형의 폭이 비교적 긴 IC 칩 등의 큰 전자 부품에서는 1000 ∼ 2000 ㎛ 가 된다. 따라서, 이방성 도전 필름 (1) 에 있어서, 규격 외 지점을 포함하는 영역 (R) 의 폭 (LR) 이, 이웃하는 단자열 (11) 간의 거리 (L11) 의 폭 이내이고, 규격 내 영역 (Q) 의 폭 (LQ) 이 단자 (10) 의 길이 방향의 길이 (L10) 를 가지고 있으면 COG 접속에 문제가 생기지 않고, 또 이방성 도전 필름의 영역 (R) 의 폭 (LR) 이 단자열 간의 거리 (L11) 를 상회하여, 영역 (R) 이 단자열 (11) 과 부분적으로 겹쳐도, 이방성 도전 접속에 의해 개개의 단자 (10) 에서 포착되는 도전 입자가 바람직하게는 10 개 이상, 보다 바람직하게는 13 개 이상이면 실용상 문제가 없다. 예를 들어, 단자 (10) 의 크기가 100 ㎛ × 20 ㎛, 단자열 (11) 의 간격 (L11) 이 1000 ㎛ 이며, 이방성 도전 필름 (1) 의 규격 내 영역 (Q) 에 있어서의 도전 입자의 개수 밀도가 32000 개/㎟ 일 때, 이방성 도전 필름의 영역 (R) 이 단자 (10) 와 겹쳐도, 그 겹침폭이 단자 (10) 의 길이 (L10) 의 50 ％ 이내이면 실용상 문제 없이 COG 접속할 수 있다.
(이방성 도전 필름의 재단)
본 발명의 이방성 도전 필름의 제조 방법에서는, 이방성 도전 필름의 생산성을 높이기 위해, 어느 정도 넓은 폭으로 이방성 도전 필름의 장척체를 제작하고, 그 후에 전술한 검사 방법으로 도전 입자의 누락을 확인하고, 바람직하게는 응집 등의 불량 부위도 확인하고, 그것들이 소정 폭의 이방성 도전 필름에 포함되지 않도록 재단하거나, 혹은 누락이 있는 지점이나 응집 등의 불량 부위를 이방성 도전 필름 내에 포함한 채로, 그들의 위치가 이방성 도전 필름의 폭 방향의 의도한 위치가 되도록 소정 폭의 이방성 도전 필름으로 재단함으로써, 실질적으로 누락이 문제가 되지 않는 이방성 도전 필름을 제조한다. 이 이방성 도전 필름의 제조 공정에서는, 불량 지점을 기록하기 위해서 마킹해도 된다.
(이방성 도전 필름의 연결)
본 발명의 이방성 도전 필름의 제조 방법에서는, 소정의 누락 부분을 포함하는 영역을 절제한 후의 나머지 이방성 도전 필름을 연결하여, 누락이 포함되어 있어도 실용상 누락이 문제가 되지 않는 이방성 도전 필름으로서 제공할 수도 있다.
본 발명에 의하면, 릴에 감긴, 길이 5 m 이상 5000 m 이하의 장척의 이방성 도전 필름의 전체 길이에 걸쳐, 길이 방향으로 소정수 이상의 연속된 누락이 없는 이방성 도전 필름을 염가로 얻을 수 있고, 특히 COG 용으로는, 길이 5 m 이상 5000 m 이하의 장척의 이방성 도전 필름의 전체 길이에 걸쳐, 필름의 폭 방향의 폭의 단부 (1P) 에 도전 입자의 누락이 존재하지 않는 이방성 도전 필름을 얻을 수 있다.
＜접속 구조체＞
본 발명의 이방성 도전 필름은, FPC, IC 칩, IC 모듈 등의 제 1 전자 부품과, FPC, 리지드 기판, 세라믹 기판, 유리 기판, 플라스틱 기판 등의 제 2 전자 부품을 열 또는 광에 의해 이방성 도전 접속할 때에 바람직하게 적용할 수 있다. 또, IC 칩이나 IC 모듈을 스택하여 제 1 전자 부품끼리를 이방성 도전 접속할 수도 있다. 이와 같이 하여 얻어지는 접속 구조체도 본 발명의 일부이다.
이방성 도전 필름을 사용한 전자 부품의 접속 방법으로는, 예를 들어 이방성 도전 필름의 필름 두께 방향으로 도전 입자가 근처에 존재하는 측의 계면을 배선 기판 등의 제 2 전자 부품에 가부착하고, 가부착된 이방성 도전 필름에 대해, IC 칩 등의 제 1 전자 부품을 탑재하고, 제 1 전자 부품측으로부터 열압착하는 것이, 접속 신뢰성을 높이는 점에서 바람직하다. 또, 광경화를 이용하여 접속할 수도 있다. 또한, 이 접속에서는 접속 작업 효율의 점에서, 전자 부품의 단자 (10) 의 길이 방향을 이방성 도전 필름 (1A, 1B) 의 폭 방향에 맞추는 것이 바람직하다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명하지만, 본 발명은 이들 실시예에 의해 한정되는 것은 아니다.
＜COG 용 전사체 원반의 제작＞
먼저, 실시예에서 사용하는 원반을 이하와 같이 제작하였다. 즉, 두께 2 mm 의 니켈 플레이트를 준비하고, 그 50 cm 사방의 영역에, 육방 격자 패턴으로 원기둥상의 볼록부 (외경 4 ㎛, 높이 4 ㎛, 중심 간 거리 6 ㎛) 를 형성하여, 볼록부의 면밀도가 32000 개/㎟ 가 되는 전사체 원반으로 하였다.
(필름상 원반의 제작)
다음으로, 50 cm 폭이고 50 ㎛ 두께의 폴리에틸렌테레프탈레이트 기재 필름을 준비하고, 그 기재 필름에, 아크릴레이트 수지 (M208, 동아 합성 (주)) 100 질량부와 광중합 개시제 (IRGACURE184, BASF 재팬 (주)) 2 질량부를 함유하는 광경화성 수지 조성물을, 막두께가 30 ㎛ 가 되도록 도포하였다.
얻어진 광경화성 수지 조성물막에 대해, 니켈제의 전사체 원반을 그 볼록면으로부터 압박하고, 고압 수은등 (1000 mJ) 으로, 기재 필름측으로부터 광 조사를 실시함으로써, 전사체 원반의 볼록부가 오목부로서 전사된 광경화 수지층이 형성되었다. 이 조작을 기재 필름의 길이 방향으로 위치 맞춤하면서 연속하여 반복함으로써, 전사체 원반의 볼록부가 오목부로서 전사된 약 10 m 의 필름상 원반이 얻어졌다. 얻어진 필름상 원반에는, 전사체 원반의 볼록부 패턴에 대응한 오목부가 육방 격자상으로 배열되어 있었다.
얻어진 필름상 원반의 임의의 1 ㎟ 의 영역을 1000 지점 선택하고, 각 영역 내의 오목부의 수를 광학 현미경으로 계측하였다. 그리고, 각 영역에서 계측된 개수의 총수를 영역의 총면적으로 제산함으로써, 오목부의 면밀도를 산출하였다. 이 결과, 오목부의 면밀도는, 전사체 원반의 볼록부 패턴의 면밀도와 동일한 32000 개/㎟ 였다.
＜COG 대응의 이방성 도전 필름의 제작＞
(필름상 원반에의 도전 입자의 충전)
도전 입자로서, 금속 피복 수지 입자 (세키스이 화학 공업 (주), AUL703, 평균 입자경 3 ㎛) 를 준비하고, 이 도전 입자를 필름상 원반의 표면에 복수회 산포하고, 이어서 도전 입자를 천으로 와이프함으로써, 길이 방향으로 30 cm 로 재단한 필름상 원반의 오목부에 도전 입자를 충전하였다. 재단 지점은, 시점 종점 및 시점 종점의 중간부를 포함하는 3 지점의 합계 5 지점이다. 여기서, 이 수지형에 충전되지 않는 도전 입자가 존재하도록 하기 위해, 산포하는 도전 입자의 개수나, 산포의 횟수 등을 조정함으로써, 도전 입자가 소정의 누락 상태가 되는 영역이 얻어지도록 하였다.
(절연성 수지층용 필름 및 제 2 절연성 수지층용 필름의 제작)
COG 용으로 적합한 수지 배합을 결정하기 위해서, 표 1 에 나타내는 배합의 수지 조성물을 혼합하고, 박리 처리한 PET 필름에 도포하고, 건조시킴으로써, 절연성 바인더 A1 ∼ A4 로부터 절연성 수지층용 필름 (두께 4 ㎛) 및 절연성 바인더 B 로부터 제 2 절연성 수지층용 필름 (두께 14 ㎛) 을 20 × 30 cm 의 사이즈로 각각 제작하였다.
Figure 112021111379863-pat00001
(도전 입자의 절연성 수지층에의 전사)
도전 입자가 소정의 조건으로 충전된 재단한 필름상 원반 상에, 상기 서술한 절연성 수지층용 필름을 길이 방향의 길이를 일치하도록 하고, 폭 방향은 필름상 원반의 중앙부 부근을 포함하도록 위치 맞춤하여 덮고, 60 ℃, 0.5 MPa 로 압박함으로써 도전 입자를 전사시켰다. 그리고, 필름상 원반으로부터 절연성 수지층용 필름을 박리하고, 절연성 수지층용 필름 상의 도전 입자를, 가압 (압박 조건 : 60 ∼ 70 ℃, 0.5 Mpa) 함으로써 절연성 수지층용 필름에 압입하고, 또한 제 2 절연성 수지층용 필름을 도전 입자 전사면에 덮어 적층하고, 이것을 재단한 필름상 원반 5 점에서 실시함으로써, 도전 입자가 도 8 에 나타내는 상태로 매립된 이방성 도전 필름 (ACF1 ∼ ACF4) 을 제작하였다. 이 경우, 도전 입자의 매립은, 압입 조건으로 컨트롤하였다. 이와 같이 제작한, 길이 방향으로 30 cm 로 재단한 필름상 원반 5 점을 1 세트로 하여 도전 입자의 매립 상태를 관찰한 바, 매립된 도전 입자의 노출 부분의 둘레 또는 매립된 도전 입자의 바로 위에는 표 2 에 나타내는 바와 같이 함몰이, 1 세트에서 모두 관찰되었다. 또, ACF4 는, 도전 입자의 압입을 실시하면 필름 형상을 유지할 수 없는 것이었다. 따라서, COG 용으로는, ACF1 ∼ ACF3 을 적용할 수 있는 것을 알 수 있었다. 또한, 도전 입자의 매립 상태는 절연성 바인더 B 를 적층하기 전에 확인하였다. 또, ACF1 ∼ ACF3 에 대해, CCD 이미지 센서로 취득한 화상을 화상 해석 소프트웨어 (WinROOF, 미타니 상사 (주)) 를 사용하여 도전 입자의 누락을 관찰하여 확인하였다. 그 결과, 필름의 길이 방향의 누락이 연속한 5 개 이하 (입자 간 거리의 최대 길이 33 ㎛ 이내, 후술하는 범프 폭과 범프 간 갭의 합계 38 ㎛ 보다 작다), 폭 방향으로 7 개 이하 (입자 간 거리의 최대 길이 45 ㎛ 이내) 가 조합된 누락이 복수 존재하고 있었다. 이 필름 길이 방향 33 ㎛ × 필름 폭 방향 38 ㎛ 의 사각형 영역을 허용할 수 있는 누락이라고 간주할 수 있다. 따라서, 이것보다 각 치수가 작은 것은 허용할 수 있는 누락이라고 인정된다. 또한, 폭 방향의 누락은 범프 길이 50 ㎛ 이상으로 이간되어 존재하고 있었다.
Figure 112021111379863-pat00002
(도전 입자의 누락을 감안한 COG 용 이방성 도전 필름의 제작)
다음으로, 표 3 에 나타낸 실시예 1 ∼ 4 및 비교예 1 의 「도전 입자 누락 상태 (도 4, 10 참조 : LQ [㎛], LR [㎛], LQ/W [％], LR/W [％]) 가 반영되도록, 1.8 mm 폭으로 슬릿하였다. 또한, 얻어지지 않은 경우에는, 도전 입자의 산포량 등을 조정함으로써, 각 실시예 및 비교예마다 ACF1 ∼ ACF3 의 제작 조작을 반복함으로써, 각각 3 종의 이방성 도전 필름을 제작하였다. 각 실시예 및 비교예의 이방성 도전 필름에 대해, LR (규격 외 지점 (도전 입자가 존재하지 않는 영역) 의 폭) 의 위치가 필름의 중앙이 되도록, 1.8 mm 폭으로 슬릿하였다. 여기서, 규격 외 지점은, 필름 길이 방향 33 ㎛ 이고 필름 폭 방향 38 ㎛ 의 크기의 허용할 수 있는 누락의 사각형 영역에 대해, 어느 일방의 변이 크고, 도전 입자가 존재하지 않는 사각형 영역을 포함하거나, 혹은 상기 허용할 수 있는 누락의 사각형 영역이 폭 방향으로 50 ㎛ 미만으로 접근하고 있는 영역을 포함하고 있다.
Figure 112021111379863-pat00003
＜평가 1 (COG 의 경우)＞
실시예 1 ∼ 4 및 비교예 1 의 각각에서 제작한 3 종의 이방성 도전 필름을 사용하여 COG 접속해 얻은 접속 구조체의 도통 특성 (초기 도통성 그리고 도통 신뢰성) 을 이하와 같이 시험·평가하였다.
(초기 도통성)
COG 접속하는 전자 부품으로서 다음의 평가용 IC (도 10 참조) 와 유리 기판을 사용하고, 평가 대상인 이방성 도전 필름을, 이들 평가용 IC 와 유리 기판 사이에 끼우고, 가열 가압 (180 ℃, 60 MPa, 5 초) 하여 각 평가용 접속물을 얻었다. 이 경우, 이방성 도전 필름의 길이 방향과 범프의 폭 방향을 맞춤과 함께, 이방성 도전 필름의 한 쌍의 규격 내 영역이 IC 칩의 폭 방향의 양 단부에 위치하도록 접합하였다. 얻어진 접속 구조체의 도통 저항을 디지털 멀티미터 (34401A, 애질런트 테크놀로지 (주)) 를 사용하여, 4 단자법 (JIS K7194) 으로 측정하였다. 실용상, 2 Ω 이하인 것이 바람직하다.
(도통 신뢰성)
초기 도통 저항의 측정에 제공한 접속 구조체를, 85 ℃, 습도 85 ％ 의 항온조에 500 시간 투입한 후에 재차 도통 저항을 측정하였다. 실용상, 5 Ω 이하인 것이 바람직하다.
(평가용 IC)
IC 외형 : 1.6 mm (폭) × 30.0 mm (길이) × 0.2 mm (두께)
금 범프 : 15 ㎛ (높이) × 20 ㎛ (폭) × 100 ㎛ (길이)
(범프 간 갭 18 ㎛, 금 범프는 IC 외형 폭 방향의 단부에, 각각 IC 외형 길이 방향을 따라, 1000 개 배열되어 있다. 금 범프 배열 간의 거리는 1000 ㎛ 가 된다.)
또한, 도 10 은, 평가용 IC (100) 를 범프 형성면측으로부터 본 평면도이다. 101 이 범프이고, G 가 범프 간 갭이다. 102 가 범프 배열 간 거리를 나타내고 있다. 점선으로 둘러싼 영역 A, B 에, 이방성 도전 필름의 규격 내 영역이 대응하고, 그것들에 끼인 영역 C 가 이방성 도전 필름의 규격 외 지점 (도전 입자가 존재하지 않는 영역) 에 대응한다. 또, V 는, IC 칩의 폭 방향의 에지와 범프의 단부의 거리를 나타내고 있다.
(유리 기판)
유리 재질 코닝사 제조 1737F
외형 30 mm × 50 mm
두께 0.5 mm
단자 ITO 배선
(평가 기준)
측정에 제공한 접속 구조체에 대해, 모든 단자에서 초기 도통 저항이 2 Ω 이하이고 또한 도통 신뢰성 시험 후의 도통 저항이 5 Ω 이하인 경우를 「양호」로 평가하고, 그 이외 (하나라도 상기 범위를 벗어나는 범프가 있는 경우) 를 「불량」으로 평가하였다. 얻어진 결과를 표 3 에 나타낸다.
표 3 에 나타내는 바와 같이, 실시예 1 ∼ 4 의 각각 3 종의 이방성 도전 필름을 사용하여 제작한 접속 구조체는, 도통 특성이 양호했지만, 비교예 1 의 경우는, 규격 내 영역이 지나치게 작았기 때문에, 도통 특성이 불량이라는 평가였다.
또한, 단자의 일부에 누락 영역이 걸려 있어도, 단자에 포착되는 도전 입자가 10 개 이상, 바람직하게는 13 개 이상이면, 실용상 문제는 없는 것을 알 수 있었다. 누락 영역이 단자 배열에 걸려 있어도 되지만, 이것은 단자 면적에 따라 정도가 변동하기 때문에, 적절히 조정하면 되는 것도 알 수 있었다 (실시예 4). 이상의 실시예로부터 감안하여, 필름 폭의 규격 내 영역의 비율은 13 ％ 이상이면 되고, 20 ％ 이상이 바람직하고, 33 ％ 이상이면 보다 바람직한 것을 알 수 있었다.
＜FOG 용 전사체 원반 및 FOG 용 필름상 원반 그리고 FOG 대응의 이방성 도전 필름의 제작＞
표 1 의 절연성 수지 바인더 대신에 표 4 의 바인더를 사용하고, 또한 도전 입자가 소정의 누락 상태가 되는 조건을 선택하는 것 이외, COG 대응의 이방성 도전 필름의 제작 조작을 반복함으로써, FOG 용 전사체 원반, FOG 용 필름상 원반, 또한 도전 입자가 도 8 에 나타내는 상태로 매립된 이방성 도전 필름 (ACF5 ∼ ACF8 (표 5 참조)) 을 제작하였다. 이 경우, 도전 입자의 매립 상태는, 압입 조건으로 컨트롤하였다. 그 결과, 매립된 도전 입자의 노출 부분의 둘레 또는 매립된 도전 입자의 바로 위에는 표 5 에 나타내는 바와 같이 함몰이 관찰되었다. 이것은, 절연성 바인더 (D) 를 적층하기 전에 확인하였다. 또한, ACF8 은, 도전 입자의 압입을 실시하면 필름 형상을 유지할 수 없는 것이었다. 따라서, FOG 용으로는, ACF5 ∼ ACF7 을 적용할 수 있는 것을 알 수 있었다.
또, ACF5 ∼ ACF7 에 대해, CCD 이미지 센서로 취득한 화상을 화상 해석 소프트웨어 (WinROOF, 미타니 상사 (주)) 를 사용하여 도전 입자의 누락을 관찰하여 확인하였다. 그 결과, 필름 길이 방향 (단자의 폭 방향) 200 ㎛ 이내에 있어서, 10 개 이상 도전 입자가 반드시 존재하고 있는 정도의 누락 상태인 것 (실시예 5) 과, 1 ∼ 2 개밖에 도전 입자가 존재하지 않는 누락 상태인 것 (비교예 2) 을 얻었다.
Figure 112021111379863-pat00004
Figure 112021111379863-pat00005
(도전 입자의 누락을 감안한 FOG 용 이방성 도전 필름의 제작)
다음으로, 20 × 30 cm 로 재단된 5 장 1 세트의 이방성 도전 필름 (ACF5 ∼ ACF7) 에 대해, 각각을 폭 2 mm 로 슬릿하였다. 이들로부터, 임의로 5 지점 (5 장으로 합계 25 지점) 발취한 필름 20 mm 의 영역에서, 필름 길이 방향 200 ㎛ (단자의 폭 방향) 에 있어서 10 개 이상 도전 입자가 반드시 존재한 것을 실시예 5 의 이방성 도전 필름으로서 준비하였다. 또, 도전 입자가 1 또는 2 개인 영역을 갖도록 한 것 이외에는 동일한 조작을 반복함으로써 비교예 2 의 이방성 도전 필름으로서 준비하였다.
＜평가 2 (FOG 의 경우)＞
실시예 5 및 비교예 2 의 각각에서 제작한 3 종의 이방성 도전 필름을 사용하여 FOG 접속하여 얻은 접속 구조체의 도통 특성 (초기 도통성 그리고 도통 신뢰성) 을 이하와 같이 시험·평가하였다.
(초기 도통성)
FOG 접속하는 전자 부품으로서 다음의 평가용 FPC 와 유리 기판을 사용하고, 평가 대상인 이방성 도전 필름을, 먼저 임의 발취한 25 지점이 이들 평가용 FPC 와 유리 기판 사이에 오도록 각각을 재단하여 끼우고, 가열 가압 (180 ℃, 4.5 MPa, 5 초) 하여 각 평가용 접속물을 얻었다. 이 경우, 이방성 도전 필름의 길이 방향과 범프의 폭 방향을 맞추도록 접합하였다. 얻어진 접속 구조체의 도통 저항을 디지털 멀티미터 (34401A, 애질런트 테크놀로지 (주)) 를 사용하여, 4 단자법 (JIS K7194) 으로 측정하였다. 실용상, 2 Ω 이하인 것이 바람직하다.
(도통 신뢰성)
초기 도통 저항의 측정에 제공한 접속 구조체를, 85 ℃, 습도 85 ％ 의 항온조에 500 시간 투입한 후에 재차 도통 저항을 측정하였다. 실용상, 5 Ω 이하인 것이 바람직하다.
(평가용 FPC)
38 ㎛ 두께의 폴리이미드 기판에 주석 도금된 8 ㎛ 두께의 400 ㎛ 피치의 Cu배선 (L/S = 200/200) 이 형성된 것
(유리 기판)
유리 재질 코닝사 제조 1737F
외형 30 mm × 50 mm
두께 0.5 mm
단자 ITO 배선
(평가 결과)
측정에 제공한 접속 구조체에 대해, 초기 도통 저항이 2 Ω 이하이고 또한 도통 신뢰성 시험 후의 도통 저항이 5 Ω 이하인 경우를 「양호」로 평가하고, 그 이외를 「불량」으로 평가하였다. 그 결과, 실시예 5 의 3 종의 이방성 도전 필름을 사용하여 제작한 접속 구조체의 도통 특성은 양호했지만, 한편 비교예 2 의 이방성 도전 필름을 사용하여 제작한 접속 구조체는, 규칙 배치 영역 내에 규격 외 영역이 실시예 5 에 비해 존재하고 있었기 때문에, 도통 특성이 불량이라는 평가였다.
본 발명의 이방성 도전 필름은, 절연성 수지 바인더에 도전 입자가 규칙적으로 배치되어 있는 규칙 배치 영역을 갖고, 길이가 5 m 이상도 있다. 또한 규칙 배치 영역 내에, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점이 존재하지 않는 규격 내 영역이, 이방성 도전 필름의 폭 방향의 소정 폭으로, 이방성 도전 필름의 길이 방향으로 소정 길이 이상으로 존재한다. 이 때문에, 도전 입자의 소정의 규칙적 배치에 대해 누락이 존재한 경우여도, 누락이 없는 이방성 도전 필름과 대략 동일하게 이방성 도전 접속에 제공할 수 있다. 저비용의 이방성 도전 접속용의 접합 부재로서 유용하다.
1, 1A, 1B, 1C : 이방성 도전 필름
1P : 이방성 도전 필름의 폭 방향의 폭의 단부
2, 2a, 2b, 2c, 2d : 도전 입자
2t : 도전 입자의 정부
2X : 도전 입자의 누락
2Y : 누락이 연속하고 있는 부분
3 : 절연성 수지 바인더
3a : 인접하는 도전 입자 간의 중앙부에 있어서의 절연성 수지 바인더의 표면
3b, 3c : 함몰
3p : 접평면
4 : 절연성 접착층
5 : 반복 유닛
10 : 범프, 단자
11 : 단자열
12 : 전자 부품
D : 도전 입자의 평균 입자경
L1 : 격자축
La : 절연성 수지 바인더의 두께
Q : 규격 내 영역
R : 규격 외 지점을 포함하는 영역
S : 임의의 영역

Claims (12)

  1. 절연성 수지 바인더에 도전 입자가 규칙적으로 배치되어 있는 규칙 배치 영역으로 이루어지는 이방성 도전 필름으로서, 도전 입자가 존재하지 않는 공백 영역, 도전 입자가 랜덤 배치되어 있는 랜덤 배치 영역, 도전 입자가 소정수 이상 누락되어 있는 불량 지점, 도전 입자가 응집되어 있는 불량 지점의 존재로 이루어지는 규격 외 영역을 포함하는, 이방성 도전 필름.
  2. 제 1 항에 있어서,
    규칙 배치 영역은, 도전 입자가 연속하여 소정수 이상 누락되어 있는 지점이 존재하지 않는 규격 내 영역을 포함하고,
    상기 규격 내 영역은 이방성 도전 필름의 폭 방향의 소정 폭으로, 이방성 도전 필름의 길이 방향으로 소정 길이 이상으로 존재하는, 이방성 도전 필름.
  3. 제 1 항에 있어서,
    상기 이방성 도전 필름은, 길이가 5 m 이상인, 이방성 도전 필름.
  4. 제 2 항에 있어서,
    상기 규칙 배치 영역과 상기 규격 내 영역이 일치하고 있는, 이방성 도전 필름.
  5. 제 1 항에 있어서,
    도전 입자가 연속하여 소정수 이상 누락되어 있는 지점인 규격 외 지점이 존재하는, 이방성 도전 필름.
  6. 제 1 항에 있어서,
    이방성 도전 필름의 전체폭으로 길이 방향 200 ㎛ 의 임의로 선택한 영역에 있어서, 도전 입자가 10 개 이상 존재하는, 이방성 도전 필름.
  7. 제 1 항에 있어서,
    이방성 도전 필름의 폭 방향의 적어도 단부 영역을 따라 규격 내 영역을 갖는, 이방성 도전 필름.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    이방성 도전 필름이 릴에 감긴 권장체인, 이방성 도전 필름.
  9. 단자열을 갖는 제 1 전자 부품과 단자열을 갖는 제 2 전자 부품을, 절연성 수지 바인더에 도전 입자가 규칙적으로 배치되어 있는 규칙 배치 영역으로 이루어지는 이방성 도전 필름을 개재하여 압착함으로써 제 1 전자 부품과 제 2 전자 부품의 단자열끼리를 이방성 도전 접속하는 접속 구조체의 제조 방법으로서,
    이방성 도전 필름으로서, 도전 입자가 존재하지 않는 공백 영역, 도전 입자가 랜덤 배치되어 있는 랜덤 배치 영역, 도전 입자가 소정수 이상 누락되어 있는 불량 지점, 도전 입자가 응집되어 있는 불량 지점의 존재로 이루어지는 규격 외 영역을 포함하는 이방성 도전 필름을 사용하는, 접속 구조체의 제조 방법.
  10. 제 9 항에 있어서,
    도전 입자가 연속하여 소정수 이상 누락되어 있는 지점이 존재하지 않는 규격 내 영역을 전자 부품의 단자열에 얼라인먼트하고,
    상기 규격 내 영역은 이방성 도전 필름의 폭 방향의 소정 폭으로, 이방성 도전 필름의 길이 방향으로 소정 길이 이상으로 존재하는, 접속 구조체의 제조 방법.
  11. 제 10 항에 있어서,
    제 1 전자 부품 및 제 2 전자 부품이 각각 복수의 단자열을 갖고, 이방성 도전 필름에 규격 내 영역이 병렬하여 형성되어 있는 경우에,
    이웃하는 규격 내 영역 사이의 영역을, 단자열과 단자열 사이의 영역에 얼라인먼트하는, 접속 구조체의 제조 방법.
  12. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 이방성 도전 필름에 의해 제 1 전자 부품과 제 2 전자 부품이 이방성 도전 접속되어 있는, 접속 구조체.
KR1020217031177A 2016-05-05 2017-04-24 이방성 도전 필름 Active KR102502795B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237005740A KR102621211B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016092901 2016-05-05
JPJP-P-2016-092901 2016-05-05
JP2017084914A JP7095227B2 (ja) 2016-05-05 2017-04-23 異方性導電フィルム
JPJP-P-2017-084914 2017-04-23
PCT/JP2017/016245 WO2017191774A1 (ja) 2016-05-05 2017-04-24 異方性導電フィルム
KR1020207024477A KR102308962B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207024477A Division KR102308962B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237005740A Division KR102621211B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름

Publications (2)

Publication Number Publication Date
KR20210122900A KR20210122900A (ko) 2021-10-12
KR102502795B1 true KR102502795B1 (ko) 2023-02-23

Family

ID=60322946

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020217031177A Active KR102502795B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름
KR1020187021397A Active KR102149964B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름
KR1020207024477A Active KR102308962B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020187021397A Active KR102149964B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름
KR1020207024477A Active KR102308962B1 (ko) 2016-05-05 2017-04-24 이방성 도전 필름

Country Status (4)

Country Link
US (2) US10553554B2 (ko)
JP (1) JP7095227B2 (ko)
KR (3) KR102502795B1 (ko)
CN (1) CN109075471B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029875B (zh) 2014-11-17 2022-05-10 迪睿合株式会社 各向异性导电膜、连接结构体及其制造方法
CN118325319A (zh) * 2016-05-05 2024-07-12 迪睿合株式会社 填充剂配置膜
KR102621211B1 (ko) * 2016-05-05 2024-01-04 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름
KR102251441B1 (ko) * 2016-12-01 2021-05-12 데쿠세리아루즈 가부시키가이샤 접속 구조체
KR20210018700A (ko) * 2019-08-09 2021-02-18 삼성디스플레이 주식회사 접착 부재 및 이를 포함한 표시장치
CN115004481A (zh) * 2020-02-12 2022-09-02 迪睿合株式会社 各向异性导电膜

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251337A (ja) * 2010-08-05 2010-11-04 Sony Chemical & Information Device Corp 異方性導電膜及びその製造方法並びに接続構造体
JP2016066573A (ja) * 2013-11-19 2016-04-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1245824A (en) 1967-11-30 1971-09-08 Philips Electronic An Associat Improvements in or relating to optical deflection systems
JP2866573B2 (ja) * 1994-03-02 1999-03-08 雅弘 湯浅 クレー射撃用屋外表示盤
US6414397B1 (en) * 1998-12-02 2002-07-02 Seiko Epson Corporation Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
JP4130747B2 (ja) 2002-03-28 2008-08-06 旭化成エレクトロニクス株式会社 異方導電性接着シートおよびその製造方法
KR20050070713A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 이방성 도전필름 절단장치 및 그 절단방법
JP5350635B2 (ja) * 2004-11-09 2013-11-27 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム ナノファイバーのリボンおよびシートならびにナノファイバーの撚り糸および無撚り糸の製造および適用
KR20100117680A (ko) 2005-08-04 2010-11-03 히다치 가세고교 가부시끼가이샤 이방도전필름 및 그 제조방법
KR100741956B1 (ko) 2005-08-23 2007-07-23 주식회사 여의시스템 이방성도전 필름 본딩장치
JP4887700B2 (ja) 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
KR101115271B1 (ko) * 2006-04-27 2012-07-12 아사히 가세이 일렉트로닉스 가부시끼가이샤 도전 입자 배치 시트 및 이방성 도전 필름
JP5147048B2 (ja) 2007-07-25 2013-02-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム
JP2011029207A (ja) * 2010-11-02 2011-02-10 Sony Chemical & Information Device Corp フィルム積層体、フィルム積層体の貼付方法、フィルム積層体を用いた接続方法及び接続構造体
US9102851B2 (en) 2011-09-15 2015-08-11 Trillion Science, Inc. Microcavity carrier belt and method of manufacture
JP6185742B2 (ja) * 2013-04-19 2017-08-23 デクセリアルズ株式会社 異方性導電フィルム、接続方法、及び接合体
JP6151597B2 (ja) * 2013-07-29 2017-06-21 デクセリアルズ株式会社 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
JP6289831B2 (ja) 2013-07-29 2018-03-07 デクセリアルズ株式会社 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
CN104698689B (zh) * 2015-04-07 2017-07-14 京东方科技集团股份有限公司 一种各向异性导电胶膜、显示装置及其返修方法
JP6859609B2 (ja) * 2015-05-27 2021-04-14 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP2017175093A (ja) * 2016-03-25 2017-09-28 デクセリアルズ株式会社 電子部品、接続体、電子部品の設計方法
JP7274811B2 (ja) * 2016-05-05 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251337A (ja) * 2010-08-05 2010-11-04 Sony Chemical & Information Device Corp 異方性導電膜及びその製造方法並びに接続構造体
JP2016066573A (ja) * 2013-11-19 2016-04-28 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体

Also Published As

Publication number Publication date
US10714444B2 (en) 2020-07-14
KR20210122900A (ko) 2021-10-12
KR20200103874A (ko) 2020-09-02
US20200144214A1 (en) 2020-05-07
US20190139927A1 (en) 2019-05-09
JP2017204461A (ja) 2017-11-16
US10553554B2 (en) 2020-02-04
CN109075471B (zh) 2021-03-12
CN109075471A (zh) 2018-12-21
KR102308962B1 (ko) 2021-10-06
KR20180098356A (ko) 2018-09-03
KR102149964B1 (ko) 2020-08-31
JP7095227B2 (ja) 2022-07-05

Similar Documents

Publication Publication Date Title
KR102502795B1 (ko) 이방성 도전 필름
KR102243340B1 (ko) 이방성 도전 필름
KR101956221B1 (ko) 이방성 도전 필름, 그 제조 방법, 및 접속 구조체
KR102228112B1 (ko) 이방성 도전 필름
JP7607603B2 (ja) 異方性導電フィルム
JP7401798B2 (ja) 異方性導電フィルム
JP2022126655A (ja) フィラー含有フィルム
KR102445646B1 (ko) 이방성 도전 필름의 제조 방법 및 이방성 도전 필름
JP2022118147A (ja) 異方性導電フィルム
KR20210033513A (ko) 이방성 도전 필름, 접속 구조체, 접속 구조체의 제조 방법
HK1261545A1 (en) Anisotropic conductive film
JP2017201624A (ja) 異方性導電フィルムの製造方法、及び異方性導電フィルム
HK40001200A (zh) 各向异性导电膜

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20210928

Application number text: 1020207024477

Filing date: 20200825

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211028

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221122

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration