[go: up one dir, main page]

KR102496273B1 - 패키지 통합형 합성 제트 디바이스 - Google Patents

패키지 통합형 합성 제트 디바이스 Download PDF

Info

Publication number
KR102496273B1
KR102496273B1 KR1020177031791A KR20177031791A KR102496273B1 KR 102496273 B1 KR102496273 B1 KR 102496273B1 KR 1020177031791 A KR1020177031791 A KR 1020177031791A KR 20177031791 A KR20177031791 A KR 20177031791A KR 102496273 B1 KR102496273 B1 KR 102496273B1
Authority
KR
South Korea
Prior art keywords
forming
jet device
layer
membrane
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020177031791A
Other languages
English (en)
Other versions
KR20180014691A (ko
Inventor
페라스 에이드
제시카 굴브랜드
멜리사 에이 코완
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20180014691A publication Critical patent/KR20180014691A/ko
Application granted granted Critical
Publication of KR102496273B1 publication Critical patent/KR102496273B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B17/00—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups
    • B05B17/04—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods
    • B05B17/06—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations
    • B05B17/0607—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations generated by electrical means, e.g. piezoelectric transducers
    • B05B17/0638—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations generated by electrical means, e.g. piezoelectric transducers spray being produced by discharging the liquid or other fluent material through a plate comprising a plurality of orifices
    • B05B17/0646—Vibrating plates, i.e. plates being directly subjected to the vibrations, e.g. having a piezoelectric transducer attached thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B17/00—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups
    • B05B17/04—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods
    • B05B17/06—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations
    • B05B17/0607—Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations generated by electrical means, e.g. piezoelectric transducers
    • B05B17/0653—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F15—FLUID-PRESSURE ACTUATORS; HYDRAULICS OR PNEUMATICS IN GENERAL
    • F15D—FLUID DYNAMICS, i.e. METHODS OR MEANS FOR INFLUENCING THE FLOW OF GASES OR LIQUIDS
    • F15D1/00—Influencing flow of fluids
    • F15D1/002—Influencing flow of fluids by influencing the boundary layer
    • F15D1/0065—Influencing flow of fluids by influencing the boundary layer using active means, e.g. supplying external energy or injecting fluid
    • F15D1/008—Influencing flow of fluids by influencing the boundary layer using active means, e.g. supplying external energy or injecting fluid comprising fluid injection or suction means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F15—FLUID-PRESSURE ACTUATORS; HYDRAULICS OR PNEUMATICS IN GENERAL
    • F15D—FLUID DYNAMICS, i.e. METHODS OR MEANS FOR INFLUENCING THE FLOW OF GASES OR LIQUIDS
    • F15D1/00—Influencing flow of fluids
    • F15D1/08—Influencing flow of fluids of jets leaving an orifice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04D—NON-POSITIVE-DISPLACEMENT PUMPS
    • F04D33/00—Non-positive-displacement pumps with other than pure rotation, e.g. of oscillating type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Fluid Mechanics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Reciprocating Pumps (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

본 발명의 실시예들은, 예컨대 감지 또는 냉각 응용 장치들에 대해 제어된 공기류를 제공하기 위해, 패키지 기판의 층들 내에 형성된 합성 제트 디바이스를 포함한다. 제트 디바이스는 상부 공동과 하부 공동 사이에 전자기적으로 구동되는 전도성 재료의 진동 멤브레인을 포함한다. 개구부를 갖는 상부 덮개가 상부 공동을 덮고, 영구 자석이 하부 공동 아래에 있다. 멤브레인을 통해 전도된 교류 신호는 영구 자석에 의해 야기되는 자기장에 직면해서 멤브레인을 진동시킨다. 상기 제트 디바이스는 패키지 성형 공정으로 제조됨으로써, (1) 실리콘 칩 또는 웨이퍼 처리 공정을 이용하는 것보다 비용 효율적으로 제조되고; (2) 패키지 기판의 다른 층의 일부로서 그리고 그 층과 쉽게 통합되며; (3) 패키지 상에 실장된 칩에 의해 구동될 수 있다. 본 발명의 실시예들은 또한 제트 디바이스를 구비하는 시스템 및 제트 디바이스를 형성하는 방법을 포함한다.

Description

패키지 통합형 합성 제트 디바이스
본 발명의 실시예들은 전도성 트레이스(trace) 층, 전도성 비아(via) 층, 및 유전체 재료 층을 갖는 패키지 기판의 층으로서 또는 그 층 내에 형성된 합성 제트 디바이스에 관한 것이다. 제트 디바이스는 상부 공동과 하부 공동 사이에 전자기적으로 구동되는 전도성 재료의 진동 멤브레인(vibrating membrane)을 포함한다. 개구부를 갖는 상부 덮개가 상부 공동을 덮고, 영구 자석이 하부 공동 아래에 있다.
전통적으로, 팬과 송풍기는 공기류를 일으키기 위해, 예컨대 능동 전자 디바이스(예컨대, 트랜지스터 또는 컴퓨터 프로세서)를 냉각하기 위해서나 혹은 감지 목적의 제어된 양의 공기류를 제공하기 위해, 사용될 수 있다. 불행하게도, 팬과 송풍기는 밀리미터(mm) 규모(scale)와 같은 매우 작은 크기로 축소하는 때에는 매우 비효율적인 공기 발동기(air mover)가 된다. 따라서, 이러한 매우 작은 규모에 대해서조차도 비교적 많은 유량을 전달할 수 있도록 한 디바이스가 제조될 수 있다. 그러나, 그러한 제조 기술은 시간 소모적이고 비싸다.
따라서, 밀리미터 규모의 디바이스와 같은, 매우 작은 규모에 대해 비교적 많은 유량을 전달하기 위한 신속하고 저렴하게 제조되는 디바이스가 필요하다.
본 발명의 일 태양에 따르면, 합성 제트 디바이스(synthetic jet device)로서, 상부 공동과 하부 공동 사이에 배치된 진동 멤브레인; 상기 진동 멤브레인과 영구 자석 사이에 배치되며, 상기 영구 자석의 상면의 둘레부 주위에서 그 영구 자석의 상면에 결합된 저면을 가지는 하부 지지부; 상기 진동 멤브레인과 상부 덮개 사이에 배치되며, 상기 상부 덮개의 저면의 둘레부 주위에서 그 상부 덮개의 저면에 결합된 상면을 갖는 상부 지지부; 및 상기 진동 멤브레인이 진동할 때 공기 또는 액체의 내뿜기(puff)가 상기 상부 공동으로부터 분출되도록 통과하게 되는, 상기 상부 덮개를 관통한 개구를 포함하는 합성 제트 디바이스를 제공한다.
유사한 도면 부호가 유사한 요소를 나타내고 있는 첨부된 도면의 다음과 같은 도면들에 본 발명의 실시예들이 한정이 아닌 예로서 예시된다. 본 명세서에서 본 발명의 "일" 실시예 또는 "한" 실시예라는 언급은 반드시 동일한 실시예를 지칭하는 것이 아니라, 적어도 하나를 의미한다는 것을 주지해야 한다.
도 1a는 본 발명의 실시예에 따른 합성 제트 디바이스의 단면도이다.
도 1b는 도 1a의 합성 제트 디바이스의 평면도이다.
도 2는 본 발명의 실시예에 따른 합성 제트 디바이스를 포함하는 시스템의 일 실시예를 도시하는 도면이다.
도 3a 내지 도 3h는 합성 제트 디바이스를 형성하기 위한 패키지 기판 형성 공정의 한 예를 도시하는 도면이다.
도 4a 내지 도 4e는 합성 제트 디바이스를 형성하기 위한 패키지 기판 형성 공정의 제 2 예를 도시하는 도면이다.
도 5는 합성 제트 디바이스를 형성하기 위한 패키지 기판 형성 공정의 제 3 예를 도시하는 도면이다.
도 6은 일부 구현 예들에 따른 시스템 온 칩(SoC) 등과 같은 컴퓨팅 장치를 예시하는 도면이다.
위의 기재에서는, 실시예들에 대한 완전한 이해를 제공하기 위해 다수의 특정 세부 사항들이 설명 목적으로 기재되었다. 그러나 하나 이상의 실시예들이 그러한 특정 세부 사항들 중 일부가 없이 실시될 수 있음은 당해 기술분야의 통상의 지식을 가진 자에게 명백할 것이다. 기술된 특정 실시예들은 본 발명을 제한하기 위해서가 아니라 예시하기 위해 제공된다. 본 발명의 범위는 위에 제공된 특정 예들에 의해 결정되어서는 안 되고 하기의 청구범위에 의해서만 결정되어야 한다. 그 밖의 다른 경우에 있어서, 공지된 구조, 디바이스, 및 작동은 기재 내용에 대한 이해를 모호하게 하는 것을 피하기 위해 블록선도 형태로 도시되었거나 혹은 세부 사항 없이 도시되었다. 적절하다고 여겨지는 경우, 선택적으로 유사한 특징을 갖는 대응 또는 유사한 요소들을 나타내기 위해 도면 부호 또는 도면 부호의 어미 부분은 도면들 사이에서 반복되었다.
전통적으로, 팬과 송풍기는 공기류를 일으키기 위해, 예컨대 능동 전자 디바이스(예컨대, 트랜지스터 또는 컴퓨터 프로세서 "칩")를 냉각하기 위해서나 혹은 감지 목적(예컨대, 공기질 센서 또는 공진 센서)의 제어된 양의 공기류를 제공하기 위해, 사용될 수 있다. 그러나 팬과 송풍기는 밀리미터(mm) 규모와 같은 매우 작은 크기로 축소하는 때에는 매우 비효율적인 공기 발동기가 된다.
실시예들(예컨대, 이에 제한되지 않는 실시예)에 따르면, 합성 제트 디바이스는 오로지 밀리미터 규모의 디바이스라야만 하는 제약을 받는 응용 장치에서 많은 유량을 필요로 할 때 바람직한 선택일 수 있다. 이러한 밀리미터 규모의 디바이스는 수 밀리미터보다 작은(즉, 한 예는 2mm의 지름일 수 있거나, 혹은 디바이스의 외주 또는 외경, 예컨대 아래의 직경 D3이 1mm 내지 3mm의 지름일 수 있음) 합성 제트 디바이스를 포함할 수 있다. 따라서, 합성 제트는 특히 웨어러블 제품(예컨대, 실험실 재킷, 팔찌, 시계), 스마트폰, 태블릿 등과 같은 공간 제약형 디바이스에서 센서 위치에 제어된 유동을 전달하기 위한 바람직한 기술일 수 있다. 밀리미터 규모의 합성 제트 디바이스는 또한 이전에는 공기류가 생성된 적이 없었던 곳에 냉각 용량(예컨대, 컴퓨터 프로세서 또는 프로세서 패키지를 위한 냉각 용량)을 증가시키기 위해 매우 얇은 공기 간극 내에 공기류를 제공할 수도 있다. 합성 제트 디바이스로부터 나오는 맥동 유동은 열 경계층을 파괴하여 보다 균일한 온도 분포를 생성하는 데 아주 적합한 유동을 제공한다.
몇몇 경우(예컨대, 이에 제한되지 않는 경우)에서, 합성 제트 디바이스는, 수직 방향으로 자유롭게 진동하며 양 측부 상의 공동에 의해 둘러싸인 멤브레인을 포함할 수 있다. 상부 공동은 유동을 흡입하고 분출하는 오리피스 또는 개구를 가질 수 있다. 멤브레인 위치에 자기장을 생성하기 위해 영구 자석(패키지와 통합되거나 디바이스에 부착되게 됨)이 사용될 수 있다. 그러면, 교류 전류(AC)가 이 멤브레인을 통해 송전되어, 멤브레인을 상하로 진동시키는 로렌츠 힘을 일으킨다. 멤브레인의 하향 운동 중에 상부 공동의 압력 감소로 인해 공기가 주위 환경으로부터 흡입되게 된다. 멤브레인의 상향 운동 중에는 상부 공동의 압력 증가로 인해 공기 "내뿜기(puff)"(예컨대, 와류)가 야기되거나 혹은 유체가 오리피스를 통해 생성 및 분출되게 된다. 이러한 내뿜기는 주변 공기를 경로를 따라 끌고 가거나 혹은 끌어당겨가서, 오리피스로부터 멀리 순 유출(net outflow)(예컨대, "제트")을 생성한다. 주변 공기 끌고 가기는 부푼 부분에 인접한 공기를 부푼 부분을 따라서 그 부푼 부분과 동일한 방향으로 당기는, 부푼 부분의 공기의 이동에 의해 야기될 수 있다. 이러한 합성 제트 디바이스는 공기, 기체, 또는 유체의 제트를 이동시키거나 생성하도록 설계될 수 있다. 예컨대, 일부 실시예들에서는, 공기 대신에 유체가 주위 환경으로부터 (예컨대, 제트 디바이스 액체의 공동들을 밀봉시킴으로써) 흡입되어 분출될 수 있다.
몇몇 경우에서, 합성 제트 디바이스는 이렇게 작은 규모에 있어서 조차도 비교적 많은 유량을 제공하기 위해 실리콘(예컨대, 컴퓨터 프로세서 "칩") 또는 웨이퍼 제조 기술(예컨대, 웨이퍼 기반의 마이크로 전자 기계 시스템(MEMS) 제조 공정)을 이용하여 제조될 수 있다. 그러나, 이러한 기술을 사용하여 제트 디바이스를 제조하는 것은 비쌀 수 있다.
본 명세서에 설명된 일부 실시예들에 따르면, 실리콘 또는 웨이퍼 제조 기술 대신에, 컴퓨터 프로세서 패키지 디바이스 제조 기술(예컨대, 프로세서 패키지 기판을 형성하기 위한 것으로 알려진 공정을 이용하는 것과 같은 "패키지 기술")이 사용된다. 패키지 기술은 실리콘보다 저렴한 재료(구리 또는 유기 유전체 등의 재료)를 사용해서 통상적으로 실리콘 미세 가공과 관련된 6" 또는 8" 웨이퍼의 규모보다 큰 규모(예컨대, 20" x 20" 패널)로 큰 유닛 배치들을 제조함으로써 실리콘 미세 가공과 다를 수 있다. 이는 패키지 제조 기술을 사용할 때의 제조 단위 당 순비용을 실리콘 미세 가공을 사용할 때에 비해 낮게 한다. 패키지 기술은 제트 디바이스를 포함하는 컴퓨터 프로세서 패키지를 만들기 위해 패키지 프로세스 유전체 에칭 공정(예컨대, 도 3a 내지 도 5 참조)을 통합시킴으로써 제트 디바이스를 만드는 데 사용될 수 있다. 이러한 패키지 기술 실시예는 수 밀리미터보다 작은 디바이스와 같은 작은 크기의 것을 위해 비교적 많은 유량을 전달하기 위해 큰 배치로 저렴하게 제조되는 밀리미터 규모의 합성 제트 디바이스(예컨대, 도 1 내지 도 5 참조)를 포함할 수 있다.
패키지 기술(예컨대, 도 3 내지 도 5 참조)을 사용하게 되면 제트 디바이스의 실리콘 미세 가공에 비해 상당한 이점을, 예컨대, 기판 패키지 제조의 패널 레벨 특징으로 인해, 웨이퍼 레벨의 실리콘 칩 제조와 대비되는 비용 절감; 실리콘 칩 내에 제트 디바이스를 구현하는 데 필요한 심반응성 이온 에칭(DRIE: deep reactive ion etching)과 같은 고가의 공정이 없다는 등의 이점을, 얻을 수 있다. 패키징 기술을 사용하게 되면 제트 디바이스를 수용하기 위한 별도의 패키지나 혹은 제트 디바이스를 구동하기 위한 별도의 주문형 반도체(ASIC: application specific integrated circuit) 다이가 필요하지 않게 됨으로써 나머지 시스템(예컨대, 도 2 참조)과의 보다 긴밀한 통합도 가능해진다. 대신에, 구동 회로가, 제트 디바이스를 포함하는 패키지에 장착된 프로세서 안에 통합되는 것과 같이, 시스템 온 칩(SoC: system on chip) 다이에 직접 통합될 수 있다.
결과적으로, 본원에 기술된 일부 실시예들은, 공동 내에 봉입되며 덮개에 오리피스 또는 개구를 갖는 진동 멤브레인을 갖는 합성 제트 디바이스를 형성함으로써 제트 디바이스(예컨대, 도 1a 내지 도 2 참조)로부터 제어된 공기류를 전달할 수 있도록 하기 위한 패키지 기반 합성 제트 디바이스 기술을 포함한다. 멤브레인이 진동함에 따라 주변 공기를 끌고 가서 공기 제트를 발생시키는 공기 "내뿜기"가 오리피스를 통해 분출된다. 본원에서의 개념들은 주변 가스를 끌고 가서 가스 제트를 발생시키는 가스(예컨대, 공기 이외의 산소, 수소, 질소, 불소, 아르곤, 헬륨 등) 내뿜기를 일으키도록 적용될 수 있다는 것을 알 수 있다. 본원에서의 개념들은 주변 액체를 끌고 가서 액체 제트를 발생시키는 액체(예컨대, 물, 윤활유, 오일, 냉매 등) 내뿜기를 일으키도록 적용될 수 있다는 것을 알 수 있다.
더 구체적으로 설명하면, 도 1a는 본 발명의 실시예에 따른 합성 제트 디바이스의 단면도를 도시하고 있다. 도 1b는 도 1a의 합성 제트 디바이스의 단순화된 평면도를 도시하고 있다. 도 1은 상부 공동(118)과 하부 공동(114) 사이에 배치된 진동 멤브레인(120)을 포함하는 합성 제트 디바이스(100)를 도시하고 있다. 진동 멤브레인(120)은 패키징 기판 제조 중에 도체 및 절연체를 포함하는 층 위로 도체를 전기 도금함으로써 제작된 표면 등과 같은 평면 표면일 수 있는 상면(122) 및 저면(124)을 갖는다. 상면(122)은 공동(118)의 저면을 형성할 수 있고(예컨대, 저면이거나 혹은 저면을 한정할 수 있음), 저면(124)은 공동(114)의 상면을 형성할 수 있다. 몇몇 경우에서, 공동(114)과 같은 공동은 개구가 없는 폐쇄된 또는 밀봉된 공간, 챔버, 또는 체적일 수 있다. 몇몇 경우에서, 공동(118)과 같은 공동은 단지 하나의 개구만 있는 폐쇄된 또는 밀봉된 공간, 챔버, 또는 체적일 수 있다.
진동 멤브레인(120)은 금속 또는 합금과 같은 전도성 재료로 제조될 수 있다. 몇몇 경우에서, 진동 멤브레인은 구리, 금, 티타늄, 은, 또는 합금과 같은 도체로 제조될 수 있다. 멤브레인(120)은, 당해 기술분야에 공지된 것과 같은 마이크로프로세서, 컴퓨터 프로세서, 칩, 또는 기타 논리 회로(예컨대, 능동 디바이스(예컨대, 트랜지스터) 및/또는 저항, 커패시터, 및 다이오드를 갖는 것)를 패키징 하거나 혹은 이들과 인터페이스 하기 위한 패키지 기판과 같은, 패키지 기판 내에 배치되거나 그 패키지 기판의 일부로서 형성될 수 있다. 멤브레인(120)은 칩 패키지 제조 공정 중에 유전체층 상에 금속 또는 구리를 적층 또는 전기 도금함으로써 형성될 수 있다. 몇몇 경우에서, 멤브레인(120)은 예컨대 디바이스(100, 301, 401, 또는 501)(예컨대, 도 1 내지 도 5 참조)를 형성하는 중에 패키지 기판의 일부로서 형성된다.
멤브레인(120)은 하부 지지부(130)의 위(예컨대, 그 위에 장착되거나 형성됨)이면서 상부 지지부(140)의 아래인 곳에 도시되어 있다. 몇몇 경우에서, 멤브레인(120)은 하부 지지부(130)의 상면들(132) 사이에(예컨대, 그 상면 위에 장착되거나 형성됨) 배치되거나 현수된다. 몇몇 경우에서, 지지부(140)는 멤브레인(120)(예컨대, 도 1a에 도시된 것과 같은 멤브레인) 상에 장착되거나 형성될 수 있다. 몇몇 경우에서, 지지부(140)는 멤브레인(120)(예컨대, 도 3a 내지 도 5에 도시된 것과 같은 멤브레인) 상에 장착 또는 형성되지 않은 상부 지지부를 나타낼 수 있다.
저면(124)의 외측 둘레부 또는 직경부에 부착된(예컨대, 물리적으로 결합되거나 접촉하는) 상면(132)을 갖는 하부 지지부(130)가 도시되어 있다. 하부 지지부(130)는 저면(124) 아래의 공동(114)의 외면을 형성 또는 한정한다. 하부 지지부(130)는 멤브레인(120)과 관련하여 언급한 것과 같이 전도성 재료로 형성될 수 있다. 하부 지지부(130)는 멤브레인(120)과 관련하여 언급한 것과 같이 패키지 기판의 일부로서 혹은 전기 도금에 의해 배치 또는 형성될 수 있다.
저면(124) 또는 부재(120) 또는 상면(122)의 외측 둘레부(P)는 상부에서 투시했을 때 부재(120)의 외측 에지(edge) 주위의 링 형상 영역(예컨대, 도 1b의 P 참조)일 수 있다. 몇몇 경우에서, 외측 둘레부(P)는 직경 D1의 거리의 3 내지 5 퍼센트의 폭 또는 수평 링 거리일 수 있다. 몇몇 경우에서, 외측 둘레부(P)는 직경 D1의 거리의 5 내지 10 퍼센트의 폭 또는 수평 링 거리일 수 있다. 몇몇 경우에서, 외측 둘레부(P)는 직경 D3과 직경 D1 사이의 폭 또는 수평 링 거리일 수 있다. 몇몇 경우에서, 둘레부(P)는 원형 직경부 대신에, 타원, 직사각형, 정사각형, 삼각형, 마름모꼴, 사다리꼴, 또는 다각형의 형상을 갖는 내측 둘레부 또는 외측 둘레부(또는 이들 모두)를 가질 수 있다. 몇몇 경우에서, 그 형상의 단면적은 원형 직경부(예컨대, P)와 관련해서 설명한 것과 동일할 것이다.
상면(122)의 외측 둘레부 또는 직경부에 부착된(예컨대, 물리적으로 결합되거나 접촉하는) 저면(144)을 갖는 상부 지지부(140)가 도 1a 내지 도 1b에 도시되어 있다. 상부 지지부(140)는 상면(122) 위의 공동(118)의 외면을 형성 또는 한정한다. 상부 지지부(140)는 멤브레인(120)과 관련하여 언급한 것과 같이 전도성 재료로 형성될 수 있다. 상부 지지부(140)는 멤브레인(120)과 관련하여 언급한 것과 같이 패키지 기판의 일부로서 혹은 전기 도금에 의해 배치 또는 형성될 수 있다.
저면(132)에 결합되고 공동(114)의 저면을 형성 또는 한정하는 상면(152)을 갖는 영구 자석(150)이 도시되어 있다. 자석(150)은 저면(154)을 갖는다. 자석(150)은 접착제와 같은 다른 물질에 의해 저면(134)에 부착된(예컨대, 물리적으로 결합되거나 접촉하지 않음) 상면(152)의 외측 둘레부 또는 직경부를 가질 수 있다. 몇몇 경우에서, 이 둘레부는 멤브레인(120)과 관련하여 기술된 둘레부(P)의 폭과 유사한, 자석(150)의 폭의 일부분을 가로질러 연장된다.
자석(150)은 당해 기술분야에 공지된 바와 같이 강자성 재료로 형성되거나 또는 강자성 재료를 포함하여 자기장을 일으킬 수 있다. 자석(150)은 도 1a의 지면으로 향하는 방향으로 도 1b에 도시된 바와 같이 자기장(B)을 일으키는 것으로 도시되어 있다. 자석(150)은 영구 자석 재료로 형성될 수 있다. 자석(150)은 패키지 디바이스를 형성하는 중에(예컨대, 디바이스(100, 301, 401, 또는 501)를 형성하는 중에) 패키지 기판 공정의 일부로서, 예컨대 자석(150)을 저면(134)에 부착 또는 접착함으로써 형성될 수 있다. 몇몇 경우에서, 자석(150)은 멤브레인(120)이 진동하는 중에 지지부(130)에 대해 수직으로 움직이거나 구부러지지 않는다.
일부 실시예들에 따르면, 도 1a 내지 도 1b에 도시된 특징부 또는 부품(150)은 자석이 아니고, 멤브레인(120)과 유사한 형상으로 형성되지만 멤브레인(120)의 두께의 적어도 두 배의(또는 제트 디바이스를 사용하는 중에 진동하지 않거나 출력을 변화시키지 않을 정도로 충분히 두꺼운) 두께를 갖는 비자성 재료 층을 나타낸다. 이 재료 층은 멤브레인(120)과 유사한 형상으로 형성된 절연체(예컨대, 유전체 재료) 층일 수 있다. 이 경우, 공동(114) 내에 자기장을 생성하기 위한 별도의 자석이 저면(154)에 부착되거나 혹은 저면(154) 아래에 배치된다.
상면(142)에 결합된 저면(115) 및 상면(112)을 가지며 공동(118)의 상면을 형성 또는 한정하는 상부 덮개(110)가 도시되어 있다. 상부 덮개(110)는 상면(112)을 갖는다. 몇몇 경우에서, 상부 덮개(110)는 상면(142)에 부착된(예컨대, 물리적으로 결합되거나 접촉하는) 저면(115)의 외측 둘레부 또는 직경부를 갖는다. 다른 실시예들에서, 상부 덮개(110)는 접착제와 같은 다른 물질에 의해 상면(142)에 부착된(예컨대, 물리적으로 결합되거나 접촉하지 않음) 저면(115)의 외측 둘레부 또는 직경부를 갖는다. 다른 재료에 의해 부착되는 경우, 덮개(110)는 절연체 또는 전도성 재료로 형성될 수 있다. 부착된 외측 둘레부는 멤브레인(120)과 관련하여 기술된 둘레부(P)의 폭과 유사한, 상부 덮개(110)의 폭의 일부분을 가로질러 연장될 수 있다.
도 1b에 도시된 바와 같이 멤브레인(120)의 중심 축(C)을 따르는 개구와 같은 개구(116)를 갖는 상부 덮개(110)가 도시되어 있다. 개구(116)는 상면(112)으로부터 저면(115)까지 연장되는(예컨대, 면들(112와 115) 사이에 개구를 형성하는) 것과 같이 덮개(110)를 통해 형성된 것으로 도시되어 있다. 덮개(110)는 절연체 또는 유전체 재료로 형성될 수 있다. 덮개(110)는, 당해 기술분야에 공지된 것과 같은 마이크로프로세서, 컴퓨터 프로세서, 칩, 인쇄 회로 기판, 또는 기타 논리 회로를 패키징 하거나 혹은 이들과 인터페이스 하기 위한 기판과 같은, 패키지 기판 내에 배치되거나 그 패키지 기판의 일부로서 형성될 수 있다. 상부 덮개(110)는 패키지 기판 제조 공정 중에 절연체 또는 유전체 재료 층을 형성하기 위한 공정 동안에 형성된 절연체 또는 유전체 재료 층일 수 있다(예컨대, 도 3 도 5 참조). 몇몇 경우에서, 덮개(110)는 상면(142)에 덮개(110)를 부착 또는 결합시킴으로써 형성될 수 있다.
멤브레인(120)은 높이 H1로, 지지부(130)는 높이 H2로, 자석(150)은 높이 H3으로, 지지부(140)는 높이 H4로, 덮개(110)는(또한 개구(116)도) 높이 H5로 도시되어 있다. 개구(116)는 직경 D2를 갖는 것으로 도시되어 있다. 덮개(110), 지지부(130), 지지부(140), 멤브레인(120), 및 자석(150)은 외측 둘레 또는 직경 D3을 갖는 것으로 도시되어 있다. 지지부(130, 140)는 내측 둘레 또는 직경 D1을 갖는 것으로 도시되어 있다. 결과적으로, 도 1a 내지 도 1b에서, 공동(114, 118)은 직경 D1을 갖는다. 몇몇 경우에서, 상부 지지부(140), 멤브레인(120), 및 하부 지지부(130)는 도체로 형성되며, 덮개(110)는 절연체로 형성된다. 몇몇 경우에서, 상부 지지부(140), 멤브레인(120), 및 하부 지지부(130)는 금속 또는 합금으로 형성되며, 덮개(110)는 유전체 재료로 형성된다. 몇몇 경우에서, 상부 지지부(140), 멤브레인(120), 및 하부 지지부(130)는 동일한 재료로 형성되며, 덮개(110)는 솔더 레지스트(solder resist)로 형성된다. 몇몇 경우에서, 상부 지지부(140), 멤브레인(120), 및 하부 지지부(130)는 구리로 형성되며, 덮개(110)는 솔더 레지스트로 형성된다. 몇몇 경우에서, 상부 지지부(140), 멤브레인(120), 및 하부 지지부(130)는 구리로 형성되며, 덮개(110)는 전자 패드 층, 전자 트레이스 층, 전자 비아 층, 및 유전체 재료 층을 포함한 패키징 기판의 층들을 형성하는 패키지 형성 공정 중에 솔더 레지스트로 형성된다.
일부 실시예들은 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))를 전자기 방식으로 구동시키는데, 이는 패키지 기판의 길이 규모(예컨대, 공동(114, 118)을 위한 15 내지 30 미크론의 간극 높이)에서는 다른 작동 수단에 비해 더 효과적이다(예컨대, 매우 높은 작동 전압이 요구되는, 정전기 또는 압전 작동보다 우수하다). 합성 제트 디바이스를 전자기 방식으로 구동시키기에는, 진동 멤브레인을 통해 교류 제어 신호(예컨대, Iac)를 전도시킴으로써 멤브레인(120)을 진동시키기; 및 전류의 흐름에 직각을 이루며 멤브레인을 가로지르는 자기장, 즉 도 1a의 지면에서 나오는 자기장을 제공할 수 있도록 자석(예컨대, 자석(150))을 멤브레인의 상부 또는 하부에 위치시키기가 포함될 수 있다.
몇몇 경우(예컨대, 이에 제한되지 않는 경우)에서, 멤브레인의 공진 주파수는 "조용한" 시스템 작동을 달성하기 위해 그 주파수를 가청 주파수 레벨(예컨대, 20kHz 이상) 이상으로 유지할 수 있도록 (예컨대, 디바이스(100)의 설계에 기초하여) 선택되거나 사전에 결정될 수 있다. 몇몇 경우에서, 상부 공동의 헬름홀츠 주파수는 "조용한" 시스템 작동을 달성하기 위해 그 주파수를 가청 주파수 레벨(예컨대, 20kHz 이상) 이상으로 유지할 수 있도록 (예컨대, 디바이스(100)의 설계에 기초하여) 선택되거나 사전에 결정될 수 있다. 몇몇 경우에서, 상기 두 주파수는 모두 가청 주파수보다 높다. 다른 경우에서, 한 주파수만 대략 가청 주파수 레벨이거나, 혹은 어느 주파수도 가청 주파수 레벨이 아니다. 일부 실시예들에서, 합성 제트의 작동 주파수는 멤브레인 고유 주파수 및/또는 공동 헬름홀츠 주파수가 아니더라도 여전히 20kHz 이상일 수 있다. 제트 디바이스가 20kHz 이상에서 작동하면 "조용한" 작동이 된다. 멤브레인과 공동(예컨대, 공동(114 및/또는 118))을 동일한 주파수로 설계하게 되면 성능을 최적화(예컨대, 전력 및 유동의 최적화) 할 수 있다.
몇몇 경우(예컨대, 이에 대한 제한이 없는 경우)에서, 멤브레인(120)의 공진 주파수는 100kHz 미만, 또는 90kHz 이하로 선택되거나 사전에 결정될 수 있다. 몇몇 경우에서, 멤브레인의 공진 주파수는 50kHz 미만으로 선택되거나 사전에 결정될 수 있다. 몇몇 경우에서, 멤브레인의 공진 주파수는 30 내지 50kHz로 선택되거나 사전에 결정될 수 있다. 몇몇 경우에서, 멤브레인의 공진 주파수는 25 내지 80kHz로 선택되거나 사전에 결정될 수 있다. 몇몇 경우에 있어서, 제트 디바이스는 그의 작은 크기로 인해, 혹은 소리 볼륨이 디바이스(100) 또는 시스템(200)을 수용하는 디바이스를 사용하는 사람에게 들리지 않을 정도로 충분히 작은 내뿜기(170)(또는 유동(216))로 인해, 들리지 않을 수 있다.
도 1a에서, 멤브레인(120)은 진동의 물리적 진폭(127), 예컨대 멤브레인(120)의 상면(122)의 위치가 멤브레인(120)의 사용 또는 작동 중에 상하 방향으로 이동하거나 구부러지게 되는 최대 거리를 갖는 것으로 도시되어 있다. 멤브레인(120)은 교류를 멤브레인(120)을 통해, 예컨대 멤브레인의 한 "에지" 위치에서부터 반대 측 에지 위치까지 통전함으로써 전자기력 또는 여기에 의해 작동될 수 있다. 몇몇 경우에서, 구동 신호(Iac)는 도 1b에 도시된 바와 같이 멤브레인(120)의 한 에지 또는 위치(126)에 인가되어 멤브레인(120)의 제 2 또는 반대 측 에지 또는 위치(128)까지 멤브레인을 통해 흐르는 교류 전류일 수 있다. 몇몇 경우에서, 상부 지지부 또는 진동 멤브레인 또는 하부 지지부의 전자 접점들은 교류 전류를 진동 멤브레인으로 공급하거나 통전시키기 위해 진동 멤브레인의 에지(126 및 128)에 전기적으로 연결된다.
일부 실시예들에서, 자석(150)은 멤브레인(120)으로부터 전자적으로 분리되는 전도성 또는 반전도성 재료이다. 이러한 실시예들에서, 자석(150)은 전도성 부재(130)로부터 전자적으로 격리된다. 즉, 신호(Iac)는 멤브레인(120)을 통해서는 흐르지만 자석(150) 또는 덮개(110)를 통해서는 흐르지 않는다. 자석(150)은 자석(150)과 부재(130) 사이에 절연 에폭시, 절연 접착제, 또는 절연층을 사용함으로써 부재(130)로부터 전자적으로 격리될 수 있다.
일부 실시예들에서는 덮개(110)가 멤브레인(120)으로부터 전자적으로 분리되는 전도성 또는 반전도성 재료일 수 있다는 것이 고려된다. 이 경우, 덮개(110)는 자석(150)과 부재(140) 사이에 절연 에폭시, 절연 접착제, 또는 절연층을 사용함으로써 부재(140)로부터 전자적으로 격리될 수 있다.
도시된 바와 같이 멤브레인을 통해 흐르는 전류(Iac)가 오른쪽에서 왼쪽으로 흐르는지 혹은 왼쪽에서 오른쪽으로 흐르는지 여하에 따라, 멤브레인(120)이 상향 또는 하향으로 구부러질 수 있다. 일부 실시예들에서, Iac의 주파수는 멤브레인이 Iac의 주파수에서 위아래로 진동함에 따라 그의 중심부(C)에서 단일의 피크 또는 밸리를 형성하도록 선택되거나 사전결정된다. 이는 멤브레인(120)의 "제 1 진동 모드" 또는 "제 1 고조파"일 수 있다. 몇몇 경우에서, Iac는 진동 멤브레인(120)으로 하여금 Iac의 주파수와 동일한 선택 주파수 및 여기에 언급된 바와 같이 선택된 진폭(127)으로 진동하게 하는 전류량 및 주파수를 갖도록 선택된다. 멤브레인이 진동함에 따라, 멤브레인은 하향으로 구부러질 때에는 공기를 개구(116)를 통해 공동(118) 안으로 끌어당기고, 이어서 상향으로 구부러질 때에는 공기를 개구(116)를 통해 공동(118) 밖으로 밀어낸다. 공기를 밀어내는 것은 공기 "내뿜기"(예컨대, 와류)를 일으키는 것으로 묘사될 수 있다. 상기 내뿜기는 Iac의 주파수로 일어날 수 있다. 개구(116)가 액체(예컨대, 유체) 분위기에 노출되거나 그 분위기 안에 있는 경우, 디바이스(100)(예컨대, 멤브레인(120))는 액체 내뿜기를 일으킬 수 있다는 것을 알 수 있다. 개구(116)는 덮개(110)의 중앙에 위치된 것으로 도시되어 있지만(예컨대, 개구는 중심부(C)와 정렬된 중심 또는 구멍 축을 가짐), 몇몇 경우에서 개구는 멤브레인(120)의 중심축에 대해 편위될 수 있다. 몇몇 경우에서, 개구(116)는 중심으로부터 덮개의 에지들 중 한 에지를 향해 거리 D1의 1/10, 1/4, 또는 1/3의 거리만큼 편위될 수 있다.
예컨대, 도 1a는 (1) 개구(116)를 빠져 나가서 (2) 주변 공기 또는 유체(EA)를 끌고 가는 공기 또는 액체의 내뿜기(170)를 도시하고 있다. 내뿜기(170)는 멤브레인(120)이 위아래로 진동(예컨대, Iac의 주파수로 진동)하는 동안 주위 공기(EA)를 끌고 가기에 충분한 내뿜기 공기류 속도로 개구(116)를 빠져나갈 수 있다. 몇몇 경우에서, 공기(EA)는, 내뿜기(170)와 함께 끌어당겨져서 R의 유량 또는 속도의 순수 외향(개구(116)로부터 위쪽으로 멀어지는) 공기류를 형성하는, 개구(116)에 인접하거나 그 옆에 있는 공기이다. 몇몇 경우에서, 내뿜기(170)와 끌려가는 공기(EA)의 조합이 본원에서 언급된 응용 분야에 사용될 수 있는 속도 R의 "제트" 공기류를 형성한다.
몇몇 경우에서, 속도 R은 전류 Iac의 양, Iac의 주파수, 자기장 세기, 직경 D1, 직경 D2, 부재(140)의 높이, 덮개(110)의 높이, 및 멤브레인(120)의 두께 및 재료라는 매개 변수들에 좌우될 것이다. 이들 매개 변수들은 R을 최대화하도록 선택되거나 사전에 결정될 수 있다.
몇몇 경우에서, 디바이스(100)는 공동(118)의 헬름홀츠 주파수가 멤브레인(120)의 공진 주파수와 일치하여 공기 또는 유체의 최대 유량 또는 최대 속도 R이 야기될 수 있도록 설계된다. 예컨대, 공동(118)의 높이 H5, 직경 D2, 및/또는 부피는 공동(118)의 헬름홀츠 주파수가 멤브레인(120)의 공진 주파수와 일치하도록 선택된다. 몇몇 경우에서, 멤브레인(120)의 두께 H1 또는 높이와, 공동(118)의 직경 D1, 직경 D2, 및 부피는 공동(118)의 헬름홀츠 주파수가 멤브레인(120)의 공진 주파수와 동일하도록 선택될 수 있다.
멤브레인(120)(및 덮개(110), 지지부(130 및 140), 및 자석(150))은 위에서부터(예컨대, 도 1b 참조) 원형을 갖는 것으로 도시되어 오고 있지만, 다른 형상도 의도될 수 있다. 예컨대, 이들은 타원형, 정사각형, 직사각형, 삼각형, 마름모꼴, 사다리꼴, 또는 다각형을 가질 수 있다. 그 형상의 단면적은 원형 직경부(예컨대, 적용할 수 있는 D1, D3, 또는 P)와 관련해서 설명한 것과 동일할 것이라는 점이 고려된다. 몇몇 경우에서, 개구(116)는 원형 직경부(예컨대, D2) 대신에, 타원, 직사각형, 정사각형, 삼각형, 마름모꼴, 사다리꼴, 또는 다각형의 형상을 갖는 내측 둘레부를 가질 수 있다. 몇몇 경우에서, 그 형상의 단면적은 원형 직경부(예컨대, D2)와 관련해서 설명한 것과 동일할 것이다.
몇몇 실시예들 전도성 트레이스 층, 전도성 비아 층, 및 유전체 재료 층을 갖는 패키지 기판의 층으로서 또는 그 층 내에 형성된 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))를 포함한다. 디바이스의 오리피스를 통해 분출되는 공기 내뿜기는 주변 공기를 끌고 가서 제어된 양의 공기류(예컨대, 도 1의 유량 R) 및/또는 국부화 냉각 공기류(예컨대, 도 2의 유동(216) 참조)를 제공하는 공기 제트를 발생시킨다. 몇몇 경우에서, 제트 디바이스로 보내지는 구동 신호(Iac)는 제트 디바이스를 포함하는 패키지 기판에 부착된 제어 회로 또는 프로세서와 같은 교류 전원으로부터 제공된다.
또한, 개구(116)가 덮개(110)를 관통한 것으로 도시되어 있지만, 일부 실시예들에서, 개구(116)는 제트의 다른 컴포넌트를 통해 형성될 수 있다. 일부 실시예들에서, 개구(116)는 지지부(140)의 한 위치를 관통한 개구(예컨대, 덮개(110)를 관통한 개구가 없음)라는 것을 제외하고는 개구(116)와 관련하여 기술된 개구일 수 있다. 이 경우, 개구는 지지부(140)의 내측 둘레부 내의 한 위치로부터 지지부를 통해 바로 외측으로(예컨대, 수평으로 그리고 중심축이 제트의 중심부(C)로부터 외측으로 연장되는 선과 정렬되게) 연장되어서 지지부의 외측 둘레부를 빠져 나간다. 이 경우 D2는 H4보다 작거나 같을 수 있다. 여기서, 내뿜기(170)와 유동(216)은, 예컨대 제트의 측면에 대한 측 방향 또는 반경 방향으로 제어된 유동 또는 냉각을 제공하기 위해서, 지지부(140)를 관통한 개구를 수평 방향(예컨대, 측 방향 또는 반경 방향)으로 빠져나갈 수 있다. 몇몇 경우에서, 개구(116)와 관련한 여기에서의 기재는 지지부(140)를 관통해서 개구를 형성하는 데 적용된다. 몇몇 경우에서, 패터닝 및 에칭과 관련한 여기에서의 설명, 즉 관통 개구를 형성하기; 또는 도체 또는 금속의 일부분을 제거하기는 지지부(140)를 관통해서 개구를 형성하는 데 사용될 수 있다. 몇몇 경우에서, 지지부(140)를 관통한 개구를 갖는 제트는 유동이 상향으로 향하도록 그 측부에 배치될 수 있다.
도 2는 본 발명의 실시예에 따른 합성 제트 디바이스를 포함하는 시스템의 일 실시예를 도시하고 있다. 도 2는 디바이스(100)를 포함하는 시스템(200)을 도시하고 있다. 몇몇 경우에서, 도 2의 디바이스(100)는 디바이스(301, 401, 또는 501)를 나타낸다. 상면(212) 및 저면(214)을 갖는 기판(210)이 도시되어 있다. 시스템(200)은 기판(210) 내에 배치되거나 기판(210) 내에 형성된 디바이스(100)를 갖는 패키지 기판(210)을 포함한다. 이 경우, 상면(112)은 상면(212) 아래에 형성된 기판(210)의 층의 일부이고, 저면(154)은 저면(214) 위에 형성된 기판(210)의 층의 일부이다. 다른 경우에서는 디바이스(100)가 기판(210)의 상면(212) 내에 동일 높이로 배치되거나 동일 높이로 형성되는 상면(112)을 가질 수 있다는 것을 고려한다. 몇몇 경우에서, 디바이스(100)는 기판(210)의 저면(214) 내에 동일 높이로 배치되거나 동일 높이로 형성되는 저면(154)을 가질 수 있다.
기판(210)은 상면(212) 상에, 그 안에, 또는 그 위에 형성된 상부 접점(220, 222, 224)을 갖는 것으로 도시되어 있다. 기판(210)은 저면(214) 상에, 그 안에, 또는 그 아래에 형성된 저부 접점(226, 228)을 갖는 것으로 도시되어 있다. 기판(210)은 전기 트레이스(예컨대, 전도성 트레이스, 와이어 등)(240, 241, 242, 243, 244, 245, 246)를 갖는 것으로 도시되어 있다. 기판(210)은 전도성 비아 또는 상호 연결부(230, 231, 232, 234, 235, 236)를 갖는 것으로 도시되어 있다. 비아(230)는 트레이스(240)를 트레이스(241)에 연결한다. 비아(231)는 트랜스(241)를 접점(226)에 연결한다. 비아(232)는 트레이스(242)를 트레이스(243)에 연결한다. 비아(234)는 트레이스(244)를 트레이스(245)에 연결한다. 비아(235)는 트레이스(245)를 트레이스(246)에 연결한다. 비아(236)는 트레이스(246)를 접점(228)에 연결한다.
기판(210)은 전자 트레이스 층, 전자 비아 층, 및 유전체 재료 층을 포함하는 복수의 층을 갖는 패키징 기판일 수 있거나, 이 패키징 기판을 포함할 수 있다. 몇몇 경우에서, 기판(210)은, 당해 기술분야에 공지된 것과 같은 마이크로프로세서, 컴퓨터 프로세서 "칩", 또는 기타 논리 회로(예컨대, 능동 디바이스(예컨대, 트랜지스터) 및/또는 저항, 커패시터, 및 다이오드를 갖는 것)를 패키징 하거나 혹은 이들과 인터페이스 하기 위한 패키지 기판과 같은, 패키지 기판의 일부이다. 기판(210)은, 예컨대 보드(270), 즉 당해 기술분야에 공지된 것과 같은, 기판(210)을 통해 프로세서(250)와 상호 접속하기 위한 접점 및 트레이스를 갖는 "마더보드", 인쇄 회로 기판, 또는 그 밖의 다른 보드와 인터페이스 하기 위해서 컴퓨터 프로세서가 장착된 패키지 기판 또는 패키징을 위한 패키지 기판일 수 있다.
기판(210)은 기판(210) 내에 또는 기판(210)의 층들 내에 완전히 배치되거나 둘러싸인 합성 제트 디바이스(100)를 가질 수 있다. 몇몇 경우에서, 디바이스(100)는 기판(210)의 층들을 형성하는 중에 형성된다. 예컨대, 멤브레인(120)과 지지부(140)는, 예컨대 패키징 기판을 형성하기 위한 것으로 알려진 공정에 의해, 패키지 기판(210)의 층으로서 형성되거나, 혹은 패키지 기판의 층을 형성하는 중에 형성될 수 있다. 몇몇 경우에서, 덮개(110)는 기판(210)의 층들을 형성하는 중에 형성된다. 몇몇 경우에, 덮개(110)는 기판(210)을 형성하는 중에 디바이스(100)에 부착된다.
예컨대, 멤브레인(120), 지지부(130), 또는 지지부(140)는 트레이스(245)를 형성하는 중에 형성될 수 있다. 예컨대, 멤브레인(120), 지지부(130), 또는 지지부(140)는 트레이스(243)를 형성하는 동안 트레이스(245)를 형성하는 중에 형성될 수 있다. 또한, 덮개(110)는 트레이스(245) 또는 트레이스(243) 위에 유전체 층을 형성하는 중에 형성될 수 있다. 몇몇 경우에서, 자석(150)은 공동(114)이 형성되도록 유전체가 에칭되어서 그 유전체가 지지부들(130) 사이로부터 제거된 후에(지지부(130) 또는 멤브레인(120)은 에칭되지 않는 동안) 지지부(130)에 부착될 수 있다.
몇몇 경우에서, 자석(150)은 패키지 기판(210)을 형성하기 위한 공정이 아닌 별도의 공정 중에 형성되어, 패키지 기판(210)을 형성하는 중에 패키지 기판(210)에 부착된다. 몇몇 경우에서, 덮개(110)는 패키지 기판(210)을 형성하기 위한 공정이 아닌 별도의 공정 중에 형성되어, 패키지 기판(210)을 형성하는 중에 패키지 기판(210)에 부착된다. 몇몇 경우에서, 덮개(110)와 자석(150)은 둘 다 패키지 기판(210)을 형성하기 위한 공정이 아닌 별도의 공정 중에 형성되어, 패키지 기판(210)을 형성하는 중에 패키지 기판(210)에 부착된다. 자석(150) 및/또는 리드(110)의 부착은 에폭시, 접착제, 또는 그 밖의 다른 접착 공정을 이용하는 것을 포함할 수 있다. 이러한 부착은 위에서 언급한 바와 같이 자석(150)을 하부 지지부로부터 전자적으로 절연시키고 그리고/또는 덮개(110)를 상부 지지부로부터 전자적으로 절연시키는 것을 포함할 수 있다.
시스템(200)은 상면(212) 상에 장착되거나 이 상면에 전기적으로 결합될 수 있는 프로세서(250)를 포함한다. 프로세서(250)는 당해 기술분야에 공지된 것과 같은 마이크로프로세서, 컴퓨터 프로세서, 칩, 또는 기타 논리 회로(예컨대, 능동 디바이스(예컨대, 트랜지스터) 및/또는 저항, 커패시터, 및 다이오드를 갖는 것)일 수 있다. 프로세서(250)는 상면(252) 및 저면(254)을 갖는다. 프로세서(250)는 접점(260, 262, 264)을 갖는다. 프로세서(250)는 데이터 라인(268)에 의해 접점(260)에 부착된 데이터 입력/출력(I/O) 회로(266)를 갖는다. 프로세서(250)는 제어 회로 라인(257)에 의해 접점(262)에 부착된 제어 회로(256)를 갖는다. 프로세서(250)는 접지 라인(259)에 의해 접점(264)에 부착된 접지 회로(258)를 갖는다.
시스템(200)은 상면(272) 및 저면(274)을 갖는 보드(270)를 포함한다. 보드(270)는 접점(280, 282, 284)을 갖는다. 접지 회로(286)는 라인(287)을 통해 접점(282)에 연결된다. 보드(270)는 접점(280)을 접점(284)에 연결시키는 트레이스(288)를 포함한다. 기판(270)은, 당해 기술분야에 공지된 것과 같은, 기판(210)을 통해 프로세서(250)와 상호 접속하기 위한 접점들과 트레이스들을 갖는 "마더보드", 인쇄 회로 기판, 또는 그 밖의 다른 보드일 수 있다.
프로세서(250)는 접점(284)에서 입력/출력(IO) 데이터를 제공하도록 도시된 바와 같이 라인(268), 접점, 트레이스 및 비아를 통해 회로(266)로부터 데이터 입력 및 출력을 제공할 수 있음을 알 수 있다. 이 IO 데이터는 당해 기술분야에 공지된 것과 같은 컴퓨터 프로세서, 메모리, 코프로세서, 버스 등으로 보내는/그로부터 나오는 데이터를 나타낼 수 있다.
몇몇 경우에서, 제어 회로(256)는 다음의 특징부들을 통해, 즉 라인(257), 접점(262, 222), 트레이스(242, 243), 및 비아(232)를 통해, 멤브레인(120)에 교류 전류(Iac)와 같은 제어 신호를 제공할 수 있다. 기판(270)은 당해 기술분야에 공지된 바와 같이 기판(210)을 통해 프로세서(250)에 전압 바이어스 또는 전력(예컨대, Vcc, Vdd 등)을 제공할 수 있음을 알 수 있다. 기판(270)은 당해 기술분야에 공지된 바와 같이 기판(210)에 전압 바이어스 또는 전력을 제공할 수 있음을 알 수 있다.
도 2는 또한 공기 또는 액체의 유동과 같은 유동(216)도 도시하고 있다. 유동(216)은, 도 1과 관련해서 설명한 바와 같은, 속도 R로 유동하는 내뿜기(170) 및 끌려 나가는 공기(EA)의 조합을 나타낼 수 있다. 유동(216)은 간극(218) 안으로 들어가는 것으로 도시되어 있다. 간극(218)은 본원에 기술된 응용 분야에서와 같이 유동(216)이 들어가는 것이 바람직한 패키지(210)의 공동, 챔버, 또는 개구(예컨대, 선택되거나 또는 사전결정된 위치)일 수 있다. 그러한 응용 분야에는 기판(210) 및/또는 프로세서(250)를 냉각시키기 위해 제어된 유량 R 및/또는 유속 R을 제공하는 것이 포함될 수 있다. 간극(218)은 공기 또는 액체 배기구, 통로, 튜브, 기판(210)의 층들 사이의 또는 그 층을 통과하는 얇은 간극일 수 있거나, 혹은 이들을 포함할 수 있다. 따라서, 본원의 밀리미터 규모의 합성 제트 디바이스는 또한 이전에는 공기류가 발생된 적이 없었던 곳에 냉각 용량(예컨대, 컴퓨터 프로세서 또는 프로세서 패키지를 위한 냉각 용량)을 증가시키기 위해 매우 얇은 공기 간극(예컨대, 간극(218)) 내에 공기류를 제공할 수도 있다. 합성 제트 디바이스로부터 나오는 맥동 유동은 열 경계층(예컨대, 경계부(212))을 파괴하여 보다 균일한 온도 분포를 생성하는 데 아주 적합한 유동을 제공한다. 몇몇 경우에서, 유동을 냉각 영역으로 향하게 하고, 냉각을 필요로 하는 표면에 충돌시키고, 소정 각도로 향하게 하고, 그리고/또는 평행하게 할 수 있다.
몇몇 경우에서, 유동(216)은 이전에는 공기 유동이 (예컨대, 간극(218) 안에, 그 간극을 통해, 또는 그 간극으로부터) 발생되지 않았던 곳에 냉각 용량을 증가시키기 위한 속도 R의 공기 유동을 포함한다. 몇몇 경우에서, 유동(216)은, 기판(210)에; 프로세서(250) 내에 또는 이 프로세서에; 또는 기판(210)에 인접하거나 이 기판에 부착된 다른 디바이스를 위해, 보다 균일한 온도 분포가 생성될 수 있게 열 경계층을 파괴하기에 아주 적합한 유동을 제공하도록, 이전에는 강제 공기류가 발생되지 않았던 곳에 냉각 용량을 증가시키기 위한 속도 R의 공기류를 포함한다. 몇몇 경우에서, 유동은 프로세서(250)의 표면 아래 또는 그 표면에 있는 열 경계층과 같은 열 경계부(212)를 파괴하기 위한 것이다. 열 경계부(212)는 프로세서(250)에 의해 수행되는 컴퓨팅을 위해 사용하는 중에 열을 발생시키는 프로세서(250)로 인한 경계층을 나타낼 수 있다. 경계부(212)는 기판(210)으로부터 멀어지면서 프로세서(250)를 향해 감에 따라 온도가 증가하는 경계부를 나타낼 수 있다. 경계부(212)는 유동(216) 또는 속도 R을 사용하여 냉각 또는 감소시키는 것이 바람직한 온도 경계부를 나타낼 수 있다. 몇몇 경우에서, 열 경계층은 생성된 다음에 제트로부터 나오는 맥동 유동으로 "파괴"할 수 있다. 몇몇 경우에서, 합성 제트 디바이스는 또한 유동을 표면에 충돌시킴으로써(수직 또는 소정의 다른 각도로), 고온 표면에 평행하게 충돌시킴으로써, 그리고/또는 냉각이 필요한 영역으로 냉기를 "보냄으로써" 냉각을 증대시킬 수 있다.
도 3a 내지 도 5는 도 1a, 도 1b 및 도 2의 디바이스(100)로 나타낸 것과 같은 합성 제트 디바이스를 형성하기 위한 패키지 기판 형성 공정(예컨대, 패키지 기술)의 예들이다. 도 3a 내지 도 5의 형성 공정은 표준 패키지 기판 형성 공정과, 다음을 포함하거나 사용하는 것과 같은 도구, 즉 아지노모토 빌드업 필름(ABF: Ajinomoto build up film)과 같은 유전체 층들의 적층, 유전체 필름에 비아를 형성하기 위한 레이저 또는 기계식 드릴링, 드라이 필름 레지스트(DFR)의 적층 및 포토리소그래피 패터닝, 구리(Cu) 트레이스와 같은 전도성 트레이스(CT)의 도금, 및 기판 패널 또는 박리 가능한 코어 패널의 일면 또는 양면(예컨대, 상면 및 저면)에 전자 전도성 트레이스 층, 전자 전도성 비아 층, 및 유전체 재료 층을 형성하기 위한 그 밖의 다른 빌드업 층 및 표면 마무리 공정을 포함하거나 사용하는 것과 같은 도구를 포함한다. 기판은 전자 디바이스 패키지 또는 마이크로프로세서 패키지에 사용되는 기판일 수 있다.
예컨대, 도 3a 내지 도 3h는 합성 제트 디바이스를 형성하기 위한 패키지 기판 형성 공정의 한 예를 도시하고 있다. 도 3a 내지 도 3h는 다이-측부 오리피스(예컨대, 제트 디바이스 개구(116))를 갖는 패키지 기판 내에 합성 제트 디바이스를 만드는 데 사용될 수 있고 제트 디바이스의 일부(예컨대, 덮개(110) 등)로서 형성된 솔더 레지스트 덮개를 만드는 데 사용될 수 있는 공정을 포함한다.
도 3a는 제거 가능한 접착제 층(304)이 형성될 수 있는 상면 및 저면을 갖는 박리 가능한 코어(302)를 도시하고 있다. 몇몇 경우에서, 구리(또는 니켈 또는 금)와 같은 도체의 얇은 무전해 "시드" 층이 접착제에 또는 이 접착제 위에 형성된다. 코어(302), 접착제(304), 및 상기 시드 층은 컴퓨터 프로세서 패키지 디바이스 형성 기술분야에서 공지된 바와 같이 미리 제조된 패키지 기판 코어의 일부일 수 있다. 코어(302)는, 패키지 기판용 캐리어 보드를 형성하기 위한 것으로 알려진, 아지노모토 빌드업 필름(ABF), 유리 강화 에폭시 라미네이트 시트(예컨대, 난연제-FR4), 인쇄 회로 기판(PCB) 시트, 유기 유전체, 금속 또는 구리 시트 또는 층, 또는 그 밖의 다른 재료로 형성될 수 있다.
도체(320)의 층 또는 아일랜드(322)는, 예컨대 드라이 필름 레지스트(DFR) 패터닝 및 전도성 도금에 의해, 접착제(304)(또는 시드 층) 상에 형성될 수 있다. 도금은, 당해 기술분야에 공지된 바와 같이, 접착제(304)(또는 시드 층) 상에 형성된 DFR의 아일랜드들 사이에서 시드 층에 도체(320)를 전해 도금하는 것일 수 있다. 도체(320)는 금속일 수 있다. 몇몇 경우에서, 도체(320)는 구리, 니켈, 또는 금이다. 몇몇 경우에서, 도체(320)는 구리이다.
그 다음, 접착제(304)(또는 시드 층) 상에 절연체(310) 층이 형성될 수 있다. 절연체(310)는 당해 기술분야에 공지된 유전체 재료, 예컨대 아지노모토 빌드업 필름(ABF)의 층일 수 있다. 절연체(310)는 당해 기술분야에 공지된 ABF 적층 공정에 의해 형성될 수 있다.
그 다음, 개구들이 절연체(310)의 선택되거나 또는 사전결정된 위치에 예컨대 이산화탄소 레이저와 같은 당해 기술분야에 공지된 레이저를 사용하거나 또는 기계식 드릴을 사용하여 형성될 수 있다. 다음으로, 도체(구리, 또는 니켈, 또는 금 등)를, 개구 내로 전기 도금해서 지지부(130) 및 비아(324)와 같은 비아가 형성되도록 하고 그리고 절연체(310)의 선택되거나 또는 사전결정된 부분들 위에 전기 도금해서 트레이스(326) 및 멤브레인(120)이 형성되도록 한다. 예컨대, 도체(320)의 트레이스(326) 및 멤브레인(120)은 DFR 포토리소그래픽 패터닝 및 전도성 금속 도금(예컨대, 구리 도금)에 의해 형성될 수 있다. 몇몇 경우에서, 상기 트레이스 및 멤브레인은 도체가 도금될 수 있는 절연체(310) 상에 형성된 도체 또는 금속 무전해 시드 층 상에 형성된다.
몇몇 경우에서, 트레이스들(326)은 비아들(324) 상에 형성되고, 멤브레인(120)은 지지 비아들(130) 상에 그리고 지지 비아들(130) 사이에서 절연체(310) 위에 형성된다. 몇몇 경우에서, 도체(320)는 지지부(130), 전도성 비아들(324), 트레이스들(326), 및 진동 멤브레인(120)을 형성한다.
몇몇 경우에서, 절연체(310)는 15 내지 35 마이크로미터의 두께를 가질 수 있다. 몇몇 경우에서, 상기 두께는 25 마이크로미터일 수 있다. 절연체(310)의 두께는 공동(114)의 높이, 예컨대 높이 H2와 같을 수 있다. 멤브레인(120)은 이 멤브레인(120)의 상면이 제거 가능한 접착제(304) 위에서 높이 H1 + H2가 되도록 높이 H1을 가질 수 있다. 유사하게, 트레이스(326)는 접착제(304) 위에서 높이 H1 + H2에 있는 상면을 가질 수 있다.
도 3a 내지 도 3g는 코어(302)의 상측에 제 1 제트 디바이스(301)를 형성하면서 그리고 코어(302)의 저면에 제 2 미러 이미지 제트 디바이스(303)를 형성하면서 시작하는 기판 패키지 형성 공정을 도시한다. 예컨대, 선 L-L'은 코어를 그의 중심으로 가로질러 분할하여 선 L-L' 아래가 선 L-L' 위의 것의 미러 이미지가 되도록 한다. 이러한 패키징 기판 형성 기술 또는 공정을 이용함으로써 2개의 제트 디바이스가 동시에 형성되고, 따라서 이러한 제트 디바이스들을 형성하기는 형성 속도가 단일면 연마된 실리콘, 웨이퍼, 또는 칩 형성 공정을 이용하는 것에 비해 2 배가 된다. 예컨대, 도 3a 내지 도 3e와 관련하여 설명하는 패키징 공정은 2개의 제트 디바이스의 대부분을 단일 패키지 기판 상에 동시에(예컨대, 동일한 처리 공정 동안 또는 동일한 처리 공정을 이용하여) 형성한다. 도 3f 내지 도 3h와 관련하여 기술되는 것으로서 2개의 제트 디바이스의 나머지를 형성하기 위한 나머지 패키징 공정들은 분리된 기판 또는 디바이스(301 및 303) 상에서 동시에(예컨대, 동일한 처리 공정 동안 또는 동일한 처리 공정을 이용하여) 또는 상이한 시간에 실행될 수 있다.
도 3b는 기판 상에 제 2 절연체 층을 적층한 후의 도 3a의 기판을 도시하고 있다. 절연체 층(330)은 절연체(310) 표면, 도체(326) 표면, 및 멤브레인(120) 표면 상에 적층될 수 있다. 이러한 적층은 층(310)과 관련하여 기술된 것과 유사할 수 있다. 다음으로, 절연체(330)에 레이저 구멍들이 천공된다. 이 구멍들은 층(310)에 형성된 구멍과 관련하여 기술된 바와 같이 형성될 수 있다. 그 다음, 상기 구멍들은 비아(340)가 형성되도록 도체로 도금될 수 있다. 도금은 비아(324)를 형성하기 위한 도금과 관련하여 기술된 바와 같이 실행될 수 있다.
다음으로, 전도성 재료 층이 비아(340) 및 절연체(330)의 표면 상에 형성될 수 있다. 전도성 재료 층을 형성하기는 층(326, 120)을 형성하는 것과 관련한 설명과 유사할 수 있다. 이 층은 비아(340) 상의 아일랜드들(342); 멤브레인(120) 위의 층(330) 위의 아일랜드들(348)(예컨대, 지지부(130) 사이); 및 아일랜드들(342)과 아일랜드들(348) 사이의 얇은 도체 층들(346)을 포함하는 메쉬 층(344)으로 묘사될 수 있다. 따라서, 도체(320)는 비아들, 트레이스들, 및 메쉬 층(344)을 형성하도록 층(330)의 표면들에 형성될 수 있다. 도 3b에서, 메쉬 층(344)을 위한 시드 층으로서 사용되는 절연체 층(330)의 전체 상부 표면 상에 형성된 층(344)에 얇은 전도성 재료 층(346)이 있을 수 있다. 이 박층은 메쉬의 더 두꺼운 부분들(342와 348) 사이의 층(346)으로서 식별된다.
도 3c는 제트 디바이스의 상부 공동(예컨대, 공동(118))을 에칭하기 위한 하드 마스크를 형성하기 위해서 박층(346)을 패터닝한 후의 도 3b의 기판을 도시하고 있다. 도 3c는 제트의 상부 공동(예컨대, 공동(118))을 에칭하기 위한 하드 마스크를 생성하기 위해 층(346)을 (예컨대, DFR 적층, DFR을 패터닝 하기 위한 리소그래피, 및 층(346)을 패터닝 하기 위한 습식 에칭 공정을 이용하여) 패터닝 한 후의 기판(300)을 도시하고 있다. 도 3c는 메쉬 아일랜들(348) 사이에서 절연체 층(330)의 상면까지 개구들(350)을 노출시키는 패터닝을 도시하고 있다. 개구들(350)은 층(346)이 아일랜드들(342와 348) 사이와 아일랜드들(348) 사이에서 멤브레인(120) 위의 층(330) 위(예컨대, 지지부들(130) 사이)에서 제거된 곳이다. 층(346)을 패터닝 하는 데 사용되는 이러한 습식 에칭은 선택적으로 전도성 재료(320)는 제거하지만 절연 재료(310)는 제거하지 않도록 한 것일 수 있다.
층(346) 상부의 DFR 적층 및 리소그래피를 이용한 이에 대한 패터닝은 제트 디바이스의 상부 공동이 될 것의 외경부(D4)에 인접해서 그 외측에 있는 위치들(352)에 있는 박층(346)을 보호할 수 있다. 몇몇 경우에서, 메쉬 층(344) 내의 층(346)의 에칭은, 부식액에 (예컨대, 위치들(352)이 DFR에 의해 보호되거나 마스킹 되는 동안) 노출되는 박층(346)을 제거하도록 하되 아일랜드들(348)의 두께를 모두 제거하지 않도록 하거나 아니면 아일랜드들(348)의 선택되거나 사전결정된 두께만을 제거하도록 하기 위한 선택되거나 또는 사전결정된 시간 길이 동안의 습식 에칭을 포함할 수 있다. 위치들(352)은 제트 디바이스의 공동(예컨대, 공동(118))을 생성하는 데 사용되는 후속하는 절연체 에칭 공정으로부터 제트 디바이스의 일부가 아닐 수 있는 절연체(330)의 부분들을 보호하는 데 사용될 수 있다.
도 3d는 상부 공동(318)을 형성하도록 멤브레인(120) 위의 절연체 층(330)의 일부를 에칭한 후의 도 3c의 기판을 도시하고 있다. 몇몇 경우에서, 공동(318)은 도 1의 공동(118)을 나타낸다. 몇몇 경우에서, 비아들(340)과 아일랜드들(342)은 도 1과 관련하여 설명된 것과 같은 지지부(140)를 나타낸다. 몇몇 경우에서, 아일랜드들(342), 비아들(340), 아일랜드들(326), 비아들(324), 및 아일랜드들(322)은 도 1과 관련하여 설명된 것과 같은 지지부(140)를 나타낸다. 이 에칭은 선택적으로 절연체 재료(310)는 제거하지만 전도성 재료(320)는 제거하지 않도록 한 것일 수 있다.
에칭(360)은, 공동(318)으로부터 층(330)은 제거하도록 하되 층(330)이 메쉬(344)의 박층(346)에 의해 위치들(352)에서 보호되는 곳과 같은 곳인 아일랜드들(348)의 외측으로는 층(330)을 제거하지 않도록 도체의 아일랜드들(348) 사이의 개구들(350)을 통한 에칭일 수 있다. 몇몇 경우에서, 에칭(360)은 등방성 에칭일 수 있다. 에칭은, 예컨대 공동(318)으로부터 층(330)은 제거하도록 하되 절연체의 층(310)을 제거하기에는 충분히 길지 않게 선택되거나 사전결정된 시간 길이 동안 에칭함으로써 절연체의 층(330)은 제거하지만 층(310)은 제거하지 않을 수 있다. 몇몇 경우에서, 에칭(360)은 층(330)의 재료를 제거하기 위한(예컨대, 절연 재료 또는 ABF를 제거하기 위한) 탄소 테트라플루오로 메탄(CF4), 황 헥사플루오라이드(SF6), 삼불화 질소(NF3), 또는 그 밖의 다른 공지의 부식액 또는 에칭액의 플라즈마 에칭이다.
도 3e는 솔더 레지스트 재료의 층(370)을 형성하는 단계; 및 층의 솔더 레지스트를 패터닝 해서 제트 디바이스의 덮개(110) 및 개구(116)를 형성하는 단계에 이어, 예컨대 습식 에칭을 사용하여 박층(346)의 나머지 부분을 제거한 후의 도 3d의 패키지 기판을 도시하고 있다. 도 3e는 절연성 유기 재료, 적층 재료, 감광성 재료, 또는 그 밖의 다른 공지된 솔더 레지스트 재료 등과 같은 솔더 레지스트(370)를 도시하고 있다. 솔더 레지스트(370)는 본원에 기술된 것과 같은 기판 패키지 형성 공정 중에 형성된 절연체 재료일 수 있다. 솔더 레지스트(370)는 당해 기술분야에 공지된 패터닝 및 현상에 의해 레지스트(370)를 관통해서 형성된 개구(372, 116)를 포함할 수 있다. 이 현상 공정은 노광되거나 리소그래피 공정을 통해 노광으로부터 마스킹 되는 지정된 위치(예컨대, 개구(116, 372))에 있는 레지스트(370)를 포지티브 또는 네거티브 톤 레지스트가 사용되는지 여부에 따라, 나머지 위치들에 있는 층(370)은 본래대로 유지하면서, 선택적으로 제거하는 것일 수 있다. 또한, 현상 공정은 절연체 재료(310) 아니면 도체(320)를 선택적으로 제거하지 않도록 선택될 수 있다. 레지스트(370)는 5 내지 50 마이크로미터일 수 있는 높이 H5를 가질 수 있다.
도 3e는 상부 제트 디바이스(301) 및 하부의 제 2 제트 디바이스(303)를 갖는 기판(300)을 도시하고 있다. 도 3a와 관련하여, 그리고 도 3a 내지 도 3e와 관련하여 설명된 바와 같이, 2개의 제트 디바이스는 단일 패키지 기판 상에 동시에(예컨대, 동일 또는 후속 처리 공정 동안 또는 그 공정을 이용하여) 형성된다.
도 3f는, 디바이스들(301 및 303)을 탈패널 하고; 디바이스(301)를 플리핑 하고; 하부 공동(114)이 존재할 영역 밖의 층(310)의 노출된 표면(도 3f에서 상면) 상에 하드 마스크를 (예컨대, 도시되지 않은, 도체 또는 구리의 얇은 층을 사용하여) 패터닝 및 형성하고; 공동(114)을 형성하기 위해 층(310)을 제거하기 위한 ABF 에칭을 하고; 그리고 최종적으로 층(310)의 표면으로부터 하드 마스크를 (예컨대, 습식 에칭 공정을 이용하여) 제거한 후의 도 3e의 기판을 도시하고 있다. 이러한 전체 공정 시퀀스 동안, 솔더 레지스트 층(370)은 어떠한 에칭도 시작되기 전에 질화 실리콘(SiN)과 같은 패시베이션 층으로 코팅함으로써 바람직하지 않은 에칭으로부터 보호될 수 있고, 이 패시베이션 층은 전술한 공정 흐름 시퀀스가 종료될 때에 최종적으로 제거된다. 몇몇 경우에서, 도 3f는 디바이스들(301, 303)을 분리하고, 지지부들(130) 사이의 층(310)의 일부를 제거하기 위한 에칭을 한 후의 도 3e의 기판을 도시하고 있다. 도 3f는 절연체(310)와 도체(322)와 지지부(130)의 저면들로부터 박리 가능한 코어(302) 및 제거 가능한 접착제(304)를 제거한 후의 제트 디바이스(301)를 도시하고 있다. 이 분리 공정은 공동(114)을 형성하기 위해 층(310)을 제거하기 위한 에칭을 한 후에 제거될, 층(370)의 상면 상의 보호 패시베이션 층(예컨대, 도시되지 않은 SiN)을 먼저 형성하는 단계를 포함할 수 있다. 코어(302)와 접착제(304) 제거하기는 당해 기술분야에 공지된 바와 같이 패키지 형성 공정 중에 행해질 수 있다.
도 3f 내지 도 3g의 디바이스(301)와 관련하여 기술된 공정은 또한 도 3e의 기판으로부터 제 2 제트 디바이스를 생성하기 위해 디바이스(303) 상에서도 수행될 수 있다는 것을 알 수 있다.
디바이스(301)의 바닥(도 3f에서 상면)은 이어서, 에칭(374) 중에 하부 공동(114) 외측에 있거나 이 하부 공동으로부터 멀리 떨어진(예컨대, 직경부(D1) 외측) 층(310)을 보호하기 위해, 하부 공동(114)이 존재하게 될 영역 밖의 층(310)의 노출된 표면 위로 형성될 수 있는 하드 마스크(예컨대, 도시되지 않은, 도체 또는 구리의 무전해 박층)로 덮일 수 있다.
그 다음, 에칭(374)에 의해, 지지부(130) 사이의, 또는 직경부(D1)(또한 도 1을 참조) 내의 모든 절연체(310)는 제거될 수 있지만, 지지부(130)가 존재하지 않는 곳의 외측의 층(310)은 하드 마스크(예컨대, 도시되지 않은, 도체 또는 구리의 무전해 박층)에 의해 그 층(310) 부분이 보호됨으로 인해 제거되지 않는다. 에칭(374)은 ABF 물질을 제거하기 위한, 예컨대 공동(114)을 형성하기 위해 층(310)을 제거하기 위한, 플라즈마 에칭일 수 있다. 에칭(374)은 에칭(360)과 유사한 에칭이거나 그와 유사한 부식제를 사용할 수 있다. 이 에칭은 선택적으로 절연체 재료(310)는 제거하지만 도체(320)는 제거하지 않도록 한 것일 수 있다.
에칭(374) 후에, 도 3f에 도시된 바와 같이 절연체(310)를 노출시키기 위해 지지부(130) 외측(예컨대, 직경부(D1) 외측)의 임의의 잔류 하드 마스크(예컨대, 도시되지 않은, 도체 또는 구리의 무전해 박층)가 제거되거나 에칭될 수 있다. 무전해 하드 마스크를 제거하는 공정은 잔류 층(310)의 표면 위에 있고 그 잔류 층을 보호하고 있는 무전해 하드 마스크를 도 3f에 있어서의 층(310)의 상부로부터 습식 에칭하는 공정을 포함할 수 있다. 상기 하드 마스크 에칭 공정 후에는, 공동(114)을 형성하는 데 사용되는 공정 흐름 시퀀스 동안 덮개를 보호하기 위해 덮개(110) 위에 형성된 보호 패시베이션 층(예컨대, SiN)을 제거하기 위해 또 다른 습식 또는 건식 에칭이 실행될 수 있다.
도 3g는 지지부(130)의 표면에 또는 그 표면 위에 자석(150)을 부착 또는 형성한 후의 도 3f의 기판을 도시하고 있다. 도 3g는 지지부(130)의 표면에 또는 그 표면 위에 부착된 자석(150)을 갖는 디바이스(301)를 도시하고 있다. 몇몇 경우에서, 이 부착물은 도 1a 내지 도 1b와 관련하여 설명한 바와 같다.
도 3g에서, 자석(예컨대, 자석(150))은 패키지 기판의 보드 측에 부착될 수 있다. 이것은 자석 두께(예컨대, 높이 H3)가 볼 그리드 어레이(BGA)의 붕괴 후 높이보다 작거나 그 미만이 되도록 선택되거나 사전에 결정될 수 있기 때문에 가능하다. 즉, 자석의 높이는 패키지 기판(예컨대, 기판(210))을 보드(예컨대, 보드(270)) 상에 표면 실장할 BGA에 사용되는 솔더 볼(solder ball)의 높이보다 낮을 수 있다. 몇몇 경우에서, 자석의 높이(예컨대, 자석(150)의 H3)는 200 마이크로미터이거나, 또는 100 마이크로미터 내지 300 마이크로미터일 수 있다. 이러한 자석들은 패키지 기판 형성 공정의 픽 앤 플레이스(pick and place) 정밀 조립 툴 또는 칩 캡 슈터 툴을 사용하여 패키지 기판(예컨대, 기판(210) 또는 디바이스(301))에 조립될 수 있다. 몇몇 경우에서, 자석은 자석 및/또는 지지부(130)의 표면에 도포되는 에폭시 또는 접착제를 사용하여 부착시킬 수 있다. 몇몇 경우에서, 캡 슈터는, 금속화된 에지를 갖는 자석을 기판의 표면으로 발사하고 솔더가 자석을 기판(예컨대, 지지부(130))에 부착시킬 수 있도록 하기 위한 솔더 재유동 공정을 실행하는 디바이스이다. 솔더는 자석이 지지부(130) 또는 멤브레인(120)으로부터 전기적으로 격리되도록 지지부(130)에 전기적으로 연결되지 않은 (더미) 범프에 부착될 수 있다.
도 3g는 직경 D2를 갖는 개구(116)를 구비한 덮개(110); 직경 D4를 갖는 상부 공동(318); 직경 D1을 갖는 하부 공동(114); 하부 지지부(130)와 상부 지지부(340); 및 하부 지지부(130)에 부착되어 이 하부 지지부 상에 형성된 진동 멤브레인(120)을 구비한 제트 디바이스(301)를 도시하고 있다. 몇몇 경우에서, 상부 지지부는 비아들(324, 340) 및 아일랜드들(326)을 포함할 수 있다. 몇몇 경우에서, 상부 지지부는 또한 아일랜드들(342, 348)을 포함할 수 있다.
도 3g의 디바이스(301)는 도 1에 도시된 디바이스(100)와 정확히 동일하게 보이지 않는다는 것을 알 수 있다. 몇몇 경우에 있어서, 디바이스(301)에서, 덮개(110)는, 도 1의 디바이스(100)의 지지부(140)와 관련하여 도시된 바와 같이, 멤브레인(120) 상에 형성되지 않거나 또는 이 멤브레인과 접촉하지 않는 상부 지지부(예컨대, 아일랜드(342, 348)) 상에 형성될 수 있다. 대신에, 디바이스(301)에서, 덮개(110)는, 예컨대 지지부(130) 및 멤브레인(120)이 코어(302) 상에 형성되는 곳이 아닌 다른 위치들에서 비아들(324) 위에 형성됨으로써, 상부 지지부 상에 형성될 수 있다. 그러나, 디바이스(100)와 관련하여 위에서 설명한 개념은 디바이스(301)의 대응하는 부분들에도 적용된다는 것을 알 수 있다. 또한, 공동(118)에 대한 상기 설명은 공동(318)에도 적용될 수 있다. 또한, 지지부(140)에 대한 상기 설명은 지지부(340)에도 적용될 수 있다. 몇몇 경우에서, 공동(118) 및 지지부(140)의 직경, 높이, 및 체적 등에 대한 선택 또는 사전 결정과 관련한 상기 설명은 또한 공동(318) 및 지지부(340)에 대해서도 사용되거나 적용될 수 있다. 그러나, 디바이스(100) 및 유량 R 등에 대해 설명된 개념은 공동(118) 및 지지부(140)를 대신하는 공동(318) 및 지지부(340)에 기초하여 선택되거나 사전에 결정될 수 있다.
도 3h는 레지스트(370)를 통해 덮개(110)에 인접한 개구들(372) 내에 솔더 범프(solder bump)를 형성한 후의 도 3g의 디바이스를 도시하고 있다. 범프(375)는 주석, 금, 니켈, 및 솔더 범프를 형성하기 위해 알려진 그 밖의 다른 다양한 재료 등의 다양한 도체로 형성될 수 있다. 범프(375)는 플립 칩 범프 어레이의 일부일 수 있다. 범프(375)는 디바이스(301)의 다이측면(376)일 수 있고, 디바이스(301) 또는 디바이스(301)를 수용하는 기판(예컨대, 기판(210))을 프로세서(예컨대, 프로세서(250))에 부착하는 데 사용될 수 있다. 몇몇 경우에서, 범프(375)는 접점(224)을 나타내고 그리고/또는 도 2에 도시된 바와 같다. 도 3h는 또한 보드(예컨대, 보드(270))가 그 위에 또는 그를 향해서 부착되는 디바이스의 한 측면으로서의 디바이스(301)의 보드측면(378)도 도시하고 있다. 몇몇 경우에서, 보드측면(378)은 예컨대 접점(예컨대, 접점(228 및/또는 226))을 통해 보드와 접촉하거나 보드에 부착된다. 다른 경우들에서, 디바이스(301)는 도 2의 기판(210) 내에 위치된 디바이스(100)를 위해 도시된 바와 같이 기판 내에 위치된다. 몇몇 경우에서, 범프(375)는 존재할 수도 있고 존재하지 않을 수도 있다.
도 4a 내지 도 4e는 합성 제트 디바이스를 형성하기 위한 패키지 기판 형성 공정의 제 2 예를 도시하고 있다. 도 4a 내지 도 4e는 도 3a의 기판에서 계속되거나 혹은 그 기판을 사용하는 제 2 예를 도시하고 있다. 도 4a 내지 도 4e는 제트 디바이스의 일부로서 조립된 개별 덮개 내에 형성된 다이 측 오리피스(예컨대, 제트 디바이스 상에 형성되거나 적층되는 것과는 반대로 제트 디바이스에 개별적으로 부착된 개별 덮개(410)에 형성된 제트 디바이스 개구(416))를 갖는 패키지 기판 내에 합성 제트 디바이스를 만드는 데 사용될 수 있는 공정을 보여줄 수 있다.
도 4a 내지 도 4e에 있어서, 도 3b 내지 도 3g와 비교하면, 덮개를 관통한 개구는 여기서는 다이 측에 조립된 개별 덮개 내에 있고, 메쉬(344)의 아일랜드(348) 및 박층(346)은 제거되어 열린 "창"(450)으로 대체되고, 상부 공동(418)은 솔더 레지스트 적층(449)이 발생한 후에 생성될 수 있다. 이는 도 3e 내지 도 3h의 메쉬(344) 상부의 솔더 레지스트 적층(370)이 상당한 메쉬(344) 변형을 일으키는 것으로 밝혀지면 유리할 수 있다. 또한, 도 3e 내지 도 3h의 메시를 개방 창(450)으로 대체함으로써, 상부 지지부(340)의 내부로부터 하부의 ABF 층(330)을 에칭하는 도 4b의 에칭(460)은 도 3d의 에칭(360)보다 더 빠른 속도로 일어날 것으로 예상된다.
도 4a 내지 도 4b는 코어(302)의 상측에 제 1 제트 디바이스(401)를 형성할 수 있고 기판(300)의 코어(302)의 저면에 제 2 미러 이미지 제트 디바이스(403)를 형성할 수 있는 기판 패키지 형성 공정을 도시하고 있다. 이는, 제트 디바이스(301, 303)를, 예컨대 이러한 패키징 기판 형성 기술, 또는 2개의 제트 디바이스가 동시에 형성되고 그에 따라 단일 측면 폴리싱된 실리콘, 웨이퍼 또는 칩 형성 공정을 이용하는 것에 비해 2 배가 되는 형성 속도로 제트 디바이스들을 형성하는 공정 이용하여, 코어(302)의 상측 및 하측에 형성하는 도 3a 내지 도 3g와 관련하여 언급된 것과 유사한 이점을 제공할 수 있다. 예컨대, 도 4a 내지 도 4b와 관련하여 설명하는 패키징 공정은 2개의 제트 디바이스의 대부분을 단일 패키지 기판 상에 동시에(예컨대, 동일 또는 후속한 처리 공정 동안 또는 그 공정을 이용하여) 형성한다. 도 4c 내지 도 4e와 관련하여 기술되는 것으로서 2개의 제트 디바이스의 나머지를 형성하기 위한 나머지 패키징 공정들은 분리된 기판 또는 디바이스(401 및 403) 상에서 동시에(예컨대, 동일 또는 후속한 처리 공정 동안 또는 그 공정을 이용하여) 또는 상이한 시간에 실행될 수 있다.
도 4a는 상부 공동(418)을 형성하기 위한 에칭을 위한 하드 마스크를 생성하기 위해 증착 및 패터닝 한 후의 도 3a의 기판을 도시하고 있다. 도 4a는 얇은 하드 마스크 층(예컨대, 무전해 도금 도체 또는 금속, 예 구리)을 증착하고 그 층을 DFR을 사용하여 패터닝 하여 상부 공동(418)을 형성하기 위한 에칭을 위한 하드 마스크가 생성되도록 한 후의 도 3a의 기판을 보여줄 수 있다. 도 4a는 기판(300) 상에 제 2 절연체 층(330)을 적층하고, 그 층(330)에 구멍들을 뚫고, 이 구멍들을 도 3b와 관련하여 설명된 바와 같이 도체로 도금하여 비아들(340)이 형성되도록 한 후의 도 3a의 기판을 보여줄 수 있다.
다음으로, 전도성 재료 층이 비아(340) 및 절연체(330)의 표면 상에 형성되어 아일랜드들(342)이 형성될 수 있다. 전도성 재료 층 형성하기는 메쉬(344)의 아일랜드(348) 및 박층(346)이 제거되고 열린 "창"(450)으로 대체된다는 점을 제외하고는 도 3b의 층(342) 형성에 대한 설명과 유사할 수 있다.
다음으로, 비아(340) 상에 형성될 수 있는 전도성 재료 층 상에 솔더 레지스트(449)가 형성될 수 있다. 레지스트(449)는 솔더 레지스트(370)와 관련하여 설명된 것과 같이 기판 패키지 형성 공정 중에 형성된 재료일 수 있다. 솔더 레지스트(449)는 층(370)과 관련하여 설명된 것과 같은 그리고/또는 당해 기술분야에 공지된 것과 같은 패터닝 및 현상에 의해 레지스트(449)를 관통해서 형성된 개구(472, 450)를 포함할 수 있다. 패터닝 및 현상은 다이 부착을 위해 사용되는 덮개(410) 또는 솔더 레지스트(375)가 추후에 추가될 위치를 열어 놓기 위한 감광성 솔더 레지스트의 패터닝을 포함할 수 있다. 솔더 레지스트(449)는 H4의 일부인 높이를 가질 수 있다.
그 다음, 얇은 하드 마스크 층(446)이, 예컨대 무전해 도금; 또는 도금 및 그에 이어 개구(450)로부터 상기 얇은 층을 에칭하는 것에 의해, 층(449)의 나머지 부분 위에(그리고 선택적으로는 개구(472) 내의 아일랜드(342)에) 형성될 수 있다. 이 마스크(446)는 상부 공동(418)이 형성되도록 개구(450) 아래의 층(330)을 제거하기 위해 개구(450)를 또는 개구를 통해 에칭하기 위한 하드 마스크를 생성하기 위해 무전해 증착 및 DFR을 사용한 패터닝에 의해 형성된 도체(320)의 박층(예컨대, 구리 박층)일 수 있다.
도 4b는 상부 공동(418)을 형성하도록 멤브레인(120) 위의 절연체 층(330)의 일부를 에칭한 후의 도 4a의 기판을 도시하고 있다. 몇몇 경우에서, 공동(418)은 도 1a 내지 도 1b의 공동(118)을 나타낸다. 몇몇 경우에서, 비아들(340)과 아일랜드들(342)은 도 1a 내지 도 1b와 관련하여 설명된 것과 같은 지지부(140)를 나타낸다. 몇몇 경우에서, 아일랜드들(342), 비아들(340), 아일랜드들(326), 비아들(324), 및 아일랜드들(322)은 도 1a 내지 도 1b와 관련하여 설명된 것과 같은 지지부(140)를 나타낸다.
에칭(460)은, 공동(418)으로부터 층(330)은 제거하도록 하되 층(330)이 아일랜드들(448)에 의해 보호되는 곳과 같은 곳인 아일랜드들(342)의 내측면(448)의 외측으로는 층(330)을 제거하지 않도록 도체의 아일랜드들(342) 사이의 개구들(450)을 통한 에칭일 수 있다. 몇몇 경우에서, 에칭(460)은 선택되거나 또는 사전결정된 시간 길이 동안의 에칭일 수 있다. 몇몇 경우에서, 에칭(460)은 등방성 에칭일 수 있다. 이 에칭은 선택적으로 절연체 재료(330)는 제거하지만 도체(320)는 제거하지 않도록 한 것일 수 있다. 몇몇 경우에서, 에칭(460)은 에칭(360)과 관련하여 설명된 에칭 화학제를 사용한다. 마스크(446)는 박층(346) 제거와 관련하여 설명된 바와 같이 습식 에칭 공정을 사용하여 층(330)을 에칭한 후에 제거될 수 있다.
솔더 레지스트 적층(449)이 발생한 후의 상부 공동(418)을 생성은 도 3e 내지 도 3h의 메쉬(344) 상부의 솔더 레지스트 적층(370)이 상당한 메쉬(344) 변형을 일으키는 것으로 밝혀지면 유리할 수 있다. 또한, 도 3e 내지 도 3h의 메시를 개방 창(450)으로 대체함으로써, 상부 지지부(440)의 내부로부터 하부의 ABF 층(330)을 에칭하는 도 4b의 에칭(460)은 도 3d의 에칭(360)보다 더 빠른 속도로 일어날 것으로 예상된다.
도 4c는 솔더 레지스트 층(449)의 노출된 표면을 (예컨대, 그 표면 위에 SiN의 박층(452)을 증착시킴으로써) 패시베이션 하고; 디바이스(401, 403)를 탈패널 하고; 디바이스(401)를 플리핑하여, 공동(114)이 존재하게 될 영역 밖의 디바이스(401)의 바닥(도 4c에서 상측)에 하드 마스크(462)(예컨대, 무전해 도금된 도체 또는 구리의 박층)를 패터닝하여 형성한 후의 도 4b의 기판을 도시하고 있다. 몇몇 경우에서, 도 4c는 디바이스(401, 403)를 분리한 후의 도 4b의 기판을 보여준다. 도 4c는 도 3f와 관련하여 설명된 바와 같이 절연체(310)와 도체(322)와 지지부(130)의 저면들로부터 박리 가능한 코어(302) 및 제거 가능한 접착제(304)를 제거한 후의 제트 디바이스(401)를 보여주고 있다.
도 4c 내지 도 4f의 디바이스(401)와 관련하여 기술된 공정은 또한 도 4 b의 기판으로부터 제 2 제트 디바이스를 생성하기 위해 디바이스(403) 상에서도 수행될 수 있다는 것을 알 수 있다.
디바이스(401)의 바닥(도 4c에서 상측)은 이어서 패터닝될 수 있고, 에칭(474) 중에 하부 공동(114) 외측에 있거나 이 하부 공동으로부터 멀리 떨어진(예컨대, 직경부(D1) 외측) 층(310)을 보호하기 위해, 공동(114)이 존재하게 될 영역 밖의 층(310)의 노출된 표면 위에 무전해 하드 마스크(462)가 형성될 수 있다.
도 4d는 지지부들(130) 사이의 층(310)의 일부를 제거하기 위한 에칭을 한 후의 도 4c의 기판을 보여주고 있다. 도 4d는 공동(114)을 형성하기 위해 층(310)을 제거하기 위한 ABF 에칭; 습식 에칭 공정에 의한 무전해 하드 마스크(462)(예컨대, 도체 또는 구리의 박층) 제거; 및 디바이스(401)의 표면으로부터 패시베이션 층(452)을 제거하기 위한 최종 에칭 공정을 포함할 수 있다.
에칭(474)에 의해, 지지부(130) 사이의, 또는 직경부(D1)(또한 도 1a 내지 도 1b를 참조) 내의 모든 절연체(310)는 제거될 수 있지만, 지지부(130)가 존재하지 않는 곳의 외측의 층(310)은 무전해 하드 마스크(462)에 의해 그 층(310) 부분이 보호됨으로 인해 제거되지 않는다. 에칭(474)은 공동(114)을 형성하기 위해 층(310)을 제거하기 위한 ABF 에칭일 수 있다. 이 에칭은 선택적으로 절연체 재료(310)는 제거하지만 도체(320)는 제거하지 않도록 한 것일 수 있다. 에칭(474)은 에칭(360)과 유사한 에칭이거나 그와 유사한 부식제를 사용할 수 있다.
에칭(474) 후에, 도 4d에 도시된 바와 같이 절연체(310)를 노출시키기 위해 지지부(130) 외측(예컨대, 직경부(D1) 외측)의 임의의 잔류 무전해 하드 마스크(462)가 제거될 수 있다. 무전해 하드 마스크 제거는 디바이스(401)의 표면으로부터 무전해 하드 마스크를 제거하기 위한 무전해 하드 마스크의 습식 에칭을 포함할 수 있다. 그 에칭 후에, 디바이스(401)의 표면에 형성된 패시베이션 층(452)을 제거하기 위한 또 다른 에칭 공정(예컨대, SiN을 공격하는 에칭)이 실행될 수 있다.
도 4e는 자석(150)을 지지부(130)의 표면에 또는 그 표면 상에 부착하고, 층(449)의 개구들(472) 내에 솔더 범프를 형성하고, 덮개(410)를 층(449)의 표면에 부착한 후의 도 4d의 기판을 보여주고 있다. 도 4e는 지지부(130)의 표면에 또는 그 표면 위에 부착된 자석(150)을 갖는 디바이스(401)를 보여주고 있다.
도 4e에서, 자석(예컨대, 자석(150))은 패키지 기판의 보드 측에 부착될 수 있다. 이것은 도 3g에서의 자석(150) 장착과 유사할 수 있다. 자석(150) 부착 후, 솔더 범프(375)가 레지스트(449)를 통해 덮개(410)에 인접한 개구들(472) 안에 형성될 수 있다. 범프(375)는 도 3h의 범프(375)와 관련하여 설명된 것과 유사한 재료일 수 있고 또한 그와 유사한 다이 또는 프로세서에 부착될 수 있다.
도 4e에서, 덮개(410)는 패키지 기판의 다이 측에 부착될 수 있다. 이는 범프(375)를 형성하기 전 또는 후에 행해질 수 있다. 몇몇 경우에서, 덮개의 높이(예컨대, H5)는 200 마이크로미터이거나, 또는 100 마이크로미터 내지 500 마이크로미터일 수 있다. 이러한 부착은, 패키지 기판 형성 공정의 픽 앤 플레이스 정밀 조립 툴 또는 칩 캡 슈터 툴을 사용하여 덮개를 패키지 기판(예컨대, 기판(210) 또는 디바이스(401))에 조립하기를 포함할 수 있다. 몇몇 경우에서, 덮개는 덮개 및/또는 기판의 표면(예컨대, 층(449))에 도포되는 에폭시 또는 접착제를 사용하여 부착시킬 수 있다. 몇몇 경우에서, 캡 슈터는, 금속화된 에지를 갖는 덮개를 기판의 표면으로 발사하고 솔더가 덮개를 기판(예컨대, 층(449))에 부착시킬 수 있도록 하기 위한 솔더 재유동 공정을 실행하는 디바이스이다. 솔더는 덮개가 멤브레인(120)으로부터 전기적으로 격리되도록 멤브레인(120)에 전기적으로 연결되지 않은 (더미) 범프에 부착될 수 있다.
도 4e는 직경 D2를 갖는 개구(416)를 구비한 덮개(410); 직경 D41을 갖는 상부 공동(418); 직경 D1을 갖는 하부 공동(114); 하부 지지부(130)와 상부 지지부(340); 및 하부 지지부(130)에 부착되어 이 하부 지지부 상에 형성된 진동 멤브레인(120)을 구비한 제트 디바이스(401)를 보여주고 있다. 몇몇 경우에서, 상부 지지부는 비아들(324, 340), 아일랜드들(326, 342), 및 층(449)을 포함할 수 있다. 몇몇 경우에서, 상부 지지부는 층(330)과, 아일랜드(342)와, 예컨대 멤브레인(120)의 상면에 부착된 상부 지지부가 될, 층(449)을 포함할 수 있다.
도 4e의 디바이스(401)는 도 1a 내지 도 1b에 도시된 디바이스(100)와 정확히 동일하게 보이지 않는다는 것을 알 수 있다. 몇몇 경우에 있어서, 디바이스(401)에서, 덮개(410)는, 도 1a 내지 도 1b의 디바이스(100)의 지지부(140)와 관련하여 도시된 바와 같이, 멤브레인(120) 상에 형성되지 않거나 또는 이 멤브레인과 접촉하지 않는 상부 지지부(예컨대, 층(449)) 상에 형성될 수 있다. 대신에, 디바이스(401)에서, 덮개(410)는, 지지부(130) 및 멤브레인(120)이 코어(302) 상에 형성되는 곳이 아닌 다른 위치들에서, 형성되어 있는 층(449) 및 비아들(324) 위에 형성될 수 있다. 그러나, 디바이스(100)와 관련하여 위에서 설명한 개념은 디바이스(401)의 대응하는 부분들에도 적용된다는 것을 알 수 있다. 또한, 공동(118)에 대한 상기 설명은 공동(418)에도 적용될 수 있다. 또한, 지지부(140)에 대한 상기 설명은 지지부(340)에도 적용될 수 있다. 몇몇 경우에서, 공동(118) 및 지지부(140)의 직경 및 높이 등에 대한 선택 또는 사전 결정과 관련한 상기 설명은 또한 공동(418) 및 지지부(340)에 대해서도 사용되거나 적용될 수 있다. 그러나, 디바이스(100) 및 유량 R 등에 대해 설명된 개념은 공동(118) 및 지지부(140)를 대신하는 공동(418) 및 지지부(340)에 기초하여 선택되거나 사전에 결정될 수 있다.
도 4a 내지 도 4e에 있어서, 도 3b 내지 도 3g와 비교하면, 덮개를 관통한 개구는 여기서는 디바이스(401)의 다이 측 상에 조립되거나 부착된 별개의 덮개를 관통할 수 있다.
도 5는 합성 제트 디바이스를 형성하기 위한 패키지 기판 형성 공정의 제 3 예를 도시하고 있다. 도 5는 도 4d의 기판에서 계속되거나 혹은 그 기판을 사용하는 제 3 예를 보여주고 있다. 도 5는 제트 디바이스의 일부로서 조립된 개별 덮개 내에 형성된 보드 측(378) 오리피스(예컨대, 개별 덮개(510)에 형성된 제트 디바이스 개구(516))를 갖는 패키지 기판 내에 합성 제트 디바이스를 만드는 데 사용될 수 있는 공정을 보여줄 수 있다.
도 5에 있어서, 도 4a 내지 도 4e와 비교하면, 덮개를 관통한 개구는 여기서는 보드측면(378) 상에 조립된 개별 덮개 내에 있을 수 있고, 자석은 패키지 기판의 다이측면(376) 상에 있을 수 있다. 개별 덮개 부착은 도 4a 내지 도 4e와 관련하여 설명된 바와 같이 도 3e 내지 도 3h에 비해 유리할 수 있다. 이 구성에서, 덮개 두께 H5는 패키지 기판(예컨대, 기판(210))을 보드(예컨대, 보드(270))에 부착하는 데 사용되는 BGA 볼(도시되지 않음)의 높이보다 낮게 선택되어야 한다. 또한, 오리피스(예컨대, 개구(516))를 통한 환경과의 공기 교환이 이루어질 수 있게 하기 위해 보드(예컨대, 보드(270))에 구멍이 필요할 수 있다.
도 5는 덮개(510)를 지지부(130)의 표면에 부착하고, 층(449)의 개구들 내에 솔더 범프를 형성하고, 자석(550)을 층(449)의 표면에 또는 표면 위에 부착한 후의 도 4d의 제트 디바이스를 보여주고 있다. 도 5에 있어서, 도 4e와 비교하면, 자석 및 덮개가 부착된 디바이스(401)의 측면(예컨대, 측면(376, 378))은 반대일 수 있다.
도 5는 보드측면(378) 상의 지지부(130)의 표면에 또는 표면 위에 부착된 덮개(510)를 갖는 디바이스(501)를 보여주고 있다. 덮개(510)는 덮개(410)와 동일한 재료 및 두께일 수 있고(그리고 동일한 방식으로 형성될 수 있고), 공동(114)을 위해 설계된 개구 직경 D2를 가질 수 있다. 도 4e에서 덮개(410)를 층(449)에 부착하는 것과 관련하여 설명된 바와 같이, 덮개(510)는 지지부(130)의 표면에 부착될 수 있다. 이 경우, 도 1의 공동(114)은 여기서는 도 5의 공동(414)이며, 이 공동(예컨대, 도 1의 공동(114) 참조)을 위한 선택 및 사전 결정은 도 5의 공동(414)에 적용된다.
도 5에서, 자석(550)은 패키지 기판의 다이측면(376)에 부착될 수 있다. 도 5의 자석(550)은 도 4의 자석(150)과 동일한 재료 및 두께일 수 있고(그리고 동일한 방식으로 형성될 수 있고), 공동(414)을 위해 설계된 직경 크기를 가질 수 있다. 자석(550)은 도 3g의 지지부(130) 상에 자석(150)을 부착하는 것과 관련하여 설명된 바와 같이 층(449)의 표면에 부착될 수 있다. 이 경우, 도 1의 공동(118)은 여기서는 도 5의 공동(418)이며, 이 공동(예컨대, 도 1의 공동(118) 참조)을 위한 선택 및 사전 결정은 도 5의 공동(418)에 적용된다. 솔더 범프(375)가 레지스트(449)를 통해 자석(550)에 인접한 개구들(372) 안에 형성될 수 있다. 범프(375)는 도 3h의 범프(375)와 관련하여 설명된 것과 유사한 재료일 수 있고 또한 그와 유사한 다이 또는 프로세서에 부착될 수 있다.
도 5에서, 자석(예컨대, 자석(550))은 패키지 기판의 다이측면(376)에 부착될 수 있다. 몇몇 경우에서, 자석의 높이(예컨대, 자석(550)의 H3)는 200 마이크로미터이거나, 또는 100 마이크로미터 내지 500 마이크로미터일 수 있다. 이러한 자석들은 패키지 기판 형성 공정의 픽 앤 플레이스 정밀 조립 툴 또는 칩 캡 슈터 툴을 사용하여 패키지 기판(예컨대, 기판(210 또는 300))에 조립될 수 있다. 몇몇 경우에서, 자석은 자석 및/또는 기판의 표면(예컨대, 층(449))에 도포되는 에폭시 또는 접착제를 사용하여 부착시킬 수 있다. 몇몇 경우에서, 캡 슈터는, 금속화된 에지를 갖는 자석을 기판의 표면으로 발사하고 솔더가 자석을 기판(예컨대, 층(449))에 부착시킬 수 있도록 하기 위한 솔더 재유동 공정을 실행하는 디바이스이다. 솔더는 자석이 지지부(130) 또는 멤브레인(120)으로부터 전기적으로 격리되도록 지지부(130)에 전기적으로 연결되지 않은 (더미) 범프에 부착될 수 있다.
도 5에서, 덮개(510)는 패키지 기판의 보드측면(378)에 부착될 수 있다. 이것은 덮개 두께(예컨대, 높이 H5)가 볼 그리드 어레이(BGA)의 붕괴 후 높이보다 작거나 그 미만이 되도록 선택되거나 사전에 결정될 수 있기 때문에 가능하다. 즉, 자석의 높이는 패키지 기판(예컨대, 기판(210))을 보드(예컨대, 보드(270)) 상에 표면 실장할 BGA에 사용되는 솔더 볼의 높이보다 낮을 수 있다. 몇몇 경우에서, 덮개의 높이(예컨대, H5)는 200 마이크로미터이거나, 또는 100 마이크로미터 내지 300 마이크로미터일 수 있다. 이러한 부착은, 패키지 기판 형성 공정의 픽 앤 플레이스 정밀 조립 툴 또는 칩 캡 슈터 툴을 사용하여 덮개를 패키지 기판(예컨대, 디바이스(501) 또는 지지부(130))에 조립하기를 포함할 수 있다. 몇몇 경우에서, 덮개는 덮개 및/또는 지지부(130)에 도포되는 에폭시 또는 접착제를 사용하여 부착시킬 수 있다. 몇몇 경우에서, 캡 슈터는, 금속화된 에지를 갖는 덮개를 기판의 표면으로 발사하고 솔더가 덮개를 기판(예컨대, 지지부(130))에 부착시킬 수 있도록 하기 위한 솔더 재유동 공정을 실행하는 디바이스이다. 솔더는 덮개가 멤브레인(120)으로부터 전기적으로 격리되도록 멤브레인(120)에 전기적으로 연결되지 않은 (더미) 범프에 부착될 수 있다.
도 5는 직경이 D2인 개구(516)를 갖는 덮개(510)를 구비한 제트 디바이스(501)를 보여주고 있다. 도 5는 도 4e와 비교할 때 반전된 공동 및 지지부의 위치를 보여주고 있다. 도 5의 디바이스(501)는 도 1a 내지 도 1b에 도시된 디바이스(100)와 정확히 동일하게 보이지 않는다는 것을 알 수 있다. 그러나, 디바이스(100)와 관련하여 위에서 설명한 개념은 디바이스(501)의 대응하는 부분들에도 적용된다는 것을 알 수 있다.
또한, 공동(118)에 대한 도 1a 내지 도 1b의 설명은 도 5의 공동(418)에 적용될 수 있다. 그러나, 디바이스(100) 및 유량 R 등에 대해 설명된 도 1a 내지 도 1b의 개념은 도 1a 내지 도 1b의 공동(118)을 대체하는 도 5의 공동(418)에 기초하여 선택되거나 사전에 결정될 수 있다. 또한, 공동(114)에 대한 도 1a 내지 도 1b의 설명은 도 5의 공동(414)에 적용될 수 있다.
도 5에 있어서, 도 3b 내지 도 3g와 비교하면, 덮개를 관통한 개구는 여기서는 보드측면 상에 조립된 개별 덮개 내에 있을 수 있고, 자석은 다이측면 상에 조립된 개별 자석일 수 있다. 도 5에 있어서, 도 4a 내지 도 4e와 비교하면, 덮개는 여기서는 보드측면 상에 조립되고, 자석은 다이측면 상에 조립된 개별 자석이다.
여기에 기술된 실시예들은 공지된 해결책에 비해 다음과 같은 몇 가지 이점을 제공한다. 몇몇 경우에서, 여기에 기술된 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))의 실시예로부터 나오는 공기류는, 예컨대 환경 모니터 및 열 관리 응용 분야를 위한, 제어된 양의 공기류(예컨대, 유동(216)의 내뿜기(170), 유량 R, 또는 유속)를 발생시킬 수 있다. 주어진 환경에서 입자, 오염 물질, 및/또는 독성 가스의 정확한 농도를 검출하기 위해서는 환경 감지 응용 장치에서 제어된 양의 공기류를 발생시키는 것이 필요할 수 있다. 제어된 양의 공기류를 발생시키기는 공기의 질 및 혼합물을 위한 농도 감지 및 검출을 위한 작은 규모의 정확한 솔루션을 위해서 정확한 농도를 제공할 수 있도록 하기 위한 요건일 수 있다. 이 기능은 웨어러블 제품(예컨대, 실험실 재킷, 팔찌, 시계), 스마트폰, 태블릿 등의 새로운 기기와 사물 인터넷(IoT: Internet of Things) 시스템(예컨대, 무선 사무실, 소매점, 또는 산업용 시스템)에서 높게 요구된다.
몇몇 경우에서, 여기에 기술된 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))의 실시예로부터 나오는 공기류는 프로세서 패키지(예컨대, 기판(210) 및/또는 프로세서(250))의 열 관리 또는 냉각을 위해 충분한 양의 국부화된 공기류(예컨대, 유동(216)의 내뿜기(170), 유속 R, 또는 유량)를 발생시키는 데 사용될 수 있다. 능동 열 관리가 일반적으로 사용되지 않는 디바이스(예컨대, 스마트폰 및 태블릿)에서는 디바이스 및/또는 스폿 냉각을 향상시키는 데 충분한 양의 공기류를 사용할 수 있다. 그것은 고온 전자 부품 가까이에 배치될 때 특히 유리할 수 있다. 적은 공기류(예컨대, 유동(216)) 조차도 핫 스폿 온도를 감소시키고 프로세서 패키지(또는 그 밖의 다른 고온 부품)에서 더욱더 균일한 온도 분포를 발생시키는 데 유익할 수 있다. 고온 부품들(즉, 패키지(210) 상에 또는 내에 장착된 프로세서(250))에 근접한 패키지 상에 합성 제트 디바이스를 구현함으로써, 발생된 맥동 공기류(216)는 간극(218) 내의 열 경계층을 파괴하는 데 사용될 수 있으며, 프로세서의 보다 높은 전력 프로세서 작업 부하를 허용할 수 있게 프로세서(250)의 냉각 용량을 향상시키는 데 사용될 수 있다. 일부 실시예들에 따르면, 도 2에 도시된 제트 디바이스(100)는 기판(210)의 표면(212)까지 이르는 또는 그 표면에 있는 개구(116)를 가질 수 있다. 이 경우, 간극(218)은 존재하지 않지만, 대신에 유동(216)은, 예컨대 도 1a의 상면(112)이 상면(212)과 동일한 레벨(예컨대, 평행)이거나 또는 그와 동일한 표면인, 상면(212)으로부터 직접 흐른다. 몇몇 경우에서, 이 실시예는 간극(218)을 갖는 것에 비해서 더 낫거나 증가된 프로세서(250)(예컨대, 저면(254)) 냉각을 제공할 수 있다.
또한, 본 명세서에서의 실시예들은 기판(210)의 상면에 대하여 수직 및 상향 방향으로 개구를 빠져 나가는 내뿜기(170) 및 유동(216)을 제공하기 위해 기판(210) 내에 제트 디바이스(100)를 사용하는 것을 기술하고 있다는 점을 주지해야 한다. 그러나 기판(210)의 상면에 대해 수평 방향(예컨대, 측 방향 또는 반경 방향)으로 개구를 빠져 나오는 내뿜기(170) 및 유동(216)을 제공하기 위해, 제트 디바이스(100)를 기판(210) 내에 (예컨대, 디바이스(100)를 그의 측부에 위치시킴으로써) 수직으로 배향된 직경 D1을 가지도록 배치될 수 있다는 것도 고려될 수 있다. 이는 제어된 공기류 또는 냉각 공기류를 (예컨대, 제트 디바이스의 측면의 부품을 냉각시키기 위해) 사전결정된 수평 방향으로 또는 제트 디바이스의 측면에 대한 사전결정된 위치로 제공할 수 있다. 이는 기판(210)의 부품을 냉각시킬 수 있다. 또한, 몇몇 경우에서는, 기판(210)의 상면에 대해 수직 하향 방향으로 개구를 빠져 나오는 내뿜기(170) 및 유동(216)을 제공하기 위해, 제트 디바이스(100)를 기판(210) 내에 (예컨대, 디바이스(100)를 유동(216)의 방향에 대해 180도 뒤집어 위치시킴으로써) 거꾸로 배향된 직경 D1을 가지도록 배치될 수 있다. 이는 제어된 공기류 또는 냉각 공기류를 (예컨대, 제트 디바이스 아래의 부품을 냉각시키기 위해) 사전결정된 수직 하향 방향으로 또는 제트 디바이스 아래의 사전결정된 위치로 제공할 수 있다. 이는 기판(270) 상의 부품을 냉각시킬 수 있다.
여기에 설명된 실시예들은 실리콘 칩 또는 웨이퍼 처리 공정 대신에 패키징 형성 공정을 사용하는 것에 기인하는 다음과 같은 몇 가지 이점을 제공한다. 몇몇 경우에서, 여기에 기술된 합성 제트 디바이스의 실시예들(예컨대, 디바이스(100, 301, 401, 또는 501))은 이러한 유형의 응용을 위한 공기류를 발생시키기 위한 패키지 일체형 합성 제트 디바이스를 만드는 데 포함된다(예컨대, 도 2 내지 도 5 참조). 몇몇 경우는 합성 제트 디바이스를 패키지 기판 내에 직접 만들기 위한 공정(예컨대, 도 3a 내지 도 5 참조)을 포함한다. 공정 흐름 중 일부는 진동 멤브레인을 표출시키기 위해 표준 기판 제조 기술 및 추가의 유전체 에칭 공정을 사용할 수 있다(예컨대, 도 3d 및 도 3f, 또는 도 4b 및 도 4d 참조). 멤브레인이 진동함에 따라 공기 "내뿜기"(170)가 오리피스(116)를 통해 분출된다. 이러한 내뿜기는 주변 공기(EA)를 끌고 가서, 제어된 양의 공기류 및/또는 국부화된 냉각 공기류(216) 또는 비율(R)을 제공할 수 있는 공기 제트(216)를 발생시킨다.
제트의 일부 실시예들은 패널 레벨 패키지 형성 공정으로 제조되기 때문에, 웨이퍼 레벨 처리 공정(예컨대, 실리콘 또는 기타 웨이퍼를 사용하는 공정)에 비해 더 비용 효율적일 수 있다. 또한, 패키지 형성 공정을 사용함으로써, 패키지 기판의 다른 층의 일부분으로서 그리고 패키지 기판의 다른 층들과 쉽게 통합되는 제트가 만들어진다(예컨대, 도 2 내지 도 5 참조). 이러한 통합은 또한 패키지 기판(예컨대, 기판(210) 및/또는 디바이스(301, 401, 또는 501)) 상에 장착된 칩 또는 프로세서(예컨대, 프로세서(250))의 회로에 의해 제트 구동 신호(예컨대, 신호(Iac))가 제공되거나 구동될 수 있게 한다. 실제로, 제트는 제트를 제어하는 프로세서(예컨대, 프로세서(250))를 냉각시키는 데 사용될 수 있다.
몇몇 경우에서, 여기에 기술된 합성 제트 디바이스의 실시예들(예컨대, 디바이스(100, 301, 401, 또는 501))로부터 나오는 공기류는, (1) 전자 감지 디바이스에서, 특히 웨어러블 제품, 스마트폰, 태블릿 등과 같이 소형의 전체 감지 솔루션의 요구가 존재하는 곳에서의 제어된 공기류 요구, (2) 플랫폼 통합을 위한 감지 솔루션, (3) 플랫폼 내에 통합된 새로운 감지 솔루션과의 차별화; (4) IoT 독립형 센서 솔루션; 또는 (5) 마이크로 규모의 미세 유체 펌핑 응용 장치를 포함하는, 다양한 응용 분야에서 사용될 수 있다.
몇몇 경우에서, 여기에 기술된 합성 제트 디바이스의 실시예들(예컨대, 디바이스(100, 301, 401, 또는 501))로부터 나오는 공기류는, (1) 프로세서를 위한 로컬 열 관리 솔루션; (2) 고출력 작업 부하를 위한 인체 공학 및/또는 부품 온도 제한을 충족시키기 위해 소형 및/또는 박형 디바이스에서 능동적 냉각을 필요로 하는 그 밖의 다른 디바이스를 포함하는, 다양한 응용 분야에서 사용될 수 있다.
도 6은 일부 구현 예들에 따른 시스템 온 칩(SoC) 등과 같은 컴퓨팅 장치(600)를 예시하고 있다. 컴퓨팅 장치(600)는 보드(602)를 수용한다. 보드(602)는, 프로세서(604) 및 적어도 하나의 통신 칩(606)을 포함하지만 이에 제한되지 않는, 다수의 부품을 포함할 수 있다. 프로세서(604)는, 예컨대 여기에 기술된 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))를 포함할 수 있는 프로세서 패키지를 사용하거나 혹은 통하여, 보드(602)에 물리적 및 전기적으로 연결된다. 몇몇 구현 예들에서, 적어도 하나의 통신 칩(606)도, 여기에서 언급한 바와 같이, 예컨대 여기에 기술된 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))를 포함할 수 있는 프로세서 패키지를 사용하거나 혹은 통하여, 보드(602)에 물리적 및 전기적으로 연결된다. 다른 구현 예들에서, 통신 칩(606)은 프로세서(604)의 일부이다.
몇몇 경우에서, 도 6은 한 구현 예에 따른 시스템 온 칩(SoC)(602)을 포함하는 컴퓨팅 장치(600)를 예시한다. 몇몇 경우에서, 도 6은 시스템 온 칩(SoC) 기술의 한 예(예컨대, 마더보드(602))를 보여준다. 그러한 SoC는 마이크로프로세서 또는 CPU를 포함할 뿐만 아니라, 예컨대 셀룰러 전화 등에서 발견될 수 있는 것과 같은, 전력 및 배터리 조절 시스템; 무선 주파수(RF) 처리, 수신, 및 전송 시스템; 전압 조절 시스템; 전원 관리 시스템; 및 그 밖의 다른 시스템을 위한 전자 부품 및 트랜지스터를 포함하는 기타 다양한 부품들을 포함할 수 있다. 도 6은 여기에서 언급한 바와 같이, 예컨대 여기에 기술된 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))를 포함할 수 있는 프로세서 패키지를 사용하거나 혹은 통하여, 보드(602) 상에 또는 다른 카드 또는 PCB와 같은 다른 컴포넌트 상에 장착된 하나 이상의 추가 프로세서 또는 칩을 포함할 수 있다.
응용 여하에 따라, 컴퓨팅 장치(600)는, 보드(602)에 물리적 및 전기적으로 연결될 수도 있고 연결되지 않을 수도 있는 기타 부품들을 포함할 수 있다. 이러한 기타 부품들에는 휘발성 메모리(예컨대, DRAM), 비휘발성 메모리(예컨대, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 출력 증폭기, GPS(Global Positioning System) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 디바이스(예컨대, 하드 디스크 드라이브, CD(Compact Disk), DVD(Digital Versatile Disk) 등)가 비제한적으로 포함될 수 있다.
통신 칩(606)은 컴퓨팅 장치(600)로 그리고 그로부터 데이터를 전송하기 위한 무선 통신을 가능하게 한다. "무선"이라는 용어 및 그의 파생어는 비고체 매체를 통한 변조된 전자기 방사의 사용을 통해 데이터를 전달할 수 있는 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등을 설명하는 데 사용될 수 있다. 상기 용어는 관련된 디바이스가 어떤 유선도 포함하지 않는다는 것을 - 어떤 실시예들에서는 그렇지 않을 수도 있지만 - 의미하지는 않는다. 통신 칩(606)은 Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(Long Term Evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물을 비제한적으로 포함하는 다수의 무선 표준 또는 프로토콜뿐만 아니라, 3G, 4G, 5G 및 이 이상으로 나타내는 임의의 다른 무선 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 장치(600)는 복수의 통신 칩(606)을 포함할 수 있다. 예컨대, 제 1 통신 칩(606)은 Wi-Fi 및 블루투스 등의 단거리 무선 통신 전용으로 할 수 있고, 제 2 통신 칩(606)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 및 기타 등의 장거리 무선 통신 전용으로 할 수 있다.
컴퓨팅 장치(600)의 프로세서(604)는 프로세서(604) 내에 패키징된 집적 회로 다이를 포함한다. 일부 구현 예들에서, 상기 집적 회로 다이는, 여기에서 언급한 바와 같이, 여기에 기술된 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))를 포함할 수 있는 프로세서 패키지를 사용하거나 혹은 통하여, 패키징될 수 있고, 그에 따라, 예컨대 도 2 내지 도 5와 관련하여 여기에 언급한 바와 같이, 패키징 기판 및/또는 프로세서에 더 안정적이고 증대된 냉각을 제공하게 된다. "프로세서"라는 용어는 레지스터 및/또는 메모리로부터 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 그런 디바이스의 일부를 지칭할 수 있다. 몇몇 경우에서, 프로세서(604)는 시스템 온 칩(SoC)일 수 있다.
통신 칩(606)은 또한 통신 칩(606) 내에 패키징된 집적 회로 다이를 포함한다. 일부 구현 예들에서, 이 집적 회로 다이는, 여기에서 언급한 바와 같이, 여기에 기술된 합성 제트 디바이스(예컨대, 디바이스(100, 301, 401, 또는 501))를 포함할 수 있는 프로세서 패키지를 사용하거나 혹은 통하여, 패키징될 수 있고, 그에 따라, 예컨대 도 2 내지 도 5와 관련하여 여기에 언급한 바와 같이, 패키징 기판 및/또는 프로세서에 더 안정적이고 증대된 냉각을 제공하게 된다.
다양한 구현 예들에서, 컴퓨팅 장치(600)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱박스, 오락용 제어기, 디지털 카메라, 휴대용 음악 재생기, 또는 디지털 비디오 녹화기일 수 있다. 다른 구현 예들에서, 컴퓨팅 장치(600)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
예
다음의 예들은 본 발명의 실시예들에 속한다.
예 1은 합성 제트 디바이스로서, 상부 공동과 하부 공동 사이에 배치된 진동 멤브레인; 상기 진동 멤브레인과 영구 자석 사이에 배치되며, 상기 영구 자석의 상면의 둘레부 주위에서 그 영구 자석의 상면에 결합된 저면을 가지는 하부 지지부; 상기 진동 멤브레인과 상부 덮개 사이에 배치되며, 상기 상부 덮개의 저면의 둘레부 주위에서 그 상부 덮개의 저면에 결합된 상면을 갖는 상부 지지부; 및 상기 진동 멤브레인이 진동할 때 공기 또는 액체의 내뿜기가 상기 상부 공동으로부터 분출되도록 통과하게 되는, 상기 상부 덮개를 관통한 개구를 포함하는 합성 제트 디바이스이다.
예 2에서, 예 1의 주제는, 상기 하부 지지부는 상기 진동 멤브레인의 저면의 둘레부 주위에서 상기 진동 멤브레인의 저면에 부착된 상면을 갖는 특징을 선택적으로 포함할 수 있다.
예 3에서, 예 2의 주제는, 상기 상부 지지부는 상기 진동 멤브레인의 상면의 둘레부 주위에서 상기 진동 멤브레인의 상면에 부착된 저면을 갖는 특징을 선택적으로 포함할 수 있다.
예 4에서, 예 1의 주제는, 상기 진동 멤브레인은 전기 도금된 도체를 포함하고, 상기 상부 공동의 저면을 형성하는 상면을 가지며, 상기 하부 공동의 상면을 형성하는 저면을 가지고; 상기 하부 지지부는 전도성 재료를 포함하며, 상기 진동 멤브레인 아래에 상기 하부 공동의 외면을 형성하고; 상기 상부 지지부는 전도성 재료를 포함하며, 상기 진동 멤브레인 위에 상기 상부 공동의 외면을 형성하고; 상기 영구 자석은 강자성체 재료를 포함하고, 상기 하부 공동의 저면을 형성하는 상면을 가지며, 상기 진동 멤브레인으로부터 전기적으로 절연되고; 상기 상부 덮개는 절연체 재료를 포함하며, 상기 상부 공동의 상면을 형성하는 저면을 가지고; 상기 개구는 상기 상부 덮개의 상면으로부터 저면까지 연장되는 특징을 선택적으로 포함할 수 있다.
예 5에서, 예 1의 주제는, 상기 개구는 배출 공기 또는 유체의 소정 속도의 내뿜기를 생성할 수 있도록 공기 또는 유체가 흡입되고 분출될 수 있게 하는 직경을 가지고, 상기 내뿜기는 주변 공기 또는 유체를 끌고 가서, 그 내뿜기와 끌려 들어간 주변 공기 또는 유체의 순 유출이 유지된 상태로 상부 공동으로부터 개구 밖으로 나오는 공기 또는 유체의 합성 제트를 생성하도록 하는 것인 특징을 선택적으로 포함할 수 있다.
예 6에서, 예 1의 주제는, 상기 개구는 공동의 체적, 진동 멤브레인의 직경 및 진동 멤브레인의 두께에 기초하여 사전결정된 직경을 갖는 오리피스이고, 상기 상부 공동의 헬름홀츠 주파수는 상기 진동 멤브레인의 공진 주파수와 일치하는 특징을 선택적으로 포함할 수 있다.
예 7에서, 예 1의 주제는, 상기 진동 멤브레인에 교류 전류를 통전시키기 위해 상기 진동 멤브레인의 제 1 에지 및 제 2 에지에 각각 전기적으로 결합되는 제 1 전자 접점 및 제 2 전자 접점을 선택적으로 포함할 수 있다.
예 8에서, 예 1의 주제는, 상기 제 1 또는 제 2 접점을 통해 상기 진동 멤브레인에 전기적으로 연결된 교류 전원을 추가로 포함하고; 상기 교류 전류는 진동 멤브레인을 사전결정된 주파수 및 사전결정된 진폭으로 진동시키는 전류량 및 주파수를 갖는 특징을 선택적으로 포함할 수 있다.
예 9에서, 예 1의 주제는, 상기 하부 지지부와 상기 영구 자석 사이에 배치되는, 전기 절연성 에폭시, 전기 절연성 접착제 또는 전기 절연 층 중 하나를 추가로 포함하고; 상기 상부 지지부, 상기 진동 멤브레인 및 상기 하부 지지부는 전기 도금된 구리 재료이고; 상기 상부 덮개는 솔더 레지스트 재료인 특징을 선택적으로 포함할 수 있다.
예 10은 패키지 기판으로서, 복수의 유전체 재료 층; 상기 복수의 유전체 재료 층 사이에 형성된 전도성 트레이스 및 전도성 비아의 복수의 층을 포함하는 복수의 전도성 재료 층; 및 상기 패키지 기판 내에 배치되며, 상기 복수의 전도성 재료 층 중 일부 및 상기 복수의 유전체 재료 층 중 일부와 자석을 갖는 합성 제트 디바이스를 포함하는 패키지 기판이다.
예 11에서, 예 10의 주제는, 상기 전도성 트레이스 및 전도성 비아의 복수의 층은 상기 복수의 유전체 재료 층 상에 도금되고; 상기 합성 제트 디바이스는 복수의 전도성 트레이스, 전도성 비아 및 유전체 층들 내에 배치되는 특징을 선택적으로 포함할 수 있다.
예 12에서, 예 11의 주제는, 상기 합성 제트 디바이스는 전도성 재료인 진동 부재와, 교류 전원에 연결된 하나의 에지를 가지고; 상기 교류 전원은 상기 합성 제트 디바이스를 포함하는 패키지 기판에 부착된 회로 또는 프로세서인 특징을 선택적으로 포함할 수 있다.
예 13에서, 예 12의 주제는, 상기 합성 제트 디바이스는 교류 전류에 의해 구동되어, 상기 합성 제트 디바이스의 개구 위의 밀리미터 또는 마이크로미터 규모의 공기 간극 내에 맥동 공기류를 제공하여 상기 공기 간극 내의 열 경계를 파괴하도록 하는 특징을 선택적으로 포함할 수 있다.
예 14에서, 예 10의 주제는, 상기 전자 트레이스 중 제 1 전자 트레이스는 합성 제트 디바이스의 전자 접점을 통해 합성 제트 디바이스의 진동 멤브레인의 제 1 에지에 결합되고; 상기 전자 트레이스 중 제 2 전자 트레이스는 제 2 접점을 통해 상기 진동 부재의 제 2 에지에 결합되고, 상기 제 2 에지는 상기 제 1 에지의 반대측에 배치되는 특징을 선택적으로 포함할 수 있다.
예 15에서, 예 14의 주제는, 상기 패키지 기판의 제 1 표면 상에 장착된 프로세서 칩을 추가로 포함하고, 상기 프로세서 칩은 상기 패키지 기판의 제 1 표면 상의 전자 접점들에 결합된 전자 접점들을 가지며, 상기 프로세서 칩은 교류 전류를 전기 구동 신호로서 상기 패키지 기판의 제 1 전자 트레이스에 전송하기 위한 제어 회로를 갖는 특징을 선택적으로 포함할 수 있다.
예 16에서, 예 15의 주제는, 상기 패키지 기판의 제 2 표면 상에 장착된 마더보드를 추가로 포함하고, 상기 마더보드는 상기 패키지 기판의 제 2 표면 상의 전자 접점들에 결합된 전자 접점들을 구비하는 특징을 선택적으로 포함할 수 있다.
예 17에서, 예 10의 주제는, 상기 합성 제트 디바이스는, 상부 공동과 하부 공동 사이에 배치된 진동 멤브레인; 상기 진동 멤브레인의 저면의 둘레부 주위에서 상기 진동 멤브레인의 저면에 부착된 상면을 갖는 하부 지지부; 상기 진동 멤브레인의 상면의 둘레부 주위에서 상기 진동 멤브레인의 상면에 부착된 저면을 갖는 상부 지지부로서, 상기 자석은 영구 자석이고, 상기 영구 자석은 그 영구 자석의 상면의 주변부 주위에서 상기 하부 지지부의 저면에 결합된 상면을 갖는, 상기 상부 지지부; 상부 덮개로서, 상기 상부 덮개의 저면의 둘레부 주위에서 상기 상부 지지부의 상면에 부착된 저면을 갖는, 상기 상부 덮개; 및 상기 상부 덮개를 관통하는 개구로서, 상기 진동 멤브레인이 진동할 때 공기 또는 액체의 내뿜기가 상기 개구로부터 분출되도록 하는, 상기 개구를 포함하는 특징을 선택적으로 포함할 수 있다.
예 18은 합성 제트 디바이스를 형성하는 방법으로서, 패키지 기판의 캐리어 기판 상에 제 1 유전체 재료 층을 적층하는 단계; 상기 제 1 유전체 재료 층에 상기 제트 디바이스의 진동 멤브레인의 하부 지지부를 위한 개구를 형성하는 단계; 상기 개구 내에 진동 멤브레인을 위한 금속 하부 지지부를 형성하는 단계; 상기 제 1 유전체 재료 층과 상기 하부 지지부 상에 전도성 금속 진동 부재를, 이 진동 부재의 둘레부가 상기 하부 지지부에 부착되도록 형성하는 단계; 상기 진동 부재 상에 제 2 유전체 재료 층을 형성하는 단계; 상기 제 2 유전체 재료 층에 상기 제트 디바이스의 상부 덮개의 상부 지지부를 위한 개구를 형성하는 단계; 상기 개구 내에 상부 덮개를 위한 금속 상부 지지부를 형성하는 단계; 상기 진동 부재 위에 상부 공동을 형성하기 위해 상기 진동 부재 위로부터 상기 제 2 유전체 재료 층을 제거하도록 에칭하는 단계; 상기 제 1 유전체 재료 층을 상기 캐리어 기판으로부터 분리하는 단계; 상기 진동 부재 아래에 하부 공동을 형성하기 위해 상기 진동 부재 아래로부터 상기 제 1 유전체 재료 층을 제거하도록 에칭하는 단계; 상부 덮개를 형성하는 단계로서, 상기 상부 덮개는 상기 진동 부재의 상면과 상기 상부 덮개 사이에 상기 상부 공동을 형성하도록 상기 상부 지지부의 상면을 가로질러 형성되며, 상기 상부 덮개는 상기 진동 멤브레인이 진동할 때 공기 또는 액체의 내뿜기가 상기 상부 공동으로부터 분출되도록 하는 개구를 구비하는, 상부 덮개 형성 단계; 및 상기 진동 부재의 저면과 자석 사이에 하부 공동을 형성하도록 상기 하부 지지부의 저면을 가로질러 자석을 부착하는 단계를 포함하는 합성 제트 디바이스 형성 방법이다.
예 19에서, 예 18의 주제는, 상기 전도성 금속 진동 부재를 형성하는 단계는 상기 진동 부재의 둘레부가 상기 하부 지지부의 상면에 부착되도록 상기 전도성 금속 진동 부재를 형성하는 단계를 포함하고; 상기 상부 지지부는 상기 하부 지지부 위의 진동 부재 상에 또는 상기 하부 지지부에 인접한 별도의 지지부 상에 중 하나에 형성되고; 상기 상부 덮개를 형성하는 단계는 상기 제 2 유전체 재료 층 상에 도금된 도체 층 위에 솔더 레지스트를 형성하는 단계 또는 상기 상부 지지부에 개별 덮개를 부착하는 단계 중 하나를 포함하는 특징을 선택적으로 포함할 수 있다.
예 20에서, 예 18의 주제는, 상기 금속 상부 지지부를 형성하는 단계 이후에, 그리고 상기 제 2 유전체 재료 층을 제거하도록 에칭하는 단계 이전에, 상기 제 2 유전체 재료 층 상에 상부 금속층을 형성하는 단계; 상기 상부 금속 층을 관통하는 개구들을 형성하고, 상기 제 2 유전체 재료 층을 제거하기 위해 상기 상부 금속 층을 관통하는 상기 개구들을 통해 에칭하는 단계; 상기 상부 금속 층의 중앙의 하나의 개구만 제외하고, 상기 상부 금속 층의 개구들 위에 솔더 레지스트를 형성하여 그 개구들을 덮는 단계; 및 상기 제 2 유전체 재료 층을 에칭하는 동안 상기 솔더 레지스트 부분들을 보호하기 위해 상기 솔더 레지스트를 하드 마스크로 코팅하는 단계를 추가로 포함하는 특징을 선택적으로 포함할 수 있다.
예 21에서, 예 18의 주제는, 상기 제 1 유전체 재료 층을 적층하는 단계는 상기 캐리어 기판의 2개의 대향하는 면 위에 2개의 제 1 유전체 재료 층을 적층하는 단계를 포함하고; 상기 제 1 유전체 재료 층에 상기 하부 지지부를 위한 개구를 형성하는 단계는 상기 제 1 유전체 재료 층에 2개의 진동 멤브레인의 2개의 하부 지지부를 위한 2개의 개구를 형성하는 단계를 포함하고; 상기 금속 하부 지지부를 형성하는 단계는 2개의 제트 디바이스를 위한 2개의 개구에 2개의 금속 하부 지지부를 형성하는 단계를 포함하고; 상기 전도성 금속 진동 부재를 형성하는 단계는 상기 제 1 유전체 재료 층 및 하부 지지부 상에 2개의 전도성 금속 진동 부재를 형성하는 단계를 포함하고; 상기 진동 부재 상에 제 2 유전체 재료 층을 형성하는 단계는 2개의 진동 부재 위에 2개의 제 2 유전체 재료 층을 적층하는 단계를 포함하고; 상기 제 2 유전체 재료 층에 개구를 형성하는 단계는 2개의 제트 디바이스의 2개의 상부 덮개의 2개의 상부 지지부를 위한 2개의 개구를 형성하는 단계를 포함하고; 상기 개구 내에 상부 덮개를 위한 금속 상부 지지부를 형성하는 단계는 2개의 상부 덮개를 위한 2개의 금속 상부 지지부를 형성하는 단계를 포함하고; 상기 진동 부재 위로부터 상기 제 2 유전체 재료 층을 제거하도록 에칭하는 단계는 상기 진동 부재 위에 2개의 상부 공동을 형성하기 위해 2개의 진동 부재 위로부터 2개의 제 2 유전체 재료 층을 제거하도록 에칭하는 단계를 포함하고; 상기 제 1 유전체 재료 층을 상기 캐리어 기판으로부터 분리하는 단계는 상기 캐리어 기판의 2개의 대향하는 면들로부터 2개의 제 1 유전체 재료 층을 분리하는 단계를 포함하는 특징을 선택적으로 포함할 수 있다.
또한, 본 명세서 전체에 걸쳐 "일 실시예", "실시예", "하나 이상의 실시예", 또는 "다른 실시예"라는 언급은, 예를 들면, 특정 특징들이 본 발명의 실시예들을 실시하는 데 포함될 수 있음을 의미한다는 것을 이해해야 한다. 유사하게, 본 발명의 설명에서, 다양한 특징들이 때로는 본 발명의 개시를 간소화할 목적과 실시예들의 다양한 발명 양태들에 대한 이해를 도울 목적으로 하나의 실시예, 도면, 또는 그에 대한 설명에서 함께 그룹화되기도 한다는 것을 이해해야 한다. 그러나 이러한 개시 방법은 각 청구항에 명시적으로 언급되어 있는 것보다 더 많은 특징들을 필요로 하는 실시예를 반영하는 것으로 해석되어서는 안 된다. 오히려, 다음의 청구범위가 반영하는 바와 같이, 실시예들의 발명 양태들은 단일의 개시된 실시예의 모든 특징들보다 적은 것에 있을 수 있다. 예컨대, 위에서의 설명과 도면은 기판(210)에 단일 제트 디바이스(100)를 사용하는 것으로 설명하지만, 2, 3, 4 또는 12개의 그러한 디바이스가 예컨대 기판(210) 및/또는 프로세서(250)를 냉각시키기 위해 기판(210) 내에 패키징 형성 공정에 의해 제조될 수 있다는 것을 이해할 수 있다. 따라서, 발명의 설명에 이어지는 청구범위는 명백히 이 발명의 설명에 포함되며, 각 청구항은 본 발명의 개별적인 실시예로서 독립적이다.

Claims (22)

  1. 합성 제트 디바이스(synthetic jet device)에 있어서,
    상부 공동과 하부 공동 사이에 배치된 진동 멤브레인(vibrating membrane);
    상기 진동 멤브레인과 영구 자석 사이에 배치되며, 상기 영구 자석의 상면의 둘레부 주위에서 그 영구 자석의 상면에 결합된 저면을 가지는 하부 지지부;
    상기 진동 멤브레인과 상부 덮개 사이에 배치되며, 상기 상부 덮개의 저면의 둘레부 주위에서 그 상부 덮개의 저면에 결합된 상면을 갖는 상부 지지부; 및
    상기 진동 멤브레인이 진동할 때 공기 또는 액체의 내뿜기(puff)가 상기 상부 공동으로부터 분출되도록 통과하게 되는, 상기 상부 덮개를 관통한 개구를 포함하는
    합성 제트 디바이스.
  2. 제 1 항에 있어서,
    상기 하부 지지부는 상기 진동 멤브레인의 저면의 둘레부 주위에서 상기 진동 멤브레인의 저면에 부착된 상면을 갖는
    합성 제트 디바이스.
  3. 제 2 항에 있어서,
    상기 상부 지지부는 상기 진동 멤브레인의 상면의 둘레부 주위에서 상기 진동 멤브레인의 상면에 부착된 저면을 갖는
    합성 제트 디바이스.
  4. 제 1 항에 있어서,
    상기 진동 멤브레인은 전기 도금된 도체를 포함하고, 상기 상부 공동의 저면을 형성하는 상면을 가지며, 상기 하부 공동의 상면을 형성하는 저면을 가지고;
    상기 하부 지지부는 전도성 재료를 포함하며, 상기 진동 멤브레인 아래에 상기 하부 공동의 외면을 형성하고;
    상기 상부 지지부는 전도성 재료를 포함하며, 상기 진동 멤브레인 위에 상기 상부 공동의 외면을 형성하고;
    상기 영구 자석은 강자성체 재료를 포함하고, 상기 하부 공동의 저면을 형성하는 상면을 가지며, 상기 진동 멤브레인으로부터 전기적으로 절연되고;
    상기 상부 덮개는 절연체 재료를 포함하며, 상기 상부 공동의 상면을 형성하는 저면을 가지고;
    상기 개구는 상기 상부 덮개의 상면으로부터 저면까지 연장되는
    합성 제트 디바이스.
  5. 제 1 항에 있어서,
    상기 개구는 배출 공기 또는 유체의 소정 속도의 내뿜기를 생성할 수 있도록 공기 또는 유체가 흡입되고 분출될 수 있게 하는 직경을 가지고,
    상기 내뿜기는 주변 공기 또는 유체를 끌고 가서, 그 내뿜기와 끌려 들어간 주변 공기 또는 유체의 순 유출(net outflow)이 유지된 상태로 상부 공동으로부터 개구 밖으로 나오는 공기 또는 유체의 합성 제트를 생성하도록 하는 것인
    합성 제트 디바이스.
  6. 제 1 항에 있어서,
    상기 개구는 공동의 체적, 진동 멤브레인의 직경 및 진동 멤브레인의 두께에 기초하여 사전결정된 직경을 갖는 오리피스이고,
    상기 상부 공동의 헬름홀츠 주파수는 상기 진동 멤브레인의 공진 주파수와 일치하는
    합성 제트 디바이스.
  7. 제 1 항에 있어서,
    상기 진동 멤브레인에 교류 전류를 통전시키기 위해 상기 진동 멤브레인의 제 1 에지(edge) 및 제 2 에지에 각각 전기적으로 결합되는 제 1 전자 접점 및 제 2 전자 접점을 추가로 포함하는
    합성 제트 디바이스.
  8. 제 1 항에 있어서,
    상기 제 1 또는 제 2 접점을 통해 상기 진동 멤브레인에 전기적으로 연결된 교류 전원을 추가로 포함하고,
    상기 교류 전원으로부터의 교류 전류는 진동 멤브레인을 사전결정된 주파수 및 사전결정된 진폭으로 진동시키는 전류량 및 주파수를 갖는
    합성 제트 디바이스.
  9. 제 1 항에 있어서,
    상기 하부 지지부와 상기 영구 자석 사이에 배치되는, 전기 절연성 에폭시, 전기 절연성 접착제 또는 전기 절연 층 중 하나를 추가로 포함하고,
    상기 상부 지지부, 상기 진동 멤브레인 및 상기 하부 지지부는 전기 도금된 구리 재료이고,
    상기 상부 덮개는 솔더 레지스트(solder resist) 재료인
    합성 제트 디바이스.
  10. 패키지 기판(package substrate)에 있어서,
    복수의 유전체 재료 층;
    상기 복수의 유전체 재료 층 사이에 형성된 전도성 트레이스(trace) 및 전도성 비아(via)의 복수의 층을 포함하는 복수의 전도성 재료 층; 및
    상기 패키지 기판 내에 배치되며 자석을 갖는 합성 제트 디바이스로서, 상기 복수의 전도성 재료 층 중 일부 및 상기 복수의 유전체 재료 층 중 일부가 상기 합성 제트 디바이스 내에 위치하는, 상기 합성 제트 디바이스를 포함하는
    패키지 기판.
  11. 제 10 항에 있어서,
    상기 전도성 트레이스 및 전도성 비아의 복수의 층은 상기 복수의 유전체 재료 층 상에 도금되고,
    상기 합성 제트 디바이스는 복수의 전도성 트레이스, 전도성 비아 및 유전체 층들 내에 배치되는
    패키지 기판.
  12. 제 11 항에 있어서,
    상기 합성 제트 디바이스는 전도성 재료인 진동 멤브레인과, 교류 전원에 연결된 하나의 에지를 가지고,
    상기 교류 전원은 상기 합성 제트 디바이스를 포함하는 패키지 기판에 부착된 회로 또는 프로세서인
    패키지 기판.
  13. 제 12 항에 있어서,
    상기 합성 제트 디바이스는 교류 전류에 의해 구동되어, 상기 합성 제트 디바이스의 개구 - 상기 개구는 상기 합성 제트 디바이스의 상부 부분 위에 배치됨 - 위의 밀리미터 또는 마이크로미터 규모의 공기 간극 내에 맥동 공기류를 제공하여 상기 공기 간극 내의 열 경계를 파괴하도록 하는
    패키지 기판.
  14. 제 12 항에 있어서,
    상기 전도성 트레이스 중 제 1 전도성 트레이스는 상기 합성 제트 디바이스의 전자 접점을 통해 상기 진동 멤브레인의 제 1 에지에 결합되고,
    상기 전도성 트레이스 중 제 2 전도성 트레이스는 상기 합성 제트 디바이스의 제 2 접점을 통해 상기 진동 멤브레인의 제 2 에지에 결합되고,
    상기 제 2 에지는 상기 제 1 에지의 반대측에 배치되며,
    상기 전자 접점은 상기 제 2 접점의 반대측에 배치되는
    패키지 기판.
  15. 제 14 항에 있어서,
    상기 패키지 기판의 제 1 표면 상에 장착된 프로세서 칩을 추가로 포함하고,
    상기 프로세서 칩은 상기 패키지 기판의 제 1 표면 상의 전자 접점들에 결합된 전자 접점들을 가지며, 상기 프로세서 칩은 교류 전류를 전기 구동 신호로서 상기 패키지 기판의 제 1 전도성 트레이스에 전송하기 위한 제어 회로를 갖는
    패키지 기판.
  16. 제 15 항에 있어서,
    상기 패키지 기판의 제 2 표면 상에 장착된 마더보드를 추가로 포함하고,
    상기 마더보드는 상기 패키지 기판의 제 2 표면 상의 전자 접점들에 결합된 전자 접점들을 구비하는
    패키지 기판.
  17. 제 10 항에 있어서,
    상기 합성 제트 디바이스는,
    상부 공동과 하부 공동 사이에 배치된 진동 멤브레인;
    상기 진동 멤브레인의 저면의 둘레부 주위에서 상기 진동 멤브레인의 저면에 부착된 상면을 갖는 하부 지지부;
    상기 진동 멤브레인의 상면의 둘레부 주위에서 상기 진동 멤브레인의 상면에 부착된 저면을 갖는 상부 지지부로서, 상기 자석은 영구 자석이고, 상기 영구 자석은 그 영구 자석의 상면의 주변부 주위에서 상기 하부 지지부의 저면에 결합된 상면을 갖는, 상기 상부 지지부;
    상부 덮개로서, 상기 상부 덮개의 저면의 둘레부 주위에서 상기 상부 지지부의 상면에 부착된 저면을 갖는, 상기 상부 덮개; 및
    상기 상부 덮개를 관통하는 개구로서, 상기 진동 멤브레인이 진동할 때 공기 또는 액체의 내뿜기가 상기 개구로부터 분출되도록 하는, 상기 개구를 포함하는
    패키지 기판.
  18. 합성 제트 디바이스를 형성하는 방법에 있어서,
    패키지 기판의 캐리어 기판 상에 제 1 유전체 재료 층을 적층하는 단계;
    상기 제 1 유전체 재료 층에 상기 제트 디바이스의 진동 멤브레인의 하부 지지부를 위한 개구를 형성하는 단계;
    상기 하부 지지부를 위한 개구 내에 진동 멤브레인을 위한 하부 지지부를 형성하는 단계;
    상기 제 1 유전체 재료 층과 상기 하부 지지부 상에 전도성 금속으로 제조되는 진동 멤브레인을, 이 진동 멤브레인의 둘레부가 상기 하부 지지부에 부착되도록 형성하는 단계;
    상기 진동 멤브레인 상에 제 2 유전체 재료 층을 형성하는 단계;
    상기 제 2 유전체 재료 층에 상기 제트 디바이스의 상부 덮개의 상부 지지부를 위한 개구를 형성하는 단계;
    상기 상부 지지부를 위한 개구 내에 상부 덮개를 위한 상부 지지부를 형성하는 단계;
    상기 진동 멤브레인 위에 상부 공동을 형성하기 위해 상기 진동 멤브레인 위로부터 상기 제 2 유전체 재료 층을 제거하도록 에칭하는 단계;
    상기 제 1 유전체 재료 층을 상기 캐리어 기판으로부터 분리하는 단계;
    상기 진동 멤브레인 아래에 하부 공동을 형성하기 위해 상기 진동 멤브레인 아래로부터 상기 제 1 유전체 재료 층을 제거하도록 에칭하는 단계;
    상부 덮개를 형성하는 단계로서, 상기 상부 덮개는 상기 진동 멤브레인의 상면과 상기 상부 덮개 사이에 상기 상부 공동을 형성하도록 상기 상부 지지부의 상면을 가로질러 형성되며, 상기 상부 덮개는 상기 진동 멤브레인이 진동할 때 공기 또는 액체의 내뿜기가 상기 상부 공동으로부터 분출되도록 하는 개구를 구비하는, 상부 덮개 형성 단계; 및
    상기 진동 멤브레인의 저면과 자석 사이에 하부 공동을 형성하도록 상기 하부 지지부의 저면을 가로질러 자석을 부착하는 단계를 포함하는
    합성 제트 디바이스 형성 방법.
  19. 제 18 항에 있어서,
    상기 진동 멤브레인을 형성하는 단계는 상기 진동 멤브레인의 둘레부가 상기 하부 지지부의 상면에 부착되도록 상기 진동 멤브레인을 형성하는 단계를 포함하고;
    상기 상부 지지부는 상기 하부 지지부 위의 진동 멤브레인 상에 또는 상기 하부 지지부에 인접한 별도의 지지부 상에 중 하나에 형성되고;
    상기 상부 덮개를 형성하는 단계는 상기 제 2 유전체 재료 층 상에 도금된 도체 층 위에 솔더 레지스트를 형성하는 단계 또는 상기 상부 지지부에 개별 덮개를 부착하는 단계 중 하나를 포함하는
    합성 제트 디바이스 형성 방법.
  20. 제 18 항에 있어서,
    상기 상부 지지부를 형성하는 단계 이후에, 그리고 상기 제 2 유전체 재료 층을 제거하도록 에칭하는 단계 이전에,
    상기 제 2 유전체 재료 층 상에 상부 금속층을 형성하는 단계;
    상기 상부 금속층을 관통하는 개구들을 형성하고, 상기 제 2 유전체 재료 층을 제거하기 위해 상기 상부 금속층을 관통하는 상기 개구들을 통해 에칭하는 단계;
    상기 상부 금속층의 중앙의 하나의 개구만 제외하고, 상기 상부 금속층의 개구들 위에 솔더 레지스트를 형성하여 그 개구들을 덮는 단계; 및
    상기 제 2 유전체 재료 층을 에칭하는 동안 상기 솔더 레지스트 부분들을 보호하기 위해 상기 솔더 레지스트를 하드 마스크(hard mask)로 코팅하는 단계를 추가로 포함하는
    합성 제트 디바이스 형성 방법.
  21. 제 18 항에 있어서,
    상기 제 1 유전체 재료 층을 적층하는 단계는 상기 캐리어 기판의 2개의 대향하는 면 위에 2개의 제 1 유전체 재료 층을 적층하는 단계를 포함하고;
    상기 제 1 유전체 재료 층에 상기 하부 지지부를 위한 개구를 형성하는 단계는 상기 제 1 유전체 재료 층에 2개의 진동 멤브레인의 2개의 하부 지지부를 위한 2개의 개구를 형성하는 단계를 포함하고;
    상기 하부 지지부를 형성하는 단계는 2개의 하부 지지부를 위한 2개의 개구에 2개의 하부 지지부를 형성하는 단계를 포함하고;
    상기 진동 멤브레인을 형성하는 단계는 상기 제 1 유전체 재료 층 및 하부 지지부 상에 2개의 진동 멤브레인을 형성하는 단계를 포함하고;
    상기 진동 멤브레인 상에 제 2 유전체 재료 층을 형성하는 단계는 2개의 진동 멤브레인 위에 2개의 제 2 유전체 재료 층을 적층하는 단계를 포함하고;
    상기 제 2 유전체 재료 층에 개구를 형성하는 단계는 2개의 제트 디바이스의 2개의 상부 덮개의 2개의 상부 지지부를 위한 2개의 개구를 형성하는 단계를 포함하고;
    상기 상부 지지부를 위한 개구 내에 상부 덮개를 위한 상부 지지부를 형성하는 단계는 2개의 상부 덮개를 위한 2개의 상부 지지부를 형성하는 단계를 포함하고;
    상기 진동 멤브레인 위로부터 상기 제 2 유전체 재료 층을 제거하도록 에칭하는 단계는 상기 진동 멤브레인 위에 2개의 상부 공동을 형성하기 위해 2개의 진동 멤브레인 위로부터 2개의 제 2 유전체 재료 층을 제거하도록 에칭하는 단계를 포함하고;
    상기 제 1 유전체 재료 층을 상기 캐리어 기판으로부터 분리하는 단계는 상기 캐리어 기판의 2개의 대향하는 면들로부터 2개의 제 1 유전체 재료 층을 분리하는 단계를 포함하는
    합성 제트 디바이스 형성 방법.
  22. 삭제
KR1020177031791A 2015-06-02 2016-04-14 패키지 통합형 합성 제트 디바이스 Active KR102496273B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/728,705 US9559037B2 (en) 2015-06-02 2015-06-02 Package integrated synthetic jet device
US14/728,705 2015-06-02
PCT/US2016/027553 WO2016195823A1 (en) 2015-06-02 2016-04-14 Package integrated synthetic jet device

Publications (2)

Publication Number Publication Date
KR20180014691A KR20180014691A (ko) 2018-02-09
KR102496273B1 true KR102496273B1 (ko) 2023-02-03

Family

ID=57441419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031791A Active KR102496273B1 (ko) 2015-06-02 2016-04-14 패키지 통합형 합성 제트 디바이스

Country Status (6)

Country Link
US (3) US9559037B2 (ko)
EP (1) EP3302961B1 (ko)
KR (1) KR102496273B1 (ko)
CN (1) CN107667420B (ko)
TW (1) TWI693101B (ko)
WO (1) WO2016195823A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305019B1 (en) * 2014-03-28 2019-05-28 Intel Corporation Piezoelectric devices fabricated in packaging build-up layers
US9653378B2 (en) * 2014-08-04 2017-05-16 National Center For Advanced Packaging Co., Ltd. Heat dissipation solution for advanced chip packages
US9559037B2 (en) * 2015-06-02 2017-01-31 Intel Corporation Package integrated synthetic jet device
CN108879114A (zh) * 2017-05-16 2018-11-23 华为技术有限公司 集成天线封装结构和终端
US11710678B2 (en) 2018-08-10 2023-07-25 Frore Systems Inc. Combined architecture for cooling devices
US11464140B2 (en) 2019-12-06 2022-10-04 Frore Systems Inc. Centrally anchored MEMS-based active cooling systems
US12089374B2 (en) 2018-08-10 2024-09-10 Frore Systems Inc. MEMS-based active cooling systems
CN110783727A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种连接器及制作方法
CN110681559B (zh) * 2019-09-10 2020-12-01 武汉大学 具有亥姆霍兹谐振腔的mems压电超声换能器
KR102677216B1 (ko) 2019-10-30 2024-06-24 프로리 시스템스 인코포레이티드 Mems 기반 기류 시스템
US11510341B2 (en) 2019-12-06 2022-11-22 Frore Systems Inc. Engineered actuators usable in MEMs active cooling devices
US11796262B2 (en) 2019-12-06 2023-10-24 Frore Systems Inc. Top chamber cavities for center-pinned actuators
US12193192B2 (en) 2019-12-06 2025-01-07 Frore Systems Inc. Cavities for center-pinned actuator cooling systems
US12033917B2 (en) 2019-12-17 2024-07-09 Frore Systems Inc. Airflow control in active cooling systems
US12029005B2 (en) * 2019-12-17 2024-07-02 Frore Systems Inc. MEMS-based cooling systems for closed and open devices
CN113391669B (zh) * 2020-03-12 2023-02-17 英业达科技有限公司 电子装置及流体驱动装置
CN116325139A (zh) 2020-10-02 2023-06-23 福珞尔系统公司 主动式热沉
CN112188369B (zh) * 2020-11-02 2021-08-27 地球山(苏州)微电子科技有限公司 一种扬声器及其制造方法
US11692776B2 (en) * 2021-03-02 2023-07-04 Frore Systems Inc. Mounting and use of piezoelectric cooling systems in devices
KR102772587B1 (ko) * 2023-07-13 2025-02-28 (주)에이지피 멀티 칩 캐리 패키지 및 멀티 칩 캐리 패키지 제조방법
CN118800665B (zh) * 2024-09-12 2024-11-29 威海嘉瑞光电科技股份有限公司 一种半导体封装结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292401A1 (en) 2011-05-18 2012-11-22 Nuventix Inc. Power Delivery to Diaphragms
US20130243030A1 (en) 2012-03-16 2013-09-19 Nuventix, Inc. Augmentation of Fans With Synthetic Jet Ejectors
US20140271277A1 (en) 2013-03-15 2014-09-18 General Electric Company Synthetic jet with non-metallic blade structure

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457654B1 (en) 1995-06-12 2002-10-01 Georgia Tech Research Corporation Micromachined synthetic jet actuators and applications thereof
EP1130631A1 (en) * 2000-02-29 2001-09-05 STMicroelectronics S.r.l. Process for forming a buried cavity in a semiconductor material wafer
CN1117987C (zh) * 2001-06-15 2003-08-13 清华大学 合成喷射流角速度计
US20060196638A1 (en) * 2004-07-07 2006-09-07 Georgia Tech Research Corporation System and method for thermal management using distributed synthetic jet actuators
JP4887652B2 (ja) * 2005-04-21 2012-02-29 ソニー株式会社 噴流発生装置及び電子機器
US8672648B2 (en) * 2006-05-23 2014-03-18 Nuventix, Inc. Methods for reducing the non-linear behavior of actuators used for synthetic jets
JP4755119B2 (ja) * 2007-02-14 2011-08-24 株式会社リコー 液体吐出ヘッド用液体供給部材、液体吐出装置及び画像形成装置
US20090108094A1 (en) * 2007-10-23 2009-04-30 Yehuda Ivri Synthetic jet air freshener
JP2009132140A (ja) * 2007-11-05 2009-06-18 Seiko Epson Corp 液滴吐出ヘッドおよび液滴吐出装置
RU2525826C2 (ru) * 2007-12-07 2014-08-20 Конинклейке Филипс Электроникс Н.В. Охлаждающее устройство, использующее внутренние искусственные струи
US8752775B2 (en) * 2008-08-26 2014-06-17 General Electric Company Method and apparatus for reducing acoustic noise in a synthetic jet
US8418934B2 (en) * 2008-08-26 2013-04-16 General Electric Company System and method for miniaturization of synthetic jets
US10720350B2 (en) * 2010-09-28 2020-07-21 Kla-Tencore Corporation Etch-resistant coating on sensor wafers for in-situ measurement
US20120181360A1 (en) * 2010-12-21 2012-07-19 Nuventix Inc. Systems And Methodologies For Preventing Dust and Particle Contamination of Synthetic Jet Ejectors
US20120298769A1 (en) * 2010-12-21 2012-11-29 Nuventix Inc. Synthetic Jet Ejector With Sealed Motor
US9200973B2 (en) * 2012-06-28 2015-12-01 Intel Corporation Semiconductor package with air pressure sensor
US9429427B2 (en) * 2012-12-19 2016-08-30 Intel Corporation Inductive inertial sensor architecture and fabrication in packaging build-up layers
US9260294B2 (en) * 2013-12-27 2016-02-16 Intel Corporation Integration of pressure or inertial sensors into integrated circuit fabrication and packaging
US9791470B2 (en) 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
CN103894306A (zh) 2014-04-09 2014-07-02 西北工业大学 一种基于电磁驱动的合成射流器
US10282965B2 (en) * 2014-12-11 2019-05-07 Intel Corporation Synthetic jet delivering controlled flow to sensor system
US9505607B2 (en) * 2015-03-27 2016-11-29 Intel Corporation Methods of forming sensor integrated packages and structures formed thereby
US9559037B2 (en) * 2015-06-02 2017-01-31 Intel Corporation Package integrated synthetic jet device
US9902152B2 (en) * 2016-06-30 2018-02-27 Intel Corporation Piezoelectric package-integrated synthetic jet devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292401A1 (en) 2011-05-18 2012-11-22 Nuventix Inc. Power Delivery to Diaphragms
US20130243030A1 (en) 2012-03-16 2013-09-19 Nuventix, Inc. Augmentation of Fans With Synthetic Jet Ejectors
US20140271277A1 (en) 2013-03-15 2014-09-18 General Electric Company Synthetic jet with non-metallic blade structure

Also Published As

Publication number Publication date
EP3302961A1 (en) 2018-04-11
TW201714674A (zh) 2017-05-01
CN107667420B (zh) 2021-04-13
EP3302961B1 (en) 2020-03-25
US9559037B2 (en) 2017-01-31
US10134656B2 (en) 2018-11-20
TWI693101B (zh) 2020-05-11
US20170098593A1 (en) 2017-04-06
US20170098594A1 (en) 2017-04-06
WO2016195823A1 (en) 2016-12-08
US20160358841A1 (en) 2016-12-08
CN107667420A (zh) 2018-02-06
EP3302961A4 (en) 2019-01-16
KR20180014691A (ko) 2018-02-09
US10121730B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
KR102496273B1 (ko) 패키지 통합형 합성 제트 디바이스
JP5869183B2 (ja) 空気圧力センサを有する半導体パッケージ
US9902152B2 (en) Piezoelectric package-integrated synthetic jet devices
JP6555845B2 (ja) 多機能シンセティックジェットおよび同製作の方法
US10455308B2 (en) Die with integrated microphone device using through-silicon vias (TSVs)
CN104603945A (zh) 专用集成电路(asic)上的微机电系统(mems)
EP3506343A1 (en) Package assembly with hermetic cavity
US9501068B2 (en) Integration of pressure sensors into integrated circuit fabrication and packaging
JP2015523220A (ja) 機械的ヒューズを備える半導体パッケージ
CN105448867A (zh) 对嵌入管芯封装使用abf gc腔的翘曲控制
KR102484174B1 (ko) 센서 통합 패키지 제조 방법 및 이로부터 형성된 구조물
KR20130025635A (ko) 냉각장치
KR20150058780A (ko) 마이크로폰 패키지 및 그 실장 구조
CN104717872A (zh) 电子模块与散热模块
JP2007222727A (ja) 振動アクチュエータ及び噴流発生装置
JP2006310673A (ja) 噴流発生装置、ヒートシンク、冷却装置及び電子機器
CN116546415B (zh) 微型扬声器的封装结构及其形成方法
CN113411732A (zh) 麦克风封装结构、耳机和电子设备

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20171101

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210413

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220524

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221101

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration