[go: up one dir, main page]

KR102493317B1 - X-ray detector - Google Patents

X-ray detector Download PDF

Info

Publication number
KR102493317B1
KR102493317B1 KR1020170177002A KR20170177002A KR102493317B1 KR 102493317 B1 KR102493317 B1 KR 102493317B1 KR 1020170177002 A KR1020170177002 A KR 1020170177002A KR 20170177002 A KR20170177002 A KR 20170177002A KR 102493317 B1 KR102493317 B1 KR 102493317B1
Authority
KR
South Korea
Prior art keywords
ray image
disposed
region
wire
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170177002A
Other languages
Korean (ko)
Other versions
KR20190075423A (en
Inventor
정승용
양정열
신세진
전혜지
김중석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170177002A priority Critical patent/KR102493317B1/en
Publication of KR20190075423A publication Critical patent/KR20190075423A/en
Application granted granted Critical
Publication of KR102493317B1 publication Critical patent/KR102493317B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/36Devices specially adapted for detecting X-ray radiation
    • H01L27/308
    • H01L29/786
    • H01L29/868
    • H01L31/085
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/50PIN diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/301Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices being sensitive to very short wavelength, e.g. being sensitive to X-rays, gamma-rays or corpuscular radiation

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명은 엑스레이 영상감지소자에 관한 것이다. 상기 엑스레이 영상감지소자는, 제1 포토 다이오드와 박막 트랜지스터를 포함하는 제1 화소 영역을 포함하는 제1 영역, 및 상기 제1 영역의 외주면에 인접하게 배치되고, 제2 포토 다이오드만을 포함하는 제2 화소 영역을 포함하는 제2 영역을 포함하되, 상기 제2 포토 다이오드의 면적은, 상기 제1 포토 다이오드의 면적보다 크게 형성된다.The present invention relates to an X-ray image sensor. The X-ray image sensing element may include a first region including a first pixel region including a first photodiode and a thin film transistor, and a second region disposed adjacent to an outer circumferential surface of the first region and including only a second photodiode. A second region including a pixel region is included, wherein an area of the second photodiode is larger than an area of the first photodiode.

Description

엑스레이 영상감지소자{X-RAY DETECTOR}X-ray image detector {X-RAY DETECTOR}

본 발명은 엑스레이 영상감지소자에 관한 것이다. 구체적으로, 어레이 영역과 인접한 더미 영역에 포토 다이오드를 포함하는 더미 화소영역(Dummmy Pixel)이 형성되는 엑스레이 영상감지소자에 관한 것이다.The present invention relates to an X-ray image sensor. Specifically, it relates to an X-ray image sensing element in which a dummy pixel region including a photodiode is formed in a dummy region adjacent to an array region.

현재 의학용으로 널리 사용되고 있는 진단용 엑스레이(X-ray) 장치의 검사방법은 엑스레이 감지 필름을 사용하여 촬영하고, 그 결과를 알기 위해서는 소정의 필름 인화시간을 거쳐야 했다.Currently, a diagnostic X-ray device, which is widely used for medical purposes, is photographed using an X-ray detection film, and a predetermined film printing time is required to know the result.

그러나, 근래에 들어서 반도체 기술의 발전에 힘입어 박막 트랜지스터(Thin Film Transistor)를 이용한 디지털 엑스레이 디텍터(Digital X-ray detector; 이하 "엑스레이 영상감지소자"라 칭한다)가 연구/개발되었다.However, in recent years, thanks to the development of semiconductor technology, a digital X-ray detector (hereinafter referred to as "X-ray image sensing device") using a thin film transistor has been researched/developed.

상기 엑스레이 영상감지소자는 박막 트랜지스터를 스위칭소자로 사용하여, 엑스레이의 촬영 즉시 실시간으로 화면 상에 엑스레이 영상을 표시하여 결과를 진단할 수 있는 장점이 있다.The X-ray image sensing device uses a thin film transistor as a switching device, and has an advantage of displaying an X-ray image on a screen in real time as soon as an X-ray is captured, thereby diagnosing a result.

이하, 엑스레이 영상감지소자의 구성과 그 동작을 살펴보면 다음과 같다.Hereinafter, the configuration and operation of the X-ray image sensing element will be described.

도 1은 종래의 엑스레이 영상감지소자의 개략적인 구성을 도시한 평면도이다. 도 2는 도 1의 A-A' 선을 따라 자른 단면을 나타내는 단면도이다.1 is a plan view showing a schematic configuration of a conventional X-ray image sensing device. FIG. 2 is a cross-sectional view showing a cross section taken along the line A-A' of FIG. 1;

도 1 및 도 2를 참조하면, 엑스레이 영상감지소자는 기판(10)과 기판(10) 상에 형성되는 신틸레이션층(scintillation layer)(20)을 포함한다.Referring to FIGS. 1 and 2 , the X-ray image sensing device includes a substrate 10 and a scintillation layer 20 formed on the substrate 10 .

기판(10)은 영상을 감지하는 표시영역(Array Area)(11)과, 표시영역(11)의 외주면을 둘러싸는 더미영역(Dummy Area)(12)을 포함한다. 표시영역(11)은 복수의 단위 화소영역을 포함하고, 일측에 복수의 단위 화소영역에서 출력된 광전류를 수신하는 리드아웃 집적회로(30)(ROIC)가 구비된다.The substrate 10 includes an array area 11 for sensing an image and a dummy area 12 surrounding an outer circumferential surface of the display area 11 . The display area 11 includes a plurality of unit pixel areas, and a readout integrated circuit 30 (ROIC) for receiving photocurrents output from the plurality of unit pixel areas is provided on one side.

신틸레이션층(20)은 기판(10) 상에 배치되며 표시영역(11) 상에서 일정한 두께를 갖는다. 다만, 표시영역(11)의 외주면에는 공정상의 이유로 신틸레이션층(20)의 두께가 불균일한 더미영역(12)이 형성된다. 이러한 더미영역(12)은 일정한 광원이 입사되지 않기에 정상적인 화상 정보를 얻기 어려우므로 화소영역으로 이용하지 않고, 리드아웃 집적회로(30)와도 연결되지 않는다.The scintillation layer 20 is disposed on the substrate 10 and has a constant thickness on the display area 11 . However, a dummy region 12 in which the thickness of the scintillation layer 20 is non-uniform is formed on the outer circumferential surface of the display region 11 for reasons of processing. This dummy area 12 is not used as a pixel area and is not connected to the readout integrated circuit 30 because it is difficult to obtain normal image information because a constant light source is not incident thereon.

이러한 더미영역(Dummy Area)은 잉여 면적으로 존재하여 엑스레이 영상감지소자의 크기를 불필요하게 증가시키게 되는 문제점이 있었다.This dummy area has a problem in that the size of the X-ray image sensing element is unnecessarily increased because it exists as an surplus area.

본 발명이 해결하고자 하는 기술적 과제는, 어레이 영역과 인접한 더미 영역에 포토 다이오드를 포함하는 더미 화소영역을 형성시킴으로써, 더미 영역에서 배터리를 충전시킬 수 있는 추가적인 전력을 생산할 수 있는 엑스레이 영상감지소자를 제공하는 것이다.A technical problem to be solved by the present invention is to provide an X-ray image sensing device capable of generating additional power capable of charging a battery in a dummy area by forming a dummy pixel area including a photodiode in a dummy area adjacent to an array area. is to do

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention not mentioned above can be understood by the following description and will be more clearly understood by the examples of the present invention. It will also be readily apparent that the objects and advantages of the present invention may be realized by means of the instrumentalities and combinations indicated in the claims.

상기 기술적 과제를 달성하기 위한 본 발명의 엑스레이 영상감지소자에 따른 일 측면(apsect)은, 제1 포토 다이오드와 박막 트랜지스터를 포함하는 제1 화소 영역을 포함하는 제1 영역, 및 상기 제1 영역의 외주면에 인접하게 배치되고, 제2 포토 다이오드만을 포함하는 제2 화소 영역을 포함하는 제2 영역을 포함하되, 상기 제2 포토 다이오드의 면적은, 상기 제1 포토 다이오드의 면적보다 크게 형성된다.One aspect according to the X-ray image sensing device of the present invention for achieving the above technical problem is a first region including a first pixel region including a first photodiode and a thin film transistor, and a A second region disposed adjacent to an outer circumferential surface and including a second pixel region including only a second photodiode, wherein an area of the second photodiode is larger than an area of the first photodiode.

또한, 상기 제1 포토 다이오드는, 일단이 바이어스 배선과 연결되고, 타단이 상기 박막 트랜지스터에 연결되며, 상기 박막 트랜지스터는, 상기 제1 포토 다이오드에 연결되는 소오스 단자와, 제1 데이터 배선에 연결되는 드레인 단자과, 게이트 배선에 연결되는 게이트 단자를 포함할 수 있다.In addition, the first photodiode has one end connected to a bias line and the other end connected to the thin film transistor, and the thin film transistor has a source terminal connected to the first photodiode and a first data line. It may include a drain terminal and a gate terminal connected to the gate line.

또한, 상기 제1 데이터 배선 및 상기 게이트 배선은, 상기 제1 화소 영역을 정의하고, 상기 제1 데이터 배선과 나란히 배치되는 제2 데이터 배선 및 상기 게이트 배선은, 상기 제2 화소 영역을 정의할 수 있다.The first data wire and the gate wire may define the first pixel area, and the second data wire and the gate wire disposed parallel to the first data wire may define the second pixel area. there is.

또한, 상기 제2 포토 다이오드는, 상기 게이트 배선과 이격되도록 배치되며, 전기적으로 비통전될 수 있다.In addition, the second photodiode may be disposed to be spaced apart from the gate wire and may be electrically non-conductive.

또한, 상기 박막 트랜지스터에 연결되는 제1 데이터 배선으로부터 출력되는 신호를 수신하는 리드아웃부와, 상기 제2 포토 다이오드에 연결되는 상기 제1 데이터 배선과 나란히 배치되는 제2 데이터 배선으로부터 출력되는 전류를 수신하는 배터리부를 더 포함할 수 있다.In addition, a current output from a lead-out unit receiving a signal output from a first data wire connected to the thin film transistor and a second data wire disposed parallel to the first data wire connected to the second photodiode A receiving battery unit may be further included.

또한, 상기 배터리부는, 상기 제1 및 제2 화소 영역을 가로지르는 게이트 배선에 신호를 전달하는 게이트 집적회로에 전원을 제공할 수 있다.The battery unit may provide power to a gate integrated circuit that transmits a signal to a gate line crossing the first and second pixel regions.

상기 기술적 과제를 달성하기 위한 본 발명의 엑스레이 영상감지소자에 따른 다른 측면은, 제1 및 제2 영역이 정의된 기판, 상기 제1 영역에 배치된 제1 화소 영역, 및 상기 제2 영역에 배치된 제2 화소 영역을 포함하고, 상기 제1 화소 영역은, 상기 기판 상에 형성된 액티브 패턴, 상기 액티브 패턴 상에 형성되는 게이트 배선, 상기 액티브 패턴과 상기 게이트 배선의 상면을 덮는 층간 절연막, 상기 게이트 배선의 일측에 형성되고, 상기 층간 절연막을 관통하여 상기 액티브 패턴의 상면에 접하는 제1 데이터 배선, 상기 게이트 배선의 타측에 형성되고, 상기 층간 절연막을 관통하여 상기 액티브 패턴의 상면에 접하는 컨택, 및 상기 층간 절연막 상에 형성되고, 상기 컨택과 전기적으로 연결되는 제1 PIN 레이어를 포함하고, 상기 제2 화소 영역은, 상기 층간 절연막 상에 형성되고, 상기 제1 데이터 배선과 나란히 배치되는 제2 데이터 배선, 및 상기 제2 데이터 배선과 전기적으로 연결되는 제2 PIN 레이어를 포함하되, 상기 제2 PIN 레이어의 면적은, 상기 제1 PIN 레이어의 면적보다 크게 형성된다.Another aspect according to the X-ray image sensing device of the present invention for achieving the above technical problem is a substrate on which first and second regions are defined, a first pixel region disposed in the first region, and disposed in the second region and a second pixel region, wherein the first pixel region includes an active pattern formed on the substrate, a gate line formed on the active pattern, an interlayer insulating layer covering upper surfaces of the active pattern and the gate line, and the gate line. A first data line formed on one side of the wiring and in contact with the upper surface of the active pattern through the interlayer insulating film, a contact formed on the other side of the gate wiring and in contact with the upper surface of the active pattern through the interlayer insulating film, and A first PIN layer formed on the interlayer insulating film and electrically connected to the contact, wherein the second pixel area is formed on the interlayer insulating film and disposed parallel to the first data line. A wire and a second PIN layer electrically connected to the second data wire, wherein the area of the second PIN layer is larger than that of the first PIN layer.

또한, 상기 제1 데이터 배선 및 상기 제2 데이터 배선은, 상기 게이트 배선과 서로 교차하도록 배치될 수 있다.Also, the first data line and the second data line may be disposed to cross the gate line.

또한, 상기 컨택의 상면, 및 상기 제1 PIN 레이어의 하면에 접하도록 배치되는 제1 메탈 레이어와, 상기 제1 PIN 레이어의 상면에 접하도록 배치되는 제1 투명 전극과, 상기 제2 데이터 배선의 상면, 및 상기 제2 PIN 레이어의 하면에 접하도록 배치되는 제2 메탈 레이어와, 상기 제2 PIN 레이어의 상면에 접하도록 배치되는 제2 투명 전극을 더 포함할 수 있다.In addition, a first metal layer disposed to be in contact with the upper surface of the contact and the lower surface of the first PIN layer, a first transparent electrode disposed to be in contact with the upper surface of the first PIN layer, and the second data wire It may further include a second metal layer disposed to be in contact with an upper surface and a lower surface of the second PIN layer, and a second transparent electrode disposed to be in contact with an upper surface of the second PIN layer.

또한, 상기 제1 투명 전극의 상면에 접하도록 배치되는 제1 바이어스 배선과, 상기 제2 투명 전극의 상면에 접하도록 배치되는 제2 바이어스 배선을 더 포함하고, 상기 제1 바이어스 배선과 상기 제2 바이어스 배선은, 서로 동일 거리만큼 이격되도록 배치될 수 있다.In addition, it further includes a first bias wire disposed in contact with the upper surface of the first transparent electrode, and a second bias wire disposed in contact with the upper surface of the second transparent electrode, the first bias wire and the second bias wire disposed in contact with the upper surface of the second transparent electrode The bias wires may be arranged to be spaced apart from each other by the same distance.

또한, 상기 제1 및 제2 영역을 덮는 신틸레이터층을 더 포함하되, 상기 제1 영역에서 측정한 상기 신틸레이터층의 제1 두께는, 상기 제2 영역에서 측정한 상기 신틸레이터층의 제2 두께보다 크게 형성될 수 있다.Further, a scintillator layer covering the first and second regions is included, wherein the first thickness of the scintillator layer measured in the first region is equal to the second thickness of the scintillator layer measured in the second region. It may be formed larger than the thickness.

또한, 상기 신틸레이터층의 두께는, 상기 제2 영역 내에서 상기 제2 데이터 배선으로부터 멀어질수록 점진적으로 감소될 수 있다.In addition, a thickness of the scintillator layer may gradually decrease as the distance from the second data wire in the second region increases.

또한, 상기 제1 PIN 레이어와 상기 제2 PIN 레이어는, 동일 공정을 통해 형성될 수 있다.In addition, the first PIN layer and the second PIN layer may be formed through the same process.

또한, 상기 제1 영역과 상기 제2 영역은, 서로 인접하게 배치되고, 상기 제2 영역은, 상기 액티브 패턴을 미포함 할 수 있다. In addition, the first area and the second area may be disposed adjacent to each other, and the second area may not include the active pattern.

본 발명의 엑스레이 영상감지소자는, 어레이 영역과 인접한 더미 영역에 포토 다이오드로 구성된 더미 화소영역을 구비함으로써, 사용되지 않는 잉여 면적을 이용하여 추가적인 전력을 생산할 수 있다. 본 발명은 더미 화소영역에서 추가적으로 생산되는 전력을 배터리에 충전시켜 엑스레이 영상감지소자의 동작 시간(즉, 사용 가능 시간)을 연장시킬 수 있으며, 엑스레이 영상감지소자의 동작 에너지 효율을 향상시킬 수 있다.The X-ray image sensing device of the present invention includes a dummy pixel region composed of photodiodes in a dummy region adjacent to an array region, so that additional power can be generated using an unused surplus area. According to the present invention, the operating time (ie, usable time) of the X-ray image sensing device may be extended by charging the battery with power additionally generated in the dummy pixel region, and operation energy efficiency of the X-ray image sensing device may be improved.

도 1은 종래의 엑스레이 영상감지소자의 개략적인 구성을 도시한 평면도이다.
도 2는 도 1의 A-A' 선을 따라 자른 단면을 나타내는 단면도이다.
도 3은 본 발명의 실시예에 따른 엑스레이 영상감지소자를 나타내는 블록도이다.
도 4는 도 3의 S 영역에 포함된 단위 화소영역과, 더미 화소영역을 나타내는 평면도이다.
도 5는 도 4의 B-B'선과 C-C'선을 따라 자른 단면을 나타내는 단면도이다.
도 6은 본 발명의 실시예에 따른 엑스레이 영상감지소자에 포함된 단위 화소영역의 동작을 설명하기 위한 회로도이다.
도 7은 본 발명의 실시예에 따른 엑스레이 영상감지소자에 포함된 더미 화소영역의 동작을 설명하기 위한 회로도이다.
1 is a plan view showing a schematic configuration of a conventional X-ray image sensing device.
FIG. 2 is a cross-sectional view showing a cross section taken along line AA′ of FIG. 1 .
3 is a block diagram showing an X-ray image sensing device according to an embodiment of the present invention.
FIG. 4 is a plan view illustrating a unit pixel area included in area S of FIG. 3 and a dummy pixel area.
FIG. 5 is a cross-sectional view showing a cross section taken along lines BB′ and C-C′ of FIG. 4 .
6 is a circuit diagram for explaining the operation of a unit pixel area included in an X-ray image sensing device according to an embodiment of the present invention.
7 is a circuit diagram for explaining an operation of a dummy pixel region included in an X-ray image sensing device according to an embodiment of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above objects, features and advantages will be described later in detail with reference to the accompanying drawings, and accordingly, those skilled in the art to which the present invention belongs will be able to easily implement the technical spirit of the present invention. In describing the present invention, if it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to indicate the same or similar components.

이하에서는, 도 3 내지 도 7을 참조하여 본 발명의 실시예에 따른 엑스레이 영상감지소자에 관하여 상세히 설명하도록 한다. Hereinafter, an X-ray image sensing device according to an embodiment of the present invention will be described in detail with reference to FIGS. 3 to 7 .

도 3은 본 발명의 실시예에 따른 엑스레이 영상감지소자를 나타내는 블록도이다.3 is a block diagram showing an X-ray image sensing device according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시예에 따른 엑스레이 영상감지소자는, 기판(1000), 게이트부(1200), 리드아웃부(1300)(ROIC), 및 배터리부(1400)(Battery)를 포함한다. Referring to FIG. 3 , an X-ray image sensing device according to an embodiment of the present invention includes a substrate 1000, a gate unit 1200, a lead-out unit 1300 (ROIC), and a battery unit 1400 (Battery). include

기판(1000)은 제1 영역(1100; 이하, 어레이 영역)과 제1 영역의 외주면에 배치되는 제2 영역(1150; 이하, 더미 영역)을 포함한다. 기판(110)은 광투과율이 높은 투명 유리기판으로 구성될 수 있다. 다만, 이는 하나의 실시예에 불과하며 본 발명이 이에 한정되는 것은 아니다.The substrate 1000 includes a first region 1100 (hereinafter referred to as an array region) and a second region 1150 (hereinafter referred to as a dummy region) disposed on an outer circumferential surface of the first region. The substrate 110 may be formed of a transparent glass substrate having high light transmittance. However, this is only one embodiment and the present invention is not limited thereto.

어레이 영역(1100)은 종횡으로 배열되어 단위 화소영역(Px)을 정의하는 게이트라인(GL)과 데이터라인(DL)을 포함한다. The array area 1100 includes gate lines GL and data lines DL that are vertically and horizontally arranged to define a unit pixel area Px.

더미 영역(1150)은 어레이 영역(1100)의 외주면을 둘러싸도록 배치된다. 예를 들어, 더미 영역(1150)은 어레이 영역(1100)의 세변을 둘러싸도록 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The dummy area 1150 is disposed to surround the outer circumferential surface of the array area 1100 . For example, the dummy area 1150 may be disposed to surround three sides of the array area 1100 . However, the present invention is not limited thereto.

더미 영역(1150)은 어레이 영역(1100)과 게이트부(1200) 사이에 배치되며 게이트부(1200)로부터 연장되는 복수의 게이트 배선(GL)이 지나갈 수 있다.The dummy region 1150 is disposed between the array region 1100 and the gate portion 1200 and a plurality of gate lines GL extending from the gate portion 1200 may pass therethrough.

더미 영역(1150)은 더미 화소영역(Dx)을 포함한다. 더미 화소영역(Dx)은 입사되는 광원을 전력으로 전환하는 포토다이오드를 포함한다. 포토다이오드에서 생성되는 전하는 배터리부(1400)에 전달되어 배터리부(1400)를 충전시킬 수 있다. 이에 대한 자세한 설명은 이하에서 후술하도록 한다.The dummy area 1150 includes a dummy pixel area Dx. The dummy pixel region Dx includes a photodiode that converts an incident light source into electric power. Charges generated by the photodiode may be transferred to the battery unit 1400 to charge the battery unit 1400 . A detailed description of this will be described below.

게이트부(1200)는 어레이 영역(1100)에 구비된 복수의 단위 화소영역(Px)에 포함된 박막 트랜지스터의 동작을 제어하는 다수의 게이트 집적 회로(1250)를 포함한다. The gate unit 1200 includes a plurality of gate integrated circuits 1250 that control operations of thin film transistors included in a plurality of unit pixel regions Px provided in the array region 1100 .

구체적으로, 게이트 집적 회로(1250)는 게이트 배선(GL)을 통해 게이트 신호를 제공함으로써, 각 화소영역(Px)에 포함된 박막 트랜지스터를 온오프시킬 수 있다. 박막 트랜지스터는 포토다이오드에서 생성된 전하를 데이터 라인(DL)으로 전달시키는 스위치로써 동작할 수 있다. 이에 대한 자세한 설명은 도 6을 참조하여 후술하도록 한다.Specifically, the gate integrated circuit 1250 may turn on/off the thin film transistor included in each pixel region Px by providing a gate signal through the gate line GL. The thin film transistor may operate as a switch that transfers charges generated by the photodiode to the data line DL. A detailed description of this will be described later with reference to FIG. 6 .

리드아웃부(1300)는 데이터 라인(DL)을 통해 전달받은 전류 신호를 증폭 및 전처리 하여 디지털 신호로 변환하고, 변환된 신호에 해당하는 영상을 출력한다. The lead-out unit 1300 amplifies and pre-processes the current signal transmitted through the data line DL, converts it into a digital signal, and outputs an image corresponding to the converted signal.

예를 들어, 신체의 일부를 엑스레이 촬영 할 경우, 엑스레이가 투과하는 신체 일부에서는 전류 신호의 크기가 크고, 엑스레이의 투과율이 낮은 부위에서는 전류 신호의 크기가 작게 되는데, 이와 같은 차이를 영상을 통해 표시할 수 있다.For example, when X-rays are taken on a part of the body, the size of the current signal is large in the part of the body through which the X-rays pass, and the size of the current signal is small in the part where the X-ray transmittance is low. This difference is displayed through an image. can do.

배터리부(1400)는 게이트부(1200) 및 리드아웃부(1300)를 포함하는 구동회로가 동작할 수 있도록 전원을 제공한다. 배터리부(1400)는 충방전 가능한 2차 전지를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The battery unit 1400 provides power so that the driving circuit including the gate unit 1200 and the lead-out unit 1300 can operate. The battery unit 1400 may include a secondary battery capable of charging and discharging, but the present invention is not limited thereto.

도면에 명확하게 도시하지는 않았으나, 기판(1000) 상에는 신틸레이션층(scintillation layer)(미도시)이 필름 형태로 부착(Laminating) 또는 직접 증착(evaporation)될 수 있다. Although not clearly shown in the drawings, a scintillation layer (not shown) may be laminated or directly evaporated on the substrate 1000 in the form of a film.

신틸레이션층(미도시)은 포톤(Photon)을 흡수하여 내부로부터 광원을 발산한다. 광원은 기판(1000)에 포함된 어레이 영역(1100)의 단위 화소영역(Px)과 더미 영역(1150)의 더미 화소영역(Dx) 내에 구현되어 있는 포토다이오드(Photodiode)에 전달되고, 포토다이오드(Photodiode)에는 광전류가 발생된다. The scintillation layer (not shown) absorbs photons and emits a light source from the inside. The light source is transmitted to a photodiode implemented in the unit pixel area Px of the array area 1100 and the dummy pixel area Dx of the dummy area 1150 included in the substrate 1000, and the photodiode ( A photocurrent is generated in the photodiode.

이어서, 단위 화소영역(Px)에서 발생된 광전류는 스위칭 소자로서 동작하는 박막 트랜지스터에 의해 제1 데이터 배선(도 4의 DL1)을 통하여 리드아웃부(1300)로 전달된다. Subsequently, the photocurrent generated in the unit pixel region Px is transmitted to the lead-out unit 1300 through the first data line (DL1 in FIG. 4 ) by the thin film transistor operating as a switching element.

또한, 더미 영역(1150)에서 발생된 광전류는 제2 데이터 배선(도 4의 DL2)을 통해 배터리부(1400)로 전달된다. 즉, 더미 영역(1150)에서 발생된 광전류는 배터리부(1400)를 충전시키는 데 이용될 수 있다. In addition, the photocurrent generated in the dummy region 1150 is transmitted to the battery unit 1400 through a second data line (DL2 in FIG. 4 ). That is, the photocurrent generated in the dummy region 1150 may be used to charge the battery unit 1400 .

도 4는 도 3의 S 영역에 포함된 단위 화소영역과, 더미 화소영역을 나타내는 평면도이다. 도 5은 도 4의 B-B'선과 C-C'선을 따라 자른 단면을 나타내는 단면도이다.FIG. 4 is a plan view illustrating a unit pixel area included in area S of FIG. 3 and a dummy pixel area. FIG. 5 is a cross-sectional view showing a cross section taken along lines BB' and C-C' of FIG. 4 .

도 4를 참조하면, 단위 화소영역(Px)은 제1 데이터 배선(DL1)과 게이트 배선(GL)에 의해 정의된다. 더미 화소영역(Dx)은 제2 데이터 배선(DL2)과 게이트 배선(GL)에 의해 정의된다. Referring to FIG. 4 , the unit pixel area Px is defined by the first data line DL1 and the gate line GL. The dummy pixel area Dx is defined by the second data line DL2 and the gate line GL.

이때, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)은 제1 방향을 향해 연장되도록 형성되며 서로 이격되도록 나란히 배치될 수 있고, 게이트 배선(GL)은 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)과 교차하는 제2 방향을 향해 연장되도록 형성될 수 있다.In this case, the first data line DL1 and the second data line DL2 are formed to extend in the first direction and may be arranged side by side to be spaced apart from each other, and the gate line GL is formed to extend in the first direction and be spaced apart from each other. It may be formed to extend in a second direction crossing the second data line DL2.

단위 화소영역(Px)과 더미 화소영역(Dx)은 동일한 게이트 배선(GL)을 공유할 수 있다. 즉, 단위 화소영역(Px)과 더미 화소영역(Dx)은 기판(1000) 상에서 동일한 행에 해당하는 위치에 배치될 수 있다. The unit pixel area Px and the dummy pixel area Dx may share the same gate line GL. That is, the unit pixel region Px and the dummy pixel region Dx may be disposed at positions corresponding to the same row on the substrate 1000 .

단위 화소영역(Px)과 더미 화소영역(Dx)은 서로 인접하게 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 단위 화소영역(Px)와 더미 화소영역(Dx)은 서로 이격되도록 배치될 수 있다. The unit pixel area Px and the dummy pixel area Dx may be disposed adjacent to each other. However, the present invention is not limited thereto, and the unit pixel area Px and the dummy pixel area Dx may be spaced apart from each other.

또한, 단위 화소영역(Px)과 더미 화소영역(Dx)은 높이 또는 너비를 갖도록 형성될 수 있다.Also, the unit pixel area Px and the dummy pixel area Dx may be formed to have heights or widths.

구체적으로, 단위 화소영역(Px)는 제1 포토 다이오드(PD1)와 박막 트랜지스터(TFT)를 포함할 수 있다.Specifically, the unit pixel region Px may include a first photodiode PD1 and a thin film transistor TFT.

박막 트랜지스터(TFT)는 제1 데이터 배선(DL1)과 게이트 배선(GL)이 교차하는 영역에 형성될 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 단위 화소영역(Px)의 좌측 하단 영역에 배치될 수 있다. 다만, 이는 하나의 예에 불과하며, 본 발명이 이에 한정되는 것은 아니다. The thin film transistor TFT may be formed in an area where the first data line DL1 and the gate line GL cross each other. For example, the thin film transistor TFT may be disposed in a lower left area of the unit pixel area Px. However, this is only one example, and the present invention is not limited thereto.

제1 포토 다이오드(PD1)는 박막 트랜지스터(TFT)의 일부에 오버랩되도록 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 포토 다이오드(PD1)는 박막 트랜지스터(TFT)와 오버랩되지 않고, 박막 트랜지스터(TFT)의 일단과 전기적으로 연결되도록 배치될 수 있다.The first photodiode PD1 may be disposed to overlap a portion of the thin film transistor TFT. However, the present invention is not limited thereto, and the first photodiode PD1 may be disposed to be electrically connected to one end of the thin film transistor TFT without overlapping with the thin film transistor TFT.

제1 바이어스 배선(B1)은 제1 포토 다이오드(PD1)와 오버랩되도록 제1 포토 다이오드(PD1) 상에 배치될 수 있다. 제1 바이어스 배선(B1)은 제1 데이터 배선(DL1)과 동일한 방향으로 연장되도록 배치될 수 있다. 즉, 제1 바이어스 배선(B1)과 제1 데이터 배선(DL1)은 평행하게 배치될 수 있다. 다만, 이는 하나의 예시에 불과하며, 본 발명이 이에 한정되는 것은 아니다. The first bias wire B1 may be disposed on the first photodiode PD1 to overlap with the first photodiode PD1. The first bias line B1 may be disposed to extend in the same direction as the first data line DL1. That is, the first bias line B1 and the first data line DL1 may be disposed in parallel. However, this is only one example, and the present invention is not limited thereto.

더미 화소영역(Dx)은 제2 포토 다이오드(PD2)를 포함한다. 더미 화소영역(Dx)은 단위 화소영역(Px)과 달리 박막 트랜지스터(TFT)를 미포함 할 수 있다.The dummy pixel region Dx includes the second photodiode PD2. Unlike the unit pixel area Px, the dummy pixel area Dx may not include the thin film transistor TFT.

제2 포토 다이오드(PD2)는 제2 데이터 배선(DL2)의 일부와 전기적으로 연결될 수 있으며, 게이트 배선(GL)과 이격되도록 배치될 수 있다. The second photodiode PD2 may be electrically connected to a portion of the second data line DL2 and may be spaced apart from the gate line GL.

제2 바이어스 배선(B2)은 제2 포토 다이오드(PD2)와 오버랩되도록 제2 포토 다이오드(PD2) 상에 배치될 수 있다. 제2 바이어스 배선(B2)은 제1 바이어스 배선(B1)과 동일한 방향으로 연장되도록 배치될 수 있다. 즉, 제2 바이어스 배선(B2)과 제1 바이어스 배선(B1)은 동일 거리만큼 이격되도록(즉, 평행하게) 배치될 수 있다. 다만, 이는 하나의 예시에 불과하며, 본 발명이 이에 한정되는 것은 아니다. The second bias wire B2 may be disposed on the second photodiode PD2 to overlap with the second photodiode PD2. The second bias wire B2 may be disposed to extend in the same direction as the first bias wire B1. That is, the second bias wire B2 and the first bias wire B1 may be spaced apart from each other by the same distance (ie, in parallel). However, this is only one example, and the present invention is not limited thereto.

여기에서, 더미 화소영역(Dx)은 단위 화소영역(Px)과 달리 박막 트랜지스터(TFT)를 포함하지 않으므로, 제2 포토 다이오드(PD2)는 제1 포토 다이오드(PD1)보다 더 큰 면적을 갖도록 형성될 수 있다. 이때, 제2 포토 다이오드(PD2)는 제1 포토 다이오드(PD1)와 비교하여 더 큰 종단면적 또는 횡단면적으로 가질 수 있다.Here, since the dummy pixel region Dx does not include the thin film transistor TFT unlike the unit pixel region Px, the second photodiode PD2 is formed to have a larger area than the first photodiode PD1. It can be. In this case, the second photodiode PD2 may have a larger vertical cross-sectional area or cross-sectional area than the first photodiode PD1.

이를 통해, 더미 화소영역(Dx)은 입사되는 광원에 대하여 더 많은 전하를 생성할 수 있어, 배터리부(1400)에 더 큰 전류를 제공할 수 있다. 배터리부(1400)에 제공되는 전류는 엑스레이 영상감지소자를 동작시키는데 이용되는 바, 더미 화소영역(Dx)의 동작을 통해 엑스레이 영상감지소자의 동작 시간은 증가되고, 동작 에너지 효율은 향상될 수 있다.Through this, the dummy pixel region Dx can generate more charges with respect to the incident light source, so that a larger current can be provided to the battery unit 1400 . Since the current provided to the battery unit 1400 is used to operate the X-ray image sensing element, the operating time of the X-ray image sensing element can be increased and operational energy efficiency can be improved through the operation of the dummy pixel region Dx. .

도 5를 참조하면, 본 발명의 실시예에 따른 엑스레이 영상감지소자의 단위 화소영역(Px)와 더미 화소영역(Dx)는 동일한 기판(110) 상에 형성된다.Referring to FIG. 5 , a unit pixel region Px and a dummy pixel region Dx of an X-ray image sensing device according to an exemplary embodiment of the present invention are formed on the same substrate 110 .

이하에서는, 단위 화소영역(Px)의 단면(도 4의 B-B'선을 따라 자른 단면)을 참조하여, 단위 화소영역(Px)에 대해 설명하도록 한다.Hereinafter, the unit pixel region Px will be described with reference to a cross section of the unit pixel region Px (a cross section cut along line BB′ in FIG. 4 ).

기판(110) 상에는 액티브 패턴(120)이 형성된다. 액티브 패턴(120)은 제1 데이터 배선(140)(DL1)과 게이트 배선(125)(GL)이 교차하는 영역에 형성될 수 있으며, 제1 데이터 배선(140)의 일부 및 게이트 배선(125)의 일부와 오버랩되도록 배치될 수 잇다. An active pattern 120 is formed on the substrate 110 . The active pattern 120 may be formed in a region where the first data line 140 (DL1) and the gate line 125 (GL) intersect, and a portion of the first data line 140 and the gate line 125 may be formed. It can be arranged to overlap with a part of.

액티브 패턴(120)은 비정질 실리콘(a-Si), 폴리 실리콘 (polycrystalline silicon), 저온 폴리 실리콘(즉, Low-temperature poly-Si; LTPS), 전이금속 칼코겐 화합물(Transition Metal Dichalcogenides), 실리콘(Si), 산화물 반도체, 유기반도체, III-V 화합물의 반도체 중 적어도 하나의 물질로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The active pattern 120 may include amorphous silicon (a-Si), polycrystalline silicon, low-temperature poly-Si (LTPS), transition metal dichalcogenides, silicon ( Si), oxide semiconductors, organic semiconductors, and III-V compound semiconductors, but may be formed of at least one material, but the present invention is not limited thereto.

액티브 패턴(120) 상에는 게이트 배선(125)이 형성된다. 게이트 배선(125)은 박막 트랜지스터(TFT)의 게이트 전극으로 동작하며, 게이트 신호(Vg)가 인가될 수 있다. 액티브 패턴(120)과 게이트 배선(125) 사이에는 게이트 절연막(122)이 형성될 수 있다. A gate wiring 125 is formed on the active pattern 120 . The gate line 125 operates as a gate electrode of the thin film transistor TFT, and a gate signal Vg may be applied. A gate insulating layer 122 may be formed between the active pattern 120 and the gate wiring 125 .

여기에서, 게이트 배선(125)은 도전성 물질을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 게이트 배선(125)은 폴리 실리콘과 같은 비-메탈(non-metal)로 이루어질 수도 있다.Here, the gate wiring 125 may include a conductive material. However, the present invention is not limited thereto, and the gate wiring 125 may be made of non-metal such as polysilicon.

게이트 절연막(122)은 고유전막(high-k)인 HfO2, ZrO2, Ta2O5, TiO2, SrTiO3 또는 (Ba, Sr)TiO3를 포함하는 그룹에서 선택된 물질을 포함할 수 있다. 게이트 절연막(122)은 포함하는 물질에 따라 적절한 두께로 형성될 수 있다.The gate insulating layer 122 may include a material selected from a group including HfO2, ZrO2, Ta2O5, TiO2, SrTiO3, or (Ba, Sr)TiO3, which is a high-k film. The gate insulating layer 122 may be formed to an appropriate thickness depending on the material it contains.

기판(110) 상에는 게이트 배선(125) 및 액티브 패턴(120)을 덮는 제1 층간 절연막(130)이 형성된다. A first interlayer insulating layer 130 covering the gate wiring 125 and the active pattern 120 is formed on the substrate 110 .

제1 층간 절연막(130)은 제1 층간 절연막(130)의 하부에 있는 반도체 소자들과 제1 층간 절연막(130)의 상부에 있는 반도체 소자의 전기적 절연을 담당할 수 있다. 제1 층간 절연막은 BSG(borosilicate Glass), PSG(phosphoSilicate Glass), BPSG(boroPhosphoSilicate Glass), USG(Undoped Silicate Glass), TEOS(TetraEthylOrthoSilicate Glass), 또는 HDP-CVD(High Density Plasma-CVD) 등과 같은 실리콘 산화물을 이용하여 형성될 수 있다.The first interlayer insulating film 130 may electrically insulate semiconductor elements under the first interlayer insulating film 130 from semiconductor elements on the top of the first interlayer insulating film 130 . The first interlayer insulating film is silicon such as borosilicate glass (BSG), phosphoSilicate Glass (PSG), boroPhosphoSilicate Glass (BPSG), Undoped Silicate Glass (USG), TetraEthylOrthoSilicate Glass (TEOS), or High Density Plasma-CVD (HDP-CVD). It can be formed using oxides.

제1 층간 절연막(130)에는 다수의 컨택홀이 형성될 수 있다. 제1 층간 절연막(130) 상에는 각각의 컨택홀을 충진시키는 제1 데이터 배선(140) 및 소오스/드레인 전극(145)이 형성된다. 이때, 제1 데이터 배선(140)과 소오스/드레인 전극(145)의 각각의 상면은 모두 동일 평면 상에 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. A plurality of contact holes may be formed in the first interlayer insulating layer 130 . A first data wire 140 and a source/drain electrode 145 filling each contact hole are formed on the first interlayer insulating layer 130 . In this case, upper surfaces of the first data line 140 and the source/drain electrodes 145 may all be disposed on the same plane. However, the present invention is not limited thereto.

구체적으로, 제1 데이터 배선(140)은 게이트 배선(125)의 일측에 형성되고, 제1 층간 절연막(130)을 관통하여 액티브 패턴(120)의 상면에 접한다. 소오스/드레인 전극(145)은 게이트 배선(125)의 타측에 형성되고, 제1 층간 절연막(130)을 관통하여 액티브 패턴(120)의 상면에 접한다. 제1 데이터 배선(140)과 제1 소오스/드레인 전극(145)은 박막 트랜지스터(TFT)의 소오스/드레인 단자에 전기적으로 연결될 수 있다.Specifically, the first data wire 140 is formed on one side of the gate wire 125 and penetrates the first interlayer insulating layer 130 to contact the upper surface of the active pattern 120 . The source/drain electrode 145 is formed on the other side of the gate wiring 125 and penetrates the first interlayer insulating layer 130 to contact the upper surface of the active pattern 120 . The first data line 140 and the first source/drain electrode 145 may be electrically connected to source/drain terminals of the thin film transistor TFT.

제1 층간 절연막(130) 상에는 제1 데이터 배선(140) 및 소오스/드레인 전극(145)을 덮는 제2 층간 절연막(150)이 형성된다. 제2 층간 절연막(150)은 앞서 설명한 제1 층간 절연막(130)과 유사한 절연 기능을 수행할 수 있으므로, 중복되는 설명은 생략하도록 한다.A second interlayer insulating film 150 covering the first data line 140 and the source/drain electrodes 145 is formed on the first interlayer insulating film 130 . Since the second interlayer insulating film 150 may perform an insulating function similar to that of the first interlayer insulating film 130 described above, duplicate descriptions will be omitted.

제2 층간 절연막(150) 상에는 소오스/드레인 전극(145)의 상면과 접하는 제1 메탈 레이어(162)가 형성된다. 제1 메탈 레이어(162)는 액티브 패턴(120)과 일부 오버랩되도록 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1 메탈 레이어(162)는 니켈, 구리, 은, 칼륨, 마그네슘, 카드늄, 알루미늄 중 어느 하나를 포함할 수 있으며, 둘 이상 또는 그 이상의 메탈이 혼합하여 이용될 수 있다.A first metal layer 162 contacting the upper surface of the source/drain electrode 145 is formed on the second interlayer insulating film 150 . The first metal layer 162 may be formed to partially overlap the active pattern 120, but the present invention is not limited thereto. The first metal layer 162 may include any one of nickel, copper, silver, potassium, magnesium, cadmium, and aluminum, and a mixture of two or more metals may be used.

제1 메탈 레이어(162) 상에는 제1 PIN 레이어(164)가 형성된다. 제1 PIN 레이어(164)는 P형 불순물이 도핑된 P-영역과 N형 불순물이 도핑된 N-영역 사이에 아무런 불순물도 도핑되지 않은 I-영역(Intrinsic Area)이 존재하는 구조를 가진 P-I-N  구조를 포함할 수 있다. 다만, 이는 하나의 예시에 불과하며, 본 발명이 이에 한정되는 것은 아니다. A first PIN layer 164 is formed on the first metal layer 162 . The first PIN layer 164 has a P-I-N structure in which an I-region (Intrinsic Area) not doped with any impurities exists between a P-region doped with P-type impurities and an N-region doped with N-type impurities. can include However, this is only one example, and the present invention is not limited thereto.

제1 PIN 레이어(164) 상에는 제1 투명 전극(166)이 형성될 수 있다. 제1 투명 전극(166)은 광원을 통과시키는 투명물질을 포함할 수 있다. 예를 들어, 제1 투명 전극(166)은 인듐주석산화물(Indium Tin Oxide; ITO), 주석산화물(Tin Oxide; TO), 인듐아연산화물(Indium Zinc Oxide; IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide; ITZO)과 같은 투명한 도전막으로 이루어질 수 있다.A first transparent electrode 166 may be formed on the first PIN layer 164 . The first transparent electrode 166 may include a transparent material through which a light source passes. For example, the first transparent electrode 166 may be indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), or indium tin zinc oxide (Indium Tin Oxide). It may be made of a transparent conductive film such as zinc oxide (ITZO).

제2 층간 절연막(150) 상에는 제1 투명 전극(166)을 덮는 제3 층간 절연막(170)이 형성된다. 제3 층간 절연막(170)은 앞서 설명한 제1 층간 절연막(130)과 유사한 절연 기능을 수행할 수 있으므로, 중복되는 설명은 생략하도록 한다.A third interlayer insulating film 170 covering the first transparent electrode 166 is formed on the second interlayer insulating film 150 . Since the third interlayer insulating film 170 may perform an insulating function similar to that of the first interlayer insulating film 130 described above, duplicate descriptions will be omitted.

제3 층간 절연막(170) 상에는 제3 층간 절연막(170)을 관통하여 제1 투명 전극(166)의 상면에 접하는 제1 바이어스 배선(180)이 형성된다. 또한, 제3 층간 절연막(170) 상에는 제1 바이어스 배선(180)의 상면을 덮는 제4 층간 절연막(190)이 형성된다. A first bias wire 180 is formed on the third interlayer insulating film 170 to penetrate the third interlayer insulating film 170 and contact the upper surface of the first transparent electrode 166 . In addition, a fourth interlayer insulating film 190 covering the upper surface of the first bias wire 180 is formed on the third interlayer insulating film 170 .

도면에 명확히 도시하지는 않았으나, 제4 층간 절연막(190) 상에는 신틸레이션층(미도시)이 기판(110)의 상면으로부터 동일한 두께를 갖도록 형성될 수 있다. 즉, 제4 층간 절연막(190) 상에 형성된 신틸레이션층(미도시)의 상면은 균일한 상면을 갖도록 형성될 수 있다.Although not clearly shown in the drawing, a scintillation layer (not shown) may be formed on the fourth insulating interlayer 190 to have the same thickness from the upper surface of the substrate 110 . That is, the top surface of the scintillation layer (not shown) formed on the fourth interlayer insulating film 190 may be formed to have a uniform top surface.

이하에서는 더미 화소영역(Dx)의 단면(도 4의 C-C'선을 따라 자른 단면)을 참조하여, 더미 화소영역(Dx)에 대해 설명하도록 한다.Hereinafter, the dummy pixel region Dx will be described with reference to a cross section of the dummy pixel region Dx (a cross section cut along line C-C′ in FIG. 4 ).

기판(110) 상에는 제1 층간 절연막(230)이 형성된다. 제1 층간 절연막(230)은 단위 화소영역(Px)의 제1 층간 절연막(230)과 동일 공정 내에서 생성되며, 동일 물질로 구성될 수 있다.A first interlayer insulating film 230 is formed on the substrate 110 . The first interlayer insulating film 230 is formed in the same process as the first interlayer insulating film 230 of the unit pixel region Px, and may be made of the same material.

제1 층간 절연막(230) 상에는 제2 데이터 배선(240)(DL2)이 형성된다. 제2 데이터 배선(240)의 장축은 제1 데이터 배선(140)의 장축과 동일한 방향으로 길게 연장되도록 형성될 수 있다. 제2 데이터 배선(240)은 제1 데이터 배선(140)과 동일 공정 내에서 생성되며, 동일 물질로 구성될 수 있다.A second data line 240 (DL2) is formed on the first interlayer insulating layer 230 . The long axis of the second data wire 240 may be formed to extend in the same direction as the long axis of the first data wire 140 . The second data line 240 is formed in the same process as the first data line 140 and may be made of the same material.

제1 층간 절연막(230) 상에는 제2 데이터 배선(240)의 상면을 덮는 제2 층간 절연막(250)이 형성된다. 제2 층간 절연막(250)은 앞서 설명한 제1 층간 절연막(230)과 유사한 절연 기능을 수행할 수 있다.A second interlayer insulating film 250 covering the upper surface of the second data line 240 is formed on the first interlayer insulating film 230 . The second interlayer insulating film 250 may perform an insulating function similar to that of the first interlayer insulating film 230 described above.

제1 층간 절연막(230) 상에는 제2 데이터 배선(240)의 상면과 일부가 접하는 제2 메탈 레이어(262)가 형성된다. 제2 메탈 레이어(262)는 제2 데이터 배선(240)의 돌출부의 상면과 접하도록 형성될 수 있다. 이에 따라, 제2 메탈 레이어(262)는 제2 데이터 배선(240)과 일부 오버랩되도록 형성될 수 있다. A second metal layer 262 is formed on the first interlayer insulating layer 230 and partially contacts the upper surface of the second data line 240 . The second metal layer 262 may be formed to contact the upper surface of the protrusion of the second data line 240 . Accordingly, the second metal layer 262 may be formed to partially overlap the second data line 240 .

제2 메탈 레이어(262)는 제1 메탈 레이어(162)와 동일 공정 내에서 형성됨으로써 동일한 물질을 포함할 수 있다. 다만, 이는 하나의 예시에 불과하고, 본 발명이 이에 한정되는 것은 아니다. The second metal layer 262 may include the same material as the first metal layer 162 by being formed in the same process. However, this is only one example, and the present invention is not limited thereto.

제2 메탈 레이어(262) 상에는 제2 PIN 레이어(264)가 형성된다. 제2 PIN 레이어(264)는 제1 PIN 레이어(164)와 마찬가지로 P형 불순물이 도핑된 P-영역과 N형 불순물이 도핑된 N-영역 사이에 아무런 불순물도 도핑되지 않은 I-영역(Intrinsic Area)이 존재하는 구조를 가진 P-I-N  구조를 포함할 수 있다. 이때, 제2 PIN 레이어(264)는 제1 PIN 레이어(164)와 동일 공정 내에서 형성될 수 있다. A second PIN layer 264 is formed on the second metal layer 262 . Like the first PIN layer 164, the second PIN layer 264 is an I-region (intrinsic area) in which no impurities are doped between a P-region doped with P-type impurities and an N-region doped with N-type impurities. ) may include a P-I-N   structure having a structure in which In this case, the second PIN layer 264 may be formed within the same process as the first PIN layer 164 .

다만, 제2 PIN 레이어(264)의 단면적은 제1 PIN 레이어(164)의 단면적보다 크게 형성될 수 있다. 이러한 면적 크기의 차이는 더미 화소영역(Dx)가 박막 트랜지스터(TFT)를 포함하지 않음으로써 남게 되는 면적까지 제2 PIN 레이어(264)가 확장됨에 따라 발생된다. However, the cross-sectional area of the second PIN layer 264 may be larger than that of the first PIN layer 164 . This difference in area size is generated as the second PIN layer 264 extends to an area remaining when the dummy pixel area Dx does not include the thin film transistor TFT.

이를 통해, 더미 화소영역(Dx)는 단위 화소영역(Px)보다 더 많은 광원을 수광할 수 있는 구조를 갖게되며, 더 큰 전류를 발생시켜 배터리부(1400)에 제공할 수 있게 된다. Through this, the dummy pixel region Dx has a structure capable of receiving more light sources than the unit pixel region Px, and a larger current can be generated and supplied to the battery unit 1400 .

제2 PIN 레이어(264) 상에는 제2 투명 전극(266)이 형성될 수 있다. 제2 투명 전극(266)은 제1 투명 전극(166)과 마찬가지로 광원을 통과시키는 투명물질을 포함할 수 있다. 제2 투명 전극(266)은 제1 투명 전극(166)과 동일 공정 내에서 형성될 수 있다.A second transparent electrode 266 may be formed on the second PIN layer 264 . Like the first transparent electrode 166, the second transparent electrode 266 may include a transparent material through which a light source passes. The second transparent electrode 266 may be formed within the same process as the first transparent electrode 166 .

제3 층간 절연막(350) 상에는 제2 투명 전극(266)을 덮는 제3 층간 절연막(270)이 형성된다. A third interlayer insulating film 270 covering the second transparent electrode 266 is formed on the third interlayer insulating film 350 .

제3 층간 절연막(170) 상에는 제3 층간 절연막(270)을 관통하여 제2 투명 전극(266)의 상면에 접하는 제2 바이어스 배선(280)이 형성된다. 제2 바이어스 배선(280)은 제1 바이어스 배선(180)과 평행하게 배치되며, 동일 공정 내에서 형성될 수 있다.On the third interlayer insulating film 170 , a second bias wire 280 penetrating the third interlayer insulating film 270 and contacting the upper surface of the second transparent electrode 266 is formed. The second bias wire 280 is disposed parallel to the first bias wire 180 and can be formed within the same process.

제3 층간 절연막(270) 상에는 제2 바이어스 배선(280)의 상면을 덮는 제4 층간 절연막(290)이 형성된다. A fourth interlayer insulating film 290 covering an upper surface of the second bias wire 280 is formed on the third interlayer insulating film 270 .

도면에 명확히 도시하지는 않았으나, 제4 층간 절연막(290) 상에는 신틸레이션층(미도시)이 배치될 수 있다. 이때, 신틸레이션층(미도시)은 제2 데이터 배선(240)으로부터 멀어질수록 두께가 점진적으로 감소되는 형상을 가질 수 있다. 즉, 신틸레이션층(미도시)의 상면은 기판(110)의 상면과 예각을 갖도록 형성될 수 있다. Although not clearly shown in the drawing, a scintillation layer (not shown) may be disposed on the fourth insulating interlayer 290 . In this case, the scintillation layer (not shown) may have a shape in which the thickness gradually decreases as the distance from the second data wire 240 increases. That is, the upper surface of the scintillation layer (not shown) may be formed to have an acute angle with the upper surface of the substrate 110 .

더미 화소영역(Dx)은 서로 다른 두께의 신틸레이션층(미도시)을 갖지만, 신틸레이션층(미도시) 내에서 광원이 확산됨에 따라, 외부 엑스레이의 샷(shot)마다 전류를 최대로 발생시킬 수 있다. 또한, 더미 화소영역(Dx)은 단위 화소영역(Px)보다 더 넓은 수광면적을 가짐에 따라, 더 큰 전류를 발생시켜 배터리부(1400)에 제공할 수 있게 된다.The dummy pixel region Dx has scintillation layers (not shown) having different thicknesses, but as the light source is diffused within the scintillation layer (not shown), the maximum current can be generated for each external X-ray shot. . Also, since the dummy pixel region Dx has a larger light-receiving area than the unit pixel region Px, a larger current can be generated and supplied to the battery unit 1400 .

도 6은 본 발명의 실시예에 따른 엑스레이 영상감지소자에 포함된 단위 화소영역의 동작을 설명하기 위한 회로도이다. 도 7은 본 발명의 실시예에 따른 엑스레이 영상감지소자에 포함된 더미 화소영역의 동작을 설명하기 위한 회로도이다.6 is a circuit diagram for explaining the operation of a unit pixel area included in an X-ray image sensing device according to an embodiment of the present invention. 7 is a circuit diagram for explaining an operation of a dummy pixel region included in an X-ray image sensing device according to an embodiment of the present invention.

도 6을 참조하면, 엑스레이 영상감지소자의 단위 화소영역은 제1 포토다이오드(PD1)와 박막 트랜지스터(TFT)를 각각 하나씩 포함한다. 이 경우, 엑스레이 영상감지소자는 2D 어레이 기판 상에 신틸레이션층(scintillation layer)(미도시)을 필름 형태로 부착(Laminating) 또는 직접 증착(evaporation)하는 방식으로 구성된다. Referring to FIG. 6 , the unit pixel area of the X-ray image sensing device includes one first photodiode PD1 and one thin film transistor TFT, respectively. In this case, the X-ray image sensor is configured by laminating or directly evaporation of a scintillation layer (not shown) on the 2D array substrate in the form of a film.

외부에서 입사되는 엑스레이로부터 포톤(Photon)이 엑스레이 영상감지소자의 표면으로부터 입사되면, 신틸레이션층(미도시)은 포톤(Photon)을 흡수하여 내부로부터 빛을 발산한다. 이 빛은 단위 화소영역(Px)에 구현되어 있는 제1 포토다이오드(PD1)에 전달되고, 제1 포토다이오드(PD1)에는 광전류가 발생된다. 즉, 제1 포토다이오드(PD1)는 일정 시간동안 입사되는 광원(예를 들어, 엑스레이)에 의해 발생한 전하를 박막 트랜지스터(TFT)에 전달한다.When photons from external X-rays are incident from the surface of the X-ray image sensing element, the scintillation layer (not shown) absorbs the photons and emits light from the inside. This light is transmitted to the first photodiode PD1 implemented in the unit pixel region Px, and a photocurrent is generated in the first photodiode PD1. That is, the first photodiode PD1 transfers electric charge generated by a light source (eg, X-ray) incident for a certain period of time to the thin film transistor TFT.

제1 포토 다이오드(PD1)의 일단에는 바이어스 전압(Vbias)이 인가되고, 타단에는 박막 트랜지스터(TFT)가 연결된다. 제1 포토 다이오드(PD1)는 신틸레이션층(미도시)에서 발산되는 광원을 흡수하여 광원의 세기에 대응되는 전하를 생성한다. 이때, 생성된 전하는 박막 트랜지스터(TFT)의 일측에 인가된다.A bias voltage Vbias is applied to one end of the first photodiode PD1, and a thin film transistor TFT is connected to the other end. The first photodiode PD1 absorbs the light emitted from the scintillation layer (not shown) to generate charges corresponding to the intensity of the light source. At this time, the generated charge is applied to one side of the thin film transistor (TFT).

이어서, 박막 트랜지스터(TFT)의 게이트 단자에 게이트 신호(Vg)가 게이트 배선(GL)을 통해 인가되는 경우, 제1 포토 다이오드(PD1)에서 제공된 전하는 박막 트랜지스터(TFT)의 타단에 연결된 제1 데이터 배선(DL1)에 전달된다.Subsequently, when the gate signal Vg is applied to the gate terminal of the thin film transistor TFT through the gate line GL, the charge provided from the first photodiode PD1 is transferred to the first data connected to the other end of the thin film transistor TFT. It is transmitted to the wiring DL1.

이어서, 단위 화소영역(Px)에서 데이터 배선(DL1)에 전달된 전하에 의한 전류 신호(Id)는 리드아웃부(1300)에 전달된다. Then, the current signal Id by the charge transferred from the unit pixel region Px to the data line DL1 is transferred to the lead-out unit 1300 .

리드아웃부(1300)는 수신한 전류 신호를 증폭기(charge AMP)를 통해 증폭시킨 뒤, 제1 스위치(S1)와 제2 스위치(S2)를 통해 어두운 영상과 밝은 영상을 각각 획득한다. 이때, 리드아웃부(1300)는 영상 획득을 위해 DCS(Double Correlation Sampling) 방식을 이용하여 동작할 수 있다. 다만, 이는 하나의 예시에 불과하고, 본 발명이 이에 한정되는 것은 아니다. The lead-out unit 1300 amplifies the received current signal through an amplifier (charge AMP), and acquires a dark image and a bright image through the first switch S1 and the second switch S2, respectively. At this time, the lead-out unit 1300 may operate using a DCS (Double Correlation Sampling) method for image acquisition. However, this is only one example, and the present invention is not limited thereto.

이어서, 리드아웃부(1300)는 획득된 영상에 관한 아날로그 신호를 MUX를 통해 ADC로 전달한다. ADC는 아날로그 신호를 디지털 신호로 변환하여 영상에 대한 신호를 출력할 수 있다. Subsequently, the readout unit 1300 transfers an analog signal related to the acquired image to the ADC through the MUX. The ADC may convert an analog signal into a digital signal and output a signal for an image.

도 7을 참조하면, 더미 화소영역(Dx)은 일정 시간동안 입사되는 광원(예를 들어, 엑스레이)에 의해 발생한 전하를 배터리부(1400)에 전달한다. Referring to FIG. 7 , the dummy pixel region Dx transfers charge generated by a light source (eg, X-ray) incident for a predetermined time to the battery unit 1400 .

더미 화소영역(Dx)은 제2 포토 다이오드(PD2)를 포함하며, 제2 포토 다이오드(PD2)의 일단에는 바이어스 전압(Vbias)이 인가되고, 타단은 배터리부(1400)에 연결된다. The dummy pixel region Dx includes the second photodiode PD2, one end of which is applied with the bias voltage Vbias, and the other end connected to the battery unit 1400.

제2 포토 다이오드(PD2)는 신틸레이션층(미도시)에서 발산되는 광원을 흡수하여 광원의 세기에 대응되는 전하를 생성한다. 이때, 생성된 전하는 임시적으로 스토리지 커패시터(Cst)에 저장될 수 있으며, 저장된 전하는 배터리부(1400)에 전달된다. 다만, 본 발명이 이에 한정되는 것은 아니며, 스토리지 커패시터(Cst)는 생략되어 실시될 수 있다.The second photodiode PD2 absorbs light emitted from the scintillation layer (not shown) to generate electric charges corresponding to the intensity of the light source. At this time, the generated charge may be temporarily stored in the storage capacitor Cst, and the stored charge is transferred to the battery unit 1400 . However, the present invention is not limited thereto, and the storage capacitor Cst may be omitted.

즉, 본 발명의 엑스레이 영상감지소자는 엑스레이 영상감지소자의 동작 중에 발생되는 여분의 광량을 더미 화소영역(Dx)를 이용하여 전력으로 변환하고, 변환된 전력을 배터리부(1400)에 저장함으로써 동작에 이용할 수 있다. That is, the X-ray image sensing element of the present invention operates by converting the extra amount of light generated during the operation of the X-ray image sensing element into power using the dummy pixel area Dx and storing the converted power in the battery unit 1400. available for

이를 통해, 본 발명의 엑스레이 영상감지소자는 더미 화소영역(Dx)에서 추가적으로 생산되는 전력을 배터리부(1400)에 충전시켜 엑스레이 영상감지소자의 동작 시간(즉, 사용 가능 시간)을 연장시킬 수 있으며, 엑스레이 영상감지소자의 동작 에너지 효율을 향상시킬 수 있다.Through this, the X-ray image sensing device of the present invention can charge the battery unit 1400 with power additionally generated in the dummy pixel region Dx to extend the operation time (ie, usable time) of the X-ray image sensing device. , can improve the operating energy efficiency of the X-ray image sensing device.

전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The above-described present invention, since various substitutions, modifications, and changes are possible to those skilled in the art without departing from the technical spirit of the present invention, the above-described embodiments and accompanying drawings is not limited by

110: 기판 120: 액티브 패턴
122: 게이트 절연막 125: 게이트 배선
130: 제1 층간 절연막 140: 제1 데이터 배선
145: 소오스/드레인 전극 150: 제2 층간 절연막
162: 제1 메탈 레이어 164: 제1 PIN 레이어
166: 제1 투명 전극 170: 제3 층간 절연막
180: 제1 바이어스 배선 190: 제4 층간 절연막
230: 제1 층간 절연막 240: 제2 데이터 배선
250: 제2 층간 절연막 262: 제2 메탈 레이어
264: 제2 PIN 레이어 266: 제2 투명 전극
270: 제3 층간 절연막 280: 제2 바이어스 배선
110: substrate 120: active pattern
122: gate insulating film 125: gate wiring
130: first interlayer insulating film 140: first data wire
145: source/drain electrode 150: second interlayer insulating film
162: first metal layer 164: first PIN layer
166: first transparent electrode 170: third interlayer insulating film
180: first bias wire 190: fourth interlayer insulating film
230: first interlayer insulating film 240: second data wire
250: second interlayer insulating film 262: second metal layer
264: second PIN layer 266: second transparent electrode
270: third interlayer insulating film 280: second bias wiring

Claims (14)

제1 포토 다이오드와 박막 트랜지스터를 포함하는 제1 화소 영역을 포함하는 제1 영역; 및
상기 제1 영역의 외주면에 인접하게 배치되고, 제2 포토 다이오드만을 포함하는 제2 화소 영역을 포함하는 제2 영역을 포함하되,
상기 제2 포토 다이오드의 면적은, 상기 제1 포토 다이오드의 면적보다 크게 형성되고,
상기 제2 화소 영역은 박막 트랜지스터를 포함하지 않는
엑스레이 영상감지소자.
a first region including a first pixel region including a first photodiode and a thin film transistor; and
A second region disposed adjacent to an outer circumferential surface of the first region and including a second pixel region including only a second photodiode;
An area of the second photodiode is formed larger than an area of the first photodiode;
The second pixel region does not include a thin film transistor.
X-ray image sensor.
제1 항에 있어서,
상기 제1 포토 다이오드는, 일단이 바이어스 배선과 연결되고, 타단이 상기 박막 트랜지스터에 연결되며,
상기 박막 트랜지스터는, 상기 제1 포토 다이오드에 연결되는 소오스 단자와, 제1 데이터 배선에 연결되는 드레인 단자과, 게이트 배선에 연결되는 게이트 단자를 포함하는
엑스레이 영상감지소자.
According to claim 1,
The first photodiode has one end connected to a bias wire and the other end connected to the thin film transistor;
The thin film transistor includes a source terminal connected to the first photodiode, a drain terminal connected to a first data line, and a gate terminal connected to a gate line.
X-ray image sensor.
제2 항에 있어서,
상기 제1 데이터 배선 및 상기 게이트 배선은, 상기 제1 화소 영역을 정의하고,
상기 제1 데이터 배선과 나란히 배치되는 제2 데이터 배선 및 상기 게이트 배선은, 상기 제2 화소 영역을 정의하는
엑스레이 영상감지소자.
According to claim 2,
The first data wire and the gate wire define the first pixel area;
A second data line and the gate line disposed parallel to the first data line define the second pixel area.
X-ray image sensor.
제2 항에 있어서,
상기 제2 포토 다이오드는, 상기 게이트 배선과 이격되도록 배치되며, 전기적으로 비통전되는
엑스레이 영상감지소자.
According to claim 2,
The second photodiode is disposed to be spaced apart from the gate wire and is electrically non-conductive.
X-ray image sensor.
제1 항에 있어서,
상기 박막 트랜지스터에 연결되는 제1 데이터 배선으로부터 출력되는 신호를 수신하는 리드아웃부와,
상기 제2 포토 다이오드에 연결되는 상기 제1 데이터 배선과 나란히 배치되는 제2 데이터 배선으로부터 출력되는 전류를 수신하는 배터리부를 더 포함하는
엑스레이 영상감지소자.
According to claim 1,
a lead-out unit receiving a signal output from a first data wire connected to the thin film transistor;
Further comprising a battery unit receiving a current output from a second data wire disposed parallel to the first data wire connected to the second photodiode.
X-ray image sensor.
제5 항에 있어서,
상기 배터리부는, 상기 제1 및 제2 화소 영역을 가로지르는 게이트 배선에 신호를 전달하는 게이트 집적회로에 전원을 제공하는
엑스레이 영상감지소자.
According to claim 5,
The battery unit supplies power to a gate integrated circuit that transmits a signal to a gate line crossing the first and second pixel areas.
X-ray image sensor.
제1 및 제2 영역이 정의된 기판;
상기 제1 영역에 배치된 제1 화소 영역; 및
상기 제2 영역에 배치된 제2 화소 영역을 포함하고,
상기 제1 화소 영역은,
상기 기판 상에 형성된 액티브 패턴;
상기 액티브 패턴 상에 형성되는 게이트 배선;
상기 액티브 패턴과 상기 게이트 배선의 상면을 덮는 층간 절연막;
상기 게이트 배선의 일측에 형성되고, 상기 층간 절연막을 관통하여 상기 액티브 패턴의 상면에 접하는 제1 데이터 배선;
상기 게이트 배선의 타측에 형성되고, 상기 층간 절연막을 관통하여 상기 액티브 패턴의 상면에 접하는 컨택; 및
상기 층간 절연막 상에 형성되고, 상기 컨택과 전기적으로 연결되는 제1 PIN 레이어를 포함하고,
상기 제2 화소 영역은,
상기 층간 절연막 상에 형성되고, 상기 제1 데이터 배선과 나란히 배치되는 제2 데이터 배선; 및
상기 제2 데이터 배선과 전기적으로 연결되는 제2 PIN 레이어를 포함하되,
상기 제2 PIN 레이어의 면적은, 상기 제1 PIN 레이어의 면적보다 크게 형성되고,
상기 제2 화소 영역은 박막 트랜지스터를 포함하지 않는
엑스레이 영상감지소자.
a substrate on which first and second regions are defined;
a first pixel area disposed in the first area; and
a second pixel area disposed in the second area;
The first pixel area,
an active pattern formed on the substrate;
a gate line formed on the active pattern;
an interlayer insulating layer covering upper surfaces of the active pattern and the gate line;
a first data wire formed on one side of the gate wire, passing through the interlayer insulating film and in contact with an upper surface of the active pattern;
a contact formed on the other side of the gate wire and penetrating the interlayer insulating layer to contact the upper surface of the active pattern; and
A first PIN layer formed on the interlayer insulating film and electrically connected to the contact;
The second pixel area,
a second data wire formed on the interlayer insulating film and disposed parallel to the first data wire; and
A second PIN layer electrically connected to the second data line,
The area of the second PIN layer is formed larger than the area of the first PIN layer,
The second pixel region does not include a thin film transistor.
X-ray image sensor.
제7 항에 있어서,
상기 제1 데이터 배선 및 상기 제2 데이터 배선은, 상기 게이트 배선과 서로 교차하도록 배치되는
엑스레이 영상감지소자.
According to claim 7,
The first data wire and the second data wire are disposed to cross the gate wire.
X-ray image sensor.
제7 항에 있어서,
상기 컨택의 상면, 및 상기 제1 PIN 레이어의 하면에 접하도록 배치되는 제1 메탈 레이어와,
상기 제1 PIN 레이어의 상면에 접하도록 배치되는 제1 투명 전극과,
상기 제2 데이터 배선의 상면, 및 상기 제2 PIN 레이어의 하면에 접하도록 배치되는 제2 메탈 레이어와,
상기 제2 PIN 레이어의 상면에 접하도록 배치되는 제2 투명 전극을 더 포함하는
엑스레이 영상감지소자.
According to claim 7,
A first metal layer disposed to be in contact with the upper surface of the contact and the lower surface of the first PIN layer;
A first transparent electrode disposed in contact with the upper surface of the first PIN layer;
A second metal layer disposed to be in contact with the upper surface of the second data line and the lower surface of the second PIN layer;
Further comprising a second transparent electrode disposed in contact with the upper surface of the second PIN layer
X-ray image sensor.
제9 항에 있어서,
상기 제1 투명 전극의 상면에 접하도록 배치되는 제1 바이어스 배선과,
상기 제2 투명 전극의 상면에 접하도록 배치되는 제2 바이어스 배선을 더 포함하고,
상기 제1 바이어스 배선과 상기 제2 바이어스 배선은, 서로 동일 거리만큼 이격되도록 배치되는
엑스레이 영상감지소자.
According to claim 9,
A first bias wire disposed in contact with an upper surface of the first transparent electrode;
Further comprising a second bias wire disposed to contact the upper surface of the second transparent electrode,
The first bias wire and the second bias wire are disposed to be spaced apart from each other by the same distance.
X-ray image sensor.
제7 항에 있어서,
상기 제1 및 제2 영역을 덮는 신틸레이터층을 더 포함하되,
상기 제1 영역에서 측정한 상기 신틸레이터층의 제1 두께는, 상기 제2 영역에서 측정한 상기 신틸레이터층의 제2 두께보다 크게 형성되는
엑스레이 영상감지소자.
According to claim 7,
Further comprising a scintillator layer covering the first and second regions,
The first thickness of the scintillator layer measured in the first region is formed greater than the second thickness of the scintillator layer measured in the second region.
X-ray image sensor.
제11 항에 있어서,
상기 신틸레이터층의 두께는, 상기 제2 영역 내에서 상기 제2 데이터 배선으로부터 멀어질수록 점진적으로 감소되는
엑스레이 영상감지소자.
According to claim 11,
The thickness of the scintillator layer gradually decreases as the distance from the second data wire in the second region increases.
X-ray image sensor.
제7 항에 있어서,
상기 제1 PIN 레이어와 상기 제2 PIN 레이어는, 동일 공정을 통해 형성되는
엑스레이 영상감지소자.
According to claim 7,
The first PIN layer and the second PIN layer are formed through the same process
X-ray image sensor.
제7 항에 있어서,
상기 제1 영역과 상기 제2 영역은, 서로 인접하게 배치되고,
상기 제2 영역은, 상기 액티브 패턴을 미포함하는
엑스레이 영상감지소자.
According to claim 7,
The first region and the second region are disposed adjacent to each other,
The second region does not include the active pattern.
X-ray image sensor.
KR1020170177002A 2017-12-21 2017-12-21 X-ray detector Active KR102493317B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170177002A KR102493317B1 (en) 2017-12-21 2017-12-21 X-ray detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170177002A KR102493317B1 (en) 2017-12-21 2017-12-21 X-ray detector

Publications (2)

Publication Number Publication Date
KR20190075423A KR20190075423A (en) 2019-07-01
KR102493317B1 true KR102493317B1 (en) 2023-01-27

Family

ID=67255304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177002A Active KR102493317B1 (en) 2017-12-21 2017-12-21 X-ray detector

Country Status (1)

Country Link
KR (1) KR102493317B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220133253A (en) * 2020-02-28 2022-10-04 교세라 가부시키가이샤 photodetector

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012229940A (en) * 2011-04-25 2012-11-22 Fujifilm Corp Radiographic device, radiographic system and radiographic method
JP2016003966A (en) 2014-06-17 2016-01-12 キヤノン株式会社 Radiation imaging apparatus and radiation imaging system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4719201B2 (en) * 2007-09-25 2011-07-06 浜松ホトニクス株式会社 Solid-state imaging device
KR101769587B1 (en) * 2011-12-08 2017-08-21 삼성디스플레이 주식회사 AX-ray detector and Method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012229940A (en) * 2011-04-25 2012-11-22 Fujifilm Corp Radiographic device, radiographic system and radiographic method
JP2016003966A (en) 2014-06-17 2016-01-12 キヤノン株式会社 Radiation imaging apparatus and radiation imaging system

Also Published As

Publication number Publication date
KR20190075423A (en) 2019-07-01

Similar Documents

Publication Publication Date Title
KR102552845B1 (en) X-ray detector
TWI472024B (en) Radiation imaging device, radiation imaging display system and transistor
CN102141630B (en) Radiation detector
US8803100B2 (en) Radiation image pickup apparatus and radiation image pickup/display system
US9634174B2 (en) Photoelectric conversion apparatus and electronic device
KR101257699B1 (en) Radiation detector and manufacturing method thereof
US10707251B2 (en) Array substrate for digital X-ray detector, and digital X-ray detector including the same
US11094737B2 (en) Flat panel detector
US11978747B2 (en) Touch screen panel for sensing touch using TFT photodetectors integrated thereon
US20120305777A1 (en) Radiation image pickup device and radiation image pickup display system including the same
KR102722127B1 (en) Thin film transistor array substrate for high resolution digital x-ray detector and the high resolution digital x-ray detector including the same
KR102670831B1 (en) Digital x-ray detector having light shielding layer and method of fabricating thereof
US8779377B2 (en) Image pickup unit and image pickup display system
CN114363542B (en) Photosensitive circuit structure and optical devices
KR102670832B1 (en) Digital x-ray detector
WO2021079576A1 (en) Semiconductor device and electronic apparatus
KR102493317B1 (en) X-ray detector
US20120248318A1 (en) Radiographic image-pickup device and radiographic image-pickup display system
KR102631600B1 (en) Thin film transistor array substrate for digital x-ray detector and digital x-ray detector including the same and the manufacturing method of the same
KR102572403B1 (en) Digital x-ray detector and method of fabricating thereof
KR102608581B1 (en) Thin film transistor array substrate for high resolution digital x-ray detector and the high resolution digital x-ray detector including the same
KR20180036341A (en) Digital x-ray detector for blocking hydrogen
KR102543082B1 (en) Digital x-ray detector substrate with backside scintillator, digital x-ray detector and method of fabricating thereof
WO2020132779A1 (en) Optical sensor structure and forming method therefor, and optical sensor circuit
CN114460620B (en) Flat panel detector and driving method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201208

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220706

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration