[go: up one dir, main page]

KR102491421B1 - Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor Download PDF

Info

Publication number
KR102491421B1
KR102491421B1 KR1020180029200A KR20180029200A KR102491421B1 KR 102491421 B1 KR102491421 B1 KR 102491421B1 KR 1020180029200 A KR1020180029200 A KR 1020180029200A KR 20180029200 A KR20180029200 A KR 20180029200A KR 102491421 B1 KR102491421 B1 KR 102491421B1
Authority
KR
South Korea
Prior art keywords
internal electrode
electrode layer
ceramic capacitor
multilayer ceramic
less
Prior art date
Application number
KR1020180029200A
Other languages
Korean (ko)
Other versions
KR20180125876A (en
Inventor
쇼헤이 기따무라
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20180125876A publication Critical patent/KR20180125876A/en
Application granted granted Critical
Publication of KR102491421B1 publication Critical patent/KR102491421B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

내부 전극층의 연속률 저하를 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다.
적층 세라믹 콘덴서는, 세라믹을 주 성분으로 하는 유전체층과, 금속을 주 성분으로 하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고, 상기 내부 전극층에, 세라믹을 주 성분으로 하는 입자가 존재하고, 상기 유전체층과 상기 내부 전극층의 적층 방향에 있어서의 상기 내부 전극층의 단면에 있어서, 상기 입자가 존재하는 면적 비율이 10% 이상인 것을 특징으로 한다.
A multilayer ceramic capacitor capable of suppressing a decrease in the continuity rate of an internal electrode layer and a manufacturing method thereof are provided.
A multilayer ceramic capacitor has a laminated structure in which dielectric layers containing ceramic as a main component and internal electrode layers containing metal as a main component are alternately laminated, and particles containing ceramic as a main component are present in the internal electrode layers. It is characterized in that, in a cross section of the internal electrode layer in the stacking direction of the dielectric layer and the internal electrode layer, an area ratio in which the particles are present is 10% or more.

Figure 112018025125615-pat00004
Figure 112018025125615-pat00004

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF MULTILAYER CERAMIC CAPACITOR}Multilayer ceramic capacitor and manufacturing method thereof

본 발명은, 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.The present invention relates to a multilayer ceramic capacitor and a manufacturing method thereof.

근년, 스마트폰이나 휴대 전화 등의 전자 기기의 소형화에 수반하여, 탑재되는 전자 부품의 소형화가 급속하게 진행되고 있다. 예를 들어, 적층 세라믹 콘덴서에 있어서는, 소정의 특성을 확보하면서, 칩 사이즈를 작게 하기 위해, 유전체층 및 내부 전극층의 박층화가 요구되고 있다.DESCRIPTION OF RELATED ART In recent years, with the miniaturization of electronic devices, such as a smart phone and a mobile phone, the miniaturization of the electronic component mounted is progressing rapidly. For example, in multilayer ceramic capacitors, thinning of dielectric layers and internal electrode layers is required in order to reduce chip size while securing predetermined characteristics.

그러나, 내부 전극층의 금속과 유전체층의 세라믹의 소결 온도가 상이함으로써, 소결 후의 내부 전극층의 연속률이 저하되는 과제가 있다. 내부 전극층을 박층화하면 더한층의 연속률의 저하가 우려된다. 그래서, 수축 지연 효과를 가져오기 위해, 내부 전극층에 세라믹의 공재를 첨가하는 것이 알려져 있다(예를 들어, 특허문헌 1 참조).However, when the sintering temperatures of the metal of the internal electrode layer and the ceramic of the dielectric layer are different, there is a problem that the continuity rate of the internal electrode layer after sintering is lowered. If the internal electrode layer is thinned, there is a concern that the continuity rate of the layer will further decrease. Therefore, it is known to add a ceramic common material to the internal electrode layer in order to bring about a shrinkage delay effect (see Patent Document 1, for example).

일본 특허 공개 제2014-082435호 공보Japanese Unexamined Patent Publication No. 2014-082435

그러나 공재는, 소결 과정에서 유전체층으로 확산되는 경향이 있기 때문에, 내부 전극층의 연속률 저하를 충분히 억제하는 것은 곤란하다.However, since the common material tends to diffuse into the dielectric layer during the sintering process, it is difficult to sufficiently suppress the decrease in the continuity rate of the internal electrode layer.

본 발명은, 상기 과제에 비추어 이루어진 것이며, 내부 전극층의 연속률 저하를 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것을 목적으로 한다.The present invention has been made in light of the above problems, and an object of the present invention is to provide a multilayer ceramic capacitor capable of suppressing a decrease in the continuity rate of internal electrode layers and a method for manufacturing the same.

본 발명에 관한 적층 세라믹 콘덴서는, 세라믹을 주 성분으로 하는 유전체층과, 금속을 주 성분으로 하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고, 상기 내부 전극층에, 세라믹을 주 성분으로 하는 입자가 존재하고, 상기 유전체층과 상기 내부 전극층의 적층 방향에 있어서의 상기 내부 전극층의 단면에 있어서, 상기 입자가 존재하는 면적 비율이 10% 이상인 것을 특징으로 한다.A multilayer ceramic capacitor according to the present invention has a laminated structure in which dielectric layers containing ceramic as a main component and internal electrode layers containing metal as a main component are alternately laminated, and the internal electrode layers contain particles containing ceramic as a main component. present, and in a cross section of the internal electrode layer in the stacking direction of the dielectric layer and the internal electrode layer, an area ratio in which the particles exist is 10% or more.

상기 적층 세라믹 콘덴서에 있어서, 상기 내부 전극층의 주 성분 금속을 니켈로 해도 된다.In the above multilayer ceramic capacitor, the main component metal of the internal electrode layer may be nickel.

상기 적층 세라믹 콘덴서에 있어서, 상기 입자의 주 성분 세라믹을 티타늄산바륨으로 해도 된다.In the above multilayer ceramic capacitor, the main component ceramic of the particles may be barium titanate.

상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층의 주 성분 세라믹을 티타늄산바륨으로 해도 된다.In the above multilayer ceramic capacitor, the main component ceramic of the dielectric layer may be barium titanate.

상기 적층 세라믹 콘덴서에 있어서, 상기 면적 비율은, 내부 전극층의 단면의 SEM 화상을 사용하여 임의로 선택한 10층의 내부 전극층의 전체의 면적과, 상기 10층의 내부 전극층 중의 상기 입자의 전체의 면적으로부터 구해도 된다.In the multilayer ceramic capacitor, the area ratio may be obtained from the total area of 10 internal electrode layers arbitrarily selected using SEM images of cross sections of internal electrode layers and the total area of the particles in the 10 internal electrode layers. do.

본 발명에 관한 적층 세라믹 콘덴서의 제조 방법은, 세라믹 분말을 포함하는 그린 시트 상에, 평균 입경이 100㎚ 이하이고 입도 분포의 표준 편차가 1.5 이하인 금속 분말을 주 성분으로 하고, 평균 입경이 10㎚ 이하이고 입도 분포의 표준 편차가 5 이하인 세라믹 분말을 공재로서 포함하는 금속 도전 페이스트의 패턴을 배치하는 제1 공정과, 상기 제1 공정에 의해 얻어진 적층 단위를 복수 적층하여 얻어진 세라믹 적층체를 소성함으로써, 상기 금속 분말의 소결에 의해 내부 전극층을 형성하고, 상기 그린 시트의 세라믹 분말의 소결에 의해 유전체층을 형성하는 제2 공정을 포함하고, 상기 내부 전극층과 상기 유전체층의 적층 방향에 있어서의 상기 내부 전극층의 단면에 있어서, 세라믹을 주 성분으로 하는 입자가 존재하는 면적 비율이 10% 이상으로 하는 것을 특징으로 한다.A method for manufacturing a multilayer ceramic capacitor according to the present invention contains, as a main component, metal powder having an average particle size of 100 nm or less and a standard deviation of particle size distribution of 1.5 or less on a green sheet containing ceramic powder, and an average particle size of 10 nm. A first step of arranging a pattern of a metal conductive paste containing, as a common material, a ceramic powder having a standard deviation of 5 or less and a standard deviation of particle size distribution of 5 or less, and firing a ceramic laminate obtained by laminating a plurality of laminated units obtained in the first step. and a second step of forming an internal electrode layer by sintering the metal powder and forming a dielectric layer by sintering ceramic powder of the green sheet, wherein the internal electrode layer and the dielectric layer are stacked in a stacking direction. It is characterized in that, in the cross section of, the area ratio in which particles containing ceramic as a main component are present is 10% or more.

상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 제2 공정에 있어서, 실온으로부터 최고 온도까지의 평균 승온 속도를 30℃/분 이상 80℃/분 이하로 해도 된다.In the method for manufacturing the multilayer ceramic capacitor, in the second step, the average heating rate from room temperature to the maximum temperature may be 30°C/minute or more and 80°C/minute or less.

상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 금속 분말은, 니켈을 주 성분으로 해도 된다.In the method for manufacturing the multilayer ceramic capacitor, the metal powder may contain nickel as a main component.

상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 공재는, 티타늄산바륨을 주 성분으로 해도 된다.In the manufacturing method of the multilayer ceramic capacitor, the common material may be barium titanate as a main component.

상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 그린 시트의 세라믹 분말은, 티타늄산바륨을 주 성분으로 해도 된다.In the method for manufacturing the multilayer ceramic capacitor, the ceramic powder of the green sheet may contain barium titanate as a main component.

상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 면적 비율은, 내부 전극층의 단면의 SEM 화상을 사용하여 임의로 선택한 10층의 내부 전극층의 전체의 면적과, 상기 10층의 내부 전극층 중의 상기 입자의 전체의 면적으로부터 구해도 된다.In the manufacturing method of the multilayer ceramic capacitor, the area ratio is the ratio of the total area of the 10 internal electrode layers arbitrarily selected using SEM images of cross sections of the internal electrode layers to the total area of the particles in the 10 internal electrode layers. It can be obtained from area.

본 발명에 따르면, 내부 전극층의 연속률 저하를 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공할 수 있다.According to the present invention, it is possible to provide a multilayer ceramic capacitor capable of suppressing a decrease in the continuity rate of internal electrode layers and a method for manufacturing the same.

도 1은 적층 세라믹 콘덴서의 부분 단면 사시도이다.
도 2는 연속률을 나타내는 도면이다.
도 3의 (a)는 결정 입경이 큰 경우의 내부 전극층을 예시하는 도면이고, (b)는 결정 입경이 작은 경우의 내부 전극층을 예시하는 도면이다.
도 4는 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면이다.
도 5의 (a)는 실시예 및 비교예에 있어서의 내부 전극 형성용 도전 페이스트의 주 성분 금속의 입도 분포를 나타내는 도면이고, (b)는 실시예 및 비교예에 있어서의 내부 전극 형성용 도전 페이스트의 공재의 입도 분포를 나타내는 도면이다.
도 6의 (a) 및 (b)는 유전체층과 내부 전극층의 적층 방향에 있어서의 단면의 SEM 사진을 묘화한 도면이고, (c)는 세라믹을 주 성분으로 하는 입자의 면적 비율을 나타내는 도면이다.
도 7은 실시예 및 비교예의 결과를 나타내는 도면이다.
도 8은 유전율의 평가 결과를 나타내는 그래프이다.
1 is a partial cross-sectional perspective view of a multilayer ceramic capacitor.
2 is a diagram showing a continuity rate.
3(a) is a diagram illustrating an internal electrode layer when the crystal grain size is large, and (b) is a diagram illustrating an internal electrode layer when the crystal grain size is small.
4 is a diagram illustrating a flow of a method for manufacturing a multilayer ceramic capacitor.
5(a) is a diagram showing the particle size distribution of the main component metal of the conductive paste for forming internal electrodes in Examples and Comparative Examples, and (b) is a diagram showing the conductive paste for forming internal electrodes in Examples and Comparative Examples. It is a figure showing the particle size distribution of common materials in the paste.
6(a) and (b) are SEM images of cross sections of dielectric layers and internal electrode layers in the stacking direction, and (c) is a diagram showing area ratios of particles mainly composed of ceramics.
7 is a diagram showing the results of Examples and Comparative Examples.
8 is a graph showing the evaluation results of permittivity.

이하, 도면을 참조하면서, 실시 형태에 대해 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment is described, referring drawings.

(실시 형태)(Embodiment)

도 1은, 실시 형태에 관한 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 1에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는, 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 대향하는 2 단부면에 설치된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2 단부면 이외의 4면 중, 적층 방향의 상면 및 하면 이외의 2면을 측면이라고 칭한다. 외부 전극(20a, 20b)은, 적층 칩(10)의 적층 방향의 상면, 하면 및 2 측면으로 연장되어 있다. 단, 외부 전극(20a, 20b)은 서로 이격되어 있다.1 is a partial cross-sectional perspective view of a multilayer ceramic capacitor 100 according to an embodiment. As illustrated in FIG. 1 , the multilayer ceramic capacitor 100 includes a multilayer chip 10 having a rectangular parallelepiped shape, and external electrodes 20a and 20b provided on two opposite end surfaces of the multilayer chip 10. do. Also, of the four surfaces other than the two end surfaces of the stacked chip 10, two surfaces other than the upper and lower surfaces in the stacking direction are referred to as side surfaces. The external electrodes 20a and 20b extend to the top, bottom and two side surfaces of the stacked chip 10 in the stacking direction. However, the external electrodes 20a and 20b are separated from each other.

적층 칩(10)은, 유전체로서 기능하는 세라믹 재료를 주 성분으로 하는 유전체층(11)과, 비금속 재료 등의 금속 재료를 주 성분으로 하는 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 테두리는, 적층 칩(10)의 외부 전극(20a)이 설치된 단부면과, 외부 전극(20b)이 설치된 단부면에 교대로 노출되어 있다. 그것에 의해, 각 내부 전극층(12)은, 외부 전극(20a)과 외부 전극(20b)에 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는, 복수의 유전체층(11)이 내부 전극층(12)을 통해 적층된 구성을 갖는다. 또한, 유전체층(11)과 내부 전극층(12)의 적층체에 있어서, 적층 방향의 최외층에는 내부 전극층(12)이 배치되고, 당해 적층체의 상면 및 하면은, 커버층(13)에 의해 덮여 있다. 커버층(13)은, 세라믹 재료를 주 성분으로 한다. 예를 들어, 커버층(13)의 재료는, 유전체층(11)과 세라믹 재료의 주 성분이 동일하다.The multilayer chip 10 has a structure in which a dielectric layer 11 containing a ceramic material serving as a dielectric as a main component and an internal electrode layer 12 containing a metal material such as a non-metallic material as a main component are alternately laminated. The edge of each internal electrode layer 12 is alternately exposed to the end face of the multilayer chip 10 on which the external electrodes 20a are installed and the end face on which the external electrodes 20b are installed. As a result, each internal electrode layer 12 alternately conducts the external electrode 20a and the external electrode 20b. As a result, the multilayer ceramic capacitor 100 has a structure in which a plurality of dielectric layers 11 are stacked with internal electrode layers 12 interposed therebetween. Further, in the laminate of the dielectric layer 11 and the internal electrode layer 12, the internal electrode layer 12 is disposed on the outermost layer in the stacking direction, and the upper and lower surfaces of the laminate are covered with a cover layer 13. there is. The cover layer 13 has a ceramic material as its main component. For example, the material of the cover layer 13 has the same main component as that of the dielectric layer 11 and ceramic material.

적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.2㎜, 폭 0.125㎜, 높이 0.125㎜이고, 또는 길이 0.4㎜, 폭 0.2㎜, 높이 0.2㎜, 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이고, 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이고, 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이고, 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들 사이즈에 한정되는 것은 아니다.The size of the multilayer ceramic capacitor 100 is, for example, 0.2 mm in length, 0.125 mm in width, and 0.125 mm in height, or 0.4 mm in length, 0.2 mm in width, 0.2 mm in height, or 0.6 mm in length, 0.3 mm in width, and 0.3 mm in height. mm, or 1.0 mm long, 0.5 mm wide, 0.5 mm high, or 3.2 mm long, 1.6 mm wide, 1.6 mm high, or 4.5 mm long, 3.2 mm wide, and 2.5 mm high, but limited to these sizes It is not.

내부 전극층(12)은, Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주 성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 주 성분으로 하여 사용해도 된다. 내부 전극층(12)의 두께는, 예를 들어 0.5㎛ 이하이고, 0.3㎛ 이하로 하는 것이 바람직하다. 유전체층(11)은, 예를 들어 일반식 ABO3으로 나타내어지는 페로브스카이트 구조를 갖는 세라믹 재료를 주 성분으로 한다. 또한, 당해 페로브스카이트 구조는, 비화학 양론 조성의 ABO3 를 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1 -x- yCaxSryTi1 - zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.The internal electrode layer 12 has a non-metal such as Ni (nickel), Cu (copper), or Sn (tin) as a main component. As the internal electrode layer 12, a noble metal such as Pt (platinum), Pd (palladium), Ag (silver), Au (gold) or an alloy containing these may be used as a main component. The thickness of the internal electrode layer 12 is, for example, 0.5 μm or less, and preferably 0.3 μm or less. The dielectric layer 11 has, for example, a ceramic material having a perovskite structure represented by the general formula ABO 3 as a main component. In addition, the perovskite structure includes ABO 3 having a non-stoichiometric composition. For example, as the ceramic material, BaTiO 3 (barium titanate), CaZrO 3 (calcium zirconate), CaTiO 3 (calcium titanate), SrTiO 3 (strontium titanate), Ba forming a perovskite structure 1 -x- y Ca x Sr y Ti 1 - z Zr z O 3 (0≤x≤1, 0≤y≤1, 0≤z≤1) and the like can be used.

적층 세라믹 콘덴서(100)의 소형 대용량화를 위해, 유전체층(11) 및 내부 전극층(12)의 박층화가 요구되고 있다. 그러나, 내부 전극층(12)을 박층화하려고 하면, 고연속률을 유지하는 것이 곤란해진다. 이것은, 이하의 이유 때문이다. 내부 전극층(12)을 금속 분말의 소성에 의해 얻는 경우, 소결이 진행되면 표면 에너지를 최소로 하기 위해 구상화한다. 유전체층(11)의 주 성분 세라믹보다 내부 전극층(12)의 금속 성분의 소결이 진행되기 쉽기 때문에, 유전체층(11)의 주 성분 세라믹이 소결될 때까지 온도를 올리면, 내부 전극층(12)의 금속 성분은 과소결이 되어, 구상화되려고 한다. 이 경우, 끊어지는 계기(결함)가 있으면, 당해 결함을 기점으로 내부 전극층(12)이 끊어져, 연속률이 저하된다. 유전체층(11) 및 내부 전극층(12)의 박층화가 진행되면, 연속률은 더욱 저하될 우려가 있다.In order to increase the size and capacity of the multilayer ceramic capacitor 100, thinning of the dielectric layer 11 and the internal electrode layer 12 is required. However, if the thickness of the internal electrode layer 12 is attempted, it becomes difficult to maintain a high continuity rate. This is because of the following reasons. When the internal electrode layer 12 is obtained by sintering metal powder, it is spheroidized to minimize surface energy when sintering proceeds. Since the sintering of the metal component of the internal electrode layer 12 proceeds more easily than the main component ceramic of the dielectric layer 11, if the temperature is raised until the main component ceramic of the dielectric layer 11 is sintered, the metal component of the internal electrode layer 12 becomes oversintered and tends to be spheroidized. In this case, if there is an opportunity (defect) to break, the internal electrode layer 12 breaks starting from the defect, and the continuity rate decreases. If the thickness of the dielectric layer 11 and the internal electrode layer 12 progresses, the continuity rate may further decrease.

그래서, 세라믹을 주 성분으로 하는 공재를 내부 전극층(12)에 첨가함으로써, 내부 전극층(12)의 수축을 지연시키는 것을 생각할 수 있다. 그러나, 소결 과정에 있어서의 확산에 의해 공재가 유전체층(11)측으로 토출되면, 연속률 저하를 억제하는 것이 곤란하다. 또한, 공재가 유전체층(11)에 흡수됨으로써 유전체층(11) 중의 재료의 A/B비(페로브스카이트의 A 사이트와 B 사이트의 비율)나 조성의 차이, 유전율(ε)이 설계값과 상이한 값으로 되어, 목표 용량 값을 얻지 못할 우려가 있다.Therefore, it is conceivable to delay shrinkage of the internal electrode layer 12 by adding a common material containing ceramic as a main component to the internal electrode layer 12 . However, if the common material is discharged to the dielectric layer 11 side by diffusion in the sintering process, it is difficult to suppress the decrease in continuity rate. In addition, as the common material is absorbed into the dielectric layer 11, the A/B ratio (ratio of A site and B site of perovskite) of the material in the dielectric layer 11, the difference in composition, and the dielectric constant ε are different from the design value. value, there is a risk that the target capacity value cannot be obtained.

도 2는, 연속률을 나타내는 도면이다. 도 2에서 예시한 바와 같이, 어느 내부 전극층(12)에 있어서의 길이 L0의 관찰 영역에 있어서, 그 금속 부분의 길이 L1, L2, ···, Ln을 측정하여 합계하고, 금속 부분의 비율인 ΣLn/L0을 그 층의 연속률로 정의할 수 있다.2 is a diagram showing a continuity rate. As illustrated in FIG. 2 , in an observation area having a length L0 in a certain internal electrode layer 12, the lengths L1, L2, ..., Ln of the metal portion are measured and summed, and the ratio of the metal portion is ΣLn/L0 can be defined as the continuity rate of that layer.

그래서, 본 실시 형태에 있어서는, 내부 전극층(12)의 결정 입경을 작게 한다. 도 3의 (a)는, 결정 입경이 큰 경우의 내부 전극층(12)을 예시하는 도면이다. 도 3의 (b)는, 결정 입경이 작은 경우의 내부 전극층(12)을 예시하는 도면이다. 도 3의 (a) 및 도 3의 (b)에서 예시한 바와 같이, 결정립(14)이 작아지면, 내부 전극층(12)에 공재가 잔존하기 쉬워진다. 예를 들어, 결정립(14)이 작아짐에 따라 결정 입계(16)의 수가 많아지고, 당해 결정 입계(16)에 공재가 잔존함으로써, 내부 전극층(12) 전체에 있어서의 세라믹을 주 성분으로 하는 입자(15)가 많이 존재한다고 생각된다. 구체적으로는, 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서의 내부 전극층(12)의 단면에 있어서, 입자(15)가 존재하는 면적 비율을 10% 이상으로 한다. 예를 들어, 당해 단면은, 유전체층(11)과 내부 전극층(12)의 적층 방향과, 외부 전극(20a)과 외부 전극(20b)의 대향 방향이 이루는 평면에서의 단면이다. 이 구성에서는, 공재의 잔존량이 많아진다. 그것에 의해, 소결 시에 있어서의 내부 전극층(12)의 금속 성분의 과소결이 억제되어, 내부 전극층(12)의 끊어짐이 억제된다. 그 결과, 내부 전극층(12)의 연속률 저하를 억제할 수 있다. 또한, 유전체층(11)으로의 공재의 확산이 억제되고, 유전체층(11) 중의 재료의 A/B비나 조성의 차이, 유전율(ε)의 저하가 억제되어, 원하는 유전 특성을 확보할 수 있다. 그 결과, 바이어스 특성의 악화가 억제되어, 고용량이 얻어진다. 또한, 상기 면적 비율은, 12% 이상으로 하는 것이 바람직하고, 14% 이상으로 하는 것이 보다 바람직하다. 또한, 상기한 면적 비율은, 내부 전극층(12)의 단면 SEM 화상 등을 사용하여, 예를 들어 임의로 선택한 10층의 내부 전극층(12)의 전체의 면적과, 당해 10층의 내부 전극층(12) 중의 세라믹을 주 성분으로 하는 입자(15)의 전체의 면적으로부터 구할 수 있다. 제조 오차 등에 기인하여, 서로 다른 2층의 내부 전극층(12)에서 당해 면적 비율에 변동이 발생할 우려는 있지만, 임의로 선택한 10층의 내부 전극층(12)을 사용하여 당해 면적 비율을 산출함으로써, 변동을 억제할 수 있다. 이러한 면적은, 화상 해석 소프트웨어를 사용하여 산출해도 된다.Therefore, in this embodiment, the crystal grain size of the internal electrode layer 12 is reduced. Fig. 3(a) is a diagram illustrating the internal electrode layer 12 when the crystal grain size is large. Fig. 3(b) is a diagram illustrating the internal electrode layer 12 when the crystal grain size is small. As exemplified in FIGS. 3(a) and 3(b) , when the crystal grains 14 become smaller, common materials tend to remain in the internal electrode layer 12 . For example, as the crystal grains 14 become smaller, the number of grain boundaries 16 increases, and co-materials remain in the crystal grain boundaries 16, so that particles containing ceramic as a main component in the entire internal electrode layer 12 (15) is thought to exist in abundance. Specifically, in the cross section of the internal electrode layer 12 in the stacking direction of the dielectric layer 11 and the internal electrode layer 12, the area ratio in which the particles 15 exist is set to 10% or more. For example, the cross section is a cross section in a plane formed by the stacking direction of the dielectric layer 11 and the internal electrode layer 12 and the opposite direction of the external electrode 20a and the external electrode 20b. In this configuration, the remaining amount of common materials increases. As a result, oversintering of the metal components of the internal electrode layer 12 during sintering is suppressed, and breakage of the internal electrode layer 12 is suppressed. As a result, a decrease in the continuity rate of the internal electrode layer 12 can be suppressed. In addition, the diffusion of common materials into the dielectric layer 11 is suppressed, and the difference in A/B ratio or composition of the materials in the dielectric layer 11 and the decrease in the dielectric constant ε are suppressed, so that desired dielectric properties can be secured. As a result, deterioration of bias characteristics is suppressed, and high capacity is obtained. Moreover, it is preferable to set it as 12 % or more, and, as for the said area ratio, it is more preferable to set it as 14 % or more. In addition, the above area ratio is the total area of the 10 internal electrode layers 12 arbitrarily selected using cross-sectional SEM images of the internal electrode layers 12, for example, and the internal electrode layers 12 of the 10 layers. It can be obtained from the total area of the particles 15 containing ceramic as a main component. Although there is a possibility that the area ratio may fluctuate in the two different internal electrode layers 12 due to manufacturing errors, etc., by calculating the area ratio using arbitrarily selected 10 internal electrode layers 12, the variation can be prevented. can be suppressed You may calculate such an area using image analysis software.

또한, 공재가 유전체층(11)으로 확산되지 않고 내부 전극층(12)에 충분히 존재하는 경우, 내부 전극층(12) 내에서 공재가 모이게 된다. 보다 구체적으로는, 내부 전극층(12)의 중앙부 부근의 공재가 주위의 공재를 모아 입성장해 간다고 생각된다. 그 결과, 내부 전극층(12)의 두께 방향의 중앙 부분에 잔존하게 된다. 이 경우, 내부 전극층(12)의 두께 방향에 있어서, 상하 5%씩에 입자(15)가 존재하지 않게 된다. 따라서, 내부 전극층(12)의 두께 방향에 있어서, 상하 5%씩의 영역에 입자(15)가 존재하지 않는 것이 바람직하다.In addition, when the common material sufficiently exists in the internal electrode layer 12 without being diffused into the dielectric layer 11, the common material is collected in the internal electrode layer 12. More specifically, it is considered that the common material in the vicinity of the central portion of the internal electrode layer 12 collects the surrounding common material and grows into grains. As a result, it remains in the central portion of the internal electrode layer 12 in the thickness direction. In this case, in the thickness direction of the internal electrode layer 12, no particles 15 are present in 5% of the upper and lower portions. Therefore, in the thickness direction of the internal electrode layer 12, it is preferable that the particles 15 not exist in an area of 5% above and below each.

계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대해 설명한다. 도 4는, 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.Next, a method for manufacturing the multilayer ceramic capacitor 100 will be described. FIG. 4 is a diagram illustrating a flow of a manufacturing method of the multilayer ceramic capacitor 100. As shown in FIG.

(원료 분말 제작 공정)(raw material powder manufacturing process)

먼저, 도 4에서 예시한 바와 같이, 유전체층(11)을 형성하기 위한 유전체 재료를 준비한다. 유전체층(11)에 포함되는 A 사이트 원소 및 B 사이트 원소는, 통상은 ABO3의 입자의 소결체의 형태로 유전체층(11)에 포함된다. 예를 들어, BaTiO3은, 페로브스카이트 구조를 갖는 정방정 화합물이며, 높은 유전율을 나타낸다. 이 BaTiO3은, 일반적으로, 이산화티타늄 등의 티타늄 원료와 탄산바륨 등의 바륨 원료를 반응시켜 티타늄산바륨을 합성함으로써 얻을 수 있다. 유전체층(11)을 구성하는 세라믹의 합성 방법으로서는, 종래 다양한 방법이 알려져 있고, 예를 들어 고상법, 졸-겔법, 수열법 등이 알려져 있다. 본 실시 형태에 있어서는, 이들 모두 채용할 수 있다.First, as illustrated in FIG. 4 , a dielectric material for forming the dielectric layer 11 is prepared. A-site elements and B-site elements included in the dielectric layer 11 are usually included in the dielectric layer 11 in the form of a sintered body of ABO 3 particles. For example, BaTiO 3 is a tetragonal compound having a perovskite structure and exhibits a high permittivity. This BaTiO 3 can generally be obtained by reacting a titanium raw material such as titanium dioxide with a barium raw material such as barium carbonate to synthesize barium titanate. As a method for synthesizing the ceramic constituting the dielectric layer 11, various methods have been known in the past, and for example, a solid phase method, a sol-gel method, a hydrothermal method, and the like are known. In this embodiment, all of these can be employed.

얻어진 세라믹 분말에, 목적에 따라서 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Dy(디스프로슘), Tm(툴륨), Ho(홀뮴), Tb(테르븀), Yb(이테르븀), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), 및 Er(에르븀))의 산화물, 및 Co(코발트), Ni(니켈), Li(리튬), B(붕소), Na(나트륨), K(칼륨) 및 Si(실리콘)의 산화물 혹은 유리를 들 수 있다.To the obtained ceramic powder, a predetermined additive compound is added according to the purpose. As the additive compound, Mn (manganese), V (vanadium), Cr (chromium), rare earth elements (Y (yttrium), Dy (dysprosium), Tm (thulium), Ho (holmium), Tb (terbium), Yb (ytterbium) ), oxides of Sm (samarium), Eu (europium), Gd (gadolinium), and Er (erbium), and Co (cobalt), Ni (nickel), Li (lithium), B (boron), Na (sodium) ), oxides or glass of K (potassium) and Si (silicon).

본 실시 형태에 있어서는, 바람직하게는, 먼저 유전체층(11)을 구성하는 세라믹의 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820 내지 1150℃에서 하소를 행한다. 계속해서, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 조제한다. 예를 들어, 세라믹 분말의 평균 입경은, 유전체층(11)의 박층화의 관점에서, 바람직하게는 50 내지 300㎚이다. 예를 들어, 상기한 바와 같이 하여 얻어진 세라믹 분말에 대해, 필요에 따라서 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조정해도 된다.In this embodiment, preferably, first, a compound containing an additive compound is mixed with ceramic particles constituting the dielectric layer 11, and calcining is performed at 820 to 1150°C. Subsequently, the obtained ceramic particles are wet-mixed together with an additive compound, dried and pulverized to prepare ceramic powder. For example, the average particle diameter of the ceramic powder is preferably 50 to 300 nm from the viewpoint of thinning the dielectric layer 11 . For example, the particle size of the ceramic powder obtained as described above may be adjusted by pulverizing as necessary, or by combining with a classification treatment to adjust the particle size.

(적층 공정)(lamination process)

다음으로, 얻어진 유전체 재료에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도포 시공하여 건조시킨다.Next, to the obtained dielectric material, a binder such as polyvinyl butyral (PVB) resin, an organic solvent such as ethanol or toluene, and a plasticizer such as dioctyl phthalate (DOP) are added and wet mixed. Using the obtained slurry, for example, a strip-shaped dielectric green sheet having a thickness of 0.8 µm or less is coated on a substrate by, for example, a die coater method or a doctor blade method, and dried.

다음으로, 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 내부 전극 형성용 금속 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되는 내부 전극층 패턴을 배치한다. 금속 도전 페이스트의 금속 재료에는, 예를 들어 평균 입경이 100㎚ 이하인 것을 사용한다. 또한, 입경의 표준 편차는, 15 이하로 한다. 이에 의해, 샤프한 입도 분포가 얻어진다. 평균 입경은, 100㎚ 이하인 것이 바람직하고, 70㎚ 이하인 것이 보다 바람직하다. 입경의 표준 편차는, 15 이하인 것이 바람직하고, 12 이하인 것이 보다 바람직하다. 또한, 누적 입도 분포의 기울기는, 8 이상인 것이 바람직하다. 또한, 누적 입도 분포의 기울기는, 누적 입도 분포를 대수 플롯하여 D20과 D80 사이의 기울기(=1/(logD80-logD20))로 정의할 수 있다.Next, a metal conductive paste for forming internal electrodes containing an organic binder is printed on the surface of the dielectric green sheet by screen printing, gravure printing, etc., thereby forming internal electrode layer patterns alternately drawn out to a pair of external electrodes having different polarities. place For the metal material of the metal conductive paste, for example, one having an average particle diameter of 100 nm or less is used. In addition, the standard deviation of the particle size is 15 or less. In this way, a sharp particle size distribution is obtained. It is preferable that it is 100 nm or less, and, as for average particle diameter, it is more preferable that it is 70 nm or less. It is preferable that it is 15 or less, and, as for the standard deviation of a particle size, it is more preferable that it is 12 or less. Moreover, it is preferable that the gradient of a cumulative particle size distribution is 8 or more. In addition, the slope of the cumulative particle size distribution can be defined as the slope (= 1/(logD80-logD20)) between D20 and D80 by plotting the cumulative particle size distribution as a logarithm.

또한, 금속 도전 페이스트에는, 공재로서 세라믹 입자를 첨가한다. 세라믹 입자의 주 성분 세라믹은, 특별히 한정하는 것은 아니지만, 유전체층(11)의 주 성분 세라믹과 동일한 것이 바람직하다. 예를 들어, 티타늄산바륨을 균일하게 분산시켜도 된다. 공재에는, 예를 들어 평균 입경이 10㎚ 이하인 것을 사용한다. 또한, 입경의 표준 편차는, 5 이하로 한다. 이에 의해, 샤프한 입도 분포가 얻어진다. 평균 입경은, 15㎚ 이하인 것이 바람직하고, 10㎚ 이하인 것이 보다 바람직하다. 입경의 표준 편차는, 5 이하인 것이 바람직하고, 3 이하인 것이 보다 바람직하다. 또한, 누적 입도 분포의 기울기는, 7 이상인 것이 바람직하다. 또한, 누적 입도 분포의 기울기는, 누적 입도 분포를 대수 플롯하여 D20과 D80 사이의 기울기(=1/(logD80-logD20))로 정의할 수 있다.In addition, ceramic particles are added to the metal conductive paste as a common material. The main component ceramic of the ceramic particles is not particularly limited, but is preferably the same as the main component ceramic of the dielectric layer 11. For example, barium titanate may be uniformly dispersed. As a common material, what has an average particle diameter of 10 nm or less is used, for example. In addition, the standard deviation of the particle size is set to 5 or less. In this way, a sharp particle size distribution is obtained. It is preferable that it is 15 nm or less, and, as for average particle diameter, it is more preferable that it is 10 nm or less. It is preferable that it is 5 or less, and, as for the standard deviation of a particle size, it is more preferable that it is 3 or less. Moreover, it is preferable that the gradient of a cumulative particle size distribution is 7 or more. In addition, the slope of the cumulative particle size distribution can be defined as the slope (= 1/(logD80-logD20)) between D20 and D80 by plotting the cumulative particle size distribution logarithmically.

그 후, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하여, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈리도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양단부면에 단부 테두리가 교대로 노출되어 극성이 상이한 한 쌍의 외부 전극(20a, 20b)에 교대로 인출되도록 소정 층수(예를 들어, 100 내지 500층)만큼 적층한다. 적층한 유전체 그린 시트의 상하에 커버층(13)이 되는 커버 시트를 압착시켜, 소정 칩 치수(예를 들어, 1.0㎜×0.5㎜)로 커트하고, 그 후에 외부 전극(20a, 20b)의 하지층이 되는 금속 도전 페이스트를, 커트한 적층체의 양단부면에 침지법 등에 의해 도포하여 건조시킨다. 이에 의해, 적층 세라믹 콘덴서(100)의 성형체가 얻어진다.Thereafter, the dielectric green sheet on which the internal electrode layer pattern is printed is punched to a predetermined size, and the punched dielectric green sheet is further internally separated from the substrate so that the internal electrode layer 12 and the dielectric layer 11 are alternately A predetermined number of layers (for example, 100 to 500 layers) are stacked. The cover sheet to be the cover layer 13 is pressed on and under the stacked dielectric green sheets, cut into a predetermined chip size (eg 1.0 mm x 0.5 mm), and then the base of the external electrodes 20a and 20b. A metal conductive paste serving as a layer is applied to both end faces of the cut laminate by a dipping method or the like, and then dried. As a result, a molded body of the multilayer ceramic capacitor 100 is obtained.

(소성 공정)(firing process)

이와 같이 하여 얻어진 성형체를, 250 내지 500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 산소 분압 10-5 내지 10-8atm의 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성함으로써, 각 화합물이 소결하여 입성장한다. 이와 같이 하여, 적층 세라믹 콘덴서(100)가 얻어진다. 또한, 소성 조건을 조정함으로써, 내부 전극층(12)에 잔존하는 공재의 잔존량을 조정할 수 있다. 구체적으로는, 소성 공정에 있어서 승온 속도를 크게 함으로써, 공재가 금속 도전 페이스트로부터 토출되기 전에 주 성분 금속이 소결되기 때문에, 공재가 내부 전극층(12)에 잔존하기 쉬워진다. 예를 들어, 내부 전극층(12)에 있어서의 공재의 잔존량을 많게 하는 관점에서, 소성 공정에 있어서 실온으로부터 최고 온도까지의 평균 승온 속도는, 30℃/분 이상으로 하는 것이 바람직하고, 45℃/분 이상으로 하는 것이 보다 바람직하다. 또한, 평균 승온 속도가 지나치게 크면, 성형체에 잔류하는 유기 성분의 배출이 충분히 행해지지 않고, 소성 공정 중에 크랙이 발생하는 등의 문제가 발생할 우려가 있다. 혹은, 성형체의 소결에 내외차가 발생함으로써 치밀화가 불충분해져, 정전 용량이 저하되는 등의 문제가 발생할 우려가 있다. 그래서, 평균 승온 속도를, 80℃/분 이하로 하는 것이 바람직하고, 65℃/분 이하로 하는 것이 보다 바람직하다.The molded body obtained in this way is subjected to binder removal treatment in a N 2 atmosphere at 250 to 500 ° C., and then baked at 1100 to 1300 ° C. for 10 minutes to 2 hours in a reducing atmosphere with an oxygen partial pressure of 10 −5 to 10 −8 atm. The compound is sintered and grain grows. In this way, the multilayer ceramic capacitor 100 is obtained. In addition, by adjusting the firing conditions, the remaining amount of the common material remaining in the internal electrode layer 12 can be adjusted. Specifically, since the main component metal is sintered before the common material is ejected from the metal conductive paste by increasing the heating rate in the firing step, the common material easily remains in the internal electrode layer 12 . For example, from the viewpoint of increasing the residual amount of the common material in the internal electrode layer 12, the average temperature increase rate from room temperature to the maximum temperature in the firing step is preferably 30°C/min or more, and 45°C /min or more is more preferable. Also, if the average temperature rise rate is too high, organic components remaining in the molded body may not be sufficiently discharged, causing problems such as cracking during the firing process. Alternatively, there is a possibility that problems such as insufficient densification due to internal and external differences in sintering of the molded body and a decrease in capacitance may occur. Then, it is preferable to make an average temperature increase rate into 80 degrees C/min or less, and it is more preferable to make it 65 degrees C/min or less.

(재산화 처리 공정)(Re-oxidation treatment process)

그 후, N2 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행해도 된다.Thereafter, a reoxidation treatment may be performed at 600°C to 1000°C in an N 2 gas atmosphere.

(도금 처리 공정)(Plating treatment process)

그 후, 도금 처리에 의해, 외부 전극(20a, 20b)의 하지층에, Cu, Ni, Sn 등의 금속 코팅을 행한다.Thereafter, a metal coating of Cu, Ni, Sn, or the like is applied to the base layer of the external electrodes 20a and 20b by a plating process.

본 실시 형태에 관한 적층 세라믹 콘덴서의 제조 방법에 의하면, 내부 전극층(12)을 구성하는 주 성분 금속 및 공재로서 입도 분포가 샤프한 소직경 재료를 사용함으로써 고분산의 금속 도전 페이스트가 제작된다. 또한, 부분적으로 큰 재료가 혼입되는 것이 억제된다. 이러한 금속 도전 페이스트를 사용함으로써, 소결 과정에 있어서 유전체층(11)으로의 공재의 확산이 억제되어, 공재가 내부 전극층(12) 내에 잔존하게 된다. 구체적으로는, 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서의 내부 전극층(12)의 단면에 있어서, 세라믹을 주 성분으로 하는 입자(15)가 존재하는 면적 비율을 10% 이상으로 한다.According to the manufacturing method of the multilayer ceramic capacitor according to the present embodiment, a highly dispersed metal conductive paste is produced by using a small-diameter material having a sharp particle size distribution as the main component metal and co-material constituting the internal electrode layer 12. Also, the incorporation of partially large materials is suppressed. By using such a metal conductive paste, diffusion of the common material into the dielectric layer 11 is suppressed during the sintering process, so that the common material remains in the internal electrode layer 12 . Specifically, in the cross section of the internal electrode layer 12 in the stacking direction of the dielectric layer 11 and the internal electrode layer 12, the area ratio in which the particles 15 containing ceramic as a main component are present is set to 10% or more. do.

내부 전극층(12) 내에 공재가 잔존하면, 소결 시에 있어서의 내부 전극층(12)의 금속 성분의 과소결이 억제되어, 내부 전극층(12)의 끊어짐이 억제된다. 그 결과, 내부 전극층(12)의 연속률 저하를 억제할 수 있다. 또한, 유전체층(11)으로의 공재의 확산이 억제되고, 유전체층(11)의 유전율(ε)의 저하가 억제되어, 원하는 유전 특성을 확보할 수 있다. 또한, 상기 면적 비율은, 12% 이상으로 하는 것이 바람직하고, 14% 이상으로 하는 것이 보다 바람직하다. 또한, 내부 전극층(12)의 두께 방향에 있어서, 상하 5%씩의 영역에 세라믹을 주 성분으로 하는 입자(15)가 존재하지 않는 것이 바람직하다.If the common material remains in the internal electrode layer 12, oversintering of the metal component of the internal electrode layer 12 during sintering is suppressed, and the internal electrode layer 12 is prevented from breaking. As a result, a decrease in the continuity rate of the internal electrode layer 12 can be suppressed. In addition, the diffusion of the common material into the dielectric layer 11 is suppressed, and the decrease in the dielectric constant ε of the dielectric layer 11 is suppressed, so that desired dielectric characteristics can be secured. Moreover, it is preferable to set it as 12 % or more, and, as for the said area ratio, it is more preferable to set it as 14 % or more. In the thickness direction of the internal electrode layer 12, it is preferable that no particles 15 containing ceramics as a main component exist in an area of 5% above and below each.

[실시예][Example]

이하, 실시 형태에 관한 적층 세라믹 콘덴서를 제작하고, 특성에 대해 조사하였다.Hereinafter, multilayer ceramic capacitors according to the embodiments were fabricated, and characteristics were investigated.

(실시예 1 내지 5)(Examples 1 to 5)

평균 입경이 100㎚(비표면적 10㎡/g)인 티타늄산바륨 분말에 필요한 첨가물을 첨가하고, 볼 밀에 의해 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 유전체 재료에 유기 바인더 및 용제를 첨가하여 닥터 블레이드법으로 유전체 그린 시트를 제작하였다. 유전체 그린 시트의 도포 시공 두께를 0.8㎛로 하고, 유기 바인더로서 폴리비닐부티랄(PVB) 등을 사용하고, 용제로서 에탄올, 톨루엔산 등을 첨가하였다. 그 밖에, 가소제 등을 첨가하였다.Required additives were added to barium titanate powder having an average particle diameter of 100 nm (specific surface area 10 m 2 /g), and wet mixing and grinding were sufficiently performed by a ball mill to obtain a dielectric material. A dielectric green sheet was prepared by adding an organic binder and a solvent to a dielectric material by a doctor blade method. The coating thickness of the dielectric green sheet was set to 0.8 μm, polyvinyl butyral (PVB) or the like was used as an organic binder, and ethanol, toluic acid or the like was added as a solvent. In addition, a plasticizer and the like were added.

다음으로, 내부 전극층(12)의 주 성분 금속(Ni)의 분말(Ni 고형분으로 50wt%)과, 공재(티타늄산바륨)를 10부와, 바인더(에틸셀룰로오스)를 5부와, 용제와, 필요에 따라서 기타 보조제를 포함하고 있는 내부 전극 형성용 도전 페이스트를 유성 볼 밀에 의해 제작하였다. 표 1에 나타내는 바와 같이, 주 성분 금속의 분말에는, 평균 입경이 70㎚(비표면적 10㎡/g), 입경의 표준 편차가 12, 누적 입도 분포의 기울기가 8인 것을 사용하였다. 공재에는, 평균 입경이 8.6㎚(비표면적 110㎡/g), 입경의 표준 편차가 2.7, 누적 입도 분포의 기울기가 7인 것을 사용하였다.Next, the main component metal (Ni) powder of the internal electrode layer 12 (50 wt% in terms of Ni solid content), 10 parts of a common material (barium titanate), 5 parts of a binder (ethyl cellulose), a solvent, Conductive paste for forming internal electrodes containing other auxiliary agents as needed was produced by a planetary ball mill. As shown in Table 1, as the main component metal powder, those having an average particle diameter of 70 nm (specific surface area 10 m 2 /g), a standard deviation of particle diameter of 12, and a slope of cumulative particle size distribution of 8 were used. As the common material, one having an average particle diameter of 8.6 nm (specific surface area 110 m 2 /g), a standard deviation of particle diameter of 2.7, and a gradient of cumulative particle size distribution of 7 was used.

Figure 112018025125615-pat00001
Figure 112018025125615-pat00001

유전체 시트에 내부 전극 형성용 도전 페이스트를 스크린 인쇄하였다. 내부 전극 형성용 도전 페이스트를 인쇄한 시트를 250매 겹치고, 그 상하에 커버 시트를 각각 적층하였다. 그 후, 열압착에 의해 세라믹 적층체를 얻어, 소정의 형상으로 절단하였다.A conductive paste for forming internal electrodes was screen-printed on the dielectric sheet. 250 sheets printed with conductive paste for forming internal electrodes were overlapped, and cover sheets were laminated on top and bottom of each sheet. Thereafter, a ceramic laminate was obtained by thermal compression bonding and cut into a predetermined shape.

얻어진 세라믹 적층체를 N2 분위기 중에서 탈바인더한 후에, 세라믹 적층체의 양단부면으로부터 각 측면에 걸쳐, Ni를 주 성분으로 하는 금속 필러, 공재, 바인더, 용제 등을 포함하는 금속 페이스트를 도포하고, 건조시켰다. 그 후, 환원 분위기 중에서 1100℃ 내지 1300℃에서 10분 내지 2시간, 금속 페이스트를 세라믹 적층체와 동시에 소성하여 소결체를 얻었다. 실온으로부터 최고 온도까지의 평균 승온 속도는, 실시예 1에서는 30℃/분으로 하고, 실시예 2에서는 45℃/분으로 하고, 실시예 3에서는 55℃/분으로 하고, 실시예 4에서는 65℃/분으로 하고, 실시예 5에서는 80℃/분으로 하였다.After the obtained ceramic laminate is de-bindered in an N 2 atmosphere, a metal paste containing a metal filler containing Ni as a main component, a common material, a binder, a solvent, etc. is applied from both end faces to each side surface of the ceramic laminate, dried. Thereafter, the metal paste was fired simultaneously with the ceramic laminate at 1100° C. to 1300° C. for 10 minutes to 2 hours in a reducing atmosphere to obtain a sintered body. The average heating rate from room temperature to the maximum temperature was 30°C/min in Example 1, 45°C/min in Example 2, 55°C/min in Example 3, and 65°C/min in Example 4. /min, and in Example 5, it was set to 80°C/min.

얻어진 소결체의 형상 치수는, 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜였다. 소결체를 N2 분위기하에서, 800℃의 조건에서 재산화 처리를 행한 후, 도금 처리하여 하지층의 표면에 Cu 도금층, Ni 도금층 및 Sn 도금층을 형성하여, 적층 세라믹 콘덴서(100)를 얻었다.The shape dimensions of the obtained sintered body were 0.6 mm in length, 0.3 mm in width, and 0.3 mm in height. The sintered body was subjected to reoxidation treatment under N 2 atmosphere at 800° C., and then plating was performed to form a Cu plating layer, a Ni plating layer, and a Sn plating layer on the surface of the base layer to obtain a multilayer ceramic capacitor 100.

(비교예 1 내지 3)(Comparative Examples 1 to 3)

비교예 1 내지 3에 있어서는, 표 1에 나타낸 바와 같이, 내부 전극 형성용 도전 페이스트의 주 성분 금속(Ni)의 분말에, 평균 입경이 120㎚, 입경의 표준 편차가 33, 누적 입도 분포의 기울기가 6인 것을 사용하였다. 공재에는, 평균 입경이 29㎚, 입경의 표준 편차가 8.7, 누적 입도 분포의 기울기가 5인 것을 사용하였다. 실온으로부터 최고 온도까지의 평균 승온 속도는, 비교예 1에서는 45℃/분으로 하고, 비교예 2에서는 55℃/분으로 하고, 비교예 3에서는 65℃/분으로 하였다. 그 밖의 조건은, 실시예와 마찬가지로 하였다.In Comparative Examples 1 to 3, as shown in Table 1, the main component metal (Ni) powder of the conductive paste for forming internal electrodes had an average particle diameter of 120 nm, a standard deviation of particle diameter of 33, and a gradient of cumulative particle size distribution. 6 was used. As the common material, one having an average particle size of 29 nm, a standard deviation of particle size of 8.7, and a gradient of cumulative particle size distribution of 5 was used. The average temperature increase rate from room temperature to the maximum temperature was 45°C/min in Comparative Example 1, 55°C/min in Comparative Example 2, and 65°C/min in Comparative Example 3. Other conditions were carried out similarly to the Example.

도 5의 (a)는, 실시예 1 내지 5 및 비교예 1 내지 3에 있어서의 내부 전극 형성용 도전 페이스트의 주 성분 금속의 입도 분포를 나타내는 도면이다. 도 5의 (a)에 나타낸 바와 같이, 실시예 1 내지 5에 있어서는, 평균 입경이 작고, 입도 분포가 샤프한 금속 분말을 사용하고 있음을 알 수 있다. 또한, 비교예 1 내지 3에 있어서는, 평균 입경이 크고, 입도 분포가 브로드한 금속 분말을 사용하고 있음을 알 수 있다. 도 5의 (b)는, 실시예 1 내지 5 및 비교예 1 내지 3에 있어서의 내부 전극 형성용 도전 페이스트의 공재의 입도 분포를 나타내는 도면이다. 도 5의 (b)에 나타낸 바와 같이, 실시예 1 내지 5에 있어서는, 평균 입경이 작고, 입도 분포가 샤프한 공재를 사용하고 있음을 알 수 있다. 또한, 비교예 1 내지 3에 있어서는, 평균 입경이 크고, 입도 분포가 브로드한 공재를 사용하고 있음을 알 수 있다.Fig. 5(a) is a diagram showing the particle size distribution of the main component metal of the conductive paste for forming internal electrodes in Examples 1 to 5 and Comparative Examples 1 to 3. As shown in Fig. 5(a), it is understood that in Examples 1 to 5, metal powder having a small average particle diameter and a sharp particle size distribution is used. Further, in Comparative Examples 1 to 3, it can be seen that metal powder having a large average particle diameter and a broad particle size distribution is used. Fig. 5(b) is a diagram showing the particle size distribution of common materials of the conductive paste for forming internal electrodes in Examples 1 to 5 and Comparative Examples 1 to 3. As shown in (b) of FIG. 5 , it can be seen that in Examples 1 to 5, a common material having a small average particle diameter and a sharp particle size distribution was used. Further, in Comparative Examples 1 to 3, it can be seen that a common material having a large average particle diameter and a broad particle size distribution was used.

(분석)(analyze)

도 6의 (a) 및 도 6의 (b)는, 폭 방향 중앙부에서의, 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서의 단면의 SEM(주사형 전자 현미경) 사진을 묘화한 도면이다. 도 6의 (a)는 실시예 3의 SEM 사진이고, 도 6의 (b)는 비교예 2의 SEM 사진이다. 도 6의 (a) 및 도 6의 (b)의 결과로부터, 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서의 내부 전극층(12)의 단면에 있어서, 세라믹을 주 성분으로 하는 입자(15)가 존재하는 면적 비율을 계측하였다. 구체적으로는, SEM 화상으로부터 입자(15)의 개수를 카운트하여, 각각의 입자 직경을 계측하고, 내부 전극층(12)의 총 면적(입자(15)를 포함함)에 대한 입자(15)의 면적을 산출함으로써, 면적 비율을 산출하였다. SEM 사진의 시야는 12.6㎛×8.35㎛로 하였다. 도 6의 (c) 및 도 7에 나타낸 바와 같이, 실시예 1에서는 면적 비율이 12.0이고, 실시예 2에서는 14.5이고, 실시예 3에서는 16.2이고, 실시예 4에서는 17.3이고, 실시예 5에서는 18.0이었다. 비교예 1에서는 7.0이고, 비교예 2에서는 8.7이고, 비교예 3에서는 9.0이었다.6(a) and 6(b) show SEM (scanning electron microscope) photographs of cross sections in the stacking direction of the dielectric layer 11 and the internal electrode layer 12 at the central portion in the width direction. it is a drawing Figure 6 (a) is a SEM picture of Example 3, Figure 6 (b) is a SEM picture of Comparative Example 2. From the results of FIG. 6(a) and FIG. 6(b), in the cross section of the internal electrode layer 12 in the stacking direction of the dielectric layer 11 and the internal electrode layer 12, particles containing ceramic as a main component The area ratio where (15) exists was measured. Specifically, the number of particles 15 is counted from the SEM image, each particle diameter is measured, and the area of the particles 15 relative to the total area of the internal electrode layer 12 (including the particles 15) By calculating the area ratio was calculated. The field of view of the SEM photograph was 12.6 µm x 8.35 µm. 6(c) and 7, the area ratio is 12.0 in Example 1, 14.5 in Example 2, 16.2 in Example 3, 17.3 in Example 4, and 18.0 in Example 5, as shown in FIG. 6(c) and FIG. was In Comparative Example 1, it was 7.0, in Comparative Example 2, it was 8.7, and in Comparative Example 3, it was 9.0.

또한, 얻어진 SEM 사진을 사용하여, 도 2에서 설명한 연속률을 측정하였다. 실시예 1 내지 5에 있어서는 연속률이 100%로 되었다. 비교예 1 내지 3에서는 연속률이 94 내지 96%로 되었다. 연속률에 대해서는, 수 매의 SEM 사진에 찍혀 있는 전체 내부 전극층의 연속률을 측정함으로써 평균값을 구하였다.In addition, the continuity rate described in FIG. 2 was measured using the obtained SEM photograph. In Examples 1 to 5, the continuity was 100%. In Comparative Examples 1 to 3, the continuity was 94 to 96%. Regarding the continuity rate, an average value was obtained by measuring the continuity rate of all internal electrode layers taken in several SEM photographs.

다음으로, 실시예 1 내지 5 및 비교예 1 내지 3에 관한 적층 세라믹 콘덴서의 샘플에 대해 유전율의 평가를 행하였다. 구체적으로는, 정전 용량을 휴렛 팩커드사의 LCR 미터 4284A를 사용하여 측정하였다. 이 측정값과, 샘플이 되는 적층 콘덴서의 내부 전극의 교차 면적, 유전체 세라믹층 두께 및 적층 매수로부터, 외관 유전율을 계산하였다. 샘플 수는 100개로 하였다.Next, the dielectric constant was evaluated for the samples of the multilayer ceramic capacitors according to Examples 1 to 5 and Comparative Examples 1 to 3. Specifically, capacitance was measured using an LCR meter 4284A from Hewlett Packard. The apparent dielectric constant was calculated from this measured value, the intersection area of the internal electrodes of the multilayer capacitor serving as the sample, the thickness of the dielectric ceramic layer, and the number of laminated layers. The number of samples was 100.

실시예 1 내지 5 및 비교예 1 내지 3에 대해 각각 100개의 샘플에 대해, 유전율의 평가를 행하였다. 도 8은, 유전율의 평가 결과를 나타내는 그래프이다. 도 8의 종축은, 각 샘플의 유전율을 나타내고 있다. 또한, 도 8에서는, 실시예 3에 관한 샘플의 유전율의 평균을 100%로 하여 규격화한 유전율을 나타내고 있다.Permittivity was evaluated for each of 100 samples of Examples 1 to 5 and Comparative Examples 1 to 3. 8 is a graph showing the evaluation results of permittivity. The vertical axis in Fig. 8 represents the permittivity of each sample. In addition, in FIG. 8, the dielectric constant normalized by taking the average of the dielectric constants of the samples according to Example 3 as 100% is shown.

도 8의 결과로부터, 실시예 1 내지 5에 있어서는, 비교예 1 내지 3에 대해 동일한 승온 속도에서의 유전율이 20% 이상 향상되었음을 알 수 있다. 이것은, 내부 전극 형성용 금속 도전 페이스트의 금속 재료로서 입도 분포가 샤프한 소직경 재료를 사용함으로써 소결 과정에 있어서 공재가 내부 전극층(12) 내에 잔존하여 유전체층(11)으로의 확산이 억제되어, 유전체층(11) 중의 재료의 A/B비나 조성의 차이 등이 억제되었기 때문이라고 생각된다.From the results of FIG. 8 , it can be seen that in Examples 1 to 5, the dielectric constant at the same heating rate was improved by 20% or more compared to Comparative Examples 1 to 3. This is because, by using a small-diameter material having a sharp particle size distribution as the metal material of the metal conductive paste for forming the internal electrode, the common material remains in the internal electrode layer 12 during the sintering process, and diffusion into the dielectric layer 11 is suppressed, and the dielectric layer ( It is thought that this is because the difference in A/B ratio or composition of the materials in 11) was suppressed.

이상, 본 발명의 실시예에 대해 상세하게 설명하였지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니며, 청구범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형·변경이 가능하다.Above, although the embodiment of the present invention has been described in detail, the present invention is not limited to these specific embodiments, and various modifications and changes are possible within the scope of the gist of the present invention described in the claims.

10 : 적층 칩
11 : 유전체층
12 : 내부 전극층
13 : 커버층
20a, 20b : 외부 전극
100 : 적층 세라믹 콘덴서
10: laminated chip
11: dielectric layer
12: internal electrode layer
13: cover layer
20a, 20b: external electrode
100: multilayer ceramic capacitor

Claims (11)

세라믹을 포함하는 유전체층과, 금속을 포함하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고,
상기 내부 전극층의 두께는, 0.3㎛ 이하이고,
상기 내부 전극층에, 세라믹을 포함하는 입자가 존재하고,
상기 유전체층과 상기 내부 전극층의 적층 방향에 있어서의 상기 내부 전극층의 단면에 있어서, 상기 입자가 존재하는 면적 비율이 10% 이상 100% 이하이고,
상기 내부 전극층에서 상기 입자가 존재하는 상기 면적 비율이 10% 이상 100% 이하로 되는 영역에 있어서, 인접하는 어느 유전체층과도 접촉하는 금속 결정 입자가 적어도 2개 존재하고, 상기 2개의 금속 결정 입자가 상기 내부 전극층의 연장 방향으로 접촉하여 늘어서 있고, 상기 2개의 금속 결정 입자에 의해, 인접하는 유전체층 사이에 걸쳐 연장하는 결정 입계가 형성되고, 상기 입자가 상기 결정 입계에 배치되어 있고,
상기 입자는, 내부 전극층의 두께 방향에 있어서 상하 5%씩의 영역에는 존재하지 않는 것을 특징으로 하는, 적층 세라믹 콘덴서.
A laminated structure in which dielectric layers containing ceramics and internal electrode layers containing metals are alternately laminated,
The thickness of the internal electrode layer is 0.3 μm or less,
Particles containing ceramic are present in the internal electrode layer,
In a cross section of the internal electrode layer in the stacking direction of the dielectric layer and the internal electrode layer, a ratio of an area in which the particles exist is 10% or more and 100% or less,
In the internal electrode layer, in the region where the particle is present and the area ratio is 10% or more and 100% or less, there are at least two metal crystal grains in contact with any adjacent dielectric layer, and the two metal crystal grains are a grain boundary extending between adjacent dielectric layers is formed by the two metal crystal grains, the grains being disposed in the grain boundary;
The multilayer ceramic capacitor characterized in that the particles do not exist in an area of 5% above and below each in the thickness direction of the internal electrode layer.
제1항에 있어서,
상기 내부 전극층에 포함된 금속은, 니켈인 것을 특징으로 하는, 적층 세라믹 콘덴서.
According to claim 1,
The multilayer ceramic capacitor, characterized in that the metal included in the internal electrode layer is nickel.
제1항에 있어서,
상기 입자에 포함된 세라믹은, 티타늄산바륨인 것을 특징으로 하는, 적층 세라믹 콘덴서.
According to claim 1,
A multilayer ceramic capacitor, characterized in that the ceramic included in the particles is barium titanate.
제1항에 있어서,
상기 유전체층에 포함된 세라믹은, 티타늄산바륨인 것을 특징으로 하는, 적층 세라믹 콘덴서.
According to claim 1,
The ceramic included in the dielectric layer is a multilayer ceramic capacitor, characterized in that barium titanate.
제1항에 있어서,
상기 면적 비율은, 내부 전극층의 단면의 SEM 화상을 사용하여 임의로 선택한 10층의 내부 전극층의 전체의 면적과, 상기 10층의 내부 전극층 중의 상기 입자의 전체 면적으로부터 구해지는 것을 특징으로 하는, 적층 세라믹 콘덴서.
According to claim 1,
The area ratio is obtained from the total area of the 10 internal electrode layers arbitrarily selected using SEM images of cross-sections of the internal electrode layers and the total area of the particles in the 10 internal electrode layers. Condenser.
세라믹 분말을 포함하는 그린 시트 상에, 평균 입경이 100㎚ 이하이고 입도 분포의 표준 편차가 15 이하인 금속 분말을 포함하고, 평균 입경이 10㎚ 이하이고 입도 분포의 표준 편차가 5 이하인 세라믹 분말을 공재로서 포함하는 금속 도전 페이스트의 패턴을 배치하는 제1 공정과,
상기 제1 공정에 의해 얻어진 적층 단위를 복수 적층하여 얻어진 세라믹 적층체를 소성함으로써, 상기 금속 분말의 소결에 의해 내부 전극층을 형성하고, 상기 그린 시트의 세라믹 분말의 소결에 의해 유전체층을 형성하는 제2 공정을 포함하고,
상기 내부 전극층의 두께는, 0.3㎛ 이하이고,
상기 내부 전극층과 상기 유전체층의 적층 방향에 있어서의 상기 내부 전극층의 단면에 있어서, 세라믹을 포함하는 입자가 존재하는 면적 비율을 10% 이상 100% 이하로 하고,
상기 내부 전극층에서 상기 입자가 존재하는 상기 면적 비율이 10% 이상 100% 이하로 되는 영역에 있어서, 인접하는 어느 유전체층과도 접촉하는 금속 결정 입자가 적어도 2개 존재하고, 상기 2개의 금속 결정 입자가 상기 내부 전극층의 연장 방향으로 접촉하여 늘어서 있고, 상기 2개의 금속 결정 입자에 의해, 인접하는 유전체층 사이에 걸쳐 연장하는 결정 입계가 형성되고, 상기 입자가 상기 결정 입계에 배치되도록 상기 제2 공정을 행하고,
상기 입자를, 내부 전극층의 두께 방향에 있어서 상하 5%씩의 영역에는 존재하지 않게 하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
On a green sheet containing ceramic powder, metal powder having an average particle diameter of 100 nm or less and a standard deviation of particle size distribution of 15 or less is included, and ceramic powder having an average particle diameter of 10 nm or less and a standard deviation of particle size distribution of 5 or less is included. A first step of arranging a pattern of a metal conductive paste containing as
A second step of firing a ceramic laminate obtained by laminating a plurality of laminate units obtained in the first step to form an internal electrode layer by sintering the metal powder and forming a dielectric layer by sintering the ceramic powder of the green sheet. including process,
The thickness of the internal electrode layer is 0.3 μm or less,
In a cross section of the internal electrode layer in the stacking direction of the internal electrode layer and the dielectric layer, an area ratio in which ceramic-containing particles exist is set to 10% or more and 100% or less,
In the internal electrode layer, in the region where the particle is present and the area ratio is 10% or more and 100% or less, there are at least two metal crystal grains in contact with any adjacent dielectric layer, and the two metal crystal grains are The second step is performed so that a grain boundary extending between adjacent dielectric layers is formed by the two metal crystal grains, which are aligned and in contact with each other in the extension direction of the internal electrode layer, and the grain is disposed at the grain boundary; ,
A method for manufacturing a multilayer ceramic capacitor, characterized in that the particles are not present in an area of 5% above and below the internal electrode layer in the thickness direction.
제6항에 있어서,
상기 제2 공정에 있어서, 실온으로부터 최고 온도까지의 평균 승온 속도를 30℃/분 이상 80℃/분 이하로 하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
According to claim 6,
A method for manufacturing a multilayer ceramic capacitor characterized in that in the second step, the average heating rate from room temperature to the maximum temperature is set to 30°C/min or more and 80°C/min or less.
제6항에 있어서,
상기 금속 분말은, 니켈을 포함하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
According to claim 6,
The method of manufacturing a multilayer ceramic capacitor, characterized in that the metal powder contains nickel.
제6항에 있어서,
상기 공재는, 티타늄산바륨을 포함하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
According to claim 6,
The method of manufacturing a multilayer ceramic capacitor, characterized in that the common material contains barium titanate.
제6항에 있어서,
상기 그린 시트의 세라믹 분말은, 티타늄산바륨을 포함하는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
According to claim 6,
The method of manufacturing a multilayer ceramic capacitor, characterized in that the ceramic powder of the green sheet contains barium titanate.
제6항에 있어서,
상기 면적 비율은, 내부 전극층의 단면의 SEM 화상을 사용하여 임의로 선택한 10층의 내부 전극층의 전체의 면적과, 상기 10층의 내부 전극층 중의 상기 입자의 전체의 면적으로부터 구해지는 것을 특징으로 하는, 적층 세라믹 콘덴서의 제조 방법.
According to claim 6,
The area ratio is obtained from the total area of 10 internal electrode layers arbitrarily selected using SEM images of cross-sections of internal electrode layers and the total area of the particles in the 10 internal electrode layers, characterized in that Manufacturing method of ceramic capacitor.
KR1020180029200A 2017-05-16 2018-03-13 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor KR102491421B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017097510 2017-05-16
JPJP-P-2017-097510 2017-05-16
JPJP-P-2018-006930 2018-01-19
JP2018006930A JP7169069B2 (en) 2017-05-16 2018-01-19 Multilayer ceramic capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20180125876A KR20180125876A (en) 2018-11-26
KR102491421B1 true KR102491421B1 (en) 2023-01-26

Family

ID=64571005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029200A KR102491421B1 (en) 2017-05-16 2018-03-13 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor

Country Status (2)

Country Link
JP (1) JP7169069B2 (en)
KR (1) KR102491421B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7186014B2 (en) * 2017-08-10 2022-12-08 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
JP7536434B2 (en) * 2019-10-04 2024-08-20 太陽誘電株式会社 Manufacturing method for ceramic electronic component, and sheet member

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311985A (en) * 2003-03-27 2004-11-04 Tdk Corp Laminated chip capacitor and method of manufacturing the same
JP2004323866A (en) * 2003-04-21 2004-11-18 Murata Mfg Co Ltd Method for manufacturing nickel powder, and nickel powder

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4861946B2 (en) 2007-09-26 2012-01-25 株式会社ノリタケカンパニーリミテド Manufacturing method of film conductor by high-speed firing
JP5151877B2 (en) * 2008-09-30 2013-02-27 Tdk株式会社 Conductive paste and method for manufacturing electronic component
KR101843190B1 (en) 2011-08-31 2018-03-28 삼성전기주식회사 Ceramic electronic component and method for manufacturing the same
KR101922867B1 (en) 2012-10-12 2018-11-28 삼성전기 주식회사 Multi-layered ceramic electronic component and method for manufacturing the same
JP6114014B2 (en) 2012-11-28 2017-04-12 Dowaエレクトロニクス株式会社 Nickel nanoparticles, production method thereof, and nickel paste
WO2016139967A1 (en) 2015-03-04 2016-09-09 新日鉄住金化学株式会社 Nickel particles and method for producing same, and electrically conductive paste
JP6841036B2 (en) 2016-12-28 2021-03-10 Tdk株式会社 Multilayer ceramic electronic components
JP6986360B2 (en) 2017-04-05 2021-12-22 太陽誘電株式会社 Multilayer ceramic capacitors and their manufacturing methods
JP6986361B2 (en) 2017-04-05 2021-12-22 太陽誘電株式会社 Multilayer ceramic capacitors and their manufacturing methods
JP6996867B2 (en) 2017-05-16 2022-01-17 太陽誘電株式会社 Multilayer ceramic capacitors and their manufacturing methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311985A (en) * 2003-03-27 2004-11-04 Tdk Corp Laminated chip capacitor and method of manufacturing the same
JP2004323866A (en) * 2003-04-21 2004-11-18 Murata Mfg Co Ltd Method for manufacturing nickel powder, and nickel powder

Also Published As

Publication number Publication date
KR20180125876A (en) 2018-11-26
JP7169069B2 (en) 2022-11-10
JP2018195799A (en) 2018-12-06

Similar Documents

Publication Publication Date Title
KR102587765B1 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
CN108735508B (en) Multilayer ceramic capacitor and method for manufacturing the same
KR102520018B1 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR102412983B1 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US11017945B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP2023060234A (en) Multilayer ceramic capacitor
JP6986360B2 (en) Multilayer ceramic capacitors and their manufacturing methods
JP6823975B2 (en) Multilayer ceramic capacitors and their manufacturing methods
KR102684967B1 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP7186014B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP6823976B2 (en) Multilayer ceramic capacitors and their manufacturing methods
US10483038B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
CN113327768B (en) Ceramic electronic component and method for manufacturing the same
KR102491421B1 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP2022188286A (en) Multilayer ceramic capacitor and manufacturing method of them
JP2022088409A (en) Ceramic capacitor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180313

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201027

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180313

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220124

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220718

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220124

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20220718

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20220321

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20221026

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20221019

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20220718

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20220321

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration