[go: up one dir, main page]

KR102489320B1 - 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법 - Google Patents

외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법 Download PDF

Info

Publication number
KR102489320B1
KR102489320B1 KR1020220077886A KR20220077886A KR102489320B1 KR 102489320 B1 KR102489320 B1 KR 102489320B1 KR 1020220077886 A KR1020220077886 A KR 1020220077886A KR 20220077886 A KR20220077886 A KR 20220077886A KR 102489320 B1 KR102489320 B1 KR 102489320B1
Authority
KR
South Korea
Prior art keywords
die
wafer
stage
cantilever
quad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220077886A
Other languages
English (en)
Inventor
위재우
Original Assignee
(주)케이셈테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)케이셈테크놀러지 filed Critical (주)케이셈테크놀러지
Priority to KR1020220077886A priority Critical patent/KR102489320B1/ko
Application granted granted Critical
Publication of KR102489320B1 publication Critical patent/KR102489320B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법에 관한 발명이다. 본 발명의 외팔보 쿼드 타입 반도체 다이 본딩장치는 반도체 다이(Die)가 본딩될 패널(Panel)이 로딩(loading) 또는 언로딩(unloading)되는 패널 스테이지(Panel stage); 상기 패널 스테이지의 주변에 쿼드(Quad)로 배치되고 외팔보 타입으로 마련되는 복수 개의 외팔보 타입 쿼드 구동암; 및 상기 외팔보 타입 쿼드 구동암에 각각 마련되며, 상기 패널에 상기 다이를 본딩(bonding)하는 본드 헤드(Bond head)를 포함한다.

Description

외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법{SEMICONDUCTOR DIE BONDING APPARATUS AND METHOD FOR CANTILEVER TYPE}
본 발명은, 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법에 관한 것으로서, 더욱 구체적으로는, 쿼드(Quad) 방식을 적용하는 한편 공정 진행 중에 발생 가능한 딜레이 타임(Delay Time)을 없애 타임 로스(Time Loss)를 감소시킴으로써 종전 대비 생산성을 현저하게 높일 수 있음은 물론 때에 따라 이동 다이에 대한 패키징 작업도 병행 가능한, 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법에 관한 것이다.
반도체 시장이 스마트폰 위주로 변경됨에 따라 집적화가 중요시되고 있다, 지금까지는 반도체 전공정에서 선 폭 미세화를 지속해서 추진하면서 시장 요구에 대응해왔지만 선 폭 미세화의 한계로 인해 현재는 반도체 후공정 중 패키징 기술 개발을 통해 반도체 고집적화를 실현하고 있다.
반도체는 도 1에 도시된 것처럼 웨이퍼 제조를 시작으로 패키징 공정까지 8대 공정으로 이루어진다. 도 1의 공정 중에서 패키징(packaging) 공정은 시스템 반도체 후공정의 핵심공정으로 반도체의 보호 및 연결 기능을 넘어 고집적화로 나아가고 있으며, Embedded IC 및 TSV(Through Si Via) 등 3차원 집적화 기술이 중요시되고 있다.
현재 스마트폰 패키징 시장은 대만의 TSMC가 2016년 팬아웃 패키징을 활용한 FO-WLP(Fan-Out Wafer Level Package) 기술을 도입해 애플 파운드리 물량을 독점하면서, 현재 전세계 파운드리 시장의 50% 이상을 점유하고 있다.
TSMC의 FO-WLP 기술과 경쟁하기 위하여 국내 파운드리 기업(삼성전자, 네패스)에서는 몰드 웨이퍼를 원형에서 사각으로 변화시키는 FO-PLP(Fan-Out Panel Level Package) 기술을 상용화하여 고객사별 커스터마이즈된 고정도 칩 생산과 생산성을 향상시키고자 연구개발 및 투자를 진행 중이다. FO-PLP 기술은 도 2처럼 웨이퍼에서 패널을 만드는 기술이다.
FO-PLP 기술(600×600㎜ 패널)은 FO-WLP 기술(300㎜ 웨이퍼)과 비교하여 생산성에서는 6.5배, 면적 사용 효율에서는 약 10% 정도 높은 장점이 있다. 하지만, 웨이퍼에서 반도체 칩(Die)을 분리하여 몰드 패널로 본딩하는 FO-PLP 공정의 핵심 장비인 Die Ejection/Bonder는 일본의 반도체 장비 제조사인 Shibaura 회사가 독점하고 있는 실정이다.
한편, 도 3을 참조하면, 삼성전자 파운드리는 2006년부터 애플의 아이폰용 AP 등을 기반으로 급성장했지만, 2016년을 기점으로 TSMC가 팬아웃 기술로 제품 양산에 성공하면서 삼성전자와 양분하고 있던 애플의 모바일 AP 위탁생산 물량을 독점하고 있다.
팬아웃 후공정 기술에 대한 수요는 크게 늘었지만, 대응 가능한 파운드리나 OSAT 업체들은 많지 않은 상황인데, 그 이유는 팬아웃 패키징은 공정 난이도가 높아 생산성과 수율을 안정화시키기 어렵기 때문이다.
도 4를 참조하면, 국내 OSAT 업체 중에서 네패스가 유일하게 FO-WLP, FO-PLP 양산화 기술을 성공하였으며, 파운드리 업체에서는 팬아웃 기술을 가장 먼저 적용한 TSMC를 쫓는 삼성전자가 FO-PLP 기술을 바탕으로 경쟁사의 독주를 깨고 애플의 모바일AP 수주를 다시 따내기 위해 노력 중인 것으로 알려져 있다.
FO-WLP는 웨이퍼를 기반으로 몰딩한 후 패키징 공정을 진행하는 반면, FO-PLP는 Die를 사각의 PCB 패널에 옮긴 후 패키징을 수행함으로 이로 인한 생산성이 웨이퍼(300㎜) 대비 약 6.5배(600×600㎜ 기준) 증가할 뿐 아니라 생산원가 측면에서도 최소 28%의 우위에 있다.
생산성, 생산원가 측면에서 FO-PLP가 FO-WLP보다 우위에 있지만, PCB 패널을 사용함에 따라 기술 구현과 공정관리의 어려움이 존재한다. 특히, FO-PLP 공정에서 웨이퍼로부터 Die를 떼어내는 작업과 사각 PCB 패널에 본딩하는 일련의 작업이 고정밀, 고속을 요구하기 때문에 생산성과 직결되는 중요한 작업이다.
한편, FO-PLP 기술의 양산화 실현을 위하여 Die의 분리-픽업-본딩을 수행하는 고생산성 장비가 필요하지만, FO-PLP 기술도 아직까지 도입단계 수준으로 인하여 웨이퍼에서 PCB 패널로 분리, 본딩하는 장비는 해외 1개 장비 제조사가 독점하고 있는 실정이다.
국내 반도체 산업이 세계의 주도권을 쥐고 있으나, 반도체 장비의 경우 약 70%를 수입에 의존하고 있어 여전히 반도체 장비의 무역역조가 심화되고 있는 상황에서 기술 개발을 통한 신규 장비의 선점으로 대외경쟁력 강화가 매우 절실하다.
종합해보면, 종전 장비의 경우, 싱글(single) 내지 듀얼(dual) 방식이 대부분이며, 또한 그 구조적 혹은 방식적인 한계로 인해 공정 진행 중에 딜레이 타임(Delay Time)이 발생할 소지가 클뿐더러 타임 로스(Time Loss)가 증가해서 반도체 다이 본딩에 따른 생산성이 떨어질 수밖에 없다는 점에서 이를 해결하기 위한 기술 개발이 요구된다.
대한민국특허청 출원번호 제10-1989-0005749호 대한민국특허청 출원번호 제10-1994-0013212호 대한민국특허청 출원번호 제10-2000-0086249호 대한민국특허청 출원번호 제10-2020-0097310호
본 발명의 목적은, 쿼드(Quad) 방식을 적용하는 한편 공정 진행 중에 발생 가능한 딜레이 타임(Delay Time)을 없애 타임 로스(Time Loss)를 감소시킴으로써 종전 대비 생산성을 현저하게 높일 수 있음은 물론 때에 따라 이동 다이에 대한 패키징 작업도 병행 가능한, 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법을 제공하는 것이다.
상기 목적은, 반도체 다이(Die)가 본딩될 패널(Panel)이 로딩(loading) 또는 언로딩(unloading)되는 패널 스테이지(Panel stage); 상기 패널 스테이지의 주변에 쿼드(Quad)로 배치되고 외팔보 타입으로 마련되는 복수 개의 외팔보 타입 쿼드 구동암; 및 상기 외팔보 타입 쿼드 구동암에 각각 마련되며, 상기 패널에 상기 다이를 본딩(bonding)하는 본드 헤드(Bond head)를 포함하는 것을 특징으로 하는 외팔보 쿼드 타입 반도체 다이 본딩장치에 의해 달성된다.
상기 다이가 마련된 웨이퍼(Wafer)가 로딩(loading) 또는 언로딩(unloading)되는 웨이퍼 스테이지(Wafer stage); 상기 웨이퍼 스테이지의 주변에 배치되며, 상기 웨이퍼에서 분리된 다이가 로딩(loading) 또는 언로딩(unloading)되는 장소를 형성하되 업/다운(up/down) 이동 가능한 다이 스테이지(Die stage); 및 상기 웨이퍼 스테이지와 상기 다이 스테이지의 주변에 이동 가능하게 마련되며, 상기 다이를 이동시키는 다이 트랜스퍼(Die transfer)를 더 포함할 수 있다.
상기 웨이퍼 스테이지 상에 로딩된 웨이퍼에 대한 얼라인(align)을 위해 상기 웨이퍼를 촬영하는 웨이퍼 비전(Wafer vision); 상기 다이 스테이지 상에 로딩된 다이에 대한 얼라인(align)을 위해 상기 다이를 촬영하는 다이 비전(Die vision); 상기 본드 헤드에 흡착된 다이에 대한 얼라인(align)을 위해 상기 다이를 촬영하는 하부 비전(Under vision); 및 상기 본드 헤드에 흡착된 다이를 촬영하는 헤드 비전(Head vision)을 더 포함할 수 있다.
상기 웨이퍼 스테이지에 로딩된 웨이퍼 상의 다이를 분리하는 다이 분리공정, 상기 웨이퍼에서 분리된 다이를 상기 다이 스테이지로 전달하는 다이 전달공정, 상기 외팔보 타입 쿼드 구동암에 각각 마련되는 본드 헤드를 이용해서 다이를 패널 상에 소정의 열과 압력으로 본딩하는 다이 본딩공정이 자동으로 진행되게 컨트롤하는 장치 컨트롤러를 더 포함할 수 있다.
한편, 상기 목적은, 웨이퍼 스테이지(Wafer stage)에 로딩된 웨이퍼(Wafer) 상의 다이(Die)를 분리하는 다이 분리단계; 상기 웨이퍼에서 분리된 다이를 다이 스테이지(Die stage)로 전달하는 다이 전달단계; 및 외팔보 타입으로 마련되는 복수 개의 외팔보 타입 쿼드 구동암에 마련되는 본드 헤드를 이용해서 상기 다이 스테이지로 전달된 다이를 패널(Panel) 상에 소정의 열과 압력으로 본딩(bonding)하는 외팔보 타입 구동식 다이 본딩단계를 포함하는 것을 특징으로 하는 외팔보 쿼드 타입 반도체 다이 본딩방법에 의해서도 달성된다.
본 발명에 따르면, 쿼드(Quad) 방식을 적용하는 한편 공정 진행 중에 발생 가능한 딜레이 타임(Delay Time)을 없애 타임 로스(Time Loss)를 감소시킴으로써 종전 대비 생산성을 현저하게 높일 수 있음은 물론 때에 따라 이동 다이에 대한 패키징 작업도 병행 가능한 효과가 있다.
도 1은 반도체 8대 제조 공정의 흐름도이다.
도 2는 FO-PLP 핵심 공정의 예시도이다.
도 3은 역대 애플 아이폰 시리즈별 AP 담당 파운드리 업체(위)와 FO-WLP 시장(아래)을 나타낸 도표이다.
도 4는 FO-WLP와 FO-PLP의 기술 비교 구성도이다.
도 5는 본 발명의 일 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩방법의 순서도이다.
도 6은 본 발명의 일 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치의 개략적인 구성도이다.
도 7은 도 6의 장치에 대한 동작을 화살표로 도시한 도면이다.
도 8 및 도 9는 웨이퍼 스테이지에 로딩된 웨이퍼에서 다이가 분리되는 공정을 도시한 도면들이다.
도 10은 웨이퍼 스테이지, 다이 스테이지 및 다이 트랜스퍼의 개략적인 배치 관계도이다.
도 11 및 도 12는 본드 헤드의 동작 설명을 위한 도면들이다.
도 13은 본 발명의 일 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치의 제어블록도이다.
도 14a에서 도 14e는 본 발명의 다른 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치에 적용 가능한 페이스 다운(Face Down) 방식의 다이 이송 방식에 대한 도면들이다.
도 15a에서 도 15e는 본 발명의 또 다른 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치에 적용 가능한 페이스 업(Face Up) 방식의 다이 이송 방식에 대한 도면들이다.
도 16은 본드 헤드를 나타낸 예시도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 실시할 수 있도록 상세히 설명한다.
그러나 본 발명에 관한 설명은 구조적이나 기능적 설명을 위한 실시예에 불과하므로 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다.
예컨대, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있어서 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 명세서에서, 본 실시예는 본 발명의 개시가 완전하여지도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 그리고 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
따라서 몇몇 실시예에서, 잘 알려진 구성 요소, 잘 알려진 동작 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하려고 구체적으로 설명되지 않는다.
한편, 본 발명에서 서술되는 용어의 의미는 사전적 의미에 제한되지 않으며, 다음과 같이 이해되어야 할 것이다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접 연결될 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성 요소 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
여기서 사용되는 모든 용어는 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 같은 의미가 있다.
일반적으로 사용되는 사전에 정의된 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 실시예의 설명 중 같은 구성에 대해서는 같은 참조부호를 부여하도록 하며, 때에 따라 같은 참조부호에 대한 설명은 생략하도록 한다.
(일 실시예)
도 5는 본 발명의 일 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩방법의 순서도, 도 6은 본 발명의 일 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치의 개략적인 구성도, 도 7은 도 6의 장치에 대한 동작을 화살표로 도시한 도면, 도 8 및 도 9는 웨이퍼 스테이지에 로딩된 웨이퍼에서 다이가 분리되는 공정을 도시한 도면들, 도 10은 웨이퍼 스테이지, 다이 스테이지 및 다이 트랜스퍼의 개략적인 배치 관계도, 도 11 및 도 12는 본드 헤드의 동작 설명을 위한 도면들, 도 13은 본 발명의 일 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치의 제어블록도이다.
이들 도면을 참조하면, 본 발명은 쿼드(Quad) 방식을 적용하는 한편 공정 진행 중에 발생 가능한 딜레이 타임(Delay Time)을 없애 타임 로스(Time Loss)를 감소시킴으로써 종전 대비 생산성을 현저하게 높일 수 있음은 물론 때에 따라 이동 다이에 대한 패키징 작업도 병행 가능하다.
이러한 효과를 제공할 수 있는 본 발명은 외팔보 쿼드 타입 반도체 다이 본딩장치, 그리고, 외팔보 쿼드 타입 반도체 다이 본딩방법에 그 권리범위가 적용될 수 있다.
먼저, 본 실시예의 외팔보 쿼드 타입 반도체 다이 본딩방법에 대해 알아보면, 본 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩방법은 도 5처럼 다이 분리단계(S110), 다이 전달단계(S120) 및 외팔보 타입 구동식 다이 본딩단계(S130)를 포함할 수 있다.
다이 분리단계(S110)는 웨이퍼 스테이지(141, Wafer stage)에 로딩된 웨이퍼(Wafer) 상의 다이(Die)를 분리하는 공정이다. 복수 개의 다이 중에서 선택된 것을 분리해낼 수 있다. 참고로, 웨이퍼 상에 마련되는 다이가 모두 동일할 수도 있고, 혹은 서로 기능이 다를 수 있다.
다이 전달단계(S120)는 웨이퍼에서 분리된 다이를 다이 스테이지(143, Die stage)로 전달하는 공정이다. 이때는 다이 트랜스퍼(160)가 사용될 수 있으며, 진공 흡착 및 이동 방법으로 웨이퍼에서 분리된 다이를 다이 스테이지(143)로 전달할 수 있다. 다이를 픽업, 분리, 전달하는 방법은 다양할 수 있다. 이에 대해서는 아래에서 소개한다.
외팔보 타입 구동식 다이 본딩단계(S130)는 외팔보 타입으로 마련되는 복수 개의 외팔보 타입 쿼드 구동암(120)에 마련되는 본드 헤드(130)를 이용해서 다이 스테이지(143)로 전달된 다이를 패널(Panel) 상에 소정의 열과 압력으로 본딩(bonding)하는 공정이다.
한편, 이러한 외팔보 쿼드 타입 반도체 다이 본딩방법을 수행하기 위한 장치, 즉 본 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치는 패널 스테이지(110, Panel stage)를 포함하며, 패널 스테이지(110)의 주변으로 아래의 구성, 구조들이 위치별로 탑재되는 형태를 취한다.
패널 스테이지(110)는 반도체 다이(Die)가 본딩될 패널(Panel)이 로딩(loading) 또는 언로딩(unloading)되는 장소를 이룬다. 장치의 센터 영역에 패널 스테이지(110)가 마련된다.
도면에는 패널 스테이지(110)를 개략적으로 도시했는데, 이러한 패널 스테이지(110) 또는 그 주변에 로딩된 패널을 얼라인 또는 센터링하는 장치, 그리고 여러 비전(vision)들이 설치될 수 있다.
패널 스테이지(110)의 주변으로 웨이퍼 스테이지(141, Wafer stage), 다이 스테이지(143, Die stage), 다이 트랜스퍼(160, Die transfer)가 배치될 수 있다. 웨이퍼 스테이지(141)와 다이 스테이지(143)는 각각 웨이퍼와 다이가 배치되는 장소를 이루며, 다이 트랜스퍼(160)는 다이를 전달하는 수단이다.
우선, 웨이퍼 스테이지(141)는 도 8 및 도 9처럼 다이가 로딩된 웨이퍼(Wafer)가 로딩(loading) 또는 언로딩(unloading)되는 장소를 이룬다.
웨이퍼는 진공 흡착 방식으로 웨이퍼 스테이지(141) 상에 위치 고정되며, 로딩될 수 있다. 실제, 다이는 웨이퍼 상의 웨이퍼 링 시트(Wafer Ring Sheet)에 여러 개가 로딩된 상태를 취하는데, 하나씩 다이가 분리되어 전달될 수 있다.
도 8처럼 웨이퍼가 진공(vacuum)으로 웨이퍼 스테이지(141)에 로딩된 후, 도 9처럼 다이 이젝터(147, Die Ejector)가 업(up) 동작하면서 웨이퍼 링 시트를 가압하면 웨이퍼 링 시트 상의 해당 다이가 다른 것들과 달리 업(up) 동작할 수 있고, 이 상태에서 업(up) 동작한 다이를 다이 트랜스퍼(160)가 픽업해서 다이 스테이지(143)로 전달할 수 있다.
다이 스테이지(143)는 웨이퍼 스테이지(141)의 주변에 배치되며, 웨이퍼에서 분리된 다이가 로딩(loading) 또는 언로딩(unloading)되는 장소를 형성한다. 다이 스테이지(143)에 로딩된 다이 역시, 진공압으로 흡착될 수 있다.
웨이퍼 스테이지(141)와 다이 스테이지(143) 사이에 전동 수단인 다이 트랜스퍼(160)가 마련된다.
다이 트랜스퍼(160)는 도 10에 개략적으로 도시한 것처럼 업/다운(up/down) 또는 전후진 동작, 구동하면서 웨이퍼 스테이지(141) 상의 다이를 흡착해서 다이 스테이지(143)로 전달한다.
이처럼 다이 트랜스퍼(160)는 웨이퍼 스테이지(141) 상의 다이를 다이 스테이지(143)로 옮기는 역할을 하기 때문에, 다양한 구조로 적용 가능하다. 예컨대, 다이 스테이지(143)는 레일(161)과, 레일(161) 상에서 전후진 구동하는 전동 무버(162)와, 전동 무버(162)에 연결되고 전동 무버(162)를 따라 이동하되 업/다운(up/down) 구동 가능한 업/다운 트랜스퍼 바디(163)와, 업/다운 트랜스퍼 바디(163)의 단부에 마련되는 다이 흡착 헤드(164)를 포함할 수 있다.
물론, 이 외에도 다이 트랜스퍼(160)의 구조는 얼마든지 변경될 수 있는 바, 도면의 형상에 본 발명의 권리범위가 제한되지 않는다.
한편, 패널 스테이지(110)의 주변에 쿼드(Quad)로 배치되고 외팔보 타입으로 마련되는 복수 개의 외팔보 타입 쿼드 구동암(120)이 마련된다.
본 실시예에서 외팔보 타입 쿼드 구동암(120)은 서로 독립되게 4개가 마련된다. 독립되게 배치되는 4개의 외팔보 타입 쿼드 구동암(120)은 몇 개가 함께 동기 구동할 수도 있고, 또한 개별적으로 구동할 수도 있다. 어떠한 방식이 적용되더라도 모두 본 발명의 권리범위에 속한다고 하여야 할 것이다.
외팔보 타입 쿼드 구동암(120)에 본드 헤드(130, Bond head)가 결합한다. 즉 본드 헤드(130)는 외팔보 타입 쿼드 구동암(120)에 각각 마련되며, 패널에 다이를 본딩(bonding)하는 역할을 한다.
외팔보 타입 쿼드 구동암(120)에 연결된 본드 헤드(130)는 외팔보 타입 쿼드 구동암(120)의 작용으로 도 11처럼 상하 또는 수평 동작 가능하다. 때문에, 도 11처럼 다이 스테이지(143) 상의 다이를 진공으로 흡착해서 위치 이동한 후, 도 12처럼 패널에 소정의 열과 압력으로 본딩할 수 있다.
참고로, 본 실시예에서는 외팔보 타입 쿼드 구동암(120)에 하나의 본드 헤드(130)에 마련되는 것으로 도시했지만, 본드 헤드(130)는 여러 개 부속될 수도 있다. 따라서, 도면의 형상에 본 발명의 권리범위가 제한되지 않는다.
한편, 앞서 기술한 것처럼 웨이퍼 스테이지(141) 상의 정위치에 웨이퍼가 로딩된 후, 웨이퍼에서 다이가 분리되고, 분리된 다이를 픽업해서 다이 스테이지(143)의 정위치로 전달한 후, 본드 헤드(130)가 다이 스테이지(143)의 다이를 제대로 흡착해서 패널의 정위치로 본딩할 수 있게, 다시 말해, 다이 또는 장치(유닛, 구성)들의 상대 위치 얼라인을 위해 웨이퍼 비전(151, Wafer vision), 다이 비전(153, Die vision), 헤드 비전(155, Head vision)이 더 갖춰진다.
웨이퍼 비전(151)은 웨이퍼 스테이지(141) 상에 로딩된 웨이퍼에 대한 얼라인(align)을 위해 웨이퍼를 촬영하고 정보를 장치 컨트롤러(180)로 전송한다. 웨이퍼 스테이지(141)에 도시 않은 스테이지 얼라이너가 구비되어 웨이퍼의 위치 정보에 따라 웨이퍼 스테이지(141) 상의 웨이퍼에 대한 상대 위치가 조절될 수도 있다.
다이 비전(153)은 다이 스테이지(143) 상에 로딩된 다이에 대한 얼라인(align)을 위해 다이를 촬영하고 정보를 장치 컨트롤러(180)로 전송한다. 다이 스테이지(143)에도 도시 않은 스테이지 얼라이너가 구비되어 다이의 위치 정보에 따라 다이 스테이지(143) 상의 다이에 대한 상대 위치가 조절될 수도 있다.
헤드 비전(155)은 본드 헤드(130)에 탑재되어 패널 상의 기준이 되는 지점을 촬영하는 역할을 한다. 다이 스테이지(143) 상의 다이 위치와 본드 헤드(130)가 흡착할 위치를 촬영하고 상대 위치를 맞추어 흡착함으로써 정확한 위치로 다이을 흡착해서 본딩할 수 있다. 앞서 기술한 것처럼 위 비전(151,153,155)에 의해 촬영된 정보는 모두 장치 컨트롤러(180)로 전송된다.
이뿐만 아니라 본 실시예의 경우, 본드 헤드(130)에 흡착된 다이에 대한 얼라인(align)을 위해 다이를 촬영하는 하부 비전(157, Under vision)이 더 갖춰진다. 실시예로서, 하부 비전(157)의 개수는 4개일 수 있지만, 이는 얼마든지 변경될 수 있다. 이러한 하부 비전(157)들은 다이 스테이지(143)에서 다이를 픽업 흡착 후 지정된 패널 위치로 정지 없이 이동하면서 촬영하여 다이의 위치를 최종 보정하여 본딩할 수 있게끔 한다.
한편, 본 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치에는 장치의 컨트롤을 위해 장치 컨트롤러(180)가 더 탑재된다.
장치 컨트롤러(180)는 웨이퍼 스테이지(141)에 로딩된 웨이퍼 상의 다이를 분리하는 다이 분리공정, 웨이퍼에서 분리된 다이를 다이 스테이지(145)로 전달하는 다이 전달공정, 본드 헤드(130)를 이용해서 다이를 패널 상에 소정의 열과 압력으로 본딩하는 다이 본딩공정이 자동으로 진행되게 컨트롤한다.
이러한 역할을 수행하는 장치 컨트롤러(180)는 중앙처리장치(181, CPU), 메모리(182, MEMORY), 그리고 서포트 회로(183, SUPPORT CIRCUIT)를 포함할 수 있다.
중앙처리장치(181)는 본 실시예에서 웨이퍼 스테이지(141)에 로딩된 웨이퍼 상의 다이를 분리하는 다이 분리공정, 웨이퍼에서 분리된 다이를 다이 스테이지(145)로 전달하는 다이 전달공정, 본드 헤드(130)를 이용해서 다이를 패널 상에 소정의 열과 압력으로 본딩하는 다이 본딩공정이 자동으로 진행되게 컨트롤하기 위해서 산업적으로 적용될 수 있는 다양한 컴퓨터 프로세서들 중 하나일 수 있다.
메모리(182, MEMORY)는 중앙처리장치(181)와 연결된다. 메모리(182)는 컴퓨터로 읽을 수 있는 기록매체로서 로컬 또는 원격지에 설치될 수 있으며, 예를 들면 랜덤 액세스 메모리(RAM), ROM, 플로피 디스크, 하드 디스크 또는 임의의 디지털 저장 형태와 같이 쉽게 이용가능한 적어도 하나 이상의 메모리일 수 있다.
서포트 회로(183, SUPPORT CIRCUIT)는 중앙처리장치(181)와 결합되어 프로세서의 전형적인 동작을 지원한다. 이러한 서포트 회로(183)는 캐시, 파워 서플라이, 클록 회로, 입/출력 회로, 서브시스템 등을 포함할 수 있다.
본 실시예에서 장치 컨트롤러(180)는 웨이퍼 스테이지(141)에 로딩된 웨이퍼 상의 다이를 분리하는 다이 분리공정, 웨이퍼에서 분리된 다이를 다이 스테이지(145)로 전달하는 다이 전달공정, 본드 헤드(130)를 이용해서 다이를 패널 상에 소정의 열과 압력으로 본딩하는 다이 본딩공정이 자동으로 진행되게 컨트롤하는데, 이러한 일련의 컨트롤 프로세스 등은 메모리(182)에 저장될 수 있다. 전형적으로는 소프트웨어 루틴이 메모리(182)에 저장될 수 있다. 소프트웨어 루틴은 또한 다른 중앙처리장치(미도시)에 의해서 저장되거나 실행될 수 있다.
본 발명에 따른 프로세스는 소프트웨어 루틴에 의해 실행되는 것으로 설명하였지만, 본 발명의 프로세스들 중 적어도 일부는 하드웨어에 의해 수행되는 것도 가능하다. 이처럼, 본 발명의 프로세스들은 컴퓨터 시스템 상에서 수행되는 소프트웨어로 구현되거나 또는 집적 회로와 같은 하드웨어로 구현되거나 또는 소프트웨어와 하드웨어의 조합에 의해서 구현될 수 있다.
이하, 본 실시예의 프로세스를 설명한다.
우선, 도시 않은 웨이퍼 트랜스퍼(Wafer Transfer)를 이용하여 웨이퍼 스테이지(141)로 웨이퍼(Wafer Ring)을 로딩한 후, 얼라인(Load & Align)한다.
다음, 웨이퍼 비전(151)을 이용하여 픽업할 다이의 위치를 확인한 후, 다이 이젝터(147)에 의하여 다이를 웨이퍼 링 시트(Wafer Ring Sheet)로부터 분리한 후, 다이 트랜스퍼(160)의 진공(Vacuum)을 이용하여 다이를 픽업하여 분리한다.
다음, 다이 트랜스퍼(160)에 의하여 좌우에 있는 다이 스테이지(143)로 이동된 다이를 다이 스테이지(143)에 놓은 후, 진공(Vacuum)을 이용하여 안착한다.
다음, 다이 스테이지(143)에 안착된 다이를 상하로 이동하여 본드 헤드(130)의 진공을 이용하여 다이를 픽업한다. 그리고는 다이 스테이지(143)로부터 픽업한 다이를 본드 헤드(130)에 의해서 패널 위치까지 이동한 다음, 본드 헤드(130)에 의하여 일정한 힘과 열을 이용해서 패널 상부면에 다이를 본딩한다.
그런 다음, 본딩이 완료된 패널은 패널 스테이지(110)에서 언로딩 위치로 이동한다.
이상 설명한 바와 같은 구조를 기반으로 작용을 하는 본 실시예에 따르면, 쿼드(Quad) 방식을 적용하는 한편 공정 진행 중에 발생 가능한 딜레이 타임(Delay Time)을 없애 타임 로스(Time Loss)를 감소시킴으로써 종전 대비 생산성을 현저하게 높일 수 있음은 물론 때에 따라 이동 다이에 대한 패키징 작업도 병행 가능한 효과가 있다.
이하, 본 실시예의 효과에 대해 좀 더 부연 설명한다.
본 발명은 특히, 쿼드(Quad) 방식이라서 기존 장비보다 생산성을 약 2배 이상 향상시킬 수 있다. 특히, 기존 장비는 불량 다이 픽업 시 딜레이 타임(Delay Time)이 발생하는 문제가 있지만, 본 장치는 이러한 단점이 해소되어 있다. 특히, 본 장치는 웨이퍼 및 패널 공급, 배출, 다이 변경에 따른 툴(tool) 교체 방식이 자동으로 진행될 수 있기 때문에 타임 로스(Time Loss)가 최소화된다. 또한, ATC 기술을 적용하여 1Pixel에 이종 다이를 패키징하는 기술 구현도 가능한 이점이 있다.
(다른 실시예)
도 14a에서 도 14e는 본 발명의 다른 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치에 적용 가능한 페이스 다운(Face Down) 방식의 다이 이송 방식에 대한 도면들이다.
이들 도면을 참조하면, 본 실시예의 경우는 웨이퍼 상의 다이를 전달, 즉 이송하는 방식으로서 페이스 다운(Face Down)을 적용한 것이다. 이러한 방식의 장치가 다이 트랜스퍼일 수도 있고 픽업 장치일 수도 있으며, 별개의 장치일 수도 있다. 이하, 이들을 통틀어 다이 이송부라 하고, 별도의 도면 부호는 생략한다.
본 실시예의 다이 이송부는 복수 개의 다이가 마련된 웨이퍼가 로딩되는 스테이지(240)와, 스테이지(240) 상의 다이를 픽업(pick-up)하는 한편 수평 방향으로 이동 가능하고 반전 가능한 턴 겸용 다이 픽업 이송부(250)와, 턴 겸용 다이 픽업 이송부(250)와 협조해서 다이를 전달하는 다이 전달유닛(260)을 포함한다.
이에, 도 14a처럼 장치가 배치된 상태에서 도 14b처럼 턴 겸용 다이 픽업 이송부(250)가 다운(down)해서 다이를 척킹한 후, 도 14c처럼 일측으로 이동하고, 도 14d처럼 턴(turn)해서 도 14e처럼 다이 전달유닛(260)이 다이를 전달받아 이송할 수 있는데, 본 실시예의 구조가 적용되더라도 발명의 효과를 제공할 수 있다.
(또 다른 실시예)
도 15a에서 도 15e는 본 발명의 또 다른 실시예에 따른 외팔보 쿼드 타입 반도체 다이 본딩장치에 적용 가능한 페이스 업(Face Up) 방식의 다이 이송 방식에 대한 도면들이다.
이들 도면을 참조하면, 본 실시예의 경우는 웨이퍼 상의 다이를 전달, 즉 이송하는 방식으로서 페이스 업(Face Up)을 적용한 것이다. 이러한 방식의 장치가 다이 트랜스퍼일 수도 있고 픽업 장치일 수도 있으며, 별개의 장치일 수도 있다. 이하, 이들을 통틀어 다이 이송부라 하고, 별도의 도면 부호는 생략한다.
본 실시예의 다이 이송부는 복수 개의 다이가 마련된 웨이퍼가 로딩되는 스테이지(340)와, 스테이지(340) 상의 다이를 픽업(pick-up)하는 한편 수평 방향으로 이동 가능한 다이 픽업 이송부(350)와, 다이 픽업 이송부(350)과 협조해서 다이를 업/다운(Up/Down) 구동시키는 다이 리프터(370)와, 다이 리프터(370)와 협조해서 다이를 전달하는 다이 전달유닛(360)을 포함한다.
이에, 도 15a처럼 장치가 배치된 상태에서 도 15b처럼 다이 픽업 이송부(350)가 다운(down)해서 다이를 척킹한 후, 도 15c처럼 일측으로 이동해서 다이를 다이 리프터(370)에 배치한 다음, 도 15d처럼 다이 픽업 이송부(350)는 빠지고 다이 리프터(370)가 업(Up)해서 도 15e처럼 다이 전달유닛(260)이 다이를 전달받아 이송할 수 있는데, 본 실시예의 구조가 적용되더라도 발명의 효과를 제공할 수 있다.
이처럼 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정예 또는 변형예들은 본 발명의 청구범위에 속한다고 하여야 할 것이다.
110 : 패널 스테이지 120 : 외팔보 타입 쿼드 구동암
130 : 본드 헤드 141 : 웨이퍼 스테이지
143 : 다이 스테이지 151 : 웨이퍼 비전
153 : 다이 비전 155 : 헤드 비전
157 : 하부 비전 160 : 다이 트랜스퍼
180 : 장치 컨트롤러

Claims (5)

  1. 반도체 다이(Die)가 본딩될 패널(Panel)이 로딩(loading) 또는 언로딩(unloading)되는 패널 스테이지(Panel stage);
    상기 패널 스테이지의 주변에 쿼드(Quad)로 배치되고 외팔보 타입으로 마련되는 외팔보 타입 쿼드 구동암; 및
    상기 외팔보 타입 쿼드 구동암에 각각 마련되며, 상기 패널에 상기 다이를 본딩(bonding)하는 본드 헤드(Bond head)를 포함하며,
    상기 다이가 마련된 웨이퍼(Wafer)가 로딩(loading) 또는 언로딩(unloading)되는 웨이퍼 스테이지(Wafer stage);
    상기 웨이퍼 스테이지의 주변에 배치되며, 상기 웨이퍼에서 분리된 다이가 로딩(loading) 또는 언로딩(unloading)되는 장소를 형성하되 업/다운(up/down) 이동 가능한 다이 스테이지(Die stage); 및
    상기 웨이퍼 스테이지와 상기 다이 스테이지의 주변에 이동 가능하게 마련되며, 상기 다이를 이동시키는 다이 트랜스퍼(Die transfer)를 더 포함하며,
    상기 웨이퍼 스테이지 상에 로딩된 웨이퍼에 대한 얼라인(align)을 위해 상기 웨이퍼를 촬영하는 웨이퍼 비전(Wafer vision);
    상기 다이 스테이지 상에 로딩된 다이에 대한 얼라인(align)을 위해 상기 다이를 촬영하는 다이 비전(Die vision);
    상기 본드 헤드에 흡착된 다이에 대한 얼라인(align)을 위해 상기 다이를 촬영하는 하부 비전(Under vision); 및
    상기 본드 헤드에 탑재되어 패널 상의 기준이 되는 지점을 촬영하는 헤드 비전(Head vision)을 더 포함하는 것을 특징으로 하는 외팔보 쿼드 타입 반도체 다이 본딩장치.
  2. 제1항에 있어서,
    상기 다이 트랜스퍼는,
    상기 웨이퍼 스테이지 상의 다이를 픽업(pick-up)하고, 수평 이동하며, 상하로 반전 가능한 턴 겸용 다이 픽업 이송부와, 상기 턴 겸용 다이 픽업 이송부로부터 다이를 전달받는 다이 전달유닛을 포함하는 것을 특징으로 하는 외팔보 쿼드 타입 반도체 다이 본딩장치.
  3. 제1항에 있어서,
    상기 다이 트랜스퍼는,
    상기 웨이퍼 스테이지 상의 다이를 픽업하고 수평 이동 가능한 다이 픽업 이송부와, 상기 다이 픽업 이송부로부터 전달되는 다이를 업/다운(Up/Down) 이동시키는 다이 리프터와, 상기 다이 리프터로부터 다이를 전달받는 다이 전달유닛을 포함하는 것을 특징으로 하는 외팔보 쿼드 타입 반도체 다이 본딩장치.
  4. 제1항에 있어서,
    상기 웨이퍼 스테이지에 로딩된 웨이퍼 상의 다이를 분리하는 다이 분리공정, 상기 웨이퍼에서 분리된 다이를 상기 다이 스테이지로 전달하는 다이 전달공정, 상기 외팔보 타입 쿼드 구동암에 각각 마련되는 본드 헤드를 이용해서 다이를 패널 상에 소정의 열과 압력으로 본딩하는 다이 본딩공정이 자동으로 진행되게 컨트롤하는 장치 컨트롤러를 더 포함하는 것을 특징으로 하는 외팔보 쿼드 타입 반도체 다이 본딩장치.
  5. 삭제
KR1020220077886A 2022-06-25 2022-06-25 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법 Active KR102489320B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220077886A KR102489320B1 (ko) 2022-06-25 2022-06-25 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220077886A KR102489320B1 (ko) 2022-06-25 2022-06-25 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법

Publications (1)

Publication Number Publication Date
KR102489320B1 true KR102489320B1 (ko) 2023-01-18

Family

ID=85106578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220077886A Active KR102489320B1 (ko) 2022-06-25 2022-06-25 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법

Country Status (1)

Country Link
KR (1) KR102489320B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890005749A (ko) 1987-09-29 1989-05-16 야마모도 다꾸마 동기식 반도체 기억장치
KR940013212A (ko) 1992-11-27 1994-06-25 정용문 영상압축 부호화 장치에서 커먼중개 포맷(cif)구성방법
KR19980084253A (ko) * 1997-05-22 1998-12-05 이대원 칩 마운터 및 그 제어방법
KR20000030947A (ko) * 1998-10-20 2000-06-05 윤종용 다이 본딩 설비
JP2010114305A (ja) * 2008-11-07 2010-05-20 Yamaha Motor Co Ltd 部品実装方法および実装機
JP2017224781A (ja) * 2016-06-17 2017-12-21 ヤマハ発動機株式会社 基板作業装置
KR20190138204A (ko) * 2018-06-04 2019-12-12 한화정밀기계 주식회사 본딩 장치
KR20200048436A (ko) * 2018-10-30 2020-05-08 세메스 주식회사 본딩 모듈 및 이를 포함하는 다이 본딩 장치
KR20200097310A (ko) 2017-12-11 2020-08-18 메레오 바이오파마 1 리미티드 만성 폐쇄성 폐 질환의 급성 악화의 예방 또는 감소에서의 3-[5-아미노-4-(3-시아노벤조일)-피라졸-1-일]-n-시클로프로필-4-메틸벤즈아미드의 용도

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890005749A (ko) 1987-09-29 1989-05-16 야마모도 다꾸마 동기식 반도체 기억장치
KR940013212A (ko) 1992-11-27 1994-06-25 정용문 영상압축 부호화 장치에서 커먼중개 포맷(cif)구성방법
KR19980084253A (ko) * 1997-05-22 1998-12-05 이대원 칩 마운터 및 그 제어방법
KR20000030947A (ko) * 1998-10-20 2000-06-05 윤종용 다이 본딩 설비
JP2010114305A (ja) * 2008-11-07 2010-05-20 Yamaha Motor Co Ltd 部品実装方法および実装機
JP2017224781A (ja) * 2016-06-17 2017-12-21 ヤマハ発動機株式会社 基板作業装置
KR20200097310A (ko) 2017-12-11 2020-08-18 메레오 바이오파마 1 리미티드 만성 폐쇄성 폐 질환의 급성 악화의 예방 또는 감소에서의 3-[5-아미노-4-(3-시아노벤조일)-피라졸-1-일]-n-시클로프로필-4-메틸벤즈아미드의 용도
KR20190138204A (ko) * 2018-06-04 2019-12-12 한화정밀기계 주식회사 본딩 장치
KR20200048436A (ko) * 2018-10-30 2020-05-08 세메스 주식회사 본딩 모듈 및 이를 포함하는 다이 본딩 장치

Similar Documents

Publication Publication Date Title
EP3306397B1 (en) Silicon wafer transportation system
CN108886002B (zh) 芯片封装设备及其方法
KR101901028B1 (ko) 본딩 헤드 및 이를 포함하는 다이 본딩 장치
US20110308738A1 (en) Die bonder, pickup method, and pickup device
US9603294B2 (en) Apparatus for mounting semiconductor chips
US9966357B2 (en) Pick-and-place tool for packaging process
US12194592B2 (en) Polishing and loading/unloading component module
KR101360585B1 (ko) 다이 본더의 다이 픽업 제어 방법, 이 방법으로 구동되는 다이 픽업 장치 및 이를 구비한 다이 본더
JP2019047089A (ja) 半導体製造装置および半導体装置の製造方法
CN115831815B (zh) 芯片贴装系统及其贴装方法
US20220238357A1 (en) Die Bonding Apparatus and Manufacturing Method for Semiconductor Device
KR20200034600A (ko) 반도체 제조 장치, 밀어올림 지그 및 반도체 장치의 제조 방법
CN110491806A (zh) 一种芯片双面对准键合机
CN102201357A (zh) 一种晶圆级封装微小芯片提取翻转置位设备
KR102489320B1 (ko) 외팔보 쿼드 타입 반도체 다이 본딩장치 및 그 본딩방법
KR20080041471A (ko) 다이 본더
KR20230042965A (ko) 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법
KR102559271B1 (ko) 다이 본딩 장치
JP2023143741A (ja) 電子部品の実装装置及び実装方法
KR20170121909A (ko) 웨이퍼 상에 다이들을 본딩하기 위한 장치 및 방법
KR102316940B1 (ko) 다이 이송 모듈 및 이를 포함하는 다이 본딩 장치
KR101685910B1 (ko) 반도체 패키지 제조 방법
KR102267950B1 (ko) 다이 본딩 방법
CN117855082A (zh) 裸片键合装置
KR20250110727A (ko) 반도체 제조 장치, 반도체 장치의 제조 방법 및 픽업 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220625

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20220810

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20220625

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220908

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221216

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230113

End annual number: 3

Start annual number: 1

PG1601 Publication of registration