[go: up one dir, main page]

KR102484512B1 - 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치 - Google Patents

적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR102484512B1
KR102484512B1 KR1020190047530A KR20190047530A KR102484512B1 KR 102484512 B1 KR102484512 B1 KR 102484512B1 KR 1020190047530 A KR1020190047530 A KR 1020190047530A KR 20190047530 A KR20190047530 A KR 20190047530A KR 102484512 B1 KR102484512 B1 KR 102484512B1
Authority
KR
South Korea
Prior art keywords
mounting table
plasma
wafer
loading
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190047530A
Other languages
English (en)
Other versions
KR20190044608A (ko
Inventor
신야 오카베
히데아키 야마사키
준야 오카
유우지 고바야시
다카미치 기쿠치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190044608A publication Critical patent/KR20190044608A/ko
Application granted granted Critical
Publication of KR102484512B1 publication Critical patent/KR102484512B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/134—Plasma spraying
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4407—Cleaning of reactor or reactor parts by using wet or mechanical methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/04—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the coating material
    • C23C4/10—Oxides, borides, carbides, nitrides or silicides; Mixtures thereof
    • C23C4/11—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/137—Spraying in vacuum or in an inert atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/18—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/10—Ion sources; Ion guns
    • H01J49/105—Ion sources; Ion guns using high-frequency excitation, e.g. microwave excitation, Inductively Coupled Plasma [ICP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

상부 전극과, 하부 전극을 겸하는 금속제의 적재대와의 사이에 고주파 전력을 인가하는 플라즈마 처리 장치에 있어서, 처리 용기 내의 플라즈마를 안정시키는 기술을 제공하는 것이다. 처리 용기(2) 내에 설치된 하부 전극을 겸용하는 금속제의 적재대(3)의 적재면에 알루미나의 미세 입자(100)를 분사하는 제1 블라스트 처리를 행한 후, 드라이아이스의 미세 입자(101)를 분사하는 제2 블라스트 처리를 행한다. 그 때문에 알루미나의 미세 입자(100)의 분사에 의해 형성된 요철의 코너부를 둥글게 할 수 있다. 이 때문에 고주파 전원(51)으로부터 가스 공급부(5)(상부 전극), 웨이퍼(W) 및 적재대(3)를 통해서 접지에 이르기까지의 고주파 전류로에 있어서 웨이퍼(W)와 적재대(3)와의 사이의 임피던스가 작아진다. 따라서, 플라즈마 발생 영역으로부터 처리 용기(2)의 측벽 등을 향하는 전류로의 형성이 억제되므로, 플라즈마가 안정화되어, 안정된 플라즈마 처리를 행할 수 있다.

Description

적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치{METHOD OF PERFORMING A SURFACE TREATMENT ON A MOUNTING TABLE, THE MOUNTING TABLE AND A PLASMA PROCESSING APPARATUS}
본 발명은, 처리 가스를 여기시켜서 용량 결합 플라즈마를 생성하고, 기판에 대하여 플라즈마 처리를 행할 때 사용되는 적재대의 표면을 처리하는 방법, 이 방법에 의해 처리된 적재대 및 당해 적재대를 사용한 플라즈마 처리 장치에 관한 것이다.
반도체 제조 공정에서는, 반도체 웨이퍼(이하, 「웨이퍼」라고 함) 등의 기판에 대하여 용량 결합 플라즈마나 유도 결합 플라즈마 등을 사용해서 에칭 처리나, 성막 처리 등의 플라즈마 처리를 행하는 경우가 있다. 용량 결합 플라즈마를 사용하는 플라즈마 처리 장치는, 처리 용기 내에 하부 전극을 구비한 적재대 상에 기판을 적재하고, 기판의 상방측에 설치한 상부 전극과 하부 전극과의 사이에 고주파 전력을 공급해서 처리 가스를 플라즈마화하도록 구성되어 있다.
플라즈마 처리에 있어서 최근에는 저온화 경향이 있고, 예를 들어 500℃ 이하, 예를 들어 450℃ 정도, 또는 그 이하의 온도의 저온 플라즈마가 사용되고 있다. 적재대의 재질로서 예를 들어 알루미나(Al2O3)를 사용하면, 실리콘 산화막(SiO2) 상에서 부식이 일어나기 쉬워지는 점에서, 또한 플라즈마를 포함하는 고주파 회로 상의 저항 성분을 저감하거나 하는 점에서, 금속제의 적재대를 사용하는 것이 검토되고 있다.
그런데 파티클의 발생의 억제나 웨이퍼의 미끄럼을 방지하기 위해서 적재대의 표면에 예를 들어 알루미나(Al2O3)의 미세 입자를 분사하는 블라스트 처리를 행하여, 표면을 거칠게 마무리하고 있다. 그러나 블라스트 처리가 된 금속제의 적재대를 사용해서 플라즈마 처리를 행하면, 플라즈마가 불안정한 상태로 되는 경우가 있어, 양호한 플라즈마 처리를 실시할 수 없게 될 우려가 있다.
특허문헌 1에는, 샤워 헤드부의 금속 모재의 표면에 부착되는 박막에 대하여 밀착성을 높이기 위해서 알루미나를 사용한 블라스트 처리를 행하는 것, 이 블라스트 처리 후에도 알루미나의 입자가 탈락하는 경우가 있으므로, 드라이아이스를 사용한 블라스트 처리를 더 행하는 것이 기재되어 있다. 그러나, 기판의 이면측에 위치하는 적재대와 플라즈마의 안정성과의 관련에 대해서는 기재되어 있지 않다.
일본 특허 공개 제2009-255277호 공보
본 발명은, 상부 전극과, 하부 전극을 겸하는 금속제의 적재대와의 사이에 고주파 전력을 인가하는 플라즈마 처리 장치에 있어서, 처리 용기 내의 플라즈마를 안정시키는 기술을 제공한다.
본 발명의 적재대의 표면 처리 방법은, 상부 전극과의 사이에 공급되는 고주파 전력에 의해 플라즈마를 발생시키기 위한 하부 전극을 겸용하여, 플라즈마 처리되는 기판을 적재하기 위한 금속제의 적재대에 대하여 표면 처리하는 방법에 있어서,
상기 적재대의 상기 기판의 적재면에 비승화성 재료로 이루어지는 비승화성 블라스트재를 분사하는 제1 표면 처리와, 그 후 상기 적재면에 승화성 재료로 이루어지는 승화성 블라스트재를 분사하는 제2 표면 처리를 행한다.
또한 본 발명의 적재대의 표면 처리 방법은, 상부 전극과의 사이에 공급되는 고주파 전력에 의해 플라즈마를 발생시키기 위한 하부 전극을 겸용하여, 플라즈마 처리되는 기판을 적재하기 위한 금속제의 적재대에 대하여 표면 처리하는 방법에 있어서,
상기 적재대의 상기 기판의 적재면에 비승화성 재료로 이루어지는 비승화성 블라스트재를 분사하는 제1 표면 처리와, 그 후 상기 기판의 적재면에, 여기된 아르곤 가스를 충돌시키는 제2 표면 처리를 행한다.
본 발명의 적재대는, 상술한 적재대의 표면 처리 방법에 의해 표면 처리된다.
본 발명의 플라즈마 처리 장치는, 진공 분위기인 처리 용기 내에 공급된 처리 가스를 여기해서 플라즈마를 발생시켜, 기판에 대하여 플라즈마 처리를 행하는 플라즈마 처리 장치에 있어서,
상기 처리 용기 내에 설치된 상술한 적재대와,
상기 적재대에 적재되는 기판의 피처리면에 대향하도록 배치되고, 상기 적재대와의 사이에 고주파 전력을 인가하는 상부 전극을 포함한다.
본 발명은, 용량 결합 플라즈마를 생성하는 평행 평판 방식의 플라즈마 처리 장치에 사용되는 금속제의 적재대에 있어서의 기판의 적재면에 비승화성 재료로 이루어지는 비승화성 블라스트재를 분사하고, 그 후 승화성 재료로 이루어지는 승화성 블라스트재를 분사하거나, 또는 여기된 아르곤 가스를 충돌시키고 있다. 이에 의해 비승화성 재료의 분사에 의해 형성된 표면의 요철의 코너부를 둥글게 할 수 있다. 이 때문에 고주파 전원으로부터 상부 전극, 기판 및 하부 전극을 통해서 접지에 이르기까지의 고주파 전류로에 있어서 기판과 적재대와의 사이의 임피던스가 작아진다. 따라서 플라즈마 발생 영역으로부터 처리 용기의 측벽 등을 향하는 전류로의 형성이 억제되므로, 플라즈마가 안정화되어, 안정된 플라즈마 처리를 행할 수 있다.
도 1은 본 발명의 실시 형태에 따른 플라즈마 처리 장치의 종단면도이다.
도 2는 상기 플라즈마 처리 장치에 설치하는 적재대의 표면 처리 공정을 도시하는 설명도이다.
도 3은 상기 플라즈마 처리 장치에서의 제어부를 도시하는 구성도이다.
도 4는 리액턴스 값에 대한 상부 전극측의 전류값을 도시하는 설명도이다.
도 5는 리액턴스 값에 대한 하부 전극측의 전류값을 도시하는 설명도이다.
도 6은 웨이퍼 및 적재대에 형성되는 등가 회로를 모식적으로 도시하는 설명도이다.
도 7은 플라즈마 처리 장치 내에서의 등가 회로를 모식적으로 도시하는 설명도이다.
도 8은 웨이퍼에 형성한 막 두께와 적재대의 평균 표면 조도(Ra)에 대응한 이상 파형의 발생률을 도시하는 특성도이다.
도 9는 실시예 1 및 비교예 1에서의 이상 파형의 발생률을 도시하는 특성도이다.
도 10은 실시예 1 및 비교예 1에서의 이상 파형의 발생률을 도시하는 특성도이다.
이하, 본 발명의 실시 형태에 따른 플라즈마 처리 장치의 구성예에 대해서, 도 1을 참조하면서 설명한다. 이 플라즈마 처리 장치는, 예를 들어 Ti막을 플라즈마 CVD에 의해 성막하는 처리를 실시한다.
플라즈마 처리 장치는, 어스에 접지된 기밀한 금속제의 대략 원통 형상의 처리 용기(2)를 구비하고 있다. 처리 용기(2)의 저면의 중앙부에는 하방을 향해서 돌출된 예를 들어 원통 형상의 배기실(21)이 형성되고, 배기실(21)에서의 측면에는, 배기로(22)가 접속되어 있다. 이 배기로(22)에는, 예를 들어 버터플라이 밸브로 이루어지는 압력 조정 밸브 등을 구비한 압력 조정부(23)를 통해서 진공 펌프 등의 진공 배기부(24)가 접속되어, 처리 용기(2) 내가 소정의 진공 압력까지 감압될 수 있도록 구성되어 있다. 또한 처리 용기(2)의 측면에는, 도시하지 않은 반송실과의 사이에서 웨이퍼(W)의 반출입을 행하기 위한 반송구(25)가 형성되고, 이 반송구(25)는 게이트 밸브(26)에 의해 개폐 가능하게 구성되어 있다.
처리 용기(2) 내에는 웨이퍼(W)를 대략 수평으로 보유 지지하기 위한 예를 들어 니켈(Ni)에 의해 구성된 적재대(3)가 설치되어 있다. 적재대(3)는, 금속 부품의 조립, 접합 및 마무리 가공이 행하여진 후, 예를 들어 순수 등에 의해 표면이 세정된다. 도 2의 (a)는, 표면 세정 후의 적재대(3)의 표면을 모식적으로 도시하는 도면이다.
그 후 도 2의 (b)에 도시한 바와 같이, 적재대(3)의 전체 표면에 대하여, 비승화성 블라스트재, 예를 들어 알루미나의 미세 입자(100)를, 예를 들어 에어 블라스트 장치에 의해 분사하는 제1 표면 처리인 제1 블라스트 처리 공정을 행한다. 이에 의해 웨이퍼(W)의 적재면을 포함하는 적재대(3)의 표면 전체에는, 알루미나의 미세 입자(100)의 충돌에 의한 요철이 형성된다. 또한 도 2의 (a) 내지 2의 (c)에 나타내는 표면 상태는, 과장해서 그려져 있다. 이때 예를 들어 적재대(3)의 표면에는, 산술 평균 표면 조도가 예를 들어 2㎛ 내지 12㎛인 요철이 형성된다. 산술 평균 표면 조도(이하 「평균 표면 조도(Ra)」라고 함)란, 조도 곡선으로부터 그 평균선의 방향으로 기준 길이(l)만큼을 발취하고, 기준 길이(l)의 평균선의 방향으로 X축을, 세로 배율의 방향으로 Y축을 각각 취하여, 기준 길이(l)의 평균선으로부터 측정 곡선까지의 편차의 절댓값을 합계하여, 평균한 값이다. 조도 곡선을 y=f(x)로 나타내면, 다음 식에 의해 구해진다.
Figure 112019041955974-pat00001
이 제1 블라스트 처리는, 적재대(3)를 구성하는 금속 부품의 표면을 조면화하여, 파티클의 발생을 억제한다. 또한 적재대(3)의 표면을 조면화해서 웨이퍼(W)와의 접촉 면적을 작게 함으로써, 웨이퍼(W)의 자중에 의한 정지 마찰력을 증대시키고, 또한 적재대(3)의 표면을 조면화함으로써, 웨이퍼(W)의 이면으로 돌아들어가는 가스가 빠지기 쉬워져, 웨이퍼(W)가 웨이퍼(W)와 적재대(3)와의 간극에 모이는 가스에 의해 부상되는 것을 방지한다. 따라서, 웨이퍼(W)가 적재대(3)의 표면을 미끄러지기 어려워진다. 그 때문에 적재대(3) 표면의 평균 표면 조도(Ra)는, 5㎛ 이상으로 하는 것이 바람직하다.
계속해서 순수에 의한 세정 처리를 행하여, 표면에 부착되어 있는 알루미나의 미세 입자(100)를 제거한다. 그 후, 도 2의 (c)에 도시하는 바와 같이 적재대(3)의 전체의 표면을 향해서 승화성 블라스트재, 예를 들어 드라이아이스의 미세 입자(101)를 예를 들어 에어 블라스트 장치에 의해 분사하는 제2 표면 처리인 제2 블라스트 처리 공정을 행한다.
드라이아이스의 미세 입자(101)와 같은 승화성 블라스트재는, 재료에 충돌하면 빠르게 승화하기 때문에 충격이 약하다. 그 때문에 알루미나의 미세 입자(100)를 사용한 제1 블라스트 처리와 같이 큰 요철을 형성하지 않는다. 후술하는 실시예 2에 나타내는 바와 같이 제1 블라스트 처리 후의 평균 표면 조도(Ra)가 10.36㎛였던 것에 반해, 제2 블라스트 처리 후의 평균 표면 조도(Ra)가 10.22㎛였다. 이렇게 제2 블라스트 처리 후의 평균 표면 조도(Ra)는, 제1 블라스트 처리에 의해 형성된 평균 표면 조도(Ra)가 거의 유지된다. 따라서 드라이아이스의 미세 입자(101)에 의한 제2 블라스트 처리 공정을 행하면, 제1 블라스트 처리에 의해 형성된 요철의 코너부가 둥글게 되어, 볼록부에 있어서의 국소적으로 높은 부위나, 오목부에 있어서의 국소적으로 낮은 부위가 적어진다. 그리고, 적재대(3)의 표면에 부착된 드라이아이스의 미세 입자(101)는 이산화탄소(CO2)가 되어 승화한다. 또한 제1 블라스트 처리 후에 행한 순수에 의한 세정에 의해 제거할 수 없었던 알루미나의 미세 입자(100)가 드라이아이스의 미세 입자(101)의 충돌에 의해 밀려나 제거된다.
그 후 순수에 의해 최종 세정이 행하여진 적재대(3)는, 도 1에 도시한 바와 같이, 그 하면의 중심부에, 금속제의 지지 부재(31)가 접속된다. 지지 부재(31)의 하단은 플랜지(33)가 형성되어 있고, 플랜지(33)는, 접지 간격 고정용의 스페이서(34)를 통해서 배기실(21)의 저면에 고정되어 있다. 지지 부재(31)는, 스페이서(34) 및 임피던스 조정부인 리액턴스 조정부(35)를 통해서 접지되어 있다. 리액턴스 조정부(35)는, 후술하는 고주파 전원(51)으로부터, 후술하는 상부 전극(가스 공급부(5)), 처리 용기(2) 내에서의 플라즈마, 웨이퍼(W), 적재대(3), 지지 부재(31) 및 스페이서(34)를 통해서 접지에 이르기까지의 리액턴스(임피던스)를 조정하기 위한 것이며, 예를 들어 가변 콘덴서를 포함하는 회로로 이루어진다. 또한 스페이서(34)와, 리액턴스 조정부(35)와의 사이에는, 적재대(3)측(하부 전극측)의 전류값을 측정하기 위한 전류계(30)가 설치되어 있다. 또한 지지 부재(31)와 처리 용기(2)와의 사이는 절연되어 있다. 또한 지지 부재(31)와 리액턴스 조정부(35)를 전기적으로 접속하고, 예를 들어 스페이서(34)를 절연 재료로 구성해도 된다.
또한 적재대(3)에는 히터(36)가 매설되어, 후술하는 제어부(9)로부터의 제어 신호에 기초하여, 도시하지 않은 전원부로부터 급전됨으로써 웨이퍼(W)가 설정 온도, 예를 들어 500℃ 이하의 온도, 보다 구체적으로는 450℃ 정도의 온도로 가열되도록 되어 있다. 적재대(3)의 표면에는, 웨이퍼(W)를 보유 지지하기 위한 오목부인 포켓(32)이 형성되어 있고, 웨이퍼(W)는 포켓(32) 내에 적재된다. 또한 적재대(3) 표면의 주연부에 웨이퍼(W)를 가이드하기 위한 가이드 링을 설치해도 된다. 또한 적재대(3)에는, 둘레 방향으로 예를 들어 3개의 관통 구멍(37)이 형성되고, 이 관통 구멍(37)에는, 적재대(3) 상의 웨이퍼(W)를 보유 지지해서 승강시키기 위한 승강 부재를 이루는 3개 이상, 예를 들어 3개의 승강 핀(41)이 설치되어 있다. 이들 승강 핀(41)은, 예를 들어 알루미나 등의 세라믹스나 석영에 의해 구성되어 있다. 승강 핀(41)은, 지지체(42) 및 승강 축(43)을 개재해서 처리 용기(2)의 외부에 설치된 예를 들어 에어 실린더로 이루어지는 승강 기구(44)에 접속되어 있다. 예를 들어 승강 기구(44)는, 배기실(21)의 하부에 설치되고, 배기실(21)의 하면에 형성된 승강 축(43)용의 개구부(211)와 승강 기구(44)와의 사이에는 벨로우즈체(45)가 설치되어 있다.
처리 용기(2)의 천장부에는, 절연 부재(28)를 개재해서 상부 전극을 이루는 금속제의 가스 공급부(5)가 설치되고, 이 가스 공급부(5)에는 정합기(511)를 통해서 고주파 전원(51)이 접속되어 있다. 따라서 본 발명의 플라즈마 처리 장치는, 처리 용기(2) 내에 여기되는 가스를 공급함과 함께, 상부 전극을 이루는 가스 공급부(5)와 하부 전극을 이루는 적재대(3)와의 사이에 고주파 전력이 인가되어 플라즈마가 발생하는 평행 평판형 플라즈마 처리 장치로서 구성되어 있다. 또한 정합기(511)와 가스 공급부(5)와의 사이에는, 상부 전극측의 전류값을 측정하기 위한 전류계(50)가 설치되어 있다.
가스 공급부(5)의 내부에는, 가스 공급실(52)이 형성되고, 가스 공급실(52)의 하면에는, 처리 용기(2) 내에 처리 가스를 분산 공급하기 위한 다수의 구멍(53)이 예를 들어 균등하게 배치되어 있다. 또한 가스 공급부(5)에서의 예를 들어 가스 공급실(52)의 상방측에는 가열 기구(54)가 매설되어 있어, 후술하는 제어부(9)로부터의 제어 신호에 기초하여, 도시하지 않은 전원부로부터 가열 기구(54)에 급전됨으로써 설정 온도로 가열되도록 되어 있다.
가스 공급실(52)에는 가스 공급로(6)의 하류측 단부가 접속되고, 이 가스 공급로(6)의 상류측에는, 사염화티타늄(TiCl4)을 포함하는 원료 가스를 공급하는 공급용 유로가 되는 TiCl4 가스 공급관(611), 환원 가스를 공급하는 수소(H2) 가스 공급관(621), 질화용의 암모니아(NH3) 가스를 공급하는 NH3 가스 공급관(631) 및 아르곤(Ar) 가스 공급관(641)이 합류되어 있다. TiCl4 가스 공급관(611)의 상류 측단부에는, TiCl4 가스 공급원(61)이 접속되고, 상류측으로부터 유량 조정부(M1), 밸브(V1)가 개재 설치되어 있다. H2 가스 공급관(621)의 상류측 단부에는, H2 가스 공급원(62)이 접속되고, 상류측으로부터 유량 조정부(M2), 밸브(V2)가 개재 설치되어 있다. NH3 가스 공급관(631)의 상류측 단부에는, NH3 가스 공급원(63)이 접속되고, 상류측으로부터 유량 조정부(M3), 밸브(V3)가 개재 설치되어 있다. Ar 가스 공급관(641)의 상류측 단부에는, Ar 가스 공급원(64)이 접속되고, 상류측으로부터 유량 조정부(M4), 밸브(V4)가 개재 설치되어 있다. 또한, 본 실시 형태에서는, 도시하지 않지만 처리 용기(2) 내의 압력을 제어하기 위해서, 질소(N2) 가스 등의 불활성 가스를 공급하는 불활성 가스의 가스 공급관 및 가스 공급원이 접속되어 있어도 된다.
플라즈마 처리 장치는, 장치 전체의 동작의 컨트롤을 행하기 위한 컴퓨터로 이루어지는 제어부(9)를 구비하고 있다. 도 3에 도시한 바와 같이 제어부(9)는, CPU(91), 메모리(92a, 92b) 및 워크 메모리(93)를 구비하고 있다. 또한 도면 중 90은 버스이다. 메모리(92a)에는, 프로세스 수순 등이 기입된 처리 레시피가 저장되어 있다. 메모리(92b)에는, 웨이퍼(W)의 처리를 행하기 전에 리액턴스 조정부(35)의 리액턴스 값을 변동시켜서 가스 공급부(5)측(상부 전극측)과 적재대(3)측(하부 전극측)과의 각각에 있어서, 전류값의 변화를 측정하기 위한 측정 프로그램이 저장되어 있다. 처리 레시피 및 측정 프로그램은, 하드 디스크, 콤팩트 디스크, 광자기 디스크, 메모리 카드, 플렉시블 디스크 등의 기억 매체로부터 제어부(9) 내에 인스톨된다.
계속해서 측정 프로그램의 스텝 군에 의해 실행되는 측정 동작에 대해서 설명한다. 예를 들어 실리콘 산화막을 성막한 모니터용의 웨이퍼(W)가 적재대(3)에 적재되면, 가스 공급부(5)로부터 Ar 가스를 공급한다. 그 후, 고주파 전원(51)을 온으로 하고, 가스 공급부(5)와 적재대(3)와의 사이에 고주파 전력을 인가하여, 처리 용기(2) 내에 Ar의 플라즈마를 발생시킨다. 그리고, 리액턴스 조정부(35)에 있어서의 리액턴스 값을 변화시켜, 각 리액턴스 값에 대한 상부 전극측의 전류계(50)의 측정값과, 하부 전극측의 전류계(30)의 측정값을 워크 메모리(93)에 기록하고, 예를 들어 표시부(94)에, 리액턴스 값과, 상부 전극측의 전류값 및 하부 전극측의 전류값을 대응지은 그래프를 각각 표시한다. 또한 일련의 측정 동작은, 적재대(3) 상에 웨이퍼(W)가 적재되어 있지 않은 상태에서 실시해도 된다. 또한, 플라즈마를 발생시킬 때의 가스에 대해서는, Ar 가스만을 공급하는 예를 들었지만, Ar 가스와 H2 가스와의 혼합 가스, 나아가 TiCl4 가스를 흘려서 플라즈마를 발생시켜도 된다.
다음으로 상술한 실시 형태에 따른 플라즈마 처리 장치의 작용에 대해서 설명한다. 예를 들어 신품의 적재대(3)를 플라즈마 처리 장치에 장착한 후, 모니터용의 웨이퍼(W)가, 승강 핀(41)과 외부의 반송 기구와의 협동 작용에 의해, 적재대(3)의 기판 적재면에 적재된다. 계속해서 처리 용기(2) 내에 형성되는 플라즈마의 조정을 행하기 위해서, 리액턴스 조정부(35)의 리액턴스 값을 조정한다. 즉, 하부 전극인 적재대(3) 상의 웨이퍼(W)로부터 접지까지의 리액턴스 값을 조정한다.
리액턴스 값을 조정함에 있어서, 측정 프로그램에 의해, 리액턴스 값을 변화시켰을 때의 상부 전극측 및 하부 전극측에서의 전류값의 측정을 행한다. 상술한 바와 같이 우선 Ar 가스 공급관(641)으로부터 처리 용기(2) 내에 Ar 가스를 공급하고, 그 후 고주파 전원(51)으로부터 가스 공급부(5)에 고주파 전력을 인가한다. 이에 의해 상부 전극을 이루는 가스 공급부(5)와 하부 전극이 되는 적재대(3)에 의해 평행 평판 전극이 형성되고, Ar 가스가 여기되어 용량 결합 플라즈마가 발생한다.
이 상태에서 리액턴스 조정부(35)에 있어서의 리액턴스 값을 예를 들어 -40Ω에서부터 130Ω까지 변화시켜, 상부 전극측의 전류값과 하부 전극측의 전류값을 측정한다. 그리고 도 4, 5에 도시한 바와 같은 리액턴스 값과, 상부 전극측의 전류값 및 하부 전극측의 전류값과의 각 관계를 나타내는 그래프가 표시부(94)에 표시된다. 즉, 이 그래프는, 리액턴스 값(임피던스 값)의 변화에 대한 전류값의 변화 패턴을 나타내고 있는데, 이후의 설명에서는, 이 변화 패턴을 편의상 파형이라 칭한다. 오퍼레이터는, 당해 그래프의 파형으로부터 예를 들어 상부 전극측의 전류값이 최댓값이 되는 리액턴스 값을 판독하고, 당해 리액턴스 값이 되도록 리액턴스 조정부(35)를 설정함으로써 상부 전극과, 처리 용기(2)의 벽부와의 사이 등의 이상 방전을 억제해서 플라즈마를 안정 상태로 한다.
여기서 적재대(3)에 대하여 행하여진 이미 설명한 제1 블라스트 처리 및 제2 블라스트 처리와 전류값의 파형과의 관련에 대해서 설명한다. 후술하는 실시예 1에서 나타내는 바와 같이 적재대(3)에 대하여 제1 블라스트 처리를 행한 후, 제2 블라스트 처리를 행하지 않는 경우에는, 상부 전극측의 전류값에 있어서, 도 4 중에 실선으로 나타내는 (1)의 그래프와 같이 약 -10Ω 정도의 리액턴스 값에서 전류값이 최대가 되는 파형을 나타내는 정상 파형이 나타나는 경우가 있음과 함께, 도 4 중에 파선으로 나타내는 (1)'의 그래프와 같이 리액턴스 값을 5Ω 정도로 했을 때 최댓값을 나타내는 이상 파형이 나타나는 경우가 있다. 또는, (1)의 그래프에서의 일부의 리액턴스 값에 있어서 정상 파형에서 벗어난 이상치가 나타나는(이와 같은 예도 이상 파형으로 함) 경우가 있다.
또한 마찬가지로 하부 전극측의 전류값을 측정하면, 도 5 중에 실선으로 나타내는 (2)의 그래프와 같이 50Ω 정도의 리액턴스 값에서 피크를 나타내는 정상 파형이 나타나는 경우가 있음과 함께, 도 5 중에 파선으로 나타내는 (2)'의 그래프와 같이 리액턴스 값을 75Ω 정도로 했을 때 최댓값을 나타내는 이상 파형이 나타나는 경우가 있다. 또는 (2)의 그래프에서의 일부의 리액턴스 값에 있어서 정상 파형에서 벗어난 이상치가 나타나는 경우가 있다.
이에 반해, 적재대(3)에 대하여 제1 블라스트 처리를 행한 후, 제2 블라스트 처리를 행한 경우에는, 상부 전극측의 전류값에 관한 파형은, 도 4 중에 실선으로 나타내는 (1)의 그래프와 같은 정상 파형만이 나타나고, 하부 전극측의 전류값에 관한 파형은, 도 5 중에 실선으로 나타내는 (2)의 그래프와 같은 정상 파형만이 나타난다.
이 이상 파형이 나타나는 이유에 대해서 고찰한다. 후술하는 검증 시험에서 나타내는 바와 같이, 적재대(3)에 제1 블라스트 처리를 행하고 제2 블라스트 처리를 행하지 않는 경우에는, 두꺼운 실리콘 산화막을 성막한 웨이퍼(W)를 적재한 경우나, 적재대(3)의 표면 평균 표면 조도(Ra)가 큰 경우, 예를 들어 5㎛ 이상으로 설정한 경우에, 이상 파형이 나타나는 경우가 있다.
플라즈마 처리 장치에 있어서, 상부 전극측에 고주파 전력을 인가했을 때 적재대(3) 및 적재대(3)에 적재된 웨이퍼(W)를 포함하는 처리 용기(2) 내에는, 도 6, 도 7에 도시한 바와 같은 등가 회로가 외관상 존재한다. 또한 도 7에서는, 플라즈마 처리 장치를 간략화해서 기재하였다. 도 6에 도시하는 바와 같이 상부 전극에 고주파 전력을 인가했을 때 웨이퍼(W)의 표면으로부터, 적재대(3)의 내부까지에서는, 웨이퍼(W)의 표면측의 실리콘 산화막 등의 산화막(102)의 막 두께에 의한 임피던스(Z1), 웨이퍼(W)의 이면측의 산화막(103)의 막 두께에 의한 임피던스(Z2), 적재대(3)의 표면에 있어서 블라스트 처리가 행하여져, 요철이 형성된 부위에서의 임피던스(Z3)가 존재한다. 또한 적재대(3)의 내부로부터 접지 전위까지의 사이에는, 도 7에 도시한 바와 같이, 예를 들어 플랜지(33), 스페이서(34) 및 적재대(3)를 고정하기 위한 나사 부재 등에 기인하는 적재대(3)의 조립부의 임피던스(Z4)가 존재한다.
그리고, 플라즈마의 발생 영역과, 처리 용기(2)와의 사이의 임피던스를 Zr로 했을 때 Z1+Z2+Z3+Z4의 값이 Zr의 값과 비교해서 상대적으로 낮은 경우에는, 고주파 전류가 플라즈마 발생 영역으로부터 적재대(3)를 향해서 흐른다. 그 때문에, 상부 전극과 하부 전극과의 사이에 발생하는 고주파 전계에 따라 플라즈마의 위치나 밀도 분포가 결정된다. 이때 리액턴스 조정부(35)의 리액턴스 값에 대한 상부 전극측의 전류값 및 하부 전극측의 전류값의 각각이 나타내는 파형은, 정상 파형이 된다.
그러나, Z1+Z2+Z3+Z4의 값이 Zr의 값과 비교해서 상대적으로 높아지면, 고주파 전류가 처리 용기(2)측(Zr측)으로 흐르기 쉬워진다. 그리고, Zr측에 전류로가 형성되어버리면, 이상 방전이 발생하여, 처리 용기(2) 내에 형성되어 있는 플라즈마의 밀도 분포가 흐트러져버린다. 따라서, 리액턴스 값을 변화시켜서 상부 전극측 및 하부 전극측의 각각에서의 전류값을 측정했을 때, 리액턴스 값에 대한 상부 전극측의 전류값 및 하부 전극측의 전류값의 각각이 나타내는 파형은, 정상 파형과 상이한 파형, 즉 이상 파형이 발생하게 된다.
Z1 내지 Z4의 임피던스를 결정하는 요인에 대해서 고찰하면, 후술하는 검증 시험에서 나타내는 바와 같이 웨이퍼(W)의 표면에 형성되는 실리콘 산화막(102, 103)(열산화막)의 막 두께가 두꺼워지면, 이상 파형이 발생하기 쉬워지고 있다. 이것은, 웨이퍼(W)에 형성되는 실리콘 산화막(102, 103)의 막 두께가 두꺼워지면 정전 용량이 감소하고, 임피던스(Z1, Z2)가 증가하는 것에 의한다고 생각된다. 따라서 막 두께가 두꺼운 실리콘 산화막(102, 103)이 형성된 웨이퍼(W)를 플라즈마 처리하는 경우에는, 이상 파형이 발생하기 쉬워진다고 추정된다.
또한 후술하는 검증 시험에서 나타내는 바와 같이, 적재대(3)의 평균 표면 조도(Ra)가 커지면 이상 파형이 출현하기 쉬워져 있다. 따라서 적재대(3)의 평균 표면 조도(Ra)가 커지면 임피던스(Z3)가 증가한다고 생각된다. 적재대(3)의 표면에 요철을 형성했을 때, 볼록부의 선단이나, 오목부의 저부는, 전하의 치우침이 발생하기 쉬운 경향이 있고, 편재된 전하에 의해 대전되어 정전 용량이 형성된다. 그리고, 평균 표면 조도(Ra)가 커지면, 볼록부의 선단의 높이 위치와, 오목부의 저부의 높이 위치와의 차가 커지기 때문에, 웨이퍼(W)와 적재대(3)와의 전기적인 거리가 커진다. 그 때문에 정전 용량이 작아지므로 임피던스(Z3)가 증가한다고 생각된다. 또한 임피던스(Z4)에 대해서는, 예를 들어 플랜지(33)의 설치 시의 접촉 저항이나, 플랜지(33)의 도전부끼리가 접근하는 개소의 절연성 등에 의해 결정된다고 생각된다.
따라서, 웨이퍼(W)에 성막하는 실리콘 산화막(102, 103)의 두께가 두꺼워진 경우, 또는 적재대(3)의 평균 표면 조도(Ra)를 크게 한 경우에는, Z1+Z2+Z3+Z4의 값이 커져 이상 파형이 발생하기 쉬워진다.
여기서 후술하는 실시예 1에서 나타내는 바와 같이 적재대(3)의 표면에 제1 블라스트 처리를 행하고, 이어서 드라이아이스의 미세 입자(101)의 분사에 의한 제2 블라스트 처리를 행함으로써 이상 파형의 발생이 억제되어 있다. 그리고 후술하는 실시예 2에 나타내는 바와 같이 드라이아이스의 미세 입자(101)의 분사에 의한 제2 블라스트 처리를 행함으로써, 적재대(3)의 표면의 볼록부의 선단 및 오목부의 저부에 있어서, 국지적으로 높은 부분 및 국지적으로 낮은 부분의 면적이 적어져 있는 것을 알 수 있다. 따라서 요철의 첨예한 정도가 작아지는 것(둥그스름해진 것)에 기인해서 이상 파형의 발생은 억제되어 있다고 추측할 수 있다.
또한 추측을 더하면, 제2 블라스트 처리를 행해서 코너부를 둥글게 하여, 볼록부의 선단 및 오목부의 저부에 있어서, 국지적으로 높은 부분 및 국지적으로 낮은 부분의 면적을 적게 함으로써, 볼록부의 선단 및 오목부의 저부가 예리한 경우에 비해, 대전되는 영역의 면적이 넓어진다. 이 때문에 적재대(3)의 표면과 웨이퍼(W)의 이면과의 사이의 정전 용량이 증가하고, 임피던스가 감소한다. 따라서, Z1+Z2+Z3+Z4의 값을 낮게 억제할 수 있기 때문에, 리액턴스 조정부(35)에 의해 리액턴스 값을 변동시켰을 때, 이미 설명한 이상 파형이 발생하기 어려워진다고 추정된다.
그리고, 상부 전극측의 전류값의 피크가 되도록 리액턴스 조정부(35)의 리액턴스 값을 조정하여, 처리 용기(2) 내에 안정된 플라즈마가 얻어지도록 설정한 후, 웨이퍼(W)에 대하여 성막 처리를 행한다. 먼저 성막 처리가 행하여지는 웨이퍼(W)가, 승강 핀(41)과 외부의 반송 기구와의 협동 작용에 의해, 적재대(3)의 기판 적재면에 적재된다. 적재대(3) 및 가스 공급부(5)는, 가열 기구(54)에 의해 가열되어 있고, 웨이퍼(W)는 적재대(3) 상에 적재됨으로써, 예를 들어 450℃로 가열된다. 또한 처리 용기(2) 내는 진공 배기부(24)에 의해 설정 압력으로 설정된다. 그리고, 성막용의 가스로서 TiCl4 가스, Ar 가스 및 H2 가스를 가스 공급부(5)를 통해서 처리 용기(2) 내에 공급함과 함께, 고주파 전원(51)으로부터 가스 공급부(5)에 고주파 전력을 인가한다. 이에 의해 가스 공급부(5)를 이루는 상부 전극과 적재대(3)를 이루는 하부 전극에 의해 평행 평판 전극이 형성되기 때문에, 플라즈마 발생 영역에 용량 결합 플라즈마가 발생한다. 이렇게 해서 TiCl4 가스와 H2 가스가 활성화되어 반응하여, 웨이퍼(W) 표면에 Ti막이 성막된다.
계속해서 TiCl4 가스, Ar 가스 및 H2 가스의 공급을 정지함과 함께, 가스 공급부(5)에의 고주파 전력의 공급을 정지하고, 처리 용기(2) 내를 배기해서 처리 용기(2) 내로부터 TiCl4, Ar 가스 및 H2 가스를 배출한다. 계속해서 처리 용기(2) 내에 NH3 가스, Ar 가스 및 H2 가스를 공급하고, Ti막의 표면을 NH3 가스에 의해 질화하여, TiN(티타늄나이트라이드)의 층이 형성된다. 또한 TiN의 층을 또한 적층하고, 후속 공정에서의 Ti막의 막 박리 방지를 위해서 웨이퍼(W)의 표면을 TiN막으로 덮어도 된다. Ti 성막 시에는, 상술한 바와 같이 처리 용기(2) 내의 플라즈마를 안정시키고 있기 때문에, 웨이퍼(W)에 대한 플라즈마 처리를 안정시킬 수 있다.
상술한 실시 형태에 의하면, 처리 용기(2) 내에 설치된 하부 전극을 겸용하는 금속제의 적재대(3)의 기판 적재면에 알루미나의 미세 입자(100)를 분사하는 제1 블라스트 처리를 행한 후, 드라이아이스의 미세 입자(101)를 분사하는 제2 블라스트 처리를 행하고 있다. 그 때문에 알루미나의 미세 입자(100)의 분사에 의해 형성된 요철의 코너부가 둥글게 된다. 이 때문에 고주파 전원(51)으로부터 가스 공급부(5)(상부 전극), 웨이퍼(W) 및 적재대(3)를 통해서 접지에 이르기까지의 고주파 전류로에 있어서 웨이퍼(W)와 적재대(3)와의 사이의 임피던스가 작아진다. 따라서, 플라즈마 발생 영역으로부터 처리 용기(2)의 측벽 등을 향하는 전류로의 형성이 억제되므로, 플라즈마가 안정화되어, 안정된 플라즈마 처리를 행할 수 있다.
그리고, 적재대(3)의 표면을 조면화해서 파티클의 발생을 억제함과 함께, 적재대(3)의 표면을 조면화해서 웨이퍼(W)와의 접촉 면적을 작게 함으로써, 웨이퍼(W)의 자중에 의한 정지 마찰력을 증대시키고, 또한 웨이퍼(W)의 이면으로 돌아 들어가는 가스를 빠지기 쉽게 함으로써, 웨이퍼(W)를 미끄러지기 어렵게 한다. 그 때문에 적재대(3)의 표면 평균 표면 조도(Ra)는, 5㎛ 이상으로 하는 것이 바람직하다.
[다른 실시 형태]
또한, 다른 실시 형태에 따른 플라즈마 처리 장치로서, 제1 표면 처리인 제1 블라스트 처리에 이어, 적재대(3)의 표면을 향해서 제2 표면 처리로서, Ar 플라즈마를 표면에 조사하는 처리를 행한 적재대(3)를 사용해도 된다. 예를 들어 제1 블라스트 처리를 행하고, 순수에 의한 세정을 행한 후, 도 1에 도시하는 플라즈마 처리 장치의 적재대(3)의 위치에 설치한다. 계속해서 처리 용기(2) 내에 Ar 가스를 공급하고, 고주파 전원(51)으로부터 고주파 전력을 공급한다. 이에 의해 여기된 Ar 가스가 적재대(3)에 끌어당겨져서 충돌한다. 그 결과 도 2의 (c)에 도시하는 제2 블라스트 처리를 행한 적재대(3)의 표면과 마찬가지로, 제1 블라스트 처리에 의해 형성된 요철의 코너부를 Ar 플라즈마의 충돌에 의해 둥글게 할 수 있다. Ar 플라즈마에 의한 처리를 종료한 후, 예를 들어 적재대(3)를 제거하고, 최종 세정을 행한 후, 플라즈마 처리 장치에 다시 설치하도록 해도 된다. 이렇게 구성한 경우에도, 적재대(3)의 표면의 요철의 코너부를 둥글게 할 수 있기 때문에, 당해 적재대(3)를 플라즈마 처리 장치에 장착함으로써, 리액턴스 값에 대한 상부 전극측의 전류값 및 하부 전극측의 전류값의 파형에 있어서의 이상 파형의 발생을 억제할 수 있다.
또한 제1 블라스트 처리, 제2 블라스트 처리는, 적어도 적재대(3)에서의 웨이퍼(W)를 적재하는 적재면에 처리되어 있으면 된다. 마찬가지로 Ar 플라즈마에 의한 처리도 적재대(3)에서의 적재면에 행하여져 있으면, 원하는 효과를 얻을 수 있다.
또한 적재대(3)를 장기간 사용하면, 웨이퍼(W)와 적재대(3)와의 마찰에 의해 평균 표면 조도(Ra)가 낮아진다. 그 때문에 플라즈마 처리 장치로부터 적재대(3)를 제거하고, 적재대(3)의 표면에 알루미나의 블라스트 처리를 행하여, 적재대(3)의 평균 표면 조도(Ra)를 높이는 재생 처리를 행하는 경우가 있다. 이 경우에도 적재대(3)의 표면에 알루미나의 블라스트 처리를 행한 직후에는, 적재대(3)의 표면에 형성된 요철의 볼록부의 선단이나 오목부의 저부가 예리하기 때문에, 리액턴스 값에 대한 상부 전극측의 전류값 및 하부 전극측의 전류값의 파형에 이상 파형이 발생하기 쉽다. 그 때문에 재생 처리를 행하는 경우에도, 적재대(3)의 제조 공정과 마찬가지로, 적재대(3)의 표면에 알루미나의 미세 입자(100)를 예를 들어 에어 블라스트 장치에 의해 분사하는 제1 블라스트 처리 공정을 행한 후, 계속해서 순수에 의해 적재대(3)의 표면 세정 처리를 행한다. 그 후 적재대(3)의 전체 표면을 향해서 예를 들어 드라이아이스의 미세 입자(101)를 에어 블라스트 장치에 의해 분사하는 제2 블라스트 처리 공정을 행한다. 그 후 최종 세정을 행한 후, 플라즈마 처리 장치에 설치함으로써, 리액턴스 값에 대한 상부 전극측의 전류값 및 하부 전극측의 전류값의 파형에 있어서의 이상 파형의 발생을 억제할 수 있다.
[검증 시험 1]
적재대(3)의 평균 표면 조도(Ra) 및 웨이퍼(W)에 형성된 실리콘 산화막(실리콘층을 가열해서 산화한, 소위 열산화막)의 막 두께와 이상 파형의 발생률과의 관계를 조사하기 위해서 이하의 시험을 행하였다.
(샘플 1)
도 1에 도시하는 플라즈마 처리 장치에 있어서의 적재대(3)에 알루미나에 의한 제1 블라스트 처리를 행하여 평균 표면 조도(Ra)를 2㎛로 하였다. 또한 실리콘 산화막을 1000, 3000, 4000 및 10000Å의 두께로 성막한 웨이퍼(W)를 각 막 두께마다 6매 사용하여, 각 웨이퍼(W)를 적재대(3)에 적재하고, 실리콘 산화막의 막 두께마다 리액턴스 값을 -40Ω에서 +130Ω으로 변동시켰을 때의 리액턴스 값에 대한 상부 전극측의 전류값 및 하부 전극측의 전류값의 파형에 있어서의 이상 파형의 발생률을 측정하였다.
(샘플 2)
적재대(3)의 평균 표면 조도(Ra)를 9.3㎛로 설정하고, 실리콘 산화막을 1000 및 5500Å의 두께로 성막한 웨이퍼(W)를 사용한 것을 제외하고 샘플 1과 마찬가지로 행한 예를 샘플 2로 하였다.
(샘플 3)
적재대(3)의 평균 표면 조도(Ra)를 9.5㎛로 설정하고, 실리콘 산화막을 1000, 3000, 4000, 5500, 7500 및 10000Å의 두께로 성막한 웨이퍼(W)를 사용한 것을 제외하고 샘플 1과 마찬가지로 행한 예를 샘플 3으로 하였다.
(샘플 4)
적재대(3)의 평균 표면 조도(Ra)를 9.8㎛로 설정하고, 실리콘 산화막을 1000, 1500, 3000, 5500, 7500 및 10000Å의 두께로 성막한 웨이퍼(W)를 사용한 것을 제외하고 샘플 1과 마찬가지로 행한 예를 샘플 4로 하였다.
(샘플 5)
적재대(3)의 평균 표면 조도(Ra)를 10㎛로 설정하고, 실리콘 산화막을 1000, 3000 및 5500Å의 두께로 성막한 웨이퍼(W)를 사용한 것을 제외하고 샘플 1과 마찬가지로 행한 예를 샘플 5로 하였다.
(샘플 6)
적재대(3)의 평균 표면 조도(Ra)를 10.5㎛로 설정하고, 실리콘 산화막을 1000, 3000 및 5500Å의 두께로 성막한 웨이퍼(W)를 사용한 것을 제외하고 샘플 1과 마찬가지로 행한 예를 샘플 6으로 하였다.
(샘플 7)
적재대(3)의 평균 표면 조도(Ra)를 10.8㎛로 설정하고, 실리콘 산화막을 500, 750, 1000, 1200, 2000, 3000, 4000 및 10000Å의 두께로 성막한 웨이퍼(W)를 사용한 것을 제외하고 샘플 1과 마찬가지로 행한 예를 샘플 7로 하였다.
각 샘플에서의 웨이퍼(W)의 막 두께마다의 이상 파형의 발생률을 측정하고, 도 8에는, 횡축에 적재대(3)의 평균 표면 조도(Ra)를 좌표로 나타내고, 종축에 웨이퍼(W)에 형성한 실리콘 산화막의 막 두께를 좌표로 나타낸 등고선도이며, 각 샘플에서의 이상 파형의 발생률을 높이로 하고, 당해 샘플을 나타내는 좌표의 위치에 플롯해서 등고선도를 작성해서 나타내고 있다.
또한 각 샘플에 있어서, 측정을 행한 실리콘 산화막의 막 두께를 나타내는 좌표의 위치에 기호를 붙여서, 당해 샘플에서의 이상 파형의 발생률을 나타내고 있다. 기호 ○는 이상 파형의 발생률이 0％, △는, 이상 파형의 발생률이 1 내지 99％, ×는 이상 파형의 발생률이 100％이었던 것을 나타낸다.
도 8에 도시하는 바와 같이 평균 표면 조도(Ra)를 2㎛로 한 샘플 1에서는, 모든 웨이퍼(W)에 있어서 이상 파형은 발생하지 않았다. 평균 표면 조도(Ra)를 9.3㎛로 한 샘플 2에서 실리콘 산화막의 막 두께를 5500Å으로 했을 때 이상 파형의 발생이 나타났다. 또한 평균 표면 조도(Ra)를 9.5 내지 10㎛로 한 샘플 3 내지 5에서는, 실리콘 산화막의 막 두께를 5500㎛ 이상으로 했을 때 모든 웨이퍼(W)에서 이상 파형이 발생하고, 또한 평균 표면 조도(Ra)를 10.8㎛로 한 샘플 7에서는, 모든 웨이퍼(W)에서 이상 파형이 나타나고, 실리콘 산화막의 막 두께를 1000Å 이하로 한 경우에도 이상 파형이 나타났다.
이 결과에 의하면, 실리콘 산화막의 막 두께를 두껍게 할수록 이상 파형은 발생하기 쉬워진다고 할 수 있다. 또한 적재대(3)의 평균 표면 조도(Ra)를 크게 함으로써, 이상 파형은 발생하기 쉬워진다고 할 수 있다.
[실시예 1]
제1 블라스트 처리를 행한 후, 제2 블라스트 처리를 행하여, 평균 표면 조도(Ra)를 10㎛로 설정한 적재대(3)를 제작하였다. 실시예 1의 적재대(3)는, 4대 제작하여, 각각 실시예 1-1 내지 1-4로 하였다. 또한 제2 블라스트 처리를 행하지 않는 것을 제외하고, 실시예 1과 마찬가지로 처리한 적재대(3)를 제작해서 비교예 1로 하였다. 비교예 1의 적재대(3)는 3대 제작하여, 각각 비교예 1-1 내지 1-3으로 하였다.
실시예 1 및 비교예 1의 각각의 적재대(3)에 있어서 1000Å의 막 두께의 실리콘 산화막을 성막한 웨이퍼(W)와 3000Å의 막 두께의 실리콘 산화막을 성막한 웨이퍼(W)를 각각 6매 사용해서 이상 파형의 발생률을 측정하였다.
도 9, 10은 이 결과를 나타내고 각각 1000Å의 막 두께의 실리콘 산화막을 성막한 웨이퍼(W)와 3000Å의 막 두께의 실리콘 산화막을 성막한 웨이퍼(W)를 적재해서 측정했을 때의 실시예 1-1 내지 1-4 및 비교예 1-1 내지 1-3의 각 적재대(3)의 이상 파형의 발생률을 나타낸다. 실리콘 산화막의 막 두께가 1000Å, 3000Å 중 어느 웨이퍼(W)를 사용한 경우에도, 비교예 1-1 내지 1-3에서는, 대략 모든 웨이퍼(W)에 있어서 이상 파형이 검출되었다. 이에 반해 실시예 1-1 내지 1-4에서는, 모든 웨이퍼(W)에 있어서 이상 파형이 검출되지 않았다.
이 결과에 의하면, 제1 블라스트 처리를 행한 후, 제2 블라스트 처리를 행함으로써, 리액턴스 값에 대한 상부 전극측의 전류값 및 하부 전극측의 전류값의 파형에 있어서의 이상 파형의 발생을 억제할 수 있다고 할 수 있다.
[실시예 2]
실시예 2로서, 제1 블라스트 처리를 행한 후, 제2 블라스트 처리를 행하여, 표면의 Ra를 10㎛로 설정한 적재대(3)를 제작하였다. 또한 비교예 2로서, 제2 블라스트 처리를 행하지 않는 것을 제외하고, 실시예 2와 마찬가지로 처리한 적재대(3)를 제작하였다. 실시예 2 및 비교예 2에서의 적재대(3)의 표면 사진을 주사형 전자 현미경(SEM)에 의해 촬영하여, 표면의 콘트라스트 수치를 산출하고, 임의의 임계값 이상의 값을 나타내고 있는 영역을 국소적으로 높이가 높은 부위(볼록부의 선단부)로 하여, 그 면적을 측정하였다. 또한 콘트라스트의 수치가 임의의 임계값 미만의 값을 나타내고 있는 영역을 국소적으로 높이가 낮은 부위(오목부의 저부)로 하여, 그 면적을 측정하였다. 또한 실시예 2 및 비교예 2에서의 평균 표면 조도(Ra)의 값은, 각각 10.22㎛ 및 10.36㎛이며, 평균 표면 조도(Ra)는, 모두 10㎛보다 큰 것을 나타내고 있었다.
그 결과, 실시예 2에서는, 전체 면적에 대한 볼록부의 선단부의 면적의 비율은 10.9％이며, 오목부의 저부의 면적의 비율은 0.2％였다. 비교예 2에서는, 전체 면적에 대한 볼록부의 선단부의 면적의 비율은 11.1％이며, 오목부의 저부의 면적의 비율은 1.8％였다. 이 결과에 의하면, 실시예 2에서는, 비교예 2에 비해 볼록부의 선단부나 오목부의 저부가 되는 영역의 면적이 적어져 있는 것을 알 수 있다. 이것은 드라이아이스의 미세 입자(101)의 블라스트 처리에 의해, 코너부가 둥글게 되어, 볼록부의 선단부나 오목부의 저부가 적어졌기 때문이라고 추정된다.
2 : 처리 용기 3 : 적재대
5 : 가스 공급부 9 : 제어부
30, 50 : 전류계 35 : 리액턴스 조정부
51 : 고주파 전원 W : 웨이퍼

Claims (6)

  1. 상부 전극과의 사이에 공급되는 고주파 전력에 의해 플라즈마를 발생시키기 위한 하부 전극을 겸용하여, 플라즈마 처리되는 기판을 적재하기 위한 금속제의 적재대에 대하여 표면 처리하는 방법에 있어서,
    상기 기판이 적재되는 상기 적재대의 적재면에 비승화성 재료로 이루어지는 비승화성 블라스트재를 분사하는 제1 표면 처리와, 그 후 상기 적재대의 상기 적재면에, 여기된 아르곤 플라즈마를 충돌시키는 제2 표면 처리를 행하고,
    상기 제2 표면 처리를 행함에 의하여, 상기 적재대의 상기 적재면의 볼록부의 선단 면적 및 오목부의 저부 면적을 제2 표면 처리를 행하기 전보다 작아지게 하고, 상기 적재대의 상기 적재면과 상기 적재면에 대향하는 기판의 이면과의 사이의 임피던스가 제2 표면 처리를 행하기 전보다 감소하도록 하는 적재대의 표면 처리 방법.
  2. 제1항에 있어서,
    상기 적재대의 적재면의 평균 표면 조도(Ra)는 5㎛ 이상인, 적재대의 표면 처리 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020190047530A 2016-01-15 2019-04-23 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치 Active KR102484512B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-006429 2016-01-15
JP2016006429A JP2017126717A (ja) 2016-01-15 2016-01-15 載置台の表面処理方法、載置台及びプラズマ処理装置
KR1020170001786A KR20170085960A (ko) 2016-01-15 2017-01-05 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170001786A Division KR20170085960A (ko) 2016-01-15 2017-01-05 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치

Publications (2)

Publication Number Publication Date
KR20190044608A KR20190044608A (ko) 2019-04-30
KR102484512B1 true KR102484512B1 (ko) 2023-01-05

Family

ID=59313587

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170001786A Ceased KR20170085960A (ko) 2016-01-15 2017-01-05 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치
KR1020190047530A Active KR102484512B1 (ko) 2016-01-15 2019-04-23 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170001786A Ceased KR20170085960A (ko) 2016-01-15 2017-01-05 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US10738374B2 (ko)
JP (1) JP2017126717A (ko)
KR (2) KR20170085960A (ko)
TW (1) TWI722089B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597740B2 (ja) * 2017-08-30 2019-10-30 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7616898B2 (ja) * 2021-02-17 2025-01-17 東京エレクトロン株式会社 膜厚測定装置、成膜システム及び膜厚測定方法
TWI861915B (zh) * 2023-05-31 2024-11-11 馗鼎奈米科技股份有限公司 大氣電漿圖案化方法及大氣電漿圖案化設備

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356244A (ja) * 2003-05-28 2004-12-16 Hitachi Industries Co Ltd 平坦化方法及び装置
JP2009255277A (ja) * 2008-03-19 2009-11-05 Tokyo Electron Ltd 表面処理方法、シャワーヘッド部、処理容器及びこれらを用いた処理装置
JP4864757B2 (ja) 2007-02-14 2012-02-01 東京エレクトロン株式会社 基板載置台及びその表面処理方法
JP2013182996A (ja) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp ドライエッチング装置及びドライエッチング方法
WO2015061035A1 (en) * 2013-10-22 2015-04-30 Tosoh Smd, Inc. Optimized textured surfaces and methods of optimizing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160229B2 (ja) * 1997-06-06 2001-04-25 日本エー・エス・エム株式会社 プラズマｃｖｄ装置用サセプタ及びその製造方法
US5998755A (en) * 1997-12-19 1999-12-07 United Technologies Corporation Tooling assembly for positioning airfoils of a rotary machine
JP2002115068A (ja) * 2000-10-11 2002-04-19 Applied Materials Inc シャワーヘッド、基板処理装置および基板製造方法
JP4094262B2 (ja) * 2001-09-13 2008-06-04 住友大阪セメント株式会社 吸着固定装置及びその製造方法
CN100517612C (zh) * 2003-04-02 2009-07-22 株式会社上睦可 半导体晶片用热处理夹具
CN100440452C (zh) * 2004-07-20 2008-12-03 夏普株式会社 等离子体处理装置
US20060065634A1 (en) * 2004-09-17 2006-03-30 Van Den Berg Jannes R Low temperature susceptor cleaning
US20100304083A1 (en) * 2006-12-22 2010-12-02 Taisei Plas Co., Ltd. Composite of metal and resin and method for manufacturing the same
JP5560595B2 (ja) * 2009-06-18 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP5612300B2 (ja) * 2009-12-01 2014-10-22 東京エレクトロン株式会社 基板載置台、その製造方法及び基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356244A (ja) * 2003-05-28 2004-12-16 Hitachi Industries Co Ltd 平坦化方法及び装置
JP4864757B2 (ja) 2007-02-14 2012-02-01 東京エレクトロン株式会社 基板載置台及びその表面処理方法
JP2009255277A (ja) * 2008-03-19 2009-11-05 Tokyo Electron Ltd 表面処理方法、シャワーヘッド部、処理容器及びこれらを用いた処理装置
JP2013182996A (ja) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp ドライエッチング装置及びドライエッチング方法
WO2015061035A1 (en) * 2013-10-22 2015-04-30 Tosoh Smd, Inc. Optimized textured surfaces and methods of optimizing

Also Published As

Publication number Publication date
JP2017126717A (ja) 2017-07-20
TW201735157A (zh) 2017-10-01
US20170204505A1 (en) 2017-07-20
KR20170085960A (ko) 2017-07-25
TWI722089B (zh) 2021-03-21
KR20190044608A (ko) 2019-04-30
US10738374B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
KR100607790B1 (ko) 텍스처링된 내부 표면을 구비한 처리 챔버 부품 및 이의 제조 방법
KR102484512B1 (ko) 적재대의 표면 처리 방법, 적재대 및 플라즈마 처리 장치
US9922824B2 (en) Method of forming silicon film
KR20120109389A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
TWI853856B (zh) 控制方法及電漿處理裝置
CN100561679C (zh) 等离子体蚀刻装置和等离子体蚀刻方法
JP6723659B2 (ja) プラズマ処理方法及びプラズマ処理装置
US9087676B2 (en) Plasma processing method and plasma processing apparatus
JP5800969B1 (ja) 基板処理装置、半導体装置の製造方法、プログラム、記録媒体
JP7018801B2 (ja) プラズマ処理装置、及び被処理体の搬送方法
US20090317565A1 (en) Plasma cvd equipment
US11414742B2 (en) Substrate processing apparatus, substrate processing method, and storage medium
JP4283366B2 (ja) プラズマ処理装置
TW507015B (en) In-situ, preclean of wafers prior to a chemical vapor deposition titanium deposition step
US20060099444A1 (en) Ceramic sprayed member-cleaning method, program for implementing the method, storage medium storing the program, and ceramic sprayed member
CN109952636B (zh) 等离子体点燃抑制
CN111435636A (zh) 处理方法和等离子体处理装置
JP5704192B2 (ja) プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
JP2016207788A (ja) 上部電極の表面処理方法、プラズマ処理装置及び上部電極
JP2021090025A (ja) 基板処理方法及び基板処理装置
KR102614910B1 (ko) 가스 도입 구조, 처리 장치 및 처리 방법
JP2022058790A (ja) プラズマ処理装置、及び被処理体の搬送方法
JP2007103959A (ja) 半導体装置の製造方法及び基板処理装置
JP2004296753A (ja) プラズマ露出部品及びその表面処理方法並びにプラズマ処理装置
JP4107167B2 (ja) ドライエッチング装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PE0801 Dismissal of amendment

St.27 status event code: A-2-2-P10-P12-nap-PE0801

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601