[go: up one dir, main page]

KR102482983B1 - 표시 패널 및 표시 장치 - Google Patents

표시 패널 및 표시 장치 Download PDF

Info

Publication number
KR102482983B1
KR102482983B1 KR1020180090529A KR20180090529A KR102482983B1 KR 102482983 B1 KR102482983 B1 KR 102482983B1 KR 1020180090529 A KR1020180090529 A KR 1020180090529A KR 20180090529 A KR20180090529 A KR 20180090529A KR 102482983 B1 KR102482983 B1 KR 102482983B1
Authority
KR
South Korea
Prior art keywords
sub
pixel
scan
time
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180090529A
Other languages
English (en)
Other versions
KR20200015870A (ko
Inventor
양진욱
김순동
윤창노
최은경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180090529A priority Critical patent/KR102482983B1/ko
Priority to CN201980049481.6A priority patent/CN112470209B/zh
Priority to US17/256,238 priority patent/US11574578B2/en
Priority to EP19845547.9A priority patent/EP3832631B1/en
Priority to PCT/KR2019/007841 priority patent/WO2020027443A1/ko
Publication of KR20200015870A publication Critical patent/KR20200015870A/ko
Application granted granted Critical
Publication of KR102482983B1 publication Critical patent/KR102482983B1/ko
Priority to US18/106,418 priority patent/US12183240B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 패널은 제1 스캔 라인에 연결되고 제1 내지 제N 서브-픽셀 컬럼들(N은 2 이상의 짝수)에 배치된 서브-픽셀들을 포함하는 제1 픽셀 그룹, 제1 스캔 라인에 연결되고 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제2 픽셀 그룹, 제1 스캔 라인에 인접한 제2 스캔 라인에 연결되고 제1 내지 제N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제3 픽셀 그룹, 및 제2 스캔 라인에 연결되고 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제4 픽셀 그룹을 포함한다. 제1 스캔 라인이 구동되는 제1 스캔 온 시간 동안, 제1 픽셀 그룹 및 제2 픽셀 그룹이 순차적으로 구동되고, 제2 스캔 라인이 구동되는 제2 스캔 온 시간의 제1 일부 동안 제3 픽셀 그룹의 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 제4 픽셀 그룹의 서브-픽셀들 중 1개의 서브-픽셀이 구동되고, 제2 스캔 온 시간의 제2 일부 동안 제4 픽셀 그룹의 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 제3 픽셀 그룹의 서브-픽셀들 중 1개의 서브-픽셀이 구동된다.

Description

표시 패널 및 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치의 해상도가 증가함에 따라, 상기 표시 장치에 포함된 데이터 드라이버의 소스 채널의 수가 증가되고, 이에 따라 제조 비용이 상승하게 된다. 이러한 제조 비용을 감소시키도록, 데이터 드라이버의 각 소스 채널이 2 이상의 서브-픽셀 컬럼을 구동하는 디멀티플렉서(또는 디먹스) 구동 방식이 개발되었다. 이러한 디먹스 구동 방식이 채용된 표시 장치에서는, 각 소스 채널이 시분할 방식으로 2 이상의 서브-픽셀 컬럼을 구동하므로, 각 서브-픽셀에 포함된 구동 트랜지스터의 문턱 전압을 보상하는 문턱 전압 보상 시간이 충분히 확보되지 않을 수 있다.
이러한 충분한 문턱 전압 보상 시간이 확보되지 않는 문제를 해결하도록, 각 서브-픽셀마다 두 개의 데이터 라인들을 구비하는 구조가 개발되었다. 이러한 구조의 표시 장치에서는, 다음 로우의 서브-픽셀에 데이터 전압이 인가될 때 현재 로우의 서브-픽셀에 연결된 데이터 라인의 전압이 변경되지 않을 수 있고, 이에 따라 1 수평 시간(1H)의 충분한 문턱 전압 보상 시간이 확보될 수 있다. 그러나, 이러한 구조에서는 인접한 서브-픽셀 컬럼들 사이에 두 개의 데이터 라인들이 배치되어야 하므로, 상기 두 개의 데이터 라인들 사이에 커플링이 발생될 수 있는 문제가 있다. 한편, 이러한 커플링을 방지하도록, 인접한 서브-픽셀 컬럼들 사이의 두 개의 데이터 라인들을 동시에 구동하는 구동 방법을 고려할 수 있으나, 이 경우, 데이터 드라이버에 더미 소스 채널이 구비되어야 하는 문제가 있다.
본 발명의 일 목적은 더미 소스 채널 없이 데이터 라인들간의 커플링을 방지할 수 있는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 더미 소스 채널 없이 데이터 라인들간의 커플링을 방지할 수 있는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널은, 제1 스캔 라인에 연결되고 제1 내지 제N 서브-픽셀 컬럼들(N은 2 이상의 짝수)에 배치된 서브-픽셀들을 포함하는 제1 픽셀 그룹, 상기 제1 스캔 라인에 연결되고 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제2 픽셀 그룹, 상기 제1 스캔 라인에 인접한 제2 스캔 라인에 연결되고, 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제3 픽셀 그룹, 및 상기 제2 스캔 라인에 연결되고, 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제4 픽셀 그룹을 포함한다. 상기 제1 스캔 라인이 구동되는 제1 스캔 온 시간 동안, 상기 제1 픽셀 그룹 및 상기 제2 픽셀 그룹이 순차적으로 구동된다. 상기 제2 스캔 라인이 구동되는 제2 스캔 온 시간의 제1 일부 동안 상기 제3 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간의 제2 일부 동안 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제3 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀이 구동된다.
일 실시예에서, 상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 상기 제1 픽셀 그룹의 상기 서브-픽셀들이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 상기 제2 픽셀 그룹의 상기 서브-픽셀들이 구동되고, 상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제1 내지 제N-1 서브-픽셀 컬럼들에 배치된 상기 제3 픽셀 그룹의 상기 N-1개의 서브-픽셀들 및 상기 제2N 서브-픽셀 컬럼에 배치된 상기 제4 픽셀 그룹의 상기 1개의 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제N+1 내지 제2N-1 서브-픽셀 컬럼들에 배치된 상기 제4 픽셀 그룹의 상기 N-1개의 서브-픽셀들 및 상기 제N 서브-픽셀 컬럼에 배치된 상기 제3 픽셀 그룹의 상기 1개의 서브-픽셀이 구동될 수 있다.
일 실시예에서, 상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 상기 제1 픽셀 그룹의 상기 서브-픽셀들이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 상기 제2 픽셀 그룹의 상기 서브-픽셀들이 구동되고, 상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제2 내지 제N 서브-픽셀 컬럼들에 배치된 상기 제3 픽셀 그룹의 상기 N-1개의 서브-픽셀들 및 상기 제N+1 서브-픽셀 컬럼에 배치된 상기 제4 픽셀 그룹의 상기 1개의 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제N+2 내지 제2N 서브-픽셀 컬럼들에 배치된 상기 제4 픽셀 그룹의 상기 N-1개의 서브-픽셀들 및 상기 제1 서브-픽셀 컬럼에 배치된 상기 제3 픽셀 그룹의 상기 1개의 서브-픽셀이 구동될 수 있다.
일 실시예에서, 상기 표시 패널은 각 서브-픽셀 컬럼마다 두 개씩 배치된 복수의 데이터 라인들을 더 포함할 수 있다.
일 실시예에서, 상기 표시 패널은 상기 제1 내지 제2N 서브-픽셀 컬럼들의 좌측에 각각 배치된 제1 내지 제2N 좌측 데이터 라인들, 및 상기 제1 내지 제2N 서브-픽셀 컬럼들의 우측에 각각 배치된 제1 내지 제2N 우측 데이터 라인들을 더 포함할 수 있다.
일 실시예에서, 상기 제1 스캔 라인에 연결된 상기 제1 픽셀 그룹 및 상기 제2 픽셀 그룹의 상기 서브-픽셀들 중 홀수 번째 서브-픽셀들은 상기 제1 내지 제2N 우측 데이터 라인들 중 홀수 번째 우측 데이터 라인들에 연결되고, 상기 제1 스캔 라인에 연결된 상기 제1 픽셀 그룹 및 상기 제2 픽셀 그룹의 상기 서브-픽셀들 중 짝수 번째 서브-픽셀들은 상기 제1 내지 제2N 좌측 데이터 라인들 중 짝수 번째 좌측 데이터 라인들에 연결되며, 상기 제2 스캔 라인에 연결된 상기 제3 픽셀 그룹 및 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 홀수 번째 서브-픽셀들은 상기 제1 내지 제2N 좌측 데이터 라인들 중 홀수 번째 좌측 데이터 라인들에 연결되고, 상기 제2 스캔 라인에 연결된 상기 제3 픽셀 그룹 및 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 짝수 번째 서브-픽셀들은 상기 제1 내지 제2N 우측 데이터 라인들 중 짝수 번째 우측 데이터 라인들에 연결될 수 있다.
일 실시예에서, 상기 표시 패널은 N개의 소스 채널들을 상기 제1 내지 제2N 좌측 데이터 라인들 및 상기 제1 내지 제2N 우측 데이터 라인들 중 선택된 N개의 데이터 라인들에 연결하는 디멀티플렉서 회로를 더 포함할 수 있다.
일 실시예에서, 상기 디멀티플렉서 회로는, 제1 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제1 내지 제N 좌측 데이터 라인들 중 상기 짝수 번째 좌측 데이터 라인들 및 상기 제1 내지 제N 우측 데이터 라인들 중 상기 홀수 번째 우측 데이터 라인들에 연결하는 제1 디먹스 스위치들, 제2 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제N+1 내지 제2N 좌측 데이터 라인들 중 상기 짝수 번째 좌측 데이터 라인들 및 상기 제N+1 내지 제2N 우측 데이터 라인들 중 상기 홀수 번째 우측 데이터 라인들에 연결하는 제2 디먹스 스위치들, 제3 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제1 내지 제N-1, 및 제2N 좌측 데이터 라인들 중 상기 홀수 번째 좌측 데이터 라인들, 상기 제1 내지 제N-1, 및 제2N 우측 데이터 라인들 중 상기 짝수 번째 우측 데이터 라인들에 연결하는 제3 디먹스 스위치들, 및 제4 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제N 내지 제2N-1 좌측 데이터 라인들 중 상기 홀수 번째 좌측 데이터 라인들 및 상기 제N 내지 제2N-1 우측 데이터 라인들 중 상기 짝수 번째 우측 데이터 라인들에 연결하는 제4 디먹스 스위치들을 포함할 수 있다.
일 실시예에서, 상기 디멀티플렉서 회로는, 제1 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제1 내지 제N 좌측 데이터 라인들 중 상기 짝수 번째 좌측 데이터 라인들 및 상기 제1 내지 제N 우측 데이터 라인들 중 상기 홀수 번째 우측 데이터 라인들에 연결하는 제1 디먹스 스위치들, 제2 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제N+1 내지 제2N 좌측 데이터 라인들 중 상기 짝수 번째 좌측 데이터 라인들 및 상기 제N+1 내지 제2N 우측 데이터 라인들 중 상기 홀수 번째 우측 데이터 라인들에 연결하는 제2 디먹스 스위치들, 제3 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제2 내지 제N+1 좌측 데이터 라인들 중 상기 홀수 번째 좌측 데이터 라인들 및 상기 제2 내지 제N+1 우측 데이터 라인들 중 상기 짝수 번째 우측 데이터 라인들에 연결하는 제3 디먹스 스위치들, 및 제4 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제1, 및 제N+2 내지 제2N 좌측 데이터 라인들 중 상기 홀수 번째 좌측 데이터 라인들 및 상기 제1, 및 제N+2 내지 제2N 우측 데이터 라인들 중 상기 짝수 번째 우측 데이터 라인들에 연결하는 제4 디먹스 스위치들을 포함할 수 있다.
일 실시예에서, 상기 N은 4이고, 상기 제1 픽셀 그룹은 상기 제1 내지 제4 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀, 제1 G 서브-픽셀, 제1 B 서브-픽셀 및 제1 G' 서브-픽셀을 포함하고, 상기 제2 픽셀 그룹은 상기 제5 내지 제8 서브-픽셀 컬럼들에 각각 배치된 제2 R 서브-픽셀, 제2 G 서브-픽셀, 제2 B 서브-픽셀 및 제2 G' 서브-픽셀을 포함하고, 상기 제3 픽셀 그룹은 상기 제1 내지 제4 서브-픽셀 컬럼들에 각각 배치된 제3 B 서브-픽셀, 제3 G' 서브-픽셀, 제3 R 서브-픽셀 및 제3 G 서브-픽셀을 포함하고, 상기 제4 픽셀 그룹은 상기 제5 내지 제8 서브-픽셀 컬럼들에 각각 배치된 제4 B 서브-픽셀, 제4 G' 서브-픽셀, 제4 R 서브-픽셀 및 제4 G 서브-픽셀을 포함할 수 있다.
일 실시예에서, 상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀, 상기 제1 G 서브-픽셀, 상기 제1 B 서브-픽셀 및 상기 제1 G' 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제2 R 서브-픽셀, 상기 제2 G 서브-픽셀, 상기 제2 B 서브-픽셀 및 상기 제2 G' 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제3 B 서브-픽셀, 상기 제3 G' 서브-픽셀, 상기 제3 R 서브-픽셀 및 상기 제4 G 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제3 G 서브-픽셀, 상기 제4 B 서브-픽셀, 상기 제4 G' 서브-픽셀 및 상기 제4 R 서브-픽셀이 구동될 수 있다.
일 실시예에서, 상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀, 상기 제1 G 서브-픽셀, 상기 제1 B 서브-픽셀 및 상기 제1 G' 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제2 R 서브-픽셀, 상기 제2 G 서브-픽셀, 상기 제2 B 서브-픽셀 및 상기 제2 G' 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제3 G' 서브-픽셀, 상기 제3 R 서브-픽셀, 상기 제3 G 서브-픽셀 및 상기 제4 B 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제3 B 서브-픽셀, 상기 제4 G' 서브-픽셀, 상기 제4 R 서브-픽셀 및 상기 제4 G 서브-픽셀이 구동될 수 있다.
일 실시예에서, 상기 N은 2이고, 상기 제1 픽셀 그룹은 상기 제1 및 제2 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀 및 제1 G 서브-픽셀을 포함하고, 상기 제2 픽셀 그룹은 상기 제3 및 제4 서브-픽셀 컬럼들에 각각 배치된 제1 B 서브-픽셀 및 제1 G' 서브-픽셀을 포함하고, 상기 제3 픽셀 그룹은 상기 제1 및 제2 서브-픽셀 컬럼들에 각각 배치된 제2 B 서브-픽셀 및 제2 G' 서브-픽셀을 포함하고, 상기 제4 픽셀 그룹은 상기 제3 및 제4 서브-픽셀 컬럼들에 각각 배치된 제2 R 서브-픽셀 및 제2 G 서브-픽셀을 포함할 수 있다.
일 실시예에서, 상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀 및 상기 제1 G 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제1 B 서브-픽셀 및 상기 제1 G' 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제2 B 서브-픽셀 및 상기 제2 G 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제2 G' 서브-픽셀 및 상기 제2 R 서브-픽셀이 구동될 수 있다.
일 실시예에서, 상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀 및 상기 제1 G 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제1 B 서브-픽셀 및 상기 제1 G' 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제2 G' 서브-픽셀 및 상기 제2 R 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제2 B 서브-픽셀 및 상기 제2 G 서브-픽셀이 구동될 수 있다.
일 실시예에서, 상기 N은 6이고, 상기 제1 픽셀 그룹은 상기 제1 내지 제6 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀, 제1 G 서브-픽셀, 제1 B 서브-픽셀, 제2 R 서브-픽셀, 제2 G 서브-픽셀 및 제2 B 서브-픽셀을 포함하고, 상기 제2 픽셀 그룹은 상기 제7 내지 제12 서브-픽셀 컬럼들에 각각 배치된 제3 R 서브-픽셀, 제3 G 서브-픽셀, 제3 B 서브-픽셀, 제4 R 서브-픽셀, 제4 G 서브-픽셀 및 제4 B 서브-픽셀을 포함하고, 상기 제3 픽셀 그룹은 상기 제1 내지 제6 서브-픽셀 컬럼들에 각각 배치된 제5 R 서브-픽셀, 제5 G 서브-픽셀, 제5 B 서브-픽셀, 제6 R 서브-픽셀, 제6 G 서브-픽셀 및 제6 B 서브-픽셀을 포함하고, 상기 제4 픽셀 그룹은 상기 제7 내지 제12 서브-픽셀 컬럼들에 각각 배치된 제7 R 서브-픽셀, 제7 G 서브-픽셀, 제7 B 서브-픽셀, 제8 R 서브-픽셀, 제8 G 서브-픽셀 및 제8 B 서브-픽셀을 포함할 수 있다.
일 실시예에서, 상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀, 상기 제1 G 서브-픽셀, 상기 제1 B 서브-픽셀, 상기 제2 R 서브-픽셀, 상기 제2 G 서브-픽셀 및 상기 제2 B 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제3 R 서브-픽셀, 상기 제3 G 서브-픽셀, 상기 제3 B 서브-픽셀, 상기 제4 R 서브-픽셀, 상기 제4 G 서브-픽셀 및 상기 제4 B 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제5 R 서브-픽셀, 상기 제5 G 서브-픽셀, 상기 제5 B 서브-픽셀, 상기 제6 R 서브-픽셀, 상기 제6 G 서브-픽셀 및 상기 제8 B 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제6 B 서브-픽셀, 상기 제7 R 서브-픽셀, 상기 제7 G 서브-픽셀, 상기 제7 B 서브-픽셀, 상기 제8 R 서브-픽셀 및 상기 제8 G 서브-픽셀이 구동될 수 있다.
일 실시예에서, 상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀, 상기 제1 G 서브-픽셀, 상기 제1 B 서브-픽셀, 상기 제2 R 서브-픽셀, 상기 제2 G 서브-픽셀 및 상기 제2 B 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제3 R 서브-픽셀, 상기 제3 G 서브-픽셀, 상기 제3 B 서브-픽셀, 상기 제4 R 서브-픽셀, 상기 제4 G 서브-픽셀 및 상기 제4 B 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제5 G 서브-픽셀, 상기 제5 B 서브-픽셀, 상기 제6 R 서브-픽셀, 상기 제6 G 서브-픽셀, 상기 제6 B 서브-픽셀 및 상기 제7 R 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안, 상기 제5 R 서브-픽셀, 상기 제7 G 서브-픽셀, 상기 제7 B 서브-픽셀, 상기 제8 R 서브-픽셀, 상기 제8 G 서브-픽셀 및 상기 제8 B 서브-픽셀이 구동될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널은 제1 스캔 라인에 연결되고 각각이 연속된 N개의 서브-픽셀 컬럼들(N은 2 이상의 짝수)에 배치된 서브-픽셀들을 포함하는 M개의 제1 픽셀 그룹들(M은 2 이상의 자연수), 및 상기 제1 스캔 라인에 인접한 제2 스캔 라인에 연결되고, 각각이 상기 연속된 N개의 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 M개의 제2 픽셀 그룹들을 포함한다. 상기 제1 스캔 라인이 구동되는 제1 스캔 온 시간 동안, 상기 제1 픽셀 그룹들이 순차적으로 구동된다. 상기 제2 스캔 라인이 구동되는 제2 스캔 온 시간은 M개의 서브-스캔 온 시간들로 구분되고, 각 서브-스캔 온 시간 동안 상기 제2 픽셀 그룹들 중 상응하는 하나의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제2 픽셀 그룹들 중 다른 하나의 상기 서브-픽셀들 중 1개의 서브-픽셀이 구동된다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 제1 스캔 라인에 연결되고 제1 내지 제N 서브-픽셀 컬럼들(N은 2 이상의 짝수)에 배치된 서브-픽셀들을 포함하는 제1 픽셀 그룹, 상기 제1 스캔 라인에 연결되고 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제2 픽셀 그룹, 상기 제1 스캔 라인에 인접한 제2 스캔 라인에 연결되고 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제3 픽셀 그룹, 및 상기 제2 스캔 라인에 연결되고 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제4 픽셀 그룹을 포함하는 표시 패널, 상기 제1 및 제2 스캔 라인들을 구동하는 스캔 드라이버, 상기 제1 내지 제4 픽셀 그룹들에 데이터 전압들을 인가하여 상기 제1 내지 제4 픽셀 그룹을 구동하는 데이터 드라이버, 및 상기 스캔 드라이버 및 상기 데이터 드라이버를 제어하는 컨트롤러를 포함한다. 상기 데이터 드라이버는 상기 제1 스캔 라인이 구동되는 제1 스캔 온 시간 동안 상기 제1 픽셀 그룹 및 상기 제2 픽셀 그룹을 순차적으로 구동한다. 상기 데이터 드라이버는 상기 제2 스캔 라인이 구동되는 제2 스캔 온 시간의 제1 일부 동안 상기 제3 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀을 구동하고, 상기 제2 스캔 온 시간의 제2 일부 동안 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제3 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀을 구동한다.
일 실시예에서, 상기 표시 패널은 RGBG' 픽셀 구조를 가지고, 상기 컨트롤러는, RGB 데이터를 RGBG' 데이터로 변환하는 데이터 변환기, 및 상기 제3 픽셀 그룹 및 상기 제4 픽셀 그룹에 대한 상기 RGBG' 데이터를 리맵핑하는 데이터 리맵퍼를 포함할 수 있다.
일 실시예에서, 상기 데이터 리맵퍼는 상기 RGBG' 데이터 중 상기 제3 픽셀 그룹의 상기 1개의 서브-픽셀에 대한 데이터와 상기 제4 픽셀 그룹의 상기 1개의 서브-픽셀에 대한 데이터를 교환(swap)할 수 있다.
일 실시예에서, 상기 표시 패널은, 각 서브-픽셀 컬럼마다 두 개씩 배치된 복수의 데이터 라인들을 더 포함할 수 있다.
일 실시예에서, 상기 표시 패널은, 상기 컨트롤러로부터 제공된 복수의 디먹스 제어 신호들에 응답하여 N개의 소스 채널들을 상기 복수의 데이터 라인들 중 선택된 N개의 데이터 라인들에 연결하는 디멀티플렉서 회로를 더 포함할 수 있다.
본 발명의 실시예들에 따른 표시 패널 및 표시 장치는 제1 스캔 라인에 연결된 제1 및 제2 픽셀 그룹들 및 제2 스캔 라인에 연결된 제3 및 제4 픽셀 그룹들을 포함하고, 제1 스캔 온 시간 동안 상기 제1 및 제2 픽셀 그룹들이 순차적으로 구동되고, 제2 스캔 온 시간의 제1 일부 동안 상기 제3 픽셀 그룹의 N-1개의 서브-픽셀들과 상기 제4 픽셀 그룹의 1개의 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간의 제2 일부 동안 상기 제4 픽셀 그룹의 N-1개의 서브-픽셀들과 상기 제3 픽셀 그룹의 1개의 서브-픽셀이 구동된다. 이에 따라, 더미 소스 채널 없이 데이터 라인들 사이의 커플링이 방지될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 디먹스 구동 방식이 채용되고, 각 서브-픽셀 컬럼마다 두 개의 데이터 라인들을 포함하는 표시 패널의 일 예를 나타내는 도면이다.
도 3a 및 도 3b는 데이터 라인들 사이의 커플링을 방지하도록 서브-픽셀 쉬프트가 채용된 표시 패널의 일 예를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 나타내는 도면이다.
도 5는 도 4의 표시 패널의 동작을 설명하기 위한 타이밍도이다.
도 6은 도 4의 표시 패널에 제공되는 영상 데이터에 대한 리맵핑 동작을 설명하기 위한 도면이다.
도 7a 내지 도 7d는 제1 내지 제4 서브-스캔 온 시간들 동안의 도 4의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 9는 도 8의 표시 패널의 동작을 설명하기 위한 타이밍도이다.
도 10은 도 8의 표시 패널에 제공되는 영상 데이터에 대한 리맵핑 동작을 설명하기 위한 도면이다.
도 11a 내지 도 11d는 제1 내지 제4 서브-스캔 온 시간들 동안의 도 8의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 13a 내지 도 13d는 제1 내지 제4 서브-스캔 온 시간들 동안의 도 12의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 15a 내지 도 15d는 제1 내지 제4 서브-스캔 온 시간들 동안의 도 14의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 17은 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 18은 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 19는 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 20은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 복수의 서브-픽셀들(SP11 내지 SPLK)을 포함하는 표시 패널(110), 복수의 서브-픽셀들(SP11 내지 SPLK)에 스캔 신호들을 인가하는 스캔 드라이버(130), 복수의 서브-픽셀들(SP11 내지 SPLK)에 데이터 전압들을 인가하여 복수의 서브-픽셀들(SP11 내지 SPLK)을 구동하는 데이터 드라이버(150), 스캔 드라이버(130) 및 데이터 드라이버(150)를 제어하는 컨트롤러(170)(예를 들어, 타이밍 컨트롤러)를 포함한다.
표시 패널(110)은 복수의 데이터 라인들(LDL1 내지 LDLK, 및 RDL1 내지 RDLK), 복수의 스캔 라인들(SL1 내지 SLL), 및 복수의 데이터 라인들(LDL1 내지 LDLK, 및 RDL1 내지 RDLK) 및 복수의 스캔 라인들(SL1 내지 SLL)에 연결된 복수의 서브-픽셀들(SP11 내지 SPLK)을 포함할 수 있다. 일 실시예에서, 각 서브-픽셀(SP11 내지 SPLK)은 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 포함하고, 표시 패널(110)은 OLED 표시 패널일 수 있다. 또한, 각 서브-픽셀(SP11 내지 SPLK)은 OLED에 구동 전류를 제공하는 구동 트랜지스터를 포함하고, 문턱 전압 보상 시간 동안 상기 구동 트랜지스터의 문턱 전압을 보상하는 문턱 전압 보상 동작을 수행할 수 있다.
일 실시예에서, 복수의 데이터 라인들(LDL1 내지 LDLK, 및 RDL1 내지 RDLK)은 각 서브-픽셀 컬럼(SPC1, SPCK)마다 두 개씩 배치될 수 있다. 즉, 표시 패널(110)은 K개(K는 2 이상의 자연수)의 서브-픽셀 컬럼들(SPC1 내지 SPCK)을 포함하고, 2K개의 데이터 드라인들(LDL1 내지 LDLK, 및 RDL1 내지 RDLK)을 포함할 수 있다. 예를 들어, 표시 패널(110)은, 도 1에 도시된 바와 같이, K개의 서브-픽셀 컬럼들(SPC1 내지 SPCK)의 좌측에 각각 배치된 제1 내지 제K 좌측 데이터 라인들(LDL1, LDL2, LDL3, LDL4 및 LDLK), 및 K개의 서브-픽셀 컬럼들(SPC1 내지 SPCK)의 우측에 각각 배치된 제1 내지 제K 우측 데이터 라인들(RDL1, RDL2, RDL3, RDL4 및 RDLK)을 더 포함할 수 있다.
또한, 서브-픽셀들(SP11 내지 SPLK)은 서브-픽셀 컬럼 방향을 따라 및 서브-픽셀 로우 방향을 따라 좌측 데이터 라인들(LDL1, LDL2, LDL3, LDL4 및 LDLK) 및 우측 데이터 라인들(RDL1, RDL2, RDL3, RDL4 및 RDLK)에 교번하여 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 홀수 번째 스캔 라인(예를 들어, 제1 스캔 라인(SL1))에 연결된 서브-픽셀들(예를 들어, SP11 내지 SP1K) 중 홀수 번째 서브-픽셀들(예를 들어, SP11, SP13)은 제1 내지 제K 우측 데이터 라인들(RDL1, RDL2, RDL3, RDL4 및 RDLK) 중 홀수 번째 우측 데이터 라인들(RDL1, RDL3)에 연결되고, 홀수 번째 스캔 라인(예를 들어, 제1 스캔 라인(SL1))에 연결된 서브-픽셀들(예를 들어, SP11 내지 SP1K) 중 짝수 번째 서브-픽셀들(예를 들어, SP12, SP14, SP1K)은 제1 내지 제K 좌측 데이터 라인들(LDL1, LDL2, LDL3, LDL4 및 LDLK) 중 짝수 번째 좌측 데이터 라인들(LDL2, LDL4, LDLK)에 연결되며, 짝수 번째 스캔 라인(예를 들어, 제2 스캔 라인(SL2) 또는 제L 스캔 라인(SLL))에 연결된 서브-픽셀들(예를 들어, SP21 내지 SP2K 또는 SPL1 내지 SPLK) 중 홀수 번째 서브-픽셀들(예를 들어, SP21, SP23, SPL1, SPL3)은 제1 내지 제K 좌측 데이터 라인들(LDL1, LDL2, LDL3, LDL4 및 LDLK) 중 홀수 번째 좌측 데이터 라인들(LDL1, LDL3)에 연결되고, 짝수 번째 스캔 라인(예를 들어, 제2 스캔 라인(SL2) 또는 제L 스캔 라인(SLL))에 연결된 서브-픽셀들(예를 들어, SP21 내지 SP2K 또는 SPL1 내지 SPLK) 중 짝수 번째 서브-픽셀들(예를 들어, SP22, SP24, SP2K, SPL2, SPL4, SPLK)은 제1 내지 제K 우측 데이터 라인들(RDL1, RDL2, RDL3, RDL4 및 RDLK) 중 짝수 번째 우측 데이터 라인들(RDL2, RDL4, RLK)에 연결될 수 있다.
이와 같이, 각 서브-픽셀 컬럼(예를 들어, SPC1)마다 두 개의 데이터 라인들(LDL1, RDL1)이 배치되고, 서브-픽셀들(SP11 내지 SPLK)이 서브-픽셀 컬럼 방향을 따라 및 서브-픽셀 로우 방향을 따라 좌측 데이터 라인들(LDL1, LDL2, LDL3, LDL4 및 LDLK) 및 우측 데이터 라인들(RDL1, RDL2, RDL3, RDL4 및 RDLK)에 교번하여 연결됨으로써, 다음 로우의 서브-픽셀(예를 들어, SP21)에 데이터 전압이 인가될 때 현재 로우의 서브-픽셀(예를 들어, SP11)에 연결된 데이터 라인의 전압이 변경되지 않을 수 있다. 이에 따라, 각 서브-픽셀(SP11 내지 SPLK)의 구동 트랜지스터의 문턱 전압이 보상되는 문턱 전압 보상 시간이 1 수평 시간(1H) 이상의 충분한 시간이 확보될 수 있다.
스캔 드라이버(130)는 컨트롤러(170)로부터 수신된 스캔 제어 신호(SCS)에 기초하여 복수의 스캔 라인들(SL1 내지 SLL)을 순차적으로 구동할 수 있다. 일 실시예에서, 스캔 제어 신호(SCS)는 개시 신호 및 입력 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다.
데이터 드라이버(150)는 컨트롤러(170)로부터 수신된 데이터 제어 신호(DCS) 및 영상 데이터(ODAT)에 기초하여 복수의 서브-픽셀들(SP11 내지 SPLK)에 데이터 전압들을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCS)는 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 데이터 드라이버(150)는 상기 데이터 전압들을 각각 출력하는 복수의 소스 채널들(SC1, SC2, SCJ)을 포함할 수 있다. 여기서, 각 소스 채널(SC1, SC2, SCJ)은 각 데이터 전압을 출력하는 데이터 드라이버(150)의 구성요소를 의미하거나, 각 데이터 전압을 출력되는 라인을 의미하거나, 상기 구성요소 및 상기 라인의 조합을 의미할 수 있다.
일 실시예에서, 데이터 드라이버(150)는 표시 패널(110)의 서브-픽셀 컬럼들(SPC1 내지 SPCK)의 수보다 적은 수의 소스 채널들(SC1, SC2, SCJ)을 포함할 수 있다. 예를 들어, 표시 패널(110)은 K개의 서브-픽셀 컬럼들(SPC1 내지 SPCK)을 포함하고, 데이터 드라이버(150)는 K/2 개의 소스 채널들(SC1, SC2, SCJ)을 포함할 수 있다. 즉, 서브-픽셀 컬럼들(SPC1 내지 SPCK)의 개수에 대한 소스 채널들(SC1, SC2, SCJ)의 개수의 비가 1:2일 수 있으나, 이에 한정되지 않는다. 예를 들어, 서브-픽셀 컬럼들(SPC1 내지 SPCK)의 개수에 대한 소스 채널들(SC1, SC2, SCJ)의 개수의 비가 1:3, 1:4, 1:5, 1:6 또는 임의의 비일 수 있다.
일 실시예에서, 소스 채널들(SC1, SC2, SCJ)의 수가 서브-픽셀 컬럼들(SPC1 내지 SPCK)의 수보다 적은 경우, 또는 소스 채널들(SC1, SC2, SCJ)의 수가 데이터 라인들(LDL1 내지 LDLK, 및 RDL1 내지 RDLK)의 수보다 적은 경우, 표시 패널(110)은 컨트롤러(170)로부터 제공된 디먹스 제어 신호(DMCS)에 응답하여 데이터 드라이버(150)의 복수의 소스 채널들(SC1 내지 SCJ)을 복수의 데이터 라인들(LDL1 내지 LDLK, 및 RDL1 내지 RDLK)에 선택적으로 연결하는 디멀티플렉서 회로(120)를 더 포함할 수 있다. 예를 들어, 소스 채널들(SC1, SC2, SCJ)의 수가 K/2개이고, 서브-픽셀 컬럼들(SPC1 내지 SPCK)의 수가 K개이며, 데이터 라인들(LDL1 내지 LDLK, 및 RDL1 내지 RDLK)의 수가 2K개인 경우, 디멀티플렉서 회로(120)는 홀수 번째 스캔 라인(예를 들어, SL1)이 구동되는 홀수 번째 스캔 온 시간의 제1 일부 동안 소스 채널들(SC1, SC2, SCJ)을 2K개의 데이터 라인들(LDL1 내지 LDLK, 및 RDL1 내지 RDLK) 중 K/2 개의 데이터 라인들에 연결하고, 상기 홀수 번째 스캔 온 시간의 제2 일부 동안 소스 채널들(SC1, SC2, SCJ)을 다른 K/2 개의 데이터 라인들에 연결하며, 짝수 번째 스캔 라인(예를 들어, SL2)이 구동되는 짝수 번째 스캔 온 시간의 제1 일부 동안 소스 채널들(SC1, SC2, SCJ)을 또 다른 K/2 개의 데이터 라인들에 연결하고, 상기 짝수 번째 스캔 온 시간의 제2 일부 동안 소스 채널들(SC1, SC2, SCJ)을 또 다른 K/2 개의 데이터 라인들에 연결할 수 있다.
컨트롤러(170)(예를 들어, 타이밍 컨트롤러)는 외부의 호스트 프로세서(예를 들어, 그래픽 처리 유닛(Graphic Processing Unit; GPU) 또는 그래픽 카드)로부터 영상 데이터(IDAT) 및 제어 신호(CONT)를 제공받을 수 있다. 일 실시예에서, 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 또한, 일 실시예에서, 제어 신호(CONT)는 수직 동기 신호, 수평 동기 신호, 마스터 클록 신호, 데이터 인에이블 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(170)는 영상 데이터(DAT) 및 제어 신호(CONT)에 기초하여 스캔 드라이버(130), 데이터 드라이버(150) 및/또는 디멀티플렉서 회로(120)의 동작들을 제어할 수 있다.
일 실시예에서, 컨트롤러(170)는 입력 영상 데이터(IDAT)의 영상 포맷을 변경하는 데이터 변환기(180), 및 데이터 변환기(180)로부터 출력된 영상 데이터에 대한 데이터 리맵핑 동작을 수행하는 데이터 리맵퍼(190)를 포함할 수 있다. 일 예에서, 표시 패널(110)은 RGBG' 픽셀 구조를 가지고, 데이터 변환기(180)는 RGB 데이터인 입력 영상 데이터(IDAT)을 RGBG' 데이터로 변환할 수 있다. 또한, 데이터 리맵퍼(190)는 데이터 변환기(180)로부터 출력된 상기 RGBG' 데이터에 대한 데이터 리맵핑 동작을 수행하여 데이터 드라이버(150)에 제공되는 출력 영상 데이터(ODAT)를 생성할 수 있다. 일 실시예에서, 데이터 리맵퍼(190)는 홀수 번째 서브-픽셀 로우들(예를 들어, SL1 등에 상응하는 서브-픽셀 로우들)에 대한 상기 RGBG' 데이터를 그대로 출력하고, 짝수 번째 서브-픽셀 로우들(예를 들어, SL2, SLK 등에 상응하는 서브-픽셀 로우들)에 대한 상기 RGBG' 데이터를 리맵핑할 수 있다. 다른 실시예에서, 데이터 리맵퍼(190)는 상기 짝수 번째 서브-픽셀 로우들에 대한 상기 RGBG' 데이터를 그대로 출력하고, 상기 홀수 번째 서브-픽셀 로우들에 대한 상기 RGBG' 데이터를 리맵핑할 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)에서, 표시 패널(110)의 서브-픽셀들(SP11 내지 SPLK)은 각각이 연속된 N개(N은 2 이상의 짝수)의 서브-픽셀들을 포함하는 픽셀 그룹들로 그룹화될 수 있다. 일 실시예에서, 홀수 번째 스캔 라인(예를 들어, 제1 스캔 라인(SL1))에 연결된 서브-픽셀들(예를 들어, SP11 내지 SP1K)은 제1 픽셀 그룹 및 제2 픽셀 그룹으로 교번하여 그룹화될 수 있다. 예를 들어, 제1 스캔 라인(SL1)에 연결되고 제1 내지 제N 서브-픽셀 컬럼들에 배치된 서브-픽셀들은 상기 제1 픽셀 그룹으로 그룹화되고, 제1 스캔 라인(SL1)에 연결되고 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들은 상기 제2 픽셀 그룹으로 그룹화되며, 제1 스캔 라인(SL1)에 연결되고 제2N+1 내지 제3N 서브-픽셀 컬럼들에 배치된 서브-픽셀들은 다시 상기 제1 픽셀 그룹으로 그룹화되고, 제1 스캔 라인(SL1)에 연결되고 제3N+1 내지 제4N 서브-픽셀 컬럼들에 배치된 서브-픽셀들은 다시 상기 제2 픽셀 그룹으로 그룹화될 수 있다. 홀수 번째 스캔 라인(예를 들어, SL1)이 구동되는 홀수 번째 스캔 온 시간 동안, 상기 제1 픽셀 그룹들 및 상기 제2 픽셀 그룹들은 순차적으로 구동될 수 있다. 예를 들어, 상기 홀수 번째 스캔 온 시간의 제1 일부 동안, 디멀티플렉서 회로(120)는 소스 채널들(SC1, SC2, SCJ)을 상기 제1 픽셀 그룹들의 상기 서브-픽셀들에 연결된 데이터 라인들에 연결하고, 데이터 드라이버(150)는 상기 제1 픽셀 그룹들을 동시에 구동할 수 있다. 이어서 상기 홀수 번째 스캔 온 시간의 제2 일부 동안, 디멀티플렉서 회로(120)는 소스 채널들(SC1, SC2, SCJ)을 상기 제2 픽셀 그룹들의 상기 서브-픽셀들에 연결된 데이터 라인들에 연결하고, 데이터 드라이버(150)는 상기 제2 픽셀 그룹들을 동시에 구동할 수 있다. 한편, 여기서 각 픽셀 그룹이 구동한다는 것은, 각 픽셀 그룹의 서브-픽셀들이 발광하도록, 상기 서브-픽셀들에 데이터 전압이 기입하는 것을 의미할 수 있다.
또한, 짝수 번째 스캔 라인(예를 들어, 제2 스캔 라인(SL2))에 연결된 서브-픽셀들(예를 들어, SP21 내지 SP2K)은 제3 픽셀 그룹 및 제4 픽셀 그룹으로 교번하여 그룹화될 수 있다. 예를 들어, 제2 스캔 라인(SL1)에 연결되고 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 서브-픽셀들은 상기 제3 픽셀 그룹으로 그룹화되고, 제2 스캔 라인(SL2)에 연결되고 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들은 상기 제4 픽셀 그룹으로 그룹화되며, 제2 스캔 라인(SL2)에 연결되고 상기 제2N+1 내지 제3N 서브-픽셀 컬럼들에 배치된 서브-픽셀들은 다시 상기 제3 픽셀 그룹으로 그룹화되고, 제2 스캔 라인(SL2)에 연결되고 상기 제3N+1 내지 제4N 서브-픽셀 컬럼들에 배치된 서브-픽셀들은 다시 상기 제4 픽셀 그룹으로 그룹화될 수 있다. 짝수 번째 스캔 라인(예를 들어, SL2)이 구동되는 짝수 번째 스캔 온 시간의 제1 일부 동안 각 제3 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 각 제4 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀이 구동되고, 상기 짝수 번째 스캔 온 시간의 제2 일부 동안 각 제4 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 각 제3 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀이 구동될 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 더미 소스 채널 없이 데이터 라인들 LDL1 내지 LDLK, 및 RDL1 내지 RDLK) 사이의 커플링이 방지될 수 있다. 본 발명의 일 실시예에서의 커플링이 방지되는 것 및 상기 더미 소스 채널 없이 구현되는 것이, 도 2 내지 도 4를 참조하여 설명될 수 있다.
도 2는 디먹스 구동 방식이 채용되고, 각 서브-픽셀 컬럼마다 두 개의 데이터 라인들을 포함하는 표시 패널의 일 예를 나타내는 도면이고, 도 3a 및 도 3b는 데이터 라인들 사이의 커플링을 방지하도록 서브-픽셀 쉬프트가 채용된 표시 패널의 일 예를 나타내는 도면이며, 도 4는 본 발명의 일 실시예에 따른 표시 패널을 나타내는 도면이다.
도 2에는, 하나의 소스 채널(SC1, SC2, SC3, SC4)을 이용하여 2개의 서브-픽셀 컬럼들을 구동하는 1:2 디먹스 구동 방식이 채용되고, 각 서브-픽셀 컬럼마다 두 개의 데이터 라인들(LDL1 내지 LDL8, 및 RDL1 내지 RDL8)이 배치되며, RGBG' 픽셀 구조를 가지는 표시 패널(210)이 도시되어 있다. 도 2를 참조하면, 표시 패널(210)의 서브-픽셀들은 각각이 연속된 4개의 서브-픽셀들을 포함하는 픽셀 그룹들(PG1, PG2, PG3, PG4)로 그룹화될 수 있다. 예를 들어, 홀수 번째 로우(예를 들어, SL1에 상응하는 로우)의 서브-픽셀들은 제1 픽셀 그룹들(PG1) 및 제2 픽셀 그룹들(PG2)로 교번하여 그룹화되고, 짝수 번째 로우(예를 들어, SL2에 상응하는 로우)의 서브-픽셀들은 제3 픽셀 그룹들(PG3) 및 제4 픽셀 그룹들(PG4)로 교번하여 그룹화될 수 있다.
제1 스캔 라인(SL1)이 구동되는 제1 스캔 온 시간의 제1 일부 동안, 디멀티플렉서 회로(220)는 제1 디먹스 제어 신호(DMCS1)에 응답하여 제1 내지 제4 소스 채널들(SC1, SC2, SC3, SC4)을 제1 우측 데이터 라인(RDL1), 제2 좌측 데이터 라인(LDL2), 제3 우측 데이터 라인(RDL3) 및 제4 좌측 데이터 라인(LDL4)에 연결하고, 제1 스캔 라인(SL1)에 연결된 제1 픽셀 그룹들(PG1)이 구동될 수 있다. 또한, 상기 제1 스캔 온 시간의 제2 일부 동안, 디멀티플렉서 회로(220)는 제2 디먹스 제어 신호(DMCS2)에 응답하여 제1 내지 제4 소스 채널들(SC1, SC2, SC3, SC4)을 제5 우측 데이터 라인(RDL5), 제6 좌측 데이터 라인(LDL6), 제7 우측 데이터 라인(RDL7) 및 제8 좌측 데이터 라인(LDL8)에 연결하고, 제1 스캔 라인(SL1)에 연결된 제2 픽셀 그룹들(PG1)이 구동될 수 있다.
이어서, 제2 스캔 라인(SL2)이 구동되는 제2 스캔 온 시간의 제1 일부 동안, 디멀티플렉서 회로(220)는 제3 디먹스 제어 신호(DMCS3)에 응답하여 제1 내지 제4 소스 채널들(SC1, SC2, SC3, SC4)을 제1 좌측 데이터 라인(LDL1), 제2 우측 데이터 라인(RDL2), 제3 좌측 데이터 라인(LDL3) 및 제4 우측 데이터 라인(RDL4)에 연결하고, 제2 스캔 라인(SL2)에 연결된 제3 픽셀 그룹들(PG3)이 구동될 수 있다. 또한, 상기 제2 스캔 온 시간의 제2 일부 동안, 디멀티플렉서 회로(220)는 제4 디먹스 제어 신호(DMCS4)에 응답하여 제1 내지 제4 소스 채널들(SC1, SC2, SC3, SC4)을 제5 좌측 데이터 라인(LDL5), 제6 우측 데이터 라인(RDL6), 제7 좌측 데이터 라인(LDL7) 및 제8 우측 데이터 라인(RDL8)에 연결하고, 제2 스캔 라인(SL2)에 연결된 제4 픽셀 그룹들(PG4)이 구동될 수 있다.
이 경우, 상기 제2 스캔 온 시간의 제1 일부에서 제4 우측 데이터 라인(RDL4)에 제3 픽셀 그룹(PG3)의 G 서브-픽셀(G3)에 대한 데이터 전압이 인가된 후, 상기 제2 스캔 온 시간의 제2 일부에서 제4 우측 데이터 라인(RDL4)에 인접한 제5 좌측 데이터 라인(LDL5)에 데이터 전압이 인가되므로, 제4 우측 데이터 라인(RDL4)과 제5 좌측 데이터 라인(LDL5) 사이의 커플링에 의해 제4 우측 데이터 라인(RDL4)의 상기 데이터 전압이 변경될 수 있다. 이에 따라, 제3 픽셀 그룹(PG3)의 G 서브-픽셀(G3)이 원하는 휘도로 발광하지 않을 수 있다. 또한, 이러한 커플링 현상은 제8 우측 데이터 라인(RDL8)과 다음 좌측 데이터 라인 사이에서도 발생할 수 있다. 즉, 이러한 커플링 현상은 인접한 서브-픽셀 컬럼들 사이에 배치된 데이터 라인들이 서로 다른 시점에 구동될 때 발생될 수 있다.
도 2의 표시 패널(210)에서 발생되는 상기 커플링 현상을 방지하도록, 도 3a 및 도 3b에 도시된 바와 같이, 두 개의 서브-픽셀 로우들마다 하나의 서브-픽셀 로우에 대하여 1 서브-픽셀 쉬프트가 적용될 수 있다. 도 3a를 참조하면, 짝수 번째 로우(예를 들어, SL2에 상응하는 로우)에 대하여 하나의 서브-픽셀만큼 쉬프트된 서브-픽셀들이 구동될 수 있다.
예를 들어, 도 3a에 도시된 바와 같이, 제2 스캔 라인(SL2)이 구동되는 상기 제2 스캔 온 시간의 제1 일부 동안, 디멀티플렉서 회로(320)는 제3 디먹스 제어 신호(DMCS3)에 응답하여 제1 내지 제4 소스 채널들(SC1, SC2, SC3, SC4)을 제1 좌측 데이터 라인(LDL1)의 좌측에 배치된 제0 우측 데이터 라인(RDL0), 제1 좌측 데이터 라인(LDL1), 제2 우측 데이터 라인(RDL2) 및 제3 좌측 데이터 라인(LDL3)에 연결하고, 각 제3 픽셀 그룹(PG3)의 좌측에 배치된 G 서브-픽셀(G0) 및 각 제3 픽셀 그룹(PG3)의 세 개의 서브-픽셀들(B3, G'3, R3)이 구동될 수 있다. 상기 제2 스캔 온 시간의 제2 일부 동안, 디멀티플렉서 회로(220)는 제4 디먹스 제어 신호(DMCS4)에 응답하여 제1 내지 제4 소스 채널들(SC1, SC2, SC3, SC4)을 제4 우측 데이터 라인(RDL4), 제5 좌측 데이터 라인(LDL5), 제6 우측 데이터 라인(RDL6) 및 제7 좌측 데이터 라인(LDL7) 및 제8 우측 데이터 라인(RDL8)에 연결하고, 각 제3 픽셀 그룹(PG3)의 하나의 서브-픽셀(G3) 및 각 제4 픽셀 그룹(PG4)의 세 개의 서브-픽셀들(B4, G'4, R4)이 구동될 수 있다.
이에 따라, 인접한 서브-픽셀 컬럼들 사이에 배치된 데이터 라인들이 동시에 구동됨으로써, 상기 데이터 라인들 간의 커플링에 의한 화질 저하가 방지될 수 있다. 그러나, 이와 같이 도 3a에 도시된 바와 같이 서브-픽셀들이 하나의 서브-픽셀만큼 좌측으로 쉬프트된 구동되는 좌측 서브-픽셀 쉬프트가 적용되는 경우, 도 3b에 도시된 바와 같이, 최외곽 우측 데이터 라인(ORDL)은 더미 소스 채널(330)에 연결되어야 한다. 즉, 도 3b를 참조하면, 표시 패널(310)을 구동하는 데이터 드라이버는 서브-픽셀 컬럼들의 수의 절반에 해당하는 수의 소스 채널들(RSC, GSC, BSC, G'SC)뿐만 아니라, 적어도 하나의 더미 소스 채널(DRSC, DGSC, DBSC, DG'SC)을 포함하여야 한다.
이러한 도 3a 및 도 3b의 표시 패널(310)에서 더미 소스 채널(DRSC, DGSC, DBSC, DG'SC)이 추가되는 문제를 해결하도록, 본 발명의 실시예들에 따른 표시 패널(110a)에서는, 도 4에 도시된 바와 같이, 제3 픽셀 그룹(PG3)의 세 개의 서브-픽셀들(B3, G'3, R3)과 이들과 이격된 제4 픽셀 그룹(PG4)의 하나의 서브-픽셀(G4)가 동시에 구동될 수 있다. 이 경우, 4 개의 소스 채널들(SC1, SC2, SC3, SC4)이 8개의 서브-픽셀 컬럼들을 모두 구동하므로, 추가적인 더미 채널이 요구되지 않을 수 있다. 또한, 도 4의 표시 패널(110a)에서 인접한 서브-픽셀 컬럼들 사이에 배치된 데이터 라인들이 동시에 구동됨으로써, 상기 데이터 라인들 간의 커플링에 의한 화질 저하가 방지될 수 있다. 즉, 본 발명의 실시예들에 따른 표시 패널(110a)에서는, 더미 소스 채널 없이 상기 데이터 라인들 간의 커플링이 방지될 수 있다.
도 4를 참조하면, 표시 패널(110a)은 제1 스캔 라인(SL1)에 연결되고 제1 내지 제4 서브-픽셀 컬럼들에 배치된 서브-픽셀들(R1, G1, B1, G'1)을 포함하는 제1 픽셀 그룹(PG1), 제1 스캔 라인(SL1)에 연결되고 제5 내지 제8 서브-픽셀 컬럼들에 배치된 서브-픽셀들(R2, G2, B2, G'2)을 포함하는 제2 픽셀 그룹(PG2), 제1 스캔 라인(SL1)에 인접한 제2 스캔 라인(SL2)에 연결되고 상기 제1 내지 제4 서브-픽셀 컬럼들에 배치된 서브-픽셀들(B3, G'3, R3, G3)을 포함하는 제3 픽셀 그룹(PG3), 및 제2 스캔 라인(SL2)에 연결되고 상기 제5 내지 제8 서브-픽셀 컬럼들에 배치된 서브-픽셀들(B4, G'4, R4, G4)을 포함하는 제4 픽셀 그룹(PG4)을 포함할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제1 픽셀 그룹(PG1)은 상기 제1 내지 제4 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀(R1), 제1 G 서브-픽셀(G1), 제1 B 서브-픽셀(B1) 및 제1 G' 서브-픽셀(G'1)을 포함하고, 제2 픽셀 그룹(PG2)은 상기 제5 내지 제8 서브-픽셀 컬럼들에 각각 배치된 제2 R 서브-픽셀(R2), 제2 G 서브-픽셀(G2), 제2 B 서브-픽셀(B2) 및 제2 G' 서브-픽셀(G'2)을 포함하고, 제3 픽셀 그룹(PG3)은 상기 제1 내지 제4 서브-픽셀 컬럼들에 각각 배치된 제3 B 서브-픽셀(B3), 제3 G' 서브-픽셀(G'3), 제3 R 서브-픽셀(R3) 및 제3 G 서브-픽셀(G3)을 포함하고, 제4 픽셀 그룹(PG4)은 상기 제5 내지 제8 서브-픽셀 컬럼들에 각각 배치된 제4 B 서브-픽셀(B4), 제4 G' 서브-픽셀(G'4), 제4 R 서브-픽셀(R4) 및 제4 G 서브-픽셀(G4)을 포함할 수 있다.
한편, 도 4에는, 설명의 편의상, 8개의 서브-픽셀 컬럼들 및 2 개의 서브-픽셀 로우들에 배치된 16 개의 서브-픽셀들만이 도시되어 있으나, 표시 패널(110a)이 16 개보다 많은 수의 서브-픽셀들을 포함할 수 있는 것을 이해할 수 있을 것이다. 또한, 서브-픽셀 로우의 방향을 따라, 제2 픽셀 그룹(PG2) 다음의 4개의 서브-픽셀들은 제1 픽셀 그룹(PG1)으로 그룹화되고, 그 다음의 4개의 서브-픽셀들은 제2 픽셀 그룹(PG2)으로 그룹화되며, 제4 픽셀 그룹(PG4) 다음의 4개의 서브-픽셀들은 제3 픽셀 그룹(PG3)으로 그룹화되고, 그 다음의 4개의 서브-픽셀들은 제4 픽셀 그룹(PG4)으로 그룹화되는 것을 이해할 수 있을 것이다. 또한, 서브-픽셀 컬럼의 방향을 따라서도 서브-픽셀들이 배치되고, 상기 서브-픽셀들이 제1 내지 제4 픽셀 그룹들(PG1, PG2, PG3, PG4)과 유사하게 그룹화되는 것을 이해할 수 있을 것이다.
표시 패널(110a)은 각 서브-픽셀 컬럼마다 두 개씩 배치된 복수의 데이터 라인들(LDL1 내지 LDL8, 및 RDL1 내지 RDL8)을 더 포함할 수 있다. 일 실시예에서, 표시 패널(110a)은 상기 제1 내지 제8 서브-픽셀 컬럼들의 좌측에 각각 배치된 제1 내지 제8 좌측 데이터 라인들(LDL1 내지 LDL8), 및 상기 제1 내지 제8 서브-픽셀 컬럼들의 우측에 각각 배치된 제1 내지 제8 우측 데이터 라인들(RDL1 내지 RDL8)을 더 포함할 수 있다.
제1 스캔 라인(SL1)에 연결된 제1 픽셀 그룹(PG1) 및 제2 픽셀 그룹(PG2)의 서브-픽셀들(R1, G1, B1, G'1, R2, G2, B2, G'2) 중 홀수 번째 서브-픽셀들(R1, B1, R2, B2)은 제1 내지 제8 우측 데이터 라인들(RDL1 내지 RDL8) 중 홀수 번째 우측 데이터 라인들(RDL1, RDL3, RDL5, RDL7)에 연결되고, 1 스캔 라인(SL1)에 연결된 제1 픽셀 그룹(PG1) 및 제2 픽셀 그룹(PG2)의 서브-픽셀들(R1, G1, B1, G'1, R2, G2, B2, G'2) 중 짝수 번째 서브-픽셀들(G1, G'1, G2, G'2)은 제1 내지 제8 좌측 데이터 라인들(LDL1 내지 LDL8) 중 짝수 번째 좌측 데이터 라인들(LDL2, LDL4, LDL6, LDL8)에 연결될 수 있다. 또한, 제2 스캔 라인(SL2)에 연결된 제3 픽셀 그룹(PG3) 및 제4 픽셀 그룹(PG4)의 서브-픽셀들(B3, G'3, R3, G3, B4, G'4, R4, G4) 중 홀수 번째 서브-픽셀들(B3, R3, B4, R4)은 제1 내지 제8 좌측 데이터 라인들(LDL1 내지 LDL8) 중 홀수 번째 좌측 데이터 라인들(LDL1, LDL3, LDL5, LDL7)에 연결되고, 제2 스캔 라인(SL2)에 연결된 제3 픽셀 그룹(PG3) 및 제4 픽셀 그룹(PG4)의 서브-픽셀들(B3, G'3, R3, G3, B4, G'4, R4, G4) 중 짝수 번째 서브-픽셀들(G'3, G3, G'4, G4)은 제1 내지 제8 우측 데이터 라인들(RDL1 내지 RDL8) 중 짝수 번째 우측 데이터 라인들(RDL2, RDL4, RDL6, RDL8)에 연결될 수 있다.
표시 패널(110a)은 4개의 소스 채널들(SC1, SC2, SC3, SC4)을 제1 내지 제8 좌측 데이터 라인들(LDL1 내지 LDL8) 및 제1 내지 제8 우측 데이터 라인들(RDL1 내지 RDL8) 중 선택된 4개의 데이터 라인들에 연결하는 디멀티플렉서 회로(120a)를 더 포함할 수 있다. 디멀티플렉서 회로(120a)는 소스 채널들(SC1, SC2, SC3, SC4)을 제1 픽셀 그룹(PG1)에 연결된 데이터 라인들(RDL1, LDL2, RDL3, LDL4)에 연결하거나, 소스 채널들(SC1, SC2, SC3, SC4)을 제2 픽셀 그룹(PG1)에 연결된 데이터 라인들(RDL5, LDL6, RDL7, LDL8)에 연결하거나, 소스 채널들(SC1, SC2, SC3, SC4)을 제3 픽셀 그룹(PG3)의 세 개의 서브-픽셀들(B3, G'3, R3) 및 제4 픽셀 그룹(PG4)의 하나의 서브-픽셀(G4)에 연결된 데이터 라인들(LDL1, RDL2, LDL3, RDL8)에 연결하거나, 소스 채널들(SC1, SC2, SC3, SC4)을 제3 픽셀 그룹(PG3)의 나머지 하나의 서브-픽셀(G3) 및 제4 픽셀 그룹(PG4)의 나머지 세 개의 서브-픽셀들(B4, G'4, R4)에 연결된 데이터 라인들(RDL4, LDL5, RDL6, LDL7)에 연결할 수 있다.
이러한 동작을 수행하도록, 디멀티플렉서 회로(120a)는, 도 4에 도시된 바와 같이, 제1 디먹스 제어 신호(DMCS1)에 응답하여 4개의 소스 채널들(SC1, SC2, SC3, SC4)을 제1 내지 제4 좌측 데이터 라인들(LDL1 내지 LDL4) 중 짝수 번째 좌측 데이터 라인들(LDL2, LDL4) 및 제1 내지 제4 우측 데이터 라인들(RDL1 내지 RDL4) 중 홀수 번째 우측 데이터 라인들(RDL1, RDL3)에 연결하는 제1 디먹스 스위치들(SWS1), 제2 디먹스 제어 신호(DMCS2)에 응답하여 4개의 소스 채널들(SC1, SC2, SC3, SC4)을 제5 내지 제8 좌측 데이터 라인들(LDL5 내지 LDL8) 중 짝수 번째 좌측 데이터 라인들(LDL6, LDL8) 및 제5 내지 제8 우측 데이터 라인들(RDL5 내지 RDL8) 중 홀수 번째 우측 데이터 라인들(RDL5, RDL7)에 연결하는 제2 디먹스 스위치들(SWS2), 제3 디먹스 제어 신호(DMCS3)에 응답하여 4개의 소스 채널들(SC1, SC2, SC3, SC4)을 제1 내지 제3, 및 제8 좌측 데이터 라인들(LDL1 내지 LDL3, 및 LDL8) 중 홀수 번째 좌측 데이터 라인들(LDL1, LDL3), 제1 내지 제3, 및 제8 우측 데이터 라인들(RDL1 내지 RDL3, 및 RDL8) 중 짝수 번째 우측 데이터 라인들(RDL2, RDL8)에 연결하는 제3 디먹스 스위치들(SWS3), 및 제4 디먹스 제어 신호(DMCS4)에 응답하여 4개의 소스 채널들(SC1, SC2, SC3, SC4)을 제4 내지 제7 좌측 데이터 라인들(LDL4 내지 LDL7) 중 홀수 번째 좌측 데이터 라인들(LDL5, LDL7) 및 제4 내지 제7 우측 데이터 라인들(RDL4 내지 RDL7) 중 짝수 번째 우측 데이터 라인들(RDL4, RDL6)에 연결하는 제4 디먹스 스위치들(SWS4)을 포함할 수 있다.
이러한 구조의 표시 패널(110a)에서, 제1 스캔 라인(SL1)이 구동되는 제1 스캔 온 시간 동안, 제1 픽셀 그룹(PG1) 및 제2 픽셀 그룹(PG2)이 순차적으로 구동될 수 있다. 또한, 제2 스캔 라인(SL2)이 구동되는 제2 스캔 온 시간의 제1 일부 동안 제3 픽셀 그룹(PG3)의 서브-픽셀들(B3, G'3, R3, G3) 중 연속된 3개의 서브-픽셀들(B3, G'3, R3) 및 제4 픽셀 그룹(PG4)의 서브-픽셀들(B4, G'4, R4, G4) 중 1개의 서브-픽셀(G4)이 구동되고, 상기 제2 스캔 온 시간의 제2 일부 동안 제4 픽셀 그룹(PG4)의 서브-픽셀들(B4, G'4, R4, G4) 중 연속된 3개의 서브-픽셀들(B4, G'4, R4) 및 제3 픽셀 그룹(PG3)의 서브-픽셀들(B3, G'3, R3, G3) 중 1개의 서브-픽셀(G3)이 구동될 수 있다. 이하, 도 5 내지 도 7d를 참조하여, 표시 패널(110a)의 동작이 보다 구체적으로 설명될 것이다.
도 5는 도 4의 표시 패널의 동작을 설명하기 위한 타이밍도이고, 도 6은 도 4의 표시 패널에 제공되는 영상 데이터에 대한 리맵핑 동작을 설명하기 위한 도면이며, 도 7a 내지 도 7d는 제1 내지 제4 서브-스캔 온 시간들 동안의 도 4의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 4 및 도 5를 참조하면, 제1 스캔 라인(SL1)에 제1 스캔 신호(SS1)가 인가되는 제1 스캔 온 시간(SOT1)은 제1 서브-스캔 온 시간(SSOT1) 및 제2 서브-스캔 온 시간(SSOT2)으로 구분될 수 있다.
제1 서브-스캔 온 시간(SSOT1) 동안, 도 7a에 도시된 바와 같이, 데이터 드라이버(150)는 도 1의 컨트롤러(170)로부터 제1 픽셀 그룹(PG1)의 서브-픽셀들(R1, G1, B1, G'1)에 상응하는 영상 데이터(DR1, DG1, DB1, DG'1)를 수신하고, 소스 채널들(SC1, SC2, SC3, SC4)을 통하여 영상 데이터(DR1, DG1, DB1, DG'1)에 상응하는 데이터 전압들(VR1, VG1, VB1, VG'1)을 출력할 수 있다. 디멀티플렉서 회로(120a)는 도 1의 컨트롤러(170)로부터 제1 디먹스 제어 신호(DMCS1)를 수신하고, 제1 디먹스 제어 신호(DMCS1)에 응답하여 제1 디먹스 스위치들(SWS1)이 턴-온될 수 있다. 제1 디먹스 스위치들(SWS1)은 소스 채널들(SC1, SC2, SC3, SC4)을 제1 픽셀 그룹(PG1)의 서브-픽셀들(R1, G1, B1, G'1)에 연결된 데이터 라인들(RDL1, LDL2, RDL3, LDL4)에 연결할 수 있다. 이에 따라, 제1 서브-스캔 온 시간(SSOT1)에서, 제1 픽셀 그룹(PG1)의 서브-픽셀들(R1, G1, B1, G'1)에 데이터 전압들(VR1, VG1, VB1, VG'1)이 인가됨으로써, 상기 제1 내지 제4 서브-픽셀 컬럼들에 배치된 제1 픽셀 그룹(PG1)의 제1 R 서브-픽셀(R1), 제1 G 서브-픽셀(G1), 제1 B 서브-픽셀(B1) 및 제1 G' 서브-픽셀(G'1)이 구동될 수 있다.
제2 서브-스캔 온 시간(SSOT2) 동안, 도 7b에 도시된 바와 같이, 데이터 드라이버(150)는 도 1의 컨트롤러(170)로부터 제2 픽셀 그룹(PG2)의 서브-픽셀들(R2, G2, B2, G'2)에 상응하는 영상 데이터(DR2, DG2, DB2, DG'2)를 수신하고, 소스 채널들(SC1, SC2, SC3, SC4)을 통하여 영상 데이터(DR2, DG2, DB2, DG'2)에 상응하는 데이터 전압들(VR2, VG2, VB2, VG'2)을 출력할 수 있다. 디멀티플렉서 회로(120a)는 도 1의 컨트롤러(170)로부터 제2 디먹스 제어 신호(DMCS2)를 수신하고, 제2 디먹스 제어 신호(DMCS2)에 응답하여 제2 디먹스 스위치들(SWS2)이 턴-온될 수 있다. 제2 디먹스 스위치들(SWS2)은 소스 채널들(SC1, SC2, SC3, SC4)을 제2 픽셀 그룹(PG2)의 서브-픽셀들(R2, G2, B2, G'2)에 연결된 데이터 라인들(RDL5, LDL6, RDL7, LDL8)에 연결할 수 있다. 이에 따라, 제2 서브-스캔 온 시간(SSOT2)에서, 제2 픽셀 그룹(PG2)의 서브-픽셀들(R2, G2, B2, G'2)에 데이터 전압들(VR2, VG2, VB2, VG'2)이 인가됨으로써, 상기 제5 내지 제8 서브-픽셀 컬럼들에 배치된 제2 픽셀 그룹(PG2)의 제2 R 서브-픽셀(R2), 제2 G 서브-픽셀(G2), 제2 B 서브-픽셀(B2) 및 제2 G' 서브-픽셀(G'2)이 구동될 수 있다.
제2 스캔 라인(SL2)에 제2 스캔 신호(SS2)가 인가되는 제2 스캔 온 시간(SOT2)은 제3 서브-스캔 온 시간(SSOT3) 및 제4 서브-스캔 온 시간(SSOT4)으로 구분될 수 있다.
제3 서브-스캔 온 시간(SSOT3)에서는 제3 픽셀 그룹(PG3)의 3개의 서브-픽셀들(B3, G'3, R3) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G4)이 구동되고, 제4 서브-스캔 온 시간(SSOT4)에서는 제4 픽셀 그룹(PG4)의 3개의 서브-픽셀들(B4, G'4, R4) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G3)이 구동될 수 있다. 한편, 도 1의 데이터 변환기(180)는 입력 영상 데이터(IDAT)인 RGB 데이터를 RGBG' 픽셀 구조의 표시 패널(110a)에 적합한 RGBG' 데이터로 변환할 수 있다. 다만, 데이터 변환기(180)는, 도 6의 표(410)에 도시된 바와 같이, 제3 서브-스캔 온 시간(SSOT3)에서 제3 픽셀 그룹(PG3)의 서브-픽셀들(B3, G'3, R3, G3)에 상응하는 RGBG' 데이터(DR3, DG3, DB3, DG'3)을 출력하고, 제4 서브-스캔 온 시간(SSOT4)에서 제4 픽셀 그룹(PG4)의 서브-픽셀들(B4, G'4, R4, G4)에 상응하는 RGBG' 데이터(DR4, DG4, DB4, DG'4)을 출력할 수 있다. 도 1의 데이터 리맵퍼(190)는, 제3 서브-스캔 온 시간(SSOT3)에서 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G4)이 구동되고, 제4 서브-스캔 온 시간(SSOT4)에서 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G3)이 구동되도록, 제3 픽셀 그룹(PG3) 및 제4 픽셀 그룹(PG4)에 대한 상기 RGBG' 데이터를 리맵핑할 수 있다. 예를 들어, 도 6의 표(430)에 도시된 바와 같이, 데이터 리맵퍼(190)는 상기 RGBG' 데이터 중 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G3)에 대한 데이터(DG3)와 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G4)에 대한 데이터(DG4)를 교환(swap)할 수 있다.
제3 서브-스캔 온 시간(SSOT3) 동안, 도 7c에 도시된 바와 같이, 데이터 드라이버(150)는 도 1의 컨트롤러(170), 즉 도 1의 데이터 리맵퍼(190)로부터 제3 픽셀 그룹(PG3)의 3개의 서브-픽셀들(B3, G'3, R3) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G4)에 상응하는 영상 데이터(DR3, DG4, DB3, DG'3)를 수신하고, 소스 채널들(SC1, SC2, SC3, SC4)을 통하여 영상 데이터(DR3, DG4, DB3, DG'3)에 상응하는 데이터 전압들(VR3, VG4, VB3, VG'3)을 출력할 수 있다. 디멀티플렉서 회로(120a)는 도 1의 컨트롤러(170)로부터 제3 디먹스 제어 신호(DMCS3)를 수신하고, 제3 디먹스 제어 신호(DMCS3)에 응답하여 제3 디먹스 스위치들(SWS3)이 턴-온될 수 있다. 제3 디먹스 스위치들(SWS3)은 소스 채널들(SC1, SC2, SC3, SC4)을 제3 픽셀 그룹(PG3)의 3개의 서브-픽셀들(B3, G'3, R3) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G4)에 연결된 데이터 라인들(LDL1, RDL2, LDL3, RDL8)에 연결할 수 있다. 이에 따라, 제3 서브-스캔 온 시간(SSOT3)에서, 제3 픽셀 그룹(PG3)의 3개의 서브-픽셀들(B3, G'3, R3) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G4)에 데이터 전압들(VR3, VG4, VB3, VG'3)이 인가됨으로써, 상기 제1 내지 제3 서브-픽셀 컬럼들에 배치된 제3 픽셀 그룹(PG3)의 제3 B 서브-픽셀(B3), 제3 G' 서브-픽셀(G'3), 제3 R 서브-픽셀(R3), 및 상기 제8 서브-픽셀 컬럼에 배치된 제4 픽셀 그룹(PG4)의 제4 G 서브-픽셀(G4)이 구동될 수 있다.
제4 서브-스캔 온 시간(SSOT4) 동안, 도 7d에 도시된 바와 같이, 데이터 드라이버(150)는 도 1의 컨트롤러(170), 즉 도 1의 데이터 리맵퍼(190)로부터 제4 픽셀 그룹(PG4)의 3개의 서브-픽셀들(B4, G'4, R4) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G3)에 상응하는 영상 데이터(DR4, DG3, DB4, DG'4)를 수신하고, 소스 채널들(SC1, SC2, SC3, SC4)을 통하여 영상 데이터(DR4, DG3, DB4, DG'4)에 상응하는 데이터 전압들(VR4, VG3, VB4, VG'4)을 출력할 수 있다. 디멀티플렉서 회로(120a)는 도 1의 컨트롤러(170)로부터 제4 디먹스 제어 신호(DMCS4)를 수신하고, 제4 디먹스 제어 신호(DMCS4)에 응답하여 제4 디먹스 스위치들(SWS4)이 턴-온될 수 있다. 제4 디먹스 스위치들(SWS4)은 소스 채널들(SC1, SC2, SC3, SC4)을 제4 픽셀 그룹(PG4)의 3개의 서브-픽셀들(B4, G'4, R4) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G3)에 연결된 데이터 라인들(RDL4, LDL5, RDL6, LDL7)에 연결할 수 있다. 이에 따라, 제4 서브-스캔 온 시간(SSOT4)에서, 제4 픽셀 그룹(PG4)의 3개의 서브-픽셀들(B4, G'4, R4) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G3)에 데이터 전압들(VR4, VG3, VB4, VG'4)이 인가됨으로써, 상기 제5 내지 제7 서브-픽셀 컬럼들에 배치된 제4 픽셀 그룹(PG4)의 제4 B 서브-픽셀(B4), 제4 G' 서브-픽셀(G'4), 제4 R 서브-픽셀(R4), 및 상기 제4 서브-픽셀 컬럼에 배치된 제3 픽셀 그룹(PG3)의 제3 G 서브-픽셀(G3)이 구동될 수 있다.
이에 따라, 인접한 서브-픽셀들 사이의 데이터 라인들이 동시에 구동되면서, 4개의 소스 채널들(SC1, SC2, SC3, SC4)에 의해 8개의 서브-픽셀 컬럼들에 배치된 모든 서브-픽셀들이 구동되므로, 더미 소스 채널 없이 상기 데이터 라인들간의 커플링이 방지될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널을 나타내는 도면이고, 도 9는 도 8의 표시 패널의 동작을 설명하기 위한 타이밍도이며, 도 10은 도 8의 표시 패널에 제공되는 영상 데이터에 대한 리맵핑 동작을 설명하기 위한 도면이고, 도 11a 내지 도 11d는 제1 내지 제4 서브-스캔 온 시간들 동안의 도 8의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 8의 표시 패널(110b)은, 제2 스캔 라인(SL2)에 상응하는 서브-픽셀 로우에 대하여 좌측 서브-픽셀 쉬프트가 적용된 도 4의 표시 패널(110a)과 달리 우측 서브-픽셀 쉬프트가 적용되는 것을 제외하고, 도 4의 표시 패널(110a)과 유사한 구성 및 동작을 가질 수 있다. 도 8을 참조하면, 표시 패널(110b)은 제1 내지 제4 픽셀 그룹들(PG1, PG2, PG3, PG4) 및 디멀티플렉서 회로(120b)를 포함할 수 있다.
디멀티플렉서 회로(120b)는 제1 디먹스 스위치들(SWS1), 제2 디먹스 스위치들(SWS2), 제3 디먹스 스위치들(SWS3) 및 제4 디먹스 스위치들(SWS4)을 포함하고, 디멀티플렉서 회로(120b)의 제1 디먹스 스위치들(SWS1) 및 제2 디먹스 스위치들(SWS2)는 도 4의 디멀티플렉서 회로(120a)의 제1 디먹스 스위치들(SWS1) 및 제2 디먹스 스위치들(SWS2)와 실질적으로 동일할 수 있다.
디멀티플렉서 회로(120b)의 제3 디먹스 스위치들(SWS3)은 제3 디먹스 제어 신호(DMCS3)에 응답하여 4개의 소스 채널들(SC1, SC2, SC3, SC4)을 제2 내지 제5 좌측 데이터 라인들(LDL2 내지 LDL5) 중 홀수 번째 좌측 데이터 라인들(LDL3, LDL5) 및 제2 내지 제5 우측 데이터 라인들(RDL2 내지 RDL5) 중 짝수 번째 우측 데이터 라인들(RDL2, RDL4)에 연결할 수 있다. 또한, 디멀티플렉서 회로(120b)의 제4 디먹스 스위치들(SWS4)은 제4 디먹스 제어 신호(DMCS4)에 응답하여 4개의 소스 채널들(SC1, SC2, SC3, SC4)을 제1, 및 제6 내지 제8 좌측 데이터 라인들(LDL1, 및 LDL6 내지 LDL8) 중 홀수 번째 좌측 데이터 라인들(LDL1, LDL7) 및 제1, 및 제6 내지 제8 우측 데이터 라인들(RDL1, 및 RDL6 내지 RDL8) 중 짝수 번째 우측 데이터 라인들(RDL6, RDL8)에 연결할 수 있다.
도 1, 도 8 내지 도 11d를 참조하면, 제1 스캔 라인(SL1)에 제1 스캔 신호(SS1)가 인가되는 제1 스캔 온 시간(SOT1)은 제1 서브-스캔 온 시간(SSOT1) 및 제2 서브-스캔 온 시간(SSOT2)으로 구분될 수 있다. 제1 서브-스캔 온 시간(SSOT1) 동안, 도 11a에 도시된 바와 같이, 제1 내지 제4 서브-픽셀 컬럼들에 배치된 제1 픽셀 그룹(PG1)의 제1 R 서브-픽셀(R1), 제1 G 서브-픽셀(G1), 제1 B 서브-픽셀(B1) 및 제1 G' 서브-픽셀(G'1)이 구동될 수 있다. 또한, 제2 서브-스캔 온 시간(SSOT2) 동안, 도 11b에 도시된 바와 같이, 제5 내지 제8 서브-픽셀 컬럼들에 배치된 제2 픽셀 그룹(PG2)의 제2 R 서브-픽셀(R2), 제2 G 서브-픽셀(G2), 제2 B 서브-픽셀(B2) 및 제2 G' 서브-픽셀(G'2)이 구동될 수 있다.
제2 스캔 라인(SL2)에 제2 스캔 신호(SS2)가 인가되는 제2 스캔 온 시간(SOT2)은 제3 서브-스캔 온 시간(SSOT3) 및 제4 서브-스캔 온 시간(SSOT4)으로 구분될 수 있다. 제3 서브-스캔 온 시간(SSOT3)에서는 제3 픽셀 그룹(PG3)의 3개의 서브-픽셀들(G'3, R3, G3) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(B4)이 구동되고, 제4 서브-스캔 온 시간(SSOT4)에서는 제4 픽셀 그룹(PG4)의 3개의 서브-픽셀들(G'4, R4, G4) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B3)이 구동될 수 있다. 이를 위하여, 데이터 리맵퍼(190)는 도 10의 표(510)에 도시된 RGBG' 데이터를 도 10의 표(530)에 도시된 바와 같이 변환할 수 있다. 즉, 데이터 리맵퍼(190)는 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B3)에 대한 데이터(DB3)와 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(B4)에 대한 데이터(DB4)를 교환(swap)할 수 있다.
제3 서브-스캔 온 시간(SSOT3) 동안, 도 11c에 도시된 바와 같이, 데이터 드라이버(150)는 제3 픽셀 그룹(PG3)의 3개의 서브-픽셀들(G'3, R3, G3) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(B4)에 상응하는 영상 데이터(DR3, DG3, DB4, DG'3)를 수신하고, 소스 채널들(SC1, SC2, SC3, SC4)을 통하여 영상 데이터(DR3, DG3, DB4, DG'3)에 상응하는 데이터 전압들(VR3, VG3, VB4, VG'3)을 출력할 수 있다. 디멀티플렉서 회로(120b)의 제3 디먹스 스위치들(SWS3)은 제3 디먹스 제어 신호(DMCS3)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4)을 제3 픽셀 그룹(PG3)의 3개의 서브-픽셀들(G'3, R3, G3) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(B4)에 연결된 데이터 라인들(RDL2, LDL3, RDL4, LDL5)에 연결할 수 있다. 이에 따라, 제3 서브-스캔 온 시간(SSOT3)에서, 상기 제2 내지 제5 서브-픽셀 컬럼들에 배치된 제3 픽셀 그룹(PG3)의 제3 G' 서브-픽셀(G'3), 제3 R 서브-픽셀(R3) 및 제3 G 서브-픽셀(G3), 및 제4 픽셀 그룹(PG4)의 제4 B 서브-픽셀(B4)이 구동될 수 있다.
제4 서브-스캔 온 시간(SSOT4) 동안, 도 11d에 도시된 바와 같이, 데이터 드라이버(150)는 제4 픽셀 그룹(PG4)의 3개의 서브-픽셀들(G'4, R4, G4) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B3)에 상응하는 영상 데이터(DR4, DG4, DB3, DG'4)를 수신하고, 소스 채널들(SC1, SC2, SC3, SC4)을 통하여 영상 데이터(DR4, DG4, DB3, DG'4)에 상응하는 데이터 전압들(VR4, VG4, VB3, VG'4)을 출력할 수 있다. 디멀티플렉서 회로(120b)의 제4 디먹스 스위치들(SWS4)은 제4 디먹스 제어 신호(DMCS4)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4)을 제4 픽셀 그룹(PG4)의 3개의 서브-픽셀들(G'4, R4, G4) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B3)에 연결된 데이터 라인들(RDL6, LDL7, RDL8, LDL1)에 연결할 수 있다. 이에 따라, 제4 서브-스캔 온 시간(SSOT4)에서, 상기 제6 내지 제8 서브-픽셀 컬럼들에 배치된 제4 픽셀 그룹(PG4)의 제4 G' 서브-픽셀(G'4), 제4 R 서브-픽셀(R4) 및 제4 G 서브-픽셀(G4), 및 상기 제1 서브-픽셀 컬럼에 배치된 제3 픽셀 그룹(PG3)의 제3 B 서브-픽셀(B3)이 구동될 수 있다.
이에 따라, 인접한 서브-픽셀들 사이의 데이터 라인들이 동시에 구동되면서, 4개의 소스 채널들(SC1, SC2, SC3, SC4)에 의해 8개의 서브-픽셀 컬럼들에 배치된 모든 서브-픽셀들이 구동되므로, 더미 소스 채널 없이 상기 데이터 라인들간의 커플링이 방지될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이고, 도 13a 내지 도 13d는 제1 내지 제4 서브-스캔 온 시간들 동안의 도 12의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 12의 표시 패널(110c)은, 각 픽셀 그룹이 4개의 서브-픽셀들을 포함하는 도 4의 표시 패널(110a)과 달리, 각 픽셀 그룹(PG1, PG2, PG3, PG4)이 2개의 서브-픽셀들을 포함할 수 있다. 도 12를 참조하면, 표시 패널(110c)은 제1 내지 제4 픽셀 그룹들(PG1, PG2, PG3, PG4) 및 디멀티플렉서 회로(120c)를 포함할 수 있다.
제1 픽셀 그룹(PG1)은 제1 스캔 라인(SL1)에 연결되고 제1 및 제2 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀(R1) 및 제1 G 서브-픽셀(G1)을 포함하고, 제2 픽셀 그룹(PG2)은 제1 스캔 라인(SL1)에 연결되고 제3 및 제4 서브-픽셀 컬럼들에 각각 배치된 제1 B 서브-픽셀(B1) 및 제1 G' 서브-픽셀(G'1)을 포함하고, 제3 픽셀 그룹은 제2 스캔 라인(SL2)에 연결되고 상기 제1 및 제2 서브-픽셀 컬럼들에 각각 배치된 제2 B 서브-픽셀(B2) 및 제2 G' 서브-픽셀(G'2)을 포함하고, 제4 픽셀 그룹(PG4)은 제2 스캔 라인(SL2)에 연결되고 상기 제3 및 제4 서브-픽셀 컬럼들에 각각 배치된 제2 R 서브-픽셀(R2) 및 제2 G 서브-픽셀(G2)을 포함할 수 있다.
제1 스캔 라인(SL1)이 구동되는 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분될 수 있다.
상기 제1 서브-스캔 온 시간 동안, 도 13a에 도시된 바와 같이, 데이터 드라이버(150)는 제1 픽셀 그룹(PG1)의 서브-픽셀들(R1, G1)에 상응하는 영상 데이터(DR1, DG1)를 수신하고, 소스 채널들(SC1, SC2)을 통하여 영상 데이터(DR1, DG1)에 상응하는 데이터 전압들(VR1, VG1)을 출력할 수 있다. 디멀티플렉서 회로(120c)의 제1 디먹스 스위치들(SWS1)은 제1 디먹스 제어 신호(DMCS1)에 응답하여 소스 채널들(SC1, SC2)을 제1 픽셀 그룹(PG1)의 서브-픽셀들(R1, G1)에 연결된 데이터 라인들(RDL1, LDL2)에 연결할 수 있다. 이에 따라, 상기 제1 서브-스캔 온 시간에서, 제1 픽셀 그룹(PG1)의 제1 R 서브-픽셀(R1) 및 제1 G 서브-픽셀(G1)이 구동될 수 있다.
상기 제2 서브-스캔 온 시간 동안, 도 13b에 도시된 바와 같이, 데이터 드라이버(150)는 제2 픽셀 그룹(PG2)의 서브-픽셀들(B1, G'1)에 상응하는 영상 데이터(DB1, DG'1)를 수신하고, 소스 채널들(SC1, SC2)을 통하여 영상 데이터(DB1, DG'1)에 상응하는 데이터 전압들(VB1, VG'1)을 출력할 수 있다. 디멀티플렉서 회로(120c)의 제2 디먹스 스위치들(SWS2)은 제2 디먹스 제어 신호(DMCS2)에 응답하여 소스 채널들(SC1, SC2)을 제2 픽셀 그룹(PG2)의 서브-픽셀들(B1, G'1)에 연결된 데이터 라인들(RDL3, LDL4)에 연결할 수 있다. 이에 따라, 상기 제2 서브-스캔 온 시간에서, 제2 픽셀 그룹(PG2)의 제1 B 서브-픽셀(B1) 및 제1 G' 서브-픽셀(G'1)이 구동될 수 있다.
제2 스캔 라인(SL2)이 구동되는 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분될 수 있다.
상기 제3 서브-스캔 온 시간 동안, 도 13c에 도시된 바와 같이, 데이터 드라이버(150)는 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B2) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G2)에 상응하는 영상 데이터(DB2, DG2)를 수신하고, 소스 채널들(SC1, SC2)을 통하여 영상 데이터(DB2, DG2)에 상응하는 데이터 전압들(VB2, VG2)을 출력할 수 있다. 디멀티플렉서 회로(120c)의 제3 디먹스 스위치들(SWS3)은 제3 디먹스 제어 신호(DMCS3)에 응답하여 소스 채널들(SC1, SC2)을 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B2) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G2)에 연결된 데이터 라인들(LDL1, RDL4)에 연결할 수 있다. 이에 따라, 상기 제3 서브-스캔 온 시간에서, 제3 픽셀 그룹(PG3)의 제2 B 서브-픽셀(B2) 및 제4 픽셀 그룹(PG4)의 제2 G 서브-픽셀(G2)이 구동될 수 있다.
상기 제4 서브-스캔 온 시간 동안, 도 13d에 도시된 바와 같이, 데이터 드라이버(150)는 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(R2) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G'2)에 상응하는 영상 데이터(DR2, DG'2)를 수신하고, 소스 채널들(SC1, SC2)을 통하여 영상 데이터(DR2, DG'2)에 상응하는 데이터 전압들(VR2, VG'2)을 출력할 수 있다. 디멀티플렉서 회로(120c)의 제4 디먹스 스위치들(SWS4)은 제4 디먹스 제어 신호(DMCS4)에 응답하여 소스 채널들(SC1, SC2)을 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(R2) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G'2)에 연결된 데이터 라인들(RDL2, LDL3)에 연결할 수 있다. 이에 따라, 상기 제4 서브-스캔 온 시간에서, 제4 픽셀 그룹(PG4)의 제2 R 서브-픽셀(R2) 및 제3 픽셀 그룹(PG3)의 제2 G' 서브-픽셀(G'2)이 구동될 수 있다.
이에 따라, 인접한 서브-픽셀들 사이의 데이터 라인들이 동시에 구동되면서, 2개의 소스 채널들(SC1, SC2)에 의해 4개의 서브-픽셀 컬럼들에 배치된 모든 서브-픽셀들이 구동되므로, 더미 소스 채널 없이 상기 데이터 라인들간의 커플링이 방지될 수 있다. 다만, 도 4의 표시 패널(110a)을 구동하는 소스 채널들은 각각이 동일한 색상의 서브-픽셀들을 구동하나, 도 12의 표시 패널(110c)을 구동하는 소스 채널들(SC1, SC2) 중 제1 소스 채널(SC1)은 적색 서브-픽셀들(R1, R2) 및 청색 서브-픽셀들(B1, B2)을 구동할 수 있다. 이에 따라, 도 12의 표시 패널(110c)을 포함하는 표시 장치에서는, 소스 채널(SC1)의 색상 변경을 위한 천이 시간이 요구될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이고, 도 15a 내지 도 15d는 제1 내지 제4 서브-스캔 온 시간들 동안의 도 14의 표시 패널의 동작을 설명하기 위한 도면들이다.
도 14의 표시 패널(110d)은, 제2 스캔 라인(SL2)에 상응하는 서브-픽셀 로우에 대하여 좌측 서브-픽셀 쉬프트가 적용된 도 12의 표시 패널(110c)과 달리 우측 서브-픽셀 쉬프트가 적용되는 것을 제외하고, 도 12의 표시 패널(110c)과 유사한 구성 및 동작을 가질 수 있다. 도 14를 참조하면, 표시 패널(110d)은 제1 내지 제4 픽셀 그룹들(PG1, PG2, PG3, PG4) 및 디멀티플렉서 회로(120d)를 포함할 수 있다.
제1 스캔 라인(SL1)이 구동되는 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분될 수 있다. 상기 제1 서브-스캔 온 시간 동안, 도 15a에 도시된 바와 같이, 제1 픽셀 그룹(PG1)의 제1 R 서브-픽셀(R1) 및 제1 G 서브-픽셀(G1)이 구동될 수 있다. 상기 제2 서브-스캔 온 시간 동안, 도 15b에 도시된 바와 같이, 제2 픽셀 그룹(PG2)의 제1 B 서브-픽셀(B1) 및 제1 G' 서브-픽셀(G'1)이 구동될 수 있다.
제2 스캔 라인(SL2)이 구동되는 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분될 수 있다.
상기 제3 서브-스캔 온 시간 동안, 도 15c에 도시된 바와 같이, 데이터 드라이버(150)는 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G'2) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(R2)에 상응하는 영상 데이터(DR2, DG'2)를 수신하고, 소스 채널들(SC1, SC2)을 통하여 영상 데이터(DR2, DG'2)에 상응하는 데이터 전압들(VR2, VG'2)을 출력할 수 있다. 디멀티플렉서 회로(120d)의 제3 디먹스 스위치들(SWS3)은 제3 디먹스 제어 신호(DMCS3)에 응답하여 소스 채널들(SC1, SC2)을 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(G'2) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(R2)에 연결된 데이터 라인들(RDL2, LDL3)에 연결할 수 있다. 이에 따라, 상기 제3 서브-스캔 온 시간에서, 제3 픽셀 그룹(PG3)의 제2 G' 서브-픽셀(G2') 및 제4 픽셀 그룹(PG4)의 제2 R 서브-픽셀(R2)이 구동될 수 있다.
상기 제4 서브-스캔 온 시간 동안, 도 15d에 도시된 바와 같이, 데이터 드라이버(150)는 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G2) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B2)에 상응하는 영상 데이터(DB2, DG2)를 수신하고, 소스 채널들(SC1, SC2)을 통하여 영상 데이터(DB2, DG2)에 상응하는 데이터 전압들(VB2, VG2)을 출력할 수 있다. 디멀티플렉서 회로(120d)의 제4 디먹스 스위치들(SWS4)은 제4 디먹스 제어 신호(DMCS4)에 응답하여 소스 채널들(SC1, SC2)을 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(G2) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B2)에 연결된 데이터 라인들(LDL1, RDL4)에 연결할 수 있다. 이에 따라, 상기 제4 서브-스캔 온 시간에서, 제4 픽셀 그룹(PG4)의 제2 G 서브-픽셀(G2) 및 제3 픽셀 그룹(PG3)의 제2 B 서브-픽셀(B2)이 구동될 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 16의 표시 패널(110e)은, RGBG' 픽셀 구조를 가지는 도 4의 표시 패널(110a)과 달리, RGB 픽셀 구조를 가질 수 있다. 도 16을 참조하면, 표시 패널(110e)은 제1 내지 제4 픽셀 그룹들(PG1, PG2, PG3, PG4) 및 디멀티플렉서 회로(120e)를 포함할 수 있다.
제1 픽셀 그룹(PG1)은 제1 내지 제6 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀(R1), 제1 G 서브-픽셀(G1), 제1 B 서브-픽셀(B1), 제2 R 서브-픽셀(R2), 제2 G 서브-픽셀(G2) 및 제2 B 서브-픽셀(B2)을 포함하고, 제2 픽셀 그룹(PG2)은 제7 내지 제12 서브-픽셀 컬럼들에 각각 배치된 제3 R 서브-픽셀(R3), 제3 G 서브-픽셀(G3), 제3 B 서브-픽셀(B3), 제4 R 서브-픽셀(R4), 제4 G 서브-픽셀(G4) 및 제4 B 서브-픽셀(B4)을 포함하고, 제3 픽셀 그룹(PG3)은 상기 제1 내지 제6 서브-픽셀 컬럼들에 각각 배치된 제5 R 서브-픽셀(R5), 제5 G 서브-픽셀(G5), 제5 B 서브-픽셀(B5), 제6 R 서브-픽셀(R6), 제6 G 서브-픽셀(G6) 및 제6 B 서브-픽셀(B6)을 포함하고, 제4 픽셀 그룹(PG4)은 상기 제7 내지 제12 서브-픽셀 컬럼들에 각각 배치된 제7 R 서브-픽셀(R7), 제7 G 서브-픽셀(G7), 제7 B 서브-픽셀(B7), 제8 R 서브-픽셀(R8), 제6 G 서브-픽셀(G8) 및 제8 B 서브-픽셀(B8)을 포함할 수 있다.
제1 스캔 라인(SL1)이 구동되는 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분될 수 있다. 상기 제1 서브-스캔 온 시간 동안, 디멀티플렉서 회로(120e)의 제1 디먹스 스위치들(SWS1)은 제1 디먹스 제어 신호(DMCS1)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4, SC5, SC6)을 제1 픽셀 그룹(PG1)의 서브-픽셀들(R1, G1, B1, R2, G2, B2)에 연결된 데이터 라인들에 연결할 수 있다. 이에 따라, 상기 제1 서브-스캔 온 시간에서, 제1 픽셀 그룹(PG1)의 서브-픽셀들(R1, G1, B1, R2, G2, B2)이 구동될 수 있다. 또한, 상기 제2 서브-스캔 온 시간 동안, 디멀티플렉서 회로(120e)의 제2 디먹스 스위치들(SWS2)은 제2 디먹스 제어 신호(DMCS2)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4, SC5, SC6)을 제2 픽셀 그룹(PG2)의 서브-픽셀들(R3, G3, B3, R3, G3, B3)에 연결된 데이터 라인들에 연결할 수 있다. 이에 따라, 상기 제2 서브-스캔 온 시간에서, 제2 픽셀 그룹(PG2)의 서브-픽셀들(R3, G3, B3, R3, G3, B3)이 구동될 수 있다.
제2 스캔 라인(SL2)이 구동되는 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분될 수 있다. 상기 제3 서브-스캔 온 시간 동안, 디멀티플렉서 회로(120e)의 제3 디먹스 스위치들(SWS3)은 제3 디먹스 제어 신호(DMCS3)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4, SC5, SC6)을 제3 픽셀 그룹(PG3)의 5개의 서브-픽셀들(R5, G5, B5, R5, G5) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(B8)에 연결된 데이터 라인들에 연결할 수 있다. 이에 따라, 상기 제3 서브-스캔 온 시간에서, 제3 픽셀 그룹(PG3)의 5개의 서브-픽셀들(R5, G5, B5, R5, G5) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(B8)이 구동될 수 있다. 또한, 상기 제4 서브-스캔 온 시간 동안, 디멀티플렉서 회로(120e)의 제4 디먹스 스위치들(SWS2)은 제4 디먹스 제어 신호(DMCS4)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4, SC5, SC6)을 제4 픽셀 그룹(PG4)의 5개의 서브-픽셀들(R7, G7, B7, R8, G8) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B6)에 연결된 데이터 라인들에 연결할 수 있다. 이에 따라, 상기 제4 서브-스캔 온 시간에서, 제4 픽셀 그룹(PG4)의 5개의 서브-픽셀들(R7, G7, B7, R8, G8) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(B6)이 구동될 수 있다.
이에 따라, 인접한 서브-픽셀들 사이의 데이터 라인들이 동시에 구동되면서, 6개의 소스 채널들(SC1, SC2, SC3, SC4, SC5, SC6)에 의해 12개의 서브-픽셀 컬럼들에 배치된 모든 서브-픽셀들이 구동되므로, 더미 소스 채널 없이 상기 데이터 라인들간의 커플링이 방지될 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 17의 표시 패널(110f)은, 제2 스캔 라인(SL2)에 상응하는 서브-픽셀 로우에 대하여 좌측 서브-픽셀 쉬프트가 적용된 도 16의 표시 패널(110e)과 달리 우측 서브-픽셀 쉬프트가 적용되는 것을 제외하고, 도 16의 표시 패널(110e)과 유사한 구성 및 동작을 가질 수 있다. 도 17을 참조하면, 표시 패널(110e)은 제1 내지 제4 픽셀 그룹들(PG1, PG2, PG3, PG4) 및 디멀티플렉서 회로(120e)를 포함할 수 있다.
제1 스캔 라인(SL1)이 구동되는 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분될 수 있다. 상기 제1 서브-스캔 온 시간 동안, 제1 픽셀 그룹(PG1)의 서브-픽셀들(R1, G1, B1, R2, G2, B2)이 구동될 수 있다. 또한, 상기 제2 서브-스캔 온 시간 동안, 제2 픽셀 그룹(PG2)의 서브-픽셀들(R3, G3, B3, R3, G3, B3)이 구동될 수 있다.
제2 스캔 라인(SL2)이 구동되는 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분될 수 있다. 상기 제3 서브-스캔 온 시간 동안, 제3 픽셀 그룹(PG3)의 5개의 서브-픽셀들(G5, B5, R5, G5, B6) 및 제4 픽셀 그룹(PG4)의 1개의 서브-픽셀(R7)이 구동될 수 있다. 또한, 상기 제4 서브-스캔 온 시간 동안, 제4 픽셀 그룹(PG4)의 5개의 서브-픽셀들(G7, B7, R8, G8, B8) 및 제3 픽셀 그룹(PG3)의 1개의 서브-픽셀(R5)이 구동될 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 18의 표시 패널(110g)은, 1:2 디먹스 구동이 적용되는 도 4의 표시 패널(110a)과 달리, 1:3 디먹스 구동이 적용될 수 있다. 한편, 도 4에는 1:2 디먹스 구동이 적용된 표시 패널(110a)이 도시되어 있고, 도 18에는 1:3 디먹스 구동이 적용된 표시 패널(110g)이 도시되어 있으나, 본 실시예에들에 따른 표시 패널에 1:4, 1:5, 1:6 또는 임의의 비의 디먹스 구동이 적용될 수 있음을 이해할 수 있을 것이다.
도 18을 참조하면, 표시 패널(110g)은 제1 스캔 라인(SL1)에 연결되고, 각각이 연속된 N개(N은 2 이상의 짝수)의 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 M개(M은 2 이상의 자연수)의 제1 픽셀 그룹들(PG1-1, PG1-2, PG1-3), 및 제1 스캔 라인(SL1)에 인접한 제2 스캔 라인(SL2)에 연결되고, 각각이 상기 연속된 N개의 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 M개의 제2 픽셀 그룹들(PG2-1, PG2-2, PG2-3)을 포함할 수 있다. 표시 패널(110g)에서, 제1 스캔 라인(SL1)이 구동되는 제1 스캔 온 시간 동안, 제1 픽셀 그룹들(PG1-1, PG1-2, PG1-3)이 순차적으로 구동될 수 있다. 제2 스캔 라인(SL2)이 구동되는 제2 스캔 온 시간은 M개의 서브-스캔 온 시간들로 구분되고, 각 서브-스캔 온 시간 동안 제2 픽셀 그룹들(PG2-1, PG2-2, PG2-3) 중 상응하는 하나(예를 들어, PG2-1)의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들(예를 들어, B4, G'4, R4) 및 제2 픽셀 그룹들(PG2-1, PG2-2, PG2-3) 중 다른 하나(예를 들어, PG2-3)의 상기 서브-픽셀들 중 1개의 서브-픽셀(예를 들어, G6)이 구동될 수 있다.
예를 들어, 제1-1 픽셀 그룹(PG1-1)은 제1 R 서브-픽셀(R1), 제1 G 서브-픽셀(G1), 제1 B 서브-픽셀(B1) 및 제1 G' 서브-픽셀(G1')을 포함하고, 제1-2 픽셀 그룹(PG1-2)은 제2 R 서브-픽셀(R2), 제2 G 서브-픽셀(G2), 제2 B 서브-픽셀(B2) 및 제2 G' 서브-픽셀(G2')을 포함하고, 제1-3 픽셀 그룹(PG1-3)은 제3 R 서브-픽셀(R3), 제3 G 서브-픽셀(G3), 제3 B 서브-픽셀(B3) 및 제3 G' 서브-픽셀(G3')을 포함할 수 있다. 또한, 제2-1 픽셀 그룹(PG2-1)은 제4 B 서브-픽셀(B4), 제4 G' 서브-픽셀(G4'), 제4 R 서브-픽셀(R4) 및 제4 G 서브-픽셀(G4)을 포함하고, 제2-2 픽셀 그룹(PG2-2)은 제5 B 서브-픽셀(B5), 제5 G' 서브-픽셀(G5'), 제5 R 서브-픽셀(R5) 및 제5 G 서브-픽셀(G5)을 포함하고, 제2-3 픽셀 그룹(PG2-3)은 제6 B 서브-픽셀(B6), 제6 G' 서브-픽셀(G6'), 제6 R 서브-픽셀(R6) 및 제6 G 서브-픽셀(G6)을 포함할 수 있다.
또한, 표시 패널(110g)은 제1 디먹스 제어 신호(DMCS1)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4)을 제1-1 픽셀 그룹(PG1-1)의 서브-픽셀들(R1, G1, B1, G'1)에 연결된 데이터 라인들에 연결하는 제1 디먹스 스위치들(SWS1), 제2 디먹스 제어 신호(DMCS2)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4)을 제1-2 픽셀 그룹(PG1-2)의 서브-픽셀들(R2, G2, B2, G'2)에 연결된 데이터 라인들에 연결하는 제2 디먹스 스위치들(SWS2), 제3 디먹스 제어 신호(DMCS3)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4)을 제1-3 픽셀 그룹(PG1-3)의 서브-픽셀들(R3, G3, B3, G'3)에 연결된 데이터 라인들에 연결하는 제3 디먹스 스위치들(SWS3), 제4 디먹스 제어 신호(DMCS4)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4)을 제2-1 픽셀 그룹(PG2-1)의 3개의 서브-픽셀들(B4, G'4, R4) 및 제2-3 픽셀 그룹(PG2-3)의 1개의 서브-픽셀(G6)에 연결된 데이터 라인들에 연결하는 제4 디먹스 스위치들(SWS4), 제5 디먹스 제어 신호(DMCS5)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4)을 제2-2 픽셀 그룹(PG2-2)의 3개의 서브-픽셀들(B5, G'5, R5) 및 제2-1 픽셀 그룹(PG2-1)의 1개의 서브-픽셀(G4)에 연결된 데이터 라인들에 연결하는 제5 디먹스 스위치들(SWS5), 및 제6 디먹스 제어 신호(DMCS6)에 응답하여 소스 채널들(SC1, SC2, SC3, SC4)을 제2-3 픽셀 그룹(PG2-3)의 3개의 서브-픽셀들(B6, G'6, R6) 및 제2-2 픽셀 그룹(PG2-2)의 1개의 서브-픽셀(G5)에 연결된 데이터 라인들에 연결하는 제6 디먹스 스위치들(SWS6)을 포함하는 디멀티플렉서 회로(110g)를 더 포함할 수 있다.
이에 따라, 인접한 서브-픽셀들 사이의 데이터 라인들이 동시에 구동되면서, 4개의 소스 채널들(SC1, SC2, SC3, SC4)에 의해 12개의 서브-픽셀 컬럼들에 배치된 모든 서브-픽셀들이 구동되므로, 더미 소스 채널 없이 상기 데이터 라인들간의 커플링이 방지될 수 있다.
도 19는 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 도면이다.
도 19의 표시 패널(110h)은, 제2 스캔 라인(SL2)에 상응하는 서브-픽셀 로우에 대하여 좌측 서브-픽셀 쉬프트가 적용된 도 18의 표시 패널(110g)과 달리 우측 서브-픽셀 쉬프트가 적용되는 것을 제외하고, 도 18의 표시 패널(110g)과 유사한 구성 및 동작을 가질 수 있다. 도 19를 참조하면, 표시 패널(110g)은 제1 스캔 라인(SL1)에 연결된 제1 픽셀 그룹들(PG1-1, PG1-2, PG1-3), 제2 스캔 라인(SL2)에 연결된 제2 픽셀 그룹들(PG2-1, PG2-2, PG2-3), 및 디멀티플렉서 회로(120g)를 포함할 수 있다. 도 19의 표시 패널(110h)에서, 인접한 서브-픽셀들 사이의 데이터 라인들이 동시에 구동되면서, 4개의 소스 채널들(SC1, SC2, SC3, SC4)에 의해 12개의 서브-픽셀 컬럼들에 배치된 모든 서브-픽셀들이 구동되므로, 더미 소스 채널 없이 상기 데이터 라인들간의 커플링이 방지될 수 있다.
도 20은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다
도 20을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)는 제1 스캔 라인에 연결된 제1 및 제2 픽셀 그룹들 및 제2 스캔 라인에 연결된 제3 및 제4 픽셀 그룹들을 포함하고, 제1 스캔 온 시간 동안 상기 제1 및 제2 픽셀 그룹들이 순차적으로 구동되고, 제2 스캔 온 시간의 제1 일부 동안 상기 제3 픽셀 그룹의 N-1개의 서브-픽셀들과 상기 제4 픽셀 그룹의 1개의 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간의 제2 일부 동안 상기 제4 픽셀 그룹의 N-1개의 서브-픽셀들과 상기 제3 픽셀 그룹의 1개의 서브-픽셀이 구동된다. 이에 따라, 표시 장치(1160)에서는, 더미 소스 채널 없이 데이터 라인들 사이의 커플링이 방지될 수 있다.
실시예에 따라, 전자 기기(1100)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Table Computer), VR(Virtual Reality) 기기, 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치
110: 표시 패널
120: 디멀티플렉서 회로
130: 스캔 드라이버
150: 데이터 드라이버
170: 컨트롤러
180: 데이터 변환기
190: 데이터 리맵퍼

Claims (24)

  1. 제1 스캔 라인에 연결되고, 제1 내지 제N 서브-픽셀 컬럼들(N은 2 이상의 짝수)에 배치된 서브-픽셀들을 포함하는 제1 픽셀 그룹;
    상기 제1 스캔 라인에 연결되고, 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제2 픽셀 그룹;
    상기 제1 스캔 라인에 인접한 제2 스캔 라인에 연결되고, 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제3 픽셀 그룹; 및
    상기 제2 스캔 라인에 연결되고, 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제4 픽셀 그룹을 포함하고,
    상기 제1 스캔 라인이 구동되는 제1 스캔 온 시간 동안, 상기 제1 픽셀 그룹 및 상기 제2 픽셀 그룹이 순차적으로 구동되고,
    상기 제2 스캔 라인이 구동되는 제2 스캔 온 시간의 제1 일부 동안 상기 제3 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀이 구동되고, 상기 제2 스캔 온 시간의 제2 일부 동안 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제3 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  2. 제1 항에 있어서,
    상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 상기 제1 픽셀 그룹의 상기 서브-픽셀들이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 상기 제2 픽셀 그룹의 상기 서브-픽셀들이 구동되고,
    상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제1 내지 제N-1 서브-픽셀 컬럼들에 배치된 상기 제3 픽셀 그룹의 상기 N-1개의 서브-픽셀들 및 상기 제2N 서브-픽셀 컬럼에 배치된 상기 제4 픽셀 그룹의 상기 1개의 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제N+1 내지 제2N-1 서브-픽셀 컬럼들에 배치된 상기 제4 픽셀 그룹의 상기 N-1개의 서브-픽셀들 및 상기 제N 서브-픽셀 컬럼에 배치된 상기 제3 픽셀 그룹의 상기 1개의 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  3. 제1 항에 있어서,
    상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 상기 제1 픽셀 그룹의 상기 서브-픽셀들이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 상기 제2 픽셀 그룹의 상기 서브-픽셀들이 구동되고,
    상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제2 내지 제N 서브-픽셀 컬럼들에 배치된 상기 제3 픽셀 그룹의 상기 N-1개의 서브-픽셀들 및 상기 제N+1 서브-픽셀 컬럼에 배치된 상기 제4 픽셀 그룹의 상기 1개의 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제N+2 내지 제2N 서브-픽셀 컬럼들에 배치된 상기 제4 픽셀 그룹의 상기 N-1개의 서브-픽셀들 및 상기 제1 서브-픽셀 컬럼에 배치된 상기 제3 픽셀 그룹의 상기 1개의 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  4. 제1 항에 있어서,
    각 서브-픽셀 컬럼마다 두 개씩 배치된 복수의 데이터 라인들을 더 포함하는 것을 특징으로 하는 표시 패널.
  5. 제1 항에 있어서,
    상기 제1 내지 제2N 서브-픽셀 컬럼들의 좌측에 각각 배치된 제1 내지 제2N 좌측 데이터 라인들; 및
    상기 제1 내지 제2N 서브-픽셀 컬럼들의 우측에 각각 배치된 제1 내지 제2N 우측 데이터 라인들을 더 포함하는 것을 특징으로 하는 표시 패널.
  6. 제5 항에 있어서,
    상기 제1 스캔 라인에 연결된 상기 제1 픽셀 그룹 및 상기 제2 픽셀 그룹의 상기 서브-픽셀들 중 홀수 번째 서브-픽셀들은 상기 제1 내지 제2N 우측 데이터 라인들 중 홀수 번째 우측 데이터 라인들에 연결되고,
    상기 제1 스캔 라인에 연결된 상기 제1 픽셀 그룹 및 상기 제2 픽셀 그룹의 상기 서브-픽셀들 중 짝수 번째 서브-픽셀들은 상기 제1 내지 제2N 좌측 데이터 라인들 중 짝수 번째 좌측 데이터 라인들에 연결되며,
    상기 제2 스캔 라인에 연결된 상기 제3 픽셀 그룹 및 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 홀수 번째 서브-픽셀들은 상기 제1 내지 제2N 좌측 데이터 라인들 중 홀수 번째 좌측 데이터 라인들에 연결되고,
    상기 제2 스캔 라인에 연결된 상기 제3 픽셀 그룹 및 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 짝수 번째 서브-픽셀들은 상기 제1 내지 제2N 우측 데이터 라인들 중 짝수 번째 우측 데이터 라인들에 연결되는 것을 특징으로 하는 표시 패널.
  7. 제6 항에 있어서,
    N개의 소스 채널들을 상기 제1 내지 제2N 좌측 데이터 라인들 및 상기 제1 내지 제2N 우측 데이터 라인들 중 선택된 N개의 데이터 라인들에 연결하는 디멀티플렉서 회로를 더 포함하는 것을 특징으로 하는 표시 패널.
  8. 제7 항에 있어서, 상기 디멀티플렉서 회로는,
    제1 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제1 내지 제N 좌측 데이터 라인들 중 상기 짝수 번째 좌측 데이터 라인들 및 상기 제1 내지 제N 우측 데이터 라인들 중 상기 홀수 번째 우측 데이터 라인들에 연결하는 제1 디먹스 스위치들;
    제2 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제N+1 내지 제2N 좌측 데이터 라인들 중 상기 짝수 번째 좌측 데이터 라인들 및 상기 제N+1 내지 제2N 우측 데이터 라인들 중 상기 홀수 번째 우측 데이터 라인들에 연결하는 제2 디먹스 스위치들;
    제3 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제1 내지 제N-1, 및 제2N 좌측 데이터 라인들 중 상기 홀수 번째 좌측 데이터 라인들, 상기 제1 내지 제N-1, 및 제2N 우측 데이터 라인들 중 상기 짝수 번째 우측 데이터 라인들에 연결하는 제3 디먹스 스위치들; 및
    제4 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제N 내지 제2N-1 좌측 데이터 라인들 중 상기 홀수 번째 좌측 데이터 라인들 및 상기 제N 내지 제2N-1 우측 데이터 라인들 중 상기 짝수 번째 우측 데이터 라인들에 연결하는 제4 디먹스 스위치들을 포함하는 것을 특징으로 하는 표시 패널.
  9. 제7 항에 있어서, 상기 디멀티플렉서 회로는,
    제1 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제1 내지 제N 좌측 데이터 라인들 중 상기 짝수 번째 좌측 데이터 라인들 및 상기 제1 내지 제N 우측 데이터 라인들 중 상기 홀수 번째 우측 데이터 라인들에 연결하는 제1 디먹스 스위치들;
    제2 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제N+1 내지 제2N 좌측 데이터 라인들 중 상기 짝수 번째 좌측 데이터 라인들 및 상기 제N+1 내지 제2N 우측 데이터 라인들 중 상기 홀수 번째 우측 데이터 라인들에 연결하는 제2 디먹스 스위치들;
    제3 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제2 내지 제N+1 좌측 데이터 라인들 중 상기 홀수 번째 좌측 데이터 라인들 및 상기 제2 내지 제N+1 우측 데이터 라인들 중 상기 짝수 번째 우측 데이터 라인들에 연결하는 제3 디먹스 스위치들; 및
    제4 디먹스 제어 신호에 응답하여 상기 N개의 소스 채널들을 상기 제1, 및 제N+2 내지 제2N 좌측 데이터 라인들 중 상기 홀수 번째 좌측 데이터 라인들 및 상기 제1, 및 제N+2 내지 제2N 우측 데이터 라인들 중 상기 짝수 번째 우측 데이터 라인들에 연결하는 제4 디먹스 스위치들을 포함하는 것을 특징으로 하는 표시 패널.
  10. 제1 항에 있어서, 상기 N은 4이고,
    상기 제1 픽셀 그룹은 상기 제1 내지 제4 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀, 제1 G 서브-픽셀, 제1 B 서브-픽셀 및 제1 G' 서브-픽셀을 포함하고,
    상기 제2 픽셀 그룹은 상기 제5 내지 제8 서브-픽셀 컬럼들에 각각 배치된 제2 R 서브-픽셀, 제2 G 서브-픽셀, 제2 B 서브-픽셀 및 제2 G' 서브-픽셀을 포함하고,
    상기 제3 픽셀 그룹은 상기 제1 내지 제4 서브-픽셀 컬럼들에 각각 배치된 제3 B 서브-픽셀, 제3 G' 서브-픽셀, 제3 R 서브-픽셀 및 제3 G 서브-픽셀을 포함하고,
    상기 제4 픽셀 그룹은 상기 제5 내지 제8 서브-픽셀 컬럼들에 각각 배치된 제4 B 서브-픽셀, 제4 G' 서브-픽셀, 제4 R 서브-픽셀 및 제4 G 서브-픽셀을 포함하는 것을 특징으로 하는 표시 패널.
  11. 제10 항에 있어서,
    상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀, 상기 제1 G 서브-픽셀, 상기 제1 B 서브-픽셀 및 상기 제1 G' 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제2 R 서브-픽셀, 상기 제2 G 서브-픽셀, 상기 제2 B 서브-픽셀 및 상기 제2 G' 서브-픽셀이 구동되고,
    상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제3 B 서브-픽셀, 상기 제3 G' 서브-픽셀, 상기 제3 R 서브-픽셀 및 상기 제4 G 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제3 G 서브-픽셀, 상기 제4 B 서브-픽셀, 상기 제4 G' 서브-픽셀 및 상기 제4 R 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  12. 제10 항에 있어서,
    상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀, 상기 제1 G 서브-픽셀, 상기 제1 B 서브-픽셀 및 상기 제1 G' 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제2 R 서브-픽셀, 상기 제2 G 서브-픽셀, 상기 제2 B 서브-픽셀 및 상기 제2 G' 서브-픽셀이 구동되고,
    상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제3 G' 서브-픽셀, 상기 제3 R 서브-픽셀, 상기 제3 G 서브-픽셀 및 상기 제4 B 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제3 B 서브-픽셀, 상기 제4 G' 서브-픽셀, 상기 제4 R 서브-픽셀 및 상기 제4 G 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  13. 제1 항에 있어서, 상기 N은 2이고,
    상기 제1 픽셀 그룹은 상기 제1 및 제2 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀 및 제1 G 서브-픽셀을 포함하고,
    상기 제2 픽셀 그룹은 상기 제3 및 제4 서브-픽셀 컬럼들에 각각 배치된 제1 B 서브-픽셀 및 제1 G' 서브-픽셀을 포함하고,
    상기 제3 픽셀 그룹은 상기 제1 및 제2 서브-픽셀 컬럼들에 각각 배치된 제2 B 서브-픽셀 및 제2 G' 서브-픽셀을 포함하고,
    상기 제4 픽셀 그룹은 상기 제3 및 제4 서브-픽셀 컬럼들에 각각 배치된 제2 R 서브-픽셀 및 제2 G 서브-픽셀을 포함하는 것을 특징으로 하는 표시 패널.
  14. 제13 항에 있어서,
    상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀 및 상기 제1 G 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제1 B 서브-픽셀 및 상기 제1 G' 서브-픽셀이 구동되고,
    상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제2 B 서브-픽셀 및 상기 제2 G 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제2 G' 서브-픽셀 및 상기 제2 R 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  15. 제13 항에 있어서,
    상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀 및 상기 제1 G 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제1 B 서브-픽셀 및 상기 제1 G' 서브-픽셀이 구동되고,
    상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제2 G' 서브-픽셀 및 상기 제2 R 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제2 B 서브-픽셀 및 상기 제2 G 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  16. 제1 항에 있어서, 상기 N은 6이고,
    상기 제1 픽셀 그룹은 상기 제1 내지 제6 서브-픽셀 컬럼들에 각각 배치된 제1 R 서브-픽셀, 제1 G 서브-픽셀, 제1 B 서브-픽셀, 제2 R 서브-픽셀, 제2 G 서브-픽셀 및 제2 B 서브-픽셀을 포함하고,
    상기 제2 픽셀 그룹은 상기 제7 내지 제12 서브-픽셀 컬럼들에 각각 배치된 제3 R 서브-픽셀, 제3 G 서브-픽셀, 제3 B 서브-픽셀, 제4 R 서브-픽셀, 제4 G 서브-픽셀 및 제4 B 서브-픽셀을 포함하고,
    상기 제3 픽셀 그룹은 상기 제1 내지 제6 서브-픽셀 컬럼들에 각각 배치된 제5 R 서브-픽셀, 제5 G 서브-픽셀, 제5 B 서브-픽셀, 제6 R 서브-픽셀, 제6 G 서브-픽셀 및 제6 B 서브-픽셀을 포함하고,
    상기 제4 픽셀 그룹은 상기 제7 내지 제12 서브-픽셀 컬럼들에 각각 배치된 제7 R 서브-픽셀, 제7 G 서브-픽셀, 제7 B 서브-픽셀, 제8 R 서브-픽셀, 제8 G 서브-픽셀 및 제8 B 서브-픽셀을 포함하는 것을 특징으로 하는 표시 패널.
  17. 제16 항에 있어서,
    상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀, 상기 제1 G 서브-픽셀, 상기 제1 B 서브-픽셀, 상기 제2 R 서브-픽셀, 상기 제2 G 서브-픽셀 및 상기 제2 B 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제3 R 서브-픽셀, 상기 제3 G 서브-픽셀, 상기 제3 B 서브-픽셀, 상기 제4 R 서브-픽셀, 상기 제4 G 서브-픽셀 및 상기 제4 B 서브-픽셀이 구동되고,
    상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제5 R 서브-픽셀, 상기 제5 G 서브-픽셀, 상기 제5 B 서브-픽셀, 상기 제6 R 서브-픽셀, 상기 제6 G 서브-픽셀 및 상기 제8 B 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안 상기 제6 B 서브-픽셀, 상기 제7 R 서브-픽셀, 상기 제7 G 서브-픽셀, 상기 제7 B 서브-픽셀, 상기 제8 R 서브-픽셀 및 상기 제8 G 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  18. 제16 항에 있어서,
    상기 제1 스캔 온 시간은 제1 서브-스캔 온 시간 및 제2 서브-스캔 온 시간으로 구분되고, 상기 제1 서브-스캔 온 시간 동안 상기 제1 R 서브-픽셀, 상기 제1 G 서브-픽셀, 상기 제1 B 서브-픽셀, 상기 제2 R 서브-픽셀, 상기 제2 G 서브-픽셀 및 상기 제2 B 서브-픽셀이 구동되며, 상기 제2 서브-스캔 온 시간 동안 상기 제3 R 서브-픽셀, 상기 제3 G 서브-픽셀, 상기 제3 B 서브-픽셀, 상기 제4 R 서브-픽셀, 상기 제4 G 서브-픽셀 및 상기 제4 B 서브-픽셀이 구동되고,
    상기 제2 스캔 온 시간은 제3 서브-스캔 온 시간 및 제4 서브-스캔 온 시간으로 구분되고, 상기 제3 서브-스캔 온 시간 동안 상기 제5 G 서브-픽셀, 상기 제5 B 서브-픽셀, 상기 제6 R 서브-픽셀, 상기 제6 G 서브-픽셀, 상기 제6 B 서브-픽셀 및 상기 제7 R 서브-픽셀이 구동되고, 상기 제4 서브-스캔 온 시간 동안, 상기 제5 R 서브-픽셀, 상기 제7 G 서브-픽셀, 상기 제7 B 서브-픽셀, 상기 제8 R 서브-픽셀, 상기 제8 G 서브-픽셀 및 상기 제8 B 서브-픽셀이 구동되는 것을 특징으로 하는 표시 패널.
  19. 제1 스캔 라인에 연결되고, 각각이 연속된 N개의 서브-픽셀 컬럼들(N은 4 이상의 짝수)에 배치된 서브-픽셀들을 포함하는 M개의 제1 픽셀 그룹들(M은 2 이상의 자연수); 및
    상기 제1 스캔 라인에 인접한 제2 스캔 라인에 연결되고, 각각이 상기 연속된 N개의 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 M개의 제2 픽셀 그룹들을 포함하고,
    상기 제1 스캔 라인이 구동되는 제1 스캔 온 시간 동안, 상기 제1 픽셀 그룹들이 순차적으로 구동되고,
    상기 제2 스캔 라인이 구동되는 제2 스캔 온 시간은 M개의 서브-스캔 온 시간들로 구분되고, 상기 제2 픽셀 그룹들 중 하나의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제2 픽셀 그룹들 중 다른 하나의 상기 서브-픽셀들 중 1개의 서브-픽셀이 동일한 서브-스캔 온 시간 동안 구동되는 것을 특징으로 하는 표시 패널.
  20. 제1 스캔 라인에 연결되고 제1 내지 제N 서브-픽셀 컬럼들(N은 2 이상의 짝수)에 배치된 서브-픽셀들을 포함하는 제1 픽셀 그룹, 상기 제1 스캔 라인에 연결되고 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제2 픽셀 그룹, 상기 제1 스캔 라인에 인접한 제2 스캔 라인에 연결되고 상기 제1 내지 제N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제3 픽셀 그룹, 및 상기 제2 스캔 라인에 연결되고 상기 제N+1 내지 제2N 서브-픽셀 컬럼들에 배치된 서브-픽셀들을 포함하는 제4 픽셀 그룹을 포함하는 표시 패널;
    상기 제1 및 제2 스캔 라인들을 구동하는 스캔 드라이버;
    상기 제1 내지 제4 픽셀 그룹들에 데이터 전압들을 인가하여 상기 제1 내지 제4 픽셀 그룹을 구동하는 데이터 드라이버; 및
    상기 스캔 드라이버 및 상기 데이터 드라이버를 제어하는 컨트롤러를 포함하고,
    상기 데이터 드라이버는 상기 제1 스캔 라인이 구동되는 제1 스캔 온 시간 동안 상기 제1 픽셀 그룹 및 상기 제2 픽셀 그룹을 순차적으로 구동하고,
    상기 데이터 드라이버는 상기 제2 스캔 라인이 구동되는 제2 스캔 온 시간의 제1 일부 동안 상기 제3 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀을 구동하고, 상기 제2 스캔 온 시간의 제2 일부 동안 상기 제4 픽셀 그룹의 상기 서브-픽셀들 중 연속된 N-1개의 서브-픽셀들 및 상기 제3 픽셀 그룹의 상기 서브-픽셀들 중 1개의 서브-픽셀을 구동하는 것을 특징으로 하는 표시 장치.
  21. 제20 항에 있어서, 상기 표시 패널은 RGBG' 픽셀 구조를 가지고, 상기 컨트롤러는,
    RGB 데이터를 RGBG' 데이터로 변환하는 데이터 변환기; 및
    상기 제3 픽셀 그룹 및 상기 제4 픽셀 그룹에 대한 상기 RGBG' 데이터를 리맵핑하는 데이터 리맵퍼를 포함하는 것을 특징으로 하는 표시 장치.
  22. 제21 항에 있어서, 상기 데이터 리맵퍼는 상기 RGBG' 데이터 중 상기 제3 픽셀 그룹의 상기 1개의 서브-픽셀에 대한 데이터와 상기 제4 픽셀 그룹의 상기 1개의 서브-픽셀에 대한 데이터를 교환(swap)하는 것을 특징으로 하는 표시 장치.
  23. 제20 항에 있어서, 상기 표시 패널은,
    각 서브-픽셀 컬럼마다 두 개씩 배치된 복수의 데이터 라인들을 더 포함하는 것을 특징으로 하는 표시 장치.
  24. 제23 항에 있어서, 상기 표시 패널은,
    상기 컨트롤러로부터 제공된 복수의 디먹스 제어 신호들에 응답하여 N개의 소스 채널들을 상기 복수의 데이터 라인들 중 선택된 N개의 데이터 라인들에 연결하는 디멀티플렉서 회로를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020180090529A 2018-08-02 2018-08-02 표시 패널 및 표시 장치 Active KR102482983B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180090529A KR102482983B1 (ko) 2018-08-02 2018-08-02 표시 패널 및 표시 장치
CN201980049481.6A CN112470209B (zh) 2018-08-02 2019-06-27 显示面板和显示装置
US17/256,238 US11574578B2 (en) 2018-08-02 2019-06-27 Display panel and display device
EP19845547.9A EP3832631B1 (en) 2018-08-02 2019-06-27 Display panel and display apparatus
PCT/KR2019/007841 WO2020027443A1 (ko) 2018-08-02 2019-06-27 표시 패널 및 표시 장치
US18/106,418 US12183240B2 (en) 2018-08-02 2023-02-06 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180090529A KR102482983B1 (ko) 2018-08-02 2018-08-02 표시 패널 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20200015870A KR20200015870A (ko) 2020-02-13
KR102482983B1 true KR102482983B1 (ko) 2022-12-30

Family

ID=69231240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090529A Active KR102482983B1 (ko) 2018-08-02 2018-08-02 표시 패널 및 표시 장치

Country Status (5)

Country Link
US (2) US11574578B2 (ko)
EP (1) EP3832631B1 (ko)
KR (1) KR102482983B1 (ko)
CN (1) CN112470209B (ko)
WO (1) WO2020027443A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059075A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
CN110992874B (zh) * 2019-12-30 2022-10-04 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN111383576A (zh) * 2020-03-24 2020-07-07 维沃移动通信有限公司 像素驱动电路、显示面板及电子设备
CN114170891B (zh) * 2020-09-11 2023-03-10 京东方科技集团股份有限公司 显示基板和显示装置
KR20220070124A (ko) 2020-11-20 2022-05-30 삼성디스플레이 주식회사 표시 장치
KR20220136549A (ko) 2021-03-30 2022-10-11 삼성디스플레이 주식회사 표시 장치
KR20220136576A (ko) 2021-03-31 2022-10-11 삼성디스플레이 주식회사 표시 장치
JP2024521029A (ja) * 2021-05-11 2024-05-28 グーグル エルエルシー ペンタイル配列を有するａｍｏｌｅｄにおける奇数行および偶数行の逐次駆動
KR20220156147A (ko) 2021-05-17 2022-11-25 삼성디스플레이 주식회사 표시 장치
KR20230000531A (ko) 2021-06-24 2023-01-03 삼성디스플레이 주식회사 표시 장치
KR20230133997A (ko) 2022-03-10 2023-09-20 삼성디스플레이 주식회사 표시 장치
CN115206257B (zh) * 2022-07-15 2024-02-27 广州华星光电半导体显示技术有限公司 一种显示面板及终端设备
KR20240026380A (ko) * 2022-08-19 2024-02-28 삼성디스플레이 주식회사 표시 패널, 디스플레이 드라이버 및 표시 장치
KR20240044612A (ko) 2022-09-28 2024-04-05 삼성디스플레이 주식회사 소스 드라이버, 소스 드라이버를 포함하는 표시 장치 또는 전자 장치 및 그 구동 방법
US20240321210A1 (en) * 2023-03-24 2024-09-26 Samsung Display Co., Ltd. Display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170076665A1 (en) 2015-09-10 2017-03-16 Samsung Display Co., Ltd. Display device
US20170140706A1 (en) 2015-11-18 2017-05-18 Samsung Display Co., Ltd. Display device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4394512B2 (ja) * 2004-04-30 2010-01-06 富士通株式会社 視角特性を改善した液晶表示装置
KR101100890B1 (ko) * 2005-03-02 2012-01-02 삼성전자주식회사 액정표시장치 및 그 구동방법
US7576724B2 (en) * 2005-08-08 2009-08-18 Tpo Displays Corp. Liquid crystal display device and electronic device
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
CN100555366C (zh) * 2005-09-22 2009-10-28 夏普株式会社 有源矩阵衬底、显示装置、电视接收装置、有源矩阵衬底的制造方法、以及显示装置的制造方法
KR101196860B1 (ko) * 2006-01-13 2012-11-01 삼성디스플레이 주식회사 액정 표시 장치
US7852446B2 (en) * 2006-09-18 2010-12-14 Samsung Electronics Co., Ltd. Liquid crystal display and method of driving the same
KR20080077807A (ko) * 2007-02-21 2008-08-26 삼성전자주식회사 표시장치
TWI489175B (zh) * 2012-11-30 2015-06-21 Au Optronics Corp 顯示面板的陣列基板及其驅動方法
CN103021297B (zh) * 2012-12-28 2016-02-24 深圳市华星光电技术有限公司 液晶显示面板及其液晶显示器
KR102018733B1 (ko) * 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
KR102243267B1 (ko) * 2013-11-26 2021-04-23 삼성디스플레이 주식회사 표시 장치
CN103728801A (zh) * 2013-12-27 2014-04-16 深圳市华星光电技术有限公司 像素结构及具有该像素结构的液晶显示面板
KR102147055B1 (ko) 2014-02-05 2020-08-24 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
US20160093260A1 (en) 2014-09-29 2016-03-31 Innolux Corporation Display device and associated method
KR102320311B1 (ko) 2014-12-02 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102325659B1 (ko) * 2014-12-29 2021-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102317174B1 (ko) 2015-01-22 2021-10-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102477983B1 (ko) 2015-06-25 2022-12-15 삼성디스플레이 주식회사 표시 장치
KR102426668B1 (ko) * 2015-08-26 2022-07-28 삼성전자주식회사 디스플레이 구동 회로 및 디스플레이 장치
KR20170028464A (ko) * 2015-09-03 2017-03-14 삼성디스플레이 주식회사 표시 장치
KR20170081108A (ko) 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 구동방법
CN105469765B (zh) * 2016-01-04 2018-03-30 武汉华星光电技术有限公司 多路复用型显示驱动电路
KR102505836B1 (ko) * 2016-04-25 2023-03-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
CN107358922A (zh) * 2016-05-09 2017-11-17 中华映管股份有限公司 液晶显示设备及其驱动方法
KR102596060B1 (ko) 2016-06-21 2023-11-01 삼성디스플레이 주식회사 유기 발광 표시 장치의 데이터 보상 방법
CN106292096B (zh) * 2016-10-13 2019-08-30 武汉华星光电技术有限公司 一种De-mux液晶显示设备及其驱动方法
KR102578713B1 (ko) * 2016-11-29 2023-09-18 엘지디스플레이 주식회사 표시장치
KR20180080741A (ko) 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
JP6957903B2 (ja) * 2017-03-08 2021-11-02 セイコーエプソン株式会社 表示装置及び電子機器
CN106920527B (zh) * 2017-05-05 2018-02-02 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示装置
KR102356992B1 (ko) 2017-08-03 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI646514B (zh) * 2017-08-24 2019-01-01 友達光電股份有限公司 應用於顯示裝置的多工器
KR102502762B1 (ko) 2017-09-13 2023-02-22 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102556581B1 (ko) 2017-11-28 2023-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
CN208521584U (zh) * 2018-07-24 2019-02-19 京东方科技集团股份有限公司 一种像素结构、显示面板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170076665A1 (en) 2015-09-10 2017-03-16 Samsung Display Co., Ltd. Display device
US20170140706A1 (en) 2015-11-18 2017-05-18 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US12183240B2 (en) 2024-12-31
US11574578B2 (en) 2023-02-07
EP3832631A1 (en) 2021-06-09
EP3832631A4 (en) 2022-05-25
CN112470209B (zh) 2024-08-06
US20230186814A1 (en) 2023-06-15
WO2020027443A1 (ko) 2020-02-06
CN112470209A (zh) 2021-03-09
US20210233455A1 (en) 2021-07-29
EP3832631B1 (en) 2024-10-02
KR20200015870A (ko) 2020-02-13

Similar Documents

Publication Publication Date Title
KR102482983B1 (ko) 표시 패널 및 표시 장치
US11488542B2 (en) Organic light emitting display device
KR102055622B1 (ko) 평판 표시 장치 및 평판 표시 장치의 구동 방법
KR102505836B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
US20170309219A1 (en) Data driver, display driving circuit, and operating method of display driving circuit
US20140184654A1 (en) Method of performing a multi-time programmable operation, and organic light emitting display device employing the same
KR102741849B1 (ko) 펜타일 픽셀 구조를 가지는 유기 발광 표시 장치의 표시 패널
CN114530123B (zh) 显示面板及使用该显示面板的显示设备
JP6641821B2 (ja) 回路装置、電気光学装置及び電子機器
US20220301478A1 (en) Display device and method of driving the same
US12125451B2 (en) Display device and method of compensating for degradation of display device
CN108962137B (zh) 具有曲折连接结构的显示面板和显示设备
KR102409906B1 (ko) 플렉서블 표시 장치
US20220293033A1 (en) Data driver and display device including the data driver
EP4174835A2 (en) Display device and method of operating a display device
US20140184480A1 (en) Method of performing a multi-time progammable operation and display device employing the same
CN221446785U (zh) 显示装置
TW201616475A (zh) 顯示面板
US20230127526A1 (en) Display apparatus and method of driving the same
US12230183B2 (en) Display device
CN105632389A (zh) 显示面板
KR20240026380A (ko) 표시 패널, 디스플레이 드라이버 및 표시 장치
KR102540750B1 (ko) 마이크로디스플레이 패널
CN118072648A (zh) 补偿显示装置的数据驱动器的输出的方法
CN117769317A (zh) 显示面板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180802

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210729

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180802

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220720

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221227

End annual number: 3

Start annual number: 1

PG1601 Publication of registration