[go: up one dir, main page]

KR102481068B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102481068B1
KR102481068B1 KR1020160000549A KR20160000549A KR102481068B1 KR 102481068 B1 KR102481068 B1 KR 102481068B1 KR 1020160000549 A KR1020160000549 A KR 1020160000549A KR 20160000549 A KR20160000549 A KR 20160000549A KR 102481068 B1 KR102481068 B1 KR 102481068B1
Authority
KR
South Korea
Prior art keywords
control
output
signal
transistor
discharge voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160000549A
Other languages
English (en)
Other versions
KR20170081801A (ko
Inventor
김근우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160000549A priority Critical patent/KR102481068B1/ko
Priority to US15/261,779 priority patent/US10176778B2/en
Priority to CN201611020600.XA priority patent/CN106940989B/zh
Publication of KR20170081801A publication Critical patent/KR20170081801A/ko
Priority to US16/224,589 priority patent/US10593282B2/en
Application granted granted Critical
Publication of KR102481068B1 publication Critical patent/KR102481068B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

k번째 구동 스테이지는 k번째 게이트 신호가 출력된 이후에 활성화되는 제2 제어 신호를 수신하는 제1 제어전극, 클럭신호에 동기된 스위칭 신호를 수신하는 제2 제어전극, 제1 방전전압을 수신하는 입력전극, 및 제1 출력 트랜지스터의 출력전극에 연결된 출력전극을 포함하는 제1 풀다운 트랜지스터를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 좀 더 상세하게는 표시패널에 집적된(integrated) 게이트 구동회로를 포함하는 표시장치에 관한 것이다.
표시장치는 복수 개의 게이트 라인들, 복수 개의 데이터 라인들, 복수 개의 게이트 라인들과 복수 개의 데이터 라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 복수 개의 게이트 라인들에 게이트 신호들을 제공하는 게이트 구동회로 및 복수 개의 데이터 라인들에 데이터 신호들을 출력하는 데이터 구동회로를 포함한다.
게이트 구동회로는 복수 개의 구동 스테이지 회로들(이하, 구동 스테이지들)을 포함하는 쉬프트 레지스터를 포함한다. 복수 개의 구동 스테이지들은 복수 개의 게이트 라인들에 대응하는 게이트 신호를 각각 출력한다. 복수 개의 구동 스테이지들 각각은 유기적으로 연결된 복수 개의 트랜지스터들을 포함한다.
본 발명은 회로 구성이 단순한 게이트 구동회로를 포함하는 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 복수 개의 게이트 라인들을 포함하는 표시패널 및 상기 게이트 라인들에 게이트 신호들을 제공하는 구동 스테이지들을 포함하는 게이트 구동회로를 포함한다. 상기 구동 스테이지들 중 k번째(여기서 k는 2 이상의 자연수) 구동 스테이지는, 제1 출력 트랜지스터, 커패시터, 제1 제어 트랜지스터, 제1 인버터 트랜지스터, 및 제1 풀다운 트랜지스터를 포함한다.
상기 제1 출력 트랜지스터는 제1 노드에 접속된 제어전극, 클럭 신호를 수신하는 입력전극, 상기 게이트 신호들 중 k번째 게이트 신호를 출력하는 출력전극을 포함한다. 상기 커패시터는 상기 제1 출력 트랜지스터의 상기 출력전극과 상기 제1 출력 트랜지스터의 상기 제어전극 사이에 접속된다. 상기 제1 제어 트랜지스터는 상기 k번째 게이트 신호가 출력되기 이전에, 상기 제1 출력 트랜지스터를 턴-온 시키는 제1 제어 신호를 상기 제1 노드에 출력한다. 상기 제1 인버터 트랜지스터는 상기 클럭 신호를 수신하는 제1 제어전극, 상기 클럭 신호를 수신하는 입력전극, 제2 노드에 제2 제어 신호를 출력하는 출력전극을 포함한다. 상기 제1 풀다운 트랜지스터는 상기 k번째 게이트 신호가 출력된 이후에 활성화되는 스위칭 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 제1 방전전압을 수신하는 입력전극, 및 상기 제1 출력 트랜지스터의 상기 출력전극에 연결된 출력전극을 포함한다.
상기 k번째 구동 스테이지는, 상기 제1 노드에 접속된 제어전극, 상기 클럭 신호를 수신하는 입력전극, 상기 k번째 게이트 신호에 동기된 k번째 캐리 신호를 출력하는 출력전극을 포함하는 제2 출력 트랜지스터를 더 포함할 수 있다.
상기 k번째 구동 스테이지는, 상기 제2 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 상기 제1 방전전압과 다른 레벨의 제2 방전전압을 수신하는 입력전극, 및 상기 제2 출력 트랜지스터의 상기 출력전극에 연결된 출력전극을 포함하는 제2 풀다운 트랜지스터를 더 포함할 수 있다.
상기 k번째 구동 스테이지는, 상기 제2 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 제2 방전전압을 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함하는 제2 제어 트랜지스터를 더 포함할 수 있다.
상기 제2 제어 신호는 상기 구동 스테이지들 중 k+1번째 구동 스테이지로부터 출력될 수 있다. 상기 제2 제어 신호는 상기 게이트 신호들 중 k+1번째 게이트 신호에 동기될 수 있다.
상기 제1 제어 트랜지스터는, 상기 제1 제어 신호를 수신하는 제1 제어전극, 상기 제1 제어 신호를 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함할 수 있다.
상기 제1 제어 신호는 상기 구동 스테이지들 중 k-1번째 구동 스테이지로부터 출력되고, 상기 제1 제어 신호는 상기 게이트 신호들 중 k-1번째 게이트 신호에 동기될 수 있다.
상기 제1 제어 트랜지스터는 마이너스 바이어스 전압을 수신하는 제2 제어전극을 더 포함할 수 있다.
상기 제1 제어 트랜지스터의 상기 제2 제어전극은 상기 제2 방전전압을 수신할 수 있다.
상기 k번째 구동 스테이지는, 상기 제1 제어 신호를 수신하는 제어전극, 상기 제2 방전전압을 수신하는 입력전극, 및 상기 제2 노드에 접속하는 출력전극을 포함하는 안정화 트랜지스터를 더 포함할 수 있다.
상기 k번째 구동 스테이지는, 제3 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 상기 제2 방전전압을 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함하는 제3 제어 트랜지스터를 더 포함할 수 있다.
상기 제3 제어 신호는 상기 구동 스테이지들 중 k+2번째 구동 스테이지로부터 출력되고, 상기 제3 제어 신호는 상기 게이트 신호들 중 k+2번째 게이트 신호에 동기될 수 있다.
상기 k번째 구동 스테이지는, 상기 제2 제어 신호를 수신하는 제1 제어전극, 상기 제1 방전전압과 상이한 제2 방전전압을 수신하는 제2 제어전극, 상기 제2 방전전압을 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함하는 제2 제어 트랜지스터를 더 포함할 수 있다.
상기 k번째 구동 스테이지는, 상기 k번째 게이트 신호를 수신하는 제1 제어전극, 제2 방전전압을 수신하는 입력전극, 및 상기 제2 노드에 접속하는 출력전극을 포함하는 제2 인버터 트랜지스터를 더 포함할 수 있다.
상기 제1 인버터 트랜지스터와 상기 제2 인버터 트랜지스터 중 적어도 어느 하나의 트랜지스터는 마이너스 바이어스 전압을 수신하는 제2 제어전극을 더 포함할 수 있다.
상기 제2 방전전압은 상기 제1 방전전압과 다른 레벨을 갖고, 상기 마이너스 바이어스 전압은 상기 제2 방전전압일 수 있다.
상기 마이너스 바이어스 전압은 상기 제1 방전전압일 수 있다.
상기 마이너스 바이어스 전압은 상기 제1 방전전압 및 상기 제2 방전전압과 다른 레벨의 제3 방전전압일 수 있다.
본 발명의 일 실시예에 따른 표시장치는 복수 개의 게이트 라인들을 포함하는 표시패널 및 상기 게이트 라인들에 게이트 신호들을 제공하는 구동 스테이지들을 포함하는 게이트 구동회로를 포함한다. 상기 구동 스테이지들 중 k번째(여기서 k는 2 이상의 자연수) 구동 스테이지는, 제1 출력 트랜지스터, 커패시터, 제1 제어 트랜지스터, 제1 인버터 트랜지스터, 및 제1 풀다운 트랜지스터를 포함할 수 있다. 상기 제1 출력 트랜지스터는 제1 노드에 접속된 제어전극, 클럭 신호를 수신하는 입력전극, 상기 게이트 신호들 중 k번째 게이트 신호를 출력하는 출력전극을 포함한다. 상기 커패시터는 상기 제1 출력 트랜지스터의 상기 출력전극과 상기 제1 출력 트랜지스터의 상기 제어전극 사이에 접속된다. 상기 k번째 게이트 신호가 출력되기 이전에, 상기 제1 출력 트랜지스터를 턴-온 시키는 제1 제어 신호를 상기 제1 노드에 출력한다. 상기 제1 인버터 트랜지스터는 상기 클럭 신호를 수신하는 제1 제어전극, 마이너스 바이어스 전압을 수신하는 제2 제어전극, 상기 클럭 신호를 수신하는 입력전극, 제2 노드에 스위칭 신호를 출력하는 출력전극을 포함한다. 상기 제1 풀다운 트랜지스터는 상기 k번째 게이트 신호가 출력된 이후에 활성화되는 제2 제어 신호를 수신하는 제어전극, 제1 방전전압을 수신하는 입력전극, 및 상기 제1 출력 트랜지스터의 상기 출력전극에 연결된 출력전극을 포함한다.
본 발명의 일 실시예에 따른 k번째(여기서 k는 2 이상의 자연수) 구동 스테이지는 출력부, 제1 제어부, 제2 제어부, 풀다운부를 포함한다. 상기 출력부는 제1 노드의 전압에 응답하여, 클럭 신호에 근거하여 생성된 k번째 게이트 신호 및 k번째 캐리 신호를 출력한다. 상기 제1 제어부는 상기 제1 노드의 전압을 제어한다. 상기 제2 제어부는 상기 클럭 신호에 근거하여 생성된 스위칭 신호를 제2 노드에 출력한다. 상기 풀다운부는 상기 k번째 게이트 신호 및 상기 k번째 캐리 신호가 출력된 이후에, 상기 출력부의 전압을 다운시킨다.
상기 풀다운부는, 상기 k번째 게이트 신호가 출력된 이후에 활성화되는 제1 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 서로 다른 레벨의 제1 방전전압과 제2 방전전압 중 어느 하나를 수신하는 입력전극, 및 상기 출력부에 연결된 출력전극을 포함하는 적어도 하나의 풀다운 트랜지스터를 포함한다.
게이트 구동회로가 2개의 제어전극들을 포함하는 트랜지스터들을 구비함으로써 게이트 구동회로를 구성하는 트랜지스터의 개수가 감소될 수 있다. 2개의 제어전극들을 포함하는 트랜지스터는 제2 제어전극에 인가된 제2 전압에 의해 채널특성이 제어된다.
2개의 제어전극들을 포함하는 트랜지스터의 채널특성을 제어하여 1개의 트랜지스터로 병렬연결된 2개의 트랜지스터를 대체할 수 있다. 또한, 직렬연결된 2개의 트랜지스터를 1개의 트랜지스터로 대체할 수 있다. 기타, 상호 접속된 2개의 트랜지스터를 1개의 트랜지스터로 대체할 수 있다.
게이트 구동회로의 구성이 단순해짐에 따라 게이트 구동회로가 차지하는 면적이 감소되고, 이는 표시장치의 베젤 면적을 감소시킨다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 화소의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 6은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 7은 도 6에 도시된 구동 스테이지의 신호 파형도이다.
도 8은 본 발명의 일 실시예에 따른 더블 게이트 구조의 트랜지스터의 단면도 및 회로도이다.
도 9a 및 9b는 더블 게이트 구조의 트랜지스터의 제2 제어전압에 따라 변화되는 채널특성을 도시하였다.
도 10a 내지 10c는 싱글 게이트 구조의 트랜지스터와 더블 게이트 구조의 트랜지스터를 비교 도시하였다.
도 11은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 12는 도 11에 도시된 구동 스테이지의 신호 파형도이다.
도 13은 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 14는 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 15는 본 발명의 일 실시예에 따른 게이트 구동회로의 블럭도이다.
도 16은 본 발명의 일 실시예에 따른 구동 스테이지의 회로도이다.
도 17은 더블 게이트 구조의 트랜지스터와 싱글 게이트 구조의 트랜지스터를 비교 도시하였다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 1 및 도 2에 도시된 것과 같이, 본 발명의 실시 예에 따른 표시장치는 표시패널(DP), 게이트 구동회로(GDC), 및 데이터 구동회로(DDC)를 포함한다. 도 1에는 1개의 게이트 구동회로(GDC)와 6개의 데이터 구동회로(DDC)를 예시적으로 도시하였으나, 이에 제한되지 않는다.
표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시패널(liquid crystal display panel), 유기발광 표시패널(organic light emitting display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel)등의 다양한 표시패널을 포함할 수 있다. 본 실시예에서 표시패널(DP)은 액정 표시패널로 설명된다. 한편, 액정 표시패널을 포함하는 액정 표시장치는 미 도시된 편광자, 백라이트 유닛 등을 더 포함할 수 있다.
표시패널(DP)은 제1 표시기판(DS1), 제1 표시기판(DS1)과 이격된 제2 표시기판(DS2) 및 제1 표시기판(DS1)과 제2 표시기판(DS2) 사이에 배치된 액정층(LCL, 도 4 참조)을 포함한다. 평면 상에서, 표시패널(DP)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)을 포함한다.
제1 표시기판(DS1)은 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동회로(GDC)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로(DDC)에 연결된다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다. 또한, 제1 표시기판(DS1)은 비표시영역(NDA)에 배치된 더미 게이트 라인(GL-D)을 포함한다. 본 발명의 일 실시예에서 더미 게이트 라인(GL-D)은 생략될 수 있다.
도 1에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다. 다만, 더미 게이트 라인(GL-D)은 복수 개의 화소들(PX11~PXnm)에 연결되지 않는다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루, 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
도 1 및 도 2에 도시된 것과 같이, 게이트 구동회로(GDC) 및 데이터 구동회로(DDC)는 신호 제1 제어부(SC, 예컨대 타이밍 컨트롤러)로부터 제어 신호를 수신한다. 신호 제1 제어부(SC)는 메인 회로기판(MCB)에 실장될 수 있다. 신호 제1 제어부(SC)는 외부의 그래픽 제1 제어부(미 도시)로부터 영상 데이터 및 제어 신호를 수신한다. 제어 신호는 프레임 구간들(Fn-1, Fn, Fn+1)을 구별하는 신호인 수직 동기 신호(Vsync), 수평 구간들(HP)을 구별하는 신호, 즉 행 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들을 포함할 수 있다.
게이트 구동회로(GDC)는 프레임 구간들(Fn-1, Fn, Fn+1) 동안에 신호 제1 제어부(SC)로부터 수신한 제어 신호에 기초하여 게이트 신호들(GS1~GSn)을 생성하고, 게이트 신호들(GS1~GSn)를 복수 개의 게이트 라인들(GL1~GLn)에 출력한다. 게이트 신호들(GS1~GSn)은 수평 구간들(HP)에 대응하게 순차적으로 출력될 수 있다. 게이트 구동회로(GDC)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 게이트 구동회로(GDC)는 비표시영역(NDA)에 ASG(Amorphous Silicon TFT Gate driver circuit) 형태 또는 OSG(Oxide Semiconductor TFT Gate driver circuit) 형태로 실장 될 수 있다.
도 1은 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결 하나의 게이트 구동회로(GDC)를 예시적으로 도시하였다. 본 발명의 일 실시예에서, 표시장치는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 복수 개의 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 또한, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다.
도 1 및 도 2에 도시된 것과 같이, 데이터 구동회로(DDC)는 신호 제1 제어부(SC)로부터 수신한 제어 신호에 기초하여 신호 제1 제어부(SC)로부터 제공된 영상 데이터에 따른 계조 전압들을 생성한다. 데이터 구동회로(DDC)는 계조 전압들을 데이터 신호들(DDS)로써 복수 개의 데이터 라인들(DL1~DLm)에 출력한다.
데이터 신호들(DDS)은 공통 전압에 대하여 양의 값을 갖는 정극성 전압들 및/또는 음의 값을 갖는 부극성 전압들을 포함할 수 있다. 각각의 수평 구간들(HP) 동안에 데이터 라인들(DL1~DLm)에 인가되는 데이터 신호들 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 신호들(DDS)의 극성은 액정의 열화를 방지하기 위하여 프레임 구간들(Fn-1, Fn, Fn+1)에 따라 반전될 수 있다. 데이터 구동회로(DDC)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 신호들을 생성할 수 있다.
데이터 구동회로(DDC)는 구동칩(DC) 및 구동칩(DC)을 실장하는 연성회로기판(FPC)을 포함할 수 있다. 연성회로기판(FPC)은 메인 회로기판(MCB)과 제1 표시기판(DS1)을 전기적으로 연결한다. 복수 개의 구동칩들(DC)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 대응하는 데이터 신호들을 제공한다.
도 1은 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(DDC)를 예시적으로 도시하였다. 본 발명의 일 실시예에서, 데이터 구동회로(DDC)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 표시기판(DS1)의 비표시영역(NDA) 상에 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소(PXij)의 등가회로도이다. 도 4는 본 발명의 일 실시예에 따른 표시패널(DP)의 화소(PXij)에 대응하는 단면도이다. 도 1에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 3에 도시된 등가회로를 가질 수 있다.
도 3에 도시된 것과 같이, 화소(PXij)는 화소 박막 트랜지스터(TR, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 이하, 본 명세서에서 트랜지스터는 박막 트랜지스터를 의미한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TR)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL, 도 4 참조)에 포함된 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 4에 도시된 것과 같이, 화소 트랜지스터(TR)는 제1 베이스 기판(SUB1) 상에 배치된다. 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi, 도 3 참조)에 연결된 제어전극(GE), 제어전극(GE)에 중첩하는 활성화부(AL), j번째 데이터 라인(DLj, 도 3 참조)에 연결된 입력전극(DE), 및 입력전극(DE)와 이격되어 배치된 출력전극(SE)을 포함한다.
액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 표시기판(DS1)의 일면 상에 i번째 게이트 라인(GLi) 및 스토리지 라인(STL)이 배치된다. 제어전극(GE)은 i번째 게이트 라인(GLi)으로부터 분기된다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 표시기판(DS1)의 일면 상에 제어전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 유기막이거나, 무기막일 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 제어전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층(미 도시)과 오믹 컨택층(미 도시)을 포함할 수 있다. 반도체층은 실리콘을 포함할 수 있다. 반도체층은 아몰포스 실리콘 또는 폴리 실리콘을 포함할 수 있다. 제1 절연층(10) 상에 반도체층이 배치되고, 반도체층 상에 오믹 컨택층이 배치된다. 오믹 컨택층은 반도체층보다 고밀도로 도핑된 도펀트를 포함할 수 있다.
본 발명의 일 실시예에서 활성화부(AL)는 금속 산화물 반도체층을 포함할 수 있다. 금속 산화물 반도체층은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), ZnO(Zinc Oxide) 등을 포함할 수 있다. 상기 물질들은 비정질(Amorphous)일수 있다.
활성화부(AL) 상에 입력전극(DE)과 출력전극(SE)이 배치된다. 입력전극(DE)과 출력전극(SE)은 서로 이격되어 배치된다. 입력전극(DE)과 출력전극(SE) 각각은 제어전극(GE)에 부분적으로 중첩한다.
제1 절연층(10) 상에 활성화부(AL), 출력전극(SE), 및 입력전극(DE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20)은 유기막이거나, 무기막일 수 있다. 제2 절연층(20)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
도 1에는 스태거 구조를 갖는 화소 트랜지스터(TR)를 예시적으로 도시하였으나, 화소 트랜지스터(TR)의 구조는 이에 제한되지 않는다. 화소 트랜지스터(TR)는 플래너 구조를 가질 수도 있다.
제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공한다. 제3 절연층(30)은 유기물을 포함할 수 있다.
제3 절연층(30) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CH)을 통해 출력전극(SE)에 연결된다. 화소전극(PE)은 투명한 도전성 산화물을 포함할 수 있다. 제3 절연층(30) 상에 화소전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 표시기판(DS2)은 제2 베이스 기판(SUB2), 제2 베이스 기판(SUB2)의 일면 상에 배치된 컬러필터층(CF)을 포함한다. 컬러필터층(CF) 상에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다. 공통전극(CE) 상에 공통전극(CE)을 커버하는 배향막(미 도시)이 배치될 수 있다. 컬러필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 화소전극(PE)과 공통전극(CE)은 액정 커패시터(Clc)를 형성한다. 또한, 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 사이에 두고 배치된 화소전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(Cst)를 형성한다. 스토리지 라인(STL)은 화소 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값 또는 다른 값을 가질 수 있다.
한편, 도 3에 도시된 화소(PXij)의 단면은 하나의 예시에 불과하다. 도 3에 도시된 것과 달리, 컬러필터층(CF) 및 공통전극(CE) 중 적어도 어느 하나는 제1 표시기판(DS1) 상에 배치될 수 있다. 다시 말해, 본 실시예에 따른 액정 표시패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 화소를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 게이트 구동회로(GDC)의 블럭도이다. 도 5에 도시된 것과 같이, 게이트 구동회로(GDC)는 복수 개의 구동 스테이지들(SRC1~SRCn)을 포함한다. 복수 개의 구동 스테이지들(SRC1~SRCn)은 서로 종속적으로 연결된다.
본 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 각각 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn)은 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들을 각각 제공한다. 게이트 구동회로(GDC)는 복수 개의 구동 스테이지들(SRC1~SRCn) 중 마지막 구동 스테이지(SRCn)에 연결된 더미 스테이지(SRC-D)를 더 포함할 수 있다. 더미 스테이지(SRC-D)는 더미 게이트 라인(GL-D)에 연결된다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 출력단자(OUT), 캐리단자(CR), 입력단자(IN), 제어단자(CT), 클럭단자(CK), 제1 전압 입력단자(V1), 및 제2 전압 입력단자(V2)를 포함한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 출력단자(OUT)는 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인에 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn)로부터 생성된 게이트 신호들은 출력단자(OUT)를 통해 복수 개의 게이트 라인들(GL1~GLn)에 제공한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 캐리단자(CR)는 해당 구동 스테이지 다음의 구동 스테이지의 입력단자(IN)에 전기적으로 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 캐리단자(CR)는 캐리 신호를 출력한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 입력단자(IN)는 해당 구동 스테이지 이전의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, 3번째 구동 스테이지들(SRC3)의 입력단자(IN)는 2번째 구동 스테이지(SRC2)의 캐리 신호를 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 첫번째 구동 스테이지(SRC1)의 입력단자(IN)는 이전 구동 스테이지의 캐리 신호 대신에 게이트 구동회로(GDC)의 구동을 개시하는 개시신호(STV)를 수신한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제어단자(CT)는 해당 구동 스테이지 다음의 구동 스테이지의 캐리단자(CR)에 전기적으로 연결된다. 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제어단자(CT)는 해당 구동 스테이지 다음의 구동 스테이지의 캐리 신호를 수신한다. 예컨대, 2번째 구동 스테이지(SRC2)의 제어단자(CT)는 3번째 구동 스테이지(SRC3)의 캐리단자(CR)로부터 출력된 캐리 신호를 수신할 수 있다. 본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제어단자(CT)는 해당 구동 스테이지 다음의 구동 스테이지의 출력단자(OUT)에 전기적으로 연결될 수도 있다.
말단에 배치된 구동 스테이지(SRCn)의 제어단자(CT)는 더미 스테이지(SRC-D)의 캐리단자(CR)로부터 출력된 캐리 신호를 수신한다. 더미 스테이지(SRC-D)의 제어단자(CT)는 개시신호(STV)를 수신한다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 클럭단자(CK)는 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB) 중 어느 하나를 각각 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 홀수 번째 구동 스테이지들(SRC1, SRC3)의 클럭단자들(CK)은 제1 클럭 신호(CKV)를 각각 수신할 수 있다. 복수 개의 구동 스테이지들(SRC1~SRCn) 중 짝수 번째 구동 스테이지들(SRC2, SRCn)의 클럭단자들(CK)은 제2 클럭 신호(CKVB)를 각각 수신할 수 있다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 위상이 다른 신호일 수 있다. 제2 클럭 신호(CKVB)는 제1 클럭 신호(CKV)의 위상이 반전된 신호이거나 위상이 지연된 신호일 수 있다.
복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제1 전압 입력단자(V1)는 제1 방전전압(VSS1)을 수신한다. 복수 개의 구동 스테이지들(SRC1~SRCn) 각각의 제2 전압 입력단자(V2)는 제2 방전전압(VSS2)을 수신한다. 제2 방전전압(VSS2)은 제1 방전전압(VSS1)보다 낮은 레벨을 갖는다. 예컨대, 제2 방전전압(VSS2)은 -11.5V이고, 제1 방전전압(VSS1)은 -7.5V일 수 있다.
본 발명의 일 실시예에서 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 그 회로구성에 따라 출력단자(OUT), 입력단자(IN), 캐리단자(CR), 제어단자(CT), 클럭단자(CK), 제1 전압 입력단자(V1), 및 제2 전압 입력단자(V2) 중 어느 하나가 생략되거나, 다른 단자들이 더 포함될 수 있다. 예컨대, 제1 전압 입력단자(V1), 및 제2 전압 입력단자(V2) 중 어느 하나는 생략될 수 있다. 또한, 복수 개의 구동 스테이지들(SRC1~SRCn)의 연결관계도 변경될 수 있다.
도 6은 본 발명의 일 실시예에 따른 구동 스테이지(SRCk)의 회로도이다. 도 7은 도 6에 도시된 구동 스테이지(SRCk)의 신호 파형도이다. 도 7에는 설명의 편의를 위해 입출력 신호들을 구형파로 도시하였으나, 입출력 신호들은 RC 딜레이와 같은 외부요인에 의해 변형될 수 있다.
도 6 에는 도 5에 도시된 n개의 구동 스테이지들(SRC1~SRCn) 중 k번째 구동 스테이지(SRCk)를 예시적으로 도시하였다. 도 5에 도시된 복수 개의 구동 스테이지들(SRC1~SRCn) 각각은 k번째 구동 스테이지(SRCk)와 동일한 회로를 가질 수 있다.
도 6 및 도 7을 참조하면, k번째 구동 스테이지(SRCk)는 출력부(100), 제1 제어부(200), 제2 제어부(300), 및 풀다운부(400), 및 안정화부(500)를 포함한다. k번째 구동 스테이지(SRCk)의 회로는 예시적인 것에 불과하며, 이는 변경될 수 있다. 예컨대, 안정화부(500)는 삭제될 수도 있다.
출력부(100)는 제1 노드(NQ)의 전압에 응답하여, 클럭 신호(CKV)에 근거하여 생성된 k번째 게이트 신호(GSk) 및 k번째 캐리 신호(CRk)를 출력한다. 제1 제어부(200)는 출력부(100)의 제1 노드(NQ)의 전압을 제어한다. 제1 노드(NQ)의 전압 레벨에 따라 출력부(100)가 온-오프된다. 제2 제어부(300)는 클럭 신호(CKV)에 근거하여 생성된 인터버 신호를 제2 노드(NA)에 출력한다. 풀다운부(400)는 k번째 게이트 신호(GSk) 및 k번째 캐리 신호(CRk)가 출력된 이후에, 출력부(100)의 전압을 다운시킨다. 안정화부(500)는 k번째 게이트 신호(GSk)가 출력되기 이전에, 제2 노드(NA)에 저전압을 제공한다.
도 6 및 도 7을 참조하면, 출력부(100)는 k번째 게이트 신호(GSk)를 출력하는 제1 출력부(110) 및 k번째 캐리 신호(CRSk)를 출력하는 제2 출력부(120)를 포함한다. k번째 캐리 신호(CRSk)는 k번째 게이트 신호(GSk)에 동기된 신호이다. 본 실시예에서 "신호와 신호가 동기되었다"는 것은 "2개의 신호가 동일한 구간에 하이 전압을 갖는다"는 것을 의미한다. 2개의 신호들의 하이 전압들의 레벨이 동일할 필요는 없다.
제1 출력부(110)는 제1 출력 트랜지스터(TR1-1)를 포함한다. 제1 출력 트랜지스터(TR1-1)는 제1 노드(NQ)에 접속된 제어전극, 제1 클럭 신호(CKV)를 수신하는 입력전극, 및 k번째 게이트 신호(GSk)를 출력하는 출력전극을 포함한다. 제2 출력부(120)는 제2 출력 트랜지스터(TR1-2)를 포함한다. 제2 출력 트랜지스터(TR1-2)는 제1 노드(NQ)에 연결된 제어전극, 제1 클럭 신호(CKV)를 수신하는 입력전극, 및 k번째 캐리 신호(CRSk)를 출력하는 출력전극을 포함한다.
도 7에 도시된 것과 같이, 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 위상이 반전된 신호일 수 있다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 180°의 위상차를 가질 수 있다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB) 각각은 레벨이 낮은 로우구간들(VL-C, 로우 전압)과 레벨이 상대적으로 높은 하이구간들(VH-C, 하이 전압)을 포함한다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB) 각각은 교번하는 로우구간들과 하이구간들을 포함한다. 하이 전압(VH-C)은 약 30V 일 수 있다. 로우 전압(VL-C)은 약 -11.5V 일 수 있다. 로우 전압(VL-C)은 제2 방전전압(VSS2)과 동일한 레벨일 가질 수 있다.
k번째 게이트 신호(GSk)는 레벨이 낮은 로우구간(VL-G, 로우 전압)과 레벨이 상대적으로 높은 하이구간(VH-G, 하이 전압)을 포함한다. k번째 게이트 신호(GSk)의 로우 전압(VL-G)은 제1 방전전압(VSS1)과 동일한 레벨일 가질 수 있다. 로우 전압(VL-G)은 약 -7.5V 일 수 있다. k번째 게이트 신호(GSk)는 일부의 구간들(도 7의 HPk-1 구간) 동안에 제1 클럭 신호(CKV)의 로우 전압(VL-C)과 동일한 레벨을 가질 수 있다. k번째 게이트 신호(GSk)의 하이 전압(VH-G)은 제1 클럭 신호(CKV)의 하이 전압(VH-C)과 동일한 레벨일 가질 수 있다. 이에 대한 상세한 설명은 후술한다.
k번째 캐리 신호(CRSk)는 레벨이 낮은 로우구간(VL-C, 로우 전압)과 레벨이 상대적으로 높은 하이구간(VH-C, 하이 전압)을 포함한다. k번째 캐리 신호(CRSk)는 제1 클럭 신호(CKV)에 근거하여 생성되었기 때문에 제1 클럭 신호(CKV)와 유사한 전압 레벨을 갖는다.
도 6 및 도 7을 참조하면, 제1 제어부(200)는 제1 출력부(110) 및 제2 출력부(120)의 동작을 제어한다. 제1 제어부(200)는 k-1번째 구동 스테이지(SRCk-1)로부터 출력된 k-1번째 캐리 신호(CRSk-1)에 응답하여 제1 출력부(110) 및 제2 출력부(120)를 턴-온 시킨다. 제1 제어부(200)는 k+1번째 구동 스테이지로부터 출력된 k+1번째 캐리 신호(CRSk+1)에 응답하여 제1 출력부(110) 및 제2 출력부(120)를 턴-오프 시킨다. 그밖에 제1 제어부(200)는 제2 제어부(300)로부터 출력된 스위칭 신호에 따라 제1 출력부(110) 및 제2 출력부(120)의 턴-오프를 유지한다.
제1 제어부(200)는 제1 제어 트랜지스터(TR2-1), 제2 제어 트랜지스터(TR2-2), 및 커패시터(CAP)를 포함한다. 제1 제어부(200)의 구성은 이에 한정되지 않고, 제2 제어 트랜지스터(TR2-2)가 생략되거나 추가적인 제어 트랜지스터를 더 포함할 수 있다.
제1 제어 트랜지스터(TR2-1)는 제1 노드(NQ)의 전위를 제어하는 제1 제어 신호를 k번째 게이트 신호(GSk)가 출력되기 이전에 제1 노드(NQ)에 출력한다. 도 7에는 복수 개의 수평 구간들 중 k번째 게이트 신호(GSk)가 출력되는 수평 구간(HPk, 이하 k번째 수평 구간), 바로 이전 수평 구간(HPk-1, 이하 k-1번째 수평 구간), 및 바로 이후 수평 구간(HPk+1, 이하 K+1번째 수평 구간)을 표시하였다.
제1 제어 트랜지스터(TR2-1)는 k-1번째 캐리 신호(CRSk-1)를 공통으로 수신하는 제1 제어전극과 입력전극을 포함한다. 제1 제어 트랜지스터(TR2-1)는 제1 노드(NQ)에 연결된 출력전극을 포함한다. 본 실시예에서 제1 제어 신호는 k-1번째 캐리 신호(CRSk-1)일 수 있다. 본 실시예에서 제1 제어 트랜지스터(TR2-1)는 2개의 제어전극을 가질 수 있다. 제1 제어 트랜지스터(TR2-1)는 제2 방전전압(VSS2)을 수신하는 제2 제어전극을 더 포함한다. 제2 제어전극은 마이너스 바이어스 전압(또는 마이너스 직류 전압)을 수신하면 충분하고, 그 전압레벨은 변경될 수 있다. 이에 대한 상세한 설명은 후술한다.
제2 제어 트랜지스터(TR2-2)는 제2 전압 입력단자(V2)와 제1 노드(NQ) 사이에 연결된다. 제2 제어 트랜지스터(TR2-2)는 제2 제어 신호를 수신하는 제1 제어전극, 제2 방전전압(VSS2)을 수신하는 입력전극, 및 제1 노드(NQ)에 접속하는 출력전극을 포함한다. 본 실시예에서 제2 제어 신호는 k+1번째 캐리 신호(CRSk+1)일 수 있다. 본 발명의 일 실시예에서 제2 제어 신호는 k+1번째 게이트 신호(GSk+1)에 동기된 신호면 충분하고, k+1번째 게이트 신호(GSk+1)일 수도 있다. 본 실시예에서 제2 제어 트랜지스터(TR2-2)는 2개의 제어전극을 가질 수 있다. 제2 제어 트랜지스터(TR2-2)는 스위칭 신호를 수신하는 제2 제어전극을 더 포함한다.
제2 제어 트랜지스터(TR2-2)는 제2 제어 신호에 응답하여 제1 노드(NQ)에 제2 방전전압(VSS2)을 제공한다. 제2 제어 트랜지스터(TR2-2)는 스위칭 신호에 응답하여 제1 노드(NQ)에 제2 방전전압(VSS2)을 제공한다. 제2 제어 신호과 스위칭 신호는 서로 다른 구간에 활성화 구간, 즉 하이 구간을 갖는다.
커패시터(CAP)는 제1 출력 트랜지스터(TR1-1)의 출력전극과 제1 출력 트랜지스터(TR1-1)의 제어전극(또는 제1 노드(NQ)) 사이에 접속된다. 커패시터(CAP)는 후술하는 것과 같이 제1 노드(NQ)의 전압을 상승시킨다.
도 7에 도시된 것과 같이, k-1번째 수평 구간(HPk-1) 동안에 제1 노드(NQ)의 전위는 제1 제어 트랜지스터(TR2-1)의 동작에 의해 제1 하이 전압(VQ1)으로 상승한다. k-1번째 캐리 신호(CRSk-1)가 제1 노드(NQ)에 인가되면 커패시터(CAP)는 그에 대응하는 전압을 충전한다. k번째 수평 구간(HPk) 동안에, 제1 하이 전압(VQ1)으로부터 제2 하이 전압(VQ2)으로 부스팅되고, k번째 게이트 신호(GSk)가 출력된다.
k+1번째 수평 구간(HPk+1)과 그 이후의 구간들 동안에 제1 노드(NQ)의 전압은 제2 제어 트랜지스터(TR2-2)의 동작에 의해 제2 방전전압(VSS2)으로 하락된다. k+1번째 수평 구간(HPk+1) 동안에, k+1번째 캐리 신호(CRSk+1)에 응답하여 턴-온된 제2 제어 트랜지스터(TR2-2)는 제1 노드(NQ)에 제2 방전전압(VSS2)을 제공하고, k+1번째 수평 구간(HPk+1) 이후의 구간들 동안에, 스위칭 신호에 응답하여 턴-온된 제2 제어 트랜지스터(TR2-2)는 제1 노드(NQ)에 제2 방전전압(VSS2)을 제공한다.
k+1번째 수평 구간(HPk+1) 이후 다음 프레임 구간의 k번째 게이트 신호(GSk)가 출력되기 이전까지, 제1 노드(NQ)의 전압은 제2 방전전압(VSS2)으로 유지된다. 그에 따라 k+1번째 수평 구간(HPk+1) 이후 다음 프레임 구간의 k번째 게이트 신호(GSk)가 출력되기 이전까지, 제1 출력 트랜지스터(TR1-1) 및 제2 출력 트랜지스터(TR1-2)는 오프 상태로 유지된다.
도 6 및 도 7을 참조하면, 제2 제어부(300)는 제2 노드(NA)에 스위칭 신호를 출력한다. 제2 제어부(300)는 제1 인버터 트랜지스터(TR3-1) 및 제2 인버터 트랜지스터(TR3-2)를 포함한다. 스위칭 신호는 실질적으로 도 7에 도시된 제2 노드(NA)의 위상을 갖는 신호이다.
제1 인버터 트랜지스터(TR3-1)는 클럭 신호(CKV)를 수신하는 제1 제어전극, 클럭 신호(CKV)를 수신하는 입력전극, 제2 노드(NA)에 스위칭 신호를 출력하는 출력전극을 포함한다. 제1 인버터 트랜지스터(TR3-1)로부터 출력되는 신호는 클럭 신호(CKV)와 동기된다. 제1 인버터 트랜지스터(TR3-1)로부터 출력되는 신호는 클럭 신호(CKV)의 하이구간 동안 전압 레벨이 상승하여 최대 레벨을 갖고, 클럭 신호(CKV)의 로우구간 동안 전압 레벨이 하강하여 최저 레벨을 가질 수 있다.
제2 인버터 트랜지스터(TR3-2)는 출력단자(OUT)에 연결된 제1 제어전극, 제2 방전전압(VSS2)을 수신하는 입력전극, 및 제2 노드(NA)에 접속하는 출력전극을 포함을 포함한다. 제2 인버터 트랜지스터(TR3-2)는 k번째 게이트 신호(GSk)에 응답하여 턴-온되고 제2 노드(NA)를 제2 방전전압(VSS2)으로 다운시킨다. 도 7에 도시된 것과 같이, k번째 수평 구간(HPk)동안 제2 노드(NA)는 로우 레벨을 갖는다.
본 실시예에서 제1 인버터 트랜지스터(TR3-1) 및 제2 인버터 트랜지스터(TR3-2) 각각은 2개의 제어전극을 가질 수 있다. 제1 인버터 트랜지스터(TR3-1) 및 제2 인버터 트랜지스터(TR3-2) 각각은 제2 방전전압(VSS2)을 수신하는 제2 제어전극을 더 포함한다. 제2 제어전극은 마이너스 바이어스 전압을 수신하면 충분하고, 그 전압레벨은 변경될 수 있다. 이에 대한 상세한 설명은 후술한다.
풀다운부(400)는 출력단자(OUT)를 다운시키는 제1 풀다운부(410) 및 캐리단자(CR)를 다운시키는 제2 풀다운부(420)를 포함한다. 제1 풀다운부(410)는 제1 풀다운 트랜지스터(TR4-1)을 포함하고, 제2 풀다운부(420)는 제2 풀다운 트랜지스터(TR4-2)를 포함한다.
제1 풀다운 트랜지스터(TR4-1)는 제2 제어 신호를 수신하는 제1 제어전극, 스위칭 신호를 수신하는 제2 제어전극, 제1 방전전압(VSS1)을 수신하는 입력전극, 및 출력단자(OUT) 즉 제1 출력 트랜지스터(TR1-1)의 출력전극에 연결된 출력전극을 포함한다. 제2 풀다운 트랜지스터(TR4-2)는 제2 제어 신호를 수신하는 제1 제어전극, 스위칭 신호를 수신하는 제2 제어전극, 제2 방전전압(VSS2)을 수신하는 입력전극, 및 캐리단자(CR) 즉 제2 출력 트랜지스터(TR1-2)의 출력전극에 연결된 출력전극을 포함한다.
도 7에 도시된 것과 같이, k+1번째 수평 구간(HPk+1) 이후의 k번째 게이트 신호(GSk)의 전압은 제1 방전전압(VSS1)에 대응한다. k+1번째 수평 구간(HPk+1) 동안에 제1 풀다운 트랜지스터(TR4-1)는 k+1번째 캐리 신호(CRSk+1)에 응답하여 출력단자(OUT)에 제1 방전전압(VSS1)을 제공한다. k+1번째 수평 구간(HPk+1) 이후의 구간 동안에 제1 풀다운 트랜지스터(TR4-1)는 스위칭 신호에 응답하여 출력단자(OUT)에 제1 방전전압(VSS1)을 제공한다.
k+1번째 수평 구간(HPk+1) 이후의 k번째 캐리 신호(CRSk)의 전압은 제2 방전전압(VSS2)에 대응한다. k+1번째 수평 구간(HPk+1) 동안에 제2 풀다운 트랜지스터(TR4-2)는 k+1번째 캐리 신호(CRSk+1)에 응답하여 캐리단자(CR)에 제2 방전전압(VSS2)을 제공한다. k+1번째 수평 구간(HPk+1) 이후의 구간 동안에 제2 풀다운 트랜지스터(TR4-2)는 스위칭 신호에 응답하여 캐리단자(CR)에 제2 방전전압(VSS2)을 제공한다.
본 실시예에서 2개의 제어전극들을 포함하는 제1 풀다운 트랜지스터(TR4-1) 및 제2 풀다운 트랜지스터(TR4-2)를 예시적 설명하였으나 이에 제한되지 않는다. 본 발명의 일 실시예에서 제1 풀다운 트랜지스터(TR4-1) 및 제2 풀다운 트랜지스터(TR4-2) 각각의 제2 제어전극은 생략될 수 있다.
도 6에 도시된 것과 같이, 안정화부(500)는 안정화 트랜지스터(TR5)를 포함한다. 안정화 트랜지스터(TR5)는 제1 제어 신호를 수신하는 제어전극, 제2 방전전압(VSS2)을 수신하는 입력전극, 및 제2 노드(NA)에 접속하는 출력전극을 포함한다. 안정화 트랜지스터(TR5)는 k-1번째 캐리 신호(CRSk-1)에 응답하여 제2 노드(NA)를 제2 방전전압(VSS2)으로 안정화시킨다.
도 6 및 7을 참조하여 9개의 트랜지스터들(TR1-1, TR1-2, TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2, TR5)을 포함하는 구동 스테이지(SRCk)를 설명하였다. 9개의 트랜지스터들(TR1-1, TR1-2, TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2, TR5) 중 6개의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2) 각각은 2개의 제어전극들을 가질 수 있다. 구조적으로 유사한 6개의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2)은 그 목적/효과에 따라 3개의 타입으로 구분될 수 있다. 이하, 도 8 내지 도 10c를 참조하여 6개의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2)에 대해 좀 더 상세히 설명한다.
도 8은 본 발명의 일 실시예에 따른 더블 게이트 구조의 트랜지스터의 단면도 및 회로도이다. 도 9a 및 9b는 더블 게이트 구조의 트랜지스터의 제2 제어전압에 따라 변화되는 채널특성을 도시하였다. 도 10a 내지 10c는 싱글 게이트 구조의 트랜지스터와 더블 게이트 구조의 트랜지스터를 비교 도시하였다.
도 6에 도시된 6개의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2)은 도 8에 도시된 더블 게이트 트랜지스터(TR-D)와 동일한 구조를 가질 수 있다. 더블 게이트 트랜지스터(TR-D)는 도 4를 참조하여 설명한 화소 트랜지스터(TR)와 동일한 공정을 통해 형성될 수 있다.
더블 게이트 트랜지스터(TR-D)는 제1 베이스 기판(SUB1) 상에 배치된다. 더블 게이트 트랜지스터(TR-D)는 제1 제어전극(BG), 제1 제어전극(BG)에 중첩하는 활성화부(AL-D), 입력전극(DE-D), 출력전극(SE-D), 및 제2 제어전극(TG)을 포함한다. 제1 제어전극(BG)은 화소 트랜지스터(TR)의 제어전극(GE)과 동일한 포토리소그래피 공정을 통해 형성되고, 동일한 재료를 포함하고, 동일한 적층 구조를 가질 수 있다. 활성화부(AL-D) 역시 화소 트랜지스터(TR)의 활성화부(AL)과 동일한 포토리소그래피 공정을 통해 형성되고, 동일한 재료를 포함하고, 동일한 적층 구조를 가질 수 있다.
입력전극(DE-D)과 출력전극(SE-D)은 화소 트랜지스터(TR)의 입력전극(DE)과 동일한 포토리소그래피 공정을 통해 형성되고, 동일한 재료를 포함하고, 동일한 적층 구조를 가질 수 있다. 입력전극(DE-D)과 출력전극(SE-D)은 화소 트랜지스터(TR)의 입력전극(DE)과 동일한 층, 즉 제2 절연층(20) 상에 배치된다.
본 실시예에서 제2 제어전극(TG)은 제3 절연층(30) 상에 배치된다. 제2 제어전극(TG)은 화소 트랜지스터(TR)의 화소전극(PE)과 동일한 포토리소그래피 공정을 통해 형성되고, 동일한 재료를 포함하고, 동일한 적층 구조를 가질 수 있다. 본 발명의 일 실시예에서 제2 제어전극(TG)은 제2 절연층(20) 상에 배치될 수 있다. 제2 절연층(20)의 일부분을 노출하도록 제3 절연층(30)이 부분적으로 제거될 수 있기 때문이다.
도 9a 및 도 9b에 도시된 것과 같이, 더블 게이트 트랜지스터(TR-D)는 제2 제어전극(TG)에 인가되는 제어전압에 따라 다른 채널특성을 갖는다. 도 9a는 마이너스 전압이 제2 제어전극(TG)에 인가된 더블 게이트 트랜지스터(TR-D)의 특성을 나타내고, 도 9b는 플러스 전압이 제2 제어전극(TG)에 인가된 더블 게이트 트랜지스터(TR-D)의 특성을 나타낸다.
도 9a에 도시된 것과 같이, 일정구간 동안 제2 제어전극(TG)에 마이너스 직류 전압(n-type TFT의 경우)이 인가되면 활성화부(AL-D)(예컨대, 금속 산화물 트랜지스터의 경우 금속 산화물 반도체층)는 디플레이션 성질(depletion property)을 갖는다. 활성화부(AL-D)가 디플레이션 성질(depletion property)을 가질 때, 제2 제어전극(TG)에 인가된 직류 전압은 더블 게이트 트랜지스터(TR-D)의 문턱 전압을 제어한다. 즉, 금속 산화물 반도체층이 디플레이션 성질(depletion property)을 가질 때, 제2 제어전극(TG)이 제1 제어전극(BG)과 전기적으로 커플링된다. 이때, 제2 제어전극(TG)에 인가된 직류 전압이 더 낮은 마이너스 전압일수록 문턱 전압은 증가한다. 상술한 것과 같이, 마이너스 전압이 제2 제어전극(TG)에 인가된 더블 게이트 트랜지스터(TR-D)는 제2 제어전극(TG)에 인가된 직류 전압의 레벨에 따라 문턱 전압이 제어되는 싱글 채널을 갖는다.
앞서 설명한 것과 달리, 제2 제어전극(TG)에 마이너스 직류 전압이 인가되지 않는다면, 활성화부(AL-D)는 디플레이션 성질(depletion property)이 아닌 어큐뮬레이션 성질(accumulation property) 또는 인버젼 성질(inversion property)을 갖는다. 이때, 제2 제어전극(TG)이 제1 제어전극(BG)과 전기적으로 커플링되지 않는다. 따라서, 제2 제어전극(TG)에 인가된 직류 전압의 레벨에 의한 문턱 전압 변화는 발생하지 않는다.
도 9b에 도시된 것과 같이, 제2 제어전극(TG)에 플러스 전압이 인가되면 듀얼 채널이 정의된다. 그에 따라, 더블 게이트 트랜지스터(TR-D)는 제1 제어전극(BG)에 인가된 신호에 의해 턴온될 수 있고, 제2 제어전극(TG)에 인가된 신호에 의해 턴온될 수 있다.
도 6에 도시된 더블 게이트 구조의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2) 중 일부의 트랜지스터들(TR2-1, TR3-1, TR3-2)은 도 9a에 도시된 특성을 갖는다. 도 6에 도시된 더블 게이트 구조의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2) 중 다른 일부의 트랜지스터들(TR2-2, TR4-1, TR4-2)은 도 9b에 도시된 특성을 갖는다.
도 10a에 도시된 제1 타입의 트랜지스터(TR-T1)는 더블 게이트 구조의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2) 중 일부의 트랜지스터들(TR2-2, TR4-1, TR4-2)을 대표한다. 제1 타입의 트랜지스터(TR-T1)는 병렬연결된 2개의 트랜지스터들(TR10, TR20)을 대체한다. 제1 타입의 트랜지스터(TR-T1)는 제1 제어전극에 인가된 제1 제어 신호(CRSk+1)에 의해 턴-온되고, 제2 제어전극에 인가된 제2 제어 신호(INV)에 의해 턴-온될 수 있다. 도 6을 참조하여 설명한 것과 같이, 제1 제어 신호(CRSk+1)는 k+1번째 캐리 신호이고, 제2 제어 신호(INV)는 스위칭 신호일 수 있다.
도 10b에 도시된 제2 타입의 트랜지스터들(TR-T2, TR-T20)는 더블 게이트 구조의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2) 중 일부의 트랜지스터들(TR3-1, TR3-2)을 대표한다. 제2 타입의 트랜지스터들(TR-T2, TR-T20) 중 하나의 트랜지스터(TR-T2)는 상호 연결된 2개의 트랜지스터들(TR10-1, TR20-1)을 대체하고, 다른 하나의 트랜지스터(TR-T20)는 상호 연결된 2개의 트랜지스터들(TR10-10, TR20-10)을 각각 대체한다.
도 10c에 도시된 제3 타입의 트랜지스터(TR-T3)는 더블 게이트 구조의 트랜지스터들(TR2-1, TR2-2, TR3-1, TR3-2, TR4-1, TR4-2) 중 나머지 트랜지스터(TR2-1)을 대표한다. 제3 타입의 트랜지스터(TR-T3)는 직렬 연결된 2개의 트랜지스터들(TR10-2, TR20-2)을 대체한다.
도 10a 내지 도 10c를 참조하여 설명한 3개 타입의 트랜지스터들(TR-T1, TR-T2, TR-T3)을 구동 스테이지(SRCk)에 적용함으로써 구동 스테이지의 구성이 단순해진다. 구동 스테이지의 구성이 단순해짐에 따라 게이트 구동회로가 차지하는 면적이 감소되고, 이는 표시장치의 베젤 면적을 감소시킨다. 도 6에는 3개 타입의 트랜지스터들(TR-T1, TR-T2, TR-T3)을 모두 포함하는 구동 스테이지(SRCk)를 예시적으로 도시하였으나, 적어도 어느 하나 타입의 트랜지스터는 싱글 게이트 트랜지스터로 대체될 수 있다.
도 11은 본 발명의 일 실시예에 따른 구동 스테이지(SRCk1)의 회로도이다. 도 12는 도 11에 도시된 구동 스테이지(SRCk1)의 신호 파형도이다. 이하, 도 11 및 도 12를 참조하여, 본 실시예에 따른 구동 스테이지(SRCk1)를 설명한다. 다만, 도 1 내지 도 10c를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
도 11에 도시된 것과 같이, 제1 제어 트랜지스터(TR2-10) 및 제1 인버터 트랜지스터(TR3-10) 각각의 제2 제어전극은 제2 방전전압(VSS2)보다 고전압의 제1 방전전압(VSS1)을 수신한다. 도 11에 도시된 제1 제어 트랜지스터(TR2-10) 및 제1 인버터 트랜지스터(TR3-10)의 전압-전류 특성은 도 6에 도시된 제1 제어 트랜지스터(TR2-1) 및 제1 인버터 트랜지스터(TR3-1)의 전압-전류 특성으로부터 네거티브 시프트된다.
도 12의 제1 그래프(GP1-NA)는 도 7에 도시된 제2 노드(NA)의 위상 변화를 나타내고, 제2 그래프(GP2-NA)는 도 11에 도시된 제2 노드(NA)의 위상 변화를 나타낸다. 제1 인버터 트랜지스터(TR3-10)의 전압-전류 특성이 네거티브 시프트됨에따라, 제1 인버터 트랜지스터(TR3-10)의 구동 전류가 증가된다. 그에 따라, 제1 인버터 트랜지스터(TR3-10)로부터 출력되는 스위칭 신호의 하이레벨이 더 높아지고, 로우레벨이 더 낮아진다.
도 12의 제3 그래프(GP1-NQ)는 도 7에 도시된 제1 노드(NQ)의 위상 변화를 나타내고, 제4 그래프(GP2-NQ)는 도 11에 도시된 제1 노드(NQ)의 위상 변화를 나타낸다. 도 12의 제5 그래프(GP1-GSk)는 도 7에 도시된 게이트 신호를 나타내고, 제6 그래프(GP2-GSk)는 도 11에 도시된 게이트 신호를 나타낸다.제1 제어 트랜지스터(TR2-10)의 구동 전류가 증가됨에 따라, k번째 수평 구간 (HPk) 동안의 제1 노드(NQ)의 전압 레벨이 더 높아진다. 따라서, k번째 게이트 신호(GSk)의 출력이 지연되지 않고, 하이레벨이 더 높아진다.
별도로 도시하지 않았으나, 본 발명의 일 실시예에서 제1 방전전압(VSS1)은 제2 인버터 트랜지스터(TR3-2)의 제2 제어전극에 인가될 수 있다.
도 13은 본 발명의 일 실시예에 따른 게이트 구동회로(GDC-1)의 블럭도이다. 도 14는 본 발명의 일 실시예에 따른 구동 스테이지(SRCk2)의 회로도이다. 이하, 도 13 및 도 14를 참조하여, 본 실시예에 따른 구동 스테이지(SRCk2)를 설명한다. 다만, 도 1 내지 도 12를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다. 도 13에는 복수 개의 구동 스테이지들 중 3개의 스테이지들(SRC1, SRC2, SRC3)을 도시하였고, 도 14에는 k번째 구동 스테이지(SRCk2)의 회로를 도시하였다.
도 13 및 도 14에 도시된 것과 같이, 구동 스테이지(SRCk2)는 제3 전압 입력단자(V3)를 더 포함할 수 있다. 제3 전압 입력단자(V3)는 제3 방전전압(VSS3)을 수신한다. 제3 방전전압(VSS3)은 제1 방전전압(VSS1) 및 제2 방전전압(VSS2) 다른 레벨의 마이너스 바이어스 전압일 수 있다.
제3 방전전압(VSS3)은 제1 제어 트랜지스터(TR2-100) 및 제1 인버터 트랜지스터(TR3-100) 각각의 제2 제어전극에 인가될 수 있다. 제3 방전전압(VSS3)의 레벨에 따라 제1 제어 트랜지스터(TR2-100) 및 제1 인버터 트랜지스터(TR3-100) 각각의 전압-전류 특성이 제어될 수 있다.
별도로 도시하지 않았으나, 본 발명의 일 실시예에서 제3 방전전압(VSS3)은 제2 인버터 트랜지스터(TR3-2)의 제2 제어전극에 인가될 수도 있다.
도 15는 본 발명의 일 실시예에 따른 게이트 구동회로(GDC-2)의 블럭도이다. 도 16은 본 발명의 일 실시예에 따른 구동 스테이지(SRCk3)의 회로도이다. 이하, 도 15 및 도 16을 참조하여, 본 실시예에 따른 구동 스테이지(SRCk3)를 설명한다. 다만, 도 1 내지 도 14를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다. 도 15에는 복수 개의 구동 스테이지들 중 3개의 스테이지들(SRC1, SRC2, SRC3)을 도시하였고, 도 16에는 k번째 구동 스테이지(SRCk3)의 회로를 도시하였다.
도 15 및 도 16에 도시된 것과 같이, k번째 구동 스테이지(SRCk3)는 제1 제어단자(CT1)와 제2 제어단자(CT2)를 포함할 수 있다. 제1 제어단자(CT1)는 도 6에 도시된 제어단자(CT)에 대응한다. k번째 구동 스테이지(SRCk3)의 제2 제어단자(CT2)는 k+2번째 구동 스테이지(미 도시)의 캐리단자(CR)에 전기적으로 연결될 수 있다.
k번째 구동 스테이지(SRCk3)의 제1 제어부(200-1)는 제3 제어 트랜지스터(TR2-3)를 더 포함한다. 제3 제어 트랜지스터(TR2-3)는 제3 제어 신호를 수신하는 제1 제어전극, 스위칭 신호를 수신하는 제2 제어전극, 제2 방전전압(VSS2)을 수신하는 입력전극, 및 제1 노드(NQ)에 접속하는 출력전극을 포함한다. 본 실시예에서 제3 제어 신호는 k+2번째 구동 스테이지로부터 출력된 K+2번째 캐리 신호(CRSk+2)일 수 있다.
본 실시예에서 2개의 제어전극을 포함하는 제3 제어 트랜지스터(TR2-3)을 예시적으로 설명한다. 본 발명의 일 실시예에서 제3 제어 트랜지스터(TR2-3)의 제2 제어전극은 생략되거나, 입력전극은 제1 방전전압(VSS1)을 수신할 수도 있다.
제3 제어 트랜지스터(TR2-3)는 제3 제어 신호에 응답하여 제1 노드(NQ)에 제2 방전전압(VSS2)을 제공한다. 제3 제어 트랜지스터(TR2-3)는 스위칭 신호에 응답하여 제1 노드(NQ)에 제2 방전전압(VSS2)을 제공한다. 제3 제어 트랜지스터(TR2-3)는 도 9b를 참조하여 설명한 것과 같이 듀얼 채널이 정의될 수 있고, 도 10a를 참조하여 설명한 것과 같이 제1 타입의 트랜지스터(TR-T1)일 수 있다.
본 실시예에 따른 제2 제어 트랜지스터(TR2-20)는, 도 6에 도시된 제2 제어 트랜지스터(TR2-2)에 비교하여, 제2 제어전극이 수신하는 신호가 상이하다. 제2 제어 트랜지스터(TR2-20)의 제2 제어전극은 마이너스 바이어스 전압, 예컨대 제2 방전전압(VSS2)을 수신할 수 있다. 제2 제어 트랜지스터(TR2-20)는 도 10c를 참조하여 설명한 제3 타입의 트랜지스터(TR-T3)와 유사한 타입의 트랜지스터(TR-T30)일 수 있다.
본 실시예에서 제1 제어 트랜지스터(TR2-1)와 제2 제어 트랜지스터(TR2-20) 각각은, 도 17에 도시된 제3 타입의 트랜지스터들(TR-T3, TR-T30)과 같이 직렬 연결된 2개의 트랜지스터들을 대체할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DP: 표시패널 DS1: 제1 표시기판
DS2: 제2 표시기판 GDC: 게이트 구동회로
DDC: 데이터 구동회로 SRC1~SRCn: 구동 스테이지

Claims (31)

  1. 복수 개의 게이트 라인들을 포함하는 표시패널; 및
    상기 게이트 라인들에 게이트 신호들을 제공하는 구동 스테이지들을 포함하는 게이트 구동회로를 포함하고,
    상기 구동 스테이지들 중 k번째(여기서 k는 2 이상의 자연수) 구동 스테이지는,
    제1 노드에 접속된 제어전극, 클럭 신호를 수신하는 입력전극, 상기 게이트 신호들 중 k번째 게이트 신호를 출력하는 출력전극을 포함하는 제1 출력 트랜지스터;
    상기 제1 출력 트랜지스터의 상기 출력전극과 상기 제1 출력 트랜지스터의 상기 제어전극 사이에 접속된 커패시터;
    상기 k번째 게이트 신호가 출력되기 이전에, 상기 제1 출력 트랜지스터를 턴-온 시키는 제1 제어 신호를 상기 제1 노드에 출력하는 제1 제어 트랜지스터; 및
    상기 클럭 신호를 수신하는 제1 제어전극, 상기 클럭 신호를 수신하는 입력전극, 제2 노드에 스위칭 신호를 출력하는 출력전극을 포함하는 제1 인버터 트랜지스터; 및
    상기 k번째 게이트 신호가 출력된 이후에 활성화되는 제2 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 제1 방전전압을 수신하는 입력전극, 및 상기 제1 출력 트랜지스터의 상기 출력전극에 연결된 출력전극을 포함하는 제1 풀다운 트랜지스터를 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 k번째 구동 스테이지는,
    상기 제1 노드에 접속된 제어전극, 상기 클럭 신호를 수신하는 입력전극, 상기 k번째 게이트 신호에 동기된 k번째 캐리 신호를 출력하는 출력전극을 포함하는 제2 출력 트랜지스터를 더 포함하는 표시장치.
  3. 제2 항에 있어서,
    상기 k번째 구동 스테이지는,
    상기 제2 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 상기 제1 방전전압과 다른 레벨의 제2 방전전압을 수신하는 입력전극, 및 상기 제2 출력 트랜지스터의 상기 출력전극에 연결된 출력전극을 포함하는 제2 풀다운 트랜지스터를 더 포함하는 표시장치.
  4. 제1 항에 있어서,
    상기 k번째 구동 스테이지는,
    상기 제2 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 제2 방전전압을 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함하는 제2 제어 트랜지스터를 더 포함하는 표시장치.
  5. 제4 항에 있어서,
    상기 제2 제어 신호는 상기 구동 스테이지들 중 k+1번째 구동 스테이지로부터 출력되고,
    상기 제2 제어 신호는 상기 게이트 신호들 중 k+1번째 게이트 신호에 동기된 것을 특징으로 하는 표시장치.
  6. 제4 항에 있어서,
    상기 제1 제어 트랜지스터는, 상기 제1 제어 신호를 수신하는 제1 제어전극, 상기 제1 제어 신호를 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함하는 표시장치.
  7. 제6 항에 있어서,
    상기 제1 제어 신호는 상기 구동 스테이지들 중 k-1번째 구동 스테이지로부터 출력되고,
    상기 제1 제어 신호는 상기 게이트 신호들 중 k-1번째 게이트 신호에 동기된 것을 특징으로 하는 표시장치.
  8. 제7 항에 있어서,
    상기 제1 제어 트랜지스터는 마이너스 바이어스 전압을 수신하는 제2 제어전극을 더 포함하는 표시장치.
  9. 제8 항에 있어서,
    상기 제1 제어 트랜지스터의 상기 제2 제어전극은 상기 제2 방전전압을 수신하는 표시장치.
  10. 제6 항에 있어서,
    상기 k번째 구동 스테이지는,
    상기 제1 제어 신호를 수신하는 제어전극, 상기 제2 방전전압을 수신하는 입력전극, 및 상기 제2 노드에 접속하는 출력전극을 포함하는 안정화 트랜지스터를 더 포함하는 표시장치.
  11. 제4 항에 있어서,
    상기 k번째 구동 스테이지는,
    제3 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 상기 제2 방전전압을 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함하는 제3 제어 트랜지스터를 더 포함하는 표시장치.
  12. 제11 항에 있어서,
    상기 제3 제어 신호는 상기 구동 스테이지들 중 k+2번째 구동 스테이지로부터 출력되고,
    상기 제3 제어 신호는 상기 게이트 신호들 중 k+2번째 게이트 신호에 동기된 것을 특징으로 하는 표시장치.
  13. 제1 항에 있어서,
    상기 k번째 구동 스테이지는,
    상기 제2 제어 신호를 수신하는 제1 제어전극, 상기 제1 방전전압과 상이한 제2 방전전압을 수신하는 제2 제어전극, 상기 제2 방전전압을 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함하는 제2 제어 트랜지스터를 더 포함하는 표시장치.
  14. 제1 항에 있어서,
    상기 k번째 구동 스테이지는,
    상기 k번째 게이트 신호를 수신하는 제1 제어전극, 제2 방전전압을 수신하는 입력전극, 및 상기 제2 노드에 접속하는 출력전극을 포함하는 제2 인버터 트랜지스터를 더 포함하는 표시장치.
  15. 제14 항에 있어서,
    상기 제1 인버터 트랜지스터와 상기 제2 인버터 트랜지스터 중 적어도 어느 하나의 트랜지스터는 마이너스 바이어스 전압을 수신하는 제2 제어전극을 더 포함하는 표시장치.
  16. 제15 항에 있어서,
    상기 제2 방전전압은 상기 제1 방전전압과 다른 레벨을 갖고,
    상기 마이너스 바이어스 전압은 상기 제2 방전전압인 것을 특징으로 하는 표시장치.
  17. 제15 항에 있어서,
    상기 마이너스 바이어스 전압은 상기 제1 방전전압인 것을 특징으로 하는 표시장치.
  18. 제15 항에 있어서,
    상기 마이너스 바이어스 전압은 상기 제1 방전전압 및 상기 제2 방전전압과 다른 레벨의 제3 방전전압인 것을 특징으로 하는 표시장치.
  19. 복수 개의 게이트 라인들을 포함하는 표시패널; 및
    상기 게이트 라인들에 게이트 신호들을 제공하는 구동 스테이지들을 포함하는 게이트 구동회로를 포함하고,
    상기 구동 스테이지들 중 k번째(여기서 k는 2 이상의 자연수) 구동 스테이지는,
    제1 노드에 접속된 제어전극, 클럭 신호를 수신하는 입력전극, 상기 게이트 신호들 중 k번째 게이트 신호를 출력하는 출력전극을 포함하는 제1 출력 트랜지스터;
    상기 제1 출력 트랜지스터의 상기 출력전극과 상기 제1 출력 트랜지스터의 상기 제어전극 사이에 접속된 커패시터;
    상기 k번째 게이트 신호가 출력되기 이전에, 상기 제1 출력 트랜지스터를 턴-온 시키는 제1 제어 신호를 상기 제1 노드에 출력하는 제1 제어 트랜지스터; 및
    상기 클럭 신호를 수신하는 제1 제어전극, 마이너스 바이어스 전압을 수신하는 제2 제어전극, 상기 클럭 신호를 수신하는 입력전극, 제2 노드에 스위칭 신호를 출력하는 출력전극을 포함하는 제1 인버터 트랜지스터; 및
    상기 k번째 게이트 신호가 출력된 이후에 활성화되는 제2 제어 신호를 수신하는 제어전극, 제1 방전전압을 수신하는 입력전극, 및 상기 제1 출력 트랜지스터의 상기 출력전극에 연결된 출력전극을 포함하는 제1 풀다운 트랜지스터를 포함하는 표시장치.
  20. 제19 항에 있어서,
    상기 k번째 구동 스테이지는,
    상기 k번째 게이트 신호를 수신하는 제1 제어전극, 제2 방전전압을 수신하는 입력전극, 및 상기 제2 노드에 접속하는 출력전극을 포함하는 제2 인버터 트랜지스터를 더 포함하는 표시장치.
  21. 제20 항에 있어서,
    상기 제2 인버터 트랜지스터는 상기 마이너스 바이어스 전압을 수신하는 제2 제어전극을 더 포함하는 표시장치.
  22. 제20 항에 있어서,
    상기 제1 방전전압과 상기 제2 방전전압은 서로 다른 레벨을 갖고,
    상기 마이너스 바이어스 전압은 상기 제2 방전전압인 것을 특징으로 하는 표시장치.
  23. 제20 항에 있어서,
    상기 제1 방전전압과 상기 제2 방전전압은 서로 다른 레벨을 갖고,
    상기 마이너스 바이어스 전압은 상기 제1 방전전압인 것을 특징으로 하는 표시장치.
  24. 제20 항에 있어서,
    상기 마이너스 바이어스 전압은 상기 제1 방전전압 및 상기 제2 방전전압과 다른 레벨의 제3 방전전압인 것을 특징으로 하는 표시장치.
  25. 복수 개의 게이트 라인들을 포함하는 표시패널; 및
    상기 게이트 라인들에 각각 전기적으로 접속된 구동 스테이지들을 포함하는 게이트 구동회로를 포함하고,
    상기 구동 스테이지들 중 k번째(여기서 k는 2 이상의 자연수) 구동 스테이지는,
    제1 노드의 전압에 응답하여, 클럭 신호에 근거하여 생성된 k번째 게이트 신호 및 k번째 캐리 신호를 출력하는 출력부;
    상기 제1 노드의 전압을 제어하는 제1 제어부;
    상기 클럭 신호에 근거하여 생성된 스위칭 신호를 제2 노드에 출력하는 제2 제어부; 및
    상기 k번째 게이트 신호 및 상기 k번째 캐리 신호가 출력된 이후에, 상기 출력부의 전압을 다운시키는 풀다운부를 포함하고,
    상기 풀다운부는, 상기 k번째 게이트 신호가 출력된 이후에 활성화되는 제1 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 서로 다른 레벨의 제1 방전전압과 제2 방전전압 중 어느 하나를 수신하는 입력전극, 및 상기 출력부에 연결된 출력전극을 포함하는 적어도 하나의 풀다운 트랜지스터를 포함하는 표시장치.
  26. 제25 항에 있어서,
    상기 적어도 하나의 풀다운 트랜지스터는,
    상기 제1 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 상기 제1 방전전압을 수신하는 입력전극, 및 상기 출력부에 연결된 출력전극을 포함하는 제1 풀다운 트랜지스터; 및
    상기 제1 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 상기 제2 방전전압을 수신하는 입력전극, 및 상기 출력부에 연결된 출력전극을 포함하는 제2 풀다운 트랜지스터를 포함하는 표시장치.
  27. 제25 항에 있어서,
    상기 출력부는,
    상기 제1 노드에 접속된 제어전극, 상기 클럭 신호를 수신하는 입력전극, 상기 k번째 게이트 신호를 출력하는 출력전극을 포함하는 제1 출력 트랜지스터; 및
    상기 제1 노드에 접속된 제어전극, 상기 클럭 신호를 수신하는 입력전극, 상기 k번째 캐리 신호를 출력하는 출력전극을 포함하는 제2 출력 트랜지스터를 포함하는 표시장치.
  28. 제25 항에 있어서,
    상기 제1 제어부는,
    상기 k번째 게이트 신호가 출력되기 이전에 활성화된 제2 제어 신호를 공통으로 수신하는 제1 제어전극 및 입력전극, 상기 제1 노드에 접속된 출력전극을 포함하는 제1 제어 트랜지스터; 및
    상기 제2 제어 신호를 수신하는 제1 제어전극, 상기 스위칭 신호를 수신하는 제2 제어전극, 상기 제1 방전전압과 상기 제2 방전전압 중 어느 하나를 수신하는 입력전극, 및 상기 제1 노드에 접속하는 출력전극을 포함하는 제2 제어 트랜지스터를 포함하는 표시장치.
  29. 제28 항에 있어서,
    상기 제1 제어 트랜지스터는 상기 제1 방전전압과 상기 제2 방전전압 중 어느 하나를 수신하는 제2 제어전극을 더 포함하는 표시장치.
  30. 제25 항에 있어서,
    상기 제2 제어부는,
    상기 클럭 신호를 수신하는 제1 제어전극, 상기 클럭 신호를 수신하는 입력전극, 상기 제2 노드에 상기 클럭 신호에 근거하여 생성된 스위칭 신호를 출력하는 출력전극을 포함하는 제1 인버터 트랜지스터; 및
    상기 k번째 게이트 신호를 수신하는 제1 제어전극, 상기 제1 방전전압과 상기 제2 방전전압 중 어느 하나를 수신하는 입력전극, 및 상기 제2 노드에 접속하는 출력전극을 포함하는 제2 인버터 트랜지스터를 포함하는 표시장치.
  31. 제30 항에 있어서,
    상기 제2 인버터 트랜지스터는 상기 제1 방전전압과 상기 제2 방전전압 중 어느 하나를 수신하는 제2 제어전극을 더 포함하는 표시장치.
KR1020160000549A 2016-01-04 2016-01-04 표시장치 Active KR102481068B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160000549A KR102481068B1 (ko) 2016-01-04 2016-01-04 표시장치
US15/261,779 US10176778B2 (en) 2016-01-04 2016-09-09 Display device
CN201611020600.XA CN106940989B (zh) 2016-01-04 2016-11-18 显示装置
US16/224,589 US10593282B2 (en) 2016-01-04 2018-12-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160000549A KR102481068B1 (ko) 2016-01-04 2016-01-04 표시장치

Publications (2)

Publication Number Publication Date
KR20170081801A KR20170081801A (ko) 2017-07-13
KR102481068B1 true KR102481068B1 (ko) 2022-12-27

Family

ID=59227302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160000549A Active KR102481068B1 (ko) 2016-01-04 2016-01-04 표시장치

Country Status (3)

Country Link
US (2) US10176778B2 (ko)
KR (1) KR102481068B1 (ko)
CN (1) CN106940989B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102615273B1 (ko) * 2016-11-02 2023-12-18 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
CN111081190B (zh) * 2019-12-18 2021-08-24 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法
CN114913823B (zh) * 2021-02-09 2024-06-11 成都九天画芯科技有限公司 一种基于双栅晶体管的像素电路及其驱动方法
KR20220161602A (ko) * 2021-05-27 2022-12-07 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN115909978B (zh) 2021-09-30 2024-08-06 乐金显示有限公司 栅极驱动电路以及包括栅极驱动电路的显示装置
US11749207B2 (en) 2021-10-08 2023-09-05 Lg Display Co., Ltd. Gate driving circuit and display device including 1HE same
KR102770708B1 (ko) * 2021-10-08 2025-02-24 엘지디스플레이 주식회사 게이트 구동 회로와 이를 포함한 표시장치
TWI810733B (zh) 2021-12-02 2023-08-01 元太科技工業股份有限公司 電子紙顯示裝置及電子紙顯示面板
KR20230155064A (ko) 2022-05-02 2023-11-10 삼성디스플레이 주식회사 스캔구동부
US12283215B2 (en) 2023-03-20 2025-04-22 E Ink Holdings Inc. Display device and driving method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583318B1 (ko) * 2003-12-17 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트 구동장치 및 방법
KR20070101033A (ko) 2006-04-10 2007-10-16 삼성전자주식회사 신호 구동 소자 및 이를 포함하는 표시 장치
KR101375863B1 (ko) * 2007-03-08 2014-03-17 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
CN101604551B (zh) * 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US8106864B2 (en) 2008-10-10 2012-01-31 Lg Display Co., Ltd. Liquid crystal display device
KR101478667B1 (ko) 2008-10-16 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US8872751B2 (en) * 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
CN102484471B (zh) 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
KR101863199B1 (ko) 2011-02-10 2018-07-02 삼성디스플레이 주식회사 인버터 및 이를 이용한 주사 구동부
CN102254531B (zh) * 2011-07-03 2012-12-12 苏州达方电子有限公司 液晶显示器驱动电路
KR102005485B1 (ko) 2011-11-04 2019-07-31 삼성디스플레이 주식회사 표시 패널
KR102013158B1 (ko) 2012-08-22 2019-08-23 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN104103244B (zh) * 2013-04-03 2016-06-01 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
KR102082408B1 (ko) * 2013-05-15 2020-02-28 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
CN106940989B (zh) 2021-01-22
US20190147823A1 (en) 2019-05-16
US10176778B2 (en) 2019-01-08
US10593282B2 (en) 2020-03-17
US20170193949A1 (en) 2017-07-06
KR20170081801A (ko) 2017-07-13
CN106940989A (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
KR102481068B1 (ko) 표시장치
JP6723012B2 (ja) ゲート駆動回路
KR102282028B1 (ko) 게이트 구동 회로
KR102386847B1 (ko) 게이트 구동회로 및 이를 갖는 표시 장치
KR102253623B1 (ko) 게이트 구동 회로
KR102516727B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102430433B1 (ko) 표시장치
KR102472867B1 (ko) 표시장치
KR102435224B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102486313B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR102314447B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102525226B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR102465950B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102587318B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR102574511B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102268671B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR102435886B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20170064632A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102447536B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20180004379A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160104

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201112

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160104

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220325

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220925

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration