[go: up one dir, main page]

KR102452064B1 - 무효전력보상장치 - Google Patents

무효전력보상장치 Download PDF

Info

Publication number
KR102452064B1
KR102452064B1 KR1020180044658A KR20180044658A KR102452064B1 KR 102452064 B1 KR102452064 B1 KR 102452064B1 KR 1020180044658 A KR1020180044658 A KR 1020180044658A KR 20180044658 A KR20180044658 A KR 20180044658A KR 102452064 B1 KR102452064 B1 KR 102452064B1
Authority
KR
South Korea
Prior art keywords
time
sub
controller
module
time synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180044658A
Other languages
English (en)
Other versions
KR20190121110A (ko
Inventor
김우현
Original Assignee
엘에스일렉트릭(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스일렉트릭(주) filed Critical 엘에스일렉트릭(주)
Priority to KR1020180044658A priority Critical patent/KR102452064B1/ko
Publication of KR20190121110A publication Critical patent/KR20190121110A/ko
Application granted granted Critical
Publication of KR102452064B1 publication Critical patent/KR102452064B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1842—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein at least one reactive element is actively controlled by a bridge converter, e.g. active filters
    • H02J3/1857—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein at least one reactive element is actively controlled by a bridge converter, e.g. active filters wherein such bridge converter is a multilevel converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/10—Flexible AC transmission systems [FACTS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30—Reactive power compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명의 일 실시 예에 따른 무효전력보상장치는 제어 데이터를 생성하고, 생성된 제어 데이터를 신호 변환 소자를 통해 전달하는 제어기 및 상기 제어기로부터 전달 받은 제어 데이터에 기초하여 스위치 구동 드라이버를 동작시키는 서브 모듈을 포함하고, 상기 제어기는 하나 이상의 서브 모듈과 연결되고, 상기 제어기와 서브 모듈간에는 동기화를 위한 시간 동기 패킷이 교환되며, 상기 제어기는 상기 시간 동기 패킷을 생성하는 시간 동기 패킷 생성기 및 상기 시간 동기 패킷 수신을 감지하는 제1 시간 동기 패킷 감지기를 포함하고, 상기 서브 모듈은 시간 동기 패킷의 전달을 감지하는 제2 시간 동기 패킷 감지기를 포함하고, 상기 제어기는 상기 시간 동기 패킷이 하나 이상의 서브 모듈 각각으로부터 리턴되는데 소요되는 시간에 기초하여 서브 모듈 제어 시작 시점을 결정한다.

Description

무효전력보상장치{a static synchronous compensator}
본 발명은 무효전력보상장치에 관한 것이다. 구체적으로 본 발명은 무효전력보상장치에서 제어기와 하나 이상의 서브 모듈간의 동기화를 수행하기 위한 무효전력보상장치에 관한 것이다.
산업이 발전함에 따라서, 전력계통은 전력의 생산측면으로 볼 때 대단위의 발전 단지 개발이 불가피하고, 전력수요는 수도권을 비롯한 대도시 인구밀집 지역 중심으로 성장하고 있다. 송전 설비의 경우 여러 가지 어려움 등으로 신설이 어려운 것이 현실이다. 이에 전력조류와 계통전압, 안정도 향상을 이룸으로써 전력의 효율을 향상시키는 FACTS 설비의 필요성이 점차 대두되고 있다. 이 중에서 MMC기반 STATCOM 설비의 경우, 전력용 반도체 기술을 사용하여 계통에 병렬로 병입되는 무효전력 보상 설비이다.
MMC 기반 STATCOM은 캐패시터와 전력용 반도체, 변압기 등으로 구성되어 있으며, 캐패시터에 충전된 에너지를 전력용 반도체 소자인 IGBT(Insulated Gate Bipolar Transister)로 ON/OFF 제어를 하고 이를 중첩하여 계통에 필요한 출력을 생성한다. 생성된 출력은 무효전력을 흡수, 공급, 유효전력을 공급하는 형태이며 유효전력을 공급하는 모드일 경우 캐패시터에 저장된 에너지량에 따라 충전을 해주어야 한다. 그리고 시스템의 모듈화를 위하여 서브모듈이라고 일컫는 캐패시터와 IGBT 소자를 하나의 모듈 형태로 구성하여 다수의 서브 모듈을 직렬 연결하여 전체 시스템을 구성한다. 그리고 이러한 서브 모듈들은 하나의 제어기에 연결되어 ON/OFF가 제어된다.
본 발명의 일 실시 예에 따른 무효전력 보상 장치는 서브 모듈들의 내부에 존재하는 스위치 소자의 ON/OFF 제어를 위하여 제어기와 서브 모듈간의 시간 동기화를 위한 방법을 제안하는 것을 목적으로 한다.
본 발명의 일 실시 예에 따른 무효전력보상장치는 스위칭 소자를 위한 제어 데이터를 생성하고, 생성된 제어 데이터를 신호 변환 소자를 통해 전달하는 제어기 및 상기 제어기로부터 전달 받은 제어 데이터에 기초하여 스위치 구동 드라이버를 동작시키는 서브 모듈을 포함하고, 상기 제어기는 하나 이상의 서브 모듈과 연결되고, 상기 제어기와 서브 모듈간에는 동기화를 위한 시간 동기 패킷이 교환되며, 상기 제어기는 상기 시간 동기 패킷을 생성하는 시간 동기 패킷 생성기 및 상기 시간 동기 패킷 수신을 감지하는 제1 시간 동기 패킷 감지기를 포함하고, 상기 서브 모듈은 시간 동기 패킷의 전달을 감지하는 제2 시간 동기 패킷 감지기를 포함하고, 상기 제어기는 상기 시간 동기 패킷이 하나 이상의 서브 모듈 각각으로부터 리턴되는데 소요되는 시간에 기초하여 서브 모듈 제어 시작 시점을 결정한다.
본 발명의 일 실시 예에 따른 무효전력 보상 장치는 시간 동기 패킷을 교환하고, 전 서브 모듈에 대하여 구해진 시간 동기 패킷 교환 시간 편차를 서로 비교하여 다음 제어 주기에서 반영함으로써 전체 서브 모듈의 제어 시작 시점이 일치되도록 한다.
도 1은 일반적인 MMC 기반의 무효전력보상장치(STATic synchronous COMpensator, STATCOM)의 개념적 구성도이다.
도 2는 MMC 기반의 무효전력보장장치의 시스템 구성도이다.
도 3은 일반적인 무효전력보상장치의 제어기 블록도이다.
도 4는 일반적인 무효전력보상장치의 서브 모듈 블록도이다.
도 5는 제어기의 제어 데이터 송신과, 각 서브 모듈의 제어 데이터 수신 타이밍을 나타낸다.
도 6은 본 발명의 일 실시 예에 따른 무효전력보상장치의 제어기를 나타낸다.
도 7은 본 발명의 일 실시 예에 따른 서브 모듈을 나타낸다.
도 8은 시간 측정 동작 타이밍을 나타낸다.
이하, 본 발명과 관련된 실시 예에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
첨부된 도면의 각 블록과 흐름도의 각 단계의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수도 있다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 도면의 각 블록 또는 흐름도의 각 단계에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 도면의 각 블록 또는 흐름도 각 단계에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 도면의 각 블록 및 흐름도의 각 단계에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록 또는 각 단계는 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실시 예들에서는 블록들 또는 단계들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들 또는 단계들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들 또는 단계들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
도 1은 일반적인 MMC 기반의 무효전력보상장치(STATic synchronous COMpensator, STATCOM)의 개념적 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 무효전력보상장치의 서브모듈(100)은 1개의 캐패시터(101)와 4개의 스위칭 소자(도 1에서는 IGBT 소자)(102)로 구성된다. 그리고 다수의 서버모듈은 직렬로 연결되어 하나의 상을 구성한다.
도 2는 MMC 기반의 무효전력보장장치의 시스템 구성도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 다른 무효전력보상장치의 서브모듈(200)은 도 1의 서브모듈(100)과 동일한 것이다. 다수의 서브모듈은 제어기(예를 들어 VBE 제어기)로부터 ON/OFF 제어 명령을 수신한다. 그리고 제어기가 서브 모듈간의 제어 신호는 절연을 위하여 광 통신 방식을 이용하여 연결된다.
그런데 제어기와 모듈이 공간적으로 떨어져있기 때문에 ON/OFF 제어 명령이 도달하는데 시간 차이가 발생할 수 있다. 그리고 각각의 서브 모듈은 자체적으로 온보드되어 있는 오실레이터로부터 클럭을 공급받고, 이 클럭에 기초하여 위상고정루프(PLL)를 구동하여 내부 제어 시스템을 동작시킨다.
따라서, 각 서브 모듈 내에 존재하는 오실레이터의 제조 특성에 기인하는 편차, 동작에서 발생하는 열에 의한 온도 및 공급 전압에 따른 편차가 복합적으로 작용하여 각각의 서브 모듈은 서로 다른 상(Phase)의 클럭으로 동작한다. 따라서, 제어기가 원하는 동일 클럭에 맞추어 각각의 서브 모듈의 ON/OFF를 제어하기 위해서 제어기와 서브 모듈간의 동기화가 필요한데, 동기화의 필요성을 이하 도 3 내지 도 5를 통해 설명한다.
도 3은 일반적인 무효전력보상장치의 제어기 블록도이다.
무효전력보상장치는 전체 시스템을 제어하는 시스템 제어부와, 시스템 제어부와 연동하여 밸브 동작을 제어하는 VBE 제어기를 포함할 수 있으며, 이하에서 설명하는 제어기는 VBE 제어기로서, 무효전력을 보상하기 위한 사이리스터 밸브의 제어 장치일 수 있다.
여기에서, 제어기는 사이리스터 밸브를 턴 온/오프 시키는 턴 온 또는 턴 오프신호를 출력할 수 있다. 또한, 제어기는 초 고압직류송전(HIGH VOLTAGE DIRECT CURRENT, HVDC)에 적용되는 무효전력보상장치의 사이리스터 밸브로부터 사이리스터의 상태, 사이리스터의 턴 온/오프, 사이리스터 밸브의 상태 신호를 디지털 신호인 1(high) 또는 0(low)의 신호로 입력 받아 분석하여 오류알림신호를 출력할 수 있다. 또한, 제어기는 중앙처리장치(Central Processing Unit, CPU)로서, 장치 내 데이터를 처리하는 장치 일 수 있다.제어기는 제어 알고리즘 연산부(300)와 하나 이상의 직렬 통신부(301)을 포함한다. 직렬 통신부(301)는 직렬 데이터 송신부(302)와 직렬 데이터 수신부(303)을 포함한다. 직렬 데이터 송신부(302)는 병렬 비트 데이터를 단일 회선으로 송신하기 위해 데이터를 직렬화하는 역할을 한다. 변환된 데이터는 다시 전기-광 신호로 변환되어 서브 모듈로 전달된다. 직렬 데이터 수신부(303)는 직렬 데이터 송신부와 반대되는 구성으로 서브 모듈로부터 입력되는 광신호를 광-전기 신호로 변환하여 직렬의 전기 신호를 병렬화한다.
일반적으로 직렬 통신부(301)는 프로그램 가능한 비메모리 반도체(Field Programmable Gate Array, FPGA)를 이용하여 구현되며, 경우에 따라서는 제어 알고리즘 연산부의 일부가 FPGA내에 구현되는 경우도 있다.
도 4는 일반적인 무효전력보상장치의 서브 모듈 블록도이다.
서브 모듈의 주 제어 기능은 도 4에 도시된 바와 같이, FPGA로 구현된다. FPGA(400)는 데이터 송신부(403)과 데이터 수신부(402)를 포함한다. 데이터 송신부(403)및 데이터 수신부(402)는 제어기와 광통신을 수행한다. 서브 모듈은 데이터 수신부(402)를 통해 제어기로부터 스위치(예를 들어 IGBT) 소자 제어 정보를 받고, 이를 기반으로 스위치 구동 드라이버(406)를 제어하는 신호를 출력한다.
그리고 서브 모듈은 데이터 송신부(403)을 통해 서브 모듈의 상태를 제어기에 전송한다. 제어기와 서브 모듈간의 통신은 절연을 위하여 광 매체(예를 들어 광케이블)를 기반으로 이루어지며, 이를 위해 무효전력보상장치는 전기-광 신호 변환소자(404)와 광-전기 신호 변환소자(405)를 더 포함한다.
도 3 내지 도 4에 도시된 일반적인 무효전력보상장치의 경우, 서브 모듈이 제어기로부터 시간 동기 정보를 따로 받지 않고, 데이터 수신부(402)에 데이터가 도착하면, 도착한 시간을 기반으로 서브 모듈이 제어를 시작하였다. 이 경우 다수의 서브 모듈을 운영하는데 있어서, 상술한 사유들로 인해 서브 모듈간의 동기가 맞지 않는 경우가 발생할 수 밖에 없는 문제가 있었다.
도 5는 제어기의 제어 데이터 송신과, 각 서브 모듈의 제어 데이터 수신 타이밍을 나타낸다.
여기에서 제어 데이터란 IGBT를 포함하는 스위칭 소자 구동에 관한 제어 데이터를 의미한다. 구체적인 실시 예에 서, 제어 데이터는 스위칭 소자를 ON 또는 OFF하는 동작에 관한 것일 수 있다.
도 5에 도시된 바와 같이, 제어기(500)에 총 n 개의 서브 모듈이 연결되었다고 가정하는 경우, 제어기가 제어 데이터(502)를 t0 시점에서 송신 완료했다고 하더라도, 각 서브 모듈(501)가 데이터를 수신하는 시점이 각각 다르다. 도 5를 예를 들면, t1은 제1 서브 모듈이 제어 데이터를 수신한 시점이고, t2는 제2 서브 모듈이 제어 데이터를 수신한 시점이고, 수은 제n 서브 모듈이 제어 데이터를 수신한 시점이다.
각 서브 모듈(501)은 제어 데이터를 수신한 시점인 t1, t2,…, tn에서 스위치 구동 드라이버의 제어를 시작한다. 만약, 각각의 서브 모듈이 동일한 시스템 클록에서 제어 데이터를 수신하는 경우에는 모든 제어 데이터를 정상 데이터로 처리하여 정상적으로 스위치 구동 모듈을 동작할 수 있으나, 반대의 경우 제어 데이터를 처리하지 못하여 원하는 타이밍이 스위치 구동 모듈을 동작하지 못하는 경우가 발생할 수 있다.
이러한 문제를 해결하기 위해 기존에 시간 동기화를 위한 방법으로 이더넷 기반의 1588 RTP 시간 동기화 방법이 제안되었다. 그러나 이 방법의 경우 이더넷 장치를 기반으로 전용 하드웨어와 소프트웨어를 통해 구현되는 방법으로 구현의 난이도 및 비용 측면에서 최소 100대 이상의 서브 모듈을 연결하는데 적합하지 않다는 문제가 있었다. 따라서, 상술한 문제점을 해결하기 위한 MMC 기반 무효전력보상장치의 서브 모듈과 제어기간의 시간 동기화를 상대적으로 저비용으로 달성할 수 있는 방법 및 장치를 아래에서 구체적으로 설명한다.
도 6은 본 발명의 일 실시 예에 따른 무효전력보상장치의 제어기를 나타낸다.
도 6에 도시된 바와 같이, 제어기의 직렬통신부(600)는 시간 동기 패킷 생성기(601)를 포함한다. 시간 동기 패킷 생성기(601)는 주기적으로 시간 동기 패킷을 생성한다. 생성된 시간 동기 패킷은 MUX(605)의 셀렉 신호(602)에 의하여 제1 경로(603)을 통해 직렬 데이터 송신부(611)로 전달된다. 시간 동기 패킷의 포맷은 장치별로 사용되는 프로토콜에 의해 달라질 수 있으며, 여기에서 상세한 정의는 생략한다.
FIFO(606)은 시간 동기 패킷 생성기(601)가 MUX(605)를 통해 패킷을 전송하는 동안 제어 알고리즘 연산부(613)로부터 전달되는 데이터를 버퍼링한다. 시간 동기 패킷 생성기(601)는 패킷의 전송 시작 시점에서 오프셋 카운터(610)를 0으로 클리어 한다.
시간 동기 패킷 감지기(607)는 직렬 데이터 수신부(612)에서 시간 동기 패킷이 감지되는 경우, 오프셋 카운터에 이를 전송한다(608). 동시에 시간 동기 패킷 감지기(607)는 시간 동기 패킷이 감지되면, AND 게이트 로직(609)의 한쪽 입력으로 0으로 만들어 시간 동기 패킷이 제어 알고리즘 연산부(613)으로 전달되는 것을 차단한다.
오프셋 카운터(610)는 시간 동기 패킷 감지기(607)의 감지 결과에 기초하여 카운트를 멈춘다.
도 7은 본 발명의 일 실시 예에 따른 서브 모듈을 나타낸다.
도 7에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 서브 모듈의 직렬 통신부(700)는 제어기로부터 주기적으로 수신되는 시간 동기 패킷을 감지하여 리턴한다. 시간 동기 패킷 감지기(702)는 직렬 데이터 수신부(709)로부터 시간 동기 패킷이 감지되는지 여부를 판단한다. 시간 동기 패킷 감지기(702)는 도 6의 시간 동기 패킷 감지기(607)과 동일한 기능을 수행한다. 시간 동기 패킷을 감지하면, 시간 동기 패킷 감지기(702)는 MUX(701)과 De-MUX(707)에 1을 선택하는 입력을 전달하여 시간 동기 패킷을 제어기로 리턴한다. 이때, 직렬 데이터 송신부(708)는 리턴되는 시간 동기 패킷에 서브 모듈을 식별할 수 있는 식별자를 삽입할 수 있다. 제어기는 식별자를 통해 리턴되는 시간 동기 패킷이 어느 서브 모듈로부터 전달된것인지 식별할 수 있다.
도 8은 시간 측정 동작 타이밍을 나타낸다.
시간 동기 패킷을 전송하는 시간은 제어기 또는 서브 모듈에서 상수 값으로 미리 정해져 있다. 그리고 제어기와 서브 모듈간의 오프셋 차이는 아래 수학식 1과 같이 계산할 수 있다.
(수학식 1)
Toffset = (T1 - T0) ≒ (T3 - T2)
그리고 시간 동기 패킷의 전송 시간은 Tt - T0 이다. 따라서 제어기와 서브 모듈간의 오프셋 차이를 수학식 2와 같이 다시 계산할 수 있다.
(수학식 2)
Toffset = (Tx - 2Tt ) / 2
상술한 방식으로 n 개의 서브 모듈에 대한 Toffset 값을 계산할 수 있다. 그리고 획득한 Toffset 값을 이용하여 각각의 서브 모듈별로 보정값을 계산할 수 있다. i번째 서브 모듈의 Toffset과 시간 보정치를 각각 Toffset(i)와 Tcomp(i)라고 지칭하는 경우, n 개의 서브 모듈에 대한 시간 보정치는 수학식 3과 같이 계산된다.
(수학식 3)
Tcomp(i) = MAX(Toffset(0, Toffset(1), … Toffset(n)) - Toffset(i)
획득한 i 번째 서브 모듈에 대한 시간 보정치를 해당 서브 모듈에 전달하면, 서브 모듈은 획득한 시간 보정치만큼 제어 시작 시점을 지연시켜 제어 신호를 동기화 할 수 있다.
본 발명의 일 실시 예에 따른 무효전력보상장치는 제어기와 서브 모듈간에 시간 동기 패킷을 교환하고, 시간을 측정함으로써 시간을 동기화한다. 다시 말해서, 제어기의 직렬 통신부가 주기적으로 시간 동기 패킷을 생성하여 전송하고, 서브 모듈의 직렬 통신부가 시간 동치 패킷을 감지하여 다시 제어기로 리턴한다. 그리고, 제어기는 리턴된 시간 동기 패킷을 감지하고 패킷 교환 시간을 카운팅하여 모듈간의 시간 편차를 판단할 수 있다. 제어기는 상술한 방법을 통해 전 서브 모듈에 대한 시간 편차를 판단할 수 있으며, 시간 편차를 다음 제어 주기에 반영하여 전체 서브 모듈의 제어 시작 시점을 일치하도록 제어할 수 있다.
일 실시 예에서, 제어기는 가장 마지막에 전달되는 시간 동기 패킷을 기준으로 다음 주기의 제어 시작 시점을 결정할 수 있다. 또 다른 실시 예에서, 제어기는 전체 시간 편차의 평균을 기준으로 다음 주기의 제어 시작 시점을 결정할 수 있다.
한편, 일 실시 예에서, 제어기는 각 서브 모듈간의 시간 편차가 임계 값 이하인 경우 시간 동기 패킷을 생성하지 않고 전달하지 않을 수 있다. 이때 임계 값은 시스템 클록에 따라 결정될 수 있다.
상기와 같이 기재된 실시 예들은 설명된 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실시 예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

Claims (5)

  1. 무효전력보상장치에 있어서,
    스위칭 소자를 위한 제어 데이터를 생성하고, 생성된 제어 데이터를 신호 변환 소자를 통해 전달하는 제어기; 및
    상기 제어기로부터 전달 받은 제어 데이터에 기초하여 스위치 구동 드라이버를 동작시키는 서브 모듈을 포함하며,
    상기 제어기는 하나 이상의 서브 모듈과 연결되고, 상기 제어기와 서브 모듈간에는 동기화를 위한 시간 동기 패킷이 교환되며,
    상기 제어기는 상기 시간 동기 패킷을 생성하는 시간 동기 패킷 생성기 및 상기 시간 동기 패킷 수신을 감지하는 제1 시간 동기 패킷 감지기를 포함하고,
    상기 서브 모듈은 시간 동기 패킷의 전달을 감지하는 제2 시간 동기 패킷 감지기를 포함하고,
    상기 제어기는 상기 시간 동기 패킷이 하나 이상의 서브 모듈 각각으로부터 리턴되는데 소요되는 시간에 기초하여 서브 모듈 제어 시작 시점을 결정하는
    무효전력보상장치.
  2. 제1항에 있어서,
    상기 제어기는 서브모듈에 대한 시간 동기 패킷 교환 시간을 각각 카운팅 하여 각 서브 모듈간 시간 편차를 계산하고, 계산된 각 서브 모듈간 시간 편차를 비교하여 다음 제어 주기에서의 제어 시작 시점을 결정하는
    무효전력보상장치.
  3. 제2항에 있어서,
    상기 제어기는 각 서브 모듈간 시간 편차 중 가장 큰 시간 편차를 기준으로 다음 제어 주기에서 제어 시작 시점을 결정하는
    무효전력보상장치.
  4. 제1항에 있어서,
    상기 제어기는 오프셋 카운터를 더 포함하고,
    상기 오프셋 카운터는 상기 시간 동기 패킷이 생성될 때 카운트를 0으로 셋팅하고, 상기 제1 시간 동기 패킷 감지기에서 시간 동기 패킷이 감지될 때 카운트를 멈추어 시간 동기 패킷의 리턴 시간을 카운트하는
    무효전력보상장치.
  5. 제1항에 있어서,
    상기 서브 모듈은 상기 시간 동기 데이터를 전송하는 데이터 송신부를 더 포함하고,
    상기 데이터 송신부는 시간 동기 패킷을 리턴할 때 서브 모듈의 식별자를 삽입하는
    무효전력보상장치.
KR1020180044658A 2018-04-17 2018-04-17 무효전력보상장치 Active KR102452064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180044658A KR102452064B1 (ko) 2018-04-17 2018-04-17 무효전력보상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180044658A KR102452064B1 (ko) 2018-04-17 2018-04-17 무효전력보상장치

Publications (2)

Publication Number Publication Date
KR20190121110A KR20190121110A (ko) 2019-10-25
KR102452064B1 true KR102452064B1 (ko) 2022-10-07

Family

ID=68420689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180044658A Active KR102452064B1 (ko) 2018-04-17 2018-04-17 무효전력보상장치

Country Status (1)

Country Link
KR (1) KR102452064B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114661024B (zh) * 2021-05-31 2025-04-25 北京新能源汽车股份有限公司 一种域控制器及控制系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101704787B1 (ko) 2014-12-31 2017-02-22 주식회사 효성 제어기의 이중화 시스템
KR101769703B1 (ko) 2016-02-25 2017-08-18 엘에스산전 주식회사 Hvdc 시스템에서의 컨버터 장치 및 이의 제어 방법
KR101769663B1 (ko) 2015-02-26 2017-08-18 엘에스산전 주식회사 에너지 저장 시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170111501A (ko) * 2016-03-28 2017-10-12 엘에스산전 주식회사 고압직류송전의 인터페이스 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101704787B1 (ko) 2014-12-31 2017-02-22 주식회사 효성 제어기의 이중화 시스템
KR101769663B1 (ko) 2015-02-26 2017-08-18 엘에스산전 주식회사 에너지 저장 시스템
KR101769703B1 (ko) 2016-02-25 2017-08-18 엘에스산전 주식회사 Hvdc 시스템에서의 컨버터 장치 및 이의 제어 방법

Also Published As

Publication number Publication date
KR20190121110A (ko) 2019-10-25

Similar Documents

Publication Publication Date Title
US8689035B2 (en) Communication system, communication interface, and synchronization method
EP2738971B1 (en) Method and device for clock synchronization
US9590411B2 (en) Systems and methods for time synchronization of IEDs via radio link
JP3424901B2 (ja) 多重系制御装置の同期方式および同期方法
US9325258B2 (en) Wireless control of power network switching devices
CN102983927B (zh) 一种基于ieee 1588协议的主从时钟对时的时间补偿方法
RU2489801C2 (ru) Система синхронизирующих тактовых импульсов
Toh et al. A high speed control network synchronization jitter evaluation for embedded monitoring and control in modular multilevel converter
US10444788B2 (en) Device, system, and method for synchronizing time partition windows
US20180262287A1 (en) Time synchronization packet processing method and device
CN109818701A (zh) 通信设备的高精度时钟同步方法及系统
KR102452064B1 (ko) 무효전력보상장치
US8307121B2 (en) Method and a type of transmit and receive ends for data synchronization
JPS61111037A (ja) 回線切替方式
CN104243079A (zh) 一种实时以太网的微秒级时钟同步方法
US20120294402A1 (en) Method and apparatus for implementing pulse synchronization
KR20150065784A (ko) 클록 동기화 방법, 시스템 및 장치
WO2017033069A1 (en) Distributed modulation system and method for power electronic applications
US11890949B2 (en) Communication system
CN101599824B (zh) 多平面交换网全局时标同步方法及系统
US12278697B2 (en) System and method for multimachine phase synchronization based on optical fiber transmission
US12334743B1 (en) Power conversion system (PCS) parallel architecture and synchronization control method thereof
EP2887547B1 (en) Balancing currents of power semiconductors
CN101882967A (zh) 用于同步数字系列系统的时钟调整方法和线卡
US20250192694A1 (en) High Bandwidth Modulation

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180417

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210111

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180417

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220907

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221004

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221005

End annual number: 3

Start annual number: 1

PG1601 Publication of registration