[go: up one dir, main page]

KR102446327B1 - 다중 안테나 시스템에서 안테나를 가상화하는 방법 및 장치, 그리고 이를 이용한 신호 송수신 방법 및 장치 - Google Patents

다중 안테나 시스템에서 안테나를 가상화하는 방법 및 장치, 그리고 이를 이용한 신호 송수신 방법 및 장치 Download PDF

Info

Publication number
KR102446327B1
KR102446327B1 KR1020160040378A KR20160040378A KR102446327B1 KR 102446327 B1 KR102446327 B1 KR 102446327B1 KR 1020160040378 A KR1020160040378 A KR 1020160040378A KR 20160040378 A KR20160040378 A KR 20160040378A KR 102446327 B1 KR102446327 B1 KR 102446327B1
Authority
KR
South Korea
Prior art keywords
logical
antenna port
antenna
matrix
virtualization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160040378A
Other languages
English (en)
Other versions
KR20160134481A (ko
Inventor
문성현
김철순
박기윤
신우람
고영조
남준영
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US15/153,887 priority Critical patent/US9787387B2/en
Publication of KR20160134481A publication Critical patent/KR20160134481A/ko
Application granted granted Critical
Publication of KR102446327B1 publication Critical patent/KR102446327B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H04B7/0456—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting
    • H04B7/046—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting taking physical layer constraints into account
    • H04B7/0473—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting taking physical layer constraints into account taking constraints in layer or codeword to antenna mapping into account
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H04B7/0686—Hybrid systems, i.e. switching and simultaneous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H04B7/0697—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using spatial multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Relay Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

송신기는, 안테나 포트를, 제1 가상화를 통해 논리 안테나 포트에 맵핑한다. 상기 송신기는, 상기 논리 안테나 포트를, 제1 연산을 통해 송수신 유닛(TXRU: transceiver unit)에 맵핑한다. 상기 송신기는, 상기 TXRU를, 제2 연산을 통해 논리 TXRU에 맵핑한다. 그리고 상기 송신기는, 상기 논리 TXRU를, 제2 가상화를 통해 물리 안테나 요소에 맵핑한다.

Description

다중 안테나 시스템에서 안테나를 가상화하는 방법 및 장치, 그리고 이를 이용한 신호 송수신 방법 및 장치{METHOD AND APPARATUS FOR VIRTUALIZING ANTENNA IN MULTI-ANTENNA SYSTEM, AND METHOD AND APPARATUS FOR TRANSMITTING AND RECEIVING SIGNAL USING THE SAME}
본 발명은 다중 안테나 시스템에서 안테나를 가상화하는 방법 및 장치, 그리고 이를 이용한 신호 송수신 방법 및 장치에 관한 것이다.
다중 입출력(MIMO: multiple-input multiple-output) 방식은, 복수의 송신 안테나와 복수의 수신 안테나를 사용하여 신호를 송수신하는 방법이다. MIMO 시스템에서는 송수신 안테나 간 복수의 무선 채널 경로가 생성되며, 이를 송수신단이 분리 또는 병합하여 데이터 전송 용량을 증대시키거나 성능을 향상시킬 수 있다. MIMO 기법에는 공간 다중화(spatial multiplexing) 기법과 공간 다이버시티 (spatial diversity) 기법이 있다.
또한 MIMO 기법은, 단말의 채널 상태 정보(CSI: channel state information) 피드백 유무에 따라, 폐루프(closed-loop) 기법과 개루프(open-loop) 기법으로 분류될 수 있다. 폐루프(closed-loop) 기법은 송신단에서의 프리코딩이 단말의 CSI 피드백에 의존하는 기법이고, 개루프(open-loop) 기법은 송신단에서의 프리코딩이 단말의 CSI 피드백에 의존하지 않는 기법이다.
LTE(long term evolution) 시스템에는 다양한 하향링크 및 상향링크 MIMO 기법들이 도입되었다. 하향링크 MIMO 기법은 송신 다이버시티(transmit diversity), CDD(cyclic delay diversity), 폐루프 빔포밍(beamforming), 및 공간 다중화 방식을 지원한다. 또한 하향링크 MIMO 기법은 동일 자원에서 동시에 복수의 단말에게 데이터를 전송하는 다중 사용자 MIMO(MU-MIMO: multi-user MIMO) 기법을 지원한다. Release-8에는 최대 4개의 송신 안테나가 정의되었고, Release-10에는 최대 8개의 송신 안테나가 이용될 수 있도록 정의되었다.
LTE 규격에서 안테나 포트(AP: antenna port)는 하나 또는 복수의 물리 안테나 요소(physical antenna element)의 가중치 합(weighted sum)에 의해 구현되는 논리적 안테나 단위로써, 주로 송신단에서 정의된다. 안테나 포트는 LTE 레퍼런스 신호(RS: reference signal)들이 전송되는 기본 단위이기도 하다. 따라서 단말은 물리 안테나 요소가 아닌 각 안테나 포트에 대하여 채널을 추정하고 이를 기반으로 CSI 측정 및 보고를 수행한다. LTE 하향링크 레퍼런스 신호인 CRS(cell-specific RS), URS (user equipment-specific RS), 및 CSI-RS에는 각기 다른 안테나 포트 번호가 부여된다. 예를 들어, CRS를 위한 안테나 포트 번호는 0번 내지 3번이고, URS를 위한 안테나 포트 번호는 7번 내지 14번이고, CSI-RS를 위한 안테나 포트 번호는 15번 내지 22번일 수 있다. 안테나 포트와 물리 안테나 요소(들) 간의 맵핑(mapping)을 안테나 가상화(virtualization)라고 한다. 단말은 기본적으로 각 안테나 포트에 어떤 가상화가 적용되었는지를 알 수 없다.
한편, 기지국이 단말에게 많은 수의 CSI-RS 안테나 포트를 설정(configure)하고자 하는 경우에, 각 CSI-RS 안테나 포트에 대한 최대 송신 파워를 보장하기 위한 방법이 필요하다.
본 발명이 해결하고자 하는 과제는, 각 CSI-RS 안테나 포트의 최대 송신 파워를 보장하는 방법 및 장치를 제공하는 것이다.
본 발명의 실시예에 따르면, 송신기의 신호 전송 방법이 제공된다. 상기 송신기의 신호 전송 방법은, 안테나 포트를, 제1 가상화를 통해 논리 안테나 포트에 맵핑하는 단계; 상기 논리 안테나 포트를, 제1 연산을 통해 송수신 유닛(TXRU: transceiver unit)에 맵핑하는 단계; 상기 TXRU를, 제2 연산을 통해 논리 TXRU에 맵핑하는 단계; 및 상기 논리 TXRU를, 제2 가상화를 통해 물리 안테나 요소에 맵핑하는 단계를 포함한다.
상기 제1 연산에 대응하는 제1 복소(complex) 행렬은, 각 원소의 크기가 1인 유니터리(unitary) 행렬이며 상기 제2 연산에 대응하는 제2 복소 행렬의 역행렬일 수 있다.
상기 논리 안테나 포트는 상기 제1 가상화의 결과가 상기 제1 연산을 위한 입력이 되도록 하는 물리적 경로일 수 있다.
상기 논리 안테나 포트와 동일한 개수를 가지는 상기 논리 TXRU는 상기 제2 연산의 결과가 상기 제2 가상화를 위한 입력이 되도록 하는 물리적 경로일 수 있다.
상기 제1 복소 행렬은 DFT(discrete Fourier transform) 행렬과 IDFT(inverse discrete Fourier transform) 행렬 중 하나에 기초해 생성될 수 있다.
상기 제2 복소 행렬은 상기 DFT 행렬과 상기 IDFT 행렬 중 상기 하나를 제외한 나머지 하나에 기초해 생성될 수 있다.
상기 제1 복소 행렬은 하다마드(Hadamard) 행렬 및 상기 하다마드 행렬의 역행렬 중 하나에 기초해 생성될 수 있다.
상기 제2 복소 행렬은 상기 하다마드 행렬 및 상기 하다마드 행렬의 역행렬 중 상기 하나를 제외한 나머지 하나에 기초해 생성될 수 있다.
상기 제1 복소 행렬은 상기 TXRU의 개수와 동일한 개수의 행과 상기 논리 안테나 포트의 개수와 동일한 개수의 열을 가질 수 있다.
상기 제2 복소 행렬은 상기 논리 TXRU의 개수와 동일한 개수의 행과 상기 TXRU의 개수와 동일한 개수의 열을 가질 수 있다.
상기 제1 가상화는 상기 논리 안테나 포트의 개수와 동일한 개수의 행과 상기 안테나 포트의 개수와 동일한 개수의 열을 가지는 복소 행렬에 대응할 수 있다.
상기 제2 가상화는 상기 물리 안테나 요소의 개수와 동일한 개수의 행과 상기 논리 TXRU의 개수와 동일한 개수의 열을 가지는 복소 행렬에 대응할 수 있다.
상기 안테나 포트는 제1 신호를 위한 제1 안테나 포트와 제2 신호를 위한 제2 안테나 포트를 포함할 수 있다.
상기 안테나 포트를 상기 논리 안테나 포트에 맵핑하는 단계는, 상기 제1 가상화를 통해, 상기 제1 안테나 포트와 상기 제2 안테나 포트로 하여금 상기 논리 안테나 포트를 공유하도록 하는 단계를 포함할 수 있다.
상기 제1 안테나 포트와 상기 제2 안테나 포트로 하여금 상기 논리 안테나 포트를 공유하도록 하는 단계는, 상기 제1 안테나 포트를 상기 제1 가상화를 통해 상기 논리 안테나 포트에 일대일 맵핑하는 단계; 및 상기 제2 안테나 포트를 상기 제1 가상화를 통해 상기 논리 안테나 포트에 일대다 맵핑하는 단계를 포함할 수 있다.
상기 안테나 포트를 상기 논리 안테나 포트에 맵핑하는 단계는, 상기 제1 안테나 포트를 상기 제1 가상화를 통해, 상기 논리 안테나 포트 중 제1 논리 안테나 포트에 맵핑하는 단계; 및 상기 제2 안테나 포트를 상기 제1 가상화를 통해, 상기 논리 안테나 포트 중 상기 제1 논리 안테나 포트와 다른 제2 논리 안테나 포트에 맵핑하는 단계를 포함할 수 있다.
또한 본 발명의 다른 실시예에 따르면, 안테나 가상화 장치가 제공된다. 상기 안테나 가상화 장치는, 안테나 포트를 제1 가상화를 통해, 논리 안테나 포트에 맵핑하는 제1 복소 선형 입출력 변환 장치; 상기 논리 안테나 포트를 제1 연산을 통해, 송수신 유닛(TXRU: transceiver unit)에 맵핑하는 제2 복소 선형 입출력 변환 장치; 상기 TXRU를 제2 연산을 통해, 논리 TXRU에 맵핑하는 제3 복소 선형 입출력 변환 장치; 및 상기 논리 TXRU를 제2 가상화를 통해, 물리 안테나 요소에 맵핑하는 제4 복소 선형 입출력 변환 장치를 포함한다.
또한 본 발명의 또 다른 실시예에 따르면, 송신기의 신호 전송 방법이 제공된다. 상기 송신기의 신호 전송 방법은, 복수의 안테나 포트를, 복수의 포트 집합으로 그룹화하는 단계; 상기 복수의 포트 집합 중 적어도 하나의 제1 포트 집합의 안테나 포트를 제1 가상화를 통해, 논리 안테나 포트에 맵핑하는 단계; 상기 논리 안테나 포트를 제1 연산을 통해, 송수신 유닛(TXRU: transceiver unit)에 맵핑하는 단계; 상기 TXRU를 제2 연산을 통해, 논리 TXRU에 맵핑하는 단계; 및 상기 논리 TXRU를 제2 가상화를 통해, 물리 안테나 요소에 맵핑하는 단계를 포함한다.
상기 그룹화하는 단계는, 다차원으로 배열되는 상기 복수의 안테나 포트 중 제1 열에 속하며 제1 편파를 가지는 안테나 포트를 상기 적어도 하나의 제1 포트 집합에 포함시키는 단계를 포함할 수 있다.
상기 그룹화하는 단계는, 다차원으로 배열되는 상기 복수의 안테나 포트 중 제1 행에 속하는 안테나 포트를 상기 적어도 하나의 제1 포트 집합에 포함시키는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 안테나 포트 가상화의 맵핑 및 TXRU(transceiver unit) 가상화의 맵핑을 효율적으로 설계함으로써, 각 CSI-RS 안테나 포트의 최대 송신 파워를 보장할 수 있다.
또한 본 발명의 실시예에 따르면, 다중 안테나를 이용하는 무선 통신 시스템을 위한 안테나 가상화(virtualization) 방법이 제공될 수 있다.
또한 본 발명의 실시예에 따르면, 기존의 1차원 안테나 포트 배열과 FD-MIMO(full-dimension MIMO)를 위한 2차원 안테나 포트 배열에 적용될 수 있는 안테나 가상화 방법이 제공될 수 있다.
또한 본 발명의 실시예에 따르면, 많은 수의 TXRU(transceiver unit)를 가지는 시스템에 유용한 안테나 가상화 방법이 제공될 수 있다.
또한 본 발명의 실시예에 따르면, 무선 통신 시스템에서 다중 안테나를 활용하여 신호를 송수신할 수 있다.
도 1은 안테나 가상화의 물리 구조(architecture) 및 장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른, 안테나 가상화 구조를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른, 안테나 가상화의 유효(effective) 논리 구조를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른, 안테나 가상화 맵핑 구조를 나타내는 도면이다.
도 5는 본 발명의 다른 실시예에 따른, 안테나 가상화 맵핑 구조를 나타내는 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른, 안테나 가상화 맵핑 구조를 나타내는 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른, 안테나 가상화 맵핑 구조를 나타내는 도면이다.
도 8은 본 발명의 실시예에 따른, 2차원 CSI-RS 안테나 포트 배열과 CSI-RS 안테나 포트 가상화 집합을 나타내는 도면이다.
도 9는 본 발명의 다른 실시예에 따른, 2차원 CSI-RS 안테나 포트 배열과 CSI-RS 안테나 포트 가상화 집합을 나타내는 도면이다.
도 10은 본 발명의 실시예에 따른, 송신기를 나타내는 도면이다.
도 11은 본 발명의 실시예에 따른, 수신기를 나타내는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 단말(terminal)은, 이동 단말(mobile terminal), 이동국(mobile station), 진보된 이동국(advanced mobile station), 고신뢰성 이동국(high reliability mobile station), 가입자국(subscriber station), 휴대 가입자국(portable subscriber station), 접근 단말(access terminal), 사용자 장비(user equipment) 등을 지칭할 수도 있고, 단말, 이동 단말, 이동국, 진보된 이동국, 고신뢰성 이동국, 가입자국, 휴대 가입자국, 접근 단말, 사용자 장비 등의 전부 또는 일부의 기능을 포함할 수도 있다.
또한, 기지국(base station, BS)은, 진보된 기지국(advanced base station), 고신뢰성 기지국(high reliability base station), 노드B(node B), 고도화 노드B(evolved node B, eNodeB), 접근점(access point), 무선 접근국(radio access station), 송수신 기지국(base transceiver station), MMR(mobile multihop relay)-BS, 기지국 역할을 수행하는 중계기(relay station), 기지국 역할을 수행하는 고신뢰성 중계기(high reliability relay station), 리피터, 매크로 기지국, 소형 기지국 등을 지칭할 수도 있고, 기지국, 진보된 기지국, HR-BS, 노드B, eNodeB, 접근점, 무선 접근국, 송수신 기지국, MMR-BS, 중계기, 고신뢰성 중계기, 리피터, 매크로 기지국, 소형 기지국 등의 전부 또는 일부의 기능을 포함할 수도 있다.
한편, 본 명세서에서, 'A 또는 B'는, 'A', 'B', 또는 'A와 B 모두'를 포함할 수 있다.
도 1은 안테나 가상화의 물리 구조(architecture) 및 장치를 나타내는 도면이다. 구체적으로, 도 1에는 유효 물리 구조(effective architecture over physical domain)가 예시되어 있다.
디지털 신호 처리 기반의 통신 시스템에서 안테나 가상화 장치(10)는, 일반적으로 안테나 포트 가상화(AP virtualization) 부(11)와 TXRU(transceiver unit) 가상화 부(12)를 포함한다.
안테나 포트 가상화 부(11)에 의한 안테나 포트 가상화는, 안테나 포트(AP1, AP2, ..., APL)와 TXRU(TXRU1, TXRU2, ..., TXRUM) 간의 선형 결합(linear combination) 또는 가중치 합의 맵핑을 의미한다. 안테나 포트 가상화 부(11)는 디지털 부(digital unit)에 해당한다.
반면에, TXRU 가상화 부(12)에 의한 TXRU 가상화는, TXRU(TXRU1~TXRUM)와 물리 안테나 요소(Ant1, Ant2, ..., AntN) 간의 선형 결합 또는 가중치 합의 맵핑을 의미한다. TXRU 가상화 부(12)는 아날로그 부(analog unit)에 해당한다.
TXRU 가상화 부(12)의 TXRU 가상화는 RDN(radio distribution network)이라 부르기도 한다. 여기서 TXRU라 함은, 입력 신호의 위상(phase)과 진폭 (amplitude)을 독립적으로 제어하고 출력할 수 있는 RF(radio frequency) 장치의 단위를 의미하며, 편의상 송수신단의 구분 없이 RF 체인이라 칭하기도 한다. 기지국의 전체 송신 파워를 편의상 1로 가정하였을 때, 각 TXRU가 가지는 전력 증폭기의 최대 출력 파워는 1/M로 구현될 수 있다.
도 1에는 L개의 안테나 포트(AP1~APL), M개의 TXRU(TXRU1~TXRUM), 및 N개의 물리 안테나 요소(Ant1~AntN)가 예시되어 있다. 일반적으로 L은 M 이하의 값을 가지고, M은 N 이하의 값을 가진다(즉, L≤M≤N). 본 명세서의 도면들에서 AP는 antenna port의 약자이고, Ant는 antenna의 약자로써 물리 안테나 요소를 의미한다.
Release-10 이후의 LTE 시스템에서는, CRS가 최대 4개의 안테나 포트를 가질 수 있고, CSI-RS가 최대 8개의 안테나 포트를 가질 수 있다. 각 레퍼런스 신호에 대하여 도 1의 가상화 구조가 적용되면, CRS의 경우에 L의 최대값이 4이고 CSI-RS의 경우에 L의 최대값이 8이다. 기존의 LTE 시스템은 1차원 안테나 포트 배열 (array)만을 고려하므로, 이 경우에 TXRU의 개수인 M은 실제로 이용되는 L의 최대값과 동일하게 구현될 수 있다. 각 안테나 포트가 안테나 배열 이득(antenna array gain)을 얻고자 하는 경우에, 물리 안테나 개수인 N은 M보다 클 수 있다.
TXRU 가상화 방식에는, 각 TXRU(TXRU1~TXRUM)가 서로 다른 물리 안테나 요소(Ant1~AntN)에 연결되도록 하는 서브배열 파티션(subarray partition) 방식과, 각 TXRU(TXRU1~TXRUM)가 모든 N개의 물리 안테나 요소들(Ant1~AntN)에 연결되어 복수의 TXRU가 동일한 물리 안테나 요소에 연결되는 것을 허용하는 풀 커넥션(full connection) 방식이 있다. TXRU(TXRU1~TXRUM)의 개수와 물리 안테나 요소(Ant1~AntN)의 개수가 동일하며 TXRU(TXRU1~TXRUM)와 물리 안테나 요소(Ant1~AntN)가 일대일(one-to-one) 맵핑되는 방식은, 서브배열 파티션 방식으로 분류될 수 있다. 서브배열 파티션 방식과 풀 커넥션 방식은 안테나 포트 가상화에도 동일하게 적용될 수 있다.
현재 LTE 시스템의 CSI-RS는, 안테나 포트 가상화가 일대일 맵핑이라는 가정 하에 설계되었다. 즉, i번째 CSI-RS 안테나 포트가 크기(amplitude) 1인 가중치 곱에 의해 i번째 TXRU에 연결되는 것을 가정한다. 따라서 상기와 같이 TXRU 당 송신 파워를 1/M이라 가정할 때, CSI-RS 안테나 포트 간에 TDM(time division multiplexing)이 적용되면, 각 CSI-RS 안테나 포트는 전체 송신 파워의 1/M(즉, CSI-RS EPRE(energy per resource element)의 1/M에 해당하는 파워)밖에 이용하지 못할 수 있다.
이를 극복하기 위해, LTE에는 CSI-RS 안테나 포트 간 다중화(multiplexing) 방법으로써, FDM(frequency division multiplexing)과 CDM(code division multiplexing) 방식이 적용된다. FDM과 CDM 기반 CSI-RS 패턴의 도움으로, 각 CSI-RS 안테나 포트는 CSI-RS EPRE 전부를 할당받을 수 있다.
그러나 FDM과 CDM 기반의 CSI-RS 패턴이 최대 전력 전송(full power transmission)을 가능하게 하는 반면에, 각기 단점을 가진다. FDM 방식은 CSI-RS RE(resource element)의 파워를 증가(boost)시키는 단점을 가지고, CDM 방식은 OCC (orthogonal cover code)가 적용된 RE들 간 채널이 동일하지 않은 경우에 OCC 간에 직교성(orthogonality)을 잃어 간섭을 발생시킬 수 있다. 현재 LTE 규격은 8개 CSI-RS 안테나 포트의 패턴으로써, FDM 방식을 통해 4배수의 안테나 포트를 다중화하고 CDM 방식을 통해 2배수의 안테나 포트를 다중화하는 방식을 채택하였다. 따라서, 길이가 2인 왈쉬(Walsh) 코드가 적용되고, URS 또는 PDSCH(physical downlink shared channel) 대비 CSI-RS 파워 증가(power boost)가 최대 6dB 발생할 수 있다.
한편, FD(full-dimension)-MIMO 시스템에서는 2차원 능동 안테나 배열을 통해 형성되는 공간 채널의 활용을 극대화하기 위해, 기존보다 더 많은 수의 TXRU가 이용될 수 있다. 예를 들어, 현재 진행되고 있는 3GPP(3rd generation partnership project) Release-13 표준화에서는, 기본적으로 16, 32, 또는 64개의 TXRU가 고려되고 있다. 이와 같이, TXRU의 수가 증가함에 따라 단말에게 설정(configure)될 수 있는 CSI-RS 안테나 포트의 수도 증가한다. 만약 기지국이 단말에게 8보다 큰 수의 CSI-RS 안테나 포트를 설정(configure)하고자 하는 경우에, 각 CSI-RS 안테나 포트에 대한 최대 송신 파워를 보장하기 위한 방법은, 방법 M10 및 방법 M20으로 나뉠 수 있다.
방법 M10은, CSI-RS 안테나 포트 간에 FDM 또는 CDM 방식을 추가로 적용하는 방법이다. 방법 M10에 따르면, CSI-RS 안테나 포트의 수가 증가할수록, 상술한 FDM 또는 CDM의 단점이 더 부각될 수 있다. 예를 들어, 기존 8개의 CSI-RS 패턴이 FDM방식을 통해 2배 확장되어 16개의 CSI-RS 패턴이 정의되는 경우에, CSI-RS 파워 증가(power boost)가 최대 9dB까지로 증가할 수 있다. 또한 FDM의 경우에, 하나의 RB(resource block) 페어(pair) 내에서 주파수 축으로 확장 가능한 RE 수가 제한적이므로, 하나의 RB 페어 내에서는 최대 16개의 안테나 포트를 위한 패턴이 정의될 수 있다. CDM 방식을 통해 패턴이 확장되는 경우에는, CSI-RS 파워 증가(power boost) 이슈는 없지만, OCC 길이가 증가함에 따라 시간 또는 주파수 축 채널 변화에 의한 채널 추정 성능 열화가 발생할 수 있다.
방법 M20은, 안테나 가상화에 의한 방법이다. 방법 M20은, 안테나 포트 가상화의 맵핑 및 TXRU 가상화의 맵핑을 효율적으로 설계하고 구현하는 방법이다. 방법 M20에서는, CSI-RS 안테나 포트 간 다중화 방식으로써 FDM, TDM, 또는 CDM이 사용될 수 있다. 이하에서는 방법 M20에 대하여, 자세히 설명한다.
도 2는 본 발명의 실시예에 따른, 안테나 가상화 구조를 나타내는 도면이다. 구체적으로 도 2에는 안테나 가상화의 전체 구조(overall architecture)가 예시되어 있다.
도 2에 예시된 안테나 가상화 장치(300)는, 안테나 포트 가상화 부(310)와 TXRU 가상화 부(320)를 포함한다. 안테나 포트 가상화 부(310)는 2개의 독립적인 복소 선형 입출력 변환 장치(311, 312)의 결합을 통해 구성될 수 있다. 마찬가지로, TXRU 가상화 부(320)는 2개의 독립적인 복소 선형 입출력 변환 장치(321, 322)의 결합을 통해 구성될 수 있다.
안테나 포트 가상화 부(310)는 논리 안테나 포트 가상화(logical AP virtualization) 부(311)와 IDFT (inverse discrete Fourier transform) 연산부(312)를 포함한다. 논리 안테나 포트 가상화 부(311)의 출력과 IDFT 연산부(310)의 입력을 잇는 물리적 경로를, 논리 안테나 포트(logical AP)라 정의한다.
TXRU 가상화 부(320)는 DFT(discrete Fourier transform) 연산부(321)와 논리 TXRU 가상화(logical TXRU virtualization) 부(322)를 포함한다. DFT 연산부(321)의 출력과 논리 TXRU 가상화 부(322)의 입력을 잇는 물리적 경로를, 논리 TXRU (logical TXRU)라 정의한다.
상술한 바와 같이, 안테나 포트 가상화 부(310)는 디지털 부에서 동작하고, TXRU 가상화 부(320)는 아날로그 부에서 동작할 수 있다.
TXRU 가상화 부(320)의 DFT 연산부(321)와 논리 TXRU 가상화 부(322) 각각은 위상 쉬프터(phase shifter)를 통해 구현될 수 있다.
도 2에 예시된 안테나 포트(AP1~APL)의 수인 L, TXRU(TXRU1~TXRUM)의 수인 M, 그리고 물리 안테나 요소(Ant1~AntN)의 수인 N은 도 1에 예시된 것과 동일할 수 있고, 새로 정의된 논리 안테나 포트(Logical AP1~Logical APK)의 수와 논리 TXRU(Logical TXRU1~ Logical TXRUK)의 수는 각각 K개일 수 있다. 일반적으로 K는 L 이하임을 가정할 수 있다(즉, K≤L≤M≤N).
안테나 가상화 장치(300)에 포함되는 4개의 복소 선형 입출력 변환 장치(311, 312, 321, 322)는, 복소 행렬로써 표현될 수 있다. 이 때, 복소 선형 입출력 변환 장치(311, 312, 321, 322) 각각의 입력과 출력의 수는, 각 복소 행렬의 열과 행의 개수에 대응하고, 입력 i와 출력 j를 연결하는 복소수 가중치(complex number weight)는 복소 행렬의 j행 i열을 구성한다.
이에 따르면, 안테나 포트 가상화 부(310)의 IDFT 연산부(312)는 입력이 K개이고 출력이 M개인 복소 입출력 장치이므로, M개의 행과 K개의 열을 갖는 복소 행렬로써 표현될 수 있다. 구체적으로, IDFT 연산부(312)는 크기가 M인 M-point IDFT 행렬 F-1의 임의의 K개의 열로 구성되는 M-by-K 부분 행렬이 되며, 이 부분 행렬을 C라 표기하기로 한다. 여기서 IDFT 행렬 F-1은 정규화(normalize)가 적용된 DFT 행렬 F(크기는 M)의 역행렬이며, 크기가 M인 DFT 행렬 F는 아래의 수학식 1을 따른다. 이 때, IDFT 행렬 F-1의 임의의 K개의 열은, 편의상 1번째 열 내지 K 번째 열로 간주될 수 있다.
Figure 112016031891711-pat00001
한편, TXRU 가상화 부(320)의 DFT 연산부(321)는 입력이 M개이고 출력이 K개인 복소 입출력 장치이므로, K개의 행과 M개의 열을 갖는 복소 행렬로써 표현될 수 있다. 구체적으로, DFT 연산부(321)는 수학식 1에 정의된 DFT 행렬 F(크기는 M)의 K개의 행으로 구성되는 K-by-M 부분 행렬이 되며, 이 부분 행렬을 D라 표기하기로 한다. 이 때, DFT 행렬 F의 K개의 행은 IDFT 연산부(312)에 적용되는 IDFT 행렬 F-1의 K개의 열에 대응하는 행이다. 즉, DFT 행렬 F의 K개 행의 번호 집합이, IDFT 행렬 F-1의 K개 열의 번호 집합과 동일하다. IDFT 연산부(312)에 IDFT 행렬 F-1의 1번째 열 내지 K번째 열이 적용되는 경우에, DFT 연산부(321)에 DFT 행렬 F의 1번째 행 내지 K번째 행이 적용된다.
도 2에 예시된 가상화 방법에 따르면, 각 안테나 포트(AP1~APL)는 총 4단계의 복소 선형 입출력 변환 장치(311, 312, 321, 322)를 거쳐 물리 안테나 요소(Ant1~AntN)에 맵핑된다. 즉, 각 안테나 포트(AP1~APL)는 논리 안테나 포트 가상화 부(311)의 논리 안테나 포트 가상화에 의해 논리 안테나 포트(Logical AP1~ Logical APK)에 맵핑되고, 각 논리 안테나 포트(Logical AP1~ Logical APK)는 IDFT 연산부(312)의 IDFT 연산에 의해 TXRU(TXRU1~TXRUM)에 맵핑된다. 그리고, 각 TXRU(TXRU1~TXRUM)는 DFT 연산부(321)를 거쳐 논리 TXRU(Logical TXRU1~Logical TXRUK)에 맵핑되고, 각 논리 TXRU(Logical TXRU1~Logical TXRUK)는 논리 TXRU 가상화 부(322)의 논리 TXRU 가상화에 의해 물리 안테나 요소(Ant1~AntN)에 맵핑된다.
한편, DFT 행렬의 특성에 의해 DFT 연산부(321)에 대응하는 행렬 D와 IDFT 연산부(312)에 대응하는 행렬 C의 곱은 단위 행렬이 된다. 즉, D*C=IK이며, 이 때 IK는 크기가 K인 단위 행렬을 나타낸다. 이 수학식의 물리적 의미는, IDFT 연산부(312)와 DFT 연산부(321)의 효과의 결합에 의해, IDFT 연산부(312)의 입력인 논리 안테나 포트(Logical AP1~ Logical APK)와 DFT 연산부(321)의 출력인 논리 TXRU(Logical TXRU1~Logical TXRUK) 간에 유효적인 또는 실질적인(effective) 일대일 맵핑이 성립함을 의미한다. 이러한 유효 논리 구조에 대해서, 도 3을 참고하여 설명한다.
한편, DFT 연산부(321)에 대응하는 행렬 D와 IDFT 연산부(312)에 대응하는 행렬 C는, 서로 역행렬 관계에 있는 다른 행렬들(예, 서로 역행렬 관계에 있으며 각 원소의 크기가 1인 유니터리 행렬들)로 대체될 수 있다.
도 3은 본 발명의 실시예에 따른, 안테나 가상화의 유효(effective) 논리 구조를 나타내는 도면이다.
구체적으로 도 3에는, 도 2의 IDFT 연산부(312)와 DFT 연산부(321)의 효과가 반영된 유효 논리 구조(effective architecture over logical domain)가 예시되어 있다. 도 3에 예시된 유효 논리 구조는 도 2에 예시된 물리적 구조를 쉽게 해석하기 위한 하나의 방법일 뿐, 그 효과는 동일하다. 도 3에서, K≤L≤N 이다.
도 3에 예시된 유효 논리 구조에서는, IDFT 연산부(312)와 DFT 연산부(321)가 생략되고, 논리 안테나 포트(Logical AP1~Logical APK)와 논리 TXRU(Logical TXRU1~Logical TXRUK)가 동등하다. 따라서 각 안테나 포트(AP1~APL)는 총 2단계의 복소 선형 입출력 변환 장치(311, 322)를 거쳐 물리 안테나 요소(Ant1~AntN)에 맵핑되는 것으로, 유효적으로 해석될 수 있다. 즉, 각 안테나 포트(AP1~APL)는 논리 안테나 포트 가상화 부(311)의 논리 안테나 포트 가상화에 의해 논리 안테나 포트(Logical AP1~Logical APK)에 맵핑되고, 각 논리 안테나 포트(Logical AP1~Logical APK), 즉, 각 논리 TXRU(Logical TXRU1~Logical TXRUK)는 논리 TXRU 가상화 부(322)의 논리 TXRU 가상화에 의해 물리 안테나 요소(Ant1~AntN)에 맵핑되는 것으로, 해석될 수 있다.
한편, 안테나 포트 가상화 부(310)의 IDFT 연산과 TXRU 가상화 부(320)의 DFT 연산은 서로 맞바뀔 수 있다. 즉, 안테나 포트 가상화 부(310)에 크기가 M인 DFT 행렬 F(수학식 1과 같이 정의)의 1번째 열 내지 K번째 열이 적용되고, 동시에 TXRU 가상화 부(320)에 크기가 M인 IDFT 행렬 F-1의 1번째 행 내지 K번째 행이 적용되더라도, 전체적인 효과는 도 2 또는 도 3의 구조에 따른 효과와 동일하다.
한편, 크기가 M인 DFT 행렬 F이 각 원소의 크기가 1인(즉, constant modulus amplitude를 갖는) 임의의 M-by-M 유니터리(unitary) 행렬로 대체되더라도, 전체적인 효과는 도 2 또는 도 3의 구조에 따른 효과와 동일하다. 예를 들어, M이 2의 지수승인 경우에, DFT 행렬 F는 하다마드(Hadamard) 행렬로 대체될 수 있다. M=2k이라고 할 때, 크기가 2인 정규화된 하다마드 행렬 HM은 아래의 수학식 2를 따른다.
Figure 112016031891711-pat00002
수학식 2에서, ⓧ 연산자는 행렬의 크로네커 곱(Kronecker product)을 의미한다. 이 경우에, IDFT 연산부(312)는 HM의 역행렬의 K개의 열을 이용하고, DFT 연산부(321)는 HM의 K개의 행을 이용할 수 있다.한편, 논리 안테나 포트 가상화 부(311)의 동작은 K개의 행과 L개의 열을 갖는 임의의 복소 행렬 V로 표현될 수 있고, 이 때 V의 i행 j열 원소를 vij라 표기하기로 한다. 원소 vij는 논리 안테나 포트 가상화 부(311)의 입력 j와 출력 i를 연결하는 복소수 가중치(complex number weight)이다. V는 논리 안테나 포트들(Logical AP1~ Logical APK)을 레퍼런스 신호의 안테나 포트에 맵핑하는 역할을 수행한다.
또한 논리 TXRU 가상화 부(322)의 동작은 N개의 행과 K개의 열을 갖는 임의의 복소 행렬 W로 표현될 수 있고, 복소 행렬 W의 i행 j열 원소를 wij라 표기하기로 한다. 원소 wij 는 논리 TXRU 가상화 부(322)의 입력 j와 출력 i를 연결하는 복소수 가중치(complex number weight)이다. 복소 행렬 W는 논리 TXRU들(Logical TXRU1~Logical TXRUK)을 물리 안테나 요소(Ant1~AntN)에 맵핑하는 역할을 수행한다. 즉, 복소 행렬 W는 각 논리 안테나 포트(Logical AP1~ Logical APK) 별 빔패턴을 결정하는 역할을 수행한다.
이하에서는, 가상화 구조에 따른 복소 행렬 V와 W에 대한 실시예들을 기술한다.
도 4는 본 발명의 실시예에 따른, 안테나 가상화 맵핑 구조를 나타내는 도면이다.
구체적으로 도 4에는, 논리 TXRU 가상화가 서브배열 파티션(subarray partition) 모델을 따르고, CRS와 CSI-RS가 논리 TXRU 가상화를 공유하는 경우가 예시되어 있다.
도 4에는 논리 안테나 포트(Logical AP1, Logical AP2) 및 논리 TXRU(Logical TXRU1, Logical TXRU2)의 수가 각각 2개인 경우가 예시되어 있다. 각 논리 TXRU(Logical TXRU1, Logical TXRU2)는 4개의 물리 안테나 요소(Ant1~Ant4) 중 2개에 맵핑될 수 있다. 구체적으로, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant1) 간에 복소 행렬 W의 w11 원소가 적용되고, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant2) 간에 복소 행렬 W의 w21 원소가 적용될 수 있다. 그리고 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant3) 간에 복소 행렬 W의 w32 원소가 적용되고, 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant4) 간에 복소 행렬 W의 w42 원소가 적용될 수 있다.
CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)는 각 논리 안테나 포트(Logical AP1, Logical AP2)에 일대일 맵핑될 수 있다. 구체적으로, CSI-RS 안테나 포트(CSI-RS AP1)와 논리 안테나 포트(Logical AP1) 간에 복소 행렬 V의 v11 원소가 적용되고, CSI-RS 안테나 포트(CSI-RS AP2)와 논리 안테나 포트(Logical AP2) 간에 복소 행렬 V의 v22 원소가 적용될 수 있다.
CRS 안테나 포트(CRS AP1)는 2개의 논리 안테나 포트(Logical AP1, Logical AP2) 모두에 맵핑(즉, 일대다 맵핑)될 수 있다. 구체적으로, CRS 안테나 포트(CRS AP1)와 논리 안테나 포트(Logical AP1) 간에 복소 행렬 V의 v13 원소가 적용되고, CRS 안테나 포트(CRS AP1)와 논리 안테나 포트(Logical AP2) 간에 복소 행렬 V의 v23 원소가 적용될 수 있다. 즉, CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)와 CRS 안테나 포트(CRS AP1)는 논리 안테나 포트(Logical AP1, Logical AP2)를 공유할 수 있다.
도 4에 예시된 실시예의 구현에 필요한 TXRU의 수는 2개이다. 도 4의 실시예에 따르면, 2개의 CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)가 넓은 빔(wide beam)을 통해 전송될 수 있고, CRS 안테나 포트(CRS AP1)는 상대적으로 더 큰 방향 지향성을 갖는 좁은 빔(narrow beam)을 통해 전송될 수 있다. 2개의 CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)의 커버리지는 중첩될 수 있다.
도 5는 본 발명의 다른 실시예에 따른, 안테나 가상화 맵핑 구조를 나타내는 도면이다.
구체적으로, 도 5에는 도 4의 실시예와 동일하게 논리 TXRU 가상화가 서브배열 파티션(subarray partition) 모델을 따르지만, CRS와 CSI-RS에 서로 다른 논리 TXRU 가상화가 적용될 수 있는 경우가 예시되어 있다. 도 5에는 논리 안테나 포트(Logical AP1~Logical AP3) 및 논리 TXRU(Logical TXRU1~Logical TXRU3)의 수가 각각 3인 경우가 예시되어 있다.
각 논리 TXRU(Logical TXRU1, Logical TXRU2)는 4개의 물리 안테나 요소(Ant1~Ant4) 중 2개에 맵핑될 수 있고, 논리 TXRU(Logical TXRU3)는 하나의 물리 안테나 요소(Ant1)에 맵핑될 수 있다. 구체적으로, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant1) 간에 복소 행렬 W의 w11 원소가 적용되고, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant2) 간에 복소 행렬 W의 w21 원소가 적용될 수 있다. 그리고 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant3) 간에 복소 행렬 W의 w32 원소가 적용되고, 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant4) 간에 복소 행렬 W의 w42 원소가 적용될 수 있다. 그리고 논리 TXRU(Logical TXRU3)와 물리 안테나 요소(Ant1) 간에 복소 행렬 W의 w13 원소가 적용될 수 있다.
2개의 CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)는 각각 논리 안테나 포트 1번과 2번(Logical AP1, Logical AP2)에 일대일 맵핑될 수 있다. 구체적으로, CSI-RS 안테나 포트(CSI-RS AP1)와 논리 안테나 포트(Logical AP1) 간에 복소 행렬 V의 v11 원소가 적용되고, CSI-RS 안테나 포트(CSI-RS AP2)와 논리 안테나 포트(Logical AP2) 간에 복소 행렬 V의 v22 원소가 적용될 수 있다.
CRS 안테나 포트(CRS AP1)는 논리 안테나 포트 3번(Logical AP3)에 일대일 맵핑될 수 있다. 구체적으로, CRS 안테나 포트(CRS AP1)와 논리 안테나 포트(Logical AP3) 간에 복소 행렬 V의 v33 원소가 적용될 수 있다.
도 5의 실시예의 구현에 필요한 TXRU의 수는 3개이다. 도 5의 실시예에 따르면, CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)는 넓은 빔(wide beam)을 통해 전송될 수 있고, CRS 안테나 포트(CRS AP1)는 상대적으로 더 넓은 빔을 통해 전송될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른, 안테나 가상화 맵핑 구조를 나타내는 도면이다.
구체적으로 도 6에는, 논리 TXRU 가상화가 풀 커넥션(full connection) 모델을 따르고, CRS와 CSI-RS가 논리 TXRU 가상화를 공유하는 경우가 예시되어 있다.
도 6에는 논리 안테나 포트(Logical AP1, Logical AP2) 및 논리 TXRU(Logical TXRU1, Logical TXRU2)의 수가 각각 2인 경우가 예시되어 있다. 각 논리 TXRU(Logical TXRU1, Logical TXRU2)는 4개의 모든 물리 안테나 요소들(Ant1~Ant4)에 맵핑될 수 있다. 구체적으로, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant1) 간에 복소 행렬 W의 w11 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant2) 간에 복소 행렬 W의 w21 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant3) 간에 복소 행렬 W의 w31 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant4) 간에 복소 행렬 W의 w41 원소가 적용될 수 있다. 그리고 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant1) 간에 복소 행렬 W의 w12 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant2) 간에 복소 행렬 W의 w22 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant3) 간에 복소 행렬 W의 w32 원소가 적용되고, 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant4) 간에 복소 행렬 W의 w42 원소가 적용될 수 있다.
따라서, 각 논리 안테나 포트(Logical AP1, Logical AP2)에는 좁은 빔(narrow beam)이 형성될 수 있다.
CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)는 각 논리 안테나 포트(Logical AP1, Logical AP2)에 일대일 맵핑될 수 있다. 구체적으로, CSI-RS 안테나 포트(CSI-RS AP1)와 논리 안테나 포트(Logical AP1) 간에 복소 행렬 V의 v11 원소가 적용되고, CSI-RS 안테나 포트(CSI-RS AP2)와 논리 안테나 포트(Logical AP2) 간에 복소 행렬 V의 v22 원소가 적용될 수 있다.
CRS 안테나 포트(CRS AP1)는 2개의 논리 안테나 포트(Logical AP1, Logical AP2) 모두에 맵핑될 수 있다. 구체적으로, CRS 안테나 포트(CRS AP1)와 논리 안테나 포트(Logical AP1) 간에 복소 행렬 V의 v13 원소가 적용될 수 있고, CRS 안테나 포트(CRS AP1)와 논리 안테나 포트(Logical AP2) 간에 복소 행렬 V의 v23 원소가 적용될 수 있다.
도 6의 실시예의 구현에 필요한 TXRU의 수는 2개이다. 도 6의 실시예에 따르면, 2개의 CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)가 방향 지향성을 갖는 좁은 빔(narrow beam)을 통해 전송될 수 있고, 각 빔이 서로 다른 채널 공간 방향을 지향할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른, 안테나 가상화 맵핑 구조를 나타내는 도면이다.
구체적으로 도 7에는 논리 TXRU 가상화가 풀 커넥션(full connection) 모델을 따르고 CRS와 CSI-RS에 서로 다른 논리 TXRU 가상화가 적용될 수 있는 경우가 예시되어 있다. 도 7에는 논리 안테나 포트(Logical AP1~Logical AP3) 및 논리 TXRU(Logical TXRU1~Logical TXRU3)의 수가 각각 3인 경우가 예시되어 있다.
CSI-RS 안테나 포트 가상화와 CRS 안테나 포트 가상화는, 도 5의 실시예와 동일하다.
도 7에는 CSI-RS 안테나 포트 1, 2번(CSI-RS AP1, AP2)과 동등한 논리 TXRU 1, 2번(Logical TXRU1, Logical TXRU2)에 풀 커넥션(full connection) 모델이 적용되고, CRS 안테나 포트(CRS AP1)와 동등한 논리 TXRU 3번(Logical TXRU3)에 일대일 맵핑이 적용되는 경우가 예시되어 있다.
구체적으로, CSI-RS 안테나 포트(CSI-RS AP1)와 논리 안테나 포트(Logical AP1) 간에 복소 행렬 V의 v11 원소가 적용될 수 있고, CSI-RS 안테나 포트(CSI-RS AP2)와 논리 안테나 포트(Logical AP2) 간에 복소 행렬 V의 v22 원소가 적용될 수 있다. CRS 안테나 포트(CRS AP1)와 논리 안테나 포트(Logical AP3) 간에 복소 행렬 V의 v33 원소가 적용될 수 있다.
논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant1) 간에 복소 행렬 W의 w11 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant2) 간에 복소 행렬 W의 w21 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant3) 간에 복소 행렬 W의 w31 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU1)와 물리 안테나 요소(Ant4) 간에 복소 행렬 W의 w41 원소가 적용될 수 있다.
논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant1) 간에 복소 행렬 W의 w12 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant2) 간에 복소 행렬 W의 w22 원소가 적용될 수 있고, 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant3) 간에 복소 행렬 W의 w32 원소가 적용되고, 논리 TXRU(Logical TXRU2)와 물리 안테나 요소(Ant4) 간에 복소 행렬 W의 w42 원소가 적용될 수 있다.
논리 TXRU(Logical TXRU3)와 물리 안테나 요소(Ant1) 간에 복소 행렬 W의 w13 원소가 적용될 수 있다.
도 7의 실시예에 따르면, 2개의 CSI-RS 안테나 포트(CSI-RS AP1, CSI-RS AP2)가 방향 지향성을 갖는 좁은 빔을 통해 전송될 수 있고, CRS 안테나 포트(CRS AP1)는 상대적으로 작은 방향 지향성을 갖는 넓은 빔을 통해 전송될 수 있다. 도 7의 실시예의 구현에 필요한 TXRU의 수는 3개이다.
한편, 본 발명의 실시예에 따른 가상화 방법에서 각 논리 안테나 포트(Logical AP1~Logical APK)는 IDFT 연산에 의해 M개의 TXRU(TXRU1~TXRUM)에 연결되며 각 TXRU(TXRU1~TXRUM)는 전체 파워의 1/M씩을 가지므로, 각 논리 안테나 포트(Logical AP1~Logical APK)에 전체 파워가 할당될 수 있다. 이 때, 복소 행렬 V의 각 열벡터의 크기인 (2-norm)가 1임을 가정하면, 마찬가지로 논리 안테나 포트(Logical AP1~Logical APK)가 아닌 각 안테나 포트(AP1~APL)에 전체 파워를 할당하는 것이 가능하다. 이는 안테나 포트(AP1~APL) 간 다중화 방식으로써 CDM, FDM, 및 TDM 중 어떤 방식이 사용되었는지와 무관하게, 성립한다. CDM의 경우에는 복수의 포트가 동일 RE에서 전송되므로, TXRU 단에서 PAPR(peak-to-average-power ratio)이 증가할 수 있는 단점이 존재한다. 하지만 이러한 단점은, CDM이 적용된 포트 간에는 상기 가상화 구조를 적용하지 않고 각 포트를 서로 다른 TXRU 집합을 이용하여 가상화하는 방법을 통해 해결될 수 있다. LTE를 포함한 OFDM(orthogonal frequency division multiplexing) 시스템에서는, 각 부반송파(subcarrier) 별로 서로 다른 복소 행렬 V가 적용될 수 있고, 이 때, 복소 행렬 V의 각 열벡터의 크기인 (2-norm)는 평균적으로 1임이 가정될 수 있다.
한편, 상술한 실시예에서도 각 CSI-RS 안테나 포트와 CRS 안테나 포트에 대한 최대 전력 활용(full power utilization)을 보장하는 것이 가능하다. 한편, 현재 LTE 규격상의 CSI-RS 안테나 포트의 맵핑 규칙은 CSI-RS 안테나 포트와 TXRU가 일대일 맵핑이라는 가정 하에 설계되었으나, 이 경우에도 본 발명의 실시예에 따른 가상화 방법이 적용될 수 있다. 즉, 최대 8개의 CSI-RS 안테나 포트 각각이 논리 안테나 포트에 일대일 대응됨으로써, 각 CSI-RS 안테나 포트가 크기가 8인 IDFT 행렬의 각 열벡터의 가중치들을 통해 8개의 TXRU에 맵핑될 수 있다. 따라서 각 CSI-RS 안테나 포트는 8개 모두의 TXRU를 통한 최대 전송 파워(full transmission power, 예, CSI-RS EPRE)를 이용하여 파일럿 심볼을 송신할 수 있다.
CSI-RS 안테나 포트와 TXRU 간 일대일 대응을 가정하는 기존의 경우에, CSI-RS 안테나 포트 수가 4 또는 8이면, FDM에 의해 CSI-RS 파워 증가(power boost)가 3dB 또는 6dB까지 발생할 수 있다. 하지만 본 발명의 실시예에 따르면, 각 CSI-RS 안테나 포트가 전송되는 RE 내에서 최대 전송 파워가 확보될 수 있으므로, CSI-RS 파워 증가(power boost)가 발생하지 않는다.
또한, 현재 규격상의 CSI-RS 안테나 포트 15번과 16번은 포트 간 다중화 방식으로써 CDM이 적용되어 동일한 2개의 RE를 통해 전송된다. 본 명세서에서 안테나 포트를 전송하는 것은, 안테나 포트의 신호를 전송하는 것을 포함할 수 있다. CSI-RS 안테나 포트 15번과 16번에 본 발명의 실시예에 따른 가상화 방법이 적용되면, IDFT 연산부(312)의 출력 신호들 간 파워 레벨이 다를 수 있으므로, 각 TXRU의 전력 증폭기로 유입되는 입력 신호의 PAPR이 커질 수 있다.
이를 방지하기 위해, 상술한 바와 같이, CSI-RS 안테나 포트 15번과 16번을 다른 TXRU 집합에 맵핑시키는 방법이 고려될 수 있다. 예를 들어, 8개의 TXRU를 이용하여 현재 규격상의 8개의 CSI-RS 안테나 포트가 전송되는 경우에, 8개의 TXRU 중 4개의 TXRU를 이용하여 CSI-RS 안테나 포트 15, 17, 19, 및 21번에 본 발명의 실시예에 따른 가상화 방법이 적용되고, 나머지 4개의 TXRU를 이용하여 CSI-RS 안테나 포트 16, 18, 20, 및 22번에 본 발명의 실시예에 따른 가상화 방법이 적용될 수 있다. 이에 따르면, CSI-RS 안테나 포트 15, 17, 19, 및 21번은 서로 다른 RE를 통해 전송되므로, 상기 PAPR이 증가하는 문제가 발생하지 않는다. CSI-RS 안테나 포트 16, 18, 20, 및 22번의 경우도 마찬가지이다.
한편, FD-MIMO 시스템에서 더 많은 수의 TXRU가 이용됨에 따라, 8개보다 더 많은 CSI-RS 안테나 포트(예, 16, 32, 또는 64개의 CSI-RS 안테나 포트)에 대한 전송이 요구될 수 있다. 이 경우에도, 본 발명의 실시예에 따른 가상화 방법이 적용되면, 기지국은 동일한 원리에 의해, CDM이나 FDM에 의한 CSI-RS 패턴 확장에 의존하지 않고서도(즉, 방법 M10에 의존하지 않고서도), 각 CSI-RS 안테나 포트에 대한 최대 파워 활용(full power utilization)을 보장할 수 있다.
한편, 2차원 능동 배열 안테나 기반의 FD-MIMO에서는, 복수의 CSI-RS 안테나 포트가 2차원 배열을 구성할 수 있다.
도 8은 본 발명의 실시예에 따른, 2차원 CSI-RS 안테나 포트 배열과 CSI-RS 안테나 포트 가상화 집합을 나타내는 도면이다.
구체적으로 도 8에는 CSI-RS 안테나 포트가 64개인 경우에, 수직 축 및 수평 축 각각으로 8개와 4개의 CSI-RS 안테나 포트가 배치되고, 편파(polarization) 축으로 2개의 CSI-RS 안테나 포트가 배치되는 경우가 예시되어 있다. 여기서, CSI-RS 안테나 포트 배열을 위한 편파 축은, CSI-RS 안테나 포트가 맵핑되는 물리 안테나 요소의 편파(예, 0도 내지 180도)로 구성되는 축을 의미한다.
도 8의 실시예를 위해 요구되는 TXRU 수는 64개이다. 이 때, 64개의 모든 CSI-RS 안테나 포트들에 대하여 본 발명의 실시예에 따른 가상화 방법이 적용될 수 있다. 이는, 도 2에서 M의 값이 64인 경우에 해당한다.
또는, 64개의 CSI-RS 안테나 포트가 복수의 집합으로 나뉜 후, 각 CSI-RS 안테나 포트 집합에 본 발명의 실시예에 따른 가상화 방법(예, 도 2의 안테나 가상화 방법)이 적용될 수도 있다. 예를 들어, 도 8에 예시된 바와 같이, 각 열(column)에서 동일한 편파를 가지는 8개의 CSI-RS 안테나 포트들이 각 CSI-RS 안테나 포트 집합으로 지정될 수 있다. 이에 따르면, 총 8개의 CSI-RS 안테나 포트 집합(CPGa1~CPGa8)이 생성된다.
즉, 8개의 CSI-RS 안테나 포트(p11a, p21a, p31a, p41a, p51a, p61a, p71a, p81a)는 CSI-RS 안테나 포트 집합(CPGa1)으로 지정될 수 있고, 8개의 CSI-RS 안테나 포트(p11b, p21b, p31b, p41b, p51b, p61b, p71b, p81b)는 CSI-RS 안테나 포트 집합(CPGa5)으로 지정될 수 있다. 마찬가지로, 8개의 CSI-RS 안테나 포트(p12a, p22a, p32a, p42a, p52a, p62a, p72a, p82a)는 CSI-RS 안테나 포트 집합(CPGa2)으로 지정될 수 있고, 8개의 CSI-RS 안테나 포트(p12b, p22b, p32b, p42b, p52b, p62b, p72b, p82b)는 CSI-RS 안테나 포트 집합(CPGa6)으로 지정될 수 있다. 마찬가지로, 8개의 CSI-RS 안테나 포트(p13a, p23a, p33a, p43a, p53a, p63a, p73a, p83a)는 CSI-RS 안테나 포트 집합(CPGa3)으로 지정될 수 있고, 8개의 CSI-RS 안테나 포트(p13b, p23b, p33b, p43b, p53b, p63b, p73b, p83b)는 CSI-RS 안테나 포트 집합(CPGa7)으로 지정될 수 있다. 마찬가지로, 8개의 CSI-RS 안테나 포트(p14a, p24a, p34a, p44a, p54a, p64a, p74a, p84a)는 CSI-RS 안테나 포트 집합(CPGa4)으로 지정될 수 있고, 8개의 CSI-RS 안테나 포트(p14b, p24b, p34b, p44b, p54b, p64b, p74b, p84b)는 CSI-RS 안테나 포트 집합(CPGa8)으로 지정될 수 있다.
마찬가지로, 64개의 TXRU들도 서로 교집합이 없는 8개의 TXRU 집합으로 나뉠 수 있고, 각 TXRU 집합은 8개의 TXRU들을 포함할 수 있다. 이 때, 각 CSI-RS 안테나 포트 집합(CPGa1~CPGa8) 별로, 서로 다른 TXRU 집합이 이용될 수 있고 본 발명의 실시예에 따른 가상화 방법이 적용될 수 있다. 즉, 각 CSI-RS 안테나 포트 집합(CPGa1~CPGa8) 내에서 크기가 8인 IDFT 및 DFT 행렬 기반의 가상화(예, 도 2의 안테나 가상화 방법)가 적용되고, CSI-RS 안테나 포트 집합(CPGa1~CPGa8) 간에는 독립적으로 가상화가 적용될 수 있다. 이 경우에, 동일 행 내에서 수평 축 및 편파 축으로 나열된 8개의 CSI-RS 안테나 포트들(예, p11a, p11b, p12a, p12b, p13a, p13b, p14a, p14b) 간에는 기존의 CDM과 FDM의 다중화 방식이 적용될 수 있고, 동일 열 내에서 수직 축으로 나열된 8개의 CSI-RS 안테나 포트들 간에는 임의의 '포트 간 다중화 방식'이 적용될 수 있다. 예를 들어, 수직 축으로 나열된 8개의 CSI-RS 안테나 포트들(p11a, p21a, p31a, p41a, p51a, p61a, p71a, p81a) 간에 TDM 방식이 적용될 수 있다.
한편, FD-MIMO 기법 중에서, 서로 다른 방향성을 갖는, 복수의 빔형성된 (beamformed) CSI-RS 자원(resource)들을 이용하여 하나의 셀 내에서 복수의 가상 섹터를 운용하는 방법(이하 '가상 섹터화(virtual sectorization) 방법')이 고려될 수 있다. 이 때, 각 CSI-RS 빔의 커버리지(coverage)가 하나의 섹터를 생성한다.
가상 섹터화 방법은 수평 축 또는 수직 축으로 적용될 수 있고, 수평 축과 수직 축 모두에 적용될 수도 있다. 예를 들어, 수직 축으로 복수의 가상 섹터가 생성되는 경우에, 각 가상 섹터가 수평 축으로 넓은 CSI-RS 커버리지를 갖도록 하기 위해 CSI-RS에 넓은 빔이 적용될 수 있고, 각 가상 섹터가 수직 축으로 상대적으로 좁은 CSI-RS 커버리지를 갖도록 하기 위해 CSI-RS에 좁고 예리한(sharp) 빔이 적용될 수 있다. 이 때, 기지국이 수직 축으로 서로 다른 방향성을 갖는 다수의 CSI-RS 빔을 전송하기 위해, 수직 축의 CSI-RS 안테나 포트 가상화는 주파수 선택적(frequency selective)으로 적용될 수 있다. 이 때, 도 8에 예시된 바와 같이, 수직 축에 본 발명의 실시예에 따른 가상화 방법이 적용되는 경우에, CSI-RS 안테나 포트 가상화를 주파수 선택적으로 적용하기 위해서는, 디지털 부에서의 논리 안테나 포트 가상화가 필요하다. 이에 따라, 각 TXRU로 전달되는 OFDM 신호의 PAPR이 증가할 수 있다.
이를 방지하기 위하여, 도 8의 예시와 반대로, 수평 축 및 편파 축으로 나열된 CSI-RS 안테나 포트들 간에 본 발명의 실시예에 따른 가상화 방법이 적용되고, 수직 축으로 나열된 CSI-RS 안테나 포트들 간에는 디지털 부의 가상화로써 일대일 맵핑이 적용될 수 있다. 이에 대하여, 도 9를 참고하여 설명한다.
도 9는 본 발명의 다른 실시예에 따른, 2차원 CSI-RS 안테나 포트 배열과 CSI-RS 안테나 포트 가상화 집합을 나타내는 도면이다.
도 9에는, 8개의 CSI-RS 안테나 포트(p11a, p11b, p12a, p12b, p13a, p13b, p14a, p14b)는 CSI-RS 안테나 포트 집합(CPGb1)으로 지정될 수 있고, 8개의 CSI-RS 안테나 포트(p21a, p21b, p22a, p22b, p23a, p23b, p24a, p24b)는 CSI-RS 안테나 포트 집합(CPGb2)으로 지정될 수 있다. 마찬가지로, 8개의 CSI-RS 안테나 포트(p31a, p31b, p32a, p32b, p33a, p33b, p34a, p34b)는 CSI-RS 안테나 포트 집합(CPGb3)으로 지정될 수 있고, 8개의 CSI-RS 안테나 포트(p41a, p41b, p42a, p42b, p43a, p43b, p44a, p44b)는 CSI-RS 안테나 포트 집합(CPGb4)으로 지정될 수 있다. 마찬가지로, 8개의 CSI-RS 안테나 포트(p51a, p51b, p52a, p52b, p53a, p53b, p54a, p54b)는 CSI-RS 안테나 포트 집합(CPGb5)으로 지정될 수 있고, 8개의 CSI-RS 안테나 포트(p61a, p61b, p62a, p62b, p63a, p63b, p64a, p64b)는 CSI-RS 안테나 포트 집합(CPGb6)으로 지정될 수 있다. 마찬가지로, 8개의 CSI-RS 안테나 포트(p71a, p71b, p72a, p72b, p73a, p73b, p74a, p74b)는 CSI-RS 안테나 포트 집합(CPGb7)으로 지정될 수 있고, 8개의 CSI-RS 안테나 포트(p81a, p81b, p82a, p82b, p83a, p83b, p84a, p84b)는 CSI-RS 안테나 포트 집합(CPGb8)으로 지정될 수 있다.
도 8의 실시예와 마찬가지로, 각 CSI-RS 안테나 포트 집합(CPGb1~CPGb8) 내에서 크기가 8인 IDFT 및 DFT 행렬 기반의 가상화(예, 도 2의 안테나 가상화 방법)가 적용되고, CSI-RS 안테나 포트 집합(CPGb1~CPGb8) 간에는 독립적으로 가상화가 적용될 수 있다.
도 9의 실시예에서는 동일 행 내에서 수평 축 및 편파 축으로 나열된 8개의 CSI-RS 안테나 포트들(예, p11a, p11b, p12a, p12b, p13a, p13b, p14a, p14b) 간에는 임의의 '포트 간 다중화 방식'이 적용될 수 있고, 동일 열 내에서 수직 축으로 나열된 8개의 CSI-RS 안테나 포트들(예, p11a, p21a, p31a, p41a, p51a, p61a, p71a, p81a) 간에는 기존의 CDM과 FDM의 다중화 방식이 적용될 수 있다. 즉, 기지국은 수직 축으로 나열된 8개의 CSI-RS 안테나 포트들(예, p11a, p21a, p31a, p41a, p51a, p61a, p71a, p81a)을 현재 규격 상의 8개의 CSI-RS 안테나 포트에 대한 CSI-RS resource configuration을 통해 설정(configure)하여, 해당 8개의 CSI-RS 안테나 포트들(예, p11a, p21a, p31a, p41a, p51a, p61a, p71a, p81a)에 CDM과 FDM 기반의 CSI-RS 패턴을 적용할 수 있다.
도 9의 실시예에서는 각 편파마다 4개의 열(column)이 존재하므로, 총 8개의 열에 대하여 8개의 CSI-RS resource configuration이 필요할 수 있다. 이 때, 각 CSI-RS resource 내에서 CSI-RS 안테나 포트 번호는 수직 축 방향으로 증가한다. 한편, 현재 규격 상의 1차원 코드북은 CSI-RS 안테나 포트 인덱스가 공간 축(예, 수평 축, 수직 축)에 먼저, 편파 축에 나중에 맵핑되는 것을 가정한다. 상기 가상 섹터화 방법에서 각 가상 섹터별로 CSI 측정 및 보고가 수행되는 경우에, CSI-RS 안테나 포트 인덱스가 수평 축과 편파 축에 먼저 맵핑되고 수직 축에 나중에 맵핑되는 것이 유리할 수 있다.
따라서, 단말이 전체 설정(configure)받은 2차원 CSI-RS 안테나 포트 배열 상에서 CSI-RS 안테나 포트 번호(또는 인덱스)를 재구성하는 방법이 필요할 수 있다. 상술한 바와 같이 수직 축에 대한 가상 섹터화가 사용되는 경우에, CSI-RS 안테나 포트 인덱스가 전체 2차원 배열 상에서 수평 축, 편파 축, 및 수직 축의 순서에 따라 순차적으로 증가되는 것으로 단말이 인식하는 방법이 고려될 수 있다. 또는, CSI-RS 안테나 포트 인덱스가 각 행에 대응하는 1차원 배열 상에서 수평 축 및 편파 축의 순서에 따라 순차적으로 증가되는 것으로 단말이 인식하는 방법이 고려될 수도 있다.
도 10은 본 발명의 실시예에 따른, 송신기를 나타내는 도면이다.
구체적으로, 송신기(100)는 프로세서(110), 메모리(120), 및 RF 변환기(130)를 포함한다.
프로세서(110)는 본 명세서에서 기지국의 송신 또는 단말의 송신과 관련하여 기술된 절차, 기능, 및 방법들(예, 안테나 가상화 방법 등)을 구현하도록 구성될 수 있다. 프로세서(110)는 송신기(100)의 각 구성을 제어할 수 있다.
메모리(120)는 프로세서(110)와 연결되고, 프로세서(110)의 동작과 관련된 다양한 정보를 저장한다.
RF 변환기(130)는 프로세서(110)와 연결되고, 무선 신호를 송신 또는 수신한다. 그리고 송신기(100)는 단일 안테나 또는 다중 안테나를 가질 수 있다.
송신기(100)는 안테나 가상화 장치(300)를 포함할 수 있다. 송신기(100)는 기지국 또는 단말일 수 있다.
도 11은 본 발명의 실시예에 따른, 수신기를 나타내는 도면이다.
구체적으로, 수신기(200)는 프로세서(210), 메모리(220), 및 RF 변환기(230)를 포함한다.
프로세서(210)는 본 명세서에서 단말의 수신 또는 기지국의 수신과 관련하여 기술된 절차, 기능, 및 방법들을 구현하도록 구성될 수 있다. 프로세서(210)는 수신기(200)의 각 구성을 제어할 수 있다.
메모리(220)는 프로세서(210)와 연결되고, 프로세서(210)의 동작과 관련된 다양한 정보를 저장한다.
RF 변환기(230)는 프로세서(210)와 연결되고, 무선 신호를 송신 또는 수신한다. 그리고 수신기(200)는 단일 안테나 또는 다중 안테나를 가질 수 있다. 수신기(200)는 단말 또는 기지국일 수 있다.
한편, 지금까지 레퍼런스 신호를 송수신하는 경우를 예로 들어 본 발명의 실시예를 설명하였으나, 이는 예시일 뿐이다. 본 발명의 실시예는 레퍼런스 신호와 다른 신호(예, 데이터 신호, 제어 신호 등)를 송수신하는 경우에도 적용될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 안테나 포트를, 제1 가상화를 통해 논리 안테나 포트에 맵핑하는 단계;
    상기 논리 안테나 포트를, 제1 연산을 통해 송수신 유닛(TXRU: transceiver unit)에 맵핑하는 단계;
    상기 TXRU를, 제2 연산을 통해 논리 TXRU에 맵핑하는 단계; 및
    상기 논리 TXRU를, 제2 가상화를 통해 물리 안테나 요소에 맵핑하는 단계를 포함하고,
    상기 제1 연산에 대응하는 제1 복소(complex) 행렬은, 각 원소의 크기가 1인 유니터리(unitary) 행렬이며 상기 제2 연산에 대응하는 제2 복소 행렬의 역행렬인
    송신기의 신호 전송 방법.
  2. 제1항에 있어서,
    상기 논리 안테나 포트는 상기 제1 가상화의 결과가 상기 제1 연산을 위한 입력이 되도록 하는 물리적 경로이고,
    상기 논리 안테나 포트와 동일한 개수를 가지는 상기 논리 TXRU는 상기 제2 연산의 결과가 상기 제2 가상화를 위한 입력이 되도록 하는 물리적 경로인
    송신기의 신호 전송 방법.
  3. 제1항에 있어서,
    상기 제1 복소 행렬은 DFT(discrete Fourier transform) 행렬과 IDFT(inverse discrete Fourier transform) 행렬 중 하나에 기초해 생성되고,
    상기 제2 복소 행렬은 상기 DFT 행렬과 상기 IDFT 행렬 중 상기 하나를 제외한 나머지 하나에 기초해 생성되는
    송신기의 신호 전송 방법.
  4. 제1항에 있어서,
    상기 제1 복소 행렬은 하다마드(Hadamard) 행렬 및 상기 하다마드 행렬의 역행렬 중 하나에 기초해 생성되고,
    상기 제2 복소 행렬은 상기 하다마드 행렬 및 상기 하다마드 행렬의 역행렬 중 상기 하나를 제외한 나머지 하나에 기초해 생성되는
    송신기의 신호 전송 방법.
  5. 제3항에 있어서,
    상기 DFT 행렬은 아래의 수학식 1에 의해 정의되고,
    상기 제1 복소 행렬은 상기 TXRU의 개수와 동일한 개수의 행과 상기 논리 안테나 포트의 개수와 동일한 개수의 열을 가지고,
    상기 제2 복소 행렬은 상기 논리 TXRU의 개수와 동일한 개수의 행과 상기 TXRU의 개수와 동일한 개수의 열을 가지는
    송신기의 신호 전송 방법.
    [수학식 1]
    Figure 112016031891711-pat00003

    (F: 상기 DFT 행렬, M: 상기 TXRU의 개수)
  6. 제4항에 있어서,
    상기 하다마드 행렬은 아래의 수학식 1에 의해 정의되는
    송신기의 신호 전송 방법.
    [수학식 1]
    Figure 112016031891711-pat00004

    (HM: 상기 하다마드 행렬, M: 상기 TXRU의 개수, ⓧ: 행렬의 크로네커 곱 (Kronecker product))
  7. 제1항에 있어서,
    상기 제1 가상화는 상기 논리 안테나 포트의 개수와 동일한 개수의 행과 상기 안테나 포트의 개수와 동일한 개수의 열을 가지는 복소 행렬에 대응하고,
    상기 제2 가상화는 상기 물리 안테나 요소의 개수와 동일한 개수의 행과 상기 논리 TXRU의 개수와 동일한 개수의 열을 가지는 복소 행렬에 대응하는
    송신기의 신호 전송 방법.
  8. 제1항에 있어서,
    상기 안테나 포트는 제1 신호를 위한 제1 안테나 포트와 제2 신호를 위한 제2 안테나 포트를 포함하고,
    상기 안테나 포트를 상기 논리 안테나 포트에 맵핑하는 단계는,
    상기 제1 가상화를 통해, 상기 제1 안테나 포트와 상기 제2 안테나 포트로 하여금 상기 논리 안테나 포트를 공유하도록 하는 단계를 포함하는
    송신기의 신호 전송 방법.
  9. 제8항에 있어서,
    상기 제1 안테나 포트와 상기 제2 안테나 포트로 하여금 상기 논리 안테나 포트를 공유하도록 하는 단계는,
    상기 제1 안테나 포트를 상기 제1 가상화를 통해 상기 논리 안테나 포트에 일대일 맵핑하는 단계; 및
    상기 제2 안테나 포트를 상기 제1 가상화를 통해 상기 논리 안테나 포트에 일대다 맵핑하는 단계를 포함하는
    송신기의 신호 전송 방법.
  10. 제1항에 있어서,
    상기 안테나 포트는 제1 신호를 위한 제1 안테나 포트와 제2 신호를 위한 제2 안테나 포트를 포함하고,
    상기 안테나 포트를 상기 논리 안테나 포트에 맵핑하는 단계는,
    상기 제1 안테나 포트를 상기 제1 가상화를 통해, 상기 논리 안테나 포트 중 제1 논리 안테나 포트에 맵핑하는 단계; 및
    상기 제2 안테나 포트를 상기 제1 가상화를 통해, 상기 논리 안테나 포트 중 상기 제1 논리 안테나 포트와 다른 제2 논리 안테나 포트에 맵핑하는 단계를 포함하는
    송신기의 신호 전송 방법.
  11. 안테나 포트를 제1 가상화를 통해, 논리 안테나 포트에 맵핑하는 제1 복소 선형 입출력 변환 장치;
    상기 논리 안테나 포트를 제1 연산을 통해, 송수신 유닛(TXRU: transceiver unit)에 맵핑하는 제2 복소 선형 입출력 변환 장치;
    상기 TXRU를 제2 연산을 통해, 논리 TXRU에 맵핑하는 제3 복소 선형 입출력 변환 장치; 및
    상기 논리 TXRU를 제2 가상화를 통해, 물리 안테나 요소에 맵핑하는 제4 복소 선형 입출력 변환 장치를 포함하고,
    상기 제1 연산에 대응하는 제1 복소 행렬은, 각 원소의 크기가 1인 유니터리 행렬이며 상기 제2 연산에 대응하는 제2 복소 행렬의 역행렬인
    안테나 가상화 장치.
  12. 제11항에 있어서,
    상기 제1 복소 행렬은 DFT(discrete Fourier transform) 행렬과 IDFT(inverse discrete Fourier transform) 행렬 중 하나에 기초해 생성되고,
    상기 제2 복소 행렬은 상기 DFT 행렬과 상기 IDFT 행렬 중 상기 하나를 제외한 나머지 하나에 기초해 생성되는
    안테나 가상화 장치.
  13. 제11항에 있어서,
    상기 제1 복소 행렬은 하다마드(Hadamard) 행렬 및 상기 하다마드 행렬의 역행렬 중 하나에 기초해 생성되고,
    상기 제2 복소 행렬은 상기 하다마드 행렬 및 상기 하다마드 행렬의 역행렬 중 상기 하나를 제외한 나머지 하나에 기초해 생성되는
    안테나 가상화 장치.
  14. 제12항에 있어서,
    상기 DFT 행렬은 아래의 수학식 1에 의해 정의되고,
    상기 제1 복소 행렬은 상기 TXRU의 개수와 동일한 개수의 행과 상기 논리 안테나 포트의 개수와 동일한 개수의 열을 가지고,
    상기 제2 복소 행렬은 상기 논리 TXRU의 개수와 동일한 개수의 행과 상기 TXRU의 개수와 동일한 개수의 열을 가지는
    안테나 가상화 장치.
    [수학식 1]
    Figure 112016031891711-pat00005

    (F: 상기 DFT 행렬, M: 상기 TXRU의 개수)
  15. 제13항에 있어서,
    상기 하다마드 행렬은 아래의 수학식 1에 의해 정의되는
    안테나 가상화 장치.
    [수학식 1]
    Figure 112016031891711-pat00006

    (HM: 상기 하다마드 행렬, M: 상기 TXRU의 개수, ⓧ: 행렬의 크로네커 곱 (Kronecker product))
  16. 제11항에 있어서,
    상기 제1 복소 선형 입출력 변환 장치는,
    상기 안테나 포트 중 제1 신호를 위한 제1 안테나 포트를 상기 제1 가상화를 통해 상기 논리 안테나 포트 중 제1 논리 안테나 포트에 맵핑하고, 상기 안테나 포트 중 제2 신호를 위한 제2 안테나 포트를 상기 제1 가상화를 통해 상기 제1 논리 안테나 포트에 맵핑하는
    안테나 가상화 장치.
  17. 제11항에 있어서,
    상기 제1 복소 선형 입출력 변환 장치는,
    상기 안테나 포트 중 제1 신호를 위한 제1 안테나 포트를 상기 제1 가상화를 통해 상기 논리 안테나 포트 중 제1 논리 안테나 포트에 맵핑하고, 상기 안테나 포트 중 제2 신호를 위한 제2 안테나 포트를 상기 제1 가상화를 통해 상기 논리 안테나 포트 중 상기 제1 논리 안테나 포트와 다른 제2 논리 안테나 포트에 맵핑하는
    안테나 가상화 장치.
  18. 복수의 안테나 포트를, 복수의 포트 집합으로 그룹화하는 단계;
    상기 복수의 포트 집합 중 적어도 하나의 제1 포트 집합의 안테나 포트를 제1 가상화를 통해, 논리 안테나 포트에 맵핑하는 단계;
    상기 논리 안테나 포트를 제1 연산을 통해, 송수신 유닛(TXRU: transceiver unit)에 맵핑하는 단계;
    상기 TXRU를 제2 연산을 통해, 논리 TXRU에 맵핑하는 단계; 및
    상기 논리 TXRU를 제2 가상화를 통해, 물리 안테나 요소에 맵핑하는 단계를 포함하고,
    상기 제1 연산에 대응하는 제1 복소 행렬은, 각 원소의 크기가 1인 유니터리 행렬이며 상기 제2 연산에 대응하는 제2 복소 행렬의 역행렬인
    송신기의 신호 전송 방법.
  19. 제18항에 있어서,
    상기 그룹화하는 단계는,
    다차원으로 배열되는 상기 복수의 안테나 포트 중 제1 열에 속하며 제1 편파를 가지는 안테나 포트를 상기 적어도 하나의 제1 포트 집합에 포함시키는 단계를 포함하는
    송신기의 신호 전송 방법.
  20. 제18항에 있어서,
    상기 그룹화하는 단계는,
    다차원으로 배열되는 상기 복수의 안테나 포트 중 제1 행에 속하는 안테나 포트를 상기 적어도 하나의 제1 포트 집합에 포함시키는 단계를 포함하는
    송신기의 신호 전송 방법.
KR1020160040378A 2015-05-15 2016-04-01 다중 안테나 시스템에서 안테나를 가상화하는 방법 및 장치, 그리고 이를 이용한 신호 송수신 방법 및 장치 Active KR102446327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/153,887 US9787387B2 (en) 2015-05-15 2016-05-13 Method and apparatus for virtualizing antenna in multi-antenna system, and method and apparatus for transmitting and receiving signal using the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150067856 2015-05-15
KR1020150067856 2015-05-15
KR1020150073625 2015-05-27
KR20150073625 2015-05-27

Publications (2)

Publication Number Publication Date
KR20160134481A KR20160134481A (ko) 2016-11-23
KR102446327B1 true KR102446327B1 (ko) 2022-09-22

Family

ID=57541948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160040378A Active KR102446327B1 (ko) 2015-05-15 2016-04-01 다중 안테나 시스템에서 안테나를 가상화하는 방법 및 장치, 그리고 이를 이용한 신호 송수신 방법 및 장치

Country Status (1)

Country Link
KR (1) KR102446327B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102801697B1 (ko) * 2020-02-28 2025-05-07 한국전자통신연구원 방위각 결정 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150105025A1 (en) 2012-06-08 2015-04-16 Nec (China) Co., Ltd. Method and apparatus for three-dimensional beamforming
US20150124688A1 (en) 2013-11-04 2015-05-07 Samsung Electronics Co., Ltd. Multistage beamforming of multiple-antenna communication system
US20150312919A1 (en) 2014-03-03 2015-10-29 Samsung Electronics Co., Ltd. Virtual antenna mapping method and apparatus for feedback of virtual antenna mapping information in mimo system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150105025A1 (en) 2012-06-08 2015-04-16 Nec (China) Co., Ltd. Method and apparatus for three-dimensional beamforming
US20150124688A1 (en) 2013-11-04 2015-05-07 Samsung Electronics Co., Ltd. Multistage beamforming of multiple-antenna communication system
US20150312919A1 (en) 2014-03-03 2015-10-29 Samsung Electronics Co., Ltd. Virtual antenna mapping method and apparatus for feedback of virtual antenna mapping information in mimo system

Also Published As

Publication number Publication date
KR20160134481A (ko) 2016-11-23

Similar Documents

Publication Publication Date Title
US9787387B2 (en) Method and apparatus for virtualizing antenna in multi-antenna system, and method and apparatus for transmitting and receiving signal using the same
CN108292942B (zh) 在无线通信系统中发送和接收信道状态信息的方法及其设备
CN110463072B (zh) 在无线通信系统中报告信道状态信息的方法和设备
JP6681692B2 (ja) 混合ビームフォーミング技術における共通信号伝送方法および装置
JP6121931B2 (ja) 移動通信システム、基地局、およびユーザ装置
CN108667496B (zh) 一种获取、反馈发送波束信息的方法及装置
CN106105073B (zh) 波束选择方法、基站以及用户装置
KR101828733B1 (ko) 채널 상태 정보의 측정 방법, 시스템 및 기기
US10020866B2 (en) Wireless communication node with adaptive communication
US10944183B2 (en) Method for transmitting and receiving channel state information in multi-antenna wireless communication system, and device therefor
US10707937B2 (en) Method by which terminal receives downlink signal from base station in wireless communication system, and device therefor
JP2020509677A (ja) 無線通信システムにおけるアップリンクデータ転送方法及びそのための装置
KR101517424B1 (ko) 전송 다이버시티 방법, 및 관련 장치 및 시스템
CN110768698B (zh) 信号处理的方法和装置
CN103812546A (zh) 一种基于天线阵列的参考信号映射方法、装置及系统
US11177982B2 (en) System and method for providing explicit feedback in the uplink
US9806778B2 (en) Method and apparatus for mapping virtual antenna to physical antenna
KR20170056525A (ko) 다중 안테나 무선 통신 시스템에서 채널 측정을 위한 참조 신호 전송 방법 및 이를 위한 장치
Song et al. CSI-RS design for 3D MIMO in future LTE-advanced
US10382110B2 (en) Adaptive user-specific beam forming
WO2014113938A1 (en) Radio base station and method for precoding signal
Polese et al. 3GPP NR: the standard for 5G cellular networks
KR102197677B1 (ko) 다중 안테나를 이용한 신호 전송 방법
KR102446327B1 (ko) 다중 안테나 시스템에서 안테나를 가상화하는 방법 및 장치, 그리고 이를 이용한 신호 송수신 방법 및 장치
KR102363565B1 (ko) 다중입력 다중출력 방식을 사용하는 무선 통신 시스템에서 기준 신호 송수신 장치 및 방법과 그 시스템

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160401

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210202

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160401

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220621

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220919

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220919

End annual number: 3

Start annual number: 1

PG1601 Publication of registration