[go: up one dir, main page]

KR102417424B1 - 타일드 디스플레이와 그 휘도 보상 방법 - Google Patents

타일드 디스플레이와 그 휘도 보상 방법 Download PDF

Info

Publication number
KR102417424B1
KR102417424B1 KR1020170184608A KR20170184608A KR102417424B1 KR 102417424 B1 KR102417424 B1 KR 102417424B1 KR 1020170184608 A KR1020170184608 A KR 1020170184608A KR 20170184608 A KR20170184608 A KR 20170184608A KR 102417424 B1 KR102417424 B1 KR 102417424B1
Authority
KR
South Korea
Prior art keywords
display panel
degradation
pixels
target luminance
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170184608A
Other languages
English (en)
Other versions
KR20190081809A (ko
Inventor
궁세민
정해인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170184608A priority Critical patent/KR102417424B1/ko
Publication of KR20190081809A publication Critical patent/KR20190081809A/ko
Application granted granted Critical
Publication of KR102417424B1 publication Critical patent/KR102417424B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 타일드 디스플레이와 그 휘도 보상 방법에 관한 것으로, 제1 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값과, 제2 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하고, 상기 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 선택하는 단계; 상기 선택된 열화 측정값에 따라 상기 제1 및 제2 표시패널들의 최대 휘도를 정의하는 타겟 휘도를 선택한다. 상기 타겟 휘도에 의해 제한되는 제1 보상값으로 상기 제1 표시패널의 픽셀들 각각에 기입될 픽셀 데이터가 변조된다. 상기 타겟 휘도에 의해 제한되는 제2 보상값으로 상기 제2 표시패널의 픽셀들 각각에 기입될 픽셀 데이터가 변조된다. 상기 타겟 휘도가 낮아질 때 상기 제1 및 제2 보상값의 최대값이 낮아진다.

Description

타일드 디스플레이와 그 휘도 보상 방법{TILED DISPLAY AND LUMINANCE COMPENSATION METHOD THEREOF}
본 발명은 다수의 표시패널들을 이용하여 대화면을 구현하는 타일드 디스플레이와 그 휘도 보상 방법에 관한 것이다.
디지털 사이니지(Digital Signage)는 상업 공간에서 대화면으로 시각 정보를 재현한다. 디지털 사이니지는 타일드 디스플레이를 이용한 멀티 비젼(multi vision) 또는 비디오월(video wall)로 알려진 대화면 디스플레이이다.
타일드 디스플레이는 대화면으로 접합된 다수의 표시패널들을 포함한다. 디지털 사이니지의 화질을 높이기 위하여, 표시패널들 간의 경계가 최소화되도록 표시패널들의 베젤(bezel)이 최소화되어야 하고 표시패널들 간 화질 차이가 없어야 한다. 디지털 사이니지는 옥외에 설치될 수 있기 때문에 가혹한 외부 환경에 적합한 표시패널의 신뢰성을 요구하고 있고 태양빛에서도 선명한 화면을 제공할 수 있도록 높은 휘도를 요구하고 있다.
타일드 디스플레이를 구성하는 표시패널들이 제품 출하시에 동일한 휘도 특성을 가지더라도 구동 중에 표시패널들 간의 입력 영상 차이와 주변 온도 차이로 인하여 표시패널들 간 열화 정도에서 차이가 발생할 수 있다. 표시패널들 간의 열화 정도의 차이는 표시패널들 간의 휘도 차이를 초래한다. 타일드 디스플레이를 구성하는 표시패널들 중 어느 하나가 고장나거나 수명이 다한 경우 그 표시패널이 교체될 수 있다. 이 경우, 열화가 많이 진행된 표시패널과 교체된 새로운 표시패널 간에 휘도 차이가 발생할 수 있다.
따라서, 본 발명은 표시패널들 간의 휘도 차이를 자동으로 보상할 수 있는 타일드 디스플레이와 그 휘도 보상 방법을 제공한다.
본 발명의 타일드 디스플레이는 제1 표시패널을 구동하는 제1 표시패널 구동부; 상기 제1 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 상기 제1 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 보상하는 제1 열화 보상부; 제2 표시패널을 구동하는 제2 표시패널 구동부; 및 상기 제2 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 제2 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 보상하는 제2 열화 보상부를 구비한다.
상기 제1 열화 보상부는 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하여 상기 제2 열화 보상부로 전송한다. 상기 제2 열화 보상부는 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하여 상기 제1 열화 보상부로 전송한다.
상기 제1 열화 보상부는 상기 제1 및 제2 표시패널들의 최대 휘도를 정의하는 타겟 휘도에 의해 제한되는 제1 보상값을 선택하고, 선택된 제1 보상값으로 상기 제1 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 변조하고, 상기 타겟 휘도가 낮아질 때 상기 제1 보상값의 최대값을 낮춘다.
상기 제2 열화 보상부는 상기 타겟 휘도에 의해 제한되는 제2 보상값을 선택하고, 선택된 제2 보상값으로 상기 제2 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 변조하고, 상기 타겟 휘도가 낮아질 때 상기 제2 보상값의 최대값을 낮춘다.
삭제
상기 타일드 디스플레이의 휘도 보상 방법은 제1 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하는 단계; 제2 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하는 단계; 상기 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 선택하는 단계; 상기 선택된 열화 측정값에 따라 상기 제1 및 제2 표시패널들의 최대 휘도를 정의하는 타겟 휘도를 선택하는 단계; 상기 타겟 휘도에 의해 제한되는 제1 보상값을 선택하고, 선택된 제1 보상값으로 상기 제1 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 변조하는 단계; 상기 타겟 휘도에 의해 제한되는 제2 보상값을 선택하고, 선택된 제2 보상값으로 상기 제2 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 변조하는 단계; 및 상기 타겟 휘도가 낮아질 때 상기 제1 및 제2 보상값의 최대값을 낮추는 단계를 포함한다.
본 발명은 타일드 디스플레이를 구동하는 표시패널들 각각의 열화 보상부들 간에 표시패널들의 열화 측정값(DM)을 공유하고, 가장 큰 열화 측정값을 기준으로 표시패널들의 최대 휘도를 제한한다. 그 결과, 본 발명의 타일드 디스플레이는 표시패널들 간의 휘도 차이 없는 균일한 화질을 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 타일드 디스플레이 화면을 개략적으로 보여 주는 도면이다.
도 2는 타일드 디스플레이의 후면을 보여 주는 도면들이다.
도 3은 표시패널과 표시패널 구동부를 보여 주는 블록도이다.
도 4는 열화 보상부를 보여 주는 회로도이다.
도 5a 및 도 5b는 픽셀 회로와 열화 보상부의 일 예를 상세히 보여 주는 회로도들이다.
도 6은 보상부를 상세히 보여 주는 블록도이다.
도 7은 보상 룩업 테이블을 보여 주는 도면이다.
도 8은 휘도 룩업 테이블을 보여 주는 도면이다.
도 9는 타이밍 콘트롤러들 간에 열화 측정값이 공유되는 예를 보여 주는 도면이다.
도 10은 타일드 디스플레이의 통합 콘트롤 박스에서 표시패널들의 열화 측정값들이 비교되어 타겟 휘도가 선정되는 예를 보여 주는 도면이다.
도 11은 타일드 디스플레이의 콘트롤 보드들에 실장된 타이밍 콘트롤러들 각각에서 열화 측정값들이 비교되어 타겟 휘도가 선정되는 예를 보여 주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 타일드 디스플레이는 표시패널의 열화를 센싱하거나 측정한 값을 바탕으로 가장 많이 열화된 표시패널의 휘도를 기준으로 다른 표시패널들의 휘도를 자동 조정한다. 본 발명의 타일드 디스플레이는 표시패널의 열화를 센싱하여 휘도를 보상할 수 있는 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED Display)를 기반으로 구현될 수 있으나 이에 한정되지 않는다.
액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 서브 픽셀 각각에 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 이용하여 입력 영상을 재현하기 때문에, 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 크다. 유기 발광 표시장치는 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율에서 월등한 수준으로 영상을 재현할 수 있다.
유기 발광 표시장치의 픽셀 회로는 발광 소자인 OLED를 구동하는 트랜지스터들을 포함한다. 트랜지스터들은 MOSFET(metal oxide semiconductor field effect transistor) 구조의 TFT로 구현될 수 있다. 트랜지스터는 픽셀 어레이에 형성된 트랜지스터와 실질적으로 동일한 구조의 TFT(thin film transistor)로 구현될 수 있다. 트랜지스터들은 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS) TFT, Oxide TFT, a-Si TFT 중 하나 이상으로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터가 턴-온(turn-on)되는 전압으로 설정되며, 게이트 오프 전압은 트랜지스터가 턴-오프(turn-off)되는 전압으로 설정된다. n 채널 트랜지스터(NMOS)의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 하이 전압(VGH) 보다 낮은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터(PMOS)의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 본 발명의 전계 발광 표시장치는 외부 보상 회로가 적용된 예를 중심으로 설명하기로 한다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 타일드 디스플레이는 다수의 표시패널들(PNL1~PNL12)을 포함한다. 표시패널들(PNL1~PNL12)은 대화면을 구현한다.
본 발명의 타일드 디스플레이는 통합 콘트롤 박스(이하 "SET"라 함, 200)와, 다수의 콘트롤 보드(control board, 204)를 포함한다.
SET(200)는 호스트 시스템, 호스트 시스템에 외부 주변 기기를 연결하는 인터페이스, 및 메인 전원을 발생하는 메인 전원부를 포함한다. 호스트 시스템은 입력 영상의 픽셀 데이터를 표시패널들(PNL1~PNL12) 각각의 해상도로 변환하여 표시패널들(PNL1~PNL12)에 1:1로 대응하는 콘트롤 보드들(204)로 분배한다. 호스트 시스템은 표시패널들(PNL1~PNL12)의 콘트롤 보드들(204)을 통합 관리한다. 호스트 시스템은 도 10에 도시된 바와 같이 콘트롤 보드들(204) 상에 실장된 타이밍 콘트롤러들로부터 수신되는 열화 측정값들을 비교하여 타겟 휘도를 선정할 수 있다.
SET(200)는 케이블을 통해 콘트롤 보드들(204)에 연결된다. SET(200)는 호스트 시스템에 의해 분배된 입력 영상의 픽셀 데이터를 콘트롤 보드들(204)로 분배한다. SET(200)는 표시패널들(PNL1~PNL12)에서 재현되는 영상이 동기되도록 콘트롤 보드들(204)의 동기를 제어한다.
콘트롤 보드들(204) 각각은 하나의 표시패널과, 이 표시패널을 구동하는 표시패널 구동부를 제어한다. 예를 들어, 제N(N은 자연수) 콘트롤 보드는 제N 표시패널(PNL(N))과, 제N 표시패널(PNL(N))을 구동하는 제N 표시패널 구동부를 담당한다. 제N 콘트롤 보드는 SET(200)로부터 수신된 입력 영상의 픽셀 데이터를 제N 표시패널 구동부에 공급한다. 제N 표시패널 구동부는 제N 표시패널(PNL(N))의 픽셀들에 픽셀 데이터를 기입한다. 제N 표시패널 구동부는 제N 표시패널(PNL(N))의 픽셀들 각각의 전기적 특성을 센싱하여 픽셀들의 열화를 센싱하여 이 센싱 결과를 바탕으로 제N 표시패널(PNL(N))의 열화 수준을 계산한다. 이렇게 표시패널 구동부들로부터 산출된 열화 측정값들은 유/무선 인터페이스를 통해 콘트롤 보드들(204) 간에 공유되거나 SET(200)로 전송되어 SET(200)를 통해 공유된다.
콘트롤 보드들(204) 각각은 자신이 담당하는 표시패널의 열화 측정값과 주변 표시패널들의 열화 측정값을 비교하여 열화 측정값(Degradation Measure, DM)이 가장 큰 표시패널을 기준으로 타겟 휘도(target luminance)를 결정하고, 타겟 휘도를 기준으로 픽셀 데이터의 휘도를 보상한다. 열화 측정값이 가장 큰 표시패널은 표시패널들 중 픽셀들의 열화가 가장 심한 표시패널로서 같은 데이터 전압을 인가할 때 휘도가 가장 낮은 표시패널이다. 타겟 휘도는 열화후 표시패널의 최대 휘도를 나타낸다. 표시패널의 수명을 개선하기 위하여, 표시패널의 열화가 클수록 타겟 휘도는 낮아지도록 설정된다. 콘트롤 보드들(204)에 의해 표시패널들(PNL1~PNL12)은 가장 열화가 큰 표시패널의 타겟 휘도에 맞추어 휘도가 자동 조정된다. 따라서, 본 발명의 타일드 디스플레이를 구성하는 표시패널들(PNL1~PNL12) 간에 열화 수준에서 차이가 있거나 표시패널의 교차가 있더라도 모든 표시패널들(PNL1~PNL12)의 휘도가 자동으로 동일하게 된다.
본 발명의 실시예에 따른 타일드 디스플레이는 제1 표시패널을 구동하는 제1 표시패널 구동부, 제1 표시패널의 열화를 센싱한 결과를 바탕으로 상기 제1 표시패널의 픽셀들에 기입될 픽셀 데이터를 보상하는 제1 열화 보상부, 제2 표시패널을 구동하는 제2 표시패널 구동부, 및 상기 제1 표시패널의 열화를 센싱한 결과를 바탕으로 제2 표시패널의 픽셀들에 기입될 픽셀 데이터를 보상하는 제2 열화 보상부를 구비한다. 열화 보상부들은 도 3 및 도 4에 도시된 바와 같이, 표시패널 구동부 내에 설치될 수 있다. 제1 열화 보상부는 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하여 상기 제2 열화 보상부로 전송하고, 제2 열화 보상부는 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하여 제1 열화 보상부로 전송한다. 따라서, 열화 보상부들 간에 열화 측정값들이 공유된다.
제1 열화 측정값은 제1 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값이다. 제2 열화 측정값이 제2 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값이다. 제1 및 제2 열화 보상부들 각각은 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 기준으로 제1 및 제2 표시패널들의 최대 휘도를 정의한다. 제1 및 제2 열화 보상부들에 의해 선택된 열화 측정값이 클수록 타겟 휘도가 감소된다.
제1 열화 보상부는 타겟 휘도에 의해 제한되는 보상값을 선택하고, 선택된 보상값으로 제1 표시패널의 픽셀들에 기입될 픽셀 데이터를 변조하여 픽셀들의 열화를 보상한다. 마찬가지로, 제2 열화 보상부는 타겟 휘도에 의해 제한되는 보상값을 선택하고, 선택된 보상값으로 제2 표시패널의 픽셀들에 기입될 픽셀 데이터를 변조하여 픽셀들의 열화를 보상한다. 보상값은 픽셀 데이터에 곱해지는 게인(gain)일 수 있다. 센싱 데이터가 클수록 보상값이 커진다. 이러한 본 발명의 특징에 대하여 이하의 실시에에서 상세히 설명될 것이다.
도 3은 표시패널과 표시패널 구동부를 보여 주는 블록도이다. 도 4는 열화 보상부를 보여 주는 회로도이다.
도 3 및 도 4를 참조하면, 제N(N은 자연수) 표시패널(PNL(N))의 화면(AA)은 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 다수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 다수의 게이트 라인들(104), 데이터 라인들(102)과 나란한 다수의 센싱 라인들(103) 및 매트릭스 형태로 배치되는 픽셀들을 포함한다.
픽셀들 각각은 컬러 구현을 위하여 컬러가 다른 다수의 서브 픽셀들(101)을 포함한다. 서브 픽셀들(101)은 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 픽셀 회로(101A)를 포함한다.
제N 표시패널 구동부는 입력 영상을 화면 상에 표시하는 노멀 구동 모드(Normal driving mode)와, 도 4와 같은 열화 보상부를 이용하여 서브 픽셀별로 서브 픽셀의 전기적 특성을 센싱하기 위한 센싱 모드(sensing mode)로 동작한다. 노멀 구동 모드에서, 제N 표시패널 구동부는 타이밍 콘트롤러(Timing controller, 이하, “TCON”이라 함)(130)의 제어 하에 입력 영상의 픽셀 데이터를 제N 표시패널(PNL(N))의 픽셀들에 기입한다. 센싱 모드에서 표시패널 구동부는 TCON(130)의 제어 하에 서브 픽셀별로 구동 소자의 전기적 특성을 센싱하고, 그 센싱 결과에 따라 보상값을 선택하여 서브 픽셀들 각각의 열화를 보상한다.
제N 표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다. 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 멀티플렉서(Multiplexer, 이하 “MUX”라 함(112)가 배치될 수 있다. MUX(112)는 TCON(130)의 제어 하에 센싱 모드에서 열화 보상부에 연결되는 데이터 라인(102)과 센싱 라인(103)을 선택한다.
데이터 구동부(110)는 도 4에 도시된 같이 디지털-아날로그 변환기(Digital to Analog converter, 이하 “DAC”라 함)를 이용하여 매 프레임 기간마다 TCON(130)로부터 수신되는 입력 영상의 픽셀 데이터(디지털 데이터)를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 출력한다. 데이터 전압(Vdata)은 MUX(112)와 데이터 라인(102)을 통해 픽셀들에 인가된다. 데이터 구동부(110)의 IC(integrated circuit)에 도 4에 도시된 바와 같이 DAC와 열화 보상부의 센싱부(111)가 집적될 수 있다.
게이트 구동부(120)는 TCON(130)의 제어 하에 게이트 신호(또는 스캔 신호)를 게이트 라인들(104)로 출력한다. 게이트 신호는 도 4에 도시된 바와 같이 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 및 발광 신호(EM)를 포함할 수 있으나 이에 한정되지 않는다. 게이트 신호(SCAN1, SCAN2, EM)는 데이터 구동부(110)로부터 출력되는 데이터 전압(Vdata)에 동기된다. 게이트 신호(SCAN1, SCAN2, EM)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙(swing)하는 펄스로 발생될 수 있다. 픽셀 회로(101A)의 트랜지스터들은 게이트 신호(SCAN1, SCAN2, EM)의 게이트 하이 전압(VGH)에 따라 턴-온(turn-on)될 수 있다. 게이트 구동부(120)는 화면(AA)의 TFT 어레이와 함께 표시패널(100) 상의 베젤(bezel) 영역 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다.
제N 표시패널 구동부는 디스플레이 모듈 전원부를 더 포함한다. 디스플레이 모듈 전원부는 SET(200)로부터 메인 전원을 입력 받아 제N 표시패널 구동부의 구동 전원과, 표시패널(PNL(N))의 아날로그 전원을 발생한다. 예를 들어, 디스플레이 모듈 전원부는 제N 표시패널 구동부와 TCON의 구동 전원, 감마 기준 전압, 기준 전압(이하 “VPREO”라 함), 게이트 하이 전압(VGH). 게이트 로우 전압(VGL) 등의 전원을 출력한다. 감마 기준 전압은 분압 회로에 의해 분압되어 픽셀 데이터의 계조 전압에 해당하는 감마 보상 전압으로 변환되어 데이터 구동부(110)에 공급된다. VPREO는 서브 픽셀별로 OLED의 열화 수준을 측정하기 위하여 OLED의 턴-온 전압 이상의 전압으로 설정된다. VPREO은 모든 픽셀들에서 같은 전압으로 설정될 수 있다. 디스플레이 모듈 전원부는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함한다.
TCON(130)은 노멀 구동 모드(Normal driving mode)와 센싱 모드(sensing mode)에서 제N 표시패널 구동부의 동작 타이밍을 제어한다. TCON(130)은 SET(200) 로부터 입력 영상의 픽셀 데이터와, 픽셀 데이터와 동기되는 타이밍 신호를 수신한다. TCON(130)은 SET(200) 로부터 입력 영상의 픽셀 데이터를 데이터 구동부(110)로 전송한다. TCON(130)은 SET(200)로부터 수신된 타이밍 신호를 이용하여 표시패널 구동부의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생하여 표시패널 구동부의 동작 타이밍을 제어한다.
TCON(130)는 도 4에 도시된 열화 보상부의 보상부(131)를 포함할 수 있다.
열화 보상부는 제N 표시패널(PNL(N))의 서브 픽셀들 각각을 센싱하고, 서브 픽셀들의 센싱 결과를 바탕으로 서브 픽셀들 각각에 기입될 픽셀 데이터를 보상한다. 열화 보상부는 제N 표시패널(PNL(N))과 그 주변 표시패널들(PNL(N-1), PNL(N+1))의 열화 측정값(Degradation Measure, DM)을 비교하여 열화 측정값(DM)이 가장 큰 표시패널의 열화 측정값으로 타겟 휘도를 결정한다. 타겟 휘도는 제N 표시패널(PNL(N))의 최대 휘도를 정의한다. 열화 측정값(DM)이 클수록 타겟 휘도가 감소된다. 타겟 휘도에 의해 제N 표시패널(PNL(N))의 모든 픽셀들에서 최대 휘도가 제한된다. 타겟 휘도는 픽셀들의 열화에 따른 수명 감소를 방지하기 위하여 표시패널의 열화 측정값(Degradation Measure, DM)에 반비례하는 값이다. 타겟 휘도는 룩업 테이블(Look-up table)로 구현되어 TCON(130)에 연결된 메모리에 저장된다.
열화 측정값(Degradation Measure, DM)은 표시패널의 열화 수준을 대표하는 값이다. 센싱 모드의 열화 센싱시에 표시패널들 각각에서 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값으로 산출된다. 열화 측정값(DM)은 열화 센싱때마다 업데이트되어 TCON(130)에 연결된 메모리에 저장된다. 열화 보상부는 표시패널의 열화 측정값에 따라 선택된 타겟 휘도를 기준으로 서브 픽셀의 센싱 데이터에 기반한 열화 수준을 보상하기 위하여 서브 픽셀 각각에서 픽셀 데이터의 게인을 조정하여 서브 픽셀들 각각의 열화를 보상한다. 열화 보상부는 표시패널 구동부에 전원이 발생되기 시작하는 파워 온 시퀀스(Power ON sequence) 마다 실시되고 또한, 영상이 표시되는 기간 내에서 소정 시간 주기로 실시될 수 있다.
열화 보상부는 도 4에 도시된 바와 같이 서브 픽셀들(101) 각각에서 픽셀 회로(101A)에 연결된 센싱 라인(103), 센싱부(111), 및 센싱부(111)로부터 센싱 데이터(디지털 데이터)를 수신하는 보상부(131)를 포함한다. 보상부(131)는 TCON(130)에 내장될 수 있다.
TCON(130)에 연결된 메모리는 서브 픽셀들 각각에서 제품 출하 당시 즉, 열화가 진행되기 전의 OLED 센싱값을 저장하고 있다. 센싱부(111)는 센싱 모드의 열화 센싱시에 센싱 라인(103)을 통해 서브 픽셀들 각각에서 OLED의 전압을 센싱하고, 아날로그-디지털 변환기(Analog to Digital converter, 이하 “ADC”라 함)를 이용하여 OLED의 센싱값을 센싱 데이터(디지털 데이터)로 변환하여 보상부(131)에 전송한다. 보상부(131)는 열화후 OLED의 센싱값과 열화전 초기 센싱값의 비교하여 서브 픽셀들 각각에서 OLED의 열화 정도를 판단할 수 있다. 열화가 많이 진행될수록 OLED의 센싱 전압이 높아진다. 따라서, OLED의 센싱 데이터가 클수록 OLED의 열화가 커지기 때문에 픽셀 데이터의 보상값 즉, 게인(Gain)이 더 큰 값으로 결정된다.
보상부(131)는 서브 픽셀별 센싱 결과를 바탕으로 제N 표시패널(PNL(N))의 열화 측정값(DM)을 산출하고, 다른 TCON들(130)로부터 수신된 주변 표시패널들(PNL(N-1), PNL(N+1))의 열화 측정값들(DM)과 제N 표시패널(PNL(N))의 열화 측정값(DM)을 비교한다. 보상부(131)는 가장 큰 열화 측정값(DM)에 대응하는 타겟 휘도를 선택한다. 그리고 보상부(131)는 선택된 타겟 휘도 이상 픽셀의 휘도가 높아지지 않도록 게인(gain)을 제한하여 픽셀 데이터의 휘도를 보상한다.
도 5a 및 도 5b는 픽셀 회로와 열화 보상부의 일 예를 상세히 보여 주는 회로도들이다.
도 5a 및 도 5b를 참조하면, 픽셀 회로(101A)는 픽셀 구동 전압(이하 “VDD”라 함), 저전위 전원 전압(이하 “VSS”라 함)이 공급된다. 센싱 모드의 열화 센싱시에 픽셀 회로(101A)에 OLED를 턴-온시키기 위한 VPREO가 공급된다.
픽셀 회로(101A)는 OLED, 다수의 트랜지스터들(T1~T5, DT), 및 커패시터(Cst)를 포함한다. 트랜지스터들(T1~T5, DT)은 p 채널 트랜지스터(PMOS)로 구현될 수 있다.
OLED는 데이터 전압(Vdata)에 따라 변하는 구동 트랜지스터(DT)의 게이트-소스간 전압(Vgs)에 따라 발생되는 전류로 발광된다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL), 전자주입층(Electron Injection layer, EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드는 제4 및 제5 트랜지스터들(T4, T5)에 연결되고, OLED의 캐소드는 저전위 전원 전압(이하, “VSS”라 함)이 인가되는 VSS 노드에 연결된다.
제1 트랜지스터(T1)는 제1 스캔 신호(SCAN1)에 따라 턴-온되어 데이터 라인(102)을 커패시터(Cst)의 제1 전극에 연결하여 데이터 전압(Vdata)을 커패시터(Cst)에 공급한다. 제1 트랜지스터(T1)는 제1 스캔 신호(SCAN1)가 인가되는 제1 게이트 라인(1041)에 연결된 게이트, 데이터 라인(102)에 연결된 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된 제2 전극을 포함한다.
제2 트랜지스터(T2)는 제2 스캔 신호(SCAN2)에 따라 턴-온되어 구동 트랜지스터(DT)의 게이트와 제2 전극을 연결한다. 제2 트랜지스터(T2)는 제2 스캔 신호(SCAN2)가 인가되는 제2 게이트 라인(1042)에 연결된 게이트, 커패시터(Cst)의 제2 전극과 구동 트랜지스터(DT)의 게이트 사이의 노드에 연결된 제1 전극, 및 제2 구동 트랜지스터(DT)의 제2 전극과 제4 트랜지스터(T4)의 제1 전극 사이의 노드에 연결된 제2 전극을 포함한다.
제3 및 제4 트랜지스터(T3, T4)는 노멀 구동 모드에서 턴-온되어 VDD와 OLED 사이의 전류 패스를 형성하는 반면, 센싱 모드에서 오프 상태를 유지한다. 제3 트랜지스터(T3)는 발광 신호(EM)에 따라 턴-온되어 제1 트랜지스터(T1)의 제1 전극과 커패시터(Cst)의 제1 전극 사이의 노드를 센싱 라인(103)에 연결한다. 제3 트랜지스터(T1)는 발광 신호(EM)가 인가되는 제3 게이트 라인(1043)에 연결된 게이트, 제1 트랜지스터(T1)의 제1 전극과 커패시터(Cst)의 제1 전극 사이의 노드에 연결된 제1 전극, 및 센싱 라인(103)에 연결된 제2 전극을 포함한다.
제4 트랜지스터(T4)는 발광 신호(EM)에 따라 턴-온되어 구동 트랜지스터(DT)의 제2 전극과 제2 트랜지스터(T2)의 제2 전극 사이의 노드를 OLED의 애노드에 연결한다. 제4 트랜지스터(T4)는 제3 게이트 라인(1043)에 연결된 게이트, 구동 트랜지스터(DT)의 제2 전극과 제2 트랜지스터(T2)의 제2 전극 사이의 노드에 연결된 제1 전극, 및 OLED의 애노드와 제5 트랜지스터(T5)의 제2 전극 사이의 노드에 연결된 제2 전극을 포함한다.
제5 트랜지스터(T5)는 제2 스캔 신호(SCAN2)에 따라 턴-온되어 센싱 라인(103)을 OLED의 애노드에 연결한다. 제5 트랜지스터(T5)는 제2 게이트 라인(1042)에 연결된 게이트, 센싱 라인(103)에 연결된 제1 전극, 및 OLED의 애노드와 제4 트랜지스터(T4)의 제2 전극 사이의 노드에 연결된 제2 전극을 포함한다.
구동 트랜지스터(DT)는 게이트-소스간 전압(Vgs)에 따라 OLED에 전류를 공급한다. 구동 트랜지스터(DT)는 커패시터(Cst)의 제1 전극과 제2 트랜지스터(T2)의 제1 전극 사이의 노드에 연결된 게이트, VDD가 인가되는 VDD 라인에 연결된 제2 전극, 및 제2 트랜지스터(T2)의 제2 전극과 제4 트랜지스터(T4)의 제1 전극 사이의 노드에 연결된 제2 전극을 포함한다.
센싱 모드의 열화 센싱 방법은 OLED 발광 단계와, OLED 전압 센싱 단계를 포함한다. 센싱부(111)는 센싱 모드에서 동작한다.
센싱부(111)는 제1 내지 제3 스위치 소자(SCS, PRE, SEN), 커패시터(Cs) 및 ADC를 포함한다. 제1 스위치(SCS)는 서브 픽셀의 컬러별로 구분하여 센싱될 때 이용된다. 적색 서브 픽셀들의 OLED 열화가 센싱될 때, 적색 서브 픽셀들에 연결된 제1 스위치(SCS)가 OLED 발광 단계에서 턴-온되는 반면, 적색 이외의 다른 색의 서브 픽셀들에 연결된 제1 스위치(SCS)는 OLED 발광 단계에서 턴-오프된다. 녹색 서브 픽셀들의 OLED 열화가 센싱될 때, 녹색 서브 픽셀들에 연결된 제1 스위치(SCS)가 OLED 발광 단계에서 턴-온되는 반면, 녹색 이외의 다른 색의 서브 픽셀들에 연결된 제1 스위치(SCS)는 OLED 발광 단계에서 턴-오프된다. 청색 서브 픽셀들의 OLED 열화가 센싱될 때, 청색 서브 픽셀들에 연결된 제1 스위치(SCS)가 OLED 발광 단계에서 턴-온되는 반면, 청색 이외의 다른 색의 서브 픽셀들에 연결된 제1 스위치(SCS)는 OLED 발광 단계에서 턴-오프된다. 모든 제1 스위치들(SCS)은 OLED 전압 센싱 단계에서 턴-오프된다.
제2 스위치(PRE)는 OLED 발광 단계에서 턴-온되어 VPREO를 OLED에 공급한다. 제2 스위치(PRE)는 OLED 전압 센싱 단계에서 턴-오프된다.
제3 스위치(SEN)는 OLED 발광 단계에서 턴-오프된다. 제3 스위치(SEN)는 OLED 전압 센싱 단계에서 턴-온되어 센싱 라인(103)의 커패시터(Cps)의 전압으로 커패시터(Cs)를 충전시킨다. ADC는 센싱 단계에서 커패시터(Cs)의 전압 즉, OLED의 전압을 디지털 데이터로 변환하여 센싱 데이터를 출력한다.
멀티플렉서(112)는 센싱부(111)를 센싱 라인(103)에 연결하는 제1 트랜지스터(M1)와, 센싱부(111)를 데이터 라인(102)에 연결하는 제2 트랜지스터(M2)를 포함한다. 제1 트랜지스터(M1)는 제1 MUX 신호(SMUX)에 따라 턴-온되어 센싱부(111)를 센싱 라인(103)에 연결한다. 제2 트랜지스터(M2)는 제2 MUX 신호(DMUX)에 따라 턴-온되어 센싱부(111)를 데이터 라인(102)에 연결한다.
도 5a는 센싱 모드의 OLED 발광 단계에서 센싱부(111)와 픽셀 회로(101A)의 전류 패스를 나타낸다. 도 5b는 센싱 모드의 센싱 단계에서 센싱부(111)와 픽셀 회로(101A)의 전류 패스를 나타낸다. OLED 발광 단계에서, VPREO는 OLED의 애노드에 인가되어 OLED가 턴-온된다. 이 때, OLED에 전류가 흐른다. OLED가 열화되지 않았다면 OLED 발광 단계에서 OLED를 통해 흐르는 전류양이 많기 때문에 센싱 라인(103)의 커패시터(Cps)에 충전되는 전하가 작다. 반면에, OLED가 열화되면 OLED의 저항이 증가하여, OLED 발광 단계에서 VPREO와 VSS 사이에서 OLED를 통해 흐르는 전류양이 감소되고 센싱 라인(103)의 커패시터(Cps)에 충전되는 전하양이 많아진다. 따라서, OLED의 열화가 커질수록 커패시터(Cps)의 전압이 커진다. 센싱 단계에서 센싱 라인(103)의 커패시터(Cps)에 충전된 전압으로 센싱부(111)의 커패시터(Cs)가 충전된다. OLED의 열화가 클수록 커패시터(Cs)의 전압이 커진다. 따라서, ADC를 통해 얻어진 센싱 데이터는 OLED의 열화가 클수록 커진다.
도 6은 보상부(131)를 상세히 보여 주는 블록도이다. 도 7은 보상 룩업 테이블(Look-up table, LUT1)을 보여 주는 도면이다. 도 8은 휘도 룩업 테이블(LUT2)을 보여 주는 도면이다.
도 6을 참조하면, 보상부(131)는 타겟 휘도 판정부(72), 및 픽셀 데이터 보상부(74)를 포함한다.
픽셀 데이터 보상부(74)는 타겟 휘도 판정부(72)로부터 휘도 룩업 테이블(LUT1)의 타겟 휘도와, 센싱부(111)로부터 센싱 데이터를 수신 받는다. 픽셀 데이터 보상부(74)는 서브 픽셀별 센싱 데이터를 바탕으로 서브 픽셀별로 픽셀 데이터를 보상해야하는지 결정한다. 픽셀 데이터를 보상하기 위하여, 픽셀 데이터 보상부(74)는 보상 룩업 테이블(LUT2)에 센싱 데이터를 입력하여 보상 룩업 테이블(LUT2)로부터 출력된 게인(Gain)을 픽셀 데이터에 곱하여 픽셀 데이터의 휘도 저하를 보상한다. 도 6에서 “DATA”는 보상전 픽셀 데이터이고, “DATA'”는 픽셀 데이터 보상부(74)로부터 출력되는 보상후 픽셀 데이터이다. 보상후 픽셀 데이터(DATA')가 데이터 구동부(110)로 전송된다.
픽셀 데이터 보상부(74)는 타겟 휘도 판정부(72)에 의해 선정된 휘도 룩업 테이블(LUT1)에 따라 보상 룩업 테이블(LUT2)의 게인 커브를 선택하고, 선택된 게인 커브로 픽셀 데이터를 보상한다. 보상 룩업 테이블(LUT2)은 도 7에 도시된 바와 같이, 센싱 데이터가 커질수록 게인(gain)이 높아지는 게인 커브로 설정된다. 전술한 바와 같이 OLED의 열화가 심해질수록 센싱 데이터가 큰 값을 갖는다. 보상 룩업 테이블(LUT2)의 게인은 도 7에 도시된 바와 같이 타겟 휘도(TL1, TL2)에 따라 제한된다. 타겟 휘도가 낮을수록 최대 게인 값이 낮아진다. 예를 들어, 타겟 휘도가 TL1일 때의 최대 게인 값 보다 타겟 휘도가 TL2일 때 최대 게인 값이 낮아진다. 따라서, 보상 룩업 테이블(LUT2)은 타겟 휘도에 따라 최대 게인값이 다르게 설정된 다수의 게인 커브들로 설정된다.
한편, 제품 출하 당시 타겟 휘도는 디폴트 값으로 메모리에 저장된다. 제품 출하후 첫 번째 프레임 기간에서 열화 센싱 결과를 바탕으로 열화 측정값(DM)이 산출되면 이 열화 측정값(DM)으로 타겟 휘도가 업데이트되고, 매 프레임 기간마다 실시간 산출된 열화 측정값으로 타겟 휘도가 실시간 업데이트된다. 파워 오프 시퀀스에서 메모리에 저장된 타겟 휘도는 다음 파워 온 시퀀스에 읽혀진다.
픽셀 데이터 보상부(74)는 제N 표시패널(PNL(N))의 모든 서브 픽셀들에 대한 센싱 데이터의 평균값으로 제N 표시패널(PNL(N))에 대한 열화 측정값(DM(N))을 산출한다. 제N 표시패널(PNL(N))의 열화 측정값(DM(N))은 제N 표시패널(PNL(N))의 열화후 평균 휘도를 나타낸다.
타겟 휘도 판정부(72)는 주변 표시패널들(PNL(N-1), PNL(N+1)의 열화후 평균 휘도를 지시하는 열화 측정값(DA(N-1), DM(N+1)과, 픽셀 데이터 보상부(74)로부터 제N 표시패널(PNL(N))에 대한 열화 측정값(PNL(N))을 수신한다. 타겟 휘도 판정부(72)는 열화 측정값들(DM(N-1), DM(N), DM(N+1))을 비교하여 가장 큰 열화 측정값(DM)을 선택한다. 타겟 휘도 판정부(72)는 가장 큰 열화 측정값(DM)을 휘도 룩업 테이블(LUT1)에 입력하여 타겟 휘도를 선정한다. 휘도 룩업 테이블(LUT1)은 도 8에 도시된 바와 같이 휘도 측정값(DM)과 반비례 관계를 갖는 타겟 휘도가 설정된다. 전술한 바와 같이, 휘도 측정값(DM)은 표시패널의 열화후 평균 휘도를 나타내기 때문에 휘도 측정값(DM)이 클수록 표시패널의 열화가 심한 상태를 나타낸다. 열화가 심한 표시패널의 수명 감소를 방지하기 위하여 타겟 휘도는 열화 측정값이 클수록 작은 값으로 설정된다. 타겟 휘도는 픽셀들의 최대 휘도를 정의한다. 따라서, 픽셀 데이터 보상부(74)에 의해 보상된 픽셀 데이터의 최대 휘도는 타겟 휘도에 의해 제한된다. 타겟 휘도는 전술한 바와 같이 표시패널들(PNL(N-1), PNL(N), PNL(N+1)의 열화 측정값들의 비교 결과를 바탕으로 타겟 휘도 판정부(72)에서 결정된다.
보상부(131)는 표시패널들 각각의 TCON(130)에 배치될 수 있다. 따라서, 도 9에 도시된 바와 같이, TCON들(TCON(N-1), TCON(N), TCON(N+1)) 간에 열화 측정값들(DM(N-1), DM(N), DM(N+1))이 공유된다. TCON들(TCON(N-1), TCON(N), TCON(N+1))은 도 2에 도시된 콘트롤 보드(204) 상에 1:1로 실장될 수 있다. 예를 들어, 제N 표시패널(PNL(N))에 대응하는 제N 콘트롤 보드(204)에 제N TCON(TCON(N))이 실장된다.
도 10은 타일드 디스플레이의 SET(200) 에서 표시패널들의 열화 측정값들이 비교되어 타겟 휘도가 선정되는 예를 보여 주는 도면이다.
도 10을 참조하면, 콘트롤 보드들(204)에 실장된 TCON들(TCON(N-1), TCON(N), TCON(N+1))은 열화 측정값(DM(N-1), DM(N), DM(N+1))만 산출하여 SET(200)로 전송할 수 있다. SET(200)는 콘트롤 보드들(204)로부터 수신된 열화 측정값들(DM(N-1), DM(N), DM(N+1))을 비교하여 휘도 룩업 테이블(LUT1)에서 가장 큰 열화 측정값이 지시하는 타겟 휘도를 선정한다. SET(200)는 열화 측정값에 따라 선택된 타겟 휘도를 콘트롤 보드들(204)의 TCON들(TCON(N-1), TCON(N), TCON(N+1))로 전송한다. 이 실시예는 SET(200)의 메모리에 휘도 룩업 테이블(LUT1)이 저장되고, 콘트롤 보드들(204)의 메모리는 휘도 룩업 테이블(LUT1)을 저장할 필요가 없다.
도 11은 타일드 디스플레이의 콘트롤 보드들에 실장된 타이밍 콘트롤러들 각각에서 열화 측정값들이 비교되어 타겟 휘도가 선정되는 예를 보여 주는 도면이다.
도 11을 참조하면, 콘트롤 보드들(204)에 실장된 TCON들(TCON(N-1), TCON(N), TCON(N+1)) 각각에서 열화 측정값을 산출하여 다른 TCON으로 전송하고, TCON들(TCON(N-1), TCON(N), TCON(N+1)) 각각에서 열화 측정값들(DM(N-1), DM(N), DM(N+1))을 비교하여 가장 큰 열화 측정값에 대응하는 타겟 휘도를 선정한다. 이 실시예는 콘트롤 보드들(204)의 메모리에 보상 룩업 테이블(LUT2)과 함께 휘도 룩업 테이블(LUT1)이 저장되어야 한다. 이 실시예는 SET(200)에서 타겟 휘도 선정 기능을 지원할 필요가 없기 때문에 기존 SET 보드로 구현될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
72 : 타겟 휘도 판정부 74 : 픽셀 데이터 보상부
110 : 데이터 구동부 111 : 센싱부
120 : 게이트 구동부 131 : 보상부
130, TCON, TCON(N-1), TCON(N), TCON(N+1) : 타이밍 콘트롤러
200 : 통합 콘트롤 박스(SET) 202 : 케이블
204 : 콘트롤 보드 DM : 열화 측정값
PNL1~PNL12, PNL(N-1), PNL(N), PNL(N+1) : 표시패널

Claims (9)

  1. 제1 표시패널을 구동하는 제1 표시패널 구동부;
    상기 제1 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 상기 제1 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 보상하는 제1 열화 보상부;
    제2 표시패널을 구동하는 제2 표시패널 구동부; 및
    상기 제2 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 제2 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 보상하는 제2 열화 보상부를 구비하며,
    상기 제1 열화 보상부는 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하여 상기 제2 열화 보상부로 전송하고,
    상기 제2 열화 보상부는 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하여 상기 제1 열화 보상부로 전송하고,
    상기 제1 열화 보상부는 상기 제1 및 제2 표시패널들의 최대 휘도를 정의하는 타겟 휘도에 의해 제한되는 제1 보상값을 선택하고, 선택된 제1 보상값으로 상기 제1 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 변조하고, 상기 타겟 휘도가 낮아질 때 상기 제1 보상값의 최대값을 낮추고,
    상기 제2 열화 보상부는 상기 타겟 휘도에 의해 제한되는 제2 보상값을 선택하고, 선택된 제2 보상값으로 상기 제2 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 변조하고, 상기 타겟 휘도가 낮아질 때 상기 제2 보상값의 최대값을 낮추는 타일드 디스플레이.
  2. 제 1 항에 있어서,
    상기 제1 열화 측정값은 상기 제1 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값이고,
    상기 제2 열화 측정값이 상기 제2 표시패널의 모든 서브 픽셀들로부터 얻어진 센싱 데이터의 평균값인 타일드 디스플레이.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 열화 보상부들 각각은 상기 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 기준으로 상기 타겟 휘도를 선택하는 타일드 디스플레이.
  4. 제 2 항에 있어서,
    상기 제1 및 제2 열화 측정값이 클수록 상기 타겟 휘도가 감소되는 타일드 디스플레이.
  5. 삭제
  6. 삭제
  7. 제 2 항에 있어서,
    상기 센싱 데이터가 클수록 상기 제1 및 제2 보상값이 커지는 타일드 디스플레이.
  8. 제1 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 상기 제1 표시패널의 열화 수준을 대표하는 제1 열화 측정값을 산출하는 단계;
    제2 표시패널에 배치된 픽셀들 각각의 전기적 특성을 센싱한 결과를 바탕으로 상기 제2 표시패널의 열화 수준을 대표하는 제2 열화 측정값을 산출하는 단계;
    상기 제1 및 제2 열화 측정값들 중 더 큰 열화 측정값을 선택하는 단계;
    상기 선택된 열화 측정값에 따라 상기 제1 및 제2 표시패널들의 최대 휘도를 정의하는 타겟 휘도를 선택하는 단계;
    상기 타겟 휘도에 의해 제한되는 제1 보상값을 선택하고, 선택된 제1 보상값으로 상기 제1 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 변조하는 단계;
    상기 타겟 휘도에 의해 제한되는 제2 보상값을 선택하고, 선택된 제2 보상값으로 상기 제2 표시패널의 픽셀들 각각에 기입될 픽셀 데이터를 변조하는 단계; 및
    상기 타겟 휘도가 낮아질 때 상기 제1 및 제2 보상값의 최대값을 낮추는 단계를 포함하는 타일드 디스플레이의 휘도 보상 방법.
  9. 삭제
KR1020170184608A 2017-12-29 2017-12-29 타일드 디스플레이와 그 휘도 보상 방법 Active KR102417424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184608A KR102417424B1 (ko) 2017-12-29 2017-12-29 타일드 디스플레이와 그 휘도 보상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184608A KR102417424B1 (ko) 2017-12-29 2017-12-29 타일드 디스플레이와 그 휘도 보상 방법

Publications (2)

Publication Number Publication Date
KR20190081809A KR20190081809A (ko) 2019-07-09
KR102417424B1 true KR102417424B1 (ko) 2022-07-06

Family

ID=67261325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184608A Active KR102417424B1 (ko) 2017-12-29 2017-12-29 타일드 디스플레이와 그 휘도 보상 방법

Country Status (1)

Country Link
KR (1) KR102417424B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085118A (ko) 2020-12-14 2022-06-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102713903B1 (ko) * 2021-02-15 2024-10-08 삼성전자주식회사 전자 장치 및 전자 장치에서 픽셀 데이터를 보정하는 방법
US11955074B2 (en) 2021-02-15 2024-04-09 Samsung Electronics Co., Ltd. Electronic device and method for calibrating image data in electronic device
CN116206576B (zh) * 2023-03-20 2023-11-14 百润生科技(深圳)有限公司 拼接显示系统漏光补偿方法、装置、设备及存储介质
CN118098144B (zh) * 2024-04-24 2024-06-21 深圳市华星光电半导体显示技术有限公司 显示屏的亮度匹配方法、亮度匹配装置及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120135946A (ko) * 2011-06-08 2012-12-18 주식회사 오리온 대형 디스플레이 장치 및 그의 휘도 제어 방법
KR102372041B1 (ko) * 2015-09-08 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20170036938A (ko) * 2015-09-24 2017-04-04 삼성디스플레이 주식회사 열화 보상 장치 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20190081809A (ko) 2019-07-09

Similar Documents

Publication Publication Date Title
US11087698B2 (en) Display device
KR102312348B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US11195474B2 (en) Display device having a compensation power generator for adjusting input voltages and driving method thereof
KR102412107B1 (ko) 휘도 제어장치와 이를 포함하는 표시장치
KR102679784B1 (ko) 유기 발광 표시장치와 그 구동 장치 및 방법
KR102417424B1 (ko) 타일드 디스플레이와 그 휘도 보상 방법
KR102660305B1 (ko) 표시 장치
US11114034B2 (en) Display device
KR102348765B1 (ko) 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
KR20160078749A (ko) 유기 발광 다이오드 표시장치와 그 소자 특성 센싱 방법
KR20180061476A (ko) 전계발광 표시장치와 그의 전기적 특성 센싱방법
KR102546309B1 (ko) 표시장치의 화질 보상 장치 및 방법
KR102603538B1 (ko) 표시장치와 그 구동 방법
KR20180071467A (ko) 전계발광 표시장치와 그의 전기적 특성 보상방법
KR102696839B1 (ko) 유기 발광 다이오드 표시 장치
KR20220062802A (ko) 표시장치와 그 영상 처리 방법
KR20190064200A (ko) 표시 장치
KR20150104241A (ko) 표시장치 및 그 구동 방법
KR20210007508A (ko) 표시장치와 그 구동 방법
KR102387346B1 (ko) 표시장치와 이의 구동방법
KR102676123B1 (ko) 표시장치와 그 구동 방법
KR102680694B1 (ko) 표시 장치
KR20210030554A (ko) 표시 장치 및 이의 구동 방법
KR20160081426A (ko) 유기 발광 다이오드 표시 장치 및 그의 센싱 방법
KR102492335B1 (ko) 유기발광표시장치 및 그 보상 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171229

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201207

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171229

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211130

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220629

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220701

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220704

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250616

Start annual number: 4

End annual number: 4