[go: up one dir, main page]

KR102412674B1 - 스캔 드라이버 및 이를 포함하는 표시 장치 - Google Patents

스캔 드라이버 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102412674B1
KR102412674B1 KR1020150132947A KR20150132947A KR102412674B1 KR 102412674 B1 KR102412674 B1 KR 102412674B1 KR 1020150132947 A KR1020150132947 A KR 1020150132947A KR 20150132947 A KR20150132947 A KR 20150132947A KR 102412674 B1 KR102412674 B1 KR 102412674B1
Authority
KR
South Korea
Prior art keywords
scan
signal
lines
logic
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150132947A
Other languages
English (en)
Other versions
KR20170034970A (ko
Inventor
강형율
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150132947A priority Critical patent/KR102412674B1/ko
Priority to US15/093,516 priority patent/US10565914B2/en
Publication of KR20170034970A publication Critical patent/KR20170034970A/ko
Application granted granted Critical
Publication of KR102412674B1 publication Critical patent/KR102412674B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

스캔 드라이버는 신호 라인들 및 논리 소자들을 포함한다. 신호 라인들은 스캔 라인들 중에서 하나의 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 전달한다. 논리 소자들은 신호 라인들을 조합 계산으로 그룹화한 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 스캔 라인들에 상응하게 연결되어 스캔 라인에 출력 신호를 제공한다. 이 때, 신호 라인 그룹들의 개수는 논리 소자들의 개수와 동일하거나 논리 소자들의 개수보다 많다.

Description

스캔 드라이버 및 이를 포함하는 표시 장치{SCAN DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 디코더 타입 내부 회로로 구현되는 스캔 드라이버 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널, 스캔 드라이버, 데이터 드라이버, 타이밍 컨트롤러 등을 포함한다. 종래에는 표시 패널에 스캔 신호를 스캔 라인들을 통해 순차적으로 제공(즉, 순차 스캔 구동 방식)하는 스캔 드라이버가 주로 이용되었으나, 최근에는 표시 패널에 스캔 신호를 스캔 라인들을 통해 랜덤하게 제공(즉, 랜덤 스캔 구동 방식)하는 스캔 드라이버가 주목받고 있다. 이러한 랜덤 스캔 구동 방식의 스캔 드라이버는 보통 디코더 타입 내부 회로로 구현되는데, "주사 구동부 및 이를 이용한 표시 장치"라는 제목의 본 출원인의 한국등록특허 제1,107,163호에 개시되어 있는 바와 같이, 스캔 라인들에 대응하는 논리 소자(예를 들어, 오어 게이트(OR-gate) 소자)들과 연결될 전체 신호 라인들이 복수의 신호 라인 그룹들로 그룹화되고, 신호 라인 그룹마다 하나의 신호 라인이 선택되어 하나의 논리 소자의 입력으로 연결되는 구조를 가지고 있다. 그러나, 이러한 구조에서는, 하나의 신호 라인 그룹에서 2개 이상의 신호 라인들이 선택되는 경우의 수가 배제되기 때문에 신호 라인들의 개수가 불필요하게 증가할 수밖에 없고, 표시 장치의 해상도가 높아짐에 따라 표시 장치의 비표시 영역(즉, 표시 장치의 표시 영역을 제외한 영역으로서 신호 라인과 블랙 매트릭스(black matrix; BM) 등이 형성되는 영역)에 실장되는 상기 신호 라인들의 개수가 증가하여 데드 스페이스(dead space)가 커진다는 문제점이 있다.
본 발명의 일 목적은 디코더 타입 내부 회로로 구현됨에 있어 표시 장치의 비표시 영역에 실장되는 신호 라인들의 개수를 최소화하여 데드 스페이스를 줄일 수 있는 스캔 드라이버를 제공하는 것이다.
본 발명의 다른 목적은 상기 스캔 드라이버를 포함함으로써 슬림(slim) BM 구조를 갖는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 스캔 드라이버는 복수의 스캔 라인들 중에서 하나의 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 전달하는 복수의 신호 라인들, 및 상기 신호 라인들을 조합 계산으로 그룹화한 복수의 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상기 스캔 라인들에 상응하게 연결되어 상기 스캔 라인에 출력 신호를 제공하는 복수의 논리 소자들을 포함할 수 있다. 이 때, 상기 신호 라인 그룹들의 개수는 상기 논리 소자들의 개수와 동일하거나 상기 논리 소자들의 상기 개수보다 많을 수 있다.
일 실시예에 의하면, 상기 신호 라인들의 개수는 수학식
Figure 112015091570507-pat00001
(단, q는 상기 신호 라인들의 상기 개수이고, n은 상기 스캔 라인들의 개수 또는 상기 논리 소자들의 상기 개수이며, r은 상기 논리 소자들 각각의 입력들의 개수임)을 만족하는 최소값 q일 수 있다.
일 실시예에 의하면, 상기 스캔 라인 선택 신호는 q개의 비트들을 포함하고, 상기 신호 라인들은 상기 q개의 비트들을 전달하며, 상기 논리 소자는 상기 신호 라인 그룹으로부터 전달된 r개의 비트들에 대해 논리 연산을 수행하여 상기 출력 신호를 생성할 수 있다.
일 실시예에 의하면, 상기 논리 소자는 오어 게이트(OR-gate) 소자이고, 상기 논리 소자의 상기 출력 신호가 비트(bit) '0'일 때 상기 논리 소자에 연결된 상기 스캔 라인이 선택되며, 상기 논리 소자의 상기 출력 신호가 비트 '1'일 때 상기 논리 소자에 연결된 상기 스캔 라인이 비선택될 수 있다.
일 실시예에 의하면, 상기 스캔 라인 선택 신호의 상기 q개의 비트들은 상기 스캔 라인들이 순차적으로 구동되도록 가변되거나 또는 상기 스캔 라인들이 랜덤하게 구동되도록 가변될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 패널, 상기 표시 패널에 복수의 스캔 라인들을 통해 스캔 신호를 제공하는 스캔 드라이버, 상기 스캔 신호에 응답하여 상기 표시 패널에 복수의 데이터 라인들을 통해 데이터 신호를 제공하는 데이터 드라이버, 및 상기 스캔 드라이버와 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함할 수 있다. 상기 스캔 드라이버는 상기 스캔 라인들 중에서 하나의 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 전달하는 복수의 신호 라인들, 및 상기 신호 라인들을 조합 계산으로 그룹화한 복수의 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상기 스캔 라인들에 상응하게 연결되어 상기 스캔 라인에 상기 스캔 신호로서 출력 신호를 제공하는 복수의 논리 소자들을 포함할 수 있다. 이 때, 상기 신호 라인 그룹들의 개수는 상기 논리 소자들의 개수와 동일하거나 상기 논리 소자들의 상기 개수보다 많을 수 있다.
일 실시예에 의하면, 상기 신호 라인들의 개수는 수학식
Figure 112015091570507-pat00002
(단, q는 상기 신호 라인들의 상기 개수이고, n은 상기 스캔 라인들의 개수 또는 상기 논리 소자들의 상기 개수이며, r은 상기 논리 소자들 각각의 입력들의 개수임)을 만족하는 최소값 q일 수 있다.
일 실시예에 의하면, 상기 스캔 라인 선택 신호는 q개의 비트들을 포함하고, 상기 신호 라인들은 상기 q개의 비트들을 전달하며, 상기 논리 소자는 상기 신호 라인 그룹으로부터 전달된 r개의 비트들에 대해 논리 연산을 수행하여 상기 출력 신호를 생성할 수 있다.
일 실시예에 의하면, 상기 논리 소자는 오어 게이트(OR-gate) 소자이고, 상기 논리 소자의 상기 출력 신호가 비트(bit) '0'일 때 상기 논리 소자에 연결된 상기 스캔 라인이 선택되며, 상기 논리 소자의 상기 출력 신호가 비트 '1'일 때 상기 논리 소자에 연결된 상기 스캔 라인이 비선택될 수 있다.
일 실시예에 의하면, 상기 스캔 라인 선택 신호의 상기 q개의 비트들은 상기 스캔 라인들이 순차적으로 구동되도록 가변되거나 또는 상기 스캔 라인들이 랜덤하게 구동되도록 가변될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 상부 표시 영역과 하부 표시 영역으로 구분되는 표시 패널, 상기 상부 표시 영역에 복수의 상부 스캔 라인들을 통해 상부 스캔 신호를 제공하는 상부 스캔 드라이버, 상기 하부 표시 영역에 복수의 하부 스캔 라인들을 통해 하부 스캔 신호를 제공하는 하부 스캔 드라이버, 상기 상부 스캔 신호 및 상기 하부 스캔 신호에 응답하여 상기 표시 패널에 복수의 데이터 라인들을 통해 데이터 신호를 제공하는 데이터 드라이버, 및 상기 상부 스캔 드라이버, 상기 하부 스캔 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함할 수 있다. 상기 상부 스캔 드라이버는 상기 상부 스캔 라인들 중에서 하나의 상부 대상 스캔 라인을 선택하기 위한 상부 스캔 라인 선택 신호를 전달하는 복수의 제1 신호 라인들, 및 상기 상부 신호 라인들을 조합 계산으로 그룹화한 복수의 제1 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상기 상부 스캔 라인들에 상응하게 연결되어 상기 상부 스캔 라인에 상기 상부 스캔 신호로서 상부 출력 신호를 제공하는 복수의 제1 논리 소자들을 포함할 수 있다. 상기 하부 스캔 드라이버는 상기 하부 스캔 라인들 중에서 하나의 하부 대상 스캔 라인을 선택하기 위한 하부 스캔 라인 선택 신호를 전달하는 복수의 제2 신호 라인들, 및 상기 하부 신호 라인들을 조합 계산으로 그룹화한 복수의 제2 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상기 하부 스캔 라인들에 상응하게 연결되어 상기 하부 스캔 라인에 상기 하부 스캔 신호로서 하부 출력 신호를 제공하는 복수의 제2 논리 소자들을 포함할 수 있다. 이 때, 상기 제1 신호 라인 그룹들의 개수는 상기 제1 논리 소자들의 개수와 동일하거나 상기 제1 논리 소자들의 상기 개수보다 많고, 상기 제2 신호 라인 그룹들의 개수는 상기 제2 논리 소자들의 개수와 동일하거나 상기 제2 논리 소자들의 상기 개수보다 많을 수 있다.
일 실시예에 의하면, 상기 제1 신호 라인들의 개수는 수학식
Figure 112015091570507-pat00003
(단, q1는 상기 제1 신호 라인들의 상기 개수이고, n1은 상기 상부 스캔 라인들의 개수 또는 상기 제1 논리 소자들의 상기 개수이며, r1은 상기 제1 논리 소자들 각각의 입력들의 개수임)을 만족하는 최소값 q1일 수 있다.
일 실시예에 의하면, 상기 제2 신호 라인들의 개수는 수학식
Figure 112015091570507-pat00004
(단, q2는 상기 제2 신호 라인들의 상기 개수이고, n2은 상기 하부 스캔 라인들의 개수 또는 상기 제2 논리 소자들의 상기 개수이며, r2은 상기 제2 논리 소자들 각각의 입력들의 개수임)을 만족하는 최소값 q2일 수 있다.
일 실시예에 의하면, 상기 상부 스캔 라인들의 상기 개수와 상기 하부 스캔 라인들의 상기 개수는 동일하고, 상기 제1 신호 라인들의 개수와 상기 제2 신호 라인들의 개수도 동일할 수 있다.
일 실시예에 의하면, 상기 상부 스캔 라인들의 상기 개수와 상기 하부 스캔 라인들의 상기 개수는 상이하고, 상기 제1 신호 라인들의 개수와 상기 제2 신호 라인들의 개수도 상이할 수 있다.
일 실시예에 의하면, 상기 상부 스캔 라인 선택 신호는 q1개의 비트들을 포함하고, 상기 제1 신호 라인들은 상기 q1개의 비트들을 전달하며, 상기 제1 논리 소자는 상기 제1 신호 라인 그룹으로부터 전달된 r1개의 비트들에 대해 논리 연산을 수행하여 상기 상부 출력 신호를 생성할 수 있다.
일 실시예에 의하면, 상기 하부 스캔 라인 선택 신호는 q2개의 비트들을 포함하고, 상기 제2 신호 라인들은 상기 q2개의 비트들을 전달하며, 상기 제2 논리 소자는 상기 제2 신호 라인 그룹으로부터 전달된 r2개의 비트들에 대해 논리 연산을 수행하여 상기 하부 출력 신호를 생성할 수 있다.
일 실시예에 의하면, 상기 제1 논리 소자는 오어 게이트(OR-gate) 소자이고, 상기 제1 논리 소자의 상기 상부 출력 신호가 비트(bit) '0'일 때 상기 제1 논리 소자에 연결된 상기 상부 스캔 라인이 선택되며, 상기 제1 논리 소자의 상기 상부 출력 신호가 비트 '1'일 때 상기 제1 논리 소자에 연결된 상기 상부 스캔 라인이 비선택될 수 있다.
일 실시예에 의하면, 상기 제2 논리 소자는 오어 게이트 소자이고, 상기 제2 논리 소자의 상기 하부 출력 신호가 비트 '0'일 때 상기 제2 논리 소자에 연결된 상기 하부 스캔 라인이 선택되며, 상기 제2 논리 소자의 상기 하부 출력 신호가 비트 '1'일 때 상기 제2 논리 소자에 연결된 상기 하부 스캔 라인이 비선택될 수 있다.
일 실시예에 의하면, 상기 상부 스캔 라인 선택 신호의 상기 q1개의 비트들 및 상기 하부 스캔 라인 선택 신호의 상기 q2개의 비트들은 상기 상부 스캔 라인들 및 상기 하부 스캔 라인들이 순차적으로 구동되도록 가변되거나 또는 상기 상부 스캔 라인들 및 상기 하부 스캔 라인들이 랜덤하게 구동되도록 가변될 수 있다.
본 발명의 실시예들에 따른 스캔 드라이버는 조합 계산(combination)(즉, 수학식
Figure 112015091570507-pat00005
을 만족하는 최소값 q를 계산하는 것으로서, q는 신호 라인들의 개수이고, n은 스캔 라인들의 개수이며, r은 각 논리 소자의 입력들의 개수임)으로 결정된 개수의 신호 라인들을 포함하고, 상기 신호 라인들의 전부 또는 일부를 스캔 라인들에 상응하게 연결된 논리 소자들과 상응하게 연결시킨 구조를 갖는 디코더 타입 내부 회로로 구현됨으로써, 표시 장치의 비표시 영역에 실장되는 신호 라인들의 개수를 최소화하여 데드 스페이스를 효과적으로 줄일 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상기 스캔 드라이버를 포함함으로써 슬림 BM 구조를 가질 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에서 표시 패널과 스캔 드라이버가 연결되는 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함된 스캔 드라이버를 나타내는 도면이다.
도 4 내지 도 6은 종래의 스캔 드라이버와 도 1의 표시 장치에 포함된 스캔 드라이버를 비교하기 위한 도면들이다.
도 7은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 8은 도 7의 표시 장치에서 표시 패널과 스캔 드라이버가 연결되는 일 예를 나타내는 도면이다.
도 9는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 10a는 도 9의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다.
도 10b는 도 9의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서는 중복된 설명을 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 도 1의 표시 장치에서 표시 패널과 스캔 드라이버가 연결되는 일 예를 나타내는 도면이며, 도 3은 도 1의 표시 장치에 포함된 스캔 드라이버를 나타내는 도면이다.
도 1 내지 도 3을 참조하면, 표시 장치(100)는 표시 패널(110), 스캔 드라이버(120), 데이터 드라이버(130) 및 타이밍 컨트롤러(140)를 포함할 수 있다. 일 실시예에서, 표시 장치(100)는 표시 패널(110)에 구비된 화소 회로(111)가 유기 발광 다이오드(organic light emitting diode; OLED)를 포함하는 유기 발광 표시 장치일 수 있다. 다른 실시예에서, 표시 장치(100)는 표시 패널(110)에 구비된 화소 회로(111)가 액정(liquid crystal)층을 포함하는 액정 표시 장치일 수 있다. 다만, 이것은 예시적인 것으로서 표시 장치(100)가 그에 한정되지는 않는다.
표시 패널(110)은 화소 회로(111)들을 포함할 수 있다. 스캔 드라이버(120)는 표시 패널(110)에 스캔 라인들(SL(1), ..., SL(n))(단, n은 2이상의 정수)을 통해 스캔 신호를 제공할 수 있다. 데이터 드라이버(130)는 상기 스캔 신호에 응답하여 표시 패널(110)에 데이터 라인들(DL(1), ..., DL(m))(단, m은 2이상의 정수)을 통해 데이터 신호를 제공할 수 있다. 타이밍 컨트롤러(140)는 제어 신호들(CTL1, CTL2)을 생성하고, 제어 신호들(CTL1, CTL2)을 데이터 드라이버(130)와 스캔 드라이버(120)에 제공함으로써, 데이터 드라이버(130)와 스캔 드라이버(120)를 제어할 수 있다. 이 때, 타이밍 컨트롤러(140)가 스캔 드라이버(120)에 제공하는 제어 신호(CTL2)는 스캔 라인들(SL(1), ..., SL(n)) 중에서 하나의 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 포함할 수 있다. 도시하지는 않았지만, 표시 장치(100)가 다른 구성 요소들을 더 포함할 수 있음은 자명(예를 들어, 표시 장치(100)가 유기 발광 표시 장치인 경우 발광 제어 드라이버 등을 더 포함할 수 있고, 표시 장치(100)가 액정 표시 장치인 경우 백라이트 등을 더 포함할 수 있음)하다. 한편, 도 1에서는 스캔 드라이버(120), 데이터 드라이버(130) 및 타이밍 컨트롤러(140)가 구분되어 도시되어 있지만, 표시 장치(100)를 구현함에 있어 스캔 드라이버(120), 데이터 드라이버(130) 및 타이밍 컨트롤러(140)는 명확하게 구분되지 않을 수도 있다. 그러므로, 스캔 드라이버(120), 데이터 드라이버(130) 및 타이밍 컨트롤러(140)는 표시 패널(110)과 연결되는 주변 회로의 기능(function)들로서 해석될 수 있다. 예를 들어, 타이밍 컨트롤러(140)는 스캔 드라이버(120) 및 데이터 드라이버(130)의 동작을 수행하거나 또는 그러한 동작을 수행하는 구성 요소들의 일부를 포함할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 스캔 드라이버(120)는 신호 라인들(S1, ..., S10) 및 논리 소자들(121-1, ..., 121-n)을 포함할 수 있다. 또한, 도 2에 도시된 바와 같이, 스캔 드라이버(120)의 논리 소자(121)들은 스캔 라인들(SL(1), ..., SL(n))에 상응하게 연결될 수 있다. 예를 들어, 제1 논리 소자(121)는 제1 스캔 라인(SL(1))에 연결될 수 있고, 제2 논리 소자(121)는 제2 스캔 라인(SL(2))에 연결될 수 있으며, 제n 논리 소자(121)는 제n 스캔 라인(SL(n))에 연결될 수 있다. 다만, 설명의 편의를 위해, 도 3에서는 10개의 신호 라인들(S1, ..., S10), 4개의 논리 소자들(121-1, ..., 121-4) 및 4개의 스캔 라인들(SL(1), ..., SL(4))만을 도시하였다. 신호 라인들(S1, ..., S10)은 스캔 라인들(SL(1), ..., SL(n)) 중에서 하나의 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 전달할 수 있다. 논리 소자들(121-1, ..., 121-n)은 신호 라인들(S1, ..., S10)을 조합 계산으로 그룹화한 신호 라인 그룹(GR)들의 전부 또는 일부에 상응하게 연결될 수 있고, 스캔 라인들(SL(1), ..., SL(n))에 상응하게 연결되어 스캔 라인(SL(1), ..., SL(n))에 스캔 신호로서 출력 신호를 제공할 수 있다. 이 때, 스캔 드라이버(120)가 표시 장치(100)의 모든 스캔 라인들(SL(1), ..., SL(n))을 구동해야 하기 때문에, 신호 라인 그룹(GR)들의 개수는 논리 소자들(121-1, ..., 121-n)의 개수와 동일하거나 논리 소자들(121-1, ..., 121-n)의 개수보다 많을 수 있다. 즉, 신호 라인 그룹(GR)들의 개수가 논리 소자들(121-1, ..., 121-n)의 개수보다 많은 경우에는 신호 라인 그룹(GR)들의 일부를 사용하지 않으면 되지만, 신호 라인 그룹(GR)들의 개수가 논리 소자들(121-1, ..., 121-n)의 개수보다 적은 경우에는 스캔 라인들(SL(1), ..., SL(n)) 중 일부가 구동되지 않으므로, 신호 라인 그룹(GR)들의 개수가 논리 소자들(121-1, ..., 121-n)의 개수와 동일하거나 논리 소자들(121-1, ..., 121-n)의 개수보다 많도록 설계되는 것이다.
구체적으로, 스캔 드라이버(120)에 있어서, 신호 라인들(S1, ..., S10)의 개수는 수학식
Figure 112015091570507-pat00006
(단, q는 신호 라인들(S1, ..., S10)의 개수이고, n은 스캔 라인들(SL(1), ..., SL(n))의 개수 또는 논리 소자들(121-1, ..., 121-n)의 개수이며, r은 논리 소자들(121-1, ..., 121-n) 각각의 입력들의 개수임)을 만족하는 최소값 q일 수 있다. 예를 들어, 스캔 라인들(SL(1), ..., SL(n))의 개수가 200이고, 각 논리 소자(121-1, ..., 121-n)의 입력들의 개수가 4라고 가정하면, 수학식
Figure 112015091570507-pat00007
을 만족하는 최소값 q를 찾아야 한다. 이 경우, q가 9인 경우 qC4가 126이고, q가 10인 경우 qC4가 210이므로, q는 10으로 결정될 수 있다. 마찬가지로, 스캔 라인들(SL(1), ..., SL(n))의 개수가 256이고, 각 논리 소자(121-1, ..., 121-n)의 입력들의 개수가 4라고 가정하면, 수학식
Figure 112015091570507-pat00008
을 만족하는 최소값 q를 찾아야 한다. 이 경우, q가 10인 경우 qC4가 210이고, q가 11인 경우 qC4가 330이므로, q는 11로 결정될 수 있다. 종래의 스캔 드라이버에서는 신호 라인들이 신호 라인 그룹들로 그룹화되고, 신호 라인 그룹마다 하나의 신호 라인이 선택되어 하나의 논리 소자의 입력으로 연결되었다. 따라서, 스캔 라인들(SL(1), ..., SL(n))의 개수가 256이고, 각 논리 소자(121-1, ..., 121-n)의 입력들의 개수가 4인 경우, 4
Figure 112015091570507-pat00009
4
Figure 112015091570507-pat00010
4
Figure 112015091570507-pat00011
4=256으로 계산되기 때문에 4+4+4+4=16이 되어 16개의 신호 라인들이 필요하였다. 그 결과, 동일한 조건 하에서, 스캔 드라이버(120)는 11개의 신호 라인들이 필요한 반면, 종래의 스캔 드라이버는 16개의 신호 라인들이 필요하기 때문에, 스캔 드라이버(120)를 포함하는 표시 장치(100)는 종래의 스캔 드라이버를 포함하는 표시 장치와 비교하여 30% 이상 개선된 슬림 BM 구조를 가질 수 있다.
한편, 스캔 라인 선택 신호는 q개의 비트(bit)들을 포함하고, 신호 라인들(S1, ..., S10)은 q개의 비트들을 전달하며, 논리 소자(121-1, ..., 121-n)는 신호 라인 그룹(GR)으로부터 전달된 r개의 비트들에 대해 논리 연산을 수행하여 출력 신호를 생성할 수 있다. 즉, 도 3에 도시된 바와 같이, 신호 라인들(S1, ..., S10)이 10개인 경우 스캔 라인 선택 신호는 10개의 비트들을 포함하고, 10개의 비트들 각각은 신호 라인들(S1, ..., S10) 각각을 통해 전달될 수 있다. 또한, 각 논리 소자(121-1, ..., 121-n)는 4개의 비트들을 입력받아 논리 연산을 수행할 수 있다. 예를 들어, 제1 논리 소자(121-1)는 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제4 신호 라인(S4)과 연결되어 이들을 통해 전달된 4개의 비트들에 대해 논리 연산을 수행할 수 있고, 제2 논리 소자는(121-2)는 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제5 신호 라인(S5)과 연결되어 이들을 통해 전달된 4개의 비트들에 대해 논리 연산을 수행할 수 있으며, 제3 논리 소자는(121-3)는 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제6 신호 라인(S6)과 연결되어 이들을 통해 전달된 4개의 비트들에 대해 논리 연산을 수행할 수 있고, 제4 논리 소자는(121-4)는 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제7 신호 라인(S7)과 연결되어 이들을 통해 전달된 4개의 비트들에 대해 논리 연산을 수행할 수 있다. 따라서, 스캔 라인들(SL(1), ..., SL(n))은 논리 소자들(121-1, ..., 121-n)로부터 생성되는 출력 신호들(즉, 스캔 신호)에 기초하여 구동될 수 있다.
일 실시예에서, 도 3에 도시된 바와 같이, 논리 소자들(121-1, ..., 121-n)은 오어 게이트 소자들일 수 있다. 이 경우, 논리 소자(121-1, ..., 121-n)의 출력 신호가 비트 '0'일 때 논리 소자(121-1, ..., 121-n)에 연결된 스캔 라인(SL(1), ..., SL(n))이 선택될 수 있고, 논리 소자(121-1, ..., 121-n)의 출력 신호가 비트 '1'일 때 논리 소자(121-1, ..., 121-n)에 연결된 스캔 라인(SL(1), ..., SL(n))이 선택되지 않을 수 있다. 예를 들어, 제1 논리 소자(121-1)와 연결된 신호 라인 그룹(GR)을 구성하는 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제4 신호 라인(S4)을 통해 비트들('0', '0', '0', '0')이 인가되면, 제1 논리 소자(121-1)는 제1 스캔 라인(SL(1))을 통해 비트 '0'인 출력 신호를 제공할 수 있다. 반면에, 제1 논리 소자(121-1)와 연결된 신호 라인 그룹(GR)을 구성하는 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제4 신호 라인(S4)을 통해 인가되는 비트들 중에 하나라도 비트 '1'이 있으면, 제1 논리 소자(121-1)는 제1 스캔 라인(SL(1))을 통해 비트 '1'인 출력 신호를 제공할 수 있다. 따라서, 제1 스캔 라인(SL(1))을 선택하고자 하면, 제1 논리 소자(121-1)와 연결된 신호 라인 그룹(GR)을 구성하는 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제4 신호 라인(S4)에 모두 비트 '0'을 인가하면 되고, 제1 스캔 라인(SL(1))을 비선택하고자 하면, 제1 논리 소자(121-1)와 연결된 신호 라인 그룹(GR)을 구성하는 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제4 신호 라인(S4) 중 적어도 하나 이상에 비트 '1'을 인가하면 된다. 한편, 화소 회로(111)에 구비된 스위칭 트랜지스터가 피모스(p-channel metal-oxide semiconductor; PMOS) 트랜지스터인 경우, 스캔 라인(SL(1), ..., SL(n))을 통해 비트 '0'인 출력 신호가 인가되면, 선택된 스위칭 트랜지스터가 턴온되기 때문에 도 3에 추가적인 구성은 필요하지 않다. 하지만, 화소 회로(111)에 구비된 스위칭 트랜지스터가 엔모스(n-channel metal-oxide semiconductor; NMOS) 트랜지스터인 경우, 스캔 라인(SL(1), ..., SL(n))을 통해 비트 '0'인 출력 신호가 인가되면, 선택된 스위칭 트랜지스터가 턴오프되기 때문에 논리 소자들(121-1, ..., 121-n)의 출력 신호들을 반전(inverting)시키는 구성이 추가될 수 있다.
상술한 바와 같이, 표시 장치(100)는 조합 계산(즉, 수학식
Figure 112015091570507-pat00012
을 만족하는 최소값 q를 계산하는 것으로서, q는 신호 라인들(S1, ..., S10)의 개수이고, n은 스캔 라인들(SL(1), ..., SL(n))의 개수이며, r은 각 논리 소자(121-1, ..., 121-n)의 입력들의 개수임)으로 결정된 개수의 신호 라인들(S1, ..., S10)을 포함하고, 상기 신호 라인들(S1, ..., S10)의 전부 또는 일부를 스캔 라인들(SL(1), ..., SL(n))에 상응하게 연결된 논리 소자들(121-1, ..., 121-n)과 상응하게 연결시킨 구조를 갖는 디코더 타입 내부 회로로 구현되는 스캔 드라이버(120)를 포함함으로써, 표시 장치(100)의 비표시 영역에 실장되는 신호 라인들(S1, ..., S10)의 개수를 최소화하여 데드 스페이스를 효과적으로 줄일 수 있다. 특히, 스캔 드라이버(120)는 디코더 타입 내부 회로로 구현되기 때문에, 스캔 라인들(SL(1), ..., SL(n))을 순차적으로 구동시킬 수도 있고, 스캔 라인들(SL(1), ..., SL(n))을 랜덤하게 구동시킬 수도 있다. 따라서, 스캔 라인 선택 신호의 q개의 비트들은 스캔 라인들(SL(1), ..., SL(n))이 순차적으로 구동되도록 가변되거나 또는 스캔 라인들(SL(1), ..., SL(n))이 랜덤하게 구동되도록 가변될 수 있다. 나아가, 스캔 라인 선택 신호의 q개의 비트들이 모두 비트 '0'인 경우 모든 스캔 라인들(SL(1), ..., SL(n))이 선택되고, 스캔 라인 선택 신호의 q개의 비트들이 모두 비트 '1'인 경우 모든 스캔 라인들(SL(1), ..., SL(n))이 비선택되기 때문에, 스캔 드라이버(120)는 스캔 라인들(SL(1), ..., SL(n))을 동시 구동 방식으로 구동시킬 수도 있다. 한편, 상기에서는 스캔 드라이버(120)를 스캔 라인들(SL(1), ..., SL(n))을 구동시키는 구성 요소인 것으로 설명하였지만, 표시 장치(100)가 유기 발광 표시 장치인 경우, 스캔 드라이버(120)는 발광 제어 드라이버로서 이용될 수 있다. 따라서, 스캔 드라이버(120)는 표시 장치(100)가 유기 발광 표시 장치인 경우, 발광 제어 라인들을 구동시키는 구성 요소로도 해석될 수 있음을 이해하여야 한다.
도 4 내지 도 6은 종래의 스캔 드라이버와 도 1의 표시 장치에 포함된 스캔 드라이버를 비교하기 위한 도면들이다.
도 4 내지 도 6을 참조하면, 종래의 스캔 드라이버의 구조와 도 1의 표시 장치(100)에 포함된 스캔 드라이버(120)의 구조가 도시되어 있고, 이러한 구조적 차이에 기인한 신호 라인들의 개수 차이가 기재되어 있다. 구체적으로, 도 4에 도시된 바와 같이, 종래의 스캔 드라이버는 신호 라인들(A(1), ..., A(a), B(1), ..., B(b), C(1), ..., C(c), D(1), ..., D(d))이 신호 라인 그룹들(GROUP-A, GROUP-B, GROUP-C, GROUP-D)로 그룹화되고, 신호 라인 그룹(GROUP-A, GROUP-B, GROUP-C, GROUP-D)마다 하나의 신호 라인이 선택(예를 들어, A(1), B(1), C(1), D(1)이 선택)되어 하나의 오어 게이트 소자의 입력으로 연결되고, 상기 오어 게이트 소자의 출력에 상응하는 스캔 라인(SL)이 연결되는 구조를 갖는다. 반면에, 도 5에 도시된 바와 같이, 조합 계산(즉, 수학식
Figure 112015091570507-pat00013
을 만족하는 최소값 q를 계산하는 것으로서, q는 신호 라인들(L(1), ..., L(q))의 개수이고, n은 스캔 라인(SL)들의 개수이며, r은 각 오어 게이트 소자의 입력들의 개수임)으로 결정된 개수의 신호 라인들(L(1), ..., L(q))을 포함하고, 상기 신호 라인들(L(1), ..., L(q))의 전부 또는 일부를 스캔 라인(SL)들에 상응하게 연결된 오어 게이트 소자들과 상응하게 연결시킨 구조를 갖는다. 이와 같이, 종래의 스캔 드라이버의 구조와 도 1의 표시 장치(100)에 포함된 스캔 드라이버(120)의 구조는 모두 디코더 타입 내부 회로로 구현되지만, 도 1의 표시 장치(100)에 포함된 스캔 드라이버(120)의 구조는 신호 라인들(A(1), ..., A(a), B(1), ..., B(b), C(1), ..., C(c), D(1), ..., D(d))을 신호 라인 그룹들(GROUP-A, GROUP-B, GROUP-C, GROUP-D)로 그룹화하여 오어 게이트 소자들에 연결시키는 종래의 스캔 드라이버와는 달리, 신호 라인들(L(1), ..., L(q))을 조합 계산하여 오어 게이트 소자들에 연결시키고 있다.
먼저, 종래의 스캔 드라이버의 신호 라인들(A(1), ..., A(a), B(1), ..., B(b), C(1), ..., C(c), D(1), ..., D(d))의 개수를 살펴보면, 신호 라인 그룹(GROUP-A, GROUP-B, GROUP-C, GROUP-D)마다 하나의 신호 라인이 선택되어 하나의 오어 게이트 소자의 입력으로 연결되기 때문에, 경우의 수는 A-그룹(GROUP-A)의 a개, B-그룹(GROUP-B)의 b개, C-그룹(GROUP-C)의 c개, D-그룹(GROUP-D)의 d개가 곱해지는 방식으로 계산된다. 예를 들어, 200개의 오어 게이트 소자들이 존재(즉, 200개의 스캔 라인(SL)들이 존재)하는 경우, a
Figure 112015091570507-pat00014
b
Figure 112015091570507-pat00015
c
Figure 112015091570507-pat00016
d가 200이 되어야 하므로, a, b, c 및 d는 각각 5, 5, 2 및 4으로 결정될 수 있다. 마찬가지로, 256개의 오어 게이트 소자들이 존재(즉, 256개의 스캔 라인(SL)들이 존재)하는 경우, a
Figure 112015091570507-pat00017
b
Figure 112015091570507-pat00018
c
Figure 112015091570507-pat00019
d가 256이 되어야 하므로, a, b, c 및 d는 각각 4, 4, 4 및 4으로 결정될 수 있다. 즉, 종래의 스캔 드라이버에서는, 양자 모두 16개(즉, a+b+c+d=5+5+2+4=16, a+b+c+d=4+4+4+4=16)의 신호 라인들((A(1), ..., A(a), B(1), ..., B(b), C(1), ..., C(c), D(1), ..., D(d))이 필요하다. 반면에, 200개의 오어 게이트 소자들이 존재(즉, 200개의 스캔 라인(SL)들이 존재)하는 경우, 수학식
Figure 112015091570507-pat00020
을 만족하는 최소값 q가 10으로 계산될 수 있다. 마찬가지로, 256개의 오어 게이트 소자들이 존재(즉, 256개의 스캔 라인(SL)들이 존재)하는 경우, 수학식
Figure 112015091570507-pat00021
을 만족하는 최소값 q가 11로 계산될 수 있다. 즉, 스캔 드라이버(120)에서는, 종래의 스캔 드라이버와 동일한 조건임에도 불구하고, 10개 또는 11개의 신호 라인들(L(1), ..., L(q))만이 필요하다. 이와 같이, 스캔 드라이버(120)를 포함한 표시 장치(100)는 종래의 스캔 드라이버를 포함하는 표시 장치와 비교하여 30% 이상 개선된 슬림 BM 구조를 가질 수 있다.
도 6은 종래의 스캔 드라이버와 표시 장치(100)에 포함된 스캔 드라이버(120)의 구조적 차이에 기인한 신호 라인들의 개수 차이를 보여주고 있다. 예를 들어, 신호 라인들의 개수가 16개로 동일하다고 가정하면, 종래의 스캔 드라이버는 최대 256개(즉, 4
Figure 112015091570507-pat00022
4
Figure 112015091570507-pat00023
4
Figure 112015091570507-pat00024
4=256)의 스캔 라인(SL)들을 구동할 수 있는 반면, 스캔 드라이버(120)는 최대 1820개(
Figure 112015091570507-pat00025
=1820)의 스캔 라인(SL)들을 구동할 수 있다. 또한, 200개의 스캔 라인(SL)들을 구동한다고 가정하면, a+b+c+d=5+5+2+4=16이든 a+b+c+d=4+4+4+4=16이든 간에 16개의 신호 라인들((A(1), ..., A(a), B(1), ..., B(b), C(1), ..., C(c), D(1), ..., D(d))이 필요하지만, 스캔 드라이버(120)는 10개의 신호 라인들(L(1), ..., L(q))이 필요하다. 따라서, 스캔 드라이버(120)는 종래의 스캔 드라이버에 비해 대략 38%정도 개선된 효과(여기서, 효과란 기존 대비 어느 정도 면적을 줄여 설계할 수 있는지를 의미함)를 가질 수 있다. 이러한 방식으로, 400개의 스캔 라인(SL)들을 구동한다고 가정하면, 스캔 드라이버(120)는 종래의 스캔 드라이버에 비해 대략 33%정도 개선된 효과를 가질 수 있고, 800개의 스캔 라인(SL)들을 구동한다고 가정하면, 스캔 드라이버(120)는 종래의 스캔 드라이버에 비해 대략 36%정도 개선된 효과를 가질 수 있다. 이와 같이, 스캔 드라이버(120)를 포함하는 표시 장치(100)는 종래의 스캔 드라이버를 포함하는 표시 장치와 비교하여 30% 이상 개선된 슬림 BM 구조를 가질 수 있다.
도 7은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 8은 도 7의 표시 장치에서 표시 패널과 스캔 드라이버가 연결되는 일 예를 나타내는 도면이다.
도 7 및 도 8을 참조하면, 표시 장치(200)는 표시 패널(210), 상부 스캔 드라이버(220-1), 하부 스캔 드라이버(220-2), 데이터 드라이버(230) 및 타이밍 컨트롤러(240)를 포함할 수 있다. 일 실시예에서, 표시 장치(200)는 표시 패널(210)에 구비된 화소 회로(211)가 유기 발광 다이오드를 포함하는 유기 발광 표시 장치일 수 있다. 다른 실시예에서, 표시 장치(200)는 표시 패널(210)에 구비된 화소 회로(211)가 액정층을 포함하는 액정 표시 장치일 수 있다. 다만, 이것은 예시적인 것으로서 표시 장치(200)가 그에 한정되지는 않는다.
표시 패널(210)은 화소 회로(211)들을 포함할 수 있다. 상부 스캔 드라이버(220-1)는 표시 패널(210)의 상부 표시 영역에 상부 스캔 라인들(SL(1), ..., SL(k))(단, k는 1과 n 사이의 정수)을 통해 상부 스캔 신호를 제공할 수 있다. 하부 스캔 드라이버(220-2)는 표시 패널(210)의 하부 표시 영역에 하부 스캔 라인들(SL(k+1), ..., SL(n))을 통해 하부 스캔 신호를 제공할 수 있다. 다만, 상부 스캔 드라이버(220-1)와 하부 스캔 드라이버(220-2)가 상부 스캔 라인들(SL(1), ..., SL(k))과 하부 스캔 라인들(SL(k+1), ..., SL(n))을 동시에 구동하는 것은 아니다. 예를 들어, 라인 카운터 등을 이용하여, 표시 패널(210)의 상부 표시 영역이 구동될 때에는 상부 스캔 드라이버(220-1)가 동작하고, 표시 패널(210)의 하부 표시 영역이 구동될 때에는 하부 스캔 드라이버(220-2)가 동작할 수 있다. 데이터 드라이버(230)는 상부 스캔 신호 및 하부 스캔 신호에 응답하여 표시 패널(210)에 데이터 라인들(DL(1), ..., DL(m))을 통해 데이터 신호를 제공할 수 있다. 타이밍 컨트롤러(240)는 제어 신호들(CTL1, CTL2, CTL3)을 생성하고, 제어 신호들(CTL1, CTL2, CTL3)을 데이터 드라이버(230), 상부 스캔 드라이버(220-1) 및 하부 스캔 드라이버(CTL3)에 제공함으로써, 데이터 드라이버(230), 상부 스캔 드라이버(220-1) 및 하부 스캔 드라이버(CTL3)를 제어할 수 있다. 이 때, 타이밍 컨트롤러(240)가 상부 스캔 드라이버(220-1)에 제공하는 제어 신호(CTL2)는 상부 스캔 라인들(SL(1), ..., SL(k)) 중에서 하나의 상부 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 포함할 수 있고, 타이밍 컨트롤러(240)가 하부 스캔 드라이버(220-2)에 제공하는 제어 신호(CTL3)는 하부 스캔 라인들(SL(k+1), ..., SL(n)) 중에서 하나의 하부 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 포함할 수 있다. 도시하지는 않았지만, 표시 장치(200)가 다른 구성 요소들을 더 포함할 수 있음은 자명하다. 한편, 도 7에서는 상부 스캔 드라이버(220-1), 하부 스캔 드라이버(220-2), 데이터 드라이버(230) 및 타이밍 컨트롤러(240)가 구분되어 도시되어 있지만, 표시 장치(200)를 구현함에 있어 상부 스캔 드라이버(220-1), 하부 스캔 드라이버(220-2), 데이터 드라이버(230) 및 타이밍 컨트롤러(240)는 명확하게 구분되지 않을 수도 있다. 그러므로, 상부 스캔 드라이버(220-1), 하부 스캔 드라이버(220-2), 데이터 드라이버(230) 및 타이밍 컨트롤러(240)는 표시 패널(210)과 연결되는 주변 회로의 기능들로서 해석될 수 있다. 예를 들어, 타이밍 컨트롤러(240)는 상부 스캔 드라이버(220-1), 하부 스캔 드라이버(220-2) 및 데이터 드라이버(230)의 동작을 수행하거나 또는 그러한 동작을 수행하는 구성 요소들의 일부를 포함할 수 있다.
상부 스캔 드라이버(220-1)는 제1 신호 라인들 및 제1 논리 소자들(221-1)을 포함할 수 있고, 하부 스캔 드라이버(220-2)는 제2 신호 라인들 및 제2 논리 소자들(221-2)을 포함할 수 있다. 또한, 도 8에 도시된 바와 같이, 상부 스캔 드라이버(220-1)의 제1 논리 소자(221-1)들은 상부 스캔 라인들(SL(1), ..., SL(k))에 상응하게 연결될 수 있고, 하부 스캔 드라이버(220-2)의 제2 논리 소자(221-2)들은 하부 스캔 라인들(SL(k+1), ..., SL(n))에 상응하게 연결될 수 있다. 상부 스캔 드라이버(220-1)의 제1 신호 라인들은 상부 스캔 라인들(SL(1), ..., SL(k)) 중에서 하나의 상부 대상 스캔 라인을 선택하기 위한 상부 스캔 라인 선택 신호를 전달할 수 있고, 상부 스캔 드라이버(220-1)의 제1 논리 소자들(221-1)은 제1 신호 라인들을 조합 계산으로 그룹화한 제1 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결될 수 있고, 상부 스캔 라인들(SL(1), ..., SL(k))에 상응하게 연결되어 상부 스캔 라인(SL(1), ..., SL(k))에 상부 스캔 신호로서 상부 출력 신호를 제공할 수 있다. 이 때, 상부 스캔 드라이버(220-1)가 표시 장치(200)의 상부 스캔 라인들(SL(1), ..., SL(k))을 구동해야 하기 때문에, 제1 신호 라인 그룹들의 개수는 제1 논리 소자들(221-1)의 개수와 동일하거나 제1 논리 소자들(221-1)의 개수보다 많을 수 있다. 또한, 하부 스캔 드라이버(220-2)의 제2 신호 라인들은 하부 스캔 라인들(SL(k+1), ..., SL(n)) 중에서 하나의 하부 대상 스캔 라인을 선택하기 위한 하부 스캔 라인 선택 신호를 전달할 수 있고, 하부 스캔 드라이버(220-2)의 제2 논리 소자들(221-2)은 제2 신호 라인들을 조합 계산으로 그룹화한 제2 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결될 수 있고, 하부 스캔 라인들(SL(k+1), ..., SL(n))에 상응하게 연결되어 하부 스캔 라인(SL(k+1), ..., SL(n))에 하부 스캔 신호로서 하부 출력 신호를 제공할 수 있다. 이 때, 하부 스캔 드라이버(220-2)가 표시 장치(200)의 하부 스캔 라인들(SL(k+1), ..., SL(n))을 구동해야 하기 때문에, 제2 신호 라인 그룹들의 개수는 제2 논리 소자들(221-2)의 개수와 동일하거나 제2 논리 소자들(221-2)의 개수보다 많을 수 있다.
구체적으로, 상부 스캔 드라이버(220-1)에 있어서, 제1 신호 라인들의 개수는 수학식
Figure 112015091570507-pat00026
(단, q1는 제1 신호 라인들의 개수이고, n1은 상부 스캔 라인들(SL(1), ..., SL(k))의 개수 또는 제1 논리 소자들(221-1)의 개수이며, r1은 제1 논리 소자들(221-1) 각각의 입력들의 개수임)을 만족하는 최소값 q1일 수 있다. 하부 스캔 드라이버(220-2)에 있어서, 제2 신호 라인들의 개수는 수학식
Figure 112015091570507-pat00027
(단, q2는 제2 신호 라인들의 개수이고, n2은 하부 스캔 라인들(SL(k+1), ..., SL(n))의 개수 또는 제2 논리 소자들(221-2)의 개수이며, r2은 제2 논리 소자들(221-2) 각각의 입력들의 개수임)을 만족하는 최소값 q2일 수 있다. 일 실시예에서, 상부 스캔 라인들(SL(1), ..., SL(k))의 개수와 하부 스캔 라인들(SL(k+1), ..., SL(n))의 개수는 동일하고, 상부 스캔 드라이버(220-1)의 제1 신호 라인들의 개수와 하부 스캔 드라이버(220-2)의 제2 신호 라인들의 개수도 동일할 수 있다. 다른 실시예에서, 상부 스캔 라인들(SL(1), ..., SL(k))의 개수와 하부 스캔 라인들(SL(k+1), ..., SL(n))의 개수는 상이하고, 상부 스캔 드라이버(220-1)의 제1 신호 라인들의 개수와 하부 스캔 드라이버(220-2)의 제2 신호 라인들의 개수도 상이할 수 있다. 예를 들어, 전체 스캔 라인들(SL(1), ..., SL(n))의 개수가 200이고, 각 논리 소자(221-1, 221-2)의 입력들의 개수가 4이며, 상부 스캔 라인들(SL(1), ..., SL(k))의 개수와 하부 스캔 라인들(SL(k+1), ..., SL(n))의 개수가 동일하다고 가정하면, 수학식
Figure 112015091570507-pat00028
을 만족하는 최소값 q1 및
Figure 112015091570507-pat00029
을 만족하는 최소값 q2를 찾아야 한다. 이 경우, q1과 q2가 8인 경우 q1C4와 q2C4가 70이고, q1과 q2가 9인 경우 q1C4와 q2C4가 126이므로, q는 9로 결정될 수 있다. 따라서, 상부 스캔 드라이버(220-1)에서 9개의 제1 신호 라인들이 배치되고, 하부 스캔 드라이버(220-2)에서 9개의 제2 신호 라인들이 배치되기 때문에, 스캔 드라이버가 상부 스캔 드라이버(220-1)와 하부 스캔 드라이버(220-2)로 분할된 표시 장치(200)는 스캔 드라이버가 상부 스캔 드라이버(220-1)와 하부 스캔 드라이버(220-2)로 분할되지 않은 표시 장치(100)에 비해 보다 개선된 슬림 BM 구조를 가질 수 있다.
한편, 상부 스캔 라인 선택 신호는 q1개의 비트들을 포함하고, 제1 신호 라인들은 q1개의 비트들을 전달하며, 제1 논리 소자(221-1)는 제1 신호 라인 그룹으로부터 전달된 r1개의 비트들에 대해 논리 연산을 수행하여 상부 출력 신호를 생성할 수 있다. 하부 스캔 라인 선택 신호는 q2개의 비트들을 포함하고, 제2 신호 라인들은 q2개의 비트들을 전달하며, 제2 논리 소자(221-2)는 제2 신호 라인 그룹으로부터 전달된 r2개의 비트들에 대해 논리 연산을 수행하여 하부 출력 신호를 생성할 수 있다. 일 실시예에서, 도 8에 도시된 바와 같이, 제1 논리 소자들(221-1)과 제2 논리 소자들(221-2)은 오어 게이트 소자들일 수 있다. 이 경우, 상부 스캔 드라이버(220-1)에서, 제1 논리 소자(221-1)의 상부 출력 신호가 비트 '0'일 때 제1 논리 소자(221-1)에 연결된 상부 스캔 라인(SL(1), ..., SL(k))이 선택될 수 있고, 제1 논리 소자(221-1)의 상부 출력 신호가 비트 '1'일 때 제1 논리 소자(221-1)에 연결된 상부 스캔 라인(SL(1), ..., SL(k))이 선택되지 않을 수 있다. 또한, 하부 스캔 드라이버(220-2)에서, 제2 논리 소자(221-2)의 하부 출력 신호가 비트 '0'일 때 제2 논리 소자(221-2)에 연결된 하부 스캔 라인(SL(k+1), ..., SL(n))이 선택될 수 있고, 제2 논리 소자(221-2)의 하부 출력 신호가 비트 '1'일 때 제2 논리 소자(221-2)에 연결된 하부 스캔 라인(SL(k+1), ..., SL(n))이 선택되지 않을 수 있다. 특히, 스캔 드라이버들(220-1, 220-2)은 디코더 타입 내부 회로로 구현되기 때문에, 스캔 라인들(SL(1), ..., SL(n))을 순차적으로 구동시킬 수도 있고, 스캔 라인들(SL(1), ..., SL(n))을 랜덤하게 구동시킬 수도 있다. 따라서, 상부 스캔 라인 선택 신호의 q1개의 비트들 및 하부 스캔 라인 선택 신호의 q2개의 비트들은 상부 스캔 라인들(SL(1), ..., SL(k)) 및 하부 스캔 라인들(SL(k+1), ..., SL(n))이 순차적으로 구동되도록 가변되거나 또는 상부 스캔 라인들(SL(1), ..., SL(k)) 및 하부 스캔 라인들(SL(k+1), ..., SL(n))이 랜덤하게 구동되도록 가변될 수 있다. 한편, 상기에서는 스캔 드라이버들(220-1, 220-2)을 스캔 라인들(SL(1), ..., SL(n))을 구동시키는 구성 요소들인 것으로 설명하였지만, 표시 장치(200)가 유기 발광 표시 장치인 경우, 스캔 드라이버들(220-1, 220-2)은 발광 제어 드라이버로서 이용될 수 있다. 따라서, 스캔 드라이버들(220-1, 220-2)은 표시 장치(200)가 유기 발광 표시 장치인 경우, 발광 제어 라인들을 구동시키는 구성 요소로도 해석될 수 있음을 이해하여야 한다.
도 9는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 10a는 도 9의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이며, 도 10b는 도 9의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 9 내지 도 10b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 표시 장치(560)는 도 1의 표시 장치(100) 또는 도 7의 표시 장치(200)에 상응할 수 있다. 나아가, 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 10a에 도시된 바와 같이, 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 10b에 도시된 바와 같이, 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(500)가 그에 한정되는 것은 아니다. 예를 들어, 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(510)는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(510)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(520)는 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(520)는 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(550)는 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 표시 장치(560)는 입출력 장치(540)에 포함될 수도 있다. 예를 들어, 표시 장치(560)는 유기 발광 표시 장치 또는 액정 표시 장치일 수 있으나, 표시 장치(560)가 그에 한정되는 것은 아니다. 상술한 바와 같이, 표시 장치(560)는 표시 장치의 비표시 영역에 실장되는 신호 라인들의 개수를 최소화하여 데드 스페이스를 줄일 수 있는 디코더 타입 내부 회로로 구현되는 스캔 드라이버를 포함함으로써 슬림 BM 구조를 가질 수 있다. 구체적으로, 스캔 드라이버는 조합 계산(즉, 수학식
Figure 112015091570507-pat00030
을 만족하는 최소값 q를 계산하는 것으로서, q는 신호 라인들의 개수이고, n은 스캔 라인들의 개수이며, r은 각 논리 소자의 입력들의 개수임)으로 결정된 개수의 신호 라인들을 포함하고, 신호 라인들의 전부 또는 일부를 스캔 라인들에 상응하게 연결된 논리 소자들과 상응하게 연결시킨 구조를 갖는 디코더 타입 내부 회로로 구현될 수 있다. 일 실시예에서, 표시 장치(560)는 표시 패널, 표시 패널에 스캔 라인들을 통해 스캔 신호를 제공하는 스캔 드라이버, 스캔 신호에 응답하여 표시 패널에 데이터 라인들을 통해 데이터 신호를 제공하는 데이터 드라이버 및 스캔 드라이버와 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함할 수 있다. 이 때, 상기 스캔 드라이버는 스캔 라인들 중에서 하나의 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 전달하는 신호 라인들 및 신호 라인들을 조합 계산으로 그룹화한 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 스캔 라인들에 상응하게 연결되어 스캔 라인에 스캔 신호로서 출력 신호를 제공하는 논리 소자들을 포함할 수 있고, 신호 라인 그룹들의 개수는 논리 소자들의 개수와 동일하거나 논리 소자들의 개수보다 많을 수 있다.
다른 실시예에서, 표시 장치(560)는 상부 표시 영역과 하부 표시 영역으로 구분되는 표시 패널, 상부 표시 영역에 상부 스캔 라인들을 통해 상부 스캔 신호를 제공하는 상부 스캔 드라이버, 하부 표시 영역에 하부 스캔 라인들을 통해 하부 스캔 신호를 제공하는 하부 스캔 드라이버, 상부 스캔 신호 및 하부 스캔 신호에 응답하여 표시 패널에 데이터 라인들을 통해 데이터 신호를 제공하는 데이터 드라이버, 및 상부 스캔 드라이버, 하부 스캔 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함할 수 있다. 이 때, 상부 스캔 드라이버는 상부 스캔 라인들 중에서 하나의 상부 대상 스캔 라인을 선택하기 위한 상부 스캔 라인 선택 신호를 전달하는 제1 신호 라인들, 및 상부 신호 라인들을 조합 계산으로 그룹화한 제1 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상부 스캔 라인들에 상응하게 연결되어 상부 스캔 라인에 상부 스캔 신호로서 상부 출력 신호를 제공하는 제1 논리 소자들을 포함하고, 제1 신호 라인 그룹들의 개수는 제1 논리 소자들의 개수와 동일하거나 제1 논리 소자들의 개수보다 많을 수 있다. 또한, 하부 스캔 드라이버는 하부 스캔 라인들 중에서 하나의 하부 대상 스캔 라인을 선택하기 위한 하부 스캔 라인 선택 신호를 전달하는 제2 신호 라인들, 및 하부 신호 라인들을 조합 계산으로 그룹화한 제2 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 하부 스캔 라인들에 상응하게 연결되어 하부 스캔 라인에 하부 스캔 신호로서 하부 출력 신호를 제공하는 제2 논리 소자들을 포함하고, 제2 신호 라인 그룹들의 개수는 제2 논리 소자들의 개수와 동일하거나 제2 논리 소자들의 개수보다 많을 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치 110: 표시 패널
120: 스캔 드라이버 130: 데이터 드라이버
140: 타이밍 컨트롤러 200: 표시 장치
210: 표시 패널 220-1: 상부 스캔 드라이버
220-2: 하부 스캔 드라이버 230: 데이터 드라이버
240: 타이밍 컨트롤러 500: 전자 기기

Claims (20)

  1. 복수의 스캔 라인들 중에서 하나의 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 전달하는 복수의 신호 라인들; 및
    상기 신호 라인들을 조합 계산으로 그룹화한 복수의 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상기 스캔 라인들에 상응하게 연결되어 상기 스캔 라인에 출력 신호를 제공하는 복수의 논리 소자들을 포함하고,
    상기 신호 라인 그룹들의 개수는 상기 논리 소자들의 개수와 동일하거나 상기 논리 소자들의 상기 개수보다 많으며,
    상기 신호 라인들의 개수는 수학식
    Figure 112021143992487-pat00046
    (단, q는 상기 신호 라인들의 상기 개수이고, n은 상기 스캔 라인들의 개수 또는 상기 논리 소자들의 상기 개수이며, r은 상기 논리 소자들 각각의 입력들의 개수임)을 만족하는 최소값 q이고,
    상기 스캔 라인 선택 신호는 q개의 비트들을 포함하고, 상기 신호 라인들은 상기 q개의 비트들을 전달하며, 상기 논리 소자는 상기 신호 라인 그룹으로부터 전달된 r개의 비트들에 대해 논리 연산을 수행하여 상기 출력 신호를 생성하며,
    상기 논리 소자는 오어 게이트(OR-gate) 소자이고, 상기 논리 소자의 상기 출력 신호가 비트(bit) '0'일 때 상기 논리 소자에 연결된 상기 스캔 라인이 선택되며, 상기 논리 소자의 상기 출력 신호가 비트 '1'일 때 상기 논리 소자에 연결된 상기 스캔 라인이 비선택되는 것을 특징으로 하는 스캔 드라이버.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 스캔 라인 선택 신호의 상기 q개의 비트들은 상기 스캔 라인들이 순차적으로 구동되도록 가변되거나 또는 상기 스캔 라인들이 랜덤하게 구동되도록 가변되는 것을 특징으로 하는 스캔 드라이버.
  6. 표시 패널;
    상기 표시 패널에 복수의 스캔 라인들을 통해 스캔 신호를 제공하는 스캔 드라이버;
    상기 스캔 신호에 응답하여 상기 표시 패널에 복수의 데이터 라인들을 통해 데이터 신호를 제공하는 데이터 드라이버; 및
    상기 스캔 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 스캔 드라이버는
    상기 스캔 라인들 중에서 하나의 대상 스캔 라인을 선택하기 위한 스캔 라인 선택 신호를 전달하는 복수의 신호 라인들; 및
    상기 신호 라인들을 조합 계산으로 그룹화한 복수의 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상기 스캔 라인들에 상응하게 연결되어 상기 스캔 라인에 상기 스캔 신호로서 출력 신호를 제공하는 복수의 논리 소자들을 포함하며,
    상기 신호 라인 그룹들의 개수는 상기 논리 소자들의 개수와 동일하거나 상기 논리 소자들의 상기 개수보다 많고,
    상기 신호 라인들의 개수는 수학식
    Figure 112021143992487-pat00047
    (단, q는 상기 신호 라인들의 상기 개수이고, n은 상기 스캔 라인들의 개수 또는 상기 논리 소자들의 상기 개수이며, r은 상기 논리 소자들 각각의 입력들의 개수임)을 만족하는 최소값 q이며,
    상기 스캔 라인 선택 신호는 q개의 비트들을 포함하고, 상기 신호 라인들은 상기 q개의 비트들을 전달하며, 상기 논리 소자는 상기 신호 라인 그룹으로부터 전달된 r개의 비트들에 대해 논리 연산을 수행하여 상기 출력 신호를 생성하고,
    상기 논리 소자는 오어 게이트(OR-gate) 소자이고, 상기 논리 소자의 상기 출력 신호가 비트(bit) '0'일 때 상기 논리 소자에 연결된 상기 스캔 라인이 선택되며, 상기 논리 소자의 상기 출력 신호가 비트 '1'일 때 상기 논리 소자에 연결된 상기 스캔 라인이 비선택되는 것을 특징으로 하는 표시 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 6 항에 있어서, 상기 스캔 라인 선택 신호의 상기 q개의 비트들은 상기 스캔 라인들이 순차적으로 구동되도록 가변되거나 또는 상기 스캔 라인들이 랜덤하게 구동되도록 가변되는 것을 특징으로 하는 표시 장치.
  11. 상부 표시 영역과 하부 표시 영역으로 구분되는 표시 패널;
    상기 상부 표시 영역에 복수의 상부 스캔 라인들을 통해 상부 스캔 신호를 제공하는 상부 스캔 드라이버;
    상기 하부 표시 영역에 복수의 하부 스캔 라인들을 통해 하부 스캔 신호를 제공하는 하부 스캔 드라이버;
    상기 상부 스캔 신호 및 상기 하부 스캔 신호에 응답하여 상기 표시 패널에 복수의 데이터 라인들을 통해 데이터 신호를 제공하는 데이터 드라이버; 및
    상기 상부 스캔 드라이버, 상기 하부 스캔 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 상부 스캔 드라이버는
    상기 상부 스캔 라인들 중에서 하나의 상부 대상 스캔 라인을 선택하기 위한 상부 스캔 라인 선택 신호를 전달하는 복수의 제1 신호 라인들; 및
    상기 제1 신호 라인들을 조합 계산으로 그룹화한 복수의 제1 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상기 상부 스캔 라인들에 상응하게 연결되어 상기 상부 스캔 라인에 상기 상부 스캔 신호로서 상부 출력 신호를 제공하는 복수의 제1 논리 소자들을 포함하며,
    상기 하부 스캔 드라이버는
    상기 하부 스캔 라인들 중에서 하나의 하부 대상 스캔 라인을 선택하기 위한 하부 스캔 라인 선택 신호를 전달하는 복수의 제2 신호 라인들; 및
    상기 제2 신호 라인들을 조합 계산으로 그룹화한 복수의 제2 신호 라인 그룹들의 전부 또는 일부에 상응하게 연결되고, 상기 하부 스캔 라인들에 상응하게 연결되어 상기 하부 스캔 라인에 상기 하부 스캔 신호로서 하부 출력 신호를 제공하는 복수의 제2 논리 소자들을 포함하고,
    상기 제1 신호 라인 그룹들의 개수는 상기 제1 논리 소자들의 개수와 동일하거나 상기 제1 논리 소자들의 상기 개수보다 많고, 상기 제2 신호 라인 그룹들의 개수는 상기 제2 논리 소자들의 개수와 동일하거나 상기 제2 논리 소자들의 상기 개수보다 많으며,
    상기 제1 신호 라인들의 개수는 수학식
    Figure 112021143992487-pat00048
    (단, q1는 상기 제1 신호 라인들의 상기 개수이고, n1은 상기 상부 스캔 라인들의 개수 또는 상기 제1 논리 소자들의 상기 개수이며, r1은 상기 제1 논리 소자들 각각의 입력들의 개수임)을 만족하는 최소값 q1이고,
    상기 제2 신호 라인들의 개수는 수학식
    Figure 112021143992487-pat00049
    (단, q2는 상기 제2 신호 라인들의 상기 개수이고, n2은 상기 하부 스캔 라인들의 개수 또는 상기 제2 논리 소자들의 상기 개수이며, r2은 상기 제2 논리 소자들 각각의 입력들의 개수임)을 만족하는 최소값 q2이며,
    상기 상부 스캔 라인 선택 신호는 q1개의 비트들을 포함하고, 상기 제1 신호 라인들은 상기 q1개의 비트들을 전달하며, 상기 제1 논리 소자는 상기 제1 신호 라인 그룹으로부터 전달된 r1개의 비트들에 대해 논리 연산을 수행하여 상기 상부 출력 신호를 생성하고,
    상기 하부 스캔 라인 선택 신호는 q2개의 비트들을 포함하고, 상기 제2 신호 라인들은 상기 q2개의 비트들을 전달하며, 상기 제2 논리 소자는 상기 제2 신호 라인 그룹으로부터 전달된 r2개의 비트들에 대해 논리 연산을 수행하여 상기 하부 출력 신호를 생성하며,
    상기 제1 논리 소자는 오어 게이트(OR-gate) 소자이고, 상기 제1 논리 소자의 상기 상부 출력 신호가 비트(bit) '0'일 때 상기 제1 논리 소자에 연결된 상기 상부 스캔 라인이 선택되며, 상기 제1 논리 소자의 상기 상부 출력 신호가 비트 '1'일 때 상기 제1 논리 소자에 연결된 상기 상부 스캔 라인이 비선택되는 것을 특징으로 하는 표시 장치.
  12. 삭제
  13. 삭제
  14. 제 11 항에 있어서, 상기 상부 스캔 라인들의 상기 개수와 상기 하부 스캔 라인들의 상기 개수는 동일하고, 상기 제1 신호 라인들의 개수와 상기 제2 신호 라인들의 개수도 동일한 것을 특징으로 하는 표시 장치.
  15. 제 11 항에 있어서, 상기 상부 스캔 라인들의 상기 개수와 상기 하부 스캔 라인들의 상기 개수는 상이하고, 상기 제1 신호 라인들의 개수와 상기 제2 신호 라인들의 개수도 상이한 것을 특징으로 하는 표시 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제 11 항에 있어서, 상기 제2 논리 소자는 오어 게이트 소자이고, 상기 제2 논리 소자의 상기 하부 출력 신호가 비트 '0'일 때 상기 제2 논리 소자에 연결된 상기 하부 스캔 라인이 선택되며, 상기 제2 논리 소자의 상기 하부 출력 신호가 비트 '1'일 때 상기 제2 논리 소자에 연결된 상기 하부 스캔 라인이 비선택되는 것을 특징으로 하는 표시 장치.
  20. 제 19 항에 있어서, 상기 상부 스캔 라인 선택 신호의 상기 q1개의 비트들 및 상기 하부 스캔 라인 선택 신호의 상기 q2개의 비트들은 상기 상부 스캔 라인들 및 상기 하부 스캔 라인들이 순차적으로 구동되도록 가변되거나 또는 상기 상부 스캔 라인들 및 상기 하부 스캔 라인들이 랜덤하게 구동되도록 가변되는 것을 특징으로 하는 표시 장치.
KR1020150132947A 2015-09-21 2015-09-21 스캔 드라이버 및 이를 포함하는 표시 장치 Active KR102412674B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150132947A KR102412674B1 (ko) 2015-09-21 2015-09-21 스캔 드라이버 및 이를 포함하는 표시 장치
US15/093,516 US10565914B2 (en) 2015-09-21 2016-04-07 Scan driver and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150132947A KR102412674B1 (ko) 2015-09-21 2015-09-21 스캔 드라이버 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170034970A KR20170034970A (ko) 2017-03-30
KR102412674B1 true KR102412674B1 (ko) 2022-06-24

Family

ID=58282918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150132947A Active KR102412674B1 (ko) 2015-09-21 2015-09-21 스캔 드라이버 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10565914B2 (ko)
KR (1) KR102412674B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN108447436B (zh) * 2018-03-30 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
KR102666874B1 (ko) * 2018-08-31 2024-05-20 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
KR102552431B1 (ko) 2018-09-14 2023-07-07 삼성디스플레이 주식회사 연성 필름, 연성 필름 패키지 및 연성 필름의 제조 방법
KR102818264B1 (ko) 2018-10-08 2025-06-11 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038767A1 (en) * 2004-08-20 2006-02-23 Tetsuya Nakamura Gate line driving circuit
KR100748360B1 (ko) * 2006-08-08 2007-08-09 삼성에스디아이 주식회사 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치
JP2014071451A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 液晶表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484936A (en) * 1977-12-20 1979-07-06 Fujitsu Ltd Decoder circuit
CN100538794C (zh) * 2005-05-02 2009-09-09 株式会社半导体能源研究所 发光器件及其驱动方法、显示模块以及电子器具
KR100748359B1 (ko) * 2006-08-08 2007-08-09 삼성에스디아이 주식회사 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치
KR20080055414A (ko) * 2006-12-15 2008-06-19 삼성전자주식회사 표시 장치 및 이의 구동 방법
KR101493219B1 (ko) 2007-11-28 2015-02-16 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR101107163B1 (ko) 2010-05-25 2012-01-25 삼성모바일디스플레이주식회사 주사 구동부 및 이를 이용한 표시 장치
KR101876940B1 (ko) * 2012-06-28 2018-07-11 삼성디스플레이 주식회사 스캔 구동 유닛 및 이를 구비하는 유기 발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038767A1 (en) * 2004-08-20 2006-02-23 Tetsuya Nakamura Gate line driving circuit
KR100748360B1 (ko) * 2006-08-08 2007-08-09 삼성에스디아이 주식회사 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치
JP2014071451A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
US20170084237A1 (en) 2017-03-23
KR20170034970A (ko) 2017-03-30
US10565914B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
US10453386B2 (en) Emission control driver and display device having the same
KR102560314B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR102412674B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US9727297B2 (en) Dual organic light-emitting diode display and head mount display electronic device having the same
US9728136B2 (en) Organic light emitting display device
US9552770B2 (en) Emission driver, organic light-emitting diode (OLED) display including the same, and electronic device
US10559262B2 (en) Scan sense driver and display device including the same
US9165506B2 (en) Organic light emitting display device and method of driving an organic light emitting display device
KR102337353B1 (ko) 투명 표시 패널 및 이를 포함하는 투명 유기 발광 다이오드 표시 장치
KR102305502B1 (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
US9171505B2 (en) Scan driving unit and organic light emitting display device having the same
US20160117992A1 (en) Gamma voltage generator and display device including the same
KR102648185B1 (ko) 표시 장치
US9460685B2 (en) Display driver integrated circuit with multiple data paths
US10140926B2 (en) Display device and electronic device having the same
KR102187134B1 (ko) 표시 장치 및 표시 장치의 구동 방법
US20170270849A1 (en) Gate driver and display device including the same
KR102518914B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
CN118230668A (zh) 像素电路和包括该像素电路的显示装置
KR102231716B1 (ko) 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치
US20160180766A1 (en) Display panel and display device including the same
US20160163268A1 (en) Display devices and methods of driving the same
US20250148991A1 (en) Gate driver and display device including the same
US12354547B2 (en) Pixel circuit and display device including the same
KR20240038217A (ko) 스캔 구동부 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150921

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200917

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150921

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211029

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220401

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220620

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220621

End annual number: 3

Start annual number: 1

PG1601 Publication of registration