[go: up one dir, main page]

KR102400751B1 - 전계발광 표시장치 - Google Patents

전계발광 표시장치 Download PDF

Info

Publication number
KR102400751B1
KR102400751B1 KR1020170124973A KR20170124973A KR102400751B1 KR 102400751 B1 KR102400751 B1 KR 102400751B1 KR 1020170124973 A KR1020170124973 A KR 1020170124973A KR 20170124973 A KR20170124973 A KR 20170124973A KR 102400751 B1 KR102400751 B1 KR 102400751B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
disposed
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170124973A
Other languages
English (en)
Other versions
KR20190036121A (ko
Inventor
최용훈
구원회
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170124973A priority Critical patent/KR102400751B1/ko
Priority to EP18194578.3A priority patent/EP3462514B1/en
Priority to CN201811119381.XA priority patent/CN109599417B/zh
Priority to US16/142,511 priority patent/US10424761B2/en
Publication of KR20190036121A publication Critical patent/KR20190036121A/ko
Application granted granted Critical
Publication of KR102400751B1 publication Critical patent/KR102400751B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L51/525—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • H01L51/5203—
    • H01L51/5253—
    • H01L51/5262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따르면, 발광층과 기판 사이에 다수의 돌출부와 다수의 돌출부 사이에 배치된 에어갭을 형성하여, 발광층으로부터 출력된 광을 가이드하여 광 추출효율을 향상시킬 수 있게 된다.
나아가, 다수의 돌출부 및 에어갭 상부에 볼록부와 오목부로 이루어진 마이크로 렌즈를 배치하여 광 추출효율을 더욱 향상시킬 수 있게 한다.

Description

전계발광 표시장치{Electroluminescent Display Device}
본 발명은 전계발광 표시장치에 관한 것으로, 보다 상세하게는 광 추출효율을 향상시킬 수 있는 전계발광 표시장치에 관한 것이다.
평판표시장치(flat panel display)가 널리 개발되어 다양한 분야에 적용되고 있다.
평판표시장치 중에서, 전계발광 표시장치(electroluminescent display device)는, 전자 주입 전극인 음극과 정공 주입 전극인 양극 사이에 형성된 발광층에 전하를 주입하여 전자와 정공이 엑시톤(exciton)을 형성한 후, 이 엑시톤이 발광 재결합(radiative recombination) 함으로써 빛을 내는 소자이다.
이러한 전계발광 표시장치는 플라스틱과 같은 유연한 기판(flexible substrate) 위에도 형성할 수 있을 뿐 아니라, 자체 발광형이기 때문에 대조비(contrast ratio)가 크며, 응답시간이 수 마이크로초(㎲) 정도이므로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 비교적 낮은 전압으로 구동이 가능하므로 구동회로의 제작 및 설계가 용이한 장점을 가진다.
도 1은 일반적인 전계발광 표시장치의 개략적인 단면도이다.
도 1에 도시된 바와 같이, 전계발광 표시장치(1)는 기판(10)과, 상기 기판(10) 상에 위치하는 박막트랜지스터(Tr)와, 상기 기판(10) 상부에 위치하고 상기 박막트랜지스터(Tr)에 연결된 발광다이오드(D)와, 발광다이오드(D) 하부에는 컬러필터 패턴(50)을 포함하며, 발광다이오드(D) 상부에는 인캡슐레이션층(미도시)이 위치할 수 있다.
여기서, 발광다이오드(D)는 제 1 전극(41), 발광층(42), 제 2 전극(43)을 포함하며, 발광층(42)으로부터의 빛이 제1 전극(41)을 통해 외부로 출력된다.
이와 같이, 발광층(42)에서 발광된 광은 전계발광 표시장치(1)의 여러 구성들을 통과하여 전계발광 표시장치(1) 외부로 나오게 된다.
그러나, 금속과 발광층(42) 경계에서 발생하는 표면 플라즈몬 성분과 양쪽 반사층 내부에 삽입된 발광층(42)에 의해 구성되는 광 도파 모드가 발광된 빛의 60~70 % 가량을 차지한다.
이에 따라, 발광층(42)에서 발광된 광 중 전계발광 표시장치(1) 외부로 나오지 못하고 전계발광 표시장치(1) 내부에 갇히는 광들이 존재하게 되어, 전계발광 표시장치(1)의 광 추출 효율이 저하되는 문제가 있다.
본 발명은 기판과 발광층 사이에 다수의 돌출부 및 에어갭을 형성하여 광 추출 효율을 향상시킨 전계발광 표시장치를 제공하는 것에 과제가 있다.
전술한 바와 같은 과제를 달성하기 위해, 본 발명은 발광영역과 비 발광영역으로 구분되는 기판과, 상기 기판 상부에 배치되고, 상기 발광영역에서 아일랜드 형상으로 배치되는 다수의 돌출부와 상기 다수의 돌출부 사이에 형성된 에어갭을 포함하는 제 1 오버코팅층과, 상기 다수의 돌출부 및 에어갭 상부에 배치된 고점도물질층과, 상기 고점도물질층 상부에 배치된 제 1 전극과, 상기 고점도물질층과 상기 제 1 전극 상부에 배치되며, 상기 제 1 전극을 노출하는 개구부를 포함하는 뱅크층과, 상기 제 1 전극 상부에 배치된 발광층과, 상기 발광층 상부에 배치되는 제 2 전극을 포함하는 전계발광 표시장치를 제공한다.
여기서, 상기 고점도물질층과 상기 제 1 전극 사이에 배치되며, 상기 발광 영역에서 다수의 볼록부 및 오목부를 갖는 제 2 오버코팅층을 더 포함할 수 있다.
또한, 상기 다수의 돌출부 각각은, 상기 고점도물질층 내부에 위치하는 제 1 부분과, 상기 에어갭과 접촉하는 제 2 부분과, 상기 제 1 부분과 상기 제 2 부분의 경계면인 제 1 면을 포함하고, 이웃하는 상기 제 1 면의 이격거리는 상기 제 1 면의 길이보다 작을 수 있다.
그리고, 상기 제 1 면의 길이(d1)/ 상기 이웃하는 제 1 면의 이격거리(d2)의 비율은 1.1 내지 2.9일 수 있다.
또한, 상기 제 2 부분은, 상기 제 1 면과 상기 기판 사이의 배치된 제 2 면과, 상기 제 1 면과 상기 제 2 면을 연결하는 제 3 면을 포함하고, 상기 제 3 면과 상기 제 2 면은 예각을 가질 수 있다.
여기서, 상기 예각은 45° 이상일 수 있다.
그리고, 상기 볼록부는 상기 돌출부와 중첩될 수 있다.
그리고, 상기 제 1 전극, 상기 발광층 및 상기 제 2 전극은 상기 발광영역에서 상기 제 2 오버코팅층의 상면의 형상을 따라 배치되어, 상기 제 2 오버코팅층의 다수의 볼록부 및 오목부를 포함하는 모폴로지(morphology)를 따를 수 있다.
본 발명에서는, 발광층과 기판 사이에 오버코팅층의 돌출부와 고점도물질층을 이용하여 에어갭을 형성하여, 기판 외부로 출력되지 못하고 갇혀있는 광을 외부로 출력 가능하게 함으로써, 광 추출효율을 효과적으로 향상시킬 수 있게 된다.
도 1은 일반적인 전계발광 표시장치의 개략적인 단면도이다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 서브화소 영역을 나타내는 회로도이다.
도 3은 본 발명의 제 1 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 오버코팅층 및 발광다이오드를 개략적으로 나타낸 확대도이다.
도 5는 제 1 실시예에 따른 전계발광 표시장치의 오목부 영역에서 암부가 시인되는 사진이다.
도 6은 본 발명의 제 2 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 발광영역을 개략적으로 나타낸 평면도이다.
도 8은 도 7 의 A-A'를 따라 절단한 단면도이다.
도 9a는 본 발명의 제 2 실시예에 다른 전계발광 표시장치의 돌출부를 개략적으로 확대한 단면도이다.
도 9b는 도 9a의 d1/d2의 비율에 다른 광 추출량을 개략적으로 나타낸 그래프이다.
도 9c는 도 9a에 d1/d2의 비율에 다른 광 추출량을 개략적으로 나타낸 표이다.
도 10은 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 광의 경로를 개략적으로 나타낸 도면이다.
도 11은 본 발명의 제 3 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이다.
도 12는 본 발명의 제 3 실시예에 따른 전계발광 표시장치의 발광영역을 개략적으로 나타낸 평면도이다.
도 13은 도 12 의 B-B'를 따라 절단한 단면도이다.
도 14는 본 발명의 제 3 실시예에 따른 전계발광 표시장치의 광의 경로를 개략적으로 나타낸 도면이다.
도 15는 본 발명의 제 3 실시예에 따른 전계발광 표시장치의 돌출부 상부에 배치되는 볼록부의 위치 변화를 개략적으로 나타낸 도면이다.
도 16a 내지 도 16d는 제 3 실시예에 따른 전계발광 표시장치의 돌출부 상부에 배치되는 볼록부 위치 변화에 따른 광경로를 개략적으로 나타낸 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
< 제 1 실시예 >
도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 서브화소 영역을 나타내는 회로도이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치는 서로 교차하여 화소영역(SP)을 정의하는 게이트 배선(GL)과 데이터 배선(DL)을 포함하고, 각각의 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광다이오드(D)가 형성된다.
보다 상세하게, 스위칭 박막트랜지스터(Ts)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(Td)의 게이트 전극은 스위칭 박막트랜지스터(Ts)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(D)의 애노드(anode)는 구동 박막트랜지스터(Td)의 소스 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(Td)의 게이트 전극과 소스 전극에 연결된다.
이러한 전계발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(Td)는 데이터 신호에 따라 턴-온 되어 발광다이오드(D)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(D)는 구동 박막트랜지스터(Td)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.
즉, 발광다이오드(D)를 흐르는 전류의 양은 데이터 신호의 크기에 비례하고, 발광다이오드(D)가 방출하는 빛의 세기는 발광다이오드(D)를 흐르는 전류의 양에 비례하므로, 화소영역(P)은 데이터 신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 전계발광 표시장치는 영상을 표시한다.
스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전하를 1 프레임(frame) 동안 유지하여 발광다이오드(D)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(D)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
한편, 화소영역(SP)에는 스위칭 및 구동 박막트랜지스터(Ts, Td)와 스토리지 커패시터(Cst) 외에 다른 트랜지스터 및/또는 커패시터가 더 추가될 수도 있다.
도 3은 본 발명의 제 1 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이고, 도 4는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 오버코팅층 및 발광다이오드를 개략적으로 나타낸 확대도이다.
도 3에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 기판(110), 박막 트랜지스터(120), 오버코팅층(160), 박막 트랜지스터(120)와 전기적으로 연결된 발광다이오드(D)를 포함한다.
본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 발광층(142)으로부터의 빛이 제 1 전극(141)을 통해 외부로 출력되는 하부 발광 방식(bottom emission type)을 나타내고 있으나 이에 한정되는 것은 아니다.
즉, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 발광층(142)으로부터의 빛이 제 2 전극(143)을 통해 외부로 출력되는 상부 발광 방식(top emission type)일 수도 있다.
그리고, 상부 발광 방식(top emission type)인 경우에는 제 1 전극(141) 하부에는 반사전극 또는 반사층이 더욱 형성될 수 있다. 예를 들어, 상기 반사전극 또는 반사층은 알루미늄-팔라듐-구리(aluminum-paladium-copper: APC) 합금으로 이루어질 수 있다. 이때, 상기 제 2 전극(143)은 빛이 투과되도록 상대적으로 얇은 두께를 가질 수 있다.
본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 기판(110) 상에 게이트 전극(121), 액티브층(122), 소스 전극(123) 및 드레인 전극(124)을 포함하는 박막 트랜지스터(120)를 포함할 수 있다.
구체적으로, 제 1 기판(110) 상에 박막 트랜지스터(120)의 게이트 전극(121) 및 게이트 절연막(131)이 배치될 수 있다.
그리고, 게이트 절연막(131) 상에는 게이트 전극(121)과 중첩하는 액티브층(122)이 배치될 수 있다.
또한, 액티브층(122) 상에는 액티브층(122)의 채널 영역을 보호하기 위한 에치 스토퍼(132)가 배치될 수 있다.
그리고, 액티브층(122) 상에는 액티브층(122)과 접촉하는 소스전극(123) 및 드레인전극(124)이 배치될 수 있다.
본 발명의 실시예들이 적용될 수 있는 전계발광 표시장치는 도 3에 국한되지 않으며, 기판(110)과 액티브층(122) 사이에 배치되는 버퍼층을 더 포함할 수도 있으며, 에치 스토퍼(132)가 배치되지 않을 수도 있다.
한편, 설명의 편의를 위해 전계발광 표시장치(100)에 포함될 수 있는 다양한 박막 트랜지스터 중 구동박막 트랜지스터만을 도시하였으며, 박막 트랜지스터(120)가 액티브층(122)을 기준으로 게이트 전극(121)이 소스 전극(123) 및 드레인 전극(124)의 반대 편에 위치하는 역 스태거드(inverted staggered) 구조 또는 바텀 게이트 구조인 것으로 설명하나 이는 일 예시이며, 액티브층(122)을 기준으로 게이트 전극(121)이 소스전극(123) 및 드레인 전극(124)과 같은 편에 위치하는 코플라나(coplanar) 구조 또는 탑 게이트 구조의 박막 트랜지스터도 사용될 수 있다.
드레인 전극(124) 및 소스 전극(123) 상에는 보호층(133)이 배치될 수 있다.
여기서, 보호층(133)이 박막 트랜지스터(120) 상부를 평탄화하는 것으로 도시되었으나, 보호층(133)은 박막 트랜지스터(120) 상부를 평탄화하지 않고, 하부에 위치한 구성들의 표면 형상을 따라 배치될 수도 있다.
그리고, 보호층(133) 상에 오버코팅층(160)이 배치될 수 있다.
한편, 보호층(133)은 생략될 수 있다. 즉, 박막 트랜지스터(120) 상에 오버코팅층(160)이 배치될 수도 있다.
또한, 보호층(133)과 오버코팅층(160) 사이에는 컬러필터 패턴(미도시)이 배치될 수도 있다.
컬러필터 패턴은 발광층(142)에서 발광된 광의 색을 변환시키기 위한 것으로서, 적색 컬러필터 패턴, 녹색 컬러필터패턴 및 청색 컬러필터 패턴 중 하나일 수 있다.
여기서, 컬러필터 패턴은 보호층(133) 상에서 발광 영역(EA)에 대응하는 위치에 배치될 수 있으며, 일부의 발광 영역(EA)에만 배치될 수도 있다.
발광 영역(EA)은 제 1 전극(141) 및 제 2 전극(143)에 의해 발광층(142)이 발광하는 영역을 의미하고, 발광 영역(EA)에 대응하는 위치에 컬러필터 패턴이 배치된다는 것은 인접한 발광 영역(EA)들에서 발광된 광이 서로 섞여 블러링 현상 및 고스트 현상이 발생하는 것을 방지하도록 컬러필터 패턴이 배치되는 것을 의미한다.
한편, 본 발명의 화소(pixel)는 하나 이상의 서브화소(sub pixel)를 포함할 수 있다. 예를 들면, 1 개의 화소는 2 개 내지 4 개의 서브화소를 포함할 수 있다.
여기서, 서브화소는 특정한 한 종류의 컬러필터 패턴이 형성되거나, 또는 컬러필터 패턴이 형성되지 않고 발광다이오드(D)가 특별한 색상을 발광할 수 있는 단위를 의미한다.
서브화소에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
특히, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)에서 광 추출 효율을 향상시키기 위해, 발광영역(EA)에 대응되는 오버코팅층(160)에 마이크로 렌즈(ML)가 구비될 수 있다.
여기서, 마이크로 렌즈(ML)는 복수의 오목부(DP)와 복수의 볼록부(PP)를 포함할 수 있으나, 이에 한정되는 것은 아니며 다양한 형태를 가질 수 있다.
그리고, 오버코팅층(160)은 복수의 오목부(DP)와 복수의 볼록부(PP)가 배치되지 않은 영역에서는 평탄화층으로서 기능한다.
여기서, 복수의 오목부(DP) 각각은 평면상으로 육각 형상, 반원 형상 또는 반타원체 형상, 사각 형상 등 다양한 형상일 수 있다.
그리고, 오버코팅층(160) 상에 제 1 전극(141), 발광층(142) 및 제 2 전극(143)을 포함하는 발광다이오드(D)가 배치될 수 있다.
또한, 오버코팅층(160)으로부터의 아웃개싱 (outgassing)이 발광다이오드(D)에 확산되는 것을 차단하기 위하여 오버코팅층(160)과 제 1 전극(141) 사이에 절연성의 제 2 보호층(미도시)배치될 수 있다.
즉, 오버코팅층(160)의 복수의 오목부(DP)와 복수의 볼록부(PP)의 모폴로지를 그대로 따르는 제 2 보호층이 오버코팅층(160)과 제 1 전극(141) 사이에 배치될 수 있다.
한편, 오버코팅층(160) 상부에는 제 1 전극(141)이 배치될 수 있다.
여기서, 제 1 전극(141)은 발광층(142)에 전자 또는 정공 중 하나를 공급하기 위한 애노드(anode) 또는 캐소드(cathode)일 수도 있다.
본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)의 제 1 전극(141)이 애노드(anode)인 경우를 예를 들어 설명한다.
제 1 전극(141)은 일함수 값이 비교적 큰 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 전극(141)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어질 수 있다.
제 1 전극(141)은 오버코팅층(160)에 형성된 콘택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)과 연결될 수 있으며, 각 화소영역 별로 분리되어 형성될 수 있다.
본 발명의 제 1 실시예에 따른 전계발광 표시장치는 N-type 박막 트랜지스터를 일례로 제 1 전극(141)이 소스 전극(123)과 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니고 박막 트랜지스터(120)가 P-type 박막 트랜지스터인 경우에는 제 1 전극(141)이 드레인 전극(124)에 연결될 수도 있다.
또한, 제 1 전극(141)은 도전성 물질을 사이에 두고 발광층(142)과 접하여 전기적으로 연결될 수도 있다.
여기서, 제 1 전극(141)은 오버코팅층(160) 표면의 모폴로지(morphology)를 따르는 형상으로 배치된다.
즉, 제 1 전극(141)은 오버코팅층(160)의 복수의 오목부(DP)와 복수의 볼록부(PP)의 모폴로지를 그대로 따르는 형태로 배치될 수 있다.
그리고, 오버코팅층(160)과 제 1 전극(141) 상에 뱅크층(136)이 배치될 수 있다.
뱅크층(136)은 제 1 전극(141)을 노출시키는 개구부(136a)를 포함할 수 있다.
여기서, 뱅크층(136)은 인접하는 화소(또는 서브 화소) 영역 간을 구분하는 역할을 하여, 인접하는 화소(또는 서브 화소) 영역 사이에 배치될 수도 있다.
여기서, 오버코팅층(160)의 복수의 오목부(DP)와 복수의 볼록부(PP)는 뱅크층(136)의 개구부(136a)에 배치될 수 있다.
즉, 오버코팅층(160)의 복수의 오목부(DP)와 복수의 볼록부(PP)는 하부로 컬러필터 패턴과 중첩되도록 배치될 수 있으며, 상부로 뱅크층(136)의 개구부(136a)와 중첩될 수 있다.
그리고, 노출된 제 1 전극(141) 상에 발광층(142)이 배치될 수 있다.
발광층(142)은 백색광을 발광하기 위해 복수의 발광층이 적층된 구조(tandem white)일 수 있다.
예를 들어, 발광층(142)은 청색광을 발광하는 제 1 발광층 및 제 1 발광층 상에 배치되고, 청색과 혼합하여 백색이 되는 색의 광을 발광하는 제 2 발광층을 포함할 수 있다.
여기서, 제 2 발광층은 황녹색(yellowgreen) 광을 발광하는 발광층일 수 있다.
한편, 발광층(142)은 청색광, 적색광, 녹색광 중 하나를 발광하는 발광층만을 포함할 수도 있다. 이 경우에는 컬러필터 패턴을 포함하지 않을 수 있다.
여기서, 발광층(142)의 발광물질은 유기발광물질이나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
그리고, 발광층(142)은 오버코팅층(160)의 모폴로지를 따른 형상을 가질 수 있다.
발광층(142)상에 발광층(142)에 전자 또는 정공 중 하나를 공급하기 위한 제 2 전극(143)이 배치될 수 있다.
여기서, 제 2 전극(143)은 애노드(anode) 또는 캐소드(cathode)일 수도 있다.
본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)의 제 2 전극(143)이 캐소드(cathode)인 경우를 예를 들어 설명한다.
제 2 전극(143)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어질 수 있다. 예를 들어, 제2 전극(143)은 알루미늄(Al)과 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
여기서, 제 2 전극은(143)은 오버코팅층(160)의 모폴로지를 따른 형상을 가질 수 있다.
이와 같은 제 1 전극(141), 발광층(142) 및 제 2 전극(143)은 발광다이오드(D)를 이루며, 발광다이오드(D)는 오버코팅층(160)의 복수의 오목부(DP)와 복수의 볼록부(PP)의 모폴로지를 따른다.
이와 같이, 오버코팅층(160)의 복수의 오목부(DP)와 복수의 볼록부(PP)를 이용하여 발광다이오드(D)의 형상을 구현할 수 있게 된다.
도 4에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 발광층(142)에서 출력된 광이 오버코팅층(136)의 볼록부(PP) 및 제 2 전극(143)을 통하여 반사 및 굴절되어 외부로 출력되나, 오버코팅층(136)의 오목부(DP)가 형성된 영역(BA)에서는 발광층(142)에서 출력된 광이 외부로 출력되지 못하고 발광층(142) 내에서 전반사되어 진행을 하게 된다.
도 5는 제 1 실시예에 따른 전계발광 표시장치의 오목부 영역에서 암부가 시인되는 사진이다.
도 5 에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(도 3의 100)의 오목부(DP)가 형성된 영역(BA)은 광이 외부로 출력되지 못하여 암부로 시인되는 문제가 발생하며, 이는 전계발광 표시장치(도 3의 100)의 화질을 저하시키는 요인이 된다.
이와 같이, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 마이크로 렌즈(ML)의 볼록부(PP)를 통하여 광 추출 효율을 향상시킬 수 있으나, 오목부(DP)가 형성된 영역(BA)이 암부로 시인되는 문제가 수반된다.
이하, 광 추출 효율을 향상시킴과 동시에 암부가 발생되는 문제를 방지할 수 있는 전계발광 표시장치에 대하여 제 2 실시예 및 제 3 실시예에서 설명한다
< 제 2 실시예 >
이하에서는 제 1 실시예와 동일 유사한 구성에 대한 구체적인 설명은 생략될 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이며, 도 7은 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 발광영역을 개략적으로 나타낸 평면도이고, 도 8은 도 7 의 A-A'를 따라 절단한 단면도이다.
도 6에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 기판(210), 박막 트랜지스터(220), 오버코팅층(260), 박막 트랜지스터(220)와 전기적으로 연결된 발광다이오드(D)를 포함한다.
본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 발광층(242)으로부터의 빛이 제 1 전극(241)을 통해 외부로 출력되는 하부 발광 방식(bottom emission type)을 나타내고 있으나 이에 한정되는 것은 아니다.
즉, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 발광층(242)으로부터의 빛이 제 2 전극(243)을 통해 외부로 출력되는 상부 발광 방식(top emission type)일 수도 있다.
그리고, 상부 발광 방식(top emission type)인 경우에는 제 1 전극(241) 하부에는 반사전극 또는 반사층이 더욱 형성될 수 있다. 예를 들어, 상기 반사전극 또는 반사층은 알루미늄-팔라듐-구리(aluminum-paladium-copper: APC) 합금으로 이루어질 수 있다. 이때, 상기 제 2 전극(243)은 빛이 투과되도록 상대적으로 얇은 두께를 가질 수 있다.
본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 기판(210) 상에 게이트 전극(221), 액티브층(222), 소스 전극(223) 및 드레인 전극(224)을 포함하는 박막 트랜지스터(220)를 포함할 수 있다.
구체적으로, 제 1 기판(210) 상에 박막 트랜지스터(220)의 게이트 전극(221) 및 게이트 절연막(231)이 배치될 수 있다.
그리고, 게이트 절연막(231) 상에는 게이트 전극(221)과 중첩하는 액티브층(222)이 배치될 수 있다.
또한, 액티브층(222) 상에는 액티브층(222)의 채널 영역을 보호하기 위한 에치 스토퍼(232)가 배치될 수 있다.
그리고, 액티브층(222) 상에는 액티브층(222)과 접촉하는 소스전극(223) 및 드레인전극(224)이 배치될 수 있다.
본 발명의 제 2 실시예에 적용될 수 있는 전계발광 표시장치(200)는 도 6에 국한되지 않으며, 제 1 기판(210)과 액티브층(222) 사이에 배치되는 버퍼층을 더 포함할 수도 있으며, 에치 스토퍼(232)가 배치되지 않을 수도 있다.
한편, 설명의 편의를 위해 전계발광 표시장치(200)에 포함될 수 있는 다양한 박막 트랜지스터 중 구동박막 트랜지스터만을 도시하였으며, 박막 트랜지스터(220)가 액티브층(222)을 기준으로 게이트 전극(221)이 소스 전극(223) 및 드레인 전극(224)의 반대 편에 위치하는 역 스태거드(inverted staggered) 구조 또는 바텀 게이트 구조인 것으로 설명하나 이는 일 예시이며, 액티브층(222)을 기준으로 게이트 전극(221)이 소스 전극(223) 및 드레인 전극(224)과 같은 편에 위치하는 코플라나(coplanar) 구조 또는 탑 게이트 구조의 박막 트랜지스터도 사용될 수 있다.
드레인 전극(224) 및 소스 전극(223) 상에는 보호층(233)이 배치될 수 있다.
여기서, 보호층(233)이 박막 트랜지스터(220) 상부를 평탄화하는 것으로 도시되었으나, 보호층(233)은 박막 트랜지스터(220) 상부를 평탄화하지 않고, 하부에 위치한 구성들의 표면 형상을 따라 배치될 수도 있다.
여기서, 보호층(233) 상에 오버코팅층(260)이 배치될 수 있다.
한편, 보호층(233)은 생략될 수 있다. 즉, 박막 트랜지스터(220) 상에 오버코팅층(260)이 배치될 수도 있다.
여기서, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 오버코팅층(260)은 발광영역(EA)에서 아일랜드 형상으로 배치되는 다수의 돌출부(S) 및 에어갭(AG)을 포함할 수 있다.
즉, 오버코팅층(260)은 발광영역(EA)에서 포토리소그래피(photolithography), 습식 식각(wet etching) 및 건식 식각(dry etching) 등과 같은 공정을 통하여 다수의 돌출부(S)를 제외한 부분을 식각할 수 있다.
이에 따라, 오버코팅층(260)은 발광영역(EA)에서 아일랜드 형상으로 배치되는 다수의 돌출부(S)를 형성할 수 있게 된다.
또한, 오버코팅층(260)은 다수의 돌출부(S) 및 에어갭(AG)이 배치되지 않은 영역에서는 평탄화층으로서 기능한다.
그리고, 오버코팅층(260) 상부에는 고점도물질층(270)이 배치될 수 있다.
여기서, 오버코팅층(260)의 다수의 돌출부(S) 상부에 고점도물질층(270)이 배치되어 다수의 돌출부(S) 사이에 에어갭(AG)을 형성할 수 있다.
다수의 돌출부(S) 상단은 고점도물질층(270)에 의하여 덮일 수 있으며, 고점도물질층(270)은 에어갭(AG)이 형성된 영역에서 기판(210)이 배치된 방향으로 볼록한 형상을 가질 수도 있으나, 이에 한정되는 것은 아니며, 평탄한 형상을 가질 수도 있다.
그리고, 고점도물질층(270) 및 다수의 돌출부(S)의 굴절률은 에어갭(AG)의 굴절률보다 클 수 있다. 예를 들어, 고점도물질층(270) 및 다수의 돌출부(S)의 굴절률은 1.4 내지 1.6일 수 있으며, 에어갭(AG)의 굴절률은 1일 수 있다.
또한, 발광층(242) 및 제 1 전극(241)의 굴절률은 고점도물질층(270) 및 다수의 돌출부(S)의 굴절률보다 클 수 있다. 예를 들어, 발광층(242) 및 제 1 전극(241)의 굴절률은 1.8 내지 2.0일 수 있다.
이에 따라, 발광층(242)에서 출력된 광은 제 1 전극(241) 및 상대적으로 저굴절률을 갖는 고점도물질층(270)과, 상대적으로 저굴절률을 갖는 에어갭(AG)과 상대적으로 고굴절률을 갖는 다수의 돌출부(S)를 통과하면서, 내부에 갇히지 않고 외부로 출력될 수 있게 된다.
즉, 다수의 돌출부(S) 및 에어갭(AG)은 외부로 출력되지 않고 갇혀있는 광을 외부로 가이드하여 추출할 수 있게 하므로 광추출 효율을 향상시킬 수 있게 한다.
다수의 돌출부(S) 및 에어갭(AG)에 대해서는 차후 좀 더 자세히 살펴보도록 한다.
그리고, 발광영역(EA)의 오버코팅층(260)과 보호층(233) 사이에는 컬러필터 패턴(미도시) 배치될 수 있다.
즉, 다수의 돌출부(S) 및 에어갭(AG)과 보호층(233) 사이에 컬러필터 패턴이 배치될 수 있다.
여기서, 컬러필터 패턴은 발광층(242)에서 발광된 광의 색을 변환시키기 위한 것으로서, 적색 컬러필터 패턴, 녹색 컬러필터패턴 및 청색 컬러필터 패턴 중 하나일 수 있다.
여기서, 컬러필터 패턴은 보호층(233) 상에서 발광 영역(EA)에 대응하는 위치에 배치될 수 있으며, 일부의 발광 영역(EA)에만 배치될 수도 있다.
여기서, 발광 영역(EA)은 제 1 전극(241) 및 제 2 전극(243)에 의해 발광층(242)이 발광하는 영역을 의미하고, 발광 영역(EA)에 대응하는 위치에 컬러필터 패턴이 배치된다는 것은 인접한 발광 영역(EA)들에서 발광된 광이 서로 섞여 블러링 현상 및 고스트 현상이 발생하는 것을 방지하도록 컬러필터 패턴이 배치되는 것을 의미한다.
예를 들어, 컬러필터 패턴은 발광 영역(EA)과 중첩되도록 배치되고, 구체적으로 발광 영역(EA) 이하의 크기를 가질 수 있다.
다만, 컬러필터 패턴의 배치 위치, 크기는 발광 영역(EA)의 크기 및 위치뿐만 아니라, 컬러필터 패턴과 제 1 전극(241) 사이의 거리, 컬러필터 패턴과 오버코팅층(260) 사이의 거리, 발광 영역(EA)과 비발광 영역 사이의 거리 등과 같은 다양한 팩터에 의해 결정될 수 있다.
한편, 본 발명의 화소(pixel)는 하나 이상의 서브화소(subpixel)를 포함할 수 있다. 예를 들면, 1 개의 화소는 2 개 내지 4 개의 서브화소를 포함할 수 있다.
여기서, 서브화소는 특정한 한 종류의 컬러필터 패턴이 형성되거나, 또는 컬러필터 패턴이 형성되지 않고 발광다이오드(D)가 특별한 색상을 발광할 수 있는 단위를 의미한다.
서브화소에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
고점도물질층(270) 상부에는 제 1 전극(241), 발광층(242) 및 제 2 전극(243)을 포함하는 발광다이오드(D)가 배치될 수 있다.
본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 제 1 전극(241), 발광층(242) 및 제 2 전극(243)은 발광영역(EA)에서 평탄하게 형성될 수 있다.
여기서, 제 1 전극(241)은 발광층(242)에 전자 또는 정공 중 하나를 공급하기 위한 애노드(anode) 또는 캐소드(cathode)일 수도 있다.
본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 제 1 전극(241)이 애노드(anode)인 경우를 예를 들어 설명한다.
제 1 전극(241)은 비정질 금속 산화물을 포함할 수 있다. 예를 들어 비정질 금속 산화물은 IZO(Indium Zinc Oxide), ZTO(Zinc Tin Oxide), SnO2(Tin Oxide), ZnO(Zinc oxide), In2O3(Indium oxide), GITO(Gallium Indium Tin oxide), IGZO(Indium Gallium Zinc oxide), ZITO(Zinc Indium Tin oxide), IGO(Indium Gallium oxide), Ga2O3 (Gallium oxide), AZO(Aluminum Zinc oxide) 또는 GZO(Gallium Zinc oxide)로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
제 1 전극(241)은 오버코팅층(260) 및 고점도물질층(270)에 형성된 콘택홀을 통해 박막 트랜지스터(220)의 소스 전극(223)과 연결될 수 있으며, 각 화소영역 별로 분리되어 형성될 수 있다.
본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 N-type 박막 트랜지스터를 일례로 제 1 전극(241)이 소스 전극(223)과 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니고 박막 트랜지스터(220)가 P-type 박막 트랜지스터인 경우에는 제 1 전극(241)이 드레인 전극(224)에 연결될 수도 있다.
또한, 제 1 전극(241)은 도전성 물질을 사이에 두고 발광층(242)과 접하여 전기적으로 연결될 수도 있다.
그리고, 고점도물질층(270)과 제 1 전극(241) 상에 뱅크층(236)이 배치될 수 있다.
뱅크층(236)은 제 1 전극(241)을 노출시키는 개구부(236a)를 포함할 수 있다.
여기서, 뱅크층(236)은 인접하는 화소(또는 서브 화소) 영역 간을 구분하는 역할을 하여, 인접하는 화소(또는 서브 화소) 영역 사이에 배치될 수도 있다.
뱅크층(236)은 포토 아크릴계 유기물질로 형성될 수 있으나 이에 한정되는 것은 아니다.
그리고, 제 1 전극(241), 뱅크층(236) 상에 발광층(242)이 배치될 수 있다.
여기서, 발광층(242)은 백색광을 발광하기 위해 복수의 발광층이 적층된 구조(tandem white)일 수 있다.
예를 들어, 발광층(242)은 청색광을 발광하는 제 1 발광층 및 제 1 발광층 상에 배치되고, 청색과 혼합하여 백색이 되는 색의 광을 발광하는 제 2 발광층을 포함할 수 있다.
여기서, 제 2 발광층은 황녹색(yellowgreen) 광을 발광하는 발광층일 수 있다.
한편, 발광층(242)은 청색광, 적색광, 녹색광 중 하나를 발광하는 발광층만을 포함할 수도 있다. 이 경우에는 컬러필터 패턴을 포함하지 않을 수 있다.
여기서, 발광층(242)의 발광물질은 유기발광물질이나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
그리고, 발광층(242)은 발광영역(EA)에서 제 1 전극(241)의 형상에 따라 배치될 수 있다.
즉, 발광층(242)은 발광영역(EA)에서 제 1 전극(241)의 형상에 따라 평탄하게 배치될 수 있다.
또한, 발광층(242) 상부에는 발광층(242)에 전자 또는 정공 중 하나를 공급하기 위한 제 2 전극(243)이 배치될 수 있다.
여기서, 제 2 전극(243)은 애노드(anode) 또는 캐소드(cathode)일 수도 있다.
본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 제 2 전극(243)이 캐소드(cathode)인 경우를 예를 들어 설명한다.
제 2 전극(243)은 표시영역의 전면에 위치하며, 일함수 값이 비교적 작은 도전성 물질로 이루어질 수 있다. 예를 들어, 제 2 전극(243)은 알루미늄(Al)과 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
여기서, 제 2 전극은(243)은 발광영역(EA)에서 발광층(242)의 형상에 따라 평탄하게 배치될 수 있다.
이와 같은 제 1 전극(241), 발광층(242) 및 제 2 전극(243)은 발광다이오드(D)를 이루게 된다.
도 7에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 오버코팅층(260)은 발광영역(EA)에서 아일랜드 형상으로 배치된 다수의 돌출부(S)를 포함할 수 있다.
여기서, 다수의 돌출부(S) 각각은 평면상 원형상일 수 있으나, 이에 제한되지 않고 반원 형상 또는 반타원체 형상, 다각 형상 등 다양한 형상일 수 있다.
그리고, 발광영역(EA)에서 다수의 돌출부(S)가 형성된 영역 이외의 영역에는 에어갭(AG)이 형성될 수 있다.
즉, 발광영역(EA)에서 다수의 돌출부(S)가 형성된 영역 이외의 모든 영역에 에어갭(AG)이 형성될 수 있으나, 이에 한정되는 것은 아니고 발광영역(EA)에서 다수의 돌출부(S)가 형성된 영역 이외의 일부 영역에만 에어갭(AG)이 형성될 수도 있다.
도 8에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광표시장치(200)의 다수의 돌출부(S) 각각의 상단은 고점도물질층(270) 내부에 위치할 수 있다.
즉, 다수의 돌출부(S) 상부에 고점도물질층(270)이 배치되면서 고점도물질층(270)이 다수의 돌출부(S)의 상단을 덮을 수 있다.
그리고, 고점도물질층(270)의 저면은 기판(210)방향으로 볼록한 형상을 할 수 있으나, 이에 한정되는 것은 아니고, 평탄한 형상을 가질 수 도 있다.
여기서 고점도물질층(270)의 저면이 볼록한 형상으로 형성되는 경우, 발광층(242)에서 출력되는 광을 더욱 확산시킬 수 있게 된다.
고점도물질층(270)의 저면의 형상은, 고점도물질층(270)의 점도, 다수의 돌출부(S)의 이격거리 등을 조정하여 다양하게 형성할 수 있다.
이와 같이, 다수의 돌출부(S) 상부에 고점도물질층(270)을 배치하여, 별도의 공정 없이도 상대적으로 저굴절률을 갖는 에어갭(AG)을 형성할 수 있게 된다.
도 9a는 본 발명의 제 2 실시예에 다른 전계발광 표시장치의 돌출부를 개략적으로 확대한 단면도이며, 도 9b는 도 9a의 d1/d2의 비율에 다른 광 추출량을 개략적으로 나타낸 그래프이며, 도 9c는 도 9a에 d1/d2의 비율에 다른 광 추출량을 개략적으로 나타낸 표이다.
도 9a에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(도 6의 200)의 다수의 돌출부(S) 각각은, 고점도물질층(270) 내부에 위치하는 제 1 부분(A1)과 에어갭(AG)과 접촉하는 제 2 부분(A2)을 포함할 수 있다.
즉, 다수의 돌출부(S) 각각은, 고점물질층(270)에 삽입된 제 1 부분(A1)과 제 1 부분(A1) 이외의 부분인 제 2 부분(A2)으로 구분될 수 있다.
그리고, 다수의 돌출부(S) 각각은, 제 1 부분(A1)과 제 2 부분(A2)의 경계면인 제 1 면(F1)과, 제 1 면(F1)과 반대인 보호층(도 3의 233)과 접촉하는 제 2 면(F2)과, 제 1 면(F1)과 제 2 면(F2)을 연결하는 제 3 면(F3)을 포함할 수 있다.
또한, 제 1 면(F1)의 길이(제 1 면이 원형인 경우 지름)인 제 1 길이(d1)와, 이웃하는 돌출부(S) 각각이 갖는 제 1 면(F1) 사이의 거리인 제 2 길이(d2)와, 제 2 면(F2)의 길이인 제 3 길이(d3)와, 이웃하는 돌출부(S) 각각이 갖는 제 2 면(F2) 사이의 거리인 제 4 길이(d4)를 가질 수 있다.
도면에는 제 1 길이(d1)보다 제 2 길이(d2)가 크게 도시되었으나, 이에 한정되는 것은 아니며, 제 1 길이(d1)가 제 2 길이(d2)보다 클 수 있다.
그리고, 제 1 길이(d1)는 1um 내지 6um일 수 있으며, 제 2 길이(d2)는 0.5um 내지 4um일 수 있으나, 이에 한정되는 것은 아니다.
또한, 제 1 길이(d1)가 제 2 길이(d2)보다 크게 형성된 경우, 제 1 길이(d1)/ 제 2 길이(d2)의 비율은 1.1 내지 2.9일 수 있다.
그리고, 제 2 면(F2)과 제 3 면(F3)은 예각(θ1)을 가질 수 있다. 즉, 제 2 면(F2)보다 제 1 면(F1)의 면적이 작을 수 있다. 즉, 제 3 길이(d3)보다 제 1 길이(d1)가 작을 수 있다.
또한, 제 2 길이(d2)보다 제 4 길이(d4)가 작을 수 있다.
그리고, 제 1 부분(A1)과 제 2 부분(A2)을 포함한 돌출부(S)의 높이보다 제 4 길이(d2)는 작을 수 있다.
여기서, 제 2 면(F2)과 제 3 면(F3)이 가지는 예각(θ1)은 45°보다 크게 형성될 수 있다.
또한, 제 1 면(F1)과 제 2 면(F2) 사이의 거리인 제 2 부분(A2)의 높이는 0.5um 내지 5.5um일 수 있으나, 이에 한정되는 것은 아니다.
도 9b에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(도 6의 200)의 제 1 길이/제 2 길이의 비율에 따른 광 추출량의 변화가 나타나 있다. 도 9c의 표를 함께 참조하여 설명한다.
여기서, X 축은 제 1 길이(d1)/제 2 길이(d2)의 비율을 나타내며, Y축은 외부로 출력되는 광의 양, 즉 광 추출량을 백분율()로 나타낸 것이다.
예를 들어, 돌출부(S)의 제 2 부분(A2)의 높이가 2.5um이고, 제 3 면(F3)과 제 2 면(F2)의 각도는 78.7°이며, 제 2 길이(d2)는 1.5um일 때, 제 1 길이(d1)의 변화에 따른 광 추출량()을 보면, 제 1 길이(d1)가 2um 내지 4um인 경우 광 추출량()이 현저히 상승되는 것을 볼 수 있다.
여기서, 종횡비(A/R)는 높이(h)를 제 1 면(F1)의 반지름(제 1 길이(d1)/2를 의미)으로 나눈 값을 의미한다.
이와 같이, 제 1 길이(d1)/ 제 2 길이(d2)의 비율이 1.33에서 2,67일 때, 발광층(도 8의 242)에서 출력된 광 중 외부로 추출되는 광의 양이 현저히 증가하는 것을 알 수 있다.
따라서, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(도 6의 200)의 제 1 길이(d1)/ 제 2 길이(d2)의 비율을 1.1 내지 2.9, 바람직하게는 1.33 내지 2.67로 하여 광 추출효율을 더욱 향상시킬 수 있게 된다.
도 10은 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 광의 경로를 개략적으로 나타낸 도면이다.
도 10에 도시한 바와 같이, 본 발명의 제 2 실시예에 다른 전계발광 표시장치(도6의 200)의 오버코팅층(260)은 발광영역(도 7의 EA)에서 다수의 돌출부(S) 및 에어갭(AG)을 포함하며, 오버코팅층(260) 상부에는 고점도물질층(270)이 배치되고, 고점도물질층(270) 상부에는 평탄한 발광다이오드(D)가 배치된다.
그리고, 고점도물질층(270)과 다수의 돌출부(S)의 굴절률은 에어갭(AG)의 굴절률보다 클 수 있다. 예를 들어, 고점도물질층(270) 및 다수의 돌출부(S)의 굴절률은 1.4 내지 1.6일 수 있으며, 에어갭(AG)의 굴절률은 1일 수 있으나 이에 한정되는 것은 아니다.
또한, 발광층(242) 및 제 1 전극(241)의 굴절률은 고점도물질층(270) 및 다수의 돌출부(S)의 굴절률보다 클 수 있다. 예를 들어, 발광층(242) 및 제 1 전극(241)의 굴절률은 1.8 내지 2.0일 수 있으나 이에 한정되는 것은 아니다.
이에 따라, 발광층(242)에서 출력된 광은 제 1 전극 및 상대적으로 저굴절률을 갖는 고점도물질층(270)과, 상대적으로 저굴절률을 갖는 에어갭(AG)과 상대적으로 고굴절률을 갖는 다수의 돌출부(S)를 통과하면서, 내부에 갇히지 않고 외부로 출력될 수 있게 된다.
즉, 다수의 돌출부(S) 사이에 배치된 에어갭(AG)이 광을 가이드 하는 역할을 하여 외부로 출력되지 않고 갇혀있는 광의 경로를 변경하여 외부로 출력될 수 있게 하므로 광추출 효율을 향상시킬 수 있게 한다.
이와 같이, 본 발명의 제 2 실시예는 발광층(242)으로부터 출력되는 광을 고점도물질층(270) 및 다수의 돌출부(S) 및 에어갭(AG)을 포함하는 오버코팅층(260)을 이용하여 효율적으로 외부로 고르게 추출할 수 있게 한다.
이에 따라, 외부로 광이 출력되지 않는 암부(도5의 BA)를 방지할 수 있음과 동시에 광 추출효율을 향상시킬 수 있게 한다.
<제 3 실시예>
이하에서는 제 2 실시예와 동일 유사한 구성에 대한 구체적인 설명은 생략될 수 있다.
도 11은 본 발명의 제 3 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이며, 도 12는 본 발명의 제 3 실시예에 따른 전계발광 표시장치의 발광영역을 개략적으로 나타낸 평면도이고, 도 13은 도 12 의 B-B'를 따라 절단한 단면도이며, 도 14은 본 발명의 제 3 실시예에 따른 전계발광 표시장치의 광의 경로를 개략적으로 나타낸 도면이다.
도 11에 도시한 바와 같이, 본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)는 기판(310), 박막 트랜지스터(320), 제 1 오버코팅층(360), 제 2 오버코팅층(380), 박막 트랜지스터(320)와 전기적으로 연결된 발광다이오드(D)를 포함한다.
구체적으로, 제 1 기판(310) 상에 박막 트랜지스터(320)의 게이트 전극(321) 및 게이트 절연막(331)이 배치될 수 있다.
그리고, 게이트 절연막(331) 상에는 게이트 전극(321)과 중첩하는 액티브층(322)이 배치될 수 있다.
또한, 액티브층(322) 상에는 액티브층(322)의 채널 영역을 보호하기 위한 에치 스토퍼(332)가 배치될 수 있다.
그리고, 액티브층(322) 상에는 액티브층(322)과 접촉하는 소스전극(323) 및 드레인전극(324)이 배치될 수 있다.
드레인 전극(324) 및 소스 전극(323) 상에는 보호층(333)이 배치될 수 있으며, 보호층(333) 상부에는 컬러필터 패턴(미도시)이 배치될 수 있다.
여기서, 보호층(333) 상에 제 1 오버코팅층(360)이 배치될 수 있다.
본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)의 제 1 오버코팅층(360)은 발광영역(EA)에서 아일랜드 형상으로 배치되는 다수의 돌출부(S) 및 에어갭(AG)을 포함할 수 있다.
즉, 제 1 오버코팅층(360)은 발광영역(EA)에서 포토리소그래피 (photolithography), 습식 식각(wet etching) 및 건식 식각(dry etching) 등과 같은 공정을 통하여 다수의 돌출부(S)를 제외한 부분을 식각할 수 있다.
이에 따라, 제 1 오버코팅층(360)은 발광영역(EA)에서 아일랜드 형상으로 배치되는 다수의 돌출부(S)를 형성할 수 있게 된다.
또한, 제 1 오버코팅층(360)은 다수의 돌출부(S) 및 에어갭(AG)이 배치되지 않은 영역에서는 평탄화층으로서 기능한다.
그리고, 제 1 오버코팅층(360) 상부에는 고점도물질층(370)이 배치될 수 있다.
여기서, 제 1 오버코팅층(360)의 다수의 돌출부(S) 상부에 고점도물질층(370)이 배치되어 다수의 돌출부(S) 사이에 에어갭(AG)을 형성할 수 있다.
다수의 돌출부(S)의 상단은 고점도물질층(370)에 의하여 덮일 수 있으며, 고점도물질층(370)은 에어갭(AG)이 형성된 영역에서 기판(310)이 배치된 방향으로 볼록한 형상을 가질 수도 있으나, 이에 한정되는 것은 아니며, 평탄한 형상을 가질 수도 있다.
그리고, 고점도물질층(370)과 다수의 돌출부(S)의 굴절률은 에어갭(AG)의 굴절률보다 클 수 있다. 예를 들어, 고점도물질층(370) 및 다수의 돌출부(S)의 굴절률은 1.4 내지 1.6일 수 있으며, 에어갭(AG)의 굴절률은 1일 수 있다.
또한, 발광층(342) 및 제 1 전극(341)의 굴절률은 고점도물질층(370) 및 다수의 돌출부(S)의 굴절률보다 클 수 있다. 예를 들어, 발광층(342) 및 제 1 전극(341)의 굴절률은 1.8 내지 2.0일 수 있다.
제 1 오버코팅층(360)에 형성된 다수의 돌출부(S) 및 에어갭(AG)의 형상은 제 2 실시예와 동일하므로 구체적인 설명은 생략한다.
특히, 본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)는 광 추출 효율을 더욱 향상시키기 위해, 발광영역(EA)에 대응하여 고점도물질층(370) 상부에 마이크로 렌즈(ML)가 구비된 제 2 오버코팅층(380)이 배치될 수 있다.
여기서, 마이크로 렌즈(ML)는 복수의 오목부(DP)와 복수의 볼록부(PP)를 포함할 수 있으나, 이에 한정되는 것은 아니며 다양한 형태를 가질 수 있다.
그리고, 제 2 오버코팅층(380)은 복수의 오목부(DP)와 복수의 볼록부(PP)가 배치되지 않은 영역에서는 평탄화층으로서 기능한다.
여기서, 복수의 오목부(DP) 각각은 평면상으로 육각 형상, 반원 형상 또는 반타원체 형상, 사각 형상 등 다양한 형상일 수 있다.
그리고, 제 2 오버코팅층(380) 상에 제 1 전극(341), 발광층(342) 및 제 2 전극(343)을 포함하는 발광다이오드(D)가 배치될 수 있다.
또한, 제 2 오버코팅층(380)으로부터의 아웃개싱 (outgassing)이 발광다이오드(D)에 확산되는 것을 차단하기 위하여 제 2 오버코팅층(380)과 제 1 전극(341) 사이에 절연성의 제 2 보호층(미도시)배치될 수 있다.
즉, 제 2 오버코팅층(380)의 복수의 오목부(DP)와 복수의 볼록부(PP)의 모폴로지를 그대로 따르는 제 2 보호층이 제 2 오버코팅층(380)과 제 1 전극(341) 사이에 배치될 수 있다.
한편, 제 2 오버코팅층(380) 상부에는 제 1 전극(341)이 배치될 수 있다.
여기서, 제 1 전극(341)은 발광층(342)에 전자 또는 정공 중 하나를 공급하기 위한 애노드(anode) 또는 캐소드(cathode)일 수도 있다.
본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)의 제 1 전극(341)이 애노드(anode)인 경우를 예를 들어 설명한다.
제 1 전극(341)은 일함수 값이 비교적 큰 도전성 물질로 이루어질 수 있다. 예를 들어, 제 1 전극(341)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어질 수 있다.
제 1 전극(341)은 제 1 오버코팅층(360), 고점도물질층(370) 및 제 2 오버코팅층(380)에 형성된 콘택홀을 통해 박막 트랜지스터(320)의 소스 전극(323)과 연결될 수 있으며, 각 화소영역 별로 분리되어 형성될 수 있다.
본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)는 N-type 박막 트랜지스터를 일례로 제 1 전극(341)이 소스 전극(323)과 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니고 박막 트랜지스터(320)가 P-type 박막 트랜지스터인 경우에는 제 1 전극(341)이 드레인 전극(324)에 연결될 수도 있다.
또한, 제 1 전극(341)은 도전성 물질을 사이에 두고 발광층(342)과 접하여 전기적으로 연결될 수도 있다.
여기서, 제 1 전극(341)은 발광영역(EA)에서 제 2 오버코팅층(380) 표면의 모폴로지(morphology)를 따르는 형상으로 배치된다.
즉, 제 1 전극(341)은 제 2 오버코팅층(380)의 복수의 오목부(DP)와 복수의 볼록부(PP)의 모폴로지를 그대로 따르는 형태로 배치될 수 있다.
그리고, 제 2 오버코팅층(380)과 제 1 전극(341) 상에 뱅크층(336)이 배치될 수 있다.
뱅크층(336)은 제 1 전극(341)을 노출시키는 개구부(336a)를 포함할 수 있다.
여기서, 뱅크층(336)은 인접하는 화소(또는 서브 화소) 영역 간을 구분하는 역할을 하여, 인접하는 화소(또는 서브 화소) 영역 사이에 배치될 수도 있다.
여기서, 제 2 오버코팅층(380)의 복수의 오목부(DP)와 복수의 볼록부(PP)는 뱅크층(336)의 개구부(336a)에 배치될 수 있다.
그리고, 노출된 제 1 전극(341) 상에 발광층(342)이 배치될 수 있다.
발광층(342)은 백색광을 발광하기 위해 복수의 발광층이 적층된 구조(tandem white)일 수 있다.
예를 들어, 발광층(342)은 청색광을 발광하는 제 1 발광층 및 제 1 발광층 상에 배치되고, 청색과 혼합하여 백색이 되는 색의 광을 발광하는 제 2 발광층을 포함할 수 있다.
여기서, 제 2 발광층은 황녹색(yellowgreen) 광을 발광하는 발광층일 수 있다.
한편, 발광층(342)은 청색광, 적색광, 녹색광 중 하나를 발광하는 발광층만을 포함할 수도 있다. 이 경우에는 컬러필터 패턴을 포함하지 않을 수 있다.
여기서, 발광층(342)의 발광물질은 유기발광물질이나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
그리고, 발광층(342)은 발광영역(EA)에서 제 2 오버코팅층(380)의 모폴로지를 따른 형상을 가질 수 있다.
발광층(342)상에 발광층(342)에 전자 또는 정공 중 하나를 공급하기 위한 제 2 전극(343)이 배치될 수 있다.
여기서, 제 2 전극(343)은 애노드(anode) 또는 캐소드(cathode)일 수도 있다.
본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)의 제 2 전극(343)이 캐소드(cathode)인 경우를 예를 들어 설명한다.
제 2 전극(343)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어질 수 있다. 예를 들어, 제2 전극(343)은 알루미늄(Al)과 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
여기서, 제 2 전극은(343)은 발광영역(EA)에서 제 2 오버코팅층(380)의 모폴로지를 따른 형상을 가질 수 있다.
이와 같은 제 1 전극(341), 발광층(342) 및 제 2 전극(343)은 발광다이오드(D)를 이루며, 발광다이오드(D)는 제 2 오버코팅층(380)의 복수의 오목부(DP)와 복수의 볼록부(PP)의 모폴로지를 따른다.
이와 같이, 제 2 오버코팅층(380)의 복수의 오목부(DP)와 복수의 볼록부(PP)를 이용하여 발광다이오드(D)의 형상을 구현할 수 있게 된다.
도 12에 도시한 바와 같이, 본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)의 제 1 오버코팅층(360)은 발광영역(EA)에서 아일랜드 형상으로 배치된 다수의 돌출부(S)를 포함할 수 있다.
여기서, 다수의 돌출부(S) 각각은 평면상 원형상일 수 있으나, 이에 제한되지 않고 반원 형상 또는 반타원체 형상, 다각 형상 등 다양한 형상일 수 있다.
그리고, 발광영역(EA)에서 다수의 돌출부(S)가 형성된 영역 이외의 영역에는 에어갭(AG)이 형성될 수 있다.
또한, 제 2 오버코팅층(380)은 발광영역(EA)에서 다수의 볼록부(PP) 및 오목부(DP)를 포함할 수 있다.
도 12에는 제 2 오버코팅층(380)의 다수의 오목부(DP)와 제 1 오버코팅층(360)의 돌출부(S)가 중첩되는 위치에 배치되는 것으로 도시하였으나, 이는 일 예시이며, 이에 한정되는 것은 아니며, 제 2 오버코팅층(380)의 다수의 볼록부(PP)와 제 1 오버코팅층(360)의 돌출부(S)가 중첩되는 위치에 배치될 수도 있으며, 제 2 오버코팅층(380)의 볼록부(PP)와 오목부(DP) 사이에 제 1 오버코팅층(360)의 돌출부(S)가 배치될 수 도 있다.
도 13에 도시한 바와 같이, 본 발명의 제 3 실시예에 따른 전계발광표시장치(300)의 다수의 돌출부(S) 각각의 상단은 고점도물질층(370) 내부에 위치할 수 있다.
즉, 다수의 돌출부(S) 상부에 고점도물질층(370)이 배치되면서 고점도물질층(370)이 다수의 돌출부(S)의 상단을 덮을 수 있다.
그리고, 고점도물질층(370)의 저면은 기판(310)방향으로 볼록한 형상을 할 수 있으나, 이에 한정되는 것은 아니고, 평탄한 형상을 가질 수 도 있다.
여기서 고점도물질층(370)의 저면이 볼록한 형상으로 형성되는 경우, 발광층(342)에서 출력되는 광을 더욱 확산시킬 수 있게 된다.
이와 같이, 다수의 돌출부(S) 상부에 고점도물질층(370)을 배치하여, 별도의 공정 없이도 상대적으로 저굴절률을 갖는 에어갭(AG)을 형성할 수 있게 된다.
고점도물질층(370)의 저면의 형상은, 고점도물질층(370)의 점도, 다수의 돌출부(S)의 이격거리 등을 조정하여 다양하게 형성할 수 있다.
그리고. 고점도물질층(370) 상부에는 제 1 오버코팅층(360)과 동일한 물질로 이루어진 제 2 오버코팅층(380)이 배치될 수 있다.
전술한 바와 같이, 제 2 오버코팅층(380)은 발광영역(EA)에서 다수의 볼록부(PP) 및 오목부(DP)를 포함할 수 있으며, 제 2 오버코팅층(380) 상부에는 제 2 오버코팅층(380)의 복수의 오목부(DP)와 복수의 볼록부(PP)를 모폴로지를 따르는 발광다이오드(D)의 배치될 수 있다.
도 14에 도시한 바와 같이, 본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)는 발광영역(EA)에서 고점도물질층(370)을 사이에 두고 다수의 돌출부(S)와 에어갭(AG)을 포함하는 제 1 오버코팅층(360)과 다수의 볼록부(PP) 및 오목부(DP)를 포함하는 제 2 오버코팅층(380)을 배치하여, 발광층(342) 내부에 전반사 되어 갇히던 광을 제 2 오버코팅층(380)의 볼록부(PP)를 통하여 외부로 추출할 수 있게 하여 광 추출 효율을 향상시키고, 제 2 오버코팅층(380)에서 출력된 광을 제 1 오버코팅층(360)의 굴절률이 서로 다른 돌출부(S) 및 에어갭(AG)을 이용하여 광 경로를 변경하여 외부로 고르게 출력시켜 광 추출효율을 향상시킴과 동시에 암부를 효과적으로 방지할 수 있게 된다.
도 15는 본 발명의 제 3 실시예에 따른 전계발광 표시장치의 돌출부 상부에 배치되는 볼록부의 위치 변화를 개략적으로 나타낸 도면이며, 도 16a 내지 도 16d는 제 3 실시예에 따른 전계발광 표시장치의 돌출부 상부에 배치되는 볼록부 위치 변화에 따른 광경로를 개략적으로 나타낸 도면이다.
도 15에 도시한 바와 같이, 제 1 오버코팅층(360)에 형성된 다수의 돌출부(S)와 제 2 오버코팅층(380)에 형성된 다수의 볼록부(PP)가 나타나 있다.
전술한 제 1 오버코팅층(360)의 돌출부(S)의 제 1 부분(A1)과 제 2 부분(A2)의 경계면인 제 1 면(F1)과 제 2 오버코팅층(380)에 형성된 다수의 볼록부(PP)의 제 1 내지 제 4 얼라인(AL1, AL2, AL3, AL4)이 나타나 있다.
여기서, 제 1 얼라인(AL1)은 제 1 오버코팅층(360)에 형성된 돌출부(S)의 제 1 면(F1)의 제 1 길이(d1)의 중심점(CP2)과 제 2 오버코팅층(380)에 형성된 볼록부(PP)의 피치(P)의 중심점(CP1)이 수직한 방향으로 일치할 때를 의미한다.
그리고, 제 2 얼라인(AL2)은 제 1 오버코팅층(360)에 형성된 돌출부(S)의 제 1 면(F1)의 제 1 길이(d1)의 반에 해당하는 폭(K)만큼 볼록부(PP)의 피치(P)의 중심점(CP1)이 이동한 경우를 의미한다.
또한, 제 3 얼라인(AL3)은 제 2 얼라인(AL2)에서 제 1 길이(d1)의 반에 해당하는 폭(K)만큼 볼록부(PP)의 피치(P)의 중심점(CP1)이 더 이동한 경우를 의미한다.
그리고, 제 4 얼라인(AL4)은 제 3 얼라인(AL3)에서 제 1 길이(d1)의 반에 해당하는 폭(K)만큼 볼록부(PP)의 피치(P)의 중심점(CP1)이 더 이동한 경우를 의미한다.
도 16a 내지 도 16d에 도시한 바와 같이, 제 1 내지 제 4 얼라인(AL1, AL2, AL3, AL4)에 따른 광경로가 나타나 있다.
즉, 제 1 오버코팅층(360)에 형성된 다수의 돌출부(S)와 제 2 오버코팅층(380)에 형성된 다수의 볼록부(PP)가 제 1 내지 제 4 얼라인(AL1, AL2, AL3, AL4)으로 배치된 경우, 발광층(도 14의 342)에서 출력된 광이 제 2 오버코팅층(380)의 볼록부(PP) 및 제 1 오버코팅층(360)의 돌출부(S)를 통하여 외부로 출력되는 경로가 나타나 있다.
여기서, 도 16a는 제 1 오버코팅층(360)에 형성된 다수의 돌출부(S)와 제 2 오버코팅층(380)에 형성된 다수의 볼록부(PP)가 제 1 얼라인(AL1)으로 배치된 경우의 광경로이며, 도 16b는 제 1 오버코팅층(360)에 형성된 다수의 돌출부(S)와 제 2 오버코팅층(380)에 형성된 다수의 볼록부(PP)가 제 2 얼라인(AL2)으로 배치된 경우의 광경로이고, 도 16c는 제 1 오버코팅층(360)에 형성된 다수의 돌출부(S)와 제 2 오버코팅층(380)에 형성된 다수의 볼록부(PP)가 제 3 얼라인(AL3)으로 배치된 경우의 광경로이며, 도 16d는 제 1 오버코팅층(360)에 형성된 다수의 돌출부(S)와 제 2 오버코팅층(380)에 형성된 다수의 볼록부(PP)가 제 4 얼라인(AL4)으로 배치된 경우의 광경로이다.
제 1 얼라인(AL1)에서 제 4 얼라인(AL4)으로 갈수록 전계발광 표시장치(도 11의 300) 내부에서 전반사되는 광이 증가하여 외부로 추출되는 광의 양이 감소되는 것을 볼 수 있다.
즉, 본 발명의 제 3 실시예에 따른 전계발광 표시장치(도 11의 300)의 제 1 오버코팅층(360)의 돌출부(S)와 제 2 오버코팅층(380)의 볼록부(PP)가 중첩되는 부분이 적어질수록 광 추출효율이 감소되는 것을 볼 수 있다.
따라서, 제 1 오버코팅층(360)의 돌출부(S)와 제 2 오버코팅층(380)의 볼록부(PP)가 중첩하게 형성되는 경우, 광 추출효율을 더욱 향상시킬 수 있으며, 바람직하게는 제 1 오버코팅층(360)의 돌출부(S)의 중심점(CP2)과 제 2 오버코팅층(380)의 볼록부(PP)의 중심점(CP1)이 일치하게 형성하는 경우, 광 추출 효율을 가장 높일 수 있게 된다.
이와 같이, 본 발명의 제 3 실시예에 따른 전계발광 표시장치(300)는 발광영역(EA)에서 다수의 돌출부(S)와 에어갭(AG)을 포함하는 제 1 오버코팅층(360)과 다수의 볼록부(PP) 및 오목부(DP)를 포함하는 제 2 오버코팅층(380)을 배치하여, 발광층(342) 내부에 전반사 되어 갇히던 광을 제 2 오버코팅층(380)의 볼록부(PP)를 통하여 외부로 추출할 수 있게 하여 광 추출 효율을 향상시키고, 제 2 오버코팅층(380)에서 출력된 광을 제 1 오버코팅층(360)의 다수의 돌출부(S)와 다수의 돌출부(S) 사이에 형성된 에어갭(AG)을 통하여 광 경로를 변경하여 광을 외부로 고르게 출력시킬 수 있게 되므로, 광 추출효율을 향상시킴과 동시에 암부를 효과적으로 방지할 수 있게 된다.
나아가, 제 1 오버코팅층(360)의 돌출부(S)와 제 2 오버코팅층(380)의 볼록부(PP)를 중첩하게 형성하여, 광 추출효율을 더욱 향상시킬 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
210: 기판 220: 박막트랜지스터
221: 게이트 전극 222: 액티브층
223: 소스 전극 224: 드레인 전극
231: 게이트 절연막 232: 에치 스토퍼
233: 보호층 236: 뱅크
241: 제 1 전극 242: 발광층
243: 제 2 전극 260: 오버코팅층
270: 고점도물질층 S: 돌출부
D: 발광다이오드 EA: 발광영역
AG: 에어갭

Claims (9)

  1. 발광영역과 비 발광영역으로 구분되는 기판;
    상기 기판 상부에 배치되고, 상기 발광영역에서 아일랜드 형상으로 배치되는 다수의 돌출부와 상기 다수의 돌출부 사이에 형성된 에어갭을 포함하는 제 1 오버코팅층;
    상기 다수의 돌출부 및 에어갭 상부에 배치된 고점도물질층;
    상기 고점도물질층 상부에 배치된 제 1 전극;
    상기 고점도물질층과 상기 제 1 전극 상부에 배치되며, 상기 제 1 전극을 노출하는 개구부를 포함하는 뱅크층;
    상기 제 1 전극 상부에 배치된 발광층;
    상기 발광층 상부에 배치되는 제 2 전극;
    상기 고점도물질층과 상기 제 1 전극 사이에 배치되며, 상기 발광 영역에서 다수의 볼록부 및 오목부를 갖는 제 2 오버코팅층
    을 포함하는 전계발광 표시장치.

  2. 삭제
  3. 제 1 항에 있어서,
    상기 다수의 돌출부 각각은, 상기 고점도물질층 내부에 위치하는 제 1 부분과, 상기 에어갭과 접촉하는 제 2 부분과, 상기 제 1 부분과 상기 제 2 부분의 경계면인 제 1 면을 포함하고,
    이웃하는 상기 제 1 면의 이격거리는 상기 제 1 면의 길이보다 작은 전계발광 표시장치.
  4. 제 3 항에 있어서,
    상기 제 1 면의 길이(d1)/ 상기 이웃하는 제 1 면의 이격거리(d2)의 비율은 1.1 내지 2.9인 전계발광 표시장치.
  5. 제 3 항에 있어서,
    상기 제 2 부분은, 상기 제 1 면과 상기 기판 사이의 배치된 제 2 면과, 상기 제 1 면과 상기 제 2 면을 연결하는 제 3 면을 포함하고, 상기 제 3 면과 상기 제 2 면은 예각을 갖는 전계발광 표시장치.
  6. 제 5 항에 있어서,
    상기 예각은 45° 이상인 전계발광 표시장치.
  7. 제 1 항에 있어서,
    상기 볼록부는 상기 돌출부와 중첩되는 전계발광 표시장치.
  8. 제 1 항에 있어서,
    상기 제 1 전극, 상기 발광층 및 상기 제 2 전극은 상기 발광영역에서 상기 제 2 오버코팅층의 상면의 형상을 따라 배치되어, 상기 제 2 오버코팅층의 다수의 볼록부 및 오목부를 포함하는 모폴로지(morphology)를 따르는 전계발광 표시장치.
  9. 제 1 항에 있어서,
    상기 오목부는 상기 돌출부와 중첩되는 전계발광 표시장치.
KR1020170124973A 2017-09-27 2017-09-27 전계발광 표시장치 Active KR102400751B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170124973A KR102400751B1 (ko) 2017-09-27 2017-09-27 전계발광 표시장치
EP18194578.3A EP3462514B1 (en) 2017-09-27 2018-09-14 Electroluminescent display device
CN201811119381.XA CN109599417B (zh) 2017-09-27 2018-09-25 电致发光显示装置
US16/142,511 US10424761B2 (en) 2017-09-27 2018-09-26 Electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170124973A KR102400751B1 (ko) 2017-09-27 2017-09-27 전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20190036121A KR20190036121A (ko) 2019-04-04
KR102400751B1 true KR102400751B1 (ko) 2022-05-20

Family

ID=63667691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170124973A Active KR102400751B1 (ko) 2017-09-27 2017-09-27 전계발광 표시장치

Country Status (4)

Country Link
US (1) US10424761B2 (ko)
EP (1) EP3462514B1 (ko)
KR (1) KR102400751B1 (ko)
CN (1) CN109599417B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048689B (zh) * 2016-06-30 2022-10-28 乐金显示有限公司 有机发光显示装置
KR102717868B1 (ko) 2016-09-13 2024-10-15 삼성디스플레이 주식회사 표시 장치
KR102506837B1 (ko) * 2017-11-20 2023-03-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN109979983B (zh) * 2018-06-22 2021-05-28 友达光电股份有限公司 有机发光二极管显示装置
TWI691109B (zh) * 2019-05-09 2020-04-11 友達光電股份有限公司 顯示裝置及其製造方法
TWI737484B (zh) * 2020-06-05 2021-08-21 友達光電股份有限公司 顯示裝置
CN114639793A (zh) * 2020-12-16 2022-06-17 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20220096188A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466831B1 (ko) * 2013-07-03 2014-11-28 코닝정밀소재 주식회사 유기발광소자용 광추출 기판, 그 제조방법 및 이를 포함하는 유기발광소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579775B2 (en) * 2004-12-11 2009-08-25 Samsung Mobile Display Co., Ltd. Electroluminescence display device with improved external light coupling efficiency and method of manufacturing the same
KR101798062B1 (ko) * 2013-03-21 2017-11-16 삼성전자주식회사 광추출층, 광추출층을 지닌 발광 소자 및 그 제조 방법
KR20150077261A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101808715B1 (ko) * 2015-09-23 2017-12-14 엘지디스플레이 주식회사 유기발광표시장치
EP3151281B1 (en) * 2015-09-30 2021-04-28 LG Display Co., Ltd. Substrate for organic light emitting display device and organic light emitting display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466831B1 (ko) * 2013-07-03 2014-11-28 코닝정밀소재 주식회사 유기발광소자용 광추출 기판, 그 제조방법 및 이를 포함하는 유기발광소자

Also Published As

Publication number Publication date
US10424761B2 (en) 2019-09-24
CN109599417B (zh) 2023-05-12
KR20190036121A (ko) 2019-04-04
US20190097177A1 (en) 2019-03-28
EP3462514B1 (en) 2021-09-01
EP3462514A1 (en) 2019-04-03
CN109599417A (zh) 2019-04-09

Similar Documents

Publication Publication Date Title
KR102400751B1 (ko) 전계발광 표시장치
KR102656146B1 (ko) 전계 발광 표시 장치
US10903282B2 (en) Organic light emitting display device
TWI679764B (zh) 電致發光顯示裝置
KR102328085B1 (ko) 전계발광 표시장치
TWI755199B (zh) 顯示裝置
KR102383928B1 (ko) 전계발광 표시장치
US10693108B2 (en) Electroluminescent display device
KR102345872B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102572407B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기발광 표시장치
KR102521760B1 (ko) 유기발광표시장치
US11152598B2 (en) Electroluminescent display device
KR20180077856A (ko) 전계발광 표시장치
US10658623B2 (en) Electroluminescent display device having a plurality of low-refractive members
US20230180568A1 (en) Organic light emitting display device
KR102394408B1 (ko) 전계발광 표시장치
KR102618926B1 (ko) 유기발광표시장치
KR20240098733A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170927

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200820

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170927

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210829

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220518

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220518

End annual number: 3

Start annual number: 1

PG1601 Publication of registration