KR102392305B1 - 고주파용 다층 세라믹 기판 및 그의 제조 방법 - Google Patents

Abstract

본 발명은 고주파용 다층 세라믹 기판에 관한 것으로서, 본 발명에 따른 고주파용 다층 세라믹 기판은 제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 제2 세라믹 박판, 상기 제2 세라믹 박판의 상부에 배치되는 제3 세라믹 박판, 및 상기 제3 세라믹 박판의 상부에 배치되는 제4 세라믹 박판을 포함하는 다층 세라믹 기판으로서, 상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 상부면에는 제2 도전성 패턴이 인쇄되며, 상기 제4 세라믹 박판의 하부면에는 제3 도전성 패턴이 인쇄되고, 상기 제4 세라믹 박판의 상부면에는 제4 도전성 패턴이 인쇄되며, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판 중 적어도 하나에는 공기 또는 유전율이 낮은 재료로 채워진 공간이 형성되고, 상기 제1 도전성 패턴 및 상기 제 3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성한다.

Description

고주파용 다층 세라믹 기판 및 그의 제조 방법{MULTILAYER CERAMIC SUBSTRATE FOR HIGH FREQUENCY AND METHOD OF MANUFACTURING THE SAME}

본 발명은 고주파용 다층 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 전송 지연 및 전송 손실을 획기적으로 줄이는 고주파용 다층 세라믹 기판 및 그의 제조 방법에 관한 것이다.

이동통신기술의 핵심인 고주파 반도체소자는 통상 GHz대 이상의 고주파수 대역 신호를 고속처리할 수 있는 고주파시스템에 사용되는 고주파소자 중 반도체공정을 이용하여 제작된 반도체 소자를 총칭한다.

대규모의 통신용량을 수용하기 위하여 사용주파수가 점차 높아지게 되었으며 고성능 및 고속의 통신시스템을 요구하게 되었고 이는 초고속 고주파 반도체소자의 필요성을 한층 부각시키게 되었다. 무선통신기술은 해를 거듭할수록 새로운 기술을 이용한 서비스가 제공되어 기술의 진보가 이루어지고 있으며, 제1 세대는 아날로그 이동통신, 제2 세대는 디지털 이동통신, 제3 세대는 5G 차세대 통신으로 기술이 발전되어 가고 있다. 따라서, 5G, 6G 등 차세대 통신서비스를 제공할 수 있는 시스템을 개발하는 것이 필수적이지만, 이것보다 선행되어야 할 일이 이러한 시스템을 구성하는 각 고주파 반도체소자들의 자체개발이라고 할 수 있다.

한편, 초고밀도로 집적된 반도체소자에서 배선 폭이 감소하면, 금속배선의 저항과 정전용량(C)으로 인해 RC 지연(RC delay)의 증가가 초래되어 반도체소자의 동작속도가 전체적으로 저하되는 문제점이 발생한다. 이러한 문제점을 해결하기 위한 방법으로, 금속의 전기전도도를 높여서 저항 값을 낮추는 방법, 배선 사이에 배치되는 유전체의 유전율을 감소시켜 정전용량을 낮추는 방법 등이 제안되고 있으나 여전히 개선되어야 하는 많은 문제점을 가지고 있다. 일 예로, 산화물 기반의 저유전율을 갖는 유전체는 물질 자체의 특성 때문에 유전상수를 낮추는데 한계가 있을 뿐만 아니라 금속 배선과의 접합으로 인해 전기적 성능의 하락을 초래할 수 있다.

대한민국특허청 등록특허공보 제10-0916075호 대한민국특허청 등록특허공보 제10-0896600호

상술한 문제점을 해결하기 위한 본 발명의 목적은 복수 개의 세라믹 박판이 적층되어 형성되는 다층 세라믹 기판에서 그라운드 전극과 신호 전극 사이에 배치되어 유전체를 형성하는 세라믹 박판에 공간을 형성하고 형성된 공간에 공기 및/또는 유전율이 낮은 재료를 채워 넣음으로써 유전체의 유전율을 감소시키고 이에 따라 낮은 정전용량을 갖는 고주파용 다층 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.

상술한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판은 제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 제2 세라믹 박판, 상기 제2 세라믹 박판의 상부에 배치되는 제3 세라믹 박판, 및 상기 제3 세라믹 박판의 상부에 배치되는 제4 세라믹 박판을 포함하는 다층 세라믹 기판으로서, 상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 상부면에는 제2 도전성 패턴이 인쇄되며, 상기 제4 세라믹 박판의 하부면에는 제3 도전성 패턴이 인쇄되고, 상기 제4 세라믹 박판의 상부면에는 제4 도전성 패턴이 인쇄되며, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판 중 적어도 하나에는 공기 또는 유전율이 낮은 재료로 채워진 공간이 형성되고, 상기 제1 도전성 패턴 및 상기 제 3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성한다.

바람직하게는, 상기 제2 세라믹 박판은 제2-1 세라믹 박판, 및 상기 제2-1 세라믹 박판의 상부에 배치되는 제2-2 세라믹 박판으로 구성되고, 상기 제3 세라믹 박판은 제3-1 세라믹 박판, 및 상기 제3-1 세라믹 박판의 상부에 배치되는 제3-2 세라믹 박판으로 구성된다.

바람직하게는, 상기 제2-1 세라믹 박판 및 상기 제3-2 세라믹 박판에 공기 또는 유전율이 낮은 재료로 채워진 공간이 형성된다.

바람직하게는, 상기 제2-1 세라믹 박판, 상기 제3-1 세라믹 박판, 및 상기 제3-2 세라믹 박판에 공기 또는 유전율이 낮은 재료로 채워진 공간이 형성된다.

바람직하게는, 상기 공간에 의해 공기에 노출된 상기 그라운드 전극 또는 상기 신호 전극의 노출면에는 유리성분을 포함하는 절연체가 도포되고, 상기 절연체의 두께는 1 내지 100미크론이다.

본 발명의 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계; 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계; 제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계; 및 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계를 포함하되, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판에 형성되는 공간에는 공기 또는 유전율이 낮은 재료가 채워지고, 상기 제1 도전성 패턴 및 상기 제 3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성한다.

본 발명은 복수 개의 세라믹 박판이 적층되어 형성되는 다층 세라믹 기판에서 그라운드 전극과 신호 전극 사이에 배치되어 유전체를 형성하는 세라믹 박판에 공간을 형성하고 형성된 공간에 공기 및/또는 유전율이 낮은 재료를 채워 넣음으로써 유전체의 유전율을 감소시키고 이에 따라 낮은 정전용량을 갖는 고주파용 다층 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.

본 발명은 고주파수 대역의 신호를 처리해야 하는 상황에서도 유전체 내부에 공기 및/또는 유전율이 낮은 재료로 채워진 공간을 형성함으로써 전송 지연 및 전송 손실을 획기적으로 줄일 수 있는 고주파용 다층 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.

도 1은 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 2는 본 발명의 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 공간부가 존재하지 않는 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따라 복수 개의 신호 전극이 형성된 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판의 제조 방법의 순서를 나타낸 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.

그리고 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.

또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.

도 1 내지 도 5을 참조하여, 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조에 대하여, 이하 설명한다.

도 1은 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판(이하, “본 다층 세라믹 기판”이라 한다)의 구조를 나타낸 도면이다.

도 1을 참조하면, 소결이 완료된 본 다층 세라믹 기판은 제1 세라믹 박판(100), 제2 세라믹 박판(200), 제3 세라믹 박판(300) 및/또는 제4 세라믹 박판(400)을 포함한다.

제2 세라믹 박판(200)은 제1 세라믹 박판(100)의 상부에 배치되고, 제3 세라믹 박판(300)은 제2 세라믹 박판(200)의 상부에 배치되며, 제4 세라믹 박판(400)은 제3 세라믹 박판(300)의 상부에 배치된다. 즉, 제1 세라믹 박판(100) 내지 제4 세라믹 박판(400)이 적층되어 본 다층 세라믹 기판을 이룬다.

이때, 세라믹 박판(100, 200, 300, 400)의 두께는 10 내지 500미크론(μm)일 수 있다.

제1 세라믹 박판(100)의 상부면에는 제1 도전성 패턴(10)이 인쇄되고, 제2 세라믹 박판(200)의 상부면에는 제2 도전성 패턴(20)이 인쇄되며, 제4 세라믹 박판(400)의 하부면에는 제3 도전성 패턴(30)이 인쇄되고, 제4 세라믹 박판(400)의 상부면에는 제4 도전성 패턴(40)이 인쇄된다. 여기서, 제1 도전성 패턴(10) 및 제 3 도전성 패턴(30)은 그라운드 전극을 형성하는데 비아홀(50)과 전기적으로 연결되어 접지된다. 그리고, 제2 도전성 패턴(20)은 신호 전극을 형성하는데 별도 비아홀(미도시)과 전기적으로 연결되어 입력신호와 연결된다.

이때, 도전성 패턴(10, 20, 30, 40)은 도전성 페이스트로 이루어 지는데, 도전성 페이스트는 유동성이 있는 수지용액에 도체 분말, 바인더 등이 분산된 상태의 복합 재료를 의미하는 것으로서, 이러한 도전성 페이스트에 사용되는 도체는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 하나 이상의 물질에 해당할 수 있다. 비아홀(50)에도 상술한 도전성 페이스트가 충진된다.

제2 세라믹 박판(200) 및 제3 세라믹 박판(300) 중 적어도 하나에는 공기 및/또는 유전율이 낮은 재료로 채워진 공간(이하, “공간부”라 한다, 60, 70)이 형성된다. 공간부(60, 70)는 그라운드 전극과 신호 전극 사이에 형성되는 유전체의 유전율을 감소시켜 정전용량을 낮춘다. 정전용량이 낮아지면 전송 지연과 전송 손실이 크게 줄어든다. 이때, 공간부에는 공기 또는 다른 기체가 충진될 수 있고, 기판재질과 다른 저유전율 재료 또는 세라믹 파우더(분말)가 충진될 수 있다. 그리고, 세라믹 파우더의 재료 및/또는 양을 조절함으로써 유전율의 조절을 가능케 할 수 있다. 또는, 공간부에 충진되는 세라믹 파우더에 유리성분이 포함되거나, 공간부에 세라믹 파우더뿐만 아니라 유리성분이 추가로 충진될 수 있다. 이 경우, 세라믹 박판간 접착을 위한 열처리 과정에서, 공간부에 충진된 유리성분이 액화되었다가 경화되면서 세라믹 파우더를 단단히 고정시킬 수 있다.

한편, 공간부(60, 70)의 두께는 10 내지 500미크론(μm)일 수 있다.

일 실시예에 따르면, 본 고주파용 다층 세라믹 기판 내부에 형성되는 공간부(60, 70)에 의해 공기에 노출된 그라운드 전극(또는, 실시예에 따라 신호 전극도 이에 해당할 수 있다)의 노출면에는 유리성분을 포함하는 절연체가 도포되어 보호막을 형성할 수 있다. 이때 절연체(보호막)의 두께는 1 내지 100미크론일 수 있다.

도 1을 참조하면, 제2 세라믹 박판(200)은 제2-1 세라믹 박판(210) 및 제2-1 세라믹 박판(210)의 상부에 배치되는 제2-2 세라믹 박판(220)으로 구성되고, 제3 세라믹 박판(300)은 제3-1 세라믹 박판(310) 및 제3-1 세라믹 박판(310)의 상부에 배치되는 제3-2 세라믹 박판(320)으로 구성된다. 즉, 제2 세라믹 박판(200)은 제2-1 세라믹 박판(210)과 제2-2 세라믹 박판(220)이 적층된 다층 세라믹 기판에 해당하고, 제3 세라믹 박판(300)은 제3-1 세라믹 박판(310)과 제3-2 세라믹 박판(320)이 적층된 다층 세라믹 기판에 해당한다.

그리고, 제1 공간부(60)는 제2-1 세라믹 박판(210)에 형성되고, 제2 공간부(70)는 제3-2 세라믹 박판(320)에 형성된다.

한편, 정전용량은 아래의 수식에 의해 산출된다.

그리고, 서로 다른 두 물질이 직렬로 연결되었을 때 직렬 연결된 물질 전체의 유전율은 아래의 수식에 의해 산출된다.

예를 들어, 도 1을 참조하면, 다층 세라믹 기판 내 전극(10, 20)의 면적이 일정하고, 신호 전극(20)과 그라운드 전극(10) 사이의 거리가 일정하며, 공기의 비유전율은 1이고 세라믹 박판의 비유전율은 8이라는 조건 하에서, 위 두 수식에 따르면, 신호 전극(20)과 그라운드 전극(10) 사이의 정전용량은 제1 공간부(60)가 존재하고 제1 공간부(60)에 공기가 채워지는 경우가 제1 공간부(60)가 존재하지 않은 경우의 1/9 수준인 것을 알 수 있다. 이에 따라, 제1 공극(60)의 유무에 따라 전송 지연과 전송 손실도 개선되는 것이다.

나아가, 상술한 조건 하에서, 신호 전극(20)과 그라운드 전극(30) 사이의 정전용량도 마찬가지로, 제2 공간부(70)가 존재하는 경우가 제2 공간부(70)가 존재하지 않는 경우의 1/9 수준이므로, 본 다층 세라믹 기판의 전체 정전용량은 제1 공간부(60) 및 제2 공간부(70)이 형성됨으로써 이러한 공간부들이 존재하지 않는 경우 대비 1/9 수준으로 감소하였음을 알 수 있다.

도 2는 본 발명의 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.

도 2를 참조하면, 도 1의 실시예와 달리 제2 공간부(70)는 제3-1 세라믹 박판(310) 및 제3-2 세라믹 박판(320)에 걸쳐 형성된다. 즉, 제3-1 세라믹 박판(310) 및 제3-2 세라믹 박판(320) 각각에 공간부가 형성되고 형성된 공간부가 서로 연결되어 제2 공간부(70)를 형성한다. 이로써, 그라운드 전극(30)과 신호 전극(20) 사이의 비유전율 값은 공기의 비유전율 값인 1을 갖거나(제2 공간부(70)가 공기로 채워지는 경우), 도 1의 실시예에서 그라운드 전극(30)과 신호 전극(20) 사이의 비유전율 값보다 더 작은 값을 갖는다.

즉, 도 2를 참조하면, 상부에 위치하는 그라운드 전극(30)과 신호 전극(20) 사이의 제2 공간부(70)의 두께를, 상대적으로 하부에 위치하는 그라운드 전극(10)과 신호 전극(20) 사이의 제1 공간부(60)의 두께보다 더 두껍게 형성함으로써, 상부가 하부보다 더 낮은 정전용량 값을 갖는 형태로 전극이 서로 마주보는 구조의 다층 세라믹 기판을 형성할 수 있다.

도 3은 본 발명의 또 다른 일 실시예에 따른 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.

도 3을 참조하면, 제2 세라믹 박판(200)은 제2-1 세라믹 박판(210), 제2-1 세라믹 박판(210)의 상부에 배치되는 제2-2 세라믹 박판(220), 및 제2-2 세라믹 박판(220)의 상부에 배치되는 제2-3 세라믹 박판(230)으로 구성되고, 제3 세라믹 박판(300)은 제3-1 세라믹 박판(310), 제3-1 세라믹 박판(310)의 상부에 배치되는 제3-2 세라믹 박판(320), 및 제3-2 세라믹 박판(320)의 상부에 배치되는 제3-3 세라믹 박판(330)으로 구성된다. 즉, 제2 세라믹 박판(200)은 제2-1 세라믹 박판(210), 제2-2 세라믹 박판(220) 및 제2-3 세라믹 박판(230)이 적층된 다층 세라믹 기판에 해당하고, 제3 세라믹 박판(300)은 제3-1 세라믹 박판(310), 제3-2 세라믹 박판(320) 및 제3-3 세라믹 박판(330)이 적층된 다층 세라믹 기판에 해당한다.

그리고, 제1 공간부(60)는 제2-1 세라믹 박판(210) 및 제2-2 세라믹 박판(220)에 걸쳐 형성되고, 제2 공간부(70)는 제3-2 세라믹 박판(320) 및 제3-3 세라믹 박판(330)에 걸쳐 형성된다. 즉, 제3-2 세라믹 박판(320) 및 제3-3 세라믹 박판(330) 각각에 공간부가 형성되고 형성된 공간부가 서로 연결되어 제2 공간부(70)를 형성하고, 제2-1 세라믹 박판(210) 및 제2-2 세라믹 박판(220) 각각에 공간부가 형성되고 형성된 공간부가 서로 연결되어 제1 공간부(60)를 형성한다.

도 3의 다층 세라믹 기판은 도 1의 다층 세라믹 기판과 동일한 구조를 갖는다. 하지만, 다층 세라믹 기판에 형성된 공간부의 두께가 상이하다. 즉, 공간부의 두께를 변경함으로써 전극과 전극 사이의 거리를 조절할 수 있고, 전극간 거리에 따라 정전용량의 값을 변화시킬 수 있다.

도 4는 본 발명의 일 실시예에 따른 공간부가 존재하지 않는 다층 세라믹 기판의 구조를 나타낸 도면이다.

도 4를 참조하면, 그라운드 전극(10, 30)과 신호 전극(20) 사이의 유전율은 세라믹 박판의 유전율과 같고, 한편 도 1의 본 다층 세라믹 기판에서 전극 사이의 유전율은 세라믹 박판의 유전율보다 낮다고 할 것이므로, 도 4에 따른 다층 세라믹 기판은 도 1에 따른 본 다층 세라믹 기판보다 전극간 정전용량이 높다고 할 수 있다.

도 5는 본 발명의 일 실시예에 따라 복수 개의 신호 전극이 형성된 고주파용 다층 세라믹 기판의 구조를 나타낸 도면이다.

도 5를 참조하면, 본 다층 세라믹 기판에 형성되는 제1 공간부(60) 및 제2 공간부(70) 사이에, 복수 개의 신호 전극(20)이 형성된다. 이때, 제1 공간부(60) 및/또는 제2 공간부(70)에는 공기, 공기 외 다른 기체 및/또는 세라믹 박판의 재질과 다른 저유전율 재료(분말형태일 수 있음)가 충진될 수 있다. 한편, 제1 공간부(60), 제2 공간부(70), 그라운드 전극(10, 30), 신호 전극(20) 등은 도 1 내지 도 3에서 전술한 방법에 의해 형성된다.

도 6은 본 발명의 일 실시예에 따른 고주파용 다층 세라믹 기판의 제조 방법의 순서를 나타낸 도면이다.

도 6을 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계(S100), 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계(S200), 제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계(S300) 및/또는 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계(S400)를 포함한다. 이때, 제2 세라믹 박판 및 제3 세라믹 박판에 형성되는 공간에는 공기 및/또는 유전율이 낮은 재료가 채워지고, 제1 도전성 패턴 및 제 3 도전성 패턴은 그라운드 전극을 형성하고, 제2 도전성 패턴은 신호 전극을 형성한다.

본 다층 세라믹 기판의 제조 방법은, 도면에 도시되어 있지 않지만, 세라믹 박판(100)의 가장자리에 비아홀(50)을 형성하는 단계를 포함한다. 본 단계에서, 세라믹 박판(100)의 두께는 10 내지 500미크론(μm)이고, 비아홀(50)의 지름은 10 내지 200미크론일 수 있다. 비아홀(50)은 레이저 조사, 기계적 드릴링, 케미칼 에칭 등의 공정을 통해 형성될 수 있다.

본 다층 세라믹 기판의 제조 방법은, 도면에 도시되어 있지 않지만, 세라믹 박판(100)에 형성된 비아홀(50)에 도전성 페이스트를 충진하고 열처리하는 단계를 포함한다. 본 단계에서, 세라믹 박판(100)의 비아홀(50)에 도전성 페이스트를 충진하는 것은 추후 제1 세라믹 박판(100) 위로 형성될 그라운드 전극(10)을 전기적으로 연결하기 위함이다. 나아가, 본 단계의 도전성 페이스트는 유동성이 있는 수지용액에 도체 분말, 바인더 등이 분산된 상태의 복합 재료를 의미하는데, 이러한 도전성 페이스트에 사용되는 도체는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 하나 이상의 물질에 해당할 수 있다. 본 단계에서, 열처리 온도는 도전성 페이스트로 사용되는 도체의 녹는점에 따라 달라지지만, 도전성 페이스트로서 Ag가 사용되는 경우, 열처리 온도는 대기 환경에서 600℃내지 900℃바람직하게는 800℃에 해당할 수 있다. 이때, 열처리라는 용어는 물질의 성질이 바뀌지 않는 범위 내에서 물질의 원래 기능을 부여하기 위하여 가열하는 것을 말한다.

본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계(S100)를 포함한다. 본 단계는 제1 도전성 패턴을 인쇄하고 열처리하는 과정까지 포함한다. 본 단계에서, 제1 도전성 패턴(10)은 도전성 페이스트를 이용하여 인쇄된다. 본 단계의 도전성 페이스트에 사용되는 도체는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 하나 이상의 물질에 해당할 수 있다. 제1 도전성 패턴(10)의 두께는 1 내지 10미크론일 수 있다. 본 단계에서, 열처리 온도는 도전성 페이스트로 사용되는 도체의 녹는점에 따라 달라지지만, 도전성 페이스트로서 Ag가 사용되는 경우, 열처리 온도는 대기 환경에서 600℃내지 900℃바람직하게는 800℃에 해당할 수 있다. 제1 도전성 패턴(10)은 그라운드 전극을 이루는데 비아홀(50)의 상부면 위에도 인쇄되어 비아홀(50)과 전기적 접속을 이루고, 비아홀(50)을 통해 다른 층의 그라운드 전극과도 전기적으로 연결된다.

본 다층 세라믹 기판의 제조 방법은 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계(S200)를 포함한다. 본 단계에서, 제2 세라믹 박판(200)에 형성되는 공간부(60)는 레이저 조사, 기계적 드릴링, 케미칼 에칭 등의 공정을 통해 형성될 수 있다. 제2 도전성 패턴(20)은 도전성 페이스트를 이용하여 인쇄되며, 도전성 페이스트에 대한 설명은 전술하였다. 제2 도전성 패턴(20)의 두께 역시 1 내지 10미크론일 수 있다. 그리고, 본 단계는 제2 도전성 패턴(20)을 인쇄하고 열처리하는 과정까지 포함하며, 열처리 온도는 제1 도전성 패턴의 열처리 온도와 동일한 방식으로 설정되므로 이에 대한 설명은 생략한다. 제2 도전성 패턴(20)은 신호 전극을 이루는데 제2 도전성 패턴(20)의 상하부에 형성된 비아홀(미도시)과 전기적 접속을 이루고, 비아홀(미도시)를 통해 입력신호와 전기적으로 연결된다. 그리고, 제2 세라믹 박판(200)에도 비아홀(50)이 형성되며 형성된 비아홀(50)은 제1 세라믹 박판(100)에 형성된 비아홀(50)과 전기적으로 연결된다. 제2 도전성 패턴(20)이 형성되면, 제2 세라믹 박판(200)을 제1 세라믹 박판(100)의 상부에 적층시킨다. 이때, 각 세라믹 박판에 형성된 비아홀(50)이 전기적으로 연결되고, 공간부(60)가 제1 도전성 패턴(10)의 상부에 위치하면서 제2 도전성 패턴(20)의 하부에 위치하도록 제2 세라믹 박판(200)을 제1 세라믹 박판(100)의 상부에 적층시킨다.

본 다층 세라믹 기판의 제조 방법은 제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계(S300)를 포함한다. 본 단계에서, 제3 세라믹 박판(300)에 형성되는 공간부(70)는 레이저 조사, 기계적 드릴링, 케미칼 에칭 등의 공정을 통해 형성될 수 있다. 그리고, 제3 세라믹 박판(300)에도 비아홀(50)이 형성되며 형성된 비아홀(50)은 제1 세라믹 박판(100)과 제2 세라믹 박판(200)에 형성된 비아홀(50)과 전기적으로 연결된다. 공간부(70)가 형성되면 제3 세라믹 박판(300)을 제2 세라믹 박판(200)의 상부에 적층시킨다. 이때, 각 세라믹 박판에 형성된 비아홀(50)이 전기적으로 연결되고, 공간부(70)가 제2 도전성 패턴(20)의 상부에 위치하도록 제3 세라믹 박판(200)을 제2 세라믹 박판(100)의 상부에 적층시킨다.

본 다층 세라믹 기판의 제조 방법은 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계(S400)를 포함한다. 본 단계에서, 제3 도전성 패턴(30)과 제4 도전성 패턴(40)은 도전성 페이스트를 이용하여 인쇄되며, 도전성 페이스트에 대한 설명은 전술하였다. 제3 도전성 패턴(30)과 제4 도전성 패턴(40)의 두께 역시 1 내지 10미크론일 수 있다. 그리고, 본 단계는 제3 도전성 패턴(20)과 제4 도전성 패턴(40)을 인쇄하고 열처리하는 과정까지 포함하며, 열처리 온도는 제1 도전성 패턴의 열처리 온도와 동일한 방식으로 설정되므로 이에 대한 설명은 생략한다. 제3 도전성 패턴(30)은 그라운드 전극을 이루는데 제3 도전성 패턴(30)의 하부에 형성된 비아홀(50)과 전기적 접속을 이루고, 비아홀(50)를 통해 다른 층의 그라운드 전극과도 전기적으로 연결된다. 그리고, 제4 세라믹 박판(400)에도 비아홀(50)이 형성되며 형성된 비아홀(50)은 세라믹 박판들에 형성된 비아홀(50)과 전기적으로 연결된다. 제3 도전성 패턴(30)과 제4 도전성 패턴(40)이 형성되면, 제4 세라믹 박판(400)을 제3 세라믹 박판(300)의 상부에 적층시킨다. 이때, 각 세라믹 박판에 형성된 비아홀(50)이 전기적으로 연결되고, 공간부(70)가 제2 도전성 패턴(20)의 상부에 위치하면서 제3 도전성 패턴(30)의 하부에 위치하도록 제4 세라믹 박판(400)을 제3 세라믹 박판(300)의 상부에 적층시킨다.

본 다층 세라믹 기판의 제조 방법은 세라믹 박판(제1 내지 제3 세라믹 박판)의 단면에, 비아홀을 피해, 본딩제를 도포하는 단계를 포함한다. 본딩제는 도전성 패턴의 상부에도 도포되며 세라믹 박판 및 도전성 패턴에 영향을 주지 않는 재료로 이뤄진다. 본딩제는 세라믹 박판들을 접착시키는데 사용되는데, 본딩제는 무기물 및/또는 유기물일 수 있고, 무기물은 유리, 세라믹 등을 포함하고, 유기물은 에폭시, 폴리이미드 등을 포함할 수 있다. 본딩제는 추후 본딩층(미도시)을 형성하고, 본딩층의 두께는 2 내지 100미크론일 수 있다. 다른 일 실시예에 따르면, 본딩제는 도전성 패턴을 피해 세라믹 박판의 단면에만 도포될 수 있다. 본 단계는 각 세라믹 박판을 적층하기 전에 수행된다.

본 다층 세라믹 기판의 제조 방법은 적층된 복수의 세라믹 박판을 열처리하는 단계를 포함한다. 즉, 적층된 복수의 세라믹 박판을 열처리하여 복수의 세라믹 박판 각각의 단면에 도포된 본딩제를 녹임으로써 복수의 세라믹 박판을 서로 접착시킬 수 있다. 본 단계에서, 열처리 온도는 본딩제의 녹는점에 따라 달라질 수 있고, 열처리 과정에서 세라믹 박판, 인쇄된 도전성 패턴들 및/또는 비아홀들에 충진된 도전성 페이스트까지 녹는 것을 방지하기 위하여, 본딩제의 녹는점은 세라믹 박판의 녹는점, 패턴 인쇄에 사용된 도전성 페이스트의 녹는점 및 비아홀에 충진된 도전성 페이스트의 녹는점보다 낮을 수 있다. 따라서, 본 단계에서, 본 발명의 일 실시예는 본딩제의 녹는점보다 높고 세라믹 박판의 녹는점 및 도전성 페이스트의 녹는점보다는 낮은 온도에서 열처리할 수 있다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

비교예 1(도 4 참조, 공간부가 존재하지 않는 다층 세라믹 기판)

100미크론 두께의 제1 세라믹 박판에 레이저 조사를 통해 직경 20미크론의 비아홀을 형성하고, 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 제1 세라믹 박판의 하부면에 10미크론 두께의 Ag로 된 제1 도전성 패턴을 인쇄한 뒤 800도의 온도로 열처리한다.

이후, 100미크론 두께의 제2 세라믹 박판을 준비하고 레이저 조사를 통해 제2 세라믹 박판에 직경 20미크론의 비아홀을 형성하고, 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 제2 세라믹 박판의 하부면에 10미크론 두께의 Ag로 된 제2 도전성 패턴을 인쇄한 뒤 800도의 온도로 열처리한다. 그리고, 제1 세라믹 박판의 상부에 제2 세라믹 박판을 적층시킨다.

이후, 100미크론 두께의 제3 세라믹 박판을 준비하여 20미크론의 비아홀을 형성하고 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 제3 세라믹 박판의 하부면에 10미크론 두께의 Ag로된 제3 도전성 패턴을 인쇄하고, 제3 세라믹 박판의 상부면에 10미크론 두께의 Ag로 된 제4 도전성 패턴을 인쇄한 뒤 800도의 온도로 열처리한다. 그리고, 제2 세라믹 박판의 상푸에 제3 세라믹 박판을 적층시킨다. 여기서, 세라믹 박판의 비유전율은 8.0이고, 도전성 페이스트로 사용되는 Ag의 밀도는 82%이다.

상술한 공정을 거쳐 제1 세라믹 박판, 제2 세라믹 박판 및 제3 세라믹 박판이 적층된 다층 세라믹 기판을 제조한다.

실시예 1(도 1 참조)

50미크론 두께의 제1 세라믹 박판(100)에 레이저 조사를 통해 직경 20미크론의 비아홀(50)을 형성하고, 비아홀(50)에 Ag로 된 도전성 페이스트를 충진하고, 제1 세라믹 박판(100)의 상부면에 10미크론 두께의 Ag로 된 제1 도전성 패턴(10)을 인쇄한 뒤 800도의 온도로 열처리한다.

이후, 50미크론 두께의 제2-1 세라믹 박판(210)을 준비하고 레이저 조사를 통해 제2-1 세라믹 박판(210)에 직경 20미크론의 비아홀(50)을 형성하고, 레이저 조사를 통해 제2-1 세라믹 박판(210)에 공간부(60)를 형성한다. 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 800도의 온도로 열처리한다. 그리고, 제1 세라믹 박판의 상부에 제2-1 세라믹 박판을 적층시킨다.

이후, 50미크론 두께의 제2-2 세라믹 박판(220)을 준비하여 20미크론의 비아홀(50)을 형성하고 비아홀(50)에 Ag로 된 도전성 페이스트를 충진하고, 제2-2 세라믹 박판(220)의 상부면에 10미크론 두께의 Ag로 된 제2 도전성 패턴(20)을 인쇄한 뒤 800도의 온도로 열처리한다. 그리고, 제2-1 세라믹 박판(210)의 상부에 제2-2 세라믹 박판(220)을 적층시킨다.

이후, 50미크론 두께의 제3-1 세라믹 박판(310)을 준비하여 20미크론의 비아홀(50)을 형성하고 비아홀(50)에 Ag로 된 도전성 페이스트를 충진하고, 800도의 온도로 열처리한다. 그리고, 제2-2 세라믹 박판(220)의 상부에 제3-1 세라믹 박판(310)을 적층시킨다.

이후, 50미크론 두께의 제3-2 세라믹 박판(320)을 준비하고 레이저 조사를 통해 제3-2 세라믹 박판(320)에 직경 20미크론의 비아홀(50)을 형성하고, 레이저 조사를 통해 제3-2 세라믹 박판(320)에 공간부(70)를 형성한다. 비아홀에 Ag로 된 도전성 페이스트를 충진하고, 800도의 온도로 열처리한다. 그리고, 제3-1 세라믹 박판(310)의 상부에 제3-2 세라믹 박판(320)을 적층시킨다.

이후, 100미크론 두께의 제4 세라믹 박판(400)을 준비하여 제4 세라믹 박판(400)의 하부면에 10미크론 두께의 Ag로 된 제3 도전성 패턴(30)을 인쇄하고, 제4 세라믹 박판(400)의 상부면에 10미크론 두께의 Ag로 된 제4 도전성 패턴(40)을 인쇄하고, 800도의 온도로 열처리한다. 그리고, 제3-2 세라믹 박판(320)의 상부에 제4 세라믹 박판(400)을 적층시킨다.

상술한 공정을 거쳐 제1 세라믹 박판, 제2-1 세라믹 박판, 제2-2 세라믹 박판, 제3-1 세라믹 박판, 제3-2 세라믹 박판 및 제4 세라믹 박판이 적층된 다층 세라믹 기판을 제조한다. 여기서, 세라믹 박판의 비유전율은 8.0이고, 도전성 페이스트로 사용되는 Ag의 밀도는 82%이다.

실시예 2(도 2 참조, 상부공간이 하부공간보다 더 낮은 정전용량 값을 갖는 형태로 설계된 다층 세라믹 기판)

50미크론 두께의 제3-1 세라믹 박판(310)을 준비하여 레이저 조사를 통해 20미크론의 비아홀(50)을 형성하고 레이저 조사를 통해 제3-1 세라믹 박판(320)에 공간부(70)를 형성한다. 비아홀(50)에 Ag로 된 도전성 페이스트를 충진하고, 800도의 온도로 열처리한다. 그리고, 제2-2 세라믹 박판(220)의 상부에 제3-1 세라믹 박판(310)을 적층시킨다. 여기서, 세라믹 박판의 비유전율은 8.0이고, 도전성 페이스트로 사용되는 Ag의 밀도는 82%이다.

상술한 공정 외의 모든 공정은 실시예 1과 동일하게 실시하여 다층 세라믹 기판을 제조한다.

실시예 3(도 3 참조, 실시예 1 대비 전극간 거리가 늘어난 다층 세라믹 기판)

제2-1 세라믹 박판(210)과 제3-2 세라믹 박판(320)의 두께가 100미크론인 것 외의 모든 공정은 실시예 1과 동일하게 실시하여 다층 세라믹 기판을 제조한다. 여기서, 세라믹 박판의 비유전율은 8.0이고, 도전성 페이스트로 사용되는 Ag의 밀도는 82%이다.

상술한 비교예 1, 실시예 1, 실시예 2 및 실시예 3에 따른 다층 세라믹 기판 각각에 30GHz 주파수의 신호를 입력하고 전송 손실을 측정하였다.

그 결과, 비교예 1의 전송 손실은 -7.35dB, 실시예 1의 전송 손실은 -2.81dB, 실시예 2의 전송 손실은 -2.18dB, 실시예 3의 전송 손실은 -2.38dB로 측정되었다.

위 실험 결과를 통해, 그라운드 전극과 신호 전극 사이에 공간부가 존재하면 전송 손실이 감소하는 것을 알 수 있었고, 공간부의 두께가 두꺼울수록 전송 손실이 감소하는 것을 알 수 있었다.

본 발명의 보호범위가 이상에서 명시적으로 설명한 실시예의 기재와 표현에 제한되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 자명한 변경이나 치환으로 말미암아 본 발명이 보호범위가 제한될 수도 없음을 다시 한 번 첨언한다.

100: 제1 세라믹 박판 200: 제2 세라믹 박판 210: 제2-1 세라믹 박판
220: 제2-2 세라믹 박판 300: 제3 세라믹 박판 310: 제3-1 세라믹 박판
320: 제3-2 세라믹 박판 400: 제4 세라믹 박판 10: 제1 도전성 패턴
20: 제2 도전성 패턴 30: 제3 도전성 패턴 40: 제4 도전성 패턴
50: 비아홀 60: 제1 공간부 70: 제2 공간부

Claims (6)

1. 제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 제2 세라믹 박판, 상기 제2 세라믹 박판의 상부에 배치되는 제3 세라믹 박판, 및 상기 제3 세라믹 박판의 상부에 배치되는 제4 세라믹 박판을 포함하는 다층 세라믹 기판으로서,
   상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 상부면에는 제2 도전성 패턴이 인쇄되며, 상기 제4 세라믹 박판의 하부면에는 제3 도전성 패턴이 인쇄되고, 상기 제4 세라믹 박판의 상부면에는 제4 도전성 패턴이 인쇄되며,
   상기 제2 세라믹 박판 및 상기 제3 세라믹 박판 중 적어도 하나에는 공기 또는 기판 재질보다 유전율이 낮은 재료로 채워진 공간이 형성되고,
   상기 제1 도전성 패턴 및 상기 제3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성하며,
   상기 제2 세라믹 박판은, 제2-1 세라믹 박판 및 상기 제2-1 세라믹 박판의 상부에 배치되는 제2-2 세라믹 박판으로 구성되고,
   상기 제3 세라믹 박판은, 제3-1 세라믹 박판 및 상기 제3-1 세라믹 박판의 상부에 배치되는 제3-2 세라믹 박판으로 구성되며,
   상기 제2-1 세라믹 박판에는,
   상기 기판 재질보다 유전율이 낮은 재료로 채워진 제1 공간부가 형성되고,
   상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판 각각에는, 상기 공기로 채워진 공간부가 형성되며,
   상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판 각각에 형성된 공간부는, 서로 연결되어 제2 공간부를 형성하고,
   상기 제2 공간부는, 상기 제1 공간부보다 더 두껍게 형성되어, 상기 제3 도전성 패턴에 의해 형성된 그라운드 전극 및 상기 신호 전극 간 정전용량 값은, 상기 제1 도전성 패턴에 의해 형성된 그라운드 전극 및 상기 신호 전극 간 정전용량 값보다 더 낮은 정전용량 값을 가지되,
   상기 제1 세라믹 박판, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판의 가장자리에는, 비아홀이 형성되고,
   상기 제1 세라믹 박판, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판에 형성된 비아홀에는 도전성 페이스트가 충진된 후, 열처리되며,
   상기 제1 도전성 패턴, 상기 제2 도전성 패턴, 상기 제3 도전성 패턴 및 상기 제4 도전성 패턴은, 인쇄된 후 열처리되고,
   상기 제1 세라믹 박판, 상기 제2-1 세라믹 박판, 상기 제2-2 세라믹 박판, 상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판의 상부면에는 각각, 상기 비아홀을 피해 본딩제가 도포된 후, 배치되고,
   상기 다층 세라믹 박판은, 상기 본딩제의 녹는점보다 높고, 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판의 녹는점과 상기 도전성 페이스트의 녹는점보다 낮은 온도에서 열처리되는 열처리 과정을 거쳐 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판이 서로 접착되고,
   상기 제1 공간부의 내부에는, 유리성분이 더 포함되어, 상기 열처리 과정에서 상기 유리성분이 액화된 후 경화되고,
   상기 제2 공간부 내부에 채워진 공기에 노출된 상기 그라운드 전극 또는 상기 신호 전극의 노출면에는, 유리성분을 포함하는 절연체가 도포되고, 상기 절연체의 두께는 1 내지 100미크론인 것을 특징으로 하는, 고주파용 다층 세라믹 기판.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 고주파용 다층 세라믹 기판 제조 방법에 있어서, 상기 방법은,
   제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계;
   제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계;
   제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계; 및
   제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계를 포함하며,
   상기 제2 세라믹 박판 및 상기 제3 세라믹 박판에 형성되는 공간에는 각각, 공기 또는 기판 재질보다 유전율이 낮은 재료가 채워지고,
   상기 제1 도전성 패턴 및 상기 제 3 도전성 패턴은 그라운드 전극을 형성하고, 상기 제2 도전성 패턴은 신호 전극을 형성하며,
   상기 제2 세라믹 박판은, 제2-1 세라믹 박판 및 상기 제2-1 세라믹 박판의 상부에 배치되는 제2-2 세라믹 박판으로 구성되고,
   상기 제3 세라믹 박판은, 제3-1 세라믹 박판 및 상기 제3-1 세라믹 박판의 상부에 배치되는 제3-2 세라믹 박판으로 구성되며,
   상기 제2-1 세라믹 박판에는, 상기 기판 재질보다 유전율이 낮은 재료로 채워진 제1 공간부가 형성되고,
   상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판 각각에는, 상기 공기로 채워진 공간부가 형성되며,
   상기 제3-1 세라믹 박판 및 상기 제3-2 세라믹 박판 각각에 형성된 공간부는, 서로 연결되어 제2 공간부를 형성하고,
   상기 제2 공간부는, 상기 제1 공간부보다 더 두껍게 형성되어, 상기 제3 도전성 패턴에 의해 형성된 그라운드 전극 및 상기 신호 전극 간 정전용량 값은, 상기 제1 도전성 패턴에 의해 형성된 그라운드 전극 및 상기 신호 전극 간 정전용량 값보다 더 낮은 정전용량 값을 가지되,
   상기 방법은, 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계 이전에,
   상기 제1 세라믹 박판, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판의 가장자리에 비아홀을 형성하는 단계; 및
   상기 제1 세라믹 박판, 상기 제2 세라믹 박판 및 상기 제3 세라믹 박판에 형성된 비아홀에 도전성 페이스트를 충진하고 열처리하는 단계를 더 포함하고,
   상기 제1 세라믹 박판의 상부면에 제1 도전성 패턴을 인쇄하는 단계는, 인쇄된 상기 제1 도전성 패턴을 열처리하는 과정을 포함하며,
   상기 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계는, 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하기 전, 인쇄된 상기 제2 도전성 패턴을 열처리하는 과정을 포함하고,
   상기 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계는, 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하기 전에, 인쇄된 상기 제3 도전성 패턴 및 상기 제4 도전성 패턴을 열처리하는 과정을 포함하며,
   상기 제2 세라믹 박판에 공간을 형성하고 상기 제2 세라믹 박판의 상부면에 제2 도전성 패턴을 인쇄한 뒤 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하는 단계는, 상기 제2 세라믹 박판을 상기 제1 세라믹 박판의 상부에 배치하기 전, 상기 제1 세라믹 박판의 상부면 및 상기 제2-1 세라믹 박판의 상부면에 상기 비아홀을 피해 본딩제를 도포하고,
   상기 제3 세라믹 박판에 공간을 형성하고 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하는 단계는, 상기 제3 세라믹 박판을 상기 제2 세라믹 박판의 상부에 배치하기 전, 상기 제2-2 세라믹 박판의 상부면 및 제3-1 세라믹 박판의 상부면에 상기 비아홀을 피해 본딩제를 도포하고,
   상기 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계는, 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하기 전, 상기 제3-2 세라믹 박판의 상부면에 상기 비아홀을 피해 본딩제를 도포하고,
   상기 방법은, 상기 제4 세라믹 박판의 하부면에 제3 도전성 패턴을 인쇄하고 상기 제4 세라믹 박판의 상부면에 제4 도전성 패턴을 인쇄한 뒤 상기 제4 세라믹 박판을 상기 제3 세라믹 박판의 상부에 배치하는 단계 이후, 각각 배치되어 적층된 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판으로 이루어진 다층 세라믹 기판을 열처리하는 단계를 더 포함하며,
   상기 다층 세라믹 기판을 열처리하는 단계는, 상기 본딩제의 녹는점보다 높고, 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판의 녹는점과 상기 도전성 페이스트의 녹는점보다 낮은 온도에서 상기 다층 세라믹 기판을 열처리하여, 상기 제1 세라믹 박판, 상기 제2 세라믹 박판, 상기 제3 세라믹 박판 및 상기 제4 세라믹 박판을 서로 접착시키고,
   상기 제1 공간부의 내부에는, 유리성분이 더 포함되어 상기 다층 세라믹 기판을 열처리하는 단계에서 상기 유리성분이 액화된 후 경화되고,
   상기 제2 공간부 내부에 채워진 공기에 노출된 상기 그라운드 전극 또는 상기 신호 전극의 노출면에는, 유리성분을 포함하는 절연체가 도포되고, 상기 절연체의 두께는 1 내지 100미크론인 것을 특징으로 하는, 고주파용 다층 세라믹 기판 제조 방법.

Images