[go: up one dir, main page]

KR102381288B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102381288B1
KR102381288B1 KR1020150030561A KR20150030561A KR102381288B1 KR 102381288 B1 KR102381288 B1 KR 102381288B1 KR 1020150030561 A KR1020150030561 A KR 1020150030561A KR 20150030561 A KR20150030561 A KR 20150030561A KR 102381288 B1 KR102381288 B1 KR 102381288B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
line
pixel
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150030561A
Other languages
English (en)
Other versions
KR20160108669A (ko
Inventor
김용철
소동윤
김태곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150030561A priority Critical patent/KR102381288B1/ko
Priority to US14/871,631 priority patent/US9711585B2/en
Priority to TW105102585A priority patent/TWI691069B/zh
Priority to CN201610108538.3A priority patent/CN105938704B/zh
Publication of KR20160108669A publication Critical patent/KR20160108669A/ko
Application granted granted Critical
Publication of KR102381288B1 publication Critical patent/KR102381288B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L27/3248—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • H01L2227/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 유기 발광 표시 장치는 기판, 기판 위에 절연되어 교차하는 스캔선 및 데이터선, 기판 위에 형성되어 있으며 상기 스캔선 및 데이터선과 연결되어 있는 제1 트랜지스터, 제1 트랜지스터와 연결되어 있는 제2 트랜지스터, 제2 트랜지스터와 연결되어 있으며 절개부를 가지는 제1 전극, 제1 전극 위에 형성되어 있는 유기 발광층, 유기 발광층 위에 형성되어 있는 제2 전극을 포함하고, 절개부는 상기 데이터선과 대응하는 위치에 형성되어 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 표시 장치에 관한 것으로, 특히 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터 및 커패시터(Capacitor)로 이루어진 화소 회로부가 형성되어 있다.
이러한 각 화소들에 구비된 트랜지스터 및 커패시터의 특성 편차나 배선들의 단선 또는 단락 등에 기인한 화소 불량이 발생될 수 있다. 이러한 경우, 불량 화소의 화소 회로부와 유기 발광 다이오드 간의 연결 배선을 끊어 블랙 화소화화여 명점화되어 시인되지 않도록 할 수 있다.
블랙 화소화를 위해서는 불량 화소와 연결되는 신호선을 모두 단선 시키는데, 이때 블량 화소와 연결되는 데이터선도 단선시킨다. 그러나 데이터선은 불량 화소뿐 아니라 복수의 정상 화소와도 함께 연결되어 있으므로, 불량 화소와 연결되는 데이터선을 단선시킨 후 데이터신호가 우회할 수 있는 우회 경로를 형성하여 정상화소에는 데이터 신호가 정상적으로 인가될 수 있도록 한다.
이러한 방법 중 하나가, 정전압이 인가되는 신호선의 일부와 데이터선이 단선된 부분을 연결 다리로 연결하여 우회 경로를 형성한다. 이때, 연결 다리는 텅스텐 등을 스퍼터링하여 형성하게 되는데 연결 다리를 형성하기 위한 텅스텐이 과증착될 경우 다른 부분보다 돌출되어 형성된다. 이처럼 과증착으로 인한 돌출부는 연결 다리 위에 위치하는 화소 전극 등의 다른 금속과 단락을 유발할 가능성을 증가시켜 새로운 화소 불량을 야기한다.
따라서, 본 발명은 연결 다리를 형성하기 위해서 연결 다리를 형성할 때 과증착이 발생하더라도 상부 도전막과 단락이 발생하지 않는 유기 발광 표시 장치를 제공하는 것이다.
상기한 과제를 달성하기 위한 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 기판, 기판 위에 절연되어 교차하는 스캔선 및 데이터선, 기판 위에 형성되어 있으며 상기 스캔선 및 데이터선과 연결되어 있는 제1 트랜지스터, 제1 트랜지스터와 연결되어 있는 제2 트랜지스터, 제2 트랜지스터와 연결되어 있으며 절개부를 가지는 제1 전극, 제1 전극 위에 형성되어 있는 유기 발광층, 유기 발광층 위에 형성되어 있는 제2 전극을 포함하고, 절개부는 데이터선과 대응하는 위치에 형성되어 있다.
상기 제2 트랜지스터 위에 형성되어 있으며 상기 제1 전극을 노출하는 개구부를 가지는 화소 정의막을 포함하고, 화소 정의막은 상기 절개부와 중첩하고 있으며, 상기 유기 발광층은 상기 개구부 내에 위치할 수 있다.
상기 절개부는 상기 제1 전극의 일변으로부터 상기 제1 전극의 중앙으로 오목하게 형성될 수 있다.
상기 절개부의 경계선은 상기 제1 전극의 경계선 내에 위치할 수 있다.
상기 기판 위에 형성되어 있으며 상기 데이터선과 나란한 방향으로 뻗은 구동 전압선 또는 초기화 전압선을 더 포함하고, 절개부는 상기 구동 전압선 또는 초기화 전압선과 대응할 수 있다.
상기 구동 전압선 또는 상기 초기화 전압선은 망형 구조를 이룰 수 있다.
상기한 과제를 달성하기 위한 다른 유기 발광 표시 장치는 복수의 화소를 포함하는 기판, 기판 위에 절연되어 교차하는 스캔선 및 데이터선, 화소에 각각 형성되어 있는 상기 스캔선 및 데이터선과 연결되어 있는 제1 트랜지스터, 스캔선 및 데이터선과 분리되어 있으며 망형인 구동 전압선, 화소에 각각 형성되어 있으며 상기 제1 트랜지스터 및 상기 구동 전압선과 연결되어 있는 제2 트랜지스터, 제2 트랜지스터와 연결되어 있으며 상기 데이터선과 대응하는 위치에 형성되어 있는 절개부를 가지는 제1 전극, 제1 전극 위에 형성되어 있는 유기 발광층, 유기 발광층 위에 형성되어 있는 제2 전극을 포함하고, 화소 중 적어도 하나의 화소의 제1 전극은 상기 제2 트랜지스터와 전기적으로 고립되어 있으며, 상기 고립된 제1 전극과 중첩하는 데이터선은 레이저로 분리된 제1 지점과 제2 지점을 가지고, 상기 제2 트랜지스터와 연결되는 구동 전압선은 레이저로 분리된 제3 지점과 제4 지점을 가지며, 상기 제3 지점과 제4 지점 사이에 위치하는 우회 패턴의 양단은 각각 제1 연결 다리 및 제2 연결 다리에 의해서 상기 제1 지점과 제2 지점에 위치하는 데이터선의 끝단과 전기적으로 연결되어 있다.
상기 연결 다리는 텅스텐으로 이루어질 수 있다.
상기 연결 다리의 일단과 데이터선의 일단이 연결되는 부분은 절개부에 위치할 수 있다.
본 발명에서와 같이 애노드 전극에 절개부를 형성하면, 연결 다리 등을 이용하여 우회 경로를 형성할 때 금속이 과증착되더라도 과층착된 부분과 애노드 전극이 단락되지 않는 유기 발광 표시 장치를 제공할 수 있다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 복수의 화소의 개략적인 배치도이다.
도 2 내지 도 5는 본 발명의 다른 실시예들에 따른 유기 발광 표시 장치의 화소의 개략적인 배치도이다.
도 6은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 7은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 하나의 화소에 인가되는 신호의 타이밍도이다.
도 8a 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 복수 화소의 배치도이다.
도 8b는 도 8a의 반도체와 신호선 일부를 도시한 배치도이다.
도 9는 도 8a의 IX-IX선을 따라 잘라 도시한 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 11은 본 발명의 한 실시예에 따라서 불량 화소를 리페어 하는 방법을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, "~ 상에" 또는 "~ 위에"라 함은 대상 부분의 위 또는 아래에 위치하는 것을 의미하며, 반드시 중력 방향을 기준으로 상측에 위치하는 것을 의미하지 않는다.
또한, 첨부 도면에서 도시된 갯수의 박막 트랜지스터(thin film transistor, TFT)와 커패시터(capacitor)에 한정되지 않으며, 유기 발광 표시 장치는 하나의 화소에 복수의 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기 발광 표시 장치는 복수의 화소들을 통해 화상을 표시한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도면을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 복수의 화소의 개략적인 배치도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 화소들은 행렬을 이루어 배열되어 있다. 이하에서는 설명을 용이하게 하기 위해서, X축 방향을 행이라 하고, Y축 방향을 열이라 한다.
화소들은 적색, 녹색 및 청색 중 어느 하나를 발광하는 제1 화소(Px1), 제2 화소(Px2) 및 제3 화소(Px3)를 포함할 수 있으며, 예를 들어, 제1 화소(Px1)는 적색 화소이고, 제2 화소(Px2)는 청색 화소이고, 제3 화소(Px3)는 녹색 화소일 수 있다.
제1 화소(Px1), 제2 화소(Px2) 및 제3 화소(Px3)는 각각 제1 신호선(GS) 및 제2 신호선(S1)과 연결된 스위칭 트랜지스터(Ts)와 제3 신호선(S2)과 연결된 구동 트랜지스터(Td)를 포함하고, 구동 트랜지스터(Td)와 전기적으로 연결된 유기 발광 소자를 포함한다. 유기 발광 소자는 트랜지스터와 접촉 구멍을 통해서 연결된 제1 전극(711, 713, 715), 제1 전극 위에 형성되는 유기 발광층(도시하지 않음), 유기 발광층 위에 형성되는 제2 전극(도시하지 않음)을 포함한다. 또한, 각 화소는 스토리지 커패시터(storage capacitor, Cst)(도 6 참조)를 포함(도시하지 않음)할 수 있다.
제1 화소(Px1), 제2 화소(Px2) 및 제3 화소(Px3)의 제1 전극(711, 713, 715)의 평면 모양은 대략 열방향으로 긴 사각형일 수 있다.
제1 전극(711, 713, 715)은 적어도 하나 이상의 신호선과 중첩할 수 있으며, 예를 들어, 데이터 신호가 인가되는 제2 신호선(S1)과 중첩할 수 있다. 도 1에서는 자기 데이터 신호가 인가되는 자기 데이터선을 도시하였으나, 이에 한정되는 것은 아니며 다른 화소의 데이터 신호가 인가되는 데이터선과 중첩할 수 있다.
또한, 제1 전극(711, 713, 715)은 구동 전압이 인가되는 제3 신호선(S2)과 중첩(도시하지 않음)할 수 있다. 구동 전압과 같이 일정 전압이 인가되는 제3 신호선(S2)은 망형 구조를 이룰 수 있다. 이에 대해서는 도 8을 참조하여 후술한다.
도 1에서는 제3 신호선(S2)이 구동 전압이 인가되는 것을 예시하였으나, 이에 한정되는 것은 아니며, 초기 전압이 인가되는 초기 전압선일 수 있다.
한편, 제1 전극(711, 713, 715)은 제1 전극(711, 713, 715)과 중첩하는 신호선을 노출하는 절개부(70)를 가진다. 도 1에서는 데이터 신호가 인가되는 제1 신호선(S1)이 중첩하는 것을 도시하였으나, 이에 한정되는 것은 아니며 구동 전압선 또는 초기 전압선이 중첩(도시하지 않음)할 수도 있다.
절개부(70)는 제1 전극(711, 713, 715)의 어느 한 변으로부터 제1 전극(711, 713, 715)의 중심을 향해서 오목한 형상으로, 예를들어, 절개부는 신호선과 수직한(x축 방향) 제1 전극711, 713, 715)의 한 변으로부터 신호선과 나란한 방향(y축 방향)으로 오목하게 형성될 수 있다.
절개부의 폭(W1)은 신호선의 폭(W2)보다 크게 형성하는 것이 바람직하다. 절개부(70)의 평면 모양은 신호선과 나란한 변을 가지는 사각형 형상일 수 있다.
도 2 내지 도 5는 본 발명의 다른 실시예들에 따른 유기 발광 표시 장치의 화소의 개략적인 배치도이다.
도 2 내지 도 5의 유기 발광 표시 장치의 화소는 도 1의 화소와 대부분 동일하므로, 다른 부분에 대해서만 구체적으로 설명한다.
도 2 내지 도 4에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 화소들은 적색, 녹색 및 청색 중 어느 하나를 발광하는 제1 화소(Px1), 제2 화소(Px2) 및 제3 화소(Px3)를 포함할 수 있으며, 예를 들어, 제1 화소(Px1)는 적색 화소이고, 제2 화소(Px2)는 청색 화소이고, 제3 화소(Px3)는 녹색 화소일 수 있다.
1열에는 제1 화소(Px1) 및 제2 화소(Px2)가 일정한 간격을 두고 열을 따라서 교대로 배치되어 있고, 2열에는 열방향으로 제3 화소(Px3)가 일정한 간격을 두고 배치되어 있다.
제1 화소(Px1), 제2 화소(Px2) 및 제3 화소(Px3)는 각각 트랜지스터(도시하지 않음), 트랜지스터와 전기적으로 연결된 유기 발광 소자를 포함한다. 유기 발광 소자는 트랜지스터와 접촉 구멍을 통해서 연결된 제1 전극(711, 713, 715), 제1 전극 위에 형성되는 유기 발광층(도시하지 않음), 유기 발광층 위에 형성되는 제2 전극(도시하지 않음)을 포함한다.
유기 발광층은 제1 전극을 노출하는 개구부(91, 93, 95)를 가지는 화소 정의막의 개구부(91, 93, 95) 내에 위치한다.
제1 화소(Px1) 및 제2 화소(Px2)의 제1 전극(711, 713)의 평면 모양은 대략 행방향으로 긴 사각형일 수 있으며, 제3 화소(Px3)의 제1 전극(715)의 평면 모양은 대략 열방향으로 긴 사각형일 수 있다.
각 화소의 제1 전극(711, 713, 715)은 트랜지스터과 접촉 구멍을 통해서 전기적으로 연결될 수 있으며, 연결을 용이하게 하기 위해서 제1 전극(711, 713, 715)으로부터 확장된 돌출부를 가질 수 있다.
제1 화소(Px1)의 돌출부와 제2 화소(Px2)의 돌출부는 서로 마주하는 방향으로 돌출되어 있으며, 제3 화소(Px3)의 돌출부는 제2 화소(Px2)의 돌출부와 마주하도록 돌출되어 있다.
따라서, 제3 화소(Px3)의 제1 전극(715)의 대부분은 제1 화소(Px1)의 제1 전극(711) 및 제2 화소(Px2)의 제1 전극(713)과 번갈아 가면서 마주하도록 형성될 수 있다.
한편, 제1 전극(711, 713, 715)은 도 1에서와 같이 열방향으로 형성되는 적어도 하나 이상의 신호선(S1, S2)과 중첩할 수 있으며, 제1 전극(711, 713, 715)은 제1 전극(711, 713, 715)과 중첩하는 신호선을 노출하는 절개부(70)를 가진다. 이때, 신호선(S1, S2)은 데이터선, 구동 전압선 또는 초기 전압선 중 어느 하나일 수 있다. 화소 정의막은 절개부(70)와 중첩하는 부분을 더 포함할 수 있다.
도 2를 참조하면, 절개부(70)는 제1 전극(711, 713, 715)의 어느 한 변으로부터 제1 전극(711, 713, 715)의 중심을 향해서 오목한 형상으로, 예를들어, 절개부는 신호선과 수직한(x축 방향) 제1 전극의 한 변으로부터 신호선과 나란한 방향(y축 방향)으로 오목하게 형성될 수 있다.
절개부의 폭은 신호선의 폭보다 크게 형성하는 것이 바람직하다. 절개부의 평면 모양은 신호선과 나란한 변을 가지는 사각형 형상일 수 있다.
그리고, 도 3을 참조하면, 절개부(70)는 신호선(S1, S2)과 나란한(y축 방향) 어느 한 변으로부터 신호선(S1, S2)과 수직한 방향(x축 방향)으로 오목하게 형성될 수 있다.
이상의 실시예에서는 어느 한 일변으로부터 제1 전극(711, 713, 715)의 중심을 향해서 오목한 형상을 가지도록 절개부를 형성하였으나, 이에 한정되는 것은 아니며 도 4에서와 같이 절개부(70)는 제1 전극(711, 713, 715)의 경계선 내에 위치할 수 있다.
도 2 내지 도 4에서는 절개부(70)가 신호선(S1, S2)과 중첩하는 영역에 위치하며, 절개부(70)의 평면 모양은 신호선(S1)과 나란한 변을 가지도록 형성됨으로써, 절개부(70)가 대략 사각형인 것을 도시하였다. 그러나 이에 한정되는 것은 아니며 신호선의 경계선이 노출될 수 있도록 형성된 원형 또는 삼각형과 같은 다각형과 같이 다양한 평면 모양을 가질 수 있다.
한편, 도 5를 참조하면, 화소들은 펜타일 매트릭스(pentile matrix)를 이루도록 배치될 수 있다.
도 5의 화소들은 행렬을 이루어 배열되어 있으며, 1열에는 제1 화소(Px1) 및 제2 화소(Px2)가 일정한 간격을 두고 열을 따라서 교대로 배치되어 있고, 2열에는 제3 화소(Px3)가 열을 따라서 일정한 간격을 두고 연속해서 배치되어 있다.
제1 내지 제3 화소(Px1, Px2, Px3)는 적색 화소, 청색 화소 및 녹색 화소 중 어느 한 화소일 수 있으며, 2열에 위치하는 제3 화소(Px3)를 중심으로 대각선에 동일한 색의 화소가 위치할 수 있다.
예를 들어, 제3 화소(Px3)의 좌상 및 우하에 제1 화소(Px1)가 위치하고, 우상 및 좌하에 제2 화소(Px2)가 위치할 수 있으며, 이때 제3 화소(Px3)는 녹색 화소이고, 제1 화소(Px1)는 적색 화소이고, 제2 화소(Px2)는 청색 화소일 수 있다.
이러한 화소 배치 구조를 펜타일 매트릭스(pentile matrix)라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 5에 도시한 화소의 제1 전극(711, 713, 715)은 적어도 하나 이상의 신호선(S1, S2)과 중첩할 수 있으며, 도 5에서는 두 개의 신호선이 함께 중첩하는 것을 도시하였다.
제1 전극(711, 713, 715)은 제1 전극(711, 713, 715)과 중첩하는 신호선(S1, S2)을 노출하는 절개부(70)를 가진다. 이때, 신호선(S1, S2)은 데이터선, 구동 전압선 또는 초기 전압선 중 어느 하나일 수 있다.
절개부(70)는 신호선과 중첩하는 영역에 위치하며, 신호선의 경계선을 노출하는 절개부(70)를 포함한다. 절개부(70)의 경계선은 제1 전극(711, 713, 715)의 경계선 내에 위치하며 절개부의 평면 모양은 신호선과 나란한 변을 가지는 사각형 형상일 수 있으나, 이에 한정되는 것은 아니며 다양한 모양으로 형성될 수 있다.
물론, 절개부(70)는 도 1 내지 도 4에 도시한 바와 같이, 제1 전극(711, 713, 715)의 어느 한 변으로부터 제1 전극(711, 713, 715)의 중심을 향해서 오목한 형상(도시하지 않음)일 수있다.
도 2 내지 도 5의 실시예에 도시한 절개부(70)는 화소 정의막과 중첩할 수 있다. 즉, 도 1 내지 도 3에서와 같이 화소 정의막의 일부가 개구부쪽으로 돌출하여 절개부(70)와 중첩하거나, 도 4 및 도 5에서와 같이 개구부(91, 93, 95) 내에 고립된 섬형 화소 정의막(99)이 존재할 수 있다. 도 1 내지 도 3에서와 같이 화소 정의막이 돌출될 경우, 개구부(91, 93, 95)는 돌출부로 인해서 절개부(70)의 형태를 따라서 오목한 부분을 포함한다.
이처럼 본 발명의 실시예들에서와 같이 제1 전극(711, 713, 715)과 중첩하는 신호선을 노출하는 절개부(70)를 가지도록 제1 전극(711, 713, 715)을 형성하면, 제조 공정시 신호선의 단락으로 인한 수리 공정시 제1 전극(711, 713, 715)과 수리용 금속층이 단락되는 현상을 방지할 수 있다. 이에 대해서는 후술하기로 한다.
이하에서는 기 설명한 유기 발광 표시 장치의 화소에 대해서 도면을 참조하여 좀 더 구체적으로 설명한다.
도 6은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 6에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(151, 152, 153, 158, 171, 172, 178), 복수의 신호선에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(PX)를 포함한다.
하나의 화소(PX)는 복수의 신호선(151, 152, 153, 158, 171, 172, 178)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLD)를 포함한다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 발광 제어 트랜지스터(light emission control transistor)(T6) 및 바이패스 트랜지스터(bypass transistor)(T7)를 포함한다.
신호선(151, 152, 153, 158, 171, 172, 178)은 스캔 신호(Sn)를 전달하는 스캔선(151), 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하는 전단 스캔선(152), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(153), 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(158), 스캔선(151)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(178)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(LD)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(LD)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(LD)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(178)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압(Vg)을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(S2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(LD)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(LD)에 전달된다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(LD)의 애노드에 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(178) 및 초기화 박막 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다.
여기서, 바이패스 제어선(158)은 전단 스캔선(152)과 연결되어 바이패스 신호(BP)는 전단 스캔 신호(Sn-1)와 동일할 수 있다. 또한, 바이패스 신호(BP)는 전전단 스캔선(Sn-2)과 연결되어 전전단 스캔선(Sn-2)와 동일한 스캔신호가 입력되거나, 별도의 바이패스 신호가 입력될 수 있다. 바이패스 트랜지스터(T7)가 턴온되면 유기 발광 소자의 제1 전극에 흐르는 잔류 전류가 바이패스 트랜지스터(T7)을 통해 초기화 트랜지스터(T4)로 빠져나감으로써, 유기 발광 소자의 제1 전극에 흐르는 잔류 전류에 의한 유기 발광 소자의 의도치 않은 발광이 억제된다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(LD)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 제2 전극과 연결되어 있다.
한편, 본 발명의 한 실시예에서는 바이패스 트랜지스터(T7)를 포함하는 7 트랜지스터 1 커패시터 구조를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니며 트랜지스터의 수와 커패시터의 수는 다양하게 변형 가능하다.
이하에서 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 도 7을 참고하여 상세히 설명한다.
도 7은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 하나의 화소에 인가되는 신호의 타이밍도이다.
도 7에 도시한 바와 같이, 우선, 초기화 기간 동안 전단 스캔선(152)을 통해 로우 레벨(low level)의 전단 스캔 신호(Sn-1)가 공급된다.　 그러면, 로우 레벨의 전단 스캔 신호(Sn-1)에 대응하여 초기화 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(178)으로부터 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되고, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 중 스캔선(151)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다.　 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴 온된다. 이 때, 구동 트랜지스터(T1)는 턴 온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.
그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 즉, 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된 게이트 전압(Vg)은 보상 전압(Dm+Vth)이 된다. 스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
이 후, 발광 기간 동안 발광 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경된다.　 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴 온된다.
그러면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압(Vg)과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(LD)에 공급된다. 발광 기간동안 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(T1)의 구동 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 구동 게이트-소스 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례한다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다.
이 때, 바이패스 트랜지스터(T7)는 바이패스 제어선(158)으로부터 바이패스 신호(BP)를 전달받는다. 바이패스 신호(BP)는 바이패스 트랜지스터(T7)를 항상 오프시킬 수 있는 소정 레벨의 전압으로서, 바이패스 트랜지스터(T7)는 트랜지스터 오프 레벨의 전압을 게이트 전극(G7)에 전달받게 됨으로써, 바이패스 트랜지스터(T7)가 항상 오프되고, 오프된 상태에서 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로 바이패스 트랜지스터(T7)를 통해 빠져나가게 한다.
블랙 영상을 표시하는 구동 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 유기 발광 다이오드(LD)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 따라서, 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 바이패스 트랜지스터(T7)는 구동 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 유기 발광 다이오드 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다.
여기서 구동 트랜지스터(T1)의 최소 전류란 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 구동 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 구동 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어 10pA 이하의 전류)가 유기 발광 다이오드(LD)에 전달되어 블랙 휘도의 영상으로 표현된다.
블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다.
따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 바이패스 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 유기 발광 다이오드(LD)의 발광 전류(Iold)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 바이패스 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다. 도 7에서는 바이패스 신호(BP)는 전단 스캔 신호(Sn-1)와 동일하나, 반드시 이에 한정되는 것은 아니다.
이하에서, 이러한 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 층간 구성에 대해서 도면을 참조하여 설명한다.
도 8a 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 복수 화소의 배치도이고, 도 8b는 도 8a의 반도체와 신호선 일부를 도시한 배치도이고, 도 9는 도 8의 IX-IX선을 따라 잘라 도시한 단면도이다.
이하에서 도 8a 및 도 8b를 참고하여 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 구체적인 평면상 구조에 대해 우선 상세히 설명하고, 도 9를 참고하여 구체적인 단면상 구조에 대해 상세히 설명한다.
도 8b는 도 8a에서 반도체(130)와 행 방향을 따라 형성되어 있는 행 방향을 따라 형성되어 있는 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 수평 초기화 전압선(157) 및 바이패스 제어선(158)만을 도시하고, 도 8a의 도면과 동일한 부분의 부호는 도 8b에 도시한다.
우선, 도 8a 및 도 8b에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM), 초기화 전압(Vint) 및 바이패스 신호(BP)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 수평 초기화 전압선(157) 및 바이패스 제어선(158)을 포함한다.
그리고, 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 수평 초기화 전압선(157) 및 바이패스 제어선(158)과 교차하고 있으며 화소(PX)에 데이터 신호(Dm), 구동 전압(ELVDD) 및 초기화 전압(Vint)을 각각 인가하는 데이터선(171), 구동 전압선(172) 및 초기화 전압선(178)을 포함한다. 이 때, 초기화 전압선(178)은 접촉 구멍으로 수평 초기화 전압선(157)과 연결되어 있어, 망형 구조를 이룬다. 그리고 초기화 전압(Vint)은 초기화 전압선(178)에서 초기화 트랜지스터(T4)를 경유하여 보상 트랜지스터(T3)로 전달된다.
또한, 화소(PX)에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(LD)가 형성되어 있다. 유기 발광 다이오드(LD)는 제1 전극(710A, 710B), 유기 발광층(720) 및 제2 전극(730)으로 이루어진다. 이 때, 보상 트랜지스터(T3)와 초기화 트랜지스터(T4)는 누설 전류를 차단하기 위해 듀얼 게이트(dual gate) 구조의 트랜지스터로 구성되어 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체(130)의 내부에 형성되어 있으며, 반도체(130)는 다양한 형상으로 굴곡되어 형성될 수 있다.
이러한 반도체(130)는 다결정 규소 또는 산화물 반도체로 이루어질 수 있다. 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al),　탄탈륨(Ta),　게르마늄(Ge),　아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O),　인듐-주석 산화물(In-Sn-O),　인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O),　인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O),　인듐-알루미늄-갈륨 산화물(In-Al-Ga-O),　인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O),　인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.　반도체(130)가 산화물 반도체로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
반도체(130)는 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널 (channel)과, 채널의 양 옆에 형성되어 있으며 채널에 도핑된 도핑 불순물보다 도핑 농도가 높은 소스 도핑 영역 및 드레인 도핑 영역을 포함한다.
본 실시예에서 소스 도핑 영역 및 드레인 도핑 영역은 각각 트랜지스터의 소스 전극 및 드레인 전극에 해당한다. 반도체(130)에 형성되어 있는 소스 전극 및 드레인 전극은 해당 영역만 도핑하여 형성할 수 있다. 또한, 반도체(130)에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 소스 전극과 드레인 전극이 전기적으로 연결될 수 있다.
반도체(130)에 형성되는 채널은 구동 트랜지스터(T1)에 형성되는 구동 채널, 스위칭 트랜지스터(T2)에 형성되는 스위칭 채널, 보상 트랜지스터(T3)에 형성되는 보상 채널, 초기화 트랜지스터(T4)에 형성되는 초기화 채널, 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 채널, 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 채널 및 바이패스 트랜지스터(T7)에 형성되는 바이패스 채널을 포함한다.
이때, 채널은 트랜지스터의 게이트 전극과 중첩하는 반도체(130)에 형성될 수 있다.
구동 트랜지스터(T1)는 구동 채널을 포함하는 구동 반도체, 구동 게이트 전극(G1), 구동 소스 전극(S1) 및 구동 드레인 전극(D1)을 포함한다. 구동 채널은 굴곡되어 있으며, 사행 형상 또는 지그재그 형상을 가질 수 있다. 이와 같이, 굴곡된 형상의 구동 채널을 형성함으로써, 좁은 공간 내에 길게 구동 채널을 형성할 수 있다.
따라서, 길게 형성된 구동 채널에 의해 구동 게이트 전극(G1)과 구동 소스 전극(S1) 간의 구동 게이트-소스 전압(Vgs)의 구동 범위(driving range)는 넓어지게 된다. 구동 게이트-소스 전압(Vgs)의 구동 범위가 넓으므로 구동 게이트 전극(G1)에 인가되는 게이트 전압(Vg)의 크기를 변화시켜 유기 발광 다이오드(LD)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 채널의 형상을 다양하게 변형하여 '역S', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다.
구동 게이트 전극(G1)은 구동 채널(CH1)과 중첩하고 있으며, 구동 소스 전극(S1) 및 구동 드레인 전극(D1)은 구동 채널의 양 옆에 인접한 반도체(130)에 각각 형성되어 있다. 구동 게이트 전극(G1)은 접촉 구멍(61)을 통해 구동 연결 부재(174)와 연결되어 있다.
스위칭 트랜지스터(T2)는 스위칭 채널(CH2), 스위칭 게이트 전극(G2), 스위칭 소스 전극(S2) 및 스위칭 드레인 전극(D2)을 포함한다. 스캔선(151)의 일부인 스위칭 게이트 전극(G2)은 스위칭 채널(CH2)과 중첩하고 있으며, 스위칭 소스 전극(S2) 및 스위칭 드레인 전극(D2)은 스위칭 채널의 양 옆에 인접한 반도체(130)에 각각 형성되어 있다. 스위칭 소스 전극(S2)은 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다.
보상 트랜지스터(T3)는 보상 채널, 보상 게이트 전극(G3), 보상 소스 전극(S3) 및 보상 드레인 전극(D3)을 포함한다.
보상 게이트 전극(G3)은 누설 전류 방지를 위해 2개가 형성되어 있으며, 2개의 보상 게이트 전극(G3)은 각각 스캔선(151)의 일부로 이루어지는 게이트 전극과 스캔선(151)으로부터 분기된 후 다시 스캔선(151)과 연결되는 게이트 전극으로 이루어질 수 있다. 보상 게이트 전극(G3)은 보상 채널과 중첩하고 있으며, 보상 소스 전극(S3) 및 보상 드레인 전극(D3)은 보상 채널의 양 옆에 인접한 반도체(130)에 각각 형성되어 있다. 보상 드레인 전극(D3)은 접촉 구멍(63)을 통해 구동 연결 부재(174)와 연결되어 있다.
초기화 트랜지스터(T4)는 초기화 채널, 초기화 게이트 전극(G4), 초기화 소스 전극(S4) 및 초기화 드레인 전극(D4)을 포함한다. 초기화 게이트 전극(G4)은 누설 전류 방지를 위해 2개가 형성되어 있으며, 2개의 초기화 게이트 전극(G4)은 각각 전단 스캔선(152)의 일부인 게이트 전극과 전단 스캔선(152)에서 아래쪽으로 연장되어 돌출된 게이트 전극일 수 있다.
초기화 게이트 전극(G4)은 초기화 채널과 중첩하고 있으며, 초기화 소스 전극(S4) 및 초기화 드레인 전극(D4)은 초기화 채널의 양 옆에 인접한 반도체(130)에 각각 형성되어 있다. 초기화 소스 전극(S4)은 접촉 구멍(64)을 통해 초기화 연결 부재(176)와 연결되어 있으며, 초기화 드레인 전극(D4)은 보상 드레인 전극(D3)과 연결되어 있다. 초기화 연결 부재(176)는 접촉 구멍(68)을 통해서 수평 초기화 전압선(157)과 연결되어 있다.
동작 제어 트랜지스터(T5)는 동작 제어 채널, 동작 제어 게이트 전극(G5), 동작 제어 소스 전극(S5) 및 동작 제어 드레인 전극(D5)을 포함한다. 발광 제어선(153)의 일부인 동작 제어 게이트 전극(G5)은 동작 제어 채널과 중첩하고 있으며, 동작 제어 소스 전극(S5) 및 동작 제어 드레인 전극(D5)은 동작 제어 채널)의 양 옆에 인접한 반도체(130)에 각각 형성되어 있다. 동작 제어 소스 전극(S5)은 접촉 구멍(65)을 통해 구동 전압선(172)의 일부와 연결되어 있다.
발광 제어 트랜지스터(T6)는 발광 제어 채널, 발광 제어 게이트 전극(G6), 발광 제어 소스 전극(S6) 및 발광 제어 드레인 전극(D6)을 포함한다. 발광 제어선(153)의 일부인 발광 제어 게이트 전극(G6)은 발광 제어 채널과 중첩하고 있으며, 발광 제어 소스 전극(S6) 및 발광 제어 드레인 전극(D6)은 발광 제어 채널의 양 옆에 인접한 반도체(130)에 각각 형성되어 있다. 발광 제어 드레인 전극(D6)은 접촉 구멍(66)을 통해 발광 제어 연결 부재(179)와 연결되어 있다.
바이패스 트랜지스터(T7)는 바이패스 채널, 바이패스 게이트 전극(G7), 바이패스 소스 전극(S7) 및 바이패스 드레인 전극(D7)을 포함한다. 바이패스 제어선(158)의 일부인 바이패스 게이트 전극(G7)은 바이패스 채널과 중첩하고 있으며, 바이패스 소스 전극(S7) 및 바이패스 드레인 전극(D7)은 바이패스 채널의 양 옆에 인접한 반도체에 각각 형성되어 있다. 바이패스 소스 전극(S7)은 접촉 구멍(81)을 통해 발광 제어 연결 부재(179)와 연결되어 있고, 바이패스 드레인 전극(D7)은 초기화 소스 전극(S4)과 직접 연결되어 있다.
구동 트랜지스터(T1)의 구동 채널의 일단은 스위칭 드레인 전극(D2) 및 동작 제어 드레인 전극(D5)과 연결되어 있으며, 구동 채널의 타단은 보상 소스 전극(S3) 및 발광 제어 소스 전극(S6)과 연결되어 있다.
스토리지 커패시터(Cst)는 제2 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 전극과 제2 스토리지 전극(138)을 포함한다. 제1 스토리지 전극은 구동 게이트 전극(G1)에 해당하고, 제2 스토리지 전극(138)은 스토리지선(154)에서 확장된 부분으로서, 구동 게이트 전극(G1)보다 넓은 면적을 차지하며 구동 게이트 전극(G1)을 전부 덮고 있다. 여기서, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 전극 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 이와 같이, 구동 게이트 전극(G1)을 제1 스토리지 전극으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 채널에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.
구동 연결 부재(174)는 데이터선(171)과 거의 평행한 방향으로 길게 형성되어 있으며, 데이터선(171)과 동일한 층에 형성되어 있다. 구동 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 보상 트랜지스터(T3)의 보상 드레인 전극(D3) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(D4)과 연결되어 있다. 따라서, 구동 연결 부재(174)는 구동 게이트 전극(G1)과 보상 트랜지스터(T3)의 보상 드레인 전극(D3) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(D4)을 서로 연결하고 있다.
스토리지선(154)은 접촉 구멍(69)을 통해 구동 전압선(172)과 연결되어 있다. 따라서, 커패시터(Cst)는 구동 전압선(172) 및 스토리지선(154)을 통해 제2 스토리지 전극(138)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(G1)의 구동 게이트 전압(Vg)간의 차에 대응하는 스토리지 커패시턴스를 저장한다.
데이터선(171)과 평행하게 뻗어 있는 초기화 전압선(178)은 접촉 구멍(67)을 통해 수평 초기화 전압선(157)과 연결되고, 초기화 연결 부재(176) 및 접촉 구멍(64, 68)을 통해서 초기화 소스 전극(S4)과 연결되어 있다.
도 9와 기 설명한 도 8a 및 도 8b를 참조하여, 도 8a 및 도 8b에 도시한 복수 화소 중 한 화소의 적층 구조에 대해서 설명한다.
이 때, 스위칭 트랜지스터(T1), 구동 트랜지스터(T2) 및 발광 제어 트랜지스터(T6)를 중심으로 설명하며, 보상 트랜지스터(T3), 초기화 트랜지스터(T4) 및 동작 제어 트랜지스터(T5)는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2) 및 발광 제어 트랜지스터(T6)의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다.
기판(100) 위에는 버퍼층(120)이 형성되어 있다. 기판(100)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있고, 버퍼층(120)은 다결정 규소를 형성하기 위한 결정화 공정 시 기판(100)으로부터 불순물을 차단하여 다결정 규소의 특성을 향상시키고, 기판(100)이 받는 스트레스를 줄이는 역할을 할 수 있다.
버퍼층(120) 위에는 구동 채널, 스위칭 채널, 보상 채널, 초기화 채널, 동작 제어 채널, 발광 제어 채널 및 바이패스 채널을 포함하는 반도체(130)가 형성되어 있다.
반도체(130) 중 구동 채널의 양 옆에는 구동 소스 전극(S1) 및 구동 드레인 전극(D1)이 형성되어 있고, 스위칭 채널의 양 옆에는 스위칭 소스 전극(S2) 및 스위칭 드레인 전극(D2)이 형성되어 있다. 그리고, 보상 채널의 양 옆에는 보상 소스 전극(S3) 및 보상 드레인 전극(D3)이 형성되어 있고, 초기화 채널의 양 옆에는 초기화 소스 전극(S4) 및 초기화 드레인 전극(D4)이 형성되어 있다. 그리고, 동작 제어 채널(S5)의 양 옆에는 동작 제어 소스 전극(S5) 및 동작 제어 드레인 전극(D5)이 형성되어 있고, 발광 제어 채널의 양 옆에는 발광 제어 소스 전극(S6) 및 발광 제어 드레인 전극(D6)이 형성되어 있다. 그리고, 바이패스 채널의 양 옆에는 바이패스 소스 전극(S7) 및 바이패스 드레인 전극(D7)이 형성되어 있다.
반도체(130) 위에는 이를 덮는 제1 절연막인 제1 게이트 절연막(141)이 형성되어 있다. 제1 게이트 절연막(141) 위에는 스위칭 게이트 전극(G1) 및 보상 게이트 전극(G3)을 가지는 스캔선(151), 초기화 게이트 전극(G4)을 가지는 전단 스캔선(152), 동작 제어 게이트 전극(G5) 및 발광 제어 게이트 전극(G6)을 가지는 발광 제어선(153), 바이패스 게이트 전극(G7)을 가지는 바이패스 제어선(158), 제1 스토리지 전극(Cst1)과 연결되는 구동 게이트 전극(G1)을 포함하는 제1 게이트 배선(151, 152, 153, 158)이 형성되어 있다.
제1 게이트 배선(151, 152, 153, 158)은 몰리브덴(Mo)과 몰리브덴 합금 중 어느 하나를 포함하는 금속막 등으로 형성될 수 있다.
제1 게이트 배선(151, 152, 153, 158) 및 제1 게이트 절연막(141) 위에는 이를 덮는 제2 절연막인 제2 게이트 절연막(142)이 형성되어 있다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
제2 게이트 절연막(142) 위에는 스캔선(151)과 평행하게 배치되어 있는 스토리지선(154), 스토리지선(154)에서 확장된 부분인 제2 스토리지 전극(Cst2), 그리고 스캔선(151)과 평행하게 배치되어 있는 수평 초기화 전압선(157)을 포함하는 제2 게이트 배선(154, 157, 159)이 형성되어 있다.
제2 게이트 절연막(142) 및 제2 게이트 배선(154, 157, 159) 위에는 제3 절연막인 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
층간 절연막(160)에는 접촉 구멍(67, 68, 69)가 형성되어 있고, 층간 절연막(160), 제2 게이트 절연막(142)에는 접촉 구멍(61, 64)이 형성되어 있고, 층간 절연막(160), 제2 게이트 절연막(142) 및 제1 게이트 절연막(141)에는 접촉 구멍(62, 63, 65, 66)이 형성되어 있다. 층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 구동 연결 부재(174), 초기화 연결 부재(176), 초기화 전압선(178), 그리고 발광 제어 연결 부재(179)를 포함하는 데이터 배선(171, 172, 174, 176, 178, 179)이 형성되어 있다.
데이터선(171)은 접촉 구멍(62)을 통해 스위칭 소스 전극(S2)와 연결되어 있으며, 구동 연결 부재(174)의 일단은 접촉 구멍(61)을 통하여 제1 스토리지 전극과 연결된 구동 게이트 전극(G1)과 연결되어 있고, 구동 연결 부재(174)의 접촉 구멍(63)을 통해 보상 드레인 전극(D3) 및 초기화 드레인 전극(D4)과 연결되어 있다.
초기화 전압선(178)은 접촉 구멍(67)을 통해서 수평 초기화 전압선(157)과 연결되어 있고, 초기화 연결 부재(176)는 접촉 구멍(64, 68)을 통해서 수평 초기화 전압선(157) 및 초기화 소스 전극(S4)과 연결되어 있다.
그리고, 발광 제어 연결 부재(179)는 접촉 구멍(66)을 통해 발광 제어 드레인 전극(D6)과 연결되어 있다.
데이터 배선(171, 172, 174, 176, 178, 179)은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중막, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리브덴/구리/몰리브덴(Mo/Cu/Mo)의 3중막 등으로 형성될 수 있다.
데이터 배선(171, 172, 174, 176, 178, 179) 및 층간 절연막(160) 위에는 이를 덮는 보호막(180)이 형성되어 있다. 보호막(180)은 유기막으로 형성될 수 있다.
보호막(180) 위에는 제1 전극(710A, 710B)이 형성되어 있다. 발광 제어 연결 부재(179)는 보호막(180)에 형성된 접촉 구멍(81)을 통해 제1 전극(710A, 710B)과 연결되어 있다. 제1 전극(710A, 710B)은 도 4의 제1 전극을 가지도록 배치될 수 있으며, 도 8의 제1 전극(710A, 710B)은 각각 도 4의 제1 화소 및 제2 화소의 제1 전극(711, 713)일 수 있다.
보호막(180) 및 제1 전극(710A, 710B)의 가장자리 위에는 이를 덮는 화소 정의막(Pixel Defined Layer, PDL)(190)이 형성되어 있고, 화소 정의막(190)은 제1 전극(710A, 710B)을 드러내는 화소 개구부(97)를 가진다. 화소 정의막(190)은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.
화소 개구부(97)에 의해 노출된 제1 전극(710A, 710B) 위에는 유기 발광층(720)이 형성되고, 유기 발광층(720) 상에는 제2 전극(730)이 형성된다. 제2 전극(730)은 화소 정의막(190) 위에도 형성되어 복수의 화소에 걸쳐 형성된다. 이와 같이, 제1 전극(710A, 710B), 유기 발광층(720) 및 제2 전극(730)을 포함하는 유기 발광 다이오드(LD)가 형성된다.
여기서, 제1 전극(710A, 710B)은 정공 주입 전극인 애노드이며, 제2 전극(730)은 전자 주입 전극인 캐소드가 된다. 그러나 본 발명에 따른 한 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라 제1 전극(710A, 710B)이 캐소드가 되고, 제2 전극(730)이 애노드가 될 수도 있다. 제1 전극(710A, 710B) 및 제2 전극(730)으로부터 각각 정공과 전자가 유기 발광층(720) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
유기 발광층(720)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어진다. 또한, 유기 발광층(720)은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 제1 전극(710A, 710B) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
유기 발광층(720)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(720)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
제2 전극(730) 상에는 유기 발광 다이오드(LD)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(100)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 제2 전극(730) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.
도 10은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 10의 유기 발광 표시 장치는 대부분 도 8a, 도 8b 및 도 9와 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 10에 도시한 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치는 복수의 신호선, 복수의 신호선에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소를 포함하고, 각 화소는 복수의 신호선과 연결되어 있는 복수의 트랜지스터, 스토리지 커패시터 및 유기 발광 다이오드(LD)를 포함한다. 유기 발광 다이오드는 제1 전극, 제1 전극 위에 형성되어 있는 유기 발광층, 유기 발광층 위에 형성되어 있는 제2 전극을 포함한다. 이때, 제1 전극은 도 5에서와 같이 제1 전극(711, 713, 715)가 펜타일 매트릭스를 이루도록 배치될 수 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)를 포함한다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체(130)의 내부에 형성되어 있으며, 반도체(130)는 다양한 형상으로 굴곡되어 형성될 수 있다.
신호선은 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 바이패스 신호(BP), 초기화 전압(Vint)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스 제어선(158) 및 수평 초기화 전압선(157)을 포함한다.
그리고, 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 수평 초기화 전압선(157) 및 바이패스 제어선(158)과 교차하고 있으며 화소(PX)에 데이터 신호(Dm), 구동 전압(ELVDD) 및 초기화 전압(Vint)을 각각 인가하는 데이터선(171), 구동 전압선(172) 및 초기화 전압선(178)을 포함한다. 이때, 초기화 전압선(178)은 접촉 구멍(67)으로 수평 초기화 전압선(157)과 연결되어 있어, 망형 구조를 이룬다.
한편, 수평 초기화 전압선(157)은 반도체(130)와 동일한층에 동일한 물질로 형성될 수 있으며, 반도체(130)는 수평 초기화 전압선(157)와 연결될 수 있다.
수평 초기화 전압선(157)은 소스 영역 및 드레인 영역과 함께 형성될 수 있으며, 소스 영역 및 드레인 영역과 같은 불순물로 도핑되어 고농도 도핑 영역을 이룰 수 있다. 따라서, 초기화 소스 전극(S4)은 별도의 초기화 연결 부재 없이 수평 초기화 전압선(157)과 직접 연결될 수 있다.
제2 스토리지 전극(138)은 구동 게이트 전극(G1)과 중첩하도록 형성될 수 있다. 이처럼 제2 스토리지 전극이 구동 게이트 전극과 중첩할 경우, 구동 게이트 전극(G1)과 구동 연결 부재(174)를 접촉 구멍(61)을 통해서 연결하기 위해서 제2 스토리지 전극(138)은 구동 게이트 전극(G1)을 노출하는 개구부(51)를 가질 수 있다.
구동 연결 부재(174)는 접촉 구멍(61) 및 개구부(51)를 통해서 구동 게이트 전극(G1)과 연결되며, 개구부(51)는 접촉 구멍(61)보다 크게 형성되는 것이 바람직하다.
이하에서는 기 설명한 유기 발광 표시 장치의 리페어 방법에 대해서 도면을 참조하여 구체적으로 설명한다.
도 11은 본 발명의 한 실시예에 따라서 불량 화소를 리페어 하는 방법을 설명하기 위한 도면이다.
본 발명에 따른 리페어 방법은 불량 화소에 인가되는 신호를 차단함으로써, 불량 화소를 불랙 화소화 하는 것이다. 도 11에서는 도 8a 및 도 8b에 도시한 화소 배치를 예로 들어 설명하며, 이때 우측 화소와 연결된 제1 전극(710A)과 연결된 화소를 불량 화소라 한다.
도 11에 도시한 바와 같이, 제1 전극(710A)에는 제1 전극(710A)의 경계선 내에 절개부(70)의 경계선이 위치한다. 절개부(70)는 데이터선(171) 및 구동 전압선(172)과 중첩한다.
그리고 구동 전압선(172)은 스토리지선(154)와 접촉 구멍을 통해서 연결됨으로써, 망형을 이룬다.
이상의 화소 배치를 가지는 유기 발광 표시 장치의 리페어 방법은 우선, 데이터선을 형성한 후 신호를 인가하여 화소의 불량을 검사한다. 이때, 불량 화소는 데이터선(171)과 하부의 스토리지선(154)이 단락되어 불량이 되거나, 파티클 등으로 인해서 데이터선이 이웃하는 구동 전압선과 단락되어 불량이 될 수 있다.
이처럼, 불량 화소가 확인되면 불량 화소와 연결되는 신호선을 끊어 화소를 구동하기 위한 신호가 인가되지 않도록 함으로써, 불량 화소를 블랙 화소로 만드는 리페어 공정을 진행한다.
구체적으로, 불량 화소를 블랙 화소화 하기 위해서는 먼저, 불량 화소와 연결되어 있는 데이터선(171)을 레이저 등을 이용하여 단선시킨다. 이때, 제1 전극(710A)을 중심으로 상부에 위치하는 제1 지점(C1)과 하부에 위치하는 제2 지점(C2)을 단선하여 불량 화소의 제1 전극(710A)을 가로지는 데이터선(171)을 고립시킨다.
그리고 제1 전극(710A)과 연결되는 발광 제어 트랜지스터에 신호가 인가되지 않도록 발광 제어 트랜지스터의 드레인 전극(D6)과 연결된 제3 지점(C3)을 레이저를 이용하여 단선시킨다.
이처럼, 제1 내지 제3 지점(C1, C2, C3)을 단선시키면 불량 화소에 인가되는 신호가 모두 차단됨으로써, 불량 화소는 더 이상 발광하지 못하고 불랙 화소화 된다.
그런 다음, 구동 전압선(172)의 일부를 이용하여 불량 화소를 리페어하기 위해서 분리된 데이터선을 연결하기 위해서 데이터 신호가 지나가는 우회 경로를 형성한다.
즉, 불량 화소와 인접하게 위치하는 구동 전압선(172)의 제4 지점(C4) 및 제5 지점(C5)을 레이저를 이용하여 단선시켜, 구동 전압선의 일부가 구동 전압선으로부터 분리된 우회 패턴(77)이 형성된다.
구동 전압선은 수평 구동 전압선과 전기적으로 형성되어 망형 구조를 이루기 때문에 우회 패턴(77)이 형성되더라도 구동 전압은 망형 구조를 이루는 수평 구동 전압선을 따라서 이동(L1)함으로써, 불량 화소를 제외한 화소에 구동 전압이 인가될 수 있다.
이후, 우회 패턴(77)과 데이터선(171)을 연결하는 제1 연결 다리(502) 및 제2 연결 다리(504)를 형성한다. 제1 연결 다리(502) 및 제2 연결 다리(504)는 스퍼터링 등의 방법으로 텅스텐 등을 성막하여 형성할 수 있다. 이때, 제1 연결 다리(502)는 제1 전극(710A)의 절개부(70)에 의해서 노출된 데이터선(171)과 연결되도록 형성한다.
이처럼, 제1 연결 다리(502) 및 제2 연결 다리(504)를 형성하면 데이터 신호는 데이터선(171)을 따라서 전달되다가, 불량 화소로 인가되지 못하고 제1 연결 다리(502), 우회 패턴(77), 제2 연결 다리(504)를 통해서 불량 화소 다음 화소로 데이터 신호가 전달(L2)된다.
이상의 불량 화소에 대한 리페어 공정이 끝나면 접촉 구멍이 형성된 보호막(180)을 형성하고, 보호막 위에 제1 전극을 형성한다.
이때, 제1 전극(710A)의 절개부(70)는 제1 연결 다리(502)와 데이터선(171)이 연결되는 부분에 대응하도록 형성한다.
이처럼, 제1 전극(710A)의 절개부(70)를 데이터선(171)과 제1 연결 다리(502)가 중첩하는 부분에 위치시킴으로써, 제1 연결 다리(502)가 과다 성막되어 돌출되더라도 제1 전극(710A)과 제1 연결 다리(502)가 단락되는 현상을 방지할 수 있다. 과다 성막으로 인해서 제1 연결 다리(502)가 돌출되면 제1 전극(710A)과 제1 연결 다리(502)가 단락되어 데이터 신호가 제1 전극(710A)에 바로 인가되어 불량 화소가 명(明)점화 될 수 있다.
그러나 본 발명에서와 같이 절개부(70)를 형성하면 제1 전극(710A)과 제1 연결 다리(502)가 단락되지 않으므로 불량 화소가 명점화 되는 현상을 방지할 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
51, 91, 93, 95, 97: 개구부
61, 61, 63, 64, 65, 66, 67, 68, 69, 81: 접촉 구멍
70: 절개부 99: 섬형 화소 정의막
100: 기판 120: 버퍼층
130: 반도체 138: 제2 스토리지 전극
141: 제1 게이트 절연막
142: 제2 게이트 절연막
151: 스캔선 152: 전단 스캔선
153: 발광 제어선 154: 스토리지선
157: 수평 초기화 전압선 158: 바이패스 제어선
160: 층간 절연막 180: 보호막
171: 데이터선 172: 구동 전압선
174: 구동 연결 부재 176: 초기화 연결 부재
179: 제어 연결 부재 178: 초기화 전압선
190: 화소 정의막 502: 제1 연결 다리
504: 제2 연결 다리
710A, 710B, 711, 713, 715: 제1 전극
720: 유기 발광층 730: 제2 전극

Claims (9)

  1. 기판,
    상기 기판 위에 절연되어 교차하는 스캔선 및 데이터선,
    상기 기판 위에 형성되어 있으며 상기 스캔선 및 데이터선과 연결되어 있는 제1 트랜지스터,
    상기 제1 트랜지스터와 연결되어 있는 제2 트랜지스터,
    상기 제2 트랜지스터와 연결되어 있으며 절개부를 가지는 제1 전극,
    상기 제1 전극 위에 형성되어 있는 유기 발광층, 그리고
    상기 유기 발광층 위에 형성되어 있는 제2 전극
    을 포함하며,
    상기 절개부는 상기 데이터선과 대응하는 위치에 형성되어 있고, 상기 절개부의 폭이 상기 데이터선의 폭보다 크고 상기 데이터선의 폭을 가로질러 연장하고,
    상기 제1 전극은 상기 데이터선과 중첩하는 부분, 제1 방향으로 상기 데이터선의 일측에 위치하는 부분, 그리고 상기 제1 방향으로 상기 데이터선의 타측에 위치하는 부분을 포함하는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 제2 트랜지스터 위에 형성되어 있으며 상기 제1 전극을 노출하는 개구부를 가지는 화소 정의막
    을 포함하고,
    상기 화소 정의막은 상기 절개부와 중첩하고 있으며, 상기 유기 발광층은 상기 개구부 내에 위치하는 유기 발광 표시 장치.
  3. 제1항에서,
    상기 절개부는 상기 제1 전극의 일변으로부터 상기 제1 전극의 중앙으로 오목하게 형성되어 있는 유기 발광 표시 장치.
  4. 제1항에서,
    상기 절개부의 경계선은 상기 제1 전극의 경계선 내에 위치하는 유기 발광 표시 장치.
  5. 제1항에서,
    상기 기판 위에 형성되어 있으며 상기 데이터선과 나란한 방향으로 뻗은 구동 전압선 또는 초기화 전압선을 더 포함하고,
    상기 절개부는 상기 구동 전압선 또는 초기화 전압선과 대응하는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 구동 전압선 또는 상기 초기화 전압선은 망형 구조를 이루는 유기 발광 표시 장치.
  7. 복수의 화소를 포함하는 기판,
    상기 기판 위에 절연되어 교차하는 스캔선 및 데이터선,
    상기 화소에 각각 형성되어 있는 상기 스캔선 및 데이터선과 연결되어 있는 제1 트랜지스터,
    상기 스캔선 및 데이터선과 분리되어 있으며 망형인 구동 전압선,
    상기 화소에 각각 형성되어 있으며 상기 제1 트랜지스터 및 상기 구동 전압선과 연결되어 있는 제2 트랜지스터,
    상기 제2 트랜지스터와 연결되어 있으며 상기 데이터선과 대응하는 위치에 형성되어 있는 절개부를 가지는 제1 전극,
    상기 제1 전극 위에 형성되어 있는 유기 발광층,
    상기 유기 발광층 위에 형성되어 있는 제2 전극
    을 포함하고,
    상기 화소 중 적어도 하나의 화소의 제1 전극은 상기 제2 트랜지스터와 전기적으로 고립되어 있으며, 상기 고립된 제1 전극과 중첩하는 데이터선은 레이저로 분리된 제1 지점과 제2 지점을 가지고, 상기 제2 트랜지스터와 연결되는 구동 전압선은 레이저로 분리된 제3 지점과 제4 지점을 가지며, 상기 제3 지점과 제4 지점 사이에 위치하는 우회 패턴의 양단은 각각 제1 연결 다리 및 제2 연결 다리에 의해서 상기 제1 지점과 제2 지점에 위치하는 상기 데이터선의 끝단과 전기적으로 연결되어 있는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 제1 연결 다리 및 상기 제2 연결 다리는 텅스텐으로 이루어지는 유기 발광 표시 장치.
  9. 제7항에서,
    상기 제1 연결 다리의 일단과 상기 데이터선의 일단이 연결되는 부분은 상기 절개부에 위치하는 유기 발광 표시 장치.
KR1020150030561A 2015-03-04 2015-03-04 유기 발광 표시 장치 Active KR102381288B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150030561A KR102381288B1 (ko) 2015-03-04 2015-03-04 유기 발광 표시 장치
US14/871,631 US9711585B2 (en) 2015-03-04 2015-09-30 Organic light emitting diode display
TW105102585A TWI691069B (zh) 2015-03-04 2016-01-27 有機發光二極體顯示器
CN201610108538.3A CN105938704B (zh) 2015-03-04 2016-02-26 有机发光二极管显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150030561A KR102381288B1 (ko) 2015-03-04 2015-03-04 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160108669A KR20160108669A (ko) 2016-09-20
KR102381288B1 true KR102381288B1 (ko) 2022-03-31

Family

ID=56850954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150030561A Active KR102381288B1 (ko) 2015-03-04 2015-03-04 유기 발광 표시 장치

Country Status (4)

Country Link
US (1) US9711585B2 (ko)
KR (1) KR102381288B1 (ko)
CN (1) CN105938704B (ko)
TW (1) TWI691069B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102415753B1 (ko) * 2015-05-04 2022-07-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치
KR102659044B1 (ko) * 2015-12-31 2024-04-19 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
KR102568776B1 (ko) * 2016-03-28 2023-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102617379B1 (ko) * 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
CN106530971B (zh) * 2016-11-29 2019-02-22 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
KR102578996B1 (ko) * 2016-11-30 2023-09-14 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102758391B1 (ko) 2016-12-30 2025-01-24 삼성디스플레이 주식회사 표시 장치
KR102519065B1 (ko) 2017-03-02 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102391918B1 (ko) 2017-05-23 2022-04-29 삼성디스플레이 주식회사 유기발광표시장치
KR102515814B1 (ko) * 2017-05-25 2023-03-31 삼성디스플레이 주식회사 표시 장치
KR102367247B1 (ko) * 2017-07-04 2022-02-25 삼성디스플레이 주식회사 표시 장치
CN107492567B (zh) * 2017-08-30 2020-06-02 上海天马有机发光显示技术有限公司 一种显示基板及显示装置
KR102532307B1 (ko) 2017-11-02 2023-05-15 삼성디스플레이 주식회사 표시장치
KR102404905B1 (ko) * 2017-11-10 2022-06-07 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
JP7011449B2 (ja) * 2017-11-21 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置および電子機器
US10763323B2 (en) 2018-06-22 2020-09-01 Apple Inc. Power and data routing structures for organic light-emitting diode displays
KR102687709B1 (ko) * 2018-10-10 2024-07-22 삼성디스플레이 주식회사 표시 장치
CN109272930B (zh) 2018-11-23 2020-04-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR102713259B1 (ko) * 2018-12-10 2024-10-04 삼성디스플레이 주식회사 표시 장치
KR102706596B1 (ko) * 2018-12-28 2024-09-12 엘지디스플레이 주식회사 발광 표시장치
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR20200133095A (ko) * 2019-05-16 2020-11-26 삼성디스플레이 주식회사 유기발광표시장치
WO2021016956A1 (zh) 2019-07-31 2021-02-04 京东方科技集团股份有限公司 电致发光显示面板及显示装置
US12073790B2 (en) 2019-07-31 2024-08-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN120187238A (zh) * 2019-07-31 2025-06-20 京东方科技集团股份有限公司 显示基板和显示装置
EP4006981A4 (en) 2019-07-31 2023-04-12 BOE Technology Group Co., Ltd. ELECTROLUMINESCENT DISPLAY PANEL AND DISPLAY DEVICE
KR20210054654A (ko) * 2019-11-05 2021-05-14 삼성디스플레이 주식회사 표시 장치
CN119255652A (zh) 2019-11-21 2025-01-03 京东方科技集团股份有限公司 显示面板和显示装置
CN113196495B (zh) 2019-11-29 2024-02-02 京东方科技集团股份有限公司 显示基板及显示装置
US11974473B2 (en) 2019-11-29 2024-04-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof and display device
CN114679914B (zh) * 2019-11-29 2023-06-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
EP4113501A1 (en) 2019-11-29 2023-01-04 BOE Technology Group Co., Ltd. Display substrate and display device
KR102734305B1 (ko) 2020-01-03 2024-11-27 삼성디스플레이 주식회사 표시 장치
KR20210116762A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US12324327B2 (en) 2020-04-26 2025-06-03 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display apparatus
US12101973B2 (en) 2020-04-26 2024-09-24 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN111477669B (zh) * 2020-05-09 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
US12114544B2 (en) * 2020-09-29 2024-10-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device with sub-pixel anodes having notches
CN114447027A (zh) * 2020-10-16 2022-05-06 京东方科技集团股份有限公司 显示面板、显示装置以及显示面板的制造方法
CN217933802U (zh) * 2021-08-23 2022-11-29 京东方科技集团股份有限公司 显示基板和显示装置
US20230115668A1 (en) * 2021-10-12 2023-04-13 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and mobile terminal
CN114333695A (zh) * 2021-12-27 2022-04-12 武汉天马微电子有限公司 显示面板、修复方法及显示装置
WO2024020928A1 (en) * 2022-07-28 2024-02-01 Boe Technology Group Co., Ltd. Array substrate and display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112255A (ja) * 2006-01-24 2014-06-19 Seiko Epson Corp 発光装置および電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403980B1 (en) * 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
KR100695614B1 (ko) 2000-10-18 2007-03-14 엘지.필립스 엘시디 주식회사 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판
CN2470908Y (zh) * 2001-02-27 2002-01-09 元太科技工业股份有限公司 液晶显示器薄膜电晶体的金属电极接触装置
CN1159694C (zh) * 2001-05-10 2004-07-28 友达光电股份有限公司 液晶显示器的数据线的修补方法
KR100685804B1 (ko) * 2004-12-14 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
US7436114B2 (en) * 2005-06-03 2008-10-14 E.I. Du Pont De Nemours And Company Electronic device including a first workpiece, a second workpiece, and a conductive member substantially directly bonded to the first and second workpieces
KR100739652B1 (ko) * 2006-11-10 2007-07-13 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 이의 제조 방법
KR101366162B1 (ko) * 2007-03-20 2014-02-25 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조방법
JP4466755B2 (ja) * 2007-11-01 2010-05-26 ソニー株式会社 アクティブマトリックス型表示装置
KR101415788B1 (ko) * 2008-07-21 2014-07-04 삼성디스플레이 주식회사 유기전계발광 표시장치의 배선수리방법
KR100986845B1 (ko) 2008-08-14 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 배선수리구조 및 그 수리방법
CN101762915B (zh) * 2008-12-24 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法
KR101084245B1 (ko) * 2010-01-04 2011-11-16 삼성모바일디스플레이주식회사 표시 장치
KR101762344B1 (ko) * 2010-07-27 2017-07-31 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
CN102074503B (zh) * 2010-10-19 2013-09-25 友达光电股份有限公司 显示面板的阵列基板及其修补方法
KR101916100B1 (ko) 2011-08-29 2018-11-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101830791B1 (ko) * 2011-09-08 2018-02-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101924996B1 (ko) * 2012-03-29 2018-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140007688A (ko) 2012-07-10 2014-01-20 삼성디스플레이 주식회사 쇼트 불량 리페어 방법, 상기 리페어 방법에 의해 제조된 표시 장치 및 유기 발광 표시 장치
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112255A (ja) * 2006-01-24 2014-06-19 Seiko Epson Corp 発光装置および電子機器

Also Published As

Publication number Publication date
CN105938704B (zh) 2020-08-04
TW201705466A (zh) 2017-02-01
US9711585B2 (en) 2017-07-18
KR20160108669A (ko) 2016-09-20
CN105938704A (zh) 2016-09-14
TWI691069B (zh) 2020-04-11
US20160260792A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
KR102381288B1 (ko) 유기 발광 표시 장치
KR102494729B1 (ko) 유기 발광 표시 장치
USRE50012E1 (en) Organic light-emitting diode display
KR102473068B1 (ko) 유기 발광 표시 장치
KR102467331B1 (ko) 유기 발광 표시 장치
US10103342B2 (en) Organic light-emitting diode display
KR102392673B1 (ko) 유기 발광 표시 장치
US10263058B2 (en) Organic light-emitting diode display
KR102372775B1 (ko) 유기 발광 표시 장치
KR102491117B1 (ko) 유기 발광 표시 장치
KR102422108B1 (ko) 유기 발광 표시 장치
KR102372774B1 (ko) 유기 발광 표시 장치
KR102300884B1 (ko) 유기 발광 표시 장치
KR20220062475A (ko) 유기 발광 표시 장치
KR102317720B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102469793B1 (ko) 표시 장치
KR102351667B1 (ko) 유기 발광 표시 장치
KR102433316B1 (ko) 유기 발광 표시 장치
KR102351507B1 (ko) 유기 발광 표시 장치
KR102380161B1 (ko) 유기 발광 표시 장치 및 그 리페어 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150304

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200224

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150304

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210705

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220106

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220328

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220328

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250224

Start annual number: 4

End annual number: 4