[go: up one dir, main page]

KR102370359B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102370359B1
KR102370359B1 KR1020150049798A KR20150049798A KR102370359B1 KR 102370359 B1 KR102370359 B1 KR 102370359B1 KR 1020150049798 A KR1020150049798 A KR 1020150049798A KR 20150049798 A KR20150049798 A KR 20150049798A KR 102370359 B1 KR102370359 B1 KR 102370359B1
Authority
KR
South Korea
Prior art keywords
pixel
sub
color filter
area
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150049798A
Other languages
English (en)
Other versions
KR20160120850A (ko
Inventor
이형철
김형준
임완순
임태경
정중건
황종학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150049798A priority Critical patent/KR102370359B1/ko
Priority to US14/986,695 priority patent/US9768206B2/en
Publication of KR20160120850A publication Critical patent/KR20160120850A/ko
Priority to US15/679,409 priority patent/US10396105B2/en
Application granted granted Critical
Publication of KR102370359B1 publication Critical patent/KR102370359B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

표시 기판은 복수의 서브 화소들을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되고, 1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자, 상기 제1 스위칭 소자 상에 배치되고, 상기 서브 화소들마다 적색, 녹색, 청색 및 백색으로 번갈아 배치되는 컬러 필터, 상기 컬러 필터 상에 배치되며, 상기 백색의 컬러 필터와 동일한 물질을 포함하는 컬럼 스페이서, 상기 컬러 필터 및 상기 컬럼 스페이서 상에 배치되는 절연층 및 상기 절연층 상에 배치되는 화소 전극을 포함한다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 상기 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 제조 비용을 줄일 수 있는 표시 기판 및 상기 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정표시장치(Liquid Crystal Display; LCD)는 복수의 주사선과 복수의 데이터선이 구비된 액정 표시 패널, 복수의 주사선에 게이트 구동 신호를 공급하는 게이트 구동 회로 및 복수의 데이터선에 데이터 신호를 공급하는 데이터 구동 회로로 이루어진다. 액정 표시 패널은 화소 전극이 형성된 하부 기판과 공통 전극이 형성된 상부 기판 및 이들 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절한다. 또한, 액정 표시 패널에는 적색(R), 녹색(G) 및 청색(B) 등의 화소가 형성되며, 주사선 및 데이터선을 통해 인가되는 신호에 의해 각 화소들이 구동되어 표시 동작이 이루어진다.
그런데, 액정 표시 장치의 해상도가 높아질수록 액정 표시 패널의 개구율이 감소되어 휘도가 저하되는데, 이를 개선하기 위하여 펜타일(Pentile) 방식의 화소 구조가 제안되었다. 이러한 펜타일 방식의 화소 구조에서는 청색의 단위 화소는 두 개의 도트를 표시할 때 함께 공유되어 있으며, 서로 이웃하는 청색의 단위 화소는 하나의 데이터 구동 회로에 의해 데이터 신호가 전달되고 서로 다른 게이트 구동 회로에 의해 구동된다. 또한, 휘도를 더욱 개선하기 위하여 적색(R), 녹색(G) 및 청색(B) 화소에 백색(W) 화소를 더 추가하는 RGBW 방식이 제안되었다.
그러나, 상기 백색 화소가 추가되므로, 상기 백색 화소를 형성하기 위한 마스크가 더 필요하게 된다.
이에, 본 발명의기술적 과제는 이러한 점에서착안된 것으로 본 발명의목적은 마스크 수를 감소시킬 수 있는 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법에 의해 제조되는 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 복수의 서브 화소들을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되고, 1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자, 상기 제1 스위칭 소자 상에 배치되고, 상기 서브 화소들마다 적색, 녹색, 청색 및 백색으로 번갈아 배치되는 컬러 필터, 상기 컬러 필터 상에 배치되며, 상기 백색의 컬러 필터와 동일한 물질을 포함하는 컬럼 스페이서, 상기 컬러 필터 및 상기 컬럼 스페이서 상에 배치되는 절연층 및 상기 절연층 상에 배치되는 화소 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 서브 화소는 차광 영역, 상기 차광 영역과 인접하는 하이 화소 영역 및 상기 차광 영역을 기준으로 상기 하이 화소 영역의 반대편에 배치되는 로우 화소 영역을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소에 배치되고, 상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소에 배치되고, 상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소, 상기 제1 서브 화소의 차광 영역, 상기 제2 서브 화소의 차광영역 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소 및 상기 제1 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고, 상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소에 배치되고, 상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소, 상기 제1 서브 화소와 인접하는 제2 서브 화소의 차광 영역, 상기 제2 서브 화소와 인접하는 제3 서브 화소의 차광영역 및 상기 제1 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고, 상기 녹색의 컬러 필터는 상기 제2 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 청색의 컬러 필터는 상기 제3 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 녹색의 컬러 필터는 상기 제2 서브 화소, 상기 제1 서브 화소의 차광 영역, 상기 제2 서브 화소와 인접하는 제3 서브 화소의 차광 영역 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광영역에 배치되고, 상기 청색의 컬러 필터는 상기 제3 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극은 상기 차광영역에 배치되는 컬러 필터를 관통하여 형성되는 컨택홀을 통해 상기 제1 스위칭 소자와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극은 하이 화소 전극 및 상기 하이 화소 전극과 이격된 로우 화소 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자는 상기 하이 화소 전극과 전기적으로 연결되고, 상기 표시 기판은 상기 게이트 라인, 상기 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제2 스위칭 소자 및 상기 게이트 라인 및 상기 제2 스위칭 소자와 전기적으로 연결되는 제3 스위칭 소자를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자를 형성하는 단계, 상기 제1 스위칭 소자가 형성된 상기 베이스 기판 상에 서브 화소들마다 적색, 녹색 및 청색의 컬러 필터를 형성하는 단계, 상기 적색, 녹색 및 청색의 컬러 필터가 형성된 상기 베이스 기판 상에 백색의 컬러 필터 및 상기 백색의 컬러 필터와 동일한 물질을 포함하는 컬럼 스페이서를 형성하는 단계, 상기 적색, 녹색, 청색 및 백색의 컬러 필터 및 상기 컬럼 스페이서가 형성된 상기 베이스 기판 상에 절연층을 형성하는 단계 및 상기 절연층 상에 화소 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 서브 화소는 차광 영역, 상기 차광 영역과 인접하는 하이 화소 영역 및 상기 차광 영역을 기준으로 상기 하이 화소 영역의 반대편에 배치되는 로우 화소 영역을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소에 배치되고, 상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소에 배치되고, 상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소, 상기 제1 서브 화소의 차광 영역, 상기 제2 서브 화소의 차광영역 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소 및 상기 제1 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고, 상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소에 배치되고, 상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소, 상기 제1 서브 화소와 인접하는 제2 서브 화소의 차광 영역, 상기 제2 서브 화소와 인접하는 제3 서브 화소의 차광영역 및 상기 제1 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고, 상기 녹색의 컬러 필터는 상기 제2 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 청색의 컬러 필터는 상기 제3 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 적색의 컬러 필터는 제1 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 녹색의 컬러 필터는 상기 제2 서브 화소, 상기 제1 서브 화소의 차광 영역, 상기 제2 서브 화소와 인접하는 제3 서브 화소의 차광 영역 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광영역에 배치되고, 상기 청색의 컬러 필터는 상기 제3 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고, 상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층을 형성하는 단계 이후, 상기 차광 영역에 형성되는 컬러 필터를 패터닝하여 컨택홀을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극은 하이 화소 전극 및 상기 하이 화소 전극과 이격된 로우 화소 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자는 상기 하이 화소 전극과 전기적으로 연결되고, 상기 표시 기판은 상기 게이트 라인, 상기 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제2 스위칭 소자 및 상기 게이트 라인 및 상기 제2 스위칭 소자와 전기적으로 연결되는 제3 스위칭 소자를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 또는 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다.
또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 컬러 필터를 나타내는 평면도이다.
도 3은 도 1의 단위 화소를 나타낸 평면도이다.
도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.
도 5 내지 도 10은 도 3의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 11은 본 발명의 일 실시예에 따른 컬러 필터를 나타내는 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 기판의 단위 화소를 나타낸 평면도이다.
도 13은 도 12의 II-II'선을 따라 절단한 단면도이다.
도 14 내지 도 19는 도 12의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 20은 본 발명의 일 실시예에 따른 컬러 필터를 나타내는 평면도이다.
도 21은 본 발명의 일 실시예에 따른 표시 기판의 단위 화소를 나타낸 평면도이다.
도 22는 도 21의 III-III'선을 따라 절단한 단면도이다.
도 23 내지 도 28은 도 21의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 29는 본 발명의 일 실시예에 따른 컬러 필터를 나타내는 평면도이다.
도 30은 본 발명의 일 실시예에 따른 표시 기판의 단위 화소를 나타낸 평면도이다.
도 31은 도 30의 IV-IV'선을 따라 절단한 단면도이다.
도 32 내지 도 37은 도 30의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 38은 본 발명의 일 실시예에 따른 컬러 필터를 나타내는 평면도이다.
도 39는 본 발명의 일 실시예에 따른 표시 기판의 단위 화소를 나타낸 평면도이다.
도 40은 도 39의 V-V'선을 따라 절단한 단면도이다.
도 41 내지 도 46은 도 39의 표시 기판의 제조 방법을 나타낸 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 2는 본 발명의 일 실시예에 따른 컬러 필터를 나타내는 평면도이다. 도 3은 도 1의 단위 화소를 나타낸 평면도이다. 도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1), 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2) 및 상기 제3 스위칭 소자(SW3)의 상기 제3 게이트 전극(GE3)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 형성할 수 있다.
상기 제1 스토리지 라인(Cst1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 스토리지 라인(Cst1)은 상기 하이 화소 전극(PE1)과 중첩한다. 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층으로 형성된다. 따라서, 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층에 배치될 수 있다. 상기 제1 스토리지 라인(Cst1)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 게이트 라인(GL) 및 상기 제1 스토리지 라인(Cst1) 상에는 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120) 상에 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 데이터 라인(DL)은 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)과 전기적으로 연결된다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(130) 상에는 유기막이 형성된다. 상기 유기막은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막은 컬러 필터층 일 수 있다.
상기 유기막이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC) 중 하나일 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)의 순서로 적층될 수 있다.
본 발명의 일 실시예에 따른 표시 기판은 복수개의 서브 화소들을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
예를 들어, 상기 표시 기판의 서브 화소는 하이 화소 영역, 로우 화소 영역 및 차광 영역을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
상기 적색 컬러 필터층(RC)은 제1 서브 화소에 배치될 수 있다. 상기 제1 서브 화소는 제1 하이 화소 영역(P11), 제1 로우 화소 영역(P12) 및 제1 차광 영역(BA1)을 포함한다. 상기 제1 하이 화소 영역(P11)은 상기 제1 차광 영역(BA1)과 인접하게 배치된다. 상기 제1 로우 화소 영역(P12)은 상기 제1 차광 영역(BA1)을 기준으로 상기 제1 하이 화소 영역(P11)의 반대쪽에 배치된다. 상기 제1 하이 화소 영역(P11)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제1 로우 화소 영역(P12)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 녹색 컬러 필터층(GC)은 제2 서브 화소에 배치될 수 있다. 상기 제2 서브 화소는 제2 하이 화소 영역(P21), 제2 로우 화소 영역(P22) 및 제2 차광 영역(BA2)을 포함한다. 상기 제2 하이 화소 영역(P21)은 상기 제2 차광 영역(BA2)과 인접하게 배치된다. 상기 제2 로우 화소 영역(P22)은 상기 제2 차광 영역(BA2)을 기준으로 상기 제2 하이 화소 영역(P21)의 반대쪽에 배치된다. 상기 제2 하이 화소 영역(P21)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제2 로우 화소 영역(P22)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 청색 컬러 필터층(BC)은 제3 서브 화소 및 제4 서브 화소의 제4 차광 영역(BA4)에 배치될 수 있다. 상기 제3 서브 화소는 제3 하이 화소 영역(P31), 제3 로우 화소 영역(P32) 및 제3 차광 영역(BA3)을 포함한다. 상기 제3 하이 화소 영역(P31)은 상기 제3 차광 영역(BA3)과 인접하게 배치된다. 상기 제3 로우 화소 영역(P32)은 상기 제3 차광 영역(BA3)을 기준으로 상기 제3 하이 화소 영역(P31)의 반대쪽에 배치된다. 상기 제3 하이 화소 영역(P31)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제3 로우 화소 영역(P32)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 백색 컬러 필터층(WC)은 제4 서브 화소의 제4 하이 화소 영역(P41) 및 제4 로우 화소 영역(P42)에 배치된다. 상기 제4 서브 화소는 제4 하이 화소 영역(P41), 제4 로우 화소 영역(P42) 및 제4 차광 영역(BA4)을 포함한다. 상기 제4 차광 영역(BA4)에는 상기 청색 컬러 필터층(BC)이 배치된다. 상기 제4 하이 화소 영역(P41)은 상기 제4 차광 영역(BA4)과 인접하게 배치된다. 상기 제4 로우 화소 영역(P42)은 상기 제4 차광 영역(BA4)을 기준으로 상기 제4 하이 화소 영역(P41)의 반대쪽에 배치된다. 상기 제4 하이 화소 영역(P41)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제4 로우 화소 영역(P42)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 유기막 상에는 컬럼 스페이서(CS)가 형성된다. 상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
상기 컬럼 스페이서(CS)는 상기 제1 스위칭 소자(SW1)와 중첩하게 배치될 수 있다. 본 실시예에서는 상기 컬럼 스페이서(CS)가 서브 화소마다 하나씩 배치되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 표시 기판의 크기 등을 고려하여, 상기 컬럼 스페이서(CS)의 크기 및 개수는 다양하게 변경될 수 있다.
상기 컬럼 스페이서(CS)상에는 제3 절연층(140)이 형성된다. 상기 제3 절연층(140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제3 절연층(140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제3 절연층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제3 절연층(140) 상에는 차폐 전극(SC), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)이 형성된다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시 패널은 표시 기판, 상기 표시 기판과 대향하는 대향 기판 및 상기 표시 기판 및 상기 대향 기판 사이에 개재된 액정층을 포함할 수 있다. 상기 대향 기판은 기판 전면에 형성되어 공통전압이 인가되고, 투명한 도전성 물질로 이루어진 공통전극을 포함할 수 있고, 상기 차폐 전극(SC)은 상기 공통전극과 동일하게 상기 공통전압이 인가되는 것이 바람직하다. 상기 차폐 전극(SC)에 공통 전압이 인가되므로 상기 차폐 전극(SC) 상의 액정은 항상 수직방향으로 동작하게 된다. 따라서, 편광판의 방향과 일치하게 되어 항상 Black이 된다. 즉, 별도의 블랙 매트릭스가 없어도 광을 차단할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다.
상기 로우 화소 전극(PE2)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(PE1)의 반대편에, 상기 데이터 라인(DL)들 사이에 배치된다. 상기 로우 화소 전극(PE2)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2) 및 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)과 제2 콘택홀(H2)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)에는 제1 전압이 인가될 수 있다. 상기 로우 화소 전극(PE2)에는 상기 제1 전압과 다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은 상기 제2 전압보다 높고, 상기 하이 화소 전극(PE1)에 대응하는 부분은 하이 화소(high pixel)로 구동되고, 상기 로우 화소 전극(PE2)에 대응하는 부분은 로우 화소(low pixel)로 구동될 수 있다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 채널부(CH2)는 상기 제1 채널부(CH1)와 실질적으로 동일할 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 채널부(CH3)는 상기 제1 채널부(CH1) 및 상기 제2 채널부(CH2)와 실질적으로 동일할 수 있다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 5 내지 도 10은 도 3의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 5를 참조하면, 베이스 기판(110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 패턴이 형성된 상기 베이스 기판(110) 상에 제1 절연층(120)이형성된다. 상기 제1 절연층(120)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
이후, 상기 제1 절연층(120) 상에 반도체 층 및 데이터 금속층을 형성한다.
상기 반도체 층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 반도체층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium:Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
이후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 데이터 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층 및 데이터 패턴을 형성한다. 상기 채널층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3) 및 데이터 라인(DL)을 포함한다. 예를 들면, 상기 반도체 층 및 상기 데이터 금속층을 동시에 패터닝 후, 패터닝된 상기 금속층의 일부를 제거하여 상기 제1 소스 전극(SE1) 및 상기 제1 소스 전극과 이격된 상기 제1 드레인 전극(DE1)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제2 소스 전극(SE2) 및 상기 제2 소스 전극과 이격된 상기 제2 드레인 전극(DE2)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제3 소스 전극(SE3) 및 상기 제3 소스 전극과 이격된 상기 제3 드레인 전극(DE3)을 형성할 수 있다.
상기 데이터 패턴 및 상기 채널층이 형성된 베이스 기판(110) 상에 제2 절연층(130)을 형성한다.
상기 제2 절연층(130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을 커버하여 절연한다.
도 6을 참조하면, 상기 제2 절연층(130)이 형성된 상기 베이스 기판(110) 상에 유기막이 형성된다. 상기 유기막은 컬러필터층 일 수 있다. 상기 제2 절연층(130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막은 상기 제2 절연층(130) 상에 배치된다. 상기 유기막이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 컬러 필터층의 적층 순서는 다양하게 변경될 수 있다. 예를 들어, 상기 컬러 필터층은 녹색 컬러 필터층(GC), 적색 컬러 필터층(RC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다.
도 7을 참조하면, 상기 청색 컬러 필터층(BC)이 형성된 베이스 기판(110) 상에 투명 재질의 감광성 물질(PR)을 도포한다. 상기 감광성 물질(PR)은 노광되지 않은 영역이 현상액에 의해 용해되는 네가티브형 감광성 물질로 이루어질 수 있다.
이어서, 상기 감광성 물질(PR)이 도포된 베이스 기판(110) 상에 투광부(10), 차광부(30) 및 회절부(20)를 포함하는 노광 마스크(MASK)를 정렬한다. 상기 노광 마스크(MASK)로는 투명 베이스 기판 상에 상기 회절부(20)에 대응하여 하프톤(HALF-TONE)층이 형성된 하프톤 마스크(HALF-TONE MASK)를 이용할 수 있다. 또한, 상기 노광 마스크(MASK)로는 상기 회절부(20)에 대응하여 금속층이 형성되고, 상기 금속층 내에는 광을 미세한 슬릿(slit) 패턴이 형성된 슬릿 마스크(SLIT MASK)를 이용할 수도 있다.
상기 노광 마스크(MASK) 상에서 광을 조사하면, 상기 투광부(10)에서는 광이 모두 투과되고, 상기 차광부(30)에서는 광이 차단된다. 상기 회절부(20)에서는 광이 회절되어 상기 노광 마스크(MASK) 상에서 조사된 광 중 일부 광 만이 투과된다.
상기 노광 마스크(MASK)에 의해 노광된 상기 감광성 물질(PR)을 현상하면, 상기 차광부(30)에 대응하는 상기 감광성 물질(PR)은 용해되어 제거되고, 상기 투광부(10)에 대응하는 감광성 물질(PR)은 현상하기 전과 동일한 두께로 잔류한다. 상기 회절부(20)에 대응하는 감광성 물질는(PR) 현상액에 의해 일부 용해되어 상기 투광부(10)에 대응하는 감광성 물질(PR)보다 얇은 두께로 잔류한다.
도 8을 참조하면, 백색 컬러 필터층(WC) 및 컬럼 스페이서(CS)가 형성된다.
상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
도 9를 참조하면, 상기 백색 컬러 필터층(WC) 및 상기 컬럼 스페이서(CS)가 형성된 베이스 기판(110) 상에 제3 절연층(140)을 형성한다. 이후, 상기 제3 절연층(140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
상기 제3 절연층(140)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제3 절연층(140)은 상기 유기막 및 상기 컬럼 스페이서(CS)를 커버하여 절연한다.
이후, 상기 제3 절연층(140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 10을 참조하면, 상기 제1 컨택홀(CNT1)이 형성된 베이스 기판 상에 투명 전극층(150)이 형성된다.
상기 투명 전극층(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
도 4를 참조하면, 상기 투명 전극층(150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
본 실시예에 따르면, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 11은 본 발명의일 실시예에 따른 컬러 필터를 나타내는 평면도이다. 도 12는 본 발명의 일 실시예에 따른 표시 기판의 단위 화소를 나타낸평면도이다. 도 13은 도 12의 II-II'선을 따라 절단한 단면도이다.
본 실시예에 따른 표시 기판은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)을 제외하고는 도 1 내지 도 10의 표시 기판과 실질적으로 동일하다. 따라서, 도 1 내지 도 10의 표시 기판과 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
도 1 및 도 11 내지 도 13을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
제2 절연층(1130) 상에는 유기막이 형성된다. 상기 유기막은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막은 컬러 필터층 일 수 있다.
상기 유기막이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC) 중 하나일 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)의 순서로 적층될 수 있다.
본 발명의 일 실시예에 따른 표시 기판은 복수개의 서브 화소들을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
예를 들어, 상기 표시 기판의 서브 화소는 하이 화소 영역, 로우 화소 영역 및 차광 영역을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
상기 적색 컬러 필터층(RC)은 제1 서브 화소의 제1 하이 화소 영역(P11) 및 제1 로우 화소 영역(P12)에 배치될 수 있다. 상기 제1 서브 화소는 제1 하이 화소 영역(P11), 제1 로우 화소 영역(P12) 및 제1 차광 영역(BA1)을 포함한다. 상기 제1 차광 영역(BA1)에는 청색 컬러 필터층(BC)이 배치된다. 상기 제1 하이 화소 영역(P11)은 상기 제1 차광 영역(BA1)과 인접하게 배치된다. 상기 제1 로우 화소 영역(P12)은 상기 제1 차광 영역(BA1)을 기준으로 상기 제1 하이 화소 영역(P11)의 반대쪽에 배치된다. 상기 제1 하이 화소 영역(P11)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제1 로우 화소 영역(P12)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 녹색 컬러 필터층(GC)은 제2 서브 화소의 제2 하이 화소 영역(P21) 및 제2 로우 화소 영역(P22)에 배치될 수 있다. 상기 제2 서브 화소는 제2 하이 화소 영역(P21), 제2 로우 화소 영역(P22) 및 제2 차광 영역(BA2)을 포함한다. 상기 제2 차광 영역(BA2)에는 청색 컬러 필터층(BC)이 배치된다. 상기 제2 하이 화소 영역(P21)은 상기 제2 차광 영역(BA2)과 인접하게 배치된다. 상기 제2 로우 화소 영역(P22)은 상기 제2 차광 영역(BA2)을 기준으로 상기 제2 하이 화소 영역(P21)의 반대쪽에 배치된다. 상기 제2 하이 화소 영역(P21)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제2 로우 화소 영역(P22)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 청색 컬러 필터층(BC)은 제3 서브 화소, 제1 서브 화소의 제1 차광 영역(BA1), 제2 서브 화소의 제2 차광 영역(BA2) 및 제4 서브 화소의 제4 차광 영역(BA4)에 배치될 수 있다. 상기 제3 서브 화소는 제3 하이 화소 영역(P31), 제3 로우 화소 영역(P32) 및 제3 차광 영역(BA3)을 포함한다. 상기 제3 하이 화소 영역(P31)은 상기 제3 차광 영역(BA3)과 인접하게 배치된다. 상기 제3 로우 화소 영역(P32)은 상기 제3 차광 영역(BA3)을 기준으로 상기 제3 하이 화소 영역(P31)의 반대쪽에 배치된다. 상기 제3 하이 화소 영역(P31)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제3 로우 화소 영역(P32)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 백색 컬러 필터층(WC)은 제4 서브 화소의 제4 하이 화소 영역(P41) 및 제4 로우 화소 영역(P42)에 배치된다. 상기 제4 서브 화소는 제4 하이 화소 영역(P41), 제4 로우 화소 영역(P42) 및 제4 차광 영역(BA4)을 포함한다. 상기 제4 차광 영역(BA4)에는 상기 청색 컬러 필터층(BC)이 배치된다. 상기 제4 하이 화소 영역(P41)은 상기 제4 차광 영역(BA4)과 인접하게 배치된다. 상기 제4 로우 화소 영역(P42)은 상기 제4 차광 영역(BA4)을 기준으로 상기 제4 하이 화소 영역(P41)의 반대쪽에 배치된다. 상기 제4 하이 화소 영역(P41)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제4 로우 화소 영역(P42)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 유기막 상에는 컬럼 스페이서(CS)가 형성된다. 상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
상기 컬럼 스페이서(CS)는 상기 제1 스위칭 소자(SW1)와 중첩하게 배치될 수 있다. 본 실시예에서는 상기 컬럼 스페이서(CS)가 서브 화소마다 하나씩 배치되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 표시 기판의 크기 등을 고려하여, 상기 컬럼 스페이서(CS)의 크기 및 개수는 다양하게 변경될 수 있다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 14 내지 도 19는 도 12의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 14를 참조하면, 베이스 기판(1110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(1110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(1110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 패턴이 형성된 상기 베이스 기판(1110) 상에 제1 절연층(1120)이 형성된다. 상기 제1 절연층(1120)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(1120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
이후, 상기 제1 절연층(1120) 상에 반도체 층 및 데이터 금속층을 형성한다.
상기 반도체 층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 반도체층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium:Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
이후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 데이터 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층 및 데이터 패턴을 형성한다. 상기 채널층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3) 및 데이터 라인(DL)을 포함한다. 예를 들면, 상기 반도체 층 및 상기 데이터 금속층을 동시에 패터닝 후, 패터닝된 상기 금속층의 일부를 제거하여 상기 제1 소스 전극(SE1) 및 상기 제1 소스 전극과 이격된 상기 제1 드레인 전극(DE1)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제2 소스 전극(SE2) 및 상기 제2 소스 전극과 이격된 상기 제2 드레인 전극(DE2)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제3 소스 전극(SE3) 및 상기 제3 소스 전극과 이격된 상기 제3 드레인 전극(DE3)을 형성할 수 있다.
상기 데이터 패턴 및 상기 채널층이 형성된 베이스 기판(1110) 상에 제2 절연층(1130)을 형성한다.
상기 제2 절연층(1130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(1130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(1130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을커버하여 절연한다.
도 15를 참조하면, 상기 제2 절연층(1130)이 형성된 상기 베이스 기판(1110) 상에 유기막이 형성된다. 상기 유기막은 컬러필터층 일 수 있다. 상기 제2 절연층(1130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막은 상기 제2 절연층(1130) 상에 배치된다. 상기 유기막이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 컬러 필터층의 적층 순서는 다양하게 변경될 수 있다. 예를 들어, 상기 컬러 필터층은 녹색 컬러 필터층(GC), 적색 컬러 필터층(RC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다.
도 16을 참조하면, 상기 청색 컬러 필터층(BC)이 형성된 베이스 기판(1110) 상에 투명 재질의 감광성 물질(PR)을 도포한다. 상기 감광성 물질(PR)은 노광되지 않은 영역이 현상액에 의해 용해되는 네가티브형 감광성 물질로 이루어질 수 있다.
이어서, 상기 감광성 물질(PR)이 도포된 베이스 기판(1110) 상에 투광부(10), 차광부(30) 및 회절부(20)를 포함하는 노광 마스크(MASK)를 정렬한다. 상기 노광 마스크(MASK)로는 투명 베이스 기판 상에 상기 회절부(20)에 대응하여 하프톤(HALF-TONE)층이 형성된 하프톤 마스크(HALF-TONE MASK)를 이용할 수 있다. 또한, 상기 노광 마스크(MASK)로는 상기 회절부(20)에 대응하여 금속층이 형성되고, 상기 금속층 내에는 광을 미세한 슬릿(slit) 패턴이 형성된 슬릿 마스크(SLIT MASK)를 이용할 수도 있다.
상기 노광 마스크(MASK) 상에서 광을 조사하면, 상기 투광부(10)에서는 광이 모두 투과되고, 상기 차광부(30)에서는 광이 차단된다. 상기 회절부(20)에서는 광이 회절되어 상기 노광 마스크(MASK) 상에서 조사된 광 중 일부 광 만이 투과된다.
상기 노광 마스크(MASK)에 의해 노광된 상기 감광성 물질(PR)을 현상하면, 상기 차광부(30)에 대응하는 상기 감광성 물질(PR)은 용해되어 제거되고, 상기 투광부(10)에 대응하는 감광성 물질(PR)은 현상하기 전과 동일한 두께로 잔류한다. 상기 회절부(20)에 대응하는 감광성 물질는(PR) 현상액에 의해 일부 용해되어 상기 투광부(10)에 대응하는 감광성 물질(PR)보다 얇은 두께로 잔류한다.
도 17을 참조하면, 백색 컬러 필터층(WC) 및 컬럼 스페이서(CS)가 형성된다.
상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
도 18을 참조하면, 상기 백색 컬러 필터층(WC) 및 상기 컬럼 스페이서(CS)가 형성된 베이스 기판(1110) 상에 제3 절연층(1140)을 형성한다. 이후, 상기 제3 절연층(1140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
상기 제3 절연층(1140)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제3 절연층(1140)은 상기 유기막 및 상기 컬럼 스페이서(CS)를 커버하여 절연한다.
이후, 상기 제3 절연층(1140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 19를 참조하면, 상기 제1 컨택홀(CNT1)이 형성된 베이스 기판 상에 투명 전극층(1150)이 형성된다.
상기 투명 전극층(1150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(1150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
도 13을 참조하면, 상기 투명 전극층(1150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
본 실시예에 따르면, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 20은 본 발명의 일 실시예에 따른 컬러 필터를 나타내는 평면도이다. 도 21은 본 발명의 일 실시예에 따른 표시 기판의 단위 화소를 나타낸 평면도이다. 도 22는 도 21의 III-III'선을 따라 절단한 단면도이다.
본 실시예에 따른 표시 기판은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)을 제외하고는 도 1 내지 도 10의 표시 기판과 실질적으로 동일하다. 따라서, 도 1 내지 도 10의 표시 기판과 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
도 1 및 도 20 내지 도 22를 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
제2 절연층(2130) 상에는 유기막이 형성된다. 상기 유기막은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막은 컬러 필터층 일 수 있다.
상기 유기막이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC) 중 하나일 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)의 순서로 적층될 수 있다.
본 발명의 일 실시예에 따른 표시 기판은 복수개의 서브 화소들을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
예를 들어, 상기 표시 기판의 서브 화소는 하이 화소 영역, 로우 화소 영역 및 차광 영역을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
상기 적색 컬러 필터층(RC)은 제1 서브 화소 및 제4 서브 화소의 제4 차광 영역(BA4)에 배치될 수 있다. 상기 제1 서브 화소는 제1 하이 화소 영역(P11), 제1 로우 화소 영역(P12) 및 제1 차광 영역(BA1)을 포함한다. 상기 제1 하이 화소 영역(P11)은 상기 제1 차광 영역(BA1)과 인접하게 배치된다. 상기 제1 로우 화소 영역(P12)은 상기 제1 차광 영역(BA1)을 기준으로 상기 제1 하이 화소 영역(P11)의 반대쪽에 배치된다. 상기 제1 하이 화소 영역(P11)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제1 로우 화소 영역(P12)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 녹색 컬러 필터층(GC)은 제2 서브 화소에 배치될 수 있다. 상기 제2 서브 화소는 제2 하이 화소 영역(P21), 제2 로우 화소 영역(P22) 및 제2 차광 영역(BA2)을 포함한다. 상기 제2 하이 화소 영역(P21)은 상기 제2 차광 영역(BA2)과 인접하게 배치된다. 상기 제2 로우 화소 영역(P22)은 상기 제2 차광 영역(BA2)을 기준으로 상기 제2 하이 화소 영역(P21)의 반대쪽에 배치된다. 상기 제2 하이 화소 영역(P21)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제2 로우 화소 영역(P22)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 청색 컬러 필터층(BC)은 제3 서브 화소에 배치될 수 있다. 상기 제3 서브 화소는 제3 하이 화소 영역(P31), 제3 로우 화소 영역(P32) 및 제3 차광 영역(BA3)을 포함한다. 상기 제3 하이 화소 영역(P31)은 상기 제3 차광 영역(BA3)과 인접하게 배치된다. 상기 제3 로우 화소 영역(P32)은 상기 제3 차광 영역(BA3)을 기준으로 상기 제3 하이 화소 영역(P31)의 반대쪽에 배치된다. 상기 제3 하이 화소 영역(P31)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제3 로우 화소 영역(P32)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 백색 컬러 필터층(WC)은 제4 서브 화소의 제4 하이 화소 영역(P41) 및 제4 로우 화소 영역(P42)에 배치된다. 상기 제4 서브 화소는 제4 하이 화소 영역(P41), 제4 로우 화소 영역(P42) 및 제4 차광 영역(BA4)을 포함한다. 상기 제4 차광 영역(BA4)에는 상기 적색 컬러 필터층(RC)이 배치된다. 상기 제4 하이 화소 영역(P41)은 상기 제4 차광 영역(BA4)과 인접하게 배치된다. 상기 제4 로우 화소 영역(P42)은 상기 제4 차광 영역(BA4)을 기준으로 상기 제4 하이 화소 영역(P41)의 반대쪽에 배치된다. 상기 제4 하이 화소 영역(P41)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제4 로우 화소 영역(P42)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 유기막 상에는 컬럼 스페이서(CS)가 형성된다. 상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
상기 컬럼 스페이서(CS)는 상기 제1 스위칭 소자(SW1)와 중첩하게 배치될 수 있다. 본 실시예에서는 상기 컬럼 스페이서(CS)가 서브 화소마다 하나씩 배치되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 표시 기판의 크기 등을 고려하여, 상기 컬럼 스페이서(CS)의 크기 및 개수는 다양하게 변경될 수 있다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 적색 컬러 필터층(RC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 23 내지 도 28은 도 21의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 23을 참조하면, 베이스 기판(2110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(2110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 패턴이 형성된 상기 베이스 기판(2110) 상에 제1 절연층(2120)이 형성된다. 상기 제1 절연층(2120)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(2120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
이후, 상기 제1 절연층(2120) 상에 반도체 층 및 데이터 금속층을 형성한다.
상기 반도체 층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 반도체층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium:Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
이후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 데이터 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층 및 데이터 패턴을 형성한다. 상기 채널층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3) 및 데이터 라인(DL)을 포함한다. 예를 들면, 상기 반도체 층 및 상기 데이터 금속층을 동시에 패터닝 후, 패터닝된 상기 금속층의 일부를 제거하여 상기 제1 소스 전극(SE1) 및 상기 제1 소스 전극과 이격된 상기 제1 드레인 전극(DE1)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제2 소스 전극(SE2) 및 상기 제2 소스 전극과 이격된 상기 제2 드레인 전극(DE2)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제3 소스 전극(SE3) 및 상기 제3 소스 전극과 이격된 상기 제3 드레인 전극(DE3)을 형성할 수 있다.
상기 데이터 패턴 및 상기 채널층이 형성된 베이스 기판(2110) 상에 제2 절연층(2130)을 형성한다.
상기 제2 절연층(2130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(2130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(2130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을 커버하여 절연한다.
도 24를 참조하면, 상기 제2 절연층(2130)이 형성된 상기 베이스 기판(2110) 상에 유기막이 형성된다. 상기 유기막은 컬러필터층 일 수 있다. 상기 제2 절연층(2130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막은 상기 제2 절연층(2130) 상에 배치된다. 상기 유기막이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 컬러 필터층의 적층 순서는 다양하게 변경될 수 있다. 예를 들어, 상기 컬러 필터층은 녹색 컬러 필터층(GC), 적색 컬러 필터층(RC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다.
도 25를 참조하면, 상기 적색 컬러 필터층(RC)이 형성된 베이스 기판(2110) 상에 투명 재질의 감광성 물질(PR)을 도포한다. 상기 감광성 물질(PR)은 노광되지 않은 영역이 현상액에 의해 용해되는 네가티브형 감광성 물질로 이루어질 수 있다.
이어서, 상기 감광성 물질(PR)이 도포된 베이스 기판(110) 상에 투광부(10), 차광부(30) 및 회절부(20)를 포함하는 노광 마스크(MASK)를 정렬한다. 상기 노광 마스크(MASK)로는 투명 베이스 기판 상에 상기 회절부(20)에 대응하여 하프톤(HALF-TONE)층이 형성된 하프톤 마스크(HALF-TONE MASK)를 이용할 수 있다. 또한, 상기 노광 마스크(MASK)로는 상기 회절부(20)에 대응하여 금속층이 형성되고, 상기 금속층 내에는 광을 미세한 슬릿(slit) 패턴이 형성된 슬릿 마스크(SLIT MASK)를 이용할 수도 있다.
상기 노광 마스크(MASK) 상에서 광을 조사하면, 상기 투광부(10)에서는 광이 모두 투과되고, 상기 차광부(30)에서는 광이 차단된다. 상기 회절부(20)에서는 광이 회절되어 상기 노광 마스크(MASK) 상에서 조사된 광 중 일부 광 만이 투과된다.
상기 노광 마스크(MASK)에 의해 노광된 상기 감광성 물질(PR)을 현상하면, 상기 차광부(30)에 대응하는 상기 감광성 물질(PR)은 용해되어 제거되고, 상기 투광부(10)에 대응하는 감광성 물질(PR)은 현상하기 전과 동일한 두께로 잔류한다. 상기 회절부(20)에 대응하는 감광성 물질는(PR) 현상액에 의해 일부 용해되어 상기 투광부(10)에 대응하는 감광성 물질(PR)보다 얇은 두께로 잔류한다.
도 26을 참조하면, 백색 컬러 필터층(WC) 및 컬럼 스페이서(CS)가 형성된다.
상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
도 27을 참조하면, 상기 백색 컬러 필터층(WC) 및 상기 컬럼 스페이서(CS)가 형성된 베이스 기판(2110) 상에 제3 절연층(2140)을 형성한다. 이후, 상기 제3 절연층(2140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
상기 제3 절연층(2140)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제3 절연층(2140)은 상기 유기막 및 상기 컬럼 스페이서(CS)를 커버하여 절연한다.
이후, 상기 제3 절연층(2140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 적색 컬러 필터층(RC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 28을 참조하면, 상기 제1 컨택홀(CNT1)이 형성된 베이스 기판 상에 투명 전극층(2150)이 형성된다.
상기 투명 전극층(2150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(2150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
도 22를 참조하면, 상기 투명 전극층(2150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
본 실시예에 따르면, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 적색 컬러 필터층(RC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 29는 본 발명의일 실시예에 따른 컬러 필터를 나타내는 평면도이다. 도 30은 본 발명의 일 실시예에 따른 표시 기판의 단위 화소를 나타낸평면도이다. 도 31은 도 30의 IV-IV'선을 따라 절단한 단면도이다.
본 실시예에 따른 표시 기판은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)을 제외하고는 도 1 내지 도 10의 표시 기판과 실질적으로 동일하다. 따라서, 도 1 내지 도 10의 표시 기판과 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
도 1 및 도 29 내지 도 31을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
제2 절연층(3130) 상에는 유기막이 형성된다. 상기 유기막은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막은 컬러 필터층 일 수 있다.
상기 유기막이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC) 중 하나일 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)의 순서로 적층될 수 있다.
본 발명의 일 실시예에 따른 표시 기판은 복수개의 서브 화소들을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
예를 들어, 상기 표시 기판의 서브 화소는 하이 화소 영역, 로우 화소 영역 및 차광 영역을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
상기 적색 컬러 필터층(RC)은 제1 서브 화소, 제2 서브 화소의 제2 차광 영역(BA2), 제3 서브 화소의 제2 차광 영역(BA3) 및 제4 서브 화소의 제4 차광 영역(BA4) 에 배치될 수 있다. 상기 제1 서브 화소는 제1 하이 화소 영역(P11), 제1 로우 화소 영역(P12) 및 제1 차광 영역(BA1)을 포함한다. 상기 제1 하이 화소 영역(P11)은 상기 제1 차광 영역(BA1)과 인접하게 배치된다. 상기 제1 로우 화소 영역(P12)은 상기 제1 차광 영역(BA1)을 기준으로 상기 제1 하이 화소 영역(P11)의 반대쪽에 배치된다. 상기 제1 하이 화소 영역(P11)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제1 로우 화소 영역(P12)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 녹색 컬러 필터층(GC)은 제2 서브 화소의 제2 하이 화소 영역(P21) 및 제2 로우 화소 영역(P22)에 배치될 수 있다. 상기 제2 서브 화소는 제2 하이 화소 영역(P21), 제2 로우 화소 영역(P22) 및 제2 차광 영역(BA2)을 포함한다. 상기 제2 차광 영역(BA2)에는 적색 컬러 필터층(RC)이 배치된다. 상기 제2 하이 화소 영역(P21)은 상기 제2 차광 영역(BA2)과 인접하게 배치된다. 상기 제2 로우 화소 영역(P22)은 상기 제2 차광 영역(BA2)을 기준으로 상기 제2 하이 화소 영역(P21)의 반대쪽에 배치된다. 상기 제2 하이 화소 영역(P21)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제2 로우 화소 영역(P22)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 청색 컬러 필터층(BC)은 제3 서브 화소의 제3 하이 화소 영역(P31) 및 제3 로우 화소 영역(P32)에 배치될 수 있다. 상기 제3 서브 화소는 제3 하이 화소 영역(P31), 제3 로우 화소 영역(P32) 및 제3 차광 영역(BA3)을 포함한다. 상기 제3 차광 영역(BA3)에는 상기 적색 컬러 필터층(RC)이 배치된다. 상기 제3 하이 화소 영역(P31)은 상기 제3 차광 영역(BA3)과 인접하게 배치된다. 상기 제3 로우 화소 영역(P32)은 상기 제3 차광 영역(BA3)을 기준으로 상기 제3 하이 화소 영역(P31)의 반대쪽에 배치된다. 상기 제3 하이 화소 영역(P31)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제3 로우 화소 영역(P32)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 백색 컬러 필터층(WC)은 제4 서브 화소의 제4 하이 화소 영역(P41) 및 제4 로우 화소 영역(P42)에 배치된다. 상기 제4 서브 화소는 제4 하이 화소 영역(P41), 제4 로우 화소 영역(P42) 및 제4 차광 영역(BA4)을 포함한다. 상기 제4 차광 영역(BA4)에는 상기 적색 컬러 필터층(RC)이 배치된다. 상기 제4 하이 화소 영역(P41)은 상기 제4 차광 영역(BA4)과 인접하게 배치된다. 상기 제4 로우 화소 영역(P42)은 상기 제4 차광 영역(BA4)을 기준으로 상기 제4 하이 화소 영역(P41)의 반대쪽에 배치된다. 상기 제4 하이 화소 영역(P41)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제4 로우 화소 영역(P42)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 유기막 상에는 컬럼 스페이서(CS)가 형성된다. 상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
상기 컬럼 스페이서(CS)는 상기 제1 스위칭 소자(SW1)와 중첩하게 배치될 수 있다. 본 실시예에서는 상기 컬럼 스페이서(CS)가 서브 화소마다 하나씩 배치되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 표시 기판의 크기 등을 고려하여, 상기 컬럼 스페이서(CS)의 크기 및 개수는 다양하게 변경될 수 있다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 적색 컬러 필터층(RC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 32 내지 도 37은 도 30의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 32를 참조하면, 베이스 기판(3110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(3110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(3110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 패턴이 형성된 상기 베이스 기판(3110) 상에 제1 절연층(3120)이 형성된다. 상기 제1 절연층(3120)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(3120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
이후, 상기 제1 절연층(3120) 상에 반도체 층 및 데이터 금속층을 형성한다.
상기 반도체 층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 반도체층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium:Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
이후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 데이터 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층 및 데이터 패턴을 형성한다. 상기 채널층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3) 및 데이터 라인(DL)을 포함한다. 예를 들면, 상기 반도체 층 및 상기 데이터 금속층을 동시에 패터닝 후, 패터닝된 상기 금속층의 일부를 제거하여 상기 제1 소스 전극(SE1) 및 상기 제1 소스 전극과 이격된 상기 제1 드레인 전극(DE1)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제2 소스 전극(SE2) 및 상기 제2 소스 전극과 이격된 상기 제2 드레인 전극(DE2)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제3 소스 전극(SE3) 및 상기 제3 소스 전극과 이격된 상기 제3 드레인 전극(DE3)을 형성할 수 있다.
상기 데이터 패턴 및 상기 채널층이 형성된 베이스 기판(3110) 상에 제2 절연층(3130)을 형성한다.
상기 제2 절연층(3130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(3130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(3130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을 커버하여 절연한다.
도 33을 참조하면, 상기 제2 절연층(3130)이 형성된 상기 베이스 기판(3110) 상에 유기막이 형성된다. 상기 유기막은 컬러필터층 일 수 있다. 상기 제2 절연층(3130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막은 상기 제2 절연층(3130) 상에 배치된다. 상기 유기막이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 컬러 필터층의 적층 순서는 다양하게 변경될 수 있다. 예를 들어, 상기 컬러 필터층은 녹색 컬러 필터층(GC), 적색 컬러 필터층(RC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다.
도 34를 참조하면, 상기 청색 컬러 필터층(BC)이 형성된 베이스 기판(3110) 상에 투명 재질의 감광성 물질(PR)을 도포한다. 상기 감광성 물질(PR)은 노광되지 않은 영역이 현상액에 의해 용해되는 네가티브형 감광성 물질로 이루어질 수 있다.
이어서, 상기 감광성 물질(PR)이 도포된 베이스 기판(110) 상에 투광부(10), 차광부(30) 및 회절부(20)를 포함하는 노광 마스크(MASK)를 정렬한다. 상기 노광 마스크(MASK)로는 투명 베이스 기판 상에 상기 회절부(20)에 대응하여 하프톤(HALF-TONE)층이 형성된 하프톤 마스크(HALF-TONE MASK)를 이용할 수 있다. 또한, 상기 노광 마스크(MASK)로는 상기 회절부(20)에 대응하여 금속층이 형성되고, 상기 금속층 내에는 광을 미세한 슬릿(slit) 패턴이 형성된 슬릿 마스크(SLIT MASK)를 이용할 수도 있다.
상기 노광 마스크(MASK) 상에서 광을 조사하면, 상기 투광부(10)에서는 광이 모두 투과되고, 상기 차광부(30)에서는 광이 차단된다. 상기 회절부(20)에서는 광이 회절되어 상기 노광 마스크(MASK) 상에서 조사된 광 중 일부 광 만이 투과된다.
상기 노광 마스크(MASK)에 의해 노광된 상기 감광성 물질(PR)을 현상하면, 상기 차광부(30)에 대응하는 상기 감광성 물질(PR)은 용해되어 제거되고, 상기 투광부(10)에 대응하는 감광성 물질(PR)은 현상하기 전과 동일한 두께로 잔류한다. 상기 회절부(20)에 대응하는 감광성 물질는(PR) 현상액에 의해 일부 용해되어 상기 투광부(10)에 대응하는 감광성 물질(PR)보다 얇은 두께로 잔류한다.
도 35를 참조하면, 백색 컬러 필터층(WC) 및 컬럼 스페이서(CS)가 형성된다.
상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
도 36을 참조하면, 상기 백색 컬러 필터층(WC) 및 상기 컬럼 스페이서(CS)가 형성된 베이스 기판(3110) 상에 제3 절연층(3140)을 형성한다. 이후, 상기 제3 절연층(3140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
상기 제3 절연층(3140)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제3 절연층(3140)은 상기 유기막 및 상기 컬럼 스페이서(CS)를 커버하여 절연한다.
이후, 상기 제3 절연층(3140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 37을 참조하면, 상기 제1 컨택홀(CNT1)이 형성된 베이스 기판 상에 투명 전극층(3150)이 형성된다.
상기 투명 전극층(3150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(3150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
도 31을 참조하면, 상기 투명 전극층(3150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
본 실시예에 따르면, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 적색 컬러 필터층(RC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 38은 본 발명의일 실시예에 따른 컬러 필터를나타내는 평면도이다. 도 39는 본 발명의 일 실시예에 따른 표시 기판의 단위 화소를 나타낸평면도이다. 도 40은 도 39의 V-V'선을 따라 절단한 단면도이다.
본 실시예에 따른 표시 기판은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)을 제외하고는 도 1 내지 도 10의 표시 기판과 실질적으로 동일하다. 따라서, 도 1 내지 도 10의 표시 기판과 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
도 1 및 도 38 내지 도 40을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
제2 절연층(4130) 상에는 유기막이 형성된다. 상기 유기막은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막은 컬러 필터층 일 수 있다.
상기 유기막이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC) 중 하나일 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)의 순서로 적층될 수 있다.
본 발명의 일 실시예에 따른 표시 기판은 복수개의 서브 화소들을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
예를 들어, 상기 표시 기판의 서브 화소는 하이 화소 영역, 로우 화소 영역 및 차광 영역을 포함할 수 있다. 상기 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC), 청색 컬러 필터층(BC) 및 백색 컬러 필터층(WC)은 상기 각 서브 화소들마다 번갈아 배치될 수 있다.
상기 적색 컬러 필터층(RC)은 제1 서브 화소의 제2 하이 화소 영역(P21) 및 제2 로우 화소 영역(P22)에 배치될 수 있다. 상기 제1 서브 화소는 제1 하이 화소 영역(P11), 제1 로우 화소 영역(P12) 및 제1 차광 영역(BA1)을 포함한다. 상기 제1 차광 영역(BA1)에는 녹색 컬러 필터층(GC)이 배치된다. 상기 제1 하이 화소 영역(P11)은 상기 제1 차광 영역(BA1)과 인접하게 배치된다. 상기 제1 로우 화소 영역(P12)은 상기 제1 차광 영역(BA1)을 기준으로 상기 제1 하이 화소 영역(P11)의 반대쪽에 배치된다. 상기 제1 하이 화소 영역(P11)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제1 로우 화소 영역(P12)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제1 차광 영역(BA1)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 녹색 컬러 필터층(GC)은 제2 서브 화소, 제1 서브 화소의 제1 차광 영역(BA1), 제3 서브 화소의 제2 차광 영역(BA3) 및 제4 서브 화소의 제4 차광 영역(BA4)에 배치될 수 있다. 상기 제2 서브 화소는 제2 하이 화소 영역(P21), 제2 로우 화소 영역(P22) 및 제2 차광 영역(BA2)을 포함한다. 상기 제2 하이 화소 영역(P21)은 상기 제2 차광 영역(BA2)과 인접하게 배치된다. 상기 제2 로우 화소 영역(P22)은 상기 제2 차광 영역(BA2)을 기준으로 상기 제2 하이 화소 영역(P21)의 반대쪽에 배치된다. 상기 제2 하이 화소 영역(P21)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제2 로우 화소 영역(P22)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제2 차광 영역(BA2)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 청색 컬러 필터층(BC)은 제3 서브 화소의 제3 하이 화소 영역(P31) 및 제3 로우 화소 영역(P32)에 배치될 수 있다. 상기 제3 서브 화소는 제3 하이 화소 영역(P31), 제3 로우 화소 영역(P32) 및 제3 차광 영역(BA3)을 포함한다. 상기 제3 차광 영역(BA3)에는 상기 녹색 컬러 필터층(GC)이 배치된다. 상기 제3 하이 화소 영역(P31)은 상기 제3 차광 영역(BA3)과 인접하게 배치된다. 상기 제3 로우 화소 영역(P32)은 상기 제3 차광 영역(BA3)을 기준으로 상기 제3 하이 화소 영역(P31)의 반대쪽에 배치된다. 상기 제3 하이 화소 영역(P31)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제3 로우 화소 영역(P32)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제3 차광 영역(BA3)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 백색 컬러 필터층(WC)은 제4 서브 화소의 제4 하이 화소 영역(P41) 및 제4 로우 화소 영역(P42)에 배치된다. 상기 제4 서브 화소는 제4 하이 화소 영역(P41), 제4 로우 화소 영역(P42) 및 제4 차광 영역(BA4)을 포함한다. 상기 제4 차광 영역(BA4)에는 상기 녹색 컬러 필터층(GC)이 배치된다. 상기 제4 하이 화소 영역(P41)은 상기 제4 차광 영역(BA4)과 인접하게 배치된다. 상기 제4 로우 화소 영역(P42)은 상기 제4 차광 영역(BA4)을 기준으로 상기 제4 하이 화소 영역(P41)의 반대쪽에 배치된다. 상기 제4 하이 화소 영역(P41)에는 상기 하이 화소 전극(PE1)이 배치될 수 있으며, 상기 제4 로우 화소 영역(P42)에는 상기 로우 화소 전극(PE2)이 배치될 수 있다. 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)가 배치될 수 있다. 또한, 상기 제4 차광 영역(BA4)에는 상기 제1 스위칭 소자(SW1), 상기 제2 스위칭 소자(SW2) 및 상기 제3 스위칭 소자(SW3)들을 부분적으로 노출시키는 컨택홀들이 형성될 수 있다.
상기 유기막 상에는 컬럼 스페이서(CS)가 형성된다. 상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
상기 컬럼 스페이서(CS)는 상기 제1 스위칭 소자(SW1)와 중첩하게 배치될 수 있다. 본 실시예에서는 상기 컬럼 스페이서(CS)가 서브 화소마다 하나씩 배치되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, 표시 기판의 크기 등을 고려하여, 상기 컬럼 스페이서(CS)의 크기 및 개수는 다양하게 변경될 수 있다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 녹색 컬러 필터층(GC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 41 내지 도 46은 도 39의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 41을 참조하면, 베이스 기판(4110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(4110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(4110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 패턴이 형성된 상기 베이스 기판(110) 상에 제1 절연층(4120)이 형성된다. 상기 제1 절연층(4120)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(4120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
상기 반도체 층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 반도체층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
이후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 데이터 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층 및 데이터 패턴을 형성한다. 상기 채널층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3) 및 데이터 라인(DL)을 포함한다. 예를 들면, 상기 반도체 층 및 상기 데이터 금속층을 동시에 패터닝 후, 패터닝된 상기 금속층의 일부를 제거하여 상기 제1 소스 전극(SE1) 및 상기 제1 소스 전극과 이격된 상기 제1 드레인 전극(DE1)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제2 소스 전극(SE2) 및 상기 제2 소스 전극과 이격된 상기 제2 드레인 전극(DE2)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제3 소스 전극(SE3) 및 상기 제3 소스 전극과 이격된 상기 제3 드레인 전극(DE3)을 형성할 수 있다.
상기 데이터 패턴 및 상기 채널층이 형성된 베이스 기판(4110) 상에 제2 절연층(4130)을 형성한다.
상기 제2 절연층(4130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(4130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(4130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을 커버하여 절연한다.
도 42를 참조하면, 상기 제2 절연층(4130)이 형성된 상기 베이스 기판(4110) 상에 유기막이 형성된다. 상기 유기막은 컬러필터층 일 수 있다. 상기 제2 절연층(4130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막은 상기 제2 절연층(4130) 상에 배치된다. 상기 유기막이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다. 상기 컬러 필터층은 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 컬러 필터층의 적층 순서는 다양하게 변경될 수 있다. 예를 들어, 상기 컬러 필터층은 녹색 컬러 필터층(GC), 적색 컬러 필터층(RC) 및 청색 컬러 필터층(BC)의 순서로 적층될 수 있다.
도 43을 참조하면, 상기 녹색 컬러 필터층(GC)이 형성된 베이스 기판(4110) 상에 투명 재질의 감광성 물질(PR)을 도포한다. 상기 감광성 물질(PR)은 노광되지 않은 영역이 현상액에 의해 용해되는 네가티브형 감광성 물질로 이루어질 수 있다.
이어서, 상기 감광성 물질(PR)이 도포된 베이스 기판(4110) 상에 투광부(10), 차광부(30) 및 회절부(20)를 포함하는 노광 마스크(MASK)를 정렬한다. 상기 노광 마스크(MASK)로는 투명 베이스 기판 상에 상기 회절부(20)에 대응하여 하프톤(HALF-TONE)층이 형성된 하프톤 마스크(HALF-TONE MASK)를 이용할 수 있다. 또한, 상기 노광 마스크(MASK)로는 상기 회절부(20)에 대응하여 금속층이 형성되고, 상기 금속층 내에는 광을 미세한 슬릿(slit) 패턴이 형성된 슬릿 마스크(SLIT MASK)를 이용할 수도 있다.
상기 노광 마스크(MASK) 상에서 광을 조사하면, 상기 투광부(10)에서는 광이 모두 투과되고, 상기 차광부(30)에서는 광이 차단된다. 상기 회절부(20)에서는 광이 회절되어 상기 노광 마스크(MASK) 상에서 조사된 광 중 일부 광 만이 투과된다.
상기 노광 마스크(MASK)에 의해 노광된 상기 감광성 물질(PR)을 현상하면, 상기 차광부(30)에 대응하는 상기 감광성 물질(PR)은 용해되어 제거되고, 상기 투광부(10)에 대응하는 감광성 물질(PR)은 현상하기 전과 동일한 두께로 잔류한다. 상기 회절부(20)에 대응하는 감광성 물질는(PR) 현상액에 의해 일부 용해되어 상기 투광부(10)에 대응하는 감광성 물질(PR)보다 얇은 두께로 잔류한다.
도 44를 참조하면, 백색 컬러 필터층(WC) 및 컬럼 스페이서(CS)가 형성된다.
상기 컬럼 스페이서(CS)는 상기 표시 기판과 상기 표시 기판에 대향하는 대향 기판을 일정한 간격으로 유지시키기 위해 상기 표시 기판 상에 형성된다. 상기 컬럼 스페이서(CS)는 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 투명한 물질을 포함할 수 있다. 예를 들어, 상기 컬럼 스페이서(CS)는 아크릴 수지(acrylic resin)를 포함할 수 있다. 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 물질을 포함할 수 있다. 또한, 상기 컬럼 스페이서(CS)는 상기 백색 컬러 필터층(WC)과 동일한 공정에 의해 형성된다.
도 45를 참조하면, 상기 백색 컬러 필터층(WC) 및 상기 컬럼 스페이서(CS)가 형성된 베이스 기판(4110) 상에 제3 절연층(4140)을 형성한다. 이후, 상기 제3 절연층(4140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
상기 제3 절연층(4140)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제3 절연층(4140)은 상기 유기막 및 상기 컬럼 스페이서(CS)를 커버하여 절연한다.
이후, 상기 제3 절연층(4140) 및 상기 유기막을 관통하는 제1 컨택홀(CNT1)을 형성한다.
본 실시예에서, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 물질로 형성된다. 즉, 백색 컬러 필터층(WC)은 외부압력에 대해 탄성을 갖는 물질을 포함할 수 있다. 이에 따라, 상기 백색 컬러 필터층(WC)은 탄성을 갖는 재료의 특성상 컨택홀이 형성되기 어렵다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
그러나, 본 실시예에서는, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 녹색 컬러 필터층(GC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
도 46을 참조하면, 상기 제1 컨택홀(CNT1)이 형성된 베이스 기판 상에 투명 전극층(4150)이 형성된다.
상기 투명 전극층(4150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(4150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다.
도 40을 참조하면, 상기 투명 전극층(150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
본 실시예에 따르면, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 녹색 컬러 필터층(GC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다. 또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
본 발명의 실시예들에 따르면, 백색 컬러 필터층(WC)이 형성되는 서브 화소의 차광 영역에 적색 컬러 필터층(RC), 녹색 컬러 필터층(GC) 또는 청색 컬러 필터층(BC)이 형성된다. 따라서, 상기 백색 컬러 필터층(WC)이 형성되는 서브 화소에서도 컨택홀을 정상적으로 형성할 수 있다. 이에 따라, 표시 장치의 불량이 감소될 수 있다.
또한, 상기 백색 컬러 필터층(WC)은 상기 컬럼 스페이서(CS)와 동일한 공정으로 형성되므로, 마스크의 개수가 감소될 수 있다. 이에 따라, 제조 비용 및 제조 시간이 감소될 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 120: 제1 절연층
130: 제2 절연층 140: 제3 절연층
150: 투명 전극층 160: 차광 금속층
DE: 드레인 전극 SE: 소스 전극
GE: 게이트 전극 DL: 데이터 라인
GL: 게이트 라인 SC: 차폐 전극
RC: 적색 컬러 필터층 GC: 녹색 컬러 필터층
BC: 청색 컬러 필터층 WC: 백색 컬러 필터층

Claims (20)

  1. 복수의 서브 화소들을 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되고, 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자;
    상기 제1 스위칭 소자 상에 배치되고, 상기 서브 화소들마다 적색, 녹색, 청색 및 백색으로 번갈아 배치되는 컬러 필터;
    상기 컬러 필터 상에 배치되며, 상기 백색의 컬러 필터와 동일한 물질을 포함하는 컬럼 스페이서;
    상기 컬러 필터 및 상기 컬럼 스페이서 상에 배치되는 절연층; 및
    상기 절연층 상에 배치되는 화소 전극을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 서브 화소는
    차광 영역;
    상기 차광 영역과 인접하는 하이 화소 영역; 및
    상기 차광 영역을 기준으로 상기 하이 화소 영역의 반대편에 배치되는 로우 화소 영역을 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소에 배치되고,
    상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소에 배치되고,
    상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판.
  4. 제2항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소, 상기 제1 서브 화소의 차광 영역, 상기 제2 서브 화소의 차광영역 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판.
  5. 제2항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소 및 상기 제1 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고,
    상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소에 배치되고,
    상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판.
  6. 제2항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소, 상기 제1 서브 화소와 인접하는 제2 서브 화소의 차광 영역, 상기 제2 서브 화소와 인접하는 제3 서브 화소의 차광영역 및 상기 제1 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고,
    상기 녹색의 컬러 필터는 상기 제2 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 청색의 컬러 필터는 상기 제3 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판.
  7. 제2항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소, 상기 제1 서브 화소의 차광 영역, 상기 제2 서브 화소와 인접하는 제3 서브 화소의 차광 영역 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광영역에 배치되고,
    상기 청색의 컬러 필터는 상기 제3 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판.
  8. 제2항에 있어서, 상기 화소 전극은 상기 차광영역에 배치되는 컬러 필터를 관통하여 형성되는 컨택홀을 통해 상기 제1 스위칭 소자와 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  9. 제1항에 있어서, 상기 화소 전극은
    하이 화소 전극; 및
    상기 하이 화소 전극과 이격된 로우 화소 전극을 포함하는 것을 특징으로 하는 표시 기판.
  10. 제9항에 있어서,
    상기 제1 스위칭 소자는 상기 하이 화소 전극과 전기적으로 연결되고,
    상기 게이트 라인, 상기 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제2 스위칭 소자; 및
    상기 게이트 라인 및 상기 제2 스위칭 소자와 전기적으로 연결되는 제3 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 기판.
  11. 베이스 기판 상에 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자를 형성하는 단계;
    상기 제1 스위칭 소자가 형성된 상기 베이스 기판 상에 서브 화소들마다 적색, 녹색 및 청색의 컬러 필터를 형성하는 단계;
    상기 적색, 녹색 및 청색의 컬러 필터가 형성된 상기 베이스 기판 상에 백색의 컬러 필터 및 상기 백색의 컬러 필터와 동일한 물질을 포함하는 컬럼 스페이서를 형성하는 단계;
    상기 적색, 녹색, 청색 및 백색의 컬러 필터 및 상기 컬럼 스페이서가 형성된 상기 베이스 기판 상에 절연층을 형성하는 단계; 및
    상기 절연층 상에 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  12. 제11항에 있어서, 상기 서브 화소는
    차광 영역;
    상기 차광 영역과 인접하는 하이 화소 영역; 및
    상기 차광 영역을 기준으로 상기 하이 화소 영역의 반대편에 배치되는 로우 화소 영역을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소에 배치되고,
    상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소에 배치되고,
    상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제12항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소의 하이 화소영역 및 로우 화소 영역에 배치되고,
    상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소, 상기 제1 서브 화소의 차광 영역, 상기 제2 서브 화소의 차광영역 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제12항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소 및 상기 제1 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고,
    상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소에 배치되고,
    상기 청색의 컬러 필터는 상기 제2 서브 화소에 인접하는 제3 서브 화소에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제12항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소, 상기 제1 서브 화소와 인접하는 제2 서브 화소의 차광 영역, 상기 제2 서브 화소와 인접하는 제3 서브 화소의 차광영역 및 상기 제1 서브 화소와 인접하는 제4 서브 화소의 차광 영역에 배치되고
    상기 녹색의 컬러 필터는 상기 제2 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 청색의 컬러 필터는 상기 제3 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제12항에 있어서,
    상기 적색의 컬러 필터는 제1 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고
    상기 녹색의 컬러 필터는 상기 제1 서브 화소와 인접하는 제2 서브 화소, 상기 제1 서브 화소의 차광 영역, 상기 제2 서브 화소와 인접하는 제3 서브 화소의 차광 영역 및 상기 제3 서브 화소와 인접하는 제4 서브 화소의 차광영역에 배치되고,
    상기 청색의 컬러 필터는 상기 제3 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되고,
    상기 백색의 컬러 필터는 상기 제4 서브 화소의 하이 화소 영역 및 로우 화소 영역에 배치되는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제12항에 있어서, 상기 절연층을 형성하는 단계 이후,
    상기 차광 영역에 형성되는 컬러 필터를 패터닝하여 컨택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제11항에 있어서, 상기 화소 전극은
    하이 화소 전극; 및
    상기 하이 화소 전극과 이격된 로우 화소 전극을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  20. 제19항에 있어서,
    상기 제1 스위칭 소자는 상기 하이 화소 전극과 전기적으로 연결되고,
    상기 게이트 라인, 상기 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제2 스위칭 소자; 및
    상기 게이트 라인 및 상기 제2 스위칭 소자와 전기적으로 연결되는 제3 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020150049798A 2015-04-08 2015-04-08 표시 기판 및 이의 제조 방법 Active KR102370359B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150049798A KR102370359B1 (ko) 2015-04-08 2015-04-08 표시 기판 및 이의 제조 방법
US14/986,695 US9768206B2 (en) 2015-04-08 2016-01-03 Display substrate and method of manufacturing the same
US15/679,409 US10396105B2 (en) 2015-04-08 2017-08-17 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049798A KR102370359B1 (ko) 2015-04-08 2015-04-08 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160120850A KR20160120850A (ko) 2016-10-19
KR102370359B1 true KR102370359B1 (ko) 2022-03-07

Family

ID=57112150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049798A Active KR102370359B1 (ko) 2015-04-08 2015-04-08 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US9768206B2 (ko)
KR (1) KR102370359B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112068370B (zh) * 2020-09-09 2021-10-08 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN115691314A (zh) * 2021-07-29 2023-02-03 群创光电股份有限公司 电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110242443A1 (en) * 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
US20130242367A1 (en) * 2012-03-16 2013-09-19 Hyeon-Gu CHO Electrowetting display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663030B1 (ko) 2004-12-29 2006-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 컬러필터 기판 및 그 제조방법
KR20070001531A (ko) 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치
KR20070037114A (ko) 2005-09-30 2007-04-04 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
TWI427608B (zh) 2010-06-30 2014-02-21 Au Optronics Corp 紅綠藍白顯示裝置及其控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110242443A1 (en) * 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
US20130242367A1 (en) * 2012-03-16 2013-09-19 Hyeon-Gu CHO Electrowetting display device

Also Published As

Publication number Publication date
KR20160120850A (ko) 2016-10-19
US9768206B2 (en) 2017-09-19
US20160299398A1 (en) 2016-10-13
US20170345848A1 (en) 2017-11-30
US10396105B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR102228269B1 (ko) 표시 기판 및 이의 제조 방법
JP6792356B2 (ja) マスク及びこれを利用した表示装置
KR101722466B1 (ko) 컬러 필터 기판, 그 제조 방법 및 이를 이용한 표시 패널
KR20160053261A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
US20170293384A1 (en) Display device and manufacturing method of the same
KR20210134268A (ko) 표시 기판 및 표시 기판의 리페어 방법
KR20080110347A (ko) 전기 영동 표시 장치 및 그 제조 방법
KR101795766B1 (ko) 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법
KR20110016242A (ko) 액정표시장치
US10108059B2 (en) Display substrate, liquid crystal display comprising the same, and method of manufacturing the same
US8357937B2 (en) Thin film transistor liquid crystal display device
KR102370359B1 (ko) 표시 기판 및 이의 제조 방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR20090044467A (ko) 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR102820192B1 (ko) 표시 장치
KR101432570B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
CN101207092B (zh) 液晶显示器件及其制造方法
KR101432571B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150408

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200324

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150408

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210526

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220302

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250122

Start annual number: 4

End annual number: 4