[go: up one dir, main page]

KR102359146B1 - 저항기 및 저항기의 제조 방법 - Google Patents

저항기 및 저항기의 제조 방법 Download PDF

Info

Publication number
KR102359146B1
KR102359146B1 KR1020177016216A KR20177016216A KR102359146B1 KR 102359146 B1 KR102359146 B1 KR 102359146B1 KR 1020177016216 A KR1020177016216 A KR 1020177016216A KR 20177016216 A KR20177016216 A KR 20177016216A KR 102359146 B1 KR102359146 B1 KR 102359146B1
Authority
KR
South Korea
Prior art keywords
resistor
ceramic substrate
heat sink
curvature
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020177016216A
Other languages
English (en)
Other versions
KR20170104994A (ko
Inventor
도시유키 나가세
마사히토 고마사키
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20170104994A publication Critical patent/KR20170104994A/ko
Application granted granted Critical
Publication of KR102359146B1 publication Critical patent/KR102359146B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/08—Cooling, heating or ventilating arrangements
    • H01C1/084—Cooling, heating or ventilating arrangements using self-cooling, e.g. fins, heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

이 저항기는, 세라믹스 기판의 일방의 면에 형성된 저항체 및 금속 전극을 포함하는 칩 저항체와, 상기 금속 전극에 전기적으로 접속된 금속 단자와, 상기 세라믹스 기판의 타방의 면측에 형성된 Al 부재를 구비하고, 상기 세라믹스 기판과 상기 Al 부재가, Al-Si 계의 브레이징재에 의해 접합되고, 상기 금속 전극과 상기 금속 단자가 솔더에 의해 접합되고, 상기 Al 부재는, 상기 세라믹스 기판측의 면에 대향하는 대향면의 만곡 정도가, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위이다.

Description

저항기 및 저항기의 제조 방법{RESISTOR DEVICE AND METHOD FOR PRODUCING RESISTOR DEVICE}
본 발명은 세라믹스 기판의 일방의 면에 형성된 저항체 및 금속 전극을 갖는 칩 저항체와, 금속 전극에 접합된 금속 단자와, Al 또는 Al 합금으로 이루어지는 Al 부재를 구비한 저항기, 및 이 저항기의 제조 방법에 관한 것이다.
본원은 2015년 1월 28일에 일본에 출원된 일본 특허출원 2015-014405호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
전자 회로 부품의 일례로서, 세라믹스 기판의 일방의 면에 형성된 저항체와, 이 저항체에 접합된 금속 단자를 구비한 저항기가 널리 사용되고 있다. 저항기는, 인가된 전류값에 따라 줄열이 발생하여 저항기가 발열된다. 저항기에서 발생한 열을 효율적으로 방산시키기 위해, 예를 들어, 방열판 (히트 싱크) 을 구비한 것이 제안되어 있다.
예를 들어, 특허문헌 1 에는, 절연층을 구비한 실리콘 기판과, Al 로 이루어지는 방열판 (히트 싱크) 을 솔더 접합한 저항기가 제안되어 있다.
일본 공개특허공보 평08-306861호
세라믹스로 이루어지는 기판과, Al 로 이루어지는 방열판을 접합한 경우, 재료 상호간의 열팽창률이나 열전도율의 차에 의해 만곡이 발생하기 쉽다. 특히, 세라믹스보다 강성이 낮은 Al 로 이루어지는 방열판은 큰 만곡을 발생시키는 경우가 있다. 이와 같은 만곡은, 기판과 방열판을 접합한 후에, 기판과 방열판의 접합체를 압압 (押壓) 함으로써 경감시킬 수 있다.
그러나, 종래의 접합 방법, 예를 들어 특허문헌 1 과 같이, 기판과 방열판을 솔더에 의해 접합하고 있는 경우, 후공정에서 압압에 의해 만곡을 교정하면, 솔더로부터 크랙이 발생하기 쉬워, 기판과 방열판이 박리될 우려가 있었다.
이 발명은 전술한 사정을 감안하여 이루어진 것으로, 세라믹스 기판과 Al 부재가 만곡되지 않고 접합되고, 또한, 접합 부분에 손상이 없는 저항기, 및 이 저항기의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 저항기는, 세라믹스 기판의 일방의 면에 형성된 저항체 및 금속 전극을 포함하는 칩 저항체와, 상기 금속 전극에 전기적으로 접속된 금속 단자와, 상기 세라믹스 기판의 타방의 면측에 형성된 Al 부재를 구비하고, 상기 세라믹스 기판과 상기 Al 부재가, Al-Si 계의 브레이징재 (brazing filler material) 에 의해 접합되고, 상기 금속 전극과 상기 금속 단자가 솔더에 의해 접합되고, 상기 Al 부재는, 상기 세라믹스 기판측의 면에 대향하는 대향면의 만곡 정도가, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위인 것을 특징으로 한다.
또한, 본 발명의 저항기에 있어서, 만곡 정도란, 상기 대향면의 평탄성을 나타내는 것으로, 최소 제곱면에 있어서의 최고점과 최저점의 차분으로서 나타낸다. 그리고, 상기 대향면의 중심 영역이 둘레 가장자리 영역보다 외측을 향하여 돌출된 상태를 플러스 수치, 상기 대향면의 둘레 가장자리 영역이 중심 영역보다 외측을 향하여 돌출된 상태를 마이너스 수치로 하고 있다. 또한, 이러한 상기 대향면의 휨은, 면 확장 방향을 따른 대향면의 임의의 단면이, 반드시 대칭형이 되는 휨 형상이 되는 것에 한정되는 것은 아니고, 대향면의 단면이 비대칭형이 되는 휨 형상이어도, 그 휨량이 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위이면 된다.
본 발명의 저항기에 의하면, Al 부재의 대향면의 휨량이, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위가 되도록 형성됨으로써, Al 부재의 만곡에 의한 세라믹스 기판과의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제하여, 세라믹스 기판의 박리나, 세라믹스 기판의 변형을 방지할 수 있다.
또, Al 부재의 대향면에 추가로 별도의 부재를 접합할 때에도, Al 부재와 별도의 부재의 밀착성을 확보할 수 있다.
상기 Al 부재는, 순도가 99.98 mass％ 이상인 Al 로 이루어지는 완충층과 히트 싱크의 적층체로, 그 완충층과 상기 세라믹스 기판의 타방의 면이 Al-Si 계의 브레이징재에 의해 접합되어 있는 것이 바람직하다.
Al 부재를 순도가 99.98 mass％ 이상인 Al 로 이루어지는 완충층과 히트 싱크의 적층체로 구성함으로써, 칩 저항체에서 발생한 열을 효율적으로 히트 싱크에 전파시켜 열을 신속하게 방산시킬 수 있다. 또, 완충층을 순도 99.98 mass％ 이상의 고순도 Al 에 의해 형성함으로써, 변형 저항이 작아지고, 냉열 사이클이 부하되었을 때 세라믹스 기판에 발생하는 열응력을 이 완충층에 의해 흡수할 수 있어, 세라믹스 기판에 열응력이 가해져 균열이 발생하는 것을 억제하는 것이 가능해진다.
본 발명은 상기 완충층의 두께가 0.4 ㎜ 이상, 2.5 ㎜ 이하의 범위인 것이 바람직하다.
완충층의 두께가 0.4 ㎜ 미만이면, 열응력에 의한 변형을 충분히 완충시키지 못 할 우려가 있다. 또, 완충층의 두께가 2.5 ㎜ 를 초과하면, 열을 효율적으로 Al 부재에 전파시키는 것이 어려워질 우려가 있다.
본 발명은 상기 칩 저항체, 상기 금속 전극, 및 상기 금속 단자는, 적어도 그 일부가 절연성의 봉지 수지에 의해 덮이고, 그 봉지 수지는, 열팽창 계수가 8 ppm/℃ 이상, 20 ppm/℃ 이하의 범위의 수지인 것이 바람직하다.
이 경우, 칩 저항체 및 금속 단자가 절연성의 봉지 수지에 의해 몰드되므로, 전류 리크를 방지할 수 있어, 저항기의 고내압성을 실현할 수 있다. 또, 봉지 수지로서 열팽창 계수 (선팽창률) 가 8 ppm/℃ 이상, 20 ppm/℃ 이하의 범위 내인 수지를 사용함으로써, 저항체의 발열에 수반되는 봉지 수지의 열팽창에 의한 체적 변화를 최소로 억제할 수 있다. 이로써, 봉지 수지에 덮인 칩 저항체나 금속 단자에 대해 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받아 도통 불량 등의 문제를 일으키는 것을 방지할 수 있다.
본 발명은 상기 세라믹스 기판의 두께는 0.3 ㎜ 이상, 1.0 ㎜ 이하의 범위이고, 또한, 상기 Al 부재의 두께는 2.0 ㎜ 이상, 10.0 ㎜ 이하의 범위인 것이 바람직하다.
세라믹스 기판의 두께를 0.3 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 함으로써, 세라믹스 기판의 강도와, 저항기 전체의 박후화를 양립시킬 수 있다. 또, Al 부재의 두께를 2.0 ㎜ 이상, 10.0 ㎜ 이하의 범위 내로 함으로써, 충분한 열용량을 확보할 수 있음과 함께 저항기 전체의 박후화도 도모할 수 있다.
본 발명의 저항기의 제조 방법은, 상기 각 항에 기재된 저항기를 제조하는 저항기의 제조 방법으로서, 상기 세라믹스 기판과 상기 Al 부재 사이에, Al-Si 계의 브레이징재를 배치하고, 이것들을 적층 방향을 따라 가압하면서 가열하여, 상기 세라믹스 기판과 상기 Al 부재를 상기 브레이징재에 의해 접합하여 접합체를 형성하는 접합 공정과, 상기 Al 부재의 만곡을 교정하는 만곡 교정 공정을 구비한 것을 특징으로 한다.
본 발명의 저항기의 제조 방법에 의하면, 교정 공정에 의해, Al 부재의 대향면의 만곡 정도가, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위가 되도록 형성할 수 있다. 이로써, Al 부재의 만곡에 의한 세라믹스 기판과의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제하여, 세라믹스 기판의 박리나, 세라믹스 기판의 변형을 방지할 수 있다.
또, Al 부재의 대향면에 추가로 별도의 부재를 접합할 때에도, Al 부재와 별도의 부재의 밀착성을 확보하는 것이 가능해진다.
상기 만곡 교정 공정은, 상기 접합체의 상기 Al 부재측에 소정의 곡률을 갖는 교정 지그를 맞닿게 하고, 상기 세라믹스 기판측으로부터 상기 접합체를 압압 하는, 냉간 교정을 실시하는 공정인 것이 바람직하다.
이로써, Al 부재의 대향면의 만곡 정도가, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위로 하는 것이 가능해진다.
상기 만곡 교정 공정은, 상기 Al 부재측 및 상기 세라믹스 기판측에 각각 배치한 평탄한 교정 지그로 상기 접합체를 협지하고, 적어도 0 ℃ 이하로 냉각시키고 나서 실온으로 되돌리는, 가압 냉각 교정을 실시하는 공정인 것이 바람직하다.
이로써, Al 부재의 대향면의 만곡 정도가, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위로 하는 것이 가능해진다.
상기 만곡 교정 공정은, 상기 접합 공정에 앞서, 상기 Al 부재측에 소정의 곡률을 갖는 교정 지그를 배치하는 공정인 것이 바람직하다.
이로써, Al 부재의 대향면의 만곡 정도가, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위로 하는 것이 가능해진다.
본 발명의 저항기의 제조 방법은, 상기 칩 저항체의 주위를 둘러싸도록 형틀을 배치하고, 연화시킨 봉지 수지를 상기 형틀의 내부에 충전하는 봉지 수지 형성 공정을 추가로 구비하는 것이 바람직하다.
이 경우, 칩 저항체 및 금속 단자가 절연성의 봉지 수지에 의해 몰드되므로, 전류 리크를 방지할 수 있어, 고내압성을 구비한 저항기를 제조할 수 있다. 또, 칩 저항체 및 금속 단자를 봉지 수지로 덮는 것에 의해, 칩 저항체나 금속 단자에 대해 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받아 도통 불량 등의 문제를 일으키는 것을 방지한 저항기를 제조할 수 있다.
본 발명에 의하면, 내열성이 우수함과 함께, 제조시에 있어서의 저항체나 접합부의 열화를 억제할 수 있는 저항기 및 이 저항기의 제조 방법을 제공할 수 있다.
도 1 은 본 발명의 제 1 실시형태에 관련된 저항기의 단면도이다.
도 2 는 본 발명의 제 2 실시형태에 관련된 저항기의 단면도이다.
도 3 은 본 발명의 제 3 실시형태에 관련된 저항기의 단면도이다.
도 4 는 본 발명의 제 1 실시형태에 관련된 저항기의 제조 방법의 단면도이다.
도 5 는 본 발명의 제 1 실시형태에 관련된 저항기의 제조 방법의 단면도이다.
도 6 은 본 발명의 제 1 실시형태에 관련된 저항기의 제조 방법의 플로 차트이다.
도 7 은 본 발명의 제 2 실시형태에 관련된 저항기의 제조 방법의 단면도이다.
도 8 은 본 발명의 제 3 실시형태에 관련된 저항기의 제조 방법의 단면도이다.
도 9 는 본 발명의 제 4 실시형태에 관련된 저항기의 제조 방법의 단면도이다.
이하, 도면을 참조하여, 본 발명의 저항기 및 이 저항기의 제조 방법에 대하여 설명한다.
또한, 이하에 나타내는 각 실시형태는, 발명의 취지를 보다 잘 이해시키기 위해 구체적으로 설명하는 것으로, 특별히 지정하지 않는 한, 본 발명을 한정하는 것은 아니다. 또, 이하의 설명에서 사용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해, 편의상, 요부가 되는 부분을 확대하여 나타내고 있는 경우가 있으며, 각 구성 요소의 치수 비율 등이 실제와 동일하다고는 할 수 없다.
(저항기 : 제 1 실시형태)
본 발명의 저항기의 제 1 실시형태에 대하여 첨부한 도 1 을 참조하여 설명한다.
도 1 은, 제 1 실시형태의 저항기의 적층 방향을 따른 단면을 나타내는 단면도이다. 제 1 실시형태에 관련된 저항기 (10) 는, 세라믹스 기판 (11) 과, 이 세라믹스 기판 (11) 의 일방의 면 (11a) 에 중첩하여 형성된 칩 저항체 (16) 를 구비하고 있다. 이 칩 저항체 (16) 는, 저항체 (12) 및 이 저항체 (12) 에 전압을 인가하기 위한 금속 전극 (13a, 13b) 을 갖고 있다. 또, 금속 전극 (13a, 13b) 의 각각에 중첩하여, 금속 단자 (14a, 14b) 가 배치되어 있다. 금속 전극 (13a) 과 금속 단자 (14a) 사이, 및 금속 전극 (13b) 과 금속 단자 (14b) 는, 각각 솔더에 의해 접합되어 있다.
또한, 칩 저항체 (16) 의 주위에는 칩 저항체 (16) 에 대해 이간되도록 둘러싸는 형틀 (19) 이 배치되어 있다. 그리고, 이 형틀 (19) 의 내부에는 봉지 수지 (21) 가 충전되어 있다. 이러한 봉지 수지 (21) 는 칩 저항체 (16) 나 금속 단자 (14a, 14b) 의 일부를 덮도록 형성되어 있다.
세라믹스 기판 (11) 의 타방의 면 (11b) 에는 Al 부재인 히트 싱크 (Al 부재) (23) 가 중첩되어 배치되어 있다.
이러한 세라믹스 기판 (11) 과 히트 싱크 (23) 의 접합 구조는 뒤에서 상세히 서술한다.
이 히트 싱크 (23) 의 둘레 가장자리 부근에는 복수의 나사공 (24) 이 형성되어 있다.
히트 싱크 (23) 가 세라믹스 기판 (11) 과 접합되는 접합면의 반대면에는 추가로 냉각기 (25) 가 장착되어 있는 것이 바람직하다. 냉각기 (25) 는 히트 싱크 (23) 의 나사공 (24) 을 관통하는 나사 (26) 에 의해 히트 싱크 (23) 에 체결되어 있다. 또한, 냉각기 (25) 와 히트 싱크 (23) 사이에는 추가로 고전열성의 그리스층 (27) 이 형성되어 있는 것이 바람직하다.
세라믹스 기판 (11) 은, 저항체 (12) 및 금속 전극 (13) 과, 도전성 히트 싱크 (23) 의 전기적 접속을 방지하는 것이다. 세라믹스 기판 (11) 은, 절연성 및 내열성이 우수한 Si3N4 (질화규소), AlN (질화알루미늄), Al2O3 (알루미나) 등의 세라믹스로 구성되어 있다. 본 실시형태에 있어서는, 절연성이 높은 AlN 으로 구성되어 있다. 또, AlN 으로 이루어지는 세라믹스 기판 (11) 의 두께는, 예를 들어, 0.3 ㎜ 이상 1.0 ㎜ 이하의 범위 내이면 되고, 보다 바람직하게는 0.5 ㎜ 이상 0.83 ㎜ 이하의 범위 내이다. 본 실시형태에서는, 세라믹스 기판 (11) 의 두께는 0.635 ㎜ 로 설정되어 있다.
이러한 세라믹스 기판 (11) 의 두께는, 0.3 ㎜ 미만이면 세라믹스 기판 (11) 에 가해지는 응력에 대한 강도를 충분히 확보하지 못하게 될 우려가 있다. 또, 세라믹스 기판 (11) 의 두께가 1.0 ㎜ 를 초과하면, 저항기 (10) 전체의 두께가 증가하여, 박후화가 어려워질 우려가 있다. 따라서, 세라믹스 기판 (11) 의 두께를, 예를 들어, 0.3 ㎜ 이상 1.0 ㎜ 이하의 범위 내로 하는 것에 의해, 세라믹스 기판 (11) 의 강도와, 저항기 (10) 전체의 박후화를 양립시킬 수 있다.
저항체 (12) 는, 저항기 (10) 에 전류가 흘렀을 때의 전기 저항으로서 기능 시키기 위한 것으로, 구성 재료의 일례로서, Ta-Si 계 박막 저항체나 RuO2 후막 저항체를 들 수 있다. 저항체 (12) 는, 본 실시형태에 있어서는, Ta-Si 계 박막 저항체에 의해 구성되며, 두께가 예를 들어 0.5 ㎛ 로 되어 있다.
금속 전극 (13a, 13b) 은, 저항체 (12) 에 형성된 전극으로, 본 실시형태에 있어서는, Cu 에 의해 구성되어 있다. 또, 금속 전극 (13a, 13b) 의 두께는, 예를 들어 2 ㎛ 이상 3 ㎛ 이하로 되어 있고, 본 실시형태에 있어서는, 두께가 1.6 ㎛ 로 되어 있다. 또한, 본 실시형태에 있어서, 금속 전극 (13a, 13b) 을 구성하는 Cu 는, 순 Cu 나 Cu 합금을 포함하는 것으로 한다. 또, 금속 전극 (13a, 13b) 은, Cu 에 한정되는 것은 아니고, 예를 들어, Al, Ag 등, 고도전율의 각종 금속을 채용할 수 있다.
금속 단자 (14a, 14b) 는, 외형이 대략 L 자형으로 굴곡된 전기 단자로, 그 일단측이 솔더에 의해 금속 전극 (13a, 13b) 의 표면에 접합되어 있다. 이로써, 금속 단자 (14a, 14b) 는, 금속 전극 (13a, 13b) 에 대해 전기적으로 접속되어 있다. 또, 금속 전극 (13a, 13b) 의 각각의 타단측은, 봉지 수지 (21) 로부터 돌출되어 외부에 노출되어 있다. 이러한 금속 단자 (14a, 14b) 는, 본 실시형태에 있어서는, 금속 전극 (13) 과 마찬가지로 Cu 에 의해 구성되어 있다. 또, 금속 단자 (14) 의 두께는, 0.1 ㎜ 이상 0.5 ㎜ 이하로 되어 있고, 본 실시형태에 있어서는, 0.3 ㎜ 로 되어 있다.
금속 단자 (14a, 14b) 와 금속 전극 (13a, 13b) 을 접합하는 솔더로는, 예를 들어, Sn-Ag 계, Sn-In 계, 혹은 Sn-Ag-Cu 계의 솔더를 들 수 있다.
저항기 (10) 는, 이 금속 단자 (14a, 14b) 를 개재하여 외부의 전자 회로 등에 접속된다.
금속 단자 (14a) 는, 저항기 (10) 의 일방의 극성 단자가 되고, 또, 금속 단자 (14b) 는, 저항기 (10) 의 타방의 극성 단자가 된다.
형틀 (19) 은, 예를 들어, 내열성 수지판으로 구성되어 있다. 그리고, 이 형틀 (19) 의 내측을 매립하는 봉지 수지 (21) 는, 예를 들어, 30 ℃ ∼ 120 ℃ 의 온도 범위에 있어서의 열팽창 계수 (선팽창률) 가 8 ppm/℃ ∼ 20 ppm/℃ 의 범위의 절연성 수지가 사용된다. 30 ℃ ∼ 120 ℃ 의 온도 범위에 있어서의 열팽창 계수는 보다 바람직하게는 12 ppm/℃ ∼ 18 ppm/℃ 이다. 이러한 열팽창 계수를 갖는 절연성 수지로는, 예를 들어, 에폭시 수지에 SiO2 필러를 넣은 것 등을 들 수 있다. 이 경우, 봉지 수지 (21) 는 SiO2 필러가 72 질량％ ∼ 84 질량％, 에폭시 수지가 16 질량％ ∼ 28 질량％ 의 조성으로 하는 것이 바람직하고, SiO2 필러가 75 질량％ ∼ 80 질량％, 에폭시 수지가 20 질량％ ∼ 25 질량％ 의 조성으로 하는 것이 보다 바람직하다.
봉지 수지 (21) 의 열팽창 계수는, 알팍 이공 (주) 제조 DL-7000 을 사용하여 측정, 산출된다.
봉지 수지 (21) 로서, 30 ℃ ∼ 120 ℃ 의 온도 범위에 있어서의 열팽창 계수가 8 ppm/℃ ∼ 20 ppm/℃ 의 범위의 절연성 수지를 사용함으로써, 저항체 (12) 의 발열에 수반되는 봉지 수지 (21) 의 열팽창에 의한 체적 변화를 최소로 억제할 수 있다. 그리고, 봉지 수지 (21) 에 덮인 칩 저항체 (16) 나 금속 단자 (14a, 14b) 에 대해 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받아 도통 불량 등의 문제를 일으키는 것을 방지할 수 있다.
히트 싱크 (Al 부재) (23) 와, 세라믹스 기판 (11) 의 타방의 면 (11b) 은, Al-Si 계의 브레이징재에 의해 접합되어 있다. Al-Si 계의 브레이징재는 융점이 600 ∼ 630 ℃ 정도이다. 이러한 Al-Si 계의 브레이징재에 의해 히트 싱크 (23) 와 세라믹스 기판 (11) 을 접합함으로써, 내열성과 접합시의 열열화를 동시에 방지할 수 있다.
예를 들어, 종래와 같이, 히트 싱크와 세라믹스 기판을, 솔더를 사용하여 접합한 경우, 솔더의 융점이 낮기 (200 ∼ 250 ℃ 정도) 때문에, 저항체 (12) 가 고온이 된 경우, 히트 싱크와 세라믹스 기판이 박리될 우려가 있다. 또, 솔더는 온도 변화에 의한 팽창, 수축이 비교적 크기 때문에 크랙이 발생하기 쉬워, 히트 싱크와 세라믹스 기판이 박리될 우려가 있었다.
따라서, 본 실시형태와 같이, 히트 싱크 (23) 와 세라믹스 기판 (11) 을, Al-Si 계의 브레이징재에 의해 접합함으로써, 솔더 접합과 비교하여 내열성이 대폭 높아지고, 또한, 온도 변화에 의한 히트 싱크와 세라믹스 기판의 접합 부분의 크랙의 발생이나, 히트 싱크와 세라믹스 기판의 박리를 확실하게 방지하는 것이 가능해진다.
히트 싱크 (Al 부재) (23) 는, 저항체 (12) 로부터 발생하는 열을 내보내기 위한 것으로, 열전도성이 양호한 Al 또는 Al 합금으로 형성되어 있다. 본 실시형태에 있어서는, 히트 싱크 (23) 는, A6063 합금 (Al 합금) 으로 구성되어 있다.
히트 싱크 (23) 는, 적층 방향을 따른 두께가, 예를 들어 2.0 ㎜ 이상, 10.0 ㎜ 이하의 범위로 형성되는 것이 바람직하고, 2.0 ㎜ 이상, 5.0 ㎜ 이하의 범위로 형성되는 것이 보다 바람직하다. 히트 싱크 (23) 의 두께가 2.0 ㎜ 미만이면, 히트 싱크 (23) 에 응력이 가해졌을 때, 히트 싱크 (23) 가 변형될 우려가 있다. 또, 열용량이 지나치게 작기 때문에, 저항체 (12) 로부터 발생하는 열을 충분히 흡수, 방열하지 못할 우려가 있다. 한편, 히트 싱크 (23) 의 두께가 10.0 ㎜ 를 초과하면, 히트 싱크 (23) 의 두께에 의해 저항기 (10) 전체의 박후화도 도모하는 것이 곤란해지고, 또, 저항기 (10) 전체의 중량이 지나치게 커진다는 우려가 있다.
이 히트 싱크 (Al 부재) (23) 는, 세라믹스 기판 (11) 측의 면 (23a) 에 대향하는 대향면 (23b) 의 만곡 정도가, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위가 되도록 형성되어 있다.
여기서, 대향면 (23b) 의 만곡 정도는, 히트 싱크 (23) 의 대향면 (23b) 의 평탄성을 나타내는 것으로, 최소 제곱면에 있어서의 최고점과 최저점의 차분으로서 나타낸다. 그리고, 히트 싱크 (23) 의 대향면 (23b) 의 중심 영역이 둘레 가장자리 영역보다 외측을 향하여 돌출된 상태를 플러스 수치, 대향면 (23b) 의 둘레 가장자리 영역이 중심 영역보다 외측을 향하여 돌출된 상태를 마이너스 수치로 하고 있다. 또한, 이러한 히트 싱크 (23) 의 대향면 (23b) 의 휨은, 면 확장 방향을 따른 대향면의 임의의 단면이, 반드시 대칭형이 되는 휨 형상이 되는 것에 한정되는 것은 아니고, 대향면의 단면이 비대칭형이 되는 휨 형상이어도, 그 휨량이 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위이면 된다. 휨량은 -20 ㎛/50 ㎜ 이상, 400 ㎛/50 ㎜ 이하의 범위인 것이 보다 바람직하다.
최소 제곱면에 있어서의 최고점과 최저점은, 기준 길이 (50 ㎜) 의 범위에 있어서, 최소 제곱면의 높이 방향에 있어서의 최대 높이를 나타내는 위치의 점 (최고점) 과 최대 높이를 나타내는 위치에 대해 가장 낮은 위치를 나타내는 점 (최저점) 이다. 휨량은 최고점과 최저점의 높이의 차분 (㎛) 을 기준 길이 (50 ㎜) 로 나누어 산출한다.
이와 같은 휨량은 레이저 변위계를 사용하여 측정하는 것이 가능하다.
히트 싱크 (23) 의 대향면 (23b) 의 휨량이, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위가 되도록 형성됨으로써, 히트 싱크 (Al 부재) (23) 의 만곡에 의한 세라믹스 기판 (11) 의 박리나, 세라믹스 기판 (11) 의 변형을 방지할 수 있다.
히트 싱크 (23) 의 대향면 (23b), 즉 냉각기 (25) 와 접하는 면은, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 접합에 의해 약간 만곡되는 경우가 있다. 이것은 히트 싱크 (23) 를 구성하는 Al 의 열팽창률이, 세라믹스 기판 (11) 의 열팽창률보다 크기 때문이다. 이로써, 고온에서 접합된 후에 실온 정도까지 냉각되면, 히트 싱크 (23) 의 대향면 (23b) (냉각기 (25) 와 접하는 면) 이, 중앙 영역을 정부 (頂部) 로 하여 세라믹스 기판 (11) 과 반대 방향을 향하여 돌출되도록 만곡된다.
이러한 히트 싱크 (23) 의 대향면 (23b) 의 만곡 정도를, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어가도록 함으로써, 히트 싱크 (23) 에 추가로 냉각기 (25) 를 형성하는 경우에도, 히트 싱크 (23) 와 냉각기 (25) 의 밀착성을 확보할 수 있다. 또, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제하여, 히트 싱크 (23) 와 세라믹스 기판 (11) 이 박리되는 것을 방지할 수 있다.
또한, 히트 싱크 (23) 의 대향면 (23b) 의 휨량이, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위가 되도록 제어하는 구체적인 방법은, 저항기의 제조 방법에서 상세히 서술한다.
냉각기 (25) 는, 히트 싱크 (23) 를 냉각시키는 것으로, 히트 싱크 (23) 자체의 방열 기능과 함께, 히트 싱크 (23) 의 온도 상승을 방지한다. 냉각기 (25) 는, 예를 들어, 공랭식이나 수랭식 냉각기이면 된다. 냉각기 (25) 는, 히트 싱크 (23) 에 형성된 나사공 (24) 을 관통하는 나사 (26) 에 의해 히트 싱크 (23) 에 체결된다.
또, 냉각기 (25) 와 히트 싱크 (23) 사이에는, 추가로 고전열성 그리스층 (27) 이 형성되어 있는 것이 바람직하다. 그리스층 (27) 은, 냉각기 (25) 와 히트 싱크 (23) 의 밀착성을 높여, 히트 싱크 (23) 의 열을 냉각기 (25) 를 향하여 원활하게 전파시킨다. 그리스층 (27) 을 구성하는 그리스는, 열전도성이 우수하고, 또한 내열성이 우수한 고내열 그리스가 사용된다.
(저항기：제 2 실시형태)
도 2 는, 본 발명의 저항기의 제 2 실시형태를 나타내는 단면도이다.
또한, 이하의 설명에 있어서, 제 1 실시형태의 저항기와 동일한 구성에 관해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
이 제 2 실시형태의 저항기 (30) 에서는, 순도가 99.98 mass％ 이상인 Al 로 이루어지는 완충층 (29) 과, 히트 싱크 (23) 의 적층체로 Al 부재를 구성하고 있다. 즉, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 타방의 면 (11b) 측 사이에, 순도가 99.98 mass％ 이상인 Al 로 이루어지는 완충층 (29) 이 형성되어 있다. 히트 싱크 (23) 및 세라믹스 기판 (11) 은, 이 완충층 (29) 에 대해, 각각 Al-Si 계의 브레이징재에 의해 접합되어 있다.
완충층 (29) 은, 예를 들어, 순도가 99.98 mass％ 이상인 고순도 Al 로 이루어지는 박판상의 부재이다. 이 완충층 (29) 의 두께는, 예를 들어, 0.4 ㎜ 이상, 2.5 ㎜ 이하이면 된다. 완충층 (29) 의 두께는, 보다 바람직하게는 0.6 ㎜ 이상, 2.0 ㎜ 이하이다. 이러한 완충층 (29) 을 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 사이에 형성함으로써, 칩 저항체 (16) 에서 발생한 열을 효율적으로 히트 싱크 (23) 에 전파시켜 열을 신속하게 방산시킬 수 있다.
또, 완충층 (29) 을 순도 99.98 mass％ 이상의 고순도 Al 로 형성함으로써, 변형 저항이 작아지고, 냉열 사이클이 부하되었을 때 세라믹스 기판 (11) 에 발생하는 열응력을 이 완충층 (29) 에 의해 흡수할 수 있어, 세라믹스 기판 (11) 에 열응력이 가해져 균열이 발생하는 것을 억제할 수 있다.
또한, 이러한 완충층 (29) 은, 칩 저항체 (16) 와 세라믹스 기판 (11) 의 일방의 면 (11a) 측 사이에 형성하는 것도 바람직하다.
본 실시형태와 같이, 순도가 99.98 mass％ 이상인 Al 로 이루어지는 완충층 (29) 과, 히트 싱크 (23) 의 적층체로 Al 부재를 구성한 경우에도, 히트 싱크 (23) 는, 그 대향면 (23b) 의 만곡 정도가 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어가도록 형성되어 있다. 이로써, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제하여, 히트 싱크 (23) 와로 세라믹스 기판 (11) 이 박리되는 것을 방지할 수 있다.
(저항기：제 3 실시형태)
도 3 은, 본 발명의 저항기의 제 3 실시형태를 나타내는 단면도이다.
또한, 이하의 설명에 있어서, 제 1 실시형태의 저항기와 동일한 구성에 관해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
이 제 3 실시형태의 저항기 (40) 에서는, 칩 저항체 (46) 는, 저항체 (42) 및 이 저항체 (42) 에 전압을 인가하기 위한 금속 전극 (13a, 13b) 을 갖고 있다. 그리고, 본 실시형태에서는, 저항체 (42) 로서 RuO2 계 후막 저항체를 사용하고 있다.
RuO2 계 후막 저항체로 이루어지는 저항체 (42) 의 두께는, 예를 들어 5 ㎛ 이상 10 ㎛ 이하이면 되고, 본 실시형태에서는 7 ㎛ 로 되어 있다. 이러한 RuO2 계 후막 저항체를 사용한 저항체 (42) 의 형성은, 예를 들어, 세라믹스 기판 (11) 의 일방의 면 (11a) 에, 후막 인쇄법을 사용하여 RuO2 페이스트를 인쇄, 건조시키고, 그 후 소성시킴으로써 RuO2 로 이루어지는 저항체 (12) 가 얻어진다.
본 실시형태에서는, 저항체 (42) 는, 세라믹스 기판 (11) 의 일방의 면 (11a) 과, 금속 전극 (13a, 13b) 의 상면측의 일부를 덮도록 형성되어 있다.
본 실시형태와 같이, 저항체 (42) 로서, RuO2 계 후막 저항체를 사용한 경우 에 있어서도, 히트 싱크 (23) 는, 그 대향면 (23b) 의 만곡 정도가 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어가도록 형성되어 있다. 이로써, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제하여, 히트 싱크 (23) 와 세라믹스 기판 (11) 이 박리되는 것을 방지할 수 있다.
(저항기의 제조 방법：제 1 실시형태)
다음으로, 제 1 실시형태에 관련된 저항기 (10) 의 제조 방법에 대하여, 도 4, 도 5, 도 6 을 참조하여 설명한다.
도 4, 도 5 는, 제 1 실시형태의 저항기의 제조 방법을 단계적으로 나타낸 단면도이다. 또, 도 6 은, 제 1 실시형태의 저항기의 제조 방법에 있어서의 각 공정을 나타낸 플로 차트이다.
예를 들어, 두께가 0.3 ㎜ 이상 1.0 ㎜ 이하인 AlN 으로 이루어지는 세라믹스 기판 (11) 을 준비한다. 도 4(a) 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면 (11a) 에, 예를 들어 스퍼터링법을 사용하여, 두께가 0.5 ㎛ 정도인 Ta-Si 계 박막으로 이루어지는 저항체 (12) 를 형성한다 (저항체 형성 공정 : S01).
다음으로, 도 4(b) 에 나타내는 바와 같이, 저항체 (12) 의 소정의 위치에, 예를 들어 스퍼터링법이나 도금법을 사용하여, 예를 들어 두께가 2 ∼ 3 ㎛ 정도인 Cu 로 이루어지는 금속 전극 (13a, 13b) 을 형성한다 (금속 전극 형성 공정 : S02). 이로써, 세라믹스 기판 (11) 의 일방의 면 (11a) 에 칩 저항체 (16) 가 형성된다. 또한, Cu 의 하층에 미리 Cr 로 이루어지는 하지층을 형성하여, 저항체 (12) 와 금속 전극 (13a, 13b) 의 밀착성을 높이는 구성으로 하는 것도 바람직하다.
그리고, 도 4(c) 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 타방의 면 (11b) 에, 히트 싱크 (23) 를 접합한다 (접합 공정：S03).
세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 의 접합에 있어서는, Al-Si 계의 브레이징재박을 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 사이에 끼워넣는다. 그리고, 진공 가열로에 있어서는, 예를 들어 적층 방향으로 0.5 ㎏f/㎠ 이상 10 ㎏f/㎠ 이하의 가압력을 부하하고, 진공 가열로의 가열 온도를 640 ℃ 이상 650 ℃ 이하로 설정하고, 10 분 이상 60 분 이하 유지한다. 이로써, 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 사이에 배치한 Al-Si 계의 브레이징재박이 용융되고, Al-Si 계의 브레이징재에 의해 세라믹스 기판 (11) 과 히트 싱크 (23) 가 접합된다. 이로써, 세라믹스 기판 (11) 과 히트 싱크 (23) 로 이루어지는 접합체 (31) 가 얻어진다.
세라믹스 기판 (11) 과 히트 싱크 (23) 는, Al-Si 계의 브레이징재에 의해 접합되어 있으므로, 예를 들어, 솔더에 의한 접합과 비교하여, 대폭 내열성을 높일 수 있고, 또한, 접합시에 800 ℃ 와 같은 고온을 필요로 하지 않기 때문에, 이미 형성되어 있는 저항체 (12) 가 열열화를 일으키는 것도 방지할 수 있다. 또, Al-Si 계의 브레이징재는, 솔더과 같이 온도 변화에 의한 팽창, 수축이 적기 때문에, 온도 변화에 의해 세라믹스 기판 (11) 과 히트 싱크 (23) 의 접합 부분에 크랙이 발생하거나, 서로 박리되는 것을 확실하게 방지할 수 있다.
히트 싱크 (23) 와 세라믹스 기판 (11) 을 접합하여, Al-Si 계의 브레이징재가 용융 온도로부터 실온까지 냉각되면, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 열팽창률 차에 의해, 히트 싱크 (23) 의 세라믹스 기판 (11) 측의 면 (23a) 에 대한 대향면 (23b) 이, 그 중앙 영역을 정부로 하여 세라믹스 기판 (11) 과 반대 방향을 향하여 돌출되도록 만곡되는 경우가 있다. 이것은 히트 싱크 (23) 를 구성하는 Al 과, 세라믹스 기판 (11) 을 구성하는 세라믹스의 열팽창 계수의 차나, 두께의 차에서 기인되는 것이다.
히트 싱크 (23) 의 대향면 (23b) (냉각기 (25) 와 접하는 면) 의 만곡 정도를, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어가도록 함으로써, 후공정에서 히트 싱크 (23) 에 냉각기 (25) 를 형성할 때, 히트 싱크 (23) 와 냉각기 (25) 의 밀착성을 확보할 수 있다. 또, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 접합부에 과잉의 만곡 응력이 발생하는 것을 억제한다. 이러한 히트 싱크 (23) 의 대향면 (23b) (냉각기 (25) 와 접하는 면) 의 만곡 정도를, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위로 하기 위해, 히트 싱크 (23) 의 만곡 정도를 교정하는 만곡 교정 공정 (S4) 을 실시한다.
만곡 교정 공정 (S4) 에서는, 먼저, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 상태를 측정 내지 확인한다. 즉, 대향면 (23b) 의 중심 영역이 둘레 가장자리 영역보다 외측을 향하여 돌출된 상태인 하볼록형 만곡인지, 대향면 (23b) 의 둘레 가장자리 영역이 중심 영역보다 외측을 향하여 돌출된 상볼록형 만곡인지를 확인한다.
또, 대향면 (23b) 의 만곡 정도가 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에서 벗어나 있는지를 확인한다. 그 결과, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 정도가 상기 서술한 범위를 벗어나 있는 경우, 다음에 서술하는 만곡 상태의 교정을 실시한다. 또한, 이러한 만곡 상태의 확인은, 다수의 저항기 (10) 를 제조할 때, 만곡 방향이나 만곡 정도를 미리 알고 있거나, 예측할 수 있는 경우에는 특별히 실시하지 않아도 된다.
히트 싱크 (23) 의 대향면 (23b) 의 만곡 교정을 실시하는 경우에는, 도 8(a) 에 기재된 지그 (37) 를 사용한다. 히트 싱크 (23) 의 대향면 (23b) 측에, 소정의 곡률로 만곡된 교정면 (32a) 을 구비한 하부 가압판 (32) 을 맞닿게 한다. 하부 가압판 (32) 은, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 방향과 반대의 교정면 (32a) 을 갖는 하부 가압판 (32) 을 사용한다. 예를 들어, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 상태가, 하볼록형 만곡인 경우에는, 상볼록형 만곡면으로 이루어지는 교정면 (32a) 을 갖는 하부 가압판 (32) 을 사용한다. 또, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 상태가, 상볼록형 만곡인 경우에는, 하볼록형 만곡면으로 이루어지는 교정면 (32a) 을 갖는 하부 가압판 (32) 을 사용한다. 교정 지그 (32) 의 교정면 (32a) 의 곡률은, 예를 들어, 2000 ㎜ ∼ 3000 ㎜ 정도가 되도록 형성되어 있다.
그리고, 히트 싱크 (23) 의 대향면 (23b) 에 하부 가압판 (32) 을 맞닿게 하고, 또 금속 전극 (13a, 13b) 에 상부 가압판 (33) 을 맞닿게 하여, 가압 스프링 (38) 에 의해 예를 들어, 0.5 ㎏/㎠ ∼ 5 ㎏/㎠ 정도의 하중을 인가하고, 실온 환경에서 냉간 교정을 실시한다. 이로써, 히트 싱크 (23) 의 대향면 (23b) 은, 이 대향면 (23b) 과 반대 형상의 만곡면으로 이루어지는 교정면 (32a) 이 꽉 눌러져 만곡 정도가 완화되어, 평탄한 면에 가까운 형상으로 교정된다. 이렇게 하여 얻어진 교정 후의 히트 싱크 (23) 의 대향면 (23b) 은, 만곡 정도가 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어간다.
또, 히트 싱크 (23) 의 대향면 (23b) 은, 1 개의 하부 가압판 (32) 에서 교정하는 것 이외에도, 복수의 하부 가압판 (32) 에서 단계적으로 만곡 정도를 교정할 수도 있다. 즉, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 정도가 매우 큰 경우, 1 개의 하부 가압판 (32) 에서 한 번에 교정을 실시하면, 히트 싱크 (23) 의 대향면 (23b) 에 주름이나 금이 발생할 우려가 있다.
이 때문에, 단계적으로 만곡 정도가 변화된 복수의 하부 가압판 (32) 을 사용하여, 복수 회로 나누어 냉간 교정을 실시하여, 히트 싱크 (23) 의 대향면 (23b) 을 단계적으로 평탄면에 가깝게 해 가는 방법을 채용할 수도 있다.
이와 같이 하여 히트 싱크 (23) 의 대향면 (23b) 의 만곡 정도가, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위가 되도록 교정된다.
다음으로, 도 5(a) 에 나타내는 바와 같이, 금속 전극 (13a, 13b) 의 각각에, 솔더에 의해 금속 단자 (14a, 14b) 를 접합한다 (단자 접합 공정：S05). 금속 단자 (14a, 14b) 는, 예를 들어, 두께가 0.3 ㎜ 정도인 Cu 로 이루어지는 판재를 단면 대략 L 자상으로 굴곡시킨 것이면 된다. 또, 금속 전극 (13a, 13) 과 금속 단자 (14a, 14b) 를 접합하는 솔더로는, 예를 들어, Sn-Ag 계, Sn-In 계, 혹은 Sn-Ag-Cu 계의 솔더를 들 수 있다. 이로써, 금속 전극 (13a, 13b) 과 금속 단자 (14a, 14b) 가 전기적으로 접속된다.
다음으로, 도 5(b) 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면 (11a) 에, 칩 저항체 (16) 의 주위를 둘러싸도록 형틀 (19) 을 배치한다. 그리고, 이 형틀 (19) 의 내부에 연화시킨 절연성 수지를 충전하고, 칩 저항체 (16) 및 금속 단자 (14a, 14b) 의 일부를 봉지하는 봉지 수지 (21) 를 형성한다 (봉지 수지 형성 공정 : S06).
다음으로, 도 5(c) 에 나타내는 바와 같이, 히트 싱크 (23) 의 하면에 내열 그리스로 이루어지는 그리스층 (27) 을 형성하고 나서, 히트 싱크 (23) 에 나사 (26, 26) 를 사용하여 냉각기 (25) 를 장착한다 (냉각기 장착 공정 : S07).
이상의 공정을 거쳐 제 1 실시형태에 관련된 저항기 (10) 를 제조할 수 있다.
이상과 같은 구성으로 된 본 실시형태에 관련된 저항기 (10) 와 그 제조 방법에 의하면, 히트 싱크 (Al 부재) (23) 의 대향면 (23b) 의 만곡 정도를 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위로 함으로써, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제하여, 히트 싱크 (23) 와 세라믹스 기판 (11) 이 박리되는 것을 확실하게 방지할 수 있다.
또, 히트 싱크 (23) 에 냉각기 (25) 를 형성할 때, 히트 싱크 (23) 와 냉각기 (25) 의 밀착성을 확보할 수 있다. 특히, 본 실시형태에서는, 히트 싱크 (23) 의 둘레 가장자리 부근에 복수의 나사공 (24) 이 형성되고, 이 나사공 (24) 을 관통하는 나사 (26) 에 의해 히트 싱크 (23) 와 냉각기 (25) 가 체결되어 있으므로, 히트 싱크 (23) 와 냉각기 (25) 의 밀착성을 향상시킬 수 있다. 또, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 접합면에 과잉의 만곡 응력이 발생하는 것을 억제할 수 있다.
또, 세라믹스 기판 (11) 과 히트 싱크 (23) 를, Al-Si 계의 브레이징재를 사용하여 접합하고 있기 때문에, 저항체 (12) 가 발열하여 고온이 되어도, 예를 들어 종래와 같이, 솔더를 사용하여 접합한 경우와 비교하여, 접합 강도를 충분히 유지할 수 있어 내열성이 우수하다. 또 한편으로, 종래와 같이, Ag-Cu-Ti 계 브레이징재를 사용하여 접합한 경우와 비교하여, 접합 온도를 낮게 할 수 있기 때문에, 접합시에 있어서의 저항체 (12) 의 열열화를 확실하게 방지하는 것이 가능해진다. 그리고, 세라믹스 기판 (11) 및 저항체 (12) 의 열부하를 저감시킬 수 있음과 함께, 제조 공정을 간략화하여, 제조 비용을 저감시킬 수 있다.
또, 세라믹스 기판 (11) 의 두께를 0.3 ㎜ 이상 1.0 ㎜ 이하로 함으로써, 저항체 (12) 의 발열 횟수가 많아도 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다.
또한, Cu 로 이루어지는 금속 단자 (14a, 14b) 의 두께를 0.1 ㎜ 이상으로 함으로써, 단자로서의 강도를 충분히 확보함과 함께 비교적 큰 전류를 흐르게 할 수 있다. 또, 금속 단자 (14a, 14b) 의 두께를 0.3 ㎜ 이하로 함으로써, 저항체 (12) 의 발열 횟수가 많아도 세라믹스 기판 (11) 에 균열이 발생하는 것을 억제할 수 있다.
또, 봉지 수지 (21) 로서, 열팽창 계수 (선팽창률) 가 8 ppm/℃ ∼ 20 ppm/℃ 의 범위의 절연성 수지를 사용함으로써, 저항체 (12) 의 발열에 수반되는 봉지 수지 (21) 의 열팽창에 의한 체적 변화를 최소로 억제할 수 있다. 이러한 구성에 의해, 봉지 수지 (21) 에 덮인 칩 저항체 (16) 나 금속 단자 (14a, 14b) 에 대해 과잉의 응력이 가해짐으로써 접합 부분이 데미지를 받아 도통 불량 등의 문제를 일으키는 것을 방지할 수 있다.
(저항기의 제조 방법 : 제 2 실시형태)
도 7 은, 본 발명의 저항기의 제조 방법의 제 2 실시형태를 나타내는 단면도이다.
또한, 이하의 설명에 있어서, 제 1 실시형태의 저항기의 제조 방법과 동일한 구성에 관해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
본 실시형태의 저항기의 제조 방법에서는, 만곡 교정 공정으로서 가압 냉각 교정을 실시한다.
도 7(a) 에 나타내는 만곡 교정 공정에서는, 먼저, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 상태가 대향면 (23b) 의 중심 영역이 둘레 가장자리 영역보다 외측을 향하여 돌출된 상태인 하볼록형 만곡인지, 대향면 (23b) 의 둘레 가장자리 영역이 중심 영역보다 외측을 향하여 돌출된 상볼록형 만곡인지를 확인한다.
그리고, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 교정을 실시하는 경우에는, 접합체 (31) 의 히트 싱크 (23) 의 대향면 (23b) 측, 및 세라믹스 기판 (11) 측 (금속 전극 (13a, 13b)) 에, 각각 표면이 평탄면을 이루는 교정 지그 (34a, 34b) 를 맞닿게 한다. 그리고, 접합체 (31) 이 소정의 하중, 예를 들어 0.5 ㎏/㎠ ∼ 5 ㎏/㎠ 정도의 하중으로 협지되도록, 교정 지그 (34a) 와 교정 지그 (34b) 를 체결 나사 (35) 로 단단히 조인다.
그리고, 이 교정 지그 (34a, 34b) 사이에 협지된 접합체 (31) 를, 예를 들어 냉각 장치 (C) 에 도입하여 -40 ℃ 까지 냉각시켜, 그 상태에서 10 분간 유지한 후, 실온으로 되돌린다. 이로써, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 정도가 완화되어 평탄한 면에 가까운 형상으로 교정된다.
이렇게 하여 얻어진 교정 후의 히트 싱크 (23) 의 대향면 (23b) 은, 만곡 정도가 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어간다.
이상과 같은 만곡 교정 공정에 사용하는 교정 지그 (34a, 34b) 는, 경도가 높은 금속이나 세라믹스로 구성되어 있다. 예를 들어, 본 실시형태에서는, SUS 로 구성되어 있다.
(저항기의 제조 방법 : 제 3 실시형태)
도 8 은, 본 발명의 저항기의 제조 방법의 제 3 실시형태를 나타내는 단면도이다.
또한, 이하의 설명에 있어서, 제 1 실시형태의 저항기의 제조 방법과 동일한 구성에 관해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
본 실시형태의 저항기의 제조 방법에서는, 접합시 가압 교정으로서, 만곡 교정 공정을 접합 공정과 동시에 실시한다.
도 8(a) 에 나타내는 접합 공정, 만곡 교정 공정에서는, 먼저, 교정 지그 (37) 를 사용하여, 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 사이에 Al-Si 계의 브레이징재박을 끼워넣음과 함께, 히트 싱크 (23) 의 대향면 (23b) 측에, 소정의 곡률로 만곡된 교정면 (32a) 을 구비한 하부 가압판 (32) 을 맞닿게 하고, 또 금속 전극 (13a, 13b) 에 상부 가압판 (33) 을 맞닿게 한다. 하부 가압판 (32) 의 교정면 (32a) 의 곡률은, 예를 들어, 2000 ㎜ ∼ 3000 ㎜ 정도가 되도록 형성되어 있다. 그리고, 교정 지그 (37) 를 가압 스프링 (38) 에 의해 가압한다.
그리고, 진공 가열로에 교정 지그로 협지된 세라믹스 기판 (11), 히트 싱크 (23) 를 도입하고, 진공 가열로의 가열 온도를 640 ℃ 이상 650 ℃ 이하로 설정하고, 10 분 이상 60 분 이하 유지한다. 이로써, 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 사이에 배치한 Al-Si 계의 브레이징재박이 용융되고, 브레이징재에 의해 세라믹스 기판 (11) 과 히트 싱크 (23) 가 접합된다.
또, 동시에, 이 접합시에 발생한 히트 싱크 (23) 의 대향면 (23b) 의 만곡이, 교정면 (32a) 을 구비한 하부 가압판 (32) 에 의해 교정되고, 교정 후의 히트 싱크 (23) 의 대향면 (23b) 은, 만곡 정도가 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어간다.
(저항기의 제조 방법 : 제 4 실시형태)
도 9 는, 본 발명의 저항기의 제조 방법의 제 4 실시형태를 나타내는 단면도이다.
또한, 이하의 설명에 있어서, 제 1 실시형태의 저항기의 제조 방법과 동일한 구성에 관해서는 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
도 3 에 나타내는 바와 같은, RuO2 계 후막 저항체로 이루어지는 저항체 (42) 를 구비한 저항기 (40) 를 제조할 때에는, 예를 들어, 두께가 0.3 ㎜ 이상 1.0 ㎜ 이하인 AlN 으로 이루어지는 세라믹스 기판 (11) 을 준비한다. 그리고, 도 9(a) 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면 (11a) 의 소정 위치에, 예를 들어 후막 인쇄법을 사용하여 Ag-Pd 페이스트를 인쇄, 건조시키고, 그 후 소성시켜, 예를 들어 두께가 7 ∼ 13 ㎛ 정도인 Ag-Pd 후막으로 이루어지는 금속 전극 (13a, 13b) 을 형성한다 (금속 전극 형성 공정).
다음으로, 도 9(b) 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면 (11a), 및 금속 전극 (13a, 13b) 에 접하도록, 예를 들어 두께가 7 ㎛ 정도인 RuO2 계 후막 저항체로 이루어지는 저항체 (42) 를 형성한다 (저항체 형성 공정). RuO2 계 후막 저항체로 이루어지는 저항체 (42) 의 형성 방법은, 예를 들어, 세라믹스 기판 (11) 의 일방의 면 (11a) 에, 후막 인쇄법을 사용하여 RuO2 페이스트를 인쇄, 건조시키고, 그 후 소성시키는 방법을 들 수 있다.
그리고, 도 9(c) 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 타방의 면 (11b) 에, 히트 싱크 (23) 를 접합한다 (접합 공정). 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 의 접합에 있어서는, Al-Si 계의 브레이징재박을 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 사이에 끼워넣는다. 그리고, 진공 가열로에 있어서는, 예를 들어 적층 방향으로 0.5 ㎏f/㎠ 이상 10 ㎏f/㎠ 이하의 가압력을 부하하고, 진공 가열로의 가열 온도를 640 ℃ 이상 650 ℃ 이하로 설정하고, 10 분 이상 60 분 이하 유지한다. 이로써, 세라믹스 기판 (11) 의 타방의 면 (11b) 과 히트 싱크 (23) 사이에 배치한 Al-Si 계의 브레이징재박이 용융되고, Al-Si 계의 브레이징재에 의해 세라믹스 기판 (11) 과 히트 싱크 (23) 가 접합된다. 이로써, 세라믹스 기판 (11) 과 히트 싱크 (23) 로 이루어지는 접합체 (31) 가 얻어진다.
히트 싱크 (23) 와 세라믹스 기판 (11) 을 접합하여, Al-Si 계의 브레이징재가 용융 온도로부터 실온까지 냉각되면, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 열팽창률 차에 의해, 히트 싱크 (23) 의 세라믹스 기판 (11) 측의 면 (23a) 에 대한 대향면 (23b) 이, 그 중앙 영역을 정부로 하여 세라믹스 기판 (11) 과 반대 방향을 향하여 돌출되도록 만곡되는 경우가 있다. 이것은 히트 싱크 (23) 를 구성하는 Al 과, 세라믹스 기판 (11) 을 구성하는 세라믹스의 열팽창 계수의 차나, 두께의 차에서 기인되는 것이다.
히트 싱크 (23) 의 대향면 (23b) (냉각기 (25) 와 접하는 면) 의 만곡 정도를, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어가도록 함으로써, 후공정에서 히트 싱크 (23) 에 냉각기 (25) 를 형성할 때, 히트 싱크 (23) 와 냉각기 (25) 의 밀착성을 확보할 수 있다. 또, 히트 싱크 (23) 와 세라믹스 기판 (11) 의 접합부에 과잉의 만곡 응력이 발생하는 것을 억제한다. 이러한 히트 싱크 (23) 의 대향면 (23b) (냉각기 (25) 와 접하는 면) 의 만곡 정도를, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위로 하기 위해, 히트 싱크 (23) 의 만곡 정도를 교정하는 만곡 교정 공정을 실시한다.
만곡 교정 공정에서는, 먼저, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 상태를 측정 내지 확인한다. 즉, 대향면 (23b) 의 중심 영역이 둘레 가장자리 영역보다 외측을 향하여 돌출된 상태인 하볼록형 만곡인지, 대향면 (23b) 의 둘레 가장자리 영역이 중심 영역보다 외측을 향하여 돌출된 상볼록형 만곡인지를 확인한다.
또, 대향면 (23b) 의 만곡 정도가 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에서 벗어나 있는지를 확인한다. 그 결과, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 정도가 상기 서술한 범위를 벗어나 있는 경우, 다음에 서술하는 만곡 상태의 교정을 실시한다. 또한, 이러한 만곡 상태의 확인은, 다수의 저항기 (40) 를 제조할 때, 만곡 방향이나 만곡 정도를 미리 알고 있거나, 예측할 수 있는 경우에는 특별히 실시하지 않아도 된다.
히트 싱크 (23) 의 대향면 (23b) 의 만곡 교정을 실시하는 경우에는, 도 9(d) 에 나타내는 바와 같이 지그 (37) 를 사용하여, 히트 싱크 (23) 의 대향면 (23b) 측에, 소정의 곡률로 만곡된 교정면 (32a) 을 구비한 하부 가압판 (32) 을 맞닿게 한다. 하부 가압판 (32) 은, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 방향과 반대의 교정면 (32a) 을 갖는 하부 가압판 (32) 을 사용한다. 예를 들어, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 상태가, 하볼록형 만곡인 경우에는, 상볼록형 만곡면으로 이루어지는 교정면 (32a) 을 갖는 하부 가압판 (32) 을 사용한다. 또, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 상태가, 상볼록형 만곡인 경우에는, 하볼록형 만곡면으로 이루어지는 교정면 (32a) 을 갖는 하부 가압판 (32) 을 사용한다. 교정 지그 (32) 의 교정면 (32a) 의 곡률은, 예를 들어, 2000 ㎜ ∼ 3000 ㎜ 정도가 되도록 형성되어 있다.
그리고, 히트 싱크 (23) 의 대향면 (23b) 에 하부 가압판 (32) 을 맞닿게 하고, 또 저항체 (42) 에 상부 가압판 (33) 을 맞닿게 하여, 가압 스프링 (38) 에 의해 예를 들어, 0.5 ㎏/㎠ ∼ 5 ㎏/㎠ 정도의 하중을 인가하고, 실온 환경에서 냉간 교정을 실시한다. 이로써, 히트 싱크 (23) 의 대향면 (23b) 은, 이 대향면 (23b) 과 반대 형상의 만곡면으로 이루어지는 교정면 (32a) 이 꽉 눌러져, 만곡 정도가 완화되어 평탄한 면에 가까운 형상으로 교정된다. 이렇게 하여 얻어진 교정 후의 히트 싱크 (23) 의 대향면 (23b) 은, 만곡 정도가 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위에 들어간다.
또, 히트 싱크 (23) 의 대향면 (23b) 은, 1 개의 하부 가압판 (32) 에서 교정하는 것 이외에도, 복수의 하부 가압판 (32) 에서 단계적으로 만곡 정도를 교정할 수도 있다. 즉, 히트 싱크 (23) 의 대향면 (23b) 의 만곡 정도가 매우 큰 경우, 1 개의 하부 가압판 (32) 에서 한 번에 교정을 실시하면, 히트 싱크 (23) 의 대향면 (23b) 에 주름이나 금이 발생할 우려가 있다.
이 때문에, 단계적으로 만곡 정도가 변화된 복수의 하부 가압판 (32) 을 사용하여, 복수 회로 나누어 냉간 교정을 실시하여, 히트 싱크 (23) 의 대향면 (23b) 을 단계적으로 평탄면에 가깝게 해 가는 방법을 채용할 수도 있다.
이와 같이 하여 히트 싱크 (23) 의 대향면 (23b) 의 만곡 정도가, 평탄면에 대해 -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위가 되도록 교정된다.
이 후, 금속 전극 (13a, 13b) 의 각각에, 솔더에 의해 금속 단자 (14a, 14b) 를 접합하고, 세라믹스 기판 (11) 의 일방의 면 (11a) 에 형틀 (19) 을 배치한 후, 봉지 수지 (21) 를 형성하고, 또한 히트 싱크 (23) 에 냉각기 (25) 를 장착하는 것에 의해, 도 3 에 나타내는 바와 같은, RuO2 계 후막 저항체로 이루어지는 저항체 (42) 를 구비한 저항기 (40) 를 제조할 수 있다.
실시예
이하에, 본 발명의 효과를 확인하기 위해 실시한 확인 실험의 결과에 대하여 설명한다.
(본 발명예 1 ∼ 5)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 사용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 이어서 저항체 위의 양단에 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 전극 (2 ㎜ × 10 ㎜) 을 형성하였다. 이어서, 세라믹스 기판의 타방의 면에는, Al-Si 계 브레이징재박을 개재하여 Al 합금 (A1050) 으로 이루어지는 히트 싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 적층하고, 적층 방향으로 3 ㎏f/㎠ 로 가압력을 부가하고, 진공 분위기에 있어서, 645 ℃ 에서 30 분 유지하고, 세라믹스 기판과 히트 싱크를 Al-Si 계 브레이징재에 의해 접합하였다. 그리고, 히트 싱크의 대향면을, 저항기의 제조 방법에 있어서의 제 1 실시형태에서 나타낸 교정 공정인 냉간 교정에 의해 소정의 만곡 정도 (휨량) 로 교정하였다. 즉, 본 발명예 1 의 휨량은 -30 ㎛, 본 발명예 2 의 휨량은 0 ㎛ (평탄면), 본 발명예 3 의 휨량은 100 ㎛, 본 발명예 4 의 휨량은 350 ㎛, 본 발명예 5 의 휨량은 700 ㎛ 로 하였다. 그리고, Cu 전극 상에 Sn-Ag 솔더를 사용하여 Cu 단자를 접합하였다.
(본 발명예 6)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 사용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 이어서 저항체 위의 양단에 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 전극 (2 ㎜ × 10 ㎜) 을 형성하였다. 이어서, 세라믹스 기판의 타방의 면에는, Al-Si 계 브레이징재박을 개재하여 Al 합금 (A1050) 으로 이루어지는 히트 싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 적층하고, 적층 방향으로 3 ㎏f/㎠ 로 가압력을 부가하고, 진공 분위기에 있어서, 645 ℃ 에서 30 분 유지하여, 세라믹스 기판과 히트 싱크를 Al-Si 계 브레이징재에 의해 접합하였다. 그리고, 히트 싱크의 대향면을, 저항기의 제조 방법에 있어서의 제 2 실시형태에서 나타낸 교정 공정인 가압 냉각 교정에 의해 소정의 만곡 정도 (휨량) 로 교정하였다. 즉, 본 발명예 6 의 휨량은 100 ㎛ 로 하였다. 그리고, Cu 전극 상에 Sn-Ag 솔더를 사용하여 Cu 단자를 접합하였다.
(본 발명예 7)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 사용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 이어서 저항체 위의 양단에 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 전극 (2 ㎜ × 10 ㎜) 을 형성하였다. 이어서, 세라믹스 기판의 타방의 면에는, Al-Si 계 브레이징재박을 개재하여 Al 합금 (A1050) 으로 이루어지는 히트 싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 적층하였다. 적층 방향으로 3 ㎏f/㎠ 로 가압력을 부가하고, 진공 분위기에 있어서, 645 ℃ 에서 30 분 유지하여, 세라믹스 기판과 히트 싱크를 Al-Si 계 브레이징재에 의해 접합하였다. 이 접합시에, 히트 싱크의 대향면을, 저항기의 제조 방법에 있어서의 제 3 실시형태에서 나타낸 교정 공정인 접합시 가압 교정에 의해 접합과 동시에 소정의 만곡 정도 (휨량) 로 교정하였다. 본 발명예 7 의 휨량은 100 ㎛ 로 하였다. 그리고, Cu 전극 상에 Sn-Ag 솔더를 사용하여 Cu 단자를 접합하였다.
(비교예 1, 2)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 사용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 이어서 저항체 위의 양단에 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 전극 (2 ㎜ × 10 ㎜) 을 형성하였다. 이어서, 세라믹스 기판의 타방의 면에는, Al-Si 계 브레이징재박을 개재하여 Al 합금 (A1050) 으로 이루어지는 히트 싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 적층하고, 적층 방향으로 3 ㎏f/㎠ 로 가압력을 부가하고, 진공 분위기에 있어서, 645 ℃ 에서 30 분 유지하여, 세라믹스 기판과 히트 싱크를 Al-Si 계 브레이징재에 의해 접합하였다. 그리고, 히트 싱크의 대향면을, 저항기의 제조 방법에 있어서의 제 1 실시형태에서 나타낸 교정 공정인 냉간 교정에 의해 소정의 만곡 정도 (휨량) 로 교정하였다. 즉, 비교예 1 의 휨량은 800 ㎛, 비교예 2 는 -60 ㎛ 로 하였다. 그리고, Cu 전극 상에 Sn-Ag 솔더를 사용하여 Cu 단자를 접합하였다.
(비교예 3)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 사용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 이어서 저항체 위의 양단에 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 전극 (2 ㎜ × 10 ㎜) 을 형성하였다. 또한 세라믹스의 타방의 면에도 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 층 (10 ㎜ × 10 ㎜) 을 형성하였다. 이어서, 세라믹스 기판의 타방의 면에는, Sn-Ag 계의 솔더를 개재하여 Al 합금 (A1050) 으로 이루어지는 히트 싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 접합하였다. 또한, 솔더에 의한 접합 후에 교정 공정은 실시하지 않았다. 히트 싱크의 대향면의 휨량은 -60 ㎛ 로 하였다. 그리고, Cu 전극 상에 Sn-Ag 솔더를 사용하여 Cu 단자를 접합하였다.
(비교예 4)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 사용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 이어서 저항체 위의 양단에 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 전극 (2 ㎜ × 10 ㎜) 을 형성하였다. 또한, 세라믹스의 타방의 면에도 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 층 (10 ㎜ × 10 ㎜) 을 형성하였다. 이어서, 세라믹스 기판의 타방의 면에는, Sn-Ag 계의 솔더를 개재하여 Al 합금 (A1050) 으로 이루어지는 히트 싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 접합하였다. 그리고, 히트 싱크의 대향면을, 저항기의 제조 방법에 있어서의 제 1 실시형태에서 나타낸 교정 공정인 냉간 교정에 의해 만곡을 교정하였다. 그리고, Cu 전극 상에 Sn-Ag 솔더를 사용하여 Cu 단자를 접합하였다.
(비교예 5)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 사용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 이어서 저항체 위의 양단에 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 전극 (2 ㎜ × 10 ㎜) 을 형성하였다. 또한, 세라믹스의 타방의 면에도 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 층 (10 ㎜ × 10 ㎜) 을 형성하였다. 이어서, 세라믹스 기판의 타방의 면에는, Sn-Ag 계의 솔더를 개재하여 Al 합금 (A1050) 으로 이루어지는 히트 싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 접합하였다. 그리고, 히트 싱크의 대향면을, 저항기의 제조 방법에 있어서의 제 2 실시형태에서 나타낸 교정 공정인 가압 냉각 교정에 의해 만곡을 교정하였다. 그리고, Cu 전극 상에 Sn-Ag 솔더를 사용하여 Cu 단자를 접합하였다.
(비교예 6)
AlN 으로 이루어지는 세라믹스 기판 (15 ㎜ × 11 ㎜ × 0.635 ㎜t) 의 일방의 면에, 스퍼터링법을 사용하여 Ta-Si 계의 저항체 (10 ㎜ × 10 ㎜ × 0.5 ㎛) 를 형성하였다. 이어서 저항체 위의 양단에 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 전극 (2 ㎜ × 10 ㎜) 을 형성하였다. 또한, 세라믹스의 타방의 면에도 Cu 를 스퍼터링법으로 형성한 후, 도금법으로 1.6 ㎛ 두께의 Cu 층 (10 ㎜ × 10 ㎜) 을 형성하였다. 이어서, 세라믹스 기판의 타방의 면과 Al 합금 (A1050) 으로 이루어지는 히트 싱크 (20 ㎜ × 13 ㎜ × 3 ㎜t) 를 Sn-Ag 계의 솔더에 의해 접합하였다. 이 접합시에, 히트 싱크의 대향면을, 저항기의 제조 방법에 있어서의 제 3 실시형태에서 나타낸 교정 공정인 접합시 가압 교정에 의해 만곡을 교정하였다. 그리고, Cu 전극 상에 Sn-Ag 솔더를 사용하여 Cu 단자를 접합하였다.
이상의 본 발명예 1 ∼ 7, 비교예 1 ∼ 6 에 대해, 냉열 사이클 시험, 고온 방치 시험, 통전 시험을 각각 실시하였다.
냉열 사이클 시험은, 각각의 샘플을 -40 ℃ ∼ 125 ℃ 사이에서 냉열 사이클을 반복하여 실시하였다. 반복 횟수는 3000 사이클로 하였다. 그리고, 시험 후에, 세라믹스 기판과 히트 싱크의 접합 부분의 크랙이나 박리의 상황 및 세라믹스 기판의 균열을 관찰하였다.
고온 방치 시험은, 각각의 샘플을 125 ℃ 에서 1000 시간 방치하고, 세라믹스 기판과 히트 싱크의 접합 부분의 크랙이나 박리의 상황을 관찰하였다.
통전 시험은, 각각의 샘플의 Cu 단자 사이에, 200 W 로 5 분간의 통전을 실시하고, 통전 상황을 확인하였다.
이러한 각각의 샘플에 대해 실시한 냉열 사이클 시험, 고온 방치 시험, 및 통전 시험의 결과를 표 1 에 나타낸다. 또한, 이하의 표 1 에 있어서, 냉열 사이클 시험에서는, 크랙이나 박리나 균열이 발생한 것은 B, 접합 상태에 변화가 없었던 것은 A 로 표기하였다.
또, 고온 방치 시험에서는, 크랙이나 박리가 발생한 것은 B, 접합 상태에 변화가 없었던 것은 A 로 표기하였다. 또, 통전 시험에서는, 전류가 흐른 것을 A, 도통되지 않는 것을 B 로 표기하였다.
Figure 112017056418590-pct00001
표 1 에 나타내는 바와 같이, 본 발명예 1 - 7 에서는, 냉열 사이클 시험, 고온 방치 시험, 및 통전 시험 어느 것에 있어서도, 양호한 결과가 얻어졌다.
한편, 비교예 1 은, 냉열 사이클 시험 후에 세라믹스 기판에 균열이 발생하였다.
또, 종래의 비교예 2 및 비교예 3 은, 통전 시험에 있어서, 단자 사이에 도통 불량이 발생하였다. 이들 비교예 2 및 비교예 3 은, 만곡 정도가 -60 ㎛ 로 커, 방열이 원활하게 이루어지지 않게 되기 때문에 금속 전극과 금속 단자를 접합하고 있는 솔더가 용융되어, 금속 전극과 금속 단자가 전기적으로 단선되었기 때문이다. 또, 비교예 3 에서는, 냉열 사이클 시험에 있어서, 세라믹스 기판과 히트 싱크 사이에서, 접합 면적의 50 ％ 이상이 박리되는 결과가 되었다. 또, 고온 방치 시험에 있어서, 세라믹스 기판과 히트 싱크 사이에서, 접합 강도가 30 ％ 이상 저하되었다. 또, 통전 시험에 있어서, 단자 사이에 도통 불량이 발생하였다.
비교예 4 에서는, 냉간 교정 후에 이미 솔더에 크랙이 발생하였기 때문에, 냉열 사이클 시험, 고온 방치 시험, 및 통전 시험 어느 것도 실시할 수 없었다.
비교예 5 에서는, 가압 냉각 교정 후에 소자를 솔더링하면, 히트 싱크의 휨이 가압 냉각 교정을 실시하기 전의 상태까지 되돌아왔기 때문에, 냉열 사이클 시험, 고온 방치 시험, 및 통전 시험 어느 것도 실시할 수 없었다.
비교예 6 에서는, 접합시 가압 교정을 실시하였을 때에, 가압력에 의해 솔더가 세라믹스 기판과 히트 싱크 사이로부터 유출되어, 접합 자체를 할 수 없었다.
이상의 결과로부터, 본원 발명에 의하면, 세라믹스 기판과 Al 부재를 크게 만곡시키지 않고 접합할 수 있고, 또한, 접합 부분에 손상이 없는 저항기를 제조 가능한 것이 확인되었다.
10 : 저항기
11 : 세라믹스 기판
12 : 저항체
13a, 13b : 금속 전극
14a, 14b : 금속 단자
23 : 히트 싱크 (Al 부재)
29 : 완충층
32 : 교정 지그

Claims (11)

  1. 세라믹스 기판의 일방의 면에 형성된 저항체 및 금속 전극을 포함하는 칩 저항체와, 상기 금속 전극에 전기적으로 접속된 금속 단자와, 상기 세라믹스 기판의 타방의 면측에 형성된 Al 부재를 구비하고,
    상기 세라믹스 기판과 상기 Al 부재가, Al-Si 계의 브레이징재에 의해 접합되고,
    상기 금속 전극과 상기 금속 단자가 솔더에 의해 접합되고,
    상기 Al 부재는, 상기 세라믹스 기판측의 면에 대향하는 대향면의 만곡 정도가, -30 ㎛/50 ㎜ 이상, 700 ㎛/50 ㎜ 이하의 범위이고,
    상기 세라믹스 기판의 두께는 0.3 ㎜ 이상, 1.0 ㎜ 이하의 범위이고,
    상기 Al 부재의 두께는 3.0 ㎜ 이상, 10.0 ㎜ 이하의 범위이고,
    상기 금속 전극의 두께는 2 ㎛ 이상 3 ㎛ 이하인 것을 특징으로 하는 저항기.
  2. 제 1 항에 있어서,
    상기 Al 부재는, 순도가 99.98 mass％ 이상인 Al 로 이루어지는 완충층과 히트 싱크의 적층체이고, 상기 완충층과 상기 세라믹스 기판의 타방의 면이 Al-Si 계의 브레이징재에 의해 접합되어 있는, 저항기.
  3. 제 2 항에 있어서,
    상기 완충층의 두께가 0.4 ㎜ 이상, 2.5 ㎜ 이하의 범위인, 저항기.
  4. 제 1 항에 있어서,
    상기 칩 저항체, 상기 금속 전극, 및 상기 금속 단자는, 적어도 그 일부가 절연성의 봉지 수지에 의해 덮이고, 상기 봉지 수지는, 열팽창 계수가 8 ppm/℃ 이상, 20 ppm/℃ 이하의 범위의 수지인, 저항기.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 저항기를 제조하는 저항기의 제조 방법으로서,
    상기 세라믹스 기판과 상기 Al 부재 사이에, Al-Si 계의 브레이징재를 배치하고, 상기 세라믹스 기판과 상기 Al 부재를 적층 방향을 따라 가압하면서 가열하여, 상기 세라믹스 기판과 상기 Al 부재를 상기 브레이징재에 의해 접합하여 접합체를 형성하는 접합 공정과,
    상기 Al 부재의 만곡을 교정하는 만곡 교정 공정과,
    금속 전극과 금속 단자를 접합하는 단자 접합 공정을 구비하고,
    상기 세라믹스 기판의 두께는 0.3 ㎜ 이상, 1.0 ㎜ 이하의 범위이고,
    상기 Al 부재의 두께는 3.0 ㎜ 이상, 10.0 ㎜ 이하의 범위이고,
    상기 금속 전극의 두께는 2 ㎛ 이상 3 ㎛ 이하인 것을 특징으로 하는 저항기의 제조 방법.
  6. 제 5 항에 있어서,
    상기 만곡 교정 공정은, 상기 접합체의 상기 Al 부재측에 소정의 곡률을 갖는 교정 지그를 맞닿게 하고, 상기 세라믹스 기판측으로부터 상기 접합체를 압압하는, 냉간 교정을 실시하는 공정인, 저항기의 제조 방법.
  7. 제 5 항에 있어서,
    상기 만곡 교정 공정은, 상기 Al 부재측 및 상기 세라믹스 기판측에 각각 배치한 평탄한 교정 지그로 상기 접합체를 협지하고, 0 ℃ 이하 또한 -40 ℃ 이상으로 냉각시키고 나서 실온으로 되돌리는, 가압 냉각 교정을 실시하는 공정인, 저항기의 제조 방법.
  8. 제 5 항에 있어서,
    상기 만곡 교정 공정은, 상기 접합 공정에 앞서, 상기 Al 부재측에 소정의 곡률을 갖는 교정 지그를 배치하는 공정인, 저항기의 제조 방법.
  9. 제 5 항에 있어서,
    상기 칩 저항체의 주위를 둘러싸도록 형틀을 배치하고, 연화시킨 봉지 수지를 상기 형틀의 내부에 충전하는 봉지 수지 형성 공정을 추가로 구비하는, 저항기의 제조 방법.
  10. 제 1 항에 있어서,
    상기 저항체가 Ta-Si 또는 RuO2 로 이루어지는 저항기.
  11. 제 1 항에 있어서,
    상기 금속 전극이 Cu, Cu 합금, Al, 및 Ag 에서 선택되는 어느 1 종의 금속으로 이루어지는 기재된 저항기.
KR1020177016216A 2015-01-28 2016-01-27 저항기 및 저항기의 제조 방법 Active KR102359146B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015014405A JP6398749B2 (ja) 2015-01-28 2015-01-28 抵抗器及び抵抗器の製造方法
JPJP-P-2015-014405 2015-01-28
PCT/JP2016/052393 WO2016121838A1 (ja) 2015-01-28 2016-01-27 抵抗器及び抵抗器の製造方法

Publications (2)

Publication Number Publication Date
KR20170104994A KR20170104994A (ko) 2017-09-18
KR102359146B1 true KR102359146B1 (ko) 2022-02-04

Family

ID=56543446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177016216A Active KR102359146B1 (ko) 2015-01-28 2016-01-27 저항기 및 저항기의 제조 방법

Country Status (7)

Country Link
US (1) US10121574B2 (ko)
EP (1) EP3252781B1 (ko)
JP (1) JP6398749B2 (ko)
KR (1) KR102359146B1 (ko)
CN (1) CN107112100B (ko)
TW (1) TWI695390B (ko)
WO (1) WO2016121838A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157201A (ja) * 2017-03-16 2018-10-04 三菱マテリアル株式会社 抵抗装置、及び、抵抗装置の製造方法
EP3404675A1 (de) 2017-05-15 2018-11-21 EBG Elektronische Bauelemente GmbH Leistungswiderstand
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
DE102018101419A1 (de) * 2018-01-23 2019-07-25 Biotronik Se & Co. Kg Elektrischer Widerstand, insbesondere für medizinische Implantate
US11790453B2 (en) 2018-05-04 2023-10-17 Assurant, Inc. Systems and methods for generating contextually relevant device protections
US12236486B2 (en) 2018-05-04 2025-02-25 Assurant, Inc. Systems and methods for generating contextually relevant device protections

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503026A (ja) * 1998-02-06 2002-01-29 カドック・エレクトロニクス・インコーポレーテッド 接点への回路接続の相違に拘らず、厳密な抵抗許容公差を有する低抵抗、高電力の抵抗器
JP2007273661A (ja) * 2006-03-31 2007-10-18 Neomax Material:Kk 半導体装置
JP2009200258A (ja) * 2008-02-21 2009-09-03 Toyota Motor Corp 半導体モジュール
JP2010287842A (ja) * 2009-06-15 2010-12-24 Pioneer Trading Co Ltd 大電力無誘導抵抗器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4339551C1 (de) * 1993-11-19 1994-10-13 Heusler Isabellenhuette Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
JPH08306861A (ja) 1995-04-27 1996-11-22 Sanyo Electric Co Ltd チップ抵抗体
JP3180677B2 (ja) * 1996-08-22 2001-06-25 三菱マテリアル株式会社 ヒートシンク付セラミック回路基板
JPH10247763A (ja) * 1997-03-05 1998-09-14 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP4692708B2 (ja) * 2002-03-15 2011-06-01 Ｄｏｗａメタルテック株式会社 セラミックス回路基板およびパワーモジュール
JP4452196B2 (ja) * 2004-05-20 2010-04-21 コーア株式会社 金属板抵抗器
US7310036B2 (en) * 2005-01-10 2007-12-18 International Business Machines Corporation Heat sink for integrated circuit devices
US7190252B2 (en) * 2005-02-25 2007-03-13 Vishay Dale Electronics, Inc. Surface mount electrical resistor with thermally conductive, electrically insulative filler and method for using same
JP4641229B2 (ja) * 2005-08-18 2011-03-02 ローム株式会社 チップ抵抗器
US7982582B2 (en) * 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
TW200901235A (en) * 2007-06-29 2009-01-01 Feel Cherng Entpr Co Ltd Apertured fixed chip resistor and method for fabricating the same
JP5056340B2 (ja) * 2007-10-22 2012-10-24 トヨタ自動車株式会社 半導体モジュールの冷却装置
US8325007B2 (en) * 2009-12-28 2012-12-04 Vishay Dale Electronics, Inc. Surface mount resistor with terminals for high-power dissipation and method for making same
JP2012197496A (ja) 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd 複合部材
US8823483B2 (en) * 2012-12-21 2014-09-02 Vishay Dale Electronics, Inc. Power resistor with integrated heat spreader
JP6413230B2 (ja) * 2013-11-14 2018-10-31 三菱マテリアル株式会社 抵抗器及び抵抗器の製造方法
JP6413229B2 (ja) * 2013-11-14 2018-10-31 三菱マテリアル株式会社 抵抗器及び抵抗器の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503026A (ja) * 1998-02-06 2002-01-29 カドック・エレクトロニクス・インコーポレーテッド 接点への回路接続の相違に拘らず、厳密な抵抗許容公差を有する低抵抗、高電力の抵抗器
JP2007273661A (ja) * 2006-03-31 2007-10-18 Neomax Material:Kk 半導体装置
JP2009200258A (ja) * 2008-02-21 2009-09-03 Toyota Motor Corp 半導体モジュール
JP2010287842A (ja) * 2009-06-15 2010-12-24 Pioneer Trading Co Ltd 大電力無誘導抵抗器

Also Published As

Publication number Publication date
JP6398749B2 (ja) 2018-10-03
TW201703063A (zh) 2017-01-16
WO2016121838A1 (ja) 2016-08-04
KR20170104994A (ko) 2017-09-18
TWI695390B (zh) 2020-06-01
US10121574B2 (en) 2018-11-06
EP3252781B1 (en) 2021-12-08
EP3252781A4 (en) 2018-10-24
US20180012685A1 (en) 2018-01-11
EP3252781A1 (en) 2017-12-06
JP2016139732A (ja) 2016-08-04
CN107112100B (zh) 2019-04-12
CN107112100A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
KR102359146B1 (ko) 저항기 및 저항기의 제조 방법
US9269644B2 (en) Method for producing semiconductor device
JP4692708B2 (ja) セラミックス回路基板およびパワーモジュール
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
WO2014034245A1 (ja) パワーモジュール用基板及びパワーモジュール
KR102186331B1 (ko) 저항기 및 저항기의 제조 방법
JP7151583B2 (ja) ヒートシンク付き絶縁回路基板
CN110383468A (zh) 带散热片的功率模块用基板
KR102563423B1 (ko) 세라믹 기판 제조 방법
CN109155305B (zh) 功率用半导体装置
JP2008091959A (ja) 半導体装置の製造方法
JP5707896B2 (ja) ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP6413229B2 (ja) 抵抗器及び抵抗器の製造方法
JP2017212362A (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP3793562B2 (ja) セラミック回路基板
CN114946022A (zh) 散热器一体型绝缘电路基板
JP2006229247A (ja) 回路基板及びその製造方法
KR102564818B1 (ko) 파워모듈 및 그 제조방법
CN111819681B (zh) 带散热器的绝缘电路基板
JP2010267997A (ja) セラミックス回路基板およびパワーモジュール
JP2019149514A (ja) 放熱板付絶縁回路基板、及び、放熱板付絶縁回路基板の製造方法
JP2006270062A (ja) 絶縁伝熱構造体及びパワーモジュール用基板

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20170613

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201026

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210901

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211109

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration