[go: up one dir, main page]

KR102351958B1 - 박막 패턴의 형성 방법 - Google Patents

박막 패턴의 형성 방법 Download PDF

Info

Publication number
KR102351958B1
KR102351958B1 KR1020150006323A KR20150006323A KR102351958B1 KR 102351958 B1 KR102351958 B1 KR 102351958B1 KR 1020150006323 A KR1020150006323 A KR 1020150006323A KR 20150006323 A KR20150006323 A KR 20150006323A KR 102351958 B1 KR102351958 B1 KR 102351958B1
Authority
KR
South Korea
Prior art keywords
resist pattern
pattern
resist
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150006323A
Other languages
English (en)
Other versions
KR20160087472A (ko
Inventor
황준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150006323A priority Critical patent/KR102351958B1/ko
Priority to US14/740,450 priority patent/US9541806B2/en
Publication of KR20160087472A publication Critical patent/KR20160087472A/ko
Application granted granted Critical
Publication of KR102351958B1 publication Critical patent/KR102351958B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 패턴의 형성 방법은 기판 위에 제1 레지스트 패턴을 형성하는 단계, 상기 기판 및 상기 제1 레지스트 패턴 위에 제2 레지스트 패턴을 형성하는 단계, 상기 기판, 상기 제1 레지스트 패턴 및 상기 제2 레지스트 패턴 위에 제1 금속층을 형성하는 단계, 제1 리프트 오프 공정으로 상기 제2 레지스트 패턴 및 상기 제2 레지스트 위에 형성된 상기 제1 금속층을 제거하여 상기 기판의 일부 및 상기 제1 레지스트 패턴의 일부를 노출하는 단계, 상기 노출된 기판, 상기 노출된 제1 레지스트 패턴 및 상기 제1 금속층 위에 제2 금속층을 형성하는 단계, 그리고 제2 리프트 오프 공정으로 제1 레지스트 패턴과 상기 제1 레지스트 패턴 위에 형성된 상기 제1 금속층 및 상기 제2 금속층을 제거하여 제1 금속 패턴 및 제2 금속 패턴을 형성하는 단계를 포함하고, 상기 제1 레지스트 패턴 및 상기 제2 레지스트 패턴을 용해 특성이 서로 다르다.

Description

박막 패턴의 형성 방법{METHOD FOR PATTERN OF THIN FILM}
본 발명은 박막 패턴의 형성 방법에 관한 것이다.
평판 표시 장치(Flat Panel Display device)는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치(Cathode-ray Tube Display device)를 대체하는 표시 장치로 사용되고 있으며, 대표적인 예로서 액정 표시 장치(Liquid Crystal Display device; LCD)와 유기 발광 표시장치(Organic Light Emitting diode Display device; OLED)가 있다.
이러한 평판 표시 장치는 유리, 스테인레스 스틸 또는 합성 수지로 이루어진 기판 상에 배치된 복수의 박막 패턴을 포함한다. 복수의 박막 패턴은 금속으로 이루어진 배선 또는 전극, 무기물로 이루어진 박막 및 유기물로 이루어진 박막 패턴 등을 포함한다.
한편, 평판 표시 장치는 금속 박막 패턴이 이중으로 형성된 구조를 포함할 수 있는데, 이러한 구조를 형성하기 위하여 포토리소크라피 방법을 이용한다. 이 경우, 한 금속 박막층을 형성하고 한 금속 박막층 위에 포토 레지스트 패턴을 형성한 후, 포토 레지스트 패턴을 마스크로 하여 한 금속 박막층을 식각하는 단계를 포함한다. 이 후, 다른 금속 박막층을 형성하고, 다른 금속 박막층 위에 포토레지스트 패턴을 형성한 후, 포토 레지스트 패턴을 마스크로 하여 다른 금속 박막층을 식각하는 단계를 포함한다. 즉, 한 금속 박막 및 다른 금속 박막은 각각의 공정 단계를 거쳐 형성된다.
본 발명이 이루고자 하는 기술적 과제는 공정을 간소화할 수 있는 박막 패턴의 형성 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 박막 패턴의 형성 방법은 기판 위에 제1 레지스트 패턴을 형성하는 단계, 상기 기판 및 상기 제1 레지스트 패턴 위에 제2 레지스트 패턴을 형성하는 단계, 상기 기판, 상기 제1 레지스트 패턴 및 상기 제2 레지스트 패턴 위에 제1 금속층을 형성하는 단계, 제1 리프트 오프 공정으로 상기 제2 레지스트 패턴 및 상기 제2 레지스트 위에 형성된 상기 제1 금속층을 제거하여 상기 기판의 일부 및 상기 제1 레지스트 패턴의 일부를 노출하는 단계, 상기 노출된 기판, 상기 노출된 제1 레지스트 패턴 및 상기 제1 금속층 위에 제2 금속층을 형성하는 단계, 그리고 제2 리프트 오프 공정으로 제1 레지스트 패턴과 상기 제1 레지스트 패턴 위에 형성된 상기 제1 금속층 및 상기 제2 금속층을 제거하여 제1 금속 패턴 및 제2 금속 패턴을 형성하는 단계를 포함하고, 상기 제1 레지스트 패턴 및 상기 제2 레지스트 패턴을 용해 특성이 서로 다르다.
상기 제1 레지스트 패턴을 형성하는 단계는 상기 기판을 스테이지 위에 탑재한 후, 잉크젯 헤드를 사용하여 상기 기판의 일부 위에 제1 레지스트 물질을 토출하는 단계 및 상기 토출된 제1 레지스트 물질을 상기 스테이지 아래에 배치된 베이킹 장치를 이용하여 경화하는 단계를 포함할 수 있다.
상기 제2 레지스트 패턴을 형성하는 단계는 상기 잉크젯 헤드를 사용하여 상기 기판의 일부 및 상기 제1 레지스트 패턴의 일부 위에 제2 레지스트 물질을 토출하는 단계 및 상기 토출된 제2 레지스트 물질을 상기 스테이지 아래에 배치된 상기 베이킹 장치를 이용하여 경화하는 단계를 포함할 수 있다.
상기 제1 금속층 및 상기 제2 금속층은 서로 다른 재질로 형성할 수 있다.
상기 제1 금속 패턴은 상기 기판 위에 형성되고, 상기 제2 금속 패턴은 상기 기판 및 상기 제1 금속 패턴 위에 형성될 수 있다.
상기 기판 위에 형성된 상기 제2 금속 패턴은 상기 제1 금속 패턴과 접촉할 수 있다.
상기 제1 리프트 오프 공정에서, 상기 제2 레지스트 패턴은 무극성 용매를 사용하여 제거하고, 상기 제2 레지스트 위에 형성된 상기 제1 금속층은 상기 제2 레지스트 패턴의 제거 시 동시에 제거될 수 있다.
상기 제2 리프트 오프 공정에서, 상기 제1 레지스트 패턴은 극성 용매를 사용하여 제거하고, 상기 제1 레지스트 위에 형성된 상기 제1 금속층 및 상기 제2 금속층은 상기 제1 레지스트 패턴의 제거 시 동시에 제거될 수 있다.
상기 제1 리프트 오프 공정에서, 상기 제2 레지스트 패턴은 극성 용매를 사용하여 제거하고, 상기 제2 레지스트 위에 형성된 상기 제1 금속층은 상기 제2 레지스트 패턴의 제거 시 동시에 제거될 수 있다.
상기 제2 리프트 오프 공정에서, 상기 제1 레지스트 패턴은 무극성 용매를 사용하여 제거하고, 상기 제1 레지스트 위에 형성된 상기 제1 금속층 및 상기 제2 금속층은 상기 제1 레지스트 패턴의 제거 시 동시에 제거될 수 있다.
본 발명의 일 실시예에 따르면, 잉크젯 방법을 사용하여 용해 특성이 서로 다른 제1 레지스트 패턴 및 제2 레지스트 패턴을 형성하고, 이를 이용하여 리프트 오프 공정으로 제1 금속 패턴 및 제2 금속 패턴을 형성함에 따라 종래의 제1 금속 패턴 및 제2 금속 패턴을 각각 형성하는 것이 비해 공정이 간소화될 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 박막 패턴의 형성 방법을 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면, 도 1 내지 도 6을 참고하여 본 발명의 일 실시예에 따른 박막 패턴의 형성 방법에 대해 설명한다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 박막 패턴의 형성 방법을 도시한 도면이다.
도 1을 참고하면, 기판(100) 위에 제1 레지스트 패턴(110)을 형성한다. 제1 레지스트 패턴(110)은 잉크젯 방법으로 형성한다.
잉크젯 장치를 사용하여 잉크젯 방법을 실시한다. 잉크젯 장치는 스테이지(1000), 잉크젯 헤드(200) 및 베이킹 장치(300)를 포함한다. 또한, 잉크젯 장치는 잉크젯 헤드(200)를 통하여 토출되는 물질을 저장하는 저장 탱크(도시하지 않음)를 포함하며, 이러한 저장 탱크는 잉크젯 헤드(200)와 연결된다.
기판(100)은 스테이지(1000) 위에 탑재되고, 기판(100) 위에 기판(100)과 소정 간격 이격되어 잉크젯 헤드(200)가 위치한다. 베이킹 장치(300)는 스테이지(1000) 아래에 배치되어 있다.
잉크젯 헤드(200)는 제1 레지스트 물질을 기판(100) 위에 토출한다. 그리고, 베이킹 장치(300)를 통하여 기판(100) 위에 토출된 제1 레지스트 물질을 경화시켜 제1 레지스트 패턴(110)을 형성한다.
제1 레지스트 물질은 소정의 위치에 토출되며, 제1 레지스트 물질이 퍼지기 전에 베이킹 장치(300)에 의해 경화됨에 따라, 제1 레지스트 패턴(110)을 형성하기 위한 별도의 격벽이나 마스크는 필요하지 않는다. 즉, 제1 레지스트 패턴(110)의 형성 시, 공정이 간소화될 수 있다.
도 2를 참고하면, 기판(100) 및 제1 레지스트 패턴(110) 위에 제2 레지스트 패턴(120)을 형성한다. 제1 레지스트 패턴(110)은 잉크젯 방법으로 형성한다.
제1 레지스트 패턴(110)이 형성된 기판(100)을 이동시키지 않고, 잉크젯 헤드(200)에서 제2 레지스트 물질을 기판(100) 및 제1 레지스트 패턴(110 위에 토출한다. 이 때, 잉크젯 헤드(200)에 제1 레지스트 물질이 저장된 저장 탱크(도시하지 않음)가 아니라 제2 레지스트 물질이 저장된 저장 탱크(도시하지 않음)를 연결하여 제2 레지스트 물질을 토출한다. 또한, 제2 레지스트 물질이 저장된 저장 탱크(도시하지 않음)에 연결된 다른 잉크젯 헤드를 사용하여 제2 레지스트 물질을 토출할 수도 있다.
잉크젯 헤드(200)는 제2 레지스트 물질을 기판(100) 및 제1 레지스트 패턴(110 위에 토출한다. 그리고, 베이킹 장치(300)를 통하여 기판(100) 및 제1 레지스트 패턴(110) 위에 토출된 제2 레지스트 물질을 경화시켜 제2 레지스트 패턴(120)을 형성한다.
제2 레지스트 물질은 소정의 위치에 토출되며, 제2 레지스트 물질이 퍼지기 전에 베이킹 장치(300)에 의해 경화됨에 따라, 제2 레지스트 패턴(120)을 형성하기 위한 별도의 격벽이나 마스크는 필요하지 않는다. 즉, 제2 레지스트 패턴(120)의 형성 시, 공정이 간소화될 수 있다.
여기서, 제1 레지스트 패턴(110)과 제2 레지스트 패턴(120)은 유기 물질로 이루어질 수 있다.
또한, 제1 레지스트 패턴(110)과 제2 레지스트 패턴(120)은 용해 특성이 서로 다르다. 제1 레지스트 패턴(110)은 물, 에탄올 및 아세트산과 같은 극성 용매(polar solvent)에 용해되고, 벤젠, 이황화탄소 및 헥산과 같은 무극성 용매(nonpolar solvent)에는 용해되지 않는다. 제2 레지스트 패턴(120)은 무극성 용매에 용해되고, 극성 용매에는 용해되지 않는다.
도 3을 참고하면, 기판(100), 제1 레지스트 패턴(110) 및 제2 레지스트 패턴(120) 위에 제1 금속층(130)을 형성한다.
도 4를 참고하면, 제1 리프트 오프(lift off) 공정을 실시하여 제2 레지스트 패턴(120) 및 제2 레지스트 패턴(120) 위에 형성된 제1 금속층(130)을 제거한다.
제2 레지스트 패턴(120)는 무극성 용매를 사용하여 제거한다. 이 때, 제2 레지스트 패턴(120) 위에 형성된 제1 금속층(130)이 동시에 제거된다. 여기서, 제1 레지스트 패턴(110)과 제2 레지스트 패턴(120)은 용해 특성이 서로 다르기 때문에, 제1 레지스트 패턴(110)은 무극성 용매에 제거되지 않는다. 이에, 제1 금속층(130)은 기판(100) 위 및 제1 레지스트 패턴(110) 위에만 남게 되고, 기판(100) 및 제1 레지스트 패턴(110) 중 제2 레지스트 패턴(120)이 형성된 부분이 노출된다.
도 5를 참고하면, 노출된 기판(100), 노출된 제1 레지스트 패턴(110) 및 제1 금속층(130) 위에 제2 금속층(140)을 형성한다. 여기서, 제2 금속층(140)과 제1 금속층(130)은 서로 다른 재질로 이루어진다.
도 6을 참고하면, 제2 리프트 오프(lift off) 공정을 실시하여 제1 레지스트 패턴(110)과 제1 레지스트 패턴(110) 위에 형성된 제1 금속층(130) 및 제2 금속층(140)을 제거한다.
제1 레지스트 패턴(110)는 극성 용매를 사용하여 제거한다. 이 때, 제1 레지스트 패턴(110) 위에 형성된 제1 금속층(130) 및 제2 금속층(140)이 동시에 제거된다.
이에, 기판(100) 위에 제1 금속 패턴(135) 및 제2 금속 패턴(145)이 형성된다. 이 때, 제1 금속 패턴(135)은 기판(100) 위에 형성되고, 제2 금속 패턴(145)은 제1 금속 패턴(135) 위 및 기판(100) 위에 형성된다. 여기서, 기판(100) 위에 형성된 제2 금속 패턴(145)은 제1 금속 패턴(135)과 접촉된다.
이와 같이, 잉크젯 방법을 사용하여 용해 특성이 서로 다른 제1 레지스트 패턴(110) 및 제2 레지스트 패턴(120)을 형성하고, 이를 이용하여 리프트 오프 공정으로 제1 금속 패턴(135) 및 제2 금속 패턴(145)을 형성함에 따라 종래의 제1 금속 패턴(135) 및 제2 금속 패턴(145)을 각각 형성하는 것이 비해 공정이 간소화될 수 있다.
한편, 본 실시예에서는 제1 레지스트 패턴(110)은 극성 용매를 상용하여 제거하고, 제2 레지스트 패턴(120)은 무극성 용매를 사용하여 제거함을 설명하였지만, 이에 한정하지 않고, 무극성 용매를 사용하여 제1 레지스트 패턴(110)을 제거하고, 극성 용매를 사용하여 제2 레지스트 패턴(120)을 제거할 수도 있다. 이 경우, 제1 레지스트 패턴(110)은 무극성 용매에 용해되고, 극성 용매에는 용해되지 않고, 제2 레지스트 패턴(120)은 극성 용매에 용해되고, 무극성 용매에는 용해되지 않는다.
또한, 본 실시예에서는 용해 특성이 서로 다른 제1 레지스트 패턴(110) 및 제2 레지스트 패턴(120)을 이용한 리프트 오프 공정을 통하여 제1 금속 패턴(135) 및 제2 금속 패턴(145)을 형성함을 설명하였지만, 이에 한정하지 않고, 제2 레지스트 패턴(120 위에 제2 레지스트 패턴(120)과 용해 특성이 다른 제3 레지스트 패턴을 추가로 형성하여, 제3 금속 패턴을 추가로 형성할 수도 있다. 이 경우, 제3 레지스트 패턴은 잉크젯 방법으로 형성할 수 있고, 제3 레지스트 패턴과 제1 레지스트 패턴(110)은 용해 특성이 동일할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 기판 110: 제1 레지스트 패턴
120: 제2 레지스트 패턴 130: 제1 금속층
135: 제1 금속 패턴 140: 제2 금속층
145: 제2 금속 패턴 200: 잉크젯 헤드
300: 베이킹 장치 1000: 스테이지

Claims (10)

  1. 기판 위에 제1 레지스트 패턴을 형성하는 단계,
    상기 기판 및 상기 제1 레지스트 패턴 위에 제2 레지스트 패턴을 형성하는 단계, 상기 제2 레지스트 패턴의 일부분은 상기 제1 레지스트 패턴이 위치하지 않는 상기 기판의 제1 부분 위에 위치하고, 상기 제2 레지스트 패턴의 나머지 일부분은 상기 제1 레지스트 패턴의 제1 부분 위에 위치하도록 형성되고,
    상기 기판, 상기 제1 레지스트 패턴 및 상기 제2 레지스트 패턴 위에 제1 금속층을 형성하는 단계,
    제1 리프트 오프 공정으로 상기 제2 레지스트 패턴 및 상기 제2 레지스트 패턴 위에 형성된 상기 제1 금속층을 제거하여 상기 기판의 상기 제1 부분 및 상기 제1 레지스트 패턴의 상기 제1 부분을 노출하는 단계,
    상기 노출된 상기 기판의 상기 제1 부분, 상기 노출된 상기 제1 레지스트 패턴의 상기 제1 부분 및 상기 제1 금속층 위에 제2 금속층을 형성하는 단계, 그리고
    제2 리프트 오프 공정으로 제1 레지스트 패턴과 상기 제1 레지스트 패턴 위에 형성된 상기 제1 금속층 및 상기 제2 금속층을 제거하여 제1 금속 패턴 및 제2 금속 패턴을 형성하는 단계를 포함하고,
    상기 제1 레지스트 패턴 및 상기 제2 레지스트 패턴을 용해 특성이 서로 다른 박막 패턴의 형성 방법.
  2. 제1항에서,
    상기 제1 레지스트 패턴을 형성하는 단계는
    상기 기판을 스테이지 위에 탑재한 후, 잉크젯 헤드를 사용하여 상기 기판의 일부 위에 제1 레지스트 물질을 토출하는 단계 및
    상기 토출된 제1 레지스트 물질을 상기 스테이지 아래에 배치된 베이킹 장치를 이용하여 경화하는 단계를 포함하는 박막 패턴의 형성 방법.
  3. 제2항에서,
    상기 제2 레지스트 패턴을 형성하는 단계는
    상기 잉크젯 헤드를 사용하여 상기 기판의 일부 및 상기 제1 레지스트 패턴의 일부 위에 제2 레지스트 물질을 토출하는 단계 및
    상기 토출된 제2 레지스트 물질을 상기 스테이지 아래에 배치된 상기 베이킹 장치를 이용하여 경화하는 단계를 포함하는 박막 패턴의 형성 방법.
  4. 제3항에서,
    상기 제1 금속층 및 상기 제2 금속층은 서로 다른 재질로 형성하는 박막 패턴의 형성 방법.
  5. 제4항에서,
    상기 제1 금속 패턴은 상기 기판 위에 형성되고,
    상기 제2 금속 패턴은 상기 기판 및 상기 제1 금속 패턴 위에 형성되는 박막 패턴의 형성 방법.
  6. 제5항에서,
    상기 기판 위에 형성된 상기 제2 금속 패턴은 상기 제1 금속 패턴과 접촉하는 박막 패턴의 형성 방법.
  7. 제6항에서,
    상기 제1 리프트 오프 공정에서,
    상기 제2 레지스트 패턴은 무극성 용매를 사용하여 제거하고,
    상기 제2 레지스트 패턴 위에 형성된 상기 제1 금속층은 상기 제2 레지스트 패턴의 제거 시 동시에 제거되는 박막 패턴의 형성 방법.
  8. 제7항에서,
    상기 제2 리프트 오프 공정에서,
    상기 제1 레지스트 패턴은 극성 용매를 사용하여 제거하고,
    상기 제1 레지스트 패턴 위에 형성된 상기 제1 금속층 및 상기 제2 금속층은 상기 제1 레지스트 패턴의 제거 시 동시에 제거되는 박막 패턴의 형성 방법.
  9. 제6항에서,
    상기 제1 리프트 오프 공정에서,
    상기 제2 레지스트 패턴은 극성 용매를 사용하여 제거하고,
    상기 제2 레지스트 패턴 위에 형성된 상기 제1 금속층은 상기 제2 레지스트 패턴의 제거 시 동시에 제거되는 박막 패턴의 형성 방법.
  10. 제9항에서,
    상기 제2 리프트 오프 공정에서,
    상기 제1 레지스트 패턴은 무극성 용매를 사용하여 제거하고,
    상기 제1 레지스트 패턴 위에 형성된 상기 제1 금속층 및 상기 제2 금속층은 상기 제1 레지스트 패턴의 제거 시 동시에 제거되는 박막 패턴의 형성 방법.
KR1020150006323A 2015-01-13 2015-01-13 박막 패턴의 형성 방법 Active KR102351958B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150006323A KR102351958B1 (ko) 2015-01-13 2015-01-13 박막 패턴의 형성 방법
US14/740,450 US9541806B2 (en) 2015-01-13 2015-06-16 Method for forming thin film pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150006323A KR102351958B1 (ko) 2015-01-13 2015-01-13 박막 패턴의 형성 방법

Publications (2)

Publication Number Publication Date
KR20160087472A KR20160087472A (ko) 2016-07-22
KR102351958B1 true KR102351958B1 (ko) 2022-01-17

Family

ID=56367454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150006323A Active KR102351958B1 (ko) 2015-01-13 2015-01-13 박막 패턴의 형성 방법

Country Status (2)

Country Link
US (1) US9541806B2 (ko)
KR (1) KR102351958B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12154864B2 (en) 2021-03-30 2024-11-26 Innoscience (Suzhou) Technology Co., Ltd. III-nitride-based semiconductor devices on patterned substrates and method of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084685A1 (en) 2000-12-27 2004-05-06 The Furukawa Electric Co., Ltd. Semiconductor devices, and methods of manufacture of the same
JP2013074094A (ja) * 2011-09-28 2013-04-22 Sekisui Chem Co Ltd 電子部品の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4238559A (en) 1978-08-24 1980-12-09 International Business Machines Corporation Two layer resist system
KR100603261B1 (ko) * 2002-09-10 2006-07-20 삼성코닝 주식회사 금속막의 패턴 형성방법
KR100943145B1 (ko) * 2007-02-02 2010-02-18 주식회사 엘지화학 컬러필터 및 컬러필터의 제조방법
KR20090083197A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 컬러필터기판의 제조 방법
KR20100050303A (ko) 2008-11-05 2010-05-13 주식회사 동진쎄미켐 패턴 형성방법
JP5278406B2 (ja) 2010-11-02 2013-09-04 信越化学工業株式会社 パターン形成方法
JP2012109487A (ja) * 2010-11-19 2012-06-07 Hitachi High-Technologies Corp 両面インプリント装置
KR20120079734A (ko) 2011-01-05 2012-07-13 삼성전자주식회사 나노임프린트용 스탬프 제조방법
US8852990B2 (en) * 2012-08-20 2014-10-07 United Microelectronics Corp. Method of fabricating solar cell
KR101408181B1 (ko) 2012-11-21 2014-06-16 한국기계연구원 나노패턴이 형성된 기판 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084685A1 (en) 2000-12-27 2004-05-06 The Furukawa Electric Co., Ltd. Semiconductor devices, and methods of manufacture of the same
JP2013074094A (ja) * 2011-09-28 2013-04-22 Sekisui Chem Co Ltd 電子部品の製造方法

Also Published As

Publication number Publication date
US20160202532A1 (en) 2016-07-14
KR20160087472A (ko) 2016-07-22
US9541806B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
US11696465B2 (en) OLED display motherboard and method for manufacturing the same, method for manufacturing OLED display panel and OLED display device thereof
KR101537450B1 (ko) 발광 디스플레이 백플레인, 디스플레이 장치 및 픽셀 격벽층의 제조방법
US10115775B2 (en) OLED display device and manufacturing method thereof, and display apparatus
US9947731B2 (en) Organic Light-emitting display substrate, manufacturing method thereof and display device
US9219253B2 (en) Method for manufacturing organic EL display device
US20190081115A1 (en) Display substrate, manufacturing method thereof and display device
EP3200227A1 (en) Electroluminescent device and manufacturing method thereof, display substrate and display apparatus
US20210167147A1 (en) Light emitting device, display panel having the same, and method of manufacturing display panel
US9018036B2 (en) Methods of forming patterns on a substrate
KR20240107317A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20180337334A1 (en) Method and device for manufacturing deposition mask
KR102351958B1 (ko) 박막 패턴의 형성 방법
US20160372522A1 (en) Coa substrate, display device and method for manufacturing coa substrate
JP6158726B2 (ja) 塗布製品の量産方法
KR20200002948A (ko) 유기 el 디스플레이의 제조 방법
JP2005270725A (ja) パターン基板、パターン基板の製造方法、及びパターン基板の製造装置
JP2004111166A (ja) 有機ｅｌ素子用バンク付き基板
US20190011834A1 (en) Patterned bank structures on substrates and formation method
CN107093616A (zh) 有源矩阵有机发光二极管面板及制作其的方法
Naserifar et al. Inkjet printing of curing agent on thin PDMS for local tailoring of mechanical properties
KR20060049736A (ko) 배선 패턴 형성 방법
US8587002B2 (en) Organic EL panel and method of manufacturing the same
KR102070219B1 (ko) 프린팅 마스크 및 유기 발광층 프린팅 장치
TWI493766B (zh) Organic EL element for illumination and method for manufacturing the same
JP2007245449A (ja) 印刷版の製造方法および有機ｅｌパネル製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150113

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200113

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150113

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211021

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration