[go: up one dir, main page]

KR102351950B1 - 이미지 신호 프로세서를 포함하는 전자 장치 - Google Patents

이미지 신호 프로세서를 포함하는 전자 장치 Download PDF

Info

Publication number
KR102351950B1
KR102351950B1 KR1020170083816A KR20170083816A KR102351950B1 KR 102351950 B1 KR102351950 B1 KR 102351950B1 KR 1020170083816 A KR1020170083816 A KR 1020170083816A KR 20170083816 A KR20170083816 A KR 20170083816A KR 102351950 B1 KR102351950 B1 KR 102351950B1
Authority
KR
South Korea
Prior art keywords
code
fob
output
value
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170083816A
Other languages
English (en)
Other versions
KR20190003910A (ko
Inventor
김무영
고경민
김규일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170083816A priority Critical patent/KR102351950B1/ko
Priority to US15/921,788 priority patent/US10397510B2/en
Priority to CN201810554658.5A priority patent/CN109218634B/zh
Publication of KR20190003910A publication Critical patent/KR20190003910A/ko
Application granted granted Critical
Publication of KR102351950B1 publication Critical patent/KR102351950B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H04N5/3658—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/683—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 전자 장치는 이미지 신호 프로세서 및 메모리를 포함한다. 전자 장치는 이미지 신호 프로세서 및 메모리를 포함한다. 이미지 신호 프로세서는 활성 영역에 포함된 활성 픽셀에 대응하는 제 1 코드 값의 신호를 수신하고, 제 1 영역과 관련되는 제 2 코드 값, 및 제 2 영역과 관련되는 제 3 코드 값에 기초하여 보정 값을 계산하고, 제 1 코드 값 및 보정 값에 기초하여 출력 코드 값을 계산한다. 제 1 영역 및 제 2 영역은 활성 영역과 상이하다. 보정 값은 활성 픽셀 및 제 1 영역 사이의 거리에 비례하여 제 3 코드 값의 성분을 포함하고, 활성 픽셀 및 제 2 영역 사이의 거리에 비례하여 제 2 코드 값의 성분을 포함한다.

Description

이미지 신호 프로세서를 포함하는 전자 장치{ELECTONICAL DEVICE COMPRISING IMAGE SIGNAL PROCESSOR}
본 발명은 전자 장치에 관한 것으로, 좀 더 상세하게는 이미지 센서에 관한 것이다.
최근 모바일 기기 및 디지털 카메라 등의 대중화로, 카메라 장치를 구성하는 이미지 센서(Image Seonsor)의 중요성이 증가하고 있다. 이미지 센서는 포토 다이오드 등에 의해 빛을 감지하고, ADC(Analog to Digital Converter) 등을 이용하여 디지털 영상 신호를 출력 한다. 이미지 센서는 빛을 감지하기 위해 다수의 픽셀들을 포함한다.
고품질의 이미지를 얻기 위해 이미지 센서의 동작은 점점 고속화 되고 있다. 따라서, 복수의 ADC를 배치하여 다수의 픽셀들로부터 전달되는 신호를 동시에 처리하는 방법이 제안되었다. 복수의 ADC가 동시에 신호를 처리함으로써, 이미지 센서는 빠른 속도로 디지털 영상 신호를 처리할 수 있다. 뿐만 아니라, 사용자는 고품질의 이미지 정보를 획득할 수 있다.
하지만, 복수의 ADC를 함께 사용하는 경우, ADC들 각각의 특성 차이로 인해 노이즈가 발생할 수 있다. 따라서, 노이즈를 줄이기 위해, 디지털 영상 신호를 처리하기 위한 다양한 방법이 제안되고 있다.
본 발명은 수평 패턴 노이즈를 제거하기 위한 전자 장치를 제공할 수 있다.
본 발명의 실시 예에 따르면, 전자 장치는 이미지 신호 프로세서를 포함할 수 있다. 이미지 신호 프로세서는 활성 영역에 포함된 활성 픽셀에 대응하는 제 1 코드 값의 신호를 수신하고, 제 1 영역과 관련되는 제 2 코드 값, 및 제 2 영역과 관련되는 제 3 코드 값에 기초하여 보정 값을 계산하고, 제 1 코드 값 및 보정 값에 기초하여 출력 코드 값을 계산할 수 있다. 제 1 영역 및 제 2 영역은 활성 영역과 상이할 수 있다. 보정 값은 활성 픽셀 및 제 1 영역 사이의 거리에 비례하여 제 3 코드 값의 성분을 포함하고, 활성 픽셀 및 제 2 영역 사이의 거리에 비례하여 제 2 코드 값의 성분을 포함할 수 있다.
본 발명의 실시 예에 따르면, 개선된 화질의 이미지가 출력될 수 있다.
도 1은 본 발명의 실시 예에 따라 설계된 전자 장치를 도시한 블록도 이다.
도 2는 본 발명의 실시 예에 따라 설계된 전자 장치를 도시한 블록도 이다.
도 3은 이미지 신호 프로세서에 의해 계산되는 예시적인 출력 코드 값을 나타낸 그래프 이다.
도 4는 이미지 신호 프로세서에 의해 계산되는 예시적인 출력 코드 값을 나타낸 그래프 이다.
도 5는 도 4의 출력 코드 값과 관련되는 예시적인 이미지를 보여주는 개념도 이다.
도 6은 이미지 신호 프로세서에 의해 계산되는 예시적인 출력 코드 값을 나타낸 그래프 이다.
도 7은 이미지 신호 프로세서에 의해 계산되는 예시적인 출력 코드 값을 나타낸 그래프 이다.
도 8은 도 7의 출력 코드 값과 관련되는 예시적인 이미지를 보여주는 개념도 이다.
도 9는 본 발명의 실시 예에 따라 설계된 전자 장치를 보여주는 블록도 이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따라 설계된 전자 장치를 도시한 블록도 이다.
도 1을 참조하면, 전자 장치(100)는 이미지 센서(미도시), 제 1 ADC (120), 제 2 ADC(130), 및 이미지 신호 프로세서(140)를 포함할 수 있다. 이하 두 개의 ADC(Analog Digital Converter)들(120 및 130)을 포함하는 예시적인 전자 장치(100)가 설명될 것이다. 그러나, 본 발명은 3개 이상의 ADC들을 포함하는 모든 실시 예들을 포함하며, 이하 설명되는 예시에 의해 한정되지 않는다.
도 1의 예에서, 제 1 ADC(120) 및 제 2 ADC(130)는 수신되는 아날로그 신호들에 기초하여 코드 값들을 획득할 수 있다. 제 1 ADC(120) 및 제 2 ADC(130)는 획득된 코드 값들과 관련되는 디지털 신호들을 출력할 수 있다. 획득된 코드 값들은 특정한 아날로그 값들과 관련될 수 있다. 획득된 코드 값들은 특정한 아날로그 값들을 양자화 하여 얻어지는 디지털 값들을 포함할 수 있다. 예로서, 코드 값들은 디스플레이에 의해 출력되는 이미지가 갖는 특정한 밝기 값들에 각각 대응할 수 있다. 예로서, 코드 값들은 이하 설명될 활성 코드 값(ACT_CODE), 상부 FOB 코드 값(TFOB), 하부 FOB 코드 값(BFOB), 및 출력 코드 값(OUT_CODE)을 포함할 수 있다.
이미지 센서는 픽셀 어레이(110)를 포함할 수 있다. 픽셀 어레이(110)는 상부 FOB 영역, 하부 FOB 영역, 및 활성 영역을 포함할 수 있다. 픽셀 어레이(110)는 픽셀들로 구성되는 로우들을 포함할 수 있다. 상부 FOB 영역 및 하부 FOB 영역은 활성 영역과 상이할 수 있다.
도 1의 예에서, 활성 영역은 하나 이상의 활성 픽셀들을 포함할 수 있다. 활성 영역은 하나 이상의 로우들 및 하나 이상의 컬럼들로 구성된 픽셀 어레이를 포함할 수 있다. 예로서, 활성 영역은 제 1 내지 제 n 로우들을 포함할 수 있다.
활성 픽셀들은 빛에 응답하여 아날로그 신호들을 출력할 수 있다. 도 5 및 도 8을 참조하여 설명될 것과 같이, 디스플레이는 빛에 응답하여 출력되는 아날로그 신호들에 기초하여 사용자들에게 이미지 정보를 출력할 수 있다. 활성 픽셀들은 빛이 차단된 환경에서도 아날로그 신호들을 출력할 수 있다. 예로서, 활성 픽셀들은 암전류 등에 응답하여 아날로그 신호들을 출력할 수 있다. 디스플레이는 암전류 등에 응답하여 출력되는 아날로그 신호들에 기초하여, 사용자들에게 이미지 정보를 출력할 수 있다. 사용자들은 암전류 등에 기초하여 출력된 이미지를 노이즈라고 인식할 수 있다.
제 1 ADC(120) 및 제 2 ADC(130)는 활성 픽셀들에 의해 생성되는 아날로그 신호들을 수신할 수 있다. 제 1 ADC(120) 및 제 2 ADC(130)는 수신되는 아날로그 신호들에 기초하여 활성 코드 값(ACT_CODE)을 획득할 수 있다. 제 1 ADC(120) 및 제 2 ADC(130)는 활성 코드 값(ACT_CODE)과 관련되는 디지털 신호들을 출력할 수 있다. 활성 코드 값(ACT_CODE)은 활성 픽셀들에 의해 수신되는 빛의 세기에 대응할 수 있다. 예로서, 수신되는 빛의 세기가 클수록, 획득되는 활성 코드 값(ACT_CODE)은 클 수 있다. 도 5 및 도 8을 참조하여 설명될 것과 같이, 디스플레이는 활성 코드 값(ACT_CODE)에 기초하여 이미지를 출력할 수 있다.
상부 FOB 영역 및 하부 FOB 영역은 빛으로부터 차단된 영역을 포함할 수 있다. 상부 FOB 영역 및 하부 FOB 영역은 하나 이상의 다크 픽셀(dark pixel)들을 포함할 수 있다. 상부 FOB 영역 및 하부 FOB 영역은 하나 이상의 로우들을 각각 포함할 수 있다. 다크 픽셀들은 빛이 차단된 환경에서 아날로그 신호들을 출력할 수 있다. 예로서, 다크 픽셀들은 암전류에 응답하여 아날로그 신호들을 출력할 수 있다.
제 1 ADC(120) 및 제 2 ADC(130)는 다크 픽셀들에 의해 출력되는 아날로그 신호들을 수신할 수 있다. 제 1 ADC(120) 및 제 2 ADC(130)는 수신되는 아날로그 신호들에 기초하여 상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)을 획득할 수 있다. 제 1 ADC(120) 및 제 2 ADC(130)는 상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)과 관련되는 디지털 신호들을 출력할 수 있다.
상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)은 다크 픽셀들에 의해 수신되는 암전류의 레벨들에 대응할 수 있다. 예로서, 수신되는 암전류의 레벨이 클수록, 획득되는 상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)은 클 수 있다. 상부 FOB 코드 값(TFOB)은 상부 FOB 영역과 관련되고, 하부 FOB 코드 값(BFOB)은 하부 FOB 영역과 관련될 수 있다.
예로서, 상부 FOB 코드 값(TFOB) 및 하부 코드 값(BFOB)은 암전류에 의한 노이즈를 보상하기 위해 사용될 수 있다. 또는, 상부 FOB 코드 값(TFOB) 및 하부 코드 값(BFOB)은 다른 종류의 노이즈들을 보상하기 위해 사용될 수 있다. 예로서, 상부 FOB 코드 값(TFOB) 및 하부 코드 값(BFOB)은 디스플레이(150)에 의해 출력되는 수평 패턴 노이즈를 보상하기 위해 사용될 수 있다. 도 6을 참조하여 상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)이 노이즈들을 보상하기 위해 사용되는 과정이 설명된다.
도 1의 예에서, 픽셀 어레이(110)는 상부 FOB 영역의 다크 픽셀들 또는 하부FOB 영역의 다크 픽셀들에 각각 연결된 출력단들(미도시)을 포함할 수 있다. 예로서, 출력단들은 상부 FOB 영역의 다크 픽셀들과 연결될 수 있다. 또한, 출력단들은 하부 FOB 영역의 다크 픽셀들과 연결될 수 있다. 픽셀 어레이(110)의 픽셀들은 출력단들을 통해 아날로그 신호들을 출력할 수 있다. 제 1 ADC(120) 및 제 2 ADC(130)는 출력단들을 통해 아날로그 신호들을 수신할 수 있다.
예로서, 아날로그 신호들은 상부 FOB 영역의 다크 픽셀들과 연결된 출력단들을 통해 출력될 수 있다. 제 1 ADC(120)는 상부 FOB 영역의 다크 픽셀들과 연결된 출력단들을 통해 출력되는 아날로그 신호들을 수신할 수 있다.
또는, 아날로그 신호들은 하부 FOB 영역의 다크 픽셀들과 연결된 출력단들을 통해 출력될 수 있다. 제 2 ADC(130)는 하부 FOB 영역의 다크 픽셀들과 연결된 출력단들을 통해 출력되는 아날로그 신호들을 수신할 수 있다.
제 1 ADC(120) 및 제 2 ADC(130)는 수신되는 아날로그 신호들에 기초하여 디지털 신호들을 출력할 수 있다. 출력되는 디지털 신호들은 활성 코드 값(ACT_CODE)들, 상부 FOB 코드 값(TFOB)들, 및 하부 FOB 코드 값(BFOB)들과 관련될 수 있다.
이미지 신호 프로세서(140)는 제 1 ADC(120) 및 제 2 ADC(130)로부터 신호들로부터 활성 코드 값(ACT_CODE)들, 상부 FOB 코드 값(TFOB)들, 및 하부 FOB 코드 값(BFOB)들과 관련되는 디지털 신호들을 수신할 수 있다. 수신되는 디지털 신호들은 제 1 ADC(120) 및 제 2 ADC(130)로 수신되는 아날로그 신호들과 관련될 수 있다. 이미지 신호 프로세서(140)는 수신되는 디지털 신호들로부터 활성 코드 값(ACT_CODE)들, 상부 FOB 코드 값(TFOB)들, 및 하부 FOB 코드 값(BFOB)들을 획득할 수 있다. 이미지 신호 프로세서(140)는 수신되는 디지털 신호들을 이용하여 이미지와 관련된 정보를 처리할 수 있다.
예로서, 이미지 신호 프로세서(140)는 활성 코드 값(ACT_CODE)들, 상부 FOB 코드 값(TFOB)들, 및 하부 FOB 코드 값(BFOB)들에 기초하여 출력 코드 값(OUT_CODE)들을 계산할 수 있다. 이미지 신호 프로세서(140)는 출력 코드 값(OUT_CODE)들에 기초하여 이미지와 관련된 디지털 신호들을 출력할 수 있다. 이미지 신호 프로세서(140)로부터 출력되는 디지털 신호들은 사용자에게 이미지 정보를 제공하기 위해 이용될 수 있다. 예로서, 출력 코드 값(OUT_CODE)들은 디스플레이(150)에 의해 출력되는 이미지의 밝기와 관련될 수 있다.
도 2는 본 발명의 실시 예에 따라 설계된 전자 장치를 도시한 블록도 이다.
도 1을 참조하여 설명된 바와 같이, 제 1 ADC(120) 및 제 2 ADC(130)는 활성 영역에 포함된 활성 픽셀들로부터 아날로그 신호들을 수신할 수 있다.
도 2의 예에서, 제 1 ADC(120)는 제 1 내지 제 16 로우들에 포함된 활성 픽셀들로부터 아날로그 신호들을 수신할 수 있다. 제 1 ADC(120)는 상부 FOB 영역에 연결된 출력단들을 통해 아날로그 신호들을 수신할 수 있다. 제 1 ADC(120)는 수신되는 아날로그 신호들에 기초하여 디지털 신호들을 출력할 수 있다. 제 1 ADC(120)는 제 1 내지 제 16 로우들에 포함된 활성 픽셀들에 각각 대응하는 활성 코드 값(ACT_CODE)들을 획득할 수 있다.
제 2 ADC(130)는 제 17 내지 제 32 로우들에 포함된 활성 픽셀들로부터 아날로그 신호들을 수신할 수 있다. 제 2 ADC(130)는 하부 FOB 영역에 연결된 출력단들을 통해 아날로그 신호들을 수신할 수 있다. 제 2 ADC(130)는 수신되는 아날로그 신호들에 기초하여 디지털 신호들을 출력할 수 있다. 제 2 ADC(130)는 제 17 내지 제 32 로우들에 포함된 활성 픽셀들에 각각 대응하는 활성 코드 값(ACT_CODE)들을 획득할 수 있다.
유사한 방식에 따라, 제 1 ADC(120) 및 제 2 ADC(130)는 활성 영역의 활성 픽셀들로부터 아날로그 신호들을 수신할 수 있다. 즉, 연속으로 배치된 16개의 로우들에서 생성되는 아날로그 신호들은 동일한 ADC로 수신될 수 있다. 제 1 ADC(120) 또는 제 2 ADC(130)는 수신되는 아날로그 신호들에 기초하여 디지털 신호들을 출력할 수 있다. 제 1 ADC(120) 및 제 2 ADC(130)는 각각의 활성 픽셀들에 대응하는 활성 코드 값(ACT_CODE)들을 획득할 수 있다.
도 2의 예에서, 활성 영역은 제 1 활성 영역 및 제 2 활성 영역을 포함할 수 있다. 제 1 활성 영역 및 제 2 활성 영역은 복수의 서로 인접하는 로우들을 포함할 수 있다.
예로서, 제 1 활성 영역은 제 1 내지 제 16 로우들 및 제 33 내지 제 48 로우들을 포함할 수 있다. 제 2 활성 영역은 제 17 내지 제 32 로우들 및 제 49 내지 제 64 로우들을 포함할 수 있다. 유사한 방식에 따라, 제 1 활성 영역 또는 제 2 활성 영역은 복수의 인접하는 16개의 로우들을 포함할 수 있다.
활성 영역의 픽셀들은 제 1 ADC(120) 및 제 2 ADC(130)로 아날로그 신호들을 선택적으로 출력할 수 있다. 예로서, 제 1 활성 영역에 포함된 픽셀들은 제 1 ADC(120)로 아날로그 신호들을 출력할 수 있다. 제 2 활성 영역에 포함된 픽셀들은 제 2 ADC(130)로 아날로그 신호들을 출력할 수 있다. 따라서, 활성 코드 값(ACT_CODE)은 제 1 활성 영역으로부터 제 1 ADC(120)로 수신되는 신호들 및 제 2 활성 영역으로부터 제 2 ADC(130)로 수신되는 신호들과 관련될 수 있다.
제 1 ADC(120) 및 제 2 ADC(130)는 상부 FOB 영역 및 하부 FOB 영역의 다크 픽셀들로부터 출력되는 아날로그 신호들을 수신할 수 있다. 상부 FOB 영역 및 하부 FOB 영역의 다크 픽셀들은 제 1 ADC(120) 또는 제 2 ADC(130)로 아날로그 신호들을 선택적으로 출력할 수 있다. 상부 FOB 영역 및 하부 FOB 영역의 다크 픽셀들이 아날로그 신호들을 출력하는 방법은 활성 영역의 활성 픽셀들이 아날로그 신호들을 출력하는 방법과 유사하므로 이하 설명 생략한다.
단, 본 발명의 실시 예들은 아날로그 신호들이 활성 영역, 상부 FOB 영역, 및 하부 FOB 영역의 픽셀들로부터 여러 개의 ADC들로 선택적으로 출력되도록 다양하게 변형될 수 있다. 예로서, 연속으로 배치된 x개의 인접한 로우들에 포함되는 픽셀들은 제 1 ADC(120) 및 제 2 ADC(130)로 아날로그 신호들을 선택적으로 출력할 수 있다(단, x는 자연수).
이미지 신호 프로세서(140)는 특정 활성 픽셀에 대해, 상부 FOB 코드 값(TFOB), 하부 FOB 코드 값(BFOB), 및 활성 코드 값(ACT_CODE)에 기초하여, 출력 코드 값(OUT_CODE)을 계산할 수 있다. 이미지 신호 프로세서(140)는 출력 코드 값(OUT_CODE)과 관련된 디지털 신호를 출력할 수 있다.
이미지 신호 프로세서(140)는 특정 활성 픽셀에 대해, 상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)에 기초하여 보정 값(FADLC1)을 계산할 수 있다. 이미지 신호 프로세서(140)는 수학식 1에 따라 보정 값(FADLC1)을 계산할 수 있다.
Figure 112017063230703-pat00001
수학식 1을 참조하면, 보정 값(FADLC1)은 상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)의 산술 평균 값을 포함할 수 있다. 보정 값(FADLC1)은 활성 영역의 모든 활성 픽셀들에 대해 동일하게 적용될 수 있다.
이미지 신호 프로세서(140)는 아래와 같이 활성 코드 값(ACT_CODE), 보정 값(FADLC1), 및 페디스털 레벨(Pedestal Dark Level; PDL)을 이용하여 출력 코드 값(OUT_CODE)을 계산할 수 있다. 이미지 신호 프로세서(140)는 수학식 2에 따라 출력 코드 값(OUT_CODE)을 계산할 수 있다.
Figure 112017063230703-pat00002
페디스털 레벨(PDL)은 유효한 출력 코드 값을 출력하기 위한 오프셋(Offset) 값일 수 있다. 유효한 출력 코드 값은 이미지 신호 프로세서(140)에 의해 결정되는 값의 범위에 포함되는 코드 값일 수 있다. 예로서, 이미지 신호 프로세서(140)는 양수 값을 갖는 출력 코드 값을 유효한 출력 코드 값으로 인식 할 수 있다.
수학식 2를 참조하면, 페디스털 레벨(PDL)은 출력 코드 값(OUT_CODE)을 증가시킬 수 있다. 페디스털 레벨(PDL)에 의해 증가한 출력 코드 값(OUT_CODE)은 양수일 수 있다. 따라서, 이미지 신호 프로세서(140)는 출력 코드 값(OUT_CODE)을 유효한 코드 값으로 결정할 수 있다. 즉, 페디스털 레벨(PDL)에 의해, 출력 코드 값(OUT_CODE)은 이미지 신호 프로세서(140)에 의해 유효한 코드 값이라고 인정되는 값의 범위에 포함될 수 있다.
도 1을 참조하여 설명된 것과 같이, 제 1 ADC(120)는 상부 FOB 영역의 다크 픽셀들과 연결된 출력단들을 통해 아날로그 신호들을 수신할 수 있다. 제 1 ADC(120)는 활성 픽셀이 픽셀 어레이(110)의 상부 FOB 영역과 가깝게 위치할수록, 활성 픽셀로부터 아날로그 신호를 빠르게 수신할 수 있다. 따라서, 활성 픽셀이 픽셀 어레이(110)의 상부 FOB 영역과 가깝게 위치할수록, 그 활성 픽셀로부터 제 1 ADC(120)로 수신되는 아날로그 신호의 정착 시간(settling time)은 짧을 수 있다. 예로서, 제 1 ADC(120)는 제 1 로우에 위치한 활성 픽셀들로부터 출력되는 신호들을 제 10 로우에 위치한 활성픽셀들로부터 출력되는 신호들보다 빠르게 수신할 수 있다. 따라서, 제 1 ADC(120)로 수신되는 아날로그 신호들의 정착 시간들은 로우들의 위치들에 따라 상이할 수 있다.
제 2 ADC(130)는 하부 FOB 영역의 다크 픽셀들과 연결된 출력단들을 통해 아날로그 신호들을 수신할 수 있다. 제 2 ADC(130)는 활성 픽셀이 픽셀 어레이(110)의 하부 FOB 영역과 가깝게 위치할수록, 활성 픽셀로부터 빠르게 아날로그 신호를 수신할 수 있다. 따라서, 활성 픽셀이 픽셀 어레이(110)의 하부 FOB 영역과 가깝게 위치할수록, 그 활성 픽셀로부터 제 2 ADC(130)로 수신되는 아날로그 신호의 정착 시간은 짧을 수 있다. 예로서, 제 2 ADC(130)는 제 30 로우에 위치한 활성 픽셀들로부터 출력되는 신호들을 제 20 로우에 위치한 활성픽셀들로부터 출력되는 신호들보다 빠르게 수신할 수 있다. 따라서, 제 2 ADC(130)로 수신되는 아날로그 신호들의 정착 시간들은 로우들의 위치들에 따라 상이할 수 있다.
제 1 ADC(120) 및 제 2 ADC(130)는 상이한 정착 시간들에 따라 수신되는 아날로그 신호들에 기초하여 코드 값들을 획득할 수 있다. 도 5 및 도 8을 참조하여 설명될 것과 같이, 디스플레이는 획득되는 코드 값들에 기초하여 사용자들에게 이미지 정보를 제공할 수 있다. 도 5를 참조하여 설명될 것과 같이, 디스플레이에 의해 제공되는 이미지는 수평 패턴을 갖는 노이즈를 포함할 수 있다.
도 3은 이미지 신호 프로세서에 의해 계산되는 예시적인 출력 코드 값을 나타낸 그래프 이다.
도 3의 예에서, x축은 활성 영역에 위치한 로우의 번호를 나타낼 수 있다. 로우의 번호는 활성 영역에 위치한 로우의 위치에 따라 할당된 번호를 의미할 수 있다. 예로서, 상부 FOB 영역으로부터 가깝게 위치한 로우일수록 그 로우에 할당된 로우의 번호는 작을 수 있다. 또한, y축은 출력 코드 값(OUT_CODE)을 나타낼 수 있다. 도 3의 그래프는, 로우의 번호에 대한 출력 코드 값(OUT_CODE)을 불연속적으로 도시한 그래프 일 수 있다.
도 3의 예에서, 픽셀 어레이(110)의 모든 활성 픽셀들은 균일한 세기의 빛에 응답하여 아날로그 신호들을 출력할 수 있고, 출력 코드 값(OUT_CODE)들은 그 아날로그 신호들에 기초하여 계산될 수 있다.
이미지 신호 프로세서(140)는 출력 코드 값(OUT_CODE)을 수학식 1 및 수학식 2에 따라 계산할 수 있다. 도 3의 예에서, 픽셀 어레이(110)의 모든 활성 픽셀들은 균일한 세기의 빛에 응답하여 아날로그 신호들을 출력할 수 있고, 출력 코드 값(OUT_CODE)들은 그 아날로그 신호들에 기초하여 계산될 수 있다. 도 3의 그래프는, 불연속적인 로우의 번호에 대한 출력 코드 값(OUT_CODE)을 도시한 그래프 일 수 있다.
도 3의 그래프를 참조하면, 제 1 ADC(120)와 관련하여, 출력 코드 값(OUT_CODE)에 대응하는 로우의 번호가 작을수록, 출력 코드 값(OUT_CODE)은 클 수 있다.
도 2를 참조하여 설명된 바와 같이, 활성 픽셀이 픽셀 어레이(110)의 상부 FOB 영역과 가깝게 위치할수록, 제 1 ADC(120)는 활성 픽셀로부터 아날로그 신호를 빠르게 수신할 수 있다. 따라서, 로우의 번호가 증가할수록, 특정 시간 내에 제 1 ADC(120)에 의해 수신되는 아날로그 신호의 레벨은 감소할 수 있다. 수신되는 아날로그 신호의 레벨이 감소할수록, 수신되는 아날로그 신호에 대응하는 출력 코드 값(OUT_CODE)은 감소할 수 있다. 따라서, 출력 코드 값(OUT_CODE)은 로우의 번호에 대해 일정한 비율로 감소할 수 있다.
도 3의 그래프를 참조하면, 제 2 ADC(130)와 관련하여, 출력 코드 값(OUT_CODE)에 대응하는 로우의 번호가 클수록, 출력 코드 값(OUT_CODE)은 클 수 있다.
도 2를 참조하여 설명된 바와 같이, 활성 픽셀이 픽셀 어레이(110)의 하부 FOB 영역과 가깝게 위치할수록, 제 2 ADC(130)는 활성 픽셀로부터 아날로그 신호를 빠르게 수신할 수 있다. 따라서, 로우의 번호가 증가할수록, 특정 시간 내에 제 2 ADC(130)에 의해 수신되는 아날로그 신호의 레벨은 증가할 수 있다. 수신되는 아날로그 신호의 레벨이 증가할수록, 수신되는 아날로그 신호에 대응하는 출력 코드 값(OUT_CODE)은 증가할 수 있다. 따라서, 출력 코드 값(OUT_CODE)은 로우의 번호에 대해 일정한 비율로 증가할 수 있다.
그래프에 표시된 영역에서, 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE) 및 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)은 상이할 수 있다.
예로서, 영역 P에 위치한 픽셀들과 관련하여, 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)은 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)보다 클 수 있다. 영역 Q에 위치한 픽셀들과 관련하여, 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)은 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)보다 클 수 있다.
출력 코드 값(OUT_CODE)들이 특정 영역에서 상이하게 계산될 경우, 그 출력 코드 값(OUT_CODE)들과 관련되는 이미지는 수평 패턴의 노이즈를 포함할 수 있다.
예로서, P 영역과 관련하여, 제 1 ADC(120)로 아날로그 신호를 출력하는 픽셀들에 대응하는 이미지는 제 2 ADC(130)로 아날로그 신호를 출력하는 픽셀들에 대응하는 이미지보다 높은 밝기 값을 가질 수 있다.
예로서, Q 영역과 관련하여, 제 2 ADC(130)로 아날로그 신호를 출력하는 픽셀들에 대응하는 이미지는 제 1 ADC(120)로 아날로그 신호를 출력하는 픽셀들에 대응하는 이미지보다 높은 밝기 값을 가질 수 있다.
예로서, 도 2를 참조하면 제 1 내지 제 16 로우들과 관련되는 이미지는 제 17 내지 제 32 로우들과 관련되는 이미지보다 높은 밝기 값을 가질 수 있다.
도 4는 이미지 신호 프로세서에 의해 계산되는 예시적인 출력 코드 값을 나타낸 그래프 이다.
도 4의 예에서, x축은 활성 영역에 위치한 로우의 번호를 의미할 수 있다. 또한, y축은 출력 코드 값(OUT_CODE)을 나타낼 수 있다. 예로서, 출력 코드 값(OUT_CODE)은 수학식 1 및 수학식 2에 따라 계산될 수 있다. 도 4의 그래프는, 로우의 번호에 대한 출력 코드 값(OUT_CODE)을 불연속적으로 도시한 그래프 일 수 있다.
도 4의 예에서, 픽셀 어레이(110)의 모든 활성 픽셀들은 균일한 세기의 빛에 응답하여 아날로그 신호들을 출력할 수 있고, 출력 코드 값(OUT_CODE)들은 그 아날로그 신호들에 기초하여 계산될 수 있다.
도 4를 참조하면, 제 1 내지 제 k 로우들에 대해(k는 2 이상의 자연수), 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE) 및 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)은 상이할 수 있다. 따라서, 출력 코드 값(OUT_CODE)과 관련되는 이미지는 수평 패턴 노이즈를 포함할 수 있다.
도 5는 도 4의 출력 코드 값과 관련되는 예시적인 이미지를 보여주는 개념도 이다.
도 5를 참조하면, 전자 장치(100)는 디스플레이(150)를 포함할 수 있다. 디스플레이(150)는 이미지 신호 프로세서(140)에 의해 출력되는 신호들에 기초하여 이미지를 출력할 수 있다. 예로서, 전자 장치(100)는 도 4에 도시된 출력 코드 값(OUT_CODE)들에 대응하는 이미지를 출력할 수 있다.
출력 코드 값(OUT_CODE)들은 디스플레이(150)에 의해 출력되는 이미지들의 밝기 값들에 각각 대응할 수 있다. 예로서, 출력 코드 값(OUT_CODE)이 작을 수록, 그 출력 코드 값(OUT_CODE)에 대응하는 밝기 값은 작을 수 있다. 출력 코드 값(OUT_CODE)이 클 수록, 그 출력 코드 값(OUT_CODE)에 대응하는 밝기 값은 클 수 있다. 디스플레이(150)에 의해 출력되는 이미지는 서로 다른 밝기 값들을 갖는 이미지들을 포함할 수 있다. 도 5를 참조하면, 영역(150_1)에서 출력되는 이미지는 음영 처리된 이미지들 및 음영 처리 되지 않은 이미지들을 포함하는 수평 패턴의 이미지로 구성될 수 있다. 음영 처리 되지 않은 이미지들은 음영 처리된 이미지들 보다 높은 밝기 값을 가질 수 있다.
예로서, 영역(150_1)은 도 3의 P영역에 포함될 수 있다. 음영 처리 되지 않은 이미지들은 제 1 ADC(120)에 의해 획득되는 코드 값들과 관련되는 이미지일 수 있다. 음영 처리된 이미지들은 제 2 ADC(130)에 의해 획득되는 코드 값들과 관련되는 이미지일 수 있다.
예로서, 영역(150_1)은 도 3의 Q영역에 포함될 수 있다. 음영 처리 되지 않은 영역들은 제 2 ADC(130)에 의해 획득되는 코드 값들과 관련되는 이미지일 수 있다. 음영 처리된 영역들은 제 1 ADC(120)에 의해 획득되는 코드 값들과 관련되는 이미지일 수 있다.
도 6은 이미지 신호 프로세서에 의해 계산되는 예시적인 출력 코드 값을 나타낸 그래프 이다.
도 6의 예에서, x축은 활성 영역에 위치한 로우의 번호를 의미할 수 있다. 또한, y축은 출력 코드 값(OUT_CODE)을 나타낼 수 있다. 도 6의 그래프는, 로우의 번호에 대한 출력 코드 값(OUT_CODE)을 불연속적으로 도시한 그래프 일 수 있다.
도 6의 예에서, 픽셀 어레이(110)의 모든 활성 픽셀들은 균일한 세기의 빛에 응답하여 아날로그 신호들을 출력할 수 있고, 출력 코드 값(OUT_CODE)들은 그 아날로그 신호들에 기초하여 계산될 수 있다.
도 2를 참조하면, 이미지 신호 프로세서(140)는 상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)에 기초하여 보정 값(FADLC2)을 계산할 수 있다. 이미지 신호 프로세서(140)는 수학식 3에 따라 보정 값(FADLC2)을 계산할 수 있다.
Figure 112017063230703-pat00003
수학식 3에서 j는 로우의 번호를 의미할 수 있다. 로우의 번호(j)는 2이상의 자연수일 수 있다. 보정 값(FADLC2)은 제 j 로우에 위치한 활성 픽셀에 대응할 수 있다. 도 1 및 도 2의 예에서, 로우의 번호(j)는 상부 FOB 영역과 제 j 로우 사이의 거리에 비례할 수 있다. 그러나, 로우의 번호(j)는 픽셀 어레이(110)의 다른 영역과 제 j 로우 사이의 거리와 관련될 수 있으며, 이하 설명에 의해 한정되지 않는다. 다른 실시 예에서, 로우의 번호(j)는 제 j 로우와 하부 FOB 영역 사이의 거리에 비례할 수 있다.
n은 활성 영역에 포함된 로우들의 개수를 의미할 수 있다. 디바이더 팩터(Devider Factor; DF)는 설계자에 의해 임의로 결정된 자연수일 수 있다. 디바이더 팩터(DF)의 값이 클수록, 이미지 신호 프로세서(140)는 더 적은 수의 연산을 수행할 수 있다. 예로서, 디바이더 팩터(DF)는 이미지 신호 프로세서(140)의 연산 능력과 관련될 수 있다.
Figure 112017063230703-pat00004
는 (j-1)이 디바이더 팩터(DF)에 의해 나뉜 값의 정수 부분을 의미할 수 있다. 즉,
Figure 112017063230703-pat00005
는 (j-1)이 디바이더 팩터(DF)에 의해 나뉜 몫을 의미할 수 있다. 예로서, 로우의 번호(j)가 3140이고, 디바이더 팩터(DF)가 16인 경우,
Figure 112017063230703-pat00006
는 189일 수 있다. 수학식 3은 아래 수학식 4와 같이 정리될 수 있다.
Figure 112017063230703-pat00007
수학식 4를 참조하면, 보정 값(FADLC2)은 상부 FOB 코드 값(TFOB) 및 하부 FOB 코드 값(BFOB)에 각각 비례할 수 있다. 좀 더 구체적으로, 보정 값(FADLC2)은 상부 FOB 코드 값(TFOB)에 비례하여 감소 할 수 있다. 보정 값(FADLC2)은 하부 FOB 코드 값(BFOB) 에 비례하여 증가할 수 있다.
수학식 4에서 제 1 계수는
Figure 112017063230703-pat00008
일 수 있다. 또한, 제 2 계수는
Figure 112017063230703-pat00009
일 수 있다. 보정 값(FADLC2)은 제 1 계수 및 제 2 계수에 각각 비례할 수 있다. 좀 더 구체적으로, 보정 값(FADLC2)은 제 1 계수 및 제 2 계수에 비례하여 증가할 수 있다. 보정 값(FADLC2)은 제 1 계수와 하부 FOB 코드 값(BFOB)을 곱한 값 및 제 2 계수와 상부 FOB 코드 값(TFOB)을 곱한 값에 기초하여 계산될 수 있다.
제 1 계수 및 제 2 계수는
Figure 112017063230703-pat00010
에 비례할 수 있다. 좀 더 구체적으로, 제 1 계수는
Figure 112017063230703-pat00011
에 비례하여 증가하고, 제 2 계수는
Figure 112017063230703-pat00012
에 비례하여 감소할 수 있다.
로우의 번호(j)가 증가할 수록, 제 1 계수는 증가할 수 있다. 따라서, 제 1 계수는 상부 FOB 영역 및 활성 픽셀 사이의 거리에 따라 증가할 수 있다. 수학식 4를 참조하면, 보정 값(FADLC2)은 로우의 번호(j)에 비례하여 증가하는 하부 FOB 코드 값(BFOB) 성분을 포함할 수 있다.
로우의 번호(j)가 증가할 수록, 제 2 계수는 감소할 수 있다. 따라서, 제 2 계수는 상부 FOB 영역 및 활성 픽셀 사이의 거리에 따라 감소할 수 있다. 또는, 제 2 계수는 하부 FOB 영역 및 활성 픽셀 사이의 거리에 따라 증가할 수 있다. 수학식 4를 참조하면, 보정 값(FADLC2)은 로우의 번호(j)에 비례하여 감소하는 상부 FOB 코드 값(TFOB) 성분을 포함할 수 있다.
제 1 계수 및 제 2 계수의
Figure 112017063230703-pat00013
는 디바이더 팩터에 따라 상이한 값을 가질 수 있다. 따라서, 보정 값(FADLC2)은 디바이더 팩터(DF)에 따라 상이한 값을 가질 수 있다.
제 1 계수 및 제 2 계수는 복수의 로우 중 적어도 둘에 대해 동일하게 계산될 수 있다. 따라서, 보정 값(FADLC2)은 복수의 로우 중 적어도 둘에 대해 동일하게 계산될 수 있다. 예로서, 보정 값(FADLC2)은 디바이더 팩터(DF)에 대응하는 개수의 로우들에 대해 동일하게 계산될 수 있다. 디바이더 팩터(DF)가 16인 경우,
Figure 112017063230703-pat00014
은 16개의 로우에 대해 동일하게 계산될 수 있다. 따라서, 보정 값(FADLC2)은 디바이더 특정한 16개의 로우들에 대해 동일하게 계산될 수 있다.
예로서, 디바이더 팩터(DF)가 1인 경우, 이미지 프로세서(140)는 활성 영역에 포함된 로우들 각각에 대해 상이한 보정 값(FADLC2)들을 계산할 수 있다. 디바이더 팩터(DF)가 1인 경우, 보정 값(FADLC2)은 아래 수학식 5와 같이 계산될 수 있다.
Figure 112017063230703-pat00015
도 1 및 도 2의 예에서, 로우의 번호(j)는 상부 FOB 영역과 제 j 로우 사이의 거리에 비례할 수 있다. 그러나, 로우의 번호(j)는 픽셀 어레이(110)의 다른 영역과 제 j 로우 사이의 거리와 관련될 수 있으며, 본 발명은 도 1 및 도 2의 예시에 한정되지 않는다. 다른 실시 예에서, 로우의 번호(j)는 제 j 로우와 하부 FOB 영역 사이의 거리에 비례할 수 있다.
수학식 3 및 수학식 5를 참조하면, 활성 픽셀이 상부 FOB 영역과 가깝게 위치할수록, 그 활성 픽셀에 대응 하는 보정 값(FADLC2)은 상부 FOB 코드 값(TFOB) 성분을 더 많이 포함할 수 있다. 활성 픽셀이 하부 FOB 영역과 가깝게 위치할수록, 그 활성 픽셀에 대응 하는 보정 값(FADLC2)은 하부 FOB 코드 값(BFOB) 성분을 더 많이 포함할 수 있다. 보정 값(FADLC2)은 상부 FOB 영역과 활성 픽셀 사이의 거리에 비례하여 하부 FOB 코드 값(BFOB) 성분을 포함할 수 있다. 또한, 보정 값(FADLC2)은 하부 FOB 영역 및 활성 픽셀 사이의 거리에 비례하여 상부 FOB 코드 값(TFOB) 성분을 포함할 수 있다.
이미지 신호 프로세서(140)는 아래와 같이 활성 코드 값(ACT_CODE), 보정 값(FADLC2), 및 페디스털 레벨(PDL)에 기초하여 보정된 출력 코드 값(OUT_CODE)을 계산할 수 있다.
Figure 112017063230703-pat00016
수학식 4를 참조하여 설명된 것과 같이, 보정 값(FADLC2)은 복수의 로우 중 적어도 둘에 대해 동일하게 계산될 수 있다. 따라서, 출력 코드 값(OUT_CODE)은 복수의 로우 중 적어도 둘에 대해 동일하게 계산될 수 있다.
다시 도 6을 참조하면, 그래프에 도시된 영역에서, 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE) 및 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)은 균일할 수 있다. 도 3을 도 6과 비교하면, 보정 값(FADLC2)에 기초하여 계산된 출력 코드 값(OUT_CODE)은 보정 값(FADLC1)에 기초하여 계산된 출력 코드 값(OUT_CODE)보다 균일할 수 있다.
도 6에 도시된 두 개의 그래프들은 서로 동일한 것으로 도시되어 있으나, 두 그래프들에 대응 하는 출력 코드 값(OUT_CODE)들은 유사한 값들을 가질 수 있다.
예로서, 영역 P에 포함되는 픽셀들과 관련하여, 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)들은 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)들과 유사할 수 있다. 영역 Q에 포함되는 픽셀들과 관련하여, 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)들은 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)들과 유사할 수 있다. 따라서, 도 6의 그래프에 도시된 영역에서, 출력 코드 값(OUT_CODE)들과 관련되는 이미지는 수평 패턴의 노이즈를 포함하지 않을 수 있다.
도 7은 이미지 신호 프로세서에 의해 계산되는 예시적인 출력 코드 값을 나타낸 그래프 이다.
도 7의 예에서, x축은 활성 영역에 위치한 로우의 번호를 의미할 수 있다. 또한, y축은 출력 코드 값(OUT_CODE)을 나타낼 수 있다. 예로서, 출력 코드 값(OUT_CODE)은 수학식 3 및 수학식 6에 따라 계산될 수 있다. 도 7의 그래프는, 로우의 번호에 대한 출력 코드 값(OUT_CODE)을 불연속적으로 도시한 그래프 일 수 있다.
도 7의 예에서, 픽셀 어레이(110)의 모든 활성 픽셀들은 균일한 세기의 빛에 응답하여 아날로그 신호들을 출력할 수 있고, 출력 코드 값(OUT_CODE)들은 그 아날로그 신호들에 기초하여 계산될 수 있다.
도 7을 참조하면, 그래프에 도시된 영역에서, 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE) 및 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)은 균일할 수 있다. 제 1 ADC(120)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE) 및 제 2 ADC(130)의 출력 신호에 기초하여 계산되는 출력 코드 값(OUT_CODE)은 서로 유사할 수 있다. 따라서, 도 7의 그래프에 도시된 영역에서, 출력 코드 값(OUT_CODE)들과 관련되는 이미지는 수평 패턴 노이즈를 포함하지 않을 수 있다.
도 8은 도 7의 출력 코드 값과 관련되는 예시적인 이미지를 보여주는 개념도 이다.
도 8을 참조하면, 전자 장치(100)는 디스플레이(150)를 포함할 수 있다. 디스플레이(150)는 이미지 신호 프로세서(140)에 의해 출력되는 신호들에 기초하여 이미지를 출력할 수 있다. 예로서, 디스플레이(150)는 도 7에 도시된 출력 코드 값(OUT_CODE)들에 대응하는 이미지를 출력할 수 있다.
도 8의 예에서, 디스플레이(150)는 균일한 밝기 값들을 갖는 이미지들을 출력할 수 있다. 도 8을 도 5와 비교하면, 도 8의 영역(150_1)에서 출력되는 이미지는 도 5의 영역(150_1)에서 출력되는 이미지(150_1)에 비해 균일한 밝기 값을 가질 수 있다. 따라서, 도 8의 영역(150_1)에서 출력되는 이미지는 수평 패턴의 노이즈를 포함하지 않을 수 있다. 예로서, 영역(150_1)은 도 6의 P영역에 포함될 수 있다. 또는, 영역(150_1)은 도 6의 Q영역에 포함될 수 있다.
도 9는 본 발명의 실시 예에 따라 설계된 전자 장치를 보여주는 블록도 이다.
전자 장치(1000)는 MIPI 연합에 의해 제안된 인터페이스 규약을 이용하거나 지원할 수 있는 데이터 처리 장치로 구현될 수 있다. 예로서, 전자 장치(1000)는 휴대용 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 스마트폰, 태블릿 컴퓨터, 웨어러블 장치 등과 같은 전자 장치들 중 하나일 수 있다. 전자 장치(1000)는 도 1 내지 도 2, 도 5, 및 도 8의 전자 장치(100)를 포함할 수 있다.
전자 장치(1000)는 어플리케이션 프로세서(1100), 디스플레이(1220), 및 이미지 센서(1230)를 포함할 수 있다. 어플리케이션 프로세서(1100)는 DigRF 마스터(1110), DSI(Display Serial Interface) 호스트(1120), CSI(Camera Serial Interface) 호스트(1130), 물리 계층(1140), 및 ISP(Image Signal Processor, 1150)를 포함할 수 있다.
DSI 호스트(1120)는 DSI에 따라 디스플레이(1220)의 DSI 장치(1225)와 통신할 수 있다. 예로서, DSI 호스트(1120)에는 시리얼라이저(SER)가 구현될 수 있고, DSI 장치(1225)에는 디시리얼라이저(DES)가 구현될 수 있다.
CSI 호스트(1130)는 CSI에 따라 이미지 센서(1230)의 CSI 장치(1235)와 통신할 수 있다. 예로서, CSI 호스트(1130)에는 디시리얼라이저(DES)가 구현될 수 있고, CSI 장치(1235)에는 시리얼라이저(SER)가 구현될 수 있다.
이미지 센서(1230)는 도 1 및 도 2의 픽셀 어레이(110)를 포함할 수 있다. 이미지 센서(1230)는 픽셀 어레이(100)에 포함되는 픽셀들로부터 출력되는 신호를 ADC들(미도시)로 출력할 수 있다. ADC들은 도 1 및 도 2의 제 1 ADC(120) 및 제 2 ADC(130)를 포함할 수 있다. 이미지 센서(1230)는 빛에 응답하여 아날로그 신호들을 출력할 수 있다. 이미지 센서(1230)는 상부 FOB 코드 값(TFOB), 하부 FOB 코드 값(BFOB), 및 활성 코드 값(ACT_CODE)과 관련되는 아날로그 신호들을 출력할 수 있다. 이미지 센서(1230)는 픽셀들의 동작을 제어하기 위한 전자 회로들을 포함할 수 있다.
ISP(1150)는 도 1 및 도 2의 이미지 신호 프로세서(140)를 포함할 수 있다. ISP(1150)는 어플리케이션 프로세서(1100)의 내부 또는 외부에 배치될 수 있다. ISP(1150)는 이미지와 관련되는 데이터를 저장하기 위한 별도의 메모리(미도시)를 포함할 수 있다. 메모리는 ISP(1150)의 내부 또는 외부에 배치될 수 있다.
예로서, ISP(1150)는 도 1 및 도 2의 픽셀 어레이(110)에 포함되는 픽셀들로부터 수신되는 신호들을 처리할 수 있다. ISP(1150)는 수신되는 신호들에 기초하여 출력 코드 값(OUT_CODE)들을 계산할 수 있다. ISP(1150)는 계산되는 출력 코드 값(OUT_CODE)들과 관련되는 디지털 신호들을 출력할 수 있다. 예로서, ISP(1150)는 수학식 3 및 수학식 5에 따라 보정 값(FADLC2)을 계산할 수 있다. 예로서, ISP(1150)는 출력 코드 값(OUT_CODE)을 계산하기 위해 수학식 6에 따른 계산을 수행할 수 있다.
ISP(1150)의 내부 또는 외부에 배치된 별도의 메모리는 ISP(1150)에 의해 처리될 또는 처리되는 데이터를 저장할 수 있다. 메모리는 ISP(1150)로부터 획득되는 정보를 저장할 수 있다. 예로서, ISP(1150)로부터 획득되는 정보는 상부 FOB 코드 값, 하부 FOB 코드 값, 보정 값 및 활성 코드 값과 관련된 정보를 포함할 수 있다.
또는, 메모리는 디바이더 팩터(DF)를 저장할 수 있다. ISP(1150)는 메모리로부터 디바이더 팩터(DF)를 획득할 수 있다. 메모리는 정보를 저장하기 위해 ISP(1150)로부터 신호를 수신할 수 있다. 메모리는 저장된 정보를 ISP(1150)로 전달하기 위해 ISP(1150)로 신호를 출력할 수 있다.
ISP(1150)에 의해 수학식 3 및 수학식 5에 따라 보정 값(FADLC2)이 계산되는 경우, 메모리는 보정 값(FADLC2) 및 보정 값(FADLC2)과 관련되는 값을 저장할 수 있다. ISP(1150)에 의해 수학식 6에 따라 출력 코드 값(OUT_CODE)이 계산되는 경우, 메모리는 출력 코드 값(OUT_CODE) 및 출력 코드 값(OUT_CODE)과 관련되는 값을 저장할 수 있다.
전자 장치(1000)는 워킹 메모리(1250) 및 스토리지(1255)를 더 포함할 수 있다. 워킹 메모리(1250)는 어플리케이션 프로세서(1100)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 워킹 메모리(1250)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
스토리지(1255)는 어플리케이션 프로세서(1100)로부터 제공받은 데이터를 저장하거나, 저장된 데이터를 어플리케이션 프로세서(1100)로 제공할 수 있다. 스토리지(1255)는 전력 공급 여부에 관계없이 데이터를 저장할 수 있는 불휘발성 메모리를 포함할 수 있다. 스토리지(1255)는 도 1 및 도 2의 이미지 신호 프로세서(140)에 의해 처리된 데이터와 관련되는 정보를 저장할 수 있다.
디스플레이(1220)는 도 8의 디스플레이(150)를 포함할 수 있다. 디스플레이(1220)는 ISP(1150)에 의해 출력되는 디지털 신호에 기초하여 이미지와 관련되는 정보를 사용자에게 제공할 수 있다. 예로서, ISP(1150)에 의해 출력되는 디지털 신호는 디스플레이(1220)에 의해 출력되는 이미지와 관련될 수 있다. 도 8을 참조하면, 디스플레이(1220)에 의해 출력되는 이미지는 수평 패턴의 노이즈를 포함하지 않을 수 있다.
디스플레이(1220)에 의해 사용자에게 제공되는 이미지는, 밝기 값을 가질 수 있다. 디스플레이(1220)에 의해 출력되는 이미지의 밝기 값은 ISP(1150)에 의해 출력된 디지털 신호와 관련되는 코드 값에 대응할 수 있다. 예로서, 디스플레이(1220)는 수학식 6에 따라 계산되는 출력 코드 값(OUT_CODE)에 대응하는 밝기 값의 이미지를 출력할 수 있다.
전자 장치(1000)는 어플리케이션 프로세서(1100)와 통신하는 RF(Radio Frequency) 칩(1240)을 더 포함할 수 있다. RF 칩(1240)은 물리 계층(1242), DigRF 슬레이브(1244), 및 안테나(1246)를 포함할 수 있다. 예로서, RF 칩(1240)의 물리 계층(1242) 및 어플리케이션 프로세서(1100)의 물리 계층(1140)은 MIPI 연합에 의해 제안된 DigRF 인터페이스에 의해 서로 데이터를 교환할 수 있다.
전자 장치(1000)는 WIMAX(Worldwide Interoperability for Microwave Access, 1260), WLAN(Wireless Local Area Network, 1262), UWB(Ultra Wideband, 1264) 등과 같은 통신 모듈을 통해 외부 장치/시스템과 통신할 수 있다. 전자 장치(1000)는 음성 정보를 처리하기 위한 스피커(1270) 및 마이크(1275)를 포함할 수 있다. 전자 장치(1000)는 위치 정보를 처리하기 위한 GPS(Global Positioning System) 장치(1280)를 포함할 수 있다. 전자 장치(1000)는 주변 장치들과의 연결을 관리하기 위한 브릿지(Bridge) 칩(1290)을 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 전자 장치

Claims (10)

  1. 상부 FOB 영역, 활성 영역, 그리고 하부 FOB 영역을 포함하는 픽셀 어레이;
    상기 상부 FOB 영역에서 생성되는 아날로그 신호를 상부 FOB 코드로 변환하고, 상기 활성 영역의 제 1 로우로부터 생성되는 제 1 아날로그 신호를 제 1 활성 코드로 변환하는 제 1 ADC;
    상기 하부 FOB 영역에서 생성되는 아날로그 신호를 하부 FOB 코드로 변환하고, 상기 제 1 로우와 동시에 활성화되는 상기 활성 영역의 제 2 로우로부터 생성되는 제 2 아날로그 신호를 제 2 활성 코드로 변환하는 제 2 ADC;
    상기 상부 및 하부 FOB 코드를 사용하여 보정 값을 계산하고,
    상기 제 1 활성 코드 또는 제 2 활성 코드를 상기 보정 값, 그리고 페디스털 레벨(Pedestal Dark Level)에 기초하여 제 1 및 제 2 출력 코드 값으로 계산하도록 구성되는 이미지 신호 프로세서를 포함하되,
    상기 페디스털 레벨(Pedestal Dark Level)은 상기 제 1 및 제 2 출력 코드 값을 양수 값으로 설정하기 위한 값으로 제공되며,
    상기 보정 값은, 상기 제 1 로우 및 상기 상부 FOB 영역 사이의 거리에 비례하여 상기 하부 FOB 코드의 성분을 포함하고, 상기제 2 로우 및 상기 하부 FOB 영역 사이의 거리에 비례하여 상기 상부 FOB 코드의 성분을 포함하는 전자 장치.
  2. 제 1 항에 있어서,
    상기 활성 영역에 포함되는 복수의 로우 중 적어도 둘에 대응하는 상기 제 1 및 제 2 출력 코드 값은 동일하게 계산되는 전자 장치.
  3. 제 1 항에 있어서,
    상기 이미지 신호 프로세서로부터 획득되는 정보를 저장하도록 구성되는 메모리를 더 포함하되,
    상기 이미지 신호 프로세서로부터 획득되는 정보는 상기 제 1 활성 코드, 상기 제 2 활성 코드, 상기 상부 및 하부 FOB 코드, 및 상기 보정 값에 관한 정보를 포함하는 전자 장치.
  4. 제 1 항에 있어서,
    상기 이미지 신호 프로세서로부터 출력되는 디지털 신호에 기초하여 이미지와 관련되는 정보를 제공하도록 구성되는 디스플레이를 더 포함하되,
    상기 디스플레이는 상기 제 1 및 제 2 출력 코드에 대응하는 밝기 값의 이미지를 출력하도록 구성되는 전자 장치.
  5. 상부 FOB 영역, 활성 영역, 그리고 하부 FOB 영역을 포함하는 픽셀 어레이;
    상기 상부 FOB 영역에서 생성되는 아날로그 신호를 상부 FOB 코드로 변환하고, 상기 활성 영역의 제 1 로우로부터 생성되는 제 1 아날로그 신호를 제 1 활성 코드로 변환하는 제 1 ADC;
    상기 하부 FOB 영역에서 생성되는 아날로그 신호를 하부 FOB 코드로 변환하고, 상기 제 1 로우와 동시에 활성화되는 상기 활성 영역의 제 2 로우로부터 생성되는 제 2 아날로그 신호를 제 2 활성 코드로 변환하는 제 2 ADC;
    상기 제 1 활성 코드, 보정 값, 그리고 페디스털 레벨(Pedestal Dark Level)에 기초하여 출력 코드 값을 계산하고, 상기 상부 및 하부 FOB 코드에 기초하여 상기 보정 값을 계산하도록 구성되는 이미지 신호 프로세서; 및
    상기 이미지 신호 프로세서로부터 획득되는 정보를 저장하도록 구성되는 메모리를 포함하되,
    상기 페디스털 레벨(Pedestal Dark Level)은 상기 출력 코드 값을 양수 값으로 설정하기 위한 값으로 제공되며,
    상기 보정 값은 상기 이미지 신호 프로세서의 성능과 관련된 디바이더 팩터, 픽셀 어레이의 상기 상부 FOB 영역과 상기 제 1 로우 사이의 거리에 따라 증가하는 제 1 계수와 상기 하부 FOB 코드를 곱한 값, 및 상기 상기 하부 FOB 영역과 상기 제 1 로우 사이의 거리에 따라 증가하는 제 2 계수와 상기 하부 FOB 코드를 곱한 값에 기초하여 계산되는 전자 장치.
  6. 제 5 항에 있어서,
    상기 제 1 계수는 상기 제 1 로우의 번호 값이 상기 디바이더 팩터로 나뉜 몫에 비례하여 증가하고, 상기 제 2 계수는 상기 제 1 로우의 번호 값이 상기 디바이더 팩터로 나뉜 몫에 비례하여 감소하되,
    상기 제 1 로우의 번호 값은 상기 상부 FOB 영역 및 상기 제 1 로우 사이의 거리에 비례하는 전자 장치.
  7. 제 5 항에 있어서,
    상기 메모리는, 상기 이미지 신호 프로세서에 의해 상기 보정 값이 계산되는 경우, 상기 보정 값 및 상기 보정 값과 관련되는 값을 저장하도록 구성되는 전자 장치.
  8. 상부 FOB 영역, 활성 영역, 그리고 하부 FOB 영역을 포함하는 픽셀 어레이;
    상기 상부 FOB 영역에서 생성되는 아날로그 신호를 상부 FOB 코드로 변환하고, 상기 활성 영역의 제 1 로우로부터 생성되는 제 1 아날로그 신호를 제 1 활성 코드로 변환하는 제 1 ADC;
    상기 하부 FOB 영역에서 생성되는 아날로그 신호를 하부 FOB 코드로 변환하고, 상기 제 1 로우와 동시에 활성화되는 상기 활성 영역의 제 2 로우로부터 생성되는 제 2 아날로그 신호를 제 2 활성 코드로 변환하는 제 2 ADC;
    상기 제 1 및 제 2 ADC로부터 제 1 활성 코드 제 2 활성 코드를 획득하고, 상기 제 1 및 제 2 ADC로부터 획득되는 상기 상부 및 하부 FOB 코드에 기초하여 보정 값을 계산하고, 상기 제 1 활성 코드 또는 제 2 활성 코드, 및 상기 보정 값, 그리고 페디스털 레벨(Pedestal Dark Level)에 기초하여 보정된 출력 코드 값을 계산하고, 상기 출력 코드 값에 기초하여 이미지와 관련되는 신호들을 출력하도록 구성되는 이미지 신호 프로세서; 및
    상기 이미지와 관련되는 신호들에 기초하여 이미지를 출력하도록 구성되는 디스플레이를 포함하되,
    상기 출력 코드 값 및 보정 값은 디바이더 팩터에 따라 상이하고,
    상기 페디스털 레벨(Pedestal Dark Level)은 상기 출력 코드 값을 양수 값으로 설정하기 위한 값으로 제공되며,
    상기 보정 값은 상기 상부 및 하부 FOB 코드에 각각 비례하고, 상기 디바이더 팩터에 대응하는 개수의 로우들에 대해 동일하게 적용되는 전자 장치.
  9. 제 8 항에 있어서,
    상기 디바이더 팩터를 저장하도록 구성되는 메모리를 더 포함하되,
    상기 디바이더 팩터는 상기 이미지 신호 프로세서의 연산능력과 관련되는 전자 장치.
  10. 제 8 항에 있어서,
    상기 픽셀 어레이는 로우들을 포함하고, 상기 보정 값은 상기 로우들의 위치들과 관련되는 값에 비례하여 증가하는 하부 FOB 코드 성분 및 상기 로우들의 위치들과 관련되는 값에 비례하여 감소하는 하부 FOB 코드 성분을 포함하는 전자 장치.
KR1020170083816A 2017-06-30 2017-06-30 이미지 신호 프로세서를 포함하는 전자 장치 Active KR102351950B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170083816A KR102351950B1 (ko) 2017-06-30 2017-06-30 이미지 신호 프로세서를 포함하는 전자 장치
US15/921,788 US10397510B2 (en) 2017-06-30 2018-03-15 Electronic devices comprising image signal processors
CN201810554658.5A CN109218634B (zh) 2017-06-30 2018-05-31 包括图像信号处理器的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170083816A KR102351950B1 (ko) 2017-06-30 2017-06-30 이미지 신호 프로세서를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20190003910A KR20190003910A (ko) 2019-01-10
KR102351950B1 true KR102351950B1 (ko) 2022-01-18

Family

ID=64738439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170083816A Active KR102351950B1 (ko) 2017-06-30 2017-06-30 이미지 신호 프로세서를 포함하는 전자 장치

Country Status (3)

Country Link
US (1) US10397510B2 (ko)
KR (1) KR102351950B1 (ko)
CN (1) CN109218634B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112367477B (zh) * 2020-10-30 2022-06-14 思特威(上海)电子科技股份有限公司 一种图像采集背光补偿方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287914A (ja) * 2005-03-07 2006-10-19 Fuji Photo Film Co Ltd 固体撮像装置および画像入力装置、ならびにその画像補正方法
JP2011030097A (ja) * 2009-07-28 2011-02-10 Sony Corp 撮像素子、撮像装置、信号処理方法及びプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144184B2 (ko) 1972-07-12 1976-11-26
US7313288B2 (en) * 2005-04-20 2007-12-25 Cypress Semiconductor Corporation Defect pixel correction in an image sensor
KR100681667B1 (ko) 2005-04-29 2007-02-09 매그나칩 반도체 유한회사 자동 블랙 레벨 보상 기능을 갖는 ｃｍｏｓ 이미지센서 및그의 자동 블랙 레벨 보상 방법
JP4928765B2 (ja) 2005-09-30 2012-05-09 富士通セミコンダクター株式会社 半導体集積装置及びイメージセンサの黒レベル補正方法
JP4926467B2 (ja) 2005-12-06 2012-05-09 キヤノン株式会社 撮像装置及び撮像装置の制御方法
US7427735B2 (en) * 2005-12-14 2008-09-23 Micron Technology, Inc. Method and apparatus for setting black level in an imager using both optically black and tied pixels
JP2008113141A (ja) 2006-10-30 2008-05-15 Fujifilm Corp 撮像装置及び信号処理方法
US7760258B2 (en) * 2007-03-07 2010-07-20 Altasens, Inc. Apparatus and method for stabilizing image sensor black level
JP4462299B2 (ja) * 2007-07-17 2010-05-12 ソニー株式会社 撮像装置、および画像処理方法、並びにコンピュータ・プログラム
JP2009033321A (ja) 2007-07-25 2009-02-12 Sony Corp 撮像装置、および画像処理方法、並びにコンピュータ・プログラム
JP2010093753A (ja) 2008-10-10 2010-04-22 Sony Corp 固体撮像素子及び信号処理システム
JP2011071709A (ja) 2009-09-25 2011-04-07 Nikon Corp 電子カメラ
KR101703746B1 (ko) 2010-06-04 2017-02-08 삼성전자주식회사 빛 샘 보상을 하는 단위이미지센서, 상기 단위이미지센서로 구현된 이미지센서어레이 및 상기 이미지센서어레이의 빛 샘 보상방법
KR101741499B1 (ko) * 2010-11-29 2017-05-31 삼성전자주식회사 페데스탈 레벨 보상 방법 및 이를 수행할 수 있는 장치들
JP6116152B2 (ja) * 2012-07-31 2017-04-19 キヤノン株式会社 イメージセンサ駆動装置および方法、放射線画像撮像装置
JP6110689B2 (ja) * 2013-02-28 2017-04-05 キヤノン株式会社 撮像装置、その制御方法及びプログラム
KR102105409B1 (ko) * 2013-12-09 2020-05-29 삼성전자주식회사 이종의 아날로그-디지털 컨버터를 포함하는 이미지 센서
JP6377947B2 (ja) * 2014-04-21 2018-08-22 ルネサスエレクトロニクス株式会社 固体撮像素子および電子機器
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
US9736406B2 (en) * 2015-01-22 2017-08-15 Canon Kabushiki Kaisha Image capturing apparatus and control method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287914A (ja) * 2005-03-07 2006-10-19 Fuji Photo Film Co Ltd 固体撮像装置および画像入力装置、ならびにその画像補正方法
JP2011030097A (ja) * 2009-07-28 2011-02-10 Sony Corp 撮像素子、撮像装置、信号処理方法及びプログラム

Also Published As

Publication number Publication date
CN109218634A (zh) 2019-01-15
CN109218634B (zh) 2022-05-31
KR20190003910A (ko) 2019-01-10
US20190007636A1 (en) 2019-01-03
US10397510B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
US10623677B2 (en) Image sensor for improving nonlinearity of row code region, and device including the same
KR102747641B1 (ko) 비전 센서, 이를 포함하는 이미지 처리 장치 및 비전 센서의 동작 방법
US9344627B2 (en) Image sensor and computing system having the same
US9584742B2 (en) Method of binning pixels in an image sensor and an image sensor for performing the same
US8471928B2 (en) Apparatus and method for generating high ISO image
US11528439B2 (en) Image sensor, image processing system including the same, and operating method of the same
CN113727079B (zh) 一种图像信号处理方法及装置、电子设备
US9258539B2 (en) Method of calibrating automatic white balance and image capturing device performing the same
CN112202986A (zh) 图像处理方法、图像处理装置、可读介质及其电子设备
CN113812141B (zh) 固态成像装置与电子器件
US9653503B2 (en) Image sensor and image processing system including the same
KR102074944B1 (ko) 프로그래머블 이득 증폭기와 이를 포함하는 장치들
US9509932B2 (en) Image sensors, methods of operating the same, and image processing systems including the same
US12166962B2 (en) Image signal processor and image sensor including the image signal processor
EP4175311A1 (en) Photon counting image sensor, image acquisition apparatus and electronic apparatus including the image acquisition apparatus
US20190132538A1 (en) Analog to digital converting circuit and an operation method thereof
US8982259B2 (en) Analog-to-digital converters and related image sensors
US20140015853A1 (en) Image signal processor and method of operating the same
KR102351950B1 (ko) 이미지 신호 프로세서를 포함하는 전자 장치
KR101965631B1 (ko) Ｃｄｓ 회로, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
US20160248990A1 (en) Image sensor and image processing system including same
US11272135B2 (en) Methods of operating image sensors and image sensors performing the same
US9369144B2 (en) Analog-to-digital converter, image sensor including the same, and image processing device including the image sensor
JP2024065067A (ja) 飽和ピクセルに対する復元動作を支援するイメージ信号プロセッサ及びその動作方法
US20210344855A1 (en) Image signal processor, electronic device including image signal processor, and associated methods

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200130

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201006

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20210409

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211012

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220113

End annual number: 3

Start annual number: 1

PG1601 Publication of registration