[go: up one dir, main page]

KR102345938B1 - 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102345938B1
KR102345938B1 KR1020210041439A KR20210041439A KR102345938B1 KR 102345938 B1 KR102345938 B1 KR 102345938B1 KR 1020210041439 A KR1020210041439 A KR 1020210041439A KR 20210041439 A KR20210041439 A KR 20210041439A KR 102345938 B1 KR102345938 B1 KR 102345938B1
Authority
KR
South Korea
Prior art keywords
insulating layer
electrode
disposed
light emitting
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210041439A
Other languages
English (en)
Other versions
KR20210040010A (ko
Inventor
박상호
장재혁
김창옥
윤주선
장용재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140090714A external-priority patent/KR102236381B1/ko
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210041439A priority Critical patent/KR102345938B1/ko
Publication of KR20210040010A publication Critical patent/KR20210040010A/ko
Priority to KR1020210189426A priority patent/KR20220003488A/ko
Application granted granted Critical
Publication of KR102345938B1 publication Critical patent/KR102345938B1/ko
Priority to KR1020230047467A priority patent/KR102684402B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H01L27/3265—
    • H01L27/1237—
    • H01L27/1248—
    • H01L27/3248—
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기 발광 표시 장치는 불투명 영역 및 투명 영역을 포함할 수 있다. 상기 유기 발광 표시 장치는 기판, 제1 트랜지스터, 제2 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 제1 트랜지스터는 불투명 영역의 기판 상에 배치될 수 있다. 제2 트랜지스터는 불투명 영역에서 제1 방향을 따라 제1 트랜지스터에 인접할 수 있다. 커패시터는 불투명 영역에서 제1 방향과 다른 제2 방향을 따라 제1 트랜지스터에 인접할 수 있다. 커패시터는 제1 커패시터 전극, 제1 커패시터 전극 상에 배치되며 실리콘 산질화물을 포함하는 유전체 구조물 및 유전체 구조물 상에 배치되는 제2 커패시터 전극을 포함할 수 있다.

Description

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF MANUFACTURING AN ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 실리콘 산질화물로 구성되는 유전체 구조물을 구비하는 적어도 하나의 커패시터를 포함하는 유기 발광 표시 장치 및 이러한 유기 발광 표시 장치의 제조 방법에 관한 것이다.
근래 들어 투명 영역과 불투명 영역을 구비하여, 오프 상태에서는 유기 발광 표시 장치의 반대편에 위치하는 사물 또는 이미지를 투과시켜 투명 모드를 구현할 수 있고, 온 상태에서는 영상을 표시할 수 있는 디스플레이 모드를 구현할 수 있는 투명 유기 발광 표시 장치가 개발되고 있다.
그러나, 종래의 투명 유기 발광 표시 장치에 있어서, 트랜지스터들과 커패시터들이 모두 불투명 영역 내에 배치되므로, 투명 영역의 면적을 확보하는데 한계가 있고, 상기 커패시터들의 커패시턴스를 증가시키는데 어려움이 있다. 또한, 최근의 상기 투명 유기 발광 표시 장치의 투과 영역의 면적의 증가 요구에 따라 상기 불투명 영역의 면적이 상대적으로 더욱 감소되는 경우, 상기 투명 유기 발광 표시 장치의 구성 요소들을 위하여 충분한 커패시터의 커패시턴스를 제공하기 어려운 문제점이 발생된다.
본 발명의 목적은 실리콘 산질화물을 함유하는 유전체 구조를 포함하는 커패시터를 구비하여 충분한 커패시턴스를 확보할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상술한 유기 발광 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 목적이 전술한 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 불투명 영역 및 투명 영역을 포함할 수 있다. 상기 유기 발광 표시 장치는, 기판, 상기 불투명 영역의 상기 기판 상에 배치되는 제1 트랜지스터, 상기 불투명 영역의 상기 기판 상에 배치되고, 제1 방향을 따라 상기 제1 트랜지스터에 인접하는 제2 트랜지스터, 그리고 상기 불투명 영역의 상기 기판 상에 배치되고, 상기 제1 방향과 다른 제2 방향을 따라 상기 제1 트랜지스터에 인접하며, 제1 커패시터 전극, 실리콘 산질화물을 포함하는 유전체 구조물 및 제2 커패시터 전극을 구비하는 커패시터를 포함할 수 있다. 상기 유기 발광 표시 장치는, 상기 제1 트랜지스터, 상기 제2 박막 트랜지스터 및 상기 커패시터 상에 배치되며, 상기 투명 영역을 노출시키는 개구를 갖는 절연층, 상기 절연층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광 소자, 그리고 상기 유기 발광 소자 상에 배치되는 제2 전극을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 트랜지스터는, 상기 불투명 영역의 상기 기판 상에 배치되는 제1 액티브 패턴, 상기 제1 액티브 패턴 상에 배치되며 상기 투명 영역까지 연장되는 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 배치되고 상기 투명 영역까지 연장되며 실리콘 산질화물을 포함하는 제2 게이트 절연막, 상기 제2 게이트 절연막 상에 배치되는 제1 게이트 전극, 상기 제1 액티브 패턴에 접속되며, 상기 제2 방향을 따라 연장되는 제1 소스 전극, 그리고 상기 제1 액티브 패턴에 접속되는 제1 드레인 전극을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 제2 게이트 절연막은 질소 함량에 따라 유전율 및 굴절률이 조절될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 커패시터 전극은 상기 제1 게이트 절연막 상부에 배치될 수 있다. 상기 유전체 구조물은 상기 제2 게이트 절연막의 일부로 구성될 수 있다. 상기 제2 커패시터 전극은 상기 제2 게이트 절연막 상에 배치될 수 있고, 상기 제2 방향을 따라 상기 제1 게이트 전극과 이격될 수 있다. 이 경우, 상기 제2 커패시터 전극은 상기 제1 소스 전극이 연장되는 부분에 접속될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 트랜지스터는, 상기 불투명 영역의 상기 기판 상에 배치되는 제2 액티브 패턴, 상기 제2 액티브 패턴 상에 배치되며 상기 투명 영역까지 연장되는 상기 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 배치되는 제2 게이트 전극, 상기 제2 게이트 전극을 덮고 상기 투명 영역까지 연장되며 실리콘 산질화물을 포함하는 상기 제2 게이트 절연막, 그리고 상기 제2 액티브 패턴에 접속되는 제2 소스 전극 및 제2 드레인 전극을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 제1 커패시터 전극은 상기 제1 게이트 절연막 상에 배치될 수 있고, 상기 제2 방향을 따라 상기 제2 게이트 전극과 이격될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 전극을 덮으며 실리콘 산화물을 포함하는 층간 절연막, 그리고 상기 층간 절연막 상에 배치되며 상기 제2 방향을 따라 상기 제1 소스 전극과 이격되는 데이터 라인을 더 포함할 수 있다.
다른 예시적인 실시예들에 따르면, 상기 커패시터 상에 배치되는 추가 커패시터를 더 포함할 수 있다. 상기 추가 커패시터는, 상기 제1 게이트 전극과 동일한 레벨에 위치하는 제1 추가 커패시터 전극, 상기 제1 추가 커패시터 전극 상에 배치되고 상기 층간 절연막의 일부를 포함하는 추가 유전체 구조물, 그리고 상기 추가 유전체 구조물 상에 배치되며 상기 데이터 라인의 일부를 포함하는 제2 추가 커패시터 전극을 구비할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 불투명 영역과 투명 영역을 포함하는 유기 발광 표시 장치의 제조 방법에 있어서, 상기 불투명 영역의 상기 기판 상에 제1 트랜지스터를 형성할 수 있다. 상기 불투명 영역의 상기 기판 상에 제1 방향을 따라 상기 제1 트랜지스터에 인접하는 제2 트랜지스터를 형성할 수 있다. 상기 불투명 영역의 상기 기판 상에 상기 제1 방향과 다른 제2 방향을 따라 상기 제1 트랜지스터에 인접하며, 제1 커패시터 전극, 실리콘 산질화물을 포함하는 유전체 구조물 및 제2 커패시터 전극을 구비하는 커패시터를 형성할 수 있다.
예시적인 실시예들에 따른 상기 제1 트랜지스터를 형성하는 과정에 있어서, 상기 불투명 영역의 상기 기판 상에 제1 액티브 패턴을 형성할 수 있다. 상기 제1 액티브 패턴을 덮으며, 상기 투명 영역까지 연장되는 제1 게이트 절연막을 형성할 수 있다. 상기 제1 게이트 절연막 상에 상기 투명 영역까지 연장되며, 실리콘 산질화물을 포함하는 제2 게이트 절연막을 형성할 수 있다. 상기 제2 게이트 절연막 상에 제1 게이트 전극을 형성할 수 있다. 상기 제1 액티브 패턴과 접속되며 상기 제2 방향을 따라 연장되는 제1 소스 전극을 형성할 수 있다. 상기 제1 액티브 패턴과 접속되는 제1 드레인 전극을 형성할 수 있다. 상기 제2 게이트 절연막 및 상기 유전체 구조물은 동시에 형성될 수 있다. 또한, 상기 제1 게이트 전극 및 상기 제2 커패시터 전극은 동시에 형성될 수 있다.
예시적인 실시예들에 따른 상기 제2 트랜지스터를 형성하는 과정에 있어서, 상기 불투명 영역의 상기 기판 상에 제2 액티브 패턴을 형성할 수 있다. 상기 제2 액티브 패턴 상에 상기 투명 영역으로 연장되는 상기 제1 게이트 절연막을 형성할 수 있다. 상기 제1 게이트 절연막 상에 제2 게이트 전극을 형성할 수 있다. 상기 제2 게이트 전극을 덮고 상기 투명 영역까지 연장되며, 실리콘 산질화물을 포함하는 상기 제2 게이트 절연막을 형성할 수 있다. 상기 제2 액티브 패턴과 접속되는 제2 소스 전극을 형성할 수 있다. 상기 제2 액티브 패턴과 접속되는 제2 드레인 전극을 형성할 수 있다. 상기 제2 게이트 전극과 상기 제1 커패시터 전극은 동시에 형성될 수 있다.
예시적인 실시예들에 있어서, 실리콘 산화물을 사용하여 상기 제2 게이트 전극을 덮는 층간 절연막을 형성할 수 있다. 상기 층간 절연막 상에 상기 제2 방향을 따라 상기 제1 소스 전극과 이격되는 데이터 라인을 형성할 수 있다.
다른 예시적인 실시예들에 있어서, 상기 제1 게이트 전극과 동일한 레벨에 위치하는 제1 추가 커패시터 전극, 상기 제1 추가 커패시터 상에 위치하며 상기 층간 절연막의 일부를 포함하는 추가 유전체 구조물, 그리고 상기 추가 유전체 구조물 상에 위치하고 상기 데이터 라인의 일부를 포함하는 제2 추가 커패시터 전극을 구비하는 추가 커패시터를 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 커패시터는 실질적으로 동시에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 커패시터 상에 상기 투명 영역을 노출시키는 개구를 포함하는 절연층을 형성할 수 있다. 상기 절연층 상에 제1 전극을 형성할 수 있으며, 상기 제1 전극 상에 유기 발광 소자를 형성할 수 있다. 상기 유기 발광 소자 상에 제2 전극을 형성할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 기판, 제1 트랜지스터, 제2 트랜지스터, 적어도 하나의 커패시터 등을 포함할 수 있다. 상기 커패시터의 유전체 구조물은 실리콘 산질화물로 구성될 수 있고, 상기 유전체 구조물의 유전율 및 굴절률은 실리콘 산질화물에 함유된 질소 함량에 따라서 제어될 수 있기 때문에, 상기 커패시터가 적절한 커패시턴스를 가질 수 있다. 또한, 상기 유전체 구조물이 불투명 영역으로부터 투명 영역까지 연장되더라도, 인접하는 층 간의 굴절률 차이를 최소화시킬 수 있기 때문에, 상기 투명 영역의 투과율이 실질적으로 저하되지 않는다. 더욱이, 상기 커패시터 상에 추가적인 커패시터를 구현하여 복수의 커패시터들을 수직적으로 배치할 수 있으므로, 커패시터들이 수평적으로 배치되는 경우에 비해, 상기 커패시터들이 차지하는 면적을 감소시킬 수 있다. 상기 투명 영역의 면적을 증가시키면서, 커패시터들의 용량을 극대화시킬 수 있다.
다만, 본 발명의 효과들이 상술한 바에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 2는 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 3 내지 도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법들을 상세하게 설명한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 1을 참조하면, 유기 발광 표시 장치(100)는, 기판(102), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 커패시터(CAP), 유기 발광 소자 등을 포함할 수 있다. 유기 발광 표시 장치(100)는 불투명 영역(I) 및 투명 영역(II)을 포함할 수 있다. 불투명 영역(I)에서는 유기 발광 표시 장치(100)가 온(ON) 상태일 때에 영상이 표시될 수 있으며, 투명 영역(II)에서는 유기 발광 표시 장치(100)가 오프(OFF) 상태일 때에 유기 발광 표시 장치(100)를 통해 대상의 이미지가 투과될 수 있다.
도 1에 예시한 바와 같이, 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 커패시터(CAP) 및 상기 유기 발광 소자는 불투명 영역(I)의 기판(102) 상에 배치될 수 있다. 제2 트랜지스터(TR2)는 제1 방향을 따라 제1 트랜지스터(TR1)에 인접하여 위치할 수 있으며, 커패시터(CAP)는 상기 제1 방향과 다른 제2 방향으로 제1 트랜지스터(TR1)에 인접하여 배치될 수 있다. 예를 들면, 상기 제2 방향은 상기 제1 방향에 실질적으로 직교할 수 있다.
기판(102)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 기판(102)은 투명 수지 기판, 유리 기판, 석영 기판 등으로 이루어질 수 있다. 기판(102) 상에는 버퍼층(104)이 배치될 수 있다. 도 1에 예시한 바와 같이, 버퍼층(104)은 불투명 영역(I)으로부터 투명 영역(II)까지 연장될 수 있다. 버퍼층(104)은 기판(102)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있고, 기판(102)의 평탄도를 향상시킬 수 있다. 예를 들면, 버퍼층(104)은 실리콘 산화물과 같은 실리콘 화합물로 구성될 수 있다. 버퍼층(104)이 실리콘 산화물로 이루어질 경우, 외부로부터 유기 발광 표시 장치(100)의 투명 영역(II)으로 입사되는 광이 버퍼층(104)을 통과할 수 있다. 선택적으로는, 기판(102)의 구성 물질, 표면 상태 등에 따라 버퍼층(104)이 생략될 수 있다.
제1 트랜지스터(TR1)는 불투명 영역(I)에서 버퍼층(104) 상에 배치될 수 있다. 전술한 바와 같이, 기판(102) 상에 버퍼층(104)이 위치하지 않을 경우, 제1 트랜지스터(TR1)는 기판(102) 상에 직접 배치될 수 있다. 제1 트랜지스터(TR1)는 제1 액티브 패턴(106), 제1 게이트 절연막(110), 제2 게이트 절연막(116), 제1 게이트 전극(118), 제1 소스 전극(124) 그리고 제1 드레인 전극(126)을 포함할 수 있다. 예를 들면, 제1 트랜지스터(TR1)는 유기 발광 표시 장치(100)의 구동 트랜지스터로 기능할 수 있다.
제2 트랜지스터(TR2)는 상기 제1 박막 트랜지스터(TR1)에 인접하여 버퍼층(104) 상에 위치할 수 있다. 제2 트랜지스터(TR2)는 제2 액티브 패턴(108), 제1 게이트 절연막(110), 제2 게이트 전극(112), 제2 소스 전극(128) 그리고 제2 드레인 전극(130)을 포함할 수 있다. 예를 들면, 제2 트랜지스터(TR2)는 유기 발광 표시 장치(100)의 스위칭 트랜지스터로 작용할 수 있다.
제1 및 제2 액티브 패턴들(106, 108)은 불투명 영역(I)의 버퍼층(104) 상에 배치될 수 있다. 제2 액티브 패턴(108)은 상기 제1 방향을 따라 제1 액티브 패턴(106)으로부터 소정의 간격으로 이격될 수 있다. 제1 액티브 패턴(106) 및 제2 액티브 패턴(108)은 각기 실리콘을 함유하는 물질 또는 산화물 반도체를 포함할 수 있다.
제1 게이트 절연막(110)은 제1 및 제2 액티브 패턴들(106, 180)을 커버하며, 투명 영역(II)까지 연장될 수 있다. 예를 들면, 제1 게이트 절연막(110)은은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 절연막(110)은 실리콘 산화물로 이루어질 수 있다. 선택적으로는, 제1 게이트 절연막(110)과버퍼층(104)은 실질적으로 동일한 물질로 구성될 수 있다. 이 경우, 투명 영역(II)에서 제1 게이트 절연막(110)과 버퍼층(104)은 실질적으로 동일한 광 투과율을 가질 수 있다.
제2 게이트 전극(112)은 제1 게이트 절연막(110)을 개재하여 제2 액티브 패턴(108)과 중첩되는 부분들 상에 배치될 수 있다. 제2 게이트 전극(112)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
예시적인 실시예들에 있어서, 제1 커패시터 전극(114)은 제1 게이트 절연막(110) 상에서 제2 게이트 전극(112)과 상기 제2 방향을 따라 소정의 간격으로 이격될 수 있다. 제1 커패시터 전극(114)은 제2 게이트 전극(112)과 실질적으로 동일한 물질을 포함할 수 있다. 선택적으로는, 제1 커패시터 전극(114)은 제2 게이트 전극(112)과 다른 물질을 포함할 수 있다.
제2 게이트 절연막(116)은 제2 게이트 전극(112)과 제1 커패시터 전극(114)을 커버할 수 있으며, 투명 영역(Ⅱ)까지 연장될 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 절연막(116)은 실리콘 산질화물로 구성되어 이러한 실리콘 산질화물에 함유된 질소 함량에 따라 유전율 및 굴절률이 각기 조절될 수 있다. 예를 들면, 제2 게이트 절연막(116)을 구성하는 실리콘 산질화물은 질소가 약 25at% 이하로 함유되는 실리콘 산질화물일 수 있다. 이러한 제2 게이트 절연막(116)의 유전율은 약 5 이하일 수 있고, 제2 게이트 절연막(116)의 굴절률은 약 1.7 이하일 수 있다. 또한, 제2 게이트 절연막(116)의 두께는 실리콘 산질화물이 아닌 실리콘 산화물로 구성되는 제2 게이트 절연막의 두께에 비해, 약 1.2배 정도 클 수 있다. 이에 따라, 제2 게이트 절연막(116)이 실리콘 산질화물로 구성되어 투명 영역(Ⅱ)에 배치되더라도 유기 발광 표시 장치(100)는 광투과율을 실질적으로 저하시키지 않는 선에서 커패시터(CAP)의 커패시턴스를 보다 충분하게 확보할 수 있다.
예시적인 실시예들에 따르면, 제2 게이트 절연막(116)이 실리콘 산질화물을 제외한 다른 물질(예를 들면, 실리콘 산화물)로 구성되는 경우에 비해 상대적으로 큰 유전율을 가짐에 따라, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)의 문턱 전압이 낮아지고, 그에 따라, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)의 전기적 특성 산포가 개선될 수 있다. 또한, 제2 게이트 절연막(116)의 커패시턴스는 유전율에 비례하므로, 불투명 영역(Ⅰ) 내에서 제2 게이트 절연막(116)의 일부가 커패시터(CAP)의 상기 유전체 구조물의 역할을 수행하는 경우, 커패시터(CAP)의 커패시턴스를 극대화시킬 수 있다. 더욱이, 인접하는 층 간의 굴절률 차이도 최소화될 수 있기 때문에, 제2 게이트 절연막(116)이 투명 영역(Ⅱ)까지 연장되더라도, 유기 발광 표시 장치(100)의 투명 영역(Ⅱ)의 투과율이 실질적으로 저하되는 것을 방지할 수 있다.
제1 게이트 전극(118)은 제1 게이트 절연막(110)과 제2 게이트 절연막(116) 중에서 하부에 제1 액티브 패턴(106)이 위치하는 부분들 상에 배치될 수 있다. 제1 게이트 전극(118)은 제2 게이트 전극(112)과 제1 커패시터 전극(114)과 실질적으로 동일한 물질로 구성될 수 있다. 선택적으로는, 제1 게이트 전극(118), 제2 게이트 전극(112) 및 제1 커패시터 전극(114)은 다른 물질을 포함할 수도 있다.
제2 커패시터 전극(120)은 제2 게이트 절연막(116) 상에서 제1 게이트 전극(118)과 상기 제2 방향을 따라 소정의 간격으로 이격될 수 있다. 예시적인 실시예들에 있어서, 제2 커패시터 전극(120)은 상기 제2 방향을 따라 연장되어 투명 영역(Ⅱ)의 일부까지 연장될 수 있다. 이에 따라, 제2 커패시터 전극(120)은 층간 절연막(122) 및 제2 드레인 전극(132)과 함께 추가 커패시터(즉, 제2의 커패시터(CAP2), 도 2 참조)를 구성할 수 있다. 이에 대해서는 후술한다. 제2 커패시터 전극(120) 및 제1 게이트 전극(118)은 실질적으로 동일한 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 제2 커패시터 전극(120)은 제1 게이트 전극(118)과 다른 물질로 구성될 수 있다.
층간 절연막(122)은 제1 게이트 전극(118)과 제2 커패시터 전극(120)을 덮을 수 있으며, 투명 영역(Ⅰ)까지 연장될 수 있다. 층간 절연막(122)은 제1 소스 전극(124)과 제1 드레인 전극(126)으로부터 제2 게이트 전극(120)을 전기적으로 절연시킬 수 있으며, 제2 소스 전극(128)과 제2 드레인 전극(130)으로부터 제1 게이트 전극(114)을 전기적으로 절연시킬 수 있다. 예시적인 실시예들에 따르면, 층간 절연막(122)은 실리콘 산화물로 구성되기 때문에, 실리콘 질화물로 구성된 층간 절연막을 갖는 종래의 유기 발광 표시 장치에 비해, 향상된 광투과율을 가질 수 있고, 층간 절연막(122)은 상술한 버퍼층(104) 및 제1 게이트 절연막(110)과 실질적으로 동일한 물질을 포함하여, 층간 절연막(122), 제1 게이트 절연막(110) 및 버퍼층(104)은 동일한 광투과율을 가짐에 따라, 투명 영역(Ⅱ) 내에 배치된 층간 절연막(122), 제1 게이트 절연막(110) 및 버퍼층(104)을 통해 외부 광이 효율적으로 투과될 수 있다. 또한, 층간 절연막(122)의 두께는 제2 게이트 절연막(116)의 두께보다 실질적으로 클 수 있다. 예를 들면, 본 발명의 예시적인 실시예들에 따른 층간 절연막(122)은 층간 절연막을 제외한 다른 절연막들이 실리콘 산화물을 포함하는 경우보다 약 1.6배 증가된 두께를 가질 수 있다. 따라서, 제2 게이트 전극(120)과 제1 소스 전극(124) 및 제1 드레인 전극(126) 사이에 각기 발생될 수 있는 커플링 현상을 완화시킬 수 있으며, 제2 커패시터 전극(120)과 제1 소스 전극(124) 및 제1 드레인 전극(126) 사이에 각기 발생될 수 있는 커플링 현상을 완화시킬 수 있다.
또한, 층간 절연막(122)의 일부를 상기 추가 커패시터(즉, 제2의 커패시터(CAP2))의 추가 유전체 구조물로 활용하게 될 경우, 유기 발광 표시 장치(100)가 커패시터(CAP)만을 포함하는 경우에 비해 커패시턴스를 극대화시킬 수 있고, 상술한 바와 같이 층간 절연막(122)은 제2 게이트 절연막(116) 보다 상대적으로 큰 두께를 가지므로, 실리콘 산화물을 구비하는 유전체 구조물을 포함하는 종래의 커패시터에 비해, 커패시터(CAP)의 커패시턴스를 보다 충분하게 확보할 수 있다. 실리콘 산화물로 구성된 층간 절연막(122)의 일부가 추가적으로 배치되는 제2의 커패시터(CAP2)의 추가 유전체 구조물로 활용되는 경우에 대해서는 후술한다.
제1 소스 전극(124)과 제1 드레인 전극(126)은 제2 층간 절연막(126) 상에 배치될 수 있으며, 제1 및 제2 층간 절연막들(124, 126) 및 제1 및 제2 게이트 절연막들(112, 118)의 일부들을 관통하여 제2 액티브 패턴(108)에 접속될 수 있다. 예시적인 실시예들에 있어서, 제1 소스 전극(124)은 투명 영역(Ⅰ)으로 연장되기 때문에, 제1 소스 전극(124)이 투명 영역(Ⅰ)으로 연장된 부분은 제1 및 제2 층간 절연막들(124, 126)을 관통하여 제2 커패시터 전극(120)에 접속될 수 있다. 제1 소스 전극(124) 및 제1 드레인 전극(126)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투과성을 가지는 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 소스 전극(128) 및 제2 드레인 전극(130)은 제2 층간 절연막(126) 상에 배치될 수 있으며, 제1 및 제2 층간 절연막들(124, 126) 및 제1 및 제2 게이트 절연막들(112, 118)의 일부들을 관통하여 제1 액티브 패턴(106)에 접속될 수 있다. 제2 소스 전극(128) 및 제2 드레인 전극(130)은 각기 제1 소스 전극(124)과 제1 드레인 전극(126)과 실질적으로 동일한 물질을 포함할 수 있다.
절연층(134)은 층간 절연막(122) 상에 배치될 수 있으며, 제1 소스 전극(124), 제2 소스 전극(128), 제1 드레인 전극(126) 및 제2 드레인 전극(130)을 커버할 수 있다. 예시적인 실시예들에 있어서, 절연층(134)은 투명 영역(Ⅰ)의 일부를 노출시키는 개구(135b)를 포함할 수 있다. 이러한 개구(135b)에 의해투명 영역(Ⅰ)으로 연장된 층간 절연막(122)의 일부가 노출될 수 있다. 도 1에 예시한 바와 같이, 절연층(134)은 투명 영역(Ⅰ)으로 연장된 제1 소스 전극(124)을 부분적으로 노출시키는 콘택 홀(135a)을 추가적으로 포함할 수 있다. 예를 들면, 절연층(134)은 유기 물질, 무기 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 전극(136)은 절연층(134) 상에 배치될 수 있으며, 상기 콘택 홀에 의해 투명 영역(Ⅰ)으로 연장되는 제1 소스 전극(124)과 접속될 수 있다. 제1 전극(136)은 금속, 합금, 금속 질화물, 도전성 금속 산화물 등으로 이루어질 수 있다.
화소 정의막(138)은 제1 전극(136) 상에 배치될 수 있다. 화소 정의막(138)은 제1 전극(136)을 각기 부분적으로 노출시키는 개구를 포함할 수 있다. 예를 들면, 화소 정의막(138)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
유기 발광 소자(140)는 화소 정의막(138)의 상기 개구를 통해 노출되는 제1 전극(136) 상에 배치될 수 있다. 유기 발광 소자(140)는 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 선택적으로는, 유기 발광 소자(140)는 적색광, 녹색광, 청색광 등과 같은 상이한 색광들을 발생시킬 수 있는 발광 물질들이 적층되어 백색광을 발광할 수도 있다.
제2 전극(142)은 화소 정의막(138)과 유기 발광 소자(140) 상에 배치될 수 있다. 제2 전극(142)은 투명 영역(Ⅱ)까지 연장되어 절연층(134)의 개구(135b)를 통해 층간 절연막(122)의 일부와 접속할 수 있다. 예시적인 실시예들에 있어서, 제2 전극(142)은 투명 도전성 물질로 구성될 수 있다. 예를 들면, 제2 전극(142)은 인듐 주석 산화물, 인듐 아연 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물, 인듐 산화물 등을 포함할 수 있다. 따라서, 투명 영역(Ⅱ) 내에 존재하는 제2 전극(142)은 투명 영역(Ⅱ)의 투과율을 실질적으로 감소시키지 않는다. 선택적으로는, 제2 전극(142)은 제1 전극(136)과 실질적으로 동일한 물질을 포함할 수 있다.
종래의 투명 유기 발광 표시 장치에 있어서, 트랜지스터들과 커패시터들이 모두 불투명 영역 내에 배치되므로, 투명 영역의 면적을 확보하는데 한계가 있고, 상기 커패시터들의 커패시턴스를 증가시키는데 어려운 문제점이 있다. 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 불투명 영역(Ⅰ)과 투명 영역(Ⅱ)을 포함하며, 이러한 유기 발광 표시 장치(100)의 불투명 영역(Ⅰ)에는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2) 및 적어도 하나의 커패시터(CAP)가 배치될 수 있다. 예를 들면, 커패시터(CAP)는 제1 커패시터 전극(114), 제1 커패시터 전극(114) 상에 배치되며 실리콘 산질화물을 포함하는 유전체 구조물(즉, 제2 게이트 절연막(116)의 일부) 및 상기 유전체 구조물 상에 배치되는 제2 커패시터 전극(120)을 포함할 수 있으며, 상기 유전체 구조물은 실리콘 산질화물로 구성되어 상대적으로 큰 유전율을 가지기 때문에, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)의 문턱 전압이 낮아지고, 그 결과, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)의 전기적 특성 산포가 개선될 수 있다. 또한, 제2 게이트 절연막(116)의 커패시턴스는 유전율에 비례하며, 실리콘 산질화물에 함유된 질소 함량에 따라서 상기 유전체 구조물의 유전율 및 굴절률을 각기 제어할 수 있기 때문에, 커패시터(CAP)의 커패시턴스를 충분하게 확보할 수 있다. 더욱이, 상기 유전체 구조물이 투명 영역(Ⅱ)으로 연장되더라도, 인접하는 층 간의 굴절률 차이를 최소화시킬 수 있기 때문에, 유기 발광 표시 장치(100)의 투명 영역(Ⅱ)의 투과율이 저하되는 것을 방지할 수 있다.
도 2는 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 2에 예시한 유기 발광 표시 장치(200)는 추가 커패시터인 제2의 커패시터(CAP2)를 제외하면, 도 1을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 따라서, 도 2에 있어서, 도 1을 참조하여 설명한 구성 요소들과 실질적으로 동일한 구성 요소들에 대해서는 상세한 설명은 생략한다.
도 2를 참조하면, 제2의 커패시터(CAP2)는 제1 추가 커패시터 전극(220), 추가 유전체 구조물 및 제2 추가 커패시터 전극을 포함할 수 있다. 여기서, 상기 제2 추가 커패시터 전극은 데이터 라인(232)의 일부를 포함할 수 있다.
제1 추가 커패시터 전극(220)은 제2 게이트 절연막(118) 상에 위치할 수 있으며, 제2 방향을 따라 연장되어 투명 영역(Ⅱ)의 일부까지 배치될 수 있다. 이에 따라, 제1 추가 커패시터 전극(220), 층간 절연막(122)의 일부들 및 데이터 라인(232)의 일부가 제2의 커패시터(CAP2)를 구성할 수 있다. 다시 말하면, 제1 추가 커패시터 전극(220)은 제2의 커패시터(CAP2)의 하부 전극의 역할을 수행할 수 있지만, 도 1을 참조하여 설명한 바와 같이, 커패시터(CAP1)의 상부 전극으로도 기능할 수 있다. 이와 같이, 유기 발광 표시 장치(200)는 제1 커패시터 전극(220)을 서로 공유하여 서로 수직적으로 위치하는 커패시터(CAP1)와 제2의 커패시터(CAP2)를 포함함에 따라, 서로 수평적으로 위치하는 커패시터들에 비해, 커패시터들이 차지하는 면적을 감소시킬 수 있고, 이에 따라 투명 영역(Ⅱ)의 면적을 증가시킬 수 있다.
상술한 바와 같이, 예시적인 실시예들에 따르면, 층간 절연막(222)의 일부는 제2의 커패시터(CAP2)의 추가 유전체 구조물의 역할을 수행할 수 있으며, 실리콘 산화물을 포함할 수 있다. 예를 들면, 본 발명의 예시적인 실시예들에 따른 층간 절연막(222)은 층간 절연막 이외의 다른 절연막들이 실리콘 산화물로 구성되는 경우보다 약 1.6배 증가된 두께를 가질 수 있다. 이와 같이, 층간 절연막(222)의 일부를 상기 추가 커패시터의 추가 유전체 구조물로 활용하게 될 경우, 유기 발광 표시 장치(200)가 하나의 커패시터만을 포함하는 경우에 비해 커패시턴스를 보다 증가시킬 수 있다.
또한, 층간 절연막(222)은 상술한 버퍼층(204)과 제1 게이트 절연막(210)과 실질적으로 동일한 물질로 구성되어 제1 게이트 절연막(210) 및 버퍼층(204)와 동일한 광 투과율을 가질 수 있다. 따라서, 투명 영역(Ⅱ) 내에 배치된 층간 절연막(222), 제1 게이트 절연막(210) 및 버퍼층(204)을 통해 외부 광이 효율적으로 투과될 수 있다.
상술한 바와 같이, 실리콘 산질화물을 포함하는 층간 절연막(222)은 실리콘 산화물보다 약 1.6배 증가된 두께를 가질 수 있으므로, 제2 게이트 전극(220)과 제1 소스 전극(224) 및 제1 드레인 전극(226) 사이에 각기 발생될 수 있는 정전기 문제를 방지할 수 있으며, 제2 커패시터 전극(220)과 제1 소스 전극(224) 및 제1 드레인 전극(226) 사이에 각기 발생될 수 있는 정전기 문제를 방지하여 유기 발광 표시 장치(200)의 신뢰성을 실질적으로 향상시킬 수 있다. 그 결과, 층간 절연막(222)이 투명 영역(Ⅱ)으로 연장되더라도, 투명 영역(Ⅱ)의 투과율이 저하되는 문제를 방지하면서, 동시에 이러한 층간 절연막(222)의 일부가 제2의 커패시터(CAP2)의 추가 유전체 구조물로 기능하는 경우, 유기 발광 표시 장치(200)에 필요한 커패시터의 용량을 보다 충분히 확보할 수 있다.
도 3 내지 도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 3 내지 도 10에 있어서, 도 1을 참조하여 설명한 유기 발광 표시 장치와 실질적으로 동일하거나 유사한 구성을 가지는 유기 발광 표시 장치의 제조 방법에 대하여 설명하지만, 증착 공정, 식각 공정 등의 자명한 변경들을 통해 도 1 및 도 2에 예시한 유기 발광 표시 장치들(100, 200) 가운데 임의의 하나를 제조할 수 있다.
도 3을 참조하면, 기판(102) 상에 버퍼층(104)을 형성할 수 있다. 기판(102)은 투명 절연 기판으로 이루어질 수 있으며, 버퍼층(104)은 실리콘 산화물로 사용하여 형성되기 때문에, 버퍼층(104)이 불투명 영역(Ⅰ)에서 투명 영역(Ⅱ)까지 연장되더라도, 투명 영역(Ⅱ)의 투과율에는 실질적으로 영향을 미치지 않을 수 있다.
버퍼층(104) 상에 제1 액티브 패턴(106) 및 제2 액티브 패턴(108)을 형성할 수 있다. 도 3에 예시한 바와 같이, 제1 액티브 패턴(106)과 제2 액티브 패턴(108)은 불투명 영역(Ⅰ) 내에 위치하며, 소정의 간격을 가지면서 인접하게 배치될 수 있다.
도 4를 참조하면, 버퍼층(104) 상에 제1 액티브 패턴(106) 및 제2 액티브 패턴(108)을 커버하는 제1 게이트 절연막(110)을 형성할 수 있다. 제1 게이트 절연막(110)은 투명 영역(Ⅱ)으로 연장될 수 있다. 달리 말하면, 제1 게이트 절연막(110)은 버퍼층(104) 상에서 불투명 영역(Ⅰ)으로부터 투명 영역(Ⅱ)까지 연속적으로 위치할 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 절연막(110)은 실리콘 산화물을 사용하여 형성될 수 있기 때문에, 도 4에 예시한 바와 같이, 제1 게이트 절연막(110)이 투명 영역(Ⅱ)까지 배치된다 하더라도, 투명 영역(Ⅱ)의 투과율이 저하되는 문제는 실질적으로 발생하지 않는다.
이어서, 제1 게이트 절연막(110) 상에 제2 게이트 전극(112)과 제1 커패시터 전극(114)을 형성할 수 있다. 제2 게이트 전극(112) 및 제1 커패시터 전극(114)은 모두 불투명 영역(Ⅰ) 내에 위치할 수 있다. 예를 들면, 제2 게이트 전극(112)은 제1 게이트 절연막(110)을 사이에 두고 하부에 제2 액티브 패턴(108)이 위치하는 부분들과 중첩될 수 있으며, 제1 커패시터 전극(114)은 제2 방향을 따라 제2 액티브 패턴(108)과 소정의 간격으로 이격될 수 있다. 제2 게이트 전극(112) 및 제1 커패시터 전극(114)은 실질적으로 동일한 물질로 구성될 수 있으며, 예를 들면, 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있으며, 하나의 마스크를 사용하는 식각 공정을 통해 동시에 형성될 수 있다. 선택적으로는, 제2 게이트 전극(112)과 제1 커패시터 전극(114)은 다른 물질로 이루어질 수도 있다.
도 5를 참조하면, 제1 게이트 절연막(110) 상에 제2 게이트 전극(112) 및 제1 커패시터 전극(114)을 덮는 제2 게이트 절연막(116)을 형성할 수 있다. 제2 게이트 절연막(116)은 제1 게이트 절연막(110) 상에서 불투명 영역(Ⅰ)과 투명 영역(Ⅱ) 모두에 위치할 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 절연막(116)은 실리콘 산질화물을 사용하여 형성될 수 있으며, 실리콘 산질화물은 함유된 질소 함량에 따라 유전율과 굴절률을 조절할 수 있기 때문에, 도 5에 예시한 바와 같이, 제2 게이트 절연막(116)이 투명 영역(Ⅱ)까지 배치되는 경우, 인접하는 층 간의 굴절률을 최소화시켜 투명 영역(Ⅱ)의 투과율이 저하되는 문제를 방지하면서, 상대적으로 큰 유전율로 인해 커패시터의 용량을 증가시킬 수 있다. 또한, 제2 게이트 절연막(216)은 실리콘 산화물로 구성되는 제2 게이트 절연막에 비해, 약 1.2배 증가된 두께를 가질 수 있다. 이에 따라, 제2 게이트 절연막(216)의 일부가 불투명 영역(Ⅰ) 내에서 커패시터(CAP)의 유전체 구조물의 역할을 수행하는 경우, 유기 발광 표시 장치(200)는 광 투과율을 실질적으로 저하시키지 않는 선에서 커패시터의 커패시턴스를 확보할 수 있다.
다시 도 5를 참조하면, 제2 게이트 절연막(118) 중에서 하부에 제1 액티브 패턴(106)이 위치하는 부분들 상에 제1 게이트 전극(118)을 형성할 수 있으며, 제2 커패시터 전극(120)은 상기 제2 방향을 따라 제1 게이트 전극(118)과 소정의 간격으로 이격될 수 있다. 도 5에 예시한 바와 같이, 제1 게이트 전극(118)과 제2 커패시터 전극(120)은 불투명 영역(Ⅰ) 내에 위치할 수 있다. 제1 게이트 전극(118) 및 제2 커패시터 전극(120)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 또한, 제1 게이트 전극(118)과 제2 커패시터 전극(120)은 1회의 식각 공정을 사용하여 동시에 얻어질 수 있다. 제2 게이트 절연막(118) 상에 제2 커패시터 전극(120)이 형성됨에 따라, 불투명 영역(Ⅰ) 내에 제1 커패시터 전극(114), 제2 게이트 절연막(118)의 일부 및 제2 커패시터 전극(120)으로 구성되는 커패시터(CAP)가 위치할 수 있다.
도 6을 참조하면, 제2 게이트 절연막(118) 상에 제1 게이트 전극(118)과 제2 커패시터 전극(120)을 커버하는 층간 절연막(122)을 형성할 수 있다. 층간 절연막(122)은 불투명 영역(Ⅰ)에서 투명 영역(Ⅱ)으로 연장되기 때문에 제1 게이트 전극(118) 및 제2 커패시터 전극(120)을 충분하게 커버할 수 있다. 예시적인 실시예들에 따르면, 층간 절연막(122)은 실리콘 산화물을 사용하여 형성되기 때문에, 투명 영역(Ⅱ) 내에 위치하는 층간 절연막(122)에 의해 투명 영역(Ⅱ)의 투과율은 실질적으로 변화되지 않으며, 실리콘 질화물로 구성된 종래의 층간 절연막에 비해 투명 영역(Ⅱ)의 투과율을 높일 수 있다. 더욱이, 층간 절연막(122)은 제2 게이트 절연막(116) 보다 상대적으로 큰 두께를 가질 수 있다. 예를 들면, 본 발명의 예시적인 실시예들에 따른 층간 절연막(122)은 층간 절연막을 제외한 다른 절연막들이 실리콘 산화물을 포함하는 경우보다 약 1.6배 증가된 두께를 가질 수 있다. 이에 따라, 층간 절연막(122)은 후술할 제1 소스 전극(124)과 제2 커패시터 전극(120) 사이, 후술할 제1 드레인 전극(126)과 제2 커패시터 전극(120) 사이, 후술할 제2 소스 전극(128)과 제1 게이트 전극(114) 사이 및 후술할 제2 드레인 전극(130)과 제1 게이트 전극(114) 사이를 전기적으로 절연시킬 수 있다. 이에 따라, 층간 절연막(122)이 효율적인 절연 기능을 확보하여 상기 유기 발광 표시 장치의 신뢰성을 실질적으로 향상시킬 수 있다.
도 7을 참조하면, 층간 절연막(122) 상에 층간 절연막(122)의 일부와 제1 및 제2 게이트 절연막들(124, 126)의 일부를 관통하여 형성된 콘택 홀들을 통해 제2 액티브 패턴(108)의 일부들과 접촉되는 제1 소스 전극(124) 및 제1 드레인 전극(126)을 형성할 수 있다. 동시에, 층간 절연막(122) 상에 층간 절연막(122)의 일부와 제1 및 제2 게이트 절연막들(124, 126)의 일부를 관통하여 형성된 콘택홀들을 통해 제1 액티브 패턴(106)의 일부들과 접촉되는 제2 소스 전극(128) 및 제2 드레인 전극(130)을 형성할 수 있다. 예시적인 실시예들에 있어서, 제1 소스 전극(124)은 불투명 영역(Ⅰ) 내에서 제2 방향을 따라 연장될 수 있다. 따라서, 제1 소스 전극(124)은 층간 절연막(122)의 일부가 관통된 상기 콘택 홀들에 의해 제2 커패시터 전극(120)과 접속될 수 있다. 도 7에 예시한 바와 같이, 투명 영역(Ⅱ) 내에 제1 소스 전극(124)과 소정의 간격으로 이격된 데이터 라인(132)을 형성할 수 있다. 제1 소스 및 드레인 전극(124, 126), 제2 소스 및 드레인 전극(128, 130) 및 데이터 라인(132)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투과성을 가지는 물질 등을 사용하여 얻어질 수 있다.
도 8을 참조하면, 층간 절연막(122) 상에 제1 소스 전극(124), 제2 소스 전극(128), 제1 드레인 전극(126) 및 제2 드레인 전극(130)을 덮는 절연층(134)을 형성할 수 있다. 예시적인 실시예들에 따르면, 절연층(134)은 투명 영역(Ⅰ)의 일부를 노출시키는 개구(135b)를 포함하여 층간 절연막(122)을 부분적으로 노출시킬 수 있다. 이어서, 절연층(134) 상에 제1 전극(136)을 형성할 수 있다. 제1 전극(136)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
도 9를 참조하면, 제1 전극(136)과 절연층(134) 상에 제1 전극(136)을 부분적으로 노출시키는 개구를 구비하는 화소 정의막(138)을 형성할 수 있다. 예를 들면, 화소 정의막(138)은 유기 물질 또는 무기 물질로 이루어질 수 있다.
다시 도 9를 참조하면, 화소 정의막(138)의 상기 개구를 통해 노출되는 제1 전극(136) 상에 유기 발광 소자(140)를 형성할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 소자(140)는 유기 발광 소자(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다.
도 10을 참조하면, 화소 정의막(138)과 유기 발광 소자(140) 상에 제2 전극(142)을 형성할 수 있다. 예를 들면, 제2 전극(142)은 제1 전극(136)과 실질적으로 동일한 물질을 사용하여 수득될 수 있다. 이와는 달리, 제2 전극(142) 및 제1 전극(136)은 다른 물질을 사용하여 형성될 수 있다.
상술한 바에 있어서는, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 대해 도면들을 참조하여 설명하였지만, 상술한 실시예들은 예시적인 것으로서, 특허청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정, 변형 및 변경될 수 있을 것이다.
본 발명은 투명 유기 발광 표시 장치를 구비하는 다양한 전자 기기들에 적용될 수 있다. 예를 들면, 본 발명은 업소용 냉장고, 스마트 윈도우, 투명 태블릿, 헤드업 디스플레이 장치, 웨어러블 디스플레이 장치 등과 같은 다양한 전자 기기들에 적용될 수 있다.
100, 200: 유기 발광 표시 장치 102, 202: 기판
104, 204: 버퍼층 106, 206: 제1 액티브 패턴
108, 208: 제2 액티브 패턴 110, 210: 제1 게이트 절연막
112, 212: 제2 게이트 전극 114, 214: 제1 커패시터 전극
116, 216: 제2 게이트 절연막 118, 218: 제1 게이트 전극
120, 220: 제2 커패시터 전극 122, 222: 층간 절연막
124, 224: 제1 소스 전극 126, 226: 제1 드레인 전극
128, 228: 제2 소스 전극 130, 230: 제2 드레인 전극
132, 232: 데이터 라인 134, 234: 절연층
136, 236: 제1 전극 138, 238: 화소 정의막
140, 240: 유기 발광 소자 142, 242: 제2 전극

Claims (12)

  1. 비투과 영역 및 투과 영역을 포함하는 유기 발광 표시 장치에 있어서,
    기판;
    상기 비투과 영역의 상기 기판 상에 배치되고, 실리콘 산화물을 포함하는 제1 게이트 절연막;
    상기 비투과 영역의 상기 제1 게이트 절연막 상에 배치되고, 실리콘 산질화물을 포함하는 제2 게이트 절연막;
    상기 비투과 영역의 상기 기판 상에 배치되고, 상기 제2 게이트 절연막 상에 배치되는 제1 게이트 전극을 포함하는 제1 트랜지스터;
    상기 비투과 영역의 상기 기판 상에 배치되고, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 배치되는 제2 게이트 전극을 포함하는 제2 트랜지스터;
    상기 비투과 영역의 상기 기판 상에 배치되고, 상기 제1 게이트 전극과 동일한 레벨에 위치하는 제1 커패시터 전극, 실리콘 산질화물을 포함하는 유전체 구조물, 및 상기 제2 게이트 전극과 동일한 레벨에 위치하는 제2 커패시터 전극을 포함하는 커패시터;
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 상기 커패시터 상에 배치되는 절연층;
    상기 비투과 영역의 상기 절연층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 유기 발광 소자; 및
    상기 투과 영역 및 상기 비투과 영역의 상기 유기 발광 소자 상에 배치되는 제2 전극을 포함하는 유기 발광 표시 장치.
  2. 제1항에 있어서, 상기 제1 트랜지스터는,
    상기 기판 상에 배치되는 제1 액티브 패턴;
    상기 제1 액티브 패턴 상에 배치되는 상기 제1 게이트 절연막;
    상기 제1 게이트 절연막 상에 배치되는 상기 제2 게이트 절연막;
    상기 제1 액티브 패턴에 접속되는 제1 소스 전극; 및
    상기 제1 액티브 패턴에 접속되는 제1 드레인 전극을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제2항에 있어서, 상기 유전체 구조물은 상기 제2 게이트 절연막의 일부로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제2항에 있어서, 상기 제2 커패시터 전극은 상기 제1 소스 전극이 연장되는 부분에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제2항에 있어서, 상기 제2 트랜지스터는,
    상기 기판 상에 배치되는 제2 액티브 패턴;
    상기 제2 액티브 패턴 상에 배치되는 상기 제1 게이트 절연막;
    상기 제2 게이트 전극을 덮는 상기 제2 게이트 절연막;
    상기 제2 액티브 패턴에 접속되는 제2 소스 전극; 및
    상기 제2 액티브 패턴에 접속되는 제2 드레인 전극을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제1항에 있어서,
    상기 제1 게이트 절연막 및 상기 제2 게이트 절연막 각각은 상기 비투과 영역으로부터 상기 투과 영역까지 연장되는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 절연층은 상기 투과 영역을 노출시키는 개구를 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제7항에 있어서,
    상기 절연층 상에 배치되고, 상기 제1 전극을 부분적으로 노출시키며, 상기 투과 영역을 노출시키는 개구를 갖는 화소 정의막을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제8항에 있어서,
    상기 화소 정의막의 상기 개구의 폭은 상기 절연층의 상기 개구의 폭보다 큰 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제1항에 있어서,
    상기 비투과 영역의 상기 제2 게이트 절연막과 상기 절연층 사이에 배치되고, 실리콘 산화물을 포함하는 층간 절연막을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제10항에 있어서,
    상기 층간 절연막은 상기 비투과 영역으로부터 상기 투과 영역까지 연장되는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 비투과 영역 및 투과 영역을 포함하는 유기 발광 표시 장치에 있어서,
    기판;
    상기 비투과 영역의 상기 기판 상에 배치되고, 실리콘 산화물을 포함하는 제1 게이트 절연막;
    상기 비투과 영역의 상기 제1 게이트 절연막 상에 배치되고, 실리콘 산질화물을 포함하는 제2 게이트 절연막;
    상기 비투과 영역의 상기 기판 상에 배치되고, 상기 비투과 영역의 상기 기판 상에 배치되는 제1 액티브 패턴, 상기 제2 게이트 절연막 상에 배치되는 제1 게이트 전극, 상기 제1 액티브 패턴에 접속되는 제1 소스 전극, 및 상기 제1 액티브 패턴에 접속되는 제1 드레인 전극을 포함하는 제1 트랜지스터;
    상기 비투과 영역의 상기 기판 상에 배치되고, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 배치되는 제2 게이트 전극을 포함하는 제2 트랜지스터; 및
    상기 비투과 영역의 상기 기판 상에 배치되고, 상기 제1 게이트 전극과 동일한 레벨에 위치하는 제1 커패시터 전극, 실리콘 산질화물을 포함하는 유전체 구조물, 및 상기 제2 게이트 전극과 동일한 레벨에 위치하고 상기 제1 소스 전극에 전기적으로 연결되는 제2 커패시터 전극을 포함하는 커패시터를 포함하는 유기 발광 표시 장치.
KR1020210041439A 2014-07-18 2021-03-30 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Active KR102345938B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210041439A KR102345938B1 (ko) 2014-07-18 2021-03-30 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR1020210189426A KR20220003488A (ko) 2021-03-30 2021-12-28 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR1020230047467A KR102684402B1 (ko) 2014-07-18 2023-04-11 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140090714A KR102236381B1 (ko) 2014-07-18 2014-07-18 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR1020210041439A KR102345938B1 (ko) 2014-07-18 2021-03-30 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140090714A Division KR102236381B1 (ko) 2014-07-18 2014-07-18 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210189426A Division KR20220003488A (ko) 2014-07-18 2021-12-28 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210040010A KR20210040010A (ko) 2021-04-12
KR102345938B1 true KR102345938B1 (ko) 2022-01-03

Family

ID=79348234

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210041439A Active KR102345938B1 (ko) 2014-07-18 2021-03-30 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR1020230047467A Active KR102684402B1 (ko) 2014-07-18 2023-04-11 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230047467A Active KR102684402B1 (ko) 2014-07-18 2023-04-11 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (2) KR102345938B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626074B1 (ko) 2005-04-14 2006-09-20 삼성에스디아이 주식회사 평판표시장치
US20140179051A1 (en) 2010-12-08 2014-06-26 Samsung Display Co., Ltd. Method of manufacturing an organic light-emitting display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685831B1 (ko) * 2005-04-29 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
KR101073547B1 (ko) * 2005-08-29 2011-10-17 삼성모바일디스플레이주식회사 유기전계발광표시장치의 제조방법
KR101084181B1 (ko) * 2010-01-05 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084189B1 (ko) * 2010-01-21 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101097338B1 (ko) * 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120118792A (ko) * 2011-04-19 2012-10-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20130001513A (ko) * 2011-06-27 2013-01-04 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101948171B1 (ko) * 2012-07-19 2019-02-15 엘지디스플레이 주식회사 유기발광소자표시장치 및 그 제조방법
KR101954984B1 (ko) * 2012-09-25 2019-03-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101982074B1 (ko) * 2012-10-08 2019-08-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101962852B1 (ko) * 2012-10-09 2019-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140056565A (ko) * 2012-10-29 2014-05-12 삼성디스플레이 주식회사 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
KR101992339B1 (ko) * 2012-11-02 2019-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101970540B1 (ko) * 2012-11-15 2019-08-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101968116B1 (ko) * 2012-12-10 2019-08-13 엘지디스플레이 주식회사 유기 전기발광 표시장치 및 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626074B1 (ko) 2005-04-14 2006-09-20 삼성에스디아이 주식회사 평판표시장치
US20140179051A1 (en) 2010-12-08 2014-06-26 Samsung Display Co., Ltd. Method of manufacturing an organic light-emitting display device

Also Published As

Publication number Publication date
KR20210040010A (ko) 2021-04-12
KR102684402B1 (ko) 2024-07-15
KR20230054629A (ko) 2023-04-25

Similar Documents

Publication Publication Date Title
KR102236381B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11038141B2 (en) Semiconductor device
EP3346501A1 (en) Organic light emitting display device having a connecting clad electrode
KR102441558B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102802881B1 (ko) 전계발광 표시장치
KR102666206B1 (ko) 컬러 필터를 포함하는 디스플레이 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11574975B2 (en) Light emitting diode display device with channel region covered by drain electrode
KR20200042752A (ko) 발광 소자를 포함하는 디스플레이 장치
CN115732572A (zh) 具有氧化物半导体的显示装置
KR102473069B1 (ko) 표시 장치 및 그 제조 방법
KR102680244B1 (ko) 발광 영역 및 투과 영역을 포함하는 유기 발광 표시 장치
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
JP2015176800A (ja) 発光表示装置
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR102691278B1 (ko) 다른 색을 나타내는 발광 구조물들이 적층된 유기 발광 표시 장치
KR102345938B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20220003488A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102218944B1 (ko) 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR102555412B1 (ko) 발광 소자를 포함하는 디스플레이 장치
KR20220111810A (ko) 표시 장치
KR102735348B1 (ko) 적층된 도전층들 사이에 위치하는 절연막을 포함하는 디스플레이 장치
TWI872742B (zh) 雙側有機發光顯示裝置
KR20190061905A (ko) 발광 소자 및 컬러 필터를 포함하는 디스플레이 장치
KR102598753B1 (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20210330

Patent event code: PA01071R01D

Filing date: 20140718

Application number text: 1020140090714

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210420

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211229

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241125

Start annual number: 4

End annual number: 4