[go: up one dir, main page]

KR102328917B1 - 유기전계발광 표시장치 - Google Patents

유기전계발광 표시장치 Download PDF

Info

Publication number
KR102328917B1
KR102328917B1 KR1020140126207A KR20140126207A KR102328917B1 KR 102328917 B1 KR102328917 B1 KR 102328917B1 KR 1020140126207 A KR1020140126207 A KR 1020140126207A KR 20140126207 A KR20140126207 A KR 20140126207A KR 102328917 B1 KR102328917 B1 KR 102328917B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
organic light
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140126207A
Other languages
English (en)
Other versions
KR20160035189A (ko
Inventor
이금영
양기섭
이수용
최대정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140126207A priority Critical patent/KR102328917B1/ko
Priority to US14/582,683 priority patent/US9349779B2/en
Priority to CN201410821696.4A priority patent/CN105789476B/zh
Publication of KR20160035189A publication Critical patent/KR20160035189A/ko
Priority to US15/140,082 priority patent/US9735216B2/en
Application granted granted Critical
Publication of KR102328917B1 publication Critical patent/KR102328917B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계발광 표시장치를 개시한다. 개시된 본 발명의 유기전계발광 표시장치는, 다수개의 서브화소 및 구동영역을 포함하는 기판 상에 상기 서브화소의 발광영역을 정의하는 제 1 뱅크 패턴을 형성한다. 또한, 상기 제 1 뱅크 패턴 상면의 일부에 형성되고, 서브화소 영역과 구동영역이 배치된 영역의 일부를 노출하는 개구부를 갖는 제 2 뱅크 패턴을 형성한다. 상기 개구부 상에는 유기발광층을 형성한다. 이를 통해, 유기발광층의 물질이 적하되는 공간이 넓어짐으로써, 유기발광층의 두께 편차 발생을 방지할 수 있다.

Description

유기전계발광 표시장치{Organic light emitting diode display device}
본 발명은 유기전계발광 표시장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 유기전계발광 표시장치의 유기발광층의 두께 편차 발생을 방지하는 유기전계발광 표시장치 및 그 제조 방법에 관한 것이다.
최근, 정보 통신 발달과 함께 표시장치가 급격하게 발전해오고 있다. 특히, 표시장치 중 유기전계발광 표시장치는 자발광 소자를 이용함으로써, 별도의 백라이트 유닛을 구비하지 않아도 되므로, 다른 표시장치에 비해 얇게 형성하며 낮은 소비전력을 가질 수 있다.
일반적으로 유기전계발광 표시장치의 유기전계발광 소자는 기본적으로 애노드 전극, 캐소드 전극 및 상기 두 전극 사이에 배치된 유기발광층을 포함할 수 있다. 여기서, 애노드 전극과 캐소드 전극에서 각각 제공된 정공과 전자가 유기발광층에서 재결합하여 여기자를 형성하고, 상기 여기자가 불안정한 상태에서 안정한 상태로 떨어지면서 광이 발생한다.
상기 유기발광층은 주로 진공증착법을 이용하여 형성되었으나, 최근에는 대면적 기판에 형성하기 위해 잉크젯 프린팅 공정을 적용하여 형성하는 방법이 이용되고 있다.
상기 잉크젯 방법은 각각의 서브화소에 대응하는 잉크를 토출하는 노즐(nozzle)을 서브화소의 가로 방향으로 이동시켜 잉크를 적하하는 방법을 사용한다. 그러나, 상기 서브화소 내에 대응되는 노즐의 수가 적기 때문에 유기발광층 형성 공정시 노즐에 문제 발생할 경우, 상기 유기발광층 두께의 편차가 발생할 수 있다.
이로 인해, 서브화소 내에 얼룩이 발생하는 문제가 있다. 특히, 고해상도의 유기전계발광 표시장치의 유기발광층의 경우, 이를 형성하는 노즐의 수가 매우 적기 때문에 노즐의 불량에 매우 민감한 문제가 있다.
본 발명은 서브화소 영역과 구동영역이 배치된 영역의 일부를 노출하는 개구부를 갖는 제 2 뱅크 패턴을 형성함으로써, 유기발광층의 두께 편차 발생을 방지하는 유기전계발광 표시장치 및 그 제조방법을 제공하는데 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기전게발광 표시장치는, 다수개의 서브화소 및 구동영역을 포함하는 기판 상에 상기 서브화소의 발광영역을 정의하는 제 1 뱅크 패턴을 형성한다. 또한, 상기 제 1 뱅크 패턴 상면의 일부에 형성되고, 서브화소 영역과 구동영역이 배치된 영역의 일부를 노출하는 개구부를 갖는 제 2 뱅크 패턴을 형성한다. 이 때, 상기 개구부 상에는 유기발광층을 형성한다. 이를 통해, 유기발광층의 물질이 적하되는 공간이 넓어짐으로써, 유기발광층의 두께 편차 발생을 방지할 수 있는 것이 특징이다.
본 발명에 따른 유기전계발광 표시장치 및 그 제조 방법은, 서브화소 영역과 구동영역이 배치된 영역의 일부를 노출하는 개구부를 갖는 제 2 뱅크 패턴을 형성함으로써, 유기발광층의 두께 편차 발생을 방지하는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치를 도시한 단면도이다.
도 2는 제 1 실시예와 비교예에 따른 유기발광층 형성 단계이다.
도 3은 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치를 도시한 단면도이다.
도 4는 본 발명의 제 2 실시예와 비교예에 따른 유기발광층 형성 단계이다.
도 5는 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치를 도시한 단면도이다.
도 6은 본 발명의 제 3 실시예와 비교예에 따른 유기발광층 형성 단계이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치를 도시한 단면도이다. 도 1을 참조하면, 본 발명에 따른 유기전계발광 표시장치는 영상을 표시하기 위해 정의된 다수개의 서브화소를 포함하고, 상기 서브화소는 발광영역과 이를 구동하는 구동영역을 포함한다. 상기 서브화소의 발광영역은 유기전계발광 소자를 포함한다. 또한, 상기 서브화소의 구동영역은 박막 트랜지스터(Tr) 및 캐패시터(Cst)를 포함한다.
상기 유기전계발광 소자는 제 1 전극(114)을 포함한다. 또한, 도면에는 도시하지 않았으나, 상기 제 1 전극(114)과 대향하여 배치되는 제 2 전극 및 상기 제 1 전극(114)과 제 2 전극 사이에 형성되는 유기발광층으로 이루어진다.
상기 박막 트랜지스터(Tr)는 기판(100) 반도체층(104), 게이트 절연막(106), 게이트전극(107), 소스전극(108), 드레인전극(110)을 포함한다. 상기 캐패시터(Cst)는 캐패시터 전극(112)과 그 하부의 반도체층(105)을 포함한다.
자세하게는, 상기 기판(100) 상에 상기 박막 트랜지스터(Tr)의 반도체층(104)과 상기 캐패시터(Cst)의 반도체층(105)이 형성된다. 이 때, 상기 박막 트랜지스터(Tr)의 반도체층(104)은 소스영역(101), 채널영역(102) 및 드레인영역(103)을 포함한다.
상기 반도체층(104,105) 상에 게이트 절연막(106)이 형성된다. 상기 게이트 절연막(106) 상에 게이트 전극(107)이 형성된다. 상기 게이트전극(107)은 Cu, Ag, Al, Cr, Ti, Ta, Mo 또는 이들의 조합으로부터 형성되는 합금 일 수 있다. 또한, 도면에서는 단일 금속층으로 형성되어 있지만, 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수도 있다.
상기 게이트 전극(107) 상에 층간절연막(109)이 형성된다. 상기 층간절연막(109)과 상기 게이트 절연막(106)에는 상기 소스영역(101) 및 드레인영역(103)을 노출하는 위한 컨택홀이 형성된다.
이 후, 상기 컨택홀과 층간절연막(109)의 상면에 일부에는 소스전극(110)과 드레인전극(111)이 서로 이격되어 형성된다. 상기 소스전극(110) 및 드레인전극(111)은 상기 컨택홀에 의해 상기 박막 트랜지스터(Tr)의 반도체층(104)의 소스영역(101) 및 드레인영역(103)과 연결된다. 이와 동시에, 상기 캐패시터(Cst)의 반도체층(105) 영역에 형성된 층간절연막(109) 상에는 상기 소스전극(110) 및 드레인전극(111)과 동일 물질로 캐패시터(Cst) 전극(112)이 형성될 수 있다.
여기서 상기 소스전극(110), 드레인전극(111) 및 캐패시터(Cst) 전극(112)은 Cu, Ag, Al, Cr, Ti, Ta, Mo 또는 이들의 조합으로부터 형성되는 합금 일 수 있다. 또한, 도면에서는 상기 소스전극(110), 드레인전극(111) 및 캐패시터(Cst) 전극(112)이 단일 금속층으로 형성되어 있지만, 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수도 있다.
이와 같이, 상기 기판(100) 상에는 박막 트랜지스터(Tr) 및 캐패시터(Cst)가 형성된다. 그리고, 상기 박막 트랜지스터(Tr)와 캐패시터(Cst)가 배치된 영역은 구동영역을 형성한다.
상기 박막 트랜지스터(Tr) 및 캐패시터(Cst)를 포함하는 기판(100) 상에 평탄화막(113)이 형성된다. 상기 평탄화막(113)은 상기 박막 트랜지스터(Tr)에 의해 불균일해진 표면을 평탄화하기 위해 형성될 수 있다.
또한, 도면에는 도시하지 않았으나, 상기 평탄화막(113)을 형성하기 전에, 상기 박막 트랜지스터(Tr) 및 캐패시터(Cst)를 포함하는 기판(100) 상에 보호막을 더 형성할 수도 있다. 상기 보호막은 상기 소스전극(110), 드레인전극(111) 및 캐새피터 전극(112)을 보호할 수 있다.
상기 평탄화막(113)에는 상기 박막 트랜지스터(Tr)의 드레인전극(111)을 노출하는 컨택홀이 형성될 수 있다. 상기 컨택홀에 의해 상기 드레인전극(111)과 접속되는 상기 유기전계발광 소자의 제 1 전극(114)이 상기 평탄화막(113) 상면의 일부에 형성된다.
여기서, 상기 제 1 전극(114)은 애노드(anode) 전극 일 수 있다. 다만, 상기 제 1 전극(114)은 이에 한정되지 않으며 상기 제 1 전극(114)은 캐소드(cathode)일 수도 있다. 이하에서는, 상기 제 1 전극(114)이 애노드인 실시예를 중심으로 설명한다.
상기 제 1 전극(114)은 일함수 값이 비교적 높은 투명 도전물질로 이루어진 단일층으로 형성될 수 있다. 이를 통해, 상기 제 2 전극으로부터 상기 제 1 전극(114)으로 발광하는 하부 발광방식 유기전계발광 표시장치를 구현할 수 있다.
또한, 상기 제 1 전극(114)의 하부에 반사층을 더 포함할 수도 있다. 이를 통해, 상기 제 2 전극으로부터 상기 제 1 전극(114)으로 발광하는 빛을 반사하여 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수도 있다.
상기 제 1 전극(114)의 형태는 도면에 한정되지 않으며, 상기 제 1 전극(114)은 다중층으로 형성될 수 있다. 예를 들면, 제 1 층 상에 제 2 층이 형성되고 상기 제 2 층 상에 제 3 층이 형성된 3중층 구조로 형성될 수 있다.
여기서, 상기 제 1 층 및 제 3 층은 투명 도전물질일 수 있다. 예를 들면, 상기 투명 도전물질은 ITO 또는 IZO 일 수 있다. 상기 제 2 층은 반사층일 수 있다. 이 때, 상기 제 2 층은 금속 또는 금속 합금층일 수 있다. 예를 들면, Ag 또는 Ag를 포함하는 금속 합금층일 수 있다. 이를 통해, 상기 유기전계발광 소자는 상기 제 2 전극으로부터 상기 제 1 전극(114)으로 발광하는 빛을 반사하여, 상부 발광방식 유기전계발광 표시장치를 구현할 수 있다.
상기 제 1 전극(114)이 형성된 평탄화막(113) 상에 제 1 뱅크 패턴(115)이 형성될 수 있다. 이 때, 상기 제 1 뱅크 패턴(115)은 상기 서브화소의 발광영역을 정의할 수 있다. 상기 제 1 뱅크 패턴(115)은 상기 발광영역에서 상기 제 1 전극(114)의 상면의 일부를 노출하여 형성될 수 있다.
상기 제 1 뱅크 패턴(115) 상면의 일부에는 제 2 뱅크 패턴(116)이 형성될 수 있다. 자세하게는, 상기 제 2 뱅크 패턴(116)은 상기 구동영역에 형성되는 상기 캐패시터(Cst) 상에 배치될 수 있다. 여기서, 상기 제 2 뱅크 패턴(116)의 상면의 높이는 상기 제 1 뱅크 패턴(115)의 상면의 높이보다 높게 배치될 수 있다. 이를 통해, 유기발광층이 비발광영역으로 치우쳐서 형성되는 것을 방지 할 수 있다.
이를 통해, 상기 발광영역과 구동영역에 형성되는 박막 트랜지스터(Tr) 영역을 노출하는 개구부가 형성될 수 있다. 이 때, 상기 개구부를 제 1 개구부(A)라고 표현한다. 즉, 상기 제 1 개구부(A)는 상기 발광영역과 상기 발광영역에 배치된 유기전계발광 소자를 구동하는 구동영역의 일부 영역을 노출할 수 있다.
상기 제 1 개구부(A) 상에는 유기발광층이 배치된다. 즉, 상기 유기발광층은 상기 제 1 뱅크 패턴(115)의 상면을 덮고, 상기 제 2 뱅크 패턴(116)에 의해 둘러싸인 형태일 수 있다.
여기서, 상기 유기발광층은 발광물질로 이루어진 단일층으로 구성될 수 있다. 또한, 상기 유기발광층은 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층 (emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성할 수도 있다.
상기 유기발광층 형성 방법으로는 잉크젯(ink-jet) 방식을 통해, 액상의 유기 발광물질을 상기 제 1 전극(114) 상에 분사 또는 드롭핑 한 후 경화시키는 방법이 사용될 수 있다. 자세하게는, 상기 서브화소들에 대응되는 헤드의 노즐부(200)를 통해 화소 안료를 공급하여, 상기 유기발광층을 형성할 수 있다. 상기 유기발광층이 액상의 유기발광물질로 이루어질 경우, 대면적 표시장치 형성에 효과적일 수 있으며 공정이 간단해지는 효과가 있다.
즉, 상기 발광영역뿐만 아니라 이를 구동하는 구동영역까지 상기 유기발광층 물질을 공급하는 잉크 헤드의 노즐부(200)가 대응됨으로써, 많은 양의 잉크가 공급될 수 있다. 이를 통해, 상기 잉크 헤드의 노즐부(200)에 불량이 발생할 경우 대응 되는 잉크 헤드의 노즐부의 수가 증가함으로써, 유기발광층이 균일하게 형성될 수 있다.
본 발명에 따른 유기전계발광 표시장치는 발광영역과 이를 구동하는 구동영역의 일부를 노출하는 제 1 개구부(A)를 가지는 제 2 뱅크 패턴(116)을 형성함으로써, 각 서브화소에 대응되는 잉크 헤드 노즐부(200)의 수를 증가 시킬 수 있다. 이를 통해, 잉크 토출에 문제가 발생하는 노즐이 발생할 경우에도 서브화소 내에 잉크량의 편차를 최소화 할 수 있는 효과가 있다.
도 2는 제 1 실시예와 비교예에 따른 유기발광층 형성 단계이다. 도 2를 참조하면, 상기 중앙에 배치된 노즐부(200)를 중심으로 좌측에 배치된 서브화소들은 비교예 따른 것이고, 우측에 배치된 서브화소들은 제 1 실시예에 따른 것이다.
도 2를 참조하면, 제 1 실시예와 비교예 따른 유기전계발광 표시장치의 서브화소는 유기전계발광 소자를 포함하는 발광영역(10)과 박막 트랜지스터 및 캐패시터를 포함하는 구동영역(20)을 포함한다. 여기서, 상기 발광영역(10) 및 구동영역(20)을 둘러싸고 상기 발광영역(10) 및 구동영역(20)의 사면에 폐곡선 형태로 제 1 뱅크 패턴(115)이 형성된다. 상기 제 1 뱅크 패턴(115)은 상기 서브화소(10)의 발광영역과 비발광영역을 정의한다.
또한, 상기 제 1 뱅크 패턴(115)의 일부를 노출하고, 폐곡선 형태로 제 2 뱅크 패턴(116)이 형성된다. 자세하게는, 상기 노출된 제 1 뱅크 패턴(115)의 영역은 상기 발광영역(10)과 인접한 영역을 포함하고, 상기 발광영역(10)에 배치된 유기전계발광 소자를 구동하는 구동영역(20)과 인접한 영역을 포함할 수 있다.
여기서, 뱅크 패턴들이 형성된 기판 상에 잉크 헤드의 노즐부(200)를 통해 유기 발광층을 형성하기 위한 화소 안료를 공급할 수 있다. 이 때, 비교예에 대응되는 노즐부(200)는 발광영역에만 해당하게 된다. 반면에, 제 1 실시예에서는 상기 발광영역(10)뿐만 아니라, 상기 구동영역(20)까지 상기 노즐부(200)가 대응될 수 있다.
따라서, 비교예에 따라 대응되는 노즐의 수보다 제 1 실시예에 따라 대응되는 노즐의 수가 더 많게 된다. 즉, 노즐의 불량이 발생할 경우, 비교예에 따라 형성된 유기발광층보다 제 1 실시예에 따라 형성된 유기발광층이 더 균일할 수 있다.
또한, 본 발명에 따른 유기전계발광 표시장치의 서브화소들을 동일한 가로축 선 상에 배치되지 않도록 상하로 이격되도록 배치하게 되면, 서로 다른 노즐을 통해 상기 발광영역(10) 및 구동영역(20)에 잉크를 공급할 수 있다. 이에 상기 발광영역(10) 및 구동영역(20) 내에 잉크량의 편차를 최소화할 수도 있다.
이와 같이, 상기 서브화소의 발광영역(10)과 이를 구동하는 구동영역(20)의 일부를 노출하는 제 2 뱅크 패턴(116)을 형성함으로써, 유기발광층을 형성하는 과정에서 각 서브화소 상에 대응되는 잉크 헤드 노즐의 수를 증가 시킬 수 있는 효과가 있다. 따라서, 한 번의 스캔으로 많은 양의 잉크를 하나의 서브화소 내에 공급할 수 있게 된다.
이어서, 도 3을 참조하여 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치를 설명한다. 도 3은 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치를 도시한 단면도이다. 제 2 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 실시예와 동일한 구성요소를 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.
도 3을 참조하면, 본 발명에 따른 유기전계발광 표시장치는 다수개의 서브화소를 포함한다. 상가 서브화소는 발광영역과 이를 구동하는 구동영역을 포함한다. 상기 발광영역은 유기전계발광 소자를 포함하고, 상기 구동영역은 박막 트랜지스터(Tr) 및 캐패시터(Cst)를 포함할 수 있다.
상기 박막 트랜지스터(Tr)는 기판(100) 반도체층(104), 게이트 절연막(106), 게이트전극(107), 소스전극(108), 드레인전극(110)을 포함한다. 상기 캐패시터(Cst)는 캐패시터 전극(112)과 그 하부의 반도체층(105)을 포함한다. 또한, 상기 유기전계발광 소자는 제 1 전극(114)을 포함하고 도면에는 도시하지 않았으나, 상기 제 1 전극(114)과 대향하여 배치되는 제 2 전극 및 상기 제 1 전극(114)과 제 2 전극 사이에 형성되는 유기발광층으로 이루어진다.
자세하게는, 상기 기판(100) 상에 상기 박막 트랜지스터(Tr)의 반도체층(104)과 상기 캐패시터(Cst)의 반도체층(105)이 형성된다. 이 때, 상기 박막 트랜지스터(Tr)의 반도체층(104)은 소스영역(101), 채널영역(102) 및 드레인영역(103)을 포함한다.
상기 반도체층(104,105) 상에 게이트 절연막(106)이 형성된다. 상기 게이트 절연막(106) 상에 게이트 전극(107)이 형성된다. 상기 게이트전극(107)은 Cu, Ag, Al, Cr, Ti, Ta, Mo 또는 이들의 조합으로부터 형성되는 합금 일 수 있다. 또한, 도면에서는 단일 금속층으로 형성되어 있지만, 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수도 있다.
상기 게이트 전극(107) 상에 층간절연막(109)이 형성된다. 상기 층간절연막(109)과 상기 게이트 절연막(106)에는 상기 소스영역(101) 및 드레인영역(103)을 노출하는 위한 컨택홀이 형성된다.
이 후, 상기 컨택홀과 층간절연막(109)의 상면에 일부에는 소스전극(110)과 드레인전극(111)이 서로 이격되어 형성된다. 상기 소스전극(110) 및 드레인전극(111)은 상기 컨택홀에 의해 상기 박막 트랜지스터(Tr)의 반도체층(104)의 소스영역(101) 및 드레인영역(103)과 연결된다. 이와 동시에, 상기 캐패시터(Cst)의 반도체층(105) 영역에 형성된 층간절연막(109) 상에는 상기 소스전극(110) 및 드레인전극(111)과 동일 물질로 캐패시터(Cst) 전극(112)이 형성될 수 있다.
여기서 상기 소스전극(110), 드레인전극(111) 및 캐패시터(Cst) 전극(112)은 Cu, Ag, Al, Cr, Ti, Ta, Mo 또는 이들의 조합으로부터 형성되는 합금 일 수 있다. 또한, 도면에서는 상기 소스전극(110), 드레인전극(111) 및 캐패시터(Cst) 전극(112)이 단일 금속층으로 형성되어 있지만, 경우에 따라서는 적어도 2개 이상의 금속층들을 적층하여 형성할 수도 있다. 이와 같이, 상기 기판(100) 상에는 박막 트랜지스터(Tr) 및 캐패시터(Cst)가 형성된다.
상기 박막 트랜지스터(Tr) 및 캐패시터(Cst)를 포함하는 기판(100) 상에 평탄화막(113)이 형성된다. 상기 평탄화막(113)에는 상기 박막 트랜지스터(Tr)의 드레인전극(111)을 노출하는 컨택홀이 형성될 수 있다. 상기 컨택홀에 의해 상기 드레인전극(111)과 접속되는 상기 유기전계발광 소자의 제 1 전극(114)이 상기 평탄화막(113) 상면의 일부에 형성된다.
여기서, 상기 제 1 전극(114)은 애노드(anode) 전극 일 수 있다. 상기 제 1 전극(114)은 일함수 값이 비교적 높은 투명 도전물질로 이루어진 단일층으로 형성될 수 있다. 이를 통해, 상기 제 2 전극으로부터 상기 제 1 전극(114)으로 발광하는 하부 발광방식 유기전계발광 표시장치를 구현할 수 있다.
또한, 상기 제 1 전극(114)의 하부에 반사층을 더 포함할 수도 있다. 이를 통해, 상기 제 2 전극으로부터 상기 제 1 전극(114)으로 발광하는 빛을 반사하여 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수도 있다.
상기 제 1 전극(114)의 형태는 도면에 한정되지 않으며, 상기 제 1 전극(114)은 다중층으로 형성될 수 있다. 예를 들면, 제 1 층 상에 제 2 층이 형성되고 상기 제 2 층 상에 제 3 층이 형성된 3중층 구조로 형성될 수 있다.
여기서, 상기 제 1 층 및 제 3 층은 투명 도전물질일 수 있다. 예를 들면, 상기 투명 도전물질은 ITO 또는 IZO 일 수 있다. 상기 제 2 층은 반사층일 수 있다. 이를 통해, 상기 유기전계발광 소자는 상기 제 2 전극으로부터 상기 제 1 전극(114)으로 발광하는 빛을 반사하여, 상부 발광방식 유기전계발광 표시장치를 구현할 수 있다.
상기 제 1 전극(114)이 형성된 평탄화막(113) 상에 제 1 뱅크 패턴(115)이 형성될 수 있다. 이 때, 상기 제 1 뱅크 패턴(115)은 상기 서브화소의 발광영역과 비발광영역을 정의할 수 있다. 상기 제 1 뱅크 패턴(115)에는 상기 발광영역에서 상기 제 1 전극(114)의 상면의 일부를 노출하여 형성될 수 있다.
상기 제 1 뱅크 패턴(115) 상면의 일부에는 제 2 뱅크 패턴(216)이 형성될 수 있다. 이 때, 상기 제 2 뱅크 패턴(216)은 상기 구동영역에 형성되는 박막 트랜지스터(Tr) 상에 배치될 수 있다. 여기서, 상기 제 2 뱅크 패턴(216)의 상면의 높이는 상기 제 1 뱅크 패턴(115)의 상면의 높이보다 높게 배치될 수 있다.
상기 제 2 뱅크 패턴(216)을 형성함으로써, 상기 발광영역에 배치된 제 1 전극(114)의 상면과 상기 박막 트랜지스터(Tr) 및 캐패시터(Cst)가 배치된 구동영역에 형성된 제 1 뱅크 패턴(115)의 상면의 일부를 노출하는 개구부가 형성될 수 있다. 이 때, 상기 개구부를 제 2 개구부(B)라고 표현한다.
자세하게는, 상기 제 2 개구부(B)는 상기 서브화소의 발광영역과 구동영역에 형성되는 캐패시터(Cst) 영역을 노출할 수 있다. 이 때, 상기 제 2 개구부(B)는 하나의 발광영역과 인접하여 형성된 다른 발광영역을 구동하는 구동영역의 일부를 노출하는 영역일 수 있다.
상기 제 2 개구부(B)에는 유기발광층이 배치된다. 즉, 상기 유기발광층은 상기 제 1 뱅크 패턴(115)의 상면을 덮고, 상기 제 2 뱅크 패턴(216)에 의해 둘러싸인 형태일 수 있다.
상기 유기발광층은 발광물질로 이루어진 단일층으로 구성될 수 있다. 또한 상기 유기발광층은 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층 (emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성할 수도 있다.
상기 유기발광층 형성 방법으로는 잉크젯(ink-jet) 방식을 통해, 액상의 유기 발광물질을 상기 제 1 전극(114) 상에 분사 또는 드롭핑 한 후 경화시키는 방법이 사용될 수 있다. 자세하게는, 상기 서브화소들에 대응되는 헤드의 노즐부(200)를 통해 화소 안료를 공급하여, 상기 유기발광층을 형성할 수 있다.
즉, 상기 서브화소 뿐만 아니라 인접하여 형성된 서브화소를 구동하는 구동영역까지 상기 유기발광층 물질을 공급하는 잉크 헤드의 노즐부(200)가 대응됨으로써, 화소영역에 잉크를 적하할 경우, 한 번의 스캔으로 많은 양의 잉크를 하나의 서브 화소 내에 공급할 수 있게 된다.
본 발명에 따른 유기전계발광 표시장치는 발광영역과 이를 구동하는 구동영역의 일부를 노출하는 제 2 개구부(B)를 가지는 제 2 뱅크 패턴(216)을 형성함으로써, 각 서브화소 상에 대응되는 잉크 헤드 노즐부(200)의 수를 증가 시킬 수 있다. 이를 통해, 잉크 토출에 문제가 발생하는 노즐이 발생할 경우에도 발광영역 내에 잉크량의 편차를 최소화 할 수 있는 효과가 있다.
이어서, 도 4를 참조하여 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 유기발광층 형성단계를 설명한다. 도 4는 본 발명의 제 2 실시예와 비교예에 따른 유기발광층 형성 단계이다. 도 4를 참조하면, 상기 중앙에 배치된 노즐부(200)를 중심으로 좌측에 배치된 서브화소들은 비교예에 따른 것이고, 우측에 배치된 서브화소들은 제 2 실시예에 따른 것이다.
제 2 실시예와 비교예 따른 유기전계발광 표시장치는 유기전계발광 소자를 포함하는 발광영역(10)과 박막 트랜지스터 및 캐패시터를 포함하는 구동영역(20)을 포함한다. 여기서, 상기 발광영역(10) 및 구동영역(20)을 둘러싸고, 상기 발광영역(10) 및 구동영역(20)의 사면에 폐곡선 형태로 제 1 뱅크 패턴(115)이 형성된다. 이를 통해, 상기 서브화소의 발광영역과 비발광영역이 정의된다.
또한, 상기 제 2 실시예에 따른 유기전계발광 표시장치는 상기 제 1 뱅크 패턴(115)의 일부를 노출하고, 폐곡선 형태로 형성되는 제 2 뱅크 패턴(216)을 포함한다. 자세하게는, 상기 노출된 제 1 뱅크 패턴(115)의 영역은 상기 서브화소의 발광영역(10)과 인접한 영역을 포함한다. 또한, 상기 서브화소의 발광영역(10)과 인접하여 형성되는 다른 서브화소의 발광영역(10)을 구동하는 구동영역(20)과 인접한 영역을 포함할 수 있다.
여기서, 뱅크 패턴들이 형성된 기판 상에 잉크 헤드의 노즐부(200)를 통해 유기발광층을 형성하기 위한 화소 안료를 공급할 수 있다. 이 때, 비교예에 대응되는 노즐부(200)는 발광영역에만 해당하게 된다. 반면에, 제 2 실시예에서는 상기 서브화소의 발광영역(10)뿐만 아니라, 상기 발광영역(10)과 인접한 다른 서브화소의 발광영역(10)을 구동하는 구동영역(20)까지 상기 노즐부(200)가 대응될 수 있다.
따라서, 비교예의 서브화소에 대응되는 노즐의 수 보다 제 2 실시예의 서브화소에 대응되는 노즐의 수가 더 많게 된다. 즉, 노즐의 불량이 발생할 경우, 비교예에 따른 유기발광층보다 제 2 실시예에 따른 유기발광층이 더 균일하게 형성될 수 있다.
이와 같이, 서브화소의 발광영역(10) 및 상기 서브화소와 인접하여 형성되는 다른 서브화소의 발광영역(10)을 구동하는 구동영역(20)과 인접한 영역에 형성되는 제 1 뱅크 패턴(115)을 노출하는 제 2 뱅크 패턴(216)을 형성함으로써, 유기발광층을 형성하는 과정에서 각 서브화소 상에 대응되는 잉크 헤드 노즐부(200)의 수를 증가 시킬 수 있는 효과가 있다. 따라서, 노즐의 불량이 발생하더라도 유기발광층이 균일하게 형성될 수 있다.
이어서, 도 5를 참조하여 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치를 설명한다. 도 5는 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치를 도시한 단면도이다. 제 3 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 실시예와 동일한 구성요소를 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략할 수 있다. 또한, 동일한 구성은 동일한 도면부호를 갖는다.
도 5를 참조하면, 본 발명에 따른 유기전계발광 표시장치는 다수개의 서브화소를 포함한다. 상기 서브화소는 발광영역과 이를 구동하는 구동영역을 포함한다. 상기 발광영역은 유기전계발광 소자를 포함하고, 상기 구동영역은 박막 트랜지스터(Tr) 및 캐패시터(Cst)를 포함한다.
상기 박막 트랜지스터(Tr)는 기판(100) 반도체층(104), 게이트 절연막(106), 게이트전극(107), 소스전극(108), 드레인전극(110)을 포함한다. 상기 캐패시터(Cst)는 캐패시터 전극(112)과 그 하부의 반도체층(105)을 포함한다. 또한, 상기 유기전계발광 소자는 제 1 전극(114)을 포함하고 도면에는 도시하지 않았으나, 상기 제 1 전극(114)과 대향하여 배치되는 제 2 전극 및 상기 제 1 전극(114)과 제 2 전극 사이에 형성되는 유기발광층으로 이루어진다. 상기 박막 트랜지스터(Tr) 및 캐패시터(Cst)의 구성에 대해서는 생략하도록 한다.
상기 박막 트랜지스터(Tr) 및 캐패시터(Cst)를 포함하는 기판(100) 상에 평탄화막(113)이 형성된다. 상기 평탄화막(113)에는 상기 박막 트랜지스터(Tr)의 드레인전극(111)을 노출하는 컨택홀이 형성된다. 상기 컨택홀에 의해 상기 드레인전극(111)과 접속되는 상기 유기전계발광 소자의 제 1 전극(114)이 상기 평탄화막(113) 상면의 일부에 형성된다.
여기서, 상기 제 1 전극(114)은 애노드(anode) 전극 일 수 있다. 상기 제 1 전극(114)은 일함수 값이 비교적 높은 투명 도전물질로 이루어진 단일층으로 형성될 수 있다. 이를 통해, 상기 제 2 전극으로부터 상기 제 1 전극(114)으로 발광하는 하부 발광방식 유기전계발광 표시장치를 구현할 수 있다.
또한, 상기 제 1 전극(114)의 하부에 반사층을 더 포함할 수도 있다. 이를 통해, 상기 제 2 전극으로부터 상기 제 1 전극(114)으로 발광하는 빛을 반사하여 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수도 있다. 다만, 상기 제 1 전극(114)의 형태는 도면에 한정되지 않으며, 반사층을 구비하는 다중층으로 형성될 수 있다.
상기 제 1 전극(114)이 형성된 평탄화막(113) 상에 제 1 뱅크 패턴(115)이 형성될 수 있다. 이 때, 상기 제 1 뱅크 패턴(115)은 발광영역과 비발광영역을 정의할 수 있다. 상기 제 1 뱅크 패턴(115)은 상기 발광영역에서 상기 제 1 전극(114)의 상면의 일부를 노출하여 형성될 수 있다.
상기 제 1 뱅크 패턴(115) 상면의 일부에는 제 2 뱅크 패턴(316)이 형성될 수 있다. 즉, 상기 제 2 뱅크 패턴(316)의 상면의 높이는 상기 제 1 뱅크 패턴(115)의 상면의 높이보다 높게 형성될 수 있다. 상기 제 2 뱅크 패턴(316)은 상기 구동영역에 형성되는 박막 트랜지스터(Tr) 및 캐패시터(Cst) 사이에 배치될 수 있다.
상기 제 2 뱅크 패턴(316)을 형성함으로써, 상기 발광영역 및 구동영역세 형성되는 박막 트랜지스터(Tr)와 캐패시터(Cst) 영역을 노출하는 개구부가 형성될 수 있다. 이 때, 상기 개구부를 제 3 개구부(C)라고 표현한다.
자세하게는, 상기 제 3 개구부(C)는 상기 발광영역의 일부를 노출하는 영역을 포함한다. 또한, 상기 발광영역을 구동하는 구동영역의 일부와 상기 발광영역과 인접하여 형성되는 다른 구동영역의 일부를 노출하는 영역을 포함한다.
상기 제 3 개구부(C)에는 유기발광층이 배치된다. 즉, 상기 유기발광층은 상기 제 1 뱅크 패턴(115)의 상면을 덮는 형태이며, 상기 제 2 뱅크 패턴(316)에 의해 둘러싸인 형태일 수 있다..
상기 유기발광층은 발광물질로 이루어진 단일층으로 구성될 수 있다. 또한 상기 유기발광층은 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층 (emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성할 수도 있다.
상기 유기발광층 형성 방법으로는 잉크젯(ink-jet) 방식을 통해, 액상의 유기 발광물질을 상기 제 1 전극(114) 상에 분사 또는 드롭핑 한 후 경화시키는 방법이 사용될 수 있다. 자세하게는, 상기 서브화소들에 대응되는 헤드의 노즐부(200)를 통해 화소 안료를 공급하여, 상기 유기발광층을 형성할 수 있다.
즉, 상기 발광영역뿐만 아니라 인접하여 형성되는 발광영역을 구동하는 구동영역의 일부 영역과 상기 발광영역과 인접하여 형성되는 다른 발광영역을 구동하는 구동영역의 일부 영역까지 상기 유기발광층 물질을 공급하는 잉크 헤드의 노즐부(200)가 대응됨으로써, 잉크를 적하할 경우 한 번의 스캔으로 많은 양의 잉크를 하나의 서브화소 내에 공급할 수 있게 된다. 또한, 각 서브화소 상에 대응되는 잉크 헤드 노즐부(200)의 수를 증가 시킬 수 있다. 이를 통해, 잉크 토출에 문제가 발생하는 노즐이 발생할 경우에도 서브화소 내에 잉크량의 편차를 최소화 할 수 있는 효과가 있다.
이어서, 도 6을 참조하여 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 유기발광층 형성단계를 설명한다. 도 6은 본 발명의 제 3 실시예와 비교예에 따른 유기발광층 형성 단계이다. 도 6을 참조하면, 상기 중앙에 배치된 노즐부(200)를 중심으로 좌측에 배치된 서브화소들은 비교예에 따른 것이고, 우측에 배치된 서브화소들은 제 3 실시예에 따른 것이다.
제 3 실시예와 비교예 따른 서브화소는 유기전계발광 소자를 포함하는 발광영역(10)과 박막 트랜지스터 및 캐패시터를 포함하는 구동영역(20)을 포함한다. 여기서, 상기 발광영역(10) 및 구동영역(20)을 둘러싸고, 상기 발광영역(10) 및 구동영역(20)의 사면에 폐곡선 형태로 제 1 뱅크 패턴(115)이 형성된다. 이를 통해, 상기 서브화소의 발광영역(10)과 비발광영역이 정의된다.
또한, 상기 제 3 실시예에 따른 유기전계발광 표시장치는 상기 제 1 뱅크 패턴(115)의 일부를 노출하고, 폐곡선 형태로 형성되는 제 2 뱅크 패턴(316)을 포함한다. 자세하게는, 상기 노출된 제 1 뱅크 패턴(115)의 영역은 상기 서브화소의 발광영역(10)과 인접한 영역을 포함한다. 또한, 상기 발광영역(10)을 구동하는 구동영역(20)과 인접한 영역의 일부를 포함한다. 그리고, 상기 서브화소의 발광영역(10)과 인접하여 형성되는 다른 서브화소의 발광영역(10)을 구동하는 구동영역(20)과 인접한 영역의 일부를 포함한다.
여기서, 뱅크 패턴들이 형성된 기판 상에 잉크 헤드의 노즐부(200)를 통해 유기발광층을 형성하기 위한 화소 안료를 공급할 수 있다. 이 때, 비교예에 대응되는 노즐부(200)는 발광영역에만 해당하게 된다. 반면에, 제 2 실시예에서는 상기 서브화소의 발광영역(10)뿐만 아니라, 상기 발광영역(10)을 구동하는 구동영역(20)과 인접한 다른 발광영역(10)을 구동하는 구동영역(20)까지 상기 노즐부(200)가 대응될 수 있다.
따라서, 비교예에 따라 대응되는 노즐의 수 보다 제 3 실시예에 따라 대응되는 노즐의 수가 더 많을 수 있다. 즉, 노즐의 불량이 발생할 경우, 비교예에 따른 유기발광층보다 제 3 실시예에 따른 유기발광층이 더 균일하게 형성될 수 있다. 또한, 노즐의 불량이 발생하더라도 유기발광층이 균일하게 형성되는 효과가 있다
Tr: 박막 트랜지스터 Cst: 캐패시터
113: 평탄화막 114: 제 1 전극
115: 제 1 뱅크 패턴 116: 제 2 뱅크 패턴

Claims (11)

  1. 유기전계발광 소자를 포함하는 발광영역과 박막 트랜지스터 및 캐패시터를 포함하는 구동영역으로 이루어지는 서브화소들을 포함하는 기판;
    상기 기판 상에 형성되고 상기 서브화소들의 발광영역을 정의하며, 상기 유기전계발광 소자의 제 1 전극의 상면의 일부를 노출하는 제 1 뱅크 패턴;
    상기 제 1 뱅크 패턴 상면의 일부에 폐곡선 형태로 형성되고, 상기 발광영역보다 넓으며, 상기 캐패시터를 노출하는 개구부를 갖는 제 2 뱅크 패턴; 및
    상기 개구부 전체에 배치되고, 상기 제 2 뱅크 패턴에 의해 둘러싸이는 유기발광층을 포함하고,
    상기 서브화소들은 동일한 가로축 선 상에 배치되지 않도록 세로축 선 상에 배치되는 제 1 서브화소 및 제 2 서브화소를 포함하고, 상기 제 1 서브화소는 제1 발광영역과 제 1 구동영역으로 이루어지고 상기 제 2 서브화소는 제 2 발광영역과 제 2 구동영역으로 이루어지고,
    상기 제 2 뱅크 패턴의 적어도 일부는 상기 제 1 및 제 2 구동영역에 형성되는 상기 박막 트랜지스터 상에 배치되고, 상기 제 2 뱅크 패턴의 상기 개구부는 상기 제 2 발광영역에 배치된 상기 제 1 전극의 상면 및 상기 제 1 구동영역의 상기 캐패시터 상에 형성된 상기 제 1 뱅크 패턴의 상면의 일부를 노출하는 것을 특징으로 하는 유기전계발광 표시장치.
  2. 제 1항에 있어서,
    상기 제 2 뱅크 패턴의 상면의 높이는 상기 제 1 뱅크 패턴의 상면의 높이보다 높게 배치되는 것을 특징으로 하는 유기전계발광 표시장치.
  3. 삭제
  4. 제 1항에 있어서,
    상기 유기전계발광 소자는 상기 박막 트랜지스터에 접속되는 상기 제 1 전극, 상기 제 1 전극과 대향하여 배치되는 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 형성되는 상기 유기발광층을 포함하고,
    상기 제 1 전극은 투명 도전물질로 이루어지고, 상기 제 2 전극으로부터 상기 제 1 전극으로 발광하는 하부 발광방식인 유기전계발광 표시장치.
  5. 제 1항에 있어서,
    상기 유기전계발광 소자는 상기 박막 트랜지스터에 접속되는 상기 제 1 전극, 상기 제 1 전극과 대향하여 배치되는 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 형성되는 상기 유기발광층을 포함하고,
    상기 제 1 전극은 투명 도전물질로 이루어지고, 상기 제 1 전극의 하부에 반사층을 더 포함하고, 상기 제 2 전극으로부터 상기 제 1 전극으로 발광하는 빛을 반사하여 상부로 빛을 발광시키는 상부 발광방식인 유기전계발광 표시장치.
  6. 제 1항에 있어서,
    상기 발광영역과 상기 구동영역은 상기 세로축 선 상에 배치되고,
    상기 발광영역은 상기 세로축 선을 따라 제 1 폭을 갖고 상기 가로축 선을 따라 제 2 폭을 갖고, 상기 제 2 뱅크 패턴의 개구부는 상기 세로축 선을 따라 상기 제 1 폭보다 큰 제 3 폭을 갖고 상기 가로축 선을 따라 상기 제 2 폭보다 큰 제 4 폭을 갖고,
    상기 제 3 폭과 상기 제 1 폭의 차이는 상기 제 4 폭과 상기 제 2 폭의 차이보다 큰 것을 특징으로 하는 유기전계발광 표시장치.
  7. 제 1항에 있어서,
    상기 캐패시터는 캐패시터 전극 및 상기 캐패시터 전극 아래에 배치된 반도체층을 포함하고,
    상기 캐패시터 전극은 상기 박막 트랜지스터의 소스전극 및 드레인전극과 동일한 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
  8. 제 7항에 있어서,
    상기 박막 트랜지스터의 게이트 전극 및 상기 캐패시터의 반도체층을 덮는 층간절연막을 더 포함하고,
    상기 캐패시터 전극은 상기 박막 트랜지스터의 소스전극 및 드레인전극과 동일하게 상기 층간절연막 상에 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
  9. 제 1항에 있어서,
    상기 유기발광층은 액상의 유기발광 물질로 이루어지는 것을 특징으로 하는 유기전계발광 표시장치.
  10. 제 1 항에 있어서,
    상기 유기발광층은 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층의 다중층으로 구성되는 유기전계발광 표시장치.
  11. 삭제
KR1020140126207A 2014-09-22 2014-09-22 유기전계발광 표시장치 Active KR102328917B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140126207A KR102328917B1 (ko) 2014-09-22 2014-09-22 유기전계발광 표시장치
US14/582,683 US9349779B2 (en) 2014-09-22 2014-12-24 Organic light emitting display device
CN201410821696.4A CN105789476B (zh) 2014-09-22 2014-12-24 有机发光显示装置
US15/140,082 US9735216B2 (en) 2014-09-22 2016-04-27 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140126207A KR102328917B1 (ko) 2014-09-22 2014-09-22 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20160035189A KR20160035189A (ko) 2016-03-31
KR102328917B1 true KR102328917B1 (ko) 2021-11-19

Family

ID=55526493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140126207A Active KR102328917B1 (ko) 2014-09-22 2014-09-22 유기전계발광 표시장치

Country Status (3)

Country Link
US (2) US9349779B2 (ko)
KR (1) KR102328917B1 (ko)
CN (1) CN105789476B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102328917B1 (ko) * 2014-09-22 2021-11-19 엘지디스플레이 주식회사 유기전계발광 표시장치
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR102702122B1 (ko) * 2016-07-29 2024-09-02 엘지디스플레이 주식회사 표시장치
KR102797598B1 (ko) * 2016-09-22 2025-04-18 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102555383B1 (ko) * 2016-12-07 2023-07-12 엘지디스플레이 주식회사 유기발광소자를 이용한 조명장치 및 그 제조방법
CN112750846B (zh) * 2021-01-04 2023-06-06 武汉华星光电半导体显示技术有限公司 一种oled显示面板及oled显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199868A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 有機エレクトロルミネッセンス装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815761B2 (ja) * 2003-11-27 2011-11-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
KR101127889B1 (ko) * 2004-02-17 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
JP4479642B2 (ja) * 2005-10-27 2010-06-09 セイコーエプソン株式会社 発光素子の製造方法
KR20080085583A (ko) * 2007-03-20 2008-09-24 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP5644677B2 (ja) * 2011-05-31 2014-12-24 セイコーエプソン株式会社 有機ｅｌ装置
KR101808533B1 (ko) * 2011-08-02 2017-12-13 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그의 제조방법
KR101843191B1 (ko) * 2011-09-20 2018-03-28 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
KR101970540B1 (ko) * 2012-11-15 2019-08-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102009357B1 (ko) * 2012-11-26 2019-08-09 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR102015846B1 (ko) * 2012-11-26 2019-08-29 엘지디스플레이 주식회사 유기전계 발광소자
KR20140067645A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR102072800B1 (ko) * 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
KR102015873B1 (ko) * 2013-01-03 2019-10-22 삼성디스플레이 주식회사 표시장치용 백플레인 및 그의 제조 방법
KR102328917B1 (ko) * 2014-09-22 2021-11-19 엘지디스플레이 주식회사 유기전계발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199868A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 有機エレクトロルミネッセンス装置およびその製造方法

Also Published As

Publication number Publication date
US9349779B2 (en) 2016-05-24
US9735216B2 (en) 2017-08-15
CN105789476A (zh) 2016-07-20
KR20160035189A (ko) 2016-03-31
CN105789476B (zh) 2017-12-12
US20160087016A1 (en) 2016-03-24
US20160254332A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
KR102648132B1 (ko) 전계발광 표시장치
EP3321985B1 (en) Electroluminescent display device and method of fabricating the same
KR102328917B1 (ko) 유기전계발광 표시장치
KR102280423B1 (ko) 유기전계발광 표시장치
JP6594863B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示装置
US10622414B2 (en) Electroluminescent display device
US20140084258A1 (en) Organic light emitting display device
JP2019145464A (ja) 有機ｅｌ表示パネルの製造方法、及び有機ｅｌ表示パネル
JP2019067747A (ja) Ｏｌｅｄ表示装置及びその製造方法
US11469281B2 (en) Organic EL display panel and manufacturing method of organic el display panel
JP2010277944A (ja) 有機ｅｌディスプレイパネルおよびその製造方法
JP2019207836A (ja) 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、有機ｅｌ表示パネルの製造方法
CN112635524A (zh) 自发光型显示面板
JPWO2017204150A1 (ja) 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、その製造方法
US10622412B2 (en) Display panel
KR101859479B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102530799B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102247475B1 (ko) 유기전계발광 표시장치
JP2018133242A (ja) 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
JP2020030933A (ja) 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
JP7540880B2 (ja) 有機ｅｌ表示パネルの製造方法及び機能層形成装置
US20220310774A1 (en) Self-luminous display panel and self-luminous display panel manufacturing method
JP7412999B2 (ja) 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
KR20130046302A (ko) 유기전계 발광 표시장치 및 그 제조방법
JP2019133835A (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140922

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190731

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140922

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201224

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20210623

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210917

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 4

End annual number: 4