[go: up one dir, main page]

KR102315277B1 - 리프레쉬 특성이 개선된 반도체 메모리 장치 - Google Patents

리프레쉬 특성이 개선된 반도체 메모리 장치 Download PDF

Info

Publication number
KR102315277B1
KR102315277B1 KR1020140151319A KR20140151319A KR102315277B1 KR 102315277 B1 KR102315277 B1 KR 102315277B1 KR 1020140151319 A KR1020140151319 A KR 1020140151319A KR 20140151319 A KR20140151319 A KR 20140151319A KR 102315277 B1 KR102315277 B1 KR 102315277B1
Authority
KR
South Korea
Prior art keywords
signal
refresh
mode
temperature
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140151319A
Other languages
English (en)
Other versions
KR20160051397A (ko
Inventor
두수연
오태영
김남종
박철성
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020140151319A priority Critical patent/KR102315277B1/ko
Priority to US14/827,686 priority patent/US9767883B2/en
Publication of KR20160051397A publication Critical patent/KR20160051397A/ko
Priority to US15/678,436 priority patent/US10090039B2/en
Application granted granted Critical
Publication of KR102315277B1 publication Critical patent/KR102315277B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명의 일 실시 예에 따른 반도체 메모리 장치는, 온도 변화를 센싱하여 MRS 코드 신호를 제공할 때, 상기 MRS 코드 신호에 응답하여 타겟 로우 리프레쉬의 수행 횟수를 결정한다.

Description

리프레쉬 특성이 개선된 반도체 메모리 장치{Semiconductor Memory Device with Improved Refresh Characteristics}
반도체 메모리 장치에 관한 것으로, 특히 리프레쉬 특성이 개선된 반도체 메모리 장치에 관한 기술이다.
고성능 전자 시스템에 널리 사용되고 있는 반도체 장치는 그 용량 및 속도가 증가하고 있다.
반도체 장치의 일 예로서, DRAM은 메모리 셀에 저장된 데이터를 유지하기 위하여 리프레쉬 동작을 주기적으로 수행한다. 리프레쉬 주기는 스펙상으로 정해진 값으로서, 공정 기술의 난이도와 무관하게 일정한 값의 리프레쉬 주기를 적용하게 된다. 그러나, 최근 기술 동향에 따라 DRAM의 셀 커패시터가 작아지고 스몰 피쳐 사이즈(small feature size)로 구현되고 있다.
이로 인하여, 각종 소자 특성 저하가 나타날 수 있다. 예컨대, 짧은 리프레쉬 시간을 가지는 셀 증가, 셀 기입 특성 저하 또는 가변적인 리텐션 시간(variable retention time)을 보이는 셀 증가 등이 나타날 수 있다.
본 발명의 목적은 온도 변경에도 내부적으로 TRR 수행을 안정적으로 하는 반도체 메모리 장치에 관한 것이다.
상기 목적을 달성하기 위하여 본 발명의 일 실시 예에 따른 반도체 메모리 장치는, 온도 변화를 센싱하여 MRS 코드 신호를 제공할 때, 상기 MRS 코드 신호에 응답하여 타겟 로우 리프레쉬의 수행 횟수를 결정한다.
실시예로서, 상기 MRS 코드 신호에 응답하여 노말 리프레쉬 주기가 길어지면 상기 타겟 로우 리프레쉬 수행 횟수는 실온에서의 기 설정 횟수보다 적도록 설정 한다.
실시예로서, 상기 MRS 코드 신호에 응답하여 노말 리프레쉬 주기가 짧아지면 상기 타겟 로우 리프레쉬 수행 횟수는 실온에서의 기 설정 횟수보다 많도록 설정 한다.
실시예로서, 이후의 타이밍에 다른 MRS 코드 신호가 들어오더라도 상기 해당 MRS 코드 신호에 응답하여 상기 리프레쉬 수행을 완료한다.
실시예로서, 상기 해당 MRS 코드 신호에 응답하여 상기 타겟 로우 리프레쉬 수행이 완료된 이 후, 상기 다른 MRS 코드 신호에 응답하여 상기 타겟 로우 리프레쉬를 수행한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 장치는, 노말 리프레쉬 수행 도중, 온도 변화에 따라 리프레쉬 주기가 변경 될 때, 온도 변화된 시점에서의 리프레쉬 모드 변경은 온도 변화 이전의 리프레쉬 수행으로부터 소정 시간 이후 수행되도록 제어될 수 있다.
실시예로서, 상기 온도 변화를 센싱하여 MRS 코드 신호를 제공할 수 있다.
실시예로서, 상기 MRS 코드 신호에 응답하여 타겟 로우 리프레쉬의 수행 횟수를 결정할 수 있다.
실시예로서, 소정 지연 시간을 설정하고, 상기 소정 지연 시간 동안 상기 온도 변화 이전의 설정된 리프레쉬 모드에서 상기 노말 리프레쉬 및 상기 타겟 로우 리프레쉬가 수행될 수 있다.
실시예로서, 상기 소정 지연 시간 동안은 해당 리프레쉬 모드에서의 상기 타겟 로우 리프레쉬가 소정 횟수대로 수행되고 상기 소정 지연 시간 이후에는 변경된 리프레쉬 모드에서의 상기 타겟 로우 리프레쉬가 소정 횟수대로 수행될 수 있다.
본 발명의 실시 예에 따른 반도체 메모리 장치는, 온도 변경을 감지하면 리프레쉬 주기의 변경 요구에도 TRR 수행을 안정적으로 수행할 수 있도록 제어하여 리프레쉬 특성 및 데이터의 안전성이 개선될 수 있다.
도 1은 일반적인 반도체 메모리 장치 시스템의 블록도,
도 2는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 블록도,
도 3은 온도 센서의 센싱 동작하는 그래프,
도 4는 센싱된 온도 구간에 대한 MRS 코드를 정리한 표,
도 5는 TRR 카운트 블록의 MRS 코드에 따른 주기 모드 선택을 정리한 표,
도 6은 온도 변경 및 주기 모드에 따른 커맨드 회수로 TRR 수행을 한 결과를 나타낸 타이밍 다이어그램,
도 7은 도 2에 따른 리프레쉬 주기 신호 생성 블록의 블록도,
도 8은 도 7에 따른 카운트 유닛 블록의 블록도,
도 9는 도 7에 따른 주기 변경 블록의 회로도,
도 10은 도 2에 따른 반도체 메모리 장치의 동작을 나타낸 타이밍 다이어그램,
도 11은 반도체 메모리 장치가 적용된 메모리 시스템의 일 실시 예의 블록도,
도 12는 반도체 메모리 장치가 적용된 모바일 기기의 다른 실시 예를 도시한 블록도,
도 13은 반도체 메모리 장치가 데이터 처리 장치에 적용된 본 발명의 또 다른 실시 예의 블록도, 및
도 14는 반도체 메모리 장치가 모바일 기기에 적용된 본 발명의 또 다른 실시 예의 블록도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다.
도 1은 일반적인 반도체 메모리 장치 시스템(10)의 블록도이다.
도 1을 참조하면, 반도체 메모리 장치 시스템(10)은 메모리 컨트롤러(Memory Controller; 1), 디텍터(detector; 2) 및 메모리 장치(Memory Device; 3)를 포함한다.
메모리 장치(3)는 메모리 셀 어레이(4)를 포함한다.
메모리 셀 어레이(4)는 로우(row) 및 컬럼(column)이 교차하는 지점에 구비된 디램 셀을 복수개 포함한다.
메모리 장치(3)의 동작 중, 일부 특정 로우(ADD n-th)가 빈번하게 억세스(access)될 경우가 발생할 수 있다. 이와 같이, 특정 로우(ADD n-th)가 빈번하게 계속 억세스되는 상황을 로우 해머링(row hammered)이라고 한다. 로우 해머링이 발생되면, 특정 로우(ADD n-th)의 인접 로우(ADD(n-1)th, ADD(n+1)th)는 액티브된 로우의 영향을 받아 열화될 수 있다. 따라서, 인접 로우(ADD(n-1)th, ADD(n+1)th)에 누설 전류가 발생될 수 있으므로 데이터의 유지가 어려울 수 있다.
디텍터(2)는 이러한 상황을 감지하도록 특정 로우가 계속 억세스되는지 카운트한다. 메모리 컨트롤러(1)는, 특정 어드레스의 억세스 횟수가 소정 횟수 이상이면 특정 어드레스를 갖는 로우를 타겟 로우(target row)로서 설정하고, 타겟 로우의 인접 로우들을 희생 로우(victim rows)로서 설정한다. 그리하여, 희생 로우에 대해 타겟 로우 리프레쉬(Target Row Refresh; 이하 'TRR'이라고 함)를 수행할 수 있다.
즉, 메모리 컨트롤러(1)는 타겟 로우를 찾고, 인접 로우에 대해 리프레쉬를 수행하여 인접 로우의 데이터를 안전하게 유지하고자 한다.
하지만, TRR은 특정 상황(로우 해머링) 발생 시, 일정 온도에서 소정 주기로 수행하도록 하는 것이지만, 메모리 장치(3)는 온도에 민감하게 반응하므로 리프레쉬 주기는 변경될 수 있다. 따라서, 온도 변화에 응답하여 TRR을 수행하도록 할 수 있어야 한다.
도 2는 본 발명의 일 실시 예에 따른 반도체 메모리 장치(100)의 블록도이다.
도 2를 참조하면, 반도체 메모리 장치(100)는 리프레쉬 제어 블록(140) 및 메모리 블록(180)을 포함한다.
리프레쉬 제어 블록(140)은 온도 센서(110), TRR 카운트 블록(120) 및 리프레쉬 주기 신호 생성 블록(130)을 포함한다.
또한, 메모리 블록(180)은 로우 디코딩부(150), 컬럼 디코딩부(160) 및 메모리 셀 어레이(170)를 포함한다.
우선, 온도 센서(110)는 반도체 메모리 장치(100)의 온도 변화를 센싱하여 MRS 코드 신호(MR0, MR1, MR2)를 제공한다.
디램의 리프레쉬 방법으로는 오토 리프레쉬(auto refresh) 및 셀프 리프레쉬(self refresh)가 있다. 상기 기술들은 공지 기술들이므로 자세한 설명은 생략하기로 한다. 일반적으로 디램의 온도가 높으면 셀 커패시터의 전하 손실이 빨리 발생한다. 따라서, 디램의 온도가 높으면 리프레쉬 주기를 보다 짧게 설정할 필요가 있다. 역으로, 디램의 온도가 낮으면 리프레쉬 주기를 보다 느리게 설정하도록 하여 오버 리프레쉬가 되지 않도록 한다.
따라서, 온도 센서(110)는 이러한 리프레쉬 주기를 조절하도록 반도체 메모리 장치(100)의 온도 변화를 센싱한다. 온도 센서(110)는 기 설정 온도, 예를 들어 실온(room temp.)이면 제 2 코드 신호(MR1)를, 실온보다 높으면(hot temp.) 제 3 코드 신호(MR2)를, 실온보다 낮으면(low temp.) 제 1 코드 신호(MR0)를 제공할 수 있다. 온도 센서(110)의 동작 대해서는 도 3 및 도 4에 대해서 보다 자세히 설명하기로 한다.
TRR 카운트 블록(120)은 복수의 코드 신호(MR0-MR2)를 수신하여, 해당 신호에 응답하는 리프레쉬 모드 신호(REF_4X, REF_2X, REF_1X)를 제공한다.
즉, TRR 카운트 블록(120)은 해당 코드 신호에 따라 리프레쉬 주기 모드를 선택할 수 있다.
TRR 카운트 블록(120)이 활성화된 제 1 코드 신호(MR0)를 수신하면, 제 1 모드 주기 신호(REF_4X)를 출력한다. TRR 카운트 블록(120)이 활성화된 제 2 코드 신호(MR1)를 수신하면, 제 2 모드 주기 신호(REF_2X)를 출력한다. TRR 카운트 블록(120)이 활성화된 제 3 코드 신호(MR2)를 수신하면, 제 3 모드 주기 신호(REF_1X)를 출력한다.
TRR 카운트 블록(120)은 온도 변화에 따라 TRR 리프레쉬 주기를 변경하도록 하는 것이다. 이는 온도가 낮을수록 보다 긴 리프레쉬 주기로 동작하고, 온도가 높을수록 보다 짧은 리프레쉬 주기로 동작할 수 있게 하는 것이다. TRR 카운트 블록(120)에 대한 자세한 설명은 후술하기로 한다.
리프레쉬 주기 신호 생성 블록(130)은 기본 클럭 신호(CNT16) 및 리프레쉬 모드 신호(REF_4X, REF_2X, REF_1X)에 응답하여 카운트 인에이블 신호(MR4_4X_OUT)를 제공한다.
본 발명의 일 실시 예에 따른 리프레쉬 주기 신호 생성 블록(130)은 TRR 모드에 따라 노말 리프레쉬의 딜레이를 제어할 수 있다.
예를 들어, 리프레쉬 주기 신호 생성 블록(130)은 저온으로부터 고온 환경에서 동작하게 될 때, 온도 센서(110)가 코드 신호를 변경하여 제공한다. 이 때, 메모리 블록(180)의 내부 동작은 외부 시스템보다 늦게 반응할 수 있다. 따라서, 시스템의 명령과 내부 동작의 반응 속도의 차이로 인한 시스템 턴 어라운드 타임(system turn- around time)에 따라 TRR이 적절한 타이밍에 수행되지 못할 경우가 발생한다.
따라서, 이를 방지하도록 리프레쉬 주기 신호 생성 블록(130)은 저온에서 소정 TRR 모드로 리프레쉬를 하게 될 때는 해당 TRR이 완전히 수행될 때까지 기다린 후, 다음의 온도 변경에 응답하여 동작하도록 한다. 특별히, 저온에서 리프레쉬 대기를 수행하는 것은, 저온에서는 노말 리프레쉬 주기가 길어지기 때문에, TRR이 이에 대응되어 수행되도록 설정되어 있을 것이다. 예컨대, TRR은 커맨드 카운트 수로서 설정할 수 있다.
하지만, 고온으로 갑자기 변경되면, 이에 따라 리프레쉬 주기는 보다 짧아지도록 되는데 내부 동작은 보다 느리게 반응하여 여전히 느린 주기 신호로 동작한다면, TRR 해야 하는 타이밍에서 미스매치된다. 즉, 미처 주기 신호는 변경되지 못하여 느린 주기로 동작하면서, 변경된 모드에 따라 더 많은 카운트 수로 TRR을 수행하게 된다면 희생 로우에 대해 제대로 리프레쉬가 수행되지 못할 수 있다.
그리하여, 리프레쉬 주기 신호 생성 블록(130)은 해당 온도보다 높은 온도로 온도 변경이 감지되면 먼저 샘플링된 해당 온도 환경(보다 낮은 온도 환경)으로 설정된 TRR 모드를 완전히 완료하도록 제어한다. 이에 대한 설명은 후술하기로 한다.
로우 디코딩부(150)는 카운트 인에이블 신호(MR4_4X_OUT))에 따라 내부 어드레스(미도시)를 디코딩하여 메모리 셀 어레이(170)내 해당 워드라인(미도시)에 리프레쉬를 수행한다.
컬럼 디코딩부(160)는 메모리 셀 어레이(170)의 해당 컬럼 라인을 선택한다.
메모리 셀 어레이(170)는 복수의 워드라인(미도시)과 복수의 컬럼(미도시)을 포함하고, 이들의 교차 지점에 복수의 디램 셀들을 포함한다.
도 3은 온도 센서(110)의 센싱 동작을 그래프로 나타낸 것이고, 도 4는 센싱된 온도 구간에 대한 MRS 코드를 표로 나타낸 것이다.
도 3 및 도 4를 참조하여, 온도 센서(도 2의 110 참조)의 동작에 대해 보다 자세히 설명하기로 한다.
도 3의 X축은 시간을 나타내며 Y 축은 온도를 나타낸다.
예를 들어, 45 ℃~ 85 ℃ 사이의 온도 구간을 실온이라고 하고, 45 ℃ 이하를 저온, 85 ℃ 이상을 고온이라고 한다면, 도 3을 참조하여, 시간 구간 t0-t1에서는 온도가 45 ℃~ 85 ℃ 사이가 되므로, 실온으로서 검출된다. 시간 구간 t1-t2 구간은 45 ℃ 이하이므로 저온 구간으로서 검출된다. 시간 구간 t2-t3 구간은 45 ℃~ 85 ℃ 사이가 되므로, 실온으로서 검출된다. 시간 구간 t3-t4 구간은 85 ℃ 이상이므로 고온 구간으로서 검출된다.
이를 도 4에서 표로 정리하면, 온도 센서(도 2의 110 참조)는 시간 구간 t0-t1은 실온 구간이라는 MRS 코드 신호인 제 2 코드 신호(MR1), 010B(B는 바이너리)를 제공한다.
또한, 시간 구간 t1-t2 구간은 저온 구간으로서, 온도 센서(110)는 제 1 코드 신호(MR0), 001B를 제공한다. 시간 구간 t2-t3은 실온 구간인 제 2 코드 신호(MR1)를, 시간 구간 t3-t4 구간은 고온 구간으로서 제 3 코드 신호(MR2), 011B를 제공한다.
도 5는 TRR 카운트 블록(도 2의 120 참조)의 MRS 코드에 따른 주기 모드 선택을 표로 정리한 것이다.
도 5를 참조하면, 제 1 코드 신호(MR0)인 001B 에 응답하여 TRR 카운트 블록(120)은 4XtREFI 모드를 선택하도록 제 1 모드 주기 신호(REF_4X)를 출력한다.
일반적으로 반도체 메모리 동작에서 64ms 동안 16K의 로우를 리프레쉬 하도록 되어 있을 때, 1개의 로우를 리프레쉬하는데 걸리는 시간은 수식 1과 같다.
[수식 1]
tREFI=64ms/16K= 3.9uS
(tREFI는 1개의 로우 리프레쉬 수행 시간)
따라서, 저온일 경우는 보다 주기 신호를 길게 가져가도록 하기 위해, 4XtREFI 시간마다 리프레쉬 커맨드를 수신하도록 한다.
이 때, 본 발명의 일 실시 예에 따른 TRR 모드는 예컨대 32개의 리프레쉬 커맨드 후에 수행될 수 있도록 설정된다.
마찬가지로, 제 2 코드 신호(MR1)인 010B에 응답하여 TRR 카운트 블록(도 2의 120 참조)은 2XtREFI 모드를 선택하도록 제 2 모드 주기 신호(REF_2X)를 출력한다.
저온보다 높은 온도인 실온의 경우, 저온의 경우보다 주기 신호는 짧아질 수 있다.
그리하여, 2XTREFI마다 리프레쉬 커맨드가 발생되고, 이 경우의 TRR 모드는 도 5의 표를 참조하여 64개의 리프레쉬 커맨드 후에 수행될 수 있도록 설정된다.
제 3 코드 신호(MR2)인 011B에 응답하여 TRR 카운트 블록(도 2의 120 참조)은 1XtREFI 모드를 선택하도록 제 3 모드 주기 신호(REF_1X)를 출력한다. 고온의 경우, 보다 주기가 빨라져야 하므로, 1XTREFI마다 리프레쉬 커맨드가 발생되고, 이 경우의 TRR 모드는 도 5의 표를 참조하여 128개의 리프레쉬 커맨드 후에 수행될 수 있도록 설정된다.
이는 어디까지나 예시일 뿐, 상기 TRR 수행하는 시점의 리프레쉬 커맨드 수는 회로 설계 및 집적도에 따라 얼마든지 달라질 수 있다.
다만, 본 발명의 일 실시 예에서는 온도 변화에 따라 주기가 달라지고, 이를 반영하여 TRR 수행도 달라질 수 있도록 제어하는 것을 예시한 것이다.
온도 변경에 대한 사항을 고려하지 않고 리프레쉬 커맨드 횟수를 설정한 경우를 도 6에 도시하고 있다.
도 6은 온도 변경 및 주기 모드에 따른 커맨드 회수로 TRR 수행을 한 결과를 나타낸 타이밍 다이어그램이다.
도 6을 참조하면, 저온, 실온 및 고온의 각각의 경우에서 리프레쉬 주기 및 리프레쉬 커맨드 횟수를 설정한 경우(ABR cmd)를 나타내고 있다.
도 6을 참조하면, 실온(CNT2_NOR 참조)에서 64개의 ABR 커맨드 이후에 2개의 로우(희생 로우)에 대해 TRR이 수행 되도록 설정된 경우라고 하자.
만약 온도가 변경된 경우, 저온(CNT1_NOR 참조)에서는 128개의 ABR 커맨드 이후에 희생 로우에 대한 TRR 수행이 되도록 한다면, 원래 의도했던 소정 물리적 위치 또는 소정 타이밍보다 더 늦게 TRR이 수행될 수 있음을 나타낸다.
고온(CNT3_NOR 참조)의 경우는 희생 로우에 대한 TRR 수행이 시간적으로 보다 빨리 수행되는 것을 나타낸다.
따라서, 본 발명의 일 실시 예에서는 도 5에서 설명된 바와 같이, 실온에서 희생 로우에 대한 TRR 수행이 되도록 설정된 타이밍과 실질적으로 동등한 타이밍에서 TRR이 수행되도록 각 온도 구간에서 커맨드 횟수를 설정하는 것이 적절함을 알 수 있다.
도 7은 도 2에 따른 리프레쉬 주기 신호 생성 블록(130)의 블록도이다.
도 7을 참조하면, 리프레쉬 주기 신호 생성 블록(130)은 카운트 유닛 블록(132) 및 주기 변경 블록(134)을 포함한다.
카운트 유닛 블록(132)은 기본 클럭 신호(CNT16)를 수신하여 각종 카운팅 클럭 신호들(CNT32_NOR, CNT64_NOR, CNT128_NOR,..CNT8K_NOR)을 생성한다.
카운트 유닛 블록(132)은 기본 클럭 신호(CNT16)를 분주기를 이용하여 분주된 클럭들을 생성할 수 있다. 이에 대한 설명은 도 8에서 자세히 하기로 한다.
주기 변경 블록(134)은 각종 카운팅 클럭 신호들(CNT32_NOR, CNT64_NOR, CNT128_NOR,..CNT8K_NOR) 및 제 1 내지 제 3 주기 모드 신호(REF_4X, REF_2X, REF_1X)에 응답하여 카운트 인에이블 신호(MR4_4X_OUT)를 생성한다.
주기 변경 블록(134)은 1 내지 제 3 주기 모드 신호(REF_4X, REF_2X, REF_1X)에 응답하여 해당 모드가 샘플링되면 우선적으로 해당 모드의 TRR이 수행될 수 있도록 카운팅 클럭 신호들(CNT32_NOR, CNT64_NOR, CNT128_NOR,..CNT8K_NOR)의 리셋을 제어할 수 있다. 주기 변경 블록(134)에 대해서는 도 9에서 설명하기로 한다.
도 8은 도 7에 따른 카운트 유닛 블록(132)의 블록도이다.
카운트 유닛 블록(132)은 복수의 분주기(CNT)를 포함한다.
제 1 분주기(132-1)는 기본 클럭 신호(CNT16)를 2분주하여 제 2 클럭 주기 신호(CNT32_NOR)를 생성한다.
제 2 분주기(132-2)는 제 2 클럭 주기 신호(CNT32_NOR)를 2분주하여 제 3 클럭 주기 신호(CNT64_NOR)를 생성한다.
제 3 분주기(132-3)는 제 3 클럭 주기 신호(CNT64_NOR)를 2분주하여 제 4 클럭 주기 신호(CNT128_NOR)를 생성한다.
계속해서, 제 n 분주기(132-n)는 앞 단의 출력 신호를 2분주하여 최종 클럭 주기 신호(CNT8K_NOR)를 생성한다.
여기서는 기본 분주기를 이용하여 원하는 시점까지 리프레쉬를 수행하도록 제어하는 클럭 주기 신호(CNT8K_NOR)를 생성하는 것으로 예시하였으나, 이에 제한되지 않음은 물론이다. 소정의 딜레이를 갖는 딜레이 소자들을 이용하여 최종 지연된 클럭 주시 신호를 생성할 수도 있다.
도 9는 도 7에 따른 주기 변경 블록(134)의 회로도이다.
도 9를 참조하면, 복수의 낸드 게이트(ND1-ND3) 및 래치 소자(134-1)를 포함한다.
제 1 낸드 게이트(ND1)는 제 1 주기 모드 신호(REF_4X) 및 제 2 클럭 주기 신호(CNT32_NOR)를 낸드 연산한다.
제 2 낸드 게이트(ND2)는 제 2 주기 모드 신호(REF_2X) 및 제 3 클럭 주기 신호(CNT64_NOR)를 낸드 연산한다.
제 3 낸드 게이트(ND3)는 제 3 주기 모드 신호(REF_1X) 및 제 4 클럭 주기 신호(CNT128_NOR)를 낸드 연산한다.
복수의 낸드 게이트(ND1-ND3)의 출력은 노드 a와 전기적으로 접속된다.
한편, 래치 소자(134-1)는 노드 a의 출력을 반전 및 래치하여 카운트 인에이블 신호(MR4_4X_OUT)를 생성한다.
주기 변경 블록(134)의 동작을 설명하기로 한다.
예를 들어, 복수의 주기 모드 신호 중, 저온이 감지된 경우, 활성화된 제 1 주기 모드 신호(REF_4X) 및 제 2 클럭 주기 신호(CNT32_NOR)에 응답하여 로우 레벨을 노드 a에 출력한다.
래치 소자(134-1)는 노드 a의 레벨을 반전 래치한다.
주기 변경 블록(134)의 동작을 설명하면, 예컨대, 제 1 주기 모드 신호(REF_4X)가 활성화되고 제 2 클럭 주기 신호(CNT32_NOR)가 입력되면 제 1 낸드 게이트(ND1)는 로우 레벨을 출력한다.
래치 소자(134-1)는 노드 a와 반전된 레벨로서 래치하므로 하이 레벨을 유지한다.
그리하여, 제 1 주기 모드 신호(REF_4X)의 활성화에 응답하여 활성화되는 카운트 인에이블 신호(MR4_4X_OUT)를 출력한다.
래치 소자(134-1)는 기본 클럭(CNT16)을 기준으로 최종 설정된 카운팅동작이 완료될 때까지 카운트 인에이블 신호(MR4_4X_OUT)의 하이 레벨이 유지되는 신호로서 출력할 수 있다.
이 때, 리프레쉬 수행 도중, 온도 변경에 따라 리프레쉬 주기가 변경되어 카운팅 클럭의 주기가 짧아져도, 카운트 인에이블 신호(MR4_4X_OUT)에 응답하여 샘플링된 온도 환경 하에서의 리프레쉬가 수행되도록 제어할 수 있다.
다시 말하면, 본 발명의 일 실시 예에 따르면, 온도 변화에 따른 리프레쉬 주기가 변경될 때, 온도 변화된 시점에서의 리프레쉬 모드 변경은 온도 변화 이전의 리프레쉬 수행으로부터 소정 시간 이후 수행되도록 소정의 지연 시간을 설정하는 것이다. 그리하여, 카운트 인에이블 신호(MR4_4X_OUT)의 활성화된 시간만큼 지연된 후, 온도 변화를 안정적으로 감지하여 내부 동작이 준비된 시점 이후, 변경된 리프레쉬 주기로 노말 리프레쉬 및 TRR을 수행하도록 할 수 있다.
도 10은 도 2에 따른 반도체 메모리 장치(100)의 동작을 나타낸 타이밍 다이어그램이다.
도 10을 참조하면, 시간 t0-t1 구간에, 메인 클럭 신호(CNT16_NOR)가 클럭킹 되는 동안, 4XtREFI 모드가 활성화됨을 감지하면 리셋 신호(CNT_RESETB)가 활성화된다.
그리하여, 각 분주 클럭들은 리셋 신호(CNT_RESETB)에 응답하여 카운트가 리셋된다.
시간 t0-t1 구간을 참조하면, 한 주기에 16개의 ABR 커맨드를 카운트하도록 생성된 카운트 클럭(CNT_CLK), 제 2 클럭 주기 신호(CNT32_NOR), 제 3 클럭 주기 신호(CNT64_NOR) 및 제 4 클럭 주기 신호(CNT128_NOR)등이 모두 카운팅 동작이 리셋된다.
이와 동시에, 리셋 신호(CNT_RESETB)에 응답하여 활성화되고 최종 카운팅 클럭 신호인 CNT8K_NOR 신호가 활성화되는 시점에 응답하여 비활성화되는 카운트 인에이블 신호(MR4_4X_OUT)가 생성된다.
시간 구간 t1-t2에, 카운트 클럭(CNT_CLK)이 카운팅을 시작하고, 이에 응답하여 제 2 클럭 주기 신호(CNT32_NOR)가 카운팅을 시작한다. 하지만, 실질적으로 리프레쉬 수행은 카운트 인에이블 신호(MR4_4X_OUT)에 응답하여 수행되도록 제어된다.
그리하여, 중간에 온도 변화가 감지되어 리프레쉬 모드를 변경하라는 명령을 받아도, 카운트 인에이블 신호(MR4_4X_OUT)에 응답하여 기 설정된 온도 환경에서 리프레쉬 커맨드가 안정적으로 카운트되도록 제어할 수 있다. 한편, 카운트 인에이블 신호(MR4_4X_OUT)의 활성화 구간 동안 TRR 동작이 주기 모드에 응답하여 수행될 수 있다. 예컨대, 도 5에서 도시된 바와 같이, 32개의 ABR 커맨드마다 TRR이 수행될 수 있다.
여기서는 기본 카운트 클럭(CNT_CLK)과 클럭 주기가 동일한 클럭인 메인 클럭 신호(CNT16_NOR)의 라이징 에지를 이용하여 저온 모드를 샘플링하는 것으로 예시하였으나, 설계자의 의도에 따라 폴링 에지를 이용할 수도 있다.
이와 같이, 본 발명의 일 실시 예에 따르면, 저온 모드에서 고온 모드로 온도가 변화함으로써 리프레쉬 주기 변화가 발생하여도 일단은 저온 모드에서의 리프레쉬 수행을 안정적으로 마칠 수 있도록 지원한다. 이는 전술한 바와 같이, 시스템에서 변경 모드로서 제어하여도 내부 반도체 메모리 장치에서 동작을 준비할 수 있도록 소정의 지연 시간을 설정하는 것이다. 그리하여, 시스템과 반도체 메모리 장치 간의 응답 속도의 차이를 극복할 수 있으며 리프레쉬 오동작을 방지하여 데이터를 안전하게 유지할 수 있다.
도 11은 반도체 메모리 장치가 적용된 메모리 시스템의 일 실시 예의 블록도이다.
도 11을 참조하면, 메모리 시스템은 컨트롤러(1000)와 본 발명의 반도체 메모리 장치(2000:DRAM)를 포함할 수 있다. 컨트롤러(1000)는 버스(B1)를 통해 DRAM(2000)과 연결된다. 컨트롤러(1000)는 정해진 인터페이스를 통해 미도시된 호스트와 연결될 수 있다.
반도체 메모리 장치(2000)는 도 2와 같은 회로 구성을 가질 수 있다.
따라서, 메모리 시스템 내에서, 반도체 메모리 장치(2000)는 저온 모드에서 고온 모드로 온도 변화가 발생되어도 설정된 온도 모드에서의 카운트 동작을 안정적으로 수행하도록 지원함으로써 리프레쉬 수행 동작을 개선할 수 있다. 그리하여, 데이터의 안전성을 향상시킬 수 있다.
도 12는 반도체 메모리 장치가 적용된 모바일 기기의 다른 실시 예를 도시한 블록도이다.
도 12를 참조하면, 모바일 기기 예컨대 노트북이나 휴대용 전자기기는 마이크로 프로세싱 유닛(1100; MPU), 디스플레이(1400), 인터페이스 유닛(1300), 반도체 메모리 장치(2000) 및 솔리드 스테이트 드라이브(Solid Stadt Drive; SSD(3000))를 포함할 수 있다.
MPU(1100), 반도체 메모리 장치(2000) 및 SSD(3000)는 경우에 따라 하나의 칩으로 제조 또는 패키징될 수 있다. 결국, 반도체 메모리 장치(2000) 및 SSD(3000)는 모바일 기기에 임베디드(embedded)될 수도 있다.
모바일 기기가 휴대용 통신 디바이스인 경우에, 인터페이스 유닛(1300)에는 통신 데이터의 송수신 및 데이터 변복조 기능을 수행하는 모뎀 및 트랜시버가 연결될 수 있다.
MPU(1100)는 미리 설정된 프로그램에 따라 상기 모바일 기기의 제반 동작을 제어한다.
반도체 메모리 장치(2000)는 시스템 버스를 통해 상기 MPU(1100)와 연결되며, MPU(1100)의 버퍼 메모리 또는 메인 메모리로서 기능할 수 있다. 반도체 메모리 장치(2000)는 저온 모드에서 고온 모드로 온도 변화가 발생되어도 설정된 온도 모드에서의 카운트 동작을 안정적으로 수행하도록 지원함으로써 리프레쉬 수행 동작을 개선할 수 있다. 그리하여, 데이터의 안전성을 제고시킬 수 있다.
SSD(3000)는 노아(NOR) 타입 혹은 낸드(NAND) 타입의 플래시 메모리로 구현될 수 있다.
디스플레이(1400)는 백라이트를 갖는 액정이나 LED 광원을 갖는 액정 또는 OLED 등의 소자로서 터치 스크린을 가질 수 있다. 디스플레이(1400)는 문자, 숫자, 그림 등의 이미지를 컬러로 표시하는 출력 소자로서 기능한다.
모바일 기기는 모바일 통신 장치의 위주로 설명되었으나, 필요한 경우에 구성 요소를 가감하여 스마트 카드로서 기능할 수 있다.
모바일 기기는 별도의 인터페이스를 외부의 통신 장치와 연결될 수 있다. 통신 장치는 예컨대, DVD(Digital Versatile Disc) 플레이어, 컴퓨터, 셋 탑 박스(set top box, STB), 게임기 및 디지털 캠코더 등일 수 있다.
비록 도면에는 도시되지 않았지만, 상기 모바일 기기에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 가진 자에게 자명하다.
비록, 도 12에서 플래시 메모리가 채용되는 것을 예로 들었으나, 다양한 종류의 불휘발성 스토리지가 사용될 수 있다.
불휘발성 스토리지는 텍스트, 그래픽, 소프트웨어 코드 등과 같은 다양한 데이터 형태들을 갖는 데이터 정보를 저장할 수 있다.
불휘발성 스토리지는, 예를 들면, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), MRAM(Magnetic RAM), 스핀전달토크 MRAM (Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), OUM(Ovonic Unified Memory)라고도 불리는 PRAM(Phase change RAM), 저항성 메모리 (Resistive RAM: RRAM 또는 ReRAM), 나노튜브 RRAM (Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.
도 13은 반도체 메모리 장치가 데이터 처리 장치에 적용된 본 발명의 또 다른 실시 예의 블록도이다.
도 13을 참조하면, 데이터 처리 장치(2000)는 메모리(1400)를 포함하는 컴퓨터 회로([0145] 802), 입력 장치들(804), 출력 장치들(806) 및 데이터 스토리지 장치들(808)을 포함할 수 있다. 또한, 사용자 편의를 위해 도 13의 데이터 처리 장치(2000)에 사용자 입력부(812)가 더 포함될 수 있다. 사용자 입력부(812)는 숫자 키, 기능 키 등을 포함하는 입력 소자일 수 있으며, 전자 시스템과 사람 간 인터페이싱하는 역할을 한다.
이러한 경우에 데이터 처리 장치(2000)의 메모리(1400)는 본 발명에서와 같은 반도체 메모리 장치(100)를 구비할 수 있으므로, 데이터 처리 장치(2000)의 리프레쉬 동작이 개선되고 데이터의 안전성이 향상될 수 있다.
도 14는 반도체 메모리 장치가 모바일 기기에 적용된 본 발명의 또 다른 실시 예의 블록도이다.
도 14를 참조하면, 모바일 기기는 모뎀(1010), CPU(1001), 반도체 메모리 장치(1050), 플래시 메모리(1040), 디스플레이 유닛(1020) 및 입력 유닛(1030)을 포함한다.
반도체 메모리 장치(1050)는 도 2의 반도체 메모리 장치(100)로서 대체될 수 있다.
모뎀(1010)은 통신 데이터의 변복조 기능을 수행한다.
CPU(1001)는 기 설정된 프로그램에 따라 모바일 기기의 제반 동작을 제어할 수 있다.
반도체 메모리 장치(1050)는 CPU(1001)의 메인 메모리로서 동작하며 디램 셀을 포함할 수 있다.
플래시 메모리(1040)는 노어 타입 또는 낸드 타입의 플래시 메모리일 수 있다.
디스플레이 유닛(1020)은 백라이트를 갖는 액정이나 LED 광원을 갖는 액정, 또는 OLED 등의 소자로서 터치 스크린을 포함할 수 있다. 디스플레이 유닛(1020)은 문자, 숫자, 그림 등의 이미지를 컬러로 표시하는 출력 소자일 수 있따.
입력 유닛(1030)은 숫자 키, 기능 키 등을 포함하는 입력 소자로서 전자 기기와 사람간의 인터페이싱 역할을 수행한다.
이러한 모바일 기기는 모바일 통신 장치나 필요한 경우에 구성 요소를 가감하여 스마트 카드나 SSD로서 기능할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록 청구 범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 메모리 장치, 특히 반도체 메모리 장치에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 온도 센서
120: TRR 카운트 블록
130: 리프레쉬 주기 신호 생성 블록
150: 로우 디코딩부
160: 컬럼 디코딩부
170: 메모리 셀 어레이

Claims (10)

  1. 온도 변화에 따라 리프레쉬 주기 및 리프레쉬 모드를 설정하고, 카운트 인에이블 신호를 생성하는 리프레쉬 제어 회로; 및
    상기 온도가 변하기 전에 온도 모드 셋에서 노말 리프레쉬 및 타겟 로우 리프레쉬(TRR)를 수행하고, 상기 카운트 인에이블 신호에 응답하여 상기 노말 리프레쉬를 수행하는 메모리 회로를 포함하고,
    복수의 카운팅 클럭 신호들 중 최종 카운팅 클럭 신호가 활성화될 때까지 상기 카운트 인에이블 신호가 유지되고, 상기 최종 카운팅 클럭 신호가 활성화되면 상기 카운트 인에이블 신호가 비활성화되고, 상기 복수의 카운팅 클럭 신호들 각각은 서로 다른 수의 리프레쉬 커맨드가 발행되는 동안 하이를 유지하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 리프레쉬 제어 회로는,
    상기 온도 변화를 센싱하고 모드 레지스터 셋(MRS) 코드 신호를 발생하는 온도 센서;
    상기 MRS 코드 신호를 수신하고, 상기 MRS 코드 신호에 해당하는 모드 주기 신호를 생성하는 TRR 카운트 회로; 및
    상기 모드 주기 신호에 응답하여 상기 카운트 인에이블 신호를 생성하는 리프레쉬 주기 신호 발생 회로를 포함하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 온도 센서는
    실온보다 낮은 온도가 센싱될 때 제1 MRS 코드 신호를 생성하고, 상기 실온이 센싱될 때 제2 MRS 코드 신호를 생성하고, 상기 실온보다 높은 온도가 센싱될 때 제3 MRS 코드 신호를 생성하는 반도체 메모리 장치.
  4. 제3항에 있어서, TRR 카운트 회로는
    상기 제1 MRS 코드 신호에 응답하여 제1 모드 주기 신호를 출력하고, 상기 제2 MRS 코드 신호에 응답하여 제2 모드 주기 신호를 출력하고, 상기 제3 MRS 코드 신호에 응답하여 제3 모드 주기 신호를 출력하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 제1 모드 주기 신호는 상기 제2 모드 주기 신호보다 긴 주기를 갖고, 상기 제2 모드 주기 신호는 상기 제3 모드 주기 신호보다 긴 주기를 갖는 반도체 메모리 장치.
  6. 제2항에 있어서, 상기 리프레쉬 주기 신호 발생 회로는,
    클럭 신호를 수신하여 다수개의 카운팅 클럭 신호들을 생성하는 카운트 유닛 회로; 및
    상기 다수개의 카운팅 클럭 신호들 및 상기 모드 주기 신호에 응답하여 상기 카운트 인에이블 신호를 생성하는 주기 변경 회로를 포함하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    카운트 유닛 회로는 복수개의 분주기를 포함하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 모드 주기 신호의 주기가 샘플링될 때, 상기 주기 변경 회로는 해당하는 주기의 상기 TRR이 수행되도록 상기 카운팅 클럭 신호들의 리셋을 제어하는 반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 모드 주기 신호의 주기가 샘플링될 때, 상기 카운트 인에이블 신호에 응답하여 상기 노말 리프레쉬 및 상기 TRR이 수행되는 반도체 메모리 장치.
  10. 온도 변화에 따라 리프레쉬 주기 및 리프레쉬 모드를 설정하고, 카운트 인에이블 신호를 생성하는 리프레쉬 제어 회로; 및
    상기 온도가 변하기 전에 온도 모드 셋에서 노말 리프레쉬 및 타겟 로우 리프레쉬(TRR)를 수행하고, 상기 카운트 인에이블 신호에 응답하여 상기 노말 리프레쉬를 수행하는 메모리 회로를 포함하고,
    상기 카운트 인에이블 신호는 상기 리프레쉬 모드를 변경하는 커맨드가 수신됨에도 불구하고 복수의 카운팅 클럭 신호들 중 최종 카운팅 클럭 신호가 활성화될 때까지 유지되는 반도체 메모리 장치.
KR1020140151319A 2014-11-03 2014-11-03 리프레쉬 특성이 개선된 반도체 메모리 장치 Active KR102315277B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140151319A KR102315277B1 (ko) 2014-11-03 2014-11-03 리프레쉬 특성이 개선된 반도체 메모리 장치
US14/827,686 US9767883B2 (en) 2014-11-03 2015-08-17 Semiconductor memory device that performs a refresh operation
US15/678,436 US10090039B2 (en) 2014-11-03 2017-08-16 Semiconductor memory device that includes a refresh control circuit that maintains a refresh cycle when an MRS code signal is changed due to temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140151319A KR102315277B1 (ko) 2014-11-03 2014-11-03 리프레쉬 특성이 개선된 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20160051397A KR20160051397A (ko) 2016-05-11
KR102315277B1 true KR102315277B1 (ko) 2021-10-20

Family

ID=55853388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140151319A Active KR102315277B1 (ko) 2014-11-03 2014-11-03 리프레쉬 특성이 개선된 반도체 메모리 장치

Country Status (2)

Country Link
US (2) US9767883B2 (ko)
KR (1) KR102315277B1 (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
US10528099B2 (en) * 2016-10-10 2020-01-07 Micron Technology, Inc. Configuration update for a memory device based on a temperature of the memory device
KR102699088B1 (ko) * 2016-12-06 2024-08-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20190036893A (ko) 2017-09-28 2019-04-05 삼성전자주식회사 메모리 장치 및 그것의 제어 방법
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10170174B1 (en) * 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10388363B1 (en) 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10825534B2 (en) * 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11031066B2 (en) 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
JP6975298B1 (ja) 2020-09-03 2021-12-01 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 半導体記憶装置
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
KR102832884B1 (ko) * 2020-11-09 2025-07-09 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
CN113257301A (zh) * 2021-05-25 2021-08-13 翱捷科技股份有限公司 一种自动更新dram刷新间隔的方法及装置
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230065470A (ko) 2021-11-05 2023-05-12 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20230072283A (ko) 2021-11-17 2023-05-24 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12056371B2 (en) 2021-12-01 2024-08-06 Samsung Electronics Co., Ltd. Memory device having reduced power noise in refresh operation and operating method thereof
US12165687B2 (en) 2021-12-29 2024-12-10 Micron Technology, Inc. Apparatuses and methods for row hammer counter mat
US12131768B2 (en) * 2022-01-24 2024-10-29 Micron Technology, Inc. Dynamic random access memory (DRAM) multi-wordline direct refresh management including aliasing row counter policy for row hammer mitigation
US12154611B2 (en) 2022-02-10 2024-11-26 Micron Technology, Inc. Apparatuses and methods for sample rate adjustment
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations
EP4325498A4 (en) * 2022-06-23 2024-06-26 Changxin Memory Technologies, Inc. COOLING CONTROL CIRCUIT AND ASSOCIATED METHOD, AND MEMORY

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194561B2 (ja) * 2003-04-23 2008-12-10 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
KR100855578B1 (ko) * 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
WO2009008081A1 (ja) * 2007-07-12 2009-01-15 Fujitsu Microelectronics Limited 半導体装置
KR101607489B1 (ko) 2009-01-19 2016-03-30 삼성전자주식회사 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
JP2012038399A (ja) * 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20140006219A (ko) * 2012-06-27 2014-01-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 회로
KR20140076735A (ko) 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
KR102140783B1 (ko) * 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
US20150003172A1 (en) * 2013-06-26 2015-01-01 Sua KIM Memory module including buffer chip controlling refresh operation of memory devices
JP2015032325A (ja) * 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102170333B1 (ko) * 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
KR102163544B1 (ko) * 2013-12-04 2020-10-08 에스케이하이닉스 주식회사 뱅크 구조를 갖는 반도체 메모리 장치
KR102158266B1 (ko) * 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치

Also Published As

Publication number Publication date
US10090039B2 (en) 2018-10-02
US9767883B2 (en) 2017-09-19
US20160125931A1 (en) 2016-05-05
KR20160051397A (ko) 2016-05-11
US20170345484A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
KR102315277B1 (ko) 리프레쉬 특성이 개선된 반도체 메모리 장치
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US9978430B2 (en) Memory devices providing a refresh request and memory controllers responsive to a refresh request
US9620193B2 (en) Semiconductor memory devices, memory systems including refresh control circuit and method of performing weak refresh operation on the weak pages thereof
US11062744B2 (en) Memory device performing ZQ calibration, memory system, and operation method of memory device
US10529406B2 (en) Memory device and refresh method thereof
US9275717B2 (en) Refresh address generator, volatile memory device including the same and method of refreshing the volatile memory device
US20140169114A1 (en) Volatile memory devices, memory systems including the same and related methods
KR102399475B1 (ko) 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9685218B2 (en) Memory device and memory system having the same
US9646718B2 (en) Semiconductor memory device having selective ECC function
US9704558B2 (en) Refresh method of controlling self-refresh cycle with temperature
US20160224272A1 (en) Memory device for performing information transmission during idle period and method of operating the same
US20180114550A1 (en) Memory system including memory device and memory controller
US20140237177A1 (en) Memory module and memory system having the same
KR102561346B1 (ko) 반도체장치
US9147461B1 (en) Semiconductor memory device performing a refresh operation, and memory system including the same
KR20170030305A (ko) 메모리 장치의 리프레쉬 방법
US9355703B2 (en) Devices, systems and methods with improved refresh address generation
US10665318B2 (en) Semiconductor systems
US9672893B2 (en) Semiconductor device configured to generate a refresh pulse for executing a refresh operation in response to the decoded count signal and temperature code
CN112068797A (zh) 读取时钟生成电路以及包括其的数据处理电路
JP5464527B2 (ja) 不揮発性メモリの読み出し動作変更
KR20170109143A (ko) 반도체장치 및 반도체시스템
US8953392B2 (en) Latency control device and semiconductor device including the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141103

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191024

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141103

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201015

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20210420

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211014

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211015

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee