[go: up one dir, main page]

KR102311687B1 - 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR102311687B1
KR102311687B1 KR1020150078710A KR20150078710A KR102311687B1 KR 102311687 B1 KR102311687 B1 KR 102311687B1 KR 1020150078710 A KR1020150078710 A KR 1020150078710A KR 20150078710 A KR20150078710 A KR 20150078710A KR 102311687 B1 KR102311687 B1 KR 102311687B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
conductivity type
conductive
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150078710A
Other languages
English (en)
Other versions
KR20160142673A (ko
Inventor
이은아
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020150078710A priority Critical patent/KR102311687B1/ko
Priority to US15/576,186 priority patent/US10276632B2/en
Priority to PCT/KR2015/009231 priority patent/WO2016195165A1/ko
Publication of KR20160142673A publication Critical patent/KR20160142673A/ko
Application granted granted Critical
Publication of KR102311687B1 publication Critical patent/KR102311687B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/16—Controlling the light source by timing means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/65—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction specially adapted for changing the characteristics or the distribution of the light, e.g. by adjustment of parts
    • H01L29/866—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다. 본 발명에 따른 디스플레이 장치에 있어서, 상기 반도체 발광소자들 중 적어도 하나는, 제1도전형 전극 및 제2도전형 전극과, 상기 제1도전형 전극이 배치되는 제1도전형 반도체층과, 수직방향으로 상기 제1도전형 반도체층과 오버랩되며, 상기 제2도전형 전극이 배치되는 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층의 사이에 배치되는 활성층을 포함하고, 상기 제1도전형 반도체층의 일면에는 상기 제1도전형 전극과 전기적으로 연결되는 연결부가 형성되고, 상기 연결부는 수평방향을 따라 상기 제2도전형 전극을 기준으로 일측에 치우치도록 배치된다.

Description

반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법{DISPLAY DEVICE USING SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 디스플레이 장치 및 이의 제조방법에 관한 것으로 특히, 반도체 발광 소자를 이용한 플렉서블 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 플렉서블의 정도가 약하다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.
상기 반도체 발광 소자를 이용한 플렉서블 디스플레이는 상기 반도체 발광 소자의 발광 효율을 향상시켜야 한다는 필요성이 존재할 수 있다. 특히, 고해상도로 갈수록 수직형 구조의 반도체 발광 소자를 사용하면 발광면에 전극배선에 의한 가리는 부분이 생겨 광손실이 발생한다. 이에, 본 발명에서는 전극배선에 의한 광손실을 해결하여, 디스플레이 장치에서 발광 효율을 향상하는 메커니즘을 제시한다.
본 발명의 일 목적은 디스플레이 장치에서 휘도를 향상하는 구조 및 이의 제조방법을 제공하기 위한 것이다.
본 발명의 다른 일 목적은, 수직형 구조의 반도체 발광소자들의 전극배선에 의한 광손실을 완화 또는 방지하기 위한 것이다.
본 발명에 따른 디스플레이 장치는, 복수의 반도체 발광소자들을 구비하며, 상기 반도체 발광소자들 중 적어도 하나는, 제1도전형 전극 및 제2도전형 전극과, 상기 제1도전형 전극이 배치되는 제1도전형 반도체층과, 수직방향으로 상기 제1도전형 반도체층과 오버랩되며, 상기 제2도전형 전극이 배치되는 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층의 사이에 배치되는 활성층을 포함한다. 상기 제1도전형 반도체층의 일면에는 상기 제1도전형 전극과 전기적으로 연결되는 연결부가 형성되고, 상기 연결부는 수평방향을 따라 상기 제2도전형 전극을 기준으로 일측에 치우치도록 배치된다.
실시 예에 있어서, 상기 반도체 발광소자들 중 적어도 하나는, 상기 연결부가 상기 일측에 치우침에 따라 상기 제1도전형 전극 및 제2도전형 전극의 사이의 전류가 상기 활성층에서 상기 연결부를 마주보는 부분에 편중되어 흐르도록 이루어진다.
상기 활성층에서 상기 연결부를 마주보는 부분은 상기 제2도전형 전극과 오버랩되지 않도록, 상기 연결부는 상기 반도체 발광소자들 중 적어도 하나의 일변에 인접하고, 상기 제2도전형 전극은 타변에 인접하게 배치될 수 있다.
실시 예에 있어서, 상기 제1도전형 반도체층에는 상기 제1도전형 전극으로 전류가 흐르지 못하도록 하는 전류 제한부가 형성된다.
상기 전류 제한부는, 상기 수직방향으로 상기 제2도전형 전극과 오버랩되는 위치에 형성될 수 있다. 상기 제1도전형 반도체층의 일면에는 상기 제1도전형 전극이 덮는 영역이 형성되며, 상기 연결부와 상기 전류 제한부는 각각 상기 덮는 영역에 위치할 수 있다. 상기 전류 제한부는 상기 제1도전형 전극과 상기 제1도전형 반도체층의 사이에 배치되는 유전체를 구비할 수 있다. 상기 전류 제한부는 플라즈마 처리에 의하여 상기 제1도전형 반도체층의 일면 중 적어도 일부가 절연된 부분이 될 수 있다.
실시 예에 있어서, 상기 제1도전형 전극과 상기 제2도전형 전극은 상기 수직방향을 따라 서로 오버랩되지 않도록 배치될 수 있다.
또한, 본 발명은, 기판상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 성장시키는 단계와, 식각을 통하여 상기 기판상에서 반도체 발광소자들을 아이솔레이션하는 단계와, 상기 반도체 발광소자들의 제1도전형 반도체층의 일면에 제1도전형 전극을 증착하는 단계; 및 상기 제1도전형 전극을 배선기판과 연결하고 상기 제2도전형 반도체층에 제2도전형 전극을 형성하는 단계를 포함하며, 상기 제1도전형 반도체층의 일면에는 상기 제1도전형 전극과 전기적으로 연결되는 연결부가 형성되고, 상기 연결부는 수평방향을 따라 상기 제2도전형 전극을 기준으로 일측에 치우치도록 배치되는 것을 특징으로 하는 디스플레이 장치의 제조방법을 개시한다.
본 발명에 따른 디스플레이 장치에서는, 반도체 발광소자에 의도적으로 비발광 영역을 형성하여, 발광면의 전류분포를 조절한다. 이를 통하여, 배선전극에 의하여 가리지 않는 부분으로 전류를 편중시킬 수 있게 되며, 결국 효율적으로 빛을 분산시키게 된다. 이와 같이, 본 발명은 비발광 영역을 이용하여 배선전극 주변의 광손실을 완화 또는 방지하며, 결과적으로 디스플레이 장치의 휘도가 크게 향상될 수 있다.
또한, 광손실 영역을 줄이고자 발광면의 배선전극의 폭을 줄이게 되면 반도체 발광소자에서 동작전압이 상승하여 소자의 열화가 발생하나, 본 발명에서는 배선전극의 폭을 유지하면서 광손실 영역을 줄일 수 있다.
또한, 상기 비발광 영역은 유전체나 플라즈마 처리 등으로 간단하게 구현될 수 있으며, 따라서 본 발명은 반도체 발광소자는 간단한 구조임에도 불구하고 밝기가 향상되는 메커니즘을 구현한다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 새로운 구조의 반도체 발광소자가 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A부분의 확대도이다.
도 11은 도 10의 라인 E-E를 따라 취한 단면도이다.
도 12는 도 10의 라인 F-F를 따라 취한 단면도이다.
도 13은 도 11의 새로운 구조의 반도체 발광 소자를 나타내는 개념도이다.
도 14a 및 도 14b는 도 10의 디스플레이 장치를 기존의 디스플레이 장치와 비교한 전류 흐름도이고, 도 15는 도 10의 디스플레이 장치를 기존과 비교한 제품 사진이다.
도 16a, 도 16b, 도 16c, 도 16d, 도 16e, 도 17a, 도 17b 및 도 17c는 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 18은 본 발명의 다른 실시 예를 설명하기 위한 단면도이다.
도 19는 본 발명의 또 다른 실시 예를 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
상기에서 설명된 본 발명의 디스플레이 장치에는 반도체 발광소자의 크기가 작아, 디스플레이 장치의 휘도를 증가시키기 어려운 문제가 있다. 특히, 수평형 구조의 반도체 발광소자가 적용된 디스플레이 장치에서는 발광면에서 전극배선에 의한 가리는 부분이 없으나, 수직형 구조의 반도체 발광소자가 적용된 디스플레이 장치에서는 전극배선에 의해 발광면이 가려지는 문제가 발생한다. 구체적으로, 수평형 구조의 반도체 발광소자에서는 P형 전극과 N형 전극이 배선 기판을 향하고 있어 가리는 부분이 없으나, 수직형 구조의 반도체 발광소자에서는 P형 전극과 N형 전극이 반도체 발광소자의 두께방향으로 오버랩되는 구조이므로, 발광면이 전극 중 어느 하나에 의하여 가려지게 된다. 본 발명에서는 이러한 문제를 해결할 수 있는 새로운 구조의 반도체 발광소자를 제시한다. 이하, 새로운 구조의 반도체 발광소자가 적용된 디스플레이 장치 및 이의 제조방법에 대하여 설명한다.
도 10은 새로운 구조의 반도체 발광소자가 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A부분의 확대도이고, 도 11은 도 10의 라인 E-E를 따라 취한 단면도이며, 도 12는 도 10의 라인 F-F를 따라 취한 단면도이고, 도 13은 도 11의 새로운 구조의 반도체 발광 소자를 나타내는 개념도이다. 또한, 도 14a 및 도 14b는 도 10의 디스플레이 장치를 기존의 디스플레이 장치와 비교한 전류 흐름도이고, 도 15는 도 10의 디스플레이 장치를 기존과 비교한 제품 사진이다.
도 10, 도 11 및 도 12의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(1000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치(1000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
디스플레이 장치(1000)는 기판(1010), 제1전극(1020), 전도성 접착층(1030), 제2전극(1040) 및 복수의 반도체 발광 소자(1050)를 포함한다. 여기에서, 제1 전극(1020) 및 제2 전극(1040)은 각각 복수의 전극 라인들을 포함할 수 있다.
기판(1010)은 제1전극(1020)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(1020)은 기판(1010) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(1020)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(1030)은 제1전극(1020)이 위치하는 기판(1010)상에 형성된다. 전술한 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(1030)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서 상기 전도성 접착층(1030)은 접착층으로 대체될 수 있다. 예를 들어, 상기 제1전극(1020)이 기판(1010)상에 위치하지 않고, 반도체 발광소자의 도전형 전극과 일체로 형성된다면, 접착층은 전도성이 필요없게 될 수 있다.
상기 반도체 발광 소자들의 사이에는, 제1전극(1020)의 길이 방향과 교차하는 방향으로 배치되고, 상기 반도체 발광 소자(1050)와 전기적으로 연결된 복수의 제2전극(1040)이 위치한다.
도시에 의하면, 상기 제2전극(1040)은 전도성 접착층(1030) 상에 위치될 수 있다. 즉, 전도성 접착층(1030)은 배선기판과 제2전극(1040)의 사이에 배치된다. 상기 제2전극(1040)은 상기 반도체 발광 소자(1050)와 접촉에 의하여 전기적으로 연결될 수 있다.
상기에서 설명된 구조에 의하여, 복수의 반도체 발광 소자(1050)는 상기 전도성 접착층(1030)에 결합 되며, 제1전극(1020) 및 제2전극(1040)과 전기적으로 연결된다.
경우에 따라, 반도체 발광 소자(1050)가 형성된 기판(1010) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(1040)을 위치시킬 경우, 상기 제2전극(1040)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(1040)은 전도성 접착층(1030) 또는 투명 절연층에 이격 되어 형성될 수도 있다.
도시와 같이, 복수의 반도체 발광소자(1050)는 제1전극(1020)에 구비되는 복수의 전극 라인들과 나란한 방향으로 복수의 열들을 형성할 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 복수의 반도체 발광소자(1050)는 제2전극(1040)을 따라 복수의 열들을 형성할 수 있다.
나아가, 디스플레이 장치(1000)는, 복수의 반도체 발광소자(1050)의 일면에 형성되는 형광체층(1080)을 더 구비할 수 있다. 예를 들어, 반도체 발광 소자(1050)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(1080)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(1080)은 개별 화소를 구성하는 적색 형광체(1081) 또는 녹색 형광체(1082)가 될 수 있다. 즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(1051a) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(1081)가 적층 될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(1051b) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(1082)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(1051c)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(1020)의 각 라인을 따라 하나의 색상의 형광체가 적층 될 수 있다. 따라서, 제1전극(1020)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(1040)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(1050)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.
한편, 이러한 형광체층(1080)의 대비비(Contrast) 향상을 위하여 디스플레이 장치는 각각의 형광체들의 사이에 배치되는 블랙 매트릭스(1091)를 더 포함할 수 있다. 상기 블랙 매트릭스(1091)는 형광체 도트 사이에 갭을 만들고, 흑색 물질이 상기 갭을 채우는 형태로 형성될 수 있다. 이를 통하여 블랙 매트릭스(1091)는 외광반사를 흡수함과 동시에 명암의 대조를 향상시킬 수 있다. 이러한 블랙 매트릭스(1091)는, 형광체층(1080)이 적층된 방향인 제1전극(1020)을 따라 각각의 형광체층들의 사이에 위치한다. 이 경우에, 청색 반도체 발광 소자(1051)에 해당하는 위치에는 형광체층이 형성되지 않으나, 블랙 매트릭스(1091)는 상기 형광체층이 없는 공간을 사이에 두고(또는 청색 반도체 발광 소자(1051c)를 사이에 두고) 양측에 각각 형성될 수 있다. 상기 블랙 매트릭스(1091)는 형광체들의 사이에서 혼색을 방지하는 격벽의 역할을 하게 된다.
한편, 본 예시의 반도체 발광소자(1050)를 살펴보면, 본 예시에서 반도체 발광 소자(1050)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다. 다만, 전극이 상/하로 배치되므로, 발광면이 전극에 의하여 가려져서 상부에서 빛이 발광되는 면의 면적이 줄어들게 된다. 보다 구체적으로, 디스플레이 장치는 시각정보가 출력되는 전면을 구비하고, 제2전극(1040)과 상기 반도체 발광소자(1050)가 전기적으로 연결되는 부분이 상기 반도체 발광소자가 상기 전면을 향하여 출력하는 빛을 가리게 된다. 따라서, 본 예시의 반도체 발광소자는 빛을 가리는 것을 완화 및 방지하는 메커니즘을 구비하게 되며, 이하 이러한 메커니즘에 대하여 보다 상세히 설명한다.
도 13을 참조하면, 예를 들어, 상기 반도체 발광 소자(1050)는 제1도전형 전극(1156)과, 제1도전형 전극(1156)이 형성되는 제1도전형 반도체층(1155)과, 제1도전형 반도체층(1155) 상에 형성된 활성층(1154)과, 상기 활성층(1154) 상에 형성된 제2도전형 반도체층(1153) 및 제2도전형 반도체층(1153)에 형성되는 제2도전형 전극(1152)을 포함한다.
상기 제1도전형 반도체층(1155)과 제2도전형 반도체층(1153)은 수직방향(또는, 반도체 발광소자나 디스플레이 장치의 두께 방향)으로 서로 오버랩되며, 제2도전형 반도체층(1153)의 상면에 제2도전형 전극(1152)이 배치되고, 상기 제1도전형 반도체층(1155)의 하면에 제1도전형 전극(1156)이 배치된다. 이 경우에, 제2도전형 반도체층(1153)의 상면은 상기 제1도전형 반도체층(1155)과 가장 먼 제2도전형 반도체층(1153)의 일면이며, 상기 제1도전형 반도체층(1155)의 하면은 상기 제2도전형 반도체층(1153)과 가장 먼 제1도전형 반도체층(1155)의 일면이 될 수 있다. 이와 같이, 상기 제1도전형 전극(1156) 및 제2도전형 전극(1152)은 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)을 사이에 두고 상하에 각각 배치된다.
도 13을 도 10 내지 도 12와 함께 참조하면, 상기 제1도전형 반도체층(1155)의 하면은 상기 배선기판에 가장 가까운 면이 될 수 있고, 상기 제2도전형 반도체층의 상면은 상기 배선기판에 가장 먼 면이 될 수 있다.
보다 구체적으로, 상기 제1도전형 전극(1156) 및 제1도전형 반도체층(1155)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(1152) 및 제2도전형 반도체층(1153)은 각각 n형 전극 및 n형 반도체층이 될 수 있다. 보다 구체적으로, 상기 제1도전형 반도체층(1155)은 P형 GaN 층이고, 제2도전형 반도체층(1153)은 N형 Gan 층이 될 수 있다.
이 경우, 상부에 위치한 p형 전극은 제1전극(1020)과 전도성 접착층(1030)에 의하여 전기적으로 연결될 수 있고, 하부에 위치한 n형 전극은 제2전극(1040)과 전기적으로 연결될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
이 때에, 상기 반도체 발광소자는 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 측면들을 감싸도록 형성되는 패시베이션층(1160)을 포함할 수 있다. 상기 패시베이션층(1160)은 상기 반도체 발광소자의 측면을 감싸서, 상기 반도체 발광소자 특성의 안정화를 기하도록 이루어지며, 절연 재질로 형성된다. 이와 같이, 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 사이가 상기 패시베이션층(1160)에 의해 전기적으로 단절되므로, 반도체 발광 소자의 P형 GaN 과 N형 GaN 은 서로 절연될 수 있다.
한편, 상기 활성층(1154)은 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 사이에 배치되어, 상기 제1도전형 전극(1156) 및 제2도전형 전극(1152)의 사이에서 흐르는 전류에 의하여 빛을 발광하게 된다.
본 예시에서, 상기 반도체 발광소자들 중 적어도 하나의 구조는 상기 전류가 상기 수직방향에 대하여 경사진 경로를 따라 흐르도록 형성된다. 예를 들어, 도시와 같이, 상기 제1도전형 반도체층(1155)의 일면(또는 제1도전형 반도체층의 하면)에는 상기 제1도전형 전극(1156)과 전기적으로 연결되는 연결부(1161)가 형성되고, 상기 연결부(1161)는 수평방향을 따라 상기 제2도전형 전극(1152)을 기준으로 일측에 치우치도록 배치된다.
상기 반도체 발광소자들 중 적어도 하나는, 상기 연결부(1161)가 상기 일측에 치우침에 따라 상기 제1도전형 전극(1156) 및 제2도전형 전극(1152)의 사이의 전류가 상기 활성층(1154)에서 상기 연결부(1161)를 마주보는 부분에 편중되어 흐르도록 이루어진다. 상기 활성층(1154)에서 상기 연결부(1161)를 마주보는 부분은 상기 제2도전형 전극과 오버랩되지 않거나, 일부만 오버랩되도록 이루어진다. 이를 위하여, 상기 활성층(1154)에서 상기 연결부(1161)를 마주보는 부분은 상기 제2도전형 전극(1152)과 오버랩되지 않도록, 상기 연결부(1161)는 상기 반도체 발광소자들 중 적어도 하나의 일변에 인접하고, 상기 제2도전형 전극(1152)은 타변에 인접하게 배치될 수 있다. 따라서, 빛의 발광면에서 전류가 많이 흐르는 부분은 상기 제2도전형 전극(1152)과 오버랩되지 않거나, 일부만 오버랩되며, 이를 통하여 빛의 밝기가 증가될 수 있다.
도 10 내지 도 12를 참조하면, 제2전극(1040)과 제2도전형 전극(1152)은 오믹(ohmic) 접촉에 의하여 서로 연결될 수 있다. 예를 들어, 제2도전형 전극(1152)은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극(1040)은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 따라서, 제2도전형 전극(1152)은 제1도전형 전극(1156)만큼 면적이 넓지 않아도 되며, 상기 제2도전형 전극(1152)은 타변에 인접하게 배치될 수 있다.
한편, 상기 제1도전형 전극(1156)은 제1전극(1020)을 마주보도록 배치되며, 전도성 접착층(1030)에 의하여 상기 제1전극(1020)과 전기적으로 연결되므로, 면적이 넓을수록 신뢰성 확보 측면에서 유리하게 된다. 따라서, 한편, 상기 제1도전형 전극(1156)은 상기 수직방향을 따라 상기 제2도전형 전극(1152)과 오버랩되도록 이루어질 수 있다. 이와 같은 구조에서, 상기 연결부가 상기 제1도전형 반도체층(1155)과 상기 제1도전형 전극(1156)의 사이의 전체에서 형성된다면, 전술한 본 예시의 효과가 발휘하지 못하게 된다.
상기 제1도전형 전극(1156)의 면적을 확보하면서, 전술한 본 예시의 효과를 발휘하기 위하여, 도 13에 도시된 바와 같이, 상기 제1도전형 반도체층(1155)에는 상기 제1도전형 전극(1156)으로 전류가 흐르지 못하도록 하는 전류 제한부(1162)가 형성될 수 있다.
도 14a에서는 전류 제한부가 존재하지 않는 경우의 전류의 흐름을 보여주고 있고, 도 14b에서는 본 예시와 같이, 제1도전형 전극의 하부에서 P형 GaN 층의 영역에 의도적으로 비발광 영역을 형성한 경우의 전류의 흐름을 보여주고 있다. 그림에서 볼 수 있듯이 전류가 주입되는 전극 주변에 집중되는 광을 분산시킬 수 있어 광손실이 억제될 수 있다.
보다 구체적으로, 상기 제1도전형 전극(1156)은 상기 제1도전형 반도체층(1155)의 일면의 거의 대부분을 덮도록 형성되어, 상기 제1도전형 반도체층(1155)은 일부가 수직방향을 따라 상기 제2도전형 전극(1152)과 오버랩되며, 상기 전류 제한부(1162)는, 상기 제1도전형 반도체층(1155)에서 상기 수직방향으로 상기 제2도전형 전극과 오버랩되는 위치에 형성된다.
이 경우에, 상기 제1도전형 반도체층(1155)의 일면에는 상기 제1도전형 전극(1156)이 덮는 영역이 형성되며, 상기 연결부(1161)와 상기 전류 제한부(1162)는 각각 상기 덮는 영역에 위치할 수 있다.
한편, 상기 전류 제한부(1162)는 상기 제1도전형 전극(1156)과 상기 제1도전형 반도체층(1155)의 사이에 배치되는 전류가 흐르지 않는 유전체를 구비할 수 있다. 이러한 예로서, 상기 유전체는 상기 제1도전형 반도체층(1155)의 일면에 증착되는 SiO2 또는 SiN 가 될 수 있다. 다른 예로서, 상기 유전체는 투명하고 굴절률이 낮은 물질이 될 수 있다. 상기 유전체는 제1도전형 전극(1156)과 조합되어, 전반사 반사경(ODR: omni-directional reflector)으로 활용될 수 있다.
상기 전류 제한부(1162)는 상기 수직방향으로 상기 제2도전형 전극(1152)을 완전히 덮도록 상기 제2도전형 전극(1152)보다 크거나 동일한 넓이로 이루어질 수 있다.
이러한 예로서, N 전극의 폭은 반도체 발광소자의 동작전압과 광추출 효율을 고려하여 발광소자 면적의 20% 라고 가정하면, 전류 제한부의 폭은 N 전극 면적보다 커야 하고, P 전극 면적의 30%를 넘지 않는 범위에서 형성되어 있는 것이 효과적이다. 보다 구체적인 예로서, 개별 반도체 발광소자의 크기는 가로, 세로가 20, 40um의 수직형 구조이며, N전극의 크기는 가로, 세로가 20, 8um이고, 전류 제한부의 크기는 가로, 세로가 20, 8 ~ 10.4um 가 될 수 있다.
본 예시와 같이, 전류가 집중되는 반도체 발광소자의 P형 GaN 층의 하면에 전류가 흐르지 않는 영역을 형성해 주면, 전극 주변에 집중된 광을 분산시킬수 있다. 도 15에서는 본 예시와 같이, 의도적 비발광 영역이 존재하는 영역(도 15의 오른쪽 영역)과 존재하지 않는 영역(도 15의 왼쪽 영역)을 적용하여 디스플레이 패널을 제작해 본 결과이다. 개별 반도체 발광소자의 크기는 가로, 세로가 20, 40um의 수직형 구조이며 P 전극이 디스플레이 패널의 하부에 존재하여 P 전극 배선과 연결이 되어 있고, N 전극 쪽이 발광면이 된다. 발광면 측에서 N 배선 전극에 의해 ¼의 면적이 가리게 되는 광손실 영역이 존재하는 경우이다.
도 15의 오른쪽에서 보듯이 의도적 비발광 영역이 존재하는 반도체 발광소자로 이루어진 디스플레이 패널의 경우 reference의 경우(도 15의 왼쪽 영역) 대비 WPE(Wall plug efficiency)가 약 20% 증가함을 확인할 수 있었다. 이와 같이, 본 발명은 비발광 영역을 이용하여 배선전극 주변의 광손실을 완화 또는 방지하며, 결과적으로 디스플레이 장치의 휘도가 크게 향상될 수 있다.
이상에서 살펴본 새로운 디스플레이 장치의 구조에 의하면, 휘도를 향상하는 구조가 구현될 수 있다.
이하에서는, 위에서 살펴본 새로운 디스플레이 장치의 구조를 형성하는 제조하는 방법에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다. 도 16a, 도 16b, 도 16c, 도 16d, 도 16e, 도 17a, 도 17b 및 도 17c는 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
먼저, 제조방법에 의하면, 성장기판(W, 또는 반도체 웨이퍼에 제2도전형 반도체층(1153), 활성층(1154), 제1 도전형 반도체층(1155)을 각각 성장시킨다(도 16a).
제2도전형 반도체층(1153)이 성장하면, 다음은, 상기 제1도전형 반도체층(1152) 상에 활성층(1154)을 성장시키고, 다음으로 상기 활성층(1154) 상에 제1도전형 반도체층(1155)을 성장시킨다. 이와 같이, 제2도전형 반도체층(1153), 활성층(1154) 및 제1도전형 반도체층(1155)을 순차적으로 성장시키면, 도시된 것과 같이, 제2도전형 반도체층(1153), 활성층(1154) 및 제1도전형 반도체층(1155)이 적층 구조를 형성한다.
성장기판(W)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(W)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
상기 제2도전형 반도체층(1153)은 n형 반도체층으로서, n-Gan 과 같은 질화물 반도체층이 될 수 있다.
다음은, p형 반도체와 n형 반도체를 분리하고, 상기 기판상에서 서로 고립(isolation)된 복수의 반도체 발광소자를 형성하기 위한 식각 과정이 수행된다.
예를 들어, 도 16b를 참조하면, 상기 제1도전형 반도체층(1155), 활성층(1154) 및 제2도전형 반도체층(1153)의 적어도 일부를 식각하여, 상기 기판상에서 서로 고립(isolation)된 복수의 반도체 발광소자를 형성한다. 이 경우에, 상기 식각은 기판이 드러날때까지 진행될 수 있다. 다른 예로서, 반도체 발광소자의 사이에서 상기 제2도전형 반도체층(1153)의 일부를 남겨놓은 상태까지 식각이 진행될 수 있다.
다음으로, 상기 반도체 발광소자들에 적어도 하나의 도전형 전극을 형성(도 16d)한다. 보다 구체적으로, 상기 제1도전형 반도체층(1155)의 일면에 상기 제1도전형 전극(1156)을 형성한다. 즉, 상기 기판상에서 반도체 발광소자들의 어레이를 형성한 후에, 상기 제1도전형 반도체층(1155)에는 제1도전형 전극(1156)이 적층된다.
이 경우에, 상기 제1도전형 반도체층의 일면에는 상기 제1도전형 전극과 전기적으로 연결되는 연결부가 형성되고, 상기 연결부는 수평방향을 따라 상기 제2도전형 전극을 기준으로 일측에 치우치도록 배치된다. 이러한 구조의 구현을 위하여, 상기 제1도전형 전극(1156)을 형성하기 전에, 도 16c와 같이, 상기 제1도전형 반도체층에 상기 제1도전형 전극으로 전류가 흐르지 못하도록 하는 전류 제한부(1162)를 형성하는 단계가 진행될 수 있다.
상기 전류 제한부(1162)는 상기 제1도전형 전극(1156)과 상기 제1도전형 반도체층(1155)의 사이에 배치되는 전류가 흐르지 않는 유전체를 구비할 수 있다. 이러한 예로서, 상기 유전체가 상기 제1도전형 반도체층(1155)의 일면에서 상기 제2도전형 전극을 마주보는 영역에 증착될 수 있다.
이후에, 상기 제1도전형 전극(1156)을 형성하는 단계가 수행(도 16d)되고, 다음으로 상기 반도체 발광소자들의 측면을 감싸도록 형성되는 패시베이션층(1160)을 형성한다(도 16e).
상기 패시베이션층(1160)은 상기 측면으로 방출되는 빛을 반사하도록, 서로 다른 굴절률을 가지는 복수의 레이어를 구비하며, 상기 복수의 레이어에서 상대적으로 굴절률이 높은 물질과 낮은 물질이 반복하여 적층될 수 있다.
이후에, 상기 제1도전형 전극을 배선기판과 연결하고 상기 제2도전형 반도체층에 제2도전형 전극을 형성하는 단계가 진행된다.
예를 들어, 반도체 발광소자들을 전도성 접착층을 이용하여 배선기판에 결합하며, 성장기판을 제거한다(도 17a). 상기 배선기판은 제1전극(1020)이 형성된 상태이며, 상기 제1전극(1020)은 하부 배선으로서 상기 전도성 접착층(1030)내에서 도전볼 등에 의해 제1도전형 전극(1156)과 전기적으로 연결된다.
이후에, 각 발광소자마다 제2도전형 전극(1152)을 제2도전형 반도체층(1153)에 증착한 후에, 발광소자들의 제2도전형 전극(1152)을 연결하는 제2전극(1040)을 형성(도 17b)하고, 상기 반도체 발광소자를 덮도록 형광체층(1080)을 형성한다(도 17c). 상기 제2전극(1040)은 상부 배선으로서, 상기 제2도전형 전극(1152)과 직접 연결된다.
이상에서 설명된 제조방법에 의하면, 반도체 발광소자에서 의도적으로 비발광 영역을 형성함에 따라, 간단한 제법임에도 불구하고 디스플레이 장치의 휘도 향상이 구현될 수 있다.
한편, 이상에서 설명한 반도체 발광 소자를 이용한 디스플레이 장치는 여러가지 형태로 변형될 수 있다. 이하, 이러한 변형예에 대하여 설명한다.
도 18은 본 발명의 다른 실시 예를 설명하기 위한 단면도이고, 도 19는 본 발명의 또 다른 실시 예를 설명하기 위한 단면도이다.
도 18의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(2000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(2000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
디스플레이 장치(2000)는 기판(2010), 제1전극(2020), 전도성 접착층(2030), 제2전극(2040) 및 복수의 반도체 발광 소자(2050)를 포함한다. 여기에서, 상기 복수의 발광 소자(2050)를 제외한 기판(2010), 제1전극(2020), 전도성 접착층(2030), 제2전극(2040)의 구조, 기능 및 제법 등은 도 10 내지 도 17c를 참조하여 전술한 예시에서 기판(1010), 제1전극(1020), 전도성 접착층(1030), 제2전극(1040)으로 대체될 수 있으며, 이에 대한 설명은 전술한 내용으로 갈음한다.
또한, 본 예시에서도, 상기 반도체 발광소자들 중 적어도 하나는 제1도전형 전극(2156)과, 제1도전형 전극(2156)이 형성되는 제1도전형 반도체층(2155)과, 제1도전형 반도체층(2155) 상에 형성된 활성층(2154)과, 상기 활성층(2154) 상에 형성된 제2도전형 반도체층(2153) 및 제2도전형 반도체층(2153)에 형성되는 제2도전형 전극(2152)을 포함한다. 이들에 대한 구조, 기능 및 제법 등은 도 10 내지 도 17c를 참조하여 전술한 예시에서 제1도전형 전극(1156), 제1도전형 반도체층(1155), 활성층(1154), 제2도전형 반도체층(1153) 및 제2도전형 전극(1152)으로 대체될 수 있으며, 이에 대한 설명은 전술한 내용으로 갈음한다.
한편, 상기 반도체 발광소자들 중 적어도 하나의 구조는 상기 전류가 상기 수직방향에 대하여 경사진 경로를 따라 흐르도록 형성된다. 예를 들어, 상기 제1도전형 반도체층(2155)의 일면(또는 제1도전형 반도체층의 하면)에는 상기 제1도전형 전극(2156)과 전기적으로 연결되는 연결부(2161)가 형성되고, 상기 연결부(2161)는 수평방향을 따라 상기 제2도전형 전극(2152)을 기준으로 일측에 치우치도록 배치된다. 상기 연결부(2161)의 구조, 기능 및 제법 등은 도 10 내지 도 17c를 참조하여 전술한 예시에서 설명된 연결부(1161)로 대체될 수 있다.
도시에 의하면, 상기 제1도전형 전극(2156)의 면적을 확보하면서, 전술한 본 예시의 효과를 발휘하기 위하여, 상기 제1도전형 반도체층(2155)에는 상기 제1도전형 전극(2156)으로 전류가 흐르지 못하도록 하는 전류 제한부(2162)가 형성될 수 있다.
상기 제1도전형 전극(2156)은 상기 제1도전형 반도체층(2155)의 일면의 거의 대부분을 덮도록 형성되어, 상기 제1도전형 반도체층(2155)은 일부가 수직방향을 따라 상기 제2도전형 전극(2152)과 오버랩되며, 상기 전류 제한부(2162)는, 상기 제1도전형 반도체층(2155)에서 상기 수직방향으로 상기 제2도전형 전극과 오버랩되는 위치에 형성된다.
이 경우에, 상기 제1도전형 반도체층(2155)의 일면에는 상기 제1도전형 전극(2156)이 덮는 영역이 형성되며, 상기 연결부(2161)와 상기 전류 제한부(2162)는 각각 상기 덮는 영역에 위치할 수 있다.
한편, 상기 전류 제한부(2162)는 플라즈마 처리에 의하여 상기 제1도전형 반도체층의 일면 중 적어도 일부가 절연된 부분이 될 수 있다. 따라서, 상기 반도체 발광소자의 제법상에서, 유전체를 증착하는 것은 상기 제1도전형 반도체층의 일면 중 적어도 일부에 대하여 플라즈마 처리하는 공정으로 대체될 수 있다.
보다 구체적으로, 상기 제1도전형 반도체층은 P형 GaN 층이고, 상기 전류 제한부는 N형의 donar 역할을 하도록 상기 P형 GaN 층에 Oxygen 또는 Cl2 gas를 이용하여 플라즈마 처리된 결함(defect)이 될 수 있다. 상기 결함 부분이 전류가 흐르지 않는 절연체 영역이 될 수 있다.
본 예시에서도, 상기 전류 제한부(2162)는 상기 수직방향으로 상기 제2도전형 전극(2152)을 완전히 덮도록 상기 제2도전형 전극(2152)보다 크거나 동일한 넓이로 이루어질 수 있다.
이러한 예로서, N 전극의 폭은 반도체 발광소자의 동작전압과 광추출 효율을 고려하여 발광소자 면적의 20% 라고 가정하면, 전류 제한부의 폭은 N 전극 면적보다 커야 하고, P 전극 면적의 30%를 넘지 않는 범위에서 형성되어 있는 것이 효과적이다. 보다 구체적인 예로서, 개별 반도체 발광소자의 크기는 가로, 세로가 20, 40um의 수직형 구조이며, N전극의 크기는 가로, 세로가 20, 8um이고, 전류 제한부의 크기는 가로, 세로가 20, 8 ~ 10.4um 가 될 수 있다.
본 예시와 같이, 전류가 집중되는 반도체 발광소자의 P형 GaN 층의 하면에 결함을 만들어, 전류가 흐르지 않는 영역을 형성해 주면, 전극 주변에 집중된 광을 분산시킬수 있다.
한편, 도 19에 도시된 바와 같이, P형 전극의 크기를 조절함으로써, 의도적으로 비발광 영역을 형성하는 방법도 가능하다. 즉, P형 전극은 N 전극 배선과 겹치지 않는 크기로 제작될 수 있다.
본 예시에서는 반도체 발광 소자를 이용한 디스플레이 장치(2000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(3000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
디스플레이 장치(3000)는 기판(3010), 제1전극(3020), 전도성 접착층(3030), 제2전극(3040) 및 복수의 반도체 발광 소자(3050)를 포함한다. 여기에서, 기판(3010), 제1전극(3020), 전도성 접착층(3030), 제2전극(3040)의 구조, 기능 및 제법 등은 도 10 내지 도 17c를 참조하여 전술한 예시에서 기판(1010), 제1전극(1020), 전도성 접착층(1030), 제2전극(1040)으로 대체될 수 있으며, 이에 대한 설명은 전술한 내용으로 갈음한다.
또한, 상기 반도체 발광소자들 중 적어도 하나는 제1도전형 전극(3156)과, 제1도전형 전극(3156)이 형성되는 제1도전형 반도체층(3155)과, 제1도전형 반도체층(3155) 상에 형성된 활성층(3154)과, 상기 활성층(3154) 상에 형성된 제2도전형 반도체층(3153) 및 제2도전형 반도체층(3153)에 형성되는 제2도전형 전극(3152)을 포함한다.
본 예시에서는 상기 제1도전형 전극(3156), 제1도전형 반도체층(3155) 및 제2도전형 전극(3152)의 사이에서 상대 크기나 상대 위치가 도 10 내지 도 17c를 참조하여 전술한 예시와 달라진다.
보다 구체적으로, 상기 제1도전형 전극(3156)과 상기 제2도전형 전극(3152)은 상기 수직방향을 따라 서로 오버랩되지 않도록 배치된다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 제1도전형 전극(3156)과 상기 제2도전형 전극(3152)은 상기 수직방향을 따라 일부만이 오버랩되도록 형성될 수 있다. 이 경우에는 전류 제한부가 별도로 형성되지 않으며, 따라서, 반도체 발광소자의 제법에서 전류 제한부를 형성하는 단계가 생략되며, 상기 제1도전형 전극(3156)을 형성하는 단계에서 상기 제1도전형 전극(3156)의 사이즈와 위치가 달라지게 된다.
또한, 본 예시에서는 연결부(3161)가 상기 제1도전형 전극(3156)과 상기 제1도전형 반도체층(3155)의 경계부분 전체에 형성될 수 있다.
이를 위하여, 상기 제1도전형 전극(3156)은 상기 반도체 발광소자들 중 적어도 하나의 일변에 인접하고, 상기 제2도전형 전극(3152)은 타변에 인접하게 배치될 수 있다. 본 예시의 구조에 의하여도, 상기 제1도전형 전극(3156) 및 제2도전형 전극(3152)의 사이의 전류가 상기 활성층(3154)에서 상기 연결부(3161)를 마주보는 부분(또는 상기 제1도전형 전극을 마주보는 부분)에 편중되어 흐를 수 있게 된다. 따라서, 본 예시는 제1도전형 전극(3156)의 크기를 이용하여 배선전극 주변의 광손실을 완화 또는 방지하며, 결과적으로 디스플레이 장치의 휘도가 크게 향상될 수 있다.
이상에서 설명한 반도체 발광 소자를 이용한 디스플레이 장치는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (20)

  1. 복수의 반도체 발광소자들을 구비하는 디스플레이 장치에 있어서,
    상기 반도체 발광소자들 중 적어도 하나는,
    제1도전형 전극 및 제2도전형 전극;
    상기 제1도전형 전극이 배치되는 제1도전형 반도체층;
    수직방향으로 상기 제1도전형 반도체층과 오버랩되며, 상기 제2도전형 전극이 배치되는 제2도전형 반도체층; 및
    상기 제1도전형 반도체층과 상기 제2도전형 반도체층의 사이에 배치되는 활성층을 포함하고,
    상기 제1도전형 반도체층의 일면에는 상기 제1도전형 전극과 전기적으로 연결되는 연결부가 형성되고, 상기 연결부는 수평방향을 따라 상기 제2도전형 전극을 기준으로 일측에 치우치도록 배치되며,
    상기 디스플레이 장치는 시각정보가 출력되는 전면을 구비하고,
    상기 제2도전형 반도체층은 상기 제1도전형 반도체층보다 전면에 가깝게 배치되는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 반도체 발광소자들 중 적어도 하나는, 상기 연결부가 상기 일측에 치우침에 따라 상기 제1도전형 전극 및 제2도전형 전극의 사이의 전류가 상기 활성층에서 상기 연결부를 마주보는 부분에 편중되어 흐르도록 이루어지는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 활성층에서 상기 연결부를 마주보는 부분은 상기 제2도전형 전극과 오버랩되지 않도록, 상기 연결부는 상기 반도체 발광소자들 중 적어도 하나의 일변에 인접하고, 상기 제2도전형 전극은 타변에 인접하게 배치되는 것을 특징으로 하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1도전형 반도체층에는 상기 제1도전형 전극으로 전류가 흐르지 못하도록 하는 전류 제한부가 형성되는 것을 특징으로 하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 전류 제한부는, 상기 수직방향으로 상기 제2도전형 전극과 오버랩되는 위치에 형성되는 것을 특징으로 하는 디스플레이 장치.
  6. 삭제
  7. 제4항에 있어서,
    상기 제1도전형 반도체층의 일면에는 상기 제1도전형 전극이 덮는 영역이 형성되며, 상기 연결부와 상기 전류 제한부는 각각 상기 덮는 영역에 위치하는 것을 특징으로 하는 디스플레이 장치.
  8. 제4항에 있어서,
    상기 전류 제한부는 상기 제1도전형 전극과 상기 제1도전형 반도체층의 사이에 배치되는 유전체를 구비하는 것을 특징으로 하는 디스플레이 장치.
  9. 삭제
  10. 삭제
  11. 제4항에 있어서,
    상기 전류 제한부는 플라즈마 처리에 의하여 상기 제1도전형 반도체층의 일면 중 적어도 일부가 절연된 부분인 것을 특징으로 하는 디스플레이 장치.
  12. 삭제
  13. 제1항에 있어서,
    상기 제1도전형 전극과 상기 제2도전형 전극은 상기 수직방향을 따라 서로 오버랩되지 않도록 배치되는 것을 특징으로 하는 디스플레이 장치.
  14. 제1항에 있어서,
    상기 제1도전형 반도체층의 일면에는, 상기 연결부가 배치되는 제1영역과, 상기 제1도전형 전극의 사이에서 전기적으로 절연되는 제2영역이 형성되는 것을 특징으로 하는 디스플레이 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020150078710A 2015-06-03 2015-06-03 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 Active KR102311687B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150078710A KR102311687B1 (ko) 2015-06-03 2015-06-03 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US15/576,186 US10276632B2 (en) 2015-06-03 2015-09-02 Display device using semiconductor light-emitting diodes, and manufacturing method therefor
PCT/KR2015/009231 WO2016195165A1 (ko) 2015-06-03 2015-09-02 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150078710A KR102311687B1 (ko) 2015-06-03 2015-06-03 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20160142673A KR20160142673A (ko) 2016-12-13
KR102311687B1 true KR102311687B1 (ko) 2021-10-12

Family

ID=57441432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150078710A Active KR102311687B1 (ko) 2015-06-03 2015-06-03 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (3)

Country Link
US (1) US10276632B2 (ko)
KR (1) KR102311687B1 (ko)
WO (1) WO2016195165A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355549B2 (en) * 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
KR102557154B1 (ko) 2018-01-26 2023-07-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20220083939A (ko) * 2020-12-11 2022-06-21 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266585A1 (en) * 2010-04-28 2011-11-03 Sung Min Hwang Light emitting device, light emitting device package and lighting system
US20130214294A1 (en) * 2012-02-17 2013-08-22 Epistar Corporation Light emitting device with planar current block structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
KR100723150B1 (ko) 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
EP2270881B1 (en) * 2008-04-30 2016-09-28 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR101007140B1 (ko) * 2009-07-28 2011-01-10 엘지이노텍 주식회사 발광 소자
EP2439793B1 (en) * 2010-10-11 2016-03-16 LG Innotek Co., Ltd. Light emitting device and lighting instrument including the same
KR101762324B1 (ko) * 2011-01-27 2017-07-27 엘지이노텍 주식회사 발광 소자
US8564010B2 (en) * 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266585A1 (en) * 2010-04-28 2011-11-03 Sung Min Hwang Light emitting device, light emitting device package and lighting system
US20130214294A1 (en) * 2012-02-17 2013-08-22 Epistar Corporation Light emitting device with planar current block structure

Also Published As

Publication number Publication date
US10276632B2 (en) 2019-04-30
KR20160142673A (ko) 2016-12-13
US20180138235A1 (en) 2018-05-17
WO2016195165A1 (ko) 2016-12-08

Similar Documents

Publication Publication Date Title
KR102412409B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102316325B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101771461B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102377794B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US9502389B2 (en) Display device using semiconductor light emitting device
KR102446768B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102413330B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102458007B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR102605471B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR102227086B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US9842764B2 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
US11355673B2 (en) Display device using semiconductor light emitting element
KR102400901B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102435798B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102357645B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR102456740B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20160136148A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102442052B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102311687B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20160074336A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102613757B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
KR102462881B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200006952A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150603

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200417

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150603

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210125

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210712

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211005

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211006

End annual number: 3

Start annual number: 1

PG1601 Publication of registration