[go: up one dir, main page]

KR102311316B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR102311316B1
KR102311316B1 KR1020170052493A KR20170052493A KR102311316B1 KR 102311316 B1 KR102311316 B1 KR 102311316B1 KR 1020170052493 A KR1020170052493 A KR 1020170052493A KR 20170052493 A KR20170052493 A KR 20170052493A KR 102311316 B1 KR102311316 B1 KR 102311316B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
display area
insulating layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170052493A
Other languages
English (en)
Other versions
KR20180119198A (ko
Inventor
정환희
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170052493A priority Critical patent/KR102311316B1/ko
Priority to US15/845,439 priority patent/US10707280B2/en
Priority to CN202311265007.1A priority patent/CN117337106A/zh
Priority to CN201810371482.XA priority patent/CN108735783B/zh
Publication of KR20180119198A publication Critical patent/KR20180119198A/ko
Priority to US16/884,531 priority patent/US11264434B2/en
Priority to KR1020210131449A priority patent/KR102386894B1/ko
Application granted granted Critical
Publication of KR102311316B1 publication Critical patent/KR102311316B1/ko
Priority to US17/583,661 priority patent/US20220149329A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H01L27/323—
    • H01L27/3276—
    • H01L27/3297—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시장치는 표시패널 및 상기 표시패널 상에 배치된 입력감지유닛을 포함한다. 상기 표시패널은, 베이스층, 제1 신호라인, 발광소자, 1 봉지 무기막, 및 신호패드를 포함한다. 상기 제1 신호라인은 표시영역 및 비표시영역에 중첩하고, 상기 표시영역에 배치된 트랜지스터에 연결된다. 상기 제1 봉지 무기막은 상기 발광소자의 상기 제2 전극 상에 배치되고, 상기 표시영역 및 비표시영역에 중첩한다. 상기 신호패드는 상기 제1 신호라인에 전기적으로 연결되며, 상기 비표시영역에 배치된다. 상기 신호패드는 상기 제1 봉지 무기막을 관통하는 제1 컨택홀을 통해 상기 제1 신호라인에 연결된다.

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND FABRICATING METHOD OF THE SAME}
본 발명은 표시장치 및 그 제조방법에 관한 것으로, 좀 더 구체적으로 불량이 감소된 표시장치 및 그 제조방법에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 최근에 표시장치들은 입력장치로써 터치패널을 구비한다.
본 발명의 목적은 수분에 의해 유발된 불량이 감소된 표시장치를 제공하는 것이다.
본 발명의 또 다른 목적은 표시패널 상에 배치되는 입력감지유닛을 포함하는 표시장치의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시장치는 표시영역 및 비표시영역을 포함하는 표시패널 및 상기 표시패널 상에 배치된 입력감지유닛을 포함한다. 상기 표시패널은 베이스층, 상기 표시영역 및 상기 비표시영역에 중첩하고 상기 표시영역에 배치된 트랜지스터에 연결된 제1 신호라인, 발광소자, 상기 표시영역 및 비표시영역에 중첩하고 상기 발광소자 상에 배치된 제1 봉지 무기막 및 상기 제1 신호라인에 전기적으로 연결되며, 상기 비표시영역에 배치된 신호패드를 포함한다. 상기 발광소자는 제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함한다. 상기 신호패드는 상기 제1 봉지 무기막을 관통하는 제1 컨택홀을 통해 상기 제1 신호라인에 연결된다.
상기 입력감지유닛은 상기 표시패널 상에 직접 배치될 수 있다. 상기 입력감지유닛은 감지전극, 상기 감지전극에 연결된 제2 신호라인 및 상기 표시영역 및 비표시영역에 중첩하는 적어도 하나의 절연층을 포함할 수 있다.
상기 표시패널은 상기 비표시영역에 배치된 더미 패드를 더 포함할 수 있다. 상기 제2 신호라인은 상기 표시영역 및 비표시영역에 중첩하는 라인부 및 상기 라인부에 연결되며 상기 더미 패드에 중첩하는 패드부를 포함할 수 있다. 상기 적어도 하나의 절연층은 상기 더미 패드와 상기 제2 신호라인의 상기 패드부 사이에 배치될 수 있다.
상기 제2 신호라인의 상기 패드부는 상기 제1 봉지 무기막 및 상기 적어도 하나의 절연층을 관통하는 제2 컨택홀을 통해 상기 더미 패드에 연결될 수 있다.
상기 더미 패드와 상기 제1 신호라인은 동일한 층 상에 배치될 수 있다.
상기 적어도 하나의 절연층은 상기 신호패드와 상기 제1 신호라인 사이에 배치될 수 있다. 상기 제1 컨택홀은 상기 적어도 하나의 절연층을 더 관통할 수 있다.
상기 신호패드와 상기 제2 신호라인은 동일한 층 상에 배치될 수 있다.
상기 감지전극은 서로 교차하는 제1 감지전극 및 제2 감지전극을 포함할 수 있다.
상기 제1 감지전극 및 상기 제2 감지전극 각각은 센서부들 및 각각이 인접한 센서부들은 연결하는 연결부들를 포함할 수 있다.
상기 제1 감지전극의 상기 연결부들은 상기 적어도 하나의 절연층을 관통하는 제3 컨택홀들을 통해 상기 제1 감지전극의 상기 인접한 센서부들에 연결될 수 있다.
상기 표시패널은 상기 비표시영역에 배치된 더미 패드를 더 포함할 수 있다. 상기 제2 신호라인은 상기 표시영역 및 비표시영역에 중첩하는 라인부 및 상기 라인부에 연결되며 상기 더미 패드에 중첩하는 패드부를 포함할 수 있다. 상기 제2 신호라인의 상기 패드부는 상기 제1 봉지 무기막을 관통하는 제2 컨택홀을 통해 상기 더미 패드에 연결되고, 상기 적어도 하나의 절연층은 상기 제2 신호라인의 상기 패드부와 비중첩할 수 있다.
상기 감지전극은 메쉬 형상을 가질 수 있다.
외부광 반사율을 감소시키는 반사방지유닛을 더 포함할 수 있다. 상기 반사방지유닛은 상기 제1 봉지 무기막 상에 배치될 수 있다.
상기 감지전극은 서로 교차하는 제1 감지전극 및 제2 감지전극을 포함하고, 상기 적어도 하나의 절연층은 상기 제1 감지전극과 상기 제2 감지전극 사이에 배치될 수 있다.
상기 입력감지유닛은 상기 감지전극에 중첩하는 더미 전극을 더 포함할 수 있다.
상기 감지전극은 제1 감지전극들 및 상기 제1 감지전극들에 각각 대응하는 제2 감지전극들을 포함하고, 상기 제2 감지전극들 각각은 상기 제1 감지전극들과 동일한 층에 배치되고 서로 이격되어 배치된 복수 개의 센서부들을 포함할 수 있다.
상기 제2 신호라인은 상기 제1 감지전극들과 동일한 층에 배치되고 상기 제1 감지전극들 및 상기 복수 개의 센서부들에 연결된 제1 라인부들, 및 상기 제1 감지전극들과 다른 층에 배치되고 상기 적어도 하나의 절연층을 관통하는 제4 컨택홀들을 통해 상기 제1 라인부들 중 상기 복수 개의 센서부들에 연결된 일부의 제1 라인부에 연결된 제2 라인부들을 포함할 수 있다.
상기 감지전극과 상기 제2 신호라인은 동일한 층 상에 배치되고, 상기 적어도 하나의 절연층은 상기 감지전극과 상기 제2 신호라인을 직접 커버할 수 있다.
상기 제1 봉지 무기막은 상기 베이스층의 전면에 배치될 수 있다.
상기 표시패널은 상기 제1 봉지 무기막 상에 배치된 제2 봉지 무기막 및 상기 표시영역에 중첩하며 상기 제1 봉지 무기막과 상기 제2 봉지 무기막 사이에 배치된 봉지 유기막을 더 포함할 수 있다.
상기 입력감지유닛은 제1 감지전극 및 제2 감지전극을 포함할 수 있다. 상기 제1 감지전극은 제1 센서부들 및 상기 제1 센서부들을 연결하는 제1 연결부들을 포함하고, 상기 표시패널 상에 정의된 베이스면 상에 배치될 수 있다. 상기 제2 감지전극은 제2 센서부들 및 상기 제2 센서부들을 연결하는 제2 연결부들을 포함하고, 상기 표시패널 상에 정의된 베이스면 상에 배치될 수 있다. 상기 제1 센서부들 및 상기 제2 센서부들은 동일한 층 상에 배치되고, 상기 제1 연결부들과 상기 제2 연결부들 중 어느 하나의 연결부들은 상기 제1 센서부들과 동일한 층 상에 배치될 수 있다. 상기 제1 연결부들과 상기 제2 연결부들은 절연층을 사이에 두고 교차할 수 있다.
상기 입력감지유닛은 상기 표시패널 상에 직접 배치될 수 있다. 상기 입력감지유닛은 메쉬 형상의 감지전극 및 상기 감지전극에 연결된 제2 신호라인을 포함할 수 있다. 제2 신호라인은 상기 감지전극과 동일한 재료의 층을 포함할 수 있다.
상기 입력감지유닛은 적어도 하나의 절연층, 서로 절연 교차하는 제1 감지전극들 및 제2 감지전극들을 포함할 수 있다. 상기 제1 감지전극들과 상기 제2 감지전극들을 절연시키는 상기 적어도 하나의 절연층은 폴리머를 포함할 수 있다.
상기 표시패널 상에 배치된 편광필름을 더 포함할 수 있다. 상기 입력감지유닛은 베이스 필름 및 상기 베이스 필름의 적어도 일면 상에 배치된 감지전극들을 포함할 수 있다. 상기 편광필름은 상기 표시패널과 상기 입력감지유닛 사이에 배치될 수 있다.
상기 표시패널 상에 배치된 편광필름을 더 포함할 수 있다. 상기 입력감지유닛은 베이스 필름 및 상기 베이스 필름의 적어도 일면 상에 배치된 감지전극들을 포함할 수 있다. 상기 입력감지유닛은 상기 표시패널과 상기 편광필름 사이에 배치될 수 있다.
상기 표시패널 상에 배치된 편광필름을 더 포함할 수 있다. 상기 입력감지유닛은 베이스 필름 및 상기 베이스 필름의 하면 상에 배치된 감지전극들을 포함할 수 있다. 상기 편광필름은 상기 표시패널과 상기 입력감지유닛 사이에 배치될 수 있다.
상기 표시패널 상에 배치된 편광필름을 더 포함할 수 있다. 상기 입력감지유닛은 베이스 필름, 상기 베이스 필름 상에 배치된 베이스 절연층 및 상기 베이스 절연층 상에 배치된 감지전극들을 포함할 수 있다. 상기 입력감지유닛은 상기 표시패널과 상기 편광필름 사이에 배치될 수 있다.
상기 표시패널 상에 배치된 편광필름을 더 포함할 수 있다. 상기 입력감지유닛은 베이스 필름, 상기 베이스 필름의 하면 상에 배치된 감지전극들 및 상기 감지전극들에 연결된 신호라인들을 포함할 수 있다. 상기 입력감지유닛은 상기 표시패널과 상기 편광필름 사이에 배치될 수 있다. 상기 신호라인들의 패드부들과 상기 표시패널의 입력패드들은 도전성 부재를 통해 전기적으로 연결될 수 있다.
상기 입력감지유닛은 상기 표시패널 상에 정의된 베이스면 상에 배치되는 감지전극 및 감지전극의 상부 또는 하부 중 적어도 어느 하나의 일측에 배치된 절연층을 포함할 수 있다. 상기 절연층은 고굴절률 절연층 및 저굴절률 절연층을 포함하며, 상기 저굴절률 절연층은 상기 고굴절률 절연층보다 상기 감지전극에 더 인접할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 제1 영역, 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 배치되고 곡률을 갖는 제3 영역을 포함하는 표시패널 및 상기 표시패널 상에 배치된 입력감지유닛을 포함한다. 상기 표시패널은 베이스층, 제1 신호라인, 발광소자, 봉지 무기막, 및 신호패드를 포함한다. 상기 베이스층은 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역에 중첩할 수 있다. 상기 제1 신호라인은 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역에 중첩하고, 상기 제1 영역에 배치된 트랜지스터에 연결될 수 있다. 상기 발광소자는 제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에 배치된 발광층을 포함하고, 상기 제1 영역에 배치될 수 있다. 상기 봉지 무기막은 상기 제2 전극 상에 배치되고, 상기 제1 영역 및 상기 제2 영역에 중첩할 수 있다. 상기 신호패드는 상기 제1 신호라인에 전기적으로 연결되며, 상기 제2 영역에 배치될 수 있다. 상기 신호패드는 상기 봉지 무기막을 관통하는 컨택홀을 통해 상기 제1 신호라인에 연결될 수 있다.
상기 입력감지유닛은, 상기 제1 영역에 배치된 감지전극, 상기 감지전극에 연결되고, 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역에 중첩하는 제2 신호라인 및 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역에 중첩하는 적어도 하나의 절연층을 포함할 수 있다. 상기 입력감지유닛은 상기 표시패널 상에 직접 배치될 수 있다.
상기 표시패널은 상기 제3 영역에 배치되고, 적층된 복수 개의 유기절연 패턴들을 포함하는 뱅크를 더 포함할 수 있다. 상기 뱅크는 상기 제3 영역에 정의된 벤딩축과 평행한 방향으로 연장될 수 있다. 상기 봉지 무기막에는 상기 뱅크에 대응하는 오픈영역이 정의될 수 있다.
상기 제1 영역은 표시영역 및 상기 표시영역에 인접한 비표시영역을 포함할 수 있다. 상기 표시패널은 상기 비표시영역에 배치되며 내측에 상기 표시영역이 배치된 댐부를 더 포함할 수 있다.
상기 표시패널은 상기 댐부의 외측에 배치된 크랙 댐부들을 더 포함할 수 있다. 상기 크랙 댐부들은 상기 제1 신호라인이 연장된 방향을 따라 연장되며, 상기 봉지 무기막은 상기 크랙 댐부에 중첩하는 오픈영역이 정의될 수 있다.
본 발명의 일 실시예에 따른 표시장치의 제조방법은 표시영역 및 비표시영역에 중첩하는 봉지 무기막을 포함하는 표시패널의 상기 봉지 무기막 상에 제1 도전패턴을 형성하는 단계, 상기 봉지 무기막 상에 상기 표시영역 및 상기 비표시영역에 중첩하며 상기 제1 도전패턴을 커버하는 절연층을 형성하는 단계, 상기 제1 도전패턴을 노출하는 제1 컨택홀을 형성하는 단계, 상기 표시패널의 상기 비표시영역에 배치되고, 상기 봉지 무기막 하측에 배치된 더미 패드를 노출하는 제2 컨택홀을 형성하는 단계 및 상기 절연층 상에, 상기 제1 도전패턴 및 상기 더미 패드에 연결된 제2 도전패턴을 형성하는 단계를 포함할 수 있다.
상기 제1 컨택홀을 형성하는 단계와 상기 제2 컨택홀을 형성하는 단계는 동일 공정에서 수행될 수 있다.
상기 제2 도전패턴을 형성하는 단계에서, 상기 제2 도전패턴은 상기 제2 컨택홀을 통해 상기 더미 패드에 연결되는 신호패드를 포함할 수 있다.
상기 제1 컨택홀을 형성하는 단계는 상기 제1 도전패턴에 중첩하는 상기 절연층의 일부분을 제거하는 단계를 포함할 수 있다. 상기 제2 컨택홀을 형성하는 단계는 상기 더미 패드에 중첩하는 상기 절연층의 일부분을 제거하는 단계 및 상기 더미 패드에 중첩하는 상기 봉지 무기막의 일부분을 제거하는 단계를 포함할 수 있다.
상기 제1 도전패턴에 중첩하는 상기 절연층의 일부분을 제거하는 단계과 상기 더미 패드에 중첩하는 상기 절연층의 일부분을 제거하는 단계는 동일 공정에서 수행될 수 있다.
상기 제1 도전패턴은 제1 연결부들을 포함할 수 있다. 상기 제2 도전패턴은 각각이 상기 제1 컨택홀을 통해 상기 제1 연결부들에 연결된 제1 센서부들, 상기 제1 연결부들에 교차하는 제2 연결부들 및 상기 제2 연결부들에 연결된 제2 센서부들을 포함할 수 있다.
상술한 바에 따르면, 적어도 하나의 봉지 무기막이 표시패널에 전면적으로 증착된다. 전면적으로 증착된 봉지 무기막은 균일한 두께를 갖고, 조밀한 막질(막 밀도가 높음)을 갖는다. 따라서 봉지 무기막은 그 하측에 배치된 유기막 또는 무기막과 큰 결합력을 갖는다. 상기 봉지 무기막과 그 하측에 배치된 유기막 또는 무기막의 계면 사이에 수분이 침투하는 것을 방지할 수 있고, 상기 봉지 무기막의 박리가 방지될 수 있다.
전면적으로 배치되는 적어도 하나의 봉지 무기막은 좀 더 평탄화된 베이스면을 제공한다. 상기 베이스면은 입력감지유닛이 배치되는 면이다. 입력감지유닛의 신호라인들은 단차가 감소된 비표시영역에 배치되므로 균일한 두께를 가질 수 있다. 입력감지유닛의 신호라인들의 단차에 중첩하는 영역에 미치는 스트레스가 감소될 수 있다. 또한, 전면적으로 배치된 봉지 무기막은 입력감지유닛에 평탄한 베이스면을 제공하여 표시패널 상에 연속적으로 형성되거나, 표시패널 상에 부착되는 입력감지유닛의 감도 특성 및 기계적인 안정성을 향상시킬 수 있다.
마스크를 사용하지 않고, 봉지 무기막을 형성하므로 제조 비용이 감소하고, 제조 시간이 단축될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2a 내지 2f는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시패널의 확대된 단면도이다.
도 7a 내지 7d는 본 발명의 일 실시예에 따른 박막 봉지층의 단면도이다.
도 7e 내지 도 7g는 비교예에 따른 박막 봉지층을 형성하는 공정을 도시한 도면이다.
도 7h 및 도 7i는 본 발명의 일 실시예에 따른 박막 봉지층을 형성하는 공정을 도시한 도면이다.
도 8a는 본 발명의 일 실시예에 따른 표시패널의 일부를 확대한 단면도이다.
도 8b는 본 발명의 일 실시예에 따른 표시패널의 패드영역을 확대 도시한 평면도이다.
도 8c는 도 8b의 -Ⅲ'에 따른 단면도이다.
도 8d는 본 발명의 일 실시예에 따른 표시패널의 일부를 확대된 단면도이다.
도 8e는 본 발명의 일 실시예에 따른 표시패널의 패드영역의 단면도이다.
도 8f는 본 발명의 일 실시예에 따른 표시패널의 일부를 확대한 단면도이다.
도 8g는 본 발명의 일 실시예에 따른 표시패널의 패드영역의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 11a는 본 발명의 일 실시예에 따른 입력감지유닛의 제1 도전층의 평면도이다.
도 11b는 본 발명의 일 실시예에 따른 입력감지유닛의 제2 도전층의 평면도이다.
도 11c는 도 10a의 -Ⅳ'에 따른 단면도이다.
도 11d 및 도 11e는 도 10a의 -Ⅴ'에 따른 단면도이다.
도 12a는 본 발명의 일 실시예에 따른 표시장치의 패드영역의 일부분을 확대 도시한 평면도이다.
도 12b 및 도 12c는 도 12a의 -Ⅵ'에 따른 단면도이다.
도 12d는 본 발명의 일 실시예에 따른 표시장치의 패드영역의 일부분을 확대 도시한 평면도이다.
도 12e는 도 12d의 -Ⅵ'에 따른 단면도이다.
도 13a는 본 발명의 일 실시예에 따른 표시장치의 패드영역의 다른 일부분을 확대 도시한 평면도이다.
도 13b 및 도 13c는 도 13a의 -Ⅶ'에 따른 단면도이다.
도 14a 내지 도 14e는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 도시한 단면도이다.
도 15a 내지 도 15f는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 도시한 단면도이다.
도 16a 내지 도 16c는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 17a는 본 발명의 일 실시예에 따른 입력감지유닛의 교차영역을 도시한 평면도이다.
도 17b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 17c는 본 발명의 일 실시예에 따른 표시장치의 패드영역의 일부분의 단면도이다.
도 17d는 본 발명의 일 실시예에 따른 표시장치의 패드영역의 다른 일부분의 단면도이다.
도 18은 본 발명의 일 실시예에 따른 표시장치에 포함된 입력감지유닛의 교차영역을 도시한 평면도이다.
도 19a는 본 발명의 일 실시예에 따른 표시장치에 포함된 입력감지유닛의 교차영역을 도시한 평면도이다.
도 19b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 20a는 본 발명의 일 실시예에 따른 표시장치에 포함된 입력감지유닛의 교차영역을 도시한 평면도이다.
도 20b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 21은 본 발명의 일 실시예에 따른 표시장치에 포함된 입력감지유닛의 교차영역을 도시한 평면도이다.
도 22a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 22b는 도 22a에 도시된 입력감지유닛의 FF영역을 확대한 도면이다.
도 22c 및 도 22d는 도 22b의 -Ⅷ'에 따른 표시장치의 단면도이다.
도 23a 내지 도 23f는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 24a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 24b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 24c는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 25a 및 도 25b는 본 발명의 일 실시예에 따른 입력감지유닛의 일부분을 도시한 평면도이다.
도 25c는 도 25a 및 도 25b의 -Ⅹ'에 따른 단면도이다.
도 26a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 26b는 본 발명의 일 실시예에 따른 입력감지유닛의 제1 도전층의 평면도이다.
도 26c는 본 발명의 일 실시예에 따른 입력감지유닛의 제2 도전층의 평면도이다.
도 27a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 27b는 본 발명의 일 실시예에 따른 센서 블록의 평면도이다.
도 27c는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 28은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 29는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 30a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 30b는 도 29a의 I-ⅩI'에 따른 단면도이다.
도 30c는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 30d 내지 도 30f는 도 30c의 I-ⅩI'에 따른 단면도이다.
도 31은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 32는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 33은 본 발명의 일 실시예에 따른 입력감지유닛의 단면도이다.
도 34a 내지 도 34c는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 35a 내지 도 35c는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 36a 및 도 36b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 36c는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 36d는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 36e는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 37a 내지 도 37c는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 38a 및 도 38b는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 39는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 40a는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 40b는 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 41a는 도 40b의 II-ⅩII'에 따른 표시장치의 단면도이다.
도 41b 및 도 41c는 도 40b의 III-ⅩIII'에 따른 표시장치의 단면도이다.
도 42은 본 발명의 일 실시예에 따른 표시장치에 적용되는 박막 봉지층의 평면도이다.
도 43a는 도 41a에 대응하는 표시장치의 단면도이다.
도 43b는 도 41b에 대응하는 표시장치의 단면도이다.
도 44는 본 발명의 일 실시예에 따른 표시장치에 적용되는 박막 봉지층의 평면도이다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 1에 도시된 것과 같이, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다.
이하에서 설명되는 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하고 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향들은 상대적인 개념으로서 다른 방향들로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 표시장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다.
본 실시예에 따른 표시장치(DD)는 리지드 표시장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 표시장치(DD)는 플렉서블 표시장치(DD)일 수 있다. 본 실시예에서 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에 도시된 것과 같이, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1에는 이미지(IM)의 일 예로 아이콘 이미지들을 도시하였다.
도 1에 도시된 것과 같이, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.
도 2a 내지 2f는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 2a 내지 2f는 제2 방향축(DR2)과 제3 방향축(DR3)이 정의하는 단면을 도시하였다. 도 2a 내지 2f는 표시장치(DD)를 구성하는 기능성 패널 및/또는 기능성 유닛들의 적층관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시장치(DD)는 표시패널, 입력감지유닛, 반사방지유닛, 및 윈도우유닛을 포함할 수 있다. 표시패널, 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2a 내지 2f에는 접착부재로써 광학 투명 접착부재(OCA)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사방지유닛 및 윈도우유닛은 다른 구성으로 대체되거나 생략될 수 있다.
도 2a 내지 도 2f에 있어서, 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 다른 구성과 연속공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 다른 구성과 접착부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 상기 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 상기 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치된다.
입력감지유닛, 반사방지유닛, 윈도우유닛은 베이스층의 유/무에 따라 입력감지패널(ISP), 반사방지패널(RPP), 윈도우패널(WP) 또는 입력감지층(ISL), 반사방지층(RPL), 윈도우층(WL)로 지칭될 수 있다.
도 2a에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지층(ISL)은 표시패널(DP)에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재이 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
표시패널(DP)과 표시패널(DP) 상에 직접 배치된 입력감지층(ISL)을 포함하여 표시모듈(DM)로 정의될 수 있다. 표시모듈(DM)과 반사방지패널(RPP) 사이, 반사방지패널(RPP)과 윈도우패널(WP) 사이 각각에 광학 투명 접착부재(OCA)가 배치된다.
표시패널(DP)은 이미지를 생성하고, 입력감지층(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 표시패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시패널(DP)은 접착부재를 통해 결합될 수 있다. 이하에서 설명되는 도 2b 내지 도 2f의 표시장치들(DD) 역시 보호부재를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
반사방지패널(RPP)은 윈도우패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사방지패널(RPP)의 베이스층으로 정의될 수 있다.
본 발명의 일 실시예에 따른 반사방지패널(RPP)은 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 갖는다. 표시패널(DP)에 포함된 화소들의 발광컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 반사방지패널(RPP)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반사방지패널(RPP)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각반사된 제1 반사광과 제2 반사광은 상쇄간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다.
본 발명의 일 실시예에 따른 윈도우패널(WP)은 베이스 필름(WP-BS) 및 차광 패턴(WP-BZ)을 포함한다. 베이스 필름(WP-BS)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스 필름(WP-BS)은 단층으로 제한되지 않는다. 베이스 필름(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
차광 패턴(WP-BZ)은 베이스 필름(WP-BS)에 부분적으로 중첩한다. 차광 패턴(WP-BZ)은 베이스 필름(WP-BS)의 배면에 배치되어 표시장치(DD)의 베젤영역 즉, 비표시영역(DD-NDA, 도 1 참조)을 정의할 수 있다.
차광 패턴(WP-BZ)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우패널(WP)은 베이스 필름(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다. 도 2b 내지 도 2f에 있어서, 윈도우패널(WP) 및 윈도우층(WL)은 베이스 필름(WP-BS) 및 차광 패턴(WP-BZ)의 구분없이 간략히 도시되었다.
도 2b 및 도 2c에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지패널(ISP), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지패널(ISP)과 반사방지패널(RPP)의 적층 순서는 변경될 수 있다.
도 2d에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)을 포함할 수 있다. 표시장치(DD)로부터 접착부재들이 생략되고, 표시패널(DP)에 제공하는 베이스면 상에 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)이 연속공정으로 형성될 수 있다. 입력감지층(ISL)과 반사방지층(RPL)의 적층 순서는 변경될 수 있다.
도 2e 및 도 2f에 도시된 것과 같이, 표시장치(DD)는 별도의 반사방지유닛을 포함하지 않을 수 있다.
도 2e에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL-1), 및 윈도우패널(WP)을 포함할 수 있다. 도 2a 내지 도 2d에 도시된 입력감지패널(ISP) 또는 입력감지층(ISL)과 달리, 본 실시예에 따른 입력감지층(ISL-1)은 반사방지 기능을 더 가질 수 있다.
도 2f에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP-1), 입력감지층(ISL), 및 윈도우패널(WP)을 포함할 수 있다. 도 2a 내지 도 2e에 도시된 표시패널(DP)과 달리, 본 실시예에 따른 표시패널(DP-1)은 반사방지 기능을 더 가질 수 있다.
반사방지 기능을 갖는 입력감지층(ISL-1) 및 표시패널(DP-1)에 대한 상세한 설명은 후술한다. 본 발명의 일 실시예에서 제공되는 입력감지패널(ISP) 역시 입력감지층(ISL-1)과 같은 이유에서 반사방지 기능을 가질 수 있고, 이에 대한 설명 또한 후술한다.
도 2a 내지 도 2f에 있어서, 입력감지유닛은 표시패널에 전체적으로 중첩하는 것으로 도시하였다. 도 2a에 도시된 것과 같이, 입력감지유닛은 표시영역(DD-DA)에 전면적으로 중첩할 수 있다.
다만, 본 발명의 일 실시예에 있어서, 입력감지유닛은 표시영역(DD-DA)의 일부분에만 중첩하거나, 비표시영역(DD-NDA)에만 중첩할 수도 있다. 입력감지유닛은 사용자의 터치를 감지하는 터치감지패널이거나, 사용자 손가락의 지문 정보를 감지하는 지문감지패널일 수 있다. 이하에서 설명되는 감지전극들의 피치, 감지전극들의 너비들은 입력감지유닛의 용도에 따라 변경될 수 있다. 터치감지패널의 감지전극들은 수 mm 내지 수십 mm의 너비를 갖고, 지문감지패널의 감지전극들은 수십 um 내지 수백 um의 너비를 가질 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다. 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시패널(DP)의 평면도이다. 도 5는 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도이다. 도 6은 본 발명의 일 실시예에 따른 표시패널(DP)의 확대된 단면도이다. 이하에서 설명되는 표시패널(DP)은 도 2a 내지 도 2f를 참조하여 설명한 표시장치(DD)에 모두 적용될 수 있다.
도 3에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)을 포함한다. 별도로 도시되지 않았으나, 표시패널(DP)은 반사방지층, 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 표시패널(DP)의 제조시에 이용되는 작업기판 상에 합성수지층을 형성한다. 이후 합성수지층 상에 도전층 및 절연층 등을 형성한다. 작업기판이 제거되면 합성수지층은 베이스층(BL)에 대응한다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로 소자층(DP-CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
표시 소자층(DP-OLED)은 발광소자를 포함한다. 표시 소자층(DP-OLED)은 유기발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 봉지 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴 계열 유기막을 포함할 수 있고, 특별히 제한되지 않는다.
도 4a에 도시된 것과 같이, 표시패널(DP)은 평면상에서 표시영역(DP-DA)과 비표시영역(DP-NDA)을 포함한다. 본 실시예에서 비표시영역(DP-NDA)은 표시영역(DP-DA)의 테두리를 따라 정의될 수 있다. 표시패널(DP)의 표시영역(DP-DA) 및 비표시영역(DP-NDA)은 도 1 및 도 2a에 도시된 표시장치(DD)의 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 각각 대응한다.
표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL, 이하 신호라인들), 복수 개의 신호패드들(DP-PD, 이하 신호패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시영역(DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 신호패드들(DP-PD) 및 화소 구동회로는 도 3에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력한다.　주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
신호라인들(SGL)은 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩한다. 신호라인들(SGL)은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시영역(DP-NDA)에 배치되고, 신호패드들(DP-PD) 중 대응하는 신호패드에 중첩한다. 이에 대한 상세한 설명은 후술한다. 비표시영역(DP-NDA) 중 신호패드들(DP-PD)이 배치된 영역은 패드영역(NDA-PD)으로 정의될 수 있다.
실질적으로 화소(PX)에 연결된 라인부가 신호라인들(SGL)의 대부분을 구성한다. 라인부는 화소(PX)의 트랜지스터들(T1, T2, 도 5 참조)에 연결된다. 라인부는 단층/다층 구조를 가질 수 있고, 라인부는 일체의 형상(single body)이거나, 2 이상의 부분들을 포함할 수 있다. 2 이상의 부분들은 서로 다른 층 상에 배치되고, 2 이상의 부분들 사이에 배치된 절연층을 관통하는 컨택홀을 통해 서로 연결될 수 있다.
표시패널(DP)은 패드영역(NDA-PD)에 배치된 더미 패드들(IS-DPD)을 더 포함할 수 있다. 더미 패드들(IS-DPD)은 신호라인들(SGL)과 동일한 공정을 통해 형성되므로 신호라인들(SGL)과 동일한 층 상에 배치될 수 있다. 더미 패드들(IS-DPD)은 도 2a, 도 2d 내지 도 2f와 같이 입력감지층(ISL, ISL-1)을 포함하는 표시장치(DD)에서 선택적으로 구비되고, 도 2b 및 도 2c와 같이 입력감지유닛(ISU)을 포함하는 표시장치(DD)에서는 생략될 수 있다.
더미 패드들(IS-DPD)은 도 2a, 도 2d 내지 도 2f에 도시된 입력감지층(ISL, ISL-1)에 구비된 신호라인들의 패드부에 중첩할 수 있다. 더미 패드들(IS-DPD)은 플로팅 전극일 수 있다. 더미 패드들(IS-DPD)은 표시패널의 신호라인들(SGL)과 전기적으로 절연될 수 있다. 이에 대한 상세한 설명은 후술한다.
도 4a에는 표시패널(DP)에 전기적으로 연결되는 회로기판(PCB)을 추가 도시하였다. 회로기판(PCB)은 리지드 회로기판 또는 플렉서블 회로기판일 수 있다. 회로기판(PCB)은 표시패널(DP)에 직접 결합되거나, 또 다른 회로기판을 통해 표시패널(DP)에 연결될 수 있다.
회로기판(PCB)에는 표시패널(DP)의 동작을 제어하는 타이밍 제어회로(TC)가 배치될 수 있다. 또한, 회로기판(PCB)에는 입력감지유닛(ISU) 또는 입력감지층(ISL)을 제어하는 입력감지회로(IS-C)가 배치될 수 있다. 타이밍 제어회로(TC)와 입력감지회로(IS-C) 각각은 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 본 발명의 일 실시예에서 타이밍 제어회로(TC)와 입력감지회로(IS-C)는 하나의 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 회로기판(PCB)은 표시패널(DP)과 전기적으로 연결되는 회로기판 패드들(PCB-P)을 포함할 수 있다. 미 도시되었으나, 회로기판(PCB)은 회로기판 패드들(PCB-P)과 타이밍 제어회로(TC) 및/또는 입력감지회로(IS-C)를 연결하는 신호라인들을 더 포함한다.
도 4b에 도시된 것과 같이, 본 발명의 일 실시예에 따른 표시패널(DP)은 비표시영역(DP-NDA)에 배치된 칩실장 영역(NDA-TC)을 더 포함할 수 있다. 칩실장 영역(NDA-TC)에는 칩 형태의 타이밍 제어회로(TC, 도 4a 참조, 이하 제어회로칩)가 실장된다.
칩실장영역(NDA-TC)에는 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)이 배치될 수 있다. 제1 칩 패드들(TC-PD1)은 데이터 라인들(DL)에 연결되고, 제2 칩 패드들(TC-PD2)은 신호라인들을 통해 신호패드들(DP)에 연결될 수 있다. 제어회로칩(TC)의 단자들은 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)에 연결될 수 있다. 결과적으로 데이터 라인들(DL)은 제어회로칩을 거쳐 신호패드들(DP)에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에서 제어신호 라인(CSL) 및 전원 라인(PL) 중 어느 하나이상도 제어회로칩(TC)에 연결될 수 있다. 별도로 도시하지 않았으나, 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)의 단면상 구조는 도 8a 내지 도 8g 및 도 13a 내지 도 13c를 참조하여 후술하는 신호패드들 중 어느 하나의 단면상 구조와 동일할 수 있다.
도 5에는 어느 하나의 주사 라인(GL), 어느 하나의 데이터 라인(DL), 전원 라인(PL), 및 이들에 연결된 화소(PX)를 도시하였다. 화소(PX)의 구성은 도 5에 제한되지 않고 변형되어 실시될 수 있다.
유기발광 다이오드(OLED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 화소(PX)는 유기발광 다이오드(OLED)를 구동하기 위한 화소 구동회로로써 제1 트랜지스터(T1, 또는 스위칭 트랜지스터), 제2 트랜지스터(T2, 또는 구동 트랜지스터), 및 커패시터(Cst)를 포함한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)에 제공되고, 제2 전원 전압(ELVSS)은 유기발광 다이오드(OLED)에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD) 보다 낮은 전압일 수 있다.
제1 트랜지스터(T1)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(Cst)는 제1 트랜지스터(T1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다. 제2 트랜지스터(T2)는 유기발광 다이오드(OLED)에 연결된다. 제2 트랜지스터(T2)는 커패시터(Cst)에 저장된 전하량에 대응하여 유기발광 다이오드(OLED)에 흐르는 구동전류를 제어한다.
등가회로는 하나의 일 실시예에 불과하며 이에 제하되지 않는다. 화소(PX)는 복수 개의 트랜지스터들을 더 포함할 수 있고, 더 많은 캐수의 커패시터들을 포함할 수 있다. 유기발광 다이오드(OLED)는 전원 라인(PL)과 제2 트랜지스터(T2) 사이에 접속될 수도 있다.
도 6은 도 5에 도시된 등가회로에 대응하는 표시패널(DP)의 부분 단면을 도시하였다.
베이스층(BL) 상에 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)이 순차적으로 배치된다. 본 실시예에서 회로 소자층(DP-CL)은 무기막인 버퍼막(BFL), 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 포함하고, 유기막인 중간 유기막(30)을 포함할 수 있다. 무기막 및 유기막의 재료는 특별히 제한되지 않고, 본 발명의 일 실시예에서 버퍼막(BFL)은 선택적으로 배치/생략될 수 있다.
버퍼막(BFL) 상에 제1 트랜지스터(T1)의 반도체 패턴(OSP1: 이하 제1 반도체 패턴), 제2 트랜지스터(T2)의 반도체 패턴(OSP2: 이하 제2 반도체 패턴)이 배치된다. 제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 선택될 수 있다.
제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2) 상에 제1 중간 무기막(10)이 배치된다. 제1 중간 무기막(10) 상에는 제1 트랜지스터(T1)의 제어전극(GE1: 이하, 제1 제어전극) 및 제2 트랜지스터(T2)의 제어전극(GE2: 이하, 제2 제어전극)이 배치된다. 제1 제어전극(GE1) 및 제2 제어전극(GE2)은 주사 라인들(GL, 도 5a 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다.
제1 중간 무기막(10) 상에는 제1 제어전극(GE1) 및 제2 제어전극(GE2)을 커버하는 제2 중간 무기막(20)이 배치된다. 제2 중간 무기막(20) 상에 제1 트랜지스터(T1)의 입력전극(DE1: 이하, 제1 입력전극) 및 출력전극(SE1: 제1 출력전극), 제2 트랜지스터(T2)의 입력전극(DE2: 이하, 제2 입력전극) 및 출력전극(SE2: 제2 출력전극)이 배치된다.
제1 입력전극(DE1)과 제1 출력전극(SE1)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 제1 반도체 패턴(OSP1)에 각각 연결된다. 제2 입력전극(DE2)과 제2 출력전극(SE2)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제3 관통홀(CH3)과 제4 관통홀(CH4)을 통해 제2 반도체 패턴(OSP2)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 중 일부는 바텀 게이트 구조로 변형되어 실시될 수 있다.
제2 중간 무기막(20) 상에 제1 입력전극(DE1), 제2 입력전극(DE2), 제1 출력전극(SE1), 및 제2 출력전극(SE2)을 커버하는 중간 유기막(30)이 배치된다. 중간 유기막은 평탄면을 제공할 수 있다.
중간 유기막(30) 상에는 표시 소자층(DP-OLED)이 배치된다. 표시 소자층(DP-OLED)은 화소 정의막(PDL) 및 유기발광 다이오드(OLED)를 포함할 수 있다. 화소 정의막(PDL)은 유기물질을 포함할 수 있다. 중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 발명의 일 실시예에서 화소 정의막(PDL)은 생략될 수도 있다.
화소(PX)는 표시영역(DP-DA)에 배치될 수 있다. 표시영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
본 발명의 일 실시예에서 발광영역(PXA)은 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나에 중첩할 수 있다. 개구부(OP)가 더 넓어지고, 제1 전극(AE), 및 후술하는 발광층(EML)도 더 넓어질 수 있다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 화소들(PX, 도 4a 참조)에 공통으로 형성될 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들(PX) 각각에 분리되어 형성될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다.
본 실시예에서 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광을 생성할 수도 있다. 또한, 발광층(EML)은 텐덤(tandem)이라 지칭되는 다층구조를 가질 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 별도로 도시되지 않았으나, 전자 제어층(ECL)은 화소들(PX, 도 4a 참조)에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 화소들(PX)에 공통적으로 배치된다.
제2 전극(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 화소들(PX)에 공통적으로 배치된다. 본 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)을 직접 커버한다. 본 발명의 일 실시예에서, 박막 봉지층(TFE)과 제2 전극(CE) 사이에는, 제2 전극(CE)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
본 발명의 일 실시예에서 유기발광 다이오드(OLED)는 발광층(EML)에서 생성된 광의 공진 거리를 제어하기 위한 공진 구조물을 더 포함할 수 있다. 공진 구조물은 제1 전극(AE)과 제2 전극(CE) 사이에 배치되며, 공진 구조물의 두께는 발광층(EML)에서 생성된 광의 파장에 따라 결정될 수 있다.
도 7a 내지 7d는 본 발명의 일 실시예에 따른 박막 봉지층(TFE)의 단면도이다. 도 7e 내지 도 7g는 비교예에 따른 박막 봉지층(TFE)을 형성하는 공정을 도시한 도면이다. 도 7h 및 도 7i는 본 발명의 일 실시예에 따른 박막 봉지층(TFE)을 형성하는 공정을 도시한 도면이다. 도 3을 참조하여 설명한 박막 봉지층(TFE)에 관한 설명은 이하에서도 동일하게 적용될 수 있다.
도 7a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 제2 전극(CE, 도 6 참조)에 접촉하는 첫번째 봉지 무기막(IOL1)을 포함하여 n개(여기서 n은 2 이상의 자연수)의 봉지 무기막(IOL1 내지 IOLn)을 포함할 수 있다.
박막 봉지층(TFE)은 n-1개의 봉지 유기막(OL1)을 포함하고, n-1개의 봉지 유기막(OL1)은 n개의 봉지 무기막들(IOL1 내지 IOLn)과 교번하게 배치될 수 있다. n-1 개의 봉지 유기막(OL1)은 평균적으로 n개의 봉지 무기막들(IOL1 내지 IOLn)보다 더 큰 두께를 가질 수 있다.
n개의 봉지 무기막들(IOL1 내지 IOLn) 각각은 1개의 물질을 포함하는 단층이거나, 각각이 다른 물질을 포함하는 복층을 가질 수 있다. n-1개의 봉지 유기막(OL1)은 유기 모노머들을 증착하여 형성될 수 있다. 예컨대, 유기 모노머들은 아크릴계 모노머를 포함할 수 있고, 특별히 제한되지 않는다.
본 발명의 일 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)으로부터 순차적으로 적층된 실리콘 옥시 나이트라이드층/유기 모노머층/실리콘 나이트라이드층을 포함할 수 있다. 실리콘 나이트라이드층 상에 또 다른 무기층이 배치될 수 있으며, 실리콘 나이트라이드층은 서로 다른 조건에서 증착된 복층(예컨대, 2층)을 가질 수도 있다.
도 7b에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 제1 봉지 무기막(lOL1), 제1 봉지 유기막(OL1), 제2 봉지 무기막(IOL2), 제2 봉지 유기막(OL2), 및 제3 봉지 무기막(IOL3)을 포함할 수 있다.
제1 봉지 무기막(IOL1)은 2층 구조를 가질 수 있다. 제1 서브층(S1)은 리튬 플로라이드층일 수 있고, 제2 서브층(S2)은 알루미늄 옥사이드층일 수 있다. 제1 봉지 유기막(OL1)은 제1 유기 모노머층이고, 제2 봉지 무기막(IOL2)은 제1 실리콘 나이트라이드층이고, 제2 봉지 유기막(OL2)은 제2 유기 모노머층이고, 제3 봉지 무기막(IOL3)은 제2 실리콘 나이트라이드층일 수 있다.
도 7c에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 제1 봉지 무기막(IOL10), 제1 봉지 유기막(OL1) 및 제2 봉지 무기막(IOL20)을 포함할 수 있다. 제1 봉지 무기막(IOL10) 및 제2 봉지 무기막(IOL20)은 2층 구조를 가질 수 있다. 제1 서브층(S10)은 리튬 플로라이드층일 수 있고, 제2 서브층(S20)은 실리콘 옥사이드층일 수 있다. 제2 봉지 무기막(IOL20)은 서로 다른 증착 환경에서 증착된 제1 서브층(S100)과 제2 서브층(S200)을 포함할 수 있다. 제1 서브층(S100)은 저전원 조건에서 증착되고 제2 서브층(S200)은 고전원 조건에서 증착될 수 있다. 제1 서브층(S100)과 제2 서브층(S200) 각각은 실리콘 나이트라이드층일 수 있다.
도 7d에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 복수 개의 봉지 무기막들을 포함할 수 있다. 박막 봉지층(TFE)은 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2) 및 제3 봉지 무기막(IOL3)을 포함할 수 있다. 복수 개의 봉지 무기막들 중 적어도 어느 하나 이상은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 예컨대, 제1 봉지 무기막(IOL1) 및 제3 봉지 무기막(IOL3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다.
복수 개의 봉지 무기막들 중 적어도 어느 하나 이상은 HMDSO 막(Hexamethyldisiloxane layer)일 수 있다. HMDSO 막(Hexamethyldisiloxane layer)은 스트레스를 흡수할 수 있다. 제2 봉지 무기막(IOL2) HMDSO 막(Hexamethyldisiloxane layer)일 수 있다. 제2 봉지 무기막(IOL2)은 제1 봉지 무기막(IOL1) 및 제3 봉지 무기막(IOL3)의 스트레스를 흡수할 수 있다. 그에 따라 박막 봉지층(TFE)이 좀더 유연해 질 수 있다.
박막 봉지층(TFE)이 봉지 무기막들만을 포함하는 경우, 1개의 챔버에서 연속증착 가능하여 공정이 단순해진다. 박막 봉지층(TFE)이 봉지 유기막과 봉지 무기막을 포함하는 경우, 적어도 1회 이상 챔버들 사이를 이동하는 단계가 필요하기 때문이다. 봉지 무기막들 중 어느 하나가 HMDSO 막(Hexamethyldisiloxane layer)인 경우 박막 봉지층(TFE)이 유연성도 가질 수 있다.
도 7e 내지 도 7i를 참조하여 비교예 및 본 발명의 일 실시예에 따른 박막 봉지층(TFE) 형성 공정을 설명한다. 제1 봉지 무기막(IOL1), 봉지 유기막(OL1), 및 제2 봉지 무기막(IOL2)을 포함하는 박막 봉지층(TFE)을 일 예로 설명한다.
도 7e 및 도 7h에 도시된 것과 같이, 모기판(MS)에 설정된 복수 개의 셀영역들(DP-C, 이하 셀영역들)에 동일한 공정을 진행하여, 셀영역들(DP-C)마다 표시패널(DP, 도 2a 내지 도 2f 참조) 또는 표시모듈(DM, 도 2a 내지 도 2f 참조)을 형성한다. 제조공정이 완료된 후 모기판(MS)을 절단하여 셀영역들(DP-C)마다 표시패널(DP) 또는 표시모듈(DM)을 분리시킨다.
제1 봉지 무기막(IOL1), 봉지 유기막(OL1), 및 제2 봉지 무기막(IOL2)은 증착 공정에 의해 형성될 수 있다. 봉지 유기막(OL1)은 잉크젯 방식으로 형성될 수도 있다. 이하, 증착공정으로 형성되는 제1 봉지 무기막(IOL1)을 예시적으로 설명한다.
도 7e 및 도 7f에 도시된 것과 같이, 복수 개의 개구부들(M-OP, 이하 개구부들)이 정의된 마스크(MSK)를 모기판(MS)에 얼라인시킨다. 개구부들(M-OP) 각각은 도 3 및 도 4a에 도시된 표시영역(DP-DA)에 대응하거나 그보다 조금 더 넓은 영역에 대응할 수 있다. 마스크(MSK)가 얼라인된 모기판(MS)을 증착챔버에 배치시킨 후 제1 봉지 무기막(IOL1)을 위한 무기물을 증착한다.
도 7f에 도시된 예비-표시패널(DP-I)은 도 3에 도시된 표시패널(DP)의 표시 소자층(DP-OLED)까지 형성된 구조를 갖는다. 마스크(MSK)와 예비-표시패널(DP-I) 사이에 소정의 갭이 형성되므로, 무기물은 개구부(M-OP)에 대응하는 영역보다 좀 더 넓은 영역에 증착된다. 즉, 표시영역(DP-DA)뿐만 아니라, 비표시영역(DP-NDA)에도 무기물이 증착될 수 있다. 그에 따라 도 7g에 도시된 형태의 제1 봉지 무기막(IOL1)이 형성된다.
도 7g에 도시된 것과 같이, 제1 봉지 무기막(IOL1)의 제2 영역(IOL1-2)은 마스크(MSK)에 중첩하는 영역이므로 증착되는 무기물의 양이 제1 봉지 무기막(IOL1)의 제1 영역(IOL1-1) 대비 상대적으로 적다. 제2 영역(IOL1-2)은 제1 영역(IOL1-1)의 제1 두께(TH1)보다 얇은 제2 두께(TH2)를 갖는다. 제2 영역(IOL1-2)의 제2 두께(TH2)는 제1 영역(IOL1-1)으로부터 멀어질수록 더 작아진다.
또한, 제2 영역(IOL1-2)은 제1 영역(IOL1-1)보다 작은 막 밀도를 갖는다. 봉지 무기막을 증착하기 전에 유기 잔여물을 제거하기 위해 사용된 에싱 가스(예컨대, N2O)가 마스크(MSK) 주변에 존재하며 무기물의 증착을 방해하기 때문이다.
막 두께가 얇고, 막 밀도가 작은 제2 영역(IOL1-2)은 제1 영역(IOL1-1) 대비 하부막에 대한 결합력이 상대적으로 약하다. 제1 봉지 무기막(IOL1)과 하부막의 계면 사이로 수분이 침투하여 제1 봉지 무기막(IOL1)이 박리될 수 있다. 하부막이 유기막인 경우 제1 봉지 무기막(IOL1)은 더 쉽게 박리될 수 있다. 하부에 중간 유기막(30) 또는 화소 정의막(PDL)이 배치되는 제1 봉지 무기막(IOL1)은 제2 봉지 무기막(IOL2)보다 더 쉽게 박리될 수 있다.
본 실시예에 따르면, 상술한 봉지 무기막의 박리를 방지하기 위해 박막 봉지층(TFE)의 적어도 하나의 봉지 무기막이 표시패널(DP)에 전면적으로 증착된다. 도 7h에 도시된 것과 같이, 마스크를 사용하지 않고, 모기판(MS)의 전면에 무기막을 증착할 수 있다. 셀영역들(DP-C)뿐만 아니라 셀영역들(DP-C) 사이의 경계영역에도 무기막이 형성된다. 결과적으로 예비-표시패널(DP-I)의 표시영역(DP-DA)과 비표시영역(DP-NDA)에 균일한 제1 두께(TH1)의 봉지 무기막이 증착될 수 있다. 본 실시예에서는 제1 봉지 무기막(IOL1)을 예시로 설명하였으나, 제1 봉지 무기막(IOL1)과 제2 봉지 무기막(IOL2) 중 어느 하나 이상이 표시패널(DP)에 전면적으로 증착되면 충분하다. 이하, 도 8a 내지 도 8g를 참조하여 봉지 무기막들(IOL1, IOL2)의 증착형태에 따른 패드영역(NDA-PD)의 단면구조에 대해 상세히 설명한다.
도 8a는 본 발명의 일 실시예에 따른 표시패널(DP)의 일부를 확대한 단면확도이다. 도 8b는 본 발명의 일 실시예에 따른 표시패널(DP)의 패드영역(NDA-PD)을 도시한 평면도이다. 도 8c는 도 8b의 -Ⅲ'에 따른 단면도이다. 도 8d는 본 발명의 일 실시예에 따른 표시패널(DP)의 일부를 확대된 단면도이다. 도 8e는 본 발명의 일 실시예에 따른 표시패널(DP)의 패드영역(NDA-PD)의 단면도이다. 도 8f는 본 발명의 일 실시예에 따른 표시패널(DP)의 일부를 확대한 단면도이다. 도 8g는 본 발명의 일 실시예에 따른 표시패널(DP)의 패드영역(NDA-PD)의 단면도이다.
도 8a 내지 도 8g는 도 7a에 도시된 박막 봉지층(TFE)에 있어서 n은 2인 박막 봉지층(TFE)을 예시적으로 도시하였다. 도 8b는 도 4a 및 도 4b의 AA영역을 확대 도시하였다. 도 8e 및 도 8g는 도 8c에 대응하는 단면을 도시하였다. 본 발명의 일 실시예에 있어서, 어느 하나의 신호라인과 그에 대응하는 신호패드는 표시영역(DP-DA)과 비표시영역(DP-NDA)에 전면적으로 중첩하는 적어도 하나의 봉지 무기막을 관통하는 컨택홀을 통해 전기적으로 연결된다. 이하, 도면을 참조하여 좀더 상세히 설명한다.
도 8a 내지 도 8c에 도시된 것과 같이, 표시영역(DP-DA)과 비표시영역(DP-NDA)에 제1 봉지 무기막(IOL1)이 전면적으로 배치된다. 제1 봉지 무기막(IOL1) 상에 봉지 유기막(OL)이 배치된다. 봉지 유기막(OL)은 표시영역(DP-DA)에 전면적으로 중첩하고, 비표시영역(DP-NDA)의 일부 영역에 중첩한다. 봉지 유기막(OL)은 예컨대, 패드영역(NDA-PD)에 비중첩할 수 있다. 봉지 유기막(OL) 상에 제2 봉지 무기막(IOL2)이 배치된다. 제2 봉지 무기막(IOL2) 역시 표시영역(DP-DA)과 비표시영역(DP-NDA)에 전면적으로 중첩할 수 있다.
제1 봉지 무기막(IOL1) 및 제2 봉지 무기막(IOL2) 각각은 도 7h 및 도 7i을 참조하여 설명한 것과 같이 증착될 수 있다. 봉지 유기막(OL)은 도 7e에 도시된 오픈 마스크(MSK)를 이용하여 증착되거나, 잉크젯 방식으로 형성될 수 있다. 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2), 및 봉지 유기막(OL)의 제조방법은 특별히 제한되지 않는다.
도 8b는 제어신호 라인(CSL) 및 데이터 라인들(DL)의 라인부들(CSL-L, DL-L)과 패드부들(CSL-P, DL-P)을 구분하여 도시하였다. 패드부들(CSL-P, DL-P)은 라인부들(CSL-L, DL-L)보다 동일한 길이에서 더 큰 면적을 가질 수 있다. 패드부들(CSL-P, DL-P)은 사각형상을 갖는 것으로 도시하였으나, 제조과정에서 그 형상은 변형될 수 있다.
도 8c에 도시된 것과 같이, 제어신호 라인(CSL)의 패드부(CSL-P)는 제1 중간 무기막(10) 상에 배치되고, 데이터 라인들(DL)의 패드부들(DL-P)은 제2 중간 무기막(20) 상에 배치될 수 있다. 중간 유기막(30)은 데이터 라인들(DL)의 패드부들(DL-P)을 커버할 수 있다. 패드영역(NDA-PD)에서 제1 봉지 무기막(IOL1)은 중간 유기막(30) 상에 배치된다. 제1 봉지 무기막(IOL1)과 제2 봉지 무기막(IOL2)은 패드영역(NDA-PD)에서 접촉할 수 있다.
복수 개의 신호패드들(DP-PD, 이하 신호패드들)이 제2 봉지 무기막(IOL2) 상에 배치된다. 신호패드들(DP-PD) 각각은 제어신호 라인(CSL) 및 데이터 라인들(DL)의 패드부들(CSL-P, DL-P) 중 대응하는 패드부에 연결된다. 어느 하나의 신호패드(DP-PD)는 제2 중간 무기막(20), 중간 유기막(30), 제1 봉지 무기막(IOL1), 및 제2 봉지 무기막(IOL2)을 관통하는 제1 컨택홀(CNT1)을 통해서 제어신호 라인(CSL)의 패드부(CSL-P)에 전기적으로 연결될 수 있다. 다른 하나의 신호패드(DP-PD)는 중간 유기막(30), 제1 봉지 무기막(IOL1), 및 제2 봉지 무기막(IOL2)을 관통하는 제2 컨택홀(CNT2)을 통해서 데이터 라인들(DL)의 패드부들(DL-P)에 전기적으로 연결될 수 있다.
단면에서의 신호라인의 패드부의 위치에 따라 컨택홀들이 관통하는 절연층들의 개수가 결정될 수 있다. 별도로 도시하지 않았으나, 주사 라인의 패드부는 제어신호 라인(CSL)의 패드부(CSL-P)와 동일한 층 상에 배치되고, 대응하는 신호패드와 연결될 수 있다.
본 실시예에서 패드영역(NDA-PD)의 최상측에 제2 봉지 무기막(IOL2)이 배치된 것으로 도시하였으나, 또 다른 유기막 및/또는 무기막이 더 배치될 수 있다. 이때, 신호패드들(DP-PD)은 패드영역(NDA-PD)의 최상측에 배치된 "유기막 또는 무기막" 상에 배치된다.
도 8d 및 도 8e에 도시된 것과 같이, 제1 봉지 무기막(IOL1)은 패드영역(NDA-PD)에 비중첩하고, 제2 봉지 무기막(IOL2)은 표시영역(DP-DA)과 비표시영역(DP-NDA)에 전면적으로 중첩한다. 제1 봉지 무기막(IOL1)은 도 7e에 도시된 오픈 마스크(MSK)를 이용하여 증착될 수 있다. 봉지 유기막(OL)은 제1 봉지 무기막(IOL1) 상에 배치된다. 봉지 유기막(OL)의 에지는 제1 봉지 무기막(IOL1)의 에지 내측에 배치될 수 있다. 봉지 유기막(OL)은 오픈 마스크(MSK)를 이용하여 증착되거나, 잉크젯 방식으로 형성될 수 있다. 제2 봉지 무기막(IOL2)은 봉지 유기막(OL) 상에 배치된다. 제2 봉지 무기막(IOL2)은 패드영역(NDA-PD)에서 중간 유기막(30) 상에 접촉할 수 있다. 또한, 제2 봉지 무기막(IOL2)은 봉지 유기막(OL)으로부터 노출된 제1 봉지 무기막(IOL1)과 접촉할 수 있다. 제1 봉지 무기막(IOL1)과 제2 봉지 무기막(IOL2)은 봉지 유기막(OL)을 밀봉할 수 있다.
본 발명의 일 실시예에서 봉지 유기막(OL) 역시 도 7e에 도시된 오픈 마스크(MSK)를 이용하여 증착될 수 있다. 이때, 제1 봉지 무기막(IOL1)의 에지와 봉지 유기막(OL)의 에지는 정렬될 수 있다.
어느 하나의 신호패드(DP-PD)는 제2 중간 무기막(20), 중간 유기막(30), 및 제2 봉지 무기막(IOL2)을 관통하는 제1 컨택홀(CNT1)을 통해서 제어신호 라인(CSL)의 패드부(CSL-P)에 전기적으로 연결될 수 있다. 다른 하나의 신호패드(DP-PD)는 중간 유기막(30), 및 제2 봉지 무기막(IOL2)을 관통하는 제2 컨택홀(CNT2)을 통해서 데이터 라인들(DL)의 패드부들(DL-P)에 전기적으로 연결될 수 있다.
도 8f 및 도 8g에 도시된 것과 같이, 제1 봉지 무기막(IOL1)은 표시영역(DP-DA)과 비표시영역(DP-NDA)에 전면적으로 중첩하고, 제2 봉지 무기막(IOL2)은 패드영역(NDA-PD)에 비중첩할 수 있다. 제1 봉지 무기막(IOL1)은 마스크 없이 증착되고, 제2 봉지 무기막(IOL2)은 오픈 마스크(MSK)를 이용하여 증착될 수 있다.
봉지 유기막(OL)은 제1 봉지 무기막(IOL1)과 제2 봉지 무기막(IOL2) 사이에 배치된다. 봉지 유기막(OL)은 패드영역(NDA-PD)에 비중첩할 수 있다. 봉지 유기막(OL)의 에지는 제2 봉지 무기막(IOL2)의 에지 내측에 배치될 수 있다. 제2 봉지 무기막(IOL2)은 봉지 유기막(OL)의 에지를 커버할 수 있다.
본 발명의 일 실시예에서 봉지 유기막(OL)과 제2 봉지 무기막(IOL2)은 동일한 오픈 마스크(MSK)를 이용하여 증착될 수 있다. 이때, 제2 봉지 무기막(IOL2)의 에지와 봉지 유기막(OL)의 에지는 정렬될 수 있다.
제1 봉지 무기막(IOL1)은 패드영역(NDA-PD)에서 중간 유기막(30) 상에 접촉할 수 있다.
어느 하나의 신호패드(DP-PD)는 제2 중간 무기막(20), 중간 유기막(30), 및 제1 봉지 무기막(IOL1)을 관통하는 제1 컨택홀(CNT1)을 통해서 제어신호 라인(CSL)의 패드부(CSL-P)에 전기적으로 연결될 수 있다. 다른 하나의 신호패드(DP-PD)는 중간 유기막(30), 및 제1 봉지 무기막(IOL1)을 관통하는 제2 컨택홀(CNT2)을 통해서 데이터 라인들(DL)의 패드부들(DL-P)에 전기적으로 연결될 수 있다.
도 8a 내지 도 8g를 참조하여 설명한 표시패널들(DP)은 공통적으로 적어도 하나의 봉지 무기막이 표시패널에 전면적으로 배치된다. 패드영역(NDA-PD)의 단면에 있어서, 상기 전면적으로 중첩된 봉지 무기막은 패드부들(CSL-P, DL-P)과 신호패드들(DP-PD) 사이에 배치된다.
전면적으로 증착된 봉지 무기막은 균일한 두께를 갖고, 조밀한 막질을 갖는다. 따라서 봉지 무기막은 그 하측에 배치된 유기막과 큰 결합력을 갖는다. 그렇기 때문에 상기 봉지 무기막과 그 하측에 배치된 유기막의 계면 사이에 수분이 침투하는 것을 방지할 수 있고, 상기 봉지 무기막의 박리가 방지될 수 있다.
도 8a 내지 도 8c에 도시된 표시패널(DP)은 중간 유기막(30)으로부터의 제1 봉지 무기막(IOL1)의 박리 및 봉지 유기막(OL)으로부터의 제2 봉지 무기막(IOL2)의 박리가 방지될 수 있다. 도 8d 및 도 8e에 도시된 표시패널(DP)은 중간 유기막(30) 및 봉지 유기막(OL)으로부터의 제2 봉지 무기막(IOL2)의 박리가 방지될 수 있다. 도 8f 및 도 8g에 도시된 표시패널(DP)은 중간 유기막(30)으로부터의 제1 봉지 무기막(IOL1)의 박리가 방지될 수 있다.
별도로 도시하지 않았으나, 도 4b에 도시된 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2) 각각의 단면상 구조는 도 8a 내지 도 8g를 참조하여 설명한 패드부들(CSL-P, DL-P) 중 어느 하나의 단면상 구조를 가질 수 있다. 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)은 신호패드들(DP-PD)과 동일한 층 상에 배치되고, 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)은 각각에 중첩하는 패드부와 컨택홀을 통해 연결될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 10a 및 도 10b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 11a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제1 도전층(IS-CL1)의 평면도이다. 도 11b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제2 도전층(IS-CL2)의 평면도이다. 도 11c는 도 10a의 -Ⅳ'에 따른 단면도이다. 도 11d 및 도 11e는 도 10a의 -Ⅴ'에 따른 단면도이다.
도 9는 입력감지유닛(ISU)의 적층관계를 설명하기 위해 표시패널(DP)이 단순하게 도시되었다. 입력감지유닛(ISU) 상에 배치될 수 있는 반사방지유닛과 윈도우유닛은 미도시되었다.
본 실시예에서는 도 2a를 참조하여 설명한 "층" 형태의 입력감지유닛(ISU)을 예시적으로 설명한다. "층" 형태의 입력감지유닛(ISU)은 표시패널(DP)이 제공하는 베이스면 상에 직접 배치됨으로써 "패널" 형태의 입력감지유닛(ISU)와 달리 베이스층이 생략되어 표시모듈(DM)의 두께가 감소될 수 있다. 본 실시예에서, 베이스면은 박막 봉지층(TFE)의 상면일 수 있다.
"패널" 형태이든, "층" 형태이든 입력감지유닛(ISU)은 다층구조를 가질 수 있다. 입력감지유닛(ISU)은 감지전극, 감지전극에 연결된 신호라인 및 적어도 하나의 절연층을 포함한다. 입력감지유닛(ISU)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 입력감지유닛(ISU) 동작방식은 특별히 제한되지 않고, 본 발명의 일 실시예에서 입력감지유닛(ISU)은 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
도 9에 도시된 것과 같이, 본 발명의 일 실시예에 따른 입력감지유닛(ISU)은 제1 도전층(IS-CL1), 제1 절연층(IS-IL1), 제2 도전층(IS-CL2), 및 제2 절연층(IS-IL2)을 포함할 수 있다. 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(IS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(IS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 감지전극들 및 신호라인들을 포함할 수 있다.
감지전극들의 적층 구조 및 재료는 센싱감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소된다, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소된다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킨다.
금속층을 포함하는 감지전극들은 사용자에게 시인되는 것을 방지하기 위해 후술하는 것과 같이, 메쉬 형상을 가질 수 있다. 한편, 박막 봉지층(TFE)의 두께는 표시 소자층(DP-OLED)의 구성들에 의해 발생한 노이즈가 입력감지유닛(ISU)에 영향을 주지 않도록 조절될 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 10a에 도시된 것과 같이, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4), 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다. 도시되지 않았으나, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 경계영역에 배치된 광학적 더미전극을 더 포함할 수 있다.
도 9에 도시된 박막 봉지층(TFE)은 도 7h 및 도 7i를 참조하여 설명한 적어도 하나의 봉지 무기막을 포함하기 때문에 좀 더 평탄화된 베이스면을 제공한다. 따라서, 입력감지유닛(ISU)의 상기 구성들은 연속공적에 의해 형성되더라도 불량률이 감소될 수 있다. 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 단차가 감소된 비표시영역(DD-NDA)에 배치되므로 균일한 두께를 가질 수 있다. 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 단차에 중첩하는 영역에 미치는 스트레스가 감소될 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 교차한다. 제1 감지전극들(IE1-1 내지 IE1-5)은 제1 방향(DR1)으로 나열되며, 각각이 제2 방향(DR2)으로 연장된 형상이다. 뮤추얼 캡 방식 및/또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다. 제1 구간 동안에 뮤추얼 캡 방식 외부 입력의 좌표를 산출한 후 제2 구간 동안에 셀프 캡 방식으로 외부 입력의 좌표를 재 산출할 수도 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각은 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함한다. 제1 센서부들(SP1) 중 제1 전극의 양단에 배치된 2개 제1 센서부들은 중앙에 배치된 제1 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 제2 센서부들(SP2) 중 제2 전극의 양단에 배치된 2개 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다.
도 10a에는 일 실시예에 따른 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 도시하였으나, 그 형상은 제한되지 않는다. 본 발명의 일 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 1 센서부들(SP1)과 제2 센서부들(SP2)또 다른 다각형상을 가질 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결한다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결된다. 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된다. 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5) 역시 제1 감지전극들(IE1-1 내지 IE1-5)의 양단에 연결될 수 있다. 본 발명의 일 실시예에서 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결될 수도 있다.
본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함하는 입력감지유닛(ISU)에 대비하여 센싱 감도가 향상될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제1 감지전극들(IE1-1 내지 IE1-5) 대비 길이가 크기 때문에 검출신호(또는 송신신호)의 전압강하가 발생하고, 이에 따라 센싱 감도가 저하될 수 있다. 본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 통해 검출신호(또는 전송신호)를 제공하므로, 검출신호(또는 송신신호)의 전압 강하을 방지하여 센싱 감도의 저하를 방지할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다. 패드부(SL-P)는 패드영역(NDA-PD)에 정렬될 수 있다. 패드부(SL-P)는 도 4a에 도시된 더미 패드들(IS-DPD)에 중첩할 수 있다.
입력감지유닛(ISU)은 신호패드들(DP-PD)을 포함할 수 있다. 신호패드들(DP-PD)은 패드영역(NDA-PD)에 정렬될 수 있다. 신호패드들(DP-PD)은 도 8a 내지 도 8g에 도시된 패드부들(CSL-P, DL-P)에 중첩할 수 있다.
한편, 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 별도로 제조되어 결합되는 회로기판 등에 의해 대체될 수도 있다.
도 10b에 도시된 것과 같이, 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부(SL-P)와 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부(SL-P)는 신호패드들(DP-PD)을 사이에 두고 서로 다른 영역에 배치될 수 있다. 2개 그룹의 패드부들(SL-P)이 서로 이격되어 배치됨으로써, 회로기판의 접속이 용이하고, 회로기판의 구성이 단순해질 수 있다.
본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5)과 제2 신호라인들(SL2-1 내지 SL2-4)의 위치는 서로 바뀔수 있다. 도 10a에 도시된 것과 달리, 제1 신호라인들(SL1-1 내지 SL1-5)은 좌측에 배치되고, 제2 신호라인들(SL2-1 내지 SL2-4)은 우측에 배치될 수도 있다.
도 11a에 도시된 것과 같이, 제1 도전층(IS-CL1)은 제1 연결부들(CP1)을 포함한다. 또한, 제1 도전층(IS-CL1)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 포함할 수 있다.
제1 연결부들(CP1), 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51), 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)은 동일한 공정을 통해 형성될 수 있다. 제1 연결부들(CP1), 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51), 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)은 동일한 재료를 포함할 수 있고, 동일한 적층 구조를 가질 수 있다. 제1 연결부들(CP1)는 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)과 다른 공정을 통해 형성될 수도 있다. 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41) 동일한 적층구조를 갖되, 제1 연결부들(CP1)은 이들과 다른 적층구조를 가질 수도 있다.
본 발명의 일 실시예에서 제1 도전층(IS-CL1)은 제2 연결부들(CP2, 도 10a 참조)을 포함할 수도 있다. 이때, 제1 연결부들(CP1)은 제1 도전층(IS-CL1)으로부터 형성된다. 그에 따라 제1 감지전극들(IE1-1 내지 IE1-5) 각각은 일체의 형상(single body)을 가질 수 있다.
도 11a에는 미 도시되었으나, 제1 절연층(IS-IL1)은 적어도 제1 연결부들(CP1)을 커버한다. 본 실시예에서 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)의 적어도 일부에 중첩할 수 있다. 제1 절연층(IS-IL1)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 커버할 수 있다.
본 실시예에서 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 패드영역(NDA-PD)에 중첩할 수 있다. 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 전면적으로 중첩할 수 있다. 제1 절연층(IS-IL1)은 도 7h 및 도 7i를 참조하여 설명한 방식으로 형성될 수 있다.
제1 절연층(IS-IL1)에는 제1 연결부들(CP1)을 부분적으로 노출시키는 제1 연결 컨택홀들(CNT-I) 및 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 부분적으로 노출시키는 제2 연결 컨택홀들(CNT-S)이 정의될 수 있다.
도 11b에 도시된 것과 같이, 제2 도전층(IS-CL2)은 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 일체의 형상을 가질 수 있다. 제1 센서부들(SP1)은 제2 감지전극들(IE2-1 내지 IE2-4)과 이격된다.
제2 도전층(IS-CL2)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제2 라인부들(SL1-12 내지 SL1-52), 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부들(SL-P), 제2 신호라인들(SL2-1 내지 SL2-4)의 제2 라인부들(SL2-12 내지 SL2-42) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부들(SL-P)을 포함할 수 있다. 제2 도전층(IS-CL2)은 신호패드들(DP-PD)을 포함할 수 있다.
제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)은 동일한 공정을 통해 형성될 수 있다. 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)은 동일한 재료를 포함할 수 있고, 동일한 적층 구조를 가질 수 있다. 제1 신호라인들(SL1-1 내지 SL1-5)의 제2 라인부들(SL1-12 내지 SL1-52), 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부들(SL-P), 제2 신호라인들(SL2-1 내지 SL2-4)의 제2 라인부들(SL2-12 내지 SL2-42), 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부들(SL-P), 및 제 신호패드들(DP-PD)은) 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)과 동일 공정 또는 다른 공정을 통해 형성될 수도 있다.
도 11b에는 미 도시되었으나, 제2 절연층(IS-IL2)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)의 적어도 일부에 중첩할 수 있다. 본 실시예에서 제2 절연층(IS-IL2)은 패드영역(NDA-PD)을 노출할 수 있다.
도 11c에 도시된 것과 같이, 제1 센서부들(SP1)은 제1 연결 컨택홀들(CNT-I)을 통해 제1 연결부(CP1)에 전기적으로 연결된다. 제1 연결부(CP1)은 제1 센서부들(SP1)보다 저항이 낮은 물질을 포함할 수 있다.
제1 연결부(CP1)는 제2 연결부(CP2)과 서로 교차되는데, 기생 캐패시턴스의 영향을 줄이기 위해 제1 연결부(CP1)의 폭(평면에서 측정됨)을 최소화하는 것이 바람직하다. 센싱감도를 향상시키기 위해 저항이 낮은 물질을 포함할 수 있고, 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51)과 같은 금속물질을 포함할 수 있다.
본 실시예에 있어서, 제1 절연층(IS-IL1)은 고분자층, 예를 들면 아크릴 고분자층일 수 있다. 제2 절연층(IS-IL2) 역시 고분자층, 예를 들면 아크릴 고분자층일 수 있다. 고분자층은 도 9 내지 도 도 11d에 도시된 것과 같이 입력감지유닛(ISU)이 표시패널(DP) 상에 직접 배치되더라도 표시장치(DD)의 플렉서블리티를 향상시킬 수 있다. 플렉서블리티를 향상시키기 위해 제1 센서부들(SP1) 및 제2 센서부들(SP2)은 메쉬 형상을 갖고, 금속을 포함할 수 있다. 이러한 제1 센서부들(SP1) 및 제2 센서부들(SP2)은 메탈 메쉬 패턴으로 지칭될 수 있다.
도 11d에는 제1 신호라인들(SL1-1 내지 SL1-5) 중 3개의 제1 신호라인들(SL1-1 내지 SL1-3)이 예시적으로 도시되었다. 제1 신호라인(SL1-1)을 참조하면, 제1 라인부(SL1-11)과 제2 라인부(SL1-12)은 제2 연결 컨택홀들(CNT-S)을 통해 전기적으로 연결된다. 그에 따라 제1 신호라인(SL1-1)의 저항이 감소될 수 있다. 도 11a 내지 도 11b에 제2 신호라인들(SL2-1 내지 SL2-4) 역시 동일한 이유에서 제1 및 제2 라인부들을 포함한다.
본 발명의 일 실시예에서 제1 라인부(SL1-11) 및 제2 라인부(SL1-12) 중 어느 하나는 생략될 수 있다. 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부 및 제2 라인부 중 어느 하나는 생략될 수 있다. 도 11e에 도시된 것과 같이, 제1 라인부(SL1-11)는 생략될 수 있다. 제1 신호라인(SL1-1)은 도 11d의 제2 라인부(SL1-12)만을 포함하는 것과 같다. 제1 신호라인(SL1-1)은 금속층(SL1-12M)과 금속층(SL1-12M) 상에 직접 배치된 투명 도전층(SL1-12T)을 포함할 수 있다. 이때 감지전극들(예컨대, 도 11c의 제1 감지전극들(SP1))은 금속층을 포함하고, 투명 도전층은 미포함할 수도 있다.
도 12a는 본 발명의 일 실시예에 따른 표시장치(DD)의 패드영역(NDA-PD)의 일부분을 확대 도시한 평면도이다. 도 12b 및 도 12c는 도 12a의 -Ⅵ'에 따른 단면도이다. 도 12d는 본 발명의 일 실시예에 따른 표시장치(DD)의 패드영역(NDA-PD)의 일부분을 확대 도시한 평면도이다. 도 12e는 도 12d의 -Ⅵ'에 따른 단면도이다. 도 13a는 본 발명의 일 실시예에 따른 표시장치(DD)의 패드영역의 다른 일부분을 확대 도시한 평면도이다. 도 13b 및 도 13c는 도 13a의 -Ⅶ'에 따른 단면도이다.
도 12a 및 도 12d는 도 10a의 BB 영역을 확대 도시하였다. 도 13a는 도 10a의 CC 영역을 확대 도시하였다. 제1 신호라인(SL1-1 내지 SL1-5) 중 1개의 신호라인과 제2 신호라인들(SL2-1 내지 SL2-4) 중 2개의 신호라인들이 예시적으로 도시되었다. 1개의 제어신호 라인(CSL) 및 2개의 데이터 라인들(DL)이 예시적으로 도시되었다.
도 12a 및 도 12b에 도시된 것과 같이, 제1 신호라인(SL1-1)의 패드부(SL-P) 및 제2 신호라인들(SL2-1 및 SL2-2)의 패드부들(SL-P)은 제1 절연층(IS-IL1) 상에 배치된다. 제1 신호라인(SL1-1)의 패드부(SL-P) 및 제2 신호라인들(SL2-1 및 SL2-2)의 패드부들(SL-P)은 대응하는 더미 패드들(IS-DPD)에 각각 중첩한다. 이하, 서로 다른 층에 배치된 2종의 더미 패드들(IS-DPD)을 예시적으로 도시하였으나, 이에 제한되지 않고, 더미 패드들(IS-DPD)은 모두 동일한 층에 배치될 수도 있다. 2종의 더미 패드들(IS-DPD)과 패드부들(SL-P)의 대응관계는 특별히 제한되지 않는다.
제1 신호라인(SL1-1)의 패드부(SL-P)는 제2 중간 무기막(20), 중간 유기막(30), 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2) 및 제1 절연층(IS-IL1)을 관통하는 제3 컨택홀(CNT3)을 통해서 대응하는 더미 패드(IS-DPD)에 전기적으로 연결될 수 있다. 제2 신호라인들(SL2-1 및 SL2-2)의 패드부들(SL-P) 각각은 중간 유기막(30), 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2) 및 제1 절연층(IS-IL1)을 관통하는 제4 컨택홀(CNT4)을 통해서 대응하는 더미 패드(IS-DPD)에 전기적으로 연결될 수 있다.
도 12c는 도 12b에 도시된 패드영역(NDA-PD)과 다른 실시예에 따른 패드영역(NDA-PD)의 단면을 도시하였다. 도 12b의 제3 컨택홀(CNT3)과 제4 컨택홀(CNT4)이 단일 공정에 의해 형성된 것과 달리, 도 12c의 제3 컨택홀(CNT30)과 제4 컨택홀(CNT40)은 복수회의 공정에 의해 형성된다. 단면상에서 제3 컨택홀(CNT30)의 내측면은 단차진 형상을 갖는다.
예컨대, 제3 컨택홀(CNT30)의 지름은 제2 중간 무기막(20)으로부터 중간 유기막(30), 제1 봉지 무기막(IOL1), 및 제2 봉지 무기막(IOL2)으로 갈수록 선형적으로 증가한다. 제3 컨택홀(CNT30)의 지름은 제2 봉지 무기막(IOL2)에서 제1 절연층(IS-IL1)으로 갈수록 단계적으로(또는, 비선형적으로) 증가한다. 단면상에서 제4 컨택홀(CNT40)의 내측면 역시 단차진 형상을 갖는다.
도 12d 및 도 12e는 도 12a 및 도 12b에 도시된 패드영역(NDA-PD)과 다른 실시예에 따른 패드영역(NDA-PD)을 도시하였다. 본 실시예에 따르면, 제1 신호라인(SL1-1)의 패드부(SL-P) 및 제2 신호라인들(SL2-1 및 SL2-2)의 패드부들(SL-P)은 대응하는 더미 패드들(IS-DPD)에 각각 중첩하지만, 전기적으로 연결되지 않는다. 즉, 제3 컨택홀(CNT3)과 제4 컨택홀(CNT4)은 생략된다.
도 12a 내지 도 12e를 참조하여 설명한 표시장치(DD)는 공통적으로 적어도 하나의 봉지 무기막이 표시패널(DP)에 전면적으로 배치된다. 도 12a 내지 도 12e은 도 8a를 참조하여 설명한 박막 봉지층(TFE)를 기준으로 도시하였으나, 본 발명의 일 실시예에 따른 표시장치(DD)는 도 8d 및 도 8f에 도시된 박막 봉지층(TFE)을 포함할 수 있다. 패드영역(NDA-PD)의 단면에 있어서, 상기 전면적으로 중첩된 봉지 무기막은 더미 패드들(IS-DPD)과 패드부들(SL-P) 사이에 배치된다. 또한, 제1 절연층(IS-IL1)도 더미 패드들(IS-DPD)과 패드부들(SL-P) 사이에 배치된다.
도 13a 및 도 13b에 도시된 것과 같이, 신호패드들(DP-PD)은 제어신호 라인(CSL) 및 데이터 라인들(DL)의 패드부들(CSL-P, DL-P)에 중첩할 수 있다. 본 실시예에 따른 신호패드들(DP-PD)은 도 8a 내지 도 8g를 참조하여 설명한 신호패드들(DP-PD)과 달리 제1 절연층(IS-IL1) 상에 배치된다. 다시 말해, 신호패드들(DP-PD)은 입력감지유닛(ISU)의 신호라인들(SL1-1 내지 SL1-5, SL2-1 내지 SL2-4)과 동일한 층 상에 배치될 수 있다. 신호패드들(DP-PD)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 통해서 패드부들(CSL-P, DL-P)에 전기적으로 연결될 수 있다. 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)은 도 12b에 도시된 제3 컨택홀(CNT3) 및 제4 컨택홀(CNT4)에 각각 대응할 수 있다.
도 13c에 도시된 것과 같이, 제1 컨택홀(CNT10) 및 제2 컨택홀(CNT20)은 단면 상에서 내측면이 단차진 형상을 가질 수 있다. 제1 컨택홀(CNT10) 및 제2 컨택홀(CNT20)은 도 12c에 도시된 제3 컨택홀(CNT30) 및 제4 컨택홀(CNT40)에 각각 대응할 수 있다. 제1 절연층(IS-IL1)과 제2 봉지 무기막(IOL2) 사이에 단차가 형성되는 것으로 도시하였으나, 이에 제한되지 않는다.
도 13a 내지 도 13c를 참조하여 설명한 표시장치들(DD)은 패드영역(NDA-PD)의 단면에 있어서, 전면적으로 배치된 적어도 하나의 봉지 무기막과 제1 절연층(IS-IL1)이 패드부(DL-P)와 신호패드(DP-PD) 사이에 배치된다. 제1 컨택홀들(CNT1, CNT10) 및 제2 컨택홀들(CNT2, CNT20)은 적어도 하나의 봉지 무기막과 제1 절연층(IS-IL1)을 관통한다.
도 13a 내지 도 13c를 참조하여 설명한 신호패드들(DP-PD)은 도 4a에 도시된 신호라인들(SGL)과 회로기판 패드들(PCB-P)을 전기적으로 연결시키기 위해 구비된다. 그와 달리, 도 12a 내지 도 12e를 참조하여 설명한 더미 패드들(IS-DPD)은 입력감지유닛(ISU)의 패드부들(SL-P)과 회로기판 패드들(PCB-P)의 본딩 신뢰성을 높이기 위해 구비된다. 표시패널(DP)의 회로 소자층(DP-CL)에 구비된 더미 패드들(IS-DPD)을 이용하여 입력감지유닛(ISU)의 패드영역을 표시패널(DP)의 패드영역과 유사한 적층구조로 형성할 수 있다. 표시패널(DP)의 패드영역(NDA-PD)이 균일한 적층구조를 가짐으로써 표시패널(DP)과 회로기판(PCB)의 본딩 신뢰성이 향상된다.
별도로 도시하지 않았으나, 도 4b에 도시된 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2) 각각의 단면상 구조는 도 13a 내지 도 13c를 참조하여 설명한 패드부들(CSL-P, DL-P) 중 어느 하나의 단면상 구조를 가질 수 있다. 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)은 신호패드들(DP-PD)과 동일한 층 상에 배치되고, 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)은 각각에 중첩하는 패드부와 컨택홀을 통해 연결될 수 있다.
도 14a 내지 도 14e는 본 발명의 일 실시예에 따른 표시장치(DD)의 제조방법을 도시한 단면도이다. 도 14a 내지 도 14e 각각은 도 11c, 도 11d, 도 12b, 및 도 13b에 대응하는 단면들을 제조단계에 따라 도시하였다.
도 14a에 도시된 것과 같이, 표시패널(DP)의 베이스면 상에 연속공정을 통해 제1 도전패턴을 형성한다. 본 실시예에서 베이스면은 제2 봉지 무기막(IOL2)이 제공한다.
제1 도전패턴의 일예로써 제1 연결부(CP1) 및 제1 라인부(SL1-11)가 도시되었다. 제1 도전층을 형성한 후, 포토리소그래피 공정에 따라 제1 도전층을 패터닝하여 제1 도전패턴을 형성할 수 있다.
도 14b에 도시된 것과 같이, 베이스면 상에 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 중첩하며 제1 도전패턴을 커버하는 제1 절연층(IS-IL1)을 형성한다. 증착, 코팅, 프린팅 방식 등에서 선택된 방식으로 제1 절연층(IS-IL1)을 형성할 수 있다. 예컨대, 무기물질의 제1 절연층(IS-IL1)은 도 7h 및 도 7i를 참조하여 설명한 방식으로 형성할 수 있다.
도 14c에 도시된 것과 같이, 콘택홀들(CNT-I, CNT-S, CNT1 내지 CNT4)을 형성할 수 있다. 본 발명의 일 실시예에서 노광 및 현상 공정을 통해 콘택홀들(CNT-I, CNT-S, CNT1 내지 CNT4)을 형성할 수 있다. 본 발명의 일 실시예에서 레이저 드릴링 방식으로 콘택홀들(CNT-I, CNT-S, CNT1 내지 CNT4)을 형성할 수 있다.
제1 도전패턴들을 노출하는 콘택홀들(CNT-I, CNT-S)을 형성할 수 있다. 제1 연결부들(CP1)을 부분적으로 노출시키는 제1 연결 컨택홀들(CNT-I)을 형성할 수 있다. 또한, 제1 라인부들(SL1-11 내지 SL1-31)를 부분적으로 노출시키는 제2 연결 컨택홀들(CNT-S)을 형성할 수 있다.
더미 패드들(IS-DPD)을 노출하는 콘택홀들(CNT3 및 CNT4)을 형성할 수 있다. 신호라인들(SGL)의 패드부들(CSL-P, DL-P)을 노출하는 콘택홀들(CNT1 및 CNT2)을 형성할 수 있다. 제2 중간 무기막(20), 중간 유기막(30), 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2), 및 제1 절연층(IS-IL1)을 관통하는 제1 컨택홀(CNT1) 및 제3 컨택홀(CNT3)을 형성할 수 있다. 중간 유기막(30), 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2), 및 제1 절연층(IS-IL1)을 관통하는 제2 컨택홀(CNT2) 및 제4 컨택홀(CNT4)을 형성할 수 있다.
단일 공정, 즉 동일한 포토리소그래피 공정 또는 동일한 레이저 드릴링 공정을 통해서 콘택홀들(CNT-I, CNT-S, CNT1 내지 CNT4)을 동시에 형성할 수 있다. 콘택홀들(CNT-I, CNT-S, CNT1 내지 CNT4)의 종류에 따라 복수회의 공정을 통해서 종류별로 형성할 수 있다. 예컨대, 제1 컨택홀(CNT1)과 제3 컨택홀(CNT3)을 동시에 형성하고, 제2 컨택홀(CNT2)과 제4 컨택홀(CNT4)을 동시에 형성하고, 제1 연결 컨택홀들(CNT-I)과 제2 연결 컨택홀들(CNT-S)을 동시에 형성할 수 있다.
도 14d에 도시된 것과 같이, 제1 절연층(IS-IL1) 상에 제2 도전패턴을 형성할 수 있다. 제2 도전층을 형성한 후 포토리소그래피 공정에 따라 제2 도전층을 패터닝하여 제2 도전패턴을 형성할 수 있다.
제1 절연층(IS-IL1) 상에 제1 센서부들(SP1) 및 제2 연결부들(CP2)을 형성할 수 있다. 동일한 포토리소그래피 공정을 통해, 제1 라인부들(SL1-11 내지 SL1-31)에 연결되는 제2 라인부들(SL1-12 내지 SL1-32)를 형성할 수 있다.
제1 및 제2 콘택홀들(CNT1 및 CNT2)을 통해 신호라인들(SGL)의 패드부들(CSL-P, DL-P)에 연결된 신호패드들(DP-PD)을 형성할 수 있다. 제1 센서부들(SP1), 제2 연결부들(CP2), 제2 라인부들(SL1-12 내지 SL1-32), 및 신호패드들(DP-PD)은 동일한 공정을 통해 형성될 수 있다.
도 14e에 도시된 것과 같이, 제1 절연층(IS-IL1) 상에 제2 도전패턴들을 커버하는 제2 절연층(IS-IL2)을 형성할 수 있다. 제2 절연층(IS-IL2)은 표시영역(DD-DA)에 전면적으로 중첩하되, 비표시영역(DD-NDA)의 일부에만 중첩할 수 있다. 제2 절연층(IS-IL2)은 신호패드들(DP-PD) 및 입력감지유닛(ISU)의 패드부들(SL-P)을 노출시킬 수 있다.
본 발명의 일 실시예에서 제2 절연층(IS-IL2)은 접착부재와 같은 다른 부재에 의해 대체될 수 있다. 이러한 실시예에서 제2 절연층(IS-IL2)의 형성 단계를 생략될 수 있다.
도 15a 내지 도 15f는 본 발명의 일 실시예에 따른 표시장치(DD)의 제조방법을 도시한 단면도이다. 이하, 도 14a 내지 도 14e를 참조하여 설명한 표시장치(DD)의 제조방법과의 차이점을 중심으로 설명한다.
도 15a에 도시된 것과 같이, 제1 도전패턴을 형성한다. 도 14a를 참조하여 설명한 것과 동일한 방식으로 제1 도전패턴을 형성할 수 있다. 도 15b에 도시된 것과 같이, 제1 절연층(IS-IL1)을 형성한다. 도 14b를 참조하여 설명한 것과 동일한 방식으로 제1 절연층(IS-IL1)을 형성할 수 있다.
도 15c에 도시된 것과 같이, 제1 절연층(IS-IL1)을 관통하는 상부 관통홀들(CNT1-1 내지 CNT4-1)을 형성한다. 동일한 공정을 통해서 제1 도전패턴들을 노출하는 제1 및 제2 연결 콘택홀들(CNT-I, CNT-S)을 형성할 수 있다. 1차 노광 및 현상 공정을 통해 상부 관통홀들(CNT1-1 내지 CNT4-1) 및 제1 및 제2 연결 콘택홀들(CNT-I, CNT-S)을 형성할 수 있다.
도 15d에 도시된 것과 같이, 상부 관통홀들(CNT1-1 내지 CNT4-1)에 중첩하도록 하부 관통홀들(CNT1-2 내지 CNT4-2)을 형성한다. 2차 노광 및 현상 공정을 통해 하부 관통홀들(CNT1-2 내지 CNT4-2)을 형성할 수 있다. 하부 관통홀들(CNT1-2 내지 CNT4-2)을 형성하는 공정은 적어도 더미 패드(IS-DPD)에 중첩하는 봉지 무기막의 일부분을 제거하는 단계를 포함한다.
이때, 제1 및 제2 연결 콘택홀들(CNT-I, CNT-S)은 마스크를 이용하여 2차 노광 및 현상 공정으로부터 보호할 수 있다. 하부 관통홀들(CNT1-2 내지 CNT4-2) 중 일부 관통홀들은 제2 중간 무기막(20), 중간 유기막(30), 제1 봉지 무기막(IOL1), 및 제2 봉지 무기막(IOL2)을 관통하고, 다른 일부의 관통홀들은 중간 유기막(30), 제1 봉지 무기막(IOL1), 및 제2 봉지 무기막(IOL2)을 관통한다.
도 15c 및 도 15d를 참조하여 설명한 단계적 공정을 통해서 단면상에서 단차진 형상의 제1 컨택홀(CNT10) 내지 제4 컨택홀(CNT40)이 형성될 수 있다.
이후, 도 15e에 도시된 것과 같이, 제1 절연층(IS-IL1) 상에 제2 도전패턴을 형성할 수 있다. 도 14d를 참조하여 설명한 것과 동일한 방식으로 제2 도전패턴을 형성할 수 있다. 다음, 도 15f에 도시된 것과 같이, 제2 절연층(IS-IL2)을 형성할 수 있다. 도 14e를 참조하여 설명한 것과 동일한 방식으로 제2 절연층(IS-IL2)을 형성할 수 있다.
도 16a 내지 도 16c는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 이하, 도 1 내지 도 15f를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 16a는 도 11c에 대응하는 단면을 도시하였다. 본 실시예에 따르면, 박막 봉지층(TFE) 상에 제1 센서부들(SP1) 및 제2 연결부(CP2)이 직접 배치된다. 박막 봉지층(TFE) 상에 제1 센서부들(SP1) 및 제2 연결부(CP2)을 커버하는 제1 절연층(IS-IL1)이 배치된다. 제1 절연층(IS-IL1) 상에 배치된 제1 연결부(CP1)는 제1 연결 컨택홀들(CNT-I)을 통해 제1 센서부들(SP1)에 전기적으로 연결된다.
본 실시예에 따른 입력감지유닛(ISU)은 도 11a 내지 도 11d를 참조하여 설명한 입력감지유닛(ISU) 대비 제1 도전층(IS-CL1)의 제1 도전패턴들과 제2 도전층(IS-CL2)의 제2 도전패턴들이 서로 바뀐것을 특징으로 한다. 다만, 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부들(SL-P)과 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부들(SL-P)은 제2 도전층(IS-CL2)보다 상측에 배치된 제1 도전층(IS-CL1)으로부터 형성될 수 있다.
다시 말해, 제1 절연층(IS-IL1) 상에 배치된 제1 도전층(IS-CL1)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51), 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부들(SL-P), 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부들(SL-P)을 포함할 수 있다. 따라서, 본 실시예에 따른 패드영역(NDA-PD)의 단면 상 구조는 도 12a 내지 도 13c를 참조하여 설명한 패드영역(NDA-PD)의 단면 상 구조와 동일할 수 있다.
플렉서블리티를 향상시키기 위해 제1 절연층(IS-IL1)은 고분자층, 예를 들면 아크릴 고분자층일 수 있다. 제2 절연층(IS-IL2) 역시 고분자층, 예를 들면 아크릴 고분자층일 수 있다.
도 16b에 도시된 것과 같이, 입력감지유닛(ISU)은 박막 봉지층(TFE) 상에 직접 배치된 버퍼층(IS-BFL)을 더 포함할 수 있다. 버퍼층(IS-BFL)은 무기물을 포함할 수 있고, 예컨대, 실리콘 나이트라이드층을 포함할 수 있다. 박막 봉지층(TFE)의 최상측에 배치된 무기막 역시 실리콘 나이트라이드를 포함할 수 있는데, 박막 봉지층(TFE)의 실리콘 나이트라이드층과 버퍼층(IS-BFL)은 다른 증착조건에서 형성될 수 있다. 별도로 도시하지 않았으나, 이하에서 설명되는 다른 실시예에 따른 입력감지유닛들에도 버퍼층(IS-BFL)이 적용될 수 있다.
도 16c는 도 11c 및 도 11d에 대응하는 단면을 도시하였다. 도 16c에 도시된 것과 같이, 도 11d에 도시된 제2 라인부(SL1-12)는 생략될 수 있다. 제1 신호라인(SL1-1)은 도 11d의 제1 라인부(SL1-11)만을 포함하는 것과 같다. 제1 신호라인(SL1-1)은 투명 도전층(SL1-11T)과 투명 도전층(SL1-11T) 상에 직접 배치된 금속층(SL1-12M)을 포함할 수 있다. 제1 센서부들(SP1), 제2 연결부(CP2), 및 미도시된 제2 센서부들(SP2)은 투명 도전층(SL1-11T)을 포함하되, 금속층(SL1-12M)을 미 포함할 수 있다.
예비 투명 도전층과 예비 금속층을 순차적으로 형성하고, 예비 금속층과 예비 투명 도전층을 순차적으로 패터닝하여 투명 도전층(SL1-11T)과 금속층(SL1-12M)을 형성한다. 제1 절연층(IS-IL1)을 형성한 후 제1 절연층(IS-IL1)에 연결 컨택홀들(CNT-I)을 형성한다. 이후, 제1 연결부(CP1)를 형성할 수 있다.
도 17a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 교차영역을 도시한 평면도이다. 도 17b는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 17c는 본 발명의 일 실시예에 따른 표시장치(DD)의 패드영역(NDA-PD)의 일부분의 단면도이다. 도 17d는 본 발명의 일 실시예에 따른 표시장치(DD)의 패드영역(NDA-PD)의 다른 일부분의 단면도이다. 이하에서 설명되는 입력감지유닛(ISU)의 교차영역은 도 10a의 EE영역에 대응한다. 도 1 내지 도 16b을 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 17a 및 도 17b에 도시된 것과 같이, 입력감지유닛(ISU)은 교차영역에 배치된 절연패턴(IS-ILP)을 포함한다. 도 10a에 도시된 교차영역들마다 절연패턴(IS-ILP)이 배치될 수 있다. 도 9 내지 도 13c를 참조하여 설명한 입력감지유닛(ISU)이 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 전면적으로 중첩하는 제1 절연층(IS-IL1)을 포함했던 것과 달이, 본 실시예에 따른 입력감지유닛(ISU)은 교차영역들에 각각 배치된 절연패턴들(IS-ILP)을 포함한다.
절연패턴들(IS-ILP)은 감광물질, 이산화 실리콘, 이산화티타늄, 산화 아연, 실리콘 질화물, 알루미늄 질화물 및 산화 탄탈로부터 선택되는 물질을 포함할 수 있다. 절연패턴들(IS-ILP)은 그밖의 유기물질 또는 무기물질을 포함할 수도 있다.
절연패턴(IS-ILP) 상에 제1 센서부들(SP1)을 연결하는 제1 연결부(CP1)가 배치된다. 별도로 도시하지 않았으나, 박막 봉지층(TFE) 상에는 제1 감지전극들(IE1-1 내지 IE1-5, 도 10a 참조) 및 제2 감지전극들(IE2-1 내지 IE2-4)을 커버하는 절연층이 더 배치될 수 있다. 이러한 절연층은 도 9 내지 도 13c를 참조하여 설명한 제2 절연층(IS-IL2)에 대응한다.
도 9 내지 도 13c를 참조하여 설명한 입력감지유닛(ISU)의 제1 절연층(IS-IL1)이 절연패턴들(IS-ILP)로 대체되기 때문에 패드영역(NDA-PD)의 단면 구조는 변경될 수 있다. 도 17c 및 도 17d는 도 12b 및 도 13b에 대응하는 단면을 도시하였다. 도 12b 및 도 13b에 도시된 것과 달리, 본 실시예에 있어서 더미 패드들(IS-DPD)과 패드부(SL-P) 사이에 제1 절연층(IS-IL1)이 생략되고(미 배치되고), 패드부들(CSL-P, DL-P)과 신호패드들(DP-PD) 사이에 제1 절연층(IS-IL1)이 생략된다(미 배치된다.).
도 18은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 교차영역을 도시한 평면도이다. 도 19a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 교차영역을 도시한 평면도이다. 도 19b는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 20a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 교차영역을 도시한 평면도이다. 도 20b는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 21은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 교차영역을 도시한 평면도이다.
도 18 내지 도 21은 도 10a에 도시된 교차영역과 다른 형태의 교차영역을 도시하였다. 이하, 도 1 내지 도 15f를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 18에 도시된 것과 같이, 입력감지유닛(ISU)은 하나의 교차영역에 배치된 복수 개의 제1 연결부들(CP1-1, CP1-2)을 포함할 수 있다. 2개의 제1 연결부들(CP1-1, CP1-2)을 예시적으로 도시하였다. 2개의 제1 연결부들(CP1-1, CP1-2)은 제2 연결부(CP2)와 교차하지 않는다.
2개의 제1 연결부들(CP1-1, CP1-2)은 해당 감지전극의 저항을 감소시킬 수 있다. 2개의 제1 연결부들(CP1-1, CP1-2) 중 어느 하나가 단선(예컨대 정전기에 의한 단선)되더라도 해당 감지전극의 단선은 방지될 수 있다. 2개의 제1 연결부들(CP1-1, CP1-2)이 제2 센서부(SP2)와 교차하지 않음으로써 그것들 사이의 기생 커패시턴스가 감소된다.
도 18에는 도 10a에서 미도시된 광학적 더미전극(DMP-L)이 도시되었다. 광학적 더미전극(DMP-L)은 제1 센서부들(SP1) 및 제2 센서부들(SP2)과 동일한 공정을 통해 형성됨으로써, 동일한 재료를 포함하며, 동일한 적층구조를 가질 수 있다. 광학적 더미전극(DMP-L)은 플로팅 전극으로 제1 센서부들(SP1) 및 제2 센서부들(SP2)과 전기적으로 연결되지 않는다. 광학적 더미전극(DMP-L)이 배치됨으로써 제1 센서부들(SP1)과 제2 센서부들(SP2) 사이의 경계 영역의 시인성이 감소될 수 있다. 별도로 도시하지 않았으나, 이하에서 설명되는 다른 실시예에 따른 입력감지유닛들에도 광학적 더미전극(DMP-L)이 적용될 수 있다.
도 19a 및 도 19b에 도시된 것과 같이, 입력감지유닛(ISU)은 하나의 교차영역에 배치된 복수 개의 제1 연결부들(CP1-1, CP1-2)을 포함한다. 제1 연결부들(CP1-1, CP1-2) 중 어느 하나 이상은 복수 개의 패턴들(P1, P2, P3)을 포함할 수 있다.
제1 패턴(P1)과 제2 패턴(P2)은 제1 도전층(IS-CL1, 도 9 참조)으로부터 형성되고, 제3 패턴(P3)은 제2 도전층(IS-CL2, 도 9 참조)으로부터 형성될 수 있다. 제1 패턴(P1)과 제2 패턴(P2) 각각은 제1 연결 컨택홀들(CNT-I)을 통해 제3 패턴(P3)과 제1 센서부(SP1)를 전기적으로 연결시킬 수 있다.
제2 센서부(SP2)에는 개구부(SP2-OP)가 정의된다. 개구부(SP2-OP)의 내측에 제3 패턴(P3)이 배치된다. 제1 패턴(P1)과 제2 패턴(P2)은 제3 패턴(P3)보다 저항이 낮은 물질을 포함할 수 있다. 제3 패턴(P3)과 제1 및 제2 센서부들(SP1, SP2)는 동일한 공정에 의해 형성될 수 있고, 그에 따라 동일한 적층 구조 및 동일한 물질을 포함할 수 있다. 제3 패턴(P3)과 제1 및 제2 센서부들(SP1, SP2)는 투명 도전 물질을 포함할 수 있다. 제1 패턴(P1)과 제2 패턴(P2)은 금속을 포함할 수 있다.
도 10a에 도시된 제1 연결부(CP1)가 제2 방향(DR2)으로 연장되었던 것과 달리, 제1 패턴(P1)과 제2 패턴(P2)은 제1 방향(DR1)과 제2 방향(DR2)에 교차하는 사선 방향으로 연장된다. 제1 방향(DR1)과 제2 방향(DR2)에 비해 사선 방향에 대한 인지도가 저하되는 인간의 시각 특성에 따라 금속을 포함하는 제1 패턴(P1)과 제2 패턴(P2)은 표시장치(DD)의 사용자에게 상대적으로 적게 인지될 수 있다.
본 실시예에서 개구부(SP2-OP)가 제2 센서부(SP2)에 정의된 실시예로 설명하였으나, 본 발명의 다른 실시예에서 개구부(SP2-OP)는 제2 연결부(CP2)에 정의될 수도 있다. 이때, 제3 패턴(P3)은 제2 연결부(CP2)에 정의된 개구부의 내측에 배치된다.
도 20a 및 도 20b에 도시된 것과 같이, 제1 연결부(CP1)는 제1 센서부들(SP1) 각각에 대하여 복수 개의 제1 연결 컨택홀들(CNT-I, 이하 제1 연결 컨택홀들)을 통해 전기적으로 연결될 수 있다. 도 20a 및 도 20b에 도시된 것과 같이, 제1 연결부(CP1)의 좌측 말단은 2개의 제1 연결 컨택홀들(CNT-I)을 통해 좌측에 배치된 제1 센서부(SP1)에 전기적으로 연결되고, 제1 연결부(CP1)의 우측 말단은 2개의 제1 연결 컨택홀들(CNT-I)을 통해 우측에 배치된 제1 센서부(SP1)에 전기적으로 연결될 수 있다.
이와 같이 제1 연결 컨택홀들(CNT-I)을 통해 제1 연결부(CP1)와 제1 센서부(SP1) 사이가 전기적으로 연결됨으로써 컨택 저항이 감소될 수 있다. 연결 컨택홀들을 통해 연결부와 센서부의 연결관계는 다른 실시예들에도 동일하게 적용될 수 있다.
도 21에 도시된 것과 같이, 제1 연결부(CP1)는 도 10a에 도시된 제1 연결부(CP1)가 제2 방향(DR2)으로 연장되었던 것과 달리, 시인성을 낮추기 위해 제1 방향(DR1) 및 제2 방향(DR2)에 교차하는 사선 방향으로 연장된다. 입력감지유닛(ISU)은 정전기 방전패턴(ESD-P)을 더 포함할 수 있다. 2개의 정전기 방전패턴(ESD-P)을 예시적으로 도시하였다. 정전기 방전패턴(ESD-P)은 제1 연결 컨택홀(CNT-I)을 통해 제2 센싱부(SP2)에 연결될 수 있다.
정전기 방전패턴(ESD-P)의 일측 말단은 제1 센서부(SP1)에 중첩할 수 있다. 제1 센서부(SP1)에 중첩하는 정전기 방전패턴(ESD-P)의 일측 말단에는 정전기 방전을 용이하게 하기 위해, 꼭지점이 형성될 수 있다. 다시 말해, 정전기 방전패턴(ESD-P)은 바늘 형상일 수 있고, 정전기 방전패턴(ESD-P)의 뾰족한 부분은 제1 센서부(SP1)에 중첩할 수 있다.
평면상에서 정전기 방전패턴(ESD-P)은 제1 연결부(CP1)보다 제1 센싱부(SP1)의 꼭지점에 더 인접하게 배치된다. 다시 말해, 정전기 방전패턴(ESD-P)은 제1 연결부(CP1)과 제2 연결부(CP2)이 교차되는 지점으로부터 멀리 배치된다. 꼭지점으로 정전기가 유도되어 제1 연결부(CP1)의 단선을 방지할 수 있다.
본 발명의 일 실시예에서, 정전기 방전패턴(ESD-P)은 제1 연결 컨택홀(CNT-I)을 통해 제1 센싱부(SP1)에 연결될 수 있다. 꼭지점이 형성된 정전기 방전패턴(ESD-P)의 일측 말단은 제2 센서부(SP2)에 중첩할 수 있다.
도 22a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 22b는 도 22a에 도시된 입력감지유닛(ISU)의 FF영역을 확대한 도면이다. 도 22c 및 도 22d는 도 22b의 -Ⅷ'에 따른 표시장치의 단면도이다. 도 22a는 도 10a에 대응하는 도면이다. 이하, 도 1 내지 도 15f를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다. 이하, 회로 소자층(DP-CL)은 간략히 도시되었다. 도 16a 내지 도 21을 참조하여 설명한 실시예들은 이하에서 설명되는 입력감지유닛(ISU)에도 동일하게 적용될 수 있다.
도 22a에 도시된 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 메쉬 형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬 형상을 가짐으로써 표시패널(DP, 도 9 참조)의 전극들과의 기생 커패시턴스가 감소될 수 있다. 또한, 후술하는 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 발광영역들(PXA-R, PXA-G, PXA-B)에 비중첩하므로 표시장치(DD)의 사용자에게 시인되지 않는다.
메쉬 형상의 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 저온 공정이 가능한 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있고, 이에 한정되지는 않는다. 연속공정으로 입력감지유닛(ISU)을 형성하더라도 유기발광 다이오드들(OLED, 도 6 참조)의 손상이 방지될 수 있다.
도 22b 및 도 22c에 도시된 것과 같이, 제1 센서부(SP1)는 발광영역들(PXA-R, PXA-G, PXA-B)에 비중첩하고, 비발광영역(NPXA)에 중첩한다. 발광영역들(PXA-R, PXA-G, PXA-B) 각각은 도 6에 도시된 발광영역(PXA)과 동일하게 정의될 수 있다.
제1 센서부(SP1)의 메쉬선들은 복수 개의 메쉬홀들(IS-OPR, IS-OPG, IS-OPB, 이하 메쉬홀들)을 정의할 수 있다. 메쉬선들은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 발광영역들(PXA-R, PXA-G, PXA-B)에 일대일 대응할 수 있다.
발광영역들(PXA-R, PXA-G, PXA-B)은 유기발광 다이오드들(OLED)에서 생성되는 광의 컬러에 따라 복수 개의 그룹으로 구분될 수 있다. 도 22b에는 발광 컬러에 따라 3개의 그룹으로 구분되는 발광영역들(PXA-R, PXA-G, PXA-B)을 도시하였다.
발광영역들(PXA-R, PXA-G, PXA-B)은 유기발광 다이오드(OLED)의 발광층(EML)에서 발광하는 컬러에 따라 다른 면적을 가질 수 있다. 유기발광 다이오드의 종류에 따라 발광영역들(PXA-R, PXA-G, PXA-B)의 면적이 결정될 수 있다.
메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 서로 다른 면적을 갖는 복수 개의 그룹들로 구분될 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 대응하는 발광영역들(PXA-R, PXA-G, PXA-B)에 따라 3개의 그룹으로들로 구분될 수 있다.
이상에서, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)이 발광영역들(PXA-R, PXA-G, PXA-B)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB) 각각은 2 이상의 발광영역들(PXA-R, PXA-G, PXA-B)에 대응할 수 있다.
발광영역들(PXA-R, PXA-G, PXA-B)의 면적이 다양한 것을 예시적으로 도시하였으나, 이에 제한되지 않는다. 발광영역들(PXA-R, PXA-G, PXA-B)의 크기는 서로 동일할 수 있고, 또한 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 크기도 서로 동일할 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 평면상 형상은 제한되지 않고, 마름모와 다른 다각형상을 가질 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 평면상 형상은 코너부가 라운드된 다각형상을 가질 수도 있다.
도 22d에 도시된 것과 같이, 본 발명의 일 실시예에 따른 제1 센서부(SP1)는 다층구조를 가질 수 있다. 제1 센서부(SP1)는 연속적으로 적층된(접촉하는) 투명 전도성 산화물층(SP-T)과 메쉬선층(SP-M)을 포함할 수 있다. 투명 전도성 산화물층(SP-T)은 발광영역들(PXA-R, PXA-G, PXA-B, 도 22b 참조)에도 중첩할 수 있다. 투명 전도성 산화물층(SP-T)과 메쉬선층(SP-M)의 적층 순서는 특별히 제한되지 않는다. 별도로 도시하지 않았으나, 제2 도전층(IS-CL2)으로부터 형성된 다른 도전패턴들, 예컨대 제2 센서부들(SP2, 도 10a 및 도 22a 참조) 및 제2 연결부들(CP2, 도 10a 및 도 22a 참조)은 제1 센서부(SP1)와 동일한 적층 구조를 가질 수 있다.
도 23a 내지 도 23f는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 이하, 도 1 내지 도 15f를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다. 도 16a 내지 도 22d를 참조하여 설명한 실시예들은 이하에서 설명되는 입력감지유닛(ISU)에도 동일하게 적용될 수 있다.
도 23a 내지 도 23f는 도 22c에 대응하는 단면을 도시하였다. 본 실시예에서 메쉬 형상의 감지전극을 예시적으로 설명하나, 이에 제한되지 않는다. 도 23a 내지 도 23c는 도 2a 내지 도 2f를 참조하여 설명한 "층" 형태의 반사방지유닛을 구체적으로 도시하였다.
도 23a에 도시된 것과 같이, 반사방지유닛(RPU)은 제2 절연층(IS-IL2) 상에 직접 배치된 블랙매트릭스(BM) 및 컬러필터들(CF, 이하 컬러필터들)을 포함한다. 블랙매트릭스(BM)는 비발광영역(NPXA)에 중첩하고, 컬러필터들(CF)은 발광영역들(PXA)에 각각 중첩한다. 컬러필터들(CF)은 복수 개의 그룹들의 컬러필터들을 포함할 수 있다. 예컨대, 컬러필터들(CF)은 레드 컬러필터들, 그린 컬러필터들, 및 블루 컬러필터들을 포함할 수 있다. 컬러필터들(CF)은 그레이 필터를 포함할 수도 있다.
본 발명에서 블랙매트릭스(BM)는 광을 차단시킬 수 있는 물질을 포함한다. 예컨대, 블랙매트릭스(BM)는 광흡수율이 높은 유기물질을 포함할 수 있다. 블랙매트릭스(BM)는 검정색 안료 또는 검정색 염료를 포함할 수 있다. 블랙매트릭스(BM)는 감광성 유기 물질을 포함하며, 예를 들어, 안료 또는 염료 등의 착색제를 포함할 수 있다. 블랙매트릭스(BM)는 단층 또는 다층 구조를 가질 수 있다.
블랙매트릭스(BM)와 컬러필터들(CF)은 단차를 형성할 수 있다. 블랙매트릭스(BM)와 컬러필터들(CF)의 형성 순서에 따라 블랙매트릭스(BM)가 컬러필터들(CF)이 일부를 커버할 수 있고, 컬러필터들(CF)이 블랙매트릭스(BM)의 일부를 커버할 수 있다. 블랙매트릭스(BM)에 중첩하는 영역에서 컬러필터들(CF)은 서로 중첩할 수도 있다.
컬러필터들(CF)은 유기발광 다이오드들(OLED)로부터 생성된 광을 투과시킬 뿐만 아니라 외부로부터 입사된 광(이하, 외부광)의 반사율을 감소시킨다. 외부광은 컬러필터들(CF)을 통과함에 따라 광량 중 약 1/3로 감소된다. 컬러필터들(CF)을 통과한 광은 일부 소멸되고, 컬러필터들(CF)의 아래에 배치된 구성들, 예컨대 표시 소자층(DP-OLED) 및 박막 봉지층(TFE) 등으로부터 일부 반사된다. 반사된 광은 컬러필터들(CF)로 다시 입사된다. 상기 반사광은 컬러필터들(CF)을 통과하면서 휘도가 감소된다. 결과적으로 외부광 중 일부만이 표시장치로부터 반사된다. 즉, 외부광 반사율이 감소한다.
도 23b에 도시된 것과 같이, 반사방지층(RPU)은 표시영역(DA)과 비표시영역(NDA)에 중첩하는 금속함유층들(ML1, ML2) 및 표시영역(DA)과 비표시영역(NDA)에 중첩하는 유전체층들(IL1, IL2)을 포함할 수 있다. 2개의 금속함유층들(ML1, ML2)과 2개의 유전체층들(IL1, IL2)을 포함하는 반사방지유닛(RPU)을 예시적으로 도시하였다. 금속함유층들(ML1, ML2)은 반사층들에 해당하고, 유전체층들(IL1, IL2)은 상쇄간섭의 조건을 제어한다.
금속함유층들(ML1, ML2)과 유전체층들(IL1, IL2)은 교번하게 적층될 수 있다. 적층 순서는 특별히 제한되지 않는다. 제1 금속함유층(ML1)은 흡수율이 약 30%이상인 금속을 포함할 수 있다. 제1 금속함유층(ML1)은 굴절률(n)이 약 1.5 내지 7 사이이고, 흡수 계수(k)가 약 1.5 내지 7 사이의 물질일 수 있다. 제1 금속함유층(ML1)은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 코발트(Co), 산화구리(CuO), 질화티타늄(TiNx) 및 황화니켈(NiS) 중 어느 하나 이상을 포함할 수 있다. 제1 금속함유층(ML1)은 상술한 물질 중 어느 하나를 포함하는 금속층일 수 있다. 제2 금속함유층(ML2) 역시 상술한 금속들을 포함할 수 있다.
제1 유전체층(IL1) 및 제2 유전체층(IL2)은 산화실리콘(SiO2), 산화티타늄(TiO2), 불소화리튬(LiF), 불화칼슘(CaF2), 불화마그네슘(MaF2), 질화실리콘(SiNx), 산화탄탈륨(Ta2O5), 산화나이오븀(Nb2O5), 실리콘카본나이트라이드(SiCN), 산화몰리브덴(MoOx), 산화철(FeOx) 및 산화크롬(CrOx) 중 선택된 어느 하나로 형성될 수 있다.
외부로부터 입사된 광(OIL)은 제1 금속함유층(ML1)으로부터 일부 반사되고(이하, 제1 반사광(RL1)), 제2 금속함유층(ML2)으로부터 일부 반사된다(제2 반사광(RL2)). 제1 유전체층(IL1)은 제1 반사광(RL1)과 제2 반사광(RL2)의 위상 차이가 약 180°가 되도록 제1 유전체층(IL1)을 통과하는 광의 위상을 조절한다. 그에 따라 제1 반사광(RL1)과 제2 반사광(RL2)은 상쇄된다.
제1 금속함유층(ML1), 제2 금속함유층(ML2), 제1 유전체층(IL1), 및 제2 유전체층(IL2)의 두께, 재료 등은 제1 반사광(RL1)과 제2 반사광(RL2)이 상쇄 간섭되는 조건을 만족하도록 선택될 수 있고, 특별히 제한되지 않는다.
도 23c에 도시된 것과 같이, 반사방지유닛(RPU)은 소정의 방향으로 배향된 액정들을 포함할 수 있다. 예컨대, 반사방지층(RPL)은 한 쪽 방향으로 틸트각(Tilt Angle)을 가지는 디스코틱액정층을 포함할 수 있다. 이러한 반사방지층(RPL)은 편광자의 기능을 가질 수 있다. 반사방지유닛(RPU)은 다층의 액정층들을 포함할 수 도 있다.
상술한 반사방지층들(RPL)은 입력감지유닛(ISU) 상에 직접 배치된 것으로 설명되었으나, 반사방지층들(RPL)의 적층 순서는 변경될 수 있다.
도 23d는 도 2e를 참조하여 설명한 반사방지유닛의 기능을 갖는 입력감지층(ISL-1)을 구체적으로 도시하였다. 제2 절연층(IS-IL2)은 블랙매트릭스(BM)와 컬러필터들(CF)을 포함할 수 있다. 본 발명의 일 실시예에서 제2 절연층(IS-IL2)이 아닌 제1 절연층(IS-IL1)이 블랙매트릭스(BM)와 컬러필터들(CF)을 포함할 수도 있다. 블랙매트릭스(BM)와 컬러필터들(CF)에 대하여 도 23a의 설명을 참조한다.
도 23e는 도 2f를 참조하여 설명한 반사방지유닛의 기능을 갖는 표시패널(DP-1)을 구체적으로 도시하였다. 도 23e에 도시된 것과 같이, 박막 봉지층(TFE)에 구비된 봉지 유기막(OL)이 블랙매트릭스(BM), 컬러필터들(CF), 및 평탄화층(FL)을 포함할 수 있다. 블랙매트릭스(BM)와 컬러필터들(CF)의 배치관계는 도 23a에 도시된 반사방지층(RPL)과 동일할 수 있는바 상세한 설명은 생략한다. 평탄화층(FL)은 블랙매트릭스(BM)와 컬러필터들(CF)이 형성한 단차를 제거하고 평탄한 상면을 제공한다. 평탄화층(FL)은 유기 모노머층일 수 있다.
블랙매트릭스(BM)와 컬러필터들(CF)은 전면 발광형 표시장치에 있어서, 표시 소자층(DP-OLED) 상에 배치되는 것을 조건으로 표시패널, 입력감지유닛, 및 윈도우유닛의 유기막을 대체할 수 있다.
도 23f에 도시된 표시패널(DP-1)은 도 23e에 도시된 표시패널(DP-1) 대비 평탄화층(FL)이 생략될 수 있다. 제1 절연층(IS-IL1)은 유기물질을 포함할 수 있고, 블랙매트릭스(BM)와 컬러필터들(CF)이 형성한 단차를 제거하고, 평탄한 상면을 제공할 수 있다.
도 24a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 24b는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 24c는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 이하, 도 1 내지 도 15f를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다. 도 22a 내지 도 23f를 참조하여 설명한 실시예들은 이하에서 설명되는 표시장치(DD)에도 동일하게 적용될 수 있다.
도 24a는 도 10a에 대응하는 평면을 도시하였고, 도 24b는 도 14e에 대응하는 단면을 도시하였다. 본 실시예에 따르면, 제1 도전층(IS-CL1, 도 9 참조)으로부터 제1 감지전극들(IE1-1 내지 IE1-5)을 형성하고, 제2 도전층(IS-CL2, 도 9 참조)으로부터 제2 감지전극들(IE2-1 내지 IE2-4)을 형성한다. 따라서, 도 11a 내지 도 11c를 참조하여 설명한 제1 연결 컨택홀들(CNT-I)이 생략될 수 있다. 본 실시예에 따른 입력감지유닛(ISU)의 구동방법은 특별히 제한되지 않고, 뮤추얼 캡 방식 및/또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 도 11a 내지 도 13c를 참조하여 설명한 것과 동일할 수 있다. 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5)은 제1 도전층(IS-CL1)에 의해 형성된 제1 라인부들(SL1-11 내지 SL1-51)만 포함하고, 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 도전층(IS-CL2)에 의해 형성된 제2 라인부들(SL2-12 내지 SL2-42)만 포함할 수도 있다.
본 발명의 일 실시예에서 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2)은 전도성 고분자를 포함하고, 제1 절연층(IS-IL1, 도 9 참조) 및 제2 절연층(IS-IL2, 도 9 참조)은 절연성 고분자를 포함할 수 있다. 제1 도전층(IS-CL1), 제2 도전층(IS-CL2), 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2)이 전도성은 다르나 모두 고분자를 포함하는 경우, 동일한 챔버 내에서 연속 증착 공정에 의해 형성될 수 있어 공정 시간을 단축할 수 있다. 또한, 고분자는 탄성 모듈러스가 작기 때문에 플렉서블 표시장치에 적합하게 적용할 수 있다.
도 24c는 도 24a의 -Ⅸ'에 따른 단면을 도시하였다. 도 24c에 있어서, 평탄한 상면을 제공하는 제1 절연층(IS-IL1)을 예시적으로 도시하였으나, 제1 절연층(IS-IL1)은 단차를 포함할 수 있다. 본 실시예에 있어서, 제1 절연층(IS-IL1)의 굴절률과 제2 절연층(IS-IL2)의 굴절률을 조절함으로써 서로 다른 층상에 배치된 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 반사율차를 개선할 수 있다.
제1 절연층(IS-IL1)은 제1 감지전극들(IE1-1 내지 IE1-5)의 굴절률과 유사한 굴절률을 가질 수 있다. 제2 절연층(IS-IL2)은 제1 절연층(IS-IL1)보다 작은 굴절률을 갖는 것이 바람직하다. 예컨대, 제1 감지전극들(IE1-1 내지 IE1-5)이 ITO 전극인 경우, 제1 절연층(IS-IL1)은 1.7 내지 1.8 범위의 굴절률(550nm 파장 기준)을 갖고, 제2 절연층(IS-IL2)은 공기의 굴절률과 제1 절연층(IS-IL1)의 굴절률 사이의 굴절률, 예컨대 1.5 내지 1.65의 굴절률을 가질 수 있다.
이와 같이, 굴절률이 다른 제1 절연층(IS-IL1)과 제2 절연층(IS-IL2)을 감지전극 상에 배치시킴으로써, 외부광의 반사율을 감소시키는 동시에 서로 다른 층상에 배치된 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 반사율차를 개선할 수 있다.
도 25a 및 도 25b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 일부분을 도시한 평면도이다. 도 25c는 도 25a 및 도 25b의 -Ⅹ'에 따른 단면도이다. 이하, 도 1 내지 도 15f를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다. 도 22a 내지 도 24c를 참조하여 설명한 실시예들은 이하에서 설명되는 표시장치(DD)에도 동일하게 적용될 수 있다.
본 실시예에 따른 입력감지유닛(ISU)은 도 24a 및 도 24b에 도시된 입력감지유닛(ISU)과 유사하게 제1 도전층(IS-CL1, 도 9 참조)으로부터 제1 감지전극들(IE1-1 내지 IE1-5)을 형성하고, 제2 도전층(IS-CL2, 도 9 참조)으로부터 제2 감지전극들(IE2-1 내지 IE2-4)을 형성한다. 도 24a 및 도 24b에 도시된 입력감지유닛(ISU)과 달리, 메쉬 형상의 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 예시적으로 도시하였다. 티타늄/알루미늄/티타늄의 3층 구조를 갖는 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 예시적으로 도시하였다.
본 실시예에 따른 입력감지유닛(ISU)은 제1 도전층(IS-CL1)으로부터 형성된 제1 더미 전극들(DMP1)과 제2 도전층(IS-CL2)으로부터 형성된 제2 더미 전극들(DMP2)을 더 포함할 수 있다. 제1 더미 전극들(DMP1)은 제3 연결 컨택홀들(CNT-D)을 통해서 제2 감지전극들(IE2-1 내지 IE2-4)의 제2 센서부들(SP2)에 연결된다. 제2 더미 전극들(DMP2)은 제3 연결 컨택홀들(CNT-D)을 통해서 제1 감지전극들(IE1-1 내지 IE1-5)의 제1 센서부들(SP1)에 연결될 수 있다. 제1 더미 전극들(DMP1)과 제2 더미 전극들(DMP2)은 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)의 저항을 감소시킬 수 있다.
본 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5)과 동일한 적층구조 및 동일한 물질을 포함하는 제1 더미 전극들(DMP1)을 예시적으로 설명하였으나, 제1 더미 전극들(DMP1)은 제1 감지전극들(IE1-1 내지 IE1-5)과 다른 적층구조 및 다른 물질을 포함할 수도 있다. 예컨대, 제1 더미 전극들(DMP1)은 투명한 도전성 산화물을 포함할 수 있고, 도 24a에 도시된 제2 감지전극들(IE2-1 내지 IE2-4)의 제2 센서부와 유사한 형상(발광영역들(PXA-R, PXA-G, PXA-B)에 중첩하는 형상)을 가질 수 있다. 별도로 도시하지 않았으나, 도 10a 내지 도 23f를 참조하여 설명한 입력감지유닛들(ISU)에 있어서, 제1 도전층(IS-CL1)으로부터 형성된 더미 전극들을 더 포함할 수 있다. 더미 전극들 각각은 제1 센서부들 및 제2 센서부들 중 대응하는 센서부에 중첩할 수 있다.
도 26a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 26b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제1 도전층(IS-CL1)의 평면도이다. 도 26c는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제2 도전층(IS-CL2)의 평면도이다. 이하, 도 1 내지 도 15f를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다. 도 22a 내지 도 25c를 참조하여 설명한 실시예들은 이하에서 설명되는 입력감지유닛(ISU)에도 동일하게 적용될 수 있다.
도 26a에 도시된 것과 같이, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-4), 제1 감지전극들(IE1-1 내지 IE1-4)에 연결된 제1 신호라인들(SL1-1 내지 SL1-4), 제2 감지전극들(IE2-1 내지 IE2-3), 및 제2 감지전극들(IE2-1 내지 IE2-3)에 연결된 제2 신호라인들(SL2-1 내지 SL2-3)을 포함할 수 있다. 본 실시예에 따른 입력감지유닛(ISU)의 구동방법은 특별히 제한되지 않고, 뮤추얼 캡 방식 및/또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-4) 각각은 제2 방향(DR2)으로 연장된 형상을 갖는다. 제1 감지전극들(IE1-1 내지 IE1-4)은 제1 방향(DR1)으로 나열된다. 제2 감지전극들(IE2-1 내지 IE2-3)은 제1 감지전극들(IE1-1 내지 IE1-4)과 교번하게 배치된다. 제2 감지전극들(IE2-1 내지 IE2-3)은 복수 개의 센서부들(IE-1 내지 IE-3)을 포함한다. 제2 방향(DR2)으로 이격되어 나열된 3개의 센서부들(IE-1 내지 IE-3)을 포함하는 제2 감지전극들(IE2-1 내지 IE2-3)을 예시적으로 도시하였다.
제2 신호라인들(SL2-1 내지 SL2-3)은 제2 감지전극들(IE2-1 내지 IE2-3)의 대응하는 센서부들을 전기적으로 연결한다. 제2 감지전극들(IE2-1 내지 IE2-3)의 제1 센서부들(IE-1)은 제2 신호라인들(SL2-1 내지 SL2-3) 중 어느 하나의 신호라인(SL2-1)에 모두 연결된다.
도 26b에 도시된 것과 같이, 제1 도전층(IS-CL1)으로부터 제1 감지전극들(IE1-1 내지 IE1-4), 제2 감지전극들(IE2-1 내지 IE2-3), 및 제2 신호라인들(SL2-1 내지 SL2-3)의 제1 라인부들(SL2-21 내지 SL2-31)이 형성될 수 있다. 도 26b에 제1 절연층(IS-IL1, 도 9 참조)이 미 도시되었으나, 제1 절연층(IS-IL1)에는 제2 연결 컨택홀들(CNT-S) 및 제4 연결 컨택홀들(CNT-IS)이 정의될 수 있다.
도 26c에 도시된 것과 같이, 제2 도전층(IS-CL2)으로부터 제1 신호라인들(SL1-1 내지 SL1-4)이 형성되고, 제2 신호라인들(SL2-1 내지 SL2-3)의 제2 라인부들(SL2-22 내지 SL2-32) 및 제2 라인부들(SL2-22 내지 SL2-32)에 연결된 패드부들(SL-P)이 형성될 수 있다. 제2 신호라인들(SL2-1 내지 SL2-3)의 제2 라인부들(SL2-22 내지 SL2-32) 각각은 제2 연결 컨택홀들(CNT-S)을 통해 제2 신호라인들(SL2-1 내지 SL2-3)의 제1 라인부들(SL2-21 내지 SL2-31)에 연결된다. 제1 신호라인들(SL1-1 내지 SL1-4)은 제4 연결 컨택홀들(CNT-IS)을 통해 제1 감지전극들(IE1-1 내지 IE1-4)에 각각 연결될 수 있다.
도 26a 내지 도 26c를 참조하여 설명한 것과 같이, 감지전극들은 동일한 층 상에 배치되고, 신호라인들 중 일부가 감지전극들과 다른 층 상에 배치될 수 있다. 본 실시예에 따른 입력감지유닛(ISU)의 패드영역(NDA-PD)의 단면상 구조는 도 12a 내지 도 13c와 같이 동일하게 적용될 수 있다.
도 27a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 27b는 본 발명의 일 실시예에 따른 센서 블록의 평면도이다. 도 27c는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 27a에 도시된 것과 같이 입력감지유닛(ISU)은 제1 감지전극들(IE1), 제2 감지전극들(IE2-1 내지 IE2-3), 및 복수 개의 신호라인들(SL1 내지 SL4)을 포함한다. 입력감지유닛(ISU)은 표시영역(DD-DA)에 배치된 복수 개의 센서 블록들(SB)을 포함한다. 센서 블록들(SB)은 복수 개의 센서 열들(ISC1 내지 ISC6)을 정의하거나, 복수 개의 센서 행들(ISL1 내지 ISL3)을 정의할 수 있다. 복수 개의 센서 열들(ISC1 내지 ISC6) 각각은 열 방향(도 27a에서 제1 방향(DR1))으로 나열된 복수 개의 센서 블록들(SB)을 포함할 수 있다. 복수 개의 센서 열들(ISC1 내지 ISC6)은 행방향(도 27a에서 제2 방향(DR2))으로 나열된다. 도 27a에는 매트릭스 형태로 배열된 복수 개의 센서 블록들(SB)을 도시하였으나, 이에 제한되지 않는다.
도 27b에 도시된 것과 같이, 복수 개의 센서 블록들(SB) 각각은 제1 감지전극(IE1)과 그에 인접하게 배치되고, 소정의 방향으로 나열된 i개(여기서 i는 2 이상의 자연수)의 제2 감지전극들(IE2-1 내지 IE2-i)을 포함한다. 도 27a에는 i가 3인 제2 감지전극들(IE2-1 내지 IE2-3)을 도시하였다. 상기 i개의 제2 감지전극들(IE2-1 내지 IE2-i)은 하나의 센서 그룹을 이룬다. 제2 감지전극들(IE2-1 내지 IE2-i)이 나열된 방향은 제1 감지전극(IE1)의 연장방향과 실질적으로 동일할 수 있다.
여기서, 센서 블록(SB)이 "1개의 제1 감지전극을 포함한다."는 것과 센서 블록(SB)이 "복수 개의 제1 감지전극들을 포함한다."는 것은 전기적으로 절연된 제1 감지전극의 개수에 따라 결정된다. 센서 블록(SB)이 2개의 도전패턴을 포함하더라도, 신호라인에 의해 전기적으로 연결된 2개의 도전패턴은 1개의 제1 감지전극으로 정의된다. 이는 제2 감지전극에도 동일하게 적용된다. 즉, 도 27b에 도시된 i개의 제2 제2 감지전극들(IE2-1 내지 IE2-i)은 서로 전기적으로 분리된다.
이하, 센서 열들(ISC1 내지 ISC6)은 왼쪽에서 오른쪽으로, 센서 행들(ISL1 내지 ISL3)은 상측에서 하측으로, i개의 제2 감지전극들(IE2-1 내지 IE2-i)은 상측에서 하측으로 갈수록 구성들의 순서가 증가되는 것으로 설명된다.
제2 감지전극들(IE2-1 내지 IE2-i)이 외부 입력 검출을 위한 검출신호(또는 전송신호)를 수신할 때, 제1 감지전극(IE1)은 제2 감지전극들(IE2-1 내지 IE2-i)에 정전 결합(capacitively coupling) 된다. 입력 수단이 정전 결합된 제2 감지전극들(IE2-1 내지 IE2-i) 중 특정한 제2 감지전극 상에 배치되면, 제1 감지전극(IE1)와 상기 제2 감지전극 사이의 정전용량(capacity)이 변화된다. 입력감지회로(IS-C, 도 4a 참조)는 상기 특정한 제2 감지전극으로부터 상기 변화된 정전용량을 검출하여 입력 수단의 좌표정보를 산출한다.
본 발명의 일 실시예에서, 제1 감지전극(IE1)이 외부 입력 검출을 위한 검출신호를 수신할 수 있고, 이때 입력감지회로(IS-C)는 상기 특정한 제2 감지전극으로부터 상기 변화된 정전용량을 검출하여 입력 수단의 좌표정보를 산출한다.
다시, 도 27a를 참조하여 복수 개의 센서 블록들(SB)과 복수 개의 신호라인들(SL1 내지 SL4)의 연결관계를 설명한다. 복수 개의 센서 블록들(SB)과 복수 개의 신호라인들(SL1 내지 SL4)의 연결관계는 제1 센서 열(ㅑSC1) 및 제2 센서 열(ISC2)을 중심으로 설명한다.
신호라인들(SL1 내지 SL4)은 제1 신호라인들(SL1), 제2 신호라인들(SL2), 제3 신호라인들(SL3) 및 제4 신호라인들(SL4)을 포함한다. 제1 신호라인들(SL1)은 제1 센서 열(ISC1)의 센서 블록들(SB)의 제1 센서들(IE1)에 각각 연결된다. 제1 신호라인들(SL1)은 라인부와 라인부의 말단에 연결된 패드부(SL-P)를 포함할 수 있다. 라인부는 제1 신호라인들(SL1) 각각의 패드부(SL-P)를 제외한 부분으로 정의될 수 있다. 제1 신호라인들(SL1)의 패드부들(SL1-P)은 비표시영역(DD-NDA)에 정렬될 수 있다.
제2 신호라인들(SL2)은 센서 열의 센서 블록들(SB) 중 n번째 센서 블록의 i개의 제2 감지전극들 중 j번째(여기서 j는 1 이상이고 i 이하인 자연수) 제2 감지전극과 n+1번째 센서 블록의 i개의 제2 감지전극들 중 i-j+1번째 제2 감지전극을 연결한다. 이하, 제1 센서 열(ISC1)에 대응하는 3개의 제2 신호라인들(SL2-1, SL2-2, SL2-3)을 참조하여 상세히 설명한다.
어느 하나의 제2 신호라인(SL2-1)은 첫번째 센서 블록(SB)의 첫번째 제2 감지전극(IE2-1), 두번째 센서 블록(SB)의 세번째 제2 감지전극(IE2-3), 및 세번째 센서 블록(SB)의 첫번째 제2 감지전극(IE2-1)를 연결한다. 다른 하나의 제2 신호라인(SL2-2)은 첫번째 내지 세번째 센서 블록들(SB)의 두번째 제2 감지전극(IE2-2)을 연결한다. 나머지 하나의 제2 신호라인(SL2-3)은 첫번째 센서 블록(SB)의 세번째 제2 감지전극(IE2-3), 두번째 센서 블록(SB)의 첫번째 제2 감지전극(IE2-1), 및 세번째 센서 블록(SB)의 세번째 제2 감지전극(IE2-3)를 연결한다.
제1 센서 열(ISC1)에 대응하는 제2 신호라인들(SL2)과 제2 센서 열(ISC2)에 대응하는 제2 신호라인들(SL2)은 제3 신호라인들(SL3)을 통해 연결될 수 있다. 제2 신호라인들(SL2)과 대응하는 제3 신호라인은 제2 연결 컨택홀들(CNT-S)을 통해 연결될 수 있다.
제3 신호라인들(SL3)은 하나의 센서 블록에 배치된 제2 센서들의 개수와 동일한 개수로 제공될 수 있다. 즉, i개의 제3 신호라인들(SL3)이 제공될 수 있다. 본 실시예에서 3개의 제3 신호라인들(SL3)이 도시되었다.
제1 센서 열(ISC1)에 대응하는 어느 하나의 제2 신호라인(SL2-1)과 제2 센서 열(ISC2)에 대응하는 어느 하나의 제2 신호라인(SL2-1)은 3개의 제3 신호라인들(SL3) 중 어느 하나의 제3 신호라인(SL3)에 의해 연결된다. 제1 센서 열(ISC1)에 대응하는 다른 하나의 제2 신호라인(SL2-2)과 제2 센서 열(ISC2)에 대응하는 다른 하나의 제2 신호라인(SL2-2)은 3개의 제3 신호라인들(SL3) 중 다른 하나의 제3 신호라인(SL3)에 의해 연결된다. 제3 신호라인(SL3)에 의해 복수 개의 센서 열들(ISC1 내지 ISC6)에 배치된 대응하는 제2 감지전극들(IE2-1 내지 IE2-3)은 서로 전기적으로 연결된다.
제4 신호라인들(SL4)은 제3 신호라인들(SL3)의 개수와 동일한 개수로 제공될 수 있다. 즉, i개의 제4 신호라인들(SL4)이 제공될 수 있다. i개의 제4 신호라인들(SL4)은 제2 연결 컨택홀들(CNT-S)을 통해 i개의 제3 신호라인들(SL3)에 1:1 대응하게 연결될 수 있다.
도 27c의 입력감지유닛(ISU))은 도 27a의 입력감지유닛(ISU)과 신호라인들(SL1 내지 SL4)과 제1 감지전극들(IE1) 및 제2 감지전극들(IE2-1 내지 IE2-3) 사이의 연결관계가 상이하다.
제1 센서 열(ISC1)에 대응하는 제1 신호라인들(SL1)과 제2 센서 열(ISC2)에 대응하는 제1 신호라인들(SL1)은 제3 신호라인들(SL3)을 통해 연결될 수 있다. 제3 신호라인들(SL3)은 하나의 센서 열에 배치된 제1 감지전극들(IE1)의 개수와 동일한 개수로 제공될 수 있다. 본 실시예에서 3개의 제3 신호라인들(SL3)이 도시되었다.
제1 센서 열(ISC1)의 첫번째 제1 감지전극(IE1)과 제2 센서 열(ISC2)의 첫번째 제1 감지전극(IE1)은 3개의 제3 신호라인들(SL3) 중 어느 하나의 제3 신호라인(SL3)에 의해 연결된다. 제1 센서 열(ISC1)의 두번째 제1 감지전극(IE1)과 제2 센서 열(ISC2)의 두번째 제1 감지전극(IE1)은 3개의 제3 신호라인들(SL3) 중 다른 하나의 제3 신호라인(SL3)에 의해 연결된다. 제1 센서 열(ISC1)의 세번째 제1 감지전극(IE1)과 제2 센서 열(ISC2)의 세번째 제1 감지전극(IE1)은 3개의 제3 신호라인들(SL3) 중 또 다른 하나의 제3 신호라인(SL3)에 의해 연결된다. 제4 신호라인들(SL4)은 제3 신호라인들(SL3)의 개수와 동일한 개수로 제공될 수 있다.
도 28은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 이하, 도 9 내지 도 13c를 참조하여 설명한 입력감지유닛(ISU) 대비 차이점 위주로 설명한다.
도 28에 도시된 것과 같이, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4), 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다.
제2 신호라인들(SL2-1 내지 SL2-4)은 라인부(SL-L)와 패드부(SL-P)를 포함한다. 하나의 제2 신호라인(SL2-1)을 참조하여 구체적으로 설명한다. 라인부(SL-L)는 제1 라인부(SL2-11)와 제2 라인부(SL2-12)를 포함할 수 있다. 제1 라인부(SL2-11)는 어느 하나의 제2 감지전극(IE2-1)의 양단에 연결된다. 제1 라인부(SL2-11)는 제1 도전층(IS-CL1)으로부터 형성될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4) 역시 제1 도전층(IS-CL1)으로부터 형성될 수 있다.
제2 라인부(SL2-12)는 제2 연결 컨택홀(CNT-S)을 통해 제1 라인부(SL2-11)에 연결될 수 있다. 제2 라인부(SL2-12)의 말단에는 패드부(SL-P)가 연결된다. 제2 라인부(SL2-12)는 제2 도전층(IS-CL2)으로부터 형성될 수 있다. 제2 라인부(SL2-12)와 패드부(SL-P)는 동일한 포토리소그래피 공정에 의해 형성되므로 일체의 형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5), 제1 신호라인들(SL1-1 내지 SL1-5)은 제2 도전층(IS-CL2)으로부터 형성될 수 있다.
본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5)은 도 11d를 참조하여 설명한 것과 같이 2층 구조를 가질 수도 있다. 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 라인부(SL2-12)와 일체의 형상을 갖고, 제1 라인부(SL2-11)에 대응하는 라인부들을 더 포함할 수 있다.
도 29는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 30a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다. 도 30b는 도 30a의 ⅩI-I'에 따른 단면도이다. 도 30c는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다. 도 30d 내지 도 30f는 도 30c의 I-ⅩI'에 따른 단면도이다. 이하, 도 1 내지 도 28를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 29는 입력감지유닛(ISU)의 적층관계를 설명하기 위해, 표시장치(DD)가 단순하게 도시되었다. 도 9에 도시된 표시장치(DD) 대비, 제2 도전층(IS-CL2)과 제2 절연층(IS-IL2)이 생략된다.
도 29에 도시된 것과 같이, 본 발명의 일 실시예에 따른 입력감지유닛(ISU)은 제1 도전층(IS-CL1) 및 제1 도전층(IS-CL1)을 직접 커버하는(또는 접촉하는) 제1 절연층(IS-IL1)을 포함할 수 있다. 제1 도전층(IS-CL1)은 복수 개의 도전패턴들을 포함한다.
도 30a 및 도 30b에 도시된 것과 같이, 입력감지유닛(ISU)은 복수 개의 감지전극들(IE, 이하 감지전극들) 및 복수 개의 신호라인들(SL, 이하 신호라인들)을 포함할 수 있다. 감지전극들(IE)은 고유의 좌표정보를 갖는다. 예컨대, 감지전극들(IE)은 매트릭스 형태로 배열될 수 있고, 신호라인들(SL)에 각각 연결된다. 신호라인들(SL) 각각은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다. 감지전극들(IE)의 형상과 배열은 특별히 제한되지 않는다. 신호라인들(SL) 중 일부는 표시영역(DA)에 배치되고, 일부는 비표시영역(NDA)에 배치될 수 있다. 본 실시예에 따른 입력감지유닛(ISU)은 셀프 캡 방식으로 좌표정보를 획득할 수 있다.
본 실시예에 있어서 메쉬 형상의 감지전극들(IE)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 본 실시예에 따른 입력감지유닛(ISU)의 패드영역(NDA-PD)의 단면상 구조는 도 12a 내지 도 13c와 같이 유사하게 적용될 수 있다. 다만, 도 12a 내지 도 13c에 도시된 것과 달리, 더미 패드들(IS-DPD)과 패드부(SL-P) 사이에 제1 절연층(IS-IL1)이 생략되고, 패드부들(CSL-P, DL-P)과 신호패드들(DP-PD) 사이에 제1 절연층(IS-IL1)이 생략된다. 본 실시예에 있어서, 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 중첩하되 패드영역(NDA-PD)을 노출시킨다.
도 30c 및 도 30d에 도시된 것과 같이, 입력감지유닛(ISU)은 감지전극들(IE), 감지전극들(IE)의 하부에 배치된 예비 절연층(IS-IL0, spare insulating layer) 및 감지전극들(IE)의 상부에 배치된 제1 절연층(IS-IL1)을 포함할 수 있다. 이하, 예비 절연층은 하부 절연층으로, 제1 절연층은 상부 절연층으로 지칭된다.
본 실시예에서 감지전극들(IE)은 다각형상을 가질 수 있고, 사각형상의 감지전극들(IE)을 예시적으로 도시하였다. 본 실시예에서 하부 절연층(IS-IL0) 및 상부 절연층(IS-IL1) 각각은 복수 개의 절연층들을 포함할 수 있고, 도시된 것과 같이 2개의 절연층들을 포함할 수 있다. 하부 절연층(IS-IL0) 및 상부 절연층(IS-IL1)의 복수 개의 절연층들의 굴절률을 조절함으로써 감지전극들(IE)의 반사율을 감소시킬 수 있다.
하부 절연층(IS-IL0)과 상부 절연층(IS-IL1) 각각은 굴절률이 서로 다른 2개의 절연층들 포함한다. 하부 절연층(IS-IL0)은 제1 고굴절 절연층(IS-H0) 및 제1 저굴절 절연층(IS-L0)을 포함하고, 상부 절연층(IS-IL1)은 제2 저굴절 절연층(IS-L1) 및 제2 고굴절 절연층(IS-H1)을 포함할 수 있다.
제1 고굴절 절연층(IS-H0)은 제1 저굴절 절연층(IS-L0)보다 큰 굴절률을 가질 수 있다. 제1 고굴절 절연층(IS-H0)은 감지전극들(IE)과 유사한 굴절률을 가질 수 있다. 예컨대, 감지전극들(IE)이 ITO 전극인 경우, 제1 고굴절 절연층(IS-H0)은 1.7 내지 2.2 범위의 굴절률(550nm 파장 기준)을 갖고, 제1 저굴절 절연층(IS-L0)은 공기의 굴절률과 제1 고굴절 절연층(IS-H0)의 굴절률 사이의 굴절률, 예컨대 1.4 내지 1.65의 굴절률을 가질 수 있다. 제1 고굴절 절연층(IS-H0)은 니오븀 옥사이드(NbOx)를 포함할 수 있고, 제1 저굴절 절연층(IS-L0)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시 나이트라이드를 포함할 수 있다.
제2 고굴절 절연층(IS-H1)은 제2 저굴절 절연층(IS-L1)보다 큰 굴절률을 가질 수 있다. 제2 고굴절 절연층(IS-H1)은 감지전극들(IE)과 유사한 굴절률을 가질 수 있다. 예컨대, 감지전극들(IE)이 ITO 전극인 경우, 제2 고굴절 절연층(IS-H1)은 1.7 내지 2.2 범위의 굴절률(550nm 파장 기준)을 갖고, 제2 저굴절 절연층(IS-L1)은 공기의 굴절률과 제2 고굴절 절연층(IS-H1)의 굴절률 사이의 굴절률, 예컨대 1.4 내지 1.65의 굴절률을 가질 수 있다. 제2 저굴절 절연층(IS-L1)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시 나이트라이드를 포함하고, 제2 고굴절 절연층(IS-H1)은 니오븀 옥사이드(NbOx)를 포함할 수 있다.도 30e에 도시된 것과 같이, 입력감지유닛(ISU)은 상부 절연층(IS-IL1)만을 포함하거나, 도 30f에 도시된 것과 같이, 입력감지유닛(ISU)은 하부 절연층(IS-IL0)만을 포함할 수도 있다. 별도로 도시하지 않았으나, 도 11c에 도시된 제2 절연층(IS-IL2)은 상부 절연층(IS-IL1)과 동일한 적층구조를 갖고, 제1 절연층(IS-IL1)은 하부 절연층(IS-IL0)과 동일한 적층구조를 가질 수 있다. 도 16a 및 도 16b에 도시된 제1 절연층(IS-IL1)은 상부 절연층(IS-IL1)과 동일한 적층구조를 가질 수 있다.
도 31은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다. 이하, 도 1 내지 도 30f를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 31에 도시된 것과 같이, 입력감지유닛(ISU)은 다각형상의 감지전극들(IE)을 포함할 수 있다. 감지전극들(IE)과 패드영역(NDA-PD) 사이의 거리들은 감지전극들(IE)의 좌표에 의해 결정될 수 있다. 신호라인들(SL)의 길이는 연결된 감지전극들(IE)의 좌표에 따라 결정될 수 있다. 본 실시예에 있어서 신호라인들(SL)의 저항을 동일하게 제어하기 위해 신호라인들(SL)은 동일한 길이를 가질 수 있다. 라인부(SL-L)는 제1 부분(SL-P1)과 제2 부분(SL-P2)을 포함할 수 있다. 제1 부분(SL-P1)의 일단은 감지전극들(IE) 중 대응하는 감지전극에 연결된다. 제2 부분(SL-P2)은 제1 부분(SL-P1)으로부터 연장되고, 일단에 패드부(SL-P)가 연결된다.
제1 부분(SL-P1)은 신호라인들(SL)의 저항을 제어하는 부분으로 n회 이상 절곡될 수 있다. 여기서 n은 0 이상의 정수이다. 신호라인들(SL)이 연결된 감지전극들(IE)의 좌표에 따라 n이 결정될 수 있다. 감지전극들(IE)이 패드영역(NDA-PD)으로부터 멀리 배치될수록 n은 작고, 패드영역(NDA-PD)으로부터 가까울수록 n은 커진다. 신호라인들(SL)을 펼쳐서 비교했을 때 서로 동일한 길이를 가질 수 있다.
제1 부분(SL-P1)이 표시영역(DD-DA)에 배치되는 것으로 도시하였으나, 제1 부분(SL-P1)은 비표시영역(DD-NDA)에 배치될 수 있다. 제1 부분(SL-P1)은 패드영역(NDA-PD)에 인접하게 배치될 수 있다. 제1 부분(SL-P1)은 외부에서 인가되는 정전기를 완화시킬 수 있다. 이때, 비표시영역(DD-NDA)에 배치된 제1 부분(SL-P1)과 감지전극들(IE)을 연결하는 제3 부분을 더 포함할 수 있다.
본 발명의 일 실시예에서 제1 부분들(SL-P1)은 서로 다른 적층구조를 갖거나, 서로 다른 전도성을 갖는 물질을 포함하거나, 다른 선폭을 가질 수 있다. 패드영역(NDA-PD)으로부터 멀리 배치될수록 저항을 낮추기 위한 적층구조 및 전도성 물질을 포함한다. 패드영역(NDA-PD)으로부터 가까울수록, 상대적으로 단순한 적층구조, 전도성이 낮은 물질, 좁은 선폭을 가질 수 있다.
도 32는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 33은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 단면도이다. 이하, 도 1 내지 도 31를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
본 발명의 일 실시예에 따른 입력감지유닛(ISU)은, 도 29에 도시된 입력감지유닛(ISU)에 대비하여, 더미 전극층(IS-CLD) 및 더미 전극층(IS-CLD) 상에 배치된 예비 절연층(IS-IL0)을 더 포함한다. 별도로 도시하지 않았으나, 도 9에 도시된 입력감지유닛(ISU) 역시 더미 전극층(IS-CLD) 및 예비 절연층(IS-IL0)을 더 포함할 수도 있다.
더미 전극층(IS-CLD) 및 예비 절연층(IS-IL0)은 박막 봉지층(TFE)과 제1 도전층(IS-CL1) 사이에 배치될 수 있다. 더미 전극층(IS-CLD) 및 예비 절연층(IS-IL0)은 표시패널(DP)로부터 연속공정에 의해 형성될 수 있다.
더미 전극층(IS-CLD)은 투명한 전도성 산화물층, 투명한 전도성 고분자층, 또는 광을 투과시킬 정도로 얇은 금속층을 포함할 수 있다. 예비 절연층(IS-IL0)은 유기층 및/또는 무기층을 포함할 수 있다.
더미 전극층(IS-CLD)은 표시영역(DD-NDA)에 전면적으로 중첩할 수 있다. 더미 전극층(IS-CLD)은 감지전극들(IE)에 대한 표시패널(DP)의 전극들(예컨대, 제2 전극(CE, 도 6 참조))로부터 유발된 노이즈를 차단할 수 있다. 더미 전극층(IS-CLD)은 플로팅 전극이거나, 소정의 기준전압을 수신할 수 있다. 기준전압은 접지전압일 수 있다.
별도로 도시하지 않았으나, 예비 절연층(IS-IL0)은 앞서 설명한 반사방지층으로 대체될 수도 있다. 별도로 도시하지 않았으나, 더미 전극층(IS-CLD)은 메쉬 형상을 가질 수 있고, 복수 개의 패턴들을 포함할 수 있다. 복수 개의 패턴들은 감지전극들(IE)에 전면적으로 중첩할 수 있다.
본 실시예에 따른 입력감지유닛(ISU)의 패드영역(NDA-PD)의 단면상 구조는 도 12a 내지 도 13c와 같이 유사하게 적용될 수 있다. 다만, 도 12a 내지 도 13c에 도시된 것과 달리, 더미 패드들(IS-DPD)과 패드부(SL-P) 사이에 제1 절연층(IS-IL1)은 예비 절연층(IS-IL0)으로 대체되고, 패드부들(CSL-P, DL-P)과 신호패드들(DP-PD) 사이에 제1 절연층(IS-IL1)은 예비 절연층(IS-IL0)으로 대체될 수 있다.
도 34a 내지 도 34c는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 이하, 도 1 내지 도 33를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 34a에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지유닛(ISU), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 상기 구성들 중 일부는 연속 공정을 통해 형성되고, 일부는 광학 투명 접착부재(OCA)를 통해 결합될 수 있다.
입력감지유닛(ISU)은 제1 부분 유닛(IS1)과 제2 부분 유닛(IS2)을 포함한다. 제1 부분 유닛(IS1)은 도 10a 내지 도 13c를 참조하여 설명한 제1 도전층(IS-CL1) 및 제1 절연층(IS-IL1)을 포함할 수 있다. 본 발명의 일 실시예에서 제1 부분 유닛(IS1)은 도 32를 참조하여 설명한 더미 전극층(IS-CLD) 및 예비 절연층(IS-IL0)을 더 포함할 수 있다.
반사방지패널(RPP)과 제2 부분 유닛(IS2)은 광학 투명 접착부재(OCA)를 통해 결합될 수 있다. 제2 부분 유닛(IS2)은 베이스 필름(IS-BL) 및 도 10a 내지 도 13c를 참조하여 설명한 제2 도전층(IS-CL2), 및 제2 절연층(IS-IL2)을 포함할 수 있다.
본 실시예에서 반사방지패널(RPP)과 광학 투명 접착부재들(OCA)은 제1 도전층(IS-CL1)과 제2 도전층(IS-CL2)을 절연시키는 절연층 기능을 갖는다. 본 실시예에 있어서, 반사방지패널(RPP)과 광학 투명 접착부재들(OCA)을 관통하는 콘택홀의 형성이 곤란하기 때문에, 제1 도전층(IS-CL1)과 제2 도전층(IS-CL2)은 도 24a 내지 도 24c를 참조하여 설명한 감지전극 구조를 갖는다.
본 발명의 일 실시예에서 반사방지패널(RPP) 및 윈도우패널(WP)은 "층" 형태로 변형될 수도 있다. 반사방지패널(RPP)은 제1 부분 유닛(IS1) 상에 직접 형성되거나, 윈도우패널(WP)은 제2 부분 유닛(IS2) 상에 직접 형성될 수 있다.
도 34b에 도시된 것과 같이, 도 34a의 제2 부분 유닛(IS2)의 베이스 필름(IS-BL)은 생략될 수 있다. 제2 부분 유닛(IS2)의 제2 도전층(IS-CL2)은 반사방지패널(RPP) 상에 직접 형성될 수 있다.
도 34c에 도시된 것과 같이, 도 34a의 제2 부분 유닛(IS2)의 베이스 필름(IS-BL)은 생략될 수 있다. 제2 부분 유닛(IS2)의 제2 도전층(IS-CL2)은 윈도우패널(WP)의 베이스 필름(WP-BS)의 하면에 직접 배치될 수 있다. 다시 말해 제2 도전층(IS-CL2)을 위한 베이스면은 윈도우패널(WP)의 베이스 필름(WP-BS)이 제공한다. 제2 절연층(IS-IL2)은 베이스 필름(WP-BS)의 하면에 직접 배치되어 제2 도전층(IS-CL2)의 제2 도전패턴들과 차광 패턴(WP-BZ)을 직접 커버할 수 있다.
도 35a 내지 도 35c는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 36a 및 도 36b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 36c는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 36d는 본 발명의 일 실시예에 따른 표시패널의 평면도이다. 도 36e는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 이하, 도 1 내지 도 34b를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 9 내지 도 34b를 참조하여 설명한 표시장치는 도 2a에 도시된 표시장치(DD)에 기반한 것으로써 입력감지층(ISL)의 적어도 일부 구성이 표시패널(DP)에 직접 배치된다. 그에 반하여 이하에서 설명되는 표시장치들(DD)은 도 2b 및 도 2c를 참조하여 설명한 것과 같이, 광학 투명 접착부재(OCA)를 통해 표시패널(DP)에 결합된 입력감지패널(ISP) 및/또는 반사방지패널(RPP)을 포함한다. 이하에서 참조되는 표시패널(DP)은 도 4a 내지 도 8g를 참조하여 설명한 표시패널(DP)과 동일한 바 상세한 설명은 생략한다.
도 35a에 도시된 것과 같이, 표시패널(DP)과 반사방지패널(RPP)이 광학 투명 접착부재(OCA)를 통해 결합되고, 반사방지패널(RPP)과 입력감지패널(ISP)이 광학 투명 접착부재(OCA)를 통해 결합될 수 있다. 입력감지패널(ISP)과 윈도우패널(WP)은 광학 투명 접착부재(OCA)을 통해 결합될 수 있다. 반사방지패널(RPP)은 필름타입의 편광자 및 위상지연자(retarder)를 포함할 수 있다. 필름타입의 편광자는 편광필름으로 지칭되고, 필름타입의 위상지연자는 위상지연필름으로 지칭될 수 있다.
입력감지패널(ISP)은 베이스 필름(IS-BL) 및 베이스 필름(IS-BL)의 일면 또는 양면에 배치된 도전패턴들(IS-CP)을 포함한다. 도 35a에는 베이스 필름(IS-BL)의 상면에 도전패턴들(IS-CP)이 배치된 입력감지패널(ISP)을 예시적으로 도시하였다.
별도로 도시하지 않았으나, 입력감지패널(ISP)은 도 9에 도시된 것과 같이, 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2)을 포함할 수 있다. 도전패턴들(IS-CP)은 도 10a 내지 도 28을 참조하여 설명한 것과 같이 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2)으로부터 형성될 수 있다. 또한, 입력감지패널(ISP)은 도 29에 도시된 것과 같이, 제1 도전층(IS-CL1) 을 포함할 수 있다. 도전패턴들(IS-CP)은 도 30a 내지 도 33을 참조하여 설명한 것과 같이 제1 도전층(IS-CL1)으로부터 형성될 수 있다. 입력감지패널(ISP)은 도 9 내지 도 33을 참조하여 설명한 것과 같이 적어도 하나의 절연층을 포함할 수 있다.
도 35b에 도시된 표시장치(DD)는 도 35a에 도시된 표시장치(DD) 대비, 도전패턴들(IS-CP)이 베이스 필름(IS-BL)의 하면에 배치될 수 있다. 도전패턴들(IS-CP)이 베이스 필름(IS-BL)의 하면에 배치되어 표시장치(DD)의 중심(제3 방향(DR3)에서의 중심)에 인접하게 배치된다. 도 35b에 도시된 표시장치(DD)는 폴딩형 표시장치에 적용될 수 있는데, 표시장치(DD)의 중심에 배치된 도전패턴들(IS-CP)은 상대적으로 적은 스트레스를 받는다.
표시장치(DD)가 폴딩될 때 중립면이 발생되는데, 중립면이 도전패턴들(IS-CP)에 인접하게 발생되기 때문이다. 도전패턴들(IS-CP)이 스트레스에 취약한 투명 도전패턴을 포함하는 경우, 도 35a에 도시된 표시장치(DD) 대비 본 실시예에 따른 표시장치(DD)는 도전패턴들(IS-CP)의 크랙을 방지할 수 있다.
도전패턴들(IS-CP)이 정의하는 제1 감지전극들과 제2 감지전극들은 셀프 캡 방식으로 구동되기에 적합한 배열을 가질 수 있다. 셀프 캡 방식으로 구동 가능한 감지전극들의 배열은 앞서 설명한 바 상세한 설명은 생략한다. 셀프 캡 방식으로 구동되는 입력감지패널(ISP)은 윈도우 패널(WP)이 얇아지더라도 기준 이상의 센싱 감도를 유지할 수 있다.
도 35c에 도시된 표시장치(DD)는 도 35b에 도시된 표시장치(DD) 대비, 입력감지패널(ISP)의 베이스 필름(IS-BL) 및 1개의 광학 투명 접착부재(OCA)가 생략될 수 있다. 윈도우패널(WP)이, 구체적으로 윈도우패널(WP)의 베이스 필름(WP-BS, 도 2a 참조)이, 입력감지패널(ISP)의 베이스 필름(IS-BL)을 대체할 수 있다. 도전패턴들(IS-CP)은 윈도우패널(WP)의 하면에 배치될 수 있다.
도 30c 내지 도 30f를 참조하여 설명한 하부 절연층(IS-IL0)과 상부 절연층(IS-IL1) 중 적어도 어느 하나 이상은 윈도우패널(WP)에 더 배치될 수도 있다. 윈도우패널(WP)의 하면은 도 30d에 도시된 박막 봉지층(TFE)의 상면에 대응할 수 있다. 윈도우패널(WP)의 하면과 도전패턴들(IS-CP) 사이에 도 30c 내지 도 30f를 참조하여 설명한 하부 절연층(IS-IL0)이 배치되거나, 윈도우패널(WP)의 하면 상에 도전패턴들(IS-CP)을 커버하는 상부 절연층(IS-IL1)이 배치될 수 있다.
도 36a에 도시된 것과 같이, 도전패턴들(IS-CP)은 베이스 필름(IS-BL)의 양면에 배치될 수 있다. 표시패널(PD)과 입력감지패널(ISP)이 광학 투명 접착부재(OCA)를 통해 결합될 수 있다. 입력감지패널(ISP)과 반사방지패널(RPP), 예컨대 필름타입의 편광자는 광학 투명 접착부재(OCA)를 통해 결합될 수 있다.
도 36b에 도시된 것과 같이, 도전패턴들(IS-CP)은 베이스 필름(IS-BL)의 상면에 배치될 수 있다. 필름타입의 편광자가 반사방지패널(RPP)로 적용될 수 있다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에서 도전패턴들(IS-CP)은 베이스 필름(IS-BL)의 하면에 배치될 수 있다.
도 36c에 도시된 것과 같이, 입력감지패널(ISP)은 베이스 필름(IS-BL1) 및 베이스 절연층(IS-BL2)을 포함할 수 있다. 유리 기판에 폴리이미드와 같은 수지 재료를 이용해서 베이스 절연층을 형성한 후 후속공정을 통해 베이스 절연층 상에 도전패턴들을 형성한다. 예비-입력감지패널(ISP)의 제조가 완료되면, 베이스 절연층을 유리기판으로부터 분리한 후 베이스 필름(IS-BL1)에 부착시킨다. 그에 따라 도 36c에 도시된 입력감지패널(ISP)이 제조된다. 본 실시예에서도 필름타입의 편광자가 반사방지패널(RPP)로 적용될 수 있다.
도 36a 내지 도 36c에 도시된 표시장치들(DD)은 공통적으로 필름타입의 편광자가 입력감지패널(ISP) 상에 배치될 수 있다. 입력감지패널(ISP)의 베이스 필름들(IS-BL, IS-BL1)은 등방성(isotropy) 필름을 포함할 수 있다. 등방성 필름은 환형 폴리올레핀(Cyclic Polyolefin: COP) 필름, 비 연신 폴리 카보네이트(Poly Carbonate) 필름, 트리아세틸셀룰로오스(tria cetyl cellulose: TAC) 필름 중 어느 하나일 수 있고, 두께는 0.02mm 내지 0.2mm일 수 있다.
등방성 필름은 굴절률 등과 같은 물리적 성질이 어느 방향에서나 동일하기 때문에 위상차 보상을 위한 부재가 불필요하고, 그에 따라 표시장치의 두께가 감소될 수 있다. 연신형 PET 필름은 방향에 따라 상이한 위상차 값(약 1,000nm 이상)을 갖기 때문에 편광 광학 조건이 맞지 않는다는 단점이 있으나, 등방성 필름은 그에 대비하여 편광 광학 조건을 만족시킬 수 있다. 그에 따라 도전패턴들(IS-CP)의 비침 등과 같은 화질 저하를 방지할 수 있다.
도 36d는 도 4a에 도시된 표시패널(DP) 대비 제2 패드 영역(NDA-PD2)을 더 포함한다. 도 36a의 제1 패드 영역(NDA-PD1)은 도 4a에 도시된 표시패널(DP)의 패드 영역(NDA-PD)에 대응한다.
제1 패드 영역(NDA-PD1)에는 신호패드들(DP-PD)과 동일한 공정의 의해 형성된 출력패드들(IS-PDO)이 더 배치될 수 있다. 제2 패드 영역(NDA-PD2)에는 신호패드들(DP-PD)와 동일한 공정의 의해 형성된 입력패드들(IS-PDI)이 배치될 수 있다. 출력패드들(IS-PDO)과 입력패드들(IS-PDI)의 단면상 구조는 앞서 설명한 신호패드들(DP-PD)의 단면 상 구조와 동일한 바 상세한 설명은 생략한다.
출력패드들(IS-PDO)과 입력패드들(IS-PDI) 중 대응하는 패드들은 신호라인을 통해 전기적으로 연결될 수 있다. 입력패드들(IS-PDI)은 입력감지패널(ISP)의 신호라인들과 전기적으로 접속될 수 있다.
도 36e에 도시된 것과 같이, 입력감지패널(ISP)의 도전패턴들(IS-CP)은 베이스 필름(IS-BL)의 하면에 배치될 수 있다. 표시패널(PD)과 입력감지패널(ISP)이 광학 투명 접착부재(OCA)를 통해 결합될 수 있다.
입력감지패널(ISP)의 신호라인들의 패드부는 도전성 부재, 예컨대 이방성 도전필름(ACF)을 통해서 도 36d에서 설명한 제2 패드 영역(NDA-PD2)의 입력패드들(IS-PDI)과 전기적으로 연결될 수 있다. 이방성 도전필름(ACF)은 도전볼 등으로 대체될 수도 있다.
베이스 필름(IS-BL)의 적층 구조는 특별히 제한되지 않는다. 베이스 필름(IS-BL)은 도 36c를 참조하여 설명한 것과 같이, 2층 구조를 가질 수 있다. 입력감지패널(ISP)은 도 36c를 참조하여 설명한 입력감지패널(ISP)의 뒤집어진 형태를 가질 수 있다. 제조방법은 도 36c를 참조하여 설명한 것과 동일할 수 있다.입력감지패널(ISP)을 표시패널(DP)과 별도로 형성하여 표시패널(PD)에 부착하더라도 입력감지패널(ISP)의 패드부(SL-P, 도 10a 참조)를 표시패널(PD)의 출력패드들(IS-PDO)에 연결시킬 수 있다. 그에 따라 입력감지패널(ISP)과 표시패널(DP)을 1개의 회로기판(PCB)을 통해 외부의 전자부품과 전기적으로 연결시킬 수 있다. 그에 따라 전자장치의 제조 원가가 절감될 수 있다.도 37a 내지 도 37c는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 38a 및 도 38b는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 39는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 1 내지 도 34c를 참조하여 설명한 표시패널(DP) 및 입력감지유닛(ISU)은 이하에서 설명되는 어느 하나는 이하 설명되는 플렉서블 표시장치(DD)에 적용될 수 있다.
도 37a 내지 도 37c에 도시된 것과 같이, 표시장치(DD)는 동작 형태에 따라 정의되는 복수 개의 영역들을 포함할 수 있다. 표시장치(DD)는 제1 영역(NBA1), 제2 영역(NBA2), 및 제1 영역(NBA1)과 제2 영역(NBA2) 사이에 배치된 제3 영역(BA)을 포함할 수 있다. 제3 영역(BA)은 벤딩축(BX)에 기초하여(on the basis of the bending axis) 벤딩되는 영역으로 실질적으로 곡률을 형성하는 영역이다. 이하, 제1 영역(NBA1), 제2 영역(NBA2), 및 제3 영역(BA)은 제1 비벤딩영역(NBA1), 제2 비벤딩영역(NBA2) 및 벤딩영역(BA)으로 지칭될 수 있다.
도 37b에 도시된 것과 같이, 표시장치(DD)는 제1 비벤딩영역(NBA1)의 표시면(DD-IS)과 제2 비벤딩영역(NBA2)의 표시면(DD-IS)이 마주하도록 내측 벤딩(inner-bending)될 수 있다. 도 37c에 도시된 것과 같이, 표시모듈(DM)은 표시면(DD-IS)이 외부에 노출되도록 외측 벤딩(outer-bending)될 수도 있다.
본 발명의 일 실시예에서 표시장치(DD)는 복수 개의 벤딩영역(BA)을 포함할 수 있다. 뿐만 아니라, 사용자가 표시장치(DD)를 조작하는 형태에 대응하게 벤딩영역(BA)이 정의될 수 있다. 예컨대, 벤딩영역(BA)은 도 37b 및 도 37c와 달리 제1 방향축(DR1)에 평행하게 정의될 수 있고, 대각선 방향으로 정의될 수도 있다. 벤딩영역(BA)의 면적은 고정되지 않고, 곡률반경에 따라 결정될 수 있다. 본 발명의 일 실시예에서 표시장치(DD)는 도 37a 및 도 37b에 도시된 동작모드만 반복되거나, 도 37a 및 도 37c에 도시된 동작모드만 반복되도록 구성될 수도 있다.
도 38a 및 도 38b에 도시된 것과 같이, 표시장치(DD)는 제1 비벤딩영역(NBA1), 제2 비벤딩영역(NBA2) 및 벤딩영역(BA)으로 지칭될 수 있다. 제1 비벤딩영역(NBA1), 제2 비벤딩영역(NBA2) 및 벤딩영역(BA)은 표시패널(DP, 도 2a 내지 도 2f 참조)을 기준으로 설정될 수 있다. 입력감지유닛, 반사방지유닛, 및 윈도우유닛은 제1 비벤딩영역(NBA1)에만 배치될 수 있다.
도 38a에 도시된 것과 같이 표시패널(DP)은 영역에 따라 다른 제1 방향(DR1)의 너비를 가질 수 있다. 벤딩영역(BA) 및 제2 비벤딩영역(NBA2)은 제1 비벤딩영역(NBA1)보다 작은 너비를 가질 수 있다. 벤딩영역(BA)이 상대적으로 작은 너비를 가짐으로써 벤딩이 용이하다. 한편, 도 38a에서 너비가 점차적으로 감소되는 경계영역은 제1 비벤딩영역(NBA1)에 포함될 수 있다. 본 발명의 일 실시예에서 너비가 점차적으로 감소되는 경계영역은 생략될 수도 있다.
제2 비벤딩영역(NBA2)은 패드영역(NDA-PD, 도 4a 참조)을 포함할 수 있다. 도 38b에 도시된 것과 같이 벤딩된 상태에서 제2 비벤딩영역(NBA2)은 제1 비벤딩영역(NBA1)과 마주하고, 제1 비벤딩영역(NBA1)과 이격된다.
도 39에 도시된 것과 같이, 표시장치(DD)는 3개의 벤딩영역들(BA1, BA2, BA3)을 포함할 수 있다. 도 38b에 도시된 표시장치(DD)과 비교하면, 제1 비벤딩영역(NBA1)의 제2 방향(DR2)에서 마주하는 2개의 엣지영역들이 중심영역으로부터 벤딩되어 제2 및 제3 벤딩영역(BA2, BA3)이 정의될 수 있다. 제1 벤딩영역(BA1)은 도 38a 및 도 38b의 벤딩영역(BA)에 대응할 수 있다. 도 2a 내지 도 2f에 도시된 입력감지유닛(ISU), 반사방지유닛(RPU), 및 윈도우유닛(WU)은 제 비벤딩영역(NBA1) 및 제2 및 제3 벤딩영역(BA2, BA3)에 중첩할 수 있다.
도 40a는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 40b는 본 발명의 일 실시예에 따른 표시장치(DD)의 평면도이다. 도 41a는 도 40b의 II-ⅩII'에 따른 표시장치(DD)의 단면도이다. 도 41b 및 도 41c는 도 40b의 III-ⅩIII'에 따른 표시장치(DD)의 단면도이다. 이하, 도 40a 내지 39b를 참조하여 본 발명의 일 실시예에 따른 표시장치(DD)에 대해 상세히 설명한다.
도 40a는 도 38b를 확대 도시한 사시도이다. 표시장치(DD)는 표시패널(DP) 및 입력감지유닛(ISU)을 포함한다. 표시장치(DD)는 보호부재(PF)를 더 포함한다. 별도로 도시되지 않았으나, 표시장치(DD)는 반사방지유닛 및/또는 윈도우유닛을 더 포함할 수 있다.
표시패널(DP)의 베이스층(BL), 회로 소자층(DP-CL) 및 박막 봉지층(TFE)은 제1 비벤딩영역(NBA1), 제2 비벤딩영역(NBA2) 및 벤딩영역(BA)에 중첩한다. 표시패널(DP)의 표시 소자층(DP-OLED)은 제1 비벤딩영역(NBA1)에 중첩한다. 입력감지유닛(ISU)은 제1 비벤딩영역(NBA1), 제2 비벤딩영역(NBA2) 및 벤딩영역(BA)에 중첩한다.
보호부재(PF)는 베이스층(BL)의 하면에 배치되며, 제1 비벤딩영역(NBA1) 및 제2 비벤딩영역(NBA2)에 중첩한다. 보호부재(PF)는 분리된 제1 보호부재(PF)와 제2 보호부재(PF)를 포함할 수 있다. 제1 보호부재(PF)와 제2 보호부재(PF)는 제1 비벤딩영역(NBA1) 및 제2 비벤딩영역(NBA2)에 각각 중첩하고, 밴딩된 상태에서 서로 마주한다.
도 40b는 도 4a에 도시된 표시패널(DP) 대비 표시패널(DP)의 추가된 구성들과 입력감지유닛(ISU)의 구성들을 하나의 평면에 도시하였다. 이하에서 설명되는 표시장치(DD)는 도 1에 도시된 플랫형 표시장치(DD), 도 37a 내지 도 37c에 도시된 폴딩형 표시장치(DD)에도 적용될 수 있으나, 도 38a 내지 도 39에 도시된 벤딩형 표시장치(DD)에 적용된 예로 설명한다. 특히, 도 38a 내지 도 38b에 도시된 벤딩형 표시장치(DD)를 중심으로 설명한다.
도 40b에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP)에 구비된 댐부(DPP), 크랙 댐부(DP-CP), 및 뱅크(BNP) 중 어느 하나 이상을 더 포함할 수 있다. 댐부(DPP)는 표시영역(DA)의 테두리를 따라 연장될 수 있다. 댐부(DPP) 및 크랙 댐부(DP-CP)는 제1 비벤딩영역(NBA1)에 배치되고, 뱅크(BNP)는 벤딩영역(BA)에 배치될 수 있다.
댐부(DPP)는 표시영역(DD-DA)을 에워싸을 수 있다. 댐부(DPP)의 일부분은 패드영역(NDA-PD)과 나란할 수 있다. 크랙 댐부(DP-CP)는 댐부(DPP)의 외측에 배치되며, 뱅크(BNP)와 교차하는 방향(본 실시예에서 제1 방향(DR1)) 따라 연장될 수 있다. 도 40b에는 제2 방향(DR2)을 따라 이격된 2개 그룹의 크랙 댐부들(DP-CP)을 도시하였다. 3개의 크랙 댐부들(DP-CP) 포함하는 크랙 댐부들(DP-CP)을 도시하였다. 뱅크(BNP)는 벤딩축(BX, 도 38b 참조)과 평행한 방향, 본 실시예에서 제2 방향(DR2)을 따라 연장될 수 있다.
도 40b에 도시된 표시장치(DD)는 도 4a에 도시된 표시패널(DP)을 포함하는 것으로 도시하였으나, 본 발명의 일 실시예에서 표시장치(DD)는 도 4b에 도시된 표시패널(DP)을 포함할 수 있다. 이때, 칩실장 영역(NDA-TC)은 제2 비벤딩영역(NBA2)에 배치될 수 있다.
도 41a 및 도 41b에 도시된 것과 같이, 회로 소자층(DP-CL)에 포함된 구동회로(GDC)는 비표시영역(DD-NDA)에 배치된다. 구동회로(GDC)는 화소의 트랜지스터인 제2 트랜지스터(T2)와 동일한 공정을 통해 형성된 적어도 하나의 트랜지스터(GDC-T)를 포함한다. 구동회로(GDC)는 제2 트랜지스터(T2)의 입력전극과 동일한 층 상에 배치된 신호라인들(GDC-SL)을 포함할 수 있다. 구동회로(GDC)는 주사 구동회로일 수 있고, 제2 트랜지스터(T2)의 제어전극과 동일한 층 상에 배치된 신호라인을 더 포함할 수 있다.
제2 전원 전압(ELVSS, 도 5 참조)을 제공하는 전원전극(PWE)은 주사 구동회로(GDC)의 외측에 배치된다. 전원전극(PWE)은 외부로부터 제2 전원 전압(ELVSS)을 수신할 수 있다. 중간 유기층(30) 상에 연결전극(E-CNT)이 배치된다. 연결전극(E-CNT)은 전원전극(PWE)과 제2 전극(CE)을 연결한다. 연결전극(E-CNT)은 제1 전극(AE)과 동일한 공정을 통해 형성되므로, 동일한 층구조 및 동일한 물질을 포함할 수 있다. 연결전극(E-CNT)과 제1 전극(AE)은 동일한 두께를 가질 수 있다.
도 41a 및 도 41b에는 도 8a를 참조하여 설명한 형태의 박막 봉지층(TFE)이 예시적으로 도시되었다. 표시영역(DP-DA)과 비표시영역(DP-NDA)에 제1 봉지 무기막(IOL1) 및 제2 봉지 무기막(IOL2)이 전면적으로 배치된다. 또한, 도 41b에는 도 13b를 참조하여 설명한 패드영역의 단면이 예시적으로 도시되었다. 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2) 및 제1 절연층(IS-IL1)이 패드부(DL-P)와 신호패드(DP-PD) 사이에 배치된다.
도 41a 및 도 41b에 도시된 것과 같이, 댐부(DPP)는 복층 구조를 가질 수 있다. 하측부분(DPP1)은 중간 유기막(30)과 동시에 형성될 수 있고, 상측부분(DPP2)은 화소정의막(PDL)과 동시에 형성될 수 있다. 댐부(DPP)는 봉지 유기막(OL)을 형성하는 과정에서 액상의 유기물질이 중간 무기막들(10, 20)의 외측으로 펼쳐지는 것을 방지한다. 봉지 유기막(OL)은 액상의 유기물질은 잉크젯 방식으로 제1 봉지 무기막(IOL1) 상에 형성할 수 있는데, 이때, 댐부(DPP)는 액상의 유기물질이 배치되는 영역의 경계를 설정한다.
크랙 댐부(DP-CP)은 각각은 제1 층(DP-C1) 및 제2 층(DP-C2)을 포함할 수 있다. 제1 층(DP-C1)은 제1 중간 무기막(10)과 동일한 두께를 갖고, 동일한 물질을 포함할 수 있다. 제2 층(DP-C2)은 제2 중간 무기막(20)과 동일한 두께를 갖고, 동일한 물질을 포함할 수 있다.
외부로부터 표시장치(DD)의 에지에 충격이 가해지면 크랙 댐부(DP-CP)가 깨지면서 그 충격을 흡수한다. 그에 따라 외부 충격이 표시영역(DD-DA)으로 전달되는 것을 방지할 수 있다.
뱅크(BNP)는 복층 구조를 가질 수 있다. 제1 절연 패턴(BN1)은 중간 유기막(30)과 동시에 형성될 수 있고, 제2 절연 패턴(BN2)은 화소정의막(PDL)과 동시에 형성될 수 있다. 제1 절연 패턴(BN1) 및 제2 절연 패턴(BN2)은 유기물질을 포함할 수 있다. 제2 절연 패턴(BN2)은 단차진 형상을 가지며, 일체로 형성된 제1 부분(BN2-1)과 제2 부분(BN2-2)을 포함한다. 뱅크(BNP)는 제2 부분(BN2-2)의 높이만큼 댐부(DPP)보다 높다. 뱅크(BNP)는 봉지 무기막들(IOL1, IOL2, 도 8d 및 도 8f 참조)의 형성과정에서 이용되는 마스크를 지지할 수 있다.
회로 소자층(DP-CL)은 뱅크(BNP)와 연결된 외측 유기막(30-O)을 더 포함할 수 있다. 외측 유기막(30-O)은 중간 유기막(30)과 동시에 형성되는 제1 절연 패턴을 포함한다. 별도로 도시하지 않았으나, 외측 유기막(30-O)은 복층 구조를 가질 수 있다. 외측 유기막(30-O)은 화소정의막(PDL)과 동시에 형성되는 제2 절연 패턴을 더 포함할 수 있다. 도 41b에 있어서, 벤딩영역(BA)은 외측 유기막(30-O)보다 더 길게 정의되었으나, 벤딩영역(BA)은 외측 유기막(30-O)보다 짧게 정의될 수 있다. 곡률반경에 따라 벤딩영역(BA)의 범위가 결정될 수 있다.
중간 유기막(30)과 댐부(DPP)는 서로 이격되고, 댐부(DPP)와 뱅크(BNP)는 서로 이격되어 배치된다. 중간 유기막(30), 댐부(DPP), 뱅크(BNP) 사이의 영역들에는 유기물질이 배치되지 않는다. 제1 봉지 무기막(IOL1)은 이러한 사이 영역들에서 상기 제2 중간 무기막(20)과 접촉할 수 있다. 도 41b에서는 데이터 라인(DL)의 일부분이 제1 봉지 무기막(IOL1)과 제2 중간 무기막(20)과 제1 봉지 무기막(IOL1) 사이에 배치된다. 평면상 데이터 라인(DL)이 미배치된 다른 영역에서 제1 봉지 무기막(IOL1)과 제2 중간 무기막(20)이 접촉할 수 있다.
본 실시예에서 전체가 제2 중간 무기막(20) 상에 배치된 데이터 라인(DL)을 예시적을 도시하였으나, 이에 제한되지 않는다. 도 41c에 도시된 것과 같이, 벤딩영역(BA)에 중첩하는 데이터 라인(DL)의 일부분은 버퍼막(BFL)상에 배치될 수 있다. 데이터 라인(DL)의 벤딩영역(BA)에 중첩하는 부분과 그렇지 않은 부분은 컨택홀들(CNT)을 통해 전기적으로 연결될 수 있다. 버퍼막(BFL) 상에 배치된 데이터 라인(DL)의 일부분은 제2 트랜지스터(T2)의 제어전극과 동일한 공정을 통해 형성될 수 있다. 버퍼막(BFL) 상에 배치된 데이터 라인(DL)의 일부분은 벤딩될 때 벤딩영역(BA)에 발생하는 중립면에 좀더 인접하게 배치될 수 있다.
또한, 제1 중간 무기막(10), 제2 중간 무기막(20)의 일부분, 예컨대 벤딩영역(BA)에 중첩하는 일부분이 제거될 수 있다. 상술한 막들이 제거된 영역에는 유기물질이 충진될 수 있다. 상기 유기물질은 더미 절연 패턴(BN0)으로 정의될 수 있다. 본 발명의 일 실시예에서 버퍼막(BFL)의 일부분이 더 제거될 수도 있다. 그에 따라 벤딩영역(BA)에는 무기물질이 최소화될 수 있고, 벤딩시 발생한 스트레스에 의한 무기막 크랙이 방지될 수 있다.
도 42은 본 발명의 일 실시예에 따른 표시장치(DD)에 적용되는 박막 봉지층(TFE)의 평면도이다. 도 43a는 도 41a에 대응하는 표시장치(DD)의 단면도이다. 도 43b는 도 41b에 대응하는 표시장치(DD)의 단면도이다. 이하, 도 40a 내지 도 41c를 참조하여 설명한 표시장치(DD)와의 차이점을 중심으로 설명한다.
도 42에는 댐부(DPP), 크랙 댐부(DP-CP), 및 뱅크(BNP)가 박막 봉지층(TFE)에 중첩하게 도시되었다. 박막 봉지층(TFE)에는 오픈영역(SLT1, SLT2, SLT20)이 정의될 수 있다. 오픈영역(SLT1, SLT2, SLT20)은 박막 봉지층(TFE)의 적어도 하나의 봉지 무기막이 제거된 영역으로 정의될 수 있다. 전면적으로 형성된 봉지 무기막의 일부분을 식각하여 오픈영역(SLT1, SLT2, SLT20)을 형성할 수 있다.
제1 오픈영역(SLT1)은 뱅크(BNP)에 전면적으로 중첩할 수 있다. 제1 오픈영역(SLT1)은 벤딩시 벤딩영역(BA)에 발생하는 스트레스를 감소시킬 수 있다. 본 발명의 일 실시예에서 제1 오픈영역(SLT1)은 벤딩영역(BA)과 실질적으로 동일할 수도 있다.
제2 오픈영역(SLT2)은 크랙 댐부(DP-CP)에 전면적으로 중첩할 수 있다. 제2 오픈영역(SLT2)은 외부 충격이 박막 봉지층(TFE)을 통해 표시영역(DD-DA)으로 전달되는 것을 방지할 수 있다. 본 발명의 일 실시예에서 제2 오픈영역(SLT2)은 제2 오픈영역(SLT20)과 같이 표시장치(DD)의 엣지까지 더 넓게 확장될 수도 있다.
도 43a 및 도 43b에는 제1 봉지 무기막(IOL1) 및 제2 봉지 무기막(IOL2) 모두에 정의된 제1 오픈영역(SLT1) 및 제2 오픈영역(SLT2)을 예시적으로 도시하였다. 별도로 도시하지 않았으나, 제1 절연층(IS-IL1)과 제2 절연층(IS-IL2) 중 무기물질로 구성된 절연층(특히, 제1 절연층(IS-IL1))에는 제1 오픈영역(SLT1)에 대응하는 오픈영역이 정의될 수 있다. 벤딩시 벤딩영역(BA)에 배치된 무기막들에 발생하는 스트레스를 감소시키기 위함이다.
별도로 도시하지 않았으나, 도 39에 도시된 또 다른 벤딩영역들(BA2, BA3)에도 벤딩시 발생하는 스트레스를 감소시키기 위한 오픈영역들이 박막 봉지층(TFE)에 정의될 수 있다.
도 44는 본 발명의 일 실시예에 따른 표시장치(DD)에 적용되는 박막 봉지층(TFE)의 평면도이다. 이하, 도 40a 내지 도 43b를 참조하여 설명한 표시장치(DD)와의 차이점을 중심으로 설명한다.
박막 봉지층(TFE)에는 오픈영역(SLT3)이 정의될 수 있다. 오픈영역(SLT3)은 박막 봉지층(TFE)의 적어도 하나의 봉지 무기막에 정의되며, 상기 적어도 하나의 봉지 무기막의 엣지를 따라 정의된다. 도 7e 및 도 7h를 참조하여 설명한 것과 같이, 제조공정이 완료된 후 모기판(MS)을 절단하여 셀영역들(DP-C)을 분리시키는데, 절단 마진을 고려하여 오픈영역(SLT3)을 형성할 수 있다. 오픈영역(SLT3)에 의해 모기판(MS)의 절단시 사용되는 레이저 또는 나이프에 의한 간섭이 방지될 수 있다.
오픈영역(SLT3)의 너비는 수십 마이크로미터보다 클 수 있다. 오픈영역(SLT3)의 너비는 200 마이크로부터부다 작을 수 있다. 바람직하게는 오픈영역(SLT3)의 너비는 100 마이크로미터 내지 150 마이크로미터일 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
WU: 윈도우유닛 RPU: 반사방지유닛
ISU: 입력감지유닛 DP: 표시패널
OLED: 유기발광 다이오드 SGL: 신호라인
IS-DPD: 더미패드 TFE: 박막 봉지층

Claims (37)

  1. 표시영역 및 비표시영역을 포함하는 표시패널; 및
    상기 표시패널 상에 배치된 입력감지유닛을 포함하고, 상기 표시패널은,
    베이스층;
    상기 표시영역 및 상기 비표시영역에 중첩하고, 상기 표시영역에 배치된 트랜지스터에 연결된 제1 신호라인;
    제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에 배치된 발광층을 포함하는 발광소자;
    상기 제2 전극 상에 배치되고, 상기 표시영역 및 비표시영역에 중첩하는 제1 봉지 무기막;
    상기 제1 신호라인에 전기적으로 연결되며, 상기 비표시영역에 배치된 신호패드; 및
    상기 비표시영역에 배치된 더미 패드를 포함하고,
    상기 입력감지유닛은,
    감지전극;
    상기 감지전극에 연결된 제2 신호라인; 및
    상기 표시영역 및 비표시영역에 중첩하는 적어도 하나의 절연층을 포함하고,
    상기 제2 신호라인은 상기 표시영역 및 비표시영역에 중첩하는 라인부 및 상기 라인부에 연결되며 상기 더미 패드에 중첩하는 패드부를 포함하고,
    상기 신호패드는 상기 제1 봉지 무기막을 관통하는 제1 컨택홀을 통해 상기 제1 신호라인에 연결되고,
    상기 적어도 하나의 절연층은 상기 더미 패드와 상기 제2 신호라인의 상기 패드부 사이에 배치된 표시장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 제2 신호라인의 상기 패드부는 상기 제1 봉지 무기막 및 상기 적어도 하나의 절연층을 관통하는 제2 컨택홀을 통해 상기 더미 패드에 연결된 표시장치.
  5. 제4 항에 있어서,
    상기 더미 패드와 상기 제1 신호라인은 동일한 층 상에 배치된 표시장치.
  6. 제1 항에 있어서,
    상기 적어도 하나의 절연층은 상기 신호패드와 상기 제1 신호라인 사이에 배치되고,
    상기 제1 컨택홀은 상기 적어도 하나의 절연층을 더 관통하는 표시장치.
  7. 제1 항에 있어서,
    상기 신호패드와 상기 제2 신호라인은 동일한 층 상에 배치된 표시장치.
  8. 제1 항에 있어서,
    상기 감지전극은 서로 교차하는 제1 감지전극 및 제2 감지전극을 포함하고,
    상기 제1 감지전극 및 상기 제2 감지전극 각각은 센서부들 및 각각이 인접한 센서부들은 연결하는 연결부들를 포함하고,
    상기 제1 감지전극의 상기 연결부들은 상기 적어도 하나의 절연층을 관통하는 제3 컨택홀들을 통해 상기 제1 감지전극의 상기 인접한 센서부들에 연결된 표시장치.
  9. 제1 항에 있어서,
    상기 표시패널은 상기 비표시영역에 배치된 더미 패드를 더 포함하고,
    상기 제2 신호라인은 상기 표시영역 및 비표시영역에 중첩하는 라인부 및 상기 라인부에 연결되며 상기 더미 패드에 중첩하는 패드부를 포함하고,
    상기 제2 신호라인의 상기 패드부는 상기 제1 봉지 무기막을 관통하는 제2 컨택홀을 통해 상기 더미 패드에 연결되고,
    상기 적어도 하나의 절연층은 상기 제2 신호라인의 상기 패드부와 비중첩하는 표시장치.
  10. 제1 항에 있어서,
    상기 감지전극은 메쉬 형상을 갖는 표시장치.
  11. 제1 항에 있어서,
    외부광 반사율을 감소시키는 반사방지유닛을 더 포함하고,
    상기 반사방지유닛은 상기 제1 봉지 무기막 상에 배치된 표시장치.
  12. 제1 항에 있어서,
    상기 감지전극은 서로 교차하는 제1 감지전극 및 제2 감지전극을 포함하고, 상기 적어도 하나의 절연층은 상기 제1 감지전극과 상기 제2 감지전극 사이에 배치된 표시장치.
  13. 제1 항에 있어서,
    상기 입력감지유닛은 상기 감지전극에 중첩하는 더미 전극을 더 포함하는 표시장치.
  14. 제1 항에 있어서,
    상기 감지전극은 제1 감지전극들 및 상기 제1 감지전극들에 각각 대응하는 제2 감지전극들을 포함하고, 상기 제2 감지전극들 각각은 상기 제1 감지전극들과 동일한 층에 배치되고 서로 이격되어 배치된 복수 개의 센서부들을 포함하고,
    상기 제2 신호라인은 상기 제1 감지전극들과 동일한 층에 배치되고 상기 제1 감지전극들 및 상기 복수 개의 센서부들에 연결된 제1 라인부들, 및 상기 제1 감지전극들과 다른 층에 배치되고 상기 적어도 하나의 절연층을 관통하는 제4 컨택홀들을 통해 상기 제1 라인부들 중 상기 복수 개의 센서부들에 연결된 일부의 제1 라인부에 연결된 제2 라인부들을 포함하는 표시장치.
  15. 제1 항에 있어서,
    상기 감지전극과 상기 제2 신호라인은 동일한 층 상에 배치되고, 상기 적어도 하나의 절연층은 상기 감지전극과 상기 제2 신호라인을 직접 커버하는 표시장치.
  16. 제1 항에 있어서,
    상기 제1 봉지 무기막은 상기 베이스층의 전면에 배치된 표시장치.
  17. 제1 항에 있어서,
    상기 표시패널은 상기 제1 봉지 무기막 상에 배치된 제2 봉지 무기막 및 상기 표시영역에 중첩하며 상기 제1 봉지 무기막과 상기 제2 봉지 무기막 사이에 배치된 봉지 유기막을 더 포함하는 표시장치.
  18. 제1 항에 있어서,
    상기 입력감지유닛은,
    제1 센서부들 및 상기 제1 센서부들을 연결하는 제1 연결부들을 포함하고, 상기 표시패널 상에 정의된 베이스면 상에 배치되는 제1 감지전극; 및
    제2 센서부들 및 상기 제2 센서부들을 연결하는 제2 연결부들을 포함하고, 상기 표시패널 상에 정의된 베이스면 상에 배치되는 제2 감지전극을 포함하고,
    상기 제1 센서부들 및 상기 제2 센서부들은 동일한 층 상에 배치되고, 상기 제1 연결부들과 상기 제2 연결부들 중 어느 하나의 연결부들은 상기 제1 센서부들과 동일한 층 상에 배치되며,
    상기 제1 연결부들과 상기 제2 연결부들은 절연층을 사이에 두고 교차하는 표시장치.
  19. 제1 항에 있어서,
    상기 입력감지유닛은 상기 표시패널 상에 직접 배치되고, 상기 입력감지유닛은,
    메쉬 형상의 감지전극; 및
    상기 감지전극에 연결된 제2 신호라인을 포함하고,
    제2 신호라인은 상기 감지전극과 동일한 재료의 층을 포함하는 표시장치.
  20. 제1 항에 있어서,
    상기 입력감지유닛은 적어도 하나의 절연층, 서로 절연 교차하는 제1 감지전극들 및 제2 감지전극들을 포함하고,
    상기 제1 감지전극들과 상기 제2 감지전극들을 절연시키는 상기 적어도 하나의 절연층은 폴리머를 포함하는 표시장치.
  21. 제1 항에 있어서,
    상기 표시패널 상에 배치된 편광필름을 더 포함하고,
    상기 입력감지유닛은 베이스 필름 및 상기 베이스 필름의 적어도 일면 상에 배치된 감지전극들을 포함하고,
    상기 편광필름은 상기 표시패널과 상기 입력감지유닛 사이에 배치된 표시장치.
  22. 제1 항에 있어서,
    상기 표시패널 상에 배치된 편광필름을 더 포함하고,
    상기 입력감지유닛은 베이스 필름 및 상기 베이스 필름의 적어도 일면 상에 배치된 감지전극들을 포함하고,
    상기 입력감지유닛은 상기 표시패널과 상기 편광필름 사이에 배치된 표시장치.
  23. 제1 항에 있어서,
    상기 표시패널 상에 배치된 편광필름을 더 포함하고,
    상기 입력감지유닛은 베이스 필름 및 상기 베이스 필름의 하면 상에 배치된 감지전극들을 포함하고,
    상기 편광필름은 상기 표시패널과 상기 입력감지유닛 사이에 배치된 표시장치.
  24. 제1 항에 있어서,
    상기 표시패널 상에 배치된 편광필름을 더 포함하고,
    상기 입력감지유닛은 베이스 필름, 상기 베이스 필름 상에 배치된 베이스 절연층 및 상기 베이스 절연층 상에 배치된 감지전극들을 포함하고,
    상기 입력감지유닛은 상기 표시패널과 상기 편광필름 사이에 배치된 표시장치.
  25. 제1 항에 있어서,
    상기 표시패널 상에 배치된 편광필름을 더 포함하고,
    상기 입력감지유닛은 베이스 필름, 상기 베이스 필름의 하면 상에 배치된 감지전극들 및 상기 감지전극들에 연결된 신호라인들을 포함하고,
    상기 입력감지유닛은 상기 표시패널과 상기 편광필름 사이에 배치되고,
    상기 신호라인들의 패드부들과 상기 표시패널의 입력패드들은 도전성 부재를 통해 전기적으로 연결된 표시장치.
  26. 제1 항에 있어서,
    상기 입력감지유닛은 상기 표시패널 상에 정의된 베이스면 상에 배치되는 감지전극 및 감지전극의 상부 또는 하부 중 적어도 어느 하나의 일측에 배치된 절연층을 포함하고,
    상기 절연층은 고굴절률 절연층 및 저굴절률 절연층을 포함하며, 상기 저굴절률 절연층은 상기 고굴절률 절연층보다 상기 감지전극에 더 인접하는 표시장치.
  27. 표시영역, 제1 비표시영역, 및 상기 표시영역과 상기 제1 비표시영역 사이에 배치되고 곡률을 갖는 제2 비표시영역을 포함하는 표시패널; 및
    상기 표시패널 상에 배치되고, 상기 표시영역에 중첩하는 입력감지유닛을 포함하고, 상기 표시패널은,
    상기 표시영역, 상기 제1 비표시영역 및 상기 제2 비표시영역에 중첩하는 베이스층;
    상기 표시영역, 상기 제1 비표시영역 및 상기 제2 비표시영역에 중첩하고, 상기 표시영역에 배치된 트랜지스터에 연결된 제1 신호라인;
    제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에 배치된 발광층을 포함하고, 상기 표시영역에 배치된 발광소자;
    상기 제2 전극 상에 배치되고, 상기 표시영역 및 상기 제1 비표시영역에 중첩하는 봉지 무기막; 및
    상기 제1 신호라인에 전기적으로 연결되며, 상기 제1 비표시영역에 배치된 신호패드를 포함하고,
    상기 신호패드는 상기 봉지 무기막을 관통하는 컨택홀을 통해 상기 제1 신호라인에 연결된 표시장치.
  28. 제27 항에 있어서,
    상기 입력감지유닛은,
    상기 표시영역에 배치된 감지전극;
    상기 감지전극에 연결되고, 상기 표시영역, 상기 제l 비표시영역 및 상기 제2 비표시영역에 중첩하는 제2 신호라인; 및
    상기 표시영역, 상기 제l 비표시영역 및 상기 제2 비표시영역에 중첩하는 적어도 하나의 절연층을 포함하고,
    상기 입력감지유닛은 상기 표시패널 상에 직접 배치된 표시장치.
  29. 제27 항에 있어서,
    상기 표시패널은 상기 제2 비표시영역에 배치되고, 적층된 복수 개의 유기절연 패턴들을 포함하는 뱅크를 더 포함하고,
    상기 뱅크는 상기 제2 비표시영역에 정의된 벤딩축과 평행한 방향으로 연장되며,
    상기 봉지 무기막에는 상기 뱅크에 대응하는 오픈영역이 정의된 표시장치.
  30. 제27 항에 있어서,
    상기 표시패널은 상기 제1 비표시영역에 배치되며 내측에 상기 표시영역이 배치된 댐부를 더 포함하는 표시장치.
  31. 제30 항에 있어서,
    상기 표시패널은 상기 댐부의 외측에 배치된 크랙 댐부들을 더 포함하고,
    상기 크랙 댐부들은 상기 제1 신호라인이 연장된 방향을 따라 연장되며,
    상기 봉지 무기막은 상기 크랙 댐부에 중첩하는 오픈영역이 정의된 표시장치.
  32. 표시영역 및 비표시영역에 중첩하는 봉지 무기막을 포함하는 표시패널의 상기 봉지 무기막 상에 제1 도전패턴을 형성하는 단계;
    상기 봉지 무기막 상에 상기 표시영역 및 상기 비표시영역에 중첩하며 상기 제1 도전패턴을 커버하는 절연층을 형성하는 단계;
    상기 제1 도전패턴을 노출하는 제1 컨택홀을 형성하는 단계;
    상기 표시패널의 상기 비표시영역에 배치되고, 상기 봉지 무기막 하측에 배치된 더미 패드를 노출하는 제2 컨택홀을 형성하는 단계; 및
    상기 절연층 상에, 상기 제1 도전패턴 및 상기 더미 패드에 연결된 제2 도전패턴을 형성하는 단계를 포함하는 표시장치의 제조방법.
  33. 제32 항에 있어서,
    상기 제1 컨택홀을 형성하는 단계와 상기 제2 컨택홀을 형성하는 단계는 동일 공정에서 수행된 표시장치의 제조방법.
  34. 제32 항에 있어서,
    상기 제2 도전패턴을 형성하는 단계에서, 상기 제2 도전패턴은 상기 제2 컨택홀을 통해 상기 더미 패드에 연결되는 신호패드를 포함하는 표시장치의 제조방법.
  35. 제32 항에 있어서,
    상기 제1 컨택홀을 형성하는 단계는,
    상기 제1 도전패턴에 중첩하는 상기 절연층의 일부분을 제거하는 단계를 포함하고,
    상기 제2 컨택홀을 형성하는 단계는,
    상기 더미 패드에 중첩하는 상기 절연층의 일부분을 제거하는 단계; 및
    상기 더미 패드에 중첩하는 상기 봉지 무기막의 일부분을 제거하는 단계를 포함하는 표시장치의 제조방법.
  36. 제35 항에 있어서,
    상기 제1 도전패턴에 중첩하는 상기 절연층의 일부분을 제거하는 단계과 상기 더미 패드에 중첩하는 상기 절연층의 일부분을 제거하는 단계는 동일 공정에서 수행된 표시장치의 제조방법.
  37. 제32 항에 있어서,
    상기 제1 도전패턴은 제1 연결부들을 포함하고,
    상기 제2 도전패턴은 각각이 상기 제1 컨택홀을 통해 상기 제1 연결부들에 연결된 제1 센서부들, 상기 제1 연결부들에 교차하는 제2 연결부들 및 상기 제2 연결부들에 연결된 제2 센서부들을 포함하는 표시장치의 제조방법.


KR1020170052493A 2017-04-24 2017-04-24 표시장치 및 그 제조방법 Active KR102311316B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020170052493A KR102311316B1 (ko) 2017-04-24 2017-04-24 표시장치 및 그 제조방법
US15/845,439 US10707280B2 (en) 2017-04-24 2017-12-18 Display device and method of manufacturing the same
CN201810371482.XA CN108735783B (zh) 2017-04-24 2018-04-24 显示装置及其制造方法
CN202311265007.1A CN117337106A (zh) 2017-04-24 2018-04-24 显示装置及其制造方法
US16/884,531 US11264434B2 (en) 2017-04-24 2020-05-27 Display device and method of manufacturing the same
KR1020210131449A KR102386894B1 (ko) 2017-04-24 2021-10-05 표시장치 및 그 제조방법
US17/583,661 US20220149329A1 (en) 2017-04-24 2022-01-25 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170052493A KR102311316B1 (ko) 2017-04-24 2017-04-24 표시장치 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210131449A Division KR102386894B1 (ko) 2017-04-24 2021-10-05 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180119198A KR20180119198A (ko) 2018-11-02
KR102311316B1 true KR102311316B1 (ko) 2021-10-13

Family

ID=63854706

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170052493A Active KR102311316B1 (ko) 2017-04-24 2017-04-24 표시장치 및 그 제조방법
KR1020210131449A Active KR102386894B1 (ko) 2017-04-24 2021-10-05 표시장치 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210131449A Active KR102386894B1 (ko) 2017-04-24 2021-10-05 표시장치 및 그 제조방법

Country Status (3)

Country Link
US (3) US10707280B2 (ko)
KR (2) KR102311316B1 (ko)
CN (2) CN108735783B (ko)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102311316B1 (ko) * 2017-04-24 2021-10-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN111052267B (zh) * 2017-08-30 2021-08-06 Ｎｉｓｓｈａ株式会社 电极膜及其制造方法
KR102407758B1 (ko) * 2017-10-27 2022-06-10 엘지디스플레이 주식회사 터치표시장치 및 표시패널
KR102526215B1 (ko) * 2017-10-27 2023-04-26 엘지디스플레이 주식회사 터치패널 및 이를 포함하는 터치표시장치
KR102419066B1 (ko) * 2017-11-20 2022-07-08 엘지디스플레이 주식회사 터치 디스플레이 패널 및 터치 디스플레이 장치
CN107765926B (zh) * 2017-11-22 2024-03-12 京东方科技集团股份有限公司 显示装置、触控面板及其制造方法
CN207780739U (zh) * 2017-11-30 2018-08-28 云谷（固安）科技有限公司 一种触控面板及触控显示装置
KR102431808B1 (ko) * 2017-12-11 2022-08-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
CN108319404A (zh) * 2018-02-07 2018-07-24 京东方科技集团股份有限公司 一种触摸屏及其制作方法、触控显示装置
CN208954070U (zh) * 2018-02-27 2019-06-07 深圳市汇顶科技股份有限公司 一种传感器和触摸显示屏
JP7032173B2 (ja) * 2018-02-27 2022-03-08 株式会社ジャパンディスプレイ 表示装置
US10826017B2 (en) * 2018-03-30 2020-11-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Packaging assembly and preparation method thereof, and display device
KR102534156B1 (ko) * 2018-04-16 2023-05-19 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조 방법
KR102593459B1 (ko) * 2018-04-18 2023-10-24 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치
KR102520639B1 (ko) 2018-05-02 2023-04-11 삼성디스플레이 주식회사 입력 감지 장치 및 이를 포함하는 표시 장치
CN108511503B (zh) * 2018-05-28 2020-11-24 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
KR102606941B1 (ko) 2018-05-31 2023-11-30 삼성디스플레이 주식회사 표시장치
CN110858087B (zh) * 2018-08-23 2023-04-28 群创光电股份有限公司 触控式显示装置
KR102737652B1 (ko) 2018-10-26 2024-12-04 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조 방법
KR102555841B1 (ko) * 2018-10-30 2023-07-17 삼성디스플레이 주식회사 표시 장치
KR102668174B1 (ko) * 2018-11-05 2024-05-24 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102745473B1 (ko) * 2018-11-09 2024-12-20 엘지디스플레이 주식회사 표시 장치
KR102645186B1 (ko) 2018-11-14 2024-03-08 삼성디스플레이 주식회사 입력감지회로 및 이를 포함하는 표시모듈
KR102664311B1 (ko) * 2018-11-14 2024-05-09 엘지디스플레이 주식회사 표시 장치
KR102665381B1 (ko) * 2018-11-23 2024-05-14 삼성디스플레이 주식회사 표시장치
US11296156B2 (en) * 2018-11-28 2022-04-05 Lg Display Co., Ltd. Organic light emitting diode device
KR102730445B1 (ko) * 2018-12-04 2024-11-15 삼성디스플레이 주식회사 표시 장치
KR102673859B1 (ko) 2018-12-06 2024-06-11 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 전자장치
KR102666867B1 (ko) 2018-12-13 2024-05-21 삼성디스플레이 주식회사 표시장치
KR102713769B1 (ko) * 2018-12-18 2024-10-04 엘지디스플레이 주식회사 전계 발광 표시 장치
KR20200081628A (ko) * 2018-12-27 2020-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR102690483B1 (ko) * 2018-12-31 2024-07-31 엘지디스플레이 주식회사 터치 센서를 포함한 표시 장치 및 이의 불량 검출 방법
KR102743018B1 (ko) * 2019-01-02 2024-12-16 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치
KR102748276B1 (ko) * 2019-01-23 2025-01-02 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102805341B1 (ko) * 2019-02-18 2025-05-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102707539B1 (ko) * 2019-02-22 2024-09-20 삼성디스플레이 주식회사 전자 장치
KR102697819B1 (ko) * 2019-02-27 2024-08-26 삼성디스플레이 주식회사 표시장치
KR102701817B1 (ko) * 2019-03-19 2024-09-03 삼성디스플레이 주식회사 입력 감지 유닛을 포함하는 표시 장치 및 그것의 구동 방법
KR102668705B1 (ko) * 2019-03-21 2024-05-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102748405B1 (ko) * 2019-04-08 2025-01-02 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR102733093B1 (ko) * 2019-04-16 2024-11-25 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20200123906A (ko) * 2019-04-22 2020-11-02 삼성디스플레이 주식회사 디스플레이 장치
US11594705B2 (en) * 2019-04-23 2023-02-28 Samsung Display Co., Ltd. Display apparatus
CN111860036B (zh) * 2019-04-25 2023-06-20 云谷（固安）科技有限公司 显示屏及显示装置
KR20200126473A (ko) * 2019-04-29 2020-11-09 삼성디스플레이 주식회사 표시 장치
KR102771912B1 (ko) * 2019-04-29 2025-02-26 삼성디스플레이 주식회사 입력감지회로 및 이를 포함하는 표시모듈
KR102787594B1 (ko) 2019-05-02 2025-03-28 삼성디스플레이 주식회사 표시장치
KR102770943B1 (ko) * 2019-05-07 2025-02-24 삼성디스플레이 주식회사 표시장치
KR102738027B1 (ko) * 2019-05-10 2024-12-06 삼성디스플레이 주식회사 전자 장치 및 전자 장치 제조 방법
KR102765724B1 (ko) * 2019-05-23 2025-02-13 삼성디스플레이 주식회사 터치 센서 및 이를 구비한 표시 장치
KR20200137079A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 지문 센서 및 이를 포함하는 표시 장치
KR102818640B1 (ko) * 2019-05-31 2025-06-11 삼성디스플레이 주식회사 표시 장치
KR20200145976A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR102777207B1 (ko) * 2019-07-02 2025-03-11 삼성디스플레이 주식회사 입력 감지 유닛 및 이를 포함하는 전자 장치
KR20210005447A (ko) * 2019-07-05 2021-01-14 삼성디스플레이 주식회사 전자패널 및 이를 포함하는 전자장치
KR102701049B1 (ko) 2019-07-08 2024-09-03 삼성디스플레이 주식회사 터치 센서 및 이를 구비한 표시 장치
KR102787862B1 (ko) * 2019-07-11 2025-04-01 삼성디스플레이 주식회사 표시 장치
KR20210010733A (ko) * 2019-07-18 2021-01-28 삼성디스플레이 주식회사 표시 장치
KR102721848B1 (ko) * 2019-07-24 2024-10-24 엘지디스플레이 주식회사 터치 전극들을 포함하는 디스플레이 장치
KR102809753B1 (ko) 2019-07-26 2025-05-19 삼성디스플레이 주식회사 표시 장치
TWI704484B (zh) * 2019-07-31 2020-09-11 友達光電股份有限公司 觸控顯示裝置
KR20210019256A (ko) * 2019-08-12 2021-02-22 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102808430B1 (ko) * 2019-08-19 2025-05-19 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR102825971B1 (ko) * 2019-08-21 2025-06-27 삼성디스플레이 주식회사 표시 장치
TWI718639B (zh) * 2019-08-23 2021-02-11 凌巨科技股份有限公司 觸控顯示裝置
KR20210043793A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 표시 장치
KR102810632B1 (ko) * 2019-10-14 2025-05-23 삼성디스플레이 주식회사 회로기판의 제조 방법 및 이를 포함한 표시장치
KR20210069776A (ko) * 2019-12-03 2021-06-14 삼성디스플레이 주식회사 표시 장치
KR102785603B1 (ko) * 2019-12-03 2025-03-27 삼성디스플레이 주식회사 표시 장치
KR20210077846A (ko) * 2019-12-17 2021-06-28 삼성디스플레이 주식회사 표시 장치
KR102812256B1 (ko) * 2019-12-26 2025-05-27 삼성디스플레이 주식회사 표시장치
KR20210086844A (ko) * 2019-12-31 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20210090754A (ko) * 2020-01-10 2021-07-21 삼성디스플레이 주식회사 표시장치
KR20210091867A (ko) * 2020-01-14 2021-07-23 삼성디스플레이 주식회사 표시 장치
KR102792346B1 (ko) * 2020-01-17 2025-04-09 삼성디스플레이 주식회사 표시 장치
KR20210099687A (ko) * 2020-02-04 2021-08-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102810730B1 (ko) * 2020-02-17 2025-05-22 삼성디스플레이 주식회사 입력감지유닛 및 입력감지유닛을 포함하는 표시장치
KR20210127297A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시장치의 제조 방법
CN111399701B (zh) * 2020-05-09 2024-04-02 上海天马微电子有限公司 触控模组、触控显示面板和触控显示装置
KR20210145026A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 전자 장치
KR20210145877A (ko) 2020-05-25 2021-12-03 삼성디스플레이 주식회사 표시장치
KR102755247B1 (ko) * 2020-06-01 2025-01-20 삼성디스플레이 주식회사 표시 장치
KR20210157940A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치
KR20220025969A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 폴더블 윈도우 및 이를 포함하는 표시 장치
CN112051940A (zh) * 2020-08-31 2020-12-08 武汉华星光电半导体显示技术有限公司 触控屏及电子设备
KR20220030438A (ko) * 2020-08-31 2022-03-11 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
WO2022048740A1 (en) * 2020-09-02 2022-03-10 Huawei Technologies Co., Ltd. Combined thin film encapsulation in flexible display devices and method of fabrication thereof
KR20220045608A (ko) * 2020-10-05 2022-04-13 삼성디스플레이 주식회사 표시장치
KR20220051901A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
US12193283B2 (en) * 2020-11-19 2025-01-07 Samsung Display Co., Ltd. Display device including pad area
KR20220075110A (ko) * 2020-11-27 2022-06-07 삼성디스플레이 주식회사 표시장치
CN112578934B (zh) * 2020-12-07 2022-11-29 昆山国显光电有限公司 触控面板及显示面板
KR20220105218A (ko) * 2021-01-19 2022-07-27 삼성디스플레이 주식회사 표시 장치
KR102717773B1 (ko) * 2021-02-09 2024-10-16 삼성전자 주식회사 디지타이저 패널 및 디지타이저 패널을 포함하는 전자 장치
EP4239458A4 (en) 2021-02-09 2024-02-21 Samsung Electronics Co., Ltd. DIGITIZER PANEL AND ELECTRONIC DEVICE COMPRISING A DIGITIZER PANEL
CN112783377B (zh) * 2021-02-25 2023-02-28 惠州市华星光电技术有限公司 触控面板和触控装置
CN113064514A (zh) * 2021-03-15 2021-07-02 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2022241661A1 (zh) * 2021-05-19 2022-11-24 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
KR20230068049A (ko) 2021-11-10 2023-05-17 엘지디스플레이 주식회사 표시 장치
KR20230070108A (ko) * 2021-11-12 2023-05-22 삼성디스플레이 주식회사 표시장치
KR20230110404A (ko) * 2022-01-14 2023-07-24 삼성디스플레이 주식회사 표시장치
CN114613277A (zh) * 2022-03-31 2022-06-10 合肥维信诺科技有限公司 显示面板和显示装置
EP4311393A1 (en) * 2022-07-20 2024-01-24 Samsung Display Co., Ltd. Display device
GB2634407A (en) * 2023-02-28 2025-04-09 Boe Technology Group Co Ltd Touch structure, touch display panel and display apparatus
KR20240151314A (ko) * 2023-04-10 2024-10-18 삼성디스플레이 주식회사 표시 장치
KR20250001298A (ko) * 2023-06-28 2025-01-06 엘지디스플레이 주식회사 표시 장치 및 표시 패널
KR20250064166A (ko) 2023-11-01 2025-05-09 삼성디스플레이 주식회사 전자 장치

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) * 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
KR102381391B1 (ko) * 2015-04-16 2022-03-31 삼성디스플레이 주식회사 표시 장치
US7920129B2 (en) 2007-01-03 2011-04-05 Apple Inc. Double-sided touch-sensitive panel with shield and drive combined layer
KR100885730B1 (ko) * 2007-03-05 2009-02-26 (주)멜파스 단순한 적층 구조를 갖는 접촉위치 감지 패널
TW200844827A (en) * 2007-05-11 2008-11-16 Sense Pad Tech Co Ltd Transparent touch panel device
US8928597B2 (en) * 2008-07-11 2015-01-06 Samsung Display Co., Ltd. Organic light emitting display device
KR101022155B1 (ko) 2009-01-16 2011-03-17 삼성모바일디스플레이주식회사 터치 스크린 패널
KR101022087B1 (ko) 2009-01-16 2011-03-17 삼성모바일디스플레이주식회사 터치 스크린 패널
KR101596968B1 (ko) 2009-11-03 2016-02-23 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
KR101133492B1 (ko) 2009-12-28 2012-04-10 주식회사 지니틱스 정전용량 방식의 터치 패널
KR101082219B1 (ko) * 2010-03-16 2011-11-09 삼성모바일디스플레이주식회사 터치 스크린 패널 일체형 평판표시장치
US20110285661A1 (en) * 2010-05-18 2011-11-24 Steven Porter Hotelling Periphery Conductive Element for Touch Screen
JP5248653B2 (ja) * 2010-05-27 2013-07-31 富士フイルム株式会社 導電シート及び静電容量方式タッチパネル
KR101339669B1 (ko) 2010-10-26 2013-12-11 삼성디스플레이 주식회사 터치 스크린 패널
KR101448251B1 (ko) * 2010-10-28 2014-10-08 삼성디스플레이 주식회사 터치 스크린 패널 및 이를 구비한 표시 장치
KR101178914B1 (ko) * 2010-10-29 2012-09-03 삼성디스플레이 주식회사 터치 스크린 패널 일체형 평판표시장치
KR101230196B1 (ko) * 2010-10-29 2013-02-06 삼성디스플레이 주식회사 터치 스크린 패널 내장형 액정표시장치
KR101381817B1 (ko) * 2011-06-30 2014-04-07 삼성디스플레이 주식회사 터치 스크린 패널
WO2013018495A1 (ja) * 2011-07-29 2013-02-07 シャープ株式会社 タッチパネル基板及び表示パネル
JP2014224836A (ja) * 2011-09-16 2014-12-04 シャープ株式会社 発光デバイス、表示装置、照明装置および発電装置
KR101908501B1 (ko) * 2011-12-07 2018-10-17 엘지디스플레이 주식회사 터치 스크린 일체형 유기 발광 표시 장치 및 이의 제조 방법
KR101850951B1 (ko) 2011-12-22 2018-04-23 삼성디스플레이 주식회사 터치 스크린 패널 일체형 표시장치
US8819927B2 (en) * 2012-02-28 2014-09-02 Eastman Kodak Company Method of making a transparent conductor structure
KR101373044B1 (ko) * 2012-04-19 2014-03-11 삼성디스플레이 주식회사 터치 스크린 패널
KR101889013B1 (ko) 2012-05-17 2018-08-21 삼성디스플레이 주식회사 평판 표시 장치의 박막 봉지 및 그 제조방법
WO2013176199A1 (en) * 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
KR101941255B1 (ko) * 2012-07-30 2019-01-23 삼성디스플레이 주식회사 터치 스크린 패널
US9214507B2 (en) 2012-08-17 2015-12-15 Apple Inc. Narrow border organic light-emitting diode display
KR101932127B1 (ko) * 2012-09-19 2018-12-26 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US9349969B2 (en) * 2013-02-01 2016-05-24 Lg Display Co., Ltd. Electronic devices with flexible display and method for manufacturing the same
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102097150B1 (ko) * 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9740035B2 (en) * 2013-02-15 2017-08-22 Lg Display Co., Ltd. Flexible organic light emitting display device and method for manufacturing the same
CN104007860B (zh) * 2013-02-22 2017-02-08 宸美（厦门）光电有限公司 触摸板结构及其制造方法
CN105009320B (zh) 2013-03-11 2017-10-17 应用材料公司 用于oled应用的pecvd hmdso膜的等离子体固化
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
US9425418B2 (en) * 2014-09-30 2016-08-23 Lg Display Co., Ltd. Flexible display device with bend stress reduction member and manufacturing method for the same
CN107783698B (zh) * 2015-04-01 2021-01-05 上海天马微电子有限公司 一种阵列基板、显示面板
KR102388711B1 (ko) * 2015-04-27 2022-04-20 삼성디스플레이 주식회사 표시 장치
KR102568864B1 (ko) * 2015-06-26 2023-08-23 삼성디스플레이 주식회사 플렉서블 표시장치
US10168844B2 (en) * 2015-06-26 2019-01-01 Samsung Display Co., Ltd. Flexible display device
KR102385234B1 (ko) * 2015-09-15 2022-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102401080B1 (ko) 2015-09-30 2022-05-23 삼성디스플레이 주식회사 표시 장치
KR101929452B1 (ko) 2016-07-29 2018-12-17 삼성디스플레이 주식회사 표시 장치
CN106206611A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR102311316B1 (ko) * 2017-04-24 2021-10-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
WO2018227127A1 (en) * 2017-06-08 2018-12-13 Google Llc Foldable display neutral axis management with thin, high modulus layers
KR102399820B1 (ko) * 2017-10-27 2022-05-19 엘지디스플레이 주식회사 터치 디스플레이 장치 및 터치 디스플레이 패널

Also Published As

Publication number Publication date
US11264434B2 (en) 2022-03-01
CN117337106A (zh) 2024-01-02
KR102386894B1 (ko) 2022-04-15
US10707280B2 (en) 2020-07-07
KR20210124141A (ko) 2021-10-14
CN108735783B (zh) 2023-10-24
US20200286961A1 (en) 2020-09-10
US20220149329A1 (en) 2022-05-12
CN108735783A (zh) 2018-11-02
US20180308903A1 (en) 2018-10-25
KR20180119198A (ko) 2018-11-02

Similar Documents

Publication Publication Date Title
KR102386894B1 (ko) 표시장치 및 그 제조방법
KR102745931B1 (ko) 표시장치
KR102521879B1 (ko) 표시장치
KR102606941B1 (ko) 표시장치
KR102422074B1 (ko) 표시장치
JP7689411B2 (ja) ディスプレイ装置
US11803278B2 (en) Display device having electrodes having sensor and auxiliary sensor parts
KR102351618B1 (ko) 표시장치
JP7156808B2 (ja) 入力検知ユニットを備える表示装置
US11114511B2 (en) Display device
CN112567322A (zh) 显示装置
US12050752B2 (en) Display device
KR20240172161A (ko) 표시장치
KR20200130578A (ko) 입력센서 및 이를 포함하는 표시장치
CN218333023U (zh) 电子装置
KR102418609B1 (ko) 표시장치
KR102737591B1 (ko) 표시장치
KR102725871B1 (ko) 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170424

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200211

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170424

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210121

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210705

A107 Divisional application of patent
GRNT Written decision to grant
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20211005

Patent event code: PA01071R01D

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211005

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211006

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee