KR102291363B1

KR102291363B1 - Organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device

Info

Publication number: KR102291363B1
Application number: KR1020140191706A
Authority: KR
Inventors: 남우진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-29
Filing date: 2014-12-29
Publication date: 2021-08-20
Anticipated expiration: 2034-12-29
Also published as: KR20160080180A

Abstract

본 실시예들은, 얼룩 개선을 통해 화상 품질을 향상시켜줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법에 관한 것이다. The present embodiments relate to an organic light emitting display panel, an organic light emitting display device, and a driving method thereof capable of improving image quality by improving unevenness.

Description

Organic light emitting display panel, organic light emitting display device and driving method thereof

본 실시예들은 유기발광표시패널, 유기발광표시장치 및 그 구동방법에 관한 것이다. The present embodiments relate to an organic light emitting display panel, an organic light emitting display device, and a driving method thereof.

최근, 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 명암비(Contrast Ration), 발광효율, 휘도 및 시야각 등이 크다는 장점이 있다. Recently, an organic light emitting display device, which has been spotlighted as a display device, uses an organic light emitting diode (OLED) that emits light by itself, so that the response speed is fast and the contrast ratio, luminous efficiency, luminance, and viewing angle are large. There are advantages.

이러한 유기발광표시장치의 유기발광표시패널에는 배치되는 각 서브픽셀은, 기본적으로, 유기발광다이오드를 구동하는 구동 트랜지스터, 구동 트랜지스터의 게이트 노드에 데이터 전압을 전달해주는 스위칭 트랜지스터, 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 하는 캐패시터를 포함하여 구성될 수 있다. Each subpixel disposed in the organic light emitting display panel of the organic light emitting display device basically includes a driving transistor for driving the organic light emitting diode, a switching transistor for transferring a data voltage to the gate node of the driving transistor, and a constant voltage for one frame time. It may be configured to include a capacitor that serves to maintain the.

한편, 각 서브픽셀 내 구동 트랜지스터는 문턱전압, 이동도 등의 특성치를 갖는데, 이러한 특성치는 각 구동 트랜지스터마다 다를 수 있다. Meanwhile, the driving transistors in each subpixel have characteristic values such as threshold voltage and mobility, and these characteristic values may be different for each driving transistor.

또한, 구동 트랜지스터는 구동 시간이 길어짐에 따라 열화(Degradation) 되어 특성치가 변할 수 있는데, 이러한 열화 정도의 차이에 따라, 구동 트랜지스터 간의 특성치 편차가 발생할 수 있다. In addition, the driving transistor may be degraded as the driving time increases, and thus the characteristic value may change. According to the difference in the degree of deterioration, a characteristic value deviation between the driving transistors may occur.

이러한 각 구동 트랜지스터 간의 특성치 편차는 휘도 편차를 발생시켜 유기발광표시패널의 휘도 불균일을 야기한다. The deviation of the characteristic values between the respective driving transistors causes the luminance deviation, which causes the luminance non-uniformity of the organic light emitting display panel.

이에, 구동 트랜지스터에 대한 특성치 편차를 보상해주는 기술이 개발되었다. 하지만, 구동 트랜지스터에 대한 특성치 편차 보상에도, 서브픽셀의 휘도가 원하는 수준보다 떨어져, 얼룩 현상 등의 화질 불량이 여전히 발생하고 있는 실정이다. Accordingly, a technology for compensating for the characteristic value deviation of the driving transistor has been developed. However, even when the characteristic value deviation of the driving transistor is compensated, the luminance of the sub-pixel is lower than a desired level, so that image quality defects such as unevenness still occur.

본 실시예들의 목적은, 얼룩 개선을 통해 화상 품질을 향상시켜줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. An object of the present embodiments is to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, which can improve image quality by improving spots.

본 실시예들의 다른 목적은, 구동 트랜지스터에 대한 특성치 보상에도 불구하고, 여전히 발생하고 있는 화질 불량 현상을 방지해주는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. Another object of the present exemplary embodiments is to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, which prevent a phenomenon of image quality that is still occurring despite compensation of a characteristic value of a driving transistor.

본 실시예들의 또 다른 목적은, 구동 트랜지스터의 소스 노드(또는 드레인 노드)에 대한 초기화 성능이 나쁜 경우에도, 초기화 성능 불량에 의한 화질 불량 현상을 방지해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. Another object of the present embodiments is to provide an organic light emitting display panel and an organic light emitting display device capable of preventing image quality deterioration due to poor initialization performance even when initialization performance of a source node (or drain node) of a driving transistor is poor. and to provide a driving method thereof.

본 실시예들의 또 다른 목적은, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차에 따른 화질 저하를 방지해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. Another object of the present embodiments is to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, which can prevent deterioration of image quality due to variations in characteristics of transistors other than driving transistors.

본 실시예들의 또 다른 목적은, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. Another object of the present exemplary embodiments is to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof capable of compensating for variations in characteristics of transistors other than a driving transistor.

본 실시예들의 또 다른 목적은, 별도의 센싱 회로 없이, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. Another object of the present embodiments is to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof capable of compensating for variations in characteristics of transistors other than a driving transistor without a separate sensing circuit.

일 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배치된 유기발광표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동부와, 다수의 게이트 라인을 구동하는 게이트 구동부와, 데이터 구동부 및 상기 게이트 구동부를 제어하는 타이밍 컨트롤러를 포함하는 유기발광표시장치를 제공할 수 있다. According to an exemplary embodiment, an organic light emitting display panel in which a plurality of data lines and a plurality of gate lines are disposed and a plurality of subpixels are disposed, a data driver driving the plurality of data lines, and a gate driving the plurality of gate lines An organic light emitting diode display including a driving unit, a data driving unit, and a timing controller controlling the gate driving unit may be provided.

이러한 유기발광표시장치에서, 다수의 서브픽셀 각각은, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1노드와 기준전압 라인 사이에 전기적으로 연결되는 센싱 트랜지스터와, 구동 트랜지스터의 제2노드와 데이터 라인 사이에 전기적으로 연결되는 스위칭 트랜지스터와, 구동 트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결되는 스토리지 캐패시터를 포함하여 구성될 수 있다. In such an organic light emitting diode display, each of the plurality of sub-pixels includes an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a sensing transistor electrically connected between a first node of the driving transistor and a reference voltage line, and a driving method; It may include a switching transistor electrically connected between the second node of the transistor and the data line, and a storage capacitor electrically connected between the first node and the second node of the driving transistor.

이러한 유기발광표시장치에서, 다수의 서브픽셀 각각에 대한 센싱 구동 시, 구동 트랜지스터의 제1노드는, 서로 다른 전압 값을 갖는 제1초기화전압 및 제2초기화전압이 순차적으로 인가된 이후 플로팅 될 수 있다. In such an organic light emitting diode display, when sensing and driving each of a plurality of sub-pixels, the first node of the driving transistor may be floated after first and second initialization voltages having different voltage values are sequentially applied. have.

다른 실시예는, 서로 교차하는 방향으로 배치된 다수의 데이터 라인 및 다수의 게이트 라인과, 매트릭스 타입으로 배치된 다수의 서브픽셀을 포함하며, 다수의 서브픽셀 각각은, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1노드와 기준전압 라인 사이에 전기적으로 연결되는 센싱 트랜지스터와, 구동 트랜지스터의 제2노드와 데이터 라인 사이에 전기적으로 연결되는 스위칭 트랜지스터와, 구동 트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결되는 스토리지 캐패시터를 포함하여 구성되는 유기발광표시패널을 제공할 수 있다. Another embodiment includes a plurality of data lines and a plurality of gate lines disposed in a direction crossing each other, and a plurality of subpixels disposed in a matrix type, wherein each of the plurality of subpixels includes an organic light emitting diode and an organic light emitting diode A driving transistor for driving a diode, a sensing transistor electrically connected between a first node of the driving transistor and a reference voltage line, a switching transistor electrically connected between a second node of the driving transistor and a data line, and An organic light emitting display panel including a storage capacitor electrically connected between the first node and the second node may be provided.

이러한 유기발광표시패널에서, 다수의 서브픽셀 각각에 대한 센싱 구동 시, 구동 트랜지스터의 제1노드는, 서로 다른 전압 값을 갖는 제1초기화전압 및 제2초기화전압이 순차적으로 인가된 이후 플로팅 될 수 있다. In such an organic light emitting display panel, when sensing and driving each of the plurality of sub-pixels, the first node of the driving transistor may be floated after first and second initialization voltages having different voltage values are sequentially applied. have.

또 다른 실시예는, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1노드와 기준전압 라인 사이에 전기적으로 연결되는 센싱 트랜지스터와, 구동 트랜지스터의 제2노드와 데이터 라인 사이에 전기적으로 연결되는 스위칭 트랜지스터와, 구동 트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결되는 스토리지 캐패시터를 포함하여 각각 구성되는 다수의 서브픽셀이 배치된 유기발광표시장치의 구동방법을 제공할 수 있다. Another embodiment provides an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a sensing transistor electrically connected between a first node of the driving transistor and a reference voltage line, and a second node and a data line of the driving transistor A method of driving an organic light emitting display device in which a plurality of sub-pixels each comprising a switching transistor electrically connected therebetween and a storage capacitor electrically connected between a first node and a second node of the driving transistor are disposed can do.

이러한 유기발광표시장치의 구동방법은, 구동 트랜지스터의 제1노드 및 제2노드에 제1초기화 전압 및 제1데이터전압을 각각 인가하는 단계와, 구동 트랜지스터의 제2노드에 인가되고 있는 제1데이터전압을 유지하고, 구동 트랜지스터의 제1노드에 제2초기화전압을 인가하는 단계와, 구동 트랜지스터의 제2노드에 제2데이터전압을 인가하고, 구동 트랜지스터의 제1노드를 플로팅 시켜, 구동 트랜지스터의 제1노드의 전압을 상승시키는 단계와, 구동 트랜지스터의 제1노드의 전압을 센싱하는 단계를 포함할 수 있다. The driving method of the organic light emitting display device includes applying a first initialization voltage and a first data voltage to a first node and a second node of a driving transistor, respectively, and first data being applied to a second node of the driving transistor. maintaining the voltage and applying a second initialization voltage to the first node of the driving transistor, applying a second data voltage to the second node of the driving transistor, floating the first node of the driving transistor, It may include increasing the voltage of the first node and sensing the voltage of the first node of the driving transistor.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 얼룩 개선을 통해 화상 품질을 향상시켜줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the present embodiments as described above, it is possible to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, which can improve image quality by improving spots.

본 실시예들에 의하면, 구동 트랜지스터에 대한 특성치 보상에도 불구하고, 여전히 발생하고 있는 화질 불량 현상을 방지해주는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the present exemplary embodiments, it is possible to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, which prevent a phenomenon of image quality that is still occurring despite compensation of a characteristic value of a driving transistor.

본 실시예들에 의하면, 구동 트랜지스터의 소스 노드(또는 드레인 노드)에 대한 초기화 성능이 나쁜 경우에도, 초기화 성능 불량에 의한 화질 불량 현상을 방지해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the present exemplary embodiments, an organic light emitting display panel, an organic light emitting display device, and the same capable of preventing image quality deterioration due to poor initialization performance even when the initialization performance of the source node (or drain node) of the driving transistor is poor A driving method may be provided.

본 실시예들에 의하면, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차에 따른 화질 저하를 방지해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the present embodiments, it is possible to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, which can prevent deterioration of image quality due to variations in characteristics of transistors other than the driving transistor.

본 실시예들에 의하면, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the present embodiments, it is possible to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof that can compensate for variations in characteristics of transistors other than the driving transistor.

본 실시예들에 의하면, 별도의 센싱 회로 없이, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the present embodiments, it is possible to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof capable of compensating for variations in characteristics of transistors other than the driving transistor without a separate sensing circuit.

도 1은 본 실시예들에 따른 유기발광표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 회로의 예시도이다.
도 3은 본 실시예들에 따른 유기발광표시장치(100)에서, 보상 구조를 갖는 서브픽셀 회로의 예시도이다.
도 4는 본 실시예들에 따른 유기발광표시장치의 구동 트랜지스터에 대한 문턱전압 센싱 원리를 설명하기 위한 도면이다.
도 5는 본 실시예들에 따른 유기발광표시장치의 구동 트랜지스터에 대한 이동도 센싱 원리를 설명하기 위한 도면이다.
도 6은 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 서브픽셀 회로 내 노드의 초기화 과정을 나타낸 도면이다.
도 7은 본 실시예들에 따른 유기발광표시장치(100)의 센싱 동작 시, 서브픽셀 회로 내 노드의 초기화 과정에 대한 서브픽셀 회로의 모델링 도면이다.
도 8은 유기발광표시장치(100)의 이동도 센싱 동작 시, 센싱 트랜지스터의 전기적인 특성이 나쁜 경우, 이를 보상하기 위한 이동도 센싱 특성을 나타낸 도면이다.
도 9는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 회로와 센싱 구조에 대한 예시도이다.
도 10은 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 구동 타이밍도이다.
도 11은 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 제1초기화 단계를 나타낸 도면이다.
도 12는 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 제2초기화 단계를 나타낸 도면이다.
도 13 및 도 14는 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 프로그래밍 및 센싱 단계를 나타낸 도면이다.
도 15 및 도 16은 일반적인 센싱 동작과 본 실시예들에 따른 센싱 동작의 차이점을 설명하기 위한 도면이다.
도 17은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 회로와 센싱 구조에 대한 다른 예시도이다.
도 18은 본 실시예들에 따른 유기발광표시장치의 구동방법에 대한 흐름도이다.1 is a schematic system configuration diagram of an organic light emitting diode display according to example embodiments.
2 is an exemplary diagram of a sub-pixel circuit of an organic light emitting diode display according to example embodiments.
3 is an exemplary diagram of a sub-pixel circuit having a compensation structure in the organic light emitting diode display 100 according to the present exemplary embodiments.
4 is a diagram for explaining a threshold voltage sensing principle for a driving transistor of an organic light emitting diode display according to the present exemplary embodiment.
5 is a diagram for explaining a mobility sensing principle for a driving transistor of an organic light emitting diode display according to the present exemplary embodiment.
6 is a diagram illustrating an initialization process of a node in a sub-pixel circuit during a sensing operation of the organic light emitting diode display according to the present exemplary embodiments.
7 is a modeling diagram of a sub-pixel circuit for an initialization process of a node in the sub-pixel circuit during a sensing operation of the organic light emitting diode display 100 according to the present exemplary embodiments.
8 is a diagram illustrating mobility sensing characteristics for compensating for poor electrical characteristics of a sensing transistor during a mobility sensing operation of the organic light emitting display device 100 .
9 is an exemplary diagram illustrating a sub-pixel circuit and a sensing structure of an organic light emitting diode display according to the present exemplary embodiment.
10 is a driving timing diagram during a sensing operation of the organic light emitting diode display according to the present exemplary embodiments.
11 is a diagram illustrating a first initialization step during a sensing operation of the organic light emitting diode display according to the present exemplary embodiments.
12 is a diagram illustrating a second initialization step during a sensing operation of the organic light emitting diode display according to the present embodiments.
13 and 14 are diagrams illustrating programming and sensing steps during a sensing operation of the organic light emitting diode display according to the present exemplary embodiments.
15 and 16 are diagrams for explaining a difference between a general sensing operation and a sensing operation according to the present embodiments.
17 is another exemplary diagram of a sub-pixel circuit and a sensing structure of the organic light emitting diode display according to the present exemplary embodiment.
18 is a flowchart illustrating a method of driving an organic light emitting display device according to the present exemplary embodiment.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, order, or number of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but other components may be interposed between each component. It will be understood that each component may be “interposed” or “connected”, “coupled” or “connected” through another component.

도 1은 본 실시예들에 따른 유기발광표시장치(100)의 개략적인 시스템 구성도이다. 1 is a schematic system configuration diagram of an organic light emitting display device 100 according to the present exemplary embodiment.

도 1을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 유기발광표시패널(110), 데이터 구동부(120), 게이트 구동부(130), 타이밍 컨트롤러(140) 등을 포함한다. Referring to FIG. 1 , the organic light emitting display device 100 according to the present exemplary embodiments includes an organic light emitting display panel 110 , a data driver 120 , a gate driver 130 , a timing controller 140 , and the like. .

유기발광표시패널(110)에는, 제1방향으로 다수의 데이터 라인(DL: Data Line)이 배치되고, 제1방향과 교차하는 제2방향으로 다수의 게이트 라인(GL: Gate Line)이 배치된다. In the organic light emitting display panel 110 , a plurality of data lines (DL) are disposed in a first direction, and a plurality of gate lines (GL) are disposed in a second direction crossing the first direction. .

또한, 유기발광표시패널(110)에는, 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된다. In addition, in the organic light emitting display panel 110 , a plurality of sub-pixels (SP) are arranged in a matrix type.

데이터 구동부(120)는, 다수의 데이터 라인(DL)으로 데이터전압을 공급하여 다수의 데이터 라인(DL)을 구동한다. The data driver 120 drives the plurality of data lines DL by supplying a data voltage to the plurality of data lines DL.

게이트 구동부(130)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다. The gate driver 130 sequentially drives the plurality of gate lines GL by sequentially supplying scan signals to the plurality of gate lines GL.

타이밍 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)로 제어신호를 공급하여, 데이터 구동부(120) 및 게이트 구동부(130)를 제어한다. The timing controller 140 supplies a control signal to the data driver 120 and the gate driver 130 to control the data driver 120 and the gate driver 130 .

이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 호스트 시스템(160)에서 입력되는 영상데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. The timing controller 140 starts a scan according to the timing implemented in each frame, and converts the image data input from the host system 160 to match the data signal format used by the data driver 120 to make the converted image. It outputs data and controls the data operation at an appropriate time according to the scan.

게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다. The gate driver 130 sequentially supplies a scan signal of an on voltage or an off voltage to the plurality of gate lines GL under the control of the timing controller 140 to the plurality of gate lines GL. ) are run sequentially.

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이, 유기발광표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다. The gate driver 130 may be positioned on only one side of the organic light emitting display panel 110 as shown in FIG. 1 , or, in some cases, on both sides, according to a driving method.

또한, 게이트 구동부(130)는, 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit, GDIC #1, ... , GDIC #N, N은 1 이상의 자연수)를 포함할 수 있다. Also, the gate driver 130 may include one or more gate driver integrated circuits (GDIC: Gate Driver Integrated Circuit, GDIC #1, ..., GDIC #N, N is a natural number equal to or greater than 1).

또한, 게이트 구동부(130)에 포함된 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다. In addition, one or more gate driver integrated circuits GDIC #1, ..., GDIC #N included in the gate driver 130 may be formed using a Tape Automated Bonding (TAB) method or a chip-on-glass (COG) method. In this way, it may be connected to a bonding pad of the organic light emitting display panel 110 or may be implemented as a GIP (Gate In Panel) type and disposed directly on the organic light emitting display panel 110. In some cases, the organic light emitting diode display The display panel 110 may be integrated and disposed.

게이트 구동부(130)에 포함된 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N) 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다. Each of the one or more gate driver integrated circuits GDIC #1, ..., GDIC #N included in the gate driver 130 may include a shift register, a level shifter, and the like.

데이터 구동부(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터(Data')를 아날로그 형태의 데이터전압으로 변환하여 데이터 라인들로 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. When a specific gate line is opened, the data driver 120 converts the image data 'Data' received from the timing controller 140 into an analog data voltage and supplies it to the data lines, thereby forming a plurality of data lines DL. to drive

데이터 구동부(120)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit, SDIC #1, ... , SDIC #M, M은 1 이상의 자연수, 데이터 드라이버 집적회로(Data Driver IC)라고도 함)를 포함할 수 있다. The data driver 120 includes one or more source driver integrated circuits (SDIC: Source Driver Integrated Circuit, SDIC #1, ... , SDIC #M, M is a natural number greater than or equal to 1, also referred to as a data driver IC) may include.

데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다. The one or more source driver integrated circuits SDIC #1, ... , SDIC #M included in the data driver 120 may be configured by a tape automated bonding (TAB) method or a chip-on-glass (COG) method. It may be connected to a bonding pad of the organic light emitting display panel 110 , or may be directly disposed on the organic light emitting display panel 110 , and in some cases, may be integrated and disposed on the organic light emitting display panel 110 . .

데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다. Each of the one or more source driver integrated circuits SDIC #1, ..., SDIC #M included in the data driver 120 includes a shift register, a latch, a digital analog converter (DAC), an output butter, and the like. and, in some cases, may further include an analog-to-digital converter (ADC) for sensing an analog voltage value for sub-pixel compensation, converting it into a digital value, and generating and outputting sensed data.

또한, 데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각은, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 유기발광표시패널(110)에 본딩된다. In addition, each of the one or more source driver integrated circuits SDIC #1, ... , SDIC #M included in the data driver 120 may be implemented in a Chip On Film (COF) method. In each of the one or more source driver integrated circuits (SDIC #1, ..., SDIC #M), one end is bonded to at least one source printed circuit board (Source Printed Circuit Board), and the other end is an organic light emitting display panel ( 110) is bonded.

한편, 타이밍 컨트롤러(140)는, 외부의 호스트 시스템(160)으로부터 입력 영상의 영상 데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 수신한다. On the other hand, the timing controller 140, along with the image data (Data) of the input image from the external host system 160, a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), input data enable (DE: Data) Enable) signal and various timing signals including a clock signal CLK are received.

타이밍 컨트롤러(140)는, 호스트 시스템(160)으로부터 입력된 영상 데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다. The timing controller 140 converts the image data input from the host system 160 according to the data signal format used by the data driver 120 to output the converted image data Data'. In order to control the data driver 120 and the gate driver 130 , a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), an input DE signal, a clock signal, etc. timing signals are received, and various control signals are generated. It outputs to the data driver 120 and the gate driver 130 .

예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)의 타이밍 정보를 지정하고 있다. For example, the timing controller 140 controls the gate driver 130 , a gate start pulse (GSP), a gate shift clock (GSC), and a gate output enable signal (GOE). : Outputs various gate control signals (GCS: Gate Control Signal) including Gate Output Enable). The gate start pulse GSP controls the operation start timing of one or more gate driver integrated circuits GDIC #1, ..., GDIC #N constituting the gate driver 130 . The gate shift clock GSC is a clock signal commonly input to one or more gate driver integrated circuits GDIC #1, ..., GDIC #N, and controls the shift timing of the scan signal (gate pulse). The gate output enable signal GOE specifies timing information of one or more gate driver integrated circuits GDIC #1, ..., GDIC #N.

타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. The timing controller 140 controls the data driver 120 , a source start pulse (SSP), a source sampling clock (SSC), and a source output enable signal (SOE). ) and outputs various data control signals (DCS: Data Control Signals) including The source start pulse SSP controls the data sampling start timing of one or more source driver integrated circuits SDIC #1, ..., SDIC #M constituting the data driver 120 . The source sampling clock SSC is a clock signal that controls the sampling timing of data in each of the source driver integrated circuits SDIC #1, ..., SDIC #M. The source output enable signal SOE controls the output timing of the data driver 120 .

도 1을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit)를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다. Referring to FIG. 1 , the timing controller 140 includes a source printed circuit board to which the source driver integrated circuits (SDIC #1, ... , SDIC #M) are bonded and a flexible flat cable (FFC) or flexible flat cable (FFC). The printed circuit may be disposed on a control printed circuit board connected through a flexible printed circuit (FPC).

이러한 컨트롤 인쇄회로기판에는, 유기발광표시패널(110), 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다. In such a control printed circuit board, a power controller 150 for supplying various voltages or currents to the organic light emitting display panel 110 , the data driver 120 , and the gate driver 130 , or controlling various voltages or currents to be supplied is further provided. can be placed. Such a power controller is also referred to as a power management integrated circuit (PMIC).

도 1에 간략하게 도시된 유기발광표시패널(110)에 배치된 각 서브픽셀(SP)에는, 트랜지스터, 캐패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 유기발광표시패널(110) 상의 각 서브픽셀에는 유기발광다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터(Transistor) 및 하나 이상의 캐패시터(Capacitor) 등으로 이루어진 회로가 형성되어 있다. Circuit elements such as transistors and capacitors are formed in each sub-pixel SP disposed in the organic light emitting display panel 110 schematically illustrated in FIG. 1 . For example, a circuit including an organic light emitting diode (OLED), two or more transistors, and one or more capacitors is formed in each sub-pixel on the organic light emitting display panel 110 .

아래에서는, 도 2 및 도 3을 참조하여, 서브픽셀 회로를 예시적으로 설명한다. Hereinafter, a sub-pixel circuit will be exemplarily described with reference to FIGS. 2 and 3 .

도 2는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 회로의 예시도이다. 2 is an exemplary diagram of a sub-pixel circuit of the organic light emitting diode display 100 according to the present exemplary embodiment.

도 2를 참조하면, 본 실시예들에 따른 유기발광표시장치(100)에서, 각 서브픽셀은, 유기발광다이오드(OLED)와, 구동회로로 구성된다. Referring to FIG. 2 , in the organic light emitting diode display 100 according to the present exemplary embodiment, each sub-pixel includes an organic light emitting diode (OLED) and a driving circuit.

도 2를 참조하면, 구동회로는, 기본적으로, 2개의 트랜지스터(구동 트랜지스터(DRT: Driving Transistor), 스위칭 트랜지스터(SWT: Switching Transistor))와 1개의 캐패시터(스토리지 캐패시터(Cstg: Storage Capacitor))로 구성될 수 있다. Referring to FIG. 2 , the driving circuit is basically composed of two transistors (a driving transistor (DRT), a switching transistor (SWT)) and one capacitor (a storage capacitor (Cstg)). can be configured.

도 2를 참조하면, 유기발광다이오드(OLED)는 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기층 및 제2전극(예: 캐소드 전극 또는 애노드 전극)으로 이루어진다. Referring to FIG. 2 , an organic light emitting diode (OLED) includes a first electrode (eg, an anode electrode or a cathode electrode), an organic layer, and a second electrode (eg, a cathode electrode or an anode electrode).

일 예로, 유기발광다이오드(OLED)에서, 제1전극에는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드가 전기적으로 연결되고, 제2전극에는 기저전압(EVSS)이 인가될 수 있다. For example, in an organic light emitting diode (OLED), a source node or a drain node of the driving transistor DRT may be electrically connected to a first electrode, and a ground voltage EVSS may be applied to a second electrode.

도 2를 참조하면, 구동 트랜지스터(DRT)는, 유기발광다이오드(OLED)로 구동 전류를 공급해주어, 유기발광다이오드(OLED)를 구동하는 트랜지스터이다. Referring to FIG. 2 , the driving transistor DRT is a transistor that supplies a driving current to the organic light emitting diode OLED to drive the organic light emitting diode OLED.

이러한 구동 트랜지스터(DRT)는, 소스 노드 또는 드레인 노드에 해당하는 제1노드(N1 노드), 게이트 노드에 해당하는 제2노드(N2 노드)와, 드레인 노드 또는 소스 노드에 해당하는 제3노드(N3 노드)를 갖는다. The driving transistor DRT includes a first node (N1 node) corresponding to a source node or a drain node, a second node (N2 node) corresponding to a gate node, and a third node (N1 node) corresponding to a drain node or a source node. N3 node).

일 예로, 이러한 구동 트랜지스터(DRT)에서, N1 노드는 유기발광다이오드(OLED)의 제1전극 또는 제2전극과 전기적으로 연결될 수 있고, N3 노드는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있다. For example, in the driving transistor DRT, the N1 node may be electrically connected to the first electrode or the second electrode of the organic light emitting diode OLED, and the N3 node is the driving voltage line (EVDD) for supplying the driving voltage EVDD. DVL) and may be electrically connected.

도 2를 참조하면, 스위칭 트랜지스터(SWT)는, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 N2 노드로 데이터전압(Vdata)을 전달해주는 트랜지스터이다. Referring to FIG. 2 , the switching transistor SWT is a transistor that transfers the data voltage Vdata to the N2 node corresponding to the gate node of the driving transistor DRT.

이러한 스위칭 트랜지스터(SWT)는, 게이트 노드에 인가되는 스캔 신호(SCAN)에 의해 제어되고, 구동 트랜지스터(DRT)의 N2 노드와 데이터 라인(DL) 사이에 전기적으로 연결된다. The switching transistor SWT is controlled by the scan signal SCAN applied to the gate node, and is electrically connected between the N2 node of the driving transistor DRT and the data line DL.

도 2를 참조하면, 구동 트랜지스터(DRT)의 N1 노드와 N2 노드 사이에 스토리지 캐패시터(Cstg)가 전기적으로 연결될 수 있다. Referring to FIG. 2 , the storage capacitor Cstg may be electrically connected between the N1 node and the N2 node of the driving transistor DRT.

이러한 스토리지 캐패시터(Cstg)는, 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 한다. The storage capacitor Cstg serves to maintain a constant voltage for one frame time.

도 2에 예시된 서브픽셀의 구조는, 2개의 트랜지스터(DRT, SWT)와 1개의 캐패시터(Cstg), 1개의 유기발광다이오드(OELD)로 구성되는 가장 기본적인 2T1C 구조이다. The structure of the subpixel illustrated in FIG. 2 is the most basic 2T1C structure including two transistors (DRT, SWT), one capacitor (Cstg), and one organic light emitting diode (OELD).

한편, 서브픽셀 구조는, 화질을 개선하기 위한 다양한 설계 목적에 따라 다양하게 변형될 수 있다. Meanwhile, the sub-pixel structure may be variously modified according to various design purposes for improving image quality.

예를 들어, 서브픽셀은, 구동 트랜지스터(DRT)의 문턱전압(Vth) 및 이동도(Mobility) 등의 고유 특성치를 보상하기 위한 보상 구조를 가질 수 있다. 보상 구조는 매우 다양한 종류가 있을 수 있으며, 구동 트랜지스터(DRT)의 종류, 유기발광표시패널(110)의 크기 및 해상도 등을 고려하여 결정될 수 있다. For example, the sub-pixel may have a compensation structure for compensating for unique characteristics such as a threshold voltage Vth and mobility of the driving transistor DRT. The compensation structure may be of various types, and may be determined in consideration of the type of the driving transistor (DRT), the size and resolution of the organic light emitting display panel 110 , and the like.

도 3은 본 실시예들에 따른 유기발광표시장치(100)에서, 보상 구조를 갖는 서브픽셀 회로의 예시도이다.3 is an exemplary diagram of a sub-pixel circuit having a compensation structure in the organic light emitting diode display 100 according to the present exemplary embodiments.

도 3을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)에서, 각 서브픽셀은, 유기발광다이오드(OLED)와, 구동회로로 구성된다. Referring to FIG. 3 , in the organic light emitting diode display 100 according to the present exemplary embodiment, each sub-pixel includes an organic light emitting diode (OLED) and a driving circuit.

도 3을 참조하면, 보상 구조를 갖는 서브픽셀 내 구동회로는, 일 예로, 3개의 트랜지스터(구동 트랜지스터(DRT: Driving Transistor), 스위칭 트랜지스터(SWT: Switching Transistor), 센싱 트랜지스터(SENT: Sensing Transistor)와 1개의 캐패시터(스토리지 캐패시터(Cstg: Storage Capacitor))로 구성될 수 있다. Referring to FIG. 3 , a driving circuit in a subpixel having a compensation structure includes, for example, three transistors (a driving transistor (DRT), a switching transistor (SWT), and a sensing transistor (SENT)). and one capacitor (storage capacitor (Cstg: Storage Capacitor)).

이와 같이, 3개의 트랜지스터(DRT, SWT, SENT)와 1개의 캐패시터(Cstg)를 포함하여 구성된 서브픽셀을 "3T1C 구조"를 갖는다고 한다. As described above, a subpixel configured including three transistors DRT, SWT, and SENT and one capacitor Cstg is said to have a “3T1C structure”.

도 3을 참조하면, 유기발광다이오드(OLED)는 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기층 및 제2전극(예: 캐소드 전극 또는 애노드 전극)으로 이루어진다. Referring to FIG. 3 , an organic light emitting diode (OLED) includes a first electrode (eg, an anode electrode or a cathode electrode), an organic layer, and a second electrode (eg, a cathode electrode or an anode electrode).

일 예로, 유기발광다이오드(OLED)에서, 제1전극에는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드가 연결되고, 제2전극에는 기저전압(EVSS)이 인가될 수 있다. For example, in the organic light emitting diode OLED, a source node or a drain node of the driving transistor DRT may be connected to a first electrode, and a ground voltage EVSS may be applied to a second electrode.

도 3을 참조하면, 구동 트랜지스터(DRT)는, 유기발광다이오드(OLED)로 구동 전류를 공급해주어, 유기발광다이오드(OLED)를 구동하는 트랜지스터이다. Referring to FIG. 3 , the driving transistor DRT is a transistor that supplies a driving current to the organic light emitting diode OLED to drive the organic light emitting diode OLED.

이러한 구동 트랜지스터(DRT)는, 소스 노드 또는 드레인 노드에 해당하는 제1노드(N1 노드), 게이트 노드에 해당하는 제2노드(N2 노드)와, 드레인 노드 또는 소스 노드에 해당하는 제3노드(N3 노드)를 갖는다. 아래에서는, 설명의 편의를 위해, N1 노드를 소스 노드로, N2 노드를 게이트 노드로, N3 노드를 드레인 노드로 명명하기도 한다. The driving transistor DRT includes a first node (N1 node) corresponding to a source node or a drain node, a second node (N2 node) corresponding to a gate node, and a third node (N1 node) corresponding to a drain node or a source node. N3 node). Hereinafter, for convenience of description, the N1 node is referred to as a source node, the N2 node is referred to as a gate node, and the N3 node is also referred to as a drain node.

도 3을 참조하면, 스위칭 트랜지스터(SWT)는, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 N2 노드로 데이터전압(Vdata)을 전달해주는 트랜지스터이다. Referring to FIG. 3 , the switching transistor SWT is a transistor that transfers the data voltage Vdata to the N2 node corresponding to the gate node of the driving transistor DRT.

도 3을 참조하면, 구동 트랜지스터(DRT)의 N1 노드와 N2 노드 사이에 스토리지 캐패시터(Cstg)가 전기적으로 연결될 수 있다. Referring to FIG. 3 , the storage capacitor Cstg may be electrically connected between the N1 node and the N2 node of the driving transistor DRT.

한편, 도 3을 참조하면, 도 2의 기본적인 서브픽셀 구조에 비해 새롭게 추가된 센싱 트랜지스터(SENT)는, 게이트 노드에 인가되는 스캔 신호의 일종인 센스 신호(SENSE)에 의해 제어되고, 기준전압 라인(RVL: Reference Voltage Line)과 구동 트랜지스터(DRT)의 N1 노드 사이에 전기적으로 연결될 수 있다. Meanwhile, referring to FIG. 3 , the sensing transistor SENT newly added compared to the basic subpixel structure of FIG. 2 is controlled by a sense signal SENSE, which is a type of scan signal applied to the gate node, and a reference voltage line It may be electrically connected between a reference voltage line (RVL) and the N1 node of the driving transistor DRT.

이러한 센싱 트랜지스터(SENT)는, 턴 온 되어, 기준전압 라인(RVL: Reference Voltage Line)을 통해 공급된 기준전압(Vref)을 구동 트랜지스터(DRT)의 N1 노드(예: 소스 노드 또는 드레인 노드)에 인가해줄 수 있다. The sensing transistor SENT is turned on and applies a reference voltage Vref supplied through a reference voltage line (RVL) to an N1 node (eg, a source node or a drain node) of the driving transistor DRT. can approve

또한, 센싱 트랜지스터(SENT)는, 구동 트랜지스터(DRT)의 N1 노드의 전압을 기준전압 라인(RVL)과 전기적으로 연결된 아날로그 디지털 컨버터(ADC)에 의해 센싱되도록 해주는 역할을 한다. 이러한 센싱 트랜지스터(SETN)의 역할은, 구동 트랜지스터(DRT)의 고유 특성치(문턱전압, 이동도)에 대한 보상 기능과 관련된 것이다. In addition, the sensing transistor SENT serves to sense the voltage of the N1 node of the driving transistor DRT by the analog-to-digital converter ADC electrically connected to the reference voltage line RVL. The role of the sensing transistor SETN is related to a compensation function for the intrinsic characteristic values (threshold voltage, mobility) of the driving transistor DRT.

이와 관련하여, 각 서브픽셀 내 구동 트랜지스터(DRT) 간의 고유 특성치(문턱전압, 이동도)에 대한 편차가 발생하면, 각 서브픽셀 간의 휘도 편차가 발생하여 화질을 떨어뜨릴 수 있다. In relation to this, when a deviation occurs in intrinsic characteristic values (threshold voltage, mobility) between the driving transistors DRT in each sub-pixel, a luminance deviation occurs between each sub-pixel, which may degrade image quality.

따라서, 각 서브픽셀 내 구동 트랜지스터(DRT)의 고유 특성치(문턱전압, 이동도)를 센싱하여, 구동 트랜지스터(DRT) 간의 고유 특성치(문턱전압, 이동도)를 보상해줌으로써, 휘도 균일도를 높여줄 수 있다. Therefore, by sensing the unique characteristic values (threshold voltage, mobility) of the driving transistors DRT in each sub-pixel and compensating for the unique characteristic values (threshold voltage and mobility) between the driving transistors DRT, the luminance uniformity is improved. can

아래에서는, 구동 트랜지스터(DRT) 간의 문턱전압 편차를 보상하기 위하여, 구동 트랜지스터(DRT)의 문턱전압(Threshold Voltage, Vth)을 센싱하는 원리를 도 4를 참조하여 간략하게 설명한다. 이어서, 구동 트랜지스터(DRT) 간의 이동도 편차를 보상하기 위하여, 구동 트랜지스터(DRT)의 이동도(Mobilit, α)를 센싱하는 원리를 도 5를 참조하여 간략하게 설명한다. Hereinafter, a principle of sensing a threshold voltage (Vth) of the driving transistor DRT in order to compensate for a threshold voltage deviation between the driving transistors DRT will be briefly described with reference to FIG. 4 . Next, a principle of sensing the mobility α of the driving transistor DRT in order to compensate for the mobility deviation between the driving transistors DRT will be briefly described with reference to FIG. 5 .

도 4는 본 실시예들에 따른 유기발광표시장치(100)의 구동 트랜지스터(DRT)에 대한 문턱전압 센싱 원리를 설명하기 위한 도면이다. 단, 구동 트랜지스터(DRT)의 N1 노드는 소스 노드인 것으로 가정한다. FIG. 4 is a diagram for explaining a threshold voltage sensing principle of the driving transistor DRT of the organic light emitting diode display 100 according to the present exemplary embodiment. However, it is assumed that the N1 node of the driving transistor DRT is a source node.

도 4를 참조하여, 문턱전압 센싱 원리를 간단하게 설명하면, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)이 게이트 노드(N2 노드)의 전압(Vg)을 팔로잉(Following) 하는 소스 팔로잉(Source Following) 동작을 하도록 만들어 주고, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)이 포화한 이후, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)을 센싱 전압(Vsense)으로서 센싱한다. 이때 센싱된 센싱 전압(Vsense)을 토대로 구동 트랜지스터(DRT)의 문턱전압 변동을 파악할 수 있다. Referring to FIG. 4 , the threshold voltage sensing principle is simply described. The voltage Vs of the source node (N1 node) of the driving transistor DRT follows the voltage Vg of the gate node (N2 node). ) to make a source following operation, and after the voltage Vs of the source node (N1 node) of the driving transistor DRT is saturated, the source node (N1 node) of the driving transistor DRT is The voltage Vs is sensed as the sensing voltage Vsense. At this time, the threshold voltage variation of the driving transistor DRT may be determined based on the sensed sensing voltage Vsense.

이러한 구동 트랜지스터(DRT)의 문턱전압 센싱은, 구동 트랜지스터(DRT)가 턴-오프(Turn-Off) 될 때까지 기다려야 하므로 센싱 속도가 느리다는 특징이 있다. 따라서, 문턱전압 센싱 모드를 슬로우 모드(S-Mode)라고도 한다. Sensing the threshold voltage of the driving transistor DRT is characterized in that the sensing speed is slow because it has to wait until the driving transistor DRT is turned off. Accordingly, the threshold voltage sensing mode is also referred to as a slow mode (S-Mode).

구동 트랜지스터(DRT)의 게이트 노드(N2 노드)에 인가된 전압(Vg)은 해당 소스 드라이버 집적회로(SDIC)에서 공급된 데이터전압(Vdata)이다. The voltage Vg applied to the gate node (N2 node) of the driving transistor DRT is the data voltage Vdata supplied from the corresponding source driver integrated circuit SDIC.

도 5는 본 실시예들에 따른 유기발광표시장치(100)의 구동 트랜지스터(DRT)에 대한 이동도 센싱 원리를 설명하기 위한 도면이다. 5 is a diagram for explaining a mobility sensing principle of the driving transistor DRT of the organic light emitting diode display 100 according to the present exemplary embodiment.

도 5를 참조하여, 구동 트랜지스터(DRT)에 대한 이동도 센싱 원리를 간단하게 설명하면, 구동 트랜지스터(DRT)의 문턱전압(Vth)를 제외한 전류능력 특성을 규정하기 위해서, 구동 트랜지스터(DRT)의 게이트 노드(N2 노드)에 일정 전압에 △Vsense(=△Vth)를 더하여 인가해준다. Referring to FIG. 5 , the mobility sensing principle for the driving transistor DRT will be briefly described. In order to define the current capability characteristics excluding the threshold voltage Vth of the driving transistor DRT, The gate node (N2 node) is applied by adding ΔVsense (=ΔVth) to a constant voltage.

이렇게 해서 일정 시간 동안 충전된 전압의 양을 통해서, 구동 트랜지스터(DRT)의 전류능력(즉, 이동도)을 상대적으로 파악할 수 있고, 이를 통해 보상을 위한 보정 게인(Gain)을 구해낸다. In this way, the current capability (ie, mobility) of the driving transistor DRT can be relatively grasped through the amount of voltage charged for a certain time, and a correction gain for compensation is obtained through this.

이러한 이동도 센싱은 구동 트랜지스터(DRT)가 기본적으로 턴-온(Turn-On) 되어 있으므로, 센싱 속도가 빠르다는 특징이 있다. 따라서, 이동도 센싱 모드를 패스트 모드(F-Mode)라고도 한다. This mobility sensing is characterized in that the driving transistor (DRT) is basically turned on, so the sensing speed is fast. Accordingly, the mobility sensing mode is also referred to as a fast mode (F-Mode).

전술한 이동도 센싱을 통한 이동도 보상은, 화면 구동 시 일정 시간을 할애하여 진행될 수 있다. 이렇게 함으로써 실시간으로 변동되는 구동 트랜지스터(DRT)의 파라미터를 센싱하고 보상할 수 있다. Mobility compensation through the aforementioned mobility sensing may be performed by devoting a predetermined time to driving the screen. By doing so, it is possible to sense and compensate for the parameters of the driving transistor DRT that are changed in real time.

도 6은 본 실시예들에 따른 유기발광표시장치(100)의 센싱 동작 시, 서브픽셀 회로 내 노드의 초기화 과정을 나타낸 도면이다. 도 7은 본 실시예들에 따른 유기발광표시장치(100)의 센싱 동작 시, 서브픽셀 회로 내 노드의 초기화 과정에 대한 서브픽셀 회로의 모델링 도면이다. 단, 구동 트랜지스터(DRT)의 N1 노드 및 N2 노드 각각은 소스 노드 및 게이트 노드인 것으로 가정한다. 6 is a diagram illustrating an initialization process of a node in a sub-pixel circuit during a sensing operation of the organic light emitting diode display 100 according to the present exemplary embodiments. 7 is a modeling diagram of a sub-pixel circuit for an initialization process of a node in the sub-pixel circuit during a sensing operation of the organic light emitting diode display 100 according to the present exemplary embodiment. However, it is assumed that the N1 node and the N2 node of the driving transistor DRT are a source node and a gate node, respectively.

도 6을 참조하면, 유기발광표시장치(100)의 센싱 동작은, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)와 게이트 노드(N2 노드)를 초기화하는 초기화 과정을 필요로 한다. Referring to FIG. 6 , the sensing operation of the organic light emitting diode display 100 requires an initialization process of initializing the source node (N1 node) and the gate node (N2 node) of the driving transistor DRT.

서브픽셀 회로는 각 노드(N1 노드, N2 노드)의 초기화 성능에 따라서 화소 전류 특성이 바뀌므로, 초기화 성능에 대한 개선이 필요하다. Since the pixel current characteristic of the sub-pixel circuit changes according to the initialization performance of each node (N1 node, N2 node), it is necessary to improve the initialization performance.

특히, 센싱 트랜지스터(SENT)는, 초기화 성능에 영향을 주는 주요 인자 중 하나이다. In particular, the sensing transistor SENT is one of the main factors affecting initialization performance.

도 6을 참조하면, 도 3에 예시된 3T1C 구조의 서브픽셀 회로에서는, 일 예로, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 초기화전압(초기화 전원)으로서 기준전압(Vref)을 사용할 수 있다. Referring to FIG. 6 , in the subpixel circuit of the 3T1C structure illustrated in FIG. 3 , for example, the reference voltage Vref may be used as the initialization voltage (initialization power) of the source node (N1 node) of the driving transistor DRT. have.

이러한 초기화전압은 구동 트랜지스터(DRT)의 게이트 노드(N2 노드)와 소스 노드(N1 노드)의 전위차(Vgs)를 결정하는데 중요한 기준이 되는 전원이다. 즉, 초기화전압은 서브픽셀 회로의 전류 값을 결정하는데 중요한 기준이 되는 전원이 된다. This initialization voltage is an important reference for determining the potential difference Vgs between the gate node (N2 node) and the source node (N1 node) of the driving transistor DRT. That is, the initialization voltage serves as an important reference for determining the current value of the sub-pixel circuit.

도 6을 참조하면, 초기화전압을 서브픽셀 회로 내 입력하는 기능을 센싱 트랜지스터(SENT)가 담당한다. Referring to FIG. 6 , the sensing transistor SENT is responsible for inputting an initialization voltage into the sub-pixel circuit.

따라서, 센싱 트랜지스터(SETN)의 특성 편차가 발생할 경우, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)를 초기화전압(예: Vref)으로 초기화할 때, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)가 실제로 초기화된 전압에 편차가 유발될 수 있다. Therefore, when a characteristic deviation of the sensing transistor SETN occurs, when the source node (N1 node) of the driving transistor DRT is initialized to an initialization voltage (eg, Vref), the source node (N1 node) of the driving transistor DRT ) may cause a deviation in the actually initialized voltage.

도 6을 참조하면, 초기화 과정에서, 구동전압(EVDD) 및 기준전압(Vref)의 전위차에 의해, 구동 트랜지스터(DRT) 및 센싱 트랜지스터(SENT)를 통해 전류가 흐를 수 있다. Referring to FIG. 6 , in the initialization process, a current may flow through the driving transistor DRT and the sensing transistor SENT due to a potential difference between the driving voltage EVDD and the reference voltage Vref.

실제로, 구동 트랜지스터(DRT) 및 센싱 트랜지스터(SENT) 각각은 저항 성분을 가질 수 있다. In fact, each of the driving transistor DRT and the sensing transistor SENT may have a resistance component.

따라서, 초기화 과정에서 서브픽셀을 모델링 하면, 도 7에 도시된 바와 같이, 구동 트랜지스터(DRT) 및 센싱 트랜지스터(SENT) 각각은 직렬로 연결된 저항으로 모델링 될 수 있다. Accordingly, when the subpixel is modeled in the initialization process, each of the driving transistor DRT and the sensing transistor SENT may be modeled as a series-connected resistor, as shown in FIG. 7 .

도 7을 참조하면, 센싱 트랜지스터(SENT)의 전기적인 특성이 나빠지는 경우, 즉, 센싱 트랜지스터(SENT)의 문턱전압이 높거나 센싱 트랜지스터(SENT)의 이동도가 낮은 경우, 센싱 트랜지스터(SENT)의 저항 값이 높아지고, 이로 인해, 초기화 과정에서, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)를 기준전압(Vref)으로 초기화하지만, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)이 기준전압(Vref)보다 높아지게 된다. Referring to FIG. 7 , when the electrical characteristics of the sensing transistor SENT deteriorate, that is, when the threshold voltage of the sensing transistor SENT is high or the mobility of the sensing transistor SENT is low, the sensing transistor SENT The resistance value of is increased, and therefore, in the initialization process, the source node (N1 node) of the driving transistor DRT is initialized to the reference voltage Vref, but the voltage of the source node (N1 node) of the driving transistor DRT ( Vs) becomes higher than the reference voltage Vref.

따라서, 구동 트랜지스터(DRT)의 게이트 노드(N2 노드) 및 소스 노드(N1 노드) 간의 전위차(Vgs)가 작아짐으로써, 구동 트랜지스터(DRT)를 통해 유기발광다이오드(OLED)로 흐르는 전류가 감소한다. 이러한 전류 감소는 해당 서브픽셀의 휘도를 떨어뜨릴 수 있다. Accordingly, as the potential difference Vgs between the gate node (N2 node) and the source node (N1 node) of the driving transistor DRT decreases, a current flowing through the driving transistor DRT to the organic light emitting diode OLED decreases. This reduction in current may decrease the luminance of the corresponding sub-pixel.

이러한 현상은, 해당 서브픽셀의 휘도 저하뿐만 아니라, 각 서브픽셀에서의 전류 편차를 유발시켜 얼룩 현상 등의 화질 불량을 초래할 수 있다. This phenomenon not only lowers the luminance of the corresponding sub-pixel, but also induces a current deviation in each sub-pixel, which may result in image quality defects such as spotting.

아래에서는, 전술한 바와 같이, 센싱 트랜지스터(DRT)의 전기적인 특성이 나쁜 경우에 발생하는 휘도 저하 및 화질 불량 현상을 방지하기 위한 구동방법을 더욱 상세하게 설명한다. Hereinafter, as described above, a driving method for preventing luminance deterioration and image quality deterioration occurring when the electrical characteristics of the sensing transistor DRT are poor will be described in more detail below.

도 8은 유기발광표시장치(100)의 이동도 센싱 동작 시, 센싱 트랜지스터(SENT)의 전기적인 특성이 나쁜 경우, 이를 보상하기 위한 이동도 센싱 특성을 나타낸 도면이다. 8 is a diagram illustrating mobility sensing characteristics for compensating for poor electrical characteristics of the sensing transistor SENT during a mobility sensing operation of the organic light emitting display device 100 .

도 8을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 센싱 트랜지스터(SENT)의 전기적 특성이 나쁠 경우, 즉, 센싱 트랜지스터(SENT)의 문턱전압이 높거나 이동도가 낮을 경우, 구동 트랜지스터(DRT)의 이동도 센싱 시, 센싱 트랜지스터(SENT)의 전기적 특성(전류 능력)이 나쁜 것을 고려하여, 구동 트랜지스터(DRT)의 이동도(전류 능력, α)가 정상 이동도에 비해 낮은 값으로 센싱되도록 하는 구동방법을 제공한다. Referring to FIG. 8 , in the organic light emitting display device 100 according to the present exemplary embodiments, when the electrical characteristics of the sensing transistor SENT are bad, that is, the threshold voltage of the sensing transistor SENT is high or the mobility is low. In this case, when the mobility of the driving transistor DRT is sensed, in consideration of the poor electrical characteristics (current capability) of the sensing transistor SENT, the mobility (current capability, α) of the driving transistor DRT is not equal to the normal mobility. It provides a driving method for sensing with a lower value compared to that.

이와 같이, 센싱 트랜지스터(SENT)의 특성치가 고려되도록 구동 트랜지스터(DRT)의 이동도를 센싱하게 되면, 이동도에 대한 센싱 값이 낮아지게 된다. 이로 인해, 결과적으로, 보상값이 높아지게 된다. As described above, when the mobility of the driving transistor DRT is sensed so that the characteristic value of the sensing transistor SENT is taken into account, the sensed value for the mobility is lowered. Due to this, as a result, the compensation value becomes high.

다시 밀해, 구동 트랜지스터(DRT)의 이동도 센싱을 위한 초기화 과정에서, 센싱 트랜지스터(SENT)의 특성 편차(전류 능력 편차 등)를 센싱 하도록 하여, 그 결과가 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)에 반영되도록 하고, 이동도 센싱 시, 구동 트랜지스터(DRT)의 게이트 노드(N2 노드) 및 소스 노드(N1 노드) 간의 전위차(Vgs)를 "의도적으로" 낮게 해준다. In detail, in the initialization process for sensing the mobility of the driving transistor DRT, the characteristic deviation (current capability deviation, etc.) of the sensing transistor SENT is sensed, and the result is the source node N1 of the driving transistor DRT. node), and a potential difference (Vgs) between the gate node (N2 node) and the source node (N1 node) of the driving transistor DRT is “intentionally” lowered during mobility sensing.

이로 인해, 기준전압 라인(RVL)의 충전 전류가 작아지고, 그만큼 센싱값이 작아지게 된다. As a result, the charging current of the reference voltage line RVL decreases, and the sensing value decreases accordingly.

이와 같이, 센싱값이 작아짐으로써, 보상값이 높아지게 되면, 초기화 성능이 낮아져, 즉, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)를 기준전압(Vref)으로 초기화하더라도, 실제로는, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)가 기준전압(Vref)보다 낮은 전압으로 초기화되어, 구동 트랜지스터(DRT)의 게이트 노드(N2 노드) 및 소스 노드(N1 노드) 간의 전위차(Vgs)가 작아지더라도, 보상이 되기 때문에 전류 능력이 유지될 수 있다.As described above, when the compensation value becomes high as the sensing value decreases, the initialization performance decreases, that is, even if the source node (N1 node) of the driving transistor DRT is initialized to the reference voltage Vref, in reality, the driving transistor Even if the source node (N1 node) of the DRT is initialized to a voltage lower than the reference voltage Vref, the potential difference Vgs between the gate node (N2 node) and the source node (N1 node) of the driving transistor DRT becomes small. , the current capability can be maintained because it is compensated.

이상에서 설명한 센싱 트랜지스터(SENT)의 전기적인 특성이 나쁜 경우, 이를 보상하기 위한 구동 방법에 대하여, 도 9 내지 도 17을 참조하여 더욱 상세하게 설명한다. A driving method for compensating for the bad electrical characteristics of the sensing transistor SENT described above will be described in more detail with reference to FIGS. 9 to 17 .

도 9는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 회로와 센싱 구조를 나타낸 도면이다. 9 is a diagram illustrating a sub-pixel circuit and a sensing structure of the organic light emitting diode display 100 according to the present exemplary embodiments.

전술한 센싱 트랜지스터(SENT)의 특성 보상을 위한 구동 방법을 제공하기 위하여, 각 서브픽셀은, 도 9와 같은 구조를 갖는다. In order to provide a driving method for compensating the above-described characteristics of the sensing transistor SENT, each subpixel has a structure as shown in FIG. 9 .

도 9에 도시된 서브픽셀 회로는, 도 3의 서브픽셀 회로와 동일한다. The subpixel circuit shown in FIG. 9 is the same as the subpixel circuit shown in FIG. 3 .

다만, 스위칭 트랜지스터(SWT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드는 동일한 게이트 라인(GL)에 전기적으로 연결된다. However, the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT are electrically connected to the same gate line GL.

다시 말해, 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노드에는, 동일한 게이트 라인(GL)을 통해, 스캔 신호(SCAN)를 공통으로 인가받는다. In other words, the scan signal SCAN is commonly applied to the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT through the same gate line GL.

전술한 바와 같이, 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노드가 하나의 동일 게이트 라인(GL)에 연결되어 스캔 신호(SCAN)를 공통으로 인가받음으로써, 서브픽셀 행에 대응되는 게이트 라인이 하나만 배치되어도 되기 때문에, 유기발광표시패널(110)에 배치되는 게이트 라인의 개수가 감소하여 개구율을 높일 수 있는 이점이 있다. As described above, the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT are connected to one and the same gate line GL to receive the scan signal SCAN in common, so that the sub-pixel row Since only one corresponding gate line may be disposed, the number of gate lines disposed on the organic light emitting display panel 110 is reduced, thereby increasing the aperture ratio.

도 9를 참조하면, 유기발광표시장치(100)는, 기준전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압(Vsense)을 디지털 값으로 변환하여 센싱 데이터를 생성하고, 생성된 센싱 데이터를 타이밍 컨트롤러(140)로 전송하는 아날로그 디지털 컨버터(ADC)를 더 포함할 수 있다. Referring to FIG. 9 , the organic light emitting diode display 100 senses the voltage of the reference voltage line RVL, converts the sensed voltage Vsense into a digital value to generate sensing data, and transmits the generated sensing data. An analog-to-digital converter (ADC) for transmitting to the timing controller 140 may be further included.

이러한 아날로그 디지털 컨버터(ADC)를 이용하면, 타이밍 컨트롤러(140)가 디지털 기반에서 보상값을 연산하고 데이터 보상을 할 수 있도록 해줄 수 있다. If such an analog-to-digital converter (ADC) is used, the timing controller 140 may calculate a compensation value based on a digital basis and perform data compensation.

이러한 아날로그 디지털 컨버터(ADC)는, 영상 데이터를 데이터전압(Vdata)으로 변환하는 디지털 아날로그 컨버터(DAC)와 함께, 각 소스 드라이버 집적회로(SDIC)에 포함될 수 있다. The analog-to-digital converter (ADC) may be included in each source driver integrated circuit (SDIC) together with a digital-to-analog converter (DAC) that converts image data into a data voltage (Vdata).

도 9를 참조하면, 유기발광표시장치(100)는, 센싱 트랜지스터(SENT)의 특성 보상을 위한 구동 방법을 효과적으로 제공하기 위하여, 제1스위치(RPRE), 제2스위치(SPRE) 및 제3스위치(SAM) 등의 스위치 구성을 포함할 수 있다. Referring to FIG. 9 , the organic light emitting diode display 100 includes a first switch RPRE, a second switch SPRE, and a third switch in order to effectively provide a driving method for compensating the characteristics of the sensing transistor SENT. (SAM) and the like may include a switch configuration.

제1스위치(RPRE)는, 제1스위칭 신호에 따라, 기준전압 라인(RVL) 및 제1초기화전압(Vprer)의 공급 노드(Nprer) 간을 연결해줄 수 있다. The first switch RPRE may connect the reference voltage line RVL and the supply node Nprer of the first initialization voltage Vprer according to the first switching signal.

제2스위치(SPRE)는, 제2스위칭 신호에 따라, 기준전압 라인(RVL) 및 제2초기화전압(Vpres)의 공급 노드(Npres) 간을 연결해줄 수 있다. The second switch SPRE may connect the reference voltage line RVL and the supply node Npres of the second initialization voltage Vpres according to the second switching signal.

제3스위치(SAM)는, 샘플링 신호에 따라, 기준전압 라인(RVL) 및 아날로그 디지털 컨버터(ADC) 간을 연결해줄 수 있다. The third switch SAM may connect the reference voltage line RVL and the analog-to-digital converter ADC according to the sampling signal.

전술한 스위치 구성들(RPRE, SPRE, SAM)을 통해, 유기발광표시장치(100)는, 주요 노드(N1 노드, N2 노드)로의 전압 인가 상태를 센싱 트랜지스터(SENT)의 특성 보상을 위한 구동에 필요한 상태로 만들어줄 수 있고, 이를 통해, 효율적인 구동을 가능하게 할 수 있다. Through the above-described switch configurations RPRE, SPRE, and SAM, the organic light emitting diode display 100 controls the voltage application state to the main nodes (N1 node, N2 node) for driving for compensating the characteristics of the sensing transistor SENT. It can make it into a necessary state, and through this, it is possible to enable efficient operation.

한편, 도 9를 참조하면, 각 전압 라인(DL, RVL)에는 라인 캐패시터(C1, C2, C3)가 형성될 수 있다. 특히, 기준전압 라인(RVL)에 형성된 라인 캐패시터 C1은, 구동 트랜지스터(DRT)의 N1 노드를 초기화할 때, 전압 충전이 이루어지는 캐패시터로서, 구동 트랜지스터(DRT)의 특성치(문턱전압, 이동도)를 센싱할 때 관여하는 캐패시터일 수 있다. Meanwhile, referring to FIG. 9 , line capacitors C1 , C2 , and C3 may be formed on each of the voltage lines DL and RVL. In particular, the line capacitor C1 formed on the reference voltage line RVL is a capacitor that is charged with voltage when the N1 node of the driving transistor DRT is initialized. It may be a capacitor involved in sensing.

도 10은 본 실시예들에 따른 유기발광표시장치(100)의 센싱 동작 시, 구동 타이밍도이다. 도 11은 제1초기화 단계(S10)를 나타내고, 도 12는 제2초기화 단계(S20)를 나타내며, 도 13 및 도 14는 프로그래밍 및 센싱 단계(S30)를 나타낸다. 단, 구동 트랜지스터(DRT)의 N1 노드는 소스 노드인 것으로 가정한다. 10 is a driving timing diagram during a sensing operation of the organic light emitting diode display 100 according to the present exemplary embodiments. 11 shows a first initialization step (S10), FIG. 12 shows a second initialization step (S20), and FIGS. 13 and 14 show a programming and sensing step (S30). However, it is assumed that the N1 node of the driving transistor DRT is a source node.

도 10을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)의 센싱 구동은, 제1초기화 단계(S10), 제2초기화 단계(S20), 프로그래밍 및 센싱 단계(S30), 및 회복 단계(S40)로 진행될 수 있다. Referring to FIG. 10 , the sensing driving of the organic light emitting diode display 100 according to the present exemplary embodiments includes a first initialization step S10 , a second initialization step S20 , a programming and sensing step S30 , and recovery. It may proceed to step S40.

제1초기화 단계(S10) 및 제2초기화 단계(S20)는, 구동 트랜지스터(DRT)의 N1 노드 및 N2 노드를 초기화하는 단계이다. The first initialization step S10 and the second initialization step S20 are steps of initializing the N1 node and the N2 node of the driving transistor DRT.

통상적으로, 구동 트랜지스터(DRT)의 N1 노드는 하나의 기준전압(Vref)으로 초기화되나, 본 실시예들에서, 구동 트랜지스터(DRT)의 N1 노드은 2번의 초기화 단계(S10, S20)를 거치면서 2가지의 기준전압(Vprer, Vpres)로 초기화된다는 점에서 특이점이 있다. Typically, the N1 node of the driving transistor DRT is initialized with one reference voltage Vref. There is a peculiarity in that it is initialized with the reference voltages (Vprer, Vpres) of the branches.

프로그래밍 및 센싱 단계(S30)는, 구동 트랜지스터(DRT)의 N2 노드에 원하는 데이터전압을 인가하고, 구동 트랜지스터(DRT)의 N1 노드를 플로팅 시켜, 구동 트랜지스터(DRT)의 N1 노드의 전압이 상승하게 하고, 도중에, 구동 트랜지스터(DRT)의 N1 노드의 전압을 샘플링하여 센싱하는 단계이다. In the programming and sensing step S30, a desired data voltage is applied to the N2 node of the driving transistor DRT, and the N1 node of the driving transistor DRT is floated to increase the voltage of the N1 node of the driving transistor DRT. and, in the middle, sampling and sensing the voltage of the N1 node of the driving transistor DRT.

아래에서는, 제1초기화 단계(S10), 제2초기화 단계(S20), 프로그래밍 및 센싱 단계(S30)를 더욱 상세하게 설명한다. Hereinafter, the first initialization step ( S10 ), the second initialization step ( S20 ), and the programming and sensing step ( S30 ) will be described in more detail.

먼저, 제1초기화 단계(S10)를 더욱 상세하게 설명한다. First, the first initialization step (S10) will be described in more detail.

도 10 및 도 11을 참조하면, 제1초기화 단계(S10)는, 기준전압 라인(RVL)을 기준전압(Vref)의 일종인 제1초기화전압(Vprer)으로 초기화하여, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)를 초기화하는 단계이다. 10 and 11 , in the first initialization step S10, the reference voltage line RVL is initialized to a first initialization voltage Vprer, which is a type of the reference voltage Vref, so that the driving transistor DRT This is a step to initialize the N1 node (source node).

이러한 제1초기화 단계(S10)에서, 제1스위치(SPRE)는 오프(Off)이고, 제2스위치(RPRE)는 온(On) 이다. In this first initialization step S10 , the first switch SPRE is Off, and the second switch RPRE is On.

또한, 제1초기화 단계(S10)에서, 구동 트랜지스터(DRT)의 N2 노드(게이트 노드)에 인가되는 데이터전압(Vdata)은 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않도록 하는 제1데이터전압(Vdata1)이다. 즉, 제1초기화 단계(S10)에서, 구동 트랜지스터(DRT)의 N2 노드(게이트 노드)는, 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않도록 하는 제1데이터전압(Vdata1)으로 초기화된다. Also, in the first initialization step S10 , the data voltage Vdata applied to the N2 node (gate node) of the driving transistor DRT is a first data voltage Vdata1 that prevents current from flowing through the driving transistor DRT. )am. That is, in the first initialization step S10 , the N2 node (gate node) of the driving transistor DRT is initialized to a first data voltage Vdata1 that prevents current from flowing through the driving transistor DRT.

제1초기화 단계(S10)에서 제1데이터전압(Vdata1)은, 일 예로, 블랙 데이터전압(BLK)일 수 있다. In the first initialization step S10 , the first data voltage Vdata1 may be, for example, the black data voltage BLK.

다음으로, 제2초기화 단계(S20)를 더욱 상세하게 설명한다. Next, the second initialization step (S20) will be described in more detail.

도 10 및 도 12를 참조하면, 제2초기화 단계(S20)는, 기준전압 라인(RVL)을 기준전압(Vref)의 다른 한 종류인 제2초기화전압(Vpres)으로 초기화하여, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)를 초기화하는 단계이다. 10 and 12 , in the second initialization step S20 , the reference voltage line RVL is initialized to a second initialization voltage Vpres, which is another type of the reference voltage Vref, and the driving transistor DRT ) of the N1 node (source node) is initialized.

이러한 제2초기화 단계(S20)에서, 기준전압 라인(RVL)을 기준전압(Vref)의 다른 한 종류인 제2초기화전압(Vpres)으로 초기화할 때, 센싱 트랜지스터(SENT)의 특성 편차가 제2초기화전압(Vpres)으로 반영된다. In the second initialization step S20 , when the reference voltage line RVL is initialized to the second initialization voltage Vpres, which is another type of the reference voltage Vref, the characteristic deviation of the sensing transistor SENT becomes the second It is reflected in the initialization voltage (Vpres).

이러한 제2초기화 단계(S20)에서, 제2스위치(SPRE)는 온이고, 제1스위치(PPRE)는 오프이다. In this second initialization step S20 , the second switch SPRE is on, and the first switch PPRE is off.

또한, 제2초기화 단계(S20)에서, 구동 트랜지스터(DRT)의 N2 노드(게이트 노드)에 인가되는 데이터전압(Vdata)은 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않도록 하는 제1데이터전압(Vdata1)일 수 있다. Also, in the second initialization step S20 , the data voltage Vdata applied to the N2 node (gate node) of the driving transistor DRT is a first data voltage Vdata1 that prevents current from flowing through the driving transistor DRT. ) can be

제2초기화 단계(S20)에서 제1데이터전압(Vdata1)은, 일 예로, 블랙 데이터전압(BLK)일 수 있다. In the second initialization step S20 , the first data voltage Vdata1 may be, for example, the black data voltage BLK.

전술한 제1초기화 단계(S10) 및 제2초기화 단계(S20)의 의의를 살펴본다. The significance of the above-described first initialization step (S10) and second initialization step (S20) will be described.

도 10 및 도 11을 참조하면, 제1초기화 단계(S10)에서는, 이전 상태와 관계없이, 구동 트랜지스터(DRT)의 N1 노드에 대한 초기화를 효과적으로 시킬 수 있게 된다. 10 and 11 , in the first initialization step S10 , it is possible to effectively initialize the N1 node of the driving transistor DRT regardless of the previous state.

단일 단계로 이루어진 통상적인 초기화 방식은 초기화 시, 구동 트랜지스터(DRT)에 전류가 흐르기 때문에, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)가 고정된 값으로 초기화되지 못하고 약간의 편차를 가질 수 있다. In the conventional initialization method consisting of a single step, since current flows in the driving transistor DRT during initialization, the N1 node (source node) of the driving transistor DRT may not be initialized to a fixed value and may have a slight deviation. .

하지만, 제1초기화 단계(S10)에서는, 데이터전압(Vdata)을 블랙 데이터전압(BLK)에 해당하는 제1데이터전압(Vdata1)으로 입력하기 때문에, 구동 트랜지스터(DRT)의 초기화 시, 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않는다. 따라서, 센싱 트랜지스터(SENT)의 특성 편차가 존재하더라도, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)에 대한 초기화가 제대로 이루어질 수 있다.However, in the first initialization step S10, since the data voltage Vdata is input as the first data voltage Vdata1 corresponding to the black data voltage BLK, when the driving transistor DRT is initialized, the driving transistor ( No current flows through the DRT). Accordingly, even if there is a characteristic deviation of the sensing transistor SENT, the initialization of the N1 node (source node) of the driving transistor DRT may be properly performed.

도 10 및 도 12를 참조하면, 제2초기화 단계(S20)에서는, 센싱 트랜지스터(SENT)의 전기적 특성(전류 능력)이 나쁜 경우, 즉, 센싱 트랜지스터(SENT)의 저항이 큰 경우, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)가 초기화되는 전압이 높아지므로, 구동 트랜지스터(DRT)의 N1 노드와 N2 노드의 전위차(Vgs)가 낮아진다. 10 and 12 , in the second initialization step S20, when the electrical characteristics (current capability) of the sensing transistor SENT are bad, that is, when the resistance of the sensing transistor SENT is large, the driving transistor ( Since the voltage at which the N1 node (source node) of the DRT is initialized increases, the potential difference Vgs between the N1 node and the N2 node of the driving transistor DRT decreases.

따라서, 라인 캐패시터(C1)는 낮은 전류로 충전하게 되며, 아날로그 디지털 컨버터(ADC)의 샘플링 시, 낮은 전압이 센싱되도록 하여, 보상값을 증대시키도록 유도해줄 수 있다. Accordingly, the line capacitor C1 is charged with a low current, and when the analog-to-digital converter ADC is sampled, the low voltage is sensed to induce an increase in the compensation value.

또 다음으로, 프로그래밍 및 센싱 단계(S30)를 더욱 상세하게 설명한다. Next, the programming and sensing step (S30) will be described in more detail.

도 10 및 도 13을 참조하면, 프로그래밍 및 센싱 단계(S30)에서는, 제1스위치(RPRE) 및 제2스위치(SPRE)가 모두 오프되어, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)가 플로팅 된다. 10 and 13 , in the programming and sensing step S30 , both the first switch RPRE and the second switch SPRE are turned off, so that the N1 node (source node) of the driving transistor DRT is floating. do.

이러한 프로그래밍 및 센싱 단계(S30)에서, 구동 트랜지스터(DRT)의 N2 노드로 인가되는 데이터전압(Vdata)은, 제1데이터전압(Vdata1)보다 높은 전압 값을 갖는 제2데이터전압(Vdata2)일 수 있다. In this programming and sensing step S30, the data voltage Vdata applied to the N2 node of the driving transistor DRT may be the second data voltage Vdata2 having a higher voltage value than the first data voltage Vdata1. have.

이러한 프로그래밍 및 센싱 단계(S30)에서, 제2데이터전압(Vdata2)은, 센싱과 실제로 관련된 데이터전압으로서, 일정 전압(DATA)에 문턱전압(Vth)을 더한 전압 값(DATA+Vth)이다. In the programming and sensing step S30 , the second data voltage Vdata2 is a data voltage actually related to sensing and is a voltage value (DATA+Vth) obtained by adding a threshold voltage Vth to a predetermined voltage DATA.

도 10 및 도 13을 참조하면, 프로그래밍 및 센싱 단계(S30)에서, 구동 트랜지스터(DRT)는 턴 온 되어 전류를 도통시킨다. 10 and 13 , in the programming and sensing step S30 , the driving transistor DRT is turned on to conduct a current.

이때, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)는, 플로팅 되어 있기 때문에, 전압 상승이 일어난다. 여기서, 전압 변화량은, 구동 트랜지스터(DRT)를 통해 흐르는 전류(Ids)에 비례한다. At this time, since the N1 node (source node) of the driving transistor DRT is floating, a voltage rise occurs. Here, the voltage change amount is proportional to the current Ids flowing through the driving transistor DRT.

도 10 및 도 14를 참조하면, 프로그래밍 및 센싱 단계(S30)에서는, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)의 전압 상승이 이루어지는 도중에, 제3스위치(SAM)를 온 시켜준다. 10 and 14 , in the programming and sensing step S30 , the third switch SAM is turned on while the voltage of the N1 node (source node) of the driving transistor DRT is rising.

이에 따라, 아날로그 디지털 컨버터(ADC)는, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)의 전압(Vs)을 센싱한다. Accordingly, the analog-to-digital converter ADC senses the voltage Vs of the N1 node (source node) of the driving transistor DRT.

이상에서 설명한 바와 같이, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동(이동도 센싱 구동일 수 있으며, 경우에 따라서는, 문턱전압 센싱 구동일 수도 있음) 시, 제1초기화 단계(S10) 및 제2초기화 단계(S20)를 통해, 구동 트랜지스터(DRT)의 N1 노드(예: 소스 노드)는, 서로 다른 전압 값을 갖는 제1초기화전압(Vprer) 및 제2초기화전압(Vpres)이 순차적으로 인가된다. 이후, 구동 트랜지스터(DRT)의 N1 노드(예: 소스 노드)는 플로팅 됨으로써, 프래그리밍 및 센싱 단계(S30)가 진행된다.As described above, in the sensing driving (which may be mobility sensing driving, or threshold voltage sensing driving in some cases) for each of the plurality of subpixels SP, the first initialization step S10 and Through the second initialization step S20 , the N1 node (eg, the source node) of the driving transistor DRT has a first initialization voltage Vprer and a second initialization voltage Vpres having different voltage values sequentially. is authorized Thereafter, the N1 node (eg, the source node) of the driving transistor DRT is floated, so that the programming and sensing step S30 is performed.

전술한 바와 같이, 제2초기화단계(S20)에서 구동 트랜지스터(DRT)의 N1 노드를 초기화하는 제2초기화전압(Vpres)은, 제1초기화단계(S10)에서 구동 트랜지스터(DRT)의 N1 노드를 초기화하는 제1초기화전압(Vprer)보다 낮은 전압 값을 가질 수 있다. As described above, the second initialization voltage Vpres for initializing the N1 node of the driving transistor DRT in the second initialization step S20 is the N1 node of the driving transistor DRT in the first initialization step S10 . It may have a voltage value lower than the first initialization voltage Vprer to be initialized.

전술한 바와 같이, 두 차례의 초기화 단계(S10, S20)를 통해, 구동 트랜지스터(DRT)의 N1 노드에 제1초기화전압(Vprer)을 인가하고, 이후, 제1초기화전압(Vprer)보다 낮은 제2초기화전압(Vpres)을 인가하여, 구동 트랜지스터(DRT)의 N1 노드를 두 차례 초기화함으로써, 이전 데이터 영향을 없애주고, 오로지, 센싱 트랜지스터(SENT)의 영향만이 존재한 상태에서, 초기화가 이루어질 수 있도록 해줄 수 있다. As described above, through two initialization steps S10 and S20, the first initialization voltage Vprer is applied to the N1 node of the driving transistor DRT, and thereafter, the second initialization voltage Vprer is lower than the first initialization voltage Vprer. 2 By applying the initialization voltage Vpres to initialize the N1 node of the driving transistor DRT twice, the effect of previous data is eliminated, and the initialization is performed in a state where only the effect of the sensing transistor SENT exists. can make it happen

한편, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 두 차례의 초기화 단계(S10, S20)에서, 구동 트랜지스터(DRT)의 N1 노드에 제1초기화전압(Vprer) 및 제2초기화전압(Vpres)이 순차적으로 인가되는 동안, 구동 트랜지스터(DRT)는 전류를 미 도통한다. On the other hand, in the sensing driving of each of the plurality of sub-pixels SP, in two initialization steps S10 and S20, a first initialization voltage Vprer and a second initialization voltage Vprer are applied to the N1 node of the driving transistor DRT. While Vpres) is sequentially applied, the driving transistor DRT does not conduct current.

이에 비해, 프래그리밍 및 센싱 단계(S30)에서, 구동 트랜지스터(DRT)의 N1 노드가 플로팅 된 동안, 구동 트랜지스터(DRT)는, 전류를 도통할 수 있다. In contrast, in the programming and sensing step S30 , while the N1 node of the driving transistor DRT is floating, the driving transistor DRT may conduct current.

전술한 바와 같이, 구동 트랜지스터(DRT)의 초기화 시, 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않기 때문에, 센싱 트랜지스터(SENT)의 특성 편차가 존재하더라도, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)에 대한 초기화가 제대로 이루어질 수 있다.As described above, since no current flows through the driving transistor DRT during initialization of the driving transistor DRT, even if there is a characteristic deviation of the sensing transistor SENT, the N1 node (source node) of the driving transistor DRT ) can be properly initialized.

또한, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 구동 트랜지스터(DRT)의 N1 노드에 제1초기화전압(Vprer) 및 제2초기화전압(Vpres)이 순차적으로 인가되는 동안, 즉, 제1초기화 단계(S10) 및 제2초기화 단계 구간 동안, 구동 트랜지스터(DRT)의 N2 노드에 인가되는 제1데이터전압(Vdata1)은, 구동 트랜지스터(DRT)의 N1 노드가 플로팅 된 동안, 즉, 프로그래밍 및 센싱 단계(S30) 구간 동안, 구동 트랜지스터(DRT)의 N2 노드에 인가되는 제2데이터전압(Vdata2, 예: DATA+Vth)보다 낮은 전압 값을 가질 수 있다. In addition, during the sensing driving of each of the plurality of subpixels SP, while the first initialization voltage Vprer and the second initialization voltage Vpres are sequentially applied to the N1 node of the driving transistor DRT, that is, the second During the first initialization step S10 and the second initialization step period, the first data voltage Vdata1 applied to the N2 node of the driving transistor DRT is applied while the N1 node of the driving transistor DRT is floating, that is, programming and during the sensing step S30 , it may have a voltage value lower than the second data voltage Vdata2 (eg, DATA+Vth) applied to the N2 node of the driving transistor DRT.

여기서, 제1데이터전압(Vdata1)은, 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않게 하는 전압 값을 가질 수 있는데, 일 예로, 블랙 데이터전압(BLK)일 수 있다. Here, the first data voltage Vdata1 may have a voltage value that prevents current from flowing through the driving transistor DRT, and may be, for example, the black data voltage BLK.

전술한 바와 같이, 제1초기화 단계(S10) 및 제2초기화 단계 구간 동안, 구동 트랜지스터(DRT)의 N2 노드에 인가되는 제1데이터전압(Vdata1)은, 프로그래밍 및 센싱 단계(S30) 구간 동안, 구동 트랜지스터(DRT)의 N2 노드에 인가되는 제2데이터전압(Vdata2)보다 낮게 설정되되, 블랙 데이터 전압(BLK) 등과 같이 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않게 하는 전압 값으로 설정됨으로써, 구동 트랜지스터(DRT)의 초기화 시, 센싱 트랜지스터(SENT)의 특성 편차가 존재하더라도, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)의 초기화가 제대로 이루어질 수 있다. As described above, during the first initialization step (S10) and the second initialization step period, the first data voltage Vdata1 applied to the N2 node of the driving transistor (DRT) during the programming and sensing step (S30) period, It is set to a voltage value that is lower than the second data voltage Vdata2 applied to the N2 node of the driving transistor DRT, but prevents current from flowing through the driving transistor DRT, such as the black data voltage BLK. When the transistor DRT is initialized, even if there is a characteristic deviation of the sensing transistor SENT, the initialization of the N1 node (source node) of the driving transistor DRT may be properly performed.

도 15 및 도 16은 일반적인 센싱 동작과 본 실시예들에 따른 센싱 동작의 차이점을 설명하기 위한 도면이다. 15 and 16 are diagrams for explaining a difference between a general sensing operation and a sensing operation according to the present embodiments.

도 15를 참조하면, 일반적인 센싱 동작의 경우, 구동 파형(Vs 전압 파형)을 보면, 이전 데이터 영향으로 인해, 구동 트랜지스터(DRT)의 N1 노드를 기준전압(Vref)으로 초기화하려고 해도, 구동 트랜지스터(DRT)의 N1 노드가 실제로 초기회되는 전압은 편차가 발생할 수 있고, 센싱 트랜지스터(SENT)의 편차 영향도 있기 때문에, 센싱 트랜지스터(SENT)의 특성(전류 특성)을 정확하게 센싱할 수 없다.Referring to FIG. 15 , in the case of a general sensing operation, looking at the driving waveform (Vs voltage waveform), even if the N1 node of the driving transistor DRT is initialized to the reference voltage Vref due to the influence of previous data, the driving transistor ( Since the voltage at which the N1 node of the DRT is actually initialized may vary and there is also an influence of the deviation of the sensing transistor SENT, the characteristic (current characteristic) of the sensing transistor SENT cannot be accurately sensed.

하지만, 도 16을 참조하면, 본 실시예들에 따른 센싱 동작의 경우, 구동 파형(Vs 전압 파형)을 보면, 제1초기화 단계(S10)를 통해, 이전 데이터에 의한 초기화 전압 편차가 없는 구조가 되기 때문에, 센싱 트랜지스터(SENT)의 특성 편차 영향만을 정확하게 센싱할 수 있으며, 이를 통해, 센싱 트랜지스터(SENT)의 특성을 보상할 수 있다. However, referring to FIG. 16 , in the case of the sensing operation according to the present embodiments, looking at the driving waveform (Vs voltage waveform), through the first initialization step S10, there is a structure in which there is no initialization voltage deviation due to previous data. Therefore, only the influence of the characteristic deviation of the sensing transistor SENT can be accurately sensed, and through this, the characteristics of the sensing transistor SENT can be compensated.

도 16을 참조하면, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 프로그래밍 및 센싱 단계(S30) 구간 동안, 구동 트랜지스터(DRT)의 N1 노드가 플로팅 된 이후, 구동 트랜지스터(DRT)의 N1 노드는 전압 상승을 하되, 제2초기화전압(Vpres)에서 전압 상승을 시작하거나, 제2초기화전압(Vpres)보다 높은 전압 값에서 전압 상승을 시작할 수 있다. Referring to FIG. 16 , during the sensing driving of each of the plurality of subpixels SP, the sensing driving of each of the plurality of subpixels SP, and during the programming and sensing step S30, the driving transistor DRT is After the N1 node is floated, the voltage of the N1 node of the driving transistor DRT rises, but the voltage rises at the second initialization voltage Vpres, or the voltage rises at a voltage value higher than the second initialization voltage Vpres. can start

센싱 트랜지스터(SENT)의 전류 특성이 나쁘지 않은 경우, 구동 트랜지스터(DRT)의 N1 노드는, 제2초기화전압(Vpres) 또는 이와 근접한 전압에 전압 상승을 시작할 수 있다. When the current characteristic of the sensing transistor SENT is not bad, the N1 node of the driving transistor DRT may start to increase the voltage to the second initialization voltage Vpres or a voltage close thereto.

하지만, 센싱 트랜지스터(SENT)의 전류 특성이 나쁜 경우, 구동 트랜지스터(DRT)의 N1 노드는 제2초기화전압(Vpres)보다 높은 전압 값에서 전압 상승을 시작하게 된다. However, when the current characteristic of the sensing transistor SENT is bad, the voltage of the N1 node of the driving transistor DRT starts to rise at a voltage value higher than the second initialization voltage Vpres.

이와 같이, 센싱 트랜지스터(SENT)의 전류 특성에 따라, 구동 트랜지스터(DRT)의 N1 노드의 전압 상승의 시작 전압 값이 달라지기 때문에, 아날로그 디지털 컨버터(ADC)는, 센싱 트랜지스터(SENT)의 전류 특성이 반영된 전압(Vsense)을 센싱할 수 있다. As described above, since the starting voltage value of the voltage rise of the N1 node of the driving transistor DRT varies according to the current characteristic of the sensing transistor SENT, the analog-to-digital converter ADC has the current characteristic of the sensing transistor SENT. The reflected voltage Vsense can be sensed.

또한, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 구동 트랜지스터(DRT)의 N1 노드에 제2초기화전압(Vpres)이 인가되는 제2초기화 단계(S20) 구간의 시간적인 길이(Ti2)는, 구동 트랜지스터(DRT)의 N1 노드에 제1초기화전압(Vprer)이 인가되는 제1초기화 단계(S10) 구간의 시간적인 길이(Ti1)보다 짧을 수 있다. In addition, during the sensing driving of each of the plurality of subpixels SP, the temporal length Ti2 of the second initialization step S20 in which the second initialization voltage Vpres is applied to the N1 node of the driving transistor DRT (Ti2) may be shorter than the temporal length Ti1 of the period of the first initialization step S10 in which the first initialization voltage Vprer is applied to the N1 node of the driving transistor DRT.

전술한 바와 같이, 제2초기화 단계(S20) 구간의 시간적인 길이(Ti2)를 제1초기화 단계(S10) 구간의 시간적인 길이(Ti1)보다 짧게 함으로써, 구동 트랜지스터(DRT)의 N1 노드의 전압 변화량에 센싱 트랜지스터(SENT)의 전류 특성이 더욱 잘 반영되어, 아날로그 디지털 컨버터(ADC)는 센싱 트랜지스터(SENT)의 전류 특성이 더욱 잘 반영된 전압(Vsense)을 센싱할 수 있게 된다. 이에 따라, 센싱 트랜지스터(SENT)의 전류 특성 편차를 더욱 정확하게 보상해줄 수 있다. As described above, by making the temporal length Ti2 of the section of the second initialization step S20 shorter than the temporal length Ti1 of the section of the first initialization step S10, the voltage of the N1 node of the driving transistor DRT Since the current characteristic of the sensing transistor SENT is better reflected in the amount of change, the analog-to-digital converter ADC can sense the voltage Vsense to which the current characteristic of the sensing transistor SENT is better reflected. Accordingly, the deviation of the current characteristic of the sensing transistor SENT may be more accurately compensated.

디스플레이 구동 시, 본 실시예들에 따른 센싱 트랜지스터(SENT)의 특성 보상 효과를 살펴보면, 센싱 트랜지스터(SENT)의 전류 특성이 나쁠 때, 일반적인 디스플레이 구동 시, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)에 실제로 초기화되는 전압이 초기화시키고자 하는 전압(Vref)보다 높아져, 즉, 구동 트랜지스터(DRT)의 N2 노드와 N1 노드의 전위차(Vgs)가 작아져, 해당 서브픽셀이 어두워질 수 있다. Looking at the effect of compensating for the characteristics of the sensing transistor SENT according to the present embodiments when driving a display, when the current characteristic of the sensing transistor SENT is bad, when driving a general display, the N1 node (source node) of the driving transistor DRT ) becomes higher than the voltage Vref to be initialized, that is, the potential difference Vgs between the N2 node and the N1 node of the driving transistor DRT decreases, so that the corresponding subpixel may be darkened.

하지만, 본 실시예들에 따른 센싱 트랜지스터(SENT)의 특성 보상을 위한 구동을 하게 되면, 데이터 보상값이 커지게 되어, 구동 트랜지스터(DRT)의 N2 노드와 N1 노드의 전위차(Vgs)가 커져 보상이 되는 효과가 발생할 수 있다. 이로 인해, 센싱 트랜지스터(SENT)의 특성도 보상되는 효과를 갖는다. However, when driving for compensating the characteristics of the sensing transistor SENT according to the present exemplary embodiment is performed, the data compensation value increases, so that the potential difference Vgs between the N2 node and the N1 node of the driving transistor DRT increases. This effect may occur. Accordingly, the characteristics of the sensing transistor SENT are also compensated.

도 17은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 회로와 센싱 구조에 대한 다른 예시도이다. 17 is another exemplary diagram of a sub-pixel circuit and a sensing structure of the organic light emitting diode display 100 according to the present exemplary embodiments.

도 17의 서브픽셀 회로와 센싱 구조는, 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노느가 서로 다른 게이트 라인에 전기적으로 연결된다는 점만을 제외하고는, 도 9의 서브픽셀 회로와 센싱 구조와 동일하다. The subpixel circuit and sensing structure of FIG. 17 is the subpixel circuit of FIG. 9 except that the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT are electrically connected to different gate lines. and the same as the sensing structure.

도 17을 참조하면, 스위칭 트랜지스터(SWT)의 게이트 노드는 제1게이트 라인(GL)에 전기적으로 연결되어 스캔 신호(SCAN)를 인가받고, 센싱 트랜지스터(SENT)의 게이트 노드는 제2게이트 라인(GL')에 전기적으로 연결되어 스캔 신호의 일종인 센스 신호(SENSE)를 인가받는다. Referring to FIG. 17 , the gate node of the switching transistor SWT is electrically connected to the first gate line GL to receive the scan signal SCAN, and the gate node of the sensing transistor SENT is connected to the second gate line GL. GL') to receive a sense signal SENSE, which is a type of scan signal.

전술한 바와 같이, 스위칭 트랜지스터(SWT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드가 각기 다른 게이트 라인에 연결됨으로써, 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SENT)를 독립적으로 제어할 수 있게 되어, 더욱 정확한 구동 제어가 가능해질 수 있다. As described above, since the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT are connected to different gate lines, it is possible to independently control the switching transistor SWT and the sensing transistor SENT. , more accurate driving control may be possible.

이상에서, 구동 트랜지스터(DRT)의 이동도 센싱 및 보상 과정을 통해, 센싱 트랜지스터(SENT)의 전류 특성을 센싱하여 보상해주는 구동 방법을 상세하게 설명하였다. In the above, the driving method for sensing and compensating the current characteristic of the sensing transistor SENT through the process of sensing and compensating for the mobility of the driving transistor DRT has been described in detail.

아래에서는, 도 18을 참조하여 이상에서 설명하는 센싱 트랜지스터(SENT)의 특성 센싱 및 보상을 위한 구동 방법을 간략하게 설명한다. Hereinafter, a driving method for sensing and compensating the characteristics of the sensing transistor SENT described above will be briefly described with reference to FIG. 18 .

도 18은 본 실시예들에 따른 유기발광표시장치(100)의 구동방법에 대한 흐름도이다.18 is a flowchart of a method of driving the organic light emitting display device 100 according to the present exemplary embodiments.

도 18을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)의 구동방법은, 구동 트랜지스터(DRT)의 N1 노드 및 N2 노드에 제1초기화 전압(Vprer) 및 제1데이터전압(Vdata1)을 각각 인가하는 단계(S1810)와, 구동 트랜지스터(DRT)의 N2 노드에 인가되고 있는 제1데이터전압(Vdata1)을 유지하고, 구동 트랜지스터(DRT)의 N1 노드에 제2초기화전압(Vpres)을 인가하는 단계(S1820)와, 구동 트랜지스터(DRT)의 N2 노드에 제2데이터전압(Vdata2)을 인가하고, 구동 트랜지스터(DRT)의 N1 노드를 플로팅 시켜, 구동 트랜지스터(DRT)의 N1 노드의 전압을 상승시키고, 구동 트랜지스터(DRT)의 제1노드의 전압을 센싱하는 단계(S1830) 등을 포함한다. Referring to FIG. 18 , in the method of driving the organic light emitting diode display 100 according to the present exemplary embodiments, the first initialization voltage Vprer and the first data voltage Vdata1 are applied to the N1 node and the N2 node of the driving transistor DRT. ) of the driving transistor DRT ( S1810 ), maintaining the first data voltage Vdata1 applied to the N2 node of the driving transistor DRT, and applying a second initialization voltage Vpres to the N1 node of the driving transistor DRT. ( S1820 ), applying the second data voltage Vdata2 to the N2 node of the driving transistor DRT, floating the N1 node of the driving transistor DRT, and raising the voltage and sensing the voltage of the first node of the driving transistor DRT ( S1830 ).

전술한 S1810 단계는, 제1초기화 단계(S10)에 해당하고, S1820 단계는 제2초기화 단계(S20)에 해당하며, S1830 단계는 프로그래밍 및 센싱 단계(S30)에 해당한다. The aforementioned step S1810 corresponds to the first initialization step S10, the step S1820 corresponds to the second initialization step S20, and the step S1830 corresponds to the programming and sensing step S30.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 얼룩 개선을 통해 화상 품질을 향상시켜줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the present embodiments as described above, it is possible to provide the organic light emitting display panel 110 , the organic light emitting display device 100 , and a driving method thereof, which can improve image quality by improving spots.

본 실시예들에 의하면, 구동 트랜지스터(DRT)에 대한 특성치 보상에도 불구하고, 여전히 발생하고 있는 화질 불량 현상을 방지해주는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the present embodiments, the organic light emitting display panel 110, the organic light emitting display device 100, and the driving method thereof, which prevent the image quality defect that still occurs despite the compensation of the characteristic value of the driving transistor DRT, are provided. can provide

본 실시예들에 의하면, 구동 트랜지스터(DRT)의 소스 노드(또는 드레인 노드)에 대한 초기화 성능이 나쁜 경우에도, 초기화 성능 불량에 의한 화질 불량 현상을 방지해줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the present embodiments, even when the initialization performance of the source node (or the drain node) of the driving transistor DRT is bad, the organic light emitting display panel 110 capable of preventing image quality deterioration caused by the initialization performance failure; It is possible to provide an organic light emitting display device 100 and a driving method thereof.

본 실시예들에 의하면, 구동 트랜지스터(DRT) 이외에 다른 트랜지스터(예: SENT)의 특성 편차에 따른 화질 저하를 방지해줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the present exemplary embodiments, the organic light emitting display panel 110, the organic light emitting display device 100, and the driving thereof, which can prevent image quality deterioration due to variations in characteristics of other transistors (eg, SENT) in addition to the driving transistor DRT. method can be provided.

본 실시예들에 의하면, 구동 트랜지스터(DRT) 이외에 다른 트랜지스터(예: SENT)의 특성 편차를 보상해줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the present embodiments, it is possible to provide an organic light emitting display panel 110 , an organic light emitting display device 100 capable of compensating for characteristic deviation of transistors (eg, SENT) other than the driving transistor DRT, and a driving method thereof. can

본 실시예들에 의하면, 별도의 센싱 회로 없이, 구동 트랜지스터(DRT) 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the present embodiments, the organic light emitting display panel 110, the organic light emitting display device 100, and a driving method thereof are provided, which can compensate for characteristic deviation of transistors other than the driving transistor DRT without a separate sensing circuit. can do.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description and the accompanying drawings are merely illustrative of the technical idea of the present invention, and those of ordinary skill in the art to which the present invention pertains can combine the configuration within a range that does not depart from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러100: display device
110: display panel
120: data driving unit
130: gate driver
140: timing controller

Claims

an organic light emitting display panel in which a plurality of data lines and a plurality of gate lines are disposed, and a plurality of subpixels are disposed;
a data driver for driving the plurality of data lines;
a gate driver driving the plurality of gate lines; and
a timing controller controlling the data driver and the gate driver;
Each of the plurality of sub-pixels,
an organic light emitting diode,
a driving transistor for driving the organic light emitting diode;
a sensing transistor electrically connected between the first node of the driving transistor and a reference voltage line;
a switching transistor electrically connected between the second node of the driving transistor and a data line;
and a storage capacitor electrically connected between the first node and the second node of the driving transistor;
When sensing and driving each of the plurality of sub-pixels, the first node of the driving transistor floats after a first initialization voltage and a second initialization voltage having different voltage values are sequentially applied,
and an analog-to-digital converter for sensing the voltage of the reference voltage line and transmitting the sensed data to the timing controller.

According to claim 1,
and the second initialization voltage has a voltage value lower than that of the first initialization voltage.

According to claim 1,
When sensing is driven for each of the plurality of sub-pixels,
While the first initialization voltage and the second initialization voltage are sequentially applied to the first node of the driving transistor, the driving transistor does not conduct current;
The organic light emitting diode display device of claim 1, wherein the driving transistor conducts a current while the first node of the driving transistor floats.

According to claim 1,
When sensing is driven for each of the plurality of sub-pixels,
While the first initialization voltage and the second initialization voltage are sequentially applied to the first node of the driving transistor, the first data voltage applied to the second node of the driving transistor is An organic light emitting diode display having a voltage value lower than a second data voltage applied to the second node of the driving transistor while floating.

5. The method of claim 4,
The first data voltage is
An organic light emitting diode display having a voltage value that prevents current from flowing through the driving transistor.

According to claim 1,
When the sensing driving of each of the plurality of sub-pixels is performed, after the first node of the driving transistor is floated,
The first node of the driving transistor increases a voltage, but starts increasing the voltage at the second initialization voltage or at a voltage higher than the second initialization voltage.

According to claim 1,
When sensing is driven for each of the plurality of sub-pixels,
The second initialization period in which the second initialization voltage is applied to the first node of the driving transistor is shorter than the first initialization period in which the first initialization voltage is applied to the first node of the driving transistor. display device.

delete

According to claim 1,
a first switch connecting the reference voltage line and a first initialization voltage supply node according to a first switching signal;
a second switch connecting the reference voltage line and a second initialization voltage supply node according to a second switching signal;
The organic light emitting display device further comprising a third switch connecting the reference voltage line and the analog-to-digital converter according to a sampling signal.

According to claim 1,
and a gate node of the switching transistor and a gate node of the sensing transistor are electrically connected to the same gate line.

According to claim 1,
and the gate node of the switching transistor and the gate node of the sensing transistor are electrically connected to different gate lines.

a plurality of data lines and a plurality of gate lines disposed in a direction crossing each other; and
a plurality of subpixels arranged in a matrix type;
Each of the plurality of sub-pixels,
an organic light emitting diode,
a driving transistor for driving the organic light emitting diode;
a sensing transistor electrically connected between the first node of the driving transistor and a reference voltage line;
a switching transistor electrically connected between the second node of the driving transistor and a data line;
and a storage capacitor electrically connected between the first node and the second node of the driving transistor;
When sensing and driving each of the plurality of sub-pixels, the first node of the driving transistor floats after a first initialization voltage and a second initialization voltage having different voltage values are sequentially applied,
The voltage of the reference voltage line is sensed by an analog-to-digital converter and is generated as sensed data transmitted to a timing controller.

An organic light emitting diode, a driving transistor for driving the organic light emitting diode, a sensing transistor electrically connected between a first node of the driving transistor and a reference voltage line, and an electrical connection between a second node of the driving transistor and a data line A driving method of an organic light emitting display device in which a plurality of subpixels each comprising a switching transistor connected to
applying a first initialization voltage and a first data voltage to the first node and the second node of the driving transistor, respectively;
maintaining the first data voltage being applied to a second node of the driving transistor and applying a second initialization voltage to the first node of the driving transistor;
applying a second data voltage to a second node of the driving transistor and floating the first node of the driving transistor to increase the voltage of the first node of the driving transistor; and
and sensing the voltage of the first node of the driving transistor.