[go: up one dir, main page]

KR102279884B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102279884B1
KR102279884B1 KR1020140174127A KR20140174127A KR102279884B1 KR 102279884 B1 KR102279884 B1 KR 102279884B1 KR 1020140174127 A KR1020140174127 A KR 1020140174127A KR 20140174127 A KR20140174127 A KR 20140174127A KR 102279884 B1 KR102279884 B1 KR 102279884B1
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
sub
passivation layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140174127A
Other languages
English (en)
Other versions
KR20160069063A (ko
Inventor
방석환
김형준
임지만
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140174127A priority Critical patent/KR102279884B1/ko
Priority to US14/920,741 priority patent/US9660099B2/en
Priority to CN201510883961.6A priority patent/CN105679832B/zh
Priority to EP15197918.4A priority patent/EP3038159A3/en
Publication of KR20160069063A publication Critical patent/KR20160069063A/ko
Application granted granted Critical
Publication of KR102279884B1 publication Critical patent/KR102279884B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터 기판은 베이스 기판 위에 배치되는 게이트 전극, 상기 게이트 전극과 중첩하는 액티브 패턴, 상기 액티브 패턴 위에 배치되는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극, 상기 액티브 패턴과 접촉하며 상기 소스 전극 및 상기 드레인 전극위에 배치되는 완충층, 상기 완충층 위에 배치되는 제1 패시베이션층 및 상기 제1 패시베이션층 위에 배치되는 제2 패시베이션층을 포함한다. 상기 완충층에 포함되는 수소 함량은 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많으며, 상기 제2 패시베이션층에 포함되는 수소 함량 보다 적다.

Description

박막 트랜지스터 기판 및 그 제조 방법 {THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 표시 장치에 이용될 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로, 표시 장치에서 화소를 구동하기 위한 박막 트랜지스터는 게이트 전극, 소스 전극, 드레인 전극 및 상기 소스 전극과 드레인 전극 사이의 채널을 형성하는 액티브 패턴을 포함한다. 상기 액티브 패턴은 비정질 실리콘(amorphous silicon), 다결정 실리콘(poly silicon) 또는 산화물 반도체를 포함하는 반도체층을 포함한다.
비정질 실리콘층은 대형 기판 상에 균일하게 형성할 수 있는 장점이 있는 반면, 전자 이동도가 약 1~10㎠/V정도로 낮은 수준이어서 박막 트랜지스터의 구동 특성이 낮은 편이다. 반면, 전자 이동도가 수십 내지 수백 ㎠/V인 다결정 실리콘층은 전자 이동도는 상기 비정질 실리콘층에 비해 상대적으로 좋지만 상기 다결정 실리콘층을 형성하기 위해서는 실리콘의 결정화 공정이 필수적으로 수반됨으로써 대형 기판 상에 균일하게 형성하기 어렵고 제조비용이 높은 단점이 있다. 반면, 산화물 반도체층은 저온 공정을 이용하여 제조할 수 있고 대면적화가 용이하며 높은 전자 이동도를 가지고 있으므로 산화물 반도체가 여러 기술 분야에서 주목받고 있다.
그러나 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 과정에서 플라즈마를 이용하여 패시베이션층을 형성하는 경우 상기 산화물 반도체층 표면에 이온화된 원자의 충격이 발생하게 된다. 에너지를 갖는 이온화된 원자의 충격은 산화물 반도체층 내부에 결함을 발생시킬 수 있다. 이에 따라, 표시 장치의 불량이 발생될 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 불량을 줄일 수 있는 박막 트랜지스터 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터 기판은 베이스 기판 위에 배치되는 게이트 전극, 상기 게이트 전극과 중첩하는 액티브 패턴, 상기 액티브 패턴 위에 배치되는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극, 상기 액티브 패턴과 접촉하며 상기 소스 전극 및 상기 드레인 전극위에 배치되는 완충층, 상기 완충층 위에 배치되는 제1 패시베이션층 및 상기 제1 패시베이션층 위에 배치되는 제2 패시베이션층을 포함한다. 상기 완충층에 포함되는 수소 함량은 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많으며, 상기 제2 패시베이션층에 포함되는 수소 함량 보다 적다.
본 발명의 일 실시예에 있어서, 상기 완충층은 실리콘 산화물, 알루미늄 산화물, 갈륨 산화물, 티타늄 산화물, 탄탈륨 산화물, 망간 산화물, 실리콘 산화질화물, 알루미늄 산화질화물 및 갈륨 산화질화물로 이루어지는 그룹에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 완충층은 상기 액티브 패턴과 접촉하는 제1 서브 완충층, 상기 제1 서브 완충층 위에 배치되는 제2 서브 완충층 및 상기 제2 서브 완충층 위에 배치되며, 상기 제1 패시베이션층과 접촉하는 제3 서브 완충층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 완충층에 포함되는 수소 함량은 상기 제2 서브 완충층에 포함되는 수소 함량 보다 많으며, 상기 제2 서브 완충층에 포함되는 수소 함량은 상기 제3 서브 완충층에 포함되는 수소 함량 보다 많을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 완충층, 상기 제2 서브 완충층 및 상기 제3 서브 완충층은 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 완충층, 상기 제2 서브 완충층, 상기 제3 서브 완충층 및 상기 제1 패시베이션층은 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터 기판은 상기 게이트 전극 위에 배치되는 절연층 및 상기 절연층과 상기 액티브 패턴 사이에 배치되는 하부 완충층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 완충층에 포함되는 수소 함량은 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많을 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 베이스 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 절연층을 형성하는 단계, 상기 절연층 위에 액티브 패턴을 형성하는 단계, 상기 액티브 패턴 위에 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 완충층을 형성하는 단계, 상기 완충층 위에 제1 패시베이션층을 형성하는 단계 및 상기 제1 패시베이션층 위에 제2 패시베이션층을 형성하는 단계를 포함한다. 상기 완충층을 형성하는 단계는 제1 전력을 이용하여 플라즈마 처리하는 단계를 포함한다. 상기 제1 패시베이션층을 형성하는 단계는 상기 제1 전력 보다 높은 제2 전력을 이용하여 플라즈마 처리하는 단계를 포함한다. 상기 제2 패시베이션층을 형성하는 단계는 상기 제2 전력 보다 높은 제3 전력을 이용하여 플라즈마 처리하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 전력은 0.5kW 이상 1.5kW이하이며, 상기 제2 전력은 3.5kW 이상 4.5kW이하이며, 상기 제3 전력은 7.5kW 이상 8.5kW이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 완충층에 포함되는 수소 함량은 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많으며, 상기 제2 패시베이션층에 포함되는 수소 함량 보다 적을 수 있다.
본 발명의 일 실시예에 있어서, 상기 완충층은 실리콘 산화물, 알루미늄 산화물, 갈륨 산화물, 티타늄 산화물, 탄탈륨 산화물, 망간 산화물, 실리콘 산화질화물, 알루미늄 산화질화물 및 갈륨 산화질화물로 이루어지는 그룹에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 완충층을 형성하는 단계는 상기 액티브 패턴과 접촉하는 제1 서브 완충층을 형성하는 단계, 상기 제1 서브 완충층 위에 제2 서브 완충층을 형성하는 단계 및 상기 제2 서브 완충층 위에 상기 제1 패시베이션층과 접촉하는 제3 서브 완충층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 서브 완충층을 형성하는 단계는 제1 전력을 이용하여 플라즈마 처리하는 단계를 포함하고, 상기 제2 서브 완충층을 형성하는 단계는 상기 제1 전력 보다 낮은 제4 전력을 이용하여 플라즈마 처리하는 단계를 포함하고, 상기 제1 서브 완충층을 형성하는 단계는 상기 제4 전력 보다 높은 제5 전력을 이용하여 플라즈마 처리하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 완충층에 포함되는 수소 함량은 상기 제2 서브 완충층에 포함되는 수소 함량 보다 많으며, 상기 제2 서브 완충층에 포함되는 수소 함량은 상기 제3 서브 완충층에 포함되는 수소 함량 보다 많을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 완충층, 상기 제2 서브 완충층 및 상기 제3 서브 완충층은 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 완충층, 상기 제2 서브 완충층, 상기 제3 서브 완충층 및 상기 제1 패시베이션층은 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터 기판의 제조 방법은 상기 절연층 위에 하부 완충층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 완충층을 형성하는 단계는 상기 제1 전력을 이용하여 플라즈마 처리하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 완충층에 포함되는 수소 함량은 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많을 수 있다.
본 발명의 실시예들에 따르면, 박막 트랜지스터 기판은 소스 금속 패턴과 제1 패시베이션층 사이에 배치되는 완충층을 포함한다. 상기 완충층은 비교적 낮은 전력을 이용하는 플라즈마 처리에 의해 형성된다. 따라서, 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 낮은 전력을 이용하여 플라즈마 처리하는 경우 H2SiOx가 형성될 수 있다. 따라서, 상기 완충층(BL2) 내 수소량이 증가될 수 있다. 이에 따라, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 게이트 절연층과 액티브 패턴 사이에 배치되는 하부 완충층을 포함한다. 이에 따라, 상기 하부 완충층은 상기 액티브 패턴으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3 내지 도 7은 도 2의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 8은 도 2의 박막 트랜지스터 기판의 제조 방법에 이용되는 플라즈마 전력을 나타내는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 10은 도 9의 II-II'선을 따라 절단한 단면도이다.
도 11 내지 도 15는 도 10의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 16a 및 도 16b는 도 10의 박막 트랜지스터 기판의 제조 방법에 이용되는 플라즈마 전력을 나타내는 그래프이다.
도 17은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 18은 도 17의 III-III'선을 따라 절단한 단면도이다.
도 19 내지 도 22는 도 18의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 23은 도 18의 박막 트랜지스터 기판의 제조 방법에 이용되는 플라즈마 전력을 나타내는 그래프이다.
도 24는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 25는 도 24의 IV-IV'선을 따라 절단한 단면도이다.
도 26 내지 도 31은 도 25의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 32는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 33은 도 32의 V-V'선을 따라 절단한 단면도이다.
도 34 내지 도 39는 도 33의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 40은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다.
도 41은 도 40의 VI-VI'선을 따라 절단한 단면도이다.
도 42 내지 도 46은 도 41의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 게이트 라인(GL), 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 스위칭 소자(SW)의 게이트 전극(GE)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 게이트 전극(GE)을 형성할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 상에는 게이트 절연층(120)이 형성된다. 상기 게이트 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 게이트 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 게이트 절연층(120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 금속 패턴 상에 완충층(BL)이 형성된다. 상기 완충층(BL)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 완충층(BL)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 완충층(BL)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 완충층(BL)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 완충층(BL)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 완충층(BL) 상에는 제1 패시베이션층(130)이 형성된다. 상기 제1 패시베이션층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 패시베이션층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 패시베이션층(130)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제1 패시베이션층(130)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(130)은 4.0kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)에 포함되는 수소 함량은 상기 제1 패시베이션층(130)에 포함되는 수소 함량 보다 많다.
상기 제1 패시베이션층(130) 상에는 제2 패시베이션층(140)이 형성된다. 상기 제2 패시베이션층(140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 패시베이션층(140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 패시베이션층(140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)에 포함되는 수소 함량은 상기 제2 패시베이션층(140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(140) 상에는 유기막(150)이 형성된다. 상기 유기막(150)은 상기 박막 트랜지스터 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(150)은 컬러 필터층 일 수 있다. 상기 유기막(150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 유기막(150) 상에는 상기 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(PE)은 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
도 3 내지 도 7은 도 2의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다. 도 8은 도 2의 박막 트랜지스터 기판의 제조 방법에 이용되는 플라즈마 전력을 나타내는 그래프이다.
도 3을 참조하면, 베이스 기판(110) 위에 게이트 전극(GE), 게이트 절연층(120), 액티브 패턴(AP), 소스 전극(SE) 및 드레인 전극(DE)을 형성한다.
상기 베이스 기판(110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(120)을 형성한다. 상기 게이트 절연층(120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
상기 게이트 절연층(120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
도 4를 참조하면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에 완충층(BL)이 형성된다.
상기 완충층(BL)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 완충층(BL)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 완충층(BL)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 완충층(BL)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 완충층(BL)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
도 5를 참조하면, 상기 완충층(BL) 상에 제1 패시베이션층(130)이 형성된다.
상기 제1 패시베이션층(130)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제1 패시베이션층(130)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(130)은 4.0kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)에 포함되는 수소 함량은 상기 제1 패시베이션층(130)에 포함되는 수소 함량 보다 많다.
상기 제1 패시베이션층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 패시베이션층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 6을 참조하면, 상기 제1 패시베이션층(130) 상에 제2 패시베이션층(140)이 형성된다.
상기 제2 패시베이션층(140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 패시베이션층(140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)에 포함되는 수소 함량은 상기 제2 패시베이션층(140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 8을 참조하면, 완충층(BL), 제1 패시베이션층(130) 및 제2 패시베이션층(140)의 형성에 이용되는 플라즈마 전력이 도시된다.
상기 완충층(BL)은 AkW의 전력을 이용하여 형성될 수 있다. 즉, AkW의 전력으로 제1 시간(t1) 동안 플라즈마 처리하여 상기 완충층(BL)을 형성한다. 예를 들어, 상기 제1 시간(t1)은 5초 이상 20초 이하일 수 있다. 상기 AkW는 1.0kW일 수 있다.
상기 제1 패시베이션층(130)은 상기 AkW 보다 높은 BkW의 전력을 이용하여 형성될 수 있다. 즉, BkW의 전력으로 제2 시간(t2) 동안 플라즈마 처리하여 상기 제1 패시베이션층(130)을 형성한다. 예를 들어, 상기 제2 시간(t2)은 5초 이상 20초 이하일 수 있다. 상기 BkW는 4.0kW일 수 있다. 상기 제2 패시베이션층(140)은 상기 BkW 보다 높은 CkW의 전력을 이용하여 형성될 수 있다. 즉, CkW의 전력으로 제3 시간(t3) 동안 플라즈마 처리하여 상기 제2 패시베이션층(140)을 형성한다. 예를 들어, 상기 제3 시간(t3)은 5초 이상 20초 이하일 수 있다. 상기 CkW는 7.7kW일 수 있다.
도 7을 참조하면, 상기 제2 패시베이션층(140)이 형성된 베이스 기판(110) 상에 유기막(150)이 형성된다. 이후, 상기 완충층(BL), 상기 제1 패시베이션층(130), 상기 제2 패시베이션층(140) 및 상기 유기막(150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 유기막(150)은 상기 표시 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(150)은 컬러 필터층 일 수 있다. 상기 유기막(150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 콘택홀(CNT)을 통해 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 2를 참조하면, 상기 유기막(150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 완충층(BL)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 낮은 전력을 이용하여 플라즈마 처리하는 경우 H2SiOx가 형성될 수 있다. 따라서, 상기 완충층(BL) 내 수소량이 증가될 수 있다. 이에 따라, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다. 도 10은 도 9의 II-II'선을 따라 절단한 단면도이다.
도9 및 도 10을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(1100)은 게이트 라인(GL), 상기 게이트 라인(GL)과교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 스위칭 소자의 게이트 전극(GE)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 게이트 전극(GE)을 형성할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 상에는 게이트 절연층(1120)이 형성된다. 상기 게이트 절연층(1120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(1120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(1120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 게이트 절연층(1120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 게이트 절연층(1120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 금속 패턴 상에 완충층(BL)이 형성된다. 상기 완충층(BL)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 완충층(BL)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 완충층(BL)은 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 완충층(BL)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 완충층(BL)은 제1 서브 완충층(SBL1), 제2 서브 완충층(SBL2) 및 제3 서브 완충층(SBL3)을 포함할 수 있다. 상기 제1 서브 완충층(SBL1)은 상기 액티브 패턴(AP)과 접촉한다. 예를 들어, 상기 제1 서브 완충층(SBL1)은 0.3kW 이상 0.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 서브 완충층(SBL1)은 0.4kW의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 완충층(SBL2)은 상기 제1 서브 완충층(SBL1) 위에 배치된다. 예를 들어, 상기 제2 서브 완충층(SBL2)은 0.6kW 이상 0.8kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 서브 완충층(SBL2)은 0.7kW의 전력을 이용하여 형성될 수 있다. 상기 3 서브 완충층(SBL3)은 제1 패시베이션층(1130)과 접촉한다. 예를 들어, 상기 제3 서브 완충층(SBL3)은 0.9kW 이상1.2kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제3 서브 완충층(SBL3)은 1.0kW의 전력을 이용하여 형성될 수 있다.
상기 제1 서브 완충층(SBL1)에 포함되는 수소 함량은 상기 제2 서브 완충층(SBL2)에 포함되는 수소 함량 보다 많다. 상기 제2 서브 완충층(SBL2)에 포함되는 수소 함량은 상기 제3 서브 완충층(SBL3)에 포함되는 수소 함량 보다 많다. 상기 제1 서브 완충층(SBL1), 상기 제2 서브 완충층(SBL2) 및 상기 제3 서브 완충층(SBL3)은 동일한 물질을 포함할 수 있다.
상기 완충층(BL) 상에는 제1 패시베이션층(1130)이 형성된다. 상기 제1 패시베이션층(1130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(1130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(1130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 패시베이션층(1130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 패시베이션층(1130)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제1 패시베이션층(1130)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(1130)은 4.0kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)에 포함되는 수소 함량은 상기 제1 패시베이션층(1130)에 포함되는 수소 함량 보다 많다.
상기 제1 패시베이션층(1130) 상에는 제2 패시베이션층(1140)이 형성된다. 상기 제2 패시베이션층(1140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(1140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(1140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(1140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 패시베이션층(1140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(1140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(1140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)에 포함되는 수소 함량은 상기 제2 패시베이션층(1140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(1140) 상에는 유기막(1150)이 형성된다. 상기 유기막(1150)은 상기 박막 트랜지스터 기판(1100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(1150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(1150)은 컬러 필터층 일 수 있다. 상기 유기막(1150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 유기막(1150) 상에는 상기 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(PE)은 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
도 11 내지 도 15는 도 10의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다. 도 16a 및 도 16b는 도 10의 박막 트랜지스터 기판의 제조 방법에 이용되는 플라즈마 전력을 나타내는 그래프이다.
도 11을 참조하면, 베이스 기판(1110) 위에 게이트 전극(GE), 게이트 절연층(1120), 액티브 패턴(AP), 소스 전극(SE) 및 드레인 전극(DE)을 형성한다.
상기 베이스 기판(1110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(1110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(1110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(1120)을 형성한다. 상기 게이트 절연층(1120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(1120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(1120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
상기 게이트 절연층(1120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
도 12를 참조하면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에 완충층(BL)이 형성된다. 상기 완충층(BL)은 제1 서브 완충층(SBL1), 제2 서브 완충층(SBL2) 및 제3 서브 완충층(SBL3)을 포함할 수 있다.
상기 완충층(BL)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 완충층(BL)은 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 완충층(BL)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 완충층(BL)은 제1 서브 완충층(SBL1), 제2 서브 완충층(SBL2) 및 제3 서브 완충층(SBL3)을 포함할 수 있다. 상기 제1 서브 완충층(SBL1)은 상기 액티브 패턴(AP)과 접촉한다. 예를 들어, 상기 제1 서브 완충층(SBL1)은 0.3kW 이상 0.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 서브 완충층(SBL1)은 0.4kW의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 완충층(SBL2)은 상기 제1 서브 완충층(SBL1) 위에 배치된다. 예를 들어, 상기 제2 서브 완충층(SBL2)은 0.6kW 이상0.8kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 서브 완충층(SBL2)은 0.7kW의 전력을 이용하여 형성될 수 있다. 상기 3 서브 완충층(SBL3)은 제1 패시베이션층(1130)과 접촉한다. 예를 들어, 상기 제3 서브 완충층(SBL3)은 0.9kW 이상 1.2kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제3 서브 완충층(SBL3)은 1.0kW의 전력을 이용하여 형성될 수 있다.
상기 제1 서브 완충층(SBL1)에 포함되는 수소 함량은 상기 제2 서브 완충층(SBL2)에 포함되는 수소 함량 보다 많다. 상기 제2 서브 완충층(SBL2)에 포함되는 수소 함량은 상기 제3 서브 완충층(SBL3)에 포함되는 수소 함량 보다 많다. 상기 제1 서브 완충층(SBL1), 상기 제2 서브 완충층(SBL2) 및 상기 제3 서브 완충층(SBL3)은 동일한 물질을 포함할 수 있다.
상기 완충층(BL)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
도 13을 참조하면, 상기 완충층(BL) 상에 제1 패시베이션층(1130)이 형성된다.
상기 제1 패시베이션층(1130)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제1 패시베이션층(1130)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(1130)은 4.0kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)에 포함되는 수소 함량은 상기 제1 패시베이션층(1130)에 포함되는 수소 함량 보다 많다.
상기 제1 패시베이션층(1130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(1130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(1130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 패시베이션층(1130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 14를 참조하면, 상기 제1 패시베이션층(1130) 상에 제2 패시베이션층(1140)이 형성된다.
상기 제2 패시베이션층(1140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(1140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(1140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)에 포함되는 수소 함량은 상기 제2 패시베이션층(1140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(1140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(1140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(1140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(1140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 16a 및 도 16b를 참조하면, 완충층(BL), 제1 패시베이션층(1130) 및 제2 패시베이션층(1140)의 형성에 이용되는 플라즈마 전력이 도시된다.
상기 완충층(BL)은 DKw, EkW 및 AkW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL)은 제1 서브 완충층(SBL1), 제2 서브 완충층(SBL2) 및 제3 서브 완충층(SBL3)을 포함할 수 있다. 상기 제1 서브 완충층(SBL1)은 DKw 의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 완충층(SBL2)은 상기 DKw 보다 높은 EKw의 전력을 이용하여 형성될 수 있다. 상기 3 서브 완충층(SBL3)은 상기 EKw 보다 높은 AKw의 전력을 이용하여 형성될 수 있다. 예를 들어, 상기 AkW는 1.0kW일 수 있다.
상기 제1 패시베이션층(1130)은 상기 AkW 보다 높은 BkW의 전력을 이용하여 형성될 수 있다. 즉, BkW의 전력으로 제2 시간(t2) 동안 플라즈마 처리하여 상기 제1 패시베이션층(1130)을 형성한다. 예를 들어, 상기 제2 시간(t2)은 5초 이상 20초 이하일 수 있다. 상기 BkW는 4.0kW일 수 있다. 상기 제2 패시베이션층(1140)은 상기BkW 보다 높은 CkW의 전력을 이용하여 형성될 수 있다. 즉, CkW의 전력으로 제3 시간(t3) 동안 플라즈마 처리하여 상기 제2 패시베이션층(1140)을 형성한다. 예를 들어, 상기 제3 시간(t3)은 5초 이상 20초 이하일 수 있다. 상기 CkW는 7.7kW일 수 있다.
도 15를 참조하면, 상기 제2 패시베이션층(1140)이 형성된 베이스 기판(1110) 상에 유기막(1150)이 형성된다. 이후, 상기 완충층(BL), 상기 제1 패시베이션층(1130), 상기 제2 패시베이션층(1140) 및 상기 유기막(1150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 유기막(1150)은 상기 표시 기판(1100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(1150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(1150)은 컬러 필터층 일 수 있다. 상기 유기막(1150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 콘택홀(CNT)을 통해 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 10을 참조하면, 상기 유기막(1150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 완충층(BL)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 낮은 전력을 이용하여 플라즈마 처리하는 경우 H2SiOx가 형성될 수 있다. 따라서, 상기 완충층(BL) 내 수소량이 증가될 수 있다. 이에 따라, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 17은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다. 도 18은 도 17의 III-III'선을 따라 절단한 단면도이다.
도 17 및 도 18을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(2100)은 게이트 라인(GL), 상기 게이트 라인(GL)과 교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 스위칭 소자(SW)의 게이트 전극(GE)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 게이트 전극(GE)을 형성할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 상에는 게이트 절연층(2120)이 형성된다. 상기 게이트 절연층(2120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(2120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 게이트 절연층(2120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 게이트 절연층(2120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 게이트 절연층(2120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 금속 패턴 상에 제1 패시베이션층(2130)이 형성된다. 상기 제1 패시베이션층(2130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(2130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(2130)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 제1 패시베이션층(2130)은 플라즈마를 이용하여 형성될 수 있다. 상기 제1 패시베이션층(2130)은 제1 서브 패시베이션층(2131), 제2 서브 패시베이션층(2132), 제3 서브 패시베이션층(2133) 및 제4 서브 패시베이션층(2134)을 포함한다.
상기 제1 서브 패시베이션층(2131), 상기 제2 서브 패시베이션층(2132) 및 상기 제3 서브 패시베이션층(2133)은 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 제1 패시베이션층(2130) 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 제1 패시베이션층(2130) 내 수소량이 증가될 수 있다. 상기 제1 서브 패시베이션층(2131), 상기 제2 서브 패시베이션층(2132) 및 상기 제3 서브 패시베이션층(2133)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 제1 서브 패시베이션층(2131)은 상기 액티브 패턴(AP)과 접촉한다. 예를 들어, 상기 제1 서브 패시베이션층(2131)은 0.3kW 이상 0.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 서브 패시베이션층(2131)은 0.4kW의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 패시베이션층(2132)은 상기 제1 서브 패시베이션층(2131) 위에 배치된다. 예를 들어, 상기 제2 서브 패시베이션층(2132)은 0.6kW 이상 0.8kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 서브 패시베이션층(2132)은 0.7kW의 전력을 이용하여 형성될 수 있다. 상기 3 서브 패시베이션층(2131)은 상기 제2 서브 패시베이션층(2132) 위에 배치된다. 예를 들어, 상기 제3 서브 패시베이션층(2133)은 0.9kW 이상 1.2kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제3 서브 패시베이션층(2133)은 1.0kW의 전력을 이용하여 형성될 수 있다. 상기 제4 서브 패시베이션층(2134)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제4 서브 패시베이션층(2134)은 4.0kW의 전력을 이용하여 형성될 수 있다.
상기 제1 서브 패시베이션층(2131)에 포함되는 수소 함량은 상기 제2 서브 패시베이션층(2132)에 포함되는 수소 함량 보다 많다. 상기 제2 서브 패시베이션층(2132)에 포함되는 수소 함량은 상기 제3 서브 패시베이션층(2133)에 포함되는 수소 함량 보다 많다. 상기 제3 서브 패시베이션층(2133)에 포함되는 수소 함량은 상기 제4 서브 패시베이션층(2134)에 포함되는 수소 함량 보다 많다.
상기 제1 서브 패시베이션층(2131), 상기 제2 서브 패시베이션층(2132), 상기 제3 서브 패시베이션층(2133) 및 상기 제4 서브 패시베이션층(2134)은 동일한 물질을 포함할 수 있다.
상기 제1 패시베이션층(2130) 상에는 제2 패시베이션층(2140)이 형성된다. 상기 제2 패시베이션층(2140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(2140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(2140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(2140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 패시베이션층(2140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(2140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(2140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 제1 패시베이션층(2130)에 포함되는 수소 함량은 상기 제2 패시베이션층(2140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(2140) 상에는 유기막(2150)이 형성된다. 상기 유기막(2150)은 상기 박막 트랜지스터 기판(2100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(2150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(2150)은 컬러 필터층 일 수 있다. 상기 유기막(2150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 유기막(2150) 상에는 상기 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(PE)은 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
도 19 내지 도 22는 도 18의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다. 도 23a 및 도 23b는 도 18의 박막 트랜지스터 기판의 제조 방법에 이용되는 플라즈마 전력을 나타내는 그래프이다.
도 19를 참조하면, 베이스 기판(2110) 위에 게이트 전극(GE), 게이트 절연층(2120), 액티브 패턴(AP), 소스 전극(SE) 및 드레인 전극(DE)을 형성한다.
상기 베이스 기판(2110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(2110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(2110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(2120)을 형성한다. 상기 게이트 절연층(2120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(2120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(2120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
상기 게이트 절연층(2120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
도 20을 참조하면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에 제1 패시베이션층(2130)이 형성된다. 상기 제1 패시베이션층(2130)은 제1 서브 패시베이션층(2131), 제2 서브 패시베이션층(2132), 제3 서브 패시베이션층(2133) 및 제4 서브 패시베이션층(2134)을 포함할 수 있다.
상기 제1 패시베이션층(2130)은 플라즈마를 이용하여 형성될 수 있다. 상기 제1 서브 패시베이션층(2131), 상기 제2 서브 패시베이션층(2132) 및 상기 제3 서브 패시베이션층(2133)은 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 제1 패시베이션층(2130) 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 제1 패시베이션층(2130) 내 수소량이 증가될 수 있다. 상기 제1 서브 패시베이션층(2131), 상기 제2 서브 패시베이션층(2132) 및 상기 제3 서브 패시베이션층(2133)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 제1 서브 패시베이션층(2131)은 상기 액티브 패턴(AP)과 접촉한다. 예를 들어, 상기 제1 서브 패시베이션층(2131)은 0.3kW 이상 0.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 서브 패시베이션층(2131)은 0.4kW의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 패시베이션층(2132)은 상기 제1 서브 패시베이션층(2131) 위에 배치된다. 예를 들어, 상기 제2 서브 패시베이션층(2132)은 0.6kW 이상 0.8kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 서브 패시베이션층(2132)은 0.7kW의 전력을 이용하여 형성될 수 있다. 상기 3 서브 패시베이션층(2131)은 상기 제2 서브 패시베이션층(2132) 위에 배치된다. 예를 들어, 상기 제3 서브 패시베이션층(2133)은 0.9kW 이상 1.2kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제3 서브 패시베이션층(2133)은 1.0kW의 전력을 이용하여 형성될 수 있다. 상기 제4 서브 패시베이션층(2134)은 3.5kW 이상4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제4 서브 패시베이션층(2134)은 4.0kW의 전력을 이용하여 형성될 수 있다.
상기 제1 서브 패시베이션층(2131)에 포함되는 수소 함량은 상기 제2 서브 패시베이션층(2132)에 포함되는 수소 함량 보다 많다. 상기 제2 서브 패시베이션층(2132)에 포함되는 수소 함량은 상기 제3 서브 패시베이션층(2133)에 포함되는 수소 함량 보다 많다. 상기 제3 서브 패시베이션층(2133)에 포함되는 수소 함량은 상기 제4 서브 패시베이션층(2134)에 포함되는 수소 함량 보다 많다.
상기 제1 서브 패시베이션층(2131), 상기 제2 서브 패시베이션층(2132), 상기 제3 서브 패시베이션층(2133) 및 상기 제4 서브 패시베이션층(2134)은 동일한 물질을 포함할 수 있다.
도 21을 참조하면, 상기 제1 패시베이션층(2130) 상에 제2 패시베이션층(2140)이 형성된다.
상기 제2 패시베이션층(2140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(2140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(2140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 제1 패시베이션층(2130)에 포함되는 수소 함량은 상기 제2 패시베이션층(2140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(2140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(2140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(2140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(2140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 23a 및 도 23b를 참조하면, 제1 패시베이션층(2130) 및 제2 패시베이션층(2140)의 형성에 이용되는 플라즈마 전력이 도시된다.
상기 제1 패시베이션층(2130)은 DKw, EkW, AkW 및 BkW 의 전력을 이용하여 형성될 수 있다. 상기 제1 패시베이션층(2130)은 제1 서브 패시베이션층(2131), 제2 서브 패시베이션층(2132), 제3 서브 패시베이션층(2133) 및 제4 서브 패시베이션층(2134)을 포함할 수 있다.
상기 제1 서브 서브 패시베이션층(2131)은 DKw 의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 서브 패시베이션층(2132)은 상기 DKw 보다 높은 EKw의 전을 이용하여 형성될 수 있다. 상기 3 서브 서브 패시베이션층(2133)은 상기 EKw 보다 높은 AKw의 전력을 이용하여 형성될 수 있다. 예를 들어, 상기 AkW는 1.0kW일 수 있다. 상기 제4 서브 패시베이션층(2134)은 상기 AkW 보다 높은 BkW의 전력을 이용하여 형성될 수 있다. 예를 들어, 상기 BkW는 4.0kW일 수 있다. 즉, DKw, EkW, AkW 및 BkW의 전력으로 제1 시간(t1) 동안 플라즈마 처리하여 상기 제1 패시베이션층(2130)을 형성한다.
상기 제2 패시베이션층(2140)은 상기 BkW 보다 높은 CkW의 전력을 이용하여 형성될 수 있다. 즉, CkW의 전력으로 제2 시간(t2) 동안 플라즈마 처리하여 상기 제2 패시베이션층(2140)을 형성한다. 예를 들어, 상기 제2 시간(t2)은 5초 이상 20초 이하일 수 있다. 상기 CkW는 7.7kW일 수 있다. 상기 제1 시간(t1)은 상기 제2 시간(t2)의 약 2배 일 수 있다.
도 22를 참조하면, 상기 제2 패시베이션층(2140)이 형성된 베이스 기판(2110) 상에 유기막(2150)이 형성된다. 이후, 상기 제1 패시베이션층(2130), 상기 제2 패시베이션층(2140) 및 상기 유기막(2150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 유기막(2150)은 상기 표시 기판(2100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(2150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(2150)은 컬러 필터층 일 수 있다. 상기 유기막(2150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 콘택홀(CNT)을 통해 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 18을 참조하면, 상기 유기막(2150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제1 서브 패시베이션층(2131), 상기 제2 서브 패시베이션층(2132) 및 상기 제3 서브 패시베이션층(2133)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 낮은 전력을 이용하여 플라즈마 처리하는 경우 H2SiOx가 형성될 수 있다. 따라서, 상기 제1 서브 패시베이션층(2131), 상기 제2 서브 패시베이션층(2132) 및 상기 제3 서브 패시베이션층(2133) 내 수소량이 증가될 수 있다. 이에 따라, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 24는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다. 도 25는 도 24의 IV-IV'선을 따라 절단한 단면도이다.
도 24 및 도 25를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(3100)은 게이트 라인(GL), 상기 게이트 라인(GL)과교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
본 실시예에 따른 박막 트랜지스터 기판(3100)은 하부 완충층(BL1)을 제외하고는 도 1 및 도 2의 박막 트래지스터 기판과 실질적으로 동일하다. 따라서, 도 1 및 도 2의 박막 트랜지스터 기판과 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
게이트 절연층(3120) 상에 하부 완충층(BL1)이 형성된다. 상기 하부 완충층(BL1)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 하부 완충층(BL1)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 하부 완충층(BL1)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 하부 완충층(BL1)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 하부 완충층(BL1)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 하부 완충층(BL1) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 금속 패턴 상에 완충층(BL2)이 형성된다. 상기 완충층(BL2)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 완충층(BL2)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 완충층(BL2)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 완충층(BL2)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 완충층(BL2)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 완충층(BL2)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 완충층(BL2)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 완충층(BL2) 상에는 제1 패시베이션층(3130)이 형성된다. 상기 제1 패시베이션층(3130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(3130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(3130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 패시베이션층(3130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 패시베이션층(3130)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제1 패시베이션층(3130)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(3130)은 4.0kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL2)에 포함되는 수소 함량은 상기 제1 패시베이션층(3130)에 포함되는 수소 함량 보다 많다.
상기 제1 패시베이션층(3130) 상에는 제2 패시베이션층(3140)이 형성된다. 상기 제2 패시베이션층(3140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(3140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(3140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(3140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 패시베이션층(3140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(3140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 패시베이션층(3140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL2)에 포함되는 수소 함량은 상기 제2 패시베이션층(3140)에 포함되는 수소 함량 보다 적다.
도 26 내지 도 31은 도 25의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 26을 참조하면, 베이스 기판(3110) 위에 게이트 전극(GE), 게이트 절연층(3120), 액티브 패턴(AP), 소스 전극(SE), 드레인 전극(DE) 및 하부 완충층(BL1)을 형성한다.
상기 베이스 기판(3110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(3110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(3110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(3120)을 형성한다. 상기 게이트 절연층(3120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(3120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(3120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
상기 게이트 절연층(3120) 상에 하부 완충층(BL1)이 형성된다. 상기 하부 완충층(BL1)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 하부 완충층(BL1)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 하부 완충층(BL1)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 하부 완충층(BL1)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 하부 완충층(BL1)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 27을 참조하면, 상기 하부 완충층(BL1) 상에 액티브 패턴(AP) 및 소스 금속 패턴이 형성된다.
상기 하부 완충층(BL1) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
도 28을 참조하면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에 완충층(BL2)이 형성된다.
상기 완충층(BL2)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 완충층(BL2)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 완충층(BL2)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 완충층(BL2)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 완충층(BL2)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 완충층(BL2)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 완충층(BL2)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
도 29를 참조하면, 상기 완충층(BL2) 상에 제1 패시베이션층(3130)이 형성된다.
상기 제1 패시베이션층(3130)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제1 패시베이션층(3130)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(3130)은 4.0kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL2)에 포함되는 수소 함량은 상기 제1 패시베이션층(3130)에 포함되는 수소 함량 보다 많다.
상기 제1 패시베이션층(3130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(3130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(3130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 패시베이션층(3130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 30을 참조하면, 상기 제1 패시베이션층(3130) 상에 제2 패시베이션층(3140)이 형성된다.
상기 제2 패시베이션층(3140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(3140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 패시베이션층(3140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL2)에 포함되는 수소 함량은 상기 제2 패시베이션층(3140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(3140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(3140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(3140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(3140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 31을 참조하면, 상기 제2 패시베이션층(3140)이 형성된 베이스 기판(110) 상에 유기막(3150)이 형성된다. 이후, 상기 완충층(BL2), 상기 제1 패시베이션층(3130), 상기 제2 패시베이션층(3140) 및 상기 유기막(3150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 유기막(3150)은 상기 표시 기판(3100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(3150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(3150)은 컬러 필터층 일 수 있다. 상기 유기막(3150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 콘택홀(CNT)을 통해 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 25를 참조하면, 상기 유기막(3150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 완충층(BL2)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 낮은 전력을 이용하여 플라즈마 처리하는 경우 H2SiOx가 형성될 수 있다. 따라서, 상기 완충층(BL) 내 수소량이 증가될 수 있다. 이에 따라, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다. 또한, 상기 하부 완충층(BL1)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 32는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다. 도 33은 도 32의 V-V'선을 따라 절단한 단면도이다.
도 33 및 도 34를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(4100)은 게이트 라인(GL), 상기 게이트 라인(GL)과교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
본 실시예에 따른 박막 트랜지스터 기판(4100)은 하부 완충층(BL1)을 제외하고는 도 9 및 도 10의 박막 트래지스터 기판과 실질적으로 동일하다. 따라서, 도 9 및 도 10의 박막 트랜지스터 기판과 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
게이트 절연층(4120) 상에 하부 완충층(BL1)이 형성된다. 상기 하부 완충층(BL1)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 하부 완충층(BL1)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 하부 완충층(BL1)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 하부 완충층(BL1)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 하부 완충층(BL1)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 하부 완충층(BL1) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 금속 패턴 상에 완충층(BL2)이 형성된다. 상기 완충층(BL)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 완충층(BL2)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 완충층(BL2)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 완충층(BL2)은 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 완충층(BL)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 완충층(BL2)은 제1 서브 완충층(SBL1), 제2 서브 완충층(SBL2) 및 제3 서브 완충층(SBL3)을 포함할 수 있다. 상기 제1 서브 완충층(SBL1)은 상기 액티브 패턴(AP)과 접촉한다. 예를 들어, 상기 제1 서브 완충층(SBL1)은 0.3kW 이상 0.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 서브 완충층(SBL1)은 0.4kW의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 완충층(SBL2)은 상기 제1 서브 완충층(SBL1) 위에 배치된다. 예를 들어, 상기 제2 서브 완충층(SBL2)은 0.6kW 이상 0.8kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 서브 완충층(SBL2)은 0.7kW의 전력을 이용하여 형성될 수 있다. 상기 3 서브 완충층(SBL3)은 제1 패시베이션층(1130)과 접촉한다. 예를 들어, 상기 제3 서브 완충층(SBL3)은 0.9kW 이상 1.2kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제3 서브 완충층(SBL3)은 1.0kW의 전력을 이용하여 형성될 수 있다.
상기 제1 서브 완충층(SBL1)에 포함되는 수소 함량은 상기 제2 서브 완충층(SBL2)에 포함되는 수소 함량 보다 많다. 상기 제2 서브 완충층(SBL2)에 포함되는 수소 함량은 상기 제3 서브 완충층(SBL3)에 포함되는 수소 함량 보다 많다. 상기 제1 서브 완충층(SBL1), 상기 제2 서브 완충층(SBL2) 및 상기 제3 서브 완충층(SBL3)은 동일한 물질을 포함할 수 있다.
상기 완충층(BL) 상에는 제1 패시베이션층(4130)이 형성된다. 상기 제1 패시베이션층(4130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(4130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(4130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 패시베이션층(4130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 패시베이션층(4130)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제1 패시베이션층(4130)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(4130)은 4.0kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL2)에 포함되는 수소 함량은 상기 제1 패시베이션층(4130)에 포함되는 수소 함량 보다 많다.
상기 제1 패시베이션층(4130) 상에는 제2 패시베이션층(4140)이 형성된다. 상기 제2 패시베이션층(4140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(4140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(4140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(4140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 패시베이션층(4140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(4140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(4140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL2)에 포함되는 수소 함량은 상기 제2 패시베이션층(4140)에 포함되는 수소 함량 보다 적다.
도 34 내지 도 39는 도 33의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 34를 참조하면, 베이스 기판(4110) 위에 게이트 전극(GE), 게이트 절연층(4120), 액티브 패턴(AP), 소스 전극(SE), 드레인 전극(DE) 및 하부 완충층(BL1)을 형성한다.
상기 베이스 기판(4110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(4110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(4110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(4120)을 형성한다. 상기 게이트 절연층(4120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(4120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(4120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
상기 게이트 절연층(4120) 상에 하부 완충층(BL1)이 형성된다. 상기 하부 완충층(BL1)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 하부 완충층(BL1)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 하부 완충층(BL1)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 하부 완충층(BL1)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 하부 완충층(BL1)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 35를 참조하면, 상기 하부 완충층(BL1) 상에 액티브 패턴(AP) 및 소스 금속 패턴이 형성된다.
상기 하부 완충층(BL1) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
도 36을 참조하면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에 완충층(BL2)이 형성된다. 상기 완충층(BL2)은 제1 서브 완충층(SBL1), 제2 서브 완충층(SBL2) 및 제3 서브 완충층(SBL3)을 포함할 수 있다.
상기 완충층(BL2)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 완충층(BL2)은 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 완충층(BL2)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 완충층(BL2)은 제1 서브 완충층(SBL1), 제2 서브 완충층(SBL2) 및 제3 서브 완충층(SBL3)을 포함할 수 있다. 상기 제1 서브 완충층(SBL1)은 상기 액티브 패턴(AP)과 접촉한다. 예를 들어, 상기 제1 서브 완충층(SBL1)은 0.3kW 이상 0.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 서브 완충층(SBL1)은 0.4kW의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 완충층(SBL2)은 상기 제1 서브 완충층(SBL1) 위에 배치된다. 예를 들어, 상기 제2 서브 완충층(SBL2)은 0.6kW 이상0.8kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 서브 완충층(SBL2)은 0.7kW의 전력을 이용하여 형성될 수 있다. 상기 3 서브 완충층(SBL3)은 제1 패시베이션층(1130)과 접촉한다. 예를 들어, 상기 제3 서브 완충층(SBL3)은 0.9kW 이상 1.2kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제3 서브 완충층(SBL3)은 1.0kW의 전력을 이용하여 형성될 수 있다.
상기 제1 서브 완충층(SBL1)에 포함되는 수소 함량은 상기 제2 서브 완충층(SBL2)에 포함되는 수소 함량 보다 많다. 상기 제2 서브 완충층(SBL2)에 포함되는 수소 함량은 상기 제3 서브 완충층(SBL3)에 포함되는 수소 함량 보다 많다. 상기 제1 서브 완충층(SBL1), 상기 제2 서브 완충층(SBL2) 및 상기 제3 서브 완충층(SBL3)은 동일한 물질을 포함할 수 있다.
상기 완충층(BL2)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 완충층(BL)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 완충층(BL2)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
도 37을 참조하면, 상기 완충층(BL2) 상에 제1 패시베이션층(4130)이 형성된다.
상기 제1 패시베이션층(4130)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제1 패시베이션층(4130)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(4130)은 4.0kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL2)에 포함되는 수소 함량은 상기 제1 패시베이션층(4130)에 포함되는 수소 함량 보다 많다.
상기 제1 패시베이션층(4130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(4130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(4130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 패시베이션층(4130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 38을 참조하면, 상기 제1 패시베이션층(4130) 상에 제2 패시베이션층(4140)이 형성된다.
상기 제2 패시베이션층(4140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(4140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(4140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 완충층(BL2)에 포함되는 수소 함량은 상기 제2 패시베이션층(4140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(4140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(4140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(4140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(4140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 39를 참조하면, 상기 제2 패시베이션층(4140)이 형성된 베이스 기판(4110) 상에 유기막(4150)이 형성된다. 이후, 상기 완충층(BL2), 상기 제1 패시베이션층(4130), 상기 제2 패시베이션층(4140) 및 상기 유기막(4150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 유기막(4150)은 상기 표시 기판(4100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(4150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(4150)은 컬러 필터층 일 수 있다. 상기 유기막(4150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 콘택홀(CNT)을 통해 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 33을 참조하면, 상기 유기막(4150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 완충층(BL2)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 낮은 전력을 이용하여 플라즈마 처리하는 경우 H2SiOx가 형성될 수 있다. 따라서, 상기 완충층(BL2) 내 수소량이 증가될 수 있다. 이에 따라, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다. 또한, 상기 하부 완충층(BL1)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 40은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 나타낸 평면도이다. 도 41은 도 40의 VI-VI'선을 따라 절단한 단면도이다.
도 40 및 도 41을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(4100)은 게이트 라인(GL), 상기 게이트 라인(GL)과교차하는 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결되고, 상기 화소 전극(PE)은 콘택홀(CNT)을 통해서 상기 박막 트랜지스터(SW)와 연결된다.
본 실시예에 따른 박막 트랜지스터 기판(5100)은 하부 완충층(BL)을 제외하고는 도 17 및 도 18의 박막 트래지스터 기판과 실질적으로 동일하다. 따라서, 도 17 및 도 18의 박막 트랜지스터 기판과 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.
게이트 절연층(5120) 상에 하부 완충층(BL)이 형성된다. 상기 하부 완충층(BL)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL1)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 하부 완충층(BL)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 하부 완충층(BL)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 하부 완충층(BL1)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 하부 완충층(BL)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 하부 완충층(BL) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 금속 패턴 상에 제1 패시베이션층(5130)이 형성된다. 상기 제1 패시베이션층(5130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(5130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 패시베이션층(5130)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 제1 패시베이션층(5130)은 플라즈마를 이용하여 형성될 수 있다. 상기 제1 패시베이션층(5130)은 제1 서브 패시베이션층(5131), 제2 서브 패시베이션층(5132), 제3 서브 패시베이션층(5133) 및 제4 서브 패시베이션층(5134)을 포함한다.
상기 제1 서브 패시베이션층(5131), 상기 제2 서브 패시베이션층(5132) 및 상기 제3 서브 패시베이션층(5133)은 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 제1 패시베이션층(5130) 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 제1 패시베이션층(5130) 내 수소량이 증가될 수 있다. 상기 제1 서브 패시베이션층(5131), 상기 제2 서브 패시베이션층(5132) 및 상기 제3 서브 패시베이션층(5133)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 제1 서브 패시베이션층(5131)은 상기 액티브 패턴(AP)과 접촉한다. 예를 들어, 상기 제1 서브 패시베이션층(5131)은 0.3kW 이상 0.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 서브 패시베이션층(5131)은 0.4kW의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 패시베이션층(5132)은 상기 제1 서브 패시베이션층(5131) 위에 배치된다. 예를 들어, 상기 제2 서브 패시베이션층(5132)은 0.6kW 이상 0.8kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 서브 패시베이션층(5132)은 0.7kW의 전력을 이용하여 형성될 수 있다. 상기 3 서브 패시베이션층(5131)은 상기 제2 서브 패시베이션층(5132) 위에 배치된다. 예를 들어, 상기 제3 서브 패시베이션층(5133)은 0.9kW 이상 1.2kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제3 서브 패시베이션층(5133)은 1.0kW의 전력을 이용하여 형성될 수 있다. 상기 제4 서브 패시베이션층(5134)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제4 서브 패시베이션층(5134)은 4.0kW의 전력을 이용하여 형성될 수 있다.
상기 제1 서브 패시베이션층(5131)에 포함되는 수소 함량은 상기 제2 서브 패시베이션층(5132)에 포함되는 수소 함량 보다 많다. 상기 제2 서브 패시베이션층(5132)에 포함되는 수소 함량은 상기 제3 서브 패시베이션층(5133)에 포함되는 수소 함량 보다 많다. 상기 제3 서브 패시베이션층(5133)에 포함되는 수소 함량은 상기 제4 서브 패시베이션층(5134)에 포함되는 수소 함량 보다 많다.
상기 제1 서브 패시베이션층(5131), 상기 제2 서브 패시베이션층(5132), 상기 제3 서브 패시베이션층(5133) 및 상기 제4 서브 패시베이션층(5134)은 동일한 물질을 포함할 수 있다.
상기 제1 패시베이션층(5130) 상에는 제2 패시베이션층(5140)이 형성된다. 상기 제2 패시베이션층(5140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(5140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(5140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(5140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 패시베이션층(5140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(5140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(5140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 제1 패시베이션층(5130)에 포함되는 수소 함량은 상기 제2 패시베이션층(5140)에 포함되는 수소 함량 보다 적다.
도 42 내지 도 46은 도 41의 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도들이다.
도 42를 참조하면, 베이스 기판(5110) 위에 게이트 전극(GE), 게이트 절연층(5120), 액티브 패턴(AP), 소스 전극(SE), 드레인 전극(DE) 및 하부 완충층(BL)을 형성한다.
상기 베이스 기판(5110) 위에 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 상기 게이트 전극(GE)과 연결되는 게이트 라인을 더 포함할 수 있다.
예를 들어, 상기 베이스 기판(5110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(5110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 게이트 절연층(5120)을 형성한다. 상기 게이트 절연층(5120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 게이트 절연층(5120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 절연층(5120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
상기 게이트 절연층(5120) 상에 하부 완충층(BL)이 형성된다. 상기 하부 완충층(BL)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 하부 완충층(BL)은 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx), 망간 산화물(MnOx), 아연 산화물(ZnOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 란타넘 산화물(LaOx), 실리콘 산화질화물(SiON), 알루미늄 산화질화물(AlON) 또는 갈륨 산화질화물(GaON)을 포함할 수 있다.
상기 하부 완충층(BL)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 하부 완충층(BL)은 0.5kW 이상 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 하부 완충층(BL)은 1.0kW의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 완충층 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 완충층 내 수소량이 증가될 수 있다. 상기 하부 완충층(BL)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
도 43을 참조하면, 상기 하부 완충층(BL) 상에 액티브 패턴(AP) 및 소스 금속 패턴이 형성된다.
상기 하부 완충층(BL) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
도 44를 참조하면, 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에 제1 패시베이션층(5130)이 형성된다. 상기 제1 패시베이션층(5130)은 제1 서브 패시베이션층(5131), 제2 서브 패시베이션층(5132), 제3 서브 패시베이션층(5133) 및 제4 서브 패시베이션층(5134)을 포함할 수 있다.
상기 제1 패시베이션층(5130)은 플라즈마를 이용하여 형성될 수 있다. 상기 제1 서브 패시베이션층(5131), 상기 제2 서브 패시베이션층(5132) 및 상기 제3 서브 패시베이션층(5133)은 1.5kW 이하의 전력을 이용하여 형성될 수 있다. 실리콘 산화물(SiOx)을 포함하는 제1 패시베이션층(5130) 형성시, 낮은 전력을 이용하여 플라즈마 처리하는 경우, H2SiOx가 형성될 수 있다. 따라서, 제1 패시베이션층(5130) 내 수소량이 증가될 수 있다. 상기 제1 서브 패시베이션층(5131), 상기 제2 서브 패시베이션층(5132) 및 상기 제3 서브 패시베이션층(5133)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
상기 제1 서브 패시베이션층(5131)은 상기 액티브 패턴(AP)과 접촉한다. 예를 들어, 상기 제1 서브 패시베이션층(5131)은 0.3kW 이상 0.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 서브 패시베이션층(5131)은 0.4kW의 전력을 이용하여 형성될 수 있다. 상기 제2 서브 패시베이션층(5132)은 상기 제1 서브 패시베이션층(5131) 위에 배치된다. 예를 들어, 상기 제2 서브 패시베이션층(5132)은 0.6kW 이상 0.8kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제2 서브 패시베이션층(5132)은 0.7kW의 전력을 이용하여 형성될 수 있다. 상기 3 서브 패시베이션층(5131)은 상기 제2 서브 패시베이션층(5132) 위에 배치된다. 예를 들어, 상기 제3 서브 패시베이션층(5133)은 0.9kW 이상 1.2kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제3 서브 패시베이션층(5133)은 1.0kW의 전력을 이용하여 형성될 수 있다. 상기 제4 서브 패시베이션층(5134)은 3.5kW 이상 4.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제4 서브 패시베이션층(5134)은 4.0kW의 전력을 이용하여 형성될 수 있다.
상기 제1 서브 패시베이션층(5131)에 포함되는 수소 함량은 상기 제2 서브 패시베이션층(5132)에 포함되는 수소 함량 보다 많다. 상기 제2 서브 패시베이션층(5132)에 포함되는 수소 함량은 상기 제3 서브 패시베이션층(5133)에 포함되는 수소 함량 보다 많다. 상기 제3 서브 패시베이션층(5133)에 포함되는 수소 함량은 상기 제4 서브 패시베이션층(5134)에 포함되는 수소 함량 보다 많다.
상기 제1 서브 패시베이션층(5131), 상기 제2 서브 패시베이션층(5132), 상기 제3 서브 패시베이션층(5133) 및 상기 제4 서브 패시베이션층(5134)은 동일한 물질을 포함할 수 있다.
도 45를 참조하면, 상기 제1 패시베이션층(5130) 상에 제2 패시베이션층(5140)이 형성된다.
상기 제2 패시베이션층(5140)은 플라즈마를 이용하여 형성될 수 있다. 예를 들어, 상기 제2 패시베이션층(5140)은 7.5kW 이상 8.5kW 이하의 전력을 이용하여 형성될 수 있다. 바람직하게는, 상기 제1 패시베이션층(5140)은 7.7kW의 전력을 이용하여 형성될 수 있다. 상기 제1 패시베이션층(5130)에 포함되는 수소 함량은 상기 제2 패시베이션층(5140)에 포함되는 수소 함량 보다 적다.
상기 제2 패시베이션층(5140)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(5140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 패시베이션층(5140)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 패시베이션층(5140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 46을 참조하면, 상기 제2 패시베이션층(5140)이 형성된 베이스 기판(5110) 상에 유기막(5150)이 형성된다. 이후, 상기 제1 패시베이션층(5130), 상기 제2 패시베이션층(5140) 및 상기 유기막(5150)을 관통하는 콘택홀(CNT)을 형성한다.
상기 유기막(5150)은 상기 표시 기판(5100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(5150)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(5150)은 컬러 필터층 일 수 있다. 상기 유기막(5150)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다.
상기 콘택홀(CNT)을 통해 화소 전극(PE)과 상기 드레인 전극(DE)이 전기적으로 연결된다.
도 41을 참조하면, 상기 유기막(5150) 상에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝 하여 상기 화소 전극(PE)을 형성한다.
상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oside: IZO)을 포함할 수 있다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 완충층(BL)은 비교적 낮은 전력을 이용하여 형성하므로, 상기 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 낮은 전력을 이용하여 플라즈마 처리하는 경우 H2SiOx가 형성될 수 있다. 따라서, 상기 완충층(BL) 내 수소량이 증가될 수 있다. 이에 따라, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다. 또한, 상기 하부 완충층(BL1)은 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
본 발명의 실시예들에 따르면, 박막 트랜지스터 기판은 소스 금속 패턴과 제1 패시베이션층 사이에 배치되는 완충층을 포함한다. 상기 완충층은 비교적 낮은 전력을 이용하는 플라즈마 처리에 의해 형성된다. 따라서, 액티브 패턴(AP) 및 상기 소스 금속 패턴의 열화를 최소화할 수 있다. 또한, 낮은 전력을 이용하여 플라즈마 처리하는 경우 H2SiOx가 형성될 수 있다. 따라서, 상기 완충층(BL2) 내 수소량이 증가될 수 있다. 이에 따라, 상기 액티브 패턴(AP)으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 게이트 절연층과 액티브 패턴 사이에 배치되는 하부 완충층을 포함한다. 이에 따라, 상기 하부 완충층은 상기 액티브 패턴으로 산소 및 수소를 공급하여 상기 액티브 패턴(AP)내의 결함을 줄이고 캐리어 형성을 증가시킬 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 GL: 게이트 라인
DL: 데이터 라인 SE: 소스 전극
DE: 드레인 전극 AP: 액티브 패턴
PE: 화소 전극 BL: 완충층

Claims (20)

  1. 베이스 기판 위에 배치되는 게이트 전극;
    상기 게이트 전극과 중첩하는 액티브 패턴;
    상기 액티브 패턴 위에 배치되는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극;
    상기 액티브 패턴과 접촉하며 상기 소스 전극 및 상기 드레인 전극위에 배치되는 완충층;
    상기 완충층 위에 배치되는 제1 패시베이션층; 및
    상기 제1 패시베이션층 위에 배치되는 제2 패시베이션층을 포함하며,
    상기 완충층에 포함되는 수소 함량은 상기 액티브 패턴에 수소를 공급하기 위해 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많으며, 상기 제2 패시베이션층에 포함되는 수소 함량 보다 적은 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제1항에 있어서, 상기 완충층은 실리콘 산화물, 알루미늄 산화물, 갈륨 산화물, 티타늄 산화물, 탄탈륨 산화물, 망간 산화물, 실리콘 산화질화물, 알루미늄 산화질화물 및 갈륨 산화질화물로 이루어지는 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제2항에 있어서, 상기 완충층은
    상기 액티브 패턴과 접촉하는 제1 서브 완충층;
    상기 제1 서브 완충층 위에 배치되는 제2 서브 완충층; 및
    상기 제2 서브 완충층 위에 배치되며, 상기 제1 패시베이션층과 접촉하는 제3 서브 완충층을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제3항에 있어서, 상기 제1 서브 완충층에 포함되는 수소 함량은 상기 제2 서브 완충층에 포함되는 수소 함량 보다 많으며, 상기 제2 서브 완충층에 포함되는 수소 함량은 상기 제3 서브 완충층에 포함되는 수소 함량 보다 많은 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제3항에 있어서, 상기 제1 서브 완충층, 상기 제2 서브 완충층 및 상기 제3 서브 완충층은 동일한 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제3항에 있어서, 상기 제1 서브 완충층, 상기 제2 서브 완충층, 상기 제3 서브 완충층 및 상기 제1 패시베이션층은 동일한 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제1항에 있어서,
    상기 게이트 전극 위에 배치되는 절연층; 및
    상기 절연층과 상기 액티브 패턴 사이에 배치되는 하부 완충층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 제7항에 있어서, 상기 하부 완충층에 포함되는 수소 함량은 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많은 것을 특징으로 하는 박막 트랜지스터 기판.
  9. 베이스 기판 위에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 위에 절연층을 형성하는 단계;
    상기 절연층 위에 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴 위에 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극 위에 완충층을 형성하는 단계;
    상기 완충층 위에 제1 패시베이션층을 형성하는 단계; 및
    상기 제1 패시베이션층 위에 제2 패시베이션층을 형성하는 단계를 포함하며,
    상기 완충층을 형성하는 단계는 제1 전력을 이용하여 플라즈마 처리하는 단계를 포함하고,
    상기 제1 패시베이션층을 형성하는 단계는 상기 제1 전력 보다 높은 제2 전력을 이용하여 플라즈마 처리하는 단계를 포함하고,
    상기 제2 패시베이션층을 형성하는 단계는 상기 제2 전력 보다 높은 제3 전력을 이용하여 플라즈마 처리하는 단계를 포함하고,
    상기 완충층의 수소 함량은 상기 액티브 패턴에 수소를 공급하기 위해 상기 제1 패시베이션층의 수소 함량보다 높은 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에 있어서,
    상기 제1 전력은 0.5kW 이상 1.5kW이하이며,
    상기 제2 전력은 3.5kW 이상 4.5kW이하이며,
    상기 제3 전력은 7.5kW 이상 8.5kW이하인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  11. 제9항에 있어서, 상기 완충층에 포함되는 수소 함량은 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많으며, 상기 제2 패시베이션층에 포함되는 수소 함량 보다 적은 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  12. 제9항에 있어서, 상기 완충층은 실리콘 산화물, 알루미늄 산화물, 갈륨 산화물, 티타늄 산화물, 탄탈륨 산화물, 망간 산화물, 실리콘 산화질화물, 알루미늄 산화질화물 및 갈륨 산화질화물로 이루어지는 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  13. 제9항에 있어서, 상기 완충층을 형성하는 단계는
    상기 액티브 패턴과 접촉하는 제1 서브 완충층을 형성하는 단계;
    상기 제1 서브 완충층 위에 제2 서브 완충층을 형성하는 단계; 및
    상기 제2 서브 완충층 위에 상기 제1 패시베이션층과 접촉하는 제3 서브 완충층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 제3 서브 완충층을 형성하는 단계는 제1 전력을 이용하여 플라즈마 처리하는 단계를 포함하고,
    상기 제2 서브 완충층을 형성하는 단계는 상기 제1 전력 보다 낮은 제4 전력을 이용하여 플라즈마 처리하는 단계를 포함하고,
    상기 제1 서브 완충층을 형성하는 단계는 상기 제4 전력 보다 낮은 제5 전력을 이용하여 플라즈마 처리하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  15. 제13항에 있어서, 상기 제1 서브 완충층에 포함되는 수소 함량은 상기 제2 서브 완충층에 포함되는 수소 함량 보다 많으며, 상기 제2 서브 완충층에 포함되는 수소 함량은 상기 제3 서브 완충층에 포함되는 수소 함량 보다 많은 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  16. 제13항에 있어서, 상기 제1 서브 완충층, 상기 제2 서브 완충층 및 상기 제3 서브 완충층은 동일한 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  17. 제13항에 있어서, 상기 제1 서브 완충층, 상기 제2 서브 완충층, 상기 제3 서브 완충층 및 상기 제1 패시베이션층은 동일한 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  18. 제9항에 있어서, 상기 절연층 위에 하부 완충층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  19. 제18항에 있어서,
    상기 하부 완충층을 형성하는 단계는 상기 제1 전력을 이용하여 플라즈마 처리하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  20. 제18항에 있어서, 상기 하부 완충층에 포함되는 수소 함량은 상기 제1 패시베이션층에 포함되는 수소 함량 보다 많은 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.

KR1020140174127A 2014-12-05 2014-12-05 박막 트랜지스터 기판 및 그 제조 방법 Active KR102279884B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140174127A KR102279884B1 (ko) 2014-12-05 2014-12-05 박막 트랜지스터 기판 및 그 제조 방법
US14/920,741 US9660099B2 (en) 2014-12-05 2015-10-22 Thin film transistor substrate and method of manufacturing the same
CN201510883961.6A CN105679832B (zh) 2014-12-05 2015-12-04 薄膜晶体管基板及其制造方法
EP15197918.4A EP3038159A3 (en) 2014-12-05 2015-12-04 Thin film transistor substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140174127A KR102279884B1 (ko) 2014-12-05 2014-12-05 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160069063A KR20160069063A (ko) 2016-06-16
KR102279884B1 true KR102279884B1 (ko) 2021-07-22

Family

ID=54782583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140174127A Active KR102279884B1 (ko) 2014-12-05 2014-12-05 박막 트랜지스터 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9660099B2 (ko)
EP (1) EP3038159A3 (ko)
KR (1) KR102279884B1 (ko)
CN (1) CN105679832B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218794A1 (en) 2004-03-23 2005-10-06 Chang-Su Seo Top-emission type organic electroluminescence display device and method for fabricating the same
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348531B2 (ja) * 1994-07-08 2002-11-20 ソニー株式会社 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
JP3501793B2 (ja) * 2001-05-16 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
US8513677B2 (en) * 2006-03-16 2013-08-20 Samsung Display Co., Ltd. Display device having an aluminum complex oxide on metal layer for improving corrosion resistance
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
EP2380202B1 (en) * 2008-12-24 2016-02-17 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
KR101623961B1 (ko) 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN103119197A (zh) * 2010-08-31 2013-05-22 株式会社岛津制作所 非晶质氮化硅膜及其制造方法
KR101753802B1 (ko) * 2010-09-20 2017-07-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR20120122518A (ko) 2011-04-29 2012-11-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
CN203085533U (zh) 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
KR102017204B1 (ko) 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN203423187U (zh) * 2013-04-10 2014-02-05 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板以及显示装置
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
JP6083053B2 (ja) * 2013-05-29 2017-02-22 株式会社Joled 薄膜トランジスタ装置とその製造方法、および表示装置
JP2015015440A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器
KR102112283B1 (ko) * 2013-08-20 2020-05-19 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
KR102253966B1 (ko) * 2013-12-09 2021-05-18 엘지디스플레이 주식회사 유기전계 발광표시장치, 이의 제조방법 및 검사방법
JP6330220B2 (ja) * 2014-03-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、電子機器および基板
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
KR102236460B1 (ko) * 2014-10-31 2021-04-06 엘지디스플레이 주식회사 인셀 터치 액정 표시 장치와 이의 제조 방법, 박막트랜지스터 어레이 기판의 제조 방법 및 컬러필터 어레이 기판의 제조 방법
TWI598670B (zh) * 2014-11-25 2017-09-11 友達光電股份有限公司 顯示面板之畫素結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218794A1 (en) 2004-03-23 2005-10-06 Chang-Su Seo Top-emission type organic electroluminescence display device and method for fabricating the same
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US20100283049A1 (en) 2007-12-04 2010-11-11 Canon Kabushiki Kaisha Oxide semiconductor device including insulating layer and display apparatus using the same
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置

Also Published As

Publication number Publication date
CN105679832B (zh) 2021-07-06
US9660099B2 (en) 2017-05-23
EP3038159A2 (en) 2016-06-29
CN105679832A (zh) 2016-06-15
KR20160069063A (ko) 2016-06-16
EP3038159A3 (en) 2016-10-05
US20170117415A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
KR101345376B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345378B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN106972025B (zh) 薄膜晶体管阵列基板
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
US10204973B2 (en) Display device and thin-film transistors substrate
JP2011091110A (ja) 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
CN103208506A (zh) 阵列基板、显示装置及制作方法
WO2016056204A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
TW201530780A (zh) 畫素結構及其製作方法
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN103208525A (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示器件
CN105161523B (zh) 一种电极、薄膜晶体管、阵列基板及显示设备
TWI497689B (zh) 半導體元件及其製造方法
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN103745954A (zh) 显示装置、阵列基板及其制造方法
CN104362157B (zh) 一种阵列基板及其制作方法、显示装置
KR102279884B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN104167446A (zh) 一种薄膜晶体管、阵列基板和显示装置
US20130146864A1 (en) Thin film transistor display panel and manufacturing method thereof
KR20150048361A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 이를 포함한 유기 발광 표시 장치
CN203118952U (zh) 阵列基板、显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141205

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141205

Comment text: Patent Application

A201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201016

Patent event code: PE09021S01D

Comment text: Patent Application

Patent event date: 20141205

Patent event code: PA02011R01I

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210428

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210715

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210716

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 4

End annual number: 4