[go: up one dir, main page]

KR102277814B1 - 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자 - Google Patents

박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자 Download PDF

Info

Publication number
KR102277814B1
KR102277814B1 KR1020140076624A KR20140076624A KR102277814B1 KR 102277814 B1 KR102277814 B1 KR 102277814B1 KR 1020140076624 A KR1020140076624 A KR 1020140076624A KR 20140076624 A KR20140076624 A KR 20140076624A KR 102277814 B1 KR102277814 B1 KR 102277814B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
thin film
solvent
film transistor
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140076624A
Other languages
English (en)
Other versions
KR20150052763A (ko
Inventor
이지열
김주영
정종원
이상윤
박정일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/479,845 priority Critical patent/US9887373B2/en
Priority to EP14188193.8A priority patent/EP2871684B1/en
Publication of KR20150052763A publication Critical patent/KR20150052763A/ko
Application granted granted Critical
Publication of KR102277814B1 publication Critical patent/KR102277814B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 전극, 상기 게이트 전극과 중첩하는 유기 반도체, 상기 게이트 전극과 상기 유기 반도체 사이에 위치하는 게이트 절연막, 상기 유기 반도체의 상부에서 상기 유기 반도체와 전기적으로 연결되어 있는 소스 전극 및 드레인 전극, 그리고 상기 유기 반도체의 상부에서 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 용매 선택성 감광 패턴을 포함하는 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자에 관한 것이다.

Description

박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자{THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME AND ELECTRONIC DEVICE INCLUDING THE THIN FILM TRANSISTOR}
박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 포함한다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 저분자 또는 고분자와 같은 유기 반도체(organic semiconductor)를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목 받고 있다.
그러나 유기 반도체는 유기 물질의 특성상 후속 공정에서 손상되기 쉽고 이에 따라 짧은 채널 길이를 구현할 수 있는 미세 구조의 박막 트랜지스터로 형성하는데 한계가 있다.
일 구현예는 유기 반도체의 손상을 줄이는 동시에 짧은 채널 길이를 구현하여 성능을 개선할 수 있는 박막 트랜지스터를 제공한다.
다른 구현예는 상기 박막 트랜지스터의 제조 방법을 제공한다.
또 다른 구현예는 상기 박막 트랜지스터를 포함하는 전자 소자를 제공한다.
일 구현예에 따르면, 게이트 전극, 상기 게이트 전극과 중첩하는 유기 반도체, 상기 게이트 전극과 상기 유기 반도체 사이에 위치하는 게이트 절연막, 상기 유기 반도체의 상부에서 상기 유기 반도체와 전기적으로 연결되어 있는 소스 전극 및 드레인 전극, 그리고 상기 유기 반도체의 상부에서 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 용매 선택성 감광 패턴을 포함하는 박막 트랜지스터를 제공한다.
상기 용매 선택성 감광 패턴은 상기 유기 반도체와 비반응성인 조성물로부터 형성될 수 있다.
상기 조성물은 불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물; 감광성 물질; 및 불소 함유 용매를 포함할 수 있다.
상기 용매 선택성 감광 패턴의 폭은 상기 유기 반도체의 폭보다 작을 수 있다.
상기 용매 선택성 감광 패턴의 폭은 상기 박막 트랜지스터의 채널 길이와 실질적으로 동일할 수 있다.
상기 박막 트랜지스터는 약 10㎛ 이하의 채널 길이를 가질 수 있다.
상기 박막 트랜지스터는 약 5㎛ 이하의 채널 길이를 가질 수 있다.
상기 유기 반도체는 증착형 유기 반도체일 수 있다.
다른 구현예에 따르면, 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 용매 선택성 감광 패턴을 형성하는 단계, 그리고 상기 유기 반도체 및 상기 용매 선택성 감광 패턴 위에 상기 유기 반도체와 전기적으로 연결되어 있는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 유기 반도체를 형성하는 단계는 상기 게이트 절연막 위에 유기 반도체 박막을 형성하는 단계, 그리고 상기 용매 선택성 감광 패턴과 동일한 물질을 포함하는 마스크용 패턴을 사용하여 상기 유기 반도체 박막을 식각하는 단계를 포함할 수 있다.
상기 유기 반도체 박막을 형성하는 단계는 용액 코팅 및 증착으로 수행할 수 있고, 상기 유기 반도체 박막을 식각하는 단계는 건식 식각으로 수행할 수 있다.
상기 용매 선택성 감광 패턴을 형성하는 단계는 상기 유기 반도체와 비반응성인 조성물을 도포하는 단계를 포함할 수 있다.
상기 조성물은 불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물; 감광성 물질; 및 불소 함유 용매를 포함할 수 있다.
또 다른 구현예에 따르면, 상기 박막 트랜지스터를 포함하는 전자 소자를 제공한다.
상기 전자 소자는 액정 표시 장치, 유기 발광 장치, 전기 영동 표시 장치 및 유기 센서를 포함할 수 있다.
유기 반도체의 손상을 방지하면서 상부 접촉(Top Contact) 구조의 짧은 채널 길이를 가지는 박막 트랜지스터를 구현하여 유기반도체의 우수한 특성을 그대로 유지하는 고성능의 유기 박막 트랜지스터를 제조할 수 있다.
도 1은 일 구현예에 따른 박막 트랜지스터를 도시한 단면도이고,
도 2 내지 도 8은 도 1의 박막 트랜지스터의 일 구현예에 따른 제조 방법을 차례로 도시한 단면도이고,
도 9는 손상없이 미세한 선폭의 패턴을 보여주는 사진이고,
도 10은 실시예 1에 따른 박막 트랜지스터의 유기 반도체의 표면을 보여주는 사진이고,
도 11은 비교예 1에 따른 박막 트랜지스터의 유기 반도체의 표면을 보여주는 사진이다.
이하, 첨부한 도면을 참조하여 구현예를 상세히 설명한다. 그러나 개시된 기술적 사상은 설명하는 구현예에 한정되지 않고, 여러 가지 다양한 형태로 구현될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 일 구현예에 따른 박막 트랜지스터에 대하여 도면을 참고하여 설명한다.
도 1은 일 구현예에 따른 박막 트랜지스터를 도시한 단면도이다.
도 1을 참고하면, 기판(110) 위에 게이트 전극(124)이 형성되어 있다.
기판(110)은 예컨대 투명 유리, 실리콘 또는 고분자 따위로 만들어질 수 있다. 게이트 전극(124)은 게이트 신호를 전달하는 게이트선(도시하지 않음)과 연결되어 있으며, 예컨대 금(Au), 구리(Cu), 니켈(Ni), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 이들의 합금 및 이들의 조합으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
게이트 전극(124) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140)은 유기 물질 또는 무기 물질로 만들어질 수 있으며, 유기 물질의 예로는 폴리비닐알코올(polyvinyl alcohol) 화합물, 폴리이미드(polyimide) 화합물, 폴리아크릴(polyacryl) 화합물, 폴리스티렌(polystyrene) 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있고, 무기 물질의 예로는 질화규소(SiNx) 및 산화규소(SiO2)를 들 수 있다.
게이트 절연막(140) 위에는 유기 반도체(154)가 형성되어 있다. 유기 반도체(154)는 게이트 절연막(140)을 사이에 두고 게이트 전극(124)과 중첩되는 위치에 형성되어 있으며, 예컨대 섬(island)형일 수 있다.
유기 반도체(154)는 저분자 또는 고분자 화합물로 만들어질 수 있으며, 예컨대 펜타센 (pentacene)과 그 유도체, 테트라벤조포피린 (tetrabenzoporphyrin)과 그 유도체, 폴리페닐렌비닐렌 (polyphenylenevinylene)과 그 유도체, 폴리플러렌 (polyfluorene)과 그 유도체, 폴리티닐렌비닐렌 (polythienylenevinylene)과 그 유도체, 폴리티오펜 (polythiophene)과 그 유도체, 폴리티에노티오펜 (polythienothiophene)과 그 유도체, 폴리아릴아민 (polyarylamine)과 그 유도체, 프탈로시아닌 (phthalocyanine)과 그 유도체, 금속화 프탈로시아닌 (metallized phthalocyanine) 또는 그의 할로겐화 유도체, 페릴렌테트라카르복실산 이무수물 (perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물 (naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드 유도체, 퍼릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체, 헤테로아센 또는 그 유도체 중에서 선택된 적어도 하나로 만들어질 수 있다.
유기 반도체(154)는 예컨대 증착 방식으로 형성될 수 있으며, 상기 증착형 유기 반도체 물질로는 예컨대 펜타센 또는 펜타센 유도체, 테트라벤조포피린 또는 테트라벤조포피린 유도체, 프탈로시아닌 또는 프탈로시아닌 유도체, 퍼릴렌 또는 퍼릴렌 유도체, 코로넨 또는 코로넨 유도체, 헤테로아센 또는 헤테로아센 유도체와 같은 저분자 유기 반도체 물질일 수 있다.
유기 반도체(154) 위에는 용매 선택성 감광 패턴(161) 및 용매 선택성 절연막(162)이 형성되어 있다. 여기서 용매 선택성이란 특정 용매에 대해서 용해 등의 화학적 상호작용을 일으키고 유기 반도체(154)를 이루는 물질과 실질적으로 화학적 상호작용을 일으키지 않는 것, 즉 유기 반도체(154)를 이루는 물질과 비반응성인 것을 말하고, 상기 실질적으로 화학적 상호작용을 일으키지 않는다는 것 및/또는 비반응성인 것은 유기 반도체(154)를 이루는 유기 반도체 물질의 정렬 상태, 화학적 특성 및 전기적 특성에 영향을 미치지 않는 것을 말한다.
용매 선택성 감광 패턴(161) 및 용매 선택성 절연막(162)은 유기 반도체(154)를 이루는 물질과 실질적으로 화학적 상호작용을 일으키지 않는 조성물, 즉 유기 반도체(154)를 이루는 물질과 비반응성인 조성물로부터 형성될 수 있다. 상기 조성물은 불소 화합물, 감광성 물질 및 불소 함유 용매를 포함할 수 있으며, 상기 불소 화합물은 불소 함유 저분자 화합물, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함할 수 있고 상기 감광성 물질은 빛에 의해 반응성을 가진 물질로 예컨대 광산발생제(photo acid generator)일 수 있다.
용매 선택성 감광 패턴(161)은 유기 반도체(154)보다 작은 폭으로 형성될 수 있으며, 용매 선택성 감광 패턴(161)의 폭은 박막 트랜지스터의 채널 길이(channel length)와 실질적으로 같을 수 있다. 따라서 원하는 채널 길이에 따라 용매 선택성 감광 패턴(161)의 폭을 조절할 수 있으며, 예컨대 약 10㎛ 이하의 짧은 채널 길이도 용매 선택성 감광 패턴(161)의 폭을 조절함으로써 구현될 수 있다. 일 예로, 도 9의 사진으로부터 상기 조성물을 사용하여 유기 반도체(154)의 손상 없이 약 5㎛ 이하의 선폭을 가지도록 패터닝을 구현한 것을 확인할 수 있다.
용매 선택성 감광 패턴(161)은 유기 반도체(154)의 화학적 특성 및 전기적 특성에 영향을 미치지 않으면서도 후속 공정에서 플라즈마 및/또는 식각액, 현상액, 박리액과 같은 화학액으로부터 유기 반도체(154)의 채널 영역이 손상되는 것을 방지할 수 있다.
용매 선택성 절연막(162)은 유기 반도체(154)가 형성된 영역을 제외한 영역에서 게이트 절연막(140) 위에 형성될 수 있다.
용매 선택성 감광 패턴(161) 및 용매 선택성 절연막(162) 위에는 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다. 소스 전극(173)은 데이터 신호를 전달하는 데이터선(도시하지 않음)과 연결되어 있다. 소스 전극(173) 및 드레인 전극(175)은 예컨대 금(Au), 구리(Cu), 니켈(Ni), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 이들의 합금 및 이들의 조합으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
소스 전극(173) 및 드레인 전극(175)은 용매 선택성 감광 패턴(161)을 사이에 두고 마주하고 있으며, 유기 반도체(154) 위에서 유기 반도체(154)와 전기적으로 연결되어 있다. 여기서 소스 전극(173) 및 드레인 전극(175)과 유기 반도체(154)가 전기적으로 연결되어 있다는 것은 소스 전극(173) 및 드레인 전극(175)이 유기 반도체(154)와 직접 접촉되는 구조 뿐만 아니라 이들 사이에 반도전성 또는 도전성 물질이 개재되는 구조도 포함된다.
상술한 바와 같이, 일 구현예에 따른 박막 트랜지스터는 유기 반도체(154) 상부에서 유기 반도체(154)와 소스 전극(173) 및 유기 반도체(154)와 드레인 전극(175)이 전기적으로 연결되는 상부 접촉(top contact) 구조이다. 이와 같은 상부 접촉 구조는, 유기 반도체(154) 하부에서 유기 반도체(154)와 소스 전극(173) 및 유기 반도체(154)와 드레인 전극(175)이 전기적으로 연결되는 하부 접촉(bottom contact) 구조와 비교하여, 유기 반도체(154)의 연속성을 보장하여 유기 반도체(154)의 채널을 안정적으로 형성할 수 있다. 또한 소스 전극(173) 및 드레인 전극(175)이 증착 및 패터닝 등의 공정을 거쳐서 형성된 후 유기 반도체(154)가 형성되는 것이 아니라 소스 전극(173) 및 드레인 전극(175)용 전극 물질이 진공 상태에서 유기 반도체층 상부에 직접 증착됨에 따라 유기 반도체(154)와 소스 전극(173) 및 유기 반도체(154)와 드레인 전극(175) 사이의 접촉 저항을 낮출 수 있다.
또한 일 구현예에 따른 박막 트랜지스터는 유기 반도체(154)의 채널 영역에 대응하는 위치에 유기 반도체(154)와 실질적으로 화학적 상호작용을 일으키지 않는 물질, 즉 유기 반도체(154)와 비반응성인 물질로 만들어진 용매 선택성 감광 패턴(161)을 형성함으로써 유기 반도체(154)의 화학적 특성 및 전기적 특성에 영향을 미치지 않으면서도 후속 공정에서 유기 반도체(154)의 채널 영역이 손상되는 것을 방지할 수 있다. 또한 용매 선택성 감광 패턴(161)의 폭을 조절함으로써 박막 트랜지스터의 채널 길이를 제어할 수 있으므로, 약 10㎛ 이하, 구체적으로는 약 5㎛ 이하의 짧은 채널 길이도 용이하게 구현할 수 있다. 이에 따라 유기 반도체(154)를 포함한 박막 트랜지스터의 성능을 개선할 수 있다.
상기 박막 트랜지스터는 반도체 소자, 평판 표시 장치, 에너지 장치 및 센서와 같은 다양한 전자 소자에 적용될 수 있다. 상기 전자 소자는 예컨대 액정 표시 장치, 유기 발광 장치, 태양 전지 및 유기 센서를 포함할 수 있다.
이하 상술한 박막 트랜지스터의 일 구현예에 대하여 도 2 내지 도 8을 도 1과 함께 참고하여 설명한다.
도 2 내지 도 8은 도 1의 박막 트랜지스터의 일 구현예에 따른 제조 방법을 차례로 도시한 단면도이다.
도 2를 참고하면, 기판(110) 위에 도전층을 스퍼터링으로 적층한 후 사진 식각하여 게이트 전극(124)을 형성한다.
다음 도 3을 참고하면, 게이트 전극(124) 위에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 예컨대 화학기상증착과 같은 건식 공정 또는 스핀 코팅, 잉크젯 인쇄와 같은 용액 공정으로 형성할 수 있다.
이어서 게이트 절연막(140) 위에 유기 반도체 박막(150)을 형성한다. 유기 반도체 박막(150)은 예컨대 화학기상증착과 같은 건식 공정 또는 스핀 코팅, 잉크젯 인쇄와 같은 용액 공정으로 수행할 수 있다.
다음 도 4를 참고하면, 유기 반도체 박막(150) 위에 마스크용 감광막(도시하지 않음)을 도포하고 패터닝하여 마스크용 패턴(165)을 형성한다. 마스크용 패턴(165)은 예컨대 유기 반도체 박막(150)과 실질적으로 화학적 상호 작용을 일으키지 않는 조성물, 즉 유기 반도체 박막(150)과 비반응성인 조성물로부터 형성될 수 있으며, 상기 조성물은 예컨대 불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물; 감광성 물질; 및 불소 함유 용매를 포함할 수 있다. 상기 조성물은 후술하는 용매 선택성 감광 패턴(161)을 형성할 때 사용하는 조성물과 동일할 수 있다.
다음 도 4 및 도 5를 참고하면, 마스크용 패턴(165)을 마스크로 하여 유기 반도체 박막(150)을 식각하여 유기 반도체(154)를 형성한다. 식각은 예컨대 산소 플라즈마를 이용한 반응이온식각(reactive ion etching, RIE)과 같은 건식 식각으로 수행할 수 있다.
다음 도 6을 참고하면, 마스크용 패턴(165)을 제거하여 유기 반도체층의 패터닝을 완료한다.
다음 도 7을 참고하면, 유기 반도체(154) 및 게이트 절연막(140) 위에 용매 선택성을 가진 조성물을 도포하고 패터닝하여 용매 선택성 감광 패턴(161) 및 용매 선택성 절연막(162)을 형성한다. 상기 조성물은 예컨대 유기 반도체(154)와 실질적으로 화학 반응을 일으키지 않는 화합물, 즉 유기 반도체(154)와 비반응성인 화합물을 포함하며, 예컨대 불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물; 감광성 물질; 및 불소 함유 용매를 포함할 수 있다. 상기 조성물은 예컨대 스핀 코팅, 슬릿 코팅 또는 잉크젯 인쇄와 같은 용액 공정으로 도포될 수 있다.
용매 선택성 감광 패턴(161) 및 용매 선택성 절연막(162)을 형성하는 단계는 약 150℃ 이하, 예컨대 약 25℃ 내지 150℃에서 수행할 수 있다. 이와 같이 비교적 저온에서 수행함으로써 하부에 위치하는 유기 반도체(154)가 열화되는 것을 방지할 수 있다.
다음 도 8을 참고하면, 용매 선택성 감광 패턴(161) 및 용매 선택성 절연막(162) 위에 도전층(170)을 스퍼터링 따위로 적층한 후 감광막(180)을 도포한다. 이어서 감광막(180)을 패터닝한다.
다음 도 1을 참고하면, 패터닝된 감광막(180)을 마스크로 하여 도전층(170)을 사진 식각하여 소스 전극(173) 및 드레인 전극(175)을 형성하고 감광막(180)을 제거한다.
이하 실시예를 통하여 상술한 본 발명의 구현예를 보다 상세하게 설명한다. 　다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
박막 트랜지스터의 제조
실시예 1
유리 기판 위에 스퍼터링 방법으로 몰리브덴을 적층한 후 사진 식각하여 게이트 전극을 형성한다. 이어서 화학기상증착(PECVD) 방법으로 산화규소를 증착하여 게이트 절연막을 형성한다. 이어서 게이트 절연막의 표면에 옥타데실트리클로로실란(Octadecyltrichlorosilane)을 이용하여 자기조립층을 형성한다. 이어서 하기 화학식 a로 표현되는 헤테로아센계 유기 반도체를 진공 증착하여 유기 반도체 박막을 형성한다. 이어서 불소 화합물 5-15중량%, 광산발생제 5중량% 이하 및 불소 함유 용매 80-90중량%를 포함한 조성물(AZ Electronic Materials USA Co.)을 도포하여 감광막을 형성한 후 사진 식각한다. 이어서 패터닝된 감광막을 마스크로 하여 유기 반도체 박막을 산소 플라즈마로 식각하여 유기 반도체를 형성한다. 이어서 패터닝된 감광막을 박리한다. 이어서 게이트 절연막과 유기 반도체 위에 불소 화합물 5-15중량%, 광산발생제 5중량% 이하 및 불소 함유 용매 80-90중량%를 포함한 조성물(AZ Electronic Materials USA Co.)을 도포하고 패터닝하여 유기 반도체 상부에 위치하는 용매 선택성 감광 패턴과 게이트 절연막 상부에 위치하는 용매 선택성 절연막을 형성한다. 이어서 스퍼터링 방법으로 금(Au)을 적층한 후 사진 식각하여 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 제조한다.
[화학식 a]
Figure 112014058574053-pat00001

비교예 1
유리 기판 위에 스퍼터링 방법으로 몰리브덴을 적층한 후 사진 식각하여 게이트 전극을 형성한다. 이어서 화학기상증착(PECVD) 방법으로 산화규소를 증착하여 게이트 절연막을 형성한다. 이어서 게이트 절연막의 표면에 옥타데실트리클로로실란을 이용하여 자기조립층을 형성한다. 이어서 상기 화학식 a로 표현되는 헤테로아센계 유기 반도체를 진공 증착하여 유기 반도체 박막을 형성한다. 이어서 포토아크릴계 감광제(TR-8887 SA7, 동진쎄미켐)를 도포하고 사진 식각한다. 이어서 패터닝된 감광막을 마스크로 하여 유기 반도체 박막을 산소 플라즈마로 식각하여 유기 반도체를 형성한다. 이어서 패터닝된 감광막을 박리제(Clariant AZ 300 MIF Developer)로 박리한다. 이어서 스퍼터링 방법으로 금(Au)을 적층한 후 사진 식각하여 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 제조한다.
기준예 1
유리 기판 위에 스퍼터링 방법으로 몰리브덴을 적층한 후 사진 식각하여 게이트 전극을 형성한다. 이어서 화학기상증착(PECVD) 방법으로 산화규소를 증착하여 게이트 절연막을 형성한다. 이어서 상기 게이트 절연막의 표면에 옥타데실트리클로로실란을 이용하여 자기조립층을 형성한다. 이어서 상기 화학식 a로 표현되는 헤테로아센계 유기 반도체를 진공 증착하여 유기 반도체 박막을 형성한다. 유기 반도체가 증착된 기판을 섀도우마스크에 맞추어 장착하고 여기에 스퍼터링 방법으로 금을 적층하여 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 제조한다.
평가
평가 1
실시예 1과 비교예 1에 따른 박막 트랜지스터의 특성을 평가한다.
도 10은 실시예 1에 따른 박막 트랜지스터의 유기 반도체의 표면을 보여주는 사진이고, 도 11은 비교예 1에 따른 박막 트랜지스터의 유기 반도체의 표면을 보여주는 사진이다.
도 10 및 11을 참고하면, 실시예 1에 따른 박막 트랜지스터의 유기 반도체는 물리적 손상이 일어나지 않은 반면 비교예 1에 따른 박막 트랜지스터의 유기 반도체는 물리적 손상을 받아 표면에 균열이 발생한 것을 확인할 수 있다.
평가 2
실시예 1과 기준예 1에 따른 박막 트랜지스터의 특성을 평가한다.
표 1은 실시예 1과 기준예 1에 따른 박막 트랜지스터의 전하 이동도 및 고온 신뢰성을 평가한다. 고온 신뢰성은 약 60℃에서 10000초 동안 구동 후 문턱 전압의 변화 정도로 평가한다.
그 결과는 표 1과 같다.
전하이동도(㎠/Vㆍs) 신뢰성(ΔVth)
실시예 1 9.3 <┃2V┃
기준예 1 9.5 <┃2V┃
표 1을 참고하면, 실시예 1에 따른 박막 트랜지스터는 기준예 1과 동등한 수준의 전하이동도 및 고온 신뢰성을 보여주는 것을 확인하였다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 124: 게이트 전극
140: 게이트 절연막 154: 유기 반도체
161: 절연 패턴 162: 절연막
173: 소스 전극 175: 드레인 전극
180: 감광성 유기 절연막

Claims (15)

  1. 게이트 전극,
    상기 게이트 전극과 중첩하는 유기 반도체,
    상기 게이트 전극과 상기 유기 반도체 사이에 위치하는 게이트 절연막,
    상기 유기 반도체의 상부면에서 상기 유기 반도체와 전기적으로 연결되어 있는 소스 전극 및 드레인 전극, 그리고
    상기 유기 반도체의 상부에서 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 용매 선택성 감광 패턴
    을 포함하고,
    상기 용매 선택성 감광 패턴의 폭은 상기 유기 반도체의 폭보다 작고,
    상기 소스 전극과 상기 드레인 전극은 상기 용매 선택성 감광 패턴의 상부면에 각각 접촉하는
    박막 트랜지스터.
  2. 제1항에서,
    상기 용매 선택성 감광 패턴은 상기 유기 반도체와 비반응성인 조성물로부터 형성된 박막 트랜지스터.
  3. 제2항에서,
    상기 조성물은 불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물; 감광성 물질; 및 불소 함유 용매를 포함하는 박막 트랜지스터.
  4. 삭제
  5. 제1항에서,
    상기 용매 선택성 감광 패턴의 폭은 상기 박막 트랜지스터의 채널 길이와 실질적으로 동일한 박막 트랜지스터.
  6. 제5항에서,
    10㎛ 이하의 채널 길이를 가지는 박막 트랜지스터.
  7. 제5항에서,
    5㎛ 이하의 채널 길이를 가지는 박막 트랜지스터.
  8. 제1항에서,
    상기 유기 반도체는 증착형 유기 반도체인 박막 트랜지스터.
  9. 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 유기 반도체 박막을 형성하는 단계,
    마스크용 패턴을 사용하여 상기 유기 반도체 박막을 식각하여 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 용매 선택성 감광 패턴을 형성하는 단계, 그리고
    상기 유기 반도체 및 상기 용매 선택성 감광 패턴 위에 상기 유기 반도체의 상부면에서 상기 유기 반도체와 전기적으로 연결되어 있는 소스 전극 및 드레인 전극을 형성하는 단계
    를 포함하고,
    상기 소스 전극과 상기 드레인 전극은 상기 용매 선택성 감광 패턴의 상부면에 각각 접촉하는 박막 트랜지스터의 제조 방법.
  10. 제9항에서,
    상기 마스크용 패턴은 상기 용매 선택성 감광 패턴과 동일한 물질을 포함하는 박막 트랜지스터의 제조 방법.
  11. 제9항에서,
    상기 유기 반도체 박막을 형성하는 단계는 용액 코팅 또는 증착으로 수행하고,
    상기 유기 반도체 박막을 식각하는 단계는 건식 식각으로 수행하는
    박막 트랜지스터의 제조 방법.
  12. 제9항에서,
    상기 용매 선택성 감광 패턴을 형성하는 단계는 상기 유기 반도체와 비반응성인 조성물을 도포하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  13. 제12항에서,
    상기 조성물은 불소 함유 저분자, 불소 함유 올리고머, 불소 함유 고분자 또는 이들의 조합을 포함하는 불소 화합물; 감광성 물질; 및 불소 함유 용매를 포함하는 박막 트랜지스터의 제조 방법.
  14. 제1항 내지 제3항 및 제5항 내지 제8항 중 어느 한 항에 따른 박막 트랜지스터를 포함하는 전자 소자.
  15. 제14항에서,
    액정 표시 장치, 유기 발광 장치, 전기 영동 표시 장치 또는 유기 센서를 포함하는 전자 소자.


KR1020140076624A 2013-11-06 2014-06-23 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자 Active KR102277814B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/479,845 US9887373B2 (en) 2013-11-06 2014-09-08 Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
EP14188193.8A EP2871684B1 (en) 2013-11-06 2014-10-08 Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130134389 2013-11-06
KR1020130134389 2013-11-06

Publications (2)

Publication Number Publication Date
KR20150052763A KR20150052763A (ko) 2015-05-14
KR102277814B1 true KR102277814B1 (ko) 2021-07-15

Family

ID=53389567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140076624A Active KR102277814B1 (ko) 2013-11-06 2014-06-23 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자

Country Status (1)

Country Link
KR (1) KR102277814B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102480459B1 (ko) 2015-12-31 2022-12-21 삼성전자주식회사 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자
KR102254200B1 (ko) * 2017-03-17 2021-05-18 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR20230057017A (ko) 2021-10-21 2023-04-28 삼성전자주식회사 유기 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터 어레이 패널 및 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311677A (ja) * 2004-08-31 2008-12-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012118713A2 (en) * 2011-03-03 2012-09-07 Orthogonal, Inc. Process for patterning materials in thin-film devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576719B1 (ko) * 2003-12-24 2006-05-03 한국전자통신연구원 하부 게이트형 유기박막 트랜지스터의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311677A (ja) * 2004-08-31 2008-12-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012118713A2 (en) * 2011-03-03 2012-09-07 Orthogonal, Inc. Process for patterning materials in thin-film devices

Also Published As

Publication number Publication date
KR20150052763A (ko) 2015-05-14

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
KR101326129B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4928926B2 (ja) インクジェットプリンティングシステム及びこれを用いた薄膜トランジスタ表示板の製造方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
EP2871684B1 (en) Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
KR20120080060A (ko) 유기 박막 트랜지스터 및 그 제조 방법과 상기 유기 박막 트랜지스터를 포함하는 전자 소자
KR101039024B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101061845B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
US9761818B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and electronic device comprising the thin film transistor
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR20100027828A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
KR101112541B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US20180123064A1 (en) Method of manufacturing thin film transistor, thin film transistor, and electronic device comprising the thin film transistor
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
US9484542B2 (en) Thin film transistor panel and method of manufacturing the same, and electronic device including the thin film transistor panel
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP2006049775A (ja) 電界効果型有機トランジスタ及びその製造方法
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140623

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190614

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140623

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200701

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210125

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210705

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210709

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210709

End annual number: 3

Start annual number: 1

PG1601 Publication of registration