KR102246964B1 - 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 - Google Patents
반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102246964B1 KR102246964B1 KR1020190140005A KR20190140005A KR102246964B1 KR 102246964 B1 KR102246964 B1 KR 102246964B1 KR 1020190140005 A KR1020190140005 A KR 1020190140005A KR 20190140005 A KR20190140005 A KR 20190140005A KR 102246964 B1 KR102246964 B1 KR 102246964B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma sensor
- circuit board
- conductive layer
- electronic component
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 238000003780 insertion Methods 0.000 claims abstract description 39
- 230000037431 insertion Effects 0.000 claims abstract description 39
- 238000003745 diagnosis Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 96
- 239000012790 adhesive layer Substances 0.000 claims description 22
- 239000000853 adhesive Substances 0.000 claims description 20
- 230000001070 adhesive effect Effects 0.000 claims description 20
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 230000007257 malfunction Effects 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Pressure Sensors (AREA)
Abstract
본 발명은, 일면에 안착홈이 형성되는 하부 케이스와, 플라즈마 센서 및 전자 부품이 실장되며 안착홈에 배치되는 회로 기판과, 일면에 플라즈마 센서 및 전자 부품이 삽입되는 삽입홈이 형성되며 하부 케이스와 합착되는 상부 케이스와, 전자 부품이 실장된 회로 기판 하부에 배치되는 하부 도전층과, 전자 부품이 실장된 회로 기판 상부에 배치되는 절연층과, 절연층 상부에 배치되는 상부 도전층을 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치를 제공한다.
Description
본 발명은 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법에 관한 것으로, 특히 보다 정밀하게 플라즈마의 밀도를 센싱할 수 있고, 플라즈마로부터 전자 부품을 보할 수 있는 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법에 관한 것이다.
반도체 제조에는 일반적으로 광학, 증착과 성장 및 식각 공정 등 다수의 공정을 거친다.
반도체 제조 공정에는 각 공정에서 공정 조건과 장비의 작동 상태를 주의 깊게 모니터링해야 한다. 예를 들면, 챔버나 웨이퍼의 온도, 가스 주입 상태, 압력 상태 또는 플라스마 밀도나 노출 거리 등을 제어하면서 최적의 반도체 수율을 위해 정밀한 모니터링이 필수적이다.
온도, 플라즈마, 압력, 유량 및 가스 등과 관련된 공정 조건에 오차가 발생하거나 장비가 오동작 하는 경우에는 불량이 다수 발생하여 전체 수율에 치명적이다.
한편, 종래 기술에서는 반도체 제조에서 챔버 내의 공정 조건을 간접적으로 측정하였으나 반도체 수율 향상을 위해 챔버의 내부 조건이나 그 챔버에 로딩된 웨이퍼의 상태 등을 직접 측정하기 위한 연구가 개발되고 있다. 그 중 하나가 웨이퍼의 온도 또는 반도체 제조 공정에서 이용되는 플라즈마의 밀도를 센싱하는 기술로서 SOW(Sensor On Wafer)가 개발 되었다.
SOW(Sensor On Wafer)는 테스트용 웨이퍼 상에 플라즈마 센서를 장착하고, 이 플라즈마 센서를 이용하여 반도체 제조 공정에서의 플라즈마 밀도를 챔버 내에서 직접 센싱하는 기술이다. 이와 같은 SOW(Sensor On Wafer)에 있어서, 플라즈마 밀도를 보다 정밀하게 센싱할 수 있는 기술이 필요한 실정이다.
본 발명은, 반도체 공정 진단을 위한 플라즈마 센서 장치가 로딩된 챔버 내부의 플라즈마 밀도를 정밀하게 센싱할 수 있고, 플라즈마로부터 전자 부품을 보호할 수 있는 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 전술한 목적을 달성하기 위하여, 일면에 안착홈이 형성되는 하부 케이스와, 플라즈마 센서 및 전자 부품이 실장되며 안착홈에 배치되는 회로 기판과, 일면에 플라즈마 센서 및 전자 부품이 삽입되는 삽입홈이 형성되며 하부 케이스와 합착되는 상부 케이스와, 전자 부품이 실장된 회로 기판 하부에 배치되는 하부 도전층과, 전자 부품이 실장된 회로 기판 상부에 배치되는 절연층과, 절연층 상부에 배치되는 상부 도전층을 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치를 제공한다.
여기서, 상부 도전층은, 절연층을 감싸며 하부 도전층과 연결될 수 있다.
또한, 하부 도전층은, 플라즈마 센서가 실장된 회로 기판을 제외한 나머지 회로 기판 하부에 배치되고, 상부 도전층은 플라즈마 센서가 실장된 회로 기판을 제외한 나머지 회로 기판 상부에 배치될 수 있다.
또한, 본 발명의 반도체 공정 진단을 위한 플라즈마 센서 장치는, 하부 케이스 및 상부 케이스 간 등전위면을 형성하기 위해 하부 케이스 및 상부 케이스의 합착면에 배치되는 도전성 패턴을 더 포함할 수 있다.
여기서, 도전성 패턴은, 플라즈마 센서의 주변에 배치될 수 있으며, 은 도트로 이루어질 수 있다.
또한, 본 발명의 반도체 공정 진단을 위한 플라즈마 센서 장치는, 안착홈 및 삽입홈 내부에 배치되는 접착층을 을 더 포함할 수 있다.
또한, 안착홈은 회로 기판과 대응하는 형상으로 형성되고, 삽입홈은 플라즈마 센서 및 상부 도전층과 대응하는 형상으로 형성될 수 있다.
또한, 본 발명은, 회로 기판에 플라즈마 센서 및 전자 부품을 실장하는 단계와, 하부 케이스 일면에 회로 기판과 대응하는 형상으로 안착홈을 형성하는 단계와, 전자 부품이 실장된 회로 기판의 형상에 대응하는 안착홈에 하부 도전층을 형성하는 단계와, 안착홈에 회로 기판을 안착하는 단계와, 전자 부품이 실장된 회로 기판 상부에 절연층을 형성하는 단계와, 절연층 상부에 상부 도전층을 형성하는 단계와, 회로 기판이 안착된 안착홈에 접착제를 도포하고 이를 경화하는 단계와, 상부 케이스 일면에 플라즈마 센서 및 전자 부품과 대응하는 형상으로 삽입홈을 형성하는 단계와, 삽입홈에 접착제를 도포하고, 삽입홈에 플라즈마 센서 및 전자 부품이 삽입되도록 하부 케이스 및 상부 케이스를 합착하는 단계를 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법을 제공한다.
여기서, 하부 케이스 및 상부 케이스를 합착하는 단계 이전에, 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 도전성 패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 상부 도전층을 형성하는 단계는, 상부 도전층이 절연층을 감싸며 하부 도전층과 연결되는 단계일 수 있다.
또한, 하부 케이스 및 상부 케이스를 합착하는 단계는, 삽입홈은 위를 향하도록 하고, 안착홈은 아래를 향하도록 하여 하부 케이스 및 상부 케이스를 합착하는 단계일 수 있다.
또한, 하부 케이스 및 상부 케이스를 합착하는 단계는, 합착 과정에서 플라즈마 센서 및 전자 부품으로 인해 삽입홈에 도포된 접착제가 하부 케이스 및 상부 케이스의 합착면으로 퍼지는 단계와, 합착면으로 퍼진 접착제를 경화하는 단계를 포함할 수 있다.
본 발명에 따르면, 전자 부품으로 유입되는 플라즈마를 차폐하는 구조를 적용하여 전자 부품의 오동작을 방지할 수 있는 효과가 있다.
본 발명에 따르면, 플라즈마 센서 장치를 구성하는 상부 및 하부 케이스의 합착면에 도전성 패턴을 배치하여, 상부 및 하부 케이스 간 등전위면을 형성함으로써, 플라즈마 센서가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있 는 효과가 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 사시도이다.
도 2는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치에 구비된 회로 기판의 사시도이다.
도 3은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 하부 케이스의 평면도이다.
도 4는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 상부 케이스의 평면도이다.
도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 7a 내지 도 7l는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법의 순서도이다.
도 2는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치에 구비된 회로 기판의 사시도이다.
도 3은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 하부 케이스의 평면도이다.
도 4는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 상부 케이스의 평면도이다.
도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 7a 내지 도 7l는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법의 순서도이다.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략할 수 있고, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 사용할 수 있다.
본 발명의 일 실시 예에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.
도 1은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 사시도이고, 도 2는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치에 구비된 회로 기판의 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는 하부 케이스(100), 회로 기판(200) 및 상부 케이스(300)을 포함하여 구성될 수 있다.
하부 케이스(100) 및 상부 케이스(300)는 원판형으로 형성될 수 있으며, 동일한 재질로 이루어질 수 있다. 특히, 하부 케이스(100) 및 상부 케이스(300)는 전기적 특성이 우수한 재질로서 고농도로 도핑된 실리콘(Si) 및 갈륨 아세나이드(GaAs) 등을 포함할 수 있다.
회로 기판(200)은, 플라즈마 센서(241), 전자 부품(243) 및 배터리(245)를 실장하며, 하부 케이스(100) 및 상부 케이스(300) 사이에 배치된다.
도면에는 도시하지 않았지만, 회로 기판(200)은, PCB(Printed Circuit Board)로서, 플라즈마 센서(241), 전자 부품(243) 및 배터리(245)가 전기적으로 연결되도록 배선이 인쇄되어 있다.
회로 기판(200)은 중앙에 나선 루프의 코일 형태로 이루어진 안테나(230)가 구비될 수 있다. 이와 같은, 안테나(230)는 회로 기판(200)에 인쇄된 형태로 형성될 수 있다.
플라즈마 센서(241)는, 복수 개로 구비되며, 반도체 공정 진단을 위한 플라즈마 센서 장치의 정해진 센싱 위치에 내장되어 해당 위치에서 반도체 공정 모니터링을 위한 센싱을 수행한다.
이와 같은 플라즈마 센서(241)는 반도체 공정 환경에서의 플라즈마의 밀도 및 균일도를 센싱할 수 있다.
전자 부품(243)은 제어 IC(Integrated Circuit)칩, 통신 IC칩, 충전 IC칩 및 메모리 중 적어도 하나를 포함할 수 있다.
제어 IC칩은 제어 정보를 이용하여 플라즈마 센서(241)의 동작을 제어할 수 있다. 즉, 제어 IC칩은 제어 정보에 포함된 설정 값에 기반하여 플라즈마 센서(241)가 동작하도록 제어할 수 있다.
통신 IC칩은 외부와의 무선 통신을 위한 구성으로 플라즈마 센서(241)에 의해 센싱된 센싱 정보를 무선으로 송신하고, 플라즈마 센서(241)의 동작을 제어하기 위한 제어 정보를 무선으로 수신한다.
통신 IC칩은 외부와 무선 통신을 수행하기 위해 안테나(230)에 연결된다.
메모리는 플라즈마 센서(241)의 동작을 제어하기 위한 제어 정보를 저장하고, 플라즈마 센서(241)에 의해 센싱된 센싱 정보를 저장할 수 있다. 또한, 메모리는 반도체 공정 진단을 위한 플라즈마 센서 장치가 사용된 공정을 기록한 로그 데이터를 저장할 수 있다.
여기서, 로그 데이터는 반도체 공정 진단을 위한 플라즈마 센서 장치가 어떤 공정에서 어떤 조건으로 사용되었는지에 대한 정보를 포함할 수 있다
배터리(245)는, 플라즈마 센서(241) 및 전자 부품(243)을 포함하여 반도체 공정 진단을 위한 플라즈마 센서 장치에 구비되는 구성 요소들의 구동을 위한 전원을 공급한다.
도 3은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 하부 케이스의 평면도이고, 도 4는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 상부 케이스의 평면도이고, 도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 3 및 도 5를 참조하면, 하부 케이스(100)는, 일면에 회로 기판(200)이 안착되는 안착홈(110)이 회로 기판(200)과 대응하는 형상으로 형성된다.
도 4 및 도 5를 참조하면, 상부 케이스(300)는, 플라즈마 센서(241), 전자 부품(243) 및 배터리(245)가 삽입되는 삽입홈(320)이 형성된다. 구체적으로, 삽입홈(310)은 플라즈마 센서(241) 및 상부 도전층(520)과 대응하는 형상으로 대응하는 위치에 형성된다.
여기서, 안착홈(110) 및 삽입홈(310)은 에칭(Wet etching) 기법으로 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니다.
전자 부품(243)을 실장한 회로 기판(200)이 안착되는 안착홈(110) 바닥면에는 하부 도전층(510)이 배치될 수 있으며, 이에 더하여 배선(미도시)을 구비한 회로 기판(200)이 안착되는 안착홈(110) 바닥면에도 하부 도전층(510)이 배치될 수 있다. 이와 달리, 플라즈마 센서(241) 및 배터리(245)를 실장한 회로 기판(200)이 안착되는 안착홈(110) 바닥면에는 하부 도전층(510)이 배치되지 않는다. 이에 대한 자세한 설명은 후술하겠다.
한편, 플라즈마란 초고온에서 음전하 및 양전하가 분리된 기체 상태를 의미하는데, 플라즈마 센서 장치가 플라즈마 센싱 시 플라즈마에 노출되면 하부 케이스(100) 및 상부 케이스(300) 표면 및 내부면에는 서로 반대 극성의 전하가 대전된다. 이로 인해 플라즈마 센서(241)가 플라즈마 센싱 시 정확성이 떨어지며 전자 부품(243)이 오동작하는 문제점이 발생한다.
이와 같은 문제점을 해결하기 위해, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 하부 케이스(100) 및 상부 케이스(300)의 합착면에 도전성 패턴(400)을 구비하여, 하부 케이스(100) 및 상부 케이스(300) 간 등전위면을 형성한다.
구체적으로, 도 5를 참조하면, 도전성 패턴(400)은 안착홈(110)이 형성되지 않은 하부 케이스(100) 일면에 배치될 수 있다. 여기서, 전술한 문제점은 주로 플라즈마 센서(241) 및 전자 부품(243)에서 발생되기 때문에, 도전성 패턴(400)은 플라즈마 센서(241) 주변에 배치되는 것이 바람직하다. 다만, 전자 부품(243)의 경우 후술할 하부 도전층(510) 및 상부 도전층(520)을 통해 전술한 문제점을 해결할 수 있어 그 주변에 도전성 패턴(400)을 구비하지 않아도 무방하다.
또한, 도전성 패턴(400)은, 은 페이스트(Ag Paste)를 통해 형성된 은 도트(Ag Dot)로 이루어질 수 있으나, 이에 한정되는 것은 아니며 다양한 형성 방법으로 형성된 다양한 도전성 재료로 이루어질 수 있다.
한편, 도전성 패턴(400)은 하부 케이스(100) 및 상부 케이스(300) 간 등전위면을 형성하기 위해 하부 케이스(100) 및 상부 케이스(300)의 합착면에 배치되는 구성이기 때문에, 도 5와 달리 삽입홈(310)이 형성되지 않은 상부 케이스(300) 일면에 배치될 수도 있다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 상부 및 하부 케이스(100, 300)의 합착면에 도전성 패턴(400)을 배치하여, 상부 및 하부 케이스(100, 300) 간 등전위면을 형성함으로써, 플라즈마 센서(241)가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있다.
도 6은 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 6을 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 하부 케이스(100), 회로 기판(200), 상부 케이스(300), 도전성 패턴(400), 하부 도전층(510), 절연층(120), 상부 도전층(520) 및 접착층(121~123)을 포함하여 구성될 수 있다.
하부 케이스(100)는 일면에 안착홈(110)이 형성된다. 그리고, 회로 기판(200)은, 플라즈마 센서(241) 및 전자 부품(243)을 실장하며, 하부 케이스(100)의 안착홈(110)에 안착된다. 여기서, 플라즈마 센서(241) 및 전자 부품(243)은 회로 기판(200)에 구비된 배선에 솔더링(Soldering)되고, 회로 기판(200)은 접착제에 의해 하부 케이스(100)의 안착홈(110)에 부착될 수 있다.
상부 케이스(300)는, 일면에 플라즈마 센서(241), 전자 부품(243)이 삽입되는 삽입홈(310)이 형성된다.
하부 도전층(510)은 전자 부품(243)이 실장된 회로 기판(200) 하부에 배치된다. 그리고, 절연층(120)은 전자 부품(243)이 실장된 회로 기판(200) 상부에 배치되고, 상부 도전층(520)은 절연층(120) 상부에 배치된다. 여기서, 상부 도전층(520)은 절연층(120)을 감싸며 하부 도전층(510)과 연결된다.
즉, 하부 도전층(510) 및 상부 도전층(520)은, 도전성 페이스트(Paste)를 도포하고 이를 경화하여 형성하거나 도전성 테이프(Tape)로 형성할 수 있으며, 전자 부품(243)이 실장된 회로 기판(200)을 감싸며 플라즈마를 차폐하게 된다. 이에 따라, 전자 부품(243)의 오동작을 방지할 수 있다. 그리고, 절연층(120)은 하부 도전층(510) 및 상부 도전층(520) 사이에 배치된 전자 부품(243)을 절연 시키는 역할을 수행한다.
아울러, 하부 도전층(510) 및 상부 도전층(520)은 배선(미도시)을 구비한 회로 기판(200) 하부 및 상부에도 각각 구비될 수 있으며, 이 경우 절연할 대상(전자 부품(243))이 없어 절연층(120)을 구비하지 않아도 무방하다.
다시 말해, 하부 도전층(510)은 플라즈마 센서(241)가 실장된 회로 기판(200)을 제외한 나머지 회로 기판(200) 하부에 배치되고, 상부 도전층(520)은 플라즈마 센서(241)가 실장된 회로 기판(200)을 제외한 나머지 회로 기판(200) 상부에 배치될 수 있다.
도전성 패턴(400)은 하부 케이스(100) 및 상부 케이스(300)의 일면 중 어느 하나에 배치된다. 특히, 도전성 패턴(400)은 플라즈마 센서(241) 주변에 배치되는 것이 바람직하다.
제1 접착층(123)은 플라즈마 센서(241)가 안착된 안착홈(110) 내부에 배치되고, 제2 접착층(121)은 하부 도전층(510) 및 상부 도전층(520)이 형성된 안착홈(110) 내부에 배치된다. 특히, 제1 접착층(123)은 방열 실리콘으로 이루어져 플라즈마 센서(241)를 고온의 열로부터 보호하는 역할을 수행한다.
또한, 제1 접착층(123)은 플라즈마 센서(241)를 감싸는 형태로 배치되며, 제2 접착층(121)은 하부 도전층(510) 및 상부 도전층(520)을 감싸는 형태로 배치된다.
상부 케이스(300)는 플라즈마 센서(241) 및 상부 도전층(520)의 상부가 삽입홈(310)에 삽입되도록 하부 케이스(100)와 합착된다.
이와 같이, 하부 케이스(100) 및 상부 케이스(300)가 합착되면 그 합착면에 도전성 패턴(400)이 배치된다. 이에 따라, 하부 케이스(100) 및 상부 케이스(300) 간 등전위면이 형성되어 플라즈마 센서(241)가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있다.
또한, 전자 부품(243)이 실장된 회로 기판(200)은 하부 도전층(510) 및 상부 도전층(520)으로 인해 하부 케이스(100) 및 상부 케이스(300) 간 등전위면이 형성되어 전자 부품(243)의 오동작을 방지할 수 있다.
제2 접착층(121)은, 하부 케이스(100) 및 상부 케이스(300) 사이 특히, 플라즈마 센서(241)가 안착되지 않은 나머지 안착홈(110)과, 삽입홈(310) 내부에 배치된다. 여기서, 제2 접착층(121)은 경도가 shore A40 이하이고, 연신률이 30% 이상인 Si 계열 물질로 이루어질 수 있다.
하부 케이스(100) 및 상부 케이스(300)가 합착되면, 제2 접착층(121)은 안착홈(110) 및 삽입홈(310)에 완전히 채워짐으로써, 하부 케이스(100)와 상부 케이스(300)가 합착된 상태에서, 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 하는 것을 특징으로 한다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 제2 접착층(121)을 배치함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
또한, 제2 접착층(121)은 열팽창계수가 하부 케이스(100) 및 상부 케이스(300) 보다 작거나 하부 케이스(100) 및 상부 케이스(300)와 동일한 것을 특징으로 한다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는 열팽창계수가 비교적 작은 제2 접착층(121)을 안착홈(110) 및 삽입홈(310) 사이에 배치함으로써, 온도 상승에 따른 제2 접착층(121) 팽창으로 인해 발생하는 플라즈마 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 플라즈마 센서(241) 및 전자 부품(243)이 실장된 영역 즉, 솔더링 영역에 배치되는 제3 접착층(122)을 더 포함하여 구성될 수 있다. 여기서, 솔더링 영역은 회로 기판(200)과 플라즈마 센서(241) 및 전자 부품(243) 사이의 빈 공간을 포함하게 되는데, 제3 접착층(122)은 이 빈 공간에 접착제를 언더필(Underfill) 공정으로 채워 넣어 형성된 것으로, 회로 기판(200)에 플라즈마 센서(241) 및 전자 부품(243)을 견고하게 고정하는 역할을 수행함으로써, 플라즈마 센서 장치 휨 현상으로 인해 발생되는 플라즈마 센서(241) 및 전자 부품(240)의 박리를 방지할 수 있다.
제3 접착층(122)은 경도 shore D50 이상이고, 연신률이 5% 이하인 접촉 에폭시 물질로 이루어질 수 있다.
도 6을 참조하면, 하부 케이스(100)와 상부 케이스(200)가 합착되고 나면, 플라즈마 센서(241) 및 상부 도전층(520)의 하부는 하부 케이스(100)의 안착홈(110) 내부에 위치하게 되고, 플라즈마 센서(241) 및 상부 도전층(520)의 상부는 상부 케이스(300)의 삽입홈(310) 내부에 위치할 수 있다.
한편, 도면과 달리, 상부 케이스(300)의 삽입홈(310)의 크기를 플라즈마 센서(241) 및 상부 도전층(520) 보다 더 크게 형성하고, 삽입홈(310)의 깊이도 하부 케이스(100)와 상부 케이스(300) 합착 시 플라즈마 센서(241) 및 상부 도전층(520)이 삽입홈(310) 내 바닥면과 맞닿지 않도록 형성할 수도 있다.
도 7a 내지 도 7i는 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법의 순서도이다.
이하, 도 1 내지 도 7l를 참조하여, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법을 설명하되, 전술한 플라즈마 센서 장치와 동일한 내용에 대해서는 생략하겠다. 또한, 이하에서 설명하는 플라즈마 센서 장치의 제조 방법의 각 단계를 순서적으로 설명하지만, 그 순서는 필요에 따라 변경 가능하며 절대적이지 않다. 예를 들어, 하부 기판(100), 상부 기판(300) 및 회로 기판(200)은 그 순서에 상관없이 개별적으로 제조 가능하다.
먼저, 회로 기판(200) 상부에 플라즈마 센서(241) 및 전자 부품(243)을 실장한다. 즉, 플라즈마 센서(241) 및 전자 부품(243)을 회로 기판(200)의 배선에 솔더링(Soldering)한다.
다음, 도 7a에 도시한 바와 같이, 하부 케이스(100) 일면에 회로 기판(200)과 대응하는 형상으로 안착홈(110)을 형성한다. 여기서, 안착홈(110)은 에칭(Wet etching) 기법으로 형성될 수 있다.
다음, 도 7b에 도시한 바와 같이, 안착홈(110)이 형성되지 않은 하부 케이스(100) 일면에 도전성 패턴(400)을 형성한다. 도면과 달리, 도전성 패턴(400)은 삽입홈이 형성되지 않은 상부 케이스(300) 일면에 형성될 수도 있다. 즉, 도전성 패턴(400)은 하부 케이스(100) 및 상부 케이스(300)의 일면 중 어느 하나에 형성될 수 있다.
이하에서는 도전성 패턴(400)이 하부 케이스(100) 일면에 배치되는 경우를 일예로 설명하겠다.
여기서, 도전성 패턴(400)은 플라즈마 센서(241) 주변에 배치될 수 있다.
또한, 도전성 패턴(400)은, 은 페이스트(Ag Paste)를 통해 형성된 은 도트(Ag Dot)로 이루어질 수 있으나, 이에 한정되는 것은 아니며 다양한 형성 방법으로 형성된 다양한 도전성 재료로 이루어질 수 있다.
다음, 도 7c에 도시한 바와 같이, 전자 부품(243)이 실장된 회로 기판(200)의 형상에 대응하는 안착홈(110)에 하부 도전층(510)을 형성한다. 이 때, 하부 도전층(510)은 배선(미도시)이 형성된 회로 기판(200)의 형상에 대응하는 안착홈(110)에도 형성될 수 있다.
다음, 도 7d에 도시한 바와 같이, 하부 케이스(100)의 안착홈(110)에 회로 기판(200)을 안착한다. 여기서, 회로 기판(200)은 접착제에 의해 안착홈(110)의 바닥면에 부착될 수 있다.
다음, 도 7e에 도시한 바와 같이, 안착홈(110)에 제1 및 제2 접착제(123a, 121a)를 도포하기 전 플라즈마 센서(241) 및 전자 부품(243)이 실장된 영역 즉, 솔더링 영역에 제3 접착제(122a)를 언더필하고 이를 경화하여 제3 접착층(122)을 형성한다.
여기서, 솔더링 영역은 회로 기판(200)과 플라즈마 센서(241) 및 전자 부품(243) 사이의 빈 공간을 포함하게 되는데, 제3 접착제(122a)를 이 빈 공간에 언더필(Underfill) 공정으로 채워 넣고 경화한다. 이에 따라, 회로 기판(200)에 플라즈마 센서(241) 및 전자 부품(243)을 견고하게 고정할 수 있고, 플라즈마 센서 장치 휨 현상으로 인해 발생되는 플라즈마 센서(241) 및 전자 부품(240)의 박리를 방지할 수 있다.
다음, 도 7f에 도시한 바와 같이, 전자 부품(243)이 실장된 회로 기판(200) 상부에 절연층(120)을 형성한다. 이 때, 후술할 하부 도전층(510) 및 상부 도전층(520)의 연결을 위해 안착홈(110) 가장자리에는 절연층(120)을 형성하지 않는다.
다음, 도 7g에 도시한 바와 같이, 절연층(120) 상부에 상부 도전층(520)을 형성한다. 이 때, 상부 도전층(520)이 절연층(120)을 감싸며 하부 도전층(510)과 연결되도록 형성한다.
다음, 도 7h에 도시한 바와 같이, 플라즈마 센서(241)가 안착된 안착홈(110)에 접착제(121a)를 도포하고 이를 경화한다. 이에 따라, 플라즈마 센서(241)가 안착된 안착홈(110) 내부에 제1 접착층(123)이 형성된다. 이 때, 제1 접착층(123)은 방열 실리콘으로 이루어져 플라즈마 센서(241)를 고온의 열로부터 보호하는 역할을 수행한다.
다음, 도 7i에 도시한 바와 같이, 상부 케이스(300) 일면에 플라즈마 센서(241) 및 상부 도전층(520)과 대응하는 형상으로 삽입홈(310)을 형성한다. 여기서, 삽입홈(310)은 에칭(Wet etching) 기법으로 형성될 수 있다.
다음, 도 7j 내지 도 7l에 도시한 바와 같이 상부 케이스(300)에 형성된 삽입홈(310)에 제2 접착제(121a)를 도포하고, 제2 접착제(121a)가 경화되기 전 삽입홈(310)에 플라즈마 센서(241) 및 상부 도전층(500)이 삽입되도록 하부 케이스(100) 및 상부 케이스(300)를 합착한다.
여기서, 도 7k에 도시한 바와 같이, 상부 케이스(300)의 삽입홈(310)은 위를 향하도록 하고, 하부 케이스(100)의 안착홈(110)은 아래를 향하도록 하여 하부 케이스(100) 및 상부 케이스(300)를 합착한다. 이는, 상부 케이스(300)의 삽입홈(310)을 아래로 향하도록 하여 합착하게 되면, 합착 과정에서 아직 경화되지 않은 제2 접착제(121a)가 중력에 의해 아래로 흘러 내리기 때문에 이를 방지하기 위함이다.
전술한 합착 과정에서 플라즈마 센서(241) 및 상부 도전층(520)으로 인해 삽입홈(310)에 도포된 제2 접착제(121a)가 하부 케이스(100) 및 상부 케이스(300)의 합착면으로 퍼지게 되고, 합착면으로 퍼진 제2 접착제(121a)를 경화하면 하부 케이스(100) 및 상부 케이스(300)는 합착되고, 제2 접착층(121)이 플라즈마 센서(241) 및 상부 도전층(520)을 감싸는 형태로 형성된다.
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법은, 상부 및 하부 케이스(100, 300)의 합착면에 도전성 패턴(400)을 형성하여, 상부 및 하부 케이스(100, 300) 간 등전위면을 형성함으로써, 플라즈마 센서(241)가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있도록 한다.
또한, 하부 도전층(510) 및 상부 도전층(520)이 플라즈마를 차폐하여, 전자 부품(243)의 오동작을 방지할 수 있다.
또한, 하부 도전층(510) 및 상부 도전층(520)으로 인해 하부 케이스(100) 및 상부 케이스(300) 간 등전위면이 형성되어 전자 부품(243)의 오동작을 방지할 수 있다.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.
본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 하부 케이스
120: 절연층
200: 회로 기판
241: 플라즈마 센서
243: 전자 부품
300: 상부 케이스
400: 도전성 패턴
510: 하부 도전층
520: 상부 도전층
120: 절연층
200: 회로 기판
241: 플라즈마 센서
243: 전자 부품
300: 상부 케이스
400: 도전성 패턴
510: 하부 도전층
520: 상부 도전층
Claims (13)
- 일면에 안착홈이 형성되는 하부 케이스;
플라즈마 센서 및 전자 부품이 실장되며 상기 안착홈에 배치되는 회로 기판;
일면에 상기 플라즈마 센서 및 상기 전자 부품이 삽입되는 삽입홈이 형성되며 상기 하부 케이스와 합착되는 상부 케이스;
상기 전자 부품이 실장된 상기 회로 기판 하부에 배치되는 하부 도전층;
상기 전자 부품이 실장된 상기 회로 기판 상부에 배치되는 절연층;
상기 절연층 상부에 배치되는 상부 도전층; 및
상기 하부 케이스 및 상부 케이스의 합착면에 배치되되, 상기 플라즈마 센서의 주변에 도트 형태로 배치되는 도전성 패턴
을 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치.
- 제 1 항에 있어서,
상기 상부 도전층은
상기 절연층을 감싸며 상기 하부 도전층과 연결되는
반도체 공정 진단을 위한 플라즈마 센서 장치.
- 제 1 항에 있어서,
상기 하부 도전층은
상기 플라즈마 센서가 실장된 회로 기판을 제외한 나머지 회로 기판 하부에 배치되고,
상기 상부 도전층은
상기 플라즈마 센서가 실장된 회로 기판을 제외한 나머지 회로 기판 상부에 배치되는
반도체 공정 진단을 위한 플라즈마 센서 장치.
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 도전성 패턴은 은 도트인
반도체 공정 진단을 위한 플라즈마 센서 장치.
- 제 1 항에 있어서,
상기 안착홈 및 삽입홈 내부에 배치되는 접착층
을 더 포함하는 반도체 공정 진단을 위한 플라즈마 센서 장치.
- 제 1 항에 있어서,
상기 안착홈은
상기 회로 기판과 대응하는 형상으로 형성되고,
상기 삽입홈은
상기 플라즈마 센서 및 상기 상부 도전층과 대응하는 형상으로 형성되는
반도체 공정 진단을 위한 플라즈마 센서 장치.
- 회로 기판에 플라즈마 센서 및 전자 부품을 실장하는 단계;
하부 케이스 일면에 상기 회로 기판과 대응하는 형상으로 안착홈을 형성하는 단계;
상기 전자 부품이 실장된 상기 회로 기판의 형상에 대응하는 상기 안착홈에 하부 도전층을 형성하는 단계;
상기 안착홈에 상기 회로 기판을 안착하는 단계;
상기 전자 부품이 실장된 상기 회로 기판 상부에 절연층을 형성하는 단계;
상기 절연층 상부에 상부 도전층을 형성하는 단계;
상기 회로 기판이 안착된 상기 안착홈에 접착제를 도포하고 이를 경화하는 단계;
상부 케이스 일면에 상기 플라즈마 센서 및 상기 전자 부품과 대응하는 형상으로 삽입홈을 형성하는 단계;
상기 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 도전성 패턴을 형성하는 단계; 및
상기 삽입홈에 상기 접착제를 도포하고, 상기 삽입홈에 상기 플라즈마 센서 및 상기 전자 부품이 삽입되도록 상기 하부 케이스 및 상부 케이스를 합착하는 단계를 포함하고,
상기 도전성 패턴을 형성하는 단계는,
상기 플라즈마 센서의 주변에 도트 형태로 상기 도전성 패턴을 형성하는 단계인
반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법.
- 삭제
- 제 9 항에 있어서,
상기 상부 도전층을 형성하는 단계는
상기 상부 도전층이 상기 절연층을 감싸며 상기 하부 도전층과 연결되는 단계인
반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법.
- 제 9 항에 있어서,
상기 하부 케이스 및 상부 케이스를 합착하는 단계는
상기 삽입홈은 위를 향하도록 하고, 상기 안착홈은 아래를 향하도록 하여 상기 하부 케이스 및 상부 케이스를 합착하는 단계인
반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법.
- 제 9 항에 있어서,
상기 하부 케이스 및 상부 케이스를 합착하는 단계는
상기 합착 과정에서 상기 플라즈마 센서 및 전자 부품으로 인해 상기 삽입홈에 도포된 상기 접착제가 상기 하부 케이스 및 상부 케이스의 합착면으로 퍼지는 단계; 및
상기 합착면으로 퍼진 상기 접착제를 경화하는 단계를 포함하는
반도체 공정 진단을 위한 플라즈마 센서 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190140005A KR102246964B1 (ko) | 2019-11-05 | 2019-11-05 | 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190140005A KR102246964B1 (ko) | 2019-11-05 | 2019-11-05 | 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102246964B1 true KR102246964B1 (ko) | 2021-04-30 |
Family
ID=75740849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190140005A Active KR102246964B1 (ko) | 2019-11-05 | 2019-11-05 | 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102246964B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230127475A (ko) | 2022-02-25 | 2023-09-01 | 한국전자기술연구원 | 인공신경망을 기반으로 하는 실시간 공정 진단을 위한 장치 및 이를 위한 방법 |
| KR102787639B1 (ko) * | 2023-04-26 | 2025-03-28 | 주식회사 위트코퍼레이션 | 에지 영역의 특성 측정이 가능한 모니터링 기기 및 이를 제조하는 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100040150A (ko) * | 2008-10-09 | 2010-04-19 | 삼성전기주식회사 | 전자 부품 모듈 |
| KR101991644B1 (ko) * | 2016-04-27 | 2019-09-30 | 오므론 가부시키가이샤 | 전자 장치 및 그 제조 방법 |
| KR20190116887A (ko) * | 2018-04-05 | 2019-10-15 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
| KR102039985B1 (ko) * | 2017-12-05 | 2019-11-04 | 주식회사 에스엔텍비엠 | Rf 노이즈 방지가 가능한 웨이퍼 센서 |
-
2019
- 2019-11-05 KR KR1020190140005A patent/KR102246964B1/ko active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100040150A (ko) * | 2008-10-09 | 2010-04-19 | 삼성전기주식회사 | 전자 부품 모듈 |
| KR101991644B1 (ko) * | 2016-04-27 | 2019-09-30 | 오므론 가부시키가이샤 | 전자 장치 및 그 제조 방법 |
| KR102039985B1 (ko) * | 2017-12-05 | 2019-11-04 | 주식회사 에스엔텍비엠 | Rf 노이즈 방지가 가능한 웨이퍼 센서 |
| KR20190116887A (ko) * | 2018-04-05 | 2019-10-15 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230127475A (ko) | 2022-02-25 | 2023-09-01 | 한국전자기술연구원 | 인공신경망을 기반으로 하는 실시간 공정 진단을 위한 장치 및 이를 위한 방법 |
| KR102787639B1 (ko) * | 2023-04-26 | 2025-03-28 | 주식회사 위트코퍼레이션 | 에지 영역의 특성 측정이 가능한 모니터링 기기 및 이를 제조하는 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10438873B2 (en) | Semiconductor chip package having heat dissipating structure | |
| US7274099B2 (en) | Method of embedding semiconductor chip in support plate | |
| US5891753A (en) | Method and apparatus for packaging flip chip bare die on printed circuit boards | |
| US6919630B2 (en) | Semiconductor package with heat spreader | |
| US8030761B2 (en) | Mold design and semiconductor package | |
| KR102276278B1 (ko) | 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 | |
| TW200428606A (en) | Optimized lid mounting for electronic device carriers | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| KR101054440B1 (ko) | 전자 소자 패키지 및 그 제조 방법 | |
| KR102246964B1 (ko) | 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 | |
| KR101547207B1 (ko) | 반도체 칩의 전기적 연결 구조 및 방법 | |
| US20070114647A1 (en) | Carrier board structure with semiconductor chip embedded therein | |
| US8415204B2 (en) | Integrated circuit packaging system with heat spreader and method of manufacture thereof | |
| US12131968B2 (en) | Sensor mounted wafer | |
| KR102229055B1 (ko) | 반도체 공정 진단 센서 장치 및 이의 제조 방법 | |
| KR102290523B1 (ko) | 반도체 공정 진단 센서 장치 및 이의 제조 방법 | |
| KR102290524B1 (ko) | 반도체 공정 진단 센서 장치 및 이의 제조 방법 | |
| KR20220058152A (ko) | 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 | |
| KR102505962B1 (ko) | 반도체 공정 진단 센서 장치 및 이의 제조 방법 | |
| KR20210001631A (ko) | 반도체 공정 진단 센서 장치 및 이의 제조 방법 | |
| KR100541397B1 (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| US7022554B2 (en) | Method for fabricating circuit module | |
| JP2006108460A (ja) | 半導体装置及びその製造方法 | |
| KR102382971B1 (ko) | 반도체 공정 진단을 위한 온도 센서 장치 및 이의 제조 방법 | |
| KR20240071564A (ko) | 반도체 공정 진단을 위한 트렌치형 플라즈마 센서 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20191105 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20201021 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20210413 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20210426 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20210426 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20240305 Start annual number: 4 End annual number: 4 |