[go: up one dir, main page]

KR102222274B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR102222274B1
KR102222274B1 KR1020140136817A KR20140136817A KR102222274B1 KR 102222274 B1 KR102222274 B1 KR 102222274B1 KR 1020140136817 A KR1020140136817 A KR 1020140136817A KR 20140136817 A KR20140136817 A KR 20140136817A KR 102222274 B1 KR102222274 B1 KR 102222274B1
Authority
KR
South Korea
Prior art keywords
discharge circuit
wiring
electrostatic discharge
common
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140136817A
Other languages
English (en)
Other versions
KR20160043205A (ko
Inventor
이현기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140136817A priority Critical patent/KR102222274B1/ko
Publication of KR20160043205A publication Critical patent/KR20160043205A/ko
Application granted granted Critical
Publication of KR102222274B1 publication Critical patent/KR102222274B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)

Abstract

본 발명은 불량 검출력과 구동 신뢰성을 개선할 수 있는 방안을 제공하는 것에 과제가 있다.
이를 위해, 본 발명은 기판 상에 서로 교차하는 다수의 게이트배선 및 데이터배선과, 상기 다수의 게이트배선의 제1끝단에 각각 연결된 제1정전기방전회로와, 상기 제1끝단과 반대측에 위치하는 상기 다수의 게이트배선의 제2끝단에 각각 연결된 제2정전기방전회로와, 상기 제1정전기방전회로와 연결된 공통배선과, 상기 제2정전기방전회로와 연결되며, 상기 공통배선과 독립된 신호배선을 포함하는 액정표시장치를 제공한다.

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 정전기방전회로의 연결 저항을 높게 형성시킴으로써 이와 연결된 신호배선의 신호 누설을 감소시킬 수 있는 액정표시장치에 대한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자(OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다.
액정표시장치는 게이트배선 및 데이터배선과 박막트랜지스터 등과 같은 어레이소자가 형성되는 어레이기판과, 이에 대향하는 대향기판으로서 컬러필터기판과, 이들 두 기판 사이에 충진된 액정층으로 구성된다.
액정표시장치 제조시에는 정전기가 자주 발생하게 되는데, 이에 따른 결함을 방지하기 위해, 어레이기판에 형성된 신호 배선의 끝단에 정전기방전회로를 연결하고 이를 공통전압이 인가되는 공통배선에 연결하게 된다.
도 1은 종래의 액정표시장치의 어레이기판에 대한 불량 검사 공정시 게이트배선의 양단에 정전기방전회로가 연결된 상태의 등가회로를 개략적으로 도시한 도면이고, 도 2는 도 1의 등가회로 상태에서 정전기방전회로의 저항을 도시한 도면이다.
도 1을 참조하면, 어레이기판에 대한 불량 검사 공정으로서 소위 ART 검사 장비를 이용한 검사 공정에서, n개의 게이트배선(GL)들은 동일한 게이트신호(Gate)를 동시에 인가받게 된다.
게이트배선(GL)들 각각의 양단에는 정전기방전회로(ESD)가 연결되어 있으며, 이와 같은 정전기방전회로(ESD)는 공통전압(Vcom)이 인가되는 공통배선(GL)에 연결되도록 구성된다.
액정표시장치에 정전기가 발생하게 되면, 발생된 정전기는 정전기방전회로(ESD)를 통해 공통배선 측으로 빠져나가게 되어, 정전기 발생에 따른 결함이 방지될 수 있다.
그런데, 종래에는 전체 게이트배선(GL)의 양단이 모두 정전기방전회로(ESD)를 통해 동일한 공통배선(GL)에 연결되도록 구성됨으로써, 신호누설이 증가하는 문제가 있다.
이와 관련하여, 도 2를 참조하며, 정전기방전회로(ESD) 측으로의 게이트신호(Gate)의 전류패스(current path) 상에서, 정전기방전회로(ESD)들의 총저항(Rt)을 산출하면, Rt = Re/(2*n)가 된다. 여기서, Re는 정전기방전회로(ESD)의 저항에 해당된다.
즉, 각 게이트배선(GL)의 양단에 정전기방전회로(ESD)가 구성되고 이들은 공통배선(CL)에 연결되도록 구성되므로, 2*n개의 전체 정전기방전회로(ESD)들은 모두 병렬연결 상태가 되어, 결과적으로 액정표시장치에서의 정전기방전회로(ESD)의 총저항(Rt)은, 위와 같이 Rt = Re/(2*n)이 된다.
이처럼, 정전기방전회로(ESD)의 총저항(Rt)은 게이트배선(GL)의 수의 2배 만큼 낮아지게 되므로, 이에 따라 게이트배선(GL) 상에 인가된 게이트신호(Gate)의 정전기방전회로(ESD)를 통한 전류누설이 높아지게 된다.
한편, 데이터배선 또한 양단에서 정전기방전회로를 통해 공통배선에 연결되도록 구성되는바, 이에 따라 공통배선으로의 전류누설이 높아지는 문제가 있다.
이와 같이 정전기방전회로(ESD)를 통한 공통배선으로의 전류누설이 높아지게 되면, 제품검사 및 구동시 화소 내에서의 충전 특성이 저하되어, 제품검사시 불량 검출력이 저하되고 제품 구동시 화질이 저하되는 문제가 발생하게 된다.
본 발명은 불량 검출력과 구동 신뢰성을 개선할 수 있는 방안을 제공하는 것에 과제가 있다.
전술한 바와 같은 과제를 달성하기 위해, 본 발명은 기판 상에 서로 교차하는 다수의 게이트배선 및 데이터배선과, 상기 다수의 게이트배선의 제1끝단에 각각 연결된 제1정전기방전회로와, 상기 제1끝단과 반대측에 위치하는 상기 다수의 게이트배선의 제2끝단에 각각 연결된 제2정전기방전회로와, 상기 제1정전기방전회로와 연결된 공통배선과, 상기 제2정전기방전회로와 연결되며, 상기 공통배선과 독립된 신호배선을 포함하는 액정표시장치를 제공한다.
여기서, 상기 공통배선과 독립된 신호배선은 접지배선일 수 있다.
상기 제1끝단은 게이트신호가 입력되는 게이트배선의 끝단 측에 위치할 수 있다.
상기 다수의 데이터배선의 제3끝단에 각각 연결된 제3정전기방전회로와, 상기 제3끝단과 반대측에 위치하는 상기 다수의 데이터배선의 제4끝단에 각각 연결된 제4정전기방전회로를 포함하고, 상기 제3정전기방전회로는 상기 독립된 신호배선과 연결되고, 상기 제4정전기방전회로는 상기 공통배선과 연결될 수 있다.
상기 제4정전기방전회로와 공통배선 사이에는, 상기 제4정전기방전회로와 연결되는 플로팅배선과, 상기 플로팅배선과 공통배선을 연결하는 제5정전기방전회로가 위치할 수 있다.
상기 제3끝단은 데이터신호가 입력되는 데이터배선의 끝단 측에 위치할 수 있다.
다른 측면에서, 본 발명은 기판 상에 서로 교차하는 다수의 게이트배선 및 데이터배선과, 상기 다수의 데이터배선의 제3끝단에 각각 연결된 제3정전기방전회로와, 상기 제3끝단과 반대측에 위치하는 상기 다수의 데이터배선의 제4끝단에 각각 연결된 제4정전기방전회로와, 상기 제4정전기방전회로와 연결된 공통배선과, 상기 제3정전기방전회로와 연결되며, 상기 공통배선과 독립된 신호배선을 포함하는 액정표시장치를 제공한다.
상기 공통배선과 독립된 신호배선은 접지배선일 수 있다.
상기 제4정전기방전회로와 공통배선 사이에는, 상기 제4정전기방전회로와 연결되는 플로팅배선과, 상기 플로팅배선과 공통배선을 연결하는 제5정전기방전회로가 위치할 수 있다.
상기 제3끝단은 데이터신호가 입력되는 데이터배선의 끝단 측에 위치할 수 있다.
상기 다수의 게이트배선의 제1끝단에 각각 연결된 제1정전기방전회로와, 상기 제1끝단과 반대측에 위치하는 상기 다수의 게이트배선의 제2끝단에 각각 연결된 제2정전기방전회로와, 상기 제1정전기방전회로와 연결된 공통배선과, 상기 제2정전기방전회로와 연결되며, 상기 공통배선과 독립된 신호배선을 포함하고, 상기 독립된 신호배선은 접지배선일 수 있다.
본 발명에 따르면, 게이트신호 및/또는 데이터신호를 전송하는 신호배선의 양끝단에서의 정전기방전회로의 연결 구조를, 일끝단은 공통배선과 연결되도록 하고 타끝단은 공통배선과 별개의 독립적인 신호배선으로서 접지배선과 연결되도록 이원화하게 된다.
이에 따라, 공통배선으로의 누설전류가 감소되어 화소의 충전 특성이 향상될 수 있게 된다. 따라서, 액정표시장치의 불량 검출력과 구동 신뢰성이 향상될 수 있다.
도 1은 종래의 액정표시장치의 어레이기판에 대한 불량 검사 공정시 게이트배선의 양단에 정전기방전회로가 연결된 상태의 등가회로를 개략적으로 도시한 도면.
도 2는 도 1의 등가회로 상태에서 정전기방전회로의 저항을 도시한 도면.
도 3은 본 발명의 제1실시예에 따른 액정표시장치를 개략적으로 도시한 도면.
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 어레이기판에 대한 불량 검사 공정시 게이트배선과 정전기방전회로가 연결된 상태의 등가회로를 개략적으로 도시한 도면.
도 5는 도 4의 등가회로 상태에서 정전기방전회로의 저항을 도시한 도면.
도 6은 본 발명의 제1실시예에 따른 액정표시장치의 화소영역의 단면 구조를 개략적으로 도시한 도면.
도 7은 종래 및 본 발명의 제1실시예에 따른 액정표시장치의 어레이기판에 대한 검사공정에서의 불량 검출 여부를 비교한 도면.
도 8은 본 발명의 제1실시예에 따른 액정표시장치의 어레이기판에서의 불량 유형별 검출 테스트 결과를 도시한 도면.
도 9는 본 발명의 제2실시예에 따른 액정표시장치에서 데이터배선에 연결된 정전기방전회로의 연결 구조를 개략적으로 도시한 도면.
도 9는 본 발명의 제2실시예에 따른 액정표시장치에서 데이터배선에 연결된 정전기방전회로의 연결 구조의 다른 예를 개략적으로 도시한 도면.
도 11은 본 발명의 제3실시예에 따른 액정표시장치를 개략적으로 도시한 도면.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3은 본 발명의 제1실시예에 따른 액정표시장치를 개략적으로 도시한 도면이고, 도 4는 본 발명의 제1실시예에 따른 액정표시장치의 어레이기판에 대한 불량 검사 공정시 게이트배선과 정전기방전회로가 연결된 상태의 등가회로를 개략적으로 도시한 도면이고, 도 5는 도 4의 등가회로 상태에서 정전기방전회로의 저항을 도시한 도면이고, 도 6은 본 발명의 제1실시예에 따른 액정표시장치의 화소영역의 단면 구조를 개략적으로 도시한 도면이다.
도 3을 참조하면, 제1실시예에 따른 액정표시장치의 어레이기판(110)에는 영상을 표시하는 표시영역(AA)과 그 주변의 비표시영역(NA)이 정의되어 있다.
어레이기판(110) 상에는, 제1방향으로서 행방향을 따라 표시영역(AA)을 가로지르면서 연장된 다수의 게이트배선(GL1 내지 GLn)과, 제1방향과 교차하는 제2방향으로서 열방향을 따라 표시영역(AA)을 가로지르면서 연장된 다수의 데이터배선(DL1 내지 DLm)이 형성되어 있다.
한편, 게이트배선(GL)과 평행하게 이격되며, 표시영역(AA)을 가로지르면서 연장된 공통배선(CL)이 형성된다. 설명의 편의를 위해, 표시영역(AA)을 가로지르며 형성되는 공통배선(CL)을 제1공통배선(CL1)이라 한다.
이와 같이 서로 교차하는 다수의 게이트배선 및 데이터배선(GL, DL)은, 표시영역(AA)에서 매트릭스 형태로 배치된 다수의 화소영역(P)을 정의한다.
화소영역(P)의 구조와 관련하여 도 6을 참조하여 설명한다. 도 6을 참조하면, 각 화소영역(P)에는 대응되는 게이트배선 및 데이터배선(GL, DL)과 연결된 박막트랜지스터(T)와, 박막트랜지스터(T)와 연결된 화소전극(130)이 형성되어 있다.
박막트랜지스터(T)는, 어레이기판(110) 상에 형성된 게이트전극(111)과, 게이트전극(111) 상에 형성된 게이트절연막(113)과, 게이트절연막(113) 상에 형성된 반도체층(115)과, 반도체층(115) 상에 형성되며 서로 이격된 소스전극 및 드레인전극(121, 123)을 포함한다.
한편, 게이트배선(GL)과 공통배선(GL)은 게이트전극(111)과 동일한 공정에서 동일한 물질로 형성될 수 있다. 그리고, 데이터배선(DL)은 소스전극 및 드레인전극(121, 123)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
소스전극 및 드레인전극(121, 123) 상에는 제1보호막(125)이 형성되며, 제1보호막(125)에는 드레인전극(123)을 노출하는 드레인콘택홀(127)이 형성된다. 한편, 화소전극(130)은 드레인콘택홀(127)을 통해 드레인전극(123)과 전기적으로 연결되어 있다.
화소전극(130) 상에는 제2보호막(135)이 형성되어 있다. 구체적으로 도시하지 않았지만, 제1공통배선(CL1) 상의 제1 및 2보호막(135)과 게이트절연막(113)에는, 제1공통배선(CL1)을 노출하는 공통전극콘택홀이 형성될 수 있다.
제2보호막(135) 상의 화소영역(P)에는, 화소전극(130)과 함께 전계를 발생시키는 공통전극(140)이 형성될 수 있다. 이와 같은 공통전극(140) 내부에는 바(bar) 형상의 다수의 개구부(op)가 구성된다. 이에 따라, 화소전극(130)과 공통전극(140) 사이에는 프린지 필스(fringe field)가 유발되어, 프린지 필드에 의해 액정이 구동될 수 있게 된다.
도시하지는 않았지만, 위와 같이 구성된 어레이기판(110) 상에는, 액정층을 사이에 두고 이와 마주보는 대향기판으로서, 예를 들면, 컬러필터기판이 배치될 수 있다.
한편, 전술한 바에서는 프린지 필드 방식의 액정표시장치를 예로 들어 설명하였으나, 이외에 다른 방식의 액정표시장치가 사용될 수도 있다. 일예로, 어레이기판(110)의 각 화소영역(P)에 화소전극 및 공통전극이 바 형태로 패턴되어 교대로 배치된 횡전계 방식의 액정표시장치가 사용될 수도 있다. 다른 예로서, 어레이기판과 컬러필터기판 각각에 화소전극 공통전극이 형성되어, 이들 기판 사이에 수직한 전계를 사용한 방식의 액정표시장치가 사용될 수도 있다.
다시 도 3을 참조하면, 어레이기판(110)의 비표시영역(NA)에는 다수의 패드 및 신호배선이 형성되어 있다.
이와 관련하여, 데이터배선(DL)의 일끝단에는 이와 연결된 데이터패드(DP)가 배치될 수 있으며, 게이트배선(GL)의 일끝단에는 이와 연결된 게이트패드(GP)가 배치될 수 있다.
데이터패드(DP)에는 화소영역(P)의 화소전극(130)에 인가되어 충전되는 데이터신호가 구동회로로부터 입력된다. 한편, 게이트패드(GP)에는 박막트랜지스터(T)를 온/오프(no/off) 스위칭하기 위한 게이트신호가 구동회로로부터 입력된다.
그리고, 비표시영역(NA)에는 공통전압패드(VCP)와 접지패드(GNDP)가 형성되어 있다. 공통전압패드(VCP)에는 전원회로로부터 공통전압(Vcom)이 인가되고, 접지패드(GNDP)에는 접지전압(GND)이 인가될 수 있다.
또한, 비표시영역(NA)에는 공통전압패드(VCP)와 연결되는 공통배선(CL)이 비표시영역(NA)의 적어도 일측을 따라 형성될 수 있다. 설명의 편의를 위해, 비표시영역(NA)에 형성된 공통배선(CL)을 제2공통배선(CL2)이라고 한다.
표시영역(AA)을 가로지르도록 연장된 다수의 제1공통배선(CL1)은 공통적으로 제2공통배선(CL2)에 연결되도록 구성되며, 이에 따라 공통전압패드(VCP)로부터 입력된 공통전압(Vcom)은 표시영역(AA) 내의 각 화소영역(P)으로 전달되어 공통전극(140)에 인가될 수 있다.
또한, 비표시영역(NA)에는 접지패드(GNDP)와 연결되는 접지배선(GNDL)이 비표시영역(NA)의 적어도 일측을 따라 형성될 수 있다. 이와 같은 접지배선(GNDL)은 표시영역(AA) 내부로는 연장되지 않고 비표시영역(NA) 내에 배치되도록 구성된다.
한편, 비표시영역(NA)에서, 다수의 게이트배선(GL) 각각의 양끝단 측에는 정전기방전회로(ESD)가 연결되도록 구성된다. 특히, 본 실시예에 따르면, 게이트배선(GL)의 양끝단 측에 연결된 정전기방전회로(ESD)는 비표시영역(NA)에서 서로 다른 신호배선과 연결되도록 구성하는 것에 특징이 있다.
이와 관련하여 예를 들면, 각 게이트배선(GL)의 일끝단으로서 제1끝단 측은 정전기방전회로(ESD)를 통해 공통배선 즉 제2공통배선(CL2)에 연결되도록 구성되고, 타끝단으로서 제2끝단 측은 정전기방전회로(ESD)를 통해 공통배선과 독립된 신호배선으로서 예를 들면 접지배선(GNDL)에 연결되도록 구성될 수 있다. 한편, 다른 예로서, 제1끝단 측이 접지배선(GNDL)에 연결되고, 제2끝단 측이 제2공통배선(CL2)에 연결되도록 구성될 수 있다. 여기서, 독립된 신호배선으로서, 접지 용도로 구비되는 접지배선(GNDL)을 사용하게 되면, 추가적인 배선을 형성할 필요가 없다.
본 실시예에서는, 설명의 편의를 위해, 게이트신호가 입력되는 입단 측으로서 게이트패드(GP) 근방의 제1끝단이 정전기방전회로(ESD)를 통해 제2공통배선(CL2)에 연결되고, 제1끝단과 표시영역(AA)을 사이에 두고 반대 측에 위치하는 타단 측이 정전기방전회로(ESD)를 통해 접지배선(GNDL)에 연결되는 경우를 예로 들어 설명한다. 그리고, 게이트배선(GL)의 제1끝단과 연결되는 정전기방전회로(ESD)를 제1정전기방전회로(ESD1)라 하고, 게이트배선(GL)의 제2끝단과 연결되는 정전기방전회로(ESD)를 제2정전기방전회로(ESD2)라 한다.
이와 같이, 정전기방전회로(ESD)를 통한 게이트배선(GL)의 방전패스를, 양끝단 측에서 서로 독립적으로 개별 구성함으로써, 공통배선(CL)으로의 게이트신호의 누설을 감소시킬 수 있게 되어, 검사공정에서의 검사력 즉 불량 검출력을 향상시킬 수 있게 된다.
이와 관련하여 도 4 및 5를 참조하여 설명하면, 액정표시장치의 불량 검출을 위한 검사공정인 ART 검사공정에서, 액정표시장치의 어레이기판에 형성된 다수의 게이트배선(GL)은 모두 일측에서 하나로 연결된 상태이며, 이 상태에서 검사용 게이트신호(Gate)를 공통적으로 인가받게 된다.
이때, 게이트배선(GL)의 제1끝단 측은 제1정전기방전회로(ESD1)를 통해 공통배선(CL)와 연결되고, 게이트배선(GL)의 제2끝단 측은 제2정전기방전회로(ESD2)를 통해 접지배선(GNDL)과 연결된다.
이와 같은 배치 관계에 따라, 게이트신호(Gate)는 공통배선(CL)과 접지배선(GNDL)의 2개의 방향으로 누설전류(i1, i2)가 발생하게 되어, 공통배선(CL2)으로의 누설전류(i1)가 감소하게 된다.
즉, 다수의 게이트배선(GL)과 공통배선(CL) 사이의 총 저항값(Rt)은, Rt = Re/n이 된다. 여기서, Re는 정전기방전회로(ESD)의 저항값이며, n은 게이트배선(GL)의 수이다.
이처럼, 공통배선(CL)으로의 정전기방전회로(ESD)의 총 저항값은, 종래에 비해 2배 만큼 높아지게 된다. 이에 따라, 공통배선(CL)으로의 누설전류(i2)가 감소되어, 누설전류 특성이 향상됨을 알 수 있다.
여기서, 공통배선(CL)으로 누설전류가 증가하게 되면, 공통배선(CL) 상의 공통전압(Vcom)에 영향을 주게 되고, 이에 따라 화소영역(P)의 충전특성이 저하된다. 이에 따라, 누설전류에 의해 충전특성이 저하되며, 검사공정시 불량 검출력이 저하되는 결과가 초래된다. 더욱이, 액정표시장치 사용시에도, 누설전류 증가에 따라 충전특성이 저하되어 구동 신뢰성이 저하될 수 있게 된다.
이에 대해, 본 실시예에서는, 전술한 바와 같이, 정전기방전회로(ESD)를 통한 공통배선(CL)으로의 누설전류 특성이 향상되어 누설전류가 감소될 수 있게 된다. 따라서, 액정표시장치의 검사공정시 불량 검출력이 향상되고, 액정표시장치 사용시 구동 신뢰성이 확보될 수 있게 된다.
검사공정시의 불량 검출력 향상과 관련하여, 도 7 및 8을 참조할 수 있다. 도 7은 종래 및 본 발명의 제1실시예에 따른 액정표시장치의 어레이기판에 대한 검사공정에서의 불량 검출 여부를 비교한 도면이고, 도 8은 본 발명의 제1실시예에 따른 액정표시장치의 어레이기판에서의 불량 유형별 검출 테스트 결과를 도시한 도면이다.
이때, 도 7에서는 '조건3'이 어레이기판의 불량 검출과 관련된 조건에 해당되므로, '조건3'을 주목하여 설명한다. '조건3'에서는 펄스 형태의 게이트신호와 펄스 형태의 데이터신호를 인가하게 된다.
이때, 종래의 경우(즉, Mask Revision 전)에서는, 검사 장비로 측정된 VIOS 영상이 전체적으로 어두운 붉은색을 띠게 되며, 이때의 화소의 충전 전압은 대략 -2.07V 수준이다. 따라서, 이와 같은 상태에서는, 불량을 검출하는 것이 불가능하게 된다.
반면, 본 실시예의 경우(즉, Mask Revison 후)에서는, VIOS 영상이 전체적으로 초록색을 띠게 되며, 이때의 화소 충전 전압은 종래에 비해 상당히 높은 7.15V 수준이다. 따라서, 이와 같은 상태에서는, 불량 검출이 가능하게 된다.
이처럼, 본 실시예에 경우에는 신호누설이 감소되어 화소의 충전 특성이 향상될 수 있게 되므로, 불량 검출이 효과적으로 이루어지게 됨을 알 수 있다.
한편, 도 8에서는 어레이기판 시료에서 ①~⑨의 위치에 여러 유형의 불량(게이트 오픈(gate open), 데이터 오픈(data open), 드레인 오픈(drain open), 화소전극-공통전극 숏(PXL-Vcom short), 화소전극-소스드레인 숏(PXL-SD short))을 의도적으로 형성한 후, 이에 대한 검출 결과를 나타내었다. 이를 살펴보면, 여러 유형의 불량이 모두 검출됨을 확인할 수 있다.
전술한 제1실시예에서는, 게이트배선에 연결된 정전기방전회로의 연결 구조 변경을 통해 공통배선으로의 누설전류를 감소시켜, 불량 검출력을 향상시키고 구동 안정성을 확보하는 경우를 설명하였다.
이하의 제2실시예에서는, 데이터배선에 연결된 정전기방전회로의 연결 구조 변경을 통해, 불량 검출력 및 구동 안정성을 확보하는 경우를 설명한다.
한편, 이하의 제2실시예에서는, 제1실시예와 동일유사한 구성에 대해 동일한 도면번호를 부여하며 이에 대한 구체적인 설명을 생략할 수 있다. 그리고, 제2실시예는 데이터배선(DL)과 연결되는 정전기방전회로(ESD)의 배치 구조와 관련되어 있는바, 게이트배선과 연결되는 정전기방전회로의 배치 구조에 대한 구체적인 설명은 생략할 수 있다.
도 9는 본 발명의 제2실시예에 따른 액정표시장치에서 데이터배선에 연결된 정전기방전회로의 연결 구조를 개략적으로 도시한 도면이다. 도 9에서는, 설명의 편의를 위해, 데이터배선 및 이와 연결된 배선들을 위주로 도시하였다.
도 9를 참조하면, 제2실시예에 따른 액정표시장치의 어레이기판(110)에는 영상을 표시하는 표시영역(AA)과 그 주변의 비표시영역(NA)이 정의되어 있다.
어레이기판(110) 상에는, 제1방향으로서 행방향을 따라 표시영역(AA)을 가로지르면서 연장된 다수의 게이트배선(도 3의 GL)과, 제1방향과 교차하는 제2방향으로서 열방향을 따라 표시영역(AA)을 가로지르면서 연장된 다수의 데이터배선(DL)이 형성되어 있다.
한편, 게이트배선과 평행하게 이격되며, 표시영역(AA)을 가로지르면서 연장된 제1공통배선(도 3의 CL1)이 형성된다.
이와 같이 서로 교차하는 다수의 게이트배선 및 데이터배선(DL)은, 표시영역(AA)에서 매트릭스 형태로 배치된 다수의 화소영역(도 3의 P)을 정의한다.
화소영역의 구조와 관련하여서는 앞선 제1실시예의 도 6을 참조할 수 있으며, 이에 대한 구체적인 설명은 생략한다.
어레이기판(110)의 비표시영역(NA)에는 다수의 패드 및 신호배선이 형성되어 있다.
이와 관련하여, 데이터배선(DL)의 일끝단에는 이와 연결된 데이터패드(DP)가 배치될 수 있으며, 게이트배선의 일끝단에는 이와 연결된 게이트패드(도 3의 GP)가 배치될 수 있다.
데이터패드(DP)에는 화소영역(P)의 화소전극(도 6의 130)에 인가되어 충전되는 데이터신호가 구동회로로부터 입력된다. 한편, 게이트패드에는 박막트랜지스터(도 6의 T)를 온/오프(no/off) 스위칭하기 위한 게이트신호가 구동회로로부터 입력된다.
그리고, 비표시영역(NA)에는 공통전압패드(도 3의 VCP)와 접지패드(도 3의 GNDP)가 형성되어 있다. 공통전압패드에는 전원회로로부터 공통전압(Vcom)이 인가되고, 접지패드에는 접지전압(GND)이 인가될 수 있다.
또한, 비표시영역(NA)에는 공통전압패드와 연결되는 제2공통배선(CL2)이 비표시영역(NA)의 적어도 일측을 따라 형성될 수 있다.
또한, 비표시영역(NA)에는 접지패드와 연결되는 접지배선(GNDL)이 비표시영역(NA)의 적어도 일측을 따라 형성될 수 있다. 이와 같은 접지배선(GNDL)은 표시영역(AA) 내부로는 연장되지 않고 비표시영역(NA) 내에 배치되도록 구성된다.
비표시영역(NA)에서, 다수의 데이터배선(DL) 각각의 양끝단 측에는 정전기방전회로(ESD)가 연결되도록 구성된다. 특히, 제1실시예와 유사하게, 데이터배선(DL)의 양끝단 측에 연결된 정전기방전회로(ESD)는 비표시영역(NA)에서 서로 다른 신호배선과 연결되도록 구성하는 것에 특징이 있다.
이와 관련하여 예를 들면, 각 데이터배선(DL)의 일끝단으로서 제3끝단 측은 정전기방전회로(ESD)를 통해 접지배선(GNDL)에 연결되도록 구성되고, 타끝단으로서 제4끝단 측은 정전기방전회로(ESD)를 통해 공통배선 즉 제2공통배선(CL2)에 연결되도록 구성될 수 있다. 한편, 다른 예로서, 제3끝단 측이 제2공통배선(CL2)에 연결되고, 제4끝단 측이 접지배선(GNDL)에 연결되도록 구성될 수 있다.
본 실시예에서는, 설명의 편의를 위해, 데이터신호가 입력되는 입단 측으로서 데이터패드(DP) 근방의 제3끝단이 정전기방전회로(ESD)를 통해 접지배선(GNDL)에 연결되고, 제3끝단과 표시영역(AA)을 사이에 두고 반대 측에 위치하는 타단 측이 정전기방전회로(ESD)를 통해 공통배선(CL)에 연결되는 경우를 예로 들어 설명한다. 그리고, 데이터배선(DL)의 제3끝단과 연결되는 정전기방전회로(ESD)를 제3정전기방전회로(ESD3)라 하고, 데이터배선(DL)의 제4끝단과 연결되는 정전기방전회로(ESD)를 제4정전기방전회로(ESD4)라 한다.
이와 같이, 정전기방전회로(ESD)를 통한 데이터배선의 방전패스를, 양끝단 측에서 서로 독립적으로 개별 구성함으로써, 공통배선(CL)으로의 데이터신호의 누설을 감소시킬 수 있게 된다.
즉, 제1실시예에서 설명한 바와 같이, 데이터배선(DL)에서 공통배선(CL) 측으로의 정전기방전회로(ESD)의 저항이 감소하게 되고, 이에 따라 공통배선(CL) 측으로의 누설전류 또한 감소하게 된다.
이에 따라, 데이터신호에 의한 공통배선(CL) 상의 공통전압(Vcom)의 변동이 감소하게 되어, 화소영역의 충전특성이 향상될 수 있게 된다. 따라서, 불량 검출력과 구동 신뢰성이 향상될 수 있게 된다.
한편, 데이터배선(DL)과 공통배선(CL) 사이의 연결 구조에 있어, 별도의 배선패턴이 이들 사이에 배치되도록 구성될 수도 있다.
이와 관련하여 도 10을 참조할 수 있는데, 데이터배선(DL)들의 제2끝단은 제4정전기방전회로(ESD4)를 통해 플로팅배선(LP)에 연결될 수 있다. 플로팅(floating)배선(LP)은 주변의 배선들과는 독립적으로 형성된 배선패턴에 해당된다. 플로팅배선(LP)의 양 끝단은 정전기방전회로 즉 제5정전기방전회로(ESD5)를 통해 공통배선(CL)과 연결되도록 구성될 수 있다.
즉, 데이터배선(DL)의 제4끝단과 공통배선(CL)은, 이들 사이에 배치된 플로팅배선(LP)과 정전기방전회로(ESD)를 통해 연결되도록 구성될 수 있다.
이와 같은 연결 구조에 의해, 데이터배선(DL)과 공통배선(CL) 사이의 정전기방전회로(ESD)의 저항값은 더욱 증가하게 된다. 이에 따라, 데이터배선(DL)에서 공통배선 측으로의 전류누설이 더욱 감소될 수 있게 되어, 불량 검출력과 구동 신뢰성이 보다 더 향상될 수 있게 된다.
도 11은 본 발명의 제3실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.
도 11을 참조하면, 제3실시예에 따른 액정표시장치는, 전술한 제1실시예의 게이트배선 측의 정전기방전회로 연결 구조와 제2실시예의 데이터배선 측의 정전기방전회로 연결 구조를 모두 포함하고 있다.
한편, 도 11에서는, 설명의 편의를 위해, 제2실시예의 데이터배선 측의 정전기 방전회로 연결 구조로서 도 10에 도시한 구조를 포함하도록 하였는데, 이에 한정되지는 않으며 도 9에 도시한 구조가 포함될 수 있다.
이하의 설명에서는, 제1실시예와 제2실시예에와 동일유사한 구성에 대한 상세한 설명을 생략할 수 있다.
도 11에 도시한 바와 같이, 게이트배선(GL)의 양끝단 측에 연결된 정전기방전회로(ESD)는 비표시영역(NA)에서 서로 다른 신호배선과 연결되도록 구성할 수 있다.
예를 들면, 각 게이트배선(GL)의 제1끝단 측은 제1정전기방전회로(ESD1)를 통해 공통배선 즉 제2공통배선(CL2)에 연결되도록 구성되고, 제2끝단 측은 제2정전기방전회로(ESD2)를 통해 접지배선(GNDL)에 연결되도록 구성될 수 있다.
그리고, 각 데이터배선(DL)의 제3끝단 측은 제3정전기방전회로(ESD3)를 통해 접지배선(GNDL)에 연결되도록 구성되고, 제4끝단 측은 제4정전기방전회로(ESD4)를 통해 제2공통배선(CL2)에 연결되도록 구성될 수 있다. 여기서, 제4정전기방전회로(ESD4)는, 이와 연결된 플로팅배선(LP)과 제5정전기방전회로(ESD5)를 통해, 제2공통배선(CL2)과 연결될 수 있다.
이처럼, 게이트배선(GL)과 데이터배선(DL) 각각의 양끝단에서의 정전기방전회로의 연결 구조에 있어, 일끝단은 공통배선과 연결되도록 하고 타끝단은 공통배선과 별개의 독립적인 신호배선으로서 접지배선과 연결되도록 한다.
이에 따라, 공통배선으로의 누설전류는 보다 더 감소될 수 있게 되어, 불량 검출력과 구동 신뢰성이 보다 더 향상될 수 있게 된다.
전술한 바와 같이, 본 발명의 실시예들에 따르면, 게이트신호 및/또는 데이터신호를 전송하는 신호배선의 양끝단에서의 정전기방전회로의 연결 구조를, 일끝단은 공통배선과 연결되도록 하고 타끝단은 공통배선과 별개의 독립적인 신호배선으로서 접지배선과 연결되도록 이원화하게 된다.
이에 따라, 공통배선으로의 누설전류가 감소되어 화소의 충전 특성이 향상될 수 있게 된다. 따라서, 액정표시장치의 불량 검출력과 구동 신뢰성이 향상될 수 있다.
전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.
110: 어레이기판
AA, NA: 표시영역, 비표시영역
GL, DL: 게이트배선, 데이터배선
CL, CL1, CL2: 공통배선, 제1공통배선, 제2공통배선
GNDL: 접지배선
GP: 게이트패드
DP: 데이터패드
VCP: 공통전압패드
GNDP: 접지패드
ESD, ESD1~EDS5: 정전기방전회로, 제1~5정전기방전회로
LP: 플로팅배선

Claims (13)

  1. 기판 상에 서로 교차하는 다수의 게이트배선 및 데이터배선과;
    상기 다수의 게이트배선의 제1끝단에 각각 연결된 제1정전기방전회로와;
    상기 제1끝단과 반대측에 위치하는 상기 다수의 게이트배선의 제2끝단에 각각 연결된 제2정전기방전회로와;
    상기 제1정전기방전회로와 연결되고, 공통전압이 인가되는 공통전압패드에 직접 연결된 공통배선과;
    상기 제2정전기방전회로와 연결되며, 접지전압이 인가되는 접지패드에 직접 연결되어 상기 공통배선과 독립된 접지배선
    을 포함하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1끝단은 게이트신호가 입력되는 게이트배선의 끝단 측에 위치하는
    액정표시장치.
  4. 제 1 항에 있어서,
    상기 다수의 데이터배선의 제3끝단에 각각 연결된 제3정전기방전회로와;
    상기 제3끝단과 반대측에 위치하는 상기 다수의 데이터배선의 제4끝단에 각각 연결된 제4정전기방전회로
    를 더 포함하고,
    상기 제3정전기방전회로는 상기 접지배선과 연결되고,
    상기 제4정전기방전회로는 상기 공통배선과 연결된
    액정표시장치.
  5. 제 4 항에 있어서,
    상기 제4정전기방전회로와 공통배선 사이에는,
    상기 제4정전기방전회로와 연결되는 플로팅배선과, 상기 플로팅배선과 공통배선을 연결하는 제5정전기방전회로가 위치하는
    액정표시장치.
  6. 제 4 항에 있어서,
    상기 제3끝단은 데이터신호가 입력되는 데이터배선의 끝단 측에 위치하는
    액정표시장치.
  7. 기판 상에 서로 교차하는 다수의 게이트배선 및 데이터배선과;
    상기 다수의 데이터배선의 제3끝단에 각각 연결된 제3정전기방전회로와;
    상기 제3끝단과 반대측에 위치하는 상기 다수의 데이터배선의 제4끝단에 각각 연결된 제4정전기방전회로와;
    상기 제4정전기방전회로와 연결되고, 공통전압이 인가되는 공통전압패드에 직접 연결된 공통배선과;
    상기 제3정전기방전회로와 연결되며, 접지전압이 인가되는 접지패드에 직접 연결되어 상기 공통배선과 독립된 접지배선
    을 포함하는 액정표시장치.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 제4정전기방전회로와 공통배선 사이에는,
    상기 제4정전기방전회로와 연결되는 플로팅배선과, 상기 플로팅배선과 공통배선을 연결하는 제5정전기방전회로가 위치하는
    액정표시장치.
  10. 제 7 항에 있어서,
    상기 제3끝단은 데이터신호가 입력되는 데이터배선의 끝단 측에 위치하는
    액정표시장치.
  11. 제 7 항에 있어서,
    상기 다수의 게이트배선의 제1끝단에 각각 연결된 제1정전기방전회로와;
    상기 제1끝단과 반대측에 위치하는 상기 다수의 게이트배선의 제2끝단에 각각 연결된 제2정전기방전회로
    를 더 포함하고,
    상기 제1정전기방전회로는 상기 공통배선과 연결되고,
    상기 제2정전기방전회로는 상기 접지배선과 연결된
    액정표시장치.
  12. 제 1 항에 있어서,
    검사공정에서,
    상기 다수의 게이트배선은 하나로 연결되어 검사용 게이트신호를 공통적으로 인가받고,
    상기 다수의 게이트배선으로터 상기 제1정전기방전회로 및 상기 공통배선을 통한 상기 공통전압패드까지의 상기 게이트신호의 제1방전패스와, 상기 다수의 게이트배선으로부터 상기 제2정전기방전회로 및 상기 접지배선을 통한 상기 접지패드까지의 상기 게이트신호의 제2방전패스는 서로 독립적으로 개별 구성되는
    액정표시장치.
  13. 제 7 항에 있어서,
    검사공정에서,
    상기 다수의 데이터배선은 하나로 연결되어 검사용 데이터신호를 공통적으로 인가받고,
    상기 다수의 데이터배선으로터 상기 제3정전기방전회로 및 상기 접지배선을 통한 상기 접지패드까지의 상기 데이터신호의 제3방전패스와, 상기 다수의 데이터배선으로부터 상기 제4정전기방전회로 및 상기 공통배선을 통한 상기 공통전압패드까지의 상기 데이터신호의 제4방전패스는 서로 독립적으로 개별 구성되는
    액정표시장치.
KR1020140136817A 2014-10-10 2014-10-10 액정표시장치 Active KR102222274B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140136817A KR102222274B1 (ko) 2014-10-10 2014-10-10 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140136817A KR102222274B1 (ko) 2014-10-10 2014-10-10 액정표시장치

Publications (2)

Publication Number Publication Date
KR20160043205A KR20160043205A (ko) 2016-04-21
KR102222274B1 true KR102222274B1 (ko) 2021-03-03

Family

ID=55917755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140136817A Active KR102222274B1 (ko) 2014-10-10 2014-10-10 액정표시장치

Country Status (1)

Country Link
KR (1) KR102222274B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469612B1 (ko) * 2016-11-30 2022-11-23 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치
CN107703691A (zh) * 2017-10-12 2018-02-16 惠科股份有限公司 阵列基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841631B1 (ko) * 2002-12-31 2008-06-27 엘지디스플레이 주식회사 잔류전하를 제거하는 액정표시장치

Also Published As

Publication number Publication date
KR20160043205A (ko) 2016-04-21

Similar Documents

Publication Publication Date Title
KR102402084B1 (ko) 표시 장치
JP5140999B2 (ja) 液晶表示装置
KR101917853B1 (ko) 정전기 방지 표시 패널과 그 제조 방법, 및 정전기 방지 표시 패널을 포함하는 표시 장치
JP5518898B2 (ja) 液晶表示装置
JP2021523389A (ja) 表示パネル及びその割れ検出方法、並びに表示装置
TWI576735B (zh) 觸控顯示面板及其測試方法
KR102381850B1 (ko) 표시장치
CN108873506B (zh) 母板和母板的测试方法
KR101945866B1 (ko) 차폐 도전체를 가지는 액정 표시 장치
US9869915B2 (en) Array substrate and liquid crystal display panel including the same
KR102423191B1 (ko) 표시장치 및 표시장치의 검사 방법
KR20150085439A (ko) 표시 패널 및 이를 포함하는 표시 장치
US11966132B2 (en) Display device
JP2007226176A (ja) 薄膜トランジスタアレイ基板及び電子インク表示装置
JP5899532B2 (ja) アクティブマトリクス基板
KR102222274B1 (ko) 액정표시장치
JP5585102B2 (ja) アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル
KR101774585B1 (ko) 표시장치
CN111384097B (zh) 显示装置
US11106316B2 (en) Display panel having overlapping position detection lead-out lines disposed in different layers
KR101621560B1 (ko) 액정표시장치 테스트 패턴
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
KR20110023028A (ko) 유기전계발광소자
KR102347412B1 (ko) 표시장치용 표시패널 및 표시패널 검사 방법
KR102123444B1 (ko) 유기발광 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141010

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191007

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141010

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200713

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210224

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210224

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250115

Start annual number: 5

End annual number: 5