[go: up one dir, main page]

KR102219655B1 - Programmable logic controller - Google Patents

Programmable logic controller Download PDF

Info

Publication number
KR102219655B1
KR102219655B1 KR1020207029798A KR20207029798A KR102219655B1 KR 102219655 B1 KR102219655 B1 KR 102219655B1 KR 1020207029798 A KR1020207029798 A KR 1020207029798A KR 20207029798 A KR20207029798 A KR 20207029798A KR 102219655 B1 KR102219655 B1 KR 102219655B1
Authority
KR
South Korea
Prior art keywords
data
control
unit
plc
acquired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020207029798A
Other languages
Korean (ko)
Other versions
KR20200121919A (en
Inventor
다카유키 스즈키
유 나카시니
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20200121919A publication Critical patent/KR20200121919A/en
Application granted granted Critical
Publication of KR102219655B1 publication Critical patent/KR102219655B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

LC(5)는 제어 기기(2X, 3Y)의 데이터(DX) 및 제어 신호(DY) 중 적어도 하나를 취득 데이터(AD)로 설정하는 취득 데이터 설정부(11)와, 취득 데이터(AD)를 기억하는 기억부(12)를 구비한다. PLC(5)는 제어 기기(3Y)를 제어하는 제어 프로그램을 격납하는 프로그램 기억부(13)와, 데이터(DX) 및 제어 신호(DY)를 수신하는 입력 데이터 수신부(14)와, 제어부(15)를 구비한다. 제어부(15)는 입력 데이터 수신부(14)가 수신한 데이터(DX) 및 제어 신호(DY)가 취득 데이터(AD)이면서, 또한 데이터(DX)의 값이 기억부(12)에 가장 최근 기억된 값으로부터 변화된 경우에, 데이터(DX)를 취득 데이터(AD)로서 기억부(12)에 기억시킨다. The LC 5 sets the acquisition data setting unit 11 for setting at least one of the data DX and the control signal DY of the control devices 2X and 3Y as the acquisition data AD, and the acquisition data AD. A storage unit 12 is provided to store. The PLC 5 includes a program storage unit 13 storing a control program for controlling the control device 3Y, an input data receiving unit 14 receiving data DX and a control signal DY, and a control unit 15. ). The control unit 15 indicates that the data DX and the control signal DY received by the input data receiving unit 14 are acquired data AD, and the value of the data DX is most recently stored in the storage unit 12. When it changes from the value, the data DX is stored in the storage unit 12 as the acquisition data AD.

Description

프로그래머블 로직 컨트롤러{Programmable logic controller}Programmable logic controller

본 발명은 FA(Factory Automation) 분야의 설비를 제어하는 프로그래머블 로직 컨트롤러에 관한 것이다.The present invention relates to a programmable logic controller for controlling equipment in the field of FA (Factory Automation).

FA 분야의 설비는 복수의 제어 기기를 조합하여 실현되는 것이 일반적이다. FA 분야의 설비를 구성하는 복수의 제어 기기는, 프로그래머블 로직 컨트롤러(PLC：Programmable Logic Controller)를 구비하는 제어 시스템에 의해 동작이 제어된다. 프로그래머블 로직 컨트롤러는, 명령 실행, 주변장치로부터의 지령, 또는 설정된 조건이 참이 된 타이밍에서, 제어 기기에 관한 데이터 중 미리 설정한 데이터, 또는 모든 데이터를, 미리 설정한 주기로 취득하고, 시계열에 따라서 기억하는 기능을 가지는 것이 있다. 미리 설정한 데이터, 또는 모든 데이터를, 설정한 주기로 취득하고, 시계열에 따라서 기억하는 기능을 가지는 프로그래머블 로직 컨트롤러는, 취득한 데이터를 그래프로 표시함으로써, 데이터의 시계열의 변화를 확인하는 기능을 가진다. Facilities in the FA field are generally realized by combining a plurality of control devices. The operation of the plurality of control devices constituting the facility in the FA field is controlled by a control system including a programmable logic controller (PLC). The programmable logic controller acquires preset data or all data among data related to the control device at a preset period at a timing when an instruction execution, a command from a peripheral device, or a set condition becomes true, and according to a time series. Some have the ability to remember. A programmable logic controller having a function of acquiring previously set data or all data at a set period and storing according to a time series has a function of confirming a change in a time series of data by displaying the acquired data in a graph.

프로그래머블 로직 컨트롤러는 데이터의 시계열의 변화를 취득 부족없이 취득하기 위해서는, 적어도 제어 프로그램을 반복하여 실행할 때마다 데이터를 취득할 필요가 있다. The programmable logic controller needs to acquire data at least every time the control program is repeatedly executed in order to acquire the change in the time series of data without lack of acquisition.

그러나, 프로그래머블 로직 컨트롤러는 제어 프로그램을 실행할 때마다 모든 데이터를 취득했을 경우, 취득한 데이터의 합계 용량이 방대하게 되어, 장기간에 걸쳐서 데이터를 저장할 수 없는 것에 더하여, 데이터의 취득에 시간이 걸린다고 하는 문제가 발생한다. 또, 프로그래머블 로직 컨트롤러는 장기간의 데이터를 저장하기 위해서, 미리 설정한 데이터를 취득했을 경우, 또는 데이터를 취득하는 간격을 길게 했을 경우, 데이터의 취득 부족이 발생하여, 정확한 데이터의 시계열의 변화를 확인할 수 없다고 하는 문제가 발생한다. However, in the case of acquiring all the data every time the control program is executed, the programmable logic controller has a problem that the total capacity of the acquired data becomes enormous, and in addition to the inability to store the data over a long period of time, it takes time to acquire the data. Occurs. In addition, in order to store data for a long period of time, the programmable logic controller may cause insufficient data acquisition when pre-set data is acquired, or when the interval for acquiring data is lengthened. There is a problem that it cannot be done.

프로그래머블 로직 컨트롤러가 취득하는 데이터의 합계 용량을 저감시키기 위해서, 값의 변화시에 데이터를 취득하는 기술이, 개시되어 있다(특허 문헌 1 참조).In order to reduce the total capacity of data acquired by a programmable logic controller, a technique for acquiring data when a value changes is disclosed (refer to Patent Document 1).

특허 문헌 1: 일본 특개 평 11－85264호 공보Patent document 1: Japanese Unexamined Patent Application Publication No. Hei 11-85264

그렇지만, 특허 문헌 1에 나타난 기술은, 취득한 데이터의 시계열의 변화밖에 확인하지 못하여, 모든 데이터의 시계열 변화를 확인하기 위해서는 모든 데이터를 취득할 필요가 있다. 근래, 프로그래머블 로직 컨트롤러의 처리가 고속화되어, 제어 프로그램의 실행에 걸리는 시간이 짧아지고 있어, 일정기간 내의 제어 프로그램의 실행 횟수가 증대하고 있기 때문에, 특허 문헌 1에 나타난 기술은, 모든 데이터를 취득하게 되므로, 취득한 데이터의 합계 용량이 방대하게 되어 버린다고 하는 문제가 발생한다. However, the technique shown in Patent Document 1 can only confirm the change in the time series of the acquired data, and it is necessary to acquire all the data in order to check the time series change of all the data. In recent years, the processing of the programmable logic controller has been accelerated, the time taken to execute the control program has been shortened, and the number of executions of the control program within a certain period has increased. Therefore, the technique shown in Patent Literature 1 requires that all data be acquired. Therefore, a problem arises that the total capacity of the acquired data becomes enormous.

본 발명은 상기를 감안하여 이루어진 것으로서, 취득하는 데이터를 더욱 소용량화할 수 있는 프로그래머블 로직 컨트롤러를 얻는 것을 목적으로 한다. The present invention has been made in view of the above, and an object of the present invention is to obtain a programmable logic controller capable of further reducing the capacity of acquired data.

상술한 과제를 해결하여 목적을 달성하기 위해서, 본 발명은 제어 기기의 복수의 데이터 중 적어도 하나를 취득 데이터로 설정하는 취득 데이터 설정부와, 데이터를 수신하는 입력 데이터 수신부를 구비하는 프로그래머블 로직 컨트롤러이다. 취득 데이터 설정부는 복수의 데이터 중 제어 프로그램을 이용하여 생성하는 것이 규제되어 있는 데이터를 상기 취득 데이터로 설정하고, 기억부는 설정된 취득 데이터를 기억한다. In order to solve the above-described problems and achieve the object, the present invention is a programmable logic controller comprising an acquisition data setting unit for setting at least one of a plurality of data of a control device as acquired data, and an input data receiving unit for receiving data. . The acquisition data setting unit sets, among a plurality of data, data that is restricted to be generated using a control program as the acquisition data, and the storage unit stores the set acquisition data.

본 발명에 따른 프로그래머블 로직 컨트롤러는, 취득하는 데이터를 더욱 소용량화할 수 있다고 하는 효과를 달성한다.The programmable logic controller according to the present invention achieves the effect that the acquired data can be further reduced in capacity.

도 1은 실시 형태 1에 따른 프로그래머블 로직 컨트롤러가 구비되는 제어 시스템의 구성을 나타내는 도면이다.
도 2는 도 1에 나타내는 제어 시스템의 컴퓨터가 생성하는 제어 프로그램의 일례를 나타내는 도면이다.
도 3은 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러에 접속된 컴퓨터의 하드웨어의 구성을 나타내는 도면이다.
도 4는 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러의 하드웨어의 구성을 나타내는 도면이다.
도 5는 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러의 취득 데이터를 취득하는 동작을 나타내는 순서도이다.
도 6은 도 5의 스텝 S1에 있어서 기억부에 기억된 모든 취득 데이터를 설명하는 도면이다.
도 7은 도 5의 스텝 S8에 있어서 기억부에 기억된 변화 이력 데이터를 설명하는 도면이다.
도 8은 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러가 도중(途中) 데이터를 재현하는 동작을 나타내는 순서도이다.
도 9는 도 8의 스텝 S13에 있어서 작성된 도중 취득 데이터를 나타내는 도면이다.
도 10은 도 8에 나타내는 순서도에 따라서 재현된 도중 데이터를 설명하는 도면이다.
도 11은 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러의 내부 데이터를 재현하는 동작을 나타내는 순서도이다.
도 12는 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러의 내부 데이터 재현부에 의해 재현된 내부 데이터를 설명하는 도면이다.
도 13은 실시 형태 2에 따른 프로그래머블 로직 컨트롤러의 내부 데이터를 재현하는 동작을 나타내는 순서도이다.
도 14는 실시 형태 3에 따른 프로그래머블 로직 컨트롤러의 취득 데이터 설정부가 취득 데이터를 설정하는 동작을 나타내는 순서도이다.
도 15는 실시 형태 4에 따른 프로그래머블 로직 컨트롤러가 구비되는 제어 시스템의 구성을 나타내는 도면이다.
도 16은 실시 형태 5에 따른 프로그래머블 로직 컨트롤러가 도중 데이터를 재현하는 동작을 나타내는 순서도이다.
도 17은 도 16에 나타내지는 프로그래머블 로직 컨트롤러에 접속된 컴퓨터의 내부 데이터를 재현하는 동작을 나타내는 순서도이다.1 is a diagram showing a configuration of a control system equipped with a programmable logic controller according to a first embodiment.
FIG. 2 is a diagram showing an example of a control program generated by a computer of the control system shown in FIG. 1.
FIG. 3 is a diagram showing a hardware configuration of a computer connected to the programmable logic controller of the control system shown in FIG. 1.
FIG. 4 is a diagram showing the hardware configuration of the programmable logic controller of the control system shown in FIG. 1.
5 is a flowchart showing an operation of acquiring acquisition data of the programmable logic controller of the control system shown in FIG. 1.
6 is a diagram for explaining all acquired data stored in the storage unit in step S1 of FIG. 5.
7 is a diagram for explaining change history data stored in a storage unit in step S8 of FIG. 5.
FIG. 8 is a flowchart showing an operation of reproducing intermediate data by the programmable logic controller of the control system shown in FIG. 1.
Fig. 9 is a diagram showing data acquired during creation in step S13 of Fig. 8;
10 is a diagram for explaining data during reproduction according to the flow chart shown in FIG. 8.
11 is a flowchart showing an operation of reproducing internal data of the programmable logic controller of the control system shown in FIG. 1.
12 is a view for explaining internal data reproduced by an internal data reproducing unit of the programmable logic controller of the control system shown in FIG. 1.
13 is a flowchart showing an operation of reproducing internal data of the programmable logic controller according to the second embodiment.
14 is a flowchart showing an operation for setting acquisition data by an acquisition data setting unit of the programmable logic controller according to the third embodiment.
15 is a diagram showing a configuration of a control system equipped with a programmable logic controller according to a fourth embodiment.
16 is a flowchart showing an operation for reproducing intermediate data by the programmable logic controller according to the fifth embodiment.
17 is a flow chart showing an operation of reproducing internal data of a computer connected to the programmable logic controller shown in FIG.

이하에, 본 발명의 실시 형태에 따른 프로그래머블 로직 컨트롤러를 도면에 기초하여 상세하게 설명한다. 또한, 이 실시 형태에 의해 이 발명이 한정되는 것은 아니다. Hereinafter, a programmable logic controller according to an embodiment of the present invention will be described in detail based on the drawings. In addition, this invention is not limited by this embodiment.

실시 형태 1.Embodiment 1.

도 1은 실시 형태 1에 따른 프로그래머블 로직 컨트롤러가 구비되는 제어 시스템의 구성을 나타내는 도면이다. 도 2는 도 1에 나타내는 제어 시스템의 컴퓨터가 생성하는 제어 프로그램의 일례를 나타내는 도면이다. 제어 시스템(1)은 FA(Factory Automation) 분야의 설비를 구성하는 것으로, 도 1에 나타내는 것처럼, 설비에 설치되는 복수의 제어 기기 2X, 3Y와, 복수의 제어 기기 2X, 3Y에 접속된 프로그래머블 로직 컨트롤러(Programmable Logic Controllers：이하, 간단하게 PLC로 기재함)(5)와, PLC(5)에 접속된 컴퓨터(6)를 구비한다. 1 is a diagram showing a configuration of a control system equipped with a programmable logic controller according to a first embodiment. FIG. 2 is a diagram showing an example of a control program generated by a computer of the control system shown in FIG. 1. The control system 1 constitutes a facility in the field of FA (Factory Automation), and as shown in FIG. 1, a plurality of control devices 2X and 3Y installed in the facility, and programmable logic connected to a plurality of control devices 2X and 3Y. A controller (Programmable Logic Controllers: hereinafter simply referred to as PLC) 5 and a computer 6 connected to the PLC 5 are provided.

제어 기기 2X, 3Y는 설비에 설치되는 스위치, 조정 밸브, 전자(電磁) 밸브, 모터, 또는 펌프로서, 동작을 실시하는 구동 기기이다. 실시 형태 1에 있어서, 제어 기기 2X는 스위치이고, 제어 기기 3Y는 스위치 이외의 구동 기기이다. 실시 형태 1에 있어서, 제어 시스템(1)은 제어 기기 2X와 제어 기기 3Y를 각각 복수 개 구비한다. 본 명세서는 복수의 제어 기기 2X끼리를 구별하는 경우에는, 제어 기기 2X를, 부호 2X0, 2X1, 2X2, 2X3···2XF(F는 자연수)로 나타내고, 복수의 제어 기기 3Y끼리를 구별하는 경우에는, 제어 기기(3)를 부호 3Y0, 3Y1, 3Y2, 3Y3···3YF로 나타낸다. 또, 본 명세서는, 제어 기기 2X끼리를 구별하지 않는 경우에는, 제어 기기 2X를 부호 2X로 나타내고, 제어 기기 3Y끼리를 구별하지 않는 경우에는 제어 기기 3Y를 부호 3Y로 나타낸다. The control devices 2X and 3Y are driving devices that operate as switches, control valves, electromagnetic valves, motors, or pumps installed in facilities. In the first embodiment, the control device 2X is a switch, and the control device 3Y is a drive device other than a switch. In the first embodiment, the control system 1 includes a plurality of control devices 2X and 3Y, respectively. In the present specification, when distinguishing between a plurality of control devices 2X, the control device 2X is represented by symbols 2X0, 2X1, 2X2, 2X3...2XF (F is a natural number), and when a plurality of control devices 3Y are distinguished The control device 3 is denoted by 3Y0, 3Y1, 3Y2, 3Y3...3YF. In addition, in the present specification, when the control devices 2X are not distinguished from each other, the control device 2X is indicated by the reference numeral 2X, and when the control devices 3Y are not distinguished from each other, the control device 3Y is indicated by the reference numeral 3Y.

컴퓨터(6)는 네트워크 N을 통해서, PLC(5)에 통신 가능하게 접속되어 있다. 네트워크 N은 컴퓨터(6)와 PLC(5)를 서로 통신 가능하게 접속시키는 컴퓨터 네트워크이다. 실시 형태 1에 있어서, 네트워크 N은 FA 설비에 설치되는 LAN(Local Area Network)이다. The computer 6 is communicatively connected to the PLC 5 through the network N. The network N is a computer network that connects the computer 6 and the PLC 5 so that they can communicate with each other. In the first embodiment, the network N is a LAN (Local Area Network) installed in an FA facility.

컴퓨터(6)는 PLC(5)를 통해서, 제어 기기 2X0, 2X1, 2X2, 2X3···2XF, 3Y0, 3Y1, 3Y2, 3Y3···3YF에 접속되어 있다. 컴퓨터(6)는 PLC(5)에서 실행되는 도 2에 나타내는 제어 프로그램(SP)을 생성하여, PLC(5)에 송신한다. PLC(5)는 컴퓨터(6)로부터 수신한 제어 프로그램(SP)을 기억한다. PLC(5)가 제어 프로그램(SP)을 실행함으로써, 제어 기기 3Y0, 3Y1, 3Y2, 3Y3···3YF를 제어한다. 즉, 제어 프로그램(SP)은 PLC(5)에 접속된 제어 기기 3Y0, 3Y1, 3Y2, 3Y3···3YF를 제어하기 위한 컴퓨터 프로그램이다.The computer 6 is connected to the control devices 2X0, 2X1, 2X2, 2X3...2XF, 3Y0, 3Y1, 3Y2, 3Y3...3YF via the PLC 5. The computer 6 generates a control program SP shown in FIG. 2 executed in the PLC 5 and transmits it to the PLC 5. The PLC 5 stores the control program SP received from the computer 6. The PLC 5 controls the control devices 3Y0, 3Y1, 3Y2, 3Y3...3YF by executing the control program SP. That is, the control program SP is a computer program for controlling the control devices 3Y0, 3Y1, 3Y2, 3Y3...3YF connected to the PLC 5.

또, 컴퓨터(6)는 PLC(5)가 제어 프로그램(SP)을 실행하는 횟수를 나타내는 정보를 생성하고, 생성한 제어 프로그램(SP)을 실행하는 횟수를 나타내는 정보를 PLC(5)에 송신한다. PLC(5)는 제어 프로그램(SP)을 실행하는 횟수를 나타내는 정보를 기억한다. Further, the computer 6 generates information indicating the number of times the PLC 5 executes the control program SP, and transmits information indicating the number of times the generated control program SP is executed to the PLC 5 . The PLC 5 stores information indicating the number of times the control program SP is executed.

실시 형태 1에 있어서, 제어 프로그램(SP)은, 도 2에 나타내는 것처럼, 래더(Ladder：LD) 언어로 기술된 래더 프로그램이다. 래더 언어는 IEC(국제 전기 표준 회의) 61131－3 및 JIS(일본공업규격) B 3503：2012에 의해 규정된 언어이다. In the first embodiment, the control program SP is a ladder program described in a ladder (LD) language as shown in FIG. 2. The ladder language is the language specified by IEC (International Electric Standards Conference) 61131-3 and JIS (Japanese Industrial Standard) B 3503:2012.

제어 프로그램(SP)은, 도 2 중의 좌우 양단에 위치하는 2개의 평행한 모선 BL과, 2개의 모선 BL끼리를 연결하는 복수의 랑그(Lang) L을 구비한다. 각 랑그 L은, 도 2 중 좌측에 마련되는 조건부(LA)와, 도 2 중 우측에 마련되는 동작부(LB)를 구비한다. 실시 형태 1에 있어서, 조건부(LA)는 PLC(5)가 제어 기기 2X0, 2X1, 2X2, 2X3···2XF 중 적어도 하나로부터 수신하는 데이터 DX0, DX1, DX2, DX3···DXF에 의해 규정된다. 동작부(LB)는 PLC(5)가 제어 기기 3Y0, 3Y1, 3Y2, 3Y3···3YF 중 적어도 하나에 송신하는 제어 신호 DY0, DY1, DY2, DY3···DYF를 규정한다. The control program SP includes two parallel busbars BL positioned at both ends of the left and right sides in FIG. 2 and a plurality of Langs L connecting the two busbars BL. Each langue L includes a conditional part LA provided on the left side of FIG. 2 and an operation part LB provided on the right side of FIG. 2. In the first embodiment, the conditional part (LA) is defined by data DX0, DX1, DX2, DX3...DXF that the PLC 5 receives from at least one of the control devices 2X0, 2X1, 2X2, 2X3...2XF. do. The operation unit LB defines control signals DY0, DY1, DY2, DY3...DYF that the PLC 5 transmits to at least one of the control devices 3Y0, 3Y1, 3Y2, 3Y3...3YF.

실시 형태 1에 있어서, PLC(5)가 제어 기기 2X0, 2X1, 2X2, 2X3···2XF로부터 수신하는 데이터 DX0, DX1, DX2, DX3···DXF는, 스위치의 온 오프를 나타내는 신호, 즉 「0」이나 「1」을 나타내는 디지털 신호이다. In the first embodiment, the data DX0, DX1, DX2, DX3...DXF received from the control devices 2X0, 2X1, 2X2, 2X3...2XF by the PLC 5 is a signal indicating the on/off of the switch, i.e. It is a digital signal representing "0" or "1".

실시 형태 1에 있어서, 도 2의 가장 위의 랑그 L(부호 L1로 나타냄)은, 제어 기기 3Y0에 송신하는 제어 신호 DY0가, 제어 기기 2X0으로부터 수신하는 데이터 DX0과 같은 것을 나타내고 있다. 도 2의 중앙의 랑그 L(부호 L2로 나타냄)은, 제어 기기 3Y1에 송신하는 제어 신호 DY1가, 제어 기기 2X2로부터 수신하는 데이터 DX2와 같은 것을 나타내고 있음과 아울러, 제어 기기 3Y3에 송신하는 제어 신호 DY3이, 제어 기기 2X2로부터 수신하는 데이터 DX2와 같은 것을 나타내고 있다. 도 2의 가장 아래의 랑그 L(부호 L3으로 나타냄)은, 제어 기기 3Y2에 송신하는 제어 신호 DY2가, 제어 기기 2X3으로부터 수신하는 데이터 DX3의 역(逆)인 것을 나타내고 있다. 즉, 랑그 L3은 제어 기기 2X3으로부터 수신하는 데이터 DX3이 「0」이면 제어 기기 3Y2에 송신하는 제어 신호 DY2가 「1」인 것을 나타내고, 제어 기기 2X3으로부터 수신하는 데이터 DX3이 「1」이면 제어 기기 3Y2에 송신하는 제어 신호 DY2가 「0」인 것을 나타내고 있다.In the first embodiment, the uppermost Langue L (indicated by the symbol L1) in FIG. 2 indicates that the control signal DY0 transmitted to the control device 3Y0 is the same as the data DX0 received from the control device 2X0. Langue L (indicated by the symbol L2) in the center of Fig. 2 indicates that the control signal DY1 transmitted to the control device 3Y1 is the same as the data DX2 received from the control device 2X2, and a control signal transmitted to the control device 3Y3. DY3 represents the same data as DX2 received from the control device 2X2. The lowermost langue L (indicated by the symbol L3) in Fig. 2 indicates that the control signal DY2 transmitted to the control device 3Y2 is the inverse of the data DX3 received from the control device 2X3. That is, if the data DX3 received from the control device 2X3 is ``0'', LANG L3 indicates that the control signal DY2 transmitted to the control device 3Y2 is ``1'', and if the data DX3 received from the control device 2X3 is ``1'', the control device It indicates that the control signal DY2 transmitted to 3Y2 is "0".

실시 형태 1에 있어서, 제어 프로그램(SP)에 의해 제어 신호 DY0, DY1, DY2, DY3···DYF가 데이터 DX0, DX1, DX2, DX3···DXF에 의해 규정되므로, 제어 신호 DY0, DY1, DY2, DY3···DYF는, 온 오프를 나타내는 신호, 즉 「0」이나「1」을 나타내는 디지털 신호이다. 또한, 실시 형태 1에 있어서, 제어 프로그램(SP)은 래더 프로그램이지만, 시퀀셜 펑션 차트(Sequential Function Chart：SFC)로 기술된 SFC 프로그램이어도 된다. SFC 언어는 IEC(국제 전기 표준 회의) 61131－3에 의해 규정된 언어이다. 또, 본 명세서는 데이터 DX0, DX1, DX2, DX3···DXF끼리를 구별하지 않는 경우에는, 「데이터 DX」로 기재하고, 제어 신호 DY0, DY1, DY2, DY3···DYF끼리를 구별하지 않는 경우에는, 「제어 신호 DY」로 기재한다. In the first embodiment, control signals DY0, DY1, DY2, DY3...DYF are defined by data DX0, DX1, DX2, DX3...DXF by the control program (SP), so the control signals DY0, DY1, DY2, DY3...DYF are signals representing ON/OFF, that is, digital signals representing "0" or "1". In the first embodiment, although the control program SP is a ladder program, it may be an SFC program described by a sequential function chart (SFC). The SFC language is the language specified by IEC (International Electrotechnical Standards Conference) 61131-3. In addition, in this specification, when data DX0, DX1, DX2, DX3...DXF are not distinguished, they are described as ``data DX'', and control signals DY0, DY1, DY2, DY3...DYF are not distinguished. If not, it is described as "control signal DY".

다음에, 컴퓨터(6)의 구성을 도면에 기초하여 설명한다. 도 3은 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러에 접속된 컴퓨터의 하드웨어의 구성을 나타내는 도면이다. 실시 형태 1에 따른 컴퓨터(6)는, 컴퓨터 프로그램을 실행하는 것으로서, 도 3에 나타내는 것처럼, CPU(Central Processing Unit)(61)와, RAM(Random Access Memory)(62)과, ROM(Read Only Memory)(63)과, 외부의 정보 기억 장치인 기억 장치(64)와, 입력 장치(65)와, 표시 장치(66)와, 통신 인터페이스(67)를 포함한다. CPU(61), RAM(62), ROM(63), 기억 장치(64), 입력 장치(65), 표시 장치(66) 및 통신 인터페이스(67)는, 버스(B6)를 통해서 서로 접속되어 있다. Next, the configuration of the computer 6 will be described based on the drawings. FIG. 3 is a diagram showing a hardware configuration of a computer connected to the programmable logic controller of the control system shown in FIG. 1. The computer 6 according to the first embodiment executes a computer program, and as shown in FIG. 3, a CPU (Central Processing Unit) 61, a RAM (Random Access Memory) 62, and a ROM (Read Only) Memory) 63, a storage device 64 which is an external information storage device, an input device 65, a display device 66, and a communication interface 67. The CPU 61, RAM 62, ROM 63, memory device 64, input device 65, display device 66, and communication interface 67 are connected to each other via bus B6. .

CPU(61)는 RAM(62)을 작업 영역으로서 사용하면서, ROM(63) 및 기억 장치(64)에 기억되어 있는 프로그램을 실행한다. ROM(63)에 기억되어 있는 프로그램은 BIOS(Basic Input/Output System) 또는 UEFI(Unified Extensible Firmware Interface)지만, ROM(63)에 기억되어 있는 프로그램은, BIOS 또는 UEFI로 한정되지 않는다. 실시 형태 1에 있어서, 기억 장치(64)에 기억되어 있는 프로그램은, 오퍼레이팅 시스템 프로그램 및 엔지니어링 툴 프로그램이지만, 기억 장치(64)에 기억되어 있는 프로그램은, 오퍼레이팅 시스템 프로그램 및 엔지니어링 툴 프로그램으로 한정되지 않는다. 실시 형태 1에 있어서, 기억 장치(64)는 SSD(Solid State Drive) 또는 HDD(Hard Disk Drive)이지만, 기억 장치(64)는 SSD 또는 HDD로 한정되지 않는다.The CPU 61 executes programs stored in the ROM 63 and the storage device 64 while using the RAM 62 as a work area. The program stored in the ROM 63 is BIOS (Basic Input/Output System) or UEFI (Unified Extensible Firmware Interface), but the program stored in the ROM 63 is not limited to BIOS or UEFI. In the first embodiment, the program stored in the storage device 64 is an operating system program and an engineering tool program, but the program stored in the storage device 64 is not limited to the operating system program and the engineering tool program. . In the first embodiment, the storage device 64 is an SSD (Solid State Drive) or an HDD (Hard Disk Drive), but the storage device 64 is not limited to an SSD or an HDD.

입력 장치(65)는 유저로부터의 조작 입력을 접수한다. 실시 형태 1에 있어서, 입력 장치(65)는 키보드 또는 마우스지만, 키보드 또는 마우스로 한정되지 않는다. 표시 장치(66)는 문자 및 화상을 표시한다. 실시 형태 1에 있어서, 표시 장치(66)는 액정 표시 장치이지만, 액정 표시 장치로 한정되지 않는다. 통신 인터페이스(67)는 PLC(5)와 통신을 행한다. The input device 65 receives an operation input from a user. In the first embodiment, the input device 65 is a keyboard or mouse, but is not limited to a keyboard or mouse. The display device 66 displays characters and images. In the first embodiment, the display device 66 is a liquid crystal display device, but it is not limited to a liquid crystal display device. The communication interface 67 communicates with the PLC 5.

PLC(5)는 JIS(일본공업규격) B 3502：2011로 규정된 프로그래머블 컨트롤러이다. PLC(5)는 기동된 후, 제어 프로그램(SP)을 미리 설정된 주기마다 반복하여 실행한다. PLC(5)는 제어 프로그램(SP)을 미리 설정된 횟수 실행한다. 제어 프로그램(SP)을 반복하여 실행하는 횟수는, 컴퓨터(6)로부터 수신한다. PLC(5)는 제어 프로그램(SP)을 실행할 때마다, 제어 기기 2X0, 2X1, 2X2, 2X3···2XF로부터의 데이터 DX0, DX1, DX2, DX3···DXF를 수신한다. PLC(5)는 제어 프로그램(SP)을 실행할 때마다, 제어 기기 3Y0, 3Y1, 3Y2, 3Y3···3YF에 송신하는 데이터인 제어 신호 DY0, DY1, DY2, DY3···DYF를 취득한다. 제어 신호 DY0, DY1, DY2, DY3···DYF를 취득하는 것은, 데이터인 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신하는 것에 상당한다. 실시 형태 1에 있어서, PLC(5)는 제어 프로그램(SP)의 복수의 랑그 L 중 위에서부터 차례로 실행한다. 실시 형태 1에 있어서, PLC(5)는 제어 프로그램(SP)을 위의 랑그 L(L1)에서부터 차례로 실행하여 마지막 랑그 L을 실행하면, 처음 랑그 L(L1)로 돌아간다. 실시 형태 1에 있어서, PLC(5)는 위의 랑그 L(L1)에서부터 차례로 실행하여 마지막 랑그 L을 실행한 후에 처음 랑그 L(L1)로 돌아가는 것을 반복하여, 제어 기기 2X0, 2X1, 2X2, 2X3···2XF, 3Y0, 3Y1, 3Y2, 3Y3···3YF의 제어를 행한다. 또한, 본 명세서는, PLC(5)는 제어 프로그램(SP)을 위의 랑그 L(L1)에서부터 차례로 실행하여 마지막 랑그 L을 실행하는 것을 「1 스캔」이라고 부른다. PLC 5 is a programmable controller specified in JIS (Japanese Industrial Standard) B 3502:2011. After the PLC 5 is started, it repeatedly executes the control program SP every preset cycle. The PLC 5 executes the control program SP a preset number of times. The number of times the control program SP is repeatedly executed is received from the computer 6. Each time the PLC 5 executes the control program SP, it receives data DX0, DX1, DX2, DX3...DXF from the control devices 2X0, 2X1, 2X2, 2X3...2XF. Whenever the control program SP is executed, the PLC 5 acquires control signals DY0, DY1, DY2, DY3...DYF, which are data to be transmitted to the control devices 3Y0, 3Y1, 3Y2, 3Y3...3YF. Acquiring the control signals DY0, DY1, DY2, DY3...DYF corresponds to receiving the control signals DY0, DY1, DY2, DY3...DYF which are data. In the first embodiment, the PLC 5 sequentially executes from the top of the plurality of LANGs L of the control program SP. In the first embodiment, the PLC 5 returns to the first langue L(L1) when the control program SP is sequentially executed from the above langue L(L1) and the last langue L is executed. In the first embodiment, the PLC 5 repeats the execution from the above Langue L (L1) in sequence and returns to the first Langue L (L1) after executing the last Langue L, and the control devices 2X0, 2X1, 2X2, 2X3. 2XF, 3Y0, 3Y1, 3Y2, 3Y3...3YF are controlled. In addition, in this specification, the PLC 5 executes the control program SP sequentially from the upper langue L (L1) and executes the last langue L as "one scan".

실시 형태 1에 있어서, PLC(5)는 제어 프로그램(SP)을 실행한 후, 즉 매스캔의 마지막에, 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신하는데, 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신하는 타이밍은, 제어 프로그램(SP)의 실행 후, 즉 매스캔의 마지막으로 한정되지 않는다. PLC(5)는 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF 중 1 이상을 기억한다. 또한, 실시 형태 1에 있어서, PLC(5)는 스위치인 제어 기기 2X의 데이터 DX0, DX1, DX2, DX3···DXF를 수신하는데, 스위치 외에 링크 특수 릴레이, 타이머, 롱 타이머, 링크 특수 레지스터, 리프레쉬 데이터 레지스터, 특수 릴레이, 특수 레지스터, 펑션 입력, 펑션 출력, 및 펑션 디바이스 중 적어도 하나의 데이터를 수신해도 된다. In the first embodiment, the PLC 5 executes the control program SP, i.e., at the end of the mass scan, data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3. When DYF is received, the timing of receiving data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF is after execution of the control program (SP). It is not limited to the end of the mascan. PLC(5) stores one or more of data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF. Further, in the first embodiment, the PLC 5 receives data DX0, DX1, DX2, DX3...DXF of the control device 2X which is a switch. In addition to the switch, a link special relay, timer, long timer, link special register, You may receive data of at least one of a refresh data register, a special relay, a special register, a function input, a function output, and a function device.

PLC(5)는, 도 1에 나타내는 것처럼, 취득 데이터(AD)를 설정하는 취득 데이터 설정부(11)와, 취득 데이터(AD)를 기억하는 기억부(12)와, 제어 프로그램(SP)을 격납하는 프로그램 기억부(13)와, 입력 데이터 수신부(14)와, 제어부(15)와, 내부 데이터 재현부(16)와, 입출력부(17)를 구비한다. 취득 데이터(AD)는 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF 중, PLC(5)가 취득하여 기억하는 것이 설정된 데이터이다.As shown in Fig. 1, the PLC 5 includes an acquisition data setting unit 11 for setting the acquisition data AD, a storage unit 12 for storing the acquisition data AD, and a control program SP. A program storage unit 13 to be stored, an input data receiving unit 14, a control unit 15, an internal data reproducing unit 16, and an input/output unit 17 are provided. Acquisition data (AD) is data set to be acquired and stored by the PLC 5 among data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF.

취득 데이터 설정부(11)는 복수의 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF 중 적어도 하나를 취득 데이터(AD)로 설정한다. 취득 데이터 설정부(11)는 프로그램 기억부(13)가 격납한 제어 프로그램(SP)을 참조하여, 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF 중 적어도 하나를 취득 데이터(AD)로 설정한다.The acquisition data setting unit 11 sets at least one of a plurality of data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF as acquisition data AD. The acquisition data setting unit 11 refers to the control program (SP) stored in the program storage unit 13, and the data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3... • At least one of DYF is set as acquisition data (AD).

실시 형태 1에 있어서, 취득 데이터 설정부(11)는 데이터 DX0, DX1, DX2, DX3···DXF와, 제어 신호 DY0, DY1, DY2, DY3···DYF 중, 제어 프로그램(SP)을 이용하여 생성할 수 있는 제어 신호 DY0, DY1, DY2, DY3···DYF를 취득 데이터(AD)로 설정하지 않는다. 취득 데이터 설정부(11)는 데이터 DX0, DX1, DX2, DX3···DXF와, 제어 신호 DY0, DY1, DY2, DY3···DYF 중 제어 프로그램(SP)을 이용하여 생성할 수 없는 데이터 DX0, DX1, DX2, DX3···DXF를 취득 데이터(AD)로 설정한다. 즉, 취득 데이터 설정부(11)는 데이터 DX0, DX1, DX2, DX3···DXF와, 제어 신호 DY0, DY1, DY2, DY3···DYF 중 제어 프로그램(SP)을 이용하여 생성하는 것이 규제되어 있는 데이터 DX0, DX1, DX2, DX3···DXF를 취득 데이터(AD)로 설정한다.In the first embodiment, the acquisition data setting unit 11 uses a control program (SP) among data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF. Control signals DY0, DY1, DY2, DY3...DYF that can be generated by doing so are not set as acquisition data (AD). Acquisition data setting unit 11 includes data DX0, DX1, DX2, DX3...DXF, and data DX0 that cannot be generated using the control program (SP) among the control signals DY0, DY1, DY2, DY3...DYF. , DX1, DX2, DX3... Set DXF as acquisition data (AD). That is, the acquisition data setting unit 11 regulates the generation of data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF using a control program (SP). Set the set data DX0, DX1, DX2, DX3...DXF as the acquired data (AD).

프로그램 기억부(13)는 제어 프로그램(SP)에 더하여, PLC(5)가 제어 프로그램(SP)을 실행하는 횟수를 나타내는 정보를 격납한다. 실시 형태 1에 있어서, PLC(5)가 제어 프로그램(SP)을 실행하는 횟수는, 복수 회이다. 프로그램 기억부(13)는 입출력부(17)를 통해서 제어 기기 2X0, 2X1, 2X2, 2X3···2XF, 3Y0, 3Y1, 3Y2, 3Y3···3YF에 접속되어 있다. 입출력부(17)는 제어 프로그램(SP)에 따라서 제어 기기 2X0, 2X1, 2X2, 2X3···2XF, 3Y0, 3Y1, 3Y2, 3Y3···3YF를 제어하는 것이다. 입출력부(17)는 제어 프로그램(SP)을 미리 설정된 주기마다, 미리 설정된 횟수 반복하여 실행하여, 제어 신호 DY0, DY1, DY2, DY3···DYF를 생성한다. 입출력부(17)는 생성한 제어 신호 DY0, DY1, DY2, DY3···DYF를 제어 기기 3Y0, 3Y1, 3Y2, 3Y3···3YF에 송신한다. The program storage unit 13 stores information indicating the number of times the PLC 5 executes the control program SP in addition to the control program SP. In the first embodiment, the number of times the PLC 5 executes the control program SP is a plurality of times. The program storage section 13 is connected to the control devices 2X0, 2X1, 2X2, 2X3...2XF, 3Y0, 3Y1, 3Y2, 3Y3...3YF via the input/output section 17. The input/output unit 17 controls the control devices 2X0, 2X1, 2X2, 2X3...2XF, 3Y0, 3Y1, 3Y2, 3Y3...3YF according to the control program SP. The input/output unit 17 repeatedly executes the control program SP for each preset period, a preset number of times, and generates control signals DY0, DY1, DY2, DY3...DYF. The input/output unit 17 transmits the generated control signals DY0, DY1, DY2, DY3...DYF to the control devices 3Y0, 3Y1, 3Y2, 3Y3...3YF.

입력 데이터 수신부(14)는 모든 제어 기기 2X0, 2X1, 2X2, 2X3···2XF로부터의 데이터 DX0, DX1, DX2, DX3···DXF와 입출력부(17)가 제어 기기 3Y0, 3Y1, 3Y2, 3Y3···3YF에 송신하는 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신한다. 입력 데이터 수신부(14)는 입출력부(17)가 제어 프로그램(SP)을 실행할 때마다, 모든 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신한다. 실시 형태 1에 있어서, 입출력부(17)가 제어 프로그램(SP)을 반복하여 실행하므로, 입력 데이터 수신부(14)는 모든 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 복수 회 수신한다. 또, 실시 형태 1에 있어서, 입력 데이터 수신부(14)는, 입출력부(17)가 제어 프로그램(SP)의 실행을 완료한 후에, 모든 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신한다.The input data receiver 14 includes data DX0, DX1, DX2, DX3...DXF from all control devices 2X0, 2X1, 2X2, 2X3...2XF, and the input/output section 17 is the control device 3Y0, 3Y1, 3Y2, Control signals DY0, DY1, DY2, DY3...DYF transmitted to 3Y3...3YF are received. Whenever the input/output unit 17 executes the control program (SP), the input data receiving unit 14 includes all data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF. Receive. In the first embodiment, since the input/output unit 17 repeatedly executes the control program (SP), the input data receiving unit 14 includes all data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, and DY2, DY3...DYF is received multiple times. In addition, in the first embodiment, after the input/output unit 17 completes execution of the control program (SP), the input data receiving unit 14 includes all data DX0, DX1, DX2, DX3...DXF and a control signal. DY0, DY1, DY2, DY3...DYF is received.

제어부(15)는 입력 데이터 수신부(14)가 복수 회 모든 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신하는 동안의 적어도 1회에 있어서, 입력 데이터 수신부(14)가 수신한 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억부(12)에 기억시킨다. 실시 형태 1에 있어서, 제어부(15)는 입출력부(17)가 제어 프로그램(SP)을 미리 설정된 횟수 반복하여 실행할 때의 임의의 1회, 즉, 입력 데이터 수신부(14)가 복수 회 모든 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신하는 동안의 임의의 1회에 있어서, 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억부(12)에 기억시킨다. 또, 실시 형태 1에 있어서, 제어부(15)는, 입출력부(17)가 제어 프로그램(SP)을 반복하여 실행하는 복수 회 중 처음 제어 프로그램(SP)의 실행이 완료된 후에, 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억부(12)에 기억시킨다.The control unit 15 is at least once while the input data receiving unit 14 receives all data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF multiple times. Then, the data DX0, DX1, DX2, DX3...DXF received by the input data receiving section 14 and all of the control signals DY0, DY1, DY2, DY3...DYF are stored in the storage section 12. In the first embodiment, the control unit 15 is an arbitrary one when the input/output unit 17 repeatedly executes the control program SP a preset number of times, that is, the input data receiving unit 14 is a plurality of times all data DX0 , DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3... control with data DX0, DX1, DX2, DX3...DXF at any one time while receiving DYF All of the signals DY0, DY1, DY2, DY3...DYF are stored in the storage unit 12. In addition, in the first embodiment, the control unit 15 includes data DX0, DX1, and data DX0, DX1, after the execution of the first control program SP is completed among a plurality of times in which the input/output unit 17 repeatedly executes the control program SP. DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF are all stored in the storage unit 12.

제어부(15)는 입력 데이터 수신부(14)가 복수 회 모든 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신하는 동안의 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억부(12)에 기억시키는 적어도 1회 이외의 다른 회에 있어서, 취득 데이터(AD)를 기억부(12)에 기억시킨다. 즉, 제어부(15)는 취득 데이터(AD)를 기억부(12)에 적어도 1회 기억시킨다. 또, 제어부(15)가 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억부(12)에 기억시키는 적어도 1회는, 입력 데이터 수신부(14)가 복수 회 모든 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 수신하는 동안의 제어부(15)가 취득 데이터(AD)를 기억부(12)에 기억시키는 회 이외의 회이다.The control unit 15 is the data DX0, DX1 while the input data receiving unit 14 receives all data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF multiple times. , DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3... DYF are all stored in the storage unit 12 at least once. It is stored in the part 12. That is, the control unit 15 stores the acquired data AD in the storage unit 12 at least once. In addition, at least once when the control unit 15 stores all of the data DX0, DX1, DX2, DX3...DXF and the control signals DY0, DY1, DY2, DY3...DYF in the storage unit 12, input While the data receiving unit 14 receives all data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF multiple times, the control unit 15 acquires data (AD). It is a meeting other than the meeting which is stored in the storage unit 12.

제어부(15)는 취득 데이터(AD)를 기억부(12)에 기억시킬 때에는, 입력 데이터 수신부(14)가 수신한 데이터 DX0, DX1, DX2, DX3···DXF가 취득 데이터(AD)이고, 입력 데이터 수신부(14)가 수신한 데이터 DX0, DX1, DX2, DX3···DXF의 값이 기억부(12)에 가장 최근 기억된 값으로부터 변화된 경우에, 입력 데이터 수신부(14)가 수신한 데이터 DX0, DX1, DX2, DX3···DXF를 취득 데이터(AD)로서 기억부(12)에 기억한다. When the control unit 15 stores the acquisition data AD in the storage unit 12, the data DX0, DX1, DX2, DX3...DXF received by the input data receiving unit 14 are acquired data AD, Data received by the input data receiving unit 14 when the value of the data DX0, DX1, DX2, DX3...DXF received by the input data receiving unit 14 is changed from the most recently stored value in the storage unit 12 DX0, DX1, DX2, DX3...DXF are stored in the storage unit 12 as acquisition data AD.

실시 형태 1에 있어서, 제어부(15)는 입출력부(17)의 제어 프로그램(SP)의 처음 실행이 완료된 후에, 수신한 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억부(12)에 기억시키므로, 입출력부(17)의 제어 프로그램(SP)의 2회째 이후의 실행이 완료된 후에, 기억부(12)에 가장 최근 기억시킨 값으로부터 데이터 DX0, DX1, DX2, DX3···DXF의 값이 변화했을 경우에, 값이 변화된 데이터 DX0, DX1, DX2, DX3···DXF를 기억한다. 또한, 본 명세서는, 입출력부(17)가 제어 프로그램(SP)을 실행한 후에, 제어부(15)가 값이 변화된 데이터 DX0, DX1, DX2, DX3···DXF를 기억하는 것을 「스캔한다」로 기재한다. In the first embodiment, the control unit 15 includes the received data DX0, DX1, DX2, DX3...DXF and the control signals DY0, DY1, after the initial execution of the control program SP of the input/output unit 17 is completed. Since all of DY2, DY3...DYF are stored in the storage unit 12, after the second and subsequent execution of the control program SP of the input/output unit 17 is completed, the most recently stored in the storage unit 12. When the value of data DX0, DX1, DX2, DX3...DXF changes from the value, the changed data DX0, DX1, DX2, DX3...DXF is memorized. In addition, in this specification, after the input/output unit 17 executes the control program SP, the control unit 15 “scans” to store the data DX0, DX1, DX2, DX3...DXF whose values have been changed. Write as.

내부 데이터 재현부(16)는 기억부(12)에 기억된 취득 데이터(AD)와 프로그램 기억부(13)가 격납한 제어 프로그램(SP)에 기초하여, 각 스캔의 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 재현하는 것이다. 각 스캔의 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두는, 각 스캔시의 모든 제어 기기 2X0, 2X1, 2X2, 2X3···2XF, 3Y0, 3Y1, 3Y2, 3Y3···3YF의 상태를 나타내는 내부 데이터이다. The internal data reproducing unit 16 is based on the acquisition data AD stored in the storage unit 12 and the control program SP stored in the program storage unit 13, the data of each scan DX0, DX1, DX2, DX3. It reproduces all of DXF and control signals DY0, DY1, DY2, DY3...DYF. Data of each scan DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF are all control devices 2X0, 2X1, 2X2, 2X3... This is internal data showing the states of 2XF, 3Y0, 3Y1, 3Y2, 3Y3...3YF.

다음에, 실시 형태 1에 따른 PLC의 구성을 도면에 기초하여 설명한다. 도 4는 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러의 하드웨어의 구성을 나타내는 도면이다. PLC(5)는, 도 4에 나타내는 것처럼, 네트워크 N을 통해서 컴퓨터(6)에 통신 가능하게 접속된 CPU 유닛(21)과, 제어 기기 2X에 접속된 입력 유닛(22)과, 제어 기기 3Y에 접속된 출력 유닛(23)을 구비한다. Next, the configuration of the PLC according to the first embodiment will be described based on the drawings. FIG. 4 is a diagram showing the hardware configuration of the programmable logic controller of the control system shown in FIG. 1. As shown in Fig. 4, the PLC 5 is connected to the CPU unit 21 communicatively connected to the computer 6 via the network N, the input unit 22 connected to the control device 2X, and the control device 3Y. It has an output unit 23 connected.

CPU 유닛(21)은, 도 4에 나타내는 것처럼, 컴퓨터(6)와 통신 가능하게 접속하는 통신 인터페이스(211)와, 컴퓨터 프로그램을 실행하는 MPU(Micro-Processing Unit)(212)와, 제어 프로그램(SP)을 기억하는 메모리(213)를 구비한다. CPU 유닛(21)은 네트워크 N과 통신 인터페이스(211)를 통해서 접속된 통신용 회로(214)와, 버스 인터페이스(215)를 구비한다. MPU(212)와 메모리(213)와 통신용 회로(214)와 버스 인터페이스(215)는, 내부 버스(B5)를 통해서 접속되어 있다. As shown in FIG. 4, the CPU unit 21 includes a communication interface 211 communicatively connected to the computer 6, an MPU (Micro-Processing Unit) 212 for executing a computer program, and a control program ( SP) is provided with a memory 213. The CPU unit 21 includes a communication circuit 214 connected through a network N and a communication interface 211 and a bus interface 215. The MPU 212, the memory 213, the communication circuit 214, and the bus interface 215 are connected via an internal bus B5.

메모리(213)는 제어 프로그램(SP) 및 데이터를 기억 가능한 기억 영역을 구비한다. 메모리(213)는 불휘발성의 반도체 메모리, 또는 휘발성의 반도체 메모리에 의해 구성된다. 불휘발성의 반도체 메모리, 또는 휘발성의 반도체 메모리로서, RAM, ROM, 플래쉬 메모리, EPROM(Erasable Programmable Read Only Memory), 또는 EEPROM(Electrically Erasable Programmable Read Only Memory)을 이용할 수 있다. 또, 메모리(213)는 자기 디스크, 광 디스크, 및 광 자기 디스크 중 적어도 하나에 의해 구성되어도 된다.The memory 213 includes a storage area capable of storing a control program SP and data. The memory 213 is constituted by a nonvolatile semiconductor memory or a volatile semiconductor memory. As a nonvolatile semiconductor memory or a volatile semiconductor memory, RAM, ROM, flash memory, EPROM (Erasable Programmable Read Only Memory), or EEPROM (Electrically Erasable Programmable Read Only Memory) may be used. Further, the memory 213 may be constituted by at least one of a magnetic disk, an optical disk, and a magneto optical disk.

통신용 회로(214)는 단일 회로, 복합 회로, 프로그램화한 프로세서, 병렬 프로그램화한 프로세서, ASIC(Application Specific Integrated Circuit), FPGA(Field-Programmable Gate Array) 또는 이들의 2 이상을 조합하여 실현된다. 버스 인터페이스(215)는 내부 버스(B5)와, 확장 버스(B)를 연결하는 버스 브릿지 회로이다. The communication circuit 214 is realized by a single circuit, a complex circuit, a programmed processor, a parallel programmed processor, an application specific integrated circuit (ASIC), a field-programmable gate array (FPGA), or a combination of two or more thereof. The bus interface 215 is a bus bridge circuit connecting the internal bus B5 and the expansion bus B.

입력 유닛(22) 및 출력 유닛(23)은 구성이 같다. 또한, 이하, 본 명세서는 입력 유닛(22)의 구성 부분에 부호 「I」를 부여하여 설명하고, 출력 유닛(23)의 구성 부분에 부호 「O」를 부여하여 설명한다. 입력 유닛(22) 및 출력 유닛(23)은, 각각, 도 4에 나타내는 것처럼, 제어 기기 2X, 3Y에 접속된 입출력 인터페이스(35I, 35O)와, 입출력 인터페이스(35I, 35O)에 접속된 컨버터(36I, 36O)를 구비한다. 입력 유닛(22) 및 출력 유닛(23)은, 각각, 컴퓨터 프로그램을 기억하는 MPU(37I, 37O)와, 공유 메모리(31I, 31O)와, 통신용 회로(38I, 38O)와, 확장 버스(B)에 접속된 버스 인터페이스(39I, 39O)를 구비한다. MPU(37I, 37O)와 공유 메모리(31I, 31O)와 통신용 회로(38I, 38O)는, 내부 버스(B3I, B3O)를 통해서 접속되어 있다. The input unit 22 and the output unit 23 have the same configuration. In addition, in the following, the present specification is described by denoting a constituent part of the input unit 22 with a reference sign "I", and a constituent part of the output unit 23 with a sign "O". The input unit 22 and the output unit 23, respectively, as shown in Fig. 4, input/output interfaces 35I and 35O connected to the control devices 2X and 3Y, and converters connected to the input/output interfaces 35I and 35O ( 36I, 36O). The input unit 22 and the output unit 23 are MPUs 37I and 37O storing computer programs, shared memories 31I and 31O, communication circuits 38I and 38O, and an expansion bus B, respectively. ) Connected to the bus interfaces 39I and 39O. The MPUs 37I and 37O, the shared memories 31I and 31O, and the communication circuits 38I and 38O are connected via internal buses B3I and B3O.

컨버터(36I, 36O)는 MPU(37I, 37O)에도 접속되어 있다. 컨버터(36I, 36O)는 디지털 I/O(Input/Output)에 의해 실현된다. 통신용 회로(38I, 38O)는 버스 인터페이스(39I, 39O)와 접속되어 있다. The converters 36I and 36O are also connected to the MPUs 37I and 37O. The converters 36I and 36O are realized by digital input/output (I/O). The communication circuits 38I and 38O are connected to the bus interfaces 39I and 39O.

공유 메모리(31I, 31O)는 데이터를 기억 가능한 기억 영역을 구비한다. 공유 메모리(31I, 31O)는 불휘발성의 반도체 메모리, 또는 휘발성의 반도체 메모리에 의해 구성된다. 불휘발성의 반도체 메모리, 또는 휘발성의 반도체 메모리로서, RAM, ROM, 플래쉬 메모리, EPROM, 또는 EEPROM을 이용할 수 있다. 또, 공유 메모리(31I, 31O)는 자기 디스크, 광 디스크, 및 광 자기 디스크 중 적어도 하나에 의해 구성되어도 된다. The shared memories 31I and 31O have a storage area in which data can be stored. The shared memories 31I and 31O are constituted by a nonvolatile semiconductor memory or a volatile semiconductor memory. As a nonvolatile semiconductor memory or a volatile semiconductor memory, RAM, ROM, flash memory, EPROM, or EEPROM can be used. Further, the shared memories 31I and 31O may be constituted by at least one of a magnetic disk, an optical disk, and a magneto-optical disk.

통신용 회로(38I, 38O)는 단일 회로, 복합 회로, 프로그램화한 프로세서, 병렬 프로그램화한 프로세서, ASIC, FPGA 또는 이들의 2 이상을 조합하여 실현된다. The communication circuits 38I and 38O are realized by a single circuit, a complex circuit, a programmed processor, a parallel programmed processor, an ASIC, an FPGA, or a combination of two or more thereof.

입력 유닛(22)의 MPU(37I)는 제어 기기 2X로부터 수신한 데이터 DX를 공유 메모리(31I)에 기억함과 아울러, 내부 버스(B3I), 통신용 회로(38I), 버스 인터페이스(39I) 및 확장 버스(B)를 통해서, CPU 유닛(21)에 송신한다. 출력 유닛(23)의 MPU(37O)는 CPU 유닛(21)으로부터 제어 신호 DY를 수신하고, 수신한 제어 신호 DY를 공유 메모리(31O)에 기억함과 아울러, 컨버터(36O) 및 입출력 인터페이스(35O)를 통해서 제어 기기 3Y에 송신한다. 입력 유닛(22) 및 출력 유닛(23)의 기능은, MPU(37I, 37O)가 컴퓨터 프로그램을 실행함으로써 실현된다. 컴퓨터 프로그램은 소프트웨어, 펌웨어, 또는 소프트웨어와 펌웨어의 조합에 의해 실현된다. The MPU 37I of the input unit 22 stores the data DX received from the control device 2X in the shared memory 31I, as well as an internal bus B3I, a communication circuit 38I, a bus interface 39I, and an expansion bus. It transmits to the CPU unit 21 via (B). The MPU 373 of the output unit 23 receives the control signal DY from the CPU unit 21 and stores the received control signal DY in the shared memory 310, as well as the converter 3600 and the input/output interface 350. It is transmitted to the control device 3Y through. The functions of the input unit 22 and the output unit 23 are realized by the MPUs 37I and 37O executing a computer program. The computer program is realized by software, firmware, or a combination of software and firmware.

PLC(5)의 취득 데이터 설정부(11), 제어부(15) 및 내부 데이터 재현부(16)의 기능은, MPU(212)가 메모리(213)에 기억된 컴퓨터 프로그램을 실행함으로써 실현된다. PLC(5)의 입출력부(17)의 기능은, MPU(212)가 제어 프로그램(SP)을 실행함으로써 실현된다. 컴퓨터 프로그램은 소프트웨어, 펌웨어, 또는 소프트웨어와 펌웨어와의 조합에 의해 실현된다. 프로그램 기억부(13) 및 기억부(12)의 기능은, 메모리(213)에 의해 실현된다. 입력 데이터 수신부(14)의 기능은, 버스 인터페이스(215)에 의해 실현된다. The functions of the acquisition data setting unit 11, the control unit 15, and the internal data reproduction unit 16 of the PLC 5 are realized by the MPU 212 executing a computer program stored in the memory 213. The functions of the input/output unit 17 of the PLC 5 are realized by the MPU 212 executing the control program SP. The computer program is realized by software, firmware, or a combination of software and firmware. The functions of the program storage unit 13 and the storage unit 12 are realized by the memory 213. The function of the input data receiving unit 14 is realized by the bus interface 215.

다음에, 실시 형태 1에 따른 제어 시스템(1)의 PLC(5)의 취득 데이터(AD)를 취득하는 동작을 도면에 기초하여 설명한다. 도 5는 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러의 취득 데이터를 취득하는 동작을 나타내는 순서도이다. 도 6은 도 5의 스텝 S1에 있어서 기억부에 기억된 모든 취득 데이터를 설명하는 도면이다. 도 7은 도 5의 스텝 S8에 있어서 기억부에 기억된 변화 이력 데이터를 설명하는 도면이다. Next, an operation of acquiring the acquisition data AD of the PLC 5 of the control system 1 according to the first embodiment will be described based on the drawings. 5 is a flowchart showing an operation of acquiring acquisition data of the programmable logic controller of the control system shown in FIG. 1. 6 is a diagram for explaining all acquired data stored in the storage unit in step S1 of FIG. 5. 7 is a diagram for explaining change history data stored in a storage unit in step S8 of FIG. 5.

취득 데이터(AD)를 취득할 때에는, PLC(5)의 입출력부(17)는 제어 시스템(1)이 기동된 후에, 프로그램 기억부(13)로부터 제어 프로그램(SP)을 읽어내어, 제어 프로그램(SP)을 1회 실행한다. PLC(5)의 제어부(15)는, 입출력부(17)가 제어 프로그램(SP)을 1회 실행한 후, 즉 1회 스캔한 후, 제어 기기 2X0, 2X1, 2X2, 2X3···2XF로부터 수신한 데이터 DX0, DX1, DX2, DX3···DXF와, 제어 기기 3Y0, 3Y1, 3Y2, 3Y3···3YF에 송신하는 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억부(12)에 기억시킨다(스텝 S1). 또한, 실시 형태 1에 있어서, 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억부(12)에 기억시키는 스캔을 「0 스캔째」로 기재한다. 스텝 S1에 있어서, PLC(5)의 제어부(15)는, 도 6에 나타내는 모든 취득 데이터(AAD)를 기억부(12)에 기억시킨다. 모든 취득 데이터(AAD)는 「0 스캔째」의 취득 데이터(AD)를 나타내는 것이다. 모든 취득 데이터(AAD)는 「0 스캔째」의 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 나타내는 것이다. When acquiring the acquisition data AD, the input/output unit 17 of the PLC 5 reads the control program SP from the program storage unit 13 after the control system 1 is started, and the control program ( SP) is executed once. The control unit 15 of the PLC 5, after the input/output unit 17 executes the control program SP once, i.e., scans once, from the control devices 2X0, 2X1, 2X2, 2X3...2XF. Stores all of the received data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF transmitted to the control device 3Y0, 3Y1, 3Y2, 3Y3...3YF. It is stored in (12) (step S1). Further, in the first embodiment, a scan in which all of the data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF are stored in the storage unit 12 is "0 scan. (First)”. In step S1, the control unit 15 of the PLC 5 causes the storage unit 12 to store all the acquired data AAD shown in FIG. 6. All the acquired data AAD represents the acquired data AD of the "0th scan". All acquired data (AAD) represent all of the data DX0, DX1, DX2, DX3...DXF of the "0th scan" and control signals DY0, DY1, DY2, DY3...DYF.

PLC(5)의 제어부(15)는 제어 시스템(1)에 이상이 없는지 여부를 판정한다(스텝 S2). 실시 형태 1에 있어서, PLC(5)의 제어부(15)는 데이터 DX0, DX1, DX2, DX3···DXF 중 적어도 하나가 정상시의 값과 다르면, 제어 시스템(1)에 이상이 있다고 판정하지만, 이상이 없는지 여부를 판정하는 근거는, 데이터 DX0, DX1, DX2, DX3···DXF 중 적어도 하나로 한정되지 않는다. The control unit 15 of the PLC 5 determines whether or not there is an abnormality in the control system 1 (step S2). In the first embodiment, the control unit 15 of the PLC 5 determines that there is an abnormality in the control system 1 if at least one of the data DX0, DX1, DX2, DX3...DXF is different from the normal value. , The basis for determining whether there is no abnormality is not limited to at least one of data DX0, DX1, DX2, DX3...DXF.

PLC(5)의 제어부(15)는 제어 시스템(1)에 이상이 있다고 판정(스텝 S2：No)하면, 기억부(12)에 기억된 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 PLC(5)의 외부의 정보 기억 장치인 기억 장치(64)에 송신하고(스텝 S3), 도 5에 나타내는 순서도를 종료하여, 취득 데이터(AD)를 취득하는 것을 종료한다. 컴퓨터(6)의 기억 장치(64)는 수신한 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF의 모두를 기억한다.When the control unit 15 of the PLC 5 determines that there is an abnormality in the control system 1 (step S2: No), the data stored in the storage unit 12 are DX0, DX1, DX2, DX3...DXF and control. All of the signals DY0, DY1, DY2, DY3...DYF are transmitted to the storage device 64, which is an external information storage device of the PLC 5 (step S3), and the flow chart shown in Fig. 5 is finished, and the acquired data End acquiring (AD). The storage device 64 of the computer 6 stores all of the received data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF.

PLC(5)의 제어부(15)는 제어 시스템(1)에 이상이 없다고 판정(스텝 S2：Yes)하면, 제어 시스템(1)이 설정 조건에 해당하고 있는지 여부를 판정한다(스텝 S4). 설정 조건은 유저가 컴퓨터(6)를 통해서 PLC(5)에 데이터 DX0, DX1, DX2, DX3···DXF의 취득을 종료시키기 위한 조건이다. 설정 조건은 유저가 컴퓨터(6)를 이용하여 생성하고, PLC(5)에 송신되어, PLC(5)의 프로그램 기억부(13)에 기억된다. 실시 형태 1에 있어서, 설정 조건은 제어 시스템(1)의 비상 정지 스위치가 조작됨으로써 제어 기기 2X0, 2X1, 2X2, 2X3···2XF, 3Y0, 3Y1, 3Y2, 3Y3···3YF 중 적어도 하나가 정지된 것, 및 제어 프로그램(SP)을 반복한 횟수가 프로그램 기억부(13)에 기억된 제어 프로그램(SP)을 실행하는 횟수에 도달한 것 중 적어도 한쪽이지만, 이들의 적어도 한쪽으로 한정되지 않는다. When the control unit 15 of the PLC 5 determines that there is no abnormality in the control system 1 (step S2: Yes), it determines whether or not the control system 1 meets the setting conditions (step S4). The setting conditions are conditions for the user to end the acquisition of data DX0, DX1, DX2, DX3...DXF from the PLC 5 through the computer 6. The setting conditions are generated by the user using the computer 6, transmitted to the PLC 5, and stored in the program storage unit 13 of the PLC 5. In the first embodiment, the setting condition is at least one of the control devices 2X0, 2X1, 2X2, 2X3...2XF, 3Y0, 3Y1, 3Y2, 3Y3...3YF by operating the emergency stop switch of the control system 1 At least one of the ones stopped and the number of times the control program SP is repeated has reached the number of times the control program SP stored in the program storage unit 13 is executed, but is not limited to at least one of these. .

PLC(5)의 제어부(15)는 설정 조건에 해당하고 있다고 판정(스텝 S4：Yes)하면, 도 5에 나타내는 순서도를 종료하여, 취득 데이터(AD)를 취득하는 것을 종료한다. PLC(5)의 제어부(15)는 설정 조건에 해당하고 있지 않다고 판정(스텝 S4：No)하면, 입출력부(17)가 다음 회의 제어 프로그램(SP)을 실행한 후, PLC(5)의 제어부(15)는 데이터 DX0, DX1, DX2, DX3···DXF를 수신하여, 제어 신호 DY0, DY1, DY2, DY3···DYF를 취득한다(스텝 S5). PLC(5)의 제어부(15)는 수신한 데이터 DX0, DX1, DX2, DX3···DXF와, 취득한 제어 신호 DY0, DY1, DY2, DY3···DYF 중 취득 데이터(AD)로 설정되어 있는 것을 추출한다(스텝 S6). 실시 형태 1에 있어서, PLC(5)의 제어부(15)는 데이터 DX0, DX1, DX2, DX3···DXF를 추출한다.When the control unit 15 of the PLC 5 determines that the setting conditions are met (step S4: Yes), the flow chart shown in Fig. 5 is ended, and the acquisition of the acquisition data AD is ended. When the control unit 15 of the PLC 5 determines that the setting condition is not met (step S4: No), the input/output unit 17 executes the next conference control program SP, and then the control unit of the PLC 5 (15) receives data DX0, DX1, DX2, DX3...DXF, and acquires control signals DY0, DY1, DY2, DY3...DYF (step S5). The control unit 15 of the PLC 5 is set to the acquired data (AD) among the received data DX0, DX1, DX2, DX3...DXF and the acquired control signals DY0, DY1, DY2, DY3...DYF. It is extracted (step S6). In the first embodiment, the control unit 15 of the PLC 5 extracts data DX0, DX1, DX2, DX3...DXF.

PLC(5)의 제어부(15)는 취득 데이터(AD)로 설정되어 있는 것으로서 추출한 데이터 DX0, DX1, DX2, DX3···DXF 중 전회(前回) 스캔시의 값으로부터 변화한 것을 추출한다(스텝 S7). PLC(5)의 제어부(15)는 추출한 것을 기억부(12)에 기억(스텝 S8)하고, 즉 「1 스캔째」를 실행하고, 스텝 S2로 돌아간다. PLC(5)의 제어부(15)는 스텝 S8에 있어서 취득 데이터(AD)로 설정되어 있는 것으로서 추출한 데이터 DX0, DX1, DX2, DX3···DXF 중 전회 스캔시의 값으로부터 변화한 것의 값을 기억함으로써, 입력 데이터 수신부(14)가 수신한 데이터 DX0, DX1, DX2, DX3···DXF의 값이 기억부(12)에 가장 최근 기억된 값으로부터 변화된 경우에, 데이터 DX를 취득 데이터(AD)로서 기억하게 된다. PLC(5)의 제어부(15)는 제어 프로그램(SP)을 반복한 횟수가 프로그램 기억부(13)에 기억된 제어 프로그램(SP)을 실행하는 횟수에 도달할 때까지, 제어 프로그램(SP)을 실행할 때마다, 스텝 S2에서부터 스텝 S8을 반복하여 「스캔」을 실행한다. PLC(5)의 제어부(15)는 각 스캔시의 스텝 S8에 있어서, 기억부(12)에 도 7에 나타내는 변화 이력 데이터(CHD)를 기억시킨다. 변화 이력 데이터(CHD)는 기억부(12)에 기억된 취득 데이터(AD)를 나타내는 것이며, 값이 변화된 데이터 DX명과, 변화된 후의 값과, 변화된 스캔을 대응지어 있다. 즉 제어부(15)는, 스텝 S8에 있어서, 값이 변화된 데이터 DX명과, 변화된 후의 값과, 변화된 스캔을 대응지어 기억부(12)에 기억시킨다. The control unit 15 of the PLC 5 extracts the changed data from the value at the time of the previous scan among the extracted data DX0, DX1, DX2, DX3...DXF as set as the acquisition data AD (step S7). The control unit 15 of the PLC 5 stores the extracted product in the storage unit 12 (step S8), that is, executes the "first scan", and returns to step S2. The control unit 15 of the PLC 5 stores the value of the extracted data DX0, DX1, DX2, DX3, DXF as set as the acquisition data AD in step S8, which has changed from the value at the time of the last scan. By doing so, when the values of the data DX0, DX1, DX2, DX3...DXF received by the input data receiving unit 14 change from the most recently stored value in the storage unit 12, the data DX is acquired (AD) I will remember it as. The control unit 15 of the PLC 5 runs the control program SP until the number of times the control program SP is repeated reaches the number of executions of the control program SP stored in the program storage unit 13. Each time it is executed, "scan" is executed by repeating step S2 to step S8. The control unit 15 of the PLC 5 causes the storage unit 12 to store the change history data CHD shown in Fig. 7 in step S8 during each scan. The change history data CHD represents the acquisition data AD stored in the storage unit 12, and the data DX name whose value has changed, the value after the change, and the changed scan are correlated. That is, in step S8, the control unit 15 associates the data DX name of which the value has changed, the value after the change, and the changed scan, and stores it in the storage unit 12.

실시 형태 1에 있어서, 변화 이력 데이터(CHD)는 2스캔째에 제어 기기 2X0의 데이터 DX0의 값이 「1」로 변화되고, 3스캔째에 제어 기기 2X1의 데이터 DX1의 값이 「1」로 변화된 것을 나타내고 있다. 변화 이력 데이터(CHD)는 3스캔째에 제어 기기 2X2의 데이터 DX2의 값이 「0」으로 변화하고, 5스캔째에 제어 기기 2X1의 데이터 DX1의 값이 「0」으로 변화하고, 7스캔째에 제어 기기 2X0의 데이터 DX0의 값이 「0」으로 변화한 것을 나타내고 있다. In the first embodiment, in the change history data (CHD), the value of the data DX0 of the control device 2X0 changes to "1" in the second scan, and the value of the data DX1 of the control device 2X1 changes to "1" in the third scan. It represents a change. In the change history data (CHD), the value of data DX2 of the control device 2X2 changes to "0" on the 3rd scan, the value of data DX1 of the control device 2X1 changes to "0" on the 5th scan, and the 7th scan. Shows that the value of data DX0 of the control device 2X0 has changed to "0".

다음에, 실시 형태 1에 따른 제어 시스템(1)의 PLC(5)의 취득 데이터(AD)로부터 내부 데이터(IRD)를 재현하는 동작을 도면에 기초하여 설명한다. 도 8은 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러가 도중 데이터를 재현하는 동작을 나타내는 순서도이다. 도 9는 도 8의 스텝 S13에서 작성된 도중 취득 데이터를 나타내는 도면이다. 도 10은 도 8에 나타내는 순서도에 따라서 재현된 도중 데이터를 설명하는 도면이다. 도 11은 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러의 내부 데이터를 재현하는 동작을 나타내는 순서도이다. 도 12는 도 1에 나타내지는 제어 시스템의 프로그래머블 로직 컨트롤러의 내부 데이터 재현부에 의해 재현된 내부 데이터를 설명하는 도면이다. Next, an operation of reproducing the internal data IRD from the acquired data AD of the PLC 5 of the control system 1 according to the first embodiment will be described based on the drawings. FIG. 8 is a flow chart showing an operation of reproducing intermediate data by the programmable logic controller of the control system shown in FIG. 1. 9 is a diagram showing data acquired during creation in step S13 of FIG. 8. 10 is a diagram for explaining data during reproduction according to the flow chart shown in FIG. 8. 11 is a flowchart showing an operation of reproducing internal data of the programmable logic controller of the control system shown in FIG. 1. 12 is a view for explaining internal data reproduced by an internal data reproducing unit of the programmable logic controller of the control system shown in FIG. 1.

도 12에 나타내는 내부 데이터(IRD)는, 모든 스캔시의 데이터 DX0, DX1, DX2, DX3···DXF와 제어 신호 DY0, DY1, DY2, DY3···DYF를 나타내는 것이다. 내부 재현 데이터(IRD)는 모든 스캔시의 모든 제어 기기 2X0, 2X1, 2X2, 2X3···2XF, 3Y0, 3Y1, 3Y2, 3Y3···3YF의 상태를 나타내는 것이다. 도 12에 나타내는 내부 데이터(IRD)는 내부 데이터 재현부(16)에 의해 생성된다.The internal data (IRD) shown in Fig. 12 represents data DX0, DX1, DX2, DX3...DXF and control signals DY0, DY1, DY2, DY3...DYF at the time of all scans. The internal reproduction data (IRD) represents the states of all control devices 2X0, 2X1, 2X2, 2X3...2XF, 3Y0, 3Y1, 3Y2, 3Y3...3YF at all scans. The internal data IRD shown in FIG. 12 is generated by the internal data reproducing unit 16.

내부 데이터 재현부(16)는, 우선, 도 8에 나타내는 순서도의 처리를 실행하여, 도 10에 나타내는 스위치인 제어 기기 2X의 모든 스캔시의 데이터 DX를 나타내는 도중 데이터(WD)를 재현한다. 내부 데이터 재현부(16)는, PLC(5)가 컴퓨터(6)로부터 내부 데이터(IRD)를 작성하는 지령을 수신하면, 도중 데이터(WD)를 재현하기 위해서, 도 6에 나타내는 모든 취득 데이터(AAD)를 기억부(12)로부터 취득하고, 모든 취득 데이터(AAD)를 유지해 둔다(스텝 S10). 내부 데이터 재현부(16)는 모든 취득 데이터(AAD)를 도 8의 순서도를 종료할 때까지 유지해 둔다. The internal data reproducing unit 16 first executes the process of the flow chart shown in Fig. 8 to reproduce the data WD during all scans of the control device 2X, which is a switch shown in Fig. 10, showing data DX. When the PLC 5 receives a command to create the internal data IRD from the computer 6, the internal data reproducing unit 16, in order to reproduce the intermediate data WD, all the acquired data AAD shown in FIG. ) Is acquired from the storage unit 12, and all acquired data AAD is held (step S10). The internal data reproducing unit 16 holds all the acquired data AAD until the flow chart of Fig. 8 is finished.

PLC(5)의 내부 데이터 재현부(16)는 n=1로 하여, n스캔째의 모든 데이터 DX의 재현을 개시한다(스텝 S11). PLC(5)의 내부 데이터 재현부(16)는, 도 7에 나타내는 변화 이력 데이터(CHD)를 참조하여, n스캔째에 값이 변화된 데이터 DX가 있는지 여부를 판정한다(스텝 S12). PLC(5)의 내부 데이터 재현부(16)는 n스캔째에 값이 변화된 데이터 DX가 있다고 판정(스텝 S12：Yes)하면, 변화 이력 데이터(CHD)로부터 n스캔째에 변화된 데이터 DX의 변화 후의 값을 골라 내어, 모든 취득 데이터(AAD)를 n스캔째에 변화된 데이터 DX의 변화 후의 값으로 갱신하고, 도중 모든 취득 데이터(AAD－n)를 생성하고, 생성한 도중 모든 취득 데이터(AAD－n)를 유지해 둔다(스텝 S13). 내부 데이터 재현부(16)는 도중 모든 취득 데이터(AAD－n)를 도 8의 순서도를 종료할 때까지 유지해 둔다. 또한, 도 9는 각 데이터 DX의 값이 스텝 S11에서부터 스텝 S15를 반복할 때마다 변화하는 경우가 있으므로, 각 데이터 DX의 값을 공란으로 나타내고 있다. The internal data reproducing unit 16 of the PLC 5 sets n = 1 and starts reproducing all the data DX at the nth scan (step S11). The internal data reproducing unit 16 of the PLC 5 refers to the change history data CHD shown in Fig. 7 and determines whether there is data DX whose value has been changed at the nth scan (step S12). When the internal data reproducing unit 16 of the PLC 5 determines that there is a data DX whose value has changed at the nth scan (Step S12: Yes), the value after the change of the data DX changed at the nth scan from the change history data CHD Is selected, all acquired data (AAD) is updated to the value after the change of the data DX changed at the nth scan, all acquired data (AAD-n) are generated in the middle, and all acquired data (AAD-n) during generation Is held (step S13). The internal data reproducing unit 16 holds all the acquired data AAD-n on the way until the flow chart in Fig. 8 is finished. In addition, since the value of each data DX may change each time step S11 to step S15 is repeated in FIG. 9, the value of each data DX is shown by blank.

PLC(5)의 내부 데이터 재현부(16)는 n스캔째에 값이 변화된 데이터 DX가 없다고 판정한(스텝 S12：No) 후, 및 모든 취득 데이터(AAD)를 n스캔째에 변화된 데이터 DX의 변화 후의 값으로 갱신하고, 도중 모든 취득 데이터(AAD－n)를 생성한(스텝 S13) 후, 도중 모든 취득 데이터(AAD－n)의 n스캔째에 값이 변화되지 않은 데이터 DX의 값을 유지한다(스텝 S14). PLC(5)의 내부 데이터 재현부(16)는 모든 스캔의 데이터 DX의 갱신이 완료되었는지 여부를 판정한다(스텝 S15). PLC(5)의 내부 데이터 재현부(16)는, 모든 스캔의 데이터 DX의 갱신이 완료되지 않다고 판정(스텝 S15：No)하면, n=n＋1로 하고(스텝 S16), 스텝 S11로 돌아간다. The internal data reproducing unit 16 of the PLC 5 determines that there is no data DX whose value has changed at the nth scan (Step S12: No), and then converts all acquired data (AAD) to the change of data DX changed at the nth scan. After updating to the later value and generating all of the acquired data (AAD-n) in the middle (step S13), the value of the data DX that has not changed in the nth scan of all the acquired data (AAD-n) in the middle is maintained. (Step S14). The internal data reproducing section 16 of the PLC 5 determines whether or not the update of the data DX of all scans has been completed (step S15). If the internal data reproducing unit 16 of the PLC 5 determines that the update of the data DX of all the scans has not been completed (step S15: No), it makes n=n+1 (step S16), and returns to step S11.

PLC(5)의 내부 데이터 재현부(16)는, 모든 스캔의 데이터 DX의 값의 갱신이 완료될 때까지, 스텝 S11에서부터 스텝 S16을 반복한다. PLC(5)의 내부 데이터 재현부(16)는, 스텝 S13에 있어서, 스텝 S13을 전회 실행했을 때 생성된 도중 모든 취득 데이터(AAD－n)를 n스캔째에 변화된 데이터 DX의 변화 후의 값으로 갱신하여, 새로운 도중 모든 취득 데이터(AAD－n)를 생성하여, 유지한다. PLC(5)의 내부 데이터 재현부(16)는, 모든 스캔의 데이터 DX의 갱신이 완료되었다고 판정(스텝 S15：Yes)하면, 1개의 모든 취득 데이터(AAD)와, n개의 도중 모든 취득 데이터(AAD－n)를 유지하고 있다. 도중 모든 취득 데이터(AAD－n)는, 「n스캔째」의 재현한 데이터 DX의 값을 나타내고 있다. 즉, PLC(5)의 내부 데이터 재현부(16)는 「n스캔째」의 데이터 DX의 값을 재현한다. PLC(5)의 내부 데이터 재현부(16)는 모든 스캔의 데이터 DX의 갱신이 완료되었다고 판정(스텝 S15：Yes)하면, 1개의 모든 취득 데이터(AAD)와 n개의 도중 모든 취득 데이터(AAD－n)에 기초하여, 도 10에 나타내는 제어 기기 2X의 모든 스캔시의 데이터 DX를 나타내는 도중 데이터(WD)를 생성하여, 생성한 도중 데이터(WD)를 유지하고, 도 8에 나타내는 순서도를 종료한다. The internal data reproducing unit 16 of the PLC 5 repeats steps S11 to S16 until the update of the values of the data DX of all scans is completed. In step S13, the internal data reproducing unit 16 of the PLC 5 updates all acquired data (AAD-n) generated during the previous execution of step S13 to the value after the change of the data DX changed at the nth scan. Thus, all acquisition data (AAD-n) during the new process are generated and held. When the internal data reproducing unit 16 of the PLC 5 determines that the update of the data DX of all the scans has been completed (Step S15: Yes), all the acquired data AAD and all the acquired data AAD -N) is maintained. All of the acquired data (AAD-n) on the way indicate the value of the reproduced data DX of the "nth scan". In other words, the internal data reproducing unit 16 of the PLC 5 reproduces the value of the "nth scan" data DX. When the internal data reproducing unit 16 of the PLC 5 determines that the update of the data DX of all the scans has been completed (Step S15: Yes), one all acquired data (AAD) and all n intermediate acquired data (AAD-n) are determined. ), the control device 2X shown in FIG. 10 generates the intermediate data WD indicating data DX at the time of all scans, holds the data WD during the generation, and ends the flow chart shown in FIG. 8.

그 후, PLC(5)의 내부 데이터 재현부(16)는 프로그램 기억부(13)에 기억된 제어 프로그램(SP)을 참조한다(스텝 S21). PLC(5)의 내부 데이터 재현부(16)는 제어 프로그램(SP)과, 도 10에 나타내는 도중 데이터(WD)에 기초하여, 제어 기기 3Y의 모든 스캔시의 내부 데이터(IRD)를 재현한다(스텝 S22). PLC(5)의 내부 데이터 재현부(16)는, 스텝 S22에 있어서, 도중 데이터(WD)와 재현한 제어 기기 3Y의 모든 스캔시의 제어 신호 DY의 값을 조합하여, 도 12에 나타내는 내부 데이터(IRD)를 생성한다. PLC(5)의 제어부(15)는 내부 데이터 재현부(16)가 재현한 내부 데이터(IRD)를 컴퓨터(6)에 송신한다(스텝 S23). PLC(5)의 제어부(15)는 내부 데이터 재현부(16)가 재현한 내부 데이터(IRD)를 삭제한다(스텝 S24). 컴퓨터(6)는 수신한 내부 데이터(IRD)를 기억부(12)에 기억함과 아울러, 표시 장치(66)에 표시한다. PLC(5)의 내부 데이터 재현부(16)는, 스텝 S24를 실행한 후, 도 11에 나타내는 순서도를 종료한다. After that, the internal data reproducing unit 16 of the PLC 5 refers to the control program SP stored in the program storage unit 13 (step S21). The internal data reproducing unit 16 of the PLC 5 reproduces the internal data IRD at the time of all scans of the control device 3Y based on the control program SP and the intermediate data WD shown in FIG. 10 (step S22). In step S22, the internal data reproducing unit 16 of the PLC 5 combines the intermediate data WD and the value of the control signal DY at all scans of the reproduced control device 3Y, and the internal data shown in FIG. IRD). The control unit 15 of the PLC 5 transmits the internal data IRD reproduced by the internal data reproducing unit 16 to the computer 6 (step S23). The control unit 15 of the PLC 5 deletes the internal data IRD reproduced by the internal data reproducing unit 16 (step S24). The computer 6 stores the received internal data IRD in the storage unit 12 and displays it on the display device 66. After executing step S24, the internal data reproducing unit 16 of the PLC 5 ends the flowchart shown in FIG. 11.

PLC(5)의 내부 데이터 재현부(16)는 스텝 S10에 있어서 모든 취득 데이터(AAD)를 취득하고, 스텝 S12에 있어서 변화 이력 데이터(CHD)를 참조하여, 스텝 S21에 있어서 제어 프로그램(SP)을 참조함으로써, 기억부(12)에 기억된 취득 데이터(AD)와 프로그램 기억부(13)가 격납한 제어 프로그램(SP)에 기초하여 내부 데이터(IRD)를 재현하게 된다. The internal data reproducing unit 16 of the PLC 5 acquires all the acquired data (AAD) in step S10, refers to the change history data (CHD) in step S12, and executes the control program (SP) in step S21. By reference, the internal data IRD is reproduced based on the acquisition data AD stored in the storage unit 12 and the control program SP stored in the program storage unit 13.

실시 형태 1에 따른 PLC(5)는, 취득 데이터 설정부(11)에 의해 취득 데이터(AD)로 설정되고, 기억부(12)에 가장 최근 기억된 값으로부터 변화된 데이터 DX의 값을 제어부(15)가 기억부(12)에 기억시키므로, 모든 데이터 DX의 값을 항상 기억할 필요가 생기지 않는다. 그 결과, 실시 형태 1에 따른 PLC(5)는 기억부(12)에 기억되는 데이터 DX의 합계 용량을 저감시킬 수 있어, 취득하는 데이터 DX를 더욱 소용량화할 수 있다.In the PLC 5 according to the first embodiment, the value of the data DX changed from the value most recently stored in the storage unit 12, set as the acquisition data AD by the acquisition data setting unit 11 is controlled by the control unit 15 ) Is stored in the storage unit 12, there is no need to always store the values of all data DX. As a result, the PLC 5 according to the first embodiment can reduce the total capacity of the data DX stored in the storage unit 12, and can further reduce the capacity of the acquired data DX.

또, 실시 형태 1에 따른 PLC(5)는, 취득 데이터 설정부(11)에 의해 취득 데이터(AD)로 설정되고, 기억부(12)에 가장 최근 기억된 값으로부터 변화된 데이터 DX의 값을 제어부(15)가 기억부(12)에 기억시키므로, 값이 변화되면, 취득 부족이 발생하는 일 없이, 취득 데이터(AD)로 설정된 데이터 DX의 값을 취득할 수 있다. 그 결과, 실시 형태 1에 따른 PLC(5)는, 데이터 DX의 취득 부족을 억제할 수 있어, 정확한 데이터 DX 및 제어 신호 DY의 시계열의 변화를 확인할 수 있다. In addition, the PLC 5 according to the first embodiment controls the value of the data DX changed from the value most recently stored in the storage unit 12 and set as the acquired data AD by the acquisition data setting unit 11 Since (15) stores the value in the storage unit 12, when the value changes, the value of the data DX set as the acquisition data AD can be acquired without causing insufficient acquisition. As a result, the PLC 5 according to the first embodiment can suppress the lack of acquisition of the data DX, and can confirm the change in the time series of the accurate data DX and the control signal DY.

또, 실시 형태 1에 따른 PLC(5)는 기억부(12)에 기억된 데이터 DX와 프로그램 기억부(13)에 격납된 제어 프로그램(SP)에 기초하여 각 제어 기기 2X, 3Y의 상태를 나타내는 내부 데이터(IRD)를 재현하는 내부 데이터 재현부(16)를 구비한다. 실시 형태 1에 따른 PLC(5)는, 내부 데이터 재현부(16)가 기억한 취득 데이터(AD)인 모든 취득 데이터(AAD) 및 변화 이력 데이터(CHD)와 제어 프로그램(SP)에 기초하여 데이터인 제어 신호 DY를 재현한다. 이 때문에, 실시 형태 1에 따른 PLC(5)는, 제어 신호 DY를 취득하지 않더라도, 정확한 데이터 DX 및 제어 신호 DY의 시계열의 변화를 확인할 수 있다. 그 결과, 실시 형태 1에 따른 PLC(5)는, 내부 데이터(IRD)를 재현하는 내부 데이터 재현부(16)를 구비하고, 제어 신호 DY를 취득하지 않더라도, 정확한 데이터 DX 및 제어 신호 DY의 시계열의 변화를 확인할 수 있으므로, 장기간분의 데이터 DX 및 제어 신호 DY의 시계열의 변화를 확인할 수 있다. In addition, the PLC 5 according to the first embodiment indicates the status of each of the control devices 2X and 3Y based on the data DX stored in the storage unit 12 and the control program SP stored in the program storage unit 13. And an internal data reproducing unit 16 for reproducing internal data IRD. The PLC 5 according to the first embodiment is data based on all acquired data (AAD) and change history data (CHD) and control program (SP), which are acquired data AD stored by the internal data reproducing unit 16. Reproduce the control signal DY. For this reason, the PLC 5 according to the first embodiment can confirm the change in the time series of the correct data DX and the control signal DY even if the control signal DY is not acquired. As a result, the PLC 5 according to the first embodiment has an internal data reproducing unit 16 that reproduces the internal data IRD, and even if the control signal DY is not acquired, the correct data DX and the time series of the control signal DY are As you can check the change, you can check the change in the time series of data DX and control signal DY for a long time.

또, 실시 형태 1에 따른 PLC(5)는, 제어부(15)가 데이터 DX 및 제어 신호 DY의 모두를 기억부(12)에 기억시키기 것도 있으므로, 값이 변화된 데이터 DX를 취득해도, 모든 취득 데이터(AAD)에 기초하여, 모든 데이터 DX를 산출할 수 있다. 그 결과, 실시 형태 1에 따른 PLC(5)는, 취득하는 데이터 DX를 억제해도, 정확한 데이터 DX 및 제어 신호 DY의 시계열의 변화를 확인할 수 있다. In addition, in the PLC 5 according to the first embodiment, since the control unit 15 stores all of the data DX and the control signal DY in the storage unit 12, even if the data DX having a changed value is acquired, all acquired data Based on (AAD), all data DX can be calculated. As a result, even if the PLC 5 according to the first embodiment suppresses the acquired data DX, it is possible to confirm the change in the time series of the accurate data DX and the control signal DY.

또, 실시 형태 1에 따른 PLC(5)는, 취득 데이터 설정부(11)가 제어 프로그램(SP)을 참조하여, 제어 프로그램(SP)을 이용하더라도 생성할 수 없는 데이터 DX를 취득 데이터(AD)로 설정한다. 그 결과, PLC(5)는 제어 신호 DY를 취득하지 않더라도, 제어 프로그램(SP)을 이용하더라도 생성할 수 없는 데이터 DX를 취득하므로, 정확한 데이터 DX 및 제어 신호 DY의 시계열의 변화를 확인할 수 있다. Further, in the PLC 5 according to the first embodiment, the acquisition data setting unit 11 refers to the control program SP, and acquires data DX that cannot be generated even when the control program SP is used. Set to As a result, since the PLC 5 acquires data DX that cannot be generated even if the control signal DY is not acquired, even if the control program SP is used, it is possible to confirm the change in the time series of the correct data DX and the control signal DY.

또, 실시 형태 1에 따른 PLC(5)는, 이상이 발생하면 기억부(12)에 기억된 데이터 DX 및 제어 신호 DY를 컴퓨터(6)의 기억 장치(64)에 송신하므로, 취득한 데이터 DX 및 제어 신호 DY를 확실하게 기억 장치(64)에 기억할 수 있다. Further, the PLC 5 according to the first embodiment transmits the data DX and the control signal DY stored in the storage unit 12 to the storage device 64 of the computer 6 when an abnormality occurs, so that the acquired data DX and The control signal DY can be reliably stored in the storage device 64.

또, 실시 형태 1에 따른 PLC(5)는, 소위 프로그래머블 로직 콘트롤러이며, 프로그래머블 로직 콘트롤러가 일반적으로 데이터를 취출(取出)하기 어려운 장소에 설치되는 것이다. 이 때문에, 실시 형태 1에 따른 PLC(5)는, 취득하는 데이터 DX의 용량을 억제할 수 있으므로, 취득한 데이터 DX를 취출하는 빈도를 억제할 수 있어, 데이터 DX를 취출하기 위해서 관계되는 수고를 억제할 수 있다. Further, the PLC 5 according to the first embodiment is a so-called programmable logic controller, and is installed in a place where the programmable logic controller is generally difficult to take out data. For this reason, the PLC 5 according to the first embodiment can suppress the capacity of the acquired data DX, and thus the frequency of retrieving the acquired data DX can be suppressed, and the labor involved in retrieving the data DX can be suppressed. can do.

실시 형태 2.Embodiment 2.

다음에, 본 발명의 실시 형태 2에 따른 PLC(5)를 도면에 기초하여 설명한다. 도 13은 실시 형태 2에 따른 프로그래머블 로직 컨트롤러의 내부 데이터를 재현하는 동작을 나타내는 순서도이다. 실시 형태 2에 있어서, 실시 형태 1과 동일 부분에는, 동일 부호를 부여하고 설명을 생략한다. Next, the PLC 5 according to the second embodiment of the present invention will be described based on the drawings. 13 is a flowchart showing an operation of reproducing internal data of the programmable logic controller according to the second embodiment. In the second embodiment, the same reference numerals are assigned to the same parts as those in the first embodiment, and the description is omitted.

실시 형태 2에 따른 PLC(5)는 실시 형태 1에 따른 PLC(5)와 구성이 같다. 또, 실시 형태 2에 따른 PLC(5)는, 내부 데이터(IRD)를 재현하는 동작 이외는, 실시 형태 1에 따른 PLC(5)와 같은 동작을 실행한다. The PLC 5 according to the second embodiment has the same configuration as the PLC 5 according to the first embodiment. In addition, the PLC 5 according to the second embodiment performs the same operation as the PLC 5 according to the first embodiment except for the operation of reproducing the internal data IRD.

실시 형태 2에 따른 PLC(5)의 내부 데이터 재현부(16)는, 도 13에 나타내는 것처럼, 실시 형태 1과 마찬가지로, PLC(5)의 내부 데이터 재현부(16)는 프로그램 기억부(13)에 기억된 제어 프로그램(SP)을 참조한다(스텝 S21). PLC(5)의 내부 데이터 재현부(16)는, 제어 프로그램(SP)과 도중 데이터(WD)에 기초하여, 제어 기기 3Y의 모든 스캔시의 내부 데이터(IRD)를 재현한다(스텝 S22). PLC(5)의 내부 데이터 재현부(16)는, 스텝 S22에 있어서, 도중 데이터(WD)와 재현한 제어 기기 3Y의 모든 스캔시의 제어 신호 DY의 값을 조합하여, 내부 데이터(IRD)를 생성한다. PLC(5)의 제어부(15)는, 내부 데이터 재현부(16)가 재현한 내부 데이터(IRD)를 컴퓨터(6)에 송신한다. As shown in FIG. 13, the internal data reproduction unit 16 of the PLC 5 according to the second embodiment is stored in the program storage unit 13, as in the first embodiment. Reference is made to the control program SP (step S21). The internal data reproducing unit 16 of the PLC 5 reproduces the internal data IRD at the time of all scans of the control device 3Y based on the control program SP and the intermediate data WD (step S22). In step S22, the internal data reproducing unit 16 of the PLC 5 combines the intermediate data WD and the value of the control signal DY at all scans of the reproduced control device 3Y to generate the internal data IRD. do. The control unit 15 of the PLC 5 transmits the internal data IRD reproduced by the internal data reproduction unit 16 to the computer 6.

PLC(5)의 제어부(15)는 내부 데이터 재현부(16)가 재현한 내부 데이터(IRD)를 컴퓨터(6)에 송신하고(스텝 S23), 내부 데이터(IRD)를 삭제한(스텝 S24) 후, 각 제어 기기 3Y에 내부 데이터(IRD)에 나타내진 제어 신호 DY를 송신하여, 제어 기기 3Y를 제어 신호 DY에 따라 동작시킨다(스텝 S25). 실시 형태 1에 있어서, PLC(5)의 제어부(15)는 스캔순으로 내부 데이터(IRD)의 제어 신호 DY를 제어 기기 3Y에 송신하지만, 컴퓨터(6)로부터 지정된 스캔시의 제어 신호 DY를 제어 기기 3Y에 송신해도 된다. 컴퓨터(6)로부터 지정된 스캔시의 제어 신호 DY를 제어 기기 3Y에 송신하는 경우, PLC(5)는 유저가 지정하는 임의의 동작을 제어 기기 3Y에 행하게 할 수 있다. The control unit 15 of the PLC 5 transmits the internal data IRD reproduced by the internal data reproduction unit 16 to the computer 6 (step S23), and deletes the internal data IRD (step S24). , To each control device 3Y, the control signal DY shown in the internal data IRD is transmitted, and the control device 3Y is operated in accordance with the control signal DY (step S25). In the first embodiment, the control unit 15 of the PLC 5 transmits the control signal DY of the internal data (IRD) to the control device 3Y in the scan order, but controls the control signal DY at the time of scan specified from the computer 6 You may send it to the device 3Y. When the control signal DY at the time of scan designated from the computer 6 is transmitted to the control device 3Y, the PLC 5 can cause the control device 3Y to perform an arbitrary operation designated by the user.

실시 형태 2에 따른 PLC(5)는, 실시 형태 1과 마찬가지로, 취득 데이터 설정부(11)에 의해 취득 데이터(AD)로 설정되고, 기억부(12)에 가장 최근 기억된 값으로부터 변화된 데이터 DX의 값을 제어부(15)가 기억부(12)에 기억시키므로, 기억부(12)에 기억되는 데이터 DX의 합계 용량을 저감시킬 수 있어, 취득하는 데이터 DX를 더욱 소용량화할 수 있다. The PLC 5 according to the second embodiment, as in the first embodiment, is set as the acquisition data AD by the acquisition data setting unit 11, and the data DX changed from the value most recently stored in the storage unit 12 Since the control unit 15 stores the value of n in the storage unit 12, the total capacity of the data DX stored in the storage unit 12 can be reduced, and the acquired data DX can be further reduced in capacity.

또, 실시 형태 2에 따른 PLC(5)는, 내부 데이터 재현부(16)가 재현한 내부 데이터(IRD)를 제어 기기 3Y에 송신하므로, 내부 데이터(IRD)에 기초하여 제어 기기 3Y를 동작시킬 수 있다. Further, the PLC 5 according to the second embodiment transmits the internal data (IRD) reproduced by the internal data reproducing unit 16 to the control device 3Y, so that the control device 3Y can be operated based on the internal data (IRD). have.

실시 형태 3.Embodiment 3.

다음에, 본 발명의 실시 형태 3에 따른 PLC(5)를 도면에 기초하여 설명한다. 도 14는 실시 형태 3에 따른 프로그래머블 로직 컨트롤러의 취득 데이터 설정부가 취득 데이터를 설정하는 동작을 나타내는 순서도이다. 실시 형태 3에 있어서, 실시 형태 1과 동일 부분에는, 동일 부호를 부여하고 설명을 생략한다. Next, the PLC 5 according to the third embodiment of the present invention will be described based on the drawings. 14 is a flowchart showing an operation for setting acquisition data by an acquisition data setting unit of the programmable logic controller according to the third embodiment. In the third embodiment, the same reference numerals are assigned to the same portions as those in the first embodiment, and the description is omitted.

실시 형태 3에 따른 PLC(5)는, 취득 데이터 설정부(11)가 취득 데이터(AD)를 설정하는 동작 이외, 실시 형태 1에 따른 PLC(5)와 같은 동작을 실행한다.The PLC 5 according to the third embodiment performs the same operation as the PLC 5 according to the first embodiment other than the operation in which the acquisition data setting unit 11 sets the acquisition data AD.

실시 형태 3에 따른 PLC(5)의 취득 데이터 설정부(11)는, n=1로 하고, 프로그램 기억부(13)에 기억된 제어 프로그램(SP)의 n행째의 랑그 L의 확인을 행한다(스텝 S31). PLC(5)의 취득 데이터 설정부(11)는 n행째의 랑그 L의 조건부(LA)에 데이터 DX가 나타나 있는지 여부를 판정한다(스텝 S32). PLC(5)의 취득 데이터 설정부(11)는 n행째의 랑그 L의 조건부(LA)에 데이터 DX가 나타나 있지 않다고 판정(스텝 S32：No)하면, n=n＋1로 하고(스텝 S33), 스텝 S31로 돌아간다.The acquisition data setting unit 11 of the PLC 5 according to the third embodiment is set to n = 1, and checks the n-th langue L of the control program SP stored in the program storage unit 13 ( Step S31). The acquisition data setting unit 11 of the PLC 5 determines whether or not data DX appears in the conditional part LA of the n-th langue L (step S32). When the acquisition data setting unit 11 of the PLC 5 determines that the data DX does not appear in the conditional part LA of the n-th langue L (step S32: No), n = n + 1 (step S33), step Go back to S31.

PLC(5)의 취득 데이터 설정부(11)는 n행째의 랑그 L의 조건부(LA)에 데이터 DX가 나타나 있다고 판정(스텝 S32：Yes)하면, 나타나 있는 데이터 DX가 이미 취득 데이터(AD)로 설정되어 있는지 여부를 판정한다(스텝 S34). PLC(5)의 취득 데이터 설정부(11)는 나타나 있는 데이터 DX가 이미 취득 데이터(AD)로 설정되어 있다고 판정(스텝 S34：Yes)하면, 스텝 S33으로 진행한다. PLC(5)의 취득 데이터 설정부(11)는 나타나 있는 데이터 DX가 이미 취득 데이터(AD)로 설정되어 있지 않다고 판정(스텝 S34：No)하면, 나타나 있는 데이터 DX를 취득 데이터(AD)로 설정한다(스텝 S35). PLC(5)의 취득 데이터 설정부(11)는 스텝 S31에서 확인한 랑그 L이 최종행(最終行)의 랑그 L인지 여부를 판정한다(스텝 S36). PLC(5)의 취득 데이터 설정부(11)는 스텝 S31에서 확인한 랑그 L이 최종행의 랑그 L이 아니라고 판정(스텝 S36：No)하면, 스텝 S33으로 진행하고, 스텝 S31에서 확인한 랑그 L이 최종행의 랑그 L이라고 판정(스텝 S36：Yes)하면, 도 14에 나타내어진 순서도를 종료한다. PLC(5)의 취득 데이터 설정부(11)는 모든 랑그 L의 확인이 완료될 때까지, 스텝 S31에서부터 스텝 S36을 반복한다.If the acquisition data setting unit 11 of the PLC 5 determines that the data DX appears in the conditional part LA of the n-th langue L (step S32: Yes), the displayed data DX is already acquired as the acquired data AD. It is determined whether or not it is set (step S34). If the acquisition data setting unit 11 of the PLC 5 determines that the displayed data DX is already set as the acquisition data AD (step S34: Yes), the process proceeds to step S33. When the acquisition data setting unit 11 of the PLC 5 determines that the displayed data DX is not already set as the acquisition data AD (Step S34: No), the displayed data DX is set as the acquisition data AD. It does (step S35). The acquisition data setting unit 11 of the PLC 5 determines whether or not the langue L checked in step S31 is the langue L of the last row (step S36). If the acquisition data setting unit 11 of the PLC 5 determines that the langue L checked in step S31 is not the langue L of the last row (step S36: No), the process proceeds to step S33, and the langue L checked in step S31 is final. If it is determined that the row is Langue L (Step S36: Yes), the flowchart shown in Fig. 14 is ended. The acquisition data setting unit 11 of the PLC 5 repeats steps S31 to S36 until confirmation of all Langues L is completed.

실시 형태 3에 따른 PLC(5)는, 실시 형태 1과 마찬가지로, 취득 데이터 설정부(11)에 의해 취득 데이터(AD)로 설정되고, 기억부(12)에 가장 최근 기억된 값으로부터 변화된 데이터 DX의 값을 제어부(15)가 기억부(12)에 기억시키므로, 기억부(12)에 기억되는 데이터 DX의 합계 용량을 저감시킬 수 있어, 취득하는 데이터 DX를 더욱 소용량화할 수 있다. The PLC 5 according to the third embodiment, as in the first embodiment, is set as the acquired data AD by the acquisition data setting unit 11, and the data DX changed from the value most recently stored in the storage unit 12 Since the control unit 15 stores the value of n in the storage unit 12, the total capacity of the data DX stored in the storage unit 12 can be reduced, and the acquired data DX can be further reduced in capacity.

또, 실시 형태 3에 따른 PLC(5)는, 취득 데이터 설정부(11)가 제어 프로그램(SP)의 조건부(LA)에 나타나 있는 데이터 DX를 취득 데이터(AD)로 설정하므로, 데이터 DX0, DX1, DX2, DX3···DXF의 모두를 취득 데이터(AD)로 설정할 필요가 없어진다. 이 때문에, 실시 형태 3에 따른 PLC(5)는, 데이터 DX0, DX1, DX2, DX3···DXF 중 제어 프로그램(SP)의 조건부(LA)에 나타나 있지 않은 데이터 DX를 취득하는 것을 억제할 수 있다. 그 결과, 실시 형태 3에 따른 PLC(5)는, 취득하는 데이터 DX의 합계 용량을 더욱 억제할 수 있어, 취득하는 데이터 DX를 억제하더라도, 데이터 DX의 취득 부족을 억제할 수 있어, 정확한 데이터 DX 및 제어 신호 DY의 시계열의 변화를 확인할 수 있다. Further, in the PLC 5 according to the third embodiment, since the acquisition data setting unit 11 sets the data DX indicated in the conditional part LA of the control program SP as the acquisition data AD, the data DX0, DX1 , DX2, DX3, it is no longer necessary to set all of DXF as acquisition data (AD). For this reason, the PLC 5 according to the third embodiment can suppress the acquisition of data DX not shown in the conditional part LA of the control program SP among the data DX0, DX1, DX2, DX3...DXF. have. As a result, the PLC 5 according to the third embodiment can further suppress the total capacity of the data DX to be acquired, and even if the data DX to be acquired is suppressed, the lack of acquisition of the data DX can be suppressed, and the accurate data DX And it is possible to check the change of the time series of the control signal DY.

실시 형태 4.Embodiment 4.

다음에, 본 발명의 실시 형태 4에 따른 PLC(5－4)를 도면에 기초하여 설명한다. 도 15는 실시 형태 4에 따른 프로그래머블 로직 컨트롤러가 구비되는 제어 시스템의 구성을 나타내는 도면이다. 도 15에 있어서, 실시 형태 1과 동일 부분에는, 동일 부호를 부여하고 설명을 생략한다. Next, the PLC 5-4 according to the fourth embodiment of the present invention will be described based on the drawings. 15 is a diagram showing a configuration of a control system equipped with a programmable logic controller according to a fourth embodiment. In Fig. 15, the same reference numerals are assigned to the same parts as those in the first embodiment, and the description is omitted.

실시 형태 4에 따른 PLC(5－4)는, 도 15에 나타내는 것처럼, 내부 데이터 재현부(16)를 구비하지 않은 것 이외는, 실시 형태 1에 따른 PLC(5)와 구성이 같다. 또, 실시 형태 4에 따른 PLC(5－4)는, 내부 데이터(IRD)를 재현하지 않는 것 이외는, 실시 형태 1에 따른 PLC(5)와 같은 동작을 실행한다. The PLC 5-4 according to the fourth embodiment has the same configuration as the PLC 5 according to the first embodiment, except that the internal data reproducing unit 16 is not provided, as shown in FIG. 15. In addition, the PLC 5-4 according to the fourth embodiment performs the same operation as the PLC 5 according to the first embodiment, except that the internal data IRD is not reproduced.

실시 형태 4에 따른 PLC(5－4)는, 실시 형태 1과 마찬가지로, 취득 데이터 설정부(11)에 의해 취득 데이터(AD)로 설정되고, 기억부(12)에 가장 최근 기억된 값으로부터 변화된 데이터 DX의 값을 제어부(15)가 기억부(12)에 기억시키므로, 기억부(12)에 기억되는 데이터 DX의 합계 용량을 저감시킬 수 있어, 취득하는 데이터 DX를 더욱 소용량화할 수 있다.The PLC (5-4) according to the fourth embodiment is set as the acquisition data (AD) by the acquisition data setting unit (11) as in the first embodiment, and changed from the value most recently stored in the storage unit (12). Since the control unit 15 stores the value of the data DX in the storage unit 12, the total capacity of the data DX stored in the storage unit 12 can be reduced, and the acquired data DX can be further reduced in capacity.

또, 실시 형태 4에 따른 PLC(5－4)는, 취득 데이터 설정부(11)가 프로그램 기억부(13)가 격납된 제어 프로그램(SP)을 참조하여, 제어 프로그램(SP)을 이용하더라도 생성할 수 없는 데이터 DX를 취득 데이터(AD)로 설정하므로, 제어 신호 DY를 취득하지 않더라도, 데이터 DX의 취득 부족을 억제할 수 있어, 정확한 데이터 DX 및 제어 신호 DY의 시계열의 변화를 확인할 수 있다. Further, the PLC 5-4 according to the fourth embodiment is generated even if the acquisition data setting unit 11 refers to the control program SP in which the program storage unit 13 is stored, and uses the control program SP. Since the data DX that cannot be obtained is set as the acquired data (AD), the lack of acquisition of the data DX can be suppressed even if the control signal DY is not acquired, and the time series of the accurate data DX and the control signal DY can be checked.

실시 형태 5.Embodiment 5.

다음에, 본 발명의 실시 형태 5에 따른 PLC(5)를 도면에 기초하여 설명한다. 도 16은 실시 형태 5에 따른 프로그래머블 로직 컨트롤러가 도중 데이터를 재현하는 동작을 나타내는 순서도이다. 도 17은 도 16에 나타내진 프로그래머블 로직 컨트롤러에 접속된 컴퓨터의 내부 데이터를 재현하는 동작을 나타내는 순서도이다. 실시 형태 5에 있어서, 실시 형태 1과 동일 부분에는, 동일 부호를 부여하고 설명을 생략한다. Next, the PLC 5 according to the fifth embodiment of the present invention will be described based on the drawings. 16 is a flowchart showing an operation for reproducing intermediate data by the programmable logic controller according to the fifth embodiment. 17 is a flow chart showing an operation of reproducing internal data of a computer connected to the programmable logic controller shown in FIG. 16; In the fifth embodiment, the same reference numerals are assigned to the same portions as those in the first embodiment, and the description is omitted.

실시 형태 5에 따른 PLC(5)의 내부 데이터 재현부(16)는, 도중 모든 취득 데이터(AAD－n)를 생성하고(스텝 S13), 도중 모든 취득 데이터(AAD－n)의 n스캔째에 값이 변화되지 않은 데이터 DX의 값을 유지하고(스텝 S14), 「n스캔째」의 데이터 DX의 값을 재현한 후, 「n스캔째」의 재현한 데이터 DX 즉 도중 모든 취득 데이터(AAD－n)를 컴퓨터(6)에 송신한다(스텝 S14a). 실시 형태 5에 따른 PLC(5)의 내부 데이터 재현부(16)는 「n스캔째」의 재현한 데이터 DX를 컴퓨터(6)에 송신한(스텝 S14a) 후, 「n－1 스캔째」의 재현한 데이터 DX 즉 도중 모든 취득 데이터(AAD－n－1)를 삭제한다(스텝 S14b). PLC(5)의 내부 데이터 재현부(16)는 모든 스캔의 데이터 DX의 갱신이 완료되었는지 여부를 판정한다(스텝 S15). 실시 형태 5에 따른 PLC(5)의 내부 데이터 재현부(16)는 「n스캔째」의 데이터 DX의 값을 재현한 후, 「n스캔째」의 재현한 데이터 DX를 컴퓨터(6)에 송신한다(스텝 S14a). 실시 형태 5에 따른 PLC(5)의 내부 데이터 재현부(16)는, 「n스캔째」의 재현한 데이터 DX를 컴퓨터(6)에 송신한(스텝 S14a) 후, 「n－1 스캔째」의 재현한 데이터 DX를 삭제하는 것 이외, 실시 형태 1의 PLC(5)와 마찬가지의 처리를 실행한다. The internal data reproducing unit 16 of the PLC 5 according to the fifth embodiment generates all the acquired data AAD-n in the middle (step S13), and the value at the nth scan of all the acquired data AAD-n in the middle This unchanged data DX value is retained (step S14), the value of data DX of "nth scan" is reproduced, and then the reproduced data DX of "nth scan", that is, all acquired data (AAD-n ) Is transmitted to the computer 6 (step S14a). The internal data reproduction unit 16 of the PLC 5 according to the fifth embodiment transmits the reproduced data DX of the "nth scan" to the computer 6 (step S14a), and then reproduces the "n-1 scan". One data DX, that is, all acquired data (AAD-n-1) in the middle are deleted (step S14b). The internal data reproducing unit 16 of the PLC 5 determines whether or not the update of the data DX of all scans has been completed (step S15). The internal data reproducing unit 16 of the PLC 5 according to the fifth embodiment reproduces the value of the "nth scan" data DX, and then transmits the reproduced data DX of the "nth scan" to the computer 6 (Step S14a). The internal data reproducing unit 16 of the PLC 5 according to the fifth embodiment transmits the reproduced data DX of the "nth scan" to the computer 6 (step S14a), and then transmits the "n-1th scan". Aside from deleting the reproduced data DX, the same process as the PLC 5 of the first embodiment is executed.

「n스캔째」의 재현한 데이터 DX를 수신한 컴퓨터(6)는, 제어 프로그램(SP)을 참조한다(스텝 S21). 컴퓨터(6)는 제어 프로그램(SP)과, 도 10에 나타내는 도중 데이터(WD)에 기초하여, 실시 형태 1의 PLC(5)와 마찬가지로, 제어 기기 3Y의 모든 스캔시의 내부 데이터(IRD)를 재현한다(스텝 S22). 컴퓨터(6)는 재현한 내부 데이터(IRD)를 기억부(12)에 기억함과 아울러, 표시 장치(66)에 표시한다. 컴퓨터(6)는, 스텝 S22를 실행한 후, 도 17에 나타내는 순서도를 종료한다.The computer 6 that has received the reproduced data DX of "n-th" refers to the control program SP (step S21). Based on the control program SP and the intermediate data WD shown in FIG. 10, the computer 6, similarly to the PLC 5 of the first embodiment, stores internal data IRD at all scans of the control device 3Y. It reproduces (step S22). The computer 6 stores the reproduced internal data IRD in the storage unit 12 and displays it on the display device 66. After executing step S22, the computer 6 ends the flowchart shown in FIG. 17.

실시 형태 5에 따른 PLC(5)는, 실시 형태 1과 마찬가지로, 취득 데이터 설정부(11)에 의해 취득 데이터(AD)로 설정되고, 기억부(12)에 가장 최근 기억된 값으로부터 변화된 데이터 DX의 값을 제어부(15)가 기억부(12)에 기억시키므로, 기억부(12)에 기억되는 데이터 DX의 합계 용량을 저감시킬 수 있어, 취득하는 데이터 DX를 더욱 소용량화할 수 있다. The PLC 5 according to the fifth embodiment, as in the first embodiment, is set as the acquired data AD by the acquisition data setting unit 11, and the data DX changed from the most recently stored value in the storage unit 12 Since the control unit 15 stores the value of n in the storage unit 12, the total capacity of the data DX stored in the storage unit 12 can be reduced, and the acquired data DX can be further reduced in capacity.

또, 실시 형태 5에 따른 PLC(5)는, 「n스캔째」의 재현한 데이터 DX 즉 도중 모든 취득 데이터(AAD－n)를 컴퓨터(6)를 송신하고, 「n－1 스캔째」의 재현한 데이터 DX 즉 도중 모든 취득 데이터(AAD－n－1)를 삭제하므로, 기억부(12)에 기억되는 데이터 DX의 합계 용량을 저감시킬 수 있다. Further, the PLC 5 according to the fifth embodiment transmits the reproduced data DX of the "nth scan", that is, all acquired data (AAD-n) in the middle, to the computer 6, and transmits the "n-1th scan". Since the reproduced data DX, that is, all the acquired data AAD-n-1 on the way, is deleted, the total capacity of the data DX stored in the storage unit 12 can be reduced.

또한, 실시 형태 1 내지 실시 형태 5에 있어서, PLC(5, 5－4)는 제어 기기 2X의 데이터 DX 및 제어 기기 3Y의 제어 신호 DY를 재현했지만, PLC(5, 5－4) 내부에서 사용하는 데이터도 취득하지 않고 재현해도 된다. 즉, PLC(5, 5－4)는 내부에서 사용하는 데이터도 재현할 수 있다. 또한, PLC(5, 5－4) 내부에서 사용하는 데이터는, 명령이 실행된 값을 격납하는 카운터, 연산용의 변수, 및 내부에서만 사용하는 1비트의 데이터이다. In addition, in the first to fifth embodiments, the PLC (5, 5-4) reproduced the data DX of the control device 2X and the control signal DY of the control device 3Y, but used inside the PLC (5, 5-4). It is also possible to reproduce the data without acquiring. In other words, PLCs 5 and 5-4 can reproduce data used internally. In addition, the data used inside the PLC 5, 5-4 are a counter storing a value for which an instruction was executed, a variable for calculation, and 1-bit data used only internally.

이상의 실시 형태에 나타낸 구성은, 본 발명의 내용의 일례를 나타내는 것이며, 다른 공지의 기술과 조합하는 것도 가능하고, 본 발명의 요지를 일탈하지 않는 범위에서, 구성의 일부를 생략, 변경하는 것도 가능하다. The configuration shown in the above embodiment shows an example of the content of the present invention, and may be combined with other known techniques, and part of the configuration may be omitted or changed without departing from the gist of the present invention. Do.

2X, 3Y: 제어 기기
5, 5－4: PLC(프로그래머블 로직 컨트롤러)
11: 취득 데이터 설정부 12: 기억부
13: 프로그램 기억부 14: 입력 데이터 수신부
15: 제어부 16: 내부 데이터 재현부
DX: 데이터 DY: 제어 신호(데이터)
AD: 취득 데이터 SP: 제어 프로그램
IRD: 내부 데이터2X, 3Y: control unit
5, 5-4: PLC (Programmable Logic Controller)
11: acquisition data setting unit 12: storage unit
13: program storage unit 14: input data receiving unit
15: control unit 16: internal data reproduction unit
DX: Data DY: Control signal (data)
AD: Acquisition data SP: Control program
IRD: internal data

Claims (6)

제어 기기의 복수의 데이터 중 적어도 하나를 취득 데이터로 설정하는 취득 데이터 설정부와,
상기 제어 기기 중 복수의 제 1 제어 기기로부터 수신된 복수의 제 1 데이터에 기반하여 상기 제어 기기 중 복수의 제 2 제어 기기를 제어하기 위한 복수의 제 2 데이터를 생성하는 제어 프로그램을 격납하는 프로그램 기억부와,
상기 제어 프로그램을 복수의 주기만큼 실행하고, 하나의 주기마다 상기 복수의 제 2 데이터를 상기 복수의 제 2 제어 기기에 출력하는 입출력부와,
상기 입출력부가 상기 제어 프로그램을 실행할 때마다 복수의 상기 제 1 데이터를 상기 복수의 제 1 제어 기기로부터 수신하고, 또한 상기 입출력부가 상기 복수의 제 2 제어 기기에 출력하는 복수의 상기 제 2 데이터를 수신하는 입력 데이터 수신부와,
상기 복수의 주기 중 적어도 하나의 주기인 제 1 주기에서는, 상기 입력 데이터 수신부가 수신한 복수의 상기 제 1 데이터 및 복수의 상기 제 2 데이터를 기억 데이터로서 취득하고, 상기 복수의 주기 중 제 1 주기 이외의 주기인 제 2 주기에서는, 상기 입력 데이터 수신부가 수신한 복수의 상기 제 1 데이터 및 복수의 상기 제 2 데이터 중 상기 취득 데이터이며, 또한 데이터 값이 이전 주기의 데이터 값으로부터 변화한 취득 데이터만을 기억 데이터로서 취득하는 제어부와,
상기 제어부에 의해 취득한 상기 기억 데이터를 기억하는 기억부를 구비하고,
상기 취득 데이터 설정부는 상기 복수의 데이터 중 상기 제어 프로그램을 이용하여 생성하는 것이 규제되어 있고, 상기 제 1 데이터 중 상기 제어 프로그램의 조건부에 나타나 있으면서 취득 데이터로 설정되어 있지 않은 상기 제 1 데이터를 상기 취득 데이터로 설정하는 것을 특징으로 하는 프로그래머블 로직 컨트롤러.An acquisition data setting unit for setting at least one of a plurality of data of the control device as acquired data,
Program memory for storing a control program for generating a plurality of second data for controlling a plurality of second control devices among the control devices based on a plurality of first data received from a plurality of first control devices among the control devices Wealth,
An input/output unit that executes the control program for a plurality of cycles and outputs the plurality of second data to the plurality of second control devices every one cycle;
Each time the input/output unit executes the control program, a plurality of the first data is received from the plurality of first control devices, and the input/output unit receives a plurality of the second data output to the plurality of second control devices. An input data receiving unit to perform,
In a first period that is at least one of the plurality of periods, the plurality of first data and the plurality of second data received by the input data receiver are acquired as storage data, and a first period of the plurality of periods In the second period, which is a period other than that, among the plurality of first data and the plurality of second data received by the input data receiving unit, only the acquired data whose data value has changed from the data value of the previous period is A control unit acquired as stored data,
A storage unit for storing the storage data acquired by the control unit,
The acquisition data setting unit is regulated to generate the plurality of data using the control program, and the acquisition of the first data that is present in the conditional unit of the control program among the first data and is not set as acquisition data Programmable logic controller, characterized in that set to data. 청구항 1에 있어서,
상기 기억부에 기억된 상기 취득 데이터와 상기 프로그램 기억부가 격납된 상기 제어 프로그램에 기초하여, 모든 상기 제어 기기의 상기 복수의 주기분의 상태를 나타내는 내부 데이터를 재현하는 내부 데이터 재현부를 구비하는 것을 특징으로 하는 프로그래머블 로직 컨트롤러.The method according to claim 1,
And an internal data reproducing unit for reproducing internal data representing states of the plurality of periods of all the control devices based on the acquired data stored in the storage unit and the control program stored in the program storage unit. Programmable logic controller. 청구항 2에 있어서,
상기 제어 기기는 상기 내부 데이터 재현부가 재현한 상기 내부 데이터를 수신하는 것을 특징으로 하는 프로그래머블 로직 컨트롤러.The method according to claim 2,
The control device is a programmable logic controller, characterized in that receiving the internal data reproduced by the internal data reproducing unit. 청구항 1 또는 청구항 2에 있어서,
외부의 정보 기억 장치는 이상이 발생하면, 상기 기억부에 기억된 상기 취득 데이터를 수신하는 것을 특징으로 하는 프로그래머블 로직 컨트롤러.The method according to claim 1 or 2,
A programmable logic controller, characterized in that an external information storage device receives the acquisition data stored in the storage unit when an abnormality occurs. 청구항 3에 있어서,
외부의 정보 기억 장치는 이상이 발생하면, 상기 기억부에 기억된 상기 취득 데이터를 수신하는 것을 특징으로 하는 프로그래머블 로직 컨트롤러.The method of claim 3,
A programmable logic controller, characterized in that an external information storage device receives the acquisition data stored in the storage unit when an abnormality occurs. 청구항 1, 2, 3 및 5 중 어느 하나에 기재된 프로그래머블 로직 컨트롤러와,
상기 복수의 제 1 제어 기기와,
상기 복수의 제 2 제어 기기를 갖추는 제어 시스템으로서,
상기 복수의 제 1 제어 기기 중 적어도 하나는 스위치이고, 상기 제 1 데이터는 상기 스위치의 온 오프를 나타내는 신호이고,
상기 복수의 제 2 제어 기기 중 적어도 하나는 조정 밸브, 전자(電磁) 밸브, 모터, 또는 펌프이고, 상기 제 2 데이터는 상기 조정 밸브, 전자 밸브, 모터, 또는 펌프를 제어하기 위한 신호인 것을 특징으로 하는 제어 시스템.


The programmable logic controller according to any one of claims 1, 2, 3, and 5;
The plurality of first control devices,
A control system having the plurality of second control devices,
At least one of the plurality of first control devices is a switch, the first data is a signal indicating on/off of the switch,
At least one of the plurality of second control devices is a control valve, an electromagnetic valve, a motor, or a pump, and the second data is a signal for controlling the control valve, an electromagnetic valve, a motor, or a pump. Control system.
KR1020207029798A 2016-05-23 2016-05-23 Programmable logic controller Active KR102219655B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/065223 WO2017203583A1 (en) 2016-05-23 2016-05-23 Programmable logic controller

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187015887A Division KR20180080301A (en) 2016-05-23 2016-05-23 Programmable Logic Controller

Publications (2)

Publication Number Publication Date
KR20200121919A KR20200121919A (en) 2020-10-26
KR102219655B1 true KR102219655B1 (en) 2021-02-24

Family

ID=60411166

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207029798A Active KR102219655B1 (en) 2016-05-23 2016-05-23 Programmable logic controller
KR1020187015887A Ceased KR20180080301A (en) 2016-05-23 2016-05-23 Programmable Logic Controller

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187015887A Ceased KR20180080301A (en) 2016-05-23 2016-05-23 Programmable Logic Controller

Country Status (4)

Country Link
JP (1) JP6529670B2 (en)
KR (2) KR102219655B1 (en)
CN (1) CN109154803B (en)
WO (1) WO2017203583A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021019615A1 (en) 2019-07-26 2021-02-04 三菱電機株式会社 Programmable logic controller, setting tool, and program

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292666A (en) * 1978-04-12 1981-09-29 Modicon Div. Gould Inc. Programmable controller
JPH0670764B2 (en) * 1985-03-06 1994-09-07 株式会社日立製作所 Sequence control device
JPH02253305A (en) * 1989-03-27 1990-10-12 Fanuc Ltd Signal tracing system for programmable controller
JPH0764476A (en) * 1993-08-27 1995-03-10 Koyo Electron Ind Co Ltd Programmable controller
JP2653346B2 (en) * 1993-12-13 1997-09-17 オムロン株式会社 Programmable controller
JP3852636B2 (en) 1997-09-03 2006-12-06 豊和工業株式会社 Status data collection method and control device
US6999439B2 (en) * 2002-01-31 2006-02-14 Mitsubishi Denki Kabushiki Kaisha Information transmission method, mobile communications system, base station and mobile station in which data size of identification data is reduced
JP2006309315A (en) * 2005-04-26 2006-11-09 Mitsubishi Electric Corp Data recorder, inspection device equipped with data recorder, and controller
US7574417B1 (en) * 2006-09-28 2009-08-11 Rockwell Automation Technologies, Inc. Self configuration of embedded historians
CN100491546C (en) * 2007-11-22 2009-05-27 武汉钢铁(集团)公司 Hood-type annealing furnace self-adapting control method
JP5005010B2 (en) * 2009-09-03 2012-08-22 三菱電機株式会社 Equipment control device
CN202735791U (en) * 2012-04-28 2013-02-13 浙江中烟工业有限责任公司 Connection control system capable of dynamically monitoring the connection relationship between a filter stick sender and a cigarette production machine
JP6145987B2 (en) * 2012-10-15 2017-06-14 富士電機株式会社 Programmable controller, programmable controller data backup method, programmable controller activation method
DE112013006837T5 (en) * 2013-04-12 2015-12-03 Mitsubishi Electric Corporation Peripheral device for programmable controller and debugging support program
DE102013010366A1 (en) * 2013-06-21 2015-01-08 Deutsche Telekom Ag Method and system for producing a product by means of a digital factory unit
KR101551840B1 (en) * 2014-02-28 2015-09-10 신성대학 산학협력단 Plc simulator
CN103941631B (en) * 2014-04-21 2016-08-17 南京科远自动化集团股份有限公司 A kind of programmable controller runs the method for Program undisturbed reconstruct
CN104503407B (en) * 2014-12-20 2017-06-06 北京首钢自动化信息技术有限公司 Data acquisition playback system and method in a kind of industrial processes
JP2016224600A (en) * 2015-05-28 2016-12-28 富士電機株式会社 Controller, storage device, and reproduction device

Also Published As

Publication number Publication date
KR20200121919A (en) 2020-10-26
WO2017203583A1 (en) 2017-11-30
CN109154803A (en) 2019-01-04
KR20180080301A (en) 2018-07-11
CN109154803B (en) 2022-04-08
JP6529670B2 (en) 2019-06-12
JPWO2017203583A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
US9753447B2 (en) Control unit, output control method and program
US10606246B2 (en) Control device and control method with various command values in a shared memory providing access to various program execution and command value operation parts in each control cycle
US20190095246A1 (en) Support device and non-transitory storage medium
JP2014165748A (en) Processing device and method of controlling processing device
US20130185620A1 (en) Ladder program creation apparatus
EP3196718A1 (en) Embedded emulation modules in industrial control devices
KR102219655B1 (en) Programmable logic controller
US10295981B2 (en) Engineering tool
JP2015518618A (en) Method and system for providing update information of device description of field device
CN110209105A (en) Processing method, control system and the control device of data
CN110442074A (en) The processing unit of programmable logic controller program
US12001185B2 (en) PLC system, and method for controlling input/output refresh period thereof
CN114585979B (en) Control device
US10733340B2 (en) System configuration creation supporting device
US20180059649A1 (en) Simulator linkage device, control method of simulator linkage device, information processing program and recording medium
KR102732904B1 (en) controller
WO2020071436A1 (en) Control system, control method, and control program
JPH06187015A (en) Program converter for sequencer
EP3792710A1 (en) Control system, support device, and support program
JPH06161518A (en) Programmable controller
JP3335728B2 (en) Programmable controller
JP5062499B2 (en) Field device management device
KR910002318B1 (en) Hardware logic analysis circuit with pipeline structure
JP6437158B1 (en) Engineering tools
EP3299950A1 (en) Display screen generating device, display screen generating method, and display screen generating program

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20201016

Application number text: 1020187015887

Filing date: 20180604

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210219

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240117

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250108

Start annual number: 5

End annual number: 5