[go: up one dir, main page]

KR102213075B1 - 반도체 칩 패키지 테스트 소켓 - Google Patents

반도체 칩 패키지 테스트 소켓 Download PDF

Info

Publication number
KR102213075B1
KR102213075B1 KR1020200002148A KR20200002148A KR102213075B1 KR 102213075 B1 KR102213075 B1 KR 102213075B1 KR 1020200002148 A KR1020200002148 A KR 1020200002148A KR 20200002148 A KR20200002148 A KR 20200002148A KR 102213075 B1 KR102213075 B1 KR 102213075B1
Authority
KR
South Korea
Prior art keywords
latch
semiconductor chip
chip package
test socket
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200002148A
Other languages
English (en)
Inventor
이애진
Original Assignee
(주)마이크로컨텍솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)마이크로컨텍솔루션 filed Critical (주)마이크로컨텍솔루션
Priority to KR1020200002148A priority Critical patent/KR102213075B1/ko
Application granted granted Critical
Publication of KR102213075B1 publication Critical patent/KR102213075B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 칩 패키지 테스트 소켓에 관한 것으로서, 보다 상세하게는, 반도체 칩 패키지에서 발생하는 열을 효과적으로 해결하며 반도체 칩 패키지를 안정적으로 고정시킬 수 있는 반도체 칩 패키지 테스트 소켓에 관한 것이다.

Description

반도체 칩 패키지 테스트 소켓{TEST SOCKET}
본 발명은 반도체 칩 패키지 테스트 소켓에 관한 것으로서, 보다 상세하게는, 반도체 칩 패키지에서 발생하는 열을 효과적으로 해결하며 반도체 칩 패키지를 안정적으로 고정시킬 수 있는 반도체 칩 패키지 테스트 소켓에 관한 것이다.
반도체 소자는 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 성능 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 칩 패키지 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 칩 패키지 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.
반도체 칩 패키지를 반도체 칩 패키지 테스트 소켓 내에 탑재하여 테스트를 수행할 때, 테스트 과정에서 열이 발생한다. 이와 같은 열은 반도체 칩 패키지의 성능을 저하시킬 수 있으며, 반도체 칩 패키지 및 반도체 칩 패키지 소켓의 고장을 발생시키기도 한다.
따라서, 이와 같은 열을 처리할 수 있는 반도체 칩 패키지 테스트 소켓을 개발할 필요가 있다.
공개특허 제2009-0068645호
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 클로징 상태일 때, 어댑터 상에 탑재된 반도체 칩 패키지에 접하여 반도체 칩 패키지의 열을 전달받아 방열시킬 수 있는 히트 싱크 기능을 갖는 래치 시스템을 포함하는 반도체 칩 패키지 테스트 소켓을 제공하는 데 목적이 있다.
아울러, 본 발명의 또 다른 목적은, 상기 방열 효과를 더욱 향상시키며 반도체 칩 패키지의 고정을 안정적으로 달성할 수 있는 반도체 칩 패키지 테스트 소켓을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 칩 패키지 테스트 소켓은, 베이스; 상기 베이스 상에 구비되며 반도체 칩 패키지 탑재면이 구비되는 어댑터; 상기 베이스 상에 배치되며 상하 방향으로 변위 가능한 커버; 및 상기 커버의 상하 작동에 따라서 회동되어 오픈/클로징되는 래치 시스템;을 포함하며, 상기 래치 시스템은, 클로징 상태일 때, 상기 어댑터 상에 탑재된 반도체 칩 패키지에 접하여 상기 반도체 칩 패키지의 열을 전달받을 수 있는 열 전도 재질로 구성된다.
일 실시예에 의하면, 상기 래치 시스템은, 상기 반도체 칩 패키지 테스트 소켓의 좌우에 각각 구비되는 제1 래치와 제2 래치를 포함하며, 상기 제1 래치와 제2 래치는, 각 상기 베이스 또는 커버에 회동 가능하게 연결되는 래치 커넥터와, 상기 래치 커넥터와 연결되어 래치 커넥터와 일체로 회동하는 래치 바디를 포함하며, 상기 래치 바디는, 상기 래치 시스템이 클로징 상태일 때, 밑면이 반도체 칩 패키지의 상면에 접한다.
일 실시예에 의하면, 상기 래치 바디는, 좌우 방향으로 소정의 길이를 가지며 연장되는 복수 개의 래치 핑거를 포함하고, 상기 복수 개의 래치 핑거는 전후 방향으로 소정의 이격 간격을 갖고 서로 평행하게 배치되고, 상기 래치 핑거 사이에는 이격 공간에 형성되며, 상기 제1 래치의 래치 핑거와 상기 제2 래치의 이격 공간이 서로 좌우 방향으로 대응되며, 상기 제2 래치의 래치 핑거와 상기 제1 래치의 이격 공간이 서로 좌우 방향으로 대응되게 배치된다.
일 실시예에 의하면, 상기 래치 핑거의 길이는, 상기 어탭터의 반도체 칩 패키지 탑재면의 좌우 방향 폭의 1/2 이상의 길이를 가져서, 상기 래치 시스템이 클로징 상태일 때, 상기 제1 래치의 래치 핑거 사이에 상기 제2 래치의 래치 핑거가 위치한다.
일 실시예에 의하면, 상기 래치 핑거는, 상하 방향으로 소정의 두께와 전후 방향으로 소정의 폭을 갖는 육면체 패널 형태로 구성된다.
일 실시예에 의하면, 상기 커버의 좌우 측에는, 상기 래치 시스템이 오픈 상태일 때, 상기 래치 시스템이 투입될 수 있도록, 좌우 측으로 오픈된 오픈 투입구가 구비될 수 있다.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓은, 래치 시스템이 클로징된 상태에서, 래치 시스템의 저면이 반도체 칩 패키지의 상면에 면접촉함에 따라서, 반도체 칩 패키지의 고정이 안정적으로 달성될 수 있다. 또한, 래치 시스템은 열 전도율이 높은 재질로 구성됨에 따라서, 반도체 칩 패키지의 열을 외부로 쉽게 방열할 수 있다.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓은, 제1 래치와 제2 래치의 적어도 일 부분이 전후 방향으로 서로 교차하게 위치하는 상태로 반도체 칩 패키지를 덮어서 고정시킬 수 있다. 따라서, 반도체 칩 패키지의 안정적인 고정이 달성될 수 있다.
아울러, 제1 래치와 제2 래치가 각각 반도체 칩 패키지의 일 위치에 한정적으로 접하지 않고, 전후 및 좌우 방향으로 균일한 접촉 분포를 가지므로, 제1 래치와 제2 래치에 의한 반도체 칩 패키지의 방열 효과가 더욱 향상될 수 있다.
도 1 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 구조를 나타낸 도면이다.
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 래치 시스템을 구성하는 제1 래치와 제2 래치를 각각 도시한 도면이다.
도 3 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 래치 시스템을 구성하는 제1 래치를 일 방향에서 본 것을 나타낸 도면이다.
도 4 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓이 오픈 상태인 것을 위에서 본 것을 나타낸 도면이다.
도 5 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 오픈 상태와 클로징 상태를 각각 나타낸 도면이다.
도 6 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 래치 시스템과 베이스 및 커버의 연결 구조를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다.
도 1 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 구조를 나타낸 도면이다.
본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 베이스(10), 어댑터(20), 커버(30), 및 래치 시스템(100)을 포함한다.
<베이스(10)>
베이스(10)는 반도체 칩 패키지 테스트 소켓(1)의 하부분을 구성한다. 베이스(10) 내에는 반도체 칩 패키지의 전기 단자와 전기적으로 연결될 수 있는 컨택트가 구비될 수 있다.
<어댑터(20)>
어댑터(20)는 베이스(10) 상에 구비된다. 어댑터(20) 상에는 반도체 칩 패키지가 탑재될 수 있는 반도체 칩 패키지 탑재면(22)이 구비될 수 있다. 베이스(10)에 구비된 컨택트는 상기 어댑터(20)를 관통하여 상기 반도체 칩 패키지 탑재면(22) 상으로 돌출될 수 있다.
<커버(30)>
커버(30)는 베이스(10)와 어댑터(20) 상에 구비된다. 커버(30)는 상하 방향으로 위치 가변할 수 있다. 커버(30)는 하강하였을 때, 후술하는 래치 시스템(100)을 오픈시킬 수 있다. 이를 위해서, 커버(30)에는 래치 시스템(100)을 오픈시킬 수 있는 소정의 오픈 수단, 및 가이드 수단이 구비될 수 있다.
커버(30)의 좌우 방향 내측에는 후술하는 래치 시스템(100)이 오픈되었을 때, 제1 래치(100A)와 제2 래치(100B)가 각각 투입될 수 있는 오픈 투입구(32)가 구비될 수 있다. 오픈 투입구(32)는 좌우 내측 방향으로 각각 오픈되며 외측 방향으로 연장되는 소정의 함몰 홈일 수 있다.
<래치 시스템(100)>
래치 시스템(100)은 커버(30)의 상하 작동에 따라서 오픈/클로징된다.
래치 시스템(100)이 오픈되면, 어댑터(20)의 반도체 칩 패키지 탑재면(22)이 오픈된다. 따라서 반도체 칩 패키지 탑재면(22) 상에 반도체 칩 패키지를 탑재시킬 수 있다.
래치 시스템(100)이 클로징되면, 래치 시스템(100)이 반도체 칩 패키지 탑재면(22)을 덮는다. 따라서 반도체 칩 패키지 탑재면(22) 상에 탑재된 반도체 칩 패키지를 래치 시스템(100)이 덮어서 고정시킬 수 있다.
래치 시스템(100)이 클로징된 상태에서는, 래치 시스템(100)의 저면이 반도체 칩 패키지 탑재면(22) 상에 탑재된 반도체 칩 패키지의 상면에 접할 수 있다. 예컨대, 래치 시스템(100)의 저면은 반도체 칩 패키지와 면접촉할 수 있도록 평탄면을 가질 수 있다.
래치 시스템(100)은 열 전도율이 높은 재질로 구성될 수 있다. 즉, 래치 시스템(100)은, 열 전도율이 높아서, 반도체 칩 패키지의 열을 쉽게 전달받을 수 있다. 따라서, 반도체 칩 패키지의 열을 방열시킬 수 있는 히트 싱크(heat sink)로 기능할 수 있다. 아울러, 상기 전달받은 열을 외부로 방열시킬 수 있다. 예컨대, 래치 시스템(100)은, SUS 를 포함한 각종 금속 재질을 포함할 수 있다.
상기와 같이, 래치 시스템(100)이 클로징된 상태에서, 래치 시스템(100)의 저면이 반도체 칩 패키지의 상면에 면접촉함에 따라서, 반도체 칩 패키지의 고정이 안정적으로 달성될 수 있다. 또한, 래치 시스템(100)은 열 전도율이 높은 재질로 구성됨에 따라서, 반도체 칩 패키지의 열을 외부로 쉽게 방열할 수 있다.
<제1 래치(100A), 및 제2 래치(100B)>
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 래치 시스템(100)을 구성하는 제1 래치(100A)와 제2 래치(100B)를 각각 도시한 도면이다. 도 3 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 래치 시스템(100)을 구성하는 제1 래치(100A)를 일 방향에서 본 것을 나타낸 도면이다.
상기 래치 시스템(100)은, 반도체 칩 패키지 테스트 소켓(1)의 좌우에 각각 구비되는 제1 래치(100A)와 제2 래치(100B)를 포함할 수 있다.
상기 제1 래치(100A)와 제2 래치(100B)는, 래치 커넥터(110A, 110B:이하에서는 110 으로 표시)와 래치 바디(120A, 120B: 이하에서는 120 으로 표시)를 포함할 수 있다.
래치 커넥터(110)는 제1 래치(100A)와 제2 래치(100B)의 일단(베이스(10)에 연결되었을 때, 베이스(10)의 외측에 위치하는 부분)을 구성한다.
래치 커넥터(110)는 제1 연결부(112)와, 제2 연결부(114)를 포함할 수 있다. 일 예로, 제1 래치(100A)와 제2 래치(100B)는 상기 제1 연결부(112)를 중심으로 하여 회동할 수 있다. 아울러, 제2 연결부(114)는 베이스(10)와 연결되어 래치 커넥터(110)의 회동을 가이드할 수 있다. 따라서, 제1 래치(100A)와 제2 래치(100B)가 제1 연결부(112)를 중심으로 하여 회동하게 된다.단, 이에 한정하는 것은 아니며, 제1 래치(100A)와 제2 래치(100B)는 베이스(10)에 연결될 수도 있고, 임의의 연결 구조를 가질 수 있다. 즉, 제1 래치(100A)와 제2 래치(100B)의 연결 및 회동 구조는 한정하지 아니한다.
일 예로, 래치 시스템(100)과 베이스(10) 및 커버(30) 사이의 연결 구조는 도 6 과 같을 수 있다. 즉, 제1 연결부(112)를 관통하는 샤프트(S1)가 커버(34)에 마련된 연결 홀(34)에 연결될 수 있다. 아울러, 제2 연결부(114)를 관통하는 샤프트(S2)가 베이스(10)의 가이드 라인(12) 내에 투입될 수 있다. 따라서, 래치 시스템(100)은, 연결 홀(34) 및 샤프트(S1)를 중심으로 하여, 회동할 수 있다. 아울러, 커버(30)의 상하 방향 변위에 따라서, 샤프트(S2)가 가이드 라인(12)을 따라서 안내되어, 래치 시스템(100)의 회동이 가이드될 수 있다. 한편, 도 6 에서는 제1 연결부(112) 및 제2 연결부(114)를 관통하는 샤프트(S1, S2)가 마련되었으나, 반드시 이에 한정하는 것은 아니며, 샤프트(S1, S2) 외에 래치 시스템(100) 측부에 돌기가 구비되고 상기 돌기가 제1 연결부(112), 제2 연결부(114)를 구성하는 것도 가능하다.
래치 바디(120)는 제1 래치(100A)와 제2 래치(100B)의 타단(베이스(10)에 연결되었을 때, 베이스(10)의 내측에 위치하는 부분)을 구성한다.
래치 바디(120)는, 상기 래치 커넥터(110)와 연결되어 래치 커넥터(110)와 일체로 회동한다. 래치 바디(120)는, 제1 연결부(112)를 중심으로 하여 제2 연결부(114)와 동일한 회전 방향을 갖는다. 단, 상하 방향으로 고찰하면 제2 연결부(114)와 반대 방향으로 변위하게 된다.
상기 래치 바디(120)는, 상기 래치 시스템(100)이 클로징 상태일 때, 밑면이 반도체 칩 패키지의 상면에 접한다. 즉, 래치 바디(120)는 실질적으로 어댑터(20)의 반도체 칩 패키지 탑재면(22) 상에 탑재된 반도체 칩 패키지를 가압하여 고정시키는 부분이다.
상기 래치 바디(120)는, 래치 핑거(122), 및 래치 핑거(122) 사이의 이격 공간(124)을 포함할 수 있다.
각각의 래치 핑거(122)는, 좌우 방향으로 연장되는 소정의 바(bar) 형태로 구성될 수 있다. 구체적으로는, 각각의 래치 핑거(122)는, 상하 방향으로 소정의 두께와 전후 방향으로 소정의 폭을 갖는 육면체의 패널 형태로 구성될 수 있다.
아울러, 래치 핑거(122)는 복수 개 구비된다. 상기 복수 개의 래치 핑거(122)는 전후 방향으로 소정의 거리만큼 이격되며 서로 평행하게 배열된다.
각각의 래치 핑거(122)의 일 단은 상기 래치 커넥터(110)에 연결되어 있다.
실시예에 의하면, 상기 래치 핑거(122)의 길이(좌우 방향 거리로서, 실질적으로 래치 바디(120)의 길이에 대응하는 길이)는, 어댑터(20)의 반도체 칩 패키지 탑재면(22)의 좌우 방향 폭의 1/2 이상의 길이를 가질 수 있다.
상기 래치 핑거(122)가 서로 이격되게 배치됨에 따라서, 래치 핑거(122) 사이에는 소정의 거리의 이격 공간(124)이 형성된다.
<반도체 칩 패키지 테스트 소켓(1)의 작동 및 효과>
도 4 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)이 오픈 상태인 것을 위에서 본 것을 나타낸 도면이다. 도 5 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 오픈 상태와 클로징 상태를 각각 나타낸 도면이다.
커버(30)는 베이스(10)에 대해서, 상승하거나 하강할 수 있다.
베이스(10)가 상승한 상태에서는, 래치 시스템(100)은 클로징 상태이다. 즉, 제1 래치(100A)와 제2 래치(100B)가 어댑터(20)의 반도체 칩 패키지 탑재면(22)을 덮는다.
베이스(10)가 하강한 상태에서는, 래치 시스템(100)은 오픈된 상태이다. 즉, 반도체 칩 패키지 탑재면(22)이 오픈된다.
이때, 앞서 설명한 바와 같이, 상기 커버(30)의 좌우 측에는, 좌우 측으로 오픈된 오픈 투입구(32)가 구비될 수 있다. 따라서, 상기 래치 시스템(100)이 오픈 상태일 때, 상기 래치 시스템(100)이 상기 오픈 투입구(32) 내에 투입될 수 있다.
실시예에 의하여 제1 래치(100A)와 제2 래치(100B)가 반도체 칩 패키지 테스트 소켓(1)에 결합된 상태에서, 제1 래치(100A)와 제2 래치(100B) 사이의 관계를 고찰하면, 이하와 같다.
상기 제1 래치(100A)의 래치 핑거(122)와 상기 제2 래치(100B)의 이격 공간(124)은 서로 좌우 방향으로 대응되며, 상기 제2 래치(100B)의 래치 핑거(122)와 상기 제1 래치(100A)의 이격 공간(124)은 서로 좌우 방향으로 대응되게 위치할 수 있다.
즉, 좌우 방향에서 볼 때, 제1 래치(100A)의 래치 핑거(122)가 위치하는 위치에는, 제2 래치(100B)의 이격 공간(124)이 위치한다. 아울러, 제2 래치(100B)의 래치 핑거(122)가 위치하는 위치에는, 제1 래치(100A)의 이격 공간(124)이 위치하게 된다.
예컨대, 도 4 에 표시된 좌우 방향 연장선(L)을 고찰하면, 상기 연장선(L) 상에서 제1 래치(100A)에는 이격 공간(124)이 위치하나, 제2 래치(100B)에는 래치 핑거(122)가 위치함을 확인할 수 있다.
따라서, 래치 시스템(100)이 클로징 상태일 때, 상기 제1 래치(100A)의 래치 핑거(122) 사이에 상기 제2 래치(100B)의 래치 핑거(122)가 위치할 수 있다. 즉, 제1 래치(100A)와 제2 래치(100B)의 적어도 일 부분이 서로 교차할 수 있다.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 제1 래치(100A)와 제2 래치(100B)의 적어도 일 부분이 전후 방향으로 서로 교차하게 위치하는 상태로 반도체 칩 패키지를 덮어서 고정시킬 수 있다. 따라서, 반도체 칩 패키지의 안정적인 고정이 달성될 수 있다.
예컨대, 반도체 칩 패키지의 일 측은 제1 래치(100A)에 의해서만 커버(30)되며, 반대 측은 제2 래치(100B)에 의해서만 커버(30)되는 비교예에 대해서 고찰하면, 래치 시스템(100)에 의해서 반도체 칩 패키지에 가해지는 가압력이 불균일할 수 있다. 이것은, 반도체 칩 패키지의 좌측과 우측 및 전방과 후방 뿐만 아니라, 각 부분에 대해서도 마찬가지이다.
그러나, 본 발명의 실시예에 의하면, 제1 래치(100A)의 래치 핑거(122)와 제2 래치(100B)의 래치 핑거(122)가 전후 방향으로 교차하며 반도체 칩 패키지를 가압한다. 따라서, 반도체 칩 패키지에 대한 가압력을 전후 방향으로 고찰할 때 상대적으로 균일할 수 있다.
아울러, 좌우 방향으로 볼 때, 제1 래치(100A)와 제2 래치(100B)의 래치 핑거(122)는 반도체 칩 패키지의 좌우 방향 폭의 1/2 이상의 길이를 갖는다. 따라서, 반도체 칩 패키지에 대한 가압력을 좌우 방향으로 고찰할 때에도 상대적으로 균일할 수 있다.
아울러, 이와 같이, 제1 래치(100A)와 제2 래치(100B)가 각각 반도체 칩 패키지의 일 위치에 한정적으로 접하지 않고(예컨대, 제1 래치(100A)와 제2 래치(100B)가 각각 좌우 방향으로 일 영역에 한정적으로 접하는 경우), 전후 방향 및 좌우 방향으로 균일한 접촉 분포를 가지므로, 제1 래치(100A)와 제2 래치(100B)에 의한 반도체 칩 패키지의 방열 효과가 더욱 향상될 수 있다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
1: 반도체 칩 패키지 테스트 소켓
10: 베이스
20: 어댑터
30: 커버
32: 오픈 투입구
100: 래치 시스템
100A: 제1 래치
100B: 제2 래치
112: 제1 연결부
114: 제2 연결부
110, 110A, 100B: 래치 커넥터
120, 120A, 120B: 래치 바디
122: 래치 핑거
124: 이격 공간

Claims (6)

  1. 반도체 칩 패키지 테스트 소켓에 있어서,
    베이스;
    상기 베이스 상에 구비되며 반도체 칩 패키지 탑재면이 구비되는 어댑터;
    상기 베이스 상에 배치되며 상하 방향으로 변위 가능한 커버; 및
    상기 커버의 상하 작동에 따라서 회동되어 오픈/클로징되는 래치 시스템;을 포함하며,
    상기 래치 시스템은,
    클로징 상태일 때, 상기 어댑터 상에 탑재된 반도체 칩 패키지에 접하여 상기 반도체 칩 패키지의 열을 전달받을 수 있는 열 전도 재질로 구성되고,
    상기 래치 시스템은,
    상기 반도체 칩 패키지 테스트 소켓의 좌우에 각각 구비되는 제1 래치와 제2 래치를 포함하며,
    상기 제1 래치와 제2 래치는,
    각각 상기 베이스 또는 커버에 회동 가능하게 연결되는 래치 커넥터와,
    상기 래치 커넥터와 연결되어 래치 커넥터와 일체로 회동하는 래치 바디를 포함하며,
    상기 래치 바디는,
    상기 래치 시스템이 클로징 상태일 때, 밑면이 반도체 칩 패키지의 상면에 접하는 반도체 칩 패키지 테스트 소켓.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 래치 바디는,
    좌우 방향으로 소정의 길이를 가지며 연장되는 복수 개의 래치 핑거를 포함하고,
    상기 복수 개의 래치 핑거는 전후 방향으로 소정의 이격 간격을 갖고 서로 평행하게 배치되고, 상기 래치 핑거 사이에는 이격 공간이 형성되며,
    상기 제1 래치의 래치 핑거와 상기 제2 래치의 이격 공간이 서로 좌우 방향으로 대응되며,
    상기 제2 래치의 래치 핑거와 상기 제1 래치의 이격 공간이 서로 좌우 방향으로 대응되게 배치되는 반도체 칩 패키지 테스트 소켓.
  4. 청구항 3에 있어서,
    상기 래치 핑거의 길이는,
    상기 어댑터의 반도체 칩 패키지 탑재면의 좌우 방향 폭의 1/2 이상의 길이를 가져서,
    상기 래치 시스템이 클로징 상태일 때, 상기 제1 래치의 래치 핑거 사이에 상기 제2 래치의 래치 핑거가 위치하는 반도체 칩 패키지 테스트 소켓.
  5. 청구항 3에 있어서,
    상기 래치 핑거는,
    상하 방향으로 소정의 두께와 전후 방향으로 소정의 폭을 갖는 육면체 패널 형태로 구성되는 반도체 칩 패키지 테스트 소켓.
  6. 청구항 5에 있어서,
    상기 커버의 좌우 측에는,
    상기 래치 시스템이 오픈 상태일 때, 상기 래치 시스템이 투입될 수 있도록,
    좌우 측으로 오픈된 오픈 투입구가 구비되는 반도체 칩 패키지 테스트 소켓.
KR1020200002148A 2020-01-07 2020-01-07 반도체 칩 패키지 테스트 소켓 Active KR102213075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200002148A KR102213075B1 (ko) 2020-01-07 2020-01-07 반도체 칩 패키지 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200002148A KR102213075B1 (ko) 2020-01-07 2020-01-07 반도체 칩 패키지 테스트 소켓

Publications (1)

Publication Number Publication Date
KR102213075B1 true KR102213075B1 (ko) 2021-02-08

Family

ID=74560048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200002148A Active KR102213075B1 (ko) 2020-01-07 2020-01-07 반도체 칩 패키지 테스트 소켓

Country Status (1)

Country Link
KR (1) KR102213075B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230086477A (ko) * 2021-12-08 2023-06-15 (주)마이크로컨텍솔루션 테스트 소켓
KR20240021614A (ko) * 2022-08-10 2024-02-19 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 소켓
KR20240069093A (ko) * 2022-11-11 2024-05-20 주식회사 오킨스전자 테스트 소켓의 방열 장치
KR102807844B1 (ko) * 2023-11-29 2025-05-16 (주)마이크로컨텍솔루션 테스트 소켓

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000067540A1 (en) * 1999-05-04 2000-11-09 Wells-Cti, Inc. Chip carrier socket
KR20000065906A (ko) * 1999-04-10 2000-11-15 장병국 집적 회로 디바이스와 테스트 장비를 전기적으로 접속시키기 위한 전기적 연결 장치
KR20050092211A (ko) * 2004-03-15 2005-09-21 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
US20070238327A1 (en) * 2006-04-10 2007-10-11 Hon Hai Precision Ind. Co., Ltd. Burn-in socket with organizer arranging cable
JP2008261861A (ja) * 2007-04-13 2008-10-30 Techwing Co Ltd テストハンドラーのキャリアボード用のインサート
KR20090068645A (ko) 2007-12-24 2009-06-29 리노공업주식회사 반도체 칩 테스트용 검사 소켓
KR20120134219A (ko) * 2011-06-01 2012-12-12 주식회사 아이에스시 반도체 패키지용 인서트
KR20160103015A (ko) * 2013-12-27 2016-08-31 가부시키가이샤 엔프라스 전기 부품용 소켓
KR101689392B1 (ko) * 2015-06-19 2017-01-02 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR20170070831A (ko) * 2015-12-14 2017-06-22 센사타 테크놀로지스, 인크 인터페이스 구조
KR20170073697A (ko) * 2014-10-28 2017-06-28 에세, 아이엔씨. 압력 경감 밸브로 집적 회로 디바이스에 디바이스 테스터를 적응시키기 위한 시스템 및 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065906A (ko) * 1999-04-10 2000-11-15 장병국 집적 회로 디바이스와 테스트 장비를 전기적으로 접속시키기 위한 전기적 연결 장치
WO2000067540A1 (en) * 1999-05-04 2000-11-09 Wells-Cti, Inc. Chip carrier socket
KR20050092211A (ko) * 2004-03-15 2005-09-21 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
US20070238327A1 (en) * 2006-04-10 2007-10-11 Hon Hai Precision Ind. Co., Ltd. Burn-in socket with organizer arranging cable
JP2008261861A (ja) * 2007-04-13 2008-10-30 Techwing Co Ltd テストハンドラーのキャリアボード用のインサート
KR20090068645A (ko) 2007-12-24 2009-06-29 리노공업주식회사 반도체 칩 테스트용 검사 소켓
KR20120134219A (ko) * 2011-06-01 2012-12-12 주식회사 아이에스시 반도체 패키지용 인서트
KR20160103015A (ko) * 2013-12-27 2016-08-31 가부시키가이샤 엔프라스 전기 부품용 소켓
KR20170073697A (ko) * 2014-10-28 2017-06-28 에세, 아이엔씨. 압력 경감 밸브로 집적 회로 디바이스에 디바이스 테스터를 적응시키기 위한 시스템 및 방법
KR101689392B1 (ko) * 2015-06-19 2017-01-02 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR20170070831A (ko) * 2015-12-14 2017-06-22 센사타 테크놀로지스, 인크 인터페이스 구조

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230086477A (ko) * 2021-12-08 2023-06-15 (주)마이크로컨텍솔루션 테스트 소켓
KR102726429B1 (ko) * 2021-12-08 2024-11-05 (주)마이크로컨텍솔루션 테스트 소켓
KR20240021614A (ko) * 2022-08-10 2024-02-19 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 소켓
KR102687723B1 (ko) 2022-08-10 2024-07-24 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 소켓
KR20240069093A (ko) * 2022-11-11 2024-05-20 주식회사 오킨스전자 테스트 소켓의 방열 장치
KR102722823B1 (ko) * 2022-11-11 2024-10-28 주식회사 오킨스전자 테스트 소켓의 방열 장치
KR102807844B1 (ko) * 2023-11-29 2025-05-16 (주)마이크로컨텍솔루션 테스트 소켓

Similar Documents

Publication Publication Date Title
KR102213075B1 (ko) 반도체 칩 패키지 테스트 소켓
US3763459A (en) Plug-in type sockets for testing semiconductors
US7589972B2 (en) Electrical connector with clip mechanism
KR102172376B1 (ko) 반도체 칩 테스트 소켓
US8363410B2 (en) Electric connecting apparatus
US7708579B2 (en) Socket assembly with backplane
KR20180014860A (ko) 소켓
JP2019009030A (ja) ソケット
CN205081293U (zh) 插座组件和收发模块组件
CN112018546B (zh) 插座连接器及连接器组合
US6644981B2 (en) Socket for electrical parts having horizontal guide portion
US20210234292A1 (en) Connector
JP2002359025A (ja) 電気部品用ソケット
US10355408B2 (en) Connector having latches
US7572136B2 (en) Zero insertion force socket having improved actuator position
JP4614270B2 (ja) リード線を印刷回路基板に接触させる端子ユニット
KR101212945B1 (ko) 수직형 프로브를 갖는 검사용 소켓
TWI764508B (zh) 連接器
TWI625008B (zh) 電連接器
JP2004199921A (ja) コンタクトピン，コンタクトピン成形方法及び電気部品用ソケット
KR20190007057A (ko) 전기부품용 소켓
US7938648B2 (en) Board mounted electrical connector with reinforcing device
TWI856725B (zh) 製造電性檢測裝置的治具
KR950023247A (ko) 전기 핀 필드
KR102193725B1 (ko) 반도체 칩 패키지 테스트 소켓

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200107

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201019

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240130

Start annual number: 4

End annual number: 4