KR102211743B1

KR102211743B1 - 전자 부품

Info

Publication number: KR102211743B1
Application number: KR1020180101968A
Authority: KR
Inventors: 조범준
Original assignee: 삼성전기주식회사
Priority date: 2018-08-29
Filing date: 2018-08-29
Publication date: 2021-02-03
Anticipated expiration: 2038-08-29
Also published as: CN114023564B; KR20190121156A; CN114023564A; CN110875132B; US20200075262A1; CN110875132A; US10984954B2

Abstract

본 발명은, 제1 방향으로 연이어 배열되는 복수의 적층형 커패시터를 포함하는 커패시터 어레이; 및 상기 커패시터 어레이의 양 측면에 각각 배치되어 상기 복수의 적층형 커패시터의 제1 및 제2 외부 전극들과 각각 접속되는 한 쌍의 메탈 프레임; 을 포함하고, 상기 메탈 프레임은, 외부 전극들의 머리부와 접합되는 지지부; 및 상기 지지부의 하단에서 제1 방향과 직교하는 제2 방향으로 연장되는 실장부; 를 포함하고, 상기 지지부의 하측 일부와 상기 실장부에 적어도 하나 이상의 절개부가 형성되는 전자 부품을 제공한다.

Description

전자 부품{ELECTRONIC COMPONENT}

본 발명은 전자 부품에 관한 것이다.

적층형 커패시터는 소형이면서 고용량 구현이 가능하여 여러 가지 전자 기기에 사용되고 있다.

최근에는 친환경 자동차 및 전기 자동차의 급부상으로, 자동차 내 전력 구동 시스템이 증가하고 있으며, 이에 자동차에 필요한 적층형 커패시터의 수요도 증가하고 있다.

자동차용 부품으로 사용되기 위해서는 높은 수준의 열 신뢰성, 전기적 신뢰성 및 기계적 신뢰성이 요구되므로 적층형 커패시터에 요구되는 성능도 점차 고도화되고 있다.

특히 한정된 공간에서 복수의 적층형 커패시터를 스택(Stack)하여 고용량을 구현할 수 있도록 하면서, 진동 및 변형에 대한 내구성이 강한 모듈형 전자 부품에 대한 요구가 증가하고 있다.

일본 공개특허공보 1995-0249541호 국내 등록특허공보 10-1702398호

본 발명의 목적은, 고용량 구현이 가능하고, 열 신뢰성, 기계적 신뢰성 및 휨 변형 내성이 향상되도록 한 전자 부품을 제공하는 것이다.

본 발명의 일 측면은, 제1 방향으로 연이어 배열되는 복수의 적층형 커패시터를 포함하는 커패시터 어레이; 및 상기 커패시터 어레이의 양 측면에 각각 배치되어 상기 복수의 적층형 커패시터의 제1 및 제2 외부 전극들과 각각 접속되는 한 쌍의 메탈 프레임; 을 포함하고, 상기 메탈 프레임은, 외부 전극들의 머리부와 접합되는 지지부; 및 상기 지지부의 하단에서 제1 방향과 직교하는 제2 방향으로 연장되는 실장부; 를 포함하고, 상기 지지부의 하측 일부와 상기 실장부에 적어도 하나 이상의 절개부가 형성되는 전자 부품을 제공한다.

본 발명의 일 실시 예에서, 상기 절개부는 제1 방향으로 인접한 적층형 커패시터의 경계선상에 하나씩 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 절개부는 상기 지지부의 하측 일부와 상기 실장부를 연결하여 L자 형상으로 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 절개부의 제1 방향의 길이를 d1으로, 상기 지지부의 두께 방향의 길이를 t로, 상기 절개부의 제1 방향의 길이를 d2로, 상기 적층형 커패시터의 제1 방향의 길이를 b로 정의할 때, 상기 전자 부품은 0.01≤d1/t≤0.5 및 0.01≤d2/b≤0.5를 만족할 수 있다.

본 발명의 일 실시 예에서, 상기 전자 부품은 상기 커패시터 어레이를 캡슐화하는 캡슐부를 더 포함하고, 상기 실장부가 상기 캡슐부의 밖으로 노출될 수 있다.

본 발명의 일 실시 예에서, 상기 외부 전극의 머리부와 상기 지지부 사이에 도전성 접착부가 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 적층형 커패시터는, 바디와 제2 방향으로 상기 바디의 양단에 각각 형성되는 제1 및 제2 외부 전극을 포함하고, 상기 바디는, 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극은, 제2 방향으로 상기 바디의 양 단면에 각각 형성되는 제1 및 제2 머리부; 및 상기 제1 및 제2 머리부에서 상기 바디의 상하 면의 일부와 양 측면의 일부까지 각각 연장되는 제1 및 제2 밴드부; 를 각각 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 커패시터 어레이는 적어도 2층 이상 적층될 수 있다.

본 발명의 일 실시 예에서, 상기 지지부는 상측에 위치한 커패시터 어레이의 복수의 적층형 커패시터의 머리부까지 연장될 수 있다.

본 발명의 일 실시 예에서, 상기 전자 부품은 상기 복수의 커패시터 어레이를 캡슐화하는 캡슐부를 더 포함하고, 상기 실장부가 상기 캡슐부의 밖으로 노출될 수 있다.

본 발명의 일 실시 예에 따르면, 고용량의 전자 부품을 제공할 수 있고, 이때 전자 부품의 열 신뢰성, 기계적 신뢰성 및 휨 변형 내성을 향상시킬 수 있는 효과가 있다.

도 1은 본 발명의 실시 예에 적용되는 적층형 커패시터를 개략적으로 나타낸 사시도이다.
도 2(a) 및 도 2(b)는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이다.
도 3은 도 1의 I-I'선 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도이다.
도 5는 도 4의 분리사시도이다.
도 6은 도 4의 전자 부품에 캡슐부가 형성된 것을 나타낸 사시도이다.
도 7은 본 발명의 다른 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도이다.
도 8은 도 7의 분리사시도이다.
도 9는 도 7의 전자 부품에 캡슐부가 형성된 것을 나타낸 사시도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 다음과 같이 설명한다.

그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.

덧붙여, 명세서 전체에서 어떤 구성 요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.

본 발명의 실시 예를 명확하게 설명하기 위해 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 적층형 커패시터의 길이 방향, 폭 방향 및 두께 방향을 나타낸다.

또한, X, Y 및 Z는 각각 커패시터 어레이의 폭 방향, 길이 방향 및 두께 방향을 나타낸다.

여기서 Y방향은 본 실시 예에서, 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.

도 1은 본 발명의 실시 예에 적용되는 적층형 커패시터를 개략적으로 나타낸 사시도이고, 도 2(a) 및 도 2(b)는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이고, 도 3은 도 1의 I-I'선 단면도이다.

먼저 도 1 내지 도 3을 참조하여, 본 실시 예의 전자 부품에 적용되는 적층형 커패시터의 구조에 대해 설명한다.

도 1내 도 3을 참조하면, 본 실시 예의 적층형 커패시터(100)는, 바디(110)와 바디(110)의 X방향의 양 단부에 각각 형성되는 제1 및 제2 외부 전극(131, 132)을 포함한다.

바디(110)는 복수의 유전체층(111)을 Y방향으로 적층한 다음 소성한 것으로서, 커패시터 바디(110)의 서로 인접하는 유전체층(111) 사이의 경계는 주사 전자 현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.

또한, 바디(110)는 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Y방향으로 번갈아 배치되는 서로 다른 극성을 가지는 제1 및 제2 내부 전극(121, 122)을 포함한다.

또한, 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, 마진부로서 Y방향으로 상기 액티브 영역의 좌우부 및 Z방향으로 상기 액티브 영역의 상하부에 각각 마련되는 커버 영역을 포함할 수 있다.

이러한 바디(110)는 그 형상에 특별히 제한은 없지만, 육면체 형상일 수 있으며, Z방향으로 서로 대향하는 제1 및 제2 면(1, 2)과, 제1 및 제2 면(1, 2)과 서로 연결되고 X방향으로 서로 대향하는 제3 및 제4 면(3, 4)과, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 서로 대향하는 제5 및 제6 면(5, 6)을 포함할 수 있다.

유전체층(111)은 세라믹 분말, 예를 들어 BaTiO₃계 세라믹 분말 등을 포함할 수 있다.

상기 BaTiO₃계 세라믹 분말은 BaTiO₃에 Ca 또는 Zr 등이 일부 고용된 (Ba_1-xCa_x)TiO₃, Ba(Ti_1-yCa_y)O₃, (Ba_1-xCa_x)(Ti_1-yZr_y)O₃ 또는 Ba(Ti_1-yZr_y)O₃등이 있을 수 있으며, 이에 한정되는 것은 아니다.

또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.

상기 세라믹 첨가제는, 예를 들어 전이 금속 산화물 또는 전이 금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 포함될 수 있다

제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 인가 받는 전극으로서, 유전체층(111) 상에 형성되어 Y방향으로 적층될 수 있으며, 하나의 유전체층(111)을 사이에 두고 바디(110)의 내부에 Y방향을 따라 서로 대향되게 번갈아 배치될 수 있다.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.

한편, 본 발명에서는 내부 전극이 Y방향으로 적층된 구조를 도시하여 설명하고 있지만, 본 발명은 이에 한정되는 것은 아니며, 필요에 따라 내부 전극이 Z방향으로 적층되는 구조에도 적용할 수 있다.

이러한 제1 및 제2 내부 전극(121, 122)은 일단이 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.

이렇게 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 바디(110)의 X방향의 양 단부에 배치되는 제1 및 제2 외부 전극(131, 132)과 각각 접속되어 전기적으로 연결될 수 있다.

위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.

이때, 적층형 커패시터(100)의 정전 용량은 상기 액티브 영역에서 Y방향을 따라 서로 중첩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.

또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 백금(Pt), 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.

이때, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

제1 및 제2 외부 전극(131, 132)은 서로 다른 극성의 전압이 제공되며, 바디(110)의 X방향의 양 단부에 배치되고, 제1 및 제2 내부 전극(121, 122)의 노출되는 단부와 각각 접속되어 전기적으로 연결될 수 있다.

제1 외부 전극(131)은 제1 머리부(131a)와 제1 밴드부(131b)를 포함할 수 있다.

제1 머리부(131a)는 바디(110)의 제3 면(3)에 배치되며, 제1 내부 전극(121)에서 바디(110)의 제3 면(3)을 통해 외부로 노출되는 단부와 접촉하여 제1 내부 전극(121)과 제1 외부 전극(131)을 서로 전기적으로 연결하는 역할을 한다.

제1 밴드부(131b)는 고착 강도 향상 등을 위해 제1 머리부(131a)에서 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 부분이다.

제2 외부 전극(132)은 제2 머리부(132a)와 제2 밴드부(132b)를 포함할 수 있다.

제2 머리부(132a)는 바디(110)의 제4 면(4)에 배치되며, 제2 내부 전극(122)에서 바디(110)의 제4 면(4)을 통해 외부로 노출되는 단부와 접촉하여 제2 내부 전극(122)과 제2 외부 전극(132)을 서로 전기적으로 연결하는 역할을 한다.

제2 밴드부(132b)는 고착 강도 향상 등을 위해 제2 머리부(132a)에서 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 부분이다.

한편, 제1 및 제2 외부 전극(131, 132)은 도금층을 더 포함할 수 있다.

상기 도금층은, 제1 및 제2 니켈(Ni) 도금층과, 상기 제1 및 제2 니켈 도금층을 각각 커버하는 제1 및 제2 주석(Sn) 도금층을 포함할 수 있다.

도 4는 본 발명의 일 실시 예에 적용되는 전자 부품의 개략적인 구조를 나타낸 사시도이고, 도 5는 도 4의 분리사시도이다.

도 4 및 도 5를 참조하면, 본 실시 예의 전자 부품(200)은, 제1 방향인 Y방향으로 연이어 배열되는 복수의 적층형 커패시터(100)를 포함하는 커패시터 어레이(101) 및 커패시터 어레이(101)의 X방향의 일 측면에 배치되어 복수의 적층형 커패시터(100)의 각각의 제1 외부 전극(131)과 접속되는 제1 메탈 프레임(140) 및 커패시터 어레이(101)의 X방향의 타 측면에 배치되어 복수의 적층형 커패시터(100)의 각각의 제2 외부 전극(132)과 접속되는 제2 메탈 프레임(150)을 포함한다.

제1 메탈 프레임(140)은 복수의 적층형 커패시터(100)의 각각의 제1 외부 전극(131)에 접합되어 인접한 제1 외부 전극(131)들을 서로 연결하는 공통 전극의 역할을 할 수 있다.

이러한 제1 메탈 프레임(140)은 제1 지지부(141) 및 제1 실장부(142)를 포함한다.

제1 지지부(141)는 실장 면에 대해 수직으로 형성되되 Y방향으로 길게 형성되고, 복수의 제1 외부 전극(131)의 각각의 제1 머리부(131a)와 접합되는 부분으로, 복수의 제1 외부 전극(131)의 제1 머리부(131a)들을 전기적 및 물리적으로 서로 연결한다.

또한, 제1 지지부(141)의 Y방향의 길이는 모든 적층형 커패시터(100)의 제1 외부 전극(131)과 접속될 수 있도록 커패시터 어레이(101)의 Y방향의 총 길이와 대체로 유사하게 설정될 수 있다.

이때, 제1 외부 전극(131)들과 제1 지지부(141) 사이에 도전성 접착부(160)가 각각 마련될 수 있다.

본 실시 예에서, 도전성 접착부(160)는 제1 외부 전극(131)들의 각각의 제1 머리부(131a)에 마련될 수 있다.

이러한 도전성 접착부(160)는 고온 솔더 또는 도전성 접합재 등으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

제1 실장부(142)는 제1 지지부(141)의 하단에서 제1 방향인 Y방향과 직교하는 제2 방향인 X방향으로 연장되어 실장 면에 대해 수평으로 형성되는 부분으로, 기판 실장시 접속 단자의 역할을 한다.

이때, 제1 실장부(142)는 적층형 커패시터(100)의 하면으로부터 Z방향으로 소정 거리 이격되게 배치된다.

그리고, 제1 메탈 프레임(140)은 제1 절개부(143)를 포함한다.

제1 절개부(143)는 제1 지지부(141)의 하측 일부와 제1 실장부(142)에 적어도 하나 이상 형성된다.

이때, 제1 절개부(143)가 제1 지지부(141)의 하부에만 형성되므로, 제1 지지부(141)의 상측 부분은 서로 길게 연결된 상태가 유지될 수 있다.

또한, 제1 절개부(143)는 Y방향으로 인접한 적층형 커패시터(100)의 각각의 경계선상에 하나씩 형성될 수 있다.

본 실시 예에서는 커패시터 어레이(101)를 이루는 적층형 커패시터(100)가 총 5개이므로, 제1 절개부(143)는 4개가 형성될 수 있다.

이러한 제1 절개부(143)에 의해 제1 메탈 프레임(140)은 각각의 적층형 커패시터(100) 마다 지지부가 개별적으로 접합된 것과 같은 구조를 가지게 되고, 이에 휨 변형시 제1 지지부(141)가 5개로 구분되어 각각 개별적으로 변형될 수 있다.

또한, 제1 절개부(143)는 제1 지지부(141)의 하측 일부와 제1 실장부(142)를 연결하도록 형성될 수 있다.

즉, 본 실시 예의 제1 절개부(143)는 L자 형태로 형성될 수 있다.

제2 메탈 프레임(150)은 복수의 적층형 커패시터(100)의 각각의 제2 외부 전극(132)에 접합되어 인접한 제2 외부 전극(132)들을 서로 연결하는 공통 전극의 역할을 할 수 있다.

이러한 제2 메탈 프레임(150)은 제2 지지부(151) 및 제2 실장부(152)를 포함한다.

제2 수직부(151)는 실장 면에 대해 수직으로 형성되되 Y방향으로 길게 형성되고, 복수의 제2 외부 전극(132)의 각각의 제2 머리부(132a)와 접합되는 부분으로, 복수의 제2 외부 전극(132)의 제2 머리부(132a)들을 전기적 및 물리적으로 서로 연결한다.

또한, 제2 수직부(151)의 Y방향의 길이는 모든 적층형 커패시터(100)의 제2 외부 전극(132)과 접속될 수 있도록 커패시터 어레이(101)의 Y방향의 총 길이와 대체로 유사하게 설정될 수 있다.

이때, 제2 외부 전극(132)들과 제2 지지부(151) 사이에 도전성 접착부(160)가 각각 마련될 수 있다.

본 실시 예에서, 도전성 접착부(160)는 제2 외부 전극(132)들의 각각의 제2 머리부(132a)에 마련될 수 있다.

제2 실장부(152)는 제2 지지부(151)의 하단에서 제1 방향인 Y방향과 직교하는 제2 방향인 X방향으로 연장되어 실장 면에 대해 수평으로 형성되는 부분으로, 기판 실장시 접속 단자의 역할을 한다.

이때, 제2 실장부(152)는 적층형 커패시터(100)의 하면으로부터 Z방향으로 소정 거리 이격되게 배치된다.

그리고, 제2 메탈 프레임(150)은 제2 절개부(153)를 포함한다.

제2 절개부(153)는 제2 지지부(151)의 하측 일부와 제2 수평 실장부(152)에 적어도 하나 이상 형성된다.

이때, 제2 절개부(153)가 제2 지지부(151)의 하부에만 형성되므로, 제2 지지부(151)의 상측 부분은 서로 길게 연결된 상태가 유지될 수 있다.

또한, 제2 절개부(153)는 Y방향으로 인접한 적층형 커패시터(100)의 각각의 경계선상에 하나씩 형성될 수 있다.

본 실시 예에서는 커패시터 어레이(101)를 이루는 적층형 커패시터(100)가 총 5개이므로, 제2 절개부(153)는 4개가 형성될 수 있다.

이러한 제2 절개부(153)에 의해 제2 메탈 프레임(150)은 각각의 적층형 커패시터(100) 마다 지지부가 개별적으로 접합된 것과 같은 구조를 가지게 되고, 이에 휨 변형시 제2 지지부(151)가 5개로 구분되어 각각 개별적으로 변형될 수 있다.

또한, 제2 절개부(153)는 제2 지지부(151)의 하측 일부와 제2 실장부(152)를 연결하도록 형성될 수 있다.

즉, 본 실시 예의 제1 절개부(153)는 L자 형태로 형성될 수 있다.

종래의 적층형 커패시터는 기판 실장시 솔더에 의해 커패시터 바디와 기판이 직접 접촉하는 구조로서, 기판에서 발생하는 열이나 기계적 변형이 적층형 커패시터에 직접 전달되므로 높은 수준의 신뢰성을 확보하기 어렵다.

본 실시 예의 전자 부품은, 복수의 적층형 커패시터(100)가 일체화된 커패시터 어레이(101)로 이루어져 고용량의 구현이 가능하고, 커패시터 어레이(101)의 양 측면에 제1 및 제2 메탈 프레임(140, 150)을 접합하여 커패시터 어레이(101)와 기판 사이의 간격을 확보함으로써 전자 부품(200)을 기판에 실장할 때 기판으로부터의 스트레스가 각각의 적층형 커패시터(100)에 직접 전달되지 않도록 하여 전자 부품(200)의 열 신뢰성, 기계적 신뢰성 및 휨 변형 내성을 향상시킬 수 있다.

한편, 적층형 커패시터에 메탈 프레임을 접합하여 기판으로부터의 휨 변형 응력 전달을 저감시키기 위해서는, 메탈 프레임의 지지부를 적층형 커패시터에서 길이가 가장 긴 X방향의 양 단면에 접합하는 것이 효과적이다.

그러나, 복수 개의 적층형 커패시터를 전기적으로 병렬 연결되도록 한 방향으로 연이어 배열하여 커패시터 어레이를 구성한 후, 상기 커패시터 어레이에 메탈 프레임을 접합시키게 되면, 메탈 프레임의 지지부는 커패시터 어레이 전체로 볼 때 길이가 가장 긴 Y방향의 양면이 아닌 길이가 상대적으로 작은 X방향의 양면에 접합된다.

따라서, 기판의 휨의 영향을 가장 크게 받는 Y방향에 대한 변형을 메탈 프레임이 흡수하기 어렵게 되어, 접합 면의 열화 및 크랙 등의 불량이 쉽게 발생할 수 있다.

본 실시 예의 전자 부품은 제1 및 제2 메탈 프레임이 제1 및 제2 지지부의 하측 일부와 제1 및 제2 수평 실장부에 하나 이상의 제1 및 제2 절개부를 각각 가진다.

따라서, 제1 및 제2 절개부에 의해 제1 및 제2 지지부와 제1 및 제2 실장부가 다수 개로 구분된 것과 같은 구조를 가지게 되어, 휨 변형시 개별적으로 변형될 수 있고, 이에 기판의 휨에 의한 Y방향에 대한 변형을 효과적으로 흡수하여 저감시킴으로써, 앞서 설명한 접합 면의 열화 및 크랙 등의 불량을 방지할 수 있다.

한편, 제1 및 제2 지지부에서 제1 및 제2 절개부의 크기를 지나치게 크게 하면, 제1 및 제2 지지부의 면적이 제1 및 제2 절개부의 크기만큼 각각 감소하므로, 고착 강도가 저하될 수 있다.

아래 표 1은 지지부에 형성된 절개부의 크기에 따른 휨 변형 테스트 결과를 나타낸 것이다.

각각의 샘플에 사용된 적층형 커패시터는 X방향의 길이가 3.2mm이고, Y방향의 길이가 2.5mm이고, 10uF의 전기적 특성을 갖도록 제조한 것이다.

또한, 테스트에 사용되는 커패시터 어레이는 상기 적층형 커패시터를 1층Х5열 구조로 배열하되 지지부에 형성된 절개부의 크기를 다양하게 변화시킨 것이며, -55 내지 125℃의 온도 사이클 100회를 한 후 PCB에 실장된 채로 휨 변형 10mm를 반복하여 메탈 프레임의 접합부의 탈락 양상을 관찰하여 표 1에 나타낸다.

이때, 도 4에서와 같이, d1은 절개부의 Z방향의 길이를 나타내고, t는 지지부의 Z방향의 길이를 나타내고, d2는 절개부의 Y방향의 길이를 나타내고, b는 적층형 커패시터의 Y방향의 길이를 나타낸다.

d1/t d2/b	0.01	0.1	0.5	0.9
0.01	PASS	PASS	PASS	NG
0.1	PASS	PASS	PASS	NG
0.5	PASS	PASS	PASS	NG
0.85	NG	NG	NG	NG

메탈 프레임 내에 절개부가 형성되면 미세한 크기라도 휨 변형성이 강화되는 효과를 얻을 수 있다..

그러나, 표 1에서와 같이, 절개부의 크기가 지나치게 커지면 메탈 프레임의 면적이 그만큼 감소하여 휨 변형 중에 메탈 프레임이 부러지거나 커패시터 어레이로부터 분리되는 불량이 발생하는 것을 알 수 있다.

표 1에 따라, 접합 면의 열화를 방지하기 위한, 메탈 프레임의 지지부에 형성되는 절개부의 바람직한 크기는, 0.01≤d1/t≤0.5 및 0.01≤d2/b≤0.5를 만족하는 것이다.

도 6은 도 4의 전자 부품에 캡슐부가 형성된 것을 나타낸 사시도이다.

도 6을 참조하면, 본 실시 예의 전자 부품은 커패시터 어레이(101)를 캡슐화하는 캡슐부(170)를 더 포함할 수 있다.

캡슐부(170)는 에폭시와 같은 절연성 수지로 이루어질 수 있으며, 제1 및 제2 메탈 프레임(140, 150)에서 제1 및 제2 실장부(142, 152)를 제외한 전자 부품의 나머지 부분이 모두 캡슐화되도록 형성될 수 있다.

즉, 제1 및 제2 실장부(142, 152)의 하면은 기판에 실장 가능하도록 캡슐부(170)의 밖으로 노출된다.

이러한 캡슐부(170)는 커패시터 어레이(101)와 제1 및 제2 메탈 프레임(140, 150)의 접합 상태를 향상시키고 외부 환경으로부터의 신뢰성을 향상시키는 역할을 할 수 있다.

도 7은 본 발명의 다른 실시 예에 따른 전자 부품의 개략적인 구조를 나타낸 사시도도이고, 도 8은 도 7의 분리사시도이다.

도 7 및 도 8을 참조하면, 본 실시 예의 전자 부품(200')은 커패시터 어레이(101, 102)가 Z방향으로 적어도 2층 이상 적층될 수 있다.

이때, 상측에 위치한 커패시터 어레이(102)는 제1 외부 전극(131')의 제1 밴드부(131b)들의 하측 부분이 하측에 위치한 커패시터 어레이(101)의 제1 외부 전극(131)의 제1 밴드부(131b)들의 상측 부분에 접합될 수 있다.

또한, 상측에 위치한 커패시터 어레이(102)의 제2 외부 전극(132')의 제2 밴드부(132b)들의 하측 부분이 하측에 위치한 커패시터 어레이(101)의 제2 외부 전극(132)의 제2 밴드부(132b)들의 상측 부분에 접합될 수 있다.

그리고, 제1 메탈 프레임(140')의 제1 지지부(141')는 Z방향의 상측으로 제1 연장부(141a)를 가질 수 있다.

제1 연장부(141a)는 상측에 위치한 커패시터 어레이(102)의 복수의 적층형 커패시터(100')의 제1 외부 전극(131')의 제1 머리부(131a')들과 접합될 수 있다.

이때, 상측에 위치한 적층형 커패시터(100')의 제1 머리부(131a')에 도전성 접합부(160')가 마련될 수 있다.

또한, 제2 메탈 프레임(150')의 제2 지지부(151')는 Z방향의 상측으로 제2 연장부(151a)를 가질 수 있다.

제2 연장부(151a)는 상측에 위치한 커패시터 어레이(102)의 복수의 적층형 커패시터(100')의 제2 외부 전극(132')의 제2 머리부(132a')들과 접합될 수 있다.

이때, 제1 머리부(131a')에서 유사하게, 상측에 위치한 적층형 커패시터(100')의 제2 머리부(132a')에 도전성 접합부가 마련될 수 있다.

도 9는 도 7의 전자 부품에 캡슐부가 형성된 것을 나타낸 사시도이다.

도 9를 참조하면, 본 실시 예의 전자 부품은 커패시터 어레이(101, 102)를 캡슐화하는 캡슐부(170')를 더 포함할 수 있다.

캡슐부(170')는 에폭시와 같은 절연성 수지로 이루어질 수 있으며, 제1 및 제2 메탈 프레임(140', 150')에서 제1 및 제2 실장부(142, 152)를 제외한 전자 부품의 나머지 부분이 모두 캡슐화되도록 형성될 수 있다.

즉, 제1 및 제2 실장부(142, 152)의 하면은 기판에 실장 가능하도록 캡슐부(170')의 밖으로 노출된다.

이러한 캡슐부(170')는 2개의 커패시터 어레이(101, 102)와 제1 및 제2 메탈 프레임(140', 150')의 접합 상태를 향상시키고 외부 환경으로부터의 신뢰성을 향상시키는 역할을 할 수 있다.

본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

100, 100': 적층형 커패시터
101, 102: 커패시터 어레이
110: 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
131, 131': 제1 외부 전극
131a, 131a': 제1 머리부
131b, 131b': 제1 밴드부
132, 132': 제2 외부 전극
132a, 132a': 제2 머리부
132b, 132b': 제2 밴드부
140, 140': 제1 메탈 프레임
141, 141': 제1 지지부
141a. 151a: 제1 및 제2 연장부
142, 152: 제1 및 제2 실장부
143, 153: 제1 및 제2 절개부
150, 150': 제2 메탈 프레임
151, 151': 제2 지지부

Claims

제1 방향으로 연이어 배열되는 복수의 적층형 커패시터를 포함하는 커패시터 어레이; 및
상기 커패시터 어레이의 양 측면에 각각 배치되어 상기 복수의 적층형 커패시터의 제1 및 제2 외부 전극들과 각각 접속되는 제1 및 제2 메탈 프레임; 을 포함하고,
상기 제1 및 제2 메탈 프레임은, 제1 및 제2 외부 전극의 제1 및 제2 머리부와 각각 접합되는 제1 및 제2 지지부; 및 상기 제1 및 제2 지지부의 하단에서 제1 방향과 직교하는 제2 방향으로 각각 연장되는 제1 및 제2 실장부; 를 포함하고, 상기 제1 지지부의 하측 일부와 상기 제1 실장부에 제1 방향으로 인접한 적층형 커패시터의 경계선상에 제1 절개부가 각각 하나씩 형성되고, 상기 제2 지지부의 하측 일부와 상기 제2 실장부에 제1 방향으로 인접한 적층형 커패시터의 경계선상에 제2 절개부가 각각 하나씩 형성되고,
상기 제1 메탈 프레임의 제1 실장부와 상기 제2 메탈 프레임의 제2 실장부가 제2 방향으로 서로 마주보는 방향을 향해 연장되는 전자 부품.
삭제
제1항에 있어서,
상기 제1 절개부는 상기 제1 지지부의 하측 일부와 상기 제1 실장부를 연결하여 L자 형상으로 형성되고, 상기 제2 절개부는 상기 제2 지지부의 하측 일부와 상기 제2 실장부를 연결하여 ┘자 형상으로 형성되는 전자 부품.
제1항에 있어서,
상기 제1 또는 제2 절개부의 두께 방향의 길이를 d1으로, 상기 제1 지지부 또는 제2 지지부의 두께 방향의 길이를 t로, 상기 제1 또는 제2 절개부의 제1 방향의 길이를 d2로, 상기 적층형 커패시터의 제1 방향의 길이를 b로 정의할 때, 0.01≤d1/t≤0.5 및 0.01≤d2/b≤0.5를 만족하는 전자 부품.
제1항에 있어서,
상기 커패시터 어레이를 캡슐화하는 캡슐부를 더 포함하고,
상기 제1 및 제2 실장부가 상기 캡슐부의 밖으로 노출되는 전자 부품.
제1항에 있어서,
상기 제1 및 제2 외부 전극의 제1 및 제2 머리부와 상기 제1 및 제2 지지부 사이에 도전성 접착부가 각각 마련되는 전자 부품.
제1항에 있어서,
상기 적층형 커패시터는, 바디와 제2 방향으로 상기 바디의 양단에 각각 형성되는 제1 및 제2 외부 전극을 포함하고,
상기 바디는, 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 제1 및 제2 내부 전극을 포함하는 전자 부품.
제7항에 있어서,
상기 제1 및 제2 외부 전극은, 제2 방향으로 상기 바디의 양 단면에 각각 형성되는 제1 및 제2 머리부; 및 상기 제1 및 제2 머리부에서 상기 바디의 상하 면의 일부와 양 측면의 일부까지 각각 연장되는 제1 및 제2 밴드부; 를 각각 포함하는 전자 부품.
제1항에 있어서,
상기 커패시터 어레이가 적어도 2층 이상 적층되는 전자 부품.
제9항에 있어서,
상기 제1 및 제2 지지부가 상측에 위치한 커패시터 어레이의 복수의 적층형 커패시터의 제1 및 제2 머리부까지 각각 연장되는 전자 부품.
제9항에 있어서,
상기 복수의 커패시터 어레이를 캡슐화하는 캡슐부를 더 포함하고,
상기 제1 및 제2 실장부가 상기 캡슐부의 밖으로 노출되는 전자 부품.