[go: up one dir, main page]

KR102202870B1 - Ｄｒｄ 방식을 이용한 표시장치 - Google Patents

Ｄｒｄ 방식을 이용한 표시장치 Download PDF

Info

Publication number
KR102202870B1
KR102202870B1 KR1020140112469A KR20140112469A KR102202870B1 KR 102202870 B1 KR102202870 B1 KR 102202870B1 KR 1020140112469 A KR1020140112469 A KR 1020140112469A KR 20140112469 A KR20140112469 A KR 20140112469A KR 102202870 B1 KR102202870 B1 KR 102202870B1
Authority
KR
South Korea
Prior art keywords
data
line
data line
gate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140112469A
Other languages
English (en)
Other versions
KR20160025695A (ko
Inventor
강병구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140112469A priority Critical patent/KR102202870B1/ko
Publication of KR20160025695A publication Critical patent/KR20160025695A/ko
Application granted granted Critical
Publication of KR102202870B1 publication Critical patent/KR102202870B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시장치에 관한 것으로서, 특히, 두 개의 게이트 라인들과 두 개의 데이터 라인들에 의해 둘러쌓여져 있는 두 개의 픽셀들이, 동일한 크기의 기생캐패시터를 가질 수 있는, DRD 방식을 이용한 표시장치를 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 DRD 방식을 이용한 표시장치에서는, 제m게이트 라인, 제m+1게이트 라인, 제n데이터 라인 및 제n+1데이터 라인으로 둘러 쌓인 픽셀영역에 형성되는 두 개의 픽셀전극들 각각이, 상기 제n데이터 라인과 전기적으로 연결되어 있고, 상기 제n데이터 라인과 상기 제n+1데이터 라인에 모두 인접되어 있다.

Description

ＤＲＤ 방식을 이용한 표시장치{DISPLAY DEVICE USING DRD TYPE}
본 발명은 표시장치에 관한 것으로서, 특히, 더블 레이트 드라이빙(DRD) 방식을 이용한 표시장치에 관한 것이다.
휴대전화, 태블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD: Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD: Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동표시장치(EPD: ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다.
평판표시장치(이하, 간단히 '표시장치'라 함)들 중에서, 액정표시장치(LCD)는 액정의 광학적 이방성을 이용하여 영상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점이 있기 때문에, 널리 이용되고 있다.
표시장치들 중에서, 유기발광표시장치(Organic Light Emitting Display Device)는, 스스로 발광하는 자발광소자를 이용하고 있으며, 이에 따라, 빠른 응답속도, 높은 발광효율, 높은 휘도 및 큰 시야각과 같은 장점을 가지고 있기 때문에, 차세대 평판표시장치로 주목받고 있다.
최근, 표시장치의 데이터 드라이버의 갯수 또는 상기 데이터 라인(DL)의 갯수를 줄이기 위해, 더블 레이트 드라이빙(Double Rate Driving)(이하, 간단히 'DRD'라 함) 방식이 이용되고 있다.
상기 DRD 방식을 이용하는 표시장치에서는, 종래 대비 수평 게이트 라인들의 갯수가 2배로 늘어나는 대신, 데이터 라인들의 갯수가 1/2로 줄어든다. 즉, 상기 DRD 방식은, 필요로 하는 데이터 드라이브의 갯수 또는 데이터 라인의 갯수를 반으로 줄이면서도 동일한 해상도를 구현할 수 있는 방법이다.
상기 DRD 방식을 이용하는 표시장치는, 본 출원인에 의해 출원된 공개번호 10-2013-0067923 및 10-2013-0108872 등에 게시되어 있다.
종래의 DRD 방식을 이용한 표시장치는, 2도트 인버전 방식을 이용한다. 그러나, 2도트 인버전 방식을 이용한 표시장치에서는, 소비전력이 많이 요구되며, 수직라인 딤(Vertical line DIM)이 발생될 수 있다.
이를 극복하기 위해, DRD 방식을 이용한 다양한 종류의 Z-인버전 방식이 개발되고 있다.
그러나, Z-인버전 방식을 이용한 종래의 표시장치에서는, 각 픽셀에 형성되어 있는 스위칭 트랜지스터의 위치, 및 상기 스위칭 트랜지스터를 구성하는 전극과 데이터 라인과의 연결 형태가, 각 픽셀마다 서로 다르게 형성될 수 있다.
이 경우, 각 픽셀마다, 영향을 받는 캐패시턴스, 예를 들어, 데이터 라인과 픽셀전극 사이의 캐패시턴스(Cdp)가 다르다. 이로 인해, 각 픽셀마다 충전량이 다른 현상이 발생되며, 이에 따라, 표시장치의 화질이 저하될 수 있다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 두 개의 게이트 라인들과 두 개의 데이터 라인들에 의해 둘러쌓여져 있는 두 개의 픽셀들이, 동일한 크기의 기생캐패시터를 가질 수 있는, DRD 방식을 이용한 표시장치를 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 DRD 방식을 이용한 표시장치는, d/2 개의 데이터 라인들과 2g 개의 게이트 라인들의 교차 구조에 의해 매트릭스 형태로 배치된 d×g 개의 픽셀들이, 더블 레이트 드라이빙(DRD) 방식으로 형성되어 있으며, 상기 픽셀들 각각에는 픽셀전극이 형성되어 있는 패널; 상기 게이트 라인들에 순차적으로 스캔펄스를 공급하는 게이트 드라이버; 상기 데이터 라인들로 데이터 전압들을 공급하는 데이터 드라이버; 및 상기 게이트 드라이버와 상기 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러를 포함하고, 제m게이트 라인, 제m+1게이트 라인, 제n데이터 라인 및 제n+1데이터 라인으로 둘러 쌓인 픽셀영역에 형성되는 두 개의 픽셀전극들 각각은, 상기 제n데이터 라인과 전기적으로 연결되어 있고, 상기 제n데이터 라인과 상기 제n+1데이터 라인에 모두 인접되어 있다.
본 발명에 의하면, DRD 방식을 이용한 수평 2도트 Z-인버전 방식이 적용되더라도, 모든 픽셀들에 동일한 크기의 캐패시턴스(Ddp)가 인가될 수 있다. 이에 따라, 화질저하 문제가 개선될 수 있다.
또한, 본 발명에 의하면, 데이터 라인의 로드가 줄어들 수 있으며, 이에 따라, 충분하 차징(Charging) 시간이 확보될 수 있다.
도 1은 본 발명에 따른 DRD 방식을 이용한 표시장치의 일실시예 구성도.
도 2는 본 발명에 따른 DRD 방식을 이용한 표시장치의 패널의 일부분을 나타낸 평면도.
도 3은 본 발명에 따른 DRD 방식을 이용한 표시장치의 구동 방법을 설명하기 위한 예시도.
도 4는 본 발명에 따른 DRD 방식을 이용한 표시장치에 적용되는 다양한 신호들의 파형을 나타낸 예시도.
도 5는 본 발명에 따른 DRD 방식을 이용한 표시장치의 패널의 구성을 개략적으로 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 1은 본 발명에 따른 DRD 방식을 이용한 표시장치의 일실시예 구성도이다.
본 발명에 따른 DRD 방식을 이용한 표시장치는, 도 1에 도시된 바와 같이, d/2 개의 데이터 라인들(DL1 to DLd/2)과 2g 개의 게이트 라인들(GL1 to GL2g)의 교차 구조에 의해 매트릭스 형태로 배치된, d×g 개의 픽셀들이, 더블 레이트 드라이빙(DRD) 방식으로 형성되어 있으며, 상기 픽셀들 각각에는 픽셀전극이 형성되어 있는 패널(100), 상기 게이트 라인들에 순차적으로 스캔펄스를 공급하는 게이트 드라이버(200), 상기 데이터 라인들로 데이터 전압들을 공급하는 데이터 드라이버(300) 및 상기 게이트 드라이버와 상기 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러(400)를 포함한다.
특히, 본 발명에 따른 DRD 방식을 이용한 표시장치에서, 제m게이트 라인, 제m+1게이트 라인, 제n데이터 라인 및 제n+1데이터 라인으로 둘러 쌓인 픽셀영역에 형성되는 두 개의 픽셀전극들 각각은, 상기 제n데이터 라인과 전기적으로 연결되어 있으며, 상기 제n데이터 라인과 상기 제n+1데이터 라인에 모두 인접되어 있다.
우선, 상기 패널(100)은, 기본적으로, 더블 레이트 드라이빙(Double Rate Driving)(이하, 간단히 'DRD'라 함) 방식을 이용하고 있다.
상기 DRD 방식은, 표시장치의 데이터 드라이버(300)의 갯수 또는 상기 데이터 라인(DL)의 갯수를 줄이기 위한 방법의 하나이다. 상기 DRD 방식을 이용하는 패널에서는, 종래와 대비할 때, 게이트 라인(GL)들의 갯수가 2배로 늘어나는 대신, 데이터 라인(DL)들의 갯수가 1/2로 줄어든다. 즉, 상기 DRD 방식은, 필요로 하는 데이터 드라이브(300)의 갯수 또는 데이터 라인(DL)의 갯수를 반으로 줄이면서도 동일한 해상도를 구현할 수 있는 방법이다.
즉, 본 발명에 따른 DRD 방식을 이용한 표시장치에서는, 상기 패널(100)의 하나의 수평라인에 배치된 d개의 픽셀들이, 상기 수평라인의 상하에 형성된 두 개의 게이트 라인(GL)들과 d/2개의 데이터 라인(DL)들을 이용하여 구동될 수 있다.
상기 패널(100)은 액정패널, 유기발광패널 또는 전기영동표시패널 등과 같은 다양한 종류의 패널이 될 수 있다.
상기 패널(100)은, 제1기판과 제2기판이 합착되어 형성된다. 상기 제1기판과 상기 제2기판 사이에는 중간층이 형성되어 있다.
상기 제1기판과 상기 제2기판은 글래스(Glass), 플라스틱(Plastic), 메탈(Metal) 등으로 제조될 수 있다.
상기 중간층은 본 발명에 따른 DRD 방식을 이용한 표시장치의 종류에 따라 서로 다른 구성을 포함할 수 있다. 예를 들어, 본 발명에 따른 DRD 방식을 이용한 표시장치가, 액정표시장치(LCD: Liquid Crystal Display Device)인 경우, 상기 중간층은 액정(Liquid Crystal)을 포함할 수 있다. 본 발명에 따른 DRD 방식을 이용한 표시장치가 유기발광표시장치(OLED: Organic Light Emitting Display Device)인 경우, 상기 중간층은 광을 출력하는 유기화합물 등을 포함할 수 있다. 본 발명에 따른 DRD 방식을 이용한 표시장치가 영동표시장치(EPD: Electrophoretic Display Device)인 경우, 상기 중간층은 전기영동 분산액 등을 포함할 수 있다.
DRD 방식을 이용한 상기 패널(100) 및 픽셀의 구체적인 구조는, 이하에서, 도 2 내지 도 3을 참조하여 상세히 설명된다. 특히, 이하에서는, 상기 패널(100)이 액정패널인 경우를 일예로 하여 본 발명이 설명된다.
다음, 상기 타이밍 컨트롤러(400)는 외부 시스템(미도시)으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다.
또한, 상기 타이밍 컨트롤러(400)는 상기 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후에 이를 재정렬하여, 재정렬된 디지털 영상데이터(RGB)를 상기 데이터 드라이버(300)에 공급한다.
즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 공급된 입력영상데이터를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)로 전송한다. 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 공급된 클럭신호와, 수평동기신호와, 수직동기신호(상기 신호들은 간단히 타이밍 신호라 함) 및 데이터 인에이블 신호를 이용해서, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 생성하여, 상기 게이트 드라이버(200) 및 상기 데이터 드라이버(300)로 전송한다.
특히, 상기한 바와 같은 목적을 달성하기 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 상기 입력영상데이터와 상기한 바와 같은 각종 신호들을 수신하는 수신부, 상기 수신부로부터 수신된 신호들 중 상기 입력영상데이터들을 상기 패널에 맞게 재정렬하여, 재정렬된 상기 디지털 영상데이터들을 생성하기 위한 영상데이터 처리부, 상기 수신부로부터 수신된 신호들을 이용하여 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)를 제어하기 위한 상기 게이트 제어신호(GCS)와 상기 데이터 제어신호(DCS)들을 생성하기 위한 제어신호 생성부 및 상기 영상데이터 처리부에서 생성된 상기 영상데이터와 상기 제어신호들을 상기 데이터 구동부(300) 또는 상기 게이트 구동부(200)로 출력하기 위한 송신부를 포함하여 구성될 수 있다.
다음, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 입력된 상기 영상데이터를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인에 상기 게이트 펄스가 공급되는 1수평기간마다 1수평라인분의 데이터 전압을 상기 데이터 라인들에 공급한다. 즉, 상기 데이터 드라이버(300)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 데이터 전압으로 변환시킨 후 상기 데이터 라인들로 출력시킨다.
즉, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 상기 데이터 드라이버(300)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 상기 화소 데이터(RGB)(영상 데이터)를 샘플링 신호에 따라 래치하여, 데이터 전압으로 변경한 후, 상기 소스 출력 인에이블(Source Output Enable; SOE) 신호에 응답하여 수평 라인 단위로 상기 데이터 전압을 상기 데이터 라인들에 공급한다.
이를 위해, 상기 데이터 드라이버(300)는 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함하여 구성될 수 있다.
특히, 상기 데이터 드라이버(300)는, 상기 패널(100)이 액정패널인 경우, 1프레임기간 동안, 인접되어 있는 상기 데이터 라인들로 서로 다른 극성의 데이터 전압들을 공급할 수 있다. 예를 들어, 상기 데이터 드라이버(300)는, 제n데이터 라인으로 +극성의 데이터 전압을 공급하고, 제n+1데이터 라인으로 -극성의 데이터 전압을 공급하며, 제n+2데이터 라인으로 +극성의 데이터 전압을 공급할 수 있다.
또한, 상기 데이터 드라이버(300)는, 적어도 1프레임기간 마다, 상기 데이터 전압들의 극성을 반전시킬 수 있다. 예를 들어, 제1프레임기간 동안, 제n데이터 라인으로 +극성의 데이터 전압을 공급하고, 제n+1데이터 라인으로 -극성의 데이터 전압을 공급하고, 제n+2데이터 라인으로 +극성의 데이터 전압을 공급할 수 있으며, 제2프레임기간 동안, 제n데이터 라인으로 -극성의 데이터 전압을 공급하고, 제n+1데이터 라인으로 +극성의 데이터 전압을 공급하며, 제n+2데이터 라인으로 -극성의 데이터 전압을 공급할 수 있다.
상기한 바와 같은 데이터 전압의 극성 변경은, 상기 타이밍 컨트롤러(400)로부터 전송되는 극성제어신호에 의해 이루어질 수 있다. 이를 위해, 상기 타이밍 컨트롤러(400)는, 기 설정된 프레임마다 데이터 전압들의 극성을 변환시킬 수 있는 상기 극성제어신호를 생성하여 상기 데이터 드라이버(300)로 전송할 수 있으며, 상기 데이터 드라이버(300)는 상기 극성제어신호를 이용하여, 각 데이터 라인으로 전송될 데이터 전압의 극성을 반전시킬 수 있다.
마지막으로, 상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(400)로부터 입력되는 상기 게이트 제어신호에 응답하여 상기 패널(100)의 상기 게이트 라인들(GL1 to GL2g)에 스캔 펄스를 순차적으로 공급한다. 이에 따라, 상기 스캔 펄스가 입력되는 해당 수평라인의 각각의 픽셀에 형성되어 있는 스위칭 트랜지스터들이 턴온되어, 각 픽셀로 영상이 출력될 수 있다.
즉, 상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(400)로부터 전송되어온 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜, 순차적으로 상기 게이트 라인들(GL1 to GLg)에 게이트 온 전압(Von)을 갖는 스캔 펄스를 공급한다. 그리고, 상기 게이트 드라이버(200)는 게이트 온 전압(Von)의 스캔 펄스가 공급되지 않는 나머지 기간 동안에는 상기 게이트 라인(GL1 내지 GL2g)에 게이트 오프 전압(Voff)을 공급한다.
상기 게이트 드라이버(200)는, 상기 패널(100)과 독립되게 형성되어, 다양한 방식으로 상기 패널(100)과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 상기 패널(100) 내에 실장되어 있는 게이트 인 패널(Gate In Panel : GIP)방식으로 구성될 수도 있다. 이 경우, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호들에는, 스타트신호(VST) 및 게이트클럭(GCLK) 등이 포함될 수 있다.
또한, 상기 설명에서는, 상기 데이터 드라이버(300), 상기 게이트 드라이버(200) 및 상기 타이밍 컨트롤러(400)가 독립적으로 구성된 것으로 설명되었으나, 상기 데이터 드라이버(300) 또는 상기 게이트 드라이버(200)들 중 적어도 어느 하나는 상기 타이밍 컨트롤러(400)와 일체로 구성될 수도 있다.
도 2는 본 발명에 따른 DRD 방식을 이용한 표시장치의 패널의 일부분을 나타낸 평면도이다. 이하에서는, 도 2에 도시된 픽셀들 중에서, 특히, 제m게이트 라인, 제m+1게이트 라인, 제n데이터 라인 및 제n+1데이터 라인으로 둘러 쌓인 제1픽셀영역에 형성되는 두 개의 픽셀전극들을 일예로 하여 본 발명이 설명된다.
상기에서 설명된 바와 같이, DRD 방식을 이용한 표시장치에서는, 상기 패널(100)의 하나의 수평라인에 배치된 픽셀들이, 상기 수평라인의 상하에 형성된 두 개의 게이트 라인들과 d/2개의 데이터 라인(DL)들을 이용하여 구동될 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 제m게이트 라인(GLm), 제m+1게이트 라인(GLm+1), 제n데이터 라인(DLn) 및 제n+1데이터 라인(DLn+1)으로 둘러 쌓인 제1픽셀영역(PA1)에 형성되는 두 개의 픽셀전극들(P1, P2)은, 상기 제m게이트 라인(GLm), 상기 제m+1게이트 라인(GLm+1) 및 제n데이터 라인(DLn)에 의해 구동된다.
우선, 상기 제m게이트 라인(GLm)에 상기 스캔 펄스가 입력되면, 상기 두 개의 픽셀전극들(P1, P2) 중 제1픽셀전극(P1)과 연결되어 있는 제1스위칭 트랜지스터(TR1)가 턴온되며, 이에 따라, 상기 제n데이터 라인(DLn)으로 공급된 데이터 전압은 상기 제1스위칭 트랜지스터(TR1)를 통해 상기 제1픽셀전극(P1)으로 공급된다. 이에 따라, 상기 제1픽셀전극(P1)으로부터 영상이 출력될 수 있다.
다음으로, 상기 제m+1게이트 라인(GLm+1)에 상기 스캔 펄스가 입력되면, 상기 두 개의 픽셀전극들(P1, P2) 중 제2픽셀전극(P2)과 연결되어 있는 제2스위칭 트랜지스터(TR2)가 턴온되며, 이에 따라, 상기 제n데이터 라인(DLn)으로 공급된 데이터 전압은 상기 제2스위칭 트랜지스터(TR2)를 통해 상기 제2픽셀전극(P2)으로 공급된다. 이에 따라, 상기 제2픽셀전극(P2)으로부터 영상이 출력될 수 있다.
이를 위해, 상기 두 개의 픽셀전극들(P1, P2) 각각은, 상기 제n데이터 라인(DLn)과 전기적으로 연결되어 있다
특히, 상기 두 개의 픽셀전극들(P1, P2) 각각은, 상기 제n데이터 라인(DLn)과 상기 제n+1데이터 라인(DLn+1)에 모두 인접되어 있다.
예를 들어, 상기 제1픽셀전극(P1)은, '「'자 형태로 형성되어, 좌측면은 상기 제n데이터 라인(DLn)과 인접되어 있으며, 상기 좌측면으로부터 우측 방향으로 돌출되어 있는 우측면은 상기 제n+1데이터 라인(DLn+1)에 인접되어 있다.
또한, 상기 제2픽셀전극(P2)은, '」'자 형태로 형성되어, 우측면은 상기 제n+1데이터 라인(DLn+1)과 인접되어 있으며, 상기 우측면으로부터 좌측 방향으로 돌출되어 있는 좌측면은 상기 제n데이터 라인(DLn)에 인접되어 있다.
즉, 상기 두 개의 픽셀전극들은 하나의 수평라인에 형성되어 있으며, 하나의 데이터 라인에 공통적으로 연결되어 있다.
상기 두 개의 픽셀전극들 중 상기 제1픽셀전극(P1)은 상기 제m게이트 라인(GLm)과 전기적으로 연결되어 있으며, 상기 두 개의 픽셀전극들 중 제2픽셀전극(P2)은 상기 제m+1게이트 라인(GLm+1)과 전기적으로 연결되어 있다.
즉, 상기 두 개의 픽셀전극들은 하나의 수평라인에 형성되어 있으며, 상기 두 개의 픽셀전극들 중 제1픽셀전극(P1)은, 상기 수평라인의 상단에 형성되어 있는 제m게이트 라인(GLm)과 연결되어 있으며, 제2픽셀전극(P2)은, 상기 수평라인의 하단에 형성되어 있는 제m+1게이트 라인(GLm+1)에 연결되어 있다.
특히, 상기 두 개의 픽셀전극들 중 상기 제1픽셀전극(P1)은, 상기 제1픽셀영역(PA1)의 좌측상단부에서 상기 제n데이터 라인(DLn) 및 상기 제m게이트 라인(GLm)과 전기적으로 연결되어 있으며, 상기 두 개의 픽셀전극들 중 제2픽셀전극(P2)은, 상기 제1픽셀영역(PA1)의 좌측하단부에서 상기 제n데이터 라인(DLn) 및 상기 제m+1게이트 라인(GLm+1)과 전기적으로 연결되어 있다.
부연하여 설명하면, 상기 제1픽셀(P1)을 구동시키기 위한 제1스위칭 트랜지스터(TR1)는, 도 2에 도시된 바와 같이, 상기 제1픽셀영역(PA1)의 좌측상단부에 형성되어, 상기 제n데이터 라인(DLn) 및 상기 제m게이트 라인(GLm)과 전기적으로 연결된다. 또한, 상기 제2픽셀(P2)을 구동시키기 위한 제2스위칭 트랜지스터(TR2)는, 도 2에 도시된 바와 같이, 상기 제1픽셀영역(PA1)의 좌측하단부에 형성되어, 상기 제n데이터 라인(DLn) 및 상기 제m+1게이트 라인(GLm+1)과 전기적으로 연결된다.
이 경우, 상기 두 개의 픽셀들(P1, P2)은, 상기 제n데이터 라인(DLn) 방향으로부터 상기 제n+1데이터 라인(DLn+1) 방향으로 형성되는 라인을 따라 서로 이격되어 있다.
예를 들어, 도 2에 도시된 상기 두 개의 픽셀들(P1, P2)은, '
Figure 112014081882017-pat00001
' 형태로 형성된 라인을 따라 서로 이격되어 있다.
상기 라인은, 상기 두 개의 픽셀들(P1, P2)이, 상기 제n데이터 라인(DLn) 방향으로부터 상기 제n+1데이터 라인(DLn+1) 방향으로 형성되는 상기 라인을 따라 서로 이격될 수 있도록, 다양한 형태로 형성될 수 있다. 예를 들어, 상기 라인은 '／' 형태 또는 '＼' 형태로 형성될 수도 있다.
이 경우, 상기 라인은, 상기 두 개의 픽셀전극들 중 상기 제1픽셀전극(P1)과 상기 제n데이터 라인(DLn) 및 상기 제n+1데이터 라인(DLn+1) 간의 기생캐패시턴스가, 상기 두 개의 픽셀전극들 중 상기 제2픽셀전극(P2)과 상기 제n데이터 라인(DLn) 및 상기 제n+1데이터 라인(DLn+1) 간의 기생캐패시턴스와 동일 또는 유사한 값을 갖도록 형성될 수 있다.
예를 들어, 상기 두 개의 픽셀들(P1, P2)이 도 2에 도시된 바와 같이, '
Figure 112014081882017-pat00002
' 형태로 형성된 라인을 따라 서로 이격되어 있기 때문에, 상기 두 개의 픽셀들(P1, P2)의 모양은 실질적으로는 동일하다.
따라서, 상기 제1픽셀(P1)과 상기 제n데이터 라인(DLn) 간의 기생캐패시턴스(CdpL1)는, 상기 제2픽셀(P2)과 상기 제n+1데이터 라인(DLn+1) 간의 기생캐패시턴스(CdpR2)와 동일하다. 또한, 상기 제1픽셀(P1)과 상기 제n+1데이터 라인(DLn+1) 간의 기생캐패시턴스(CdpR1)는, 상기 제2픽셀(P2)과 상기 제n데이터 라인(DLn) 간의 기생캐패시턴스(CdpL)와 동일하다.
또한, 상기 패널(100)에 형성되어 있는 모든 픽셀들은, 상기한 바와 같은 구종에 의해, 모두 동일한 기생캐패시턴스를 갖는다.
상기한 바와 같은 본 발명에 의하면, 모든 픽셀들이, 동일한 기생캐패시턴스를 갖기 때문에, 각 픽셀에 충전되는 전하량이 균일해 질 수 있으며, 이에 따라, 화질저하가 방지될 수 있다.
부연하여 설명하면, 본 발명은 DRD 방식의 수평 2도트 Z-인버전 방식을 이용한 표시장치로서, 종래의 수평 2도트 Z-인버전 방식과 비교할 때, 화질이 향상될 수 있다.
또한, 본 발명에서는, 각 픽셀의 기생캐패시턴스를 동일하게 유지시키기 위해, 별도의 추가 라인이 요구되지 않기 때문에, 개구율이 향상될 수 있다.
도 3은 본 발명에 따른 DRD 방식을 이용한 표시장치의 구동 방법을 설명하기 위한 예시도이다. 도 3은, 도 2에 도시되어 있는 픽셀들의 하단에, 추가적으로 픽셀들이 연결되어 있는 패널이 도시되어 있다. 도 4는 본 발명에 따른 DRD 방식을 이용한 표시장치에 적용되는 다양한 신호들의 파형을 나타낸 예시도이다.
우선, 제1프레임기간 중에, 상기 제m게이트 라인(GLm)에 상기 스캔 펄스가 입력되면, 제k수평라인(HLk)에 형성되어 있는 상기 두 개의 픽셀전극들(P1, P2) 중 제1픽셀전극(P1)과 연결되어 있는 제1스위칭 트랜지스터(TR1)가 턴온된다.
다음, 상기 제1스위칭 트랜지스터(TR1)가 턴온되면, 상기 제n데이터 라인(DLn)으로 공급된 +극성의 데이터 전압이, 상기 제1스위칭 트랜지스터(TR1)를 통해 상기 제1픽셀전극(P1)으로 공급된다. 이에 따라, 상기 제1픽셀전극(P1)으로부터 영상이 출력될 수 있다.
다음, 상기 제m+1게이트 라인(GLm+1)에 상기 스캔 펄스가 입력되면, 상기 제k수평라인(HLk)에 형성되어 있는 상기 두 개의 픽셀전극들(P1, P2) 중 상기 제2픽셀전극(P2)과 연결되어 있는 제2스위칭 트랜지스터(TR2)가 턴온된다.
다음, 상기 제2스위칭 트랜지스터(TR2)가 턴온되면, 상기 제n데이터 라인(DLn)으로 공급된 +극성의 데이터 전압이, 상기 제2스위칭 트랜지스터(TR2)를 통해 상기 제2픽셀전극(P2)으로 공급된다. 이에 따라, 상기 제2픽셀전극(P2)으로부터 영상이 출력될 수 있다.
다음, 상기 제m+2게이트 라인(GLm+1)에 상기 스캔 펄스가 입력되면, 제k+1수평라인(HLk+1)에 형성되어 있는 상기 두 개의 픽셀전극들(P3, P4) 중 제3픽셀전극(P3)과 연결되어 있는 제3스위칭 트랜지스터가 턴온된다.
다음, 상기 제3스위칭 트랜지스터가 턴온되면, 상기 제n데이터 라인(DLn)으로 공급된 +극성의 데이터 전압이, 상기 제3스위칭 트랜지스터를 통해 상기 제3픽셀전극(P3)으로 공급된다. 이에 따라, 상기 제3픽셀전극(P3)으로부터 영상이 출력될 수 있다.
다음, 상기 제m+3게이트 라인(GLm+3)에 상기 스캔 펄스가 입력되면, 상기 제k+1수평라인(HLk+1)에 형성되어 있는 상기 두 개의 픽셀전극들(P3, P4) 중 제4픽셀전극(P4)과 연결되어 있는 제4스위칭 트랜지스터가 턴온된다.
다음, 상기 제4스위칭 트랜지스터가 턴온되면, 상기 제n데이터 라인(DLn)으로 공급된 +극성의 데이터 전압이, 상기 제4스위칭 트랜지스터를 통해 상기 제4픽셀전극(P4)으로 공급된다. 이에 따라, 상기 제4픽셀전극(P4)으로부터 영상이 출력될 수 있다.
마지막으로, 상기에서 설명된 방법이, 제k+2수평라인(HLk+2) 및 제k+3수평라인(HLk+3)라인에 형성되어 있는 픽셀들에도 공통적으로 적용된다.
이에 따라, 도 3에 도시된, 제5픽셀(P5), 제6픽셀(P6), 제7픽셀(P7) 및 제8픽셀(P8)이 순차적으로 구동되어, 영상이 출력된다.
상기한 바와 같은 방법에 의해, 상기 픽셀들에 영상이 출력되는 모양이, 도 3에 도시된 바와 같이, Z자와 유사한 형태를 갖는다. 따라서, 본 발명에 따른 DRD 방식을 이용한 표시장치는, Z-인버전 구조를 갖는다.
또한, 도 3에 도시된 바와 같이, 본 발명에 따른 DRD 방식을 이용한 표시장치에서는, 하나의 수평라인에서, 인접되어 있는 두 개의 픽셀들(P1, P2 또는 P3, P4 또는 P5, P6 또는 P7, P8)이 서로 동일한 극성을 갖는 데이터 전압에 의해 구동된다. 따라서, 본 발명은 수평 2도트 방식으로 구동됨을 알 수 있다.
이에 따라, 본 발명은, DRD 방식의 수평 2도트 Z-인버전 방식을 이용한다.
이 경우, 상기 데이터 드라이버는, 도 3 및 도 4에 도시된 바와 같이, 1프레임기간 동안, 인접되어 있는 상기 데이터 라인들로 서로 다른 극성의 데이터 전압들을 공급하며, 적어도 1프레임기간 마다, 상기 데이터 전압들의 극성을 반전킬 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 제1프레임기간 동안, 제n-1데이터 라인(DLn-1)으로는 -극성의 데이터 전압이 공급되고, 제n데이터 라인(DLn)으로는 +극성의 데이터 전압이 공급되며, 제n+1데이터 라인(DLn+1)으로는 -극성의 데이터 전압이 공급된다. 도 4는 상기 제n데이터 라인(DLn)으로 공급되는 데이터 전압(Data), 스캔펄스(Gate) 및 공통전압(Vcom)을 나타낸 것으로서, 제1프레임기간(1Frame) 동안, 상기 제n데이터 라인(DLn)으로 +극성의 데이터 전압이 공급됨을 알 수 있다.
그러나, 제2프레임기간(2Frame) 동안에는, 상기 제n데이터 라인(DLn)으로는, 도 4에 도시된 바와 같이, -극성의 데이터 전압이 공급된다.
이 경우, 상기 제n-1데이터 라인(DLn-1) 및 상기 제n+1데이터 라인(DLn+1)으로는 +극성의 데이터 전압이 공급된다.
이를 위해, 상기 타이밍 컨트롤러는, 상기 데이터 전압의 극성을 변경시키도록 제어하는 극성제어신호를, 적어도 1프레임기간 마다, 변경시킬 수 있다.
상기 데이터 드라이버는, 상기 극성제어신호에 포함되어 있는 제어신호에 따라, 적어도 1프레임기간 마다, 상기한 바와 같이, 각 데이터 라인으로 출력되는 데이터 전압의 극성을 변경시킬 수 있다.
이에 따라, 수직라인 딤(Vertical line DIM)이 감소될 수 있으며, 화질이 향상될 수 있다.
도 5는 본 발명에 따른 DRD 방식을 이용한 표시장치의 패널의 구성을 개략적으로 나타낸 예시도이다. 도 5를 참조하여, 본 발명에 따른 DRD 방식을 간단히 정리하면 다음과 같다.
상기 설명 및 도 5에 도시된 바와 같이, 본 발명에 따른 DRD 방식을 이용한 표시장치에서는, 상기 패널(100)의 하나의 수평라인에 배치된 픽셀들이, 상기 수평라인의 상하에 형성된 두 개의 게이트 라인들과 d/2개의 데이터 라인(DL)들을 이용하여 구동된다.
이 경우, 제m게이트 라인(GLm), 제m+1게이트 라인(GLm+1), 제n데이터 라인(DLn) 및 제n+1데이터 라인(DLn+1)으로 둘러 쌓인 제1픽셀영역(PA1)에 형성되는 두 개의 픽셀전극들(P1, P2)은, 상기 제m게이트 라인(GLm), 상기 제m+1게이트 라인(GLm+1) 및 제n데이터 라인(DLn)에 의해 구동된다.
이를 위해, 상기 두 개의 픽셀전극들(P1, P2) 각각은, 상기 제n데이터 라인(DLn)과 전기적으로 연결되어 있다
특히, 상기 두 개의 픽셀전극들(P1, P2) 각각은, 상기 제n데이터 라인(DLn)과 상기 제n+1데이터 라인(DLn+1)에 모두 인접되어 있다.
또한, 상기 제1픽셀(P1)을 구동시키기 위한 제1스위칭 트랜지스터(TR1)는, 상기 제1픽셀영역(PA1)의 좌측상단부에 형성되어, 상기 제n데이터 라인(DLn) 및 상기 제m게이트 라인(GLm)과 전기적으로 연결된다. 또한, 상기 제2픽셀(P2)을 구동시키기 위한 제2스위칭 트랜지스터(TR2)는, 상기 제1픽셀영역(PA1)의 좌측하단부에 형성되어, 상기 제n데이터 라인(DLn) 및 상기 제m+1게이트 라인(GLm+1)과 전기적으로 연결된다.
두 개의 데이터 라인들 및 두 개의 게이트 라인으로 둘러쌓여져 있는 두 개의 픽셀들은, 상기에서 설명된 제1픽셀(P1) 및 제2픽셀(P2)과 동일한 형태로 형성되어 있다.
이 경우, 상기 두 개의 픽셀들(P1, P2)은, 상기 제n데이터 라인(DLn) 방향으로부터 상기 제n+1데이터 라인(DLn+1) 방향으로 형성되는 라인을 따라 서로 이격되어 있다.
예를 들어, 도 5에 도시된 상기 두 개의 픽셀들(P1, P2)은, 상기 두 개의 픽셀들을 가로지르는 라인을 따라 서로 이격되어 있다.
상기 라인은, '
Figure 112014081882017-pat00003
' 형태로 형성될 수도 있고, '／' 형태 또는 '＼' 형태로 형성될 수도 있으며, 기타, 두 개의 상기 픽셀들이 동일한 형태를 갖도록 다양한 형태로 형성될 수 있다.
상기 라인은, 상기 두 개의 픽셀전극들 중 상기 제1픽셀전극(P1)과 상기 제n데이터 라인(DLn) 및 상기 제n+1데이터 라인(DLn+1) 간의 기생캐패시턴스가, 상기 두 개의 픽셀전극들 중 상기 제2픽셀전극(P2)과 상기 제n데이터 라인(DLn) 및 상기 제n+1데이터 라인(DLn+1) 간의 기생캐패시턴스와 동일 또는 유사한 값을 갖도록 형성될 수 있다.
상기와 같은 구성을 갖는 상기 패널(100)이 구비되어 있는 표시장치에서는, 도 5에 도시된 바와 같이, 1프레임기간 동안, Z형태로 각 픽셀들이 순차적으로 구동될 수 있다.
또한, 상기와 같은 구성을 갖는 상기 패널(100)이 구비되어 있는 표시장치에서, 상기 데이터 드라이버(300)는, 1프레임기간 동안, 인접되어 있는 상기 데이터 라인들로 서로 다른 극성의 데이터 전압들을 공급하며, 적어도 1프레임기간 마다, 상기 데이터 전압들의 극성을 반전킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 구동부
300 : 데이터 구동부 400 : 타이밍 컨트롤러

Claims (6)

  1. 데이터 라인들과 게이트 라인들의 교차 영역들에 픽셀들이 구비되어 있으며, 상기 픽셀들 각각에는 픽셀전극이 형성되어 있는 패널;
    상기 게이트 라인들에 순차적으로 스캔펄스를 공급하는 게이트 드라이버;
    상기 데이터 라인들로 데이터 전압들을 공급하는 데이터 드라이버; 및
    상기 게이트 드라이버와 상기 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러를 포함하고,
    제m게이트 라인, 제m+1게이트 라인, 제n데이터 라인 및 제n+1데이터 라인으로 둘러 쌓인 픽셀영역에 형성되는 두 개의 픽셀전극들 각각은, 상기 제n데이터 라인과 전기적으로 연결되어 있고, 상기 제n데이터 라인과 상기 제n+1데이터 라인에 모두 인접되어 있으며(m 및 n은 자연수),
    상기 두 개의 픽셀들은 ‘
    Figure 112020100522916-pat00009
    ’형태 또는 '／' 형태 또는 '＼' 형태로 형성되는 라인을 따라 서로 이격되어 있는 것을 특징으로 하는 DRD(Double Rate Driving)(이하, DRD라 함) 방식을 이용한 표시장치.
  2. 제 1 항에 있어서,
    상기 두 개의 픽셀전극들 중 제1픽셀전극은 상기 제m게이트 라인과 전기적으로 연결되어 있으며, 상기 두 개의 픽셀전극들 중 제2픽셀전극은 상기 제m+1게이트 라인과 전기적으로 연결되어 있는 DRD 방식을 이용한 표시장치.
  3. 제 1 항에 있어서,
    상기 두 개의 픽셀전극들 중 제1픽셀전극은, 상기 픽셀영역의 좌측상단부에서 상기 제n데이터 라인 및 상기 제m게이트 라인과 전기적으로 연결되어 있으며,
    상기 두 개의 픽셀전극들 중 제2픽셀전극은, 상기 픽셀영역의 좌측하단부에서 상기 제n데이터 라인 및 상기 제m+1게이트 라인과 전기적으로 연결되어 있는 DRD 방식을 이용한 표시장치.
  4. 제 1 항에 있어서,
    상기 데이터 드라이버는, 1프레임기간 동안, 인접되어 있는 상기 데이터 라인들로 서로 다른 극성의 데이터 전압들을 공급하며, 적어도 1프레임기간 마다, 상기 데이터 전압들의 극성을 반전시키는 DRD 방식을 이용한 표시장치.
  5. 제 1 항에 있어서,
    상기 두 개의 픽셀전극들 중 제1픽셀전극과 상기 제n데이터 라인 및 상기 제n+1데이터 라인 간의 기생캐패시턴스는, 상기 두 개의 픽셀전극들 중 제2픽셀전극과 상기 제n데이터 라인 및 상기 제n+1데이터 라인 간의 기생캐패시턴스와 동일한 것을 특징으로 하는 DRD 방식을 이용한 표시장치.
  6. 제 1 항에 있어서, 상기 두 개의 픽셀들은, 상기 제n데이터 라인 방향으로부터 상기 제n+1데이터 라인 방향으로 서로 이격되어 있는 DRD 방식을 이용한 표시장치.
KR1020140112469A 2014-08-27 2014-08-27 Ｄｒｄ 방식을 이용한 표시장치 Active KR102202870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140112469A KR102202870B1 (ko) 2014-08-27 2014-08-27 Ｄｒｄ 방식을 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140112469A KR102202870B1 (ko) 2014-08-27 2014-08-27 Ｄｒｄ 방식을 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20160025695A KR20160025695A (ko) 2016-03-09
KR102202870B1 true KR102202870B1 (ko) 2021-01-14

Family

ID=55536225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140112469A Active KR102202870B1 (ko) 2014-08-27 2014-08-27 Ｄｒｄ 방식을 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102202870B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628045B (zh) * 2017-03-21 2022-01-25 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
KR102467883B1 (ko) * 2018-08-06 2022-11-16 엘지디스플레이 주식회사 더블 레이트 구동방식의 표시장치와 그 구동방법
KR102749210B1 (ko) 2019-08-26 2025-01-06 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101209050B1 (ko) * 2005-02-22 2012-12-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 검사 방법
KR20080000992A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 표시 장치
KR101325302B1 (ko) * 2009-11-30 2013-11-08 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동방법
KR102009319B1 (ko) * 2012-11-22 2019-08-09 엘지디스플레이 주식회사 액정표시장치와 그의 제조방법

Also Published As

Publication number Publication date
KR20160025695A (ko) 2016-03-09

Similar Documents

Publication Publication Date Title
US9754529B2 (en) Gate controlling unit, gate controlling circuit, array substrate and display panel
US9997112B2 (en) Display device
KR102120070B1 (ko) 표시장치 및 그 구동방법
KR102141885B1 (ko) 표시장치 및 그 구동방법
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
US20140320465A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR101991674B1 (ko) 액정표시장치
KR101991675B1 (ko) 액정표시장치
KR102202870B1 (ko) Ｄｒｄ 방식을 이용한 표시장치
KR102701346B1 (ko) 표시 장치의 데이터 구동 회로
KR102008778B1 (ko) 액정표시장치 및 그 구동방법
KR102007775B1 (ko) 액정표시장치 및 그 구동방법
KR20140081101A (ko) 액정표시장치 및 그 구동방법
KR102211065B1 (ko) 표시장치
KR102211406B1 (ko) 표시장치 및 그 구동방법
KR20150136194A (ko) 쉬프트 레지스터, 이를 이용한 표시장치 및 그 구동방법
KR20140126131A (ko) 표시장치 및 그 구동방법
KR102066135B1 (ko) 액정표시장치 및 그 구동방법
KR20120118963A (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR102428096B1 (ko) 표시장치 및 이의 구동방법
KR20150071813A (ko) 표시장치
KR102296784B1 (ko) 쉬프트 레지스터, 이를 이용한 표시장치 및 그 구동방법
CN100535979C (zh) 液晶面板、液晶显示器及其驱动方法
KR101946350B1 (ko) 액정패널 및 이를 이용한 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140827

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190715

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140827

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200628

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210104

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241216

Start annual number: 5

End annual number: 5