KR102194291B1

KR102194291B1 - 객관적 성능 검증이 가능한 레이콘 및 그 레이콘의 구동 방법

Info

Publication number: KR102194291B1
Application number: KR1020190039481A
Authority: KR
Inventors: 김정완; 진성현
Original assignee: (주)대한엔지니어링
Priority date: 2019-04-04
Filing date: 2019-04-04
Publication date: 2020-12-22
Anticipated expiration: 2039-04-04
Also published as: KR20200117416A

Abstract

본 발명은 객관적 성능 검증이 가능한 레이콘 및 그 레이콘의 구동 방법에 관한 것으로서, 본 발명의 실시예에 따른 객관적 성능 검증이 가능한 레이콘은 해상 선박에서 발사되는 레이더 펄스를 수신하고, 수신한 레이더 펄스에 응답하여 지정 펄스를 선박으로 전송하기 위한 신호 송수신부, 지정 펄스를 생성하고 생성한 지정 펄스를 선박으로 전송하도록 신호 송수신부를 제어하기 위한 CPU, 및 신호 송수신부와 CPU의 사이에 직렬 연결되어 신호를 중계하며, 외부장치에 연결되어 상태감시제어 및 프로그래밍을 가능하도록 하는 신호처리부를 포함할 수 있다.

Description

객관적 성능 검증이 가능한 레이콘 및 그 레이콘의 구동 방법{Racon for Facilitating Objective Performance Verification and Driving Method Thereof}

본 발명은 객관적 성능 검증이 가능한 레이콘 및 그 레이콘의 구동 방법에 관한 것으로서, 더 상세하게는 가령 레이더 비콘(radar beacon) 즉 레이콘(racon)의 검증 부재로 인해 초래되는 기능 정지의 운영 효율을 개선하려는 객관적 성능 검증이 가능한 레이콘 및 그 레이콘의 구동 방법에 관한 것이다.

레이콘은 선박의 레이더 전파와 동일한 주파수 대역에서 운용되는 장비로 해상의 선박에서 발사된 레이더파를 수신한 뒤 해당 신호에 대응되는 인식신호(예: 주로 모르스부호를 사용)를 수신한 레이더파와 동일하게 변조시켜 응답하는 장치이다. 다시 말해 레이콘은 선박용 레이더 주파수 대역에서 운영되고 어떤 레이더 물표의 탐지와 식별을 향상시키기 위한 겸용 장치 일종의 마이크로파 송수신기로서 해상의 선박에서 발사된 레이더 펄스(혹은 파, 신호 등으로 칭함)를 수신한 후, 이 신호를 분석하여 분석된 신호에 대응되는 인식신호를 위의 수신된 신호와 동일한 주파수의 전파에 변조시켜 응답한다. 레이콘은 수신된 레이더 펄스에 의해 발진될 때, 어떤 특징적인 펄스 즉 모르스부호를 송신함으로써 응답한다. 응답 신호는 거리, 방위 및 식별 정보를 제공하여 발사된 레이더 PPI(Plan Position Indicator) 화면상에 나타나게 된다.

우리나라 항로표지는 1986년부터 레이콘을 설치하여 사용하기 시작해 2005년 현재 83기의 항로표지에 설치 운용되고 있으나 현재까지 국내에서는 레이콘이 개발되지 않았으며, 외국산 제품을 수입하여 설치 운영하고 있으며 고장이나 유실 등 사고 발생시에 쉽고, 빠른 기간 내 수리가 어려울 뿐만 아니라, 장비가격이 고가로 예비품을 보유하고 있지 않은 경우에는 장기간 항로표지 기능이 중단되어 해상교통 안전사고 위험을 초래하고 있는 실정에 있다.

따라서, 농무 등의 기상 악화 및 해상교량, 돌핀부두, 해상의 돌출 곶 주위를 운항하는 선박에 항해 정보를 제공하기 위하여 무지향성 전파를 발신하여 선박의 레이더 화면에 모르스부호를 나타내어 선박의 항해시 위험물의 위치를 알리는 장비로 국산 제품이 없어 국내 기술 개발이 절실히 요구되고 있다.

또한, 현재 해당 장비는 국내 총 120기(국유 102기, 사설, 18기)를 설치 운용 중이며, 전량 수입에 의존하고 있으며 국내에서는 소자 교체 등 간단한 수리만 가능하여 대부분 외국 제조사에 보내져 수리하여 통상 3개월 이상의 오랜 수리 기간이 걸리며, 수리비용 산정에 대한 객관적인 기준 없이 제조사에서 청구하는 비용을 전액 지불하는 실정으로 유지보수도 외국 기술에 의존하고 있어 국제경쟁력 확보 및 원활한 유지관리를 위하여 국산화 개발이 필요한 실정이다.

나아가, 레이콘은 항로표지의 기능 및 규격에 관한 기준 제69조에 따른 기술 규격에 적합하여야 하나 제조사에서 제시하는 스펙(spec.)에만 의존할 뿐 검증방법이 부재하여 객관적인 성능 검증시스템 부재로 잦은 기능 정지에 따른 운영률 저하를 초래하고 있어 국내 기술 개발 및 레이콘 구성요소 및 장비의 기술규격 표준 및 성능 기준 수립이 신속히 요구되고 있다.

한국등록특허공보 제10-1817627호(2018.01.05.)

본 발명의 실시예는 가령 레이더 비콘 즉 레이콘의 검증 부재로 인해 초래되는 기능 정지의 운영 효율을 개선하려는 객관적 성능 검증이 가능한 레이콘 및 그 레이콘의 구동 방법을 제공함에 그 목적이 있다.

본 발명의 실시예에 따른 객관적 성능 검증이 가능한 레이콘은, 해상 선박에서 발사되는 레이더 펄스를 수신하고, 상기 수신한 레이더 펄스에 응답하여 지정 펄스를 상기 선박으로 전송하는 통신부, 상기 지정 펄스를 생성하고 상기 생성한 지정 펄스를 상기 선박으로 전송하도록 상기 통신부를 제어하는 CPU(Central Processing Unit), 및 상기 통신부와 상기 CPU의 사이에 구비되어 상기 통신부와 상기 CPU의 신호를 중계 처리하고, 외부에서 연결되는 외부장치와의 통신에 의해 상기 통신부 및 상기 CPU의 상태 감시 및 동작 제어 관련 프로그래밍이 가능한 신호처리부를 포함한다.

상기 신호처리부는, 상기 CPU의 신호와 외부 입출력 데이터를 처리하기 위한 FPGA(Field Programmable Gate Array), 및 상기 FPGA에 연결되어 상기 외부장치와 시리얼 통신을 수행하는 통신포트를 포함할 수 있다.

상기 신호처리부는, 상기 FPGA와 상기 CPU의 사이에 구비되는 메모리부를 더 포함하며 상기 통신부, 상기 CPU, 상기 FPGA 및 상기 메모리부의 성능 검증을 위한 자가 테스트(self test) 완료 후, 상기 CPU에서 설정한 송신주파수에 따라 전압제어발진(VCO)시 사용하기 위한 룩업테이블(LUT) 데이터를 상기 메모리부에 기록할 수 있다.

상기 메모리부는 복수의 램(RAM)을 포함하며, 상기 복수의 램은 상기 FPGA 및 상기 CPU에 대하여 서로 병렬 연결될 수 있다.

상기 신호처리부는, 안테나의 주빔 방향 이외의 신호인 사이드 로브(side-lobe)의 억압(suppression)을 위한 신호 진폭 및 전압제어발진(VCO)을 위한 신호 주파수의 측정시 사용되는 컨버터부를 더 포함할 수 있다.

상기 신호처리부는, 상기 자가 테스트시 상기 메모리부의 플래시 메모리 CRC 점검, 상기 CPU의 메인 메모리에 대한 읽기 및 쓰기 테스트, 주파수 DB CRC 점검, 응답 진폭 DB CRC 점검, 상기 FPGA의 동작 테스트 및 상기 통신부의 동작 테스트 순으로 상기 자가 테스트를 진행할 수 있다.

또한, 본 발명의 실시예에 따른 객관적 성능 검증이 가능한 레이콘의 구동방법은 통신부, CPU, 그리고 신호처리부를 포함하는 객관적 성능 검증이 가능한 레이콘의 구동방법으로서, 상기 통신부가, 해상 선박에서 발사되는 레이더 펄스를 수신하고, 상기 수신한 레이더 펄스에 응답하여 지정 펄스를 상기 선박으로 전송하는 단계, 상기 CPU가, 상기 지정 펄스를 생성하고 상기 생성한 지정 펄스를 상기 선박으로 전송하도록 상기 통신부를 제어하는 단계, 및 상기 통신부와 상기 CPU의 사이에 구비되는 상기 신호처리부가, 상기 통신부와 상기 CPU의 신호를 중계 처리하고, 외부에서 연결되는 외부장치와의 통신에 의해 상기 통신부 및 상기 CPU의 상태 감시 및 동작 제어 관련 프로그래밍을 수행하는 단계를 포함한다.

상기 신호처리부는, 상기 CPU의 신호와 외부 입출력 데이터를 처리하기 위한 FPGA, 및 상기 FPGA에 연결되어 상기 외부장치와 시리얼 통신을 수행하는 통신포트를 포함할 수 있다.

상기 신호처리부는, 상기 FPGA와 상기 CPU의 사이에 구비되는 메모리부를 더 포함하며 상기 통신부, 상기 CPU, 상기 FPGA 및 상기 메모리부의 성능 검증을 위한 자가 테스트 완료 후, 상기 CPU에서 설정한 송신주파수에 따라 전압제어발진(VCO)시 사용하기 위한 룩업테이블(LUT) 데이터를 상기 메모리부에 기록할 수 있다.

상기 신호처리부는, 안테나의 주빔 방향 이외의 신호인 사이드 로브의 억압을 위한 신호 진폭 및 전압제어발진(VCO)을 위한 신호 주파수의 측정시 사용되는 컨버터부를 더 포함할 수 있다.

본 발명의 실시예에 따르면, 레이콘의 국내 생산과 함께 객관적인 성능 검증시스템을 구성함으로써 종래 외산에 의존하여 기능 정지에 따른 운영률 저하를 개선할 수 있으며, 국내 기술 개발과 레이콘 구성요소 및 장비의 기술규격 표준 및 성능 기준을 신속히 수립할 수 있을 것이다.

도 1은 본 발명의 실시예에 따른 레이더 시스템을 나타내는 도면,
도 2는 도 1의 레이콘에 레이더 펄스가 수신되는 과정 및 레이콘 동작 모드를 설명하기 위한 도면,
도 3은 도 1의 레이콘의 세부 구조를 예시하여 나타낸 블록다이어그램,
도 4는 도 1의 레이콘의 구조를 제어 신호의 관점에서 도식화한 도면,
도 5는 도 1의 송수신부를 구성하는 X 밴드의 송수신부를 나타내는 회로도,
도 6은 도 1의 송수신부를 구성하는 S 밴드의 송수신부를 나타내는 회로도,
도 7은 도 1의 신호처리부의 구조를 예시한 블록다이어그램,
도 8은 도 1의 신호처리부의 다른 구조를 예시한 블록다이어그램,
도 9는 본 발명의 제1 실시예에 따른 도 1의 레이콘의 동작 과정을 나타내는 흐름도,
도 10은 본 발명의 제2 실시예에 따른 도 1의 레이콘의 동작 과정을 나타내는 흐름도,
도 11 및 도 12는 본 발명의 제3 실시예에 따른 도 1의 레이콘의 동작 과정을 나타내는 흐름도,
도 13은 본 발명의 제4 실시예에 따른 도 1의 레이콘의 동작 과정을 나타내는 흐름도,
도 14A 내지 도 17B는 도 1의 레이콘의 시험결과를 설명하기 위한 도면, 그리고
도 18은 도 3의 주파수검출부 또는 주파수검출유닛의 세부 구조를 예시한 회로도이다.

이하, 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 레이더 시스템을 나타내는 도면이며, 도 2는 도 1의 레이콘에 레이더 펄스가 수신되는 과정 및 레이콘 동작 모드를 설명하기 위한 도면이다.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 레이더 시스템(90)은 선박 레이더(105), 레이콘(110) 및 모니터링장치(120)의 일부 또는 전부를 포함한다.

여기서, "일부 또는 전부를 포함한다"는 것은 모니터링장치(120)와 같은 일부 구성요소가 생략되어 레이더 시스템(90)이 구성되거나, 레이콘(110)과 같은 일부 구성요소가 모니터링장치(120)와 같은 다른 구성요소에 통합되어 구성될 수 있는 것 등을 의미하는 것으로서, 발명의 충분한 이해를 돕기 위하여 전부 포함하는 것으로 설명한다.

선박 레이더(105)는 해상을 항행하는 항행(혹은 항해) 선박(100)에 설치되는 레이더와 그 레이더에 수신되는 레이콘(110)으로부터의 응답 신호를 화면에 표시하기 위한 컴퓨팅장치 등을 포함할 수 있다. 모니터에는 레이콘(110)에서 거리, 방위 및 식별 정보를 응답 신호로 발사한 레이더 PIP 화면상에 나타나게 되며, 레이더 PIP상에 나타난 레이콘(110)에 의한 모르스 식별부호를 표시하게 된다. 가령, 선박의 선장은 그 화면상에 표시된 모르스 부호를 확인하여 항행 선박(100)의 안전을 도모하게 된다. 여기서, 모르스 부호로 사용되는 응답코드는 장선으로 시작되는 모든 모르스 코드를 사용할 수 있지만, 본 발명의 실시예에서는 대략 13개의 코드로서 B, C, D, G, K, M, N, O, Q, T, X, Y, Z가 사용될 수 있다.

본 발명의 실시예에 따른 레이콘(110)은 항행 선박(100)의 해양 사고를 방지하기 위하여 해상교량, 돌핀부두, 해상의 돌출 곶 주위 등 다양한 곳에 설치된다. 특히 레이콘(110)은 항로표지용으로 사용하여 적극적인 물표 식별의 가능성을 제공하지만, 그 사용은 운용상 특별한 장소에 제한될 수 있다. 예를 들어, 눈에 잘 띄지 않는 해안선에 대한 위치의 식별과 거리측정을 위해 사용될 수 있고, 거리측정은 되지만 특징이 없는 해안선에 있는 위치의 식별, 육지초인 및 도선(leading line)으로 이용, 모래 해변 및 다른 항행 선박 에코와 오인 우려가 있는 장해점, 해수로의 도표로 및 교량하의 가항폭 표시용으로 사용, 새로이 발견되고 해도에 표시되지 않은 위험물 표시, 레이더 영상에 나타나기 어려운 간출암, 교량 아래의 항해 가능한 교각 사이 표시에 사용될 수 있다. 따라서, 협수로 및 눈에 잘 띄지 않는 해안선에 대한 위치의 식별과 거리측정으로 항행 선반(100)의 해양사고를 방지할 수 있고, 또 해도에 표시되지 않은 새로운 위험물 표시 및 레이더 영상에 나타나기 어려운 간출암 등의 식별 가능한 표식으로 사용하여 항행 선반(100)의 안전을 도모할 수 있다.

레이콘(110)은 RF부 즉 통신부를 구성하는 구성요소인 커플러(coupler)의 경우 보호 케이스를 사용함으로써 RF 특성 결과 협대역 특성으로 나타나 사용 대역의 특성이 양호하므로 신호의 손실을 줄이도록 기구물에 적용하여 보다 정밀하게 튜닝이 이루어지도록 하였다는 것 이외에 경량화(예: 12Kg) 및 소형화에 의해 설치 및 이동이 편리하며, 또 유지관리 및 보수가 신속하게 이루어질 수 있으며, 나아가 고장원인의 손쉬운 파악을 위하여 기기 상태 표시 기능을 가질 수 있다. 본 발명의 실시예에 따른 레이콘(110)은 별도의 측정 장치나 모니터링장치(120)에 의해 성능이 측정될 수 있으며, 주기적으로 성능이나 동작이 모니터링될 수 있다.

레이콘(110)은 항행 선박(100)의 선박 레이더(105)로부터 레이더 펄스신호가 수신되면, 수신한 신호를 분석하여 분석된 신호에 대응되는 인식신호 즉 응답신호를 전송하며, 수신된 신호와 동일한 주파수의 전파에 변조시켜 응답한다. 레이콘(110)은 다수의 레이더에서 동시에 들어오는 신호는 처리할 수 없으나 각각의 레이더 신호가 시간차를 두고 입력되는 경우 모두 처리가 가능하다. 레이콘(110)은 도 2에서 볼 수 있는 바와 같이, 사이드 밴드(side band) 즉 본 발명의 실시예에서는 레이콘(110)에 사용되는 주파수 밴드 즉 대역이 X 밴드(예: 9.2 ~ 9.5 GHz)나 S 밴드(예: 2.9 ~ 3.1 GHz)를 벗어날 때 사이드 밴드가 될 수 있다. 따라서, 사이드 밴드에서는 응답을 하지 않게 된다.

레이콘(110)은 레이더의 펄스신호가 수신되면 가령 레이더의 PRF가 1KHz인 경우 1ms 간격으로 신호를 수신할 수 있는데 수신처리, 100㎲ 수신 금지, 주파수 검색모드 대기, 응답 및 응답모드 대기의 순으로 동작할 수 있다. 응답 모드 후 일정 시간 수신신호가 없으면 주파수 검색모드로 전환한다. S 밴드의 경우 200MHz 대역폭을 가지므로 주파수 검색은 3회만 실시할 수 있다. 응답 단계에서는 가령 설정된 모르스 부호 길이에 맞게 RFSW 제어를 하게 된다.

레이콘(110)의 응답 부분을 간략히 살펴보면, 응답 신호의 특성은 질의신호를 수신할 때, 레이더 화면상에서 레이콘(110)은 레이더 물표와 비콘의 응답신호 사이의 차는 대략 100m를 넘지 않는 것이 바람직하다. 어떤 경우에는 약간 이러한 지연을 증가시킴으로써 레이콘(110)의 운영 효과를 촉진할 수도 물론 있다. 그러한 상황 속에서 지연 시간은 가능한 한 짧아야 하며, 상세한 내용은 항해용 수로 서지에 적절하게 표시되어야 한다. 또한, 응답신호의 지속 시간(혹은 응답부호길이)은 특별한 레이콘(110)의 최대 거리 조건의 대략 20%이어야 하거나, 비록 작은 값이라 할지라도, 5해리(혹은 5마일)를 초과해서는 안된다. 어떤 상황에서 특별한 레이콘(110)에 대한 작동 조건을 적합하게 하기 위해 응답신호의 지속 시간은 수정된다. 나아가 응답신호의 상승 구간은 만족스러운 거리 측정이 이루어질 수 있을 만큼 충분히 뚜렷해야 한다. 또한 레이콘(110)은 응답과 관련하여 대기 및 레이콘 온/오프(/OFF 시간)은 원하는 시간으로 프로그래밍이 가능하다.

상기한 내용 이외에도 본 발명의 실시예에 따른 레이콘(110)은 낙뢰방지를 위한 보호장치를 포함하며, 통신포트(혹은 통신부)를 통해 레이콘 상태감시제어와 프로그래밍이 얼마든지 가능할 수 있다. 이때, 통신포트는 RS232 또는 RS485 통신포트가 사용될 수 있다. 이외에도 레이콘(110)은 측엽억제장치를 포함할 수 있는데, 이를 통해 SLS(측엽억제)가 가능하다. 측엽현상 억제와 관련해 보면, 대략 0.5해리 또는 그 이하로 레이콘(110)에 가깝게 통과하는 선박은 레이더 안테나 측엽 현상으로 레이콘(110)이 작동함으로써 레이더 지정기상에 혼신의 원인이 된다. 특히, 이 문제는 주파수 감응형 레이콘에서 심하게 일어난다. 따라서, 측엽의 간섭 현상은 레이콘 회로로 억제하게 되는 것이다. 기본적인 측엽 억제는 신호의 정도에 차이를 두며, 발달된 측엽 억제는 레이더 신호를 식별하여 기억하고 있어야 한다.

도 3은 도 1의 레이콘의 세부 구조를 예시하여 나타낸 블록다이어그램, 도 4는 도 1의 레이콘의 구조를 제어 신호의 관점에서 도식화한 도면, 도 5는 도 1의 송수신부를 구성하는 X 밴드의 송수신부를 나타내는 회로도, 도 6은 도 1의 송수신부를 구성하는 S 밴드의 송수신부를 나타내는 회로도, 도 7은 도 1의 신호처리부의 구조를 예시한 블록다이어그램, 그리고 도 8은 도 1의 신호처리부의 다른 구조를 예시한 블록다이어그램이다.

도 3 내지 도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 도 1의 레이콘(110)은 신호 송수신부(혹은 통신부, RF부)(310), 제어부(320), 신호처리부(혹은 신호측정 및 분석부)(330) 및 전원부(340)의 일부 또는 전부를 포함한다.

여기서, "일부 또는 전부를 포함한다"는 것은 일부 구성요소가 생략되거나 제어부(320)와 같은 일부 구성요소가 신호처리부(330)와 같은 다른 구성요소에 통합되어 구성될 수 있는 것 등을 의미하는 것으로서, 발명의 충분한 이해를 돕기 위하여 전부 포함하는 것으로 설명한다.

신호 송수신부(310)는 도 1의 선박 레이더(105)에서 전송하는 펄스신호를 안테나를 통해 수신하여 신호처리부(330)로 전송하며, 그 수신한 신호의 응답신호로서 제어부(320)에서 생성하여 신호처리부(330)에 전달한 지정 신호를 수신하여 안테나로 제공한다. 여기서, 응답신호는 모르스부호를 포함한다. 도 3에서 볼 수 있는 바와 같이, 신호 송수신부(310)는 안테나를 통해 수신되는 신호를 증폭하기 위한 증폭부(300) 등에 연동할 수 있다. 증폭부(300)는 미약한 신호를 증폭하기 위해 안테나에 내장되는 증폭기를 포함한다. 증폭기는 수신단 입력부의 저잡음 증폭기(LNA)와 송신단 출력부의 전력 증폭기(PA)를 포함할 수 있다.

구체적으로, 신호 송수신부(310)는 도 3에서와 같이 크게는 송신부(310-1)와 수신부(310-2)로 구분되지만, 송신부(310-1)는 다시 도 4에서의 X 밴드의 송신부와 도 5의 S 밴드의 송신부를 포함할 수 있다. 즉 X 밴드의 제1 송신부와 S 밴드의 제2 송신부를 포함하는 것이다. 마찬가지로, 수신부(310-2)는 도 4에서와 같이 X 밴드의 수신부와 도 5의 S 밴드의 수신부를 포함하며, 따라서 X 밴드의 제1 수신부와 S 밴드의 제2 수신부를 포함할 수 있다. 여기서, 위의 제1 송신부와 제2 송신부, 그리고 제1 수신부와 제2 수신부는 회로의 기능에 따라 도 3에서와 같이 순환기(혹은 스위칭소자)(300), 진폭제한부(310), 발진부(316), 주파수검출부(317) 및 증폭부(318)로 구분할 수 있고, 수신부(310-2)는 수신검출부(313), 레벨(혹은 진폭)검출부(314) 및 주파수검출부(315)로 구분해 볼 수 있다. 이러한 부분은 당업자에게 자명한 사항이므로 자세한 설명은 생략하도록 한다. 다만, 도 4 및 도 5에서 볼 때, X 밴드의 송수신부와 S 밴드의 송수신부는 구성이 다소 상이할 수 있는데, 이는 도면번호 500 및 600으로 각각 나타내었다. 다시 말해, 그 차이는 수신단에 수신된 신호를 분석한 주파수 정보를 송신신호의 주파수에 참조하는지와 관련된다.

도 4에서의 X 밴드의 송수신부 및 도 5에서의 S 밴드의 송수신부는 각각 안테나에서 수신된 레이더 신호가 순환기(300)에 의해 수신부 블록으로 입력되고 초단의 입력 트리거 회로로 동기되어 수신부가 동작하여 신호 펄스분석기에서 신호를 검출하여 신호의 크기 및 주기를 분석하여 송신된 레이더의 거리 설정상태를 추정하고, 동시에 주파수 분석기에서는 50㎱ 초에서 1㎲ 정도의 짧은 펄스폭을 갖는 펄스에 포함되어 있는 주파수를 분석한다. 주파수 분석기에서 분석된 주파수를 고속 실시간 로직(Logic)으로 주파수 데이터를 읽어들인 후, 이에 대응되는 주파수가 발생되도록 전압제어 발진기 전압을 인가하여 주파수 정합을 얻어낸다. 이와 같은 분석 및 처리과정을 통하여 진위가 확인된 펄스는 0.7㎲ 이내에 사전에 설정된 부호로 변조되어 송신기 모듈을 통하여 응답된다.

제어부(320)는 도 3에 도시된 바와 같이, 연산유닛(혹은 연산부)(321), 제어유닛(322) 및 타이머유닛(320) 등을 포함할 수 있다. 연산유닛(321)은 2진 비트의 연산 처리 동작을 담당할 수 있고, 제어유닛(320)은 CPU와 메모리(예: 램)를 포함할 수 있으며, 타이머유닛(323)은 시간 정보를 제공할 수 있다. 가령, 타이머유닛(323)은 10ms를 주기로 리셋되어 동작할 수 있다. 물론 이러한 설정 시간은 변경될 수 있으므로, 본 발명의 실시예에서는 그에 특별히 한정하지는 않을 것이다.

제어부(320)는 수신부(310-2)에서 만든 트리거 펄스, 주파수 데이터, 레벨 데이터를 취하여 수신주파수와 송신주파수를 일치시키기 위한 연산, 송신부(310-1)에 주파수 데이터와 부호 신호를 주어 마이크로파 부호를 발생시키기 위한 각종 제어신호의 생산과 제어의 모든 것을 맡고 있다. 제어부(예: CPU)(320)의 모든 신호와 외부 입출력 데이터는 FPGA IC 등으로 구성될 수 있는 신호처리부(330)가 담당한다. 1KB 용량의 시리얼 이이피롬(Serial EEPROM)과 RTC(Real Time Clock)는 I²C 통신 방식을 사용하며, CPU와 FPGA에 병렬로 연결되어 동시에 제어가 가능하다.

도 3의 신호처리부(330)는 도 7에서 볼 수 있는 바와 같이, FPGA(700)를 통한 컨버터(710, 720, 730)의 고속 제어를 수행할 수 있다. 본 발명의 실시예에서의 컨버터(710, 720, 730)는 12비트 해상도의 컨버터가 사용될 수 있다. 컨버터(710, 720, 730)는 FPGA(700)에서 출력되는 디지털 신호를 아날로그 신호로 변환하는 제1 컨버터(710) 및 제2 컨버터(730)를 포함할 수 있고, 제1 컨버터(710)에 연결되어 아날로그 신호를 다시 디지털 신호로 변환하여 FPGA(700)로 제공하는 제3 컨버터(720)를 포함할 수 있다. 여기서, 제2 컨버터(730)는 VCO 출력단에 해당할 수 있다. 제3 컨버터(720)는 다시 제1 컨버터 모듈과 제2 컨버터 모듈(721)로 구분될 수 있는데, 제2 컨버터 모듈(721)은 사이드 로브 억압을 위해 신호 진폭을 측정하기 위해 사용될 수 있고, 또 VCO 설정을 위해 신호 주파수 측정을 수행할 수 있다.

또한, 도 7의 FPGA(700)는 제어부 즉 CPU(320)와의 사이에 메모리부(740)를 더 포함할 수 있다. 메모리부(740)는 듀얼 포트 램(RAM)을 사용하여 CPU(320)와 FPGA(700)에 동시에 접속하는 것이 가능하다. 도 1의 레이콘(110)의 자가 테스트(Self Test)시 생성된 룩업테이블(LUT) 데이터는 듀얼 포트 램에 저장되어 VCO 설정시 사용될 수 있다.

도 8은 시리얼 통신부의 블록다이어그램을 나타내며, FPGA(800)나 CPU(320)는 RS232 및 RS485 통신포트(811, 812)를 통해 가령 외부 PC 등과 시리얼 통신을 수행할 수 있다. RS485 통신의 경우 FPGA(800)를 통해 CPU(320)에 연결된다. FPGA(800)의 CONTROL 단자를 제어하여 RS232 및 RS485 통신포트(811, 812)를 인에블/디스에이블시킬 수 있다. 도 8에서 CPU(320)는 메인 CPU로서 2채널 시리얼 포트를 보여준다.

신호처리부(330)는, 더 정확하게는 그에 포함되는 FPGA(700, 800)는 통신포트(811, 812)를 통해 상태감시 제어와 프로그래밍을 가능하게 할 수 있다. 가령, 도 1의 모니터링장치(120)는 컴퓨터로서 도 1의 레이콘(110)에 접속하여 원격감시 및 프로그래밍이 가능하고, 이의 과정에서 물론 성능 검증 동작 등을 더 수행할 수 있다. 가령, 자가 테스트를 수행할 수 있는데, 자세한 내용은 이후에 좀더 다루기로 한다.

전원부(340)는 신호 송수신부(310) 및 신호처리부(330), 가령 제어부(320)와 신호처리부(330)로 전원을 공급하는 부분을 나타내는 것으로, 각 부에서 요구하는 전원을 안정적으로 공급한다. 전원부(340)는 입력 전원 DC24V를 공급받아 출력 DC 28V, DC6V, DC5V를 레이콘(110)의 내부 시스템에 공급하고, 전원부 제어신호를 통한 출력 온/오프 제어가 가능할 수 있다. 통상, 제어신호는 제어유닛(322)의 CPU가 제공하게 된다. 입력 전원 9~36V의 넓은 전압을 입력받아 전압 레귤레이터와 DC/DC 컨버터로 DC28V, DC6V, DC5V로 변환하여 시스템에 안정된 DC 전원을 공급하며, 또한 출력 DC28V는 MCU 또는 CPU에서 온/오프 제어를 통하여 대기 전력을 최소화한다. 나아가, 원격감시 GUI의 통신으로부터 신호처리부(330)의 FPGA(700, 800)와 통신하여 신호처리부(330)를 제어 및 감시한다. 레귤레이터를 통해 출력되는 VCC 3.3V 전압은 통상 집적화되는 IC 소자의 전원전압으로 사용될 수 있다.

도 9는 본 발명의 제1 실시예에 따른 도 1의 레이콘의 동작 과정을 나타내는 흐름도이다.

설명의 편의상 도 9를 도 1과 함께 참조하면, 본 발명의 실시예에 따른 레이콘(110)은 해상 선박에서 발사되는 레이더 펄스를 수신하고, 수신한 레이더 펄스에 응답하여 지정 펄스를 선박으로 전송한다(S900). 여기서, 지정 펄스는 장선으로 시작되는 대략 13개 코드의 모르스 코드를 사용하며, 응답부호길이는 최대유효거리의 약 20%이거나 최대 5마일을 초과하지 않게 된다. 레이더 펄스는 9.2 ~ 9.5 GHz의 X 밴드 신호나 2.9 ~ 3.1 GHz의 S 밴드 신호가 사용될 수 있다.

또한, 레이콘(110)은 지정 펄스를 생성하고, 생성한 지정 펄스를 선박으로 전송하도록 (통신부를) 제어한다(S910). 여기서, 지정 펄스는 기설정된 주파수 설정 정보를 근거로 오실레이터와 같은 발진회로에서 생성하게 된다.

나아가, 레이콘(110)은 수신한 레이더 펄스 및 생성한 지정 펄스의 신호에 대한 중계 처리를 담당하며, 외부장치(예: 외부PC 등)에 연결되어 상태감시제어 및 프로그래밍을 가능하도록 동작한다(S920). 다시 말해, 외부에서 연결되는 외부장치와의 통신에 의해 통신부 및 CPU의 상태 감시 및 동작 제어 관련 프로그래밍을 수행할 수 있다. 이의 과정에서 레이콘(110)은 가령 외부PC 등을 통해 프로그램의 읽기나 쓰기가 가능한 FPGA를 포함할 수 있으며, FPGA는 연산이나 데이터처리의 빠른 속도를 추구하면서 동시에 논리로직의 대용량화를 추구하기 위해 사용되는 논리회로소자이며, 시스템 설계자나 사용자가 직접 논리함수를 입력하여 쓰기를 하면 자신만의 논리소자를 만들 수 있게 된다.

따라서, 본 발명의 실시예에서는 레이콘(110) 내에 FPGA를 구성함으로써 레이콘(110)의 성능 테스트나 원격 감시에 유용할 수 있을 것이다.

도 10은 본 발명의 제2 실시예에 따른 도 1의 레이콘의 동작 과정을 나타내는 흐름도이다.

설명의 편의상 도 10을 도 1과 함께 참조하면, 본 발명의 실시예에 따른 레이콘(110)은 항행 선박(100)의 선박 레이더(105)로부터 레이더 신호가 수신되면, 그 수신된 신호가 사이드 로브인가를 판단한다(S1000). 여기서, 사이드 로브는 안테나의 주 빔 방향 이외에 방사되는 전파를 의미한다. 예를 들어 안테나 지향성의 수평방향 패턴 중 주빔 이외의 방향(예: 수직방향)으로 방사되는 것을 의미할 수 있다. 본 발명의 실시예에 따라 안테나의 편파(polarization)는 X 밴드의 경우 수평 편파를 사용하며, S 밴드의 경우에는 수평 및 수직 편파를 모두 사용한다.

따라서, 사이드 로브로 판단될 때, 레이콘(110)은 억압 모드로 동작한다(S1001). 즉 사이드 로브 억압을 수행하는 것이다. 이를 위하여 레이콘(110)은 수신단을 차단하고 송신코드를 송신하지 않는다. 가령 100㎲ 주기의 남은 시간동안 경계(Alert) 모드로 들어간다.

이어 레이콘(110)은 5초간 펄스 감지 여부를 판단한다(S1002).

만약 펄스가 감지되면 경계 모드로 동작하고(S1003), 펄스가 감지되지 않으면 슬립(SLEEP) 모드로 동작한다(S1006). 경계 모드 동작시 수신단 회로를 온시키고, 메인 CPU 단의 DA/AD 컨버터를 온시키며, 증폭기의 바이어스(bias)를 온시킨다. 즉 증폭기로 바이어스 전압이 입력되도록 한다. 단, 증폭기를 디스에이블시켜 변조기(Modulator)를 오프시킨다. 이어 100㎲ 주기로 수신된 신호 처리를 진행하게 된다. 반면, S1002 단계에서 5초간 펄스가 감지되지 않아 슬립 모드로 동작시에는 메인 CPU와 메모리를 제외한 모든 회로를 오프시킨다. 단, 매 15분마다 한번씩 재보정(recalibration)을 수행한다.

경계 모드에서, 레이콘(110)은 3ms 내에 수신(Rx) 펄스가 감지되는지와 관련되는 펄스 감지여부를 판단하며(S1004), 판단 결과에 따라 대기(STANDBY) 모드로 동작한다(S1005). 대기 모드에서는 미리 설정된 기간 또는 매분 5초간 아무런 신호가 없으면 메인 CPU, 펄스 검출기 및 진폭 검출기는 온시키고, 반면 AD 컨버터와 DA 컨버터, 그리고 증폭기 바이어스는 오프시키며, 변조기도 오프시킨다. 검출된 펄스를 처리하는 시스템을 디스에이블시킨다.

만약, S1000 단계에서 수신된 신호가 사이드 로브가 아니면, 레이콘(110)은 액티브(ACTIVE) 모드로 동작한다(S1007). 액티브 모드에서 레이콘(110)은 X 밴드 또는 S 밴드를 선택하고, 증폭기를 인에이블시킨다. 또 송신코드를 송신하고 100㎲ 주기의 남은 시간동안 기다린 후 경계 모드로 진행한다.

경계 모드로 진행한 이후에는 위에서와 마찬가지로 3ms 내에 수신 펄스가 있는지 감지하고(S1004), 만약 신호가 없으면 대기 모드로 동작한다(S1005).

물론 대기 모드에 있는 상태에서도 레이콘(110)는 주기적으로 펄스의 감지 여부를 판단한다(S1002). 다만, 대기 모드는 전원 절약을 위한 일종의 절전 모드 동작을 수행한다고 볼 수 있을 것이다.

도 11 및 도 12는 본 발명의 제3 실시예에 따른 도 1의 레이콘의 동작 과정을 나타내는 흐름도이다.

설명의 편의상 도 11 및 도 12를 도 1과 함께 참조하면, 본 발명의 실시예에 따른 레이콘(110)은 자가 테스트 동작을 수행할 수 있다. 물론 이는 레이콘(110)의 설치 초기에 진행될 수 있지만, 오동작이 탐지될 경우에도 주기적으로 이루어질 수 있을 것이다.

자가 테스트시 레이콘(110)은 먼저 플래시 메모리(예: 램)의 CRC(Cyclic Redundancy Code) 점검 동작을 수행한다(S1100). 한 패킷 단위로 연산을 하여 발생된 가령 16 비트 크기의 CRC 코드를 점검하여 데이터 오류를 검출한다. 플래시 메모리는 가장 최근에 캘리브레이션 즉 보정을 수행한 수치가 들어있으며, 초기 전원 온시 플래시 메모리의 데이터들은 메인 메모리에 로딩되어 빠른 속도로 명령을 처리할 수 있다. 만약 CRC 점검 후 에러가 검출되면 최초(Original) 롬에서 기본값을 다시 불러와 보정을 다시 수행하여 플래시 메모리에 수치를 기록한다.

플래시 메모리는 휘발성 메모리로서 CRC 점검이 이루어지며, 여기서 CRC는 다항 코드(Polynomial Code) 방식으로서 오류 검출 기법의 하나이다. 일반 네트워크에서 발생하는 오류는 특정 위치에서 집중적으로 발생하는 버스트 에러(Burst Error) 형태인 경우가 많은데, 다항 코드 방식은 이런 오류를 검출할 확률이 높다.

만약 S1100 단계에서 정상이면 통과 여부를 기록하고, 오류(FAULT)가 있으면 오류를 표시(혹은 표기)하거나 오류 관련 데이터를 기록하고 다음 단계로 진행한다(S1111 ~ S1113). 물론 오류가 발견되면 이를 수정한 후 다음 단계로 진행할 수 있다.

이어, 레이콘(110)은 CPU의 메인 메모리의 읽기 및 쓰기를 테스트한다(S1114). 통상 테스트는 데이터 패킷에 2진 비트정보를 기록하고 또 그 기록한 2진 비트정보가 제대로 읽기는지를 통해 확인해 볼 수 있을 것이다.

만약, 그 메인 메모리가 정상이거나 오류가 있으면 오류를 바로 잡거나 하여 관련 정보를 기록한 후 또한 다음 단계로 진행한다(S1114, S1115, S1117).

나아가, 레이콘(110)은 주파수 DB CRC 점검을 수행한다(S1116). 이의 과정에서 레이콘(110)은 정상 및 오류 여부를 판별하지만, 오류로 판별되면 롬(ROM)에 저장되어 있는 원 데이터를 로딩하여 사용할 수 있다(S1130, S1131). 예를 들어, 레이콘(110)은 메인 CPU에서 롬(예: HDD 등)에 저장되어 있는 데이터를 복사하여 자신이 포함하는 내부 메모리 즉 플래시 메모리와 같은 램에 저장하여 사용할 수 있기 때문에, 이러한 동작을 점검하는 것이라 이해될 수 있을 것이다.

주파수 DB CRC 점검이 완료되면, 레이콘(110)은 응답 진폭 DB CRC 점검을 진행할 수 있다(S1122). 이의 단계에서도 오류가 발생하면 롬에 저장되어 있는 원 데이터를 로딩하여 사용할 수 있다.

이러한 과정이 완료되면 레이콘(110)은 알테라(ALTERA) 동작을 시험한다(S1127). 여기서, 알테라는 실시간 신호처리를 위한 FPGA로서 AD/DA 컨버터를 고속(High Speed)으로 접속하여 고속의 신호처리를 사용한다. 알테라의 정상동작 확인을 위한 테스트로서 기본 레지스터 설정 확인, 외부 통신 및 신호 입출력 및 피드백(feedback)을 확인할 수 있다.

본 발명의 실시예에서의 알테라 동작 테스트는 결국 메인 CPU에 연동하는 FPGA의 동작을 테스트하는 것이라 볼 수 있다. 알테라는 FPGA의 제조사로 프로그래머블 논리소자를 발표한 초창기 선두 업체에 해당하는데, 이러한 이유에서 알테라는 곧 FPGA를 의미하는 것으로 이해되기도 한다.

가령, FPGA의 동작 점검 과정에서 레이콘(110)은 자일링스(XILINX)의 정상 동작이나 오류를 판단할 수 있으며, 오류 발생시에도 위에서와 같은 방식으로 초기 데이터를 로딩하여 메모리에 저장시킬 수 있다(S1128 ~ S1131). 여기서, 자일링스는 프로그램 설계 툴(tool)을 의미할 수 있다.

상기한 바와 같이, 레이콘(110)의 설치시 혹은 레이콘(110)의 제작시 자가 테스트가 완료되면, 레이콘(110)은 가령 도 1의 선박 레이더(105)와 통신하는 동작을 수행할 수 있다. 가령 밴드 제조물(Markers)의 말단(END)을 점검하는 것이다. 이와 관련해서는 계속해서 도 13에서 설명하기로 한다.

도 13은 본 발명의 제4 실시예에 따른 도 1의 레이콘의 동작 과정을 나타내는 흐름도이다.

설명의 편의상 도 13을 도 1과 함께 참조하면, 본 발명의 실시예에 따른 도 1의 레이콘(110)의 말단, 가령 RF단은 레이더 신호 수신시 응답 주파수 설정 처리를 빠르게 하기 위하여 사용된다. 가령 S 밴드 및 X 밴드가 각 송신단에 펄스폭을 가변시켜 송신하는 동시에 수신단에서 입력 전압의 레벨을 점검하여 테이블 형태로 메모리에 저장한다. 도 13의 S1300 내지 S1320은 이러한 과정을 보여준다.

레이콘(110)은 전원이 켜지면 초기 파라미터를 설정한 후, 가령 X, S RSSI 계측용 ADC를 동작시키고, 이를 통해 임계값을 초과할 때까지 즉 수신신호가 확인될 때가지 주파수검색 모드로 동작한다(S1320).

검색 모드로 동작 중 수신 신호가 확인되면, 앞서 도 10에서와 같이 모드를 확인한 후 그에 따라 주파수 검색 및 응답에 대한 동작을 수행할 수 있다(S1301, S1302). 가령, 수신 신호는 RF부에서 RSSI 값이 오면 BB부 내 비교기를 통해 일정 레벨 이상이 되면 하이(high)가 되어 수신 신호가 있다고 판단한다.

수신 신호가 있을 때 X 밴드와 S 밴드를 구분하는 방법은 각 RF단의 검출기의 값을 읽어서 시험을 통한 임계 레벨(Threshold)로 구분하는 방식이 사용될 수 있다. 주파수 검색모드는 전원인가 또는 응답 후 일정시간 경과 후(예: 10ms) 초기 주파수를 검색하는 모드이고, 응답모드는 주파수 검색이 완료되면 수신 펄스에 대한 펄스를 송신하는 모드를 의미한다.

또한 레이콘(110)은 초기 파라미터 설정에 따른 수신 신호가 수신되면, 수신 펄스의 길이 측정 및 선택을 통해 수신 펄스의 응답신호를 전달할 때 참조할 수 있다(S1306).

이외에도 레이콘(110)은 수신된 펄스의 사이드 로브 여부를 판단하여 사이드 로브가 아니면 위에서와 같이 그에 응답하는 동작을 수행하지만, 사이드 로브이면 주파수 검색 동작을 수행하여 주파수가 확인될 때 그에 응답할 수 있다(S1303 ~ S1307).

레이콘(110)은 주파수 검색 모드에서 도 3에서와 같은 내부의 타이머유잇(323)을 가동시켜 10ms가 초과되면 타이머를 리셋시켜 다시 처음부터 시간을 계산하는 방식으로 동작한다. 일정 시간동안 입력 신호가 없으면 주파수 검색모드로 변경하는 것이다. 10ms는 하나의 예에 불과하여 얼마든지 변경 가능하도록 설정될 수 있다. 주요 상수들은 외부에서 변경 가능하도록 레지스터 항목화가 이루어진다.

도 14A 내지 도 17B는 도 1의 레이콘의 시험 결과를 나타내는 도면이다.

도 14A 및 도 14B는 1차 필드(field) 시험 결과를 나타내고, 도 15는 2차 필드 시험 결과를 나타내며, 도 16A 내지 도 17B는 최종 시험 결과를 보여준다.

도 14A 및 도 14B에서 볼 수 있는 바와 같이, 1차 시험은 여수 묘도동 인근에서 이루어졌으며, 레이더 측정 결과의 측정 거리는 1Km 당 1,852Km를 적용하였으며, 높이는 해수면을 기준으로 하였다. 이를 도표로 정리하면 [표 1]과 같다.

측정 거리	측정 높이		표시 빈도수
측정 거리	레이더	레이콘	표시 빈도수
1.11Km/0.6 마일	5	5m	1~3회 스캔시 표시
1.38Km/0.75마일	5	5m	1~3회 스캔시 표시
2.7Km/1.5마일	5	5m	1~4회 스캔시 표시
5.7Km/3마일	20	30m	1~5회 스캔시 표시

도 14B는 레이더 측정 사진으로, 도 14B의 (a)는 6마일 레인지(range)의 모르스부호(Q)를 보여주고, (b)는 12마일 레인지의 모르스 부호(Q)를 보여주며, (c)는 24마일 레이진의 모르스부호(Q)를 각각 보여주고 있다.

2차 필드 시험 또한 1차와 마찬가지로 동일 장소 즉 여수 묘도동 인근에서 측정이 이루어졌으며 레이콘 설치 후 각 밴드별로 캘리브레이션을 실행하였다. 테스트 선반에서 레이더 작동 후 레이콘 신호가 표시되는지 확인하였다. 레이더 측정 결과 도 15에서와 같이 나타나는 것을 확인하였다. 도 15의 (a)는 레이콘을 오프시켰을 때의 화면이고, (b)는 레이콘을 온시켰을 때 S 밴드 레이더를 나타내며, (c)는 레이콘을 온시켰을 때의 X 밴드 레이더를 각각 보여준다.

최종 시험도 1차 및 2차 때와 마찬가지로 동일 장소에서 이루어졌으며, 레이콘 설치 후 각 밴드별로 캘리브레이션을 실행하고, 테스트 선박에서 레이더 작동 후 레이콘 신호가 표시되는지 확인하였다.

X 밴드 레이더의 측정 결과, 도 16A 및 도 16B의 (a) 내지 (g)에서와 같이 나타나는 것을 확인할 수 있었다. (a)는 0.75마일, (b)는 1.5마일, (c)는 3마일, (d)는 6마일을 나타내고, 도 16B의 (e)는 12마일, (f)는 24마일, 그리고 (g)는 48마일에서의 측정 결과를 각각 보여주고 있다. X 밴드의 레이콘 해상 시험 결과 정상 동작 상태를 확인할 수 있었다.

반면, S 밴드 레이더의 측정 결과, 도 17A 및 도 17B의 (a) 내지 (e)에서와 같이 나타나는 것을 확인할 수 있었으며, (a) 내지 (e)는 각각 0.75마일, 1.5마일, 3마일, 6마일 및 12마일에서의 모습을 보여주고 있으며, S 밴드의 레이콘 해상 시험 결과도 정상 동작 상태인 것을 확인할 수 있었다.

도 18은 도 3의 주파수검출부 또는 주파수검출유닛의 세부 구조를 예시하여 나타낸 회로도이며, FFT 연산기를 이용한 주파수 판별기를 나타낸다.

설명의 편의상 도 18을 도 3과 함께 참조하면, 본 발명의 실시예에 따른 가령 도 3의 주파수검출유닛(315) 또는 주파수검출부(317)는 도 18에서와 같이 IF 신호변환기(1800), 대역필터(1810) 및 스위치(1820)를 포함할 수 있다.

통상의 아날로그 방식의 주파수 판별기는 지연회로를 적용하는 지연 측정기를 기본하여 사용한다. 입력신호를 분할하여 지연 및 비지연 경로를 통해 위상 검출기로 공급하는 것이다. 이 두 개의 경로간의 위상차이에서 발생하는 전압으로 위상검출기에서 공급받아 주파수를 검출하는 것이다. 하지만, 정확한 주파수 측정을 위해서는 긴 시간지연 회로가 필요하다. 때문에 주파수가 높거나 광 대역의 특성을 가지는 회로에서는 고가의 특별한 부품을 사용할 수 밖에 없는 실정이다.

이를 개선하고자 본 발명의 실시예에서는 아날로그 방식이 아닌 수신 주파수를 판별하기 위한 FFT 연산을 사용하여 주파수 판별기의 신뢰성을 확보한다.

도 18에서 볼 때, IF 신호변환기(180)는 RF 신호를 FFT 연산기의 입력 조건에 맞게 IF 신호로 변환하는 역할을 수행하며, 대역필터(1810)는 RF 신호를 FFT 연산기의 사용대역 이외에서 발생하는 불요파 신호를 막아주는 역할을 한다. 또한, 스위치(1820)는 FFT 연산기의 사용대역을 선택할 수 있도록 한다.

동작을 살펴보면, FFT 연산기는 수신기의 RSSI 값이 입력되면 수신신호가 있다고 판단하여 스위치(1820)를 임의로 동작시켜 각 채널에 대하여 FFT 연산기를 동작시킨다. 또한, FFT 연산기는 스위치(1820)를 동작시켜 입력신호가 감지되면 정해진 값으로 연산하여 주파수를 판별하고 판별된 주파수 값을 출력하게 된다.

한편, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 그 컴퓨터 프로그램을 구성하는 코드들 및 코드 세그먼트들은 본 발명의 기술 분야의 당업자에 의해 용이하게 추론될 수 있을 것이다. 이러한 컴퓨터 프로그램은 컴퓨터가 읽을 수 있는 비일시적 저장매체(non-transitory computer readable media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시 예를 구현할 수 있다.

여기서 비일시적 판독 가능 기록매체란, 레지스터, 캐시(cache), 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라, 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로, 상술한 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리 카드, ROM 등과 같은 비일시적 판독가능 기록매체에 저장되어 제공될 수 있다.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

100: 항행 선박 105: 선박 레이더
110: 레이콘 120: 모니터링장치
310: (신호) 송수신부 320: 제어부(혹은 CPU)
330: 신호처리부 340: 전원부
700, 800: FPGA 710, 720, 730: 컨버터(부)
740: 메모리부 811, 812: 통신포트(혹은 통신부)
1800: IF 신호변환기 1810: 대역필터
1820: 스위치

Claims

해상 선박에서 발사되는 레이더 펄스를 수신하고, 상기 수신한 레이더 펄스에 응답하여 지정 펄스를 상기 선박으로 전송하는 통신부; 상기 지정 펄스를 생성하고 상기 생성한 지정 펄스를 상기 선박으로 전송하도록 상기 통신부를 제어하는 CPU(Central Processing Unit); 및 상기 통신부와 상기 CPU의 사이에 구비되어 상기 통신부와 상기 CPU의 신호를 중계 처리하고, 외부에서 연결되는 외부장치와의 통신에 의해 상기 통신부 및 상기 CPU의 상태 감시 및 동작 제어 관련 프로그래밍이 가능한 신호처리부;를포함하며,
상기 신호처리부는,
상기 CPU의 신호와 외부 입출력 데이터를 처리하기 위한 FPGA(Field Programmable Gate Array); 및 상기 FPGA에 연결되어 상기 외부장치와 시리얼 통신을 수행하는 통신포트를 포함하고,
상기 신호처리부는, 상기 FPGA와 상기 CPU의 사이에 구비되는 메모리부;를 더 포함하며, 상기 통신부, 상기 CPU, 상기 FPGA 및 상기 메모리부의 성능 검증을 위한 자가 테스트(self test) 완료 후, 상기 CPU에서 설정한 송신주파수에 따라 전압제어발진(VCO)시 사용하기 위한 룩업테이블(LUT) 데이터를 상기 메모리부에 기록하며,
상기 신호처리부는, 상기 자가 테스트시 상기 메모리부의 플래시 메모리 CRC 점검, 상기 CPU의 메인 메모리에 대한 읽기 및 쓰기 테스트, 주파수 DB CRC 점검, 응답 진폭 DB CRC 점검, 상기 FPGA의 동작 테스트 및 상기 통신부의 동작 테스트 순으로 상기 자가 테스트를 진행하는 객관적 성능 검중이 가능한 레이콘.
삭제
삭제
제1항에 있어서,
상기 메모리부는 복수의 램(RAM)을 포함하며, 상기 복수의 램은 상기 FPGA 및 상기 CPU에 대하여 서로 병렬 연결되는 객관적 성능 검증이 가능한 레이콘.
삭제
삭제
삭제