[go: up one dir, main page]

KR102192428B1 - High efficiency light emitting diode - Google Patents

High efficiency light emitting diode Download PDF

Info

Publication number
KR102192428B1
KR102192428B1 KR1020200071738A KR20200071738A KR102192428B1 KR 102192428 B1 KR102192428 B1 KR 102192428B1 KR 1020200071738 A KR1020200071738 A KR 1020200071738A KR 20200071738 A KR20200071738 A KR 20200071738A KR 102192428 B1 KR102192428 B1 KR 102192428B1
Authority
KR
South Korea
Prior art keywords
protrusions
type semiconductor
emitting diode
semiconductor layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200071738A
Other languages
Korean (ko)
Inventor
허진우
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020200071738A priority Critical patent/KR102192428B1/en
Application granted granted Critical
Publication of KR102192428B1 publication Critical patent/KR102192428B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/22
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Led Devices (AREA)

Abstract

According to an embodiment of the present invention, provided is a light emitting diode which can improve light emitting efficiency of the light emitting diode. The light emitting diode comprises a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, wherein the second conductivity type semiconductor layer includes: microscale first protrusions formed on a surface of the second conductivity type semiconductor; and nanoscale second protrusions formed on the microscale protrusions. The first protrusions have a height of 1 μm or more from a bottom surface, and the second protrusions have a height of 1 μm or less from the bottom surface, and have a shape inclined in one direction with respect to the bottom surface.

Description

고효율 발광 다이오드{HIGH EFFICIENCY LIGHT EMITTING DIODE}High efficiency light emitting diode {HIGH EFFICIENCY LIGHT EMITTING DIODE}

본 발명은 고효율 발광 다이오드에 관한 것으로, 더욱 상세하게는, 광 추출 효율을 증가시켜 발광 효율을 개선한 발광 다이오드에 관한 것이다.The present invention relates to a high-efficiency light-emitting diode, and more particularly, to a light-emitting diode having improved light-emitting efficiency by increasing light extraction efficiency.

Ⅲ-Ⅴ계 발광 다이오드는 무기물 재료의 밴드갭 특성을 이용하여 광을 방출할 수 있다. 예를 들어, Ⅲ-N계 발광 다이오드는 Al, Ga, In 등 3족 원소의 종류, 및 이들의 조성비를 조절하여 자외선, 청색광 또는 녹색광을 방출할 수 있으며, Ⅲ-As, Ⅲ-P계 발광 다이오드는 3족 원소의 종류 및 3족 원소들의 조성비를 조절하여 녹색광, 적색광, 또는 적외선을 방출할 수 있다.The III-V light emitting diode can emit light using the bandgap property of an inorganic material. For example, a Ⅲ-N-based light emitting diode can emit ultraviolet, blue, or green light by controlling the types of Group III elements such as Al, Ga, and In, and their composition ratio, and can emit Ⅲ-As, Ⅲ-P-based light emission. The diode may emit green light, red light, or infrared light by controlling the type of the group 3 element and the composition ratio of the group 3 element.

그런데 발광 다이오드의 재료는 일반적으로 2.4 이상의 높은 굴절률을 가지며, 따라서, 외부환경과 발광 다이오드의 굴절률 차이에 의해 내부 전반사가 쉽게 발생된다. 일반적으로, 발광 다이오드의 기판에서 약 20%의 손실이 발생하고, 반도체층들 내에서 웨이브 가이드 모드에 의해 약 70%의 손실이 발생한느 것으로 알려져 있다. 이에 따라, 활성층에서 생성된 광의 약 10% 미만이 외부로 방출될 수 있다. 특히, Ⅲ-As, Ⅲ-P계 물질층은 굴절률이 상당히 높기 때문에, 적색계 발광 다이오드는 청색계 발광 다이오드에 비해 발광 효율이 더 낮다.However, the material of the light-emitting diode generally has a high refractive index of 2.4 or more, and therefore, total internal reflection is easily generated due to the difference between the external environment and the refractive index of the light-emitting diode. In general, it is known that a loss of about 20% occurs in the substrate of the light emitting diode, and about 70% of the loss occurs in the semiconductor layers by the wave guide mode. Accordingly, less than about 10% of the light generated in the active layer may be emitted to the outside. In particular, since the Ⅲ-As and Ⅲ-P-based material layers have a considerably high refractive index, the red light emitting diode has lower luminous efficiency than the blue light emitting diode.

따라서, 발광 다이오드의 광 효율을 향상시키기 위한 새로운 구조가 요구된다.Therefore, a new structure for improving the light efficiency of the light emitting diode is required.

본 발명이 해결하고자 하는 과제는 발광 다이오드에서 생성된 광이 외부로 방출되지 못하고 발광 다이오드 내부에서 손실되는 것을 방지할 수 있는 발광 다이오드를 제공하는 것이다.The problem to be solved by the present invention is to provide a light emitting diode capable of preventing light generated by the light emitting diode from being emitted to the outside and being lost inside the light emitting diode.

본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 활성층; 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층은, 상기 제2 도전형 반도체의 표면에 형성된 마이크로 스케일의 제1 돌출부들; 및 상기 마이크로 스케일의 돌출부들 상에 형성된 나노 스케일의 제2 돌출부들을 포함하되, 상기 제1 돌출부들은 바닥면으로부터의 높이가 1um 이상이고, 상기 제2 돌출부들은 바닥면으로부터의 높이가 1um 미만이다.A light emitting diode according to an embodiment of the present invention includes: a first conductivity type semiconductor layer; Active layer; And a second conductivity-type semiconductor layer, wherein the second conductivity-type semiconductor layer comprises: microscale first protrusions formed on a surface of the second conductivity-type semiconductor; And nano-scale second protrusions formed on the micro-scale protrusions, wherein the first protrusions have a height of 1 μm or more from a bottom surface, and the second protrusions have a height of less than 1 μm from a bottom surface.

상기 제2 돌출부들은 상기 제2 돌출부들의 바닥면에 대해 일측 방향으로 기울어진 형상을 가질 수 있다.The second protrusions may have a shape inclined in one direction with respect to the bottom surface of the second protrusions.

상기 제1 돌출부들은 원뿔대 또는 각뿔대 형상을 가질 수 있다.The first protrusions may have a conical shape or a pyramid shape.

상기 제1 돌출부들의 바닥면의 폭은 10um 이하일 수 있으며, 상기 제1 돌출부들의 높이는 1um 내지 2um 범위 내일 수 있다.The width of the bottom surface of the first protrusions may be 10 μm or less, and the height of the first protrusions may be in the range of 1 μm to 2 μm.

상기 제2 돌출부들의 바닥면의 폭은 300nm 내지 1600nm 범위 내일 수 있으며, 상기 제2 돌출부들의 높이는 200nm 내지 900nm 범위 내일 수 있다.The width of the bottom surface of the second protrusions may be in the range of 300 nm to 1600 nm, and the height of the second protrusions may be in the range of 200 nm to 900 nm.

상기 제1 돌출부들 사이의 상기 제2 도전형 반도체층 표면에도 제2 돌출부들이 형성될 수 있다.Second protrusions may also be formed on a surface of the second conductivity type semiconductor layer between the first protrusions.

마이크로 스케일의 제1 돌출부들과 나노 스케일의 제2 돌출부들을 조합함으로써 프레넬 반사에 의한 광 손실을 줄임과 아울러 내부 전반사에 의한 광 손실을 줄일 수 있어 발광 다이오드의 발광 효율을 개선할 수 있다.By combining the micro-scale first protrusions and the nano-scale second protrusions, light loss due to Fresnel reflection can be reduced and light loss due to total internal reflection can be reduced, thereby improving luminous efficiency of the light emitting diode.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 제1 및 제2 돌출부들을 설명하기 위해 도 2의 일부를 확대 도시한 단면도이다.
도 4a, 도 4b, 및 도 4c는 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 5a, 도 5b, 및 도 5c는 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 6은 다양한 비교예들에 따른 발광 다이오드의 광 출력을 나타내는 시뮬레이션 그래프이다.
도 7은 나노 스케일의 돌출부들의 유무에 따른 광 투과도을 설명하기 위한 시뮬레이션 그래프이다.
도 8은 본 발명의 일 실시예에 따라 제1 돌출부 및 제2 돌출부를 포함하는 발광 다이오드의 광 출력을 설명하기 위한 시뮬레이션 그래프이다.
1 is a schematic plan view illustrating a light emitting diode according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view taken along the cut line A-A' of FIG. 1.
3 is an enlarged cross-sectional view of a portion of FIG. 2 to describe first and second protrusions according to an exemplary embodiment of the present invention.
4A, 4B, and 4C are schematic cross-sectional views illustrating a method of manufacturing a light emitting diode according to an exemplary embodiment.
5A, 5B, and 5C are schematic cross-sectional views illustrating a method of manufacturing a light emitting diode according to another exemplary embodiment.
6 is a simulation graph showing light output of a light emitting diode according to various comparative examples.
7 is a simulation graph for explaining light transmittance according to the presence or absence of nanoscale protrusions.
8 is a simulation graph for explaining light output of a light emitting diode including a first protrusion and a second protrusion according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples in order to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. In addition, in the drawings, the same reference numerals denote the same elements, and the width, length, and thickness of the elements may be exaggerated and expressed for convenience.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A'를 따라 취해진 개략적인 단면도이며, 도 3은 본 발명의 일 실시예에 따른 제1 및 제2 돌출부들을 설명하기 위해 도 2의 일부를 확대 도시한 단면도이다.1 is a schematic plan view for explaining a light emitting diode according to an embodiment of the present invention, FIG. 2 is a schematic cross-sectional view taken along a cut line A-A' of FIG. 1, and FIG. 3 is an embodiment of the present invention. 2 is an enlarged cross-sectional view illustrating a portion of the first and second protrusions according to FIG.

도 1 및 도 2를 참조하면, 발광 다이오드(10)는 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 포함한다. 발광 다이오드(10)는 또한 도시하지는 않았지만, 지지 기판 및 전극들을 더 포함할 수 있다.1 and 2, the light emitting diode 10 includes a first conductivity type semiconductor layer 21, an active layer 23, and a second conductivity type semiconductor layer 25. The light emitting diode 10 may further include a support substrate and electrodes, although not shown.

지지 기판은 반드시 요구되는 것은 아니다. 지지 기판은 제1 도전형 반도체층(21) 측에 또는 제2 도전형 반도체층(25) 측에 배치되어, 반도체층들을 지지할 수 있다.The supporting substrate is not necessarily required. The support substrate may be disposed on the side of the first conductivity type semiconductor layer 21 or on the side of the second conductivity type semiconductor layer 25 to support the semiconductor layers.

전극들은 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)에 전기적으로 연결되어 발광 다이오드(10)를 구동하기 위한 전력을 공급한다.The electrodes are electrically connected to the first conductivity type semiconductor layer 21 and the second conductivity type semiconductor layer 25 to supply power for driving the light emitting diode 10.

제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 화합물 반도체층(25)은 III-Ⅴ 계열의 화합물 반도체, 예컨대 (Al, Ga, In)(N, P, As) 반도체로 형성될 수 있다. 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 제1 도전형 반도체층(21) 및/또는 제2 도전형 반도체층(25)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. The first conductivity type semiconductor layer 21, the active layer 23, and the second conductivity type compound semiconductor layer 25 are III-V series compound semiconductors, such as (Al, Ga, In)(N, P, As) semiconductors. Can be formed as Each of the first conductivity type semiconductor layer 21 and the second conductivity type semiconductor layer 25 may be a single layer or multiple layers. For example, the first conductivity-type semiconductor layer 21 and/or the second conductivity-type semiconductor layer 25 may include a contact layer and a cladding layer, and may also include a superlattice layer.

한편, 상기 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 활성층(25)은 원소의 조성비에 따라 청색, 녹색, 또는 적색광을 생성할 수 있다.Meanwhile, the active layer 25 may have a single quantum well structure or a multiple quantum well structure. The active layer 25 may generate blue, green, or red light depending on the composition ratio of the elements.

제1 도전형과 제2 도전형은 서로 반대 도전형이다. 일 실시예에 있어서, 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있다. 다른 실시예에 있어서, 제1 도전형은 p형이고, 제2 도전형은 n형일 수 있다.The first conductivity type and the second conductivity type are opposite to each other. In an embodiment, the first conductivity type may be n-type and the second conductivity type may be p-type. In another embodiment, the first conductivity type may be p-type and the second conductivity type may be n-type.

제2 도전형 반도체층(25)은 표면에 마이크로 스케일의 제1 돌출부들(25a) 및 나노 스케일의 제2 돌출부들(25b)을 포함한다. 제1 돌출부들(25a)은 활성층(23)에서 생성되는 광의 파장보다 큰 크기를 갖는다. The second conductivity type semiconductor layer 25 includes micro-scale first protrusions 25a and nano-scale second protrusions 25b on the surface. The first protrusions 25a have a size greater than the wavelength of light generated by the active layer 23.

도 3을 참조하면, 제1 돌출부들(25a)의 바닥면의 폭(W1) 및 높이(H1)는 활성층(23)에서 생성된 광의 파장보다 크다. 바닥면의 폭(W1)은 예를 들어 1um 이상일 수 있다. 제1 돌출부들(25a)은 경사진 표면을 형성하여 산란을 유도함으로써 내부 전반사가 발생하는 것을 완화한다. 폭(W1)은 예를 들어, 10um 이하일 수 있으며, 더 구체적으로는 5um 이하, 나아가, 4um 이하일 수 있다. 제1 돌출부들(25a)은 원뿔대 또는 삼각뿔대, 사각뿔대, 오각뿔대, 육각뿔대와 같은 각뿔대일 수 있다. 예를 들어, 제1 돌출부들(25a)의 측면 경사각은 약 70도 이하, 나아가, 약 60도 이하일 수 있다. 한편, 제1 돌출부들(25a)의 높이(H1)는 0.6um 내지 2um 범위 내, 나아가, 1um 내지 2um 범위 내일 수 있다.Referring to FIG. 3, the width W1 and the height H1 of the bottom surfaces of the first protrusions 25a are greater than the wavelength of light generated by the active layer 23. The width W1 of the bottom surface may be, for example, 1 μm or more. The first protrusions 25a form an inclined surface to induce scattering to mitigate the occurrence of total internal reflection. The width W1 may be, for example, 10 um or less, more specifically 5 um or less, further, 4 um or less. The first protrusions 25a may be a truncated cone such as a truncated cone or a triangular truncated cone, a square truncated cone, a pentagonal truncated cone, and a hexagonal truncated cone. For example, the side inclination angle of the first protrusions 25a may be about 70 degrees or less, and further, about 60 degrees or less. Meanwhile, the height H1 of the first protrusions 25a may be within the range of 0.6um to 2um, and further, within the range of 1um to 2um.

제2 돌출부들(25b)의 바닥면의 폭(W2)은 예를 들어, 약 300nm 내지 1600nm 범위 내일 수 있다. 한편, 제2 돌출부들(25b)의 높이(H2)는 바닥면의 폭(W2)보다 작을 수 있으며, 예를 들어, 200nm 내지 900nm 범위 내일 수 있다. 제2 돌출부들(25b)은 표면에서 발생되는 프레넬 반사를 감소시켜 광 손실을 방지할 수 있다. 제2 돌출부들(25b)은 제1 돌출부들(25a)의 상면 표면에 위치할 수 있으며, 나아가, 제1 돌출부들(25a) 사이의 제2 도전형 반도체층(25) 표면에도 위치할 수 있다.The width W2 of the bottom surfaces of the second protrusions 25b may be in the range of about 300 nm to 1600 nm, for example. Meanwhile, the height H2 of the second protrusions 25b may be smaller than the width W2 of the bottom surface, and may be in the range of 200 nm to 900 nm, for example. The second protrusions 25b may prevent light loss by reducing Fresnel reflection generated from the surface. The second protrusions 25b may be located on the upper surface of the first protrusions 25a, and further, may also be located on the surface of the second conductivity type semiconductor layer 25 between the first protrusions 25a. .

나아가, 제2 돌출부들(25b)은 콘 형상 또는 기울어진 콘이나 쐐기 형상을 가질 수 있다. 여기서, 콘 형상은 제2 돌출부들(25b)이 거울면 대칭 구조 또는 회전 대칭 구조를 갖는 것을 의미한다. 따라서, 제2 돌출부들(25a)의 경사각 α1은 α2와 같은 값을 나타낸다. 이에 반해, 기울어진 콘 또는 기울어진 쐐기 형상은 도 3에 도시한 바와 같이, 단면도에서 최소 경사각(α1) 및 최대 경사각(α2)을 가지며, 최소 경사각(α1)이 최대 경사각(α2)보다 작은 값을 갖는다.Furthermore, the second protrusions 25b may have a cone shape or an inclined cone or wedge shape. Here, the cone shape means that the second protrusions 25b have a mirror plane symmetric structure or a rotation symmetric structure. Accordingly, the inclination angle α1 of the second protrusions 25a represents the same value as α2. In contrast, the inclined cone or inclined wedge shape has a minimum inclination angle (α1) and a maximum inclination angle (α2) in a cross-sectional view as shown in FIG. 3, and a minimum inclination angle (α1) is a value smaller than the maximum inclination angle (α2) Has.

도 4a, 도 4b, 및 도 4c는 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.4A, 4B, and 4C are schematic cross-sectional views illustrating a method of manufacturing a light emitting diode according to an exemplary embodiment.

도 4a를 참조하면, 제2 도전형 반도체층(25) 상에 마이크로 스케일의 마스크 패턴(27)이 형성된다. 마스크 패턴(27)은 예를 들어 포토레지스트를 이용하여 형성될 수 있다. 마스크 패턴(27)을 형성하기 전에, 제1 도전형 반도체층(21), 활성층(23), 제2 도전형 반도체층(25)이 성장 기판 상에 성장될 수 있다.Referring to FIG. 4A, a micro-scale mask pattern 27 is formed on the second conductivity type semiconductor layer 25. The mask pattern 27 may be formed using, for example, a photoresist. Before forming the mask pattern 27, the first conductivity type semiconductor layer 21, the active layer 23, and the second conductivity type semiconductor layer 25 may be grown on the growth substrate.

도 4b를 참조하면, 마스크 패턴(27)을 식각 마스크로 사용하여 제2 도전형 반도체층(25)을 식각하여 돌출부들(25a)을 형성한다. 돌출부들(25a)은 마스크 패턴(27)에 대응하여 형성될 수 있으며, 도시한 바와 같이, 뿔대 형상으로 형성될 수 있다. 마스크 패턴(27)의 형상에 따라, 원뿔대 또는 각뿔대 형상의 돌출부들(25a)이 형성될 수 있다. 제2 도전형 반도체층(25)은 건식 식각 기술을 이용하여 식각될 수 있으며, 마스크 패턴(27)은 식각이 종료된 후 제거될 수 있다.Referring to FIG. 4B, the second conductivity type semiconductor layer 25 is etched using the mask pattern 27 as an etching mask to form protrusions 25a. The protrusions 25a may be formed to correspond to the mask pattern 27, and as shown, may be formed in a shape of a horn. Depending on the shape of the mask pattern 27, protrusions 25a having a truncated cone shape or a truncated cone shape may be formed. The second conductivity type semiconductor layer 25 may be etched using a dry etching technique, and the mask pattern 27 may be removed after the etching is completed.

도 4c를 참조하면, 노출된 돌출부들(25a) 및 제2 도전형 반도체층(25)의 표면을 식각하여 제2 돌출부들(25b)을 형성한다. 제2 돌출부들(25b)은 예를 들어 습식 식각 기술을 이용하여 형성될 수 있으며, 콘 형상 또는 기울어진 콘 또는 쐐기 형상을 갖도록 형성될 수 있다.Referring to FIG. 4C, the exposed protrusions 25a and the surfaces of the second conductivity type semiconductor layer 25 are etched to form second protrusions 25b. The second protrusions 25b may be formed using, for example, a wet etching technique, and may be formed to have a cone shape or an inclined cone or wedge shape.

본 실시예에 따르면, 제2 돌출부들(25b)이 제1 돌출부들(25a)의 상면뿐만 아니라 제1 돌출부들(25a) 사이의 영역에도 형성될 수 있다.According to the present embodiment, the second protrusions 25b may be formed not only on the upper surface of the first protrusions 25a, but also in the region between the first protrusions 25a.

도 5a, 도 5b, 및 도 5c는 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.5A, 5B, and 5C are schematic cross-sectional views illustrating a method of manufacturing a light emitting diode according to another exemplary embodiment.

도 5a를 참조하면, 우선, 제2 도전형 반도체층(25)의 표면을 식각하여 나노 스케일의 제2 돌출부들(25b)을 형성한다. 제2 돌출부들(25b)은 습식 식각 기술을 이용하여 형성할 수 있다. 제2 돌출부들(25b)은 콘 형상 또는 기울어진 콘 또는 쐐기 형상을 갖도록 형성될 수 있다. 제2 돌출부들(25b)을 형성하기 전에, 제1 도전형 반도체층(21), 활성층(23), 제2 도전형 반도체층(25)이 성장 기판 상에 성장될 수 있다.Referring to FIG. 5A, first, the surface of the second conductivity-type semiconductor layer 25 is etched to form nano-scale second protrusions 25b. The second protrusions 25b may be formed using a wet etching technique. The second protrusions 25b may be formed to have a cone shape or an inclined cone or wedge shape. Before forming the second protrusions 25b, the first conductivity type semiconductor layer 21, the active layer 23, and the second conductivity type semiconductor layer 25 may be grown on the growth substrate.

도 5b를 참조하면, 제2 돌출부들(25b)이 형성된 제2 도전형 반도체층(25)의 표면 상에 마이크로 스케일의 마스크 패턴(127)이 형성된다. 마스크 패턴(27)은 예를 들어 포토레지스트를 이용하여 형성될 수 있다. Referring to FIG. 5B, a micro-scale mask pattern 127 is formed on the surface of the second conductivity type semiconductor layer 25 on which the second protrusions 25b are formed. The mask pattern 27 may be formed using, for example, a photoresist.

도 5c를 참조하면, 마스크 패턴(127)을 식각 마스크로 사용하여 제2 도전형 반도체층(25)을 식각하여 돌출부들(25a)을 형성한다. 돌출부들(25a)은 마스크 패턴(27)에 대응하여 형성될 수 있으며, 도시한 바와 같이, 뿔대 형상으로 형성될 수 있다. 마스크 패턴(27)의 형상에 따라, 원뿔대 또는 각뿔대 형상의 돌출부들(25a)이 형성될 수 있다. 제2 도전형 반도체층(25)은 건식 식각 기술을 이용하여 식각될 수 있으며, 마스크 패턴(27)은 식각이 종료된 후 제거될 수 있다.Referring to FIG. 5C, the second conductivity type semiconductor layer 25 is etched using the mask pattern 127 as an etching mask to form protrusions 25a. The protrusions 25a may be formed to correspond to the mask pattern 27, and as shown, may be formed in a shape of a horn. Depending on the shape of the mask pattern 27, protrusions 25a having a truncated cone shape or a truncated cone shape may be formed. The second conductivity type semiconductor layer 25 may be etched using a dry etching technique, and the mask pattern 27 may be removed after the etching is completed.

이에 따라, 도시한 바와 같이, 제1 돌출부들(25a) 및 제1 돌출부들(25a)의 상면 상에 제2 돌출부들(25b)이 형성된 제2 도전형 반도체층(25)이 제공될 수 있다.Accordingly, as shown, the second conductivity type semiconductor layer 25 having the first protrusions 25a and the second protrusions 25b formed on the upper surfaces of the first protrusions 25a may be provided. .

도 6은 다양한 비교예들에 따른 발광 다이오드의 광 출력을 나타내는 시뮬레이션 그래프이다.6 is a simulation graph showing light output of a light emitting diode according to various comparative examples.

비교예들은 모두 유사한 구조를 가지며, 다만, 비교예 1은 제2 도전형 반도체층의 표면에 어떠한 돌출부들도 갖지 않으며, 비교예 2는 제2 도전형 반도체층의 표면에 기울어진 콘 형상의 제2 돌출부들을 갖고, 비교예 3은 제2 도전형 반도체층의 표면에 콘 형상의 제2 돌출부들을 갖는다. 한편, 비교예들은 모두 마이크로 스케일의 제1 돌출부들을 포함하지 않는다. 여기서, 비교예 2는 바닥면의 폭이 540nm이고 높이가 310nm 이며, 최소 경사각 α1이 30도이며, 비교예 3은 바닥면의 폭이 358nm이고 높이가 310nm 이다. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층은 625nm 파장의 광을 방출하도록 구성된다.All of the comparative examples have a similar structure, except that Comparative Example 1 does not have any protrusions on the surface of the second conductivity-type semiconductor layer, and Comparative Example 2 has a cone shape inclined to the surface of the second conductivity-type semiconductor layer. 2 protrusions, and Comparative Example 3 has cone-shaped second protrusions on the surface of the second conductivity-type semiconductor layer. Meanwhile, all of the comparative examples do not include micro-scale first protrusions. Here, in Comparative Example 2, the width of the bottom surface is 540 nm and the height is 310 nm, the minimum inclination angle α1 is 30 degrees, and in Comparative Example 3, the width of the bottom surface is 358 nm and the height is 310 nm. The first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer are configured to emit light having a wavelength of 625 nm.

도 6을 참조하면, 제2 돌출부들을 형성한 비교예 2 및 비교예 3이 제2 돌출부들을 형성하지 않은 비교예 1에 비해 높은 광 출력을 나타내는 것을 알 수 있다. 또한, 기울어진 콘 형상의 제2 돌출부들을 채택한 비교예 2가 정상의 콘 형상을 채택한 비교예 3보다 약간 높은 광 출력을 나타내었다.Referring to FIG. 6, it can be seen that Comparative Examples 2 and 3 in which the second protrusions are formed exhibit higher light output than Comparative Example 1 in which the second protrusions are not formed. In addition, Comparative Example 2 employing the inclined cone-shaped second protrusions exhibited slightly higher light output than Comparative Example 3 employing the normal cone shape.

도 6에 따르면, 제2 돌출부들을 채택함으로써 광 출력을 향상시킬 수 있으며, 이는 프레넬 반사를 감소시켜 광 효율을 증가시킨 것이라 판단된다.According to FIG. 6, it is possible to improve light output by adopting the second protrusions, which is determined to increase light efficiency by reducing Fresnel reflection.

도 7은 나노 스케일의 돌출부들의 유무에 따른 광 투과도를 설명하기 위한 시뮬레이션 그래프이다. 러프닝을 통한 콘 형상의 제2 돌출부들의 형성 유무에 따른 광 투과도를 시뮬레이션하였으며, 제2 돌출부들은 높이 310nm, 바닥면 폭 540nm를 갖도록 하여 시뮬레이션하였다.7 is a simulation graph for explaining light transmittance according to the presence or absence of nanoscale protrusions. Light transmittance according to the presence or absence of the cone-shaped second protrusions through roughening was simulated, and the second protrusions were simulated to have a height of 310 nm and a bottom width of 540 nm.

도 7을 참조하면, 제2 돌출부들을 형성한 제2 도전형 반도체층을 포함하는 에피층의 광 투과도는 가시광의 모든 파장 범위에서 제2 돌출부들을 형성하지 않은 에피층에 비해 높은 투과도를 나타내었다.Referring to FIG. 7, light transmittance of the epi layer including the second conductivity type semiconductor layer having second protrusions formed thereon was higher than that of the epi layer without second protrusions in all wavelength ranges of visible light.

제2 돌출부들을 형성하지 않은 에피층은 파장에 따라 투과도가 크게 변하는 양상을 나타내었으며, 이를 피팅한 그래프를 실선으로 함께 나타내었다. 625nm의 파장에 대해 제2 돌출부들을 형성한 제2 도전형 반도체층은 86%의 광 투과도를 나타내었으며, 이에 반해, 제2 돌출부들을 형성하지 않은 제2 도전형 반도체층은 피팅값으로 약 55%의 광 투과도를 나타내었다.The epitaxial layer without forming the second protrusions exhibited a pattern in which the transmittance greatly changed according to the wavelength, and a graph fitting this was shown together with a solid line. For a wavelength of 625 nm, the second conductivity-type semiconductor layer with the second protrusions formed 86% of the light transmittance, whereas the second conductivity-type semiconductor layer without the second protrusions was about 55% as a fitting value. It shows the light transmittance of.

도 8은 본 발명의 일 실시예에 따라 제1 돌출부 및 제2 돌출부를 포함하는 발광 다이오드의 광 출력을 설명하기 위한 시뮬레이션 그래프이다.8 is a simulation graph for explaining light output of a light emitting diode including a first protrusion and a second protrusion according to an embodiment of the present invention.

여기서, 비교예 1 및 비교예 2는 앞서 도 6을 참조하여 설명한 비교예 1 및 비교예 2와 동일하며, 실시예 1은 비교예 2와 대비하여 제1 돌출부들 및 제2 돌출부들을 모두 갖도록 형성된 것에 차이가 있다. 또한, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층은 625nm 파장의 광을 방출하도록 구성된다.Here, Comparative Example 1 and Comparative Example 2 are the same as Comparative Examples 1 and 2 described with reference to FIG. 6, and Example 1 is formed to have both first and second protrusions compared to Comparative Example 2. There is a difference. Further, the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer are configured to emit light of a wavelength of 625 nm.

실시예 1에서 제1 돌출부들은 4um 폭의 바닥면 및 1um의 높이를 갖고, 제2 돌출부들은 540nm 폭의 바닥면 및 310nm의 높이를 가지며, 최소 경사각(α1)이 30도이다.In Example 1, the first protrusions have a bottom surface of 4 μm width and a height of 1 μm, the second protrusions have a bottom surface of 540 nm width and a height of 310 nm, and the minimum inclination angle α1 is 30 degrees.

도 8을 참조하면, 실시예 1은 비교예 2에 비해 상대적으로 더 높은 광 출력을 나타낸다. 특히, 상면 방향의 광 출력에 있어서, 실시예 1이 비교예 1 및 2에 비해 상당히 높은 광 출력을 나타내었으며, 이에 따라, 전체 광 출력이 상대적으로높았다. 예를 들어, 비교예 2는 비교예 1에 비해 약 143%의 광 출력을 나타내는 반면, 실시예 1은 비교예 1에 비해 약 227%의 광 출력을 나타내어 광 출력이 상당히 증가하는 것을 보여준다.Referring to FIG. 8, Example 1 exhibits a relatively higher light output than Comparative Example 2. In particular, with respect to the light output in the upper surface direction, Example 1 exhibited significantly higher light output compared to Comparative Examples 1 and 2, and accordingly, the total light output was relatively high. For example, Comparative Example 2 exhibits a light output of about 143% compared to Comparative Example 1, whereas Example 1 shows a light output of about 227% compared to Comparative Example 1, showing that the light output significantly increases.

이상에서, 본 발명의 다양한 실시예들 및 특징들에 대해 설명하였지만, 본 발명은 위에서 설명한 실시예들 및 특징들에 한정되는 것은 아니며, 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.In the above, various embodiments and features of the present invention have been described, but the present invention is not limited to the embodiments and features described above, and may be variously modified within the scope not departing from the spirit of the present invention. have.

Claims (6)

제1 도전형 반도체층;
활성층; 및
제2 도전형 반도체층을 포함하고,
상기 제2 도전형 반도체층은,
상기 제2 도전형 반도체의 표면에 형성된 마이크로 스케일의 제1 돌출부들; 및
상기 마이크로 스케일의 돌출부들 상에 형성된 나노 스케일의 제2 돌출부들을 포함하되,
상기 제1 돌출부들은 바닥면으로부터의 높이가 1um 이상이고,
상기 제2 돌출부들은 바닥면으로부터의 높이가 1um 미만이며,
상기 제2 돌출부들은 모두 상기 제2 돌출부들의 바닥면에 대해 일측 방향으로 기울어진 형상을 갖는 발광 다이오드.
A first conductivity type semiconductor layer;
Active layer; And
Including a second conductivity type semiconductor layer,
The second conductivity type semiconductor layer,
Micro-scale first protrusions formed on the surface of the second conductivity type semiconductor; And
Including nano-scale second protrusions formed on the micro-scale protrusions,
The first protrusions have a height of 1 μm or more from the bottom surface,
The second protrusions have a height of less than 1 um from the bottom surface,
All of the second protrusions are inclined in one direction with respect to the bottom surface of the second protrusions.
청구항 1에 있어서,
상기 제2 돌출부들은 기울어진 콘 형상 또는 기울어진 쐐기 형상을 갖되,
상기 제2 돌출부들은 단면도에서 최대 경사각 및 최소 경사각을 갖고,
상기 최소 경사각은 30도인 발광 다이오드
The method according to claim 1,
The second protrusions have an inclined cone shape or an inclined wedge shape,
The second protrusions have a maximum inclination angle and a minimum inclination angle in a cross-sectional view,
Light-emitting diode with the minimum inclination angle of 30 degrees
청구항 1에 있어서,
상기 제1 돌출부들은 원뿔대 또는 각뿔대 형상을 갖는 발광 다이오드.
The method according to claim 1,
The first protrusions are light-emitting diodes having a truncated cone shape or a pyramid shape.
청구항 1에 있어서,
상기 제1 돌출부들의 바닥면의 폭은 10um 이하이며,
상기 제1 돌출부들의 높이는 1um 내지 2um 범위 내인 발광 다이오드.
The method according to claim 1,
The width of the bottom surfaces of the first protrusions is 10um or less,
A light emitting diode having a height of the first protrusions within a range of 1um to 2um.
청구항 4에 있어서,
상기 제2 돌출부들의 바닥면의 폭은 300nm 내지 1600nm 범위 내이며,
상기 제2 돌출부들의 높이는 200nm 내지 900nm 범위 내인 발광 다이오드.
The method of claim 4,
The width of the bottom surface of the second protrusions is in the range of 300 nm to 1600 nm,
A light emitting diode having a height of the second protrusions in a range of 200 nm to 900 nm.
청구항 1에 있어서,
상기 제1 돌출부들 사이의 상기 제2 도전형 반도체층 표면에도 제2 돌출부들이 형성된 발광 다이오드.
The method according to claim 1,
A light emitting diode having second protrusions formed on a surface of the second conductivity-type semiconductor layer between the first protrusions.
KR1020200071738A 2020-06-12 2020-06-12 High efficiency light emitting diode Active KR102192428B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200071738A KR102192428B1 (en) 2020-06-12 2020-06-12 High efficiency light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200071738A KR102192428B1 (en) 2020-06-12 2020-06-12 High efficiency light emitting diode

Publications (1)

Publication Number Publication Date
KR102192428B1 true KR102192428B1 (en) 2020-12-17

Family

ID=74089936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200071738A Active KR102192428B1 (en) 2020-06-12 2020-06-12 High efficiency light emitting diode

Country Status (1)

Country Link
KR (1) KR102192428B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070097640A (en) * 2006-03-28 2007-10-05 전북대학교산학협력단 Method of manufacturing a semiconductor structure
JP2009130027A (en) * 2007-11-21 2009-06-11 Sanken Electric Co Ltd Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device
KR20130098760A (en) * 2012-02-28 2013-09-05 서울옵토디바이스주식회사 High efficiency light emitting diode and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070097640A (en) * 2006-03-28 2007-10-05 전북대학교산학협력단 Method of manufacturing a semiconductor structure
JP2009130027A (en) * 2007-11-21 2009-06-11 Sanken Electric Co Ltd Wafer surface roughening method for semiconductor light emitting device and semiconductor light emitting device
KR20130098760A (en) * 2012-02-28 2013-09-05 서울옵토디바이스주식회사 High efficiency light emitting diode and method of fabricating the same

Similar Documents

Publication Publication Date Title
TWI450419B (en) Light-emitting diode
JP5840744B2 (en) Light emitting diode
US6784460B2 (en) Chip shaping for flip-chip light emitting diode
KR100745229B1 (en) Improved light extraction from a semiconductor light-emitting device via chip shaping
EP3758076B1 (en) Light emitting diode
JP2006339627A (en) Vertical structure nitride semiconductor light emitting diode
JP2009033181A (en) Photonic crystal light emitting device
US20090146168A1 (en) High efficiency led with multi-layer reflector structure and method for fabricating the same
KR20130102341A (en) Light emitting diode having improved light extraction efficiency and method of fabricating the same
CN110416377B (en) Light emitting element
JP4311173B2 (en) Semiconductor light emitting device
CN103137817B (en) Light-emitting diode
JP2010141331A (en) Semiconductor light-emitting element and manufacturing method therefor
TWI483422B (en) Light-emitting diode
TW201535676A (en) Light-emitting diode and manufacturing method thereof
JP2020109819A (en) Epitaxial structure of multi-wavelength light emitting diode
JP2018032820A (en) Semiconductor light emitting element
TWI426627B (en) Light-emitting diode
JP4881003B2 (en) Thin film semiconductor chip that emits radiation
KR102192428B1 (en) High efficiency light emitting diode
JP6631425B2 (en) Light emitting device and method for manufacturing light emitting device
US20090159916A1 (en) Light source with reflective pattern structure
KR101513947B1 (en) Nitride semiconductor light emitting device and producing method of the same
TW201501351A (en) Light-emitting diode manufacturing method
KR101171329B1 (en) Light emitting diode

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200612

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20200616

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20200612

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200724

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201211

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201214

End annual number: 3

Start annual number: 1

PG1601 Publication of registration