[go: up one dir, main page]

KR102191823B1 - 유기발광다이오드 표시장치 및 이의 제조방법 - Google Patents

유기발광다이오드 표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR102191823B1
KR102191823B1 KR1020130166084A KR20130166084A KR102191823B1 KR 102191823 B1 KR102191823 B1 KR 102191823B1 KR 1020130166084 A KR1020130166084 A KR 1020130166084A KR 20130166084 A KR20130166084 A KR 20130166084A KR 102191823 B1 KR102191823 B1 KR 102191823B1
Authority
KR
South Korea
Prior art keywords
organic light
transistor
emitting diode
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130166084A
Other languages
English (en)
Other versions
KR20150077169A (ko
Inventor
이재면
김형수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130166084A priority Critical patent/KR102191823B1/ko
Publication of KR20150077169A publication Critical patent/KR20150077169A/ko
Application granted granted Critical
Publication of KR102191823B1 publication Critical patent/KR102191823B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 2행2열로 배열되는 제1 내지 제4화소를 포함하는 기판과; 상기 제1 내지 제4화소에 각각 형성되는 제 1 내지 제4에미션트랜지스터와; 상기 제1화소에 형성되고 상기 제1에미션트랜지스터에 연결되는 제1유기발광다이오드의 제1전극과; 상기 제2화소에 형성되고 상기 제2에미션트랜지스터에 연결되는 제2유기발광다이오드의 제2전극과; 상기 제4화소에 형성되고 상기 제3에미션트랜지스터에 연결되는 제3발광다이오드의 제3전극과; 상기 제3화소에 형성되고 상기 제4에미션트랜지스터에 연결되는 제4발광다이오드의 제4전극과; 상기 제1 및 제2화소가 공유하는 제1스토리지커패시터와; 상기 제3 및 제4화소가 공유하는 제2스토리지커패시터를 포함하는 유기발광다이오드 표시장치이다.
이에 본 발명의 정전용량을 확보함과 동시에 유기발광다이오드 표시장치의 고해상도를 구현할 수 있는 효과를 갖는다. 또한, 도트 인터레이스 방식으로 구동하는 것으로 화질 개선의 효과를 갖는다.

Description

유기발광다이오드 표시장치 및 이의 제조방법{Organic light emitting diode device and method of fabricating the same}
본 발명은 유기발광다이오드 표시장치에 관한 것으로서, 특히 고해상도 및 고정세(ppi)의 표시패널을 갖는 유기발광다이오드 및 이의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: liquid crystal display), 플라즈마표시장치(PDP: plasma display panel), 유기발광다이오드 표시장치(OLED: organic light emitting diode device)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이중 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 우수한 장점이 있다.
이러한 유기발광다이오드 표시장치는 자발광소자로서 유기발광다이오드를 가진다. 유기발광다이오드는 애노드전극과 캐소드전극 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
유기발광다이오드 표시장치는 이와 같은 유기발광다이오드가 포함된 화소를 매트릭스 형태로 배열하고 게이트신호에 의해 선택된 화소들의 밝기를 비디오 데이터의 계조에 따라 제어한다.
도 1는 유기발광다이오드 표시장치에 있어서 하나의 화소에 대한 등가 회로도이다. 도 1를 참조하면, 유기발광다이오드 표시장치의 화소는 유기발광다이오드(E), 서로 교차하는 게이트라인(GL) 및 데이터라인(DL), 스위칭 트랜지스터(ST), 구동 트랜지스터(DT) 및 스토리지 커패시터(Cst)를 포함한다.
스위칭 트랜지스터(ST)는 게이트라인(GL)으로부터의 스캔신호에 응답하여 턴-온(turn-on)됨으로써 데이터라인(DL)으로부터의 데이터전압을 구동 트랜지스터(DT)의 게이트전극에 인가한다. 구동 트랜지스터(DT)는 게이트전극의 게이트전위(Vg)와 소스전극의 소스전위(Vs)간의 차이(Vg-s)에 따라 유기발광다이오드(E)에 흐르는 전류량을 제어한다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트전위(Vg)를 한 프레임동안 일정하게 유지시킨다. 유기발광다이오드(E)는 구동 트랜지지스터(DT)의 드레인전극과 기저전압원(Vcc) 사이에 접속된다.
전술한 구동 트랜지스터의 전류제어 능력은 구동 트랜지스터의 문턱전압에 많은 영향을 받는다.
LTPS(Low Temperature Poly Silicon) 로 구동 트랜지스터를 형성하는 유기발광다이오드 표시장치에서는 ELA(Excimer Laser Annealing) 공정으로 인해 화소들 간 구동 트랜지스터의 문턱전압 편차가 발생한다. 한편, a-Si(Amorphous Silicon)로 구동 트랜지스터를 형성하는 유기발광다이오드 표시장치에서는 패널 구동에 따라 구동 트랜지스터의 열화 발생하여 문턱전압의 변동(Shift)이 발생된다.
따라서, 화소별 구동 트랜지스터의 전류 구동제어 편차를 보정하는 것이 표시장치의 화질개선에 있어서 중요한 요소이다. 그런데, 이를 위해서는 하나의 화소에 많은 스위칭소자들 및 커패시터가 형성되어야 하는 바, 이로 인해 화소의 크기가 증가할 수밖에 없으며, 따라서 고해상도의 패널을 제작하는데 많은 제약이 따른다.
특히, 고해상도의 표시장치로 갈수록 화소의 크기가 줄어들어 스위칭 소자와 커패시터가 한 화소내에 형성되지 못하는 문제점이 있다. 특히 커패시터는 표시장치를 구동하기 위해서 일전한 정전용량이 확보되어야 하는데, 정전용량을 확보하기 위해서는 어느 정도 이상의 면적이 반드시 필요하게 된다.
즉, 종래의 유기발광다이오드 표시장치는 고해상도의 표시장치를 구현하기에 적합하지 않은 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 정전용량을 확보하고, 고해상도를 구현할 수 있는 유기발광다이오드 표시장치를 제공하는 것을 목적으로 한다.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은, 2행2열로 배열되는 제1 내지 제4화소를 포함하는 기판과; 상기 제1 내지 제4화소에 각각 형성되는 제 1 내지 제4에미션트랜지스터와; 상기 제1화소에 형성되고 상기 제1에미션트랜지스터에 연결되는 제1유기발광다이오드의 제1전극과; 상기 제2화소에 형성되고 상기 제2에미션트랜지스터에 연결되는 제2유기발광다이오드의 제2전극과; 상기 제4화소에 형성되고 상기 제3에미션트랜지스터에 연결되는 제3발광다이오드의 제3전극과; 상기 제3화소에 형성되고 상기 제4에미션트랜지스터에 연결되는 제4발광다이오드의 제4전극과; 상기 제1 및 제2화소가 공유하는 제1스토리지커패시터와; 상기 제3 및 제4화소가 공유하는 제2스토리지커패시터를 포함하는 유기발광다이오드 표시장치를 제공한다.
상기 제1화소에 형성되는 제1스위칭트랜지스터 및 제1구동트랜지스터와; 상기 제2화소에 형성되는 제2스위칭트랜지스터 및 제2구동트랜지스터와; 상기 제3화소에 형성되는 제3스위칭트랜지스터 및 제3구동트랜지스터와; 상기 제4화소에 형성되는 제4스위칭트랜지스터 및 제4구동트랜지스터를 더 포함한다.
상기 제1스토리지커패시터의 양단은 각각 상기 제1 및 제2구동트랜지스터에 연결되고, 상기 제2스토리지커패시터의 양단은 각각 상기 제3 및 제4구동트랜지스터에 연결되는 것을 특징으로 한다.
상기 제1유기발광다이오드는, 상기 제1전극 상부에 순차적으로 형성되는 제1발광층 및 제5전극을 더 포함하고, 상기 제2발광다이오드는, 상기 제2전극 상부에 순차적으로 형성되는 제2발광층 및 제6전극을 더 포함하고, 상기 제3발광다이오드는, 상기 제3전극 상부에 순차적으로 형성되는 제3발광층 및 제7전극을 더 포함하고, 상기 제4발광다이오드는, 상기 제4전극 상부에 순차적으로 형성되는 제4발광층 및 제8전극을 더 포함한다.
전술한 본 발명은 제1하프프레임 동안 상기 제1 및 제3유기발광 다이오드가 구동되고, 제2하프프레임 동안 상기 제2 및 제4유기발광 다이오드가 구동되는 것을 특징으로 한다.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은 3행2열로 배치되는 제1 내지 제5화소와 제7화소를 포함하는 기판과; 상기 제1 내지 제5화소 및 제7화소에 각각 형성되는 제 1 내지 제5에미션트랜지스터 및 제7에미션트랜지스터와; 상기 제2화소에 형성되고 상기 제2에미션트랜지스터에 연결되는 제1유기발광다이오드의 제1전극과; 상기 제5화소에 형성되고 상기 제5에미션트랜지스터에 연결되는 제2유기발광다이오드의 제1전극과; 상기 제4화소에 형성되고 상기 제7에미션트랜지스터에 연결되는 제3유기발광다이오드의 제1전극과; 상기 제7화소에 형성되고 상기 제4에미션트랜지스터에 연결되는 제4유기발광다이오드의 제1전극과; 상기 제1 및 제2화소가 공유하는 제1스토리지커패시터와; 상기 제3 및 제4화소가 공유하는 제2스토리지커패시터를 포함하는 유기발광다이오드 표시장치를 제공한다.
상기 제1화소에 형성되는 제1스위칭트랜지스터 및 제1구동트랜지스터와; 상기 제2화소에 형성되는 제2스위칭트랜지스터 및 제2구동트랜지스터와; 상기 제3화소에 형성되는 제3스위칭트랜지스터 및 제3구동트랜지스터와; 상기 제4화소에 형성되는 제4스위칭트랜지스터 및 제4구동트랜지스터와; 상기 제5화소에 형성되는 제5스위칭트랜지스터 및 제5구동트랜지스터와; 상기 제7화소에 형성되는 제7스위칭트랜지스터 및 제7구동트랜지스터를 더 포함한다.
상기 제1스토리지커패시터의 양단은 각각 상기 제1 및 제2구동트랜지스터에 연결되고, 상기 제2스토리지커패시터의 양단은 각각 상기 제3 및 제4구동트랜지스터에 연결되는 것을 특징으로 한다. 또한, 상기 제1, 제3화소는 더미영역인 것을 특징으로 한다.
제1하프프레임 동안 상기 제1 및 제4유기발광 다이오드가 구동되고, 제2하프프레임 동안 상기 제2 및 제3유기발광 다이오드가 구동되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명의 정전용량을 확보함과 동시에 유기발광다이오드 표시장치의 고해상도를 구현할 수 있는 효과를 갖는다.
또한, 도트 인터레이스 방식으로 구동하는 것으로 화질 개선의 효과를 갖는다.
도 1은 일반적인 유기전계 발광소자의 한 화소에 대한 회로도이다.
도 2는 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 화소의 회로 구성을 나타낸 도면으로서, 하나의 커패시터를 서로 공유하는 2개의 부화소에 대한 등가회로도이다.
도 3은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 나타낸 평면도이다.
도 4는 도 3의 절단선 Ⅲ-Ⅲ을 따라 절단한 단면도이다.
도 5는 도 3의 절단선 Ⅳ-Ⅳ을 따라 절단한 단면도이다.
도 6 및 도 7은 본 발명의 실시예에 따른 유기발광다이오드에 있어서 트랜지스터에 대한 단면도이다.
도 8은 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 한 프레임에 대한 영상출력을 나타낸 사진이다.
도 9는 본 발명의 다른 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 나타낸 평면도이다.
이하, 첨부되는 도면들을 참고하여 본 발명의 다양한 실시예들에 대해 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 화소의 회로 구성을 나타낸 도면으로서, 하나의 커패시터를 서로 공유하는 2개의 부화소에 대한 등가회로도이다.
도 2에 도시한 바와 같이, 제1부화소(SP1)는 제1트랜지스터 내지 제5트랜지스터(T1, T2, T3, T4, T5) 및 제1유기발광다이오드(E1)를 포함하고, 제2부화소(SP2)는 제6트랜지스터 내지 제10트랜지스터(T6, T7, T8, T9, T10) 및 제2유기발광다이오드(E)를 포함하며, 제1부화소(SP1)와 제2부화소(SP2)는 스토리지 커패시터(Cst)를 공유하며 접속되어 있다. 여기서, 제1 내지 제10트랜지스터(T1 ~ T10)를 P타입의 트랜지스터가 사용되는 것을 예로 설명한다. 한편, N타입의 트랜지스터가 제1 내지 제10트랜지스터(T1 ~ T10)로서 사용될 수 있으며, 더욱이 제1 내지 제10트랜지스터(T1 ~ T10) 중 일부에 대해서는 P타입의 트랜지스터를 사용하고 나머지에 대해서는 N타입의 트랜지스터를 사용할 수 있다.
제1트랜지스터(T1, 스위칭트랜지스터)의 게이트전극은 제1스캔라인(SL1)에 연결될 수 있고, 소스전극은 데이터라인(DL)에 연결될 수 있다. 그리고 제1트랜지스터(T1)의 드레인전극은 스토리지 커패시터(Cst)의 제1전극과 연결될 수 있다. 여기서, 제1트랜지스터(T1)와 스토리지 커패시터(Cst)의 접점을 제1노드(N1)라고 칭한다.
이 때, 제1트랜지스터(T1)는 제1스캔라인(SL1)에서 전달되는 제1스캔신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 데이터라인(DL)에 인가되는 기준 전압 또는 데이터신호를 제1노드(N1)로 공급한다.
제2트랜지스터(T2, 스위칭트랜지스터)의 게이트전극은 제1전원전달라인(PTL1)에 연결될 수 있고, 소스전극은 고전위전원라인(VDD)과 연결될 수 있다. 그리고, 제2트랜지스터(T2)의 드레인전극은 스토리지 커패시터(Cst)의 제1전극과 연결될 수 있다.
이 때, 제2트랜지스터(T2)는 제1전원전달라인(PTL1)에서 전달되는 제1전원제어신호에 따라 턴-온 또는 턴-오프 되며, 턴-온시 고전위전원라인(VDD)에서 인가되는 고전위전원을 제1노드(N1)로 공급한다.
제3트랜지스터(T3, 스위칭트랜지스터)의 게이트전극은 제1센싱배선(SEN1)에 연결될 수 있고, 소스전극은 스토리지 커패시터(Cst)의 제2전극에 연결될 수 있다. 그리고 제3트랜지스터(T3)의 드레인전극은 제4트랜지스터(T4)의 드레인전극과 제5트랜지스(T5)의 소스전극 사이에 연결될 수 있다. 여기서, 제3트랜지스터(T3)와 스토리지 커패시터(Cst)의 접점을 제2노드(N2)라 칭하고, 제3트랜지스터(T3)와 제4트랜지스터(T4) 그리고 제5트랜지스터(T5)의 접점을 제3노드(N3)라고 칭한다.
이 때, 제3트랜지스터(T3)는 제1센싱배선(SEN1)에서 전달되는 제1문턱전압검출제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 제2노드(N2)와 제3노드(N3)를 연결시키고, 제4트랜지스터(T4)의 게이트전극과 드레인전극이 서로 연결되도록 한다. 다시 말해, 제3트랜지스터(T3)는 제4트랜지스터(T4)의 문턱전압검출을 위해 제4트랜지스터(T4)가 회로적으로 다이오드 형태를 갖도록 제어한다.
제4트랜지스터(T4, 드라이빙트랜지스터)의 게이트 전극은 제2노드(N2)에 연결될 수 있고, 소스전극은 고전위전원라인(VDD)과 연결될 수 있다. 그리고 제4트랜지스터(T4)의 드레인전극은 제3노드(N3)에 연결될 수 있다.
이 때, 제4트랜지스터(T4)는 제2노드(N2)에 인가된 신호에 따라 제어되며, 제2노드(N2)에 인가된 신호의 크기에 따라 고전위전원라인(VDD)으로부터 저전위전압배선(VSS)으로 흐르는 구동전류의 양을 조절한다.
제5트랜지스터(T5, 에미션트랜지스터)의 게이트전극은 제1발광제어라인(EL1)에 연결될 수 있고, 소스전극은 제3노드(N3)에 연결될 수 있다. 그리고, 제5트랜지스터(T5)의 드레인전극은 제1유기발광다이오드(E1)의 제1전극에 연결될 수 있다.
이 때, 제5트랜지스터(T5)는 제1발광제어라인(EL1)에서 전달되는 제1발광제어신호에 따라 턴-온 또는 턴-오프 되며, 턴-온시 제3노드(N3)와 제1유기발광다이오드(E1)의 제1전극간을 전기적으로 연결시킨다. 즉, 제5트랜지스터(T5)는 제4트랜지스터(T4)에 이해 제어되는 구동전류를 제1유기발광다이오드(E1)로 전달한다.
제1유기발광다이오드(E1)의 제1전극은 제5트랜지스터(T5)의 소스전극과 연결될 수 있으며, 제2전극은 저전위전원라인(VSS)에 연결될 수 있다. 이 때 제1전극은 애노드전극이 될 수 있으며, 제2전극은 캐소드전극이 될 수 있다.
제6트랜지스터(T6, 스위칭트랜지스터)의 게이트전극은 제2스캔라인(SL2)에 연결될 수 있고, 소스전극은 데이터라인(DL)에 연결될 수 있다. 그리고 제6트랜지스터(T6)의 드레인전극은 제2노드(N2)에 연결될 수 있다.
이 때, 제6트랜지스터(T6)는 제2스캔라인(SL2)에서 전달되는 제2스캔신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 데이터라인(DL)에 인가되는 기준 전압 또는 데이터신호를 제2노드(N2)로 공급한다.
제7트랜지스터(T7, 스위칭트랜지스터)의 게이트전극은 제2전원전달라인(PTL2)에 연결될 수 있고, 소스전극은 고전위전원라인(VDD)과 연결될 수 있다. 그리고, 제7트랜지스터(T7)의 드레인전극은 스토리지 커패시터(Cst)의 제2전극과 연결될 수 있다.
이 때, 제7트랜지스터(T7)는 제2전원전달라인(PTL2)에서 전달되는 제2전원제어신호에 따라 턴-온 또는 턴-오프 되며, 턴-온시 고전위전원라인(VDD)에서 인가되는 고전위전원을 제2노드(N2)로 공급한다.
제8트랜지스터(T8, 스위칭트랜지스터)의 게이트전극은 제2센싱배선(SEN2)에 연결될 수 있고, 소스전극은 스토리지 커패시터(Cst)의 제1노드(N1)에 연결될 수 있다. 그리고 제8트랜지스터(T8)의 드레인전극은 제9트랜지스터(T9)의 드레인전극과 제10트랜지스(T10)의 소스전극 사이에 연결될 수 있다. 여기서, 제8트랜지스터(T8)와 제9트랜지스터(T9) 그리고 제10트랜지스터(T10)의 접점을 제4노드(N4)라고 칭한다.
이 때, 제8트랜지스터(T8. 스위칭트랜지스터)는 제2센싱배선(SEN2)에서 전달되는 제2문턱전압검출제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 제1노드(N1)와 제4노드(N4)를 연결시키고, 제9트랜지스터(T9)의 게이트전극과 드레인전극이 서로 연결되도록 한다. 다시 말해, 제8트랜지스터(T8)는 제9트랜지스터(T9)의 문턱전압검출을 위해 제9트랜지스터(T9)가 회로적으로 다이오드 형태를 갖도록 제어한다.
제9트랜지스터(T9, 드라이빙트랜지스터)의 게이트 전극은 제1노드(N1)에 연결될 수 있고, 소스전극은 고전위전원라인(VDD)과 연결될 수 있다. 그리고 제9트랜지스터(T9)의 드레인전극은 제4노드(N4)에 연결될 수 있다.
이 때, 제9트랜지스터(T9)는 제1노드(N1)에 인가된 신호에 따라 제어되며, 제1노드(N1)에 인가된 신호의 크기에 따라 고전위전원라인(VDD)으로부터 저전위전압배선(VSS)으로 흐르는 구동전류의 양을 조절한다.
제10트랜지스터(T10, 에미션트랜지스터)의 게이트전극은 제2발광제어라인(EL2)에 연결될 수 있고, 소스전극은 제4노드(N4)에 연결될 수 있다. 그리고, 제10트랜지스터(T10)의 드레인전극은 제2유기발광다이오드(E2)의 제1전극에 연결될 수 있다.
이 때, 제10트랜지스터(T10)는 제2발광제어라인(EL2)에서 전달되는 발광제어신호에 따라 턴-온 또는 턴-오프 되며, 턴-온시 제4노드(N4)와 제2유기발광다이오드(E2)의 제1전극간을 전기적으로 연결시킨다. 즉, 제10트랜지스터(T10)는 제9트랜지스터(T9)에 이해 제어되는 구동전류를 제2유기발광다이오드(E2)로 전달한다.
제2유기발광다이오드(E2)의 제1전극은 제10트랜지스터(T10)의 소스전극과 연결될 수 있으며, 제2전극은 저전위전원라인(VSS)에 연결될 수 있다. 이 때 제1전극은 애노드전극이 될 수 있으며, 제2전극은 캐소드전극이 될 수 있다.
그리고 스토리지 커패시터(Cst)는 제1노드(N1)와 제2노드(N2) 사이에 연결될 수 있다.
이하 전술한 바와 같은 구성요소들의 기능에 대해 상세히 살펴본다.
제1부화소(SP1)의 제1시간구간(예를 들어 초기화구간) 동안 제1전원전달라인(PTL1)을 통해 제1전원제어신호가 인가되고, 제2스캔라인(SL2)을 통해 제2스캔신호가 인가되고, 데이터라인(DL)으로 기준전압(Vref)이 인가된다.
이에 따라 제2트랜지스터(T2) 및 제6트랜지스터(T6)가 턴-온되고, 나머지 트랜지스터들은 모두 턴-오프되며, 데이터라인(DL)으로부터의 기준전압(Vref)이 턴-온된 제2트랜지스터(T2)를 통해, 제2노드(N2)로 인가된다. 또한, 고전위전원라인(VDD)로부터 고전위전원이 턴-온된 제2트랜지스터(T2)를 통해 제1노드(N1)로 인가된다. 이에 따라, 스토리지 커패시터(Cst)의 양단에 각각 기준전압(Vref)과 고전위전원이 인가되어, 고전위전원과 기준전압(Vref)간의 차이에 상응하는 전압이 스토리지 커패시터(Cst)에 저장된다. 즉 초기화된다.
이후 제1부화소(SP1)의 제2시간구간(예를 들어 센싱구간)동안에는, 제1스캔라인(SL1)을 통해 제1스캔신호가 인가되고, 제1센싱배선(SEN1)을 통해 제1문턱전압검출제어신호가 인가되고, 데이터라인(DL)으로 데이터전압(Vdata)에 해당하는 데이터신호가 인가된다. 이 때, 나머지 라인은 로직로우(Low) 상태이다.
이에 따라 제1트랜지스터(T1) 및 제3트랜지스터(T)가 턴-온되며, 제4트랜지스터(T)는 잠시 동안 턴-온된 상태를 유지하다가 턴-오프되고, 나머지 트랜지스터는 모두 턴-오프된다.
다시 말해, 턴-온된 제1트랜지스터(T1)에 의해 제1노드(N1)에 데이터신호가 인가되어 제1노드(N1)의 전압이 상승하면, 스토리지 커패시터(Cst)에 의해 그 전압 의 상승분 만큼 제2노드(N2)의 전압도 상승하게 된다. 이에 의해 제4트랜지스터(T4) 가 턴-온되며, 제3트랜지스터(T3) 및 제4트랜지스터(T4)를 통하여 고전위구동전압(VDD)이 제2노드(N2)로 인가될수 있다.
그러면, 제2노드(N2)의 전압이 상승하기 시작하여 문턱전압에 상응하는 전압이 될 때 제4트랜지스터(T4)가 턴-오프된다. 이 때, 스토리지 커패시터(Cst)에는 데이터신호와 문턱전압의 합에 상응하는 전압이 저장된다.
따라서, 제4트랜지스터(T4)의 문턱전압이 검출되어 스토리지 커패시터(Cst)에 저장된다.
이후 제1부화소(SP1)의 제3시간구간(예를 들어 발광구간)동안에는, 제1전원전달라인(PTl1)을 통해 제1전원제어신호가 인가되고, 제1발광제어라인(EL1)을 통해 제1발광제어신호가 인가된다. 그리고, 데이터라인(DL)에는 제1부화소(SP1)에 필요한 기준전압 및 데이터신호가 인가될 수 있다. 이 때, 나머지 라인은 로직로우(Low) 상태이다.
이에 따라 제2트랜지스터(T2), 제4트랜지스터(T4), 제5트랜지스터(T5)가 턴-온되고, 나머지 트랜지스터들은 모두 턴-오프되며, 턴-온된 제5트랜지스터(T5)는 스토리지 커패시터(Cst)에 저장된 전압에 대응되는 크기의 구동전류를 발생시키고, 이를 턴-온된 제5트랜지스터(T5)를 통해 제1유기발광다이오드(E1)로 제공한다. 그러면, 이 제1유기발광다이오드(E1)가 그 구동전류의 크기에 따른 광을 출사한다.
한편, 제2부화소(SP2)의 제1 내지 제3시간구간 동안에는 제1부화소(SP1)의 데이터전압및 문턱전압이 삭제되고, 제2부화소(SP2)의 데이터전압 및 문턱전압이 다시 저장된다. 이를 위해, 제2부화소(SP2)의 제1 내지 제3시간구간에서는 제1부화소(SP1)의 제1 내지 제3시간구간에서 인가되는 제어신호들에 대해 반전된 형태로 제어신호가 인가된다.
한편, 전술한 회로와 연결구조에 대해 특별히 한정되지 않으며, 예를 들어 제n화소와 제n+1화소가 스토리지 커패시터(Cst)를 공유하는 구성이라면 다른 회로와 연결구조도 가능할 것이다.
이하, 도면을 참조하여, 전술한 바와 같은 부화소 구조를 갖는 본 발명에 따른 유기발광다이오드 표시장치의 표시패널 구조를 설명한다.
도 3은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 나타낸 평면도이다. 이 때, 설명의 편의상 유기발광다이오드의 제1전극과, 유기발광다이오드의 제1전극에 접촉하는 제5트랜지스터의 드레인전극을 노출시키는 드레인콘택홀만 도시하였다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 기판(101)과, 기판(101) 상에 형성되는 다수의 스캔배선(미도시)과 다수의 데이터배선(미도시), 그리고 다수의 스캔배선(미도시)과 다수의 데이터배선(미도시)이 교차하여 정의하는 다수의 부화소로 이루어지는 다수의 화소(PXL1, PXL2, PXL3, PXL4, … )와, 다수의 화소(PXL1, PXL2, PXL3, PXL4, … ) 각각에 형성되는 다수의 트랜지스터(도 2의 T1 ~ T10, …, T(n))로 구성된다. 이 때, 다수의 트랜지스터(도 2의 T1 ~ T10, …, T(n))를 덮으며 기판(101) 전면으로 평탄화막(109)이 형성되어 있다.
조금 더 자세히 설명하면, 제1화소(PXL1)에는 스위칭 및 구동기능을 하는 제1 내지 제5트랜지스터(도 2의 T1~T5)가 형성되어 있으며, 제1 내지 제5트랜지스터(도 2의 T1~T5)는 도 2에서와 같은 연결구조를 가질 수 있지만 전술한 바와 같이 이에 대해 특별히 한정하지 하지 않으며, 다만 설명의 편의상 전술한 구성요소들을 위주로 설명하며, 후술되는 제5트랜지스터 및 제6트랜지스터가 회로구성에 따라 에미션 트랜지스터 또는 구동 트랜지스터가 될 수 있음은 당업자라면 이해할 수 있을 것이다.
이어서 설명하면, 제5트랜지스터(도 2의 T5)의 드레인전극을 노출시키는 제5드레인콘택홀(113)이 평탄화막(109)에 구비되어, 제5드레인콘택홀(113)을 통해 제5트랜지스터(도 2의 T5)의 드레인전극에 연결되는 제1유기발광다이오드(도 2의 E1)의 제1전극(110)이 형성되어 있다.
한편, 제1화소(PXL1)는 적색(R), 녹색(G), 청색(B)의 부화소를 포함하여 이루어질 수 있으며 각 부화소에는 전술한 바와 마찬가지로 트랜지스터와 유기발광다이오드의 제1전극이 형성되어 있다. 여기서 제1화소(PXL1)가 적색(R), 녹색(G), 청색(B)의 부화소를 포함하는 것에 한정하지 되지 않으며 적색(R), 녹색(G), 청색(B), 백색(W)의 부화소를 포함하여 이루어질 수 있다.
제2화소(PXL)에는 스위칭 및 구동기능을 하는 제6 내지 제10트랜지스터(도 2의 T6~T10)가 형성되어 있다. 그리고 제10드레인콘택홀(117)을 통해 제10트랜지스터(도 2의 T10)의 드레인전극이 노출되고 있으며, 노출된 드레인전극과 접촉되는 제2유기발광다이오드(도 2의 E2)의 제1전극(115)이 형성되어 있다.
제3화소(PXL3) 및 제4화소(PXL4)에는 스위칭 및 구동기능을 하는 트랜지스터(설명의 편의상 도 2의 T1 ~ T10)가 형성되어 있고, 제5트랜지스터, 제10트랜지스터(도 2의 T5, T10)는 각각 제5, 제10드레인콘택홀(123, 127)을 통해 드레인전극이 노출되어 있다.
이 때, 제3화소(PXL3)의 제3유기발광다이오드의 제1전극(120)은 제4화소(PXL4)의 제10트랜지스터(T10)의 드레인전극과 접촉하고, 제4화소(PXL4)의 제4유기발광다이오드의 제1전극(125)은 제3화소(PXL3)의 제5트랜지스터(T5)의 드레인전극과 접촉하게 된다.
이러한 구조를 갖는 본 발명의 유기발광다이오드 표시장치가 만일 제1화소(PXL1)와 제2화소(PXL)의 구조가 반복되어 표시패널이 구성되는 경우라면 하나의 커패시터를 두 화소가 공유하고 있기 때문에 커패시터에 저장된 데이터신호를 한 화소만 사용할 수 있으므로 제1하프프레임(전반부 프레임) 동안에는 1, 3, 5, 7, … 순서로 홀수행이 먼저 구동이 되고, 이후 제2하프프레임(후반부 프레임) 동안에는 2, 4, 6, 8, … 순서로 짝수행이 구동되는 시분할 구동으로 동작하게 된다.
즉, 제1화소(PXL1)와 제2화소(PXL)의 구조가 반복되어 표시패널이 구성 되는 경우 라인 인터레이스(line lnterlace) 방식으로 화면을 표시하게 되며 이로 인해 화면의 떨림현상, 선명도저하, 잔상 등의 화질저하가 발생할 수 있는 문제점이 생긴다.
그러나 전술한 바와 같이, 제3화소(PXL3)의 제3유기발광다이오드의 제1전극(120)은 제4화소(PXL4)의 제10트랜지스터(T10)의 드레인전극과 접촉되고, 제4화소(PXL4)의 제4유기발광다이오드의 제1전극(125)은 제3화소(PXL3)의 제5트랜지스터(T5)의 드레인전극과 접촉하는 표시패널로 구성한다면 데이터신호는 라인 인터레이스(line interlace) 방식으로 인가되지만, 각 화소는 도트 인터레이스(dot interlace) 방식으로 점 단위로 교차되어 구동되기 때문에 라인 인터레이스(line interlace) 방식의 영상출력 약점인 화질저하를 개선할 수 있게 된다.
도 4는 도 3의 절단선 Ⅲ-Ⅲ을 따라 절단한 단면도이다. 이 때, 설명의 편의상 도면에는 제5트랜지스터와 제10트랜지스터, 커패시터, 유기발광다이오드만 도시하였지만, 실제 제1~4, 6~9트랜지스터는 제5트랜지스터 및 제10트랜지스터와 동일한 공정에서 동일한 물질, 구조로 형성할 수 있다.
도 4에 도시한 바와 같이, 기판(101) 상에는 폴리실리콘으로 이루어지며 그 중앙부는 채널이 형성되는 제1영역(133a) 및 제4영역(135a)과, 제1영역(133a) 양측면으로 고농도의 불순물이 도핑된 제2영역(133b) 및 제3영역(133c)과 제4영역(135a) 양측면으로 제5영역(135b) 및 제6영역(135c)로 구성된 제1반도체층 및 제2반도체층(133, 135, 실제는 제5트랜지스터의 제5반도체층과 제10트랜지스터의 제10반도체층)이 형성되어 있다.
제1반도체층 및 제2반도체층(133, 135)과 제1기판(101) 사이에는 전면에 무기절연물질, 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 구비될 수 있다.
그리고, 제1 및 제2반도체층(133, 135)을 덮으며 기판(101) 전면에 제1절연막(103)이 형성되어 있으며, 제1절연막(103) 상부로 제1반도체층 및 제2반도체층(133, 135)의 제1영역(133a) 및 제4영역(135a)에 대응하여 제1게이트전극 및 제2게이트전극(140, 142 실제는 제5트랜지스터의 제5게이트전극과 제10트랜지스터의 제10게이트전극)이 형성되어 있다. 이 때, 도면상 도시하지 않았지만 제1절연막(110) 상부로 일 방향으로 연장하는 게이트 배선(미도시)이 형성되어 있다.
제1게이트전극 및 제2게이트전극(140, 142)과 게이트배선(미도시) 상부 전면으로 제2절연막(107)이 형성되어 있다. 이 때, 제2절연막(107)과 그 하부의 제1절연막(103)에은 제1영역(133a) 및 제4영역(135a) 양측면에 위치한 제2영역, 제3영역, 제5영역, 제6영역(133b, 133c, 135b, 135c) 각각을 노출시키는 제1콘택홀 및 제2콘택홀(CH1, CH2)이 형성되어 있다. 이 때, 도면상 도시하지 않았지만 제1콘택홀 및 제2콘택홀(CH1, CH2)을 포함하는 제2절연막(107) 상부에는 게이트배선(미도시)과 교차하여 각 화소영역을 정의하는 데이터배선(미도시)이 형성되어 있다.
또한, 제2절연막(107) 상부로 제1, 제2콘택홀(CH, CH2)을 통해 노출된 제2영역, 제3영역, 제5영역, 제6영역(133b, 133c, 135b, 135c)과 접속하는 제1소스 및 제1드레인전극(151, 153), 제2소스 및 제2드레인전극(155, 157)이 형성되어 있다.
이 때, 제1소스 및 제1드레인전극(151, 153)과, 제1반도체층(133)과, 제1절연막(103) 및 제1게이트전극(140)은 제5트랜지스터(T5)를 이루고, 제2소스 및 제2드레인전극(155, 157)과, 제2반도체층(135)과, 제1절연막(103) 및 제2게이트전극(142)은 제10트랜지스터(T10)를 이루게 된다.
한편, 상술한 각 트랜지스터(T5, T10)는 폴리실리콘의 반도체를 가지며 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 보이고 있지만, 도 6 및 7(본 발명의 유기발광다이오드 소자에 있어서 구동 트랜지스터의 다른예에 대한 단면도)에 각각 도시한 바와 같이, 비정질 실리콘의 반도체층(도 6의 233) 또는 산화물 반도체 물질로 이루어진 반도체층(도 7의 331)을 갖는 보텀 게이트 타입(Bottom gate type)으로 구성될 수도 있다.
각 트랜지스터가 보텀 게이트 타입으로 구성되는 경우, 도 6에 도시한 바와 같이, 게이트전극(240)과, 게이트절연막(203)과, 순수 비정질 실리콘의 액티브층(233a)과 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층(233b)으로 이루어진 반도체층(233)과, 서로 이격하는 소스 및 드레인 전극(251, 253)의 적층구조를 갖거나, 또는 도 7에 도시한 바와 같이, 게이트전극(340)과, 게이트절연막(303)과, 산화물 반도체층(331)과, 에치스토퍼(333)와, 에치스토퍼(333) 상에서 서로 이격하며 각각 산화물 반도체층(331)과 접촉하는 소스 및 드레인 전극(351, 353)의 적층구조를 갖는다.
다시 도 4를 설명하면, 제5, 제10트랜지스터(T5, T10) 위로는 기판(101) 전면에 평탄화막(109)이 형성되어 있다. 이 때, 평탄화막(109)에는 제5트랜지스터(T5)의 드레인전극(153)을 노출시키는 제5드레인콘택홀(113)과 제10트랜지스터(T10)의 드레인전극(157)을 노출시키는 제10드레인콘택홀(117)이 형성되어 있다.
제5, 제10드레인콘택홀(113, 117)을 구비한 평탄화막(109) 상부로는 제5트랜지스터(T5)의 드레인전극(153)과 제5드레인콘택홀(113)을 통해 접촉되며 제1유기발광다이오드의 제1전극(110), 제2유기발광다이오드의 제1전극(115)이 형성되어 있다.
제1유기발광다이오드의 제1전극(110), 제2유기발광다이오드의 제1전극(115)은 애노드 전극의 역할을 하도록 일함수 값이 비교적 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어질 수 있다.
한편, 제1유기발광다이오드의 제1전극(110), 제2유기발광다이오드의 제1전극(115)은 이중충 구조로 형성될 수도 있는데, 제1유기발광다이오드의 제1전극(110), 제2유기발광다이오드의 제1전극(115)의 상부층(미도시)은 애노드 전극의 역할을 하며, 하부층(미도시)은 반사판의 역할을 하도록 형성된다. 하부층(미도시)은 반사효율이 우수한 금속물질 예를들면 알루미늄(Al) 또는 은(Ag)으로 이루어질 수 있고, 제1유기발광다이오드의 제1전극(110), 제2유기발광다이오드의 제1전극(115)상부에 형성되는 유기 발광층(미도시)으로부터 발광된 빛을 상부로 반사시켜 재활용함으로써 발광효율을 향상시키는 역할을 하게 된다.
한편, 제1절연막(103) 상으로 제5트랜지스터(T5)와 제10트랜지스터(T10)사이에 스토리지 커패시터(Cst)의 제1전극(139)이 형성되어 있고, 스토리지 커패시터(Cst)의 제1전극(139)에 대응되는 제2절연막(107) 상으로 스토리지 커패시터(Cst)의 제2전극(159)가 형성되어 있다.
또한, 도면에는 도시하지 않았지만, 제1유기발광다이오드의 제1전극(110), 제2유기발광다이오드의 제1전극(115)의 가장자리에 뱅크(미도시)가 형성되어 있으며, 뱅크(미도시)가 형성되지 않은 중앙부에는 유기발광층(미도시)이 형성된다. 이때, 유기발광층(미도시)은 유기발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 발광 효율을 높이기 위해 다중층 구조로 이루어질 수도 있다.
유기발광층(미도시)이 다중층 구조를 이루는 경우, 각 제1전극(110, 115)의 상부로부터 순차적으로 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer의 5중층 구조로 형성될 수도 있으며, 또는 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 4중층 구조, 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer)의 3중층 구조로 형성될 수도 있다.
그리고, 유기발광층(미도시)의 상부에는 제1유기발광다이오드의 제2전극(미도시), 제2유기발광다이오드의 제2전극(미도시)이 형성된다.
각각의 제2전극(미도시)은 캐소드전극의 역할을 하며, 일함수 값이 비교적 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상의 물질로 이루어질 수 있다.
도 5는 도 3의 절단선 Ⅳ-Ⅳ을 따라 절단한 단면도로서, 각 구성요소를 설명하는데 있어서 도 4에서 설명한 구성요소와 대응되는 부분은 생략하도록 한다.
제5, 제10트랜지스터(T5, T10) 위로는 기판(101) 전면에 평탄화막(109)이 형성되어 있다. 이 때, 평탄화막(109)에는 제5트랜지스터(T5)의 드레인전극(153)을 노출시키는 제5드레인콘택홀(127)과 제10트랜지스터(T10)의 드레인전극(157)을 노출시키는 제10드레인콘택홀(123)이 형성되어 있다.
제5, 제10드레인콘택홀(127, 123)을 구비한 평탄화막(109) 상부로는 제5트랜지스터(T5)의 드레인전극(153)과 제5드레인콘택홀(127)을 통해 접촉되며 제4유기발광다이오드의 제1전극(125), 제10트랜지스터(T10)의 드레인전극(157)과 제10드레인콘택홀(123)을 통해 접촉되며 제3유기발광다이오드의 제1전극(120)이 형성되어 있다.
이 때, 전술한 바와 같이, 제3화소(PXL3)의 제3유기발광다이오드의 제1전극(120)은 제4화소(PXL4)의 제10트랜지스터(T10)의 드레인전극(157)과 접촉되고, 제4화소(PXL4)의 제4유기발광다이오드의 제1전극(125)은 제3화소(PXL3)의 제5트랜지스터(T5)의 드레인전극(153)과 접촉되게 된다.
도 8은 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 한 프레임에 대한 영상출력을 나타낸 사진이다.
도 8에 도시한 바와 같이, 본 발명의 실시예에 다른 유기발광다이오드 표시장치는 제1하프프레임에서 제1화소, 제4화소, … 에서 영상출력을 하며, 제2하프프레임에서 제2화소, 제3화소, … 에서 영상출력을 하는 것을 확인할 수 있다. 즉 하프프레임 단위로 이웃하는 화소마다 영상출력이 반전되어 도트 인터레이스 방식으로 구동하게 된다.
이상에서 전술한 바와 같이, 본 발명의 따른 유기발광다이오드 표시장치는 하나의 커패시터를 공유하는 화소구조의 경우에 커패시터를 공유하는 화소단위로 유기발광다이오드의 제1전극을 교차하여 형성하는 것으로, 도트 인터레이스 방식으로 구동이 가능하며 이에 고화질의 영상을 출력할 수 있는 효과를 갖게 된다.
동시에 커패시터를 공유하기 때문에 커패시터의 정전용량을 확보할 수 있는 효과를 갖는 동시에 유기발광다이오드 표시장치 표시영역을 확보하고, 고해상도 및 고정세(ppi)를 구현할 수 있는 효과를 갖는다.
한편, 본 발명의 다른 실시예의 경우 더미화소를 이용하여 커패시터의 신호간섭 등에 대한 영향을 최소화할 수 있는데, 이를 도면을 참조하여 설명한다.
도 9은 본 발명의 다른 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 나타낸 평면도이다.
도 9에 도시한 바와 같이, 본 발명의 다른 실시예를 본 발명의 일 실시예와 비교하면 첫번째 단(400)과 마지막 단(490)에 더미영역(410)을 형성하고, 두번째 단부터 화소(P)를 활용하는 것이 차이점이다.
더미영역(410)에는 인접한 화소와 커패시터를 공유하기 위해 게이트배선 및 데이터 배선과, 다수의 트랜지스터(T1 ~ T10, …, T(n))가 형성되고, 다수의 트랜지스터(T1 ~ T10, …, T(n))에 제어신호를 인가하지만, 유기발광다이오드는 형성하지 않는 것이 특징이다.더미영역(410)을 제외한 화소(P)는 전술한 일 실시예와 구성요소가 동일하며, 제조과정 또한 동일하게 진행 할 수 있다.부연하자면, 더미영역(410)은 도 3의 제1 및 제3화소(PXL1, PXL3)에 대응될 수 있고, 이에 연장선으로 마지막 단(490)까지 순차적으로 다수의 화소(PXL2, PXL4, PXL5, PXL7, …)가 정의될 수 있다.
즉, 본 발명의 다른 실시예에 따른 유기발광다이오드 표시장치는 더미영역(410)으로 유기발광다이오드만 형성되지 않을 뿐, 하나의 커패시터를 서로 공유하는 구조는 유지된다. 이에 제1유기발광다이오드의 제1전극은 제2화소(PXL2)에 연결될 수 있고, 제2유기발광다이오드의 제1전극은 제5화소(PXL5)에 연결될 수 있고, 제4유기발광다이오드의 제1전극은 제4화소(PXL4)에 연결될 수 있고, 제3유기발광다이오드의 제1전극은 제7화소(PXL7)에 연결될 수 있다.
이 때, 영상출력은 제1하프프레임에서 제2화소, 제7화소, …, 가 표시하고, 제2하프프레임에서 제4화소, 제5화소, …, 가 표시하게 된다.
이외의 언급하지 않은 다수의 화소는 전술한 제2, 제4, 제5, 제7화소(PXL2, PXL4, PXL5, PXL7)와 대응되는 형태로 마지막 단(490)까지 구성될 수 있다.
본 발명은 전술한 실시예 및 변형예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
CH1, CH2 : 반도체층 콘택홀 T : 트랜지스터
PXL1 : 제1화소 PXL2 : 제2화소
PXL3 : 제3화소 PXL4 : 제4화소
101 : 기판 109 : 평탄화막
110, 115, 120, 125 : 애노드전극
113, 117, 123, 127 : 드레인 콘택홀

Claims (10)

  1. 2행2열로 배열되는 제1 내지 제4화소를 포함하는 기판과;
    상기 제1 내지 제4화소에 각각 형성되는 제 1 내지 제4에미션트랜지스터와;
    상기 제1화소에 형성되고 상기 제1에미션트랜지스터에 연결되는 제1유기발광다이오드의 제1전극과;
    상기 제2화소에 형성되고 상기 제2에미션트랜지스터에 연결되는 제2유기발광다이오드의 제2전극과;
    상기 제3화소에 형성되고 상기 제4에미션트랜지스터에 연결되는 제3유기발광다이오드의 제3전극과;
    상기 제4화소에 형성되고 상기 제3에미션트랜지스터에 연결되는 제4유기발광다이오드의 제4전극과;
    상기 제1 및 제2화소가 공유하는 제1스토리지커패시터와;
    상기 제3 및 제4화소가 공유하는 제2스토리지커패시터를 포함하는 유기발광다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 제1화소에 형성되는 제1스위칭트랜지스터 및 제1구동트랜지스터와;
    상기 제2화소에 형성되는 제2스위칭트랜지스터 및 제2구동트랜지스터와;
    상기 제3화소에 형성되는 제3스위칭트랜지스터 및 제3구동트랜지스터와;
    상기 제4화소에 형성되는 제4스위칭트랜지스터 및 제4구동트랜지스터를 더 포함하는 유기발광다이오드 표시장치.
  3. 제 2 항에 있어서,
    상기 제1스토리지커패시터의 양단은 각각 상기 제1 및 제2구동트랜지스터에 연결되고,
    상기 제2스토리지커패시터의 양단은 각각 상기 제3 및 제4구동트랜지스터에 연결되는 유기발광다이오드 표시장치.
  4. 제 1 항에 있어서,
    상기 제1유기발광다이오드는, 상기 제1전극 상부에 순차적으로 형성되는 제1발광층 및 제5전극을 더 포함하고,
    상기 제2유기발광다이오드는, 상기 제2전극 상부에 순차적으로 형성되는 제2발광층 및 제6전극을 더 포함하고,
    상기 제3유기발광다이오드는, 상기 제3전극 상부에 순차적으로 형성되는 제3발광층 및 제7전극을 더 포함하고,
    상기 제4유기발광다이오드는, 상기 제4전극 상부에 순차적으로 형성되는 제4발광층 및 제8전극을 더 포함하는 유기발광다이오드 표시장치.
  5. 제 1 항에 있어서,
    제1하프프레임 동안 상기 제1 및 제4유기발광 다이오드가 구동되고,
    제2하프프레임 동안 상기 제2 및 제3유기발광 다이오드가 구동되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  6. 3행2열로 배치되는 제1 내지 제5화소와 제7화소를 포함하는 기판과;
    상기 제1 내지 제5화소 및 제7화소에 각각 형성되는 제 1 내지 제5에미션트랜지스터 및 제7에미션트랜지스터와;
    상기 제2화소에 형성되고 상기 제2에미션트랜지스터에 연결되는 제1유기발광다이오드의 제1전극과;
    상기 제5화소에 형성되고 상기 제5에미션트랜지스터에 연결되는 제2유기발광다이오드의 제1전극과;
    상기 제4화소에 형성되고 상기 제7에미션트랜지스터에 연결되는 제3유기발광다이오드의 제1전극과;
    상기 제7화소에 형성되고 상기 제4에미션트랜지스터에 연결되는 제4유기발광다이오드의 제1전극과;
    상기 제1 및 제2화소가 공유하는 제1스토리지커패시터와;
    상기 제3및 제4화소가 공유하는 제2스토리지커패시터를 포함하는 유기발광다이오드 표시장치.
  7. 제 6 항에 있어서,
    상기 제1화소에 형성되는 제1스위칭트랜지스터 및 제1구동트랜지스터와;
    상기 제2화소에 형성되는 제2스위칭트랜지스터 및 제2구동트랜지스터와;
    상기 제3화소에 형성되는 제3스위칭트랜지스터 및 제3구동트랜지스터와;
    상기 제4화소에 형성되는 제4스위칭트랜지스터 및 제4구동트랜지스터와;
    상기 제5화소에 형성되는 제5스위칭트랜지스터 및 제5구동트랜지스터와;
    상기 제7화소에 형성되는 제7스위칭트랜지스터 및 제7구동트랜지스터를 더 포함하는 유기발광다이오드 표시장치.
  8. 제 7 항에 있어서,
    상기 제1스토리지커패시터의 양단은 각각 상기 제1 및 제2구동트랜지스터에 연결되고,
    상기 제2스토리지커패시터의 양단은 각각 상기 제3 및 제4구동트랜지스터에 연결되는 유기발광다이오드 표시장치.
  9. 제 6 항에 있어서,
    상기 제1, 제3화소는 더미영역인 것을 특징으로 하는 유기발광다이오드 표시장치.
  10. 제 6 항에 있어서,
    제1하프프레임 동안 상기 제1 및 제4유기발광 다이오드가 구동되고,
    제2하프프레임 동안 상기 제2 및 제3유기발광 다이오드가 구동되는 것을 특징으로 하는 유기발광다이오드 표시장치.
KR1020130166084A 2013-12-27 2013-12-27 유기발광다이오드 표시장치 및 이의 제조방법 Active KR102191823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130166084A KR102191823B1 (ko) 2013-12-27 2013-12-27 유기발광다이오드 표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166084A KR102191823B1 (ko) 2013-12-27 2013-12-27 유기발광다이오드 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20150077169A KR20150077169A (ko) 2015-07-07
KR102191823B1 true KR102191823B1 (ko) 2020-12-16

Family

ID=53789988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166084A Active KR102191823B1 (ko) 2013-12-27 2013-12-27 유기발광다이오드 표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102191823B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102196908B1 (ko) * 2014-07-18 2020-12-31 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN106847183B (zh) * 2015-12-03 2020-04-24 群创光电股份有限公司 具有混合晶体管的主动矩阵有机发光二极管的驱动电路
KR102477932B1 (ko) 2015-12-15 2022-12-15 삼성전자주식회사 표시 장치 및 이를 포함하는 표시 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
KR101692367B1 (ko) * 2010-07-22 2017-01-04 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120100565A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 표시장치, 이의 제조 방법 및 이의 구동 방법

Also Published As

Publication number Publication date
KR20150077169A (ko) 2015-07-07

Similar Documents

Publication Publication Date Title
US11908409B2 (en) Display apparatus
CN106935625B (zh) 有机发光显示器
TWI553611B (zh) 顯示裝置
KR100461467B1 (ko) 능동행렬 유기전기발광소자
CN107664862A (zh) 显示装置及其制造方法
CN111326673B (zh) 显示装置
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US20070126683A1 (en) Display device and driving method therefor
KR102794626B1 (ko) 표시장치
KR102191823B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR101550837B1 (ko) 유기전계 발광소자
JP6186127B2 (ja) 表示装置
JP7664698B2 (ja) 表示装置
KR20240119586A (ko) 먹스부를 포함하는 표시장치 및 그 구동방법
JP2019192467A (ja) 有機ｅｌ表示パネル
JP2007233272A (ja) 有機ｅｌ表示パネル
JP2007233273A (ja) 有機ｅｌ表示パネル
KR20230000508A (ko) 표시 장치
KR102445433B1 (ko) 초고 해상도 유기발광 다이오드 표시장치
US20240237403A9 (en) Light emitting display device
JP2006154495A (ja) エレクトロルミネッセンス表示装置
JP2007003792A (ja) 表示装置及びアレイ基板
JP2007010872A (ja) 表示装置及びアレイ基板
KR102388241B1 (ko) 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법
KR20240119585A (ko) 가변 스트레스구간을 갖는 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181212

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131227

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191118

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20200526

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201210

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20231115

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241118

Start annual number: 5

End annual number: 5