[go: up one dir, main page]

KR102182804B1 - 메모리 장치의 독출 방법 - Google Patents

메모리 장치의 독출 방법 Download PDF

Info

Publication number
KR102182804B1
KR102182804B1 KR1020140096217A KR20140096217A KR102182804B1 KR 102182804 B1 KR102182804 B1 KR 102182804B1 KR 1020140096217 A KR1020140096217 A KR 1020140096217A KR 20140096217 A KR20140096217 A KR 20140096217A KR 102182804 B1 KR102182804 B1 KR 102182804B1
Authority
KR
South Korea
Prior art keywords
word line
read
voltage
adjacent
line number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140096217A
Other languages
English (en)
Other versions
KR20160014247A (ko
Inventor
김경륜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140096217A priority Critical patent/KR102182804B1/ko
Priority to US14/629,616 priority patent/US9478299B2/en
Publication of KR20160014247A publication Critical patent/KR20160014247A/ko
Priority to US15/294,849 priority patent/US9741440B2/en
Application granted granted Critical
Publication of KR102182804B1 publication Critical patent/KR102182804B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

메모리 장치의 독출 방법에서는 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막 프로그램된 워드라인에 상응하는 바운더리 워드라인의 워드라인 번호를 수신한다. 독출 어드레스에 상응하는 독출 워드라인의 워드라인 번호에서 바운더리 워드라인의 워드라인 번호를 뺀 값에 상응하는 차이 정보를 생성한다. 차이 정보에 기초하여 독출 워드라인에 인가되는 독출 워드라인 전압 및 독출 워드라인에 인접한 인접 워드라인에 인가되는 인접 워드라인 전압을 결정한다. 독출 워드라인 전압 및 인접 워드라인 전압에 기초하여 독출 어드레스에 상응하는 독출 데이터를 출력한다. 본 발명에 따른 메모리 장치의 독출 방법을 사용하면, 독출 워드라인과 바운더리 워드라인에 기초하여 결정되는 차이 정보에 따라 독출 워드라인에 인가되는 전압 및 독출 워드라인에 인접한 인접 워드라인에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.

Description

메모리 장치의 독출 방법 {READ METHOD OF MEMORY DEVICE}
본 발명은 메모리 장치에 관한 것으로서, 보다 상세하게는 메모리 장치의 독출 방법에 관한 것이다.
반도체 메모리 장치는 전원이 공급되지 않는 상태에서 데이터를 보존할 수 있는지에 따라 휘발성 메모리 장치와 비휘발성 메모리 장치로 분류될 수 있다.
최근에는, 전자 기기가 저전력화 및 소형화됨에 따라 비휘발성 메모리 장치 중에서 플래시 메모리 장치가 널리 사용되고 있고, 플래시 메모리 장치는 수 비트(bit)의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함함으로써 높은 집적도로 제조되고 있다. 또한 메모리 장치의 독출 동작시 신뢰도를 개선하기 위한 다양한 연구가 진행되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 독출 워드라인과 바운더리 워드라인에 기초하여 결정되는 차이 정보에 따라 독출 워드라인에 인접한 인접 워드라인에 인가하는 전압을 낮춤으로써 신뢰성을 높일 수 있는 메모리 장치의 독출 방법을 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 독출 워드라인과 바운더리 워드라인에 기초하여 결정되는 차이 정보에 따라 독출 워드라인에 인가되는 전압을 제어함으로써 에러율을 낮출 수 있는 메모리 장치의 독출 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 메모리 장치의 독출 방법은 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막 프로그램된 워드라인에 상응하는 바운더리 워드라인의 워드라인 번호를 수신하는 단계, 독출 어드레스에 상응하는 독출 워드라인의 워드라인 번호에서 상기 바운더리 워드라인의 워드라인 번호를 뺀 값에 상응하는 차이 정보를 생성하는 단계, 상기 차이 정보에 기초하여 상기 독출 워드라인에 인가되는 독출 워드라인 전압 및 상기 독출 워드라인에 인접한 인접 워드라인에 인가되는 인접 워드라인 전압을 결정하는 단계 및 상기 독출 워드라인 전압 및 상기 인접 워드라인 전압에 기초하여 상기 독출 어드레스에 상응하는 독출 데이터를 출력하는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 메모리 블록은 프로그램 영역 및 이레이즈(erase) 영역을 포함할 수 있다. 상기 프로그램 영역은 상기 바운더리 워드라인의 워드라인 번호보다 작거나 같은 워드라인 번호에 상응할 수 있다. 상기 이레이즈(erase) 영역은 상기 바운더리 워드라인의 워드라인 번호보다 큰 워드라인 번호에 상응할 수 있다. 상기 인접 워드라인이 상기 프로그램 영역에 포함되는 경우, 상기 인접 워드라인 전압은 제1 전압에 상응하고, 상기 인접 워드라인이 상기 이레이즈 영역에 포함되는 경우, 상기 인접 워드라인 전압은 상기 제1 전압보다 작은 제2 전압에 상응할 수 있다.
예시적인 실시예에 있어서, 상기 차이 정보가 1보다 큰 경우, 상기 인접 워드라인 전압은 상기 제2 전압일 수 있다.
예시적인 실시예에 있어서, 상기 인접 워드라인의 워드라인 번호는 상기 독출 워드라인의 워드라인 번호보다 1 클 수 있다.
예시적인 실시예에 있어서, 상기 인접 워드라인 전압은 상기 인접 워드라인의 워드라인 번호보다 큰 상위 워드라인에 인가되는 전압보다 클 수 있다.
예시적인 실시예에 있어서, 상기 인접 워드라인 전압은 상기 인접 워드라인의 워드라인 번호보다 큰 상위 워드라인에 인가되는 전압과 동일할 수 있다.
예시적인 실시예에 있어서, 상기 상위 워드라인은 데이터가 프로그램되지 않은 상기 이레이즈(erase) 영역에 포함될 수 있다.
예시적인 실시예에 있어서, 상기 인접 워드라인의 워드라인 번호는 상기 독출 워드라인의 워드라인 번호보다 1 작을 수 있다.
예시적인 실시예에 있어서, 상기 인접 워드라인 전압은 상기 인접 워드라인의 워드라인 번호보다 작고, 상기 바운더리 워드라인의 워드라인 번호보다 큰 하위 워드라인에 인가되는 전압보다 클 수 있다.
예시적인 실시예에 있어서, 상기 인접 워드라인 전압은 상기 인접 워드라인의 워드라인 번호보다 작고, 상기 바운더리 워드라인의 워드라인 번호보다 큰 하위 워드라인에 인가되는 전압과 동일할 수 있다.
예시적인 실시예에 있어서, 상기 하위 워드라인은 데이터가 프로그램되지 않은 상기 이레이즈 영역에 포함될 수 있다.
예시적인 실시예에 있어서, 상기 차이 정보가 1인 경우, 상기 인접 워드라인의 워드라인 번호는 상기 독출 워드라인의 워드라인 번호보다 1 클 수 있다.
예시적인 실시예에 있어서, 상기 인접 워드라인 전압은 상기 제2 전압일 수 있다.
예시적인 실시예에 있어서, 상기 독출 워드라인이 상기 프로그램 영역에 포함되는 경우 상기 독출 워드라인 전압은 제3 전압에 상응하고, 상기 차이 정보가 0인 경우, 상기 독출 워드라인 전압은 상기 제3 전압보다 작은 제4 전압일 수 있다.
예시적인 실시예에 있어서, 상기 인접 워드라인의 워드라인 번호는 상기 독출 워드라인의 워드라인 번호보다 1크고, 상기 인접 워드라인 전압은 상기 제2 전압일 수 있다.
예시적인 실시예에 있어서, 상기 바운더리 워드라인이 상기 메모리 블록에 포함되는 최상위 워드라인에 해당하는 경우, 상기 인접 워드라인 전압은 상기 제1 전압일 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 메모리 장치의 독출 방법은 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막 프로그램된 워드라인에 상응하는 바운더리 워드라인을 수신하는 단계, 독출 어드레스에 상응하는 독출 워드라인의 워드라인 번호 및 상기 바운더리 워드라인의 워드라인 번호에 기초하여 차이 정보를 생성하는 단계, 상기 차이 정보에 기초하여 상기 독출 워드라인에 인가되는 독출 전압을 결정하는 단계 및 상기 독출 전압에 기초하여 상기 독출 어드레스에 상응하는 독출 데이터를 출력하는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 독출 워드라인은 데이터가 프로그램된 프로그램 영역에 포함될 수 있다.
예시적인 실시예에 있어서, 상기 차이 정보는 상기 바운더리 워드라인의 워드라인 번호 및 상기 독출 워드라인의 워드라인 번호의 차에 해당할 수 있다.
예시적인 실시예에 있어서, 상기 바운더리 워드라인의 워드라인 번호에 기초하여 상기 독출 전압이 결정될 수 있다.
예시적인 실시예에 있어서, 상기 바운더리 워드라인의 워드라인 번호가 증가함에 따라 상기 독출 전압이 증가할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 메모리 장치는 워드라인들 및 비트라인들의 교차 영역에 배열된 메모리 셀들을 갖는 메모리 셀 어레이, 독출 어드레스에 상응하는 독출 워드라인에 인가되는 독출 워드라인 전압 및 상기 독출 워드라인에 인접한 인접 워드라인에 인가되는 인접 워드라인 전압을 발생하는 전압 발생기 및 상기 독출 어드레스에 상응하는 독출 워드라인의 위치 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인의 워드라인의 위치의 거리차에 기초하여 생성되는 차이 정보에 따라 상기 독출 워드라인 전압 및 상기 인접 워드라인 전압을 발생하도록 상기 전압 발생기를 제어하는 제어 회로를 포함한다.
본 발명의 실시예들에 따른 메모리 장치의 독출 방법은 독출 워드라인과 바운더리 워드라인에 기초하여 결정되는 차이 정보에 따라 독출 워드라인에 인가되는 전압 및 독출 워드라인에 인접한 인접 워드라인에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 장치의 독출 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 독출 방법을 수행하는 메모리 장치를 나타내는 블록도이다.
도 3은 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면이다.
도 4 및 도 5는 차이 정보가 1보다 큰 경우, 도 1의 메모리 장치의 독출 방법의 일 예를 설명하기 위한 도면들이다.
도 6 및 도 7은 차이 정보가 1보다 큰 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면들이다.
도 8 및 도 9는 차이 정보가 1보다 큰 경우, 도 1의 메모리 장치의 독출 방법의 다른 예를 설명하기 위한 도면들이다.
도 10 및 도 11은 차이 정보가 1보다 큰 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 다른 예를 나타내는 도면들이다.
도 12은 도 2의 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 도면이다.
도 13는 도 2의 메모리 장치에 포함되는 메모리 셀 어레이의 다른 예를 나타내는 도면이다.
도 14는 도 2의 메모리 장치에 포함되는 메모리 셀 어레이의 또 다른 예를 나타내는 도면이다.
도 15는 차이 정보가 1인 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면이다.
도 16은 차이 정보가 0인 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면이다.
도 17은 바운더리 워드라인이 최상위 워드라인에 해당되는 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면이다.
도 18은 본 발명의 실시예들에 따른 메모리 장치의 독출 방법을 나타내는 순서도이다.
도 19 및 도 20은 본 발명의 실시예들에 따른 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면들이다.
도 21은 도 18의 메모리 장치의 독출 방법을 설명하기 위한 도면이다.
도 22는 독출 워드라인에 따른 문턱 전압 및 독출 전압을 나타내는 도면이다.
도 23은 바운더리 워드라인에 따른 문턱 전압 및 독출 전압을 나타내는 도면이다.
도 24는 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 블록도이다.
도 25는 본 발명의 실시에들에 따른 메모리 장치가 메모리 카드에 응용된 예를 나타내는 도면이다.
도 26은 본 발명의 실시에들에 따른 메모리 장치가 솔리드 스테이트 드라이브에 응용된 예를 나타내는 도면이다.
도 27은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 메모리 장치의 독출 방법을 나타내는 순서도이고, 도 2는 본 발명의 실시예들에 따른 독출 방법을 수행하는 메모리 장치를 나타내는 블록도이고, 도 3은 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면이다.
도 1 내지 도 3을 참조하면, 메모리 장치(100)의 독출 방법에서는 메모리 셀 어레이(110)에 포함되는 메모리 블록(111)에서 마지막 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 워드라인 번호를 수신한다(S100). 예를 들어, 바운더리 워드라인(BWL)의 워드라인 번호는 메모리 컨트롤러로부터 제공될 수 있다. 독출 어드레스에 상응하는 독출 워드라인(RWL)의 워드라인 번호에서 바운더리 워드라인(BWL)의 워드라인 번호를 뺀 값에 상응하는 차이 정보(DI)를 생성한다(S300). 차이 정보(DI)는 독출 어드레스에 상응하는 독출 워드라인(RWL)의 워드라인의 위치 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 위치의 거리차이에 기초하여 생성될 수 있다. 상기 거리차이는 물리적인 거리 또는 워드라인 번호에 의하여 구분된 논리적인 거리일 수 있다.
예를 들어, 메모리 블록(111)에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 워드라인 번호는 N-4일 수 있다. 바운더리 워드라인(BWL)의 워드라인 번호가 N-4이고, 독출 워드라인(RWL)의 워드라인 번호가 N+1인 경우, 독출 워드라인(RWL)의 워드라인 번호에서 바운더리 워드라인(BWL)의 워드라인 번호를 뺀 값에 상응하는 차이 정보(DI)는 5일 수 있다. 또한, 바운더리 워드라인(BWL)의 워드라인 번호가 N-4이고, 독출 워드라인(RWL)의 워드라인 번호가 N-3인 경우, 독출 워드라인(RWL)의 워드라인 번호에서 바운더리 워드라인(BWL)의 워드라인 번호를 뺀 값에 상응하는 차이 정보(DI)는 1일 수 있다. 또한, 바운더리 워드라인(BWL)의 워드라인 번호가 N-4이고, 독출 워드라인(RWL)의 워드라인 번호가 N-4인 경우, 독출 워드라인(RWL)의 워드라인 번호에서 바운더리 워드라인(BWL)의 워드라인 번호를 뺀 값에 상응하는 차이 정보(DI)는 0일 수 있다. 메모리 블록(111)은 프로그램 영역(115) 및 이레이즈(erase) 영역(113)을 포함할 수 있다. 프로그램 영역(115)은 바운더리 워드라인(BWL)의 워드라인 번호보다 작거나 같은 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N-4일 수 있다. N-4보다 작거나 같은 워드라인 번호에 상응하는 영역은 프로그램 영역(115)에 포함될 수 있다.
이레이즈(erase) 영역(113)은 바운더리 워드라인(BWL)의 워드라인 번호보다 큰 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N-4일 수 있다. N-4보다 큰 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)에 포함될 수 있다.
인접 워드라인(AWL)이 프로그램 영역(115)에 포함되는 경우, 인접 워드라인 전압(VAWL)은 제1 전압(V1)에 상응할 수 있다. 예를 들어, 바운더리 워드라인(BWL)의 워드라인 번호가 N-4일 수 있다. 독출 워드라인(RWL)의 워드라인 번호는 2인 경우, 인접 워드라인(AWL)의 워드라인 번호는 1 및 3일 수 있다. 인접 워드라인(AWL)의 워드라인 번호 1 및 3에 상응하는 워드라인들은 프로그램 영역(115)에 포함될 수 있다. 이 경우, 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)은 제1 전압(V1)일 수 있다.
인접 워드라인(AWL)이 이레이즈 영역(113)에 포함되는 경우, 인접 워드라인 전압(VAWL)은 제1 전압(V1)보다 작은 제2 전압(V2)에 상응할 수 있다. 예를 들어, 바운더리 워드라인(BWL)의 워드라인 번호가 N-4일 수 있다. 독출 워드라인(RWL)의 워드라인 번호는 N인 경우, 인접 워드라인(AWL)의 워드라인 번호는 N+1 및 N-1일 수 있다. 인접 워드라인(AWL)의 워드라인 번호 N+1 및 N-1에 상응하는 워드라인들은 이레이즈 영역(113)에 포함될 수 있다. 이 경우, 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다. 제2 전압은 제1 전압보다 작을 수 있다.
차이 정보(DI)에 기초하여 독출 워드라인(RWL)에 인가되는 독출 워드라인 전압(VRWL) 및 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)을 결정한다(S500). 예를 들어, 차이 정보(DI)가 1보다 큰 경우, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 클 수 있다. 또한 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 작을 수 있다. 이 경우, 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다. 예를 들어, 차이 정보(DI)가 1인 경우, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 클 수 있고, 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다.
독출 워드라인 전압(VRWL) 및 인접 워드라인 전압(VAWL)에 기초하여 상기 독출 어드레스에 상응하는 독출 데이터를 출력한다(S700).
본 발명의 실시예에 따른 메모리 장치(100)는 차이정보(DI)에 기초하여 독출 워드라인(RWL) 및 인접 워드라인(AWL)에 서로 다른 독출 전압을 제공할 수 있다.
본 발명에 따른 메모리 장치(100)의 독출 방법을 사용하면, 독출 워드라인(RWL)과 바운더리 워드라인(BWL)에 기초하여 결정되는 차이 정보(DI)에 따라 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가하는 전압을 낮춤으로써 리드 디스터브(Read disturb)를 방지하고, 신뢰성을 높일 수 있다.
도 2를 참조하면, 메모리 장치(100)는 플래시 메모리 장치일 수 있으며, 메모리 셀 어레이(110), 페이지 버퍼부(120), 로우 디코더(130), 전압 발생기(140) 및 제어 회로(150)를 포함한다.
메모리 셀 어레이(110)는 복수의 워드 라인들 및 복수의 비트 라인들에 각각 연결되는 복수의 메모리 셀들을 포함한다. 상기 복수의 메모리 셀들은 각각 NAND 또는 NOR 플래시 메모리 셀들일 수 있으며, 2차원 어레이(array) 구조 또는 3차원 수직 어레이 구조로 배열될 수 있다.
상기 복수의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 메모리 셀(Single Level memory Cell; SLC)들 또는 복수의 데이터 비트들을 저장하는 멀티 레벨 메모리 셀(Multi Level memory Cell; MLC)들일 수 있다. 멀티 레벨 메모리 셀의 경우에 기입 모드에서의 프로그램 방식은 쉐도우 프로그램 방식, 리프로그램 방식 또는 온칩 버퍼드 프로그램 방식과 같은 다양한 프로그램 방식이 적용될 수 있다.
페이지 버퍼부(120)는 상기 복수의 비트 라인들에 연결되고, 메모리 셀 어레이(110)에 프로그램 될 기입 데이터를 저장하거나 혹은 메모리 셀 어레이(110)로부터 감지된 독출 데이터를 저장한다. 즉, 페이지 버퍼부(120)는 플래시 메모리 장치(100)의 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 페이지 버퍼부(120)는 기입 모드에서 기입 드라이버로서 동작하고, 독출 모드에서 감지 증폭기로서 동작할 수 있다.
로우 디코더(130)는 상기 복수의 워드 라인들에 연결되고, 로우 어드레스에 응답하여 상기 복수의 워드 라인들 중 적어도 하나를 선택할 수 있다. 전압 발생기(140)는 제어 회로(150)의 제어에 따라 프로그램 전압, 패스 전압, 검증 전압, 소거 전압 및 독출 전압과 같은 워드 라인 전압들을 생성할 수 있다. 제어 회로(150)는 메모리 셀 어레이(110)에 대한 데이터 저장, 소거 및 독출 동작을 수행하도록 페이지 버퍼부(120), 로우 디코더(130) 및 전압 발생기(140)를 제어할 수 있다.
제어 회로(150)는 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 독출 동작시, 제어 회로(150)는 독출 전압들을 발생하도록 전압 발생기(140)를 제어할 수 있다. 또한 제어 회로(150)는 선택된 워드 라인의 위치에 따라서, 비 선택 워드 라인들에 대응되는 독출 전압들이 각각 인가되도록 로우 디코더(130)를 제어할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 메모리 셀 어레이(110), 전압 발생기(140) 및 제어 회로(150)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드라인들 및 비트라인들의 교차 영역에 배열된 메모리 셀들을 갖을 수 있다. 전압 발생기(140)는 독출 어드레스에 상응하는 독출 워드라인(RWL)에 인가되는 독출 워드라인 전압(VRWL) 및 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)을 발생할 수 있다. 제어 회로(150)는 차이 정보(DI)에 기초하여 독출 워드라인 전압(VRWL) 및 인접 워드라인 전압(VAWL)을 발생하도록 전압 발생기(140)를 제어할 수 있다. 차이 정보(DI)는 독출 어드레스에 상응하는 독출 워드라인(RWL)의 워드라인 번호 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 워드라인 번호에 기초하여 생성될 수 있다. 예를 들어 차이 정보(DI)는 독출 워드라인(RWL)의 워드라인 번호에서 바운더리 워드라인(BWL)의 워드라인 번호를 뺀 값일 수 있다.
차이 정보(DI)는 독출 어드레스에 상응하는 독출 워드라인(RWL)의 워드라인의 위치 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 위치의 거리차이에 기초하여 생성될 수 있다. 상기 거리차이는 물리적인 거리 또는 워드라인 번호에 의하여 구분된 논리적인 거리일 수 있다.본 발명의 실시예에 따른 메모리 장치(100)는 차이 정보(DI)에 기초하여 독출 워드라인(RWL) 및 인접 워드라인(AWL)에 서로 다른 독출 전압을 제공할 수 있다.
도 4 및 도 5는 차이 정보가 1보다 큰 경우, 도 1의 메모리 장치의 독출 방법의 일 예를 설명하기 위한 도면들이다.
도 4 및 도 5를 참조하면, 차이 정보(DI)가 1보다 큰 경우, 독출 워드라인(RWL)의 워드라인 번호는 바운더리 워드라인(BWL)의 워드라인 번호보다 클 수 있다. 예를 들어, 바운더리 워드라인(BWL)의 워드라인 번호는 N-4이고, 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있다. 이 경우, 차이 정보(DI)는 독출 워드라인(RWL)의 워드라인 번호에서 바운더리 워드라인(BWL)의 워드라인 번호를 뺀 값에 해당하는 4일 수 있다.
차이 정보(DI)가 1보다 큰 경우, 독출 워드라인(RWL) 및 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)은 이레이즈 영역(113)에 포함될 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N+1일 수 있다. 인접 워드라인(AWL)에 상응하는 메모리 셀의 등가 저항은 R1일 수 있다. 인접 워드라인(AWL)에 상응하는 메모리 셀의 상태는 이레이즈 상태일 수 있다. 인접 워드라인(AWL)에 상응하는 메모리 셀의 상태가 이레이즈 상태인 경우, 등가 저항의 값은 작을 수 있다. 따라서, 인접 워드라인(AWL)이 이레이즈 영역(113)에 포함되는 경우, 인접 워드라인(AWL)에 인가되는 전압은 제1 전압(V1)보다 작은 제2 전압(V2)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압을 높게 유지하면, 독출 동작시 에러율이 증가할 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제1 전압(V1)보다 낮은 제2 전압(V2)인 경우, 독출 동작시 에러율이 감소할 수 있다.
예시적인 실시예에 있어서, 차이 정보(DI)가 1보다 큰 경우, 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N+1일 수 있다. 이 경우, 인접 워드라인(AWL)은 이레이즈 영역(113)에 포함될 수 있고, 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다.
예시적인 실시예에 있어서, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 클 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N이고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N+1인 경우, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 클 수 있다.
예시적인 실시예에 있어서, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 또는 2 클 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N이고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N+1및 N+2인 경우, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 또는 2 클 수 있다.
차이 정보(DI)는 독출 어드레스에 상응하는 독출 워드라인(RWL)의 워드라인의 위치 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 위치의 거리차이에 기초하여 생성될 수 있다. 상기 거리차이는 물리적인 거리 또는 워드라인 번호에 의하여 구분된 논리적인 거리일 수 있다. 본 발명의 메모리 장치(100)은 차이 정보(DI)에 기초하여 독출 워드라인(RWL) 및 인접 워드라인(AWL)에 서로 다른 독출 전압을 제공할 수 있다.
본 발명에 따른 메모리 장치(100)의 독출 방법을 사용하면, 독출 워드라인(RWL)과 바운더리 워드라인(BWL)에 기초하여 결정되는 차이 정보(DI)에 따라 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.
도 6 및 도 7은 차이 정보가 1보다 큰 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면들이다.
도 6및 도 7을 참조하면, 메모리 블록(111)은 프로그램 영역(115) 및 이레이즈(erase) 영역(113)을 포함할 수 있다. 프로그램 영역(115)은 바운더리 워드라인(BWL)의 워드라인 번호보다 작거나 같은 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N-4일 수 있다. N-4보다 작거나 같은 워드라인 번호에 상응하는 영역은 프로그램 영역(115)에 포함될 수 있다. 이레이즈(erase) 영역(113)은 바운더리 워드라인(BWL)의 워드라인 번호보다 큰 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N-4일 수 있다. N-4보다 큰 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)에 포함될 수 있다.
예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N+1일 수 있다. 이 경우, 인접 워드라인(AWL)은 이레이즈 영역(113)에 포함될 수 있고, 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다.
예시적인 실시예에 있어서, 인접 워드라인 전압(VAWL)은 인접 워드라인(AWL)의 워드라인 번호보다 큰 상위 워드라인에 인가되는 전압(VA)보다 클 수 있다. 예를 들어, 독출 워드라인(RWL)의 워드라인 번호가 N이고, 인접 워드라인(AWL)의 워드라인 번호는 N+1인 경우, 상위 워드라인의 워드라인 번호는 N+2, N+3일 수 있다. 상위 워드라인의 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제2 전압(V2)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제2 전압(V2)인 경우, 상위 워드라인에 인가되는 전압(VA)은 제2 전압(V2)보다 낮은 전압일 수 있다.
예시적인 실시예에 있어서, 인접 워드라인 전압(VAWL)은 인접 워드라인(AWL)의 워드라인 번호보다 큰 상위 워드라인에 인가되는 전압(VA)과 동일할 수 있다. 예를 들어, 독출 워드라인(RWL)의 워드라인 번호가 N이고, 인접 워드라인(AWL)의 워드라인 번호는 N+1인 경우, 상위 워드라인의 워드라인 번호는 N+2, N+3일 수 있다. 상위 워드라인의 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제2 전압(V2)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제2 전압(V2)인 경우, 상위 워드라인에 인가되는 전압(VA)은 제2 전압(V2)과 동일할 수 있다.
예시적인 실시예에 있어서, 상위 워드라인은 데이터가 프로그램되지 않은 이레이즈(erase) 영역(113)에 포함될 수 있다.
도 8 및 도 9는 차이 정보가 1보다 큰 경우, 도 1의 메모리 장치의 독출 방법의 다른 예를 설명하기 위한 도면들이다.
도 8 및 도 9를 참조하면, 차이 정보(DI)가 1보다 큰 경우, 독출 워드라인(RWL) 및 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)은 이레이즈 영역(113)에 포함될 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N-1일 수 있다. 인접 워드라인(AWL)에 상응하는 메모리 셀의 등가 저항은 R2일 수 있다. 인접 워드라인(AWL)에 상응하는 메모리 셀의 상태는 이레이즈 상태일 수 있다. 인접 워드라인(AWL)에 상응하는 메모리 셀의 상태가 이레이즈 상태인 경우, 등가 저항의 값은 작을 수 있다. 따라서, 인접 워드라인(AWL)이 이레이즈 영역(113)에 포함되는 경우, 인접 워드라인(AWL)에 인가되는 전압은 제1 전압(V1)보다 작은 제2 전압(V2)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압을 높게 유지하면, 독출 동작시 에러율이 증가할 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제1 전압(V1)보다 낮은 제2 전압(V2)인 경우, 독출 동작시 에러율이 감소할 수 있다.
예시적인 실시예에 있어서, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 작을 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N이고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N-1인 경우, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 작을 수 있다.
예시적인 실시예에 있어서, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 또는 2 작을 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N이고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N-1및 N-2인 경우, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 또는 2 작을 수 있다.
본 발명의 실시예에 따른 메모리 장치(100)는 독출 어드레스에 상응하는 독출 워드라인(RWL)의 워드라인의 위치 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 위치의 거리차이인 차이 정보(DI)에 기초하여 독출 워드라인(RWL) 및 인접 워드라인(AWL)에 서로 다른 독출 전압을 제공할 수 있다. 상기 거리차이는 물리적인 거리 또는 워드라인 번호에 의하여 구분된 논리적인 거리일 수 있다.
도 10 및 도 11은 차이 정보가 1보다 큰 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 다른 예를 나타내는 도면들이다.
도 10 및 도 11을 참조하면, 메모리 블록(111)은 프로그램 영역(115) 및 이레이즈(erase) 영역(113)을 포함할 수 있다. 프로그램 영역(115)은 바운더리 워드라인(BWL)의 워드라인 번호보다 작거나 같은 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N-4일 수 있다. N-4보다 작거나 같은 워드라인 번호에 상응하는 영역은 프로그램 영역(115)에 포함될 수 있다. 이레이즈(erase) 영역(113)은 바운더리 워드라인(BWL)의 워드라인 번호보다 큰 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N-4일 수 있다. N-4보다 큰 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)에 포함될 수 있다.
예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N-1일 수 있다. 이 경우, 인접 워드라인(AWL)은 이레이즈 영역(113)에 포함될 수 있고, 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다.
예시적인 실시예에 있어서, 인접 워드라인 전압(VAWL)은 인접 워드라인(AWL)의 워드라인 번호보다 작고, 바운더리 워드라인(BWL)의 워드라인 번호보다 큰 하위 워드라인에 인가되는 전압(VA)보다 클 수 있다. 예를 들어, 바운더리 워드라인(BWL)의 워드라인 번호가 N-4이고, 독출 워드라인(RWL)의 워드라인 번호가 N이고, 인접 워드라인(AWL)의 워드라인 번호는 N-1인 경우, 하위 워드라인의 워드라인 번호는 N-2, N-3일 수 있다. 하위 워드라인의 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제2 전압(V2)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제2 전압(V2)인 경우, 하위 워드라인에 인가되는 전압(VA)은 제2 전압(V2)보다 낮은 전압일 수 있다.
예시적인 실시예에 있어서, 인접 워드라인 전압(VAWL)은 인접 워드라인(AWL)의 워드라인 번호보다 작고, 바운더리 워드라인(BWL)의 워드라인 번호보다 큰 하위 워드라인에 인가되는 전압(VA)과 동일할 수 있다. 예를 들어, 바운더리 워드라인(BWL)의 워드라인 번호가 N-4이고, 독출 워드라인(RWL)의 워드라인 번호가 N이고, 인접 워드라인(AWL)의 워드라인 번호는 N-1인 경우, 하위 워드라인의 워드라인 번호는 N-2, N-3일 수 있다. 하위 워드라인의 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제2 전압(V2)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제2 전압(V2)인 경우, 하위 워드라인에 인가되는 전압(VA)은 제2 전압(V2)과 동일할 수 있다.
예시적인 실시예에 있어서, 하위 워드라인은 데이터가 프로그램되지 않은 이레이즈(erase) 영역(113)에 포함될 수 있다.
본 발명의 실시예에 따른 메모리 장치(100)는 독출 어드레스에 상응하는 독출 워드라인(RWL)의 워드라인의 위치 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 위치의 거리차이인 차이 정보(DI)에 기초하여 독출 워드라인(RWL) 및 인접 워드라인(AWL)에 서로 다른 독출 전압을 제공할 수 있다. 상기 거리차이는 물리적인 거리 또는 워드라인 번호에 의하여 구분된 논리적인 거리일 수 있다. 본 발명에 따른 메모리 장치(100)의 독출 방법을 사용하면, 독출 워드라인(RWL)과 바운더리 워드라인(BWL)에 기초하여 결정되는 차이 정보(DI)에 따라 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.
도 12는 도 2의 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 도면이다.
도 12를 참조하면, 메모리 셀 어레이(110a)는 복수의 메모리 셀(MC1)들을 포함할 수 있다. 동일한 열에 배열된 메모리 셀(MC1)들은 비트 라인들(BL(1), ..., BL(m)) 중 하나와 공통 소스 라인(CSL) 사이에 병렬로 배치될 수 있으며, 동일한 행에 배열된 메모리 셀(MC1)들은 워드 라인들(WL(1), WL(2), ..., WL(n)) 중 하나에 공통으로 연결될 수 있다. 예를 들어, 제1 열에 배열된 메모리 셀들은 제1 비트 라인(WL(1))과 공통 소스 라인(CSL) 사이에 병렬로 배치될 수 있다. 제1 행에 배열된 메모리 셀들의 게이트 전극들은 제1 워드 라인(WL(1))에 공통으로 연결될 수 있다. 메모리 셀(MC1)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다. 메모리 셀 어레이(110a)를 포함하는 NOR형 플래시 메모리 장치는 바이트(byte) 단위 또는 워드(word) 단위로 기입 동작 및 독출 동작을 수행하며, 블록(block, 112a) 단위로 소거 동작을 수행할 수 있다.
도 13은 도 2의 메모리 장치에 포함되는 메모리 셀 어레이의 다른 예를 나타내는 도면이다.
도 13을 참조하면, 메모리 셀 어레이(110b)는 스트링 선택 트랜지스터(SST)들, 접지 선택 트랜지스터(GST)들 및 메모리 셀(MC2)들을 포함할 수 있다. 스트링 선택 트랜지스터(SST)들은 비트 라인들(BL(1), ..., BL(m))에 연결되고, 접지 선택 트랜지스터(GST)들은 공통 소스 라인(CSL)에 연결될 수 있다. 동일한 열에 배열된 메모리 셀(MC2)들은 비트 라인들(BL(1), ..., BL(m)) 중 하나와 공통 소스 라인(CSL) 사이에 직렬로 배치될 수 있으며, 동일한 행에 배열된 메모리 셀(MC2)들은 워드 라인들(WL(1), WL(2), WL(3), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 즉, 스트링 선택 트랜지스터(SST)들과 접지 선택 트랜지스터(GST)들 사이에 메모리 셀(MC2)들이 직렬로 연결될 수 있으며, 스트링 선택 라인(SSL)과 접지 선택 라인(GSL) 사이에는 16개, 32개 또는 64개의 복수의 워드 라인들이 배열될 수 있다.
스트링 선택 트랜지스터(SST)들은 스트링 선택 라인(SSL)에 연결되어, 스트링 선택 라인(SSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있고, 접지 선택 트랜지스터(GST)들은 접지 선택 라인(GSL)에 연결되어, 접지 선택 라인(GSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있다. 메모리 셀(MC2)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
메모리 셀 어레이(110b)를 포함하는 NAND형 플래시 메모리 장치는 페이지(page, 111b) 단위로 기입 동작 및 독출 동작을 수행하며, 블록(112b) 단위로 소거 동작을 수행할 수 있다. 한편, 실시예에 따라서, 페이지 버퍼들은 각각 짝수 비트 라인과 홀수 비트 라인이 하나씩 연결될 수 있다. 이 경우, 짝수 비트 라인들은 짝수 페이지를 형성하고, 홀수 비트 라인들은 홀수 페이지를 형성하며, 메모리 셀(MC2)들에 대한 기입 동작은 짝수 페이지와 홀수 페이지가 번갈아가며 순차적으로 수행될 수 있다.
도 14는 도 2의 메모리 장치에 포함되는 메모리 셀 어레이의 또 다른 예을 나타내는 도면이다.
도 14를 참조하면, 메모리 셀 어레이(110c)는 수직 구조를 가지는 복수의 스트링(113c)들을 포함할 수 있다. 스트링(113c)은 제2 방향을 따라 복수 개로 형성되어 스트링 열을 형성할 수 있으며, 상기 스트링 열은 제3 방향을 따라 복수 개로 형성되어 스트링 어레이를 형성할 수 있다. 복수의 스트링(113c)들은 비트 라인들(BL(1), ..., BL(m))과 공통 소스 라인(CSL) 사이에 제1 방향을 따라 직렬로 배치되는 접지 선택 트랜지스터(GSTV)들, 메모리 셀(MC3)들 및 스트링 선택 트랜지스터(SSTV)들을 각각 포함할 수 있다.
접지 선택 트랜지스터(GSTV)들은 접지 선택 라인들(GSL11, GSL12, ..., GSLi1, GSLi2)에 각각 연결되고, 스트링 선택 트랜지스터(SSTV)들은 스트링 선택 라인들(SSL11, SSL12, ..., SSLi1, SSLi2)에 각각 연결될 수 있다. 동일한 층에 배열되는 메모리 셀(MC3)들은 워드 라인들(WL(1), WL(2), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 접지 선택 라인들(GSL11, ..., GSLi2) 및 스트링 선택 라인들(SSL11, ..., SSLi2)은 상기 제2 방향으로 연장되며 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 워드 라인들(WL(1), ..., WL(n))은 상기 제2 방향으로 연장되며 상기 제1 방향 및 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 비트 라인들(BL(1), ..., BL(m))은 상기 제3 방향으로 연장되며 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 메모리 셀(MC3)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
메모리 셀 어레이(110c)를 포함하는 수직형 플래시 메모리 장치는 NAND 플래시 메모리 셀들을 포함하므로, NAND형 플래시 메모리 장치와 마찬가지로 페이지 단위로 기입 동작 및 독출 동작을 수행하며, 블록 단위로 소거 동작을 수행한다.
실시예에 따라서, 하나의 스트링(113c)에 포함되는 두 개의 스트링 선택 트랜지스터들은 하나의 스트링 선택 라인에 연결되고 하나의 스트링에 포함되는 두 개의 접지 선택 트랜지스터들은 하나의 접지 선택 라인에 연결되도록 구현될 수도 있다. 또한, 실시예에 따라서, 하나의 스트링은 하나의 스트링 선택 트랜지스터 및 하나의 접지 선택 트랜지스터를 포함하여 구현될 수도 있다.
본 발명에 따른 메모리 장치(100)의 독출 방법을 사용하면, 독출 워드라인(RWL)과 바운더리 워드라인(BWL)에 기초하여 결정되는 차이 정보(DI)에 따라 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.
도 15는 차이 정보가 1인 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면이다.
도 15를 참조하면, 메모리 블록(111)은 프로그램 영역(115) 및 이레이즈(erase) 영역(113)을 포함할 수 있다. 프로그램 영역(115)은 바운더리 워드라인(BWL)의 워드라인 번호보다 작거나 같은 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N-1일 수 있다. N-1보다 작거나 같은 워드라인 번호에 상응하는 영역은 프로그램 영역(115)에 포함될 수 있다. 이레이즈(erase) 영역(113)은 바운더리 워드라인(BWL)의 워드라인 번호보다 큰 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N-1일 수 있다. N-1보다 큰 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)에 포함될 수 있다.
예를 들어, 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있고, 바운더리 워드라인(BWL)의 워드라인 번호는 N-1일 수 있다. 차이 정보(DI)는 독출 워드라인(RWL)의 워드라인 번호에서 바운더리 워드라인(BWL)의 워드라인 번호를 뺀 값일 수 있다. 이 경우, 차이 정보(DI)는 1일 수 있다. 차이 정보(DI)가 1인 경우, 워드라인 번호 N+1에 상응하는 워드라인은 이레이즈 영역(113)에 포함될 수 있다. 또한 차이 정보(DI)가 1인 경우, 워드라인 번호 N-1에 상응하는 워드라인은 프로그램 영역(115)에 포함될 수 있다. 이레이즈 영역(113)에 포함되는 메모리 셀에 상응하는 등가 저항의 값은 프로그램 영역(115)에 포함되는 메모리 셀에 상응하는 등가 저항의 보다 작을 수 있다. 따라서, 인접 워드라인(AWL)이 이레이즈 영역(113)에 포함되는 경우, 인접 워드라인(AWL)에 인가되는 전압은 제1 전압(V1)보다 작은 제2 전압(V2)일 수 있다. 인접 워드라인(AWL)에 인가되는 전압을 높게 유지하면, 독출 동작시 에러율이 증가할 수 있다. 인접 워드라인(AWL)에 인가되는 전압이 제1 전압(V1)보다 낮은 제2 전압(V2)인 경우, 독출 동작시 에러율이 감소할 수 있다.
예시적인 실시예에 있어서, 차이 정보(DI)가 1인 경우, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 클 수 있다. 예를 들어, 독출 워드라인(RWL)의 워드라인 번호는 N이고, 바운더리 워드라인(BWL)의 워드라인 번호는 N-1인 경우, 차이 정보(DI)는 1일 수 있다. 이 경우, 인접 워드라인(AWL)의 워드라인 번호는 N+1일 수 있다.
예시적인 실시예에 있어서, 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다. 예를 들어 인접 워드라인(AWL)의 워드라인 번호가 N+1인 경우, 워드라인 번호 N+1에 상응하는 워드라인에 인가되는 전압은 제2 전압(V2)일 수 있고, 워드라인 번호 N-1에 상응하는 워드라인에 인가되는 전압은 제1 전압(V1)일 수 있다. 제1 전압(V1)은 제2 전압(V2)보다 클 수 있다.
예시적인 실시예에 있어서, 인접 워드라인 전압(VAWL)은 인접 워드라인(AWL)의 워드라인 번호보다 큰 상위 워드라인에 인가되는 전압(VA)보다 클 수 있다. 예시적인 실시예에 있어서, 인접 워드라인 전압(VAWL)은 인접 워드라인(AWL)의 워드라인 번호보다 큰 상위 워드라인에 인가되는 전압(VA)과 동일할 수 있다. 예시적인 실시예에 있어서, 상위 워드라인은 데이터가 프로그램되지 않은 이레이즈(erase) 영역(113)에 포함될 수 있다.
도 16은 차이 정보가 0인 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면이다.
도 16을 참조하면, 메모리 블록(111)은 프로그램 영역(115) 및 이레이즈(erase) 영역(113)을 포함할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N일 수 있다. N보다 작거나 같은 워드라인 번호에 상응하는 영역은 프로그램 영역(115)에 포함될 수 있다. 또한, N-1보다 큰 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)에 포함될 수 있다.
도 21에서 후술하는 바와 같이, 프로그램 동작에서 바운더리 워드라인(BWL)의 워드라인 번호가 증가함에 따라 프로그램된 워드라인에 상응하는 메모리 셀의 문턱 전압 산포가 변동할 수 있다. 예를 들어, 프로그램 동작에서 바운더리 워드라인(BWL)의 워드라인 번호가 증가함에 따라 프로그램된 워드라인에 상응하는 메모리 셀의 문턱 전압 산포는 제1 상태(P1)에서 제1 프라임 상태(P1`)로 변동될 수 있다. 이 경우, 프로그램된 워드라인에 상응하는 메모리 셀로부터 데이터를 독출하는 경우, 독출 워드라인 전압(VRWL)을 변동할 수 있다.
예시적인 실시예에 있어서, 독출 워드라인(RWL)이 프로그램 영역(115)에 포함되는 경우 독출 워드라인 전압(VRWL)은 제3 전압(V3)에 상응하고, 차이 정보(DI)가 0인 경우, 독출 워드라인 전압(VRWL)은 제3 전압(V3)보다 작은 제4 전압(V4)일 수 있다. 예를 들어, 독출 워드라인(RWL)의 워드라인 번호는 N이고, 바운더리 워드라인(BWL)의 워드라인 번호는 N일 수 있다. 차이 정보(DI)는 독출 워드라인(RWL)의 워드라인 번호에서 바운더리 워드라인(BWL)의 워드라인 번호를 뺀 값일 수 있다. 이 경우, 차이 정보(DI)는 0일 수 있다.
예를 들어 메모리 블록(111)에서 마지막에 프로그램된 워드라인의 워드라인 번호가 N인 경우, 워드라인 번호N에 상응하는 메모리 셀의 문턱 전압 산포는 제1 상태(P1)일 수 있다. 제1 상태(P1)에 상응하는 메모리 셀로부터 데이터를 독출하기 위한 독출 워드라인 전압(VRWL)은 제1 프라임 상태(P1`)에 상응하는 메모리 셀로부터 데이터를 독출하기 위한 독출 워드라인 전압(VRWL)보다 작을 수 있다. 따라서, 차이 정보(DI)가 0인 경우, 독출 워드라인 전압(VRWL)은 제3 전압(V3)보다 작은 제4 전압(V4)일 수 있다.
본 발명에 따른 메모리 장치(100)의 독출 방법을 사용하면, 독출 워드라인(RWL)과 바운더리 워드라인(BWL)에 기초하여 결정되는 차이 정보(DI)에 따라 독출 워드라인(RWL)에 인가하는 전압을 낮춤으로써 독출 동작에서 에러율을 낮출 수 있다.
예시적인 실시예에 있어서, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1크고, 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N이고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N+1인 경우, 인접 워드라인(AWL)의 워드라인 번호는 독출 워드라인(RWL)의 워드라인 번호보다 1 클 수 있다. 예를 들어 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있고, 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)의 워드라인 번호는 N+1일 수 있다. 이 경우, 인접 워드라인(AWL)은 이레이즈 영역(113)에 포함될 수 있고, 인접 워드라인(AWL)에 인가되는 인접 워드라인 전압(VAWL)은 제2 전압(V2)일 수 있다.
도 17은 바운더리 워드라인이 최상위 워드라인에 해당되는 경우, 도 2의 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면이다.
도 17을 참조하면, 바운더리 워드라인(BWL)이 메모리 블록(111)에 포함되는 최상위 워드라인에 해당하는 경우, 인접 워드라인 전압(VAWL)은 제1 전압(V1)일 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호는 N+3일 수 있다. 워드라인 번호 N+3은 메모리 블록(111)의 최상위 워드라인일 수 있다. 바운더리 워드라인(BWL)은 최상위 워드라인일 수 있다. 이 경우, 독출 워드라인(RWL)의 워드라인 번호가 N이면, 워드라인 번호 N+1 및 N-1에 상응하는 워드라인에 인가되는 전압은 제1 전압(V1)일 수 있다.
본 발명에 따른 메모리 장치(100)의 독출 방법을 사용하면, 독출 워드라인(RWL)과 바운더리 워드라인(BWL)에 기초하여 결정되는 차이 정보(DI)에 따라 독출 워드라인(RWL)에 인가되는 전압 및 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.
도 18은 본 발명의 실시예들에 따른 메모리 장치의 독출 방법을 나타내는 순서도이다. 도 19 및 도 20은 본 발명의 실시예들에 따른 메모리 장치에 포함되는 메모리 블록의 일 예를 나타내는 도면들이다.
도 18내지 20을 참조하면, 메모리 장치(100)의 독출 방법에서는 메모리 셀 어레이(110)에 포함되는 메모리 블록(111)에서 마지막 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)을 수신한다(S200). 독출 어드레스에 상응하는 독출 워드라인(RWL)의 워드라인 번호 및 바운더리 워드라인(BWL)의 워드라인 번호에 기초하여 차이 정보(DI)를 생성한다(S400).
예를 들어 차이 정보(DI)는 바운더리 워드라인(BWL)의 워드라인 번호에서 독출 워드라인(RWL)의 워드라인 번호를 뺀 값일 수 있다. 메모리 블록(111)에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 워드라인 번호는 N+2일 수 있다. 바운더리 워드라인(BWL)의 워드라인 번호가 N+2이고, 독출 워드라인(RWL)의 워드라인 번호가 N인 경우, 바운더리 워드라인(BWL)의 워드라인 번호에서 독출 워드라인(RWL)의 워드라인 번호를 뺀 값에 상응하는 차이 정보(DI)는 2일 수 있다. 또한 메모리 블록(111)에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인(BWL)의 워드라인 번호는 N+5일 수 있다. 바운더리 워드라인(BWL)의 워드라인 번호가 N+5이고, 독출 워드라인(RWL)의 워드라인 번호가 N인 경우, 바운더리 워드라인(BWL)의 워드라인 번호에서 독출 워드라인(RWL)의 워드라인 번호를 뺀 값에 상응하는 차이 정보(DI)는 5일 수 있다. 예시적인 실시예에 있어서, 차이 정보(DI)는 바운더리 워드라인(BWL)의 워드라인 번호 및 독출 워드라인(RWL)의 워드라인 번호의 차에 해당할 수 있다.
메모리 블록(111)은 프로그램 영역(115) 및 이레이즈(erase) 영역(113)을 포함할 수 있다. 프로그램 영역(115)은 바운더리 워드라인(BWL)의 워드라인 번호보다 작거나 같은 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N+2일 수 있다. N+2보다 작거나 같은 워드라인 번호에 상응하는 영역은 프로그램 영역(115)에 포함될 수 있다.
이레이즈(erase) 영역(113)은 바운더리 워드라인(BWL)의 워드라인 번호보다 큰 워드라인 번호에 상응할 수 있다. 예를 들어 바운더리 워드라인(BWL)의 워드라인 번호가 N+2일 수 있다. N+2보다 큰 워드라인 번호에 상응하는 영역은 이레이즈 영역(113)에 포함될 수 있다.
차이 정보(DI)에 기초하여 독출 워드라인(RWL)에 인가되는 독출 전압(VR)을 결정한다(S600). 예를 들어, 독출 워드라인(RWL)의 워드라인 번호는 N일 수 있다. 차이 정보(DI)가 2인 경우의 독출 워드라인(RWL)에 인가되는 독출 워드라인 전압(VRWL)은 차이 정보(DI)가 5인 경우의 독출 워드라인(RWL)에 인가되는 독출 워드라인 전압(VRWL)보다 작을 수 있다. 독출 전압(VR)에 기초하여 독출 어드레스에 상응하는 독출 데이터를 출력한다(S700).
본 발명에 따른 메모리 장치(100)의 독출 방법을 사용하면, 독출 워드라인(RWL)과 바운더리 워드라인(BWL)에 기초하여 결정되는 차이 정보(DI)에 따라 독출 워드라인(RWL)에 인가되는 전압 및 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.
도 21은 도 18의 메모리 장치의 독출 방법을 설명하기 위한 도면이고, 도 22는 독출 워드라인에 따른 문턱 전압 및 독출 전압(VR)을 나타내는 도면이고, 도 23은 바운더리 워드라인에 따른 문턱 전압 및 독출 전압을 나타내는 도면이다.
도 21을 참조하면, 프로그램 동작에서 바운더리 워드라인(BWL)의 워드라인 번호가 증가함에 따라 프로그램된 워드라인에 상응하는 메모리 셀의 문턱 전압 산포가 변동할 수 있다. 예를 들어, 프로그램 동작에서 바운더리 워드라인(BWL)의 워드라인 번호가 증가함에 따라 프로그램된 워드라인에 상응하는 메모리 셀의 문턱 전압 산포는 제1 상태(P1)에서 제1 프라임 상태(P1`)로 변동될 수 있다. 이 경우, 프로그램된 워드라인에 상응하는 메모리 셀로부터 데이터를 독출하는 경우, 독출 워드라인 전압(VRWL)을 변동할 수 있다.
도 20 및 도 22를 참조하면, 바운더리 워드라인(BWL)의 워드라인 번호가 고정된 경우, 독출 워드라인(RWL)의 워드라인 번호에 따라 독출 전압(VR)은 변동될 수 있다. 예를 들어, 바운더리 워드라인(BWL)의 워드라인 번호가 N+5일 수 있다. 바운더리 워드라인(BWL)의 워드라인 번호가 N+5인 경우, 독출 워드라인(RWL)의 워드라인 번호가 증가함에 따라 독출 워드라인(RWL)에 인가되는 독출 전압(VR)은 감소할 수 있다. 또한 바운더리 워드라인(BWL)의 워드라인 번호가 N+5인 경우, 독출 워드라인(RWL)의 워드라인 번호가 감소함에 따라 독출 워드라인(RWL)에 인가되는 독출 전압(VR)은 증가할 수 있다.
도 19, 도 20 및 도 23을 참조하면, 독출 워드라인(RWL)의 워드라인 번호가 고정된 경우, 바운더리 워드라인(BWL)의 워드라인 번호에 따라 독출 전압(VR)은 변동될 수 있다. 예를 들어, 독출 워드라인(RWL)의 워드라인 번호가 N일 수 있다. 독출 워드라인(RWL)의 워드라인 번호가 N인 경우, 바운더리 워드라인(BWL)의 워드라인 번호가 증가함에 따라 독출 워드라인(RWL)에 인가되는 독출 전압(VR)은 증가할 수 있다. 또한 독출 워드라인(RWL)의 워드라인 번호가 N인 경우, 독출 워드라인(RWL)의 워드라인 번호가 감소함에 따라 독출 워드라인(RWL)에 인가되는 독출 전압(VR)은 감소할 수 있다. 예시적인 실시예에 있어서, 바운더리 워드라인(BWL)의 워드라인 번호에 기초하여 독출 전압(VR)이 결정될 수 있다.
본 발명에 따른 메모리 장치(100)의 독출 방법을 사용하면, 독출 워드라인(RWL)과 바운더리 워드라인(BWL)에 기초하여 결정되는 차이 정보(DI)에 따라 독출 워드라인(RWL)에 인가되는 전압 및 독출 워드라인(RWL)에 인접한 인접 워드라인(AWL)에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.
도 24는 본 발명의 실시예들에 따른 메모리 시스템을 나타내는 블록도이다.
도 24를 참조하면, 메모리 시스템(800)은 메모리 컨트롤러(810) 및 비휘발성 메모리 장치(820)를 포함한다.
비휘발성 메모리 장치(820)는 메모리 셀 어레이(821), 페이지 버퍼부(822), 로우 디코더(823) 및 제어 회로(824)를 포함한다. 메모리 셀 어레이(821)는 복수의 메모리 셀(MC1, MC2, MC3)들을 포함하고, 페이지 버퍼부(822)는 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작하며, 로우 디코더(823)는 로우 어드레스에 응답하여 워드 라인을 선택할 수 있다. 제어 회로(824)는 페이지 버퍼부(822) 및 로우 디코더(823)를 제어한다.
메모리 컨트롤러(810)는 비휘발성 메모리 장치(820)를 제어한다.
메모리 컨트롤러(810)는 외부의 호스트(미도시)와 비휘발성 메모리 장치(820) 사이의 데이터 교환을 제어할 수 있다. 메모리 컨트롤러(810)는 중앙 처리 장치(811), 버퍼 메모리(812), 호스트 인터페이스(813) 및 메모리 인터페이스(814)를 포함할 수 있다. 중앙 처리 장치(811)는 상기 데이터 교환을 위한 동작을 수행할 수 있다. 버퍼 메모리(812)는 DRAM(Dynamic random access memory), SRAM(Static random access memory), PRAM, FRAM, RRAM, 또는 MRAM으로 구현될 수 있다. 실시예에 따라서, 버퍼 메모리(812)는 메모리 컨트롤러(810)의 내부 또는 외부에 위치할 수 있다.
호스트 인터페이스(813)는 상기 호스트와 연결되고, 메모리 인터페이스(814)는 비휘발성 메모리 장치(820)와 연결된다. 중앙 처리 장치(811)는 호스트 인터페이스(813)를 통하여 상기 호스트와 통신할 수 있다. 예를 들어, 호스트 인터페이스(813)는 USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성될 수 있다. 또한, 중앙 처리 장치(811)는 메모리 인터페이스(814)를 통하여 비휘발성 메모리 장치(820)와 통신할 수 있다. 실시예에 따라서, 메모리 컨트롤러(810)는 에러 정정을 위한 에러 정정 블록(815)을 더 포함할 수 있다. 실시예에 따라서, 메모리 컨트롤러(810)가 비휘발성 메모리 장치(820)에 빌트-인(built-in)되어 구현되거나, 메모리 컨트롤러(810) 및 비휘발성 메모리 장치(820)가 각각 별도의 칩으로 구현될 수 있다.
메모리 시스템(800)은 메모리 카드(memory card), 솔리드 스테이트 드라이브(solid state drive) 등과 같은 형태로 구현될 수 있다. 비휘발성 메모리 장치(820), 메모리 컨트롤러(810), 및/또는 메모리 시스템(800)은 다양한 형태들의 패키지를 이용하여 구현될 수 있는데, 예를 들어, PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지를 이용하여 구현될 수 있다.
도 25는 본 발명의 실시에들에 따른 메모리 장치가 메모리 카드에 응용된 예를 나타내는 도면이다.
도 25를 참조하면, 메모리 카드(900)는 복수의 접속 핀들(910), 메모리 컨트롤러(920) 및 비휘발성 메모리 장치(930)를 포함한다.
호스트(미도시)와 메모리 카드(900) 사이의 신호들이 송수신되도록 복수의 접속 핀들(910)은 상기 호스트에 연결될 수 있다. 복수의 접속 핀들(910)은 클록 핀, 커맨드 핀, 데이터 핀 및/또는 리셋 핀을 포함할 수 있다.
메모리 컨트롤러(920)는, 상기 호스트로부터 데이터를 수신하고, 상기 수신된 데이터를 비휘발성 메모리 장치(930)에 저장할 수 있다.
예를 들어, 메모리 카드(900)는 멀티미디어 카드(MultiMedia Card; MMC), 임베디드 멀티미디어 카드(embedded MultiMedia Card; eMMC), 하이브리드 임베디드 멀티미디어 카드(hybrid embedded MultiMedia Card; hybrid eMMC), SD(Secure Digital) 카드, 마이크로 SD 카드, 메모리 스틱(Memory Stick), ID 카드, PCMCIA(Personal Computer Memory Card International Association) 카드, 칩 카드(Chip Card), USB 카드, 스마트 카드(Smart Card), CF 카드(Compact Flash Card)등과 같은 메모리 카드일 수 있다.
실시예에 따라서, 메모리 카드(900)는 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 호스트에 장착될 수 있다.
도 26은 본 발명의 실시에들에 따른 메모리 장치가 솔리드 스테이트 드라이브에 응용된 예를 나타내는 도면이다.
도 26을 참조하면, 솔리드 스테이트 드라이브(Solid State Drive; SSD, 1000)는 메모리 컨트롤러(1010) 및 복수의 비휘발성 메모리 장치들(1020)을 포함한다.
메모리 컨트롤러(1010)는, 호스트(미도시)로부터 데이터를 수신하고, 상기 수신된 데이터를 복수의 비휘발성 메모리 장치들(1020)에 저장할 수 있다.
실시예에 따라서, 솔리드 스테이트 드라이브(1000)는 컴퓨터, 노트북, 핸드폰, 스마트 폰, MP3 플레이어, 피디에이, 피엠피, 디지털 TV, 디지털 카메라, 포터블 게임 콘솔 등과 같은 호스트에 장착될 수 있다.
도 27은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 27을 참조하면, 컴퓨팅 시스템(1100)은 프로세서(1110), 메모리 장치(1120), 사용자 인터페이스(1130) 및 메모리 시스템(800)을 포함한다. 실시예에 따라, 컴퓨팅 시스템(1100)은 베이스밴드 칩 셋(baseband chipset)과 같은 모뎀(1140)을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크들을 실행할 수 있다. 예를 들어, 프로세서(1110)는 마이크로프로세서 또는 중앙 처리 장치(CPU)일 수 있다. 프로세서(1110)는 어드레스 버스, 제어 버스 및/또는 데이터 버스와 같은 버스(1150)를 통하여 메모리 장치(1120)에 연결될 수 있다. 예를 들어, 메모리 장치(1120)는 DRAM, 모바일 DRAM, SRAM, PRAM, FRAM, RRAM 및/또는 MRAM으로 구현될 수 있다. 또한, 프로세서(1110)는 주변 구성요소 상호연결(peripheral component interconnect, PCI) 버스와 같은 확장 버스에 연결될 수 있다. 이에 따라, 프로세서(1110)는 키보드 또는 마우스와 같은 하나 이상의 입력 장치, 프린터 또는 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함하는 사용자 인터페이스(1130)를 제어할 수 있다. 모뎀(1140)은 외부 장치와 무선으로 데이터를 송수신할 수 있다. 메모리 장치(820)에는 프로세서(1110)에 의해 처리된 데이터 또는 모뎀(1140)을 통하여 수신된 데이터 등이 메모리 컨트롤러(810)를 통해 저장될 수 있다. 컴퓨팅 시스템(1100)은 동작 전압을 공급하기 위한 파워 서플라이를 더 포함할 수 있다. 또한, 컴퓨팅 시스템(1100)은, 실시예에 따라서, 응용 칩셋(application chipset), 카메라 이미지 프로세서(camera image processor, CIS) 등을 더 포함할 수 있다.
본 발명에 따른 메모리 장치의 독출 방법을 사용하면, 독출 워드라인과 바운더리 워드라인에 기초하여 결정되는 차이 정보에 따라 독출 워드라인에 인가되는 전압 및 독출 워드라인에 인접한 인접 워드라인에 인가하는 전압을 조절함으로써 성능을 높일 수 있다.
본 발명의 실시예들에 따른 메모리 장치의 독출 방법은 바운더리 워드라인과 독출 워드라인에 기초하여 결정되는 차이 정보에 따라 독출 워드라인에 인가하는 전압 및 독출 워드라인에 인접한 인접 워드라인에 인가하는 전압을 조절함으로써 에러율을 낮추고, 신뢰성을 높일 수 있어 다양한 반도체 장치에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 독출 어드레스에 상응하는 독출 워드라인의 워드라인의 위치 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막 프로그램된 워드라인에 상응하는 바운더리 워드라인의 위치의 거리차이에 기초하여 차이 정보를 생성하는 단계;
    상기 차이 정보에 기초하여 상기 독출 워드라인에 인가되는 독출 워드라인 전압 및 상기 독출 워드라인에 인접한 인접 워드라인에 인가되는 인접 워드라인 전압을 결정하는 단계; 및
    상기 독출 워드라인 전압 및 상기 인접 워드라인 전압에 기초하여 상기 독출 어드레스에 상응하는 독출 데이터를 출력하는 단계를 포함하는 메모리 장치의 독출 방법.
  2. 제1 항에 있어서, 상기 메모리 블록은,
    상기 바운더리 워드라인의 워드라인 번호보다 작거나 같은 워드라인 번호에 상응하는 프로그램 영역; 및
    상기 바운더리 워드라인의 워드라인 번호보다 큰 워드라인 번호에 상응하는 이레이즈(erase) 영역을 포함하고,
    상기 인접 워드라인이 상기 프로그램 영역에 포함되는 경우, 상기 인접 워드라인 전압은 제1 전압에 상응하고, 상기 인접 워드라인이 상기 이레이즈 영역에 포함되는 경우, 상기 인접 워드라인 전압은 상기 제1 전압보다 작은 제2 전압에 상응하는 것을 특징으로 하는 메모리 장치의 독출 방법.
  3. 제2 항에 있어서,
    상기 차이 정보가 1보다 큰 경우, 상기 인접 워드라인 전압은 상기 제2 전압인 것을 특징으로 하는 메모리 장치의 독출 방법.
  4. 제3 항에 있어서,
    상기 인접 워드라인의 워드라인 번호는 상기 독출 워드라인의 워드라인 번호보다 1 크고,
    상기 인접 워드라인 전압은 상기 인접 워드라인의 워드라인 번호보다 큰 상위 워드라인에 인가되는 전압보다 크거나 같은 것을 특징으로 하는 메모리 장치의 독출 방법.
  5. 제3 항에 있어서,
    상기 인접 워드라인의 워드라인 번호는 상기 독출 워드라인의 워드라인 번호보다 1 작고,
    상기 인접 워드라인 전압은 상기 인접 워드라인의 워드라인 번호보다 작고, 상기 바운더리 워드라인의 워드라인 번호보다 큰 하위 워드라인에 인가되는 전압보다 크거나 같은 것을 특징으로 하는 메모리 장치의 독출 방법.
  6. 제2 항에 있어서,
    상기 차이 정보가 1인 경우, 상기 인접 워드라인의 워드라인 번호는 상기 독출 워드라인의 워드라인 번호보다 1 크고,
    상기 인접 워드라인 전압은 상기 제2 전압인 것을 특징으로 하는 메모리 장치의 독출 방법.
  7. 제2 항에 있어서,
    상기 독출 워드라인이 상기 프로그램 영역에 포함되는 경우 상기 독출 워드라인 전압은 제3 전압에 상응하고,
    상기 차이 정보가 0인 경우, 상기 독출 워드라인 전압은 상기 제3 전압보다 작은 제4 전압인 것을 특징으로 하는 메모리 장치의 독출 방법.
  8. 제7 항에 있어서,
    상기 인접 워드라인의 워드라인 번호는 상기 독출 워드라인의 워드라인 번호보다 1크고,
    상기 인접 워드라인 전압은 상기 제2 전압인 것을 특징으로 하는 메모리 장치의 독출 방법.
  9. 워드라인들 및 비트라인들의 교차 영역에 배열된 메모리 셀들을 갖는 메모리 셀 어레이;
    독출 어드레스에 상응하는 독출 워드라인에 인가되는 독출 워드라인 전압 및 상기 독출 워드라인에 인접한 인접 워드라인에 인가되는 인접 워드라인 전압을 발생하는 전압 발생기; 및
    상기 독출 어드레스에 상응하는 독출 워드라인의 위치 및 메모리 셀 어레이에 포함되는 메모리 블록에서 마지막에 프로그램된 워드라인에 상응하는 바운더리 워드라인의 위치의 거리차이에 기초하여 생성되는 차이 정보에 따라 상기 독출 워드라인 전압 및 상기 인접 워드라인 전압을 발생하도록 상기 전압 발생기를 제어하는 제어 회로를 포함하는 메모리 장치.
  10. 제9 항에 있어서,
    상기 독출 워드라인은 데이터가 프로그램된 프로그램 영역에 포함되고,
    상기 차이 정보는 상기 바운더리 워드라인의 워드라인 번호 및 상기 독출 워드라인의 워드라인 번호의 차에 해당하는 것을 특징으로 하는 메모리 장치.
KR1020140096217A 2014-07-29 2014-07-29 메모리 장치의 독출 방법 Active KR102182804B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140096217A KR102182804B1 (ko) 2014-07-29 2014-07-29 메모리 장치의 독출 방법
US14/629,616 US9478299B2 (en) 2014-07-29 2015-02-24 Memory device and read method of memory device
US15/294,849 US9741440B2 (en) 2014-07-29 2016-10-17 Memory device and read method of memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140096217A KR102182804B1 (ko) 2014-07-29 2014-07-29 메모리 장치의 독출 방법

Publications (2)

Publication Number Publication Date
KR20160014247A KR20160014247A (ko) 2016-02-11
KR102182804B1 true KR102182804B1 (ko) 2020-11-25

Family

ID=55180716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140096217A Active KR102182804B1 (ko) 2014-07-29 2014-07-29 메모리 장치의 독출 방법

Country Status (2)

Country Link
US (2) US9478299B2 (ko)
KR (1) KR102182804B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449700B2 (en) * 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
KR102251815B1 (ko) 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
JP2020035504A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
JP7358496B2 (ja) * 2019-11-28 2023-10-10 長江存儲科技有限責任公司 メモリデバイスからデータを読み取る速度を高める方法
JP2021190150A (ja) * 2020-06-02 2021-12-13 キオクシア株式会社 メモリシステム及びメモリコントローラ
KR20220079235A (ko) * 2020-12-04 2022-06-13 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US12039178B2 (en) * 2022-07-14 2024-07-16 Micron Technology, Inc. Apparatus with memory block management and methods for operating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120170365A1 (en) 2011-01-04 2012-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including the same, and methods of programming non-volatile memory devices
US20160019971A1 (en) 2014-07-17 2016-01-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of controlling the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
KR100684873B1 (ko) 2004-11-22 2007-02-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
US7440331B2 (en) 2006-06-01 2008-10-21 Sandisk Corporation Verify operation for non-volatile storage using different voltages
TWI333210B (en) 2006-06-01 2010-11-11 Sandisk Corp Non-volatile storage system and verify operation for non-volatile storage using different voltages
US7606079B2 (en) 2007-04-25 2009-10-20 Sandisk Corporation Reducing power consumption during read operations in non-volatile storage
US7577026B2 (en) * 2007-05-07 2009-08-18 Sandisk Corporation Source and drain side early boosting using local self boosting for non-volatile storage
KR101391356B1 (ko) 2007-12-26 2014-05-02 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 동작 방법
US7978527B2 (en) * 2008-06-03 2011-07-12 Sandisk Technologies Inc. Verification process for non-volatile storage
US8238161B2 (en) 2008-11-17 2012-08-07 Samsung Electronics Co., Ltd. Nonvolatile memory device
KR101543325B1 (ko) 2008-12-17 2015-08-10 삼성전자주식회사 플래시 메모리 장치 및 이의 독출 방법
US7916533B2 (en) 2009-06-24 2011-03-29 Sandisk Corporation Forecasting program disturb in memory by detecting natural threshold voltage distribution
US8274831B2 (en) * 2010-05-24 2012-09-25 Sandisk Technologies Inc. Programming non-volatile storage with synchronized coupling
JP2012027988A (ja) 2010-07-23 2012-02-09 Toshiba Corp 半導体記憶装置およびその制御方法
KR101703279B1 (ko) * 2010-08-05 2017-02-06 삼성전자 주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
JP2012069192A (ja) 2010-09-22 2012-04-05 Toshiba Corp メモリシステム
JP2015176622A (ja) * 2014-03-14 2015-10-05 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120170365A1 (en) 2011-01-04 2012-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including the same, and methods of programming non-volatile memory devices
US20160019971A1 (en) 2014-07-17 2016-01-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of controlling the same

Also Published As

Publication number Publication date
US9478299B2 (en) 2016-10-25
US9741440B2 (en) 2017-08-22
US20170032844A1 (en) 2017-02-02
US20160035429A1 (en) 2016-02-04
KR20160014247A (ko) 2016-02-11

Similar Documents

Publication Publication Date Title
CN111258793B (zh) 存储器控制器及其操作方法
CN111192617B (zh) 存储装置及其操作方法
US11099745B2 (en) Storage device and operating method thereof
US11004519B2 (en) Storage device and operating method thereof
KR102182804B1 (ko) 메모리 장치의 독출 방법
CN111916134B (zh) 存储装置及其操作方法
KR102535110B1 (ko) 저장 장치 및 그 동작 방법
CN112289361B (zh) 存储器装置及其操作方法
US8760919B2 (en) Nonvolatile memory device and method of reading data in nonvolatile memory device
CN111128280B (zh) 存储装置及其操作方法
US12027209B2 (en) Memory device and method of operating the same
US11055019B2 (en) Storage device and method of operating the same
CN112447238A (zh) 存储器控制器及其操作方法
KR102221752B1 (ko) 메모리 장치의 프로그램 방법 및 이를 포함하는 데이터 독출 방법
CN114300021A (zh) 存储装置及其操作方法
CN112000275A (zh) 存储装置及其操作方法
US12190956B2 (en) Memory device and method of operating the memory device
CN111580745A (zh) 存储装置及操作存储装置的方法
KR20230168889A (ko) 메모리 장치 및 그것의 동작 방법
CN115469798A (zh) 存储装置及操作存储装置的方法
CN115132252A (zh) 存储装置及其操作方法
KR20220150147A (ko) 메모리 장치 및 그 동작 방법
KR102238579B1 (ko) 메모리 장치의 프로그램 방법
CN114974376A (zh) 存储器设备和操作该存储器设备的方法
CN112015330A (zh) 存储器控制器以及具有存储器控制器的存储装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140729

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190723

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140729

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200820

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20231026

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241024

Start annual number: 5

End annual number: 5