[go: up one dir, main page]

KR102175311B1 - 광원 모듈 및 이를 구비한 조명 시스템 - Google Patents

광원 모듈 및 이를 구비한 조명 시스템 Download PDF

Info

Publication number
KR102175311B1
KR102175311B1 KR1020140000783A KR20140000783A KR102175311B1 KR 102175311 B1 KR102175311 B1 KR 102175311B1 KR 1020140000783 A KR1020140000783 A KR 1020140000783A KR 20140000783 A KR20140000783 A KR 20140000783A KR 102175311 B1 KR102175311 B1 KR 102175311B1
Authority
KR
South Korea
Prior art keywords
light emitting
metal plate
grooves
source module
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020140000783A
Other languages
English (en)
Other versions
KR20150081121A (ko
Inventor
한승호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140000783A priority Critical patent/KR102175311B1/ko
Publication of KR20150081121A publication Critical patent/KR20150081121A/ko
Application granted granted Critical
Publication of KR102175311B1 publication Critical patent/KR102175311B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Planar Illumination Modules (AREA)

Abstract

실시 예는 광원 모듈에 관한 것이다.
실시 예에 따른 광원 모듈은, 제1방향의 길이가 상기 제2방향의 길이보다 10배 이상 길며, 복수의 전극부 및 상기 복수의 전극부 사이에 복수의 절연부를 갖는 금속 플레이트; 상기 금속 플레이트의 제1면 상에서 상기 제1방향으로 배열된 복수의 발광 칩; 상기 복수의 발광 칩 사이에 적어도 하나가 배치된 복수의 연결 단자; 및 상기 발광 칩 및 연결 단자를 덮는 몰딩 부재를 포함하며, 상기 복수의 발광 칩은 상기 복수의 전극부에 전기적으로 연결되며, 상기 금속 플레이트는 상기 제1면의 반대측 제2면과, 상기 제1 및 제2면 사이의 제1 및 제2측면 중 적어도 하나에 노출된 복수의 홈을 포함하며, 상기 복수의 홈은 상기 각 전극부에 적어도 하나가 배치되며, 상기 연결 단자는 상기 각 전극부와 절연되며 상기 발광 칩과 전기적으로 연결된다.

Description

광원 모듈 및 이를 구비한 조명 시스템{LIGHTING SOURCE MODULE AND LIGHT SYSTEM HAVING THE SAME}
실시 예는 광원 모듈 및 이를 구비한 조명 시스템에 관한 것이다.
발광 다이오드, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.
발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.
또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.
이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 정보처리 기술이 발달함에 따라서, LCD, PDP 및 AMOLED 등과 같은 표시장치들이 널리 사용되고 있다. 이러한 표시장치들 중 LCD는 영상을 표시하기 위해서, 광을 발생시킬 수 있는 백라이트 유닛과 같은 조명 시스템을 필요로 한다.
실시 예는 길이가 너비에 비해 긴 금속 플레이트 상에 복수의 발광 칩을 배열한 광원 모듈을 제공한다.
실시 예는 적어도 3개의 전극부로 이루어진 금속 플레이트 상에 복수 개의 발광 칩을 탑재한 광원 모듈을 제공한다.
실시 예는 금속 플레이트의 너비와 동일한 너비를 갖는 몰딩 부재로 발광 칩을 덮고, 상기 몰딩 부재의 측면들 중에서 2개 또는 3개의 측면이 개방된 광원 모듈을 제공한다.
실시 예는 금속 플레이트 상에 복수의 발광 칩 사이에 상기 발광 칩과 전기적으로 연결된 적어도 하나의 연결 단자를 갖는 광원 모듈을 제공한다.
실시 예에 따른 광원 모듈은, 제1방향의 길이가 상기 제2방향의 길이보다 10배 이상 길며, 복수의 전극부 및 상기 복수의 전극부 사이에 복수의 절연부를 갖는 금속 플레이트; 상기 금속 플레이트의 제1면 상에서 상기 제1방향으로 배열된 복수의 발광 칩; 상기 복수의 발광 칩 사이에 적어도 하나가 배치된 복수의 연결 단자; 및 상기 발광 칩 및 연결 단자를 덮는 몰딩 부재를 포함하며, 상기 복수의 발광 칩은 상기 복수의 전극부에 전기적으로 연결되며, 상기 복수의 절연부는 상기 금속 플레이트를 구성하는 금속과 동일한 금속을 포함하며, 상기 금속 플레이트는 상기 제1면의 반대측 제2면과, 상기 제1 및 제2면 사이의 제1 및 제2측면 중 적어도 하나에 노출된 복수의 홈을 포함하며, 상기 복수의 홈은 상기 각 전극부에 적어도 하나가 배치되며, 상기 연결 단자는 상기 각 전극부와 절연되며 상기 발광 칩과 전기적으로 연결된다.
실시 예는 발광 칩의 방열 효율을 개선시켜 줄 수 있다.
실시 예는 금속 플레이트 상에 복수의 발광 칩을 탑재함으로써, 복수의 발광 칩이 패키징된 광원 모듈의 두께를 얇게 제공할 수 있다.
실시 예는 금속 플레이트 상에 복수의 발광 칩을 적어도 하나의 연결 단자로 연결시켜 줌으로써, 와이어의 길이를 줄일 수 있고, 발광 칩 간의 간격을 넓혀줄 수 있는 효과가 있다.
실시 예는 광원 모듈의 신뢰성을 개선시켜 줄 수 있다.
실시 예는 광원 모듈을 구비한 조명 시스템의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 광원 모듈의 평면도이다.
도 2는 도 1의 광원 모듈의 측면도이다.
도 3은 도 1의 광원 모듈의 사시도이다.
도 4는 도 2의 광원 모듈의 제1전극부를 상세하게 나타낸 도면이다.
도 5는 도 2의 광원 모듈의 제2전극부를 상세하게 나타낸 도면이다.
도 6은 도 2의 광원 모듈의 제3전극부의 센터 영역을 나타낸 도면이다.
도 7은 도 2의 광원 모듈의 연결 단자를 나타낸 도면이다.
도 8은 제2실시 예에 따른 광원 모듈의 평면도이다.
도 9는 도 8의 광원 모듈의 측 면도이다.
도 10은 도 8의 광원 모듈의 배면도이다.
도 11은 도 9의 광원 모듈의 제1전극부를 나타낸 도면이다.
도 12는 도 9의 광원 모듈의 제2전극부를 나타낸 도면이다.
도 13은 도 9의 광원 모듈의 제3전극부를 나타낸 도면이다.
도 14는 실시 예에 따른 연결 단자의 개수를 변경한 도면이다.
도 15는 실시 예에 따른 연결 단자의 일 예를 나타낸 도면이다.
도 16는 도 15의 연결 단자를 나타낸 평면도이다.
도 17 내지 도 21은 실시 예에 따른 연결 단자의 다른 예를 나타낸 도면이다.
도 22은 실시 예에 따른 광원 모듈이 기판에 탑재된 예이다.
도 23은 도 22의 광원 모듈과 기판의 부분 확대도이다.
도 24는 실시 예에 따른 광원 모듈을 갖는 표시 장치를 나타낸 사시도이다.
실시 예의 설명에 있어서, 각 기판, 프레임, 시트, 층 또는 패턴 등이 각 기판, 프레임, 시트, 층 또는 패턴 등의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"과 "하/아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하 실시 예에 따른 광원 모듈에 대해 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 제1실시 예에 따른 광원 모듈의 평면도이고, 도 2는 도 1의 광원 모듈의 측면도이며, 도 3은 도 1의 광원 모듈의 사시도이며, 도 4는 도 2의 광원 모듈의 제1전극부를 상세하게 나타낸 도면이고, 도 5는 도 2의 광원 모듈의 제2전극부를 상세하게 나타낸 도면이고, 도 6은 도 2의 광원 모듈의 제3전극부의 센터 영역을 나타낸 도면이며, 도 7은 도 2의 광원 모듈의 연결 단자를 나타낸 도면이다.
도 1 내지 도 7을 참조하면, 광원 모듈(100)은, 복수의 전극부(11,13,15) 및 복수의 절연부(113,114)를 갖는 금속 플레이트(10); 상기 금속 플레이트(10)의 제1면(1) 위에 배치된 복수의 발광 칩(50: 51,53,55,57); 상기 금속 플레이트(10)의 제2면(2)에 배치된 복수의 홈(31,32,33); 상기 복수의 발광 칩(50) 사이에 배치된 복수의 연결 단자(171), 및 상기 복수의 발광 칩(50: 51,53,55,57)를 덮는 몰딩 부재(81)를 포함한다.
상기 금속 플레이트(10)는 복수의 발광 칩(50)이 배열된 제1면(1), 상기 제1면(1)의 반대측 제2면(2), 다수의 측면인 제1 내지 제4측면(3,4,5,6)을 포함한다. 상기 제1면(1)은 연속적인 수평 면으로 형성되며, 양 단부에 측벽부(12,14)가 돌출될 수 있다. 상기 제2면(2)은 수평 면 예컨대, 상기 홈(31,32,33)을 제외한 영역이 수평 면으로 형성될 수 있다. 상기 복수의 절연부(113,114)의 표면은 상기 제1면(1), 제2면(2), 제3측면(5) 및 제4측면(6)에 대해 평탄한 수평 면으로 형성될 수 있다. 또한 상기 복수의 절연부(113,114)의 표면은 금속 플레이트(10)의 표면과 동일 수평 면으로 형성될 수 있다. 상기 제3 및 제4측면(5,6) 중 적어도 하나는 기판에 탑재되는 면이 된다.
상기 금속 플레이트(10)는 복수의 절연부(113,114)에 의해 분할된 복수의 전극부(11,13,15)를 포함하며, 상기 복수의 절연부(113,114)는 2개 이상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예는 금속 플레이트(10)는 길이(D2)가 너비(D1)보다 10배 이상 예컨대, 100배 이상의 길게 배치되며, 상기 길이(D2)의 방향(Y)을 따라 복수의 발광 칩(50)이 일렬로 배열된다.
상기 금속 플레이트(10)는 소정 길이(D2)를 갖는 바(bar) 형상으로 형성될 수 있으며, 9개 이상 예컨대, 15개 이상의 발광 칩(50)이 배열될 수 있다. 상기 금속 플레이트(10)는 제1방향(Y)의 길이(D2)가 제2방향(X)의 너비(D1)의 10배 ~ 200배 범위 예컨대, 30배 내지 200배 범위를 가질 수 있다. 상기 길이(D2)는 30mm 이상이 될 수 있으며, 예컨대, 50mm 내지 100mm 범위일 수 있다. 상기 금속 플레이트(10)의 너비(D1)는 3mm 이하 예컨대, 1mm 이하, 예컨대 0.35mm ~ 0.6mm이 될 수 있다. 상기 금속 플레이트(10)의 두께(T1)는 너비(D1)보다 두껍게 형성될 수 있다. 상기 금속 플레이트(10)의 두께(T1)는 길이(D2)의 1/80 ~ 1/120 배 범위로 형성될 수 있으며, 예컨대 0.5mm~0.6mm 범위로 형성될 수 있다. 이러한 금속 플레이트(10)의 두께(T1)는 상기 제1 및 제2측벽부(12,14)를 제외한 두께로서, 증가할수록 방열 표면적이 증가하므로, 방열 효율은 개선될 수 있다. 도 16을 참조하면, 상기 금속 플레이트(10)의 너비(D1)는 상기 발광 칩(50)의 너비 즉, 제2방향의 너비에 비해 3배 이하 예컨대, 2배 이하로 형성될 수 있다. 상기 발광 칩(50)은 너비(D6)가 길이(D7)와 같거나 더 작을 수 있다. 여기서, 상기 금속 플레이트(10)는 상기 발광 칩(50)의 너비(D6)와 더블어 공정 마진을 고려한 너비로 제공될 수 있다. 예컨대, 발광 칩(50)은 금속 플레이트(10)의 제3 및 제4측면(5,6)으로부터 소정 간격(E1) 예컨대, 50㎛ 이상 예컨대, 50㎛~100㎛ 범위로 이격될 수 있다. 다른 예로서, 상기 금속 플레이트(10)의 길이(D2)는 100mm 이상일 수도 있고, 발광 칩(10)이 예컨대, 2열 이상으로 배열될 수 있다. 상기 발광 칩(50)이 2열 이상인 경우 상기 너비(D1)는 4mm 이하가 될 수 있다.
상기 금속 플레이트(10)는 길이(D2)가 너비(D1)보다 10배 이상 긴 길이를 갖고, 상기 길이(D2) 상에 발광 칩(50)은 3N(N은 1 이상의 자연수)로 배치될 수 있다.
상기 금속 플레이트(10)는 서로 대면하는 제1측벽부(12)와 제2측벽부(14)를 포함한다. 상기 제1 및 제2측벽부(12,14)는 상기 금속 플레이트(10)의 제1면(1)의 수평 선상보다 돌출되며, 발광 칩(50)으로부터 방출된 광을 반사시켜 줄 수 있으며, 몰딩 부재(81)의 넘침을 방지할 수 있다. 상기 제1 및 제2측벽부(12,14)는 상기 금속 플레이트(10)과 동일한 재질로 돌출된 구조이거나, 다른 금속 재질로 부착될 수 있다.
상기 제1 및 제2측벽부(12,14)는 상기 금속 플레이트(10)의 너비(D1)와 동일한 너비를 갖고, 상면이 상기 발광 칩(50)의 상면보다 높게 예컨대, 상기 발광 칩(50)에 연결된 연결 부재 예컨대, 와이어(59)의 고점보다 높게 배치될 수 있다. 상기 제1 및 제2측벽부(12,14)의 상면은 상기 몰딩 부재(81)의 상면과 동일한 위치에 위치할 수 있다. 상기 제1 및 제2측벽부(12,14)의 두께(T2)는 상기 금속 플레이트(10)의 너비(D1)와 같거나 더 두껍게 형성되며, 예컨대 0.4~0.45mm로 형성될 수 있다. 상기 제1 및 제2측벽부(12,14)의 두께(T2)는 상기 발광 칩(50)의 두께 및 와이어(59)의 고점 위치를 고려하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 및 제2측벽부(12,14)의 내 측면 예컨대, 상기 몰딩 부재(81)와 접촉되는 면은 광의 반사를 위해 경사진 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 금속 플레이트(10)의 전 영역은 복수의 전극부(11,13,15)를 갖고 상기 발광 칩(50)로부터 발생된 열을 방열하고 전원을 공급하는 부재로 사용될 수 있다. 이러한 금속 플레이트(10)는 제 1내지 제4측면(3,4,5,6)과 제2면(2)이 노출된다.
상기 금속 플레이트(10)의 재질은 금속 중에서 방열 효율이 높은 금속 예컨대, 알루미늄(Al) 또는 세라믹 재질로 형성될 수 있다. 상기 금속 플레이트(10)은 다른 금속 재질, 예를 들어, 철(Fe), 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 세라믹 재질 중 적어도 하나를 더 포함할 수 있다. 또한 상기 금속 플레이트(10)의 표면에는 금(Au)과 같은 도금층 또는 반사층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 금속 플레이트(10)은 상기 금속들을 선택적으로 이용하여 다층으로 형성할 수 있으며, 이에 대해 한정하지는 않는다.
또한 상기 금속 플레이트(10)은 상기 발광 칩(50)로부터 방출된 광에 대해 반사 효율이 70% 이상인 금속 예컨대, 알루미늄(Al), 은(Ag) 및 금(Au) 재질과 같은 금속으로 형성될 수 있다. 이러한 금속 플레이트(10)는 방열 효율과 반사 효율을 고려하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 전극부(11,13,15)는 일렬로 배치되며, 인접한 두 전극부(11,13,15) 사이에 배치된 절연부(113,114)에 의해 이격되고 절연된다. 상기 금속 플레이트(10)에는 1개의 절연부가 배치된 경우, 전극부가 2개가 형성될 수 있으며, 2개의 절연부가 배치된 경우, 전극부는 3개가 형성될 수 있다. 이는 전극부의 개수가 절연부의 개수보다 1개 많게 형성된다. 상기 복수의 전극부(11,13,15)가 3개인 경우, 서로 반대측에 배치된 제1전극부(11) 및 제2전극부(13)와, 상기 제1 및 제2전극부(11,13) 사이에 배치된 제3전극부(15)를 포함한다. 상기 제1 및 제2전극부(11,13)는 동일한 극성의 전원에 연결될 수 있고 상기 제3전극부(15)에 연결된 극성의 전원과는 다른 극성의 전원에 연결될 수 있다. 예를 들면, 상기 제1 및 제2전극부(11,13)는 전원의 마이너스(-) 단자에 연결되면, 상기 제3전극부(15)는 전원의 정(+) 단자에 연결될 수 있으며, 이에 대해 한정하지는 않는다.
상기 금속 플레이트(10)는 제1금속을 갖는 금속 산화물로 형성된다. 상기 금속 플레이트(10)의 전극부(11,13,15)가 제1금속 예컨대, 단일 금속 또는 합금일 수 있다. 예컨대 상기 제1금속은 알루미늄(Al)으로 형성되거나, 알루미늄을 포함하는 합금일 수 있다. 상기 절연부(113,114)는 상기 제1금속을 갖는 금속 산화물 예컨대, 산화 알루미늄(Al2O3)으로 형성될 수 있다.
여기서, 상기 복수의 절연부(113,114)는 상기 금속 플레이트(10)의 양극 산화(anodizing) 과정에 의해 형성된 아노다이징된 영역일 수 있다. 상기 각 절연부(113,114)는 예컨대, 알루미늄 금속에 대한 산화 피막으로 형성되며, 그 형성 방법은 금속 표면 처리 방법으로서 양극과 음극 중 양극 처리(anodizing)하는 방법이며, 전자를 잘 모아야 하므로 산화 피막이 입혀진다. 이러한 처리 공법을 아노다이징, 알루마이트(Alumite), 알루미늄 산화 피막 처리라 하며 알루미늄 금속 표면에 산화 피막을 형성하게 된다. 상기 금속 플레이트(10)는 알루미늄 이외에 티타늄, 마그네슘과 같은 금속을 이용할 수 있으며, 상기 아노다이징된 절연부(113,114)는 산화 피막 처리된다. 이에 따라 금속 플레이트(10)는 복수의 절연부(113,114)에 의해 복수의 전극부(11,13,15)를 구비할 수 있다.
상기 절연부(113,114)는 상기 금속 플레이트(10)의 두께(T1)와 동일한 높이를 갖고 있어, 인접한 두 전극부(11,15)(15,13)와의 경계 영역에 계면을 갖지 않고 형성될 수 있다. 이는 금속 플레이트(10) 내의 절연부(113,114)가 양극 산화 과정에 의해 형성됨으로써, 전극부(11,13,15)와 절연부(113,114)의 경계 면이 존재하지 않고, 전극부(11,13,15)의 표면과 동일 수평 면으로 형성될 수 있다.
상기 절연부(113,114)의 선 폭은 공급되는 정격 전압에 의해 인접한 두 전극부(11,13,15) 간의 간섭이 발생되지 않는 간격일 수 있다. 상기 각 절연부(113,114)의 선 폭은 예컨대, 70㎛ 이상일 수 있으며, 이에 대해 한정하지는 않는다. 상기 금속 플레이트(10) 내에 절연부(113,114)의 개수가 증가할수록 금속 플레이트(10)의 강성은 저하되므로, 절연부(113,114)의 개수를 최적의 개수로 최적의 위치에 배치할 필요가 있다. 이는 길이가 긴 금속 플레이트(10) 내에 절연부(113,114)가 10개 이상이 배치된 경우, 길이 방향의 강성을 저하시키는 원인이 된다.
도 5 및 도 6을 참조하면, 상기 제1전극부(11)의 길이 즉, 제1방향(Y)의 길이(B1)는 금속 플레이트(10)의 제1측면(3)과 제1절연부(113) 사이의 간격이며, 상기 제2전극부(13)의 길이(B2)는 금속 플레이트(10)의 제2측면(4)과 제2절연부(114) 사이의 간격이 된다. 상기 제1전극부(11)의 길이(B1)는 상기 제2전극부(13)의 길이(B2)와 같거나 다를 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 및 제2전극부(11,13)의 길이(B1,B2)는 상기 제1 및 제2절연부(113,114)의 위치에 따라 변경될 수 있다. 상기 제1 및 제2전극부(11,13) 상에는 하나 또는 복수의 발광 칩(51,53)이 배치되거나, 발광 칩이 배치되지 않을 수 있다.
상기 제3전극부(15)의 길이는 상기 절연부들(113,114) 사이의 간격일 수 있으며, 상기 제1 및 제2전극부(11,13)의 길이(B1,B2)의 합보다 2배 이상 길게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제3전극부(15) 상에는 발광 칩(50) 중 80% 이상이 탑재될 수 있다.
도 2와 같이, 상기 금속 플레이트(10)의 제1면(1) 위에는 상기 복수의 발광 칩(50) 예컨대, 3개 이상의 발광 칩(50)이 일렬로 배열될 수 있다. 상기 복수의 발광 칩(50)은 복수개가 직렬로 연결된 복수의 어레이(50A,50B)를 포함할 수 있으며, 예컨대 제1어레이(50A)와 제2어레이(50B)를 포함한다. 상기 제1어레이(50A)는 양단에 위치한 제1 및 제2발광 칩(51,55)이 직렬로 연결되며, 제1 및 제3전극부(11,15)와 전기적으로 연결된다. 상기 제2어레이(50B)는 양단에 위치한 제3 및 제4발광 칩(53,57)이 직렬로 연결되며, 제2 및 제3전극부(13,15)와 전기적으로 연결된다. 상기 제1어레이(50A)와 상기 제2어레이(50B)는 상기 제3전극부(15)를 공통 전극으로 연결될 수 있다. 상기 제1어레이(50A)의 발광 칩의 연결 개수와 제2어레이(50B)의 발광 칩의 연결 개수는 동일하게 배치될 수 있다.
상기 제1어레이(50A)와 상기 제2어레이(50B) 사이의 센터 영역(17)은 공통 전극 영역으로서, 제2발광 칩(55)과 제4발광 칩(57)이 와이어(59)로 본딩된다. 상기 센터 영역(17)에는 별도의 연결 단자를 구비하지 않을 수 있다. 이에 따라 상기 센터 영역(17)에 인접한 제1어레이(50A)의 발광 칩들과 제2어레이(50B)의 발광 칩들 간의 간격은 각 어레이(50A,50B) 내의 발광 칩 간의 간격과 같거나, 다를 수 있다. 다른 예로서, 센터 영역(17)에 연결 단자가 배치될 수 있으며, 상기 연결 단자는 제3전극부(15)에 전기적으로 연결될 수 있다.
상기 제1전극부(11)에는 상기 제1발광 칩(51)이 와이어(59)로 연결되며, 상기 제2전극부(13)에는 상기 제3발광 칩(53)이 와이어(59)로 연결된다. 상기 제1전극부(11)에서 와이어(59)로 연결되는 영역은 상기 제1발광 칩(51)과 상기 제1측벽부(12) 사이의 영역이거나, 제1절연부(113)와 제3측면(3) 사이의 영역일 수 있다. 상기 제2전극부(13)에서 와이어(59)로 연결되는 영역은 상기 제3발광 칩(53)과 제2측벽부(14) 사이의 영역이거나, 제2절연부(114)와 제4측면(4) 사이의 영역일 수 있다.
상기 제3전극부(15)의 영역 중 상기 와이어(59)로 연결되는 영역은 복수의 영역이거나 상기 금속 플레이트(10)의 센터 영역(17)이거나, 상기 제2 및 제4발광 칩(55,57) 사이의 영역이거나, 제1 및 제2어레이(50A,50B) 사이의 영역이 될 수 있다. 또한 제1 내지 제3전극부(11,13,15)에서 와이어(59)로 연결되는 각각의 영역은 서로 동일한 평면 상에 위치할 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 발광 칩(50)은 금속 플레이트(10) 상에서 2개 이상의 어레이(50A,50B)로 구분하여, 전기적 및 회로적으로 안정화된 구동 회로를 제공하게 된다. 또한 복수의 발광 칩(50)을 2개의 어레이(50A,50B)로 배치한 경우, 구동 드라이버의 허용 용량을 초과하는 것을 방지할 수 있다.
상기 각 발광 칩(50)은 LED 칩으로서, II족 내지 VI족의 원소를 선택적으로 갖는 화합물 반도체 예컨대, II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나를 갖는 반도체층들을 포함할 수 있다. 상기 발광 칩(50)은 적색, 녹색, 청색, 백색과 같은 가시광선 대역 또는 자외선(Ultra Violet) 대역을 발광하는 칩(chip)으로 구현될 수 있다. 상기 발광 칩(50)는 칩 내의 두 전극이 인접하게 배치된 수평형 칩, 또는 칩 내의 두 전극이 서로 반대 측면에 배치된 수직형 칩으로 구현될 수 있으며, 상기 수평형 칩은 적어도 2개의 와이어로 연결될 수 있고, 수직형 칩은 적어도 1개의 와이어에 연결될 수 있다. 상기 적어도 하나의 발광 칩(50)은 플립 구조로 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예는 수평형 칩에 와이어들이 본딩될 수 있다. 상기 각 발광 칩(50)은 예컨대, 2개의 와이어(59)로 연결될 수 있다.
상기 발광 칩(50)은 하부에 미도시된 지지 기판 예컨대, 전도성, 절연성, 또는 투광성 재질의 지지기판이 배치될 수 있으며, 상기 지지기판은 상기 금속 플레이트(10)의 제1면(1) 상에 접착제로 접착될 수 있다.
상기 복수의 발광 칩(50) 중 인접한 두 발광 칩 사이에는 연결 단자(171)가 배치되며, 상기 연결 단자(171)는 인접한 두 발광 칩을 서로 연결해 주는 중간 연결 단자로 기능하며, 상기 발광 칩(50)과 와이어(59)로 본딩된다. 상기 연결 단자(171)는 금속 플레이트(10)과 절연되며, 복수의 전극부(11,13,15)와 전기적으로 연결되지 않는다.
상기 연결 단자(171)의 개수는 발광 칩(50)의 전체 개수보다 작은 개수로 배치되며, 발광 칩(50) 간의 간격(D3)에 따라 증가되거나 감소될 수 있다. 여기서, 상기 발광 칩(50) 간의 간격(D3)과 그 간격(D3) 내의 연결 단자(171)의 개수를 n이라고 할 때, 간격(D3)≤1.3n(간격(D3)의 단위는 mm, n은 1 이상의 자연수)을 만족한다. 즉, 상기 간격(D3) 내의 연결 단자(171)의 개수는 1개 이상이 배치될 수 있다.
따라서, 상기 인접한 두 발광 칩 사이에 연결 단자(171)를 배치하고 연결 단자(171)로 서로 연결시켜 주므로, 발광 칩 간을 직접 와이어로 연결할 때 발생되는 문제 예컨대, 와이어의 길이가 증가되는 문제, 발광 칩의 개수가 증가되는 문제, 와이어가 단선되거나 본딩 불량을 해결할 수 있다. 즉, 발광 칩과 발광 칩에 직접 연결하는 와이어의 길이는 2.5~3mm 정도이지만, 연결 단자와 발광 칩 사이에 연결되는 와이어의 길이는 1.2~1.5mm 범위로 줄어들 수 있다.
도 7과 같이, 상기 연결 단자(171)의 두께(T8)는 상기 발광 칩(50)의 두께(T7)보다 얇게 형성될 수 있으며, 이러한 두께로 인해 와이어(59)의 양단의 높이 차이를 줄여주어, 와이어(59)가 쳐지는 것을 방지하고, 와이어(59)에 작용하는 인장력이 개선될 수 있다. 상기 연결 단자(171)의 두께(T8)는 50㎛≤T8≤T7 범위로 형성될 수 있으며, 상기 T8의 두께가 50㎛ 미만인 경우, 금속 플레이트(10)과의 전기적인 간섭이 발생이 존재할 수 있다. 상기 발광 칩(50)은 절연 기판, 복수의 반도체층을 갖는 발광 구조층 및 전극의 적층 구조를 갖는 칩 구조이거나, 전도성 기판, 반사층, 복수의 반도체층을 갖는 발광 구조층 및 전극의 적층 구조를 갖는 칩 구조일 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 칩(50)의 두께(T7)는 예컨대, 50㎛ 내지 300㎛ 범위로 형성될 수 있다.
상기 금속 플레이트(10)의 제1면(1) 상에는 몰딩 부재(81)가 배치되며, 상기 몰딩 부재(81)는 제1측벽부(12)과 제2측벽부(14) 사이에 배치된다. 상기 몰딩 부재(81)는 상기 제1 및 제2측벽부(12,14)에 접촉되며 상기 복수의 발광 칩(50), 연결단자(171) 및 와이어(59)를 덮는다. 상기 몰딩 부재(81)의 길이는 상기 제1 및 제2측벽부(12,14) 사이의 간격이며, 그 너비는 상기 금속 플레이트(10)의 너비(D1)로 형성될 수 있다. 상기 몰딩 부재(81)의 두께는 상기 제1 및 제2측벽부(12,14)의 높이(T2)와 동일할 수 있으며, 이에 대해 한정하지는 않는다. 다른 예로서, 상기 몰딩 부재(81)의 적어도 일부는 상기 제1 및 제2측벽부(12,14)의 높이(T2)보다 두껍거나 얇게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 몰딩 부재(81)는 상면 및 양 측면이 노출되며, 상기 노출된 면을 통해 광이 추출된다. 상기 몰딩 부재(81)의 양 측면은 상기 금속 플레이트(10)의 제3 및 제4측면(5,6)과 동일 평면 상에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 몰딩 부재(81)는 상면과 양 측면 사이의 모서리 부분이 각면으로 형성되거나, 모깎기로 처리된 면이거나, 곡면일 수 있다. 이에 따라 상기 몰딩 부재(81)는 측 단면이 다각형 형상이거나, 반구형 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(81)의 상면은 평탄한 수평 면이거나, 오목한 곡면 또는 볼록한 곡면으로 형성될 수 있다. 또는 상기 몰딩 부재(81)의 상면은 러프한 면으로 형성될 수 있다.
상기 몰딩 부재(81)는 에폭시 또는 실리콘과 같은 투광성의 수지 재질을 포함할 수 있으며, 내부에 형광체 또는 확산제가 선택적으로 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체는 예를 들면, YAG 계열, 실리케이트(Silicate)계열, 또는 TAG 계열의 형광 물질을 포함할 수 있다. 상기 몰딩 부재(81) 위에는 광학 렌즈(미도시)가 형성될 수 있으며, 상기 광학 렌즈는 오목한 렌즈 형상, 볼록한 렌즈 형상, 일정 부분이 오목하고 다른 부분이 볼록한 형상의 렌즈를 포함할 수 있다.
상기 몰딩 부재(81)와 상기 금속 플레이트(10) 사이의 계면에는 접착층이 더 형성될 수 있으며, 상기 접착층은 상기 몰딩 부재(81)와 동일한 재질이거나, 상이한 재질이거나, 실리콘 또는 에폭시와 같은 재질일 수 있다. 상기 접착층에는 TiO2 또는 SiO2와 같은 금속 산화물이 첨가될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예의 광원 모듈(100)은 복수의 발광 칩(50) 아래에 복수의 전극부(11,13,15)를 갖는 금속 플레이트를 배치함으로써, 얇은 두께로 제공할 수 있다. 예를 들면, 발광 칩 패키지는 몸체 내의 리드 프레임 상에 발광 칩을 탑재하고 몰딩 부재(81)로 패키징한 후 제조하고, 이렇게 제조된 발광 칩 패키지를 기판(PCB) 상에 배열하여 광원 모듈로 제공하게 되므로, 광원 모듈의 두께가 두꺼워지고 공정 수가 복잡한 문제가 있다.
실시 예에 따른 광원 모듈(100)은 선 광원 또는 라인 광원으로 제공될 수 있으며, 복수의 발광 칩(50)은 직렬 연결, 직-병렬 연결, 또는 병렬 연결 중에서 선택될 수 있다.
도 2, 도 4 내지 도 6을 참조하면, 상기 금속 플레이트(10)가 알루미늄 재질과 같이 접착력이 약한 금속인 경우, 기판과의 본딩 접합을 위해 별도의 재질로 도금된 금속층(26)을 포함할 수 있다. 이러한 금속층(26)은 금속 플레이트(10)의 제2면(2), 제3 및 제4측면(5,6) 중 적어도 하나에 제공될 수 있다. 상기 금속층(26)은 광원 모듈(100)의 제조 공정 상의 효율을 위해, 제2면(2) 상에 제공될 수 있다. 상기 금속 플레이트(10)의 제1 내지 제4측면(3,4,5,6)은 커팅된 면이 될 수 있으며, 상기 제1 내지 제4측면(3,4,5,6)에 상기 금속층(26)을 형성하는 데 어려움이 있다. 여기서, 상기 커팅된 제 1내지 제4측면(3,4,5,6)은 제2면(2)에 비해 더 거친 면 예컨대, 거칠기를 가질 수 있다.
상기 금속 플레이트(10)의 제2면(2)에 복수의 홈(31,32,33)을 제공하고, 금속층(26)을 도금하게 된다. 상기 금속 플레이트(10)는 제2면(2)에 의해 제3측면(5) 또는 제4측면(6)으로 기판에 실장이 가능한 구조로 제공될 수 있으며, 또한 비아 구조로 인한 몰딩 부재(81)의 누출을 방지할 수 있으며, 금속 플레이트(10)의 강성 저하를 방지할 수 있으며, 광원 모듈의 제조 공정시 마진(Margin)을 개선할 수 있다.
상기 금속 플레이트(10)에는 복수의 홈(31,32,33)을 포함한다. 상기 복수의 홈(31,32,33)은 상기 금속 플레이트(10)의 제2면(2)으로부터 제1면(1) 방향으로 오목하게 리세스된다. 금속 플레이트(10)의 제2면(2)에 배치된 홈(31,32,33) 간의 간격(G1)는 예컨대, 발광 칩(50)간의 간격보다 넓게 형성될 수 있다. 상기 간격(G1)는 10mm 이하 예컨대, 7mm 내지 9mm 범위로 형성될 수 있으며, 이러한 간격(G1)은 홈(31,32,33)의 개수에 따라 달라질 수 있다.
상기 복수의 홈(31,32,33)의 깊이(T4)는 상기 금속 플레이트(10)의 두께(T1) 미만으로서, 상기 제1 및 제2측벽부(12,14)의 높이(T2)보다는 낮은 깊이로 형성될 수 있다. 상기 복수의 홈(31,32,33)의 깊이(T4)는 상기 금속 플레이트(10)의 두께의 30% 내지 70% 범위로 형성될 수 있으며, 예컨대 0.27mm 내지 0.33mm 범위로 형성될 수 있다. 상기 제2홈(33)과 상기 제1면(1) 사이의 간격(T5)는 0.25mm 내지 0.3mm 범위로서, 상기 홈(31,32,33)의 깊이(T4)보다 작을 수 있다.
상기 각 홈(31,32,33)은 너비(T3)와 깊이(T4)가 같거나 다를 수 있으나, 너비(T3)가 깊이(T4)보다 더 넓게 배치될 수 있다. 이는 길이(D2)가 긴 금속 플레이트(10)에 배치된 홈(31,32,33)의 너비(T3)를 넓게 함으로써, 본딩 면적을 효율적으로 증가시켜 줄 수 있다. 상기 홈(31,32,33)의 너비(T3)는 상기 홈(31,32,33)의 깊이(T4)보다 넓게 예컨대, 상기 홈(31,32,33)의 깊이(T4)의 140% 내지 200% 범위로 형성될 수 있으며, 예컨대 0.4mm~0.6mm범위로 형성될 수 있다.
여기서, 상기 복수의 홈(31,32,33)은 서로 동일한 너비이거나, 적어도 하나 또는 적어도 2개가 다른 너비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제3홈(33)의 깊이가 제1 및 제2홈(31,32)의 깊이보다 얇을 수 있으며, 이는 금속 플레이트(10)의 센터 영역의 강성을 확보할 수 있다. 또한 제3홈(33)의 개수가 복수로 배치됨으로써, 전기적인 신뢰성을 개선할 수 있다. 상기 제3홈(33) 중 어느 하나는 상기 금속 플레이트(10)의 센터 영역(17) 즉, 상기 제1 및 제2홈(31,32)과 동일한 간격을 갖고 배치되거나, 제1 및 제2홈(31,32) 사이의 중앙에 배치될 수 있다.
상기 각 홈(31,32,33)의 길이는 X축 방향의 길이로서, 상기 금속 플레이트(10)의 너비(D1)와 동일하게 형성될 수 있다. 이에 따라 상기 각 홈(31,32,33)의 길이는 상기 몰딩 부재(81)의 너비와 동일할 수 있다. 또한 상기 각 홈(31,32,33)의 길이는 상기 제1 내지 제3전극부(11,13,15)의 너비와 동일하거나, 상기 제1 및 제2측벽부(12,14)의 너비와 동일할 수 있다. 상기 각 홈(31,32,33)은 길이가 너비(T3)보다 더 길게 형성될 수 있다. 여기서, 상기 홈(31,32,33)의 길이 방향은 상기 금속 플레이트(10)의 너비 방향으로서, 상기 금속 플레이트(10)의 길이 방향과 직교하는 방향이다.
상기 복수의 홈(31,32,33)은 각 전극부(11,13,15)에 적어도 하나의 홈(31,32,33)이 배치될 수 있다. 예를 들면, 상기 제1전극부(11) 및 제2전극부(13) 각각은 적어도 하나의 홈(31,32)을 구비할 수 있으며, 상기 제1전극부(11)의 제1홈(31)은 상기 제1측벽부(12)와 수직 방향으로 오버랩되게 배치되며, 상기 제2전극부(13)의 제2홈(32)은 상기 제2측벽부(14)와 수직 방향으로 오버랩되게 배치된다.
상기 제3전극부(15)는 하나 또는 복수의 제3홈(33)이 배치될 수 있다. 상기 제3전극부(15)의 제3홈(33)은 상기 제1 및 제2전극부(11,13)의 홈(31,32)의 개수보다는 많은 개수로 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제3전극부(15)의 제3홈(33)은 상기 금속 플레이트(10)의 고정을 위해 복수개가 일정한 간격이거나 불규칙한 간격으로 배치될 수 있다. 상기 제3홈(33)은 상기 금속 플레이트(10)의 센터 영역(17)에 가까울수록 그 간격이 점차 넓어질 수 있으며, 이는 주변 영역보다 상대적으로 취약한 센터 영역(17)의 강성이 약해지는 것을 방지할 수 있다.
상기 각 홈(31,32,33)에는 금속층(26)이 형성될 수 있다. 상기 금속층(26)은 상기 금속 플레이트(10)와 다른 재질일 수 있으며, 예컨대 도 9의 본딩 부재(199)와의 접착력이 상기 금속 플레이트(10)의 재질보다 더 좋고, 전기 전도도 및 열 전도도가 상기 금속 플레이트(10)보다 높은 재질로 형성될 수 있다. 상기 금속층(26)은 예컨대, 은 또는 은 합금으로 형성될 수 있다. 또한 상기 금속층(26)과 상기 금속 플레이트(10) 사이에 다른 금속층 예컨대, 하지 도금층이 형성될 수 있다. 상기 하지 도금층은 니켈, 구리, 니켈 합금, 또는 구리 합금을 포함한다.
상기 금속층(26)은 상기 금속 플레이트(10)의 제2면(2), 제3 및 제4측면(5,6)에 노출될 수 있다. 상기 금속층(26)은 상기 홈(31,32,33)의 표면에 박막으로 배치되므로, 각 금속층(26)의 내측 영역(25)은 개방된 홈으로서 상기 제2면(2), 제3 및 제4측면(5,6)이 개방된다. 도 21 및 도 22와 같이, 상기 금속 플레이트(10)의 제3측면(5)이 기판(191)에 탑재될 때, 상기 금속 플레이트(10)의 홈(31,32,33)의 금속층(26)과 상기 기판(191)의 패드(195)는 상기 본딩 부재(199)로 본딩된다. 이때 상기 본딩 부재(199)는 상기 홈(31,32,33)의 내측 영역(25) 내에 배치될 수 있어, 금속층(26)과의 접착 면적이 증가될 수 있다. 상기 본딩 부재(199)는 금속층(26)을 통해 상기 제1 내지 제3전극부(11,13,15)와 기판(191)을 전기적으로 연결시켜 줄 수 있다. 여기서, 상기 기판(191)의 패드(195)의 면적은 상기 홈(31,32,33)의 면적보다는 크게 형성될 수 있다.
이에 따라 상기 각 전극부(11,13,15)의 홈(31,32,33)과 기판(191)은 본딩 부재(199)로 서로 연결되므로, 상기 기판(191)은 상기 각 전극부(11,13,15)과 전기적으로 연결될 수 있다.
상기 광원 모듈(100)로부터 방출된 광은 몰딩 부재(81)를 통해 방출될 수 있다. 여기서, 금속 플레이트(10)의 실장 면인 제3측면(5)은 상기 기판(191)에 접촉되거나 이격될 수 있으며, 또한 상기 몰딩 부재(81)의 어느 한 측면은 상기 기판(191)에 접촉되거나, 이격될 수 있으며, 이에 대해 한정하지는 않는다. 즉, 상기 금속 플레이트(10)의 제3측면(5)이 상기 기판(191)에 실장되면, 상기 금속 플레이트(10)의 제3측면(5) 및 상기 몰딩 부재(81)의 한 측면은 상기 기판(191) 상에 접촉될 수 있으며, 이 경우 광 손실을 줄여줄 수 있다.
다른 예로서, 상기 제3전극부(15)는 복수의 제3홈(33) 중에서 상기 기판(191)과 전기적으로 연결되지 않은 홈들을 포함할 수 있으며, 예컨대 상기 제3전극부(15)의 센터 영역(17)에 배치된 홈(33)이 기판(191)과 전기적으로 연결되고, 나머지 홈들은 기판(191)과 전기적으로 연결되지 않을 수 있다. 이는 전기적으로 연결된 홈들이 아닌 홈들에 의해 방열 효율은 개선될 수 있다. 상기 전기적으로 연결되지 않은 홈들을 위해, 상기 기판(191)에는 다른 패드와 별도로 방열 패드나 더미 패드가 구비될 수 있다.
도 8 내지 도 13은 제2실시 예를 나타낸 광원 모듈이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명을 참조하기로 한다. 도 8은 제2실시 예에 따른 광원 모듈의 평면도이고, 도 9는 도 8의 광원 모듈의 측 면도이며, 도 10은 도 8의 광원 모듈의 배면도이고, 도 11은 도 9의 광원 모듈의 제1전극부를 나타낸 도면이며, 도 12는 도 9의 광원 모듈의 제2전극부를 나타낸 도면이다.
도 8 내지 도 12를 참조하면, 광원 모듈은, 복수의 전극부(11,13,15) 및 복수의 절연부(113,114)를 갖는 금속 플레이트(10); 상기 금속 플레이트(10)의 제1면(1) 위에 배치된 복수의 발광 칩(50: 51,53,55,57); 상기 각 전극부(11,13,15)의 측면(5,6)으로부터 리세스된 적어도 하나 홈(41,42,43,44,45,46); 및 상기 복수의 발광 칩(50: 51,53,55,57)를 덮는 몰딩 부재(81)를 포함한다.
상기 금속 플레이트(10)의 제1 내지 제4측면(3,4,5,6) 중에서 길이가 긴 제3측면(5)에는 각 전극부(11,12,13)에 복수의 홈(41,42,43)이 배치되고, 제4측면(6)에는 각 전극부(11,12,13)에 복수의 홈(44,45,46)이 배치된다. 각 홈(41,42,43,44,45,46)은 금속층(26A)을 포함할 수 있으며, 상기 각 홈(41,42,43,44,45,46)은 제조 공정시의 드릴 공정에 의해 형성되며, 상기 금속층(26A)은 각 홈(41,42,43,44,45,46)의 형성 후 도금 공정을 통해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 제1 내지 제3전극부(11,13,15) 각각에는 적어도 하나의 홈(41,42,43,44,45,46)이 배치될 수 있다. 실시 예는 제1 내지 제3전극부(11,13,15)에 복수의 홈(41,42,43,44,45,46)을 배치하며, 상기 복수의 홈(41,42,43,44,45,46)은 상기 금속 플레이트(10)의 제3측면(5) 및 제4측면(6)에 각각 형성시켜 줄 수 있다. 이에 따라 상기 금속 플레이트(10)의 제3측면(5) 또는 제4측면(6)을 기판 상에 배치한 후, 상기 제3 또는 제4측면(5,6)의 홈(41,42,43,44,45,46)을 통해 상기 기판에 탑재될 수 있다.
도 9 내지 내지 도 13을 참조하면, 상기 홈(41,42,43,44,45,46)에 대해 설명하면, 제1 내지 제3전극부(11,13,15)에는 제3측면(5)을 따라 제1내지 제3홈(41,42,43) 및 제4측면(6)을 따라 제4내지 제6홈(44,45,46)이 형성된다. 상기 제1전극부(11)는 제1 및 제4홈(41,44)을 구비하고, 상기 제2전극부(13)는 제2 및 제5홈(42,45)을 구비하며, 상기 제3전극부(15)는 제3 및 제6홈(43,46)을 구비한다. 상기 홈(41,42,43,44,45,46)은 상기 금속 플레이트(10)의 두께 방향으로 형성되며, 상기 제1, 제2, 제4 및 제5홈(41,42,44,45)는 상기 금속 플레이트(10)의 두께(T1)와 동일한 높이로 형성되거나, 측벽부(12,14)로 연장될 수 있다. 상기 제3 및 제6홈(43,46)의 높이는 상기 금속 플레이트(10)의 두께(T1)와 동일한 높이로 형성될 수 있다.
상기 제1, 제2, 제4 및 제5홈(41,42,44,45)은 상기 몰딩 부재(81)과 수직 방향으로 오버랩되지 않는 영역이거나, 접촉되지 않게 형성되고, 제1 및 제2측벽부(12,14)의 양 측면에 배치된다. 상기 제3 및 제6홈(43,46)은 상기 몰딩 부재(81)과 수직 방향으로 오버랩되게 배치될 수 있으며, 몰딩 부재(81)의 일부가 배치될 수 있다.
상기 제1 및 제4홈(41,44)은 상기 제1전극부(11)의 서로 반대측 제3측면(5) 및 제4측면(6)에 형성되며, 서로 대응되게 위치할 수 있다. 상기 제1 및 제4홈(41,44)은 상기 제1측벽부(12)의 제3측면(5) 및 제4측면(6)으로 연장될 수 있다. 상기 제2 및 제5홈(42,45)은 상기 제2전극부(13)의 서로 반대측 면(5, 6)에 형성되고, 서로 대응하게 위치할 수 있다. 상기 제2 및 제5홈(42,45)은 상기 제2측벽부(14)의 서로 반대측 제3측면(5) 및 제4측면(5)으로 연장될 수 있다. 상기 제3 및 제6홈(43,46)은 상기 제3전극부(15)의 서로 반대측 면(5,6)에 형성되며, 서로 대응되게 위치할 수 있다. 상기 제3 및 제6홈(43,46)은 상기 금속 플레이트(10)의 길이 방향의 센터 영역(17)의 양측에 배치되거나, 상기 제1 및 제2절연부(113,114) 사이의 센터 영역에 배치되거나, 제3전극부(15)의 본딩 영역에 인접하게 배치될 수 있다. 다른 예로서, 상기 금속 플레이트(10)의 제3 또는 제4측면(5,6) 중 어느 하나의 면으로만 탑재된 경우, 양 측면이 아닌 하나의 측면에만 홈이 형성될 수 있다.
상기 제1, 제2, 제4 및 제5홈(41,42,44,45)은 위에서 볼 때 반구형 형상이거나, 또는 곡면 형상 또는 다각형 형상일 수 있다. 상기 제3 및 제6홈(43,46)은 위에서 또는 아래에서 볼 때 반구형 형상, 또는 곡면 형상이거나 다각형 형상일 수 있다. 상기 제3 및 제6홈(43,46)은 상기 제1, 제2, 제4 및 제5홈(41,42,44,45)과 동일하거나 다른 형상으로 형성될 수 있다.
상기 제1 내지 제6홈(41,42,43,44,45,46)는 너비(T6)를 갖고, 상기 금속 플레이트(10)의 두께와 동일한 높이로 형성될 수 있다. 상기 각 전극부(11,13,15)는 상기 홈의 개수가 서로 동일하거나, 다를 수 있다. 예컨대, 각 전극부(11,13,15)에 동일한 홈의 개수가 배치된 경우, 도 8 및 도 10과 같이 배치될 수 있으며, 다른 개수로 배치된 경우 제3전극부(15)의 홈의 개수가 제1 및 제2전극부(11,13)의 홈의 개수보다 더 많게 배치될 수 있다. 이는 제3전극부(15)의 면적이 제1 및 제2전극부(11,13)의 면적보다 크기 때문에, 방열 효율을 위해 더 배치될 수 있다.
다른 예로서, 상기 제3 및 제6홈(43,46)은 상기 제1면(1)에 접촉된 상부 너비가 하부의 너비보다 좁게 형성될 수 있으며, 이는 광원 모듈의 제조시 몰딩 부재(81)가 상기 제 3 및 제6홈(43,46)을 통해 침투하는 것을 억제시켜 줄 수 있다. 반대로, 상기 제3 및 제6홈(43,46)의 하부 너비가 상부 너비보다 좁을 수 있다.
상기 제3전극부(15)에는 제3 및 제4측면(5,6)에 하나의 홈(23,33)을 배치한 구조로 설명하였으나, 제3 및 제4측면(5,6) 각각에 복수의 홈이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 내지 제6홈(41,42,43,44,45,46)은 금속층(26A)을 포함하며, 상기 금속층(26A)은 소정 두께로 형성될 수 있다. 상기 각 홈(41,42,43,44,45,46)의 내측 영역(25A)은 상기 금속 플레이트(10)의 제2면(2), 제3 및 제4측면(5,6)에 개방될 수 있고, 기판과의 접합시 솔더와 같은 본딩 부재가 배치될 수 있다.
상기 금속층(26A)은 상기 금속 플레이트(10)와 다른 재질일 수 있으며, 예컨대 솔더와의 접착력이 상기 금속 플레이트(10)의 재질보다 더 좋고, 전기 전도도 및 열 전도도가 상기 금속 플레이트(10)보다 높은 재질로 형성될 수 있다. 상기 금속층(26A)은 예컨대, 은 또는 은 합금으로 형성될 수 있다. 또한 상기 금속층(26A)과 상기 금속 플레이트(10) 사이에 다른 금속층 예컨대, 하지 도금층이 형성될 수 있다. 상기 하지 도금층은 니켈, 구리, 니켈 합금, 또는 구리 합금을 포함한다.
한편, 실시 예에 따른 연결 단자(171)는 도 7과 같이 발광 칩(150) 간의 간격(D3)에 1개가 배치되거나, 도 14와 같이, 발광 칩(50) 간의 간격(D4>D3)에 2개 이상이 배치될 수 있다. 이에 따라 도 14와 같이 발광 칩(50)을 배치한 경우, 연결 단자의 개수가 발광 칩의 개수보다 더 많은 개수로 배치될 수 있다.
도 15 및 도 16은 실시 예에 따른 연결 단자의 일 예를 나타낸 도면이다.
도 15 및 도 16을 참조하면, 연결 단자(171)는 절연층(71) 및 전도층(73)을 포함하며, 상기 절연층(71)은 상기 전도층(73)과 금속 플레이트(10)의 제1면(1) 사이에 배치된다. 상기 전도층(73)은 상기 절연층(71)과 수직 방향으로 오버랩되며, 인접한 두 발광 칩(50)을 전기적으로 연결시켜 준다. 상기 절연층(73)은 실리콘 또는 에폭시와 같은 수지 재질이거나 테이프와 같은 재질을 포함하며, 상기 전도층(71)은 본딩을 위한 재질 예컨대, 금, 금 합금을 포함하거나, 반사성이 높은 금속(예: Ag)와 같은 금속을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 전도층(71)은 상기 금속 플레이트(10)과 다른 재질로 형성될 수 있다.
상기 연결 단자(171) 간의 간격은 상기 발광 칩(50) 간의 간격과 동일하거나 더 좁게 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 연결 단자(171)의 크기는 상기 발광 칩(50)의 크기보다 작은 크기로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 연결 단자(171)의 너비(D8)는 상기 발광 칩(50)의 너비(D6)보다 작을 수 있으며, 길이(D9)는 상기 발광 칩(50)의 길이(D7)보다 작을 수 있다. 또한 상기 연결 단자(171)는 금속 플레이트(10)의 제3 및 제4측면(5,6)으로부터 소정 간격(E2)으로 이격될 수 있으며, 상기 간격(E2)은 상기 발광 칩(50)과 제3 및 제4측면(5,6) 간의 간격(E1)보다 작을 수 있다.
상기 연결 단자(171)는 상기 발광 칩(50)들 사이의 영역에 배치되고 몰딩 부재(81)에 의해 노출되지 않게 몰딩될 수 있다. 다른 예로서, 상기 연결 단자(171)는 일부가 상기 몰딩 부재(81)의 측면 예컨대, 금속 플레이트(10)의 제3 또는 제4측면 상에 노출될 수 있다.
도 2와 같이, 상기 복수의 연결단자(171)는 상기 제3전극부(15) 상에 모두가 배치될 수 있으며, 이에 따라 상기 제1 및 제2전극부(11,13)의 길이를 짧게 형성할 수 있다. 다른 예로서, 적어도 하나의 연결 단자는 상기 절연부(113,114) 위에 접촉되거나 상기 절연부(113,114)와 오버랩되게 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 17 내지 도 21은 실시 예에 따른 연결 단자의 개수를 변형한 예이다.
도 17을 참조하면, 연결 단자(172)는 접착층(74), 절연층(75) 및 전도층(76)을 포함한다. 상기 접착층 및 전도층(74,76)은 철(Fe), 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 세라믹 재질 중 적어도 하나를 포함할 수 있다. 상기 전도층(76)은 상기 접착층(74)의 금속과 동일한 금속이거나 다른 금속일 수 있다.
상기 접착층(74)는 상기 금속 플레이트(10)의 재질과 동일한 재질인 경우, 금속 플레이트(74)와의 접착력이 개선될 수 있다. 상기 전도층(76)은 상기 금속 플레이트(10)와 다른 재질로 형성되어, 와이어와의 접착력을 개선시켜 줄 수 있다. 또한 상기 전도층(76)은 실시 예에 따른 금속층(26,26A)와 동일한 재질로 형성될 수 있다.
상기 절연층(75)은 실리콘 또는 에폭시와 같은 절연 재질을 포함한다. 상기 절연층(75)의 두께(T10)은 상기 연결 단자(172)의 두께(T9)의 40% 이상 예컨대, 50% 이상으로 형성될 수 있다.
또한 상기 절연층(75)와 전도층(76)의 페어는 1페어 또는 2페어 이상으로 형성될 수 있다. 즉, 상기 절연층(75)와 전도층(76)를 교대로 적층하여, 연결 단자(172)의 두께(T9)를 발광 칩의 두께와 같거나 작게 할 수 있다.
도 18을 참조하면, 금속 플레이트(10)의 제1면(1) 중에서 상기 연결 단자(172)와 오버랩되는 영역이 러프한 면(1A)로 형성되며, 상기 러프한 면(1A) 상에 연결 단자(172)가 형성된다. 상기 연결 단자(172)는 접착층(74), 절연층(75) 및 전도층(76)을 포함하며, 상기 접착층(74)은 금속 재질로서, 상기 금속 플레이트(10)의 러프한 면(1A)을 따라 러프한 면(74B)을 갖거나, 러프한 층으로 형성될 수 있다. 이에 따라 상기 접착층(74) 및 절연층(75)의 접착력을 강화시켜 줄 수 있다.
상기 절연층(75)은 상면이 평탄하도록 소정 두께로 형성될 수 있다. 상기 전도층(76)은 상기 절연층(75)에 의해 평탄한 상면을 제공할 수 있다.
도 19를 참조하면, 연결 단자(172)는 접착층(74)의 상면(74A)을 러프한 면으로 제공하고, 상기 연결 단자(172)에 대응되는 금속 플레이트(10)의 제1면(1)은 평탄한 면으로 제공한다. 이에 따라 상기 접착층(74) 및 절연층(75) 간의 접착력을 강화시켜 줄 수 있다.
도 20을 참조하면, 연결 단자(172)는 접착층(74)의 상면(74A)과 절연층(75)의 상면(75A)를 러프한 면으로 형성하여, 인접한 층 간의 접착력을 개선시켜 줄 수 있다.
도 19 내지 도 20은 연결 단자(172)의 각 층(74,75,76)의 계면의 접착력을 강화하기 위해 러프한 면을 선택적으로 제공하였으나, 상기 접착층(74) 또는 절연층(75)에 결합 구조 예컨대, 관통되는 비아 홀, 쓰루 홀, 또는 홈을 배치하여, 다른 층의 물질이 채워지도록 할 수 있다. 실시 예는 상기와 같이 홀 또는 홈 구조를 갖는 연결 단자(172)를 제공할 수 있다.
도 21을 참조하면, 발광 칩(50) 사이의 영역에 연결 단자(172A)를 제공하고, 상기 연결 단자(172A)는 소정의 길이를 갖고 형성될 수 있다. 상기 연결 단자(172A)는 오목한 하나 또는 복수의 홈(173, 174)을 구비하여, 와이어(59)의 본딩 위치를 이격시켜 줄 수 있다. 이러한 홈(173,174)은 몰딩 부재와의 결합력이 강화될 수 있다. 상기 홈(173,174)의 깊이는 상기 연결 단자(172A)의 너비보다 작을 수 있으며, 이에 대해 한정하지는 않는다.
도 22 및 도 23은 실시 예에 따른 광원 모듈이 기판에 탑재된 평면도 및 그 확대도이다.
도 22 및 도 23을 참조하면, 광원 모듈(100)은 기판(191) 상에 탑재된다. 상기 광원 모듈(100)의 금속 플레이트(10)의 어느 한 측면(5)이 상기 기판(191) 상에 대면하고, 상기 금속 플레이트(10)의 홈(31,32,33)에 본딩 부재(199)를 본딩하여 상기 기판(191)의 패드(195)에 탑재된다. 이에 따라 상기 금속 플레이트(10)의 제1 내지 제3전극부(11,13,15)는 상기 기판(191)과 전기적으로 연결될 수 있으며, 복수의 발광 칩(50)은 광을 방출하게 된다.
상기 기판(191)은 상기 금속 플레이트(10)의 제1전극부(11), 제2전극부(13) 및 제3전극부(15)에 각각 연결된 라인 패턴(P1,P2,P3)을 포함하며, 상기 라인 패턴(P1,P2,P3)은 적어도 3개의 라인이 각 전극부(11,13,15)에 연결될 수 있다.
상기 기판(191)은 플렉시블 기판이거나, 수지 재질의 기판, 또는 세라믹 재질의 기판, 또는 금속층을 갖는 기판을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극부(11), 제2전극부(13) 및 제3전극부(15)의 센터 영역에 배치된 홈(31,32,33)들은 기판(191)과 라인 패턴(P3)에 의해 전기적으로 연결되며, 상기 제3전극부(15)의 센터 영역 이외의 홈들은 상기 기판(191)과 전기적으로 연결되거나, 연결되지 않을 수 있다. 이는 제3전극부(15)의 센터 영역 이외의 홈들을 전기적으로 연결하지 않을 경우, 방열 목적으로만 사용할 수 있어, 방열 효율은 더 개선될 수 있다. 또한, 상기 제3전극부(15)의 센터 영역 이외의 홈들에 대응되는 영역에 기판(191)의 방열 패드(들)을 배치할 수 있다. 상기 방열 패드는 상기 라인 패턴(P1,P2,P3)과 전기적으로 연결되지 않을 수 있다.
<조명 시스템>
실시예에 따른 광원 모듈은 기판 상에 탑재되어 조명 시스템에 적용될 수 있다. 상기 조명 시스템은 광원 모듈을 포함하며, 도 24에 도시된 표시 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 24는 실시 예에 따른 표시 장치의 분해 사시도이다.
도 24를 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 실시 예에 따른 광원 모듈(100) 및 기판(1033)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 광원 모듈(100) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 광원 모듈(100), 기판(1033), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 광원 모듈(100)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl methacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthalate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphtha late) 수지 중 하나를 포함할 수 있다.
상기 광원 모듈(100)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기에 개시된 광원 모듈(100)은 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 광원 모듈(100)은 실시 예에 따른 모듈 중에서 선택될 수 있다.
상기 광원 모듈(100)과 상기 바텀 커버(1011)의 측면 사이에는 절연성 접착 시트가 부착될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011) 내에는 방열 플레이트가 배치될 수 있으며, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 광원 모듈(100), 기판(1033) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 광원 모듈(100)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 광원 모듈(100)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기의 실시 예에 개시된 광원 모듈은 탑뷰 형태의 백라이트 유닛에 적용되거나, 휴대 단말기, 컴퓨터 등의 백라이트 유닛 뿐만 아니라, 조명등, 신호등, 차량 전조등, 전광판, 가로등 등의 조명 장치에 적용될 수 있으며, 이에 대해 한정하지는 않는다. 또한 직하 타입의 광원 모듈에는 상기 도광판을 배치하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 광원 모듈 위에 렌즈 또는 유리와 같은 투광성 물질이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
10: 금속 플레이트 11,13,15: 전극부
12,14: 측벽부 31,32,33,41-46: 홈
26,26A: 금속층 50,51,53,55,57: 발광 칩
81: 몰딩 부재 100: 광원 모듈
113,114: 절연부 171,172,172A: 연결 단자
191: 기판

Claims (15)

  1. 제1방향의 길이가 상기 제1방향에 수직하는 제2방향의 길이보다 10배 이상 길며, 복수의 전극부 및 상기 복수의 전극부 사이에 복수의 절연부를 갖는 금속 플레이트;
    상기 금속 플레이트의 제1면 상에서 상기 제1방향으로 배열된 복수의 발광 칩;
    상기 복수의 발광 칩 사이에 적어도 하나가 배치된 복수의 연결 단자; 및
    상기 발광 칩 및 연결 단자를 덮는 몰딩 부재를 포함하며,
    상기 복수의 발광 칩은 상기 복수의 전극부에 전기적으로 연결되며,
    상기 금속 플레이트는 상기 제1면의 반대측 제2면과, 상기 제1 및 제2면 사이의 제1 및 제2측면 중 적어도 하나에 노출된 복수의 홈을 포함하며,
    상기 복수의 홈은 상기 각 전극부에 적어도 하나가 배치되며,
    상기 연결 단자는 상기 각 전극부와 절연되며,
    상기 연결 단자는 상기 복수의 발광 칩 중 인접한 두 발광 칩 사이에 배치되고,
    상기 복수의 발광 칩 중 인접한 두 발광 칩은 와이어에 의해 상기 연결 단자와 연결되고,
    상기 연결 단자는,
    상기 금속 플레이트의 상기 제1면 상에 배치되는 접착층;
    상기 접착층 상에 배치되는 절연층; 및
    상기 절연층 상에 배치되는 전도층을 포함하고,
    상기 전도층은 상기 인접한 두 발광 칩을 전기적으로 연결시키고,
    상기 금속 플레이트의 상기 제1면 중 상기 연결 단자와 오버랩되는 영역은 러프한 면으로 형성되고,
    상기 접착층의 상면은 러프한 면으로 형성되고,
    상기 연결 단자는 적어도 하나의 오목한 복수의 홈을 포함하고,
    상기 홈의 깊이는 상기 연결 단자의 너비보다 작은 광원 모듈.
  2. 제1항에 있어서,
    상기 연결 단자의 두께는 상기 발광 칩의 두께보다 얇거나 같고 50㎛ 이상인 광원 모듈.
  3. 제1항에 있어서,
    상기 발광 칩 간의 간격을 D3(mm)이라 하고 그 간격(D3) 내에 배치된 상기 연결 단자의 개수를 n(n은 자연수)이라 할 때, D3≤ 1.3 x n를 만족하는 광원 모듈.
  4. 제1항에 있어서,
    상기 절연부는 상기 전극부와 동일한 높이를 가지는 광원 모듈.
  5. 제1항에 있어서,
    상기 복수의 홈 내에는 상기 금속 플레이트와 다른 재질의 금속층이 각각 배치되는 광원 모듈.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020140000783A 2014-01-03 2014-01-03 광원 모듈 및 이를 구비한 조명 시스템 Expired - Fee Related KR102175311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140000783A KR102175311B1 (ko) 2014-01-03 2014-01-03 광원 모듈 및 이를 구비한 조명 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140000783A KR102175311B1 (ko) 2014-01-03 2014-01-03 광원 모듈 및 이를 구비한 조명 시스템

Publications (2)

Publication Number Publication Date
KR20150081121A KR20150081121A (ko) 2015-07-13
KR102175311B1 true KR102175311B1 (ko) 2020-11-06

Family

ID=53792935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140000783A Expired - Fee Related KR102175311B1 (ko) 2014-01-03 2014-01-03 광원 모듈 및 이를 구비한 조명 시스템

Country Status (1)

Country Link
KR (1) KR102175311B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3116038B1 (en) 2015-07-06 2019-10-02 LG Electronics Inc. Light source module, lighting device including the same and method for fabrication the same
EP3116039B1 (en) 2015-07-06 2019-10-16 LG Electronics Inc. Light source module, fabrication method therefor, and lighting device including the same
KR101841341B1 (ko) * 2015-12-14 2018-05-04 엘지전자 주식회사 광원모듈, 광원모듈의 제조방법, 및 이를 포함하는 조명기기
US10317068B2 (en) 2015-12-14 2019-06-11 Lg Electronics Inc. Light source module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081193A (ja) * 2007-09-25 2009-04-16 Sanyo Electric Co Ltd 発光モジュールおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101192181B1 (ko) * 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
KR101114197B1 (ko) * 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
KR20120096214A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 광원 모듈 및 이를 구비하는 조명 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081193A (ja) * 2007-09-25 2009-04-16 Sanyo Electric Co Ltd 発光モジュールおよびその製造方法

Also Published As

Publication number Publication date
KR20150081121A (ko) 2015-07-13

Similar Documents

Publication Publication Date Title
US9362461B2 (en) Light emitting device and lighting system having the same
KR102175311B1 (ko) 광원 모듈 및 이를 구비한 조명 시스템
KR101655505B1 (ko) 발광 소자
KR101946912B1 (ko) 광원모듈 및 이를 구비한 조명 시스템
KR102199982B1 (ko) 광원모듈 및 이를 구비한 조명 시스템
KR20130038065A (ko) 발광 소자 패키지 및 이를 구비한 백라이트 유닛
KR101750954B1 (ko) 발광 소자 패키지 및 이를 구비한 백라이트 유닛
KR101905520B1 (ko) 발광 소자
KR102042465B1 (ko) 광원모듈 및 이를 구비한 조명 시스템
KR102142712B1 (ko) 광원 모듈 및 이를 구비한 조명 시스템
KR101936289B1 (ko) 발광 소자
KR102075080B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 장치
KR101880058B1 (ko) 발광 소자 패키지 및 조명 장치
KR102045409B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR101924014B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
KR101880469B1 (ko) 발광소자 패키지 및 이를 구비한 라이트 유닛
KR102101367B1 (ko) 발광 소자
KR102509010B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR102075730B1 (ko) 발광 소자 및 조명 시스템
KR101926468B1 (ko) 발광 소자 패키지
KR102019830B1 (ko) 발광소자 패키지
KR101905573B1 (ko) 발광 모듈 및 이를 구비한 조명 시스템
KR20170052199A (ko) 광학 플레이트, 조명 소자 및 광원 모듈
KR101896692B1 (ko) 발광 소자
KR101997249B1 (ko) 발광 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140103

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190103

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140103

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200303

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201007

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201103

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240813