[go: up one dir, main page]

KR102156778B1 - Organic light emitting diode display - Google Patents

Organic light emitting diode display Download PDF

Info

Publication number
KR102156778B1
KR102156778B1 KR1020130169335A KR20130169335A KR102156778B1 KR 102156778 B1 KR102156778 B1 KR 102156778B1 KR 1020130169335 A KR1020130169335 A KR 1020130169335A KR 20130169335 A KR20130169335 A KR 20130169335A KR 102156778 B1 KR102156778 B1 KR 102156778B1
Authority
KR
South Korea
Prior art keywords
light emitting
subpixels
display device
organic light
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130169335A
Other languages
Korean (ko)
Other versions
KR20150079252A (en
Inventor
윤상훈
유준석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130169335A priority Critical patent/KR102156778B1/en
Publication of KR20150079252A publication Critical patent/KR20150079252A/en
Application granted granted Critical
Publication of KR102156778B1 publication Critical patent/KR102156778B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기전계 발광표시소자를 개시한다. 보다 상세하게는, 서브화소의 구조를 개선하여 고해상도를 구현하면서도 화소간 기생캐패시터의 편차를 최소화하여 영상품질을 극대화한 유기전계 발광표시소자에 관한 것이다.
본 발명의 실시예에 따르면, 서브화소에 형성되는 신호배선을 발광부의 구조에 따라 동일한 기생캐패시턴스가 적용되도록 형성함으로서 홀수열 및 짝수열 화소간 휘도편차를 개선할 수 있는 효과가 있다.
The present invention discloses an organic electroluminescent display device. More specifically, the present invention relates to an organic light emitting display device in which image quality is maximized by minimizing variation in parasitic capacitors between pixels while implementing high resolution by improving the structure of sub-pixels.
According to an exemplary embodiment of the present invention, a luminance deviation between odd-numbered and even-numbered pixels can be improved by forming signal wirings formed in subpixels so that the same parasitic capacitance is applied according to the structure of the light emitting unit.

Description

유기전계 발광표시소자{ORGANIC LIGHT EMITTING DIODE DISPLAY}Organic light emitting display device {ORGANIC LIGHT EMITTING DIODE DISPLAY}

본 발명은 유기전계 발광표시소자에 관한 것으로, 특히 서브화소의 구조를 개선하여 고해상도를 구현하면서도 화소간 기생캐패시터의 편차를 최소화하여 영상품질을 극대화한 유기전계 발광표시소자에 관한 것이다.The present invention relates to an organic light emitting display device, and in particular, to an organic light emitting display device that maximizes image quality by minimizing the deviation of parasitic capacitors between pixels while implementing high resolution by improving the structure of sub-pixels.

기존의 음극선관(Cathode Ray Tube) 표시장치를 대체하기 위해 제안된 평판표시장치(Flat Panel Display Device)로는, 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시장치(Plasma Display Panel) 및 유기전계 발광표시소자(Organic Light-Emitting Diode Display, OLED Display) 등이 있다.As a flat panel display device proposed to replace the existing cathode ray tube display device, a liquid crystal display, a field emission display, and a plasma display device (Plasma Display Panel) and organic light-emitting display devices (Organic Light-Emitting Diode Display, OLED Display).

이중, 유기전계 발광표시소자는, 표시패널에 구비되는 유기발광 다이오드가 높은 휘도와 낮은 동작 전압 특성을 가지며, 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하다는 장점이 있다. 또한, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적인 특성이 있다.Among them, the organic light emitting display device has a high luminance and low operating voltage characteristics of the organic light emitting diode provided in the display panel, and is a self-luminous type that emits light by itself, so the contrast ratio is large and the ultra-thin display It has the advantage that it can be implemented. In addition, it is easy to implement a moving image with a response time of several microseconds (µs), there is no limit on the viewing angle, and it has stable characteristics even at low temperatures.

이러한 유기전계 발광표시소자는, 빛이 방출되는 방향에 따라 상부발광(Top Emission)방식과 하부발광(Bottom Emission)방식으로 나뉘게 되는데, 하부 발광방식은 안정성 및 공정의 자유도가 높은 편이나, 개구율의 제한이 있다는 단점이 있어 고해상도 제품에 적용하기 어려우며, 최근 평판표시장치의 고해상도 및 대면적 추세에 따라 상부발광방식이 각광받고 있다.The organic electroluminescent display device is divided into a top emission method and a bottom emission method depending on the direction in which light is emitted. The lower emission method has a high degree of stability and process freedom. It is difficult to apply to high-resolution products due to its limitations, and the top light-emitting method is in the spotlight according to the recent trend of high resolution and large area of flat panel display devices.

도 1a 및 도 1b는 종래의 상부 발광형 유기전계 발광표시소자의 화소 구조의 일 예를 나타낸 도면이다.1A and 1B are diagrams illustrating an example of a pixel structure of a conventional top emission type organic light emitting display device.

도 1a 및 도 1b를 참조하면, 도 1a는 하나의 화소(PX)를 이루는 적(R), 녹(G), 청(B)의 세 서브화소(10, 20, 30)을 각각 수평 방향을 따라 일렬로 나란히 배치한 Non-Flip 구조로서, 각 서브화소(10, 20, 30)의 발광부(11, 21, 31)는 나란히 배치되게 된다. 1A and 1B, FIG. 1A shows three subpixels 10, 20, and 30 of red (R), green (G), and blue (B) forming one pixel PX in a horizontal direction, respectively. Accordingly, as a non-flip structure arranged side by side in a line, the light emitting portions 11, 21, and 31 of each subpixel 10, 20, 30 are arranged side by side.

이러한 스트라이프 구조에서는 각 서브화소(10, 20, 30)들이 가로 및 세로 방향으로 규칙적으로 배치되어 이웃한 화소간 공유되는 데이터 배선, 전원전압 배선, 기준전압배선 및 초기화 신호배선 등이 각 서브화소(10, 20, 30)마다 동일하게 연결되어, 설계 공간 효율이 높고, 패턴에 일관성이 있다는 장점이 있다.In this stripe structure, each of the sub-pixels 10, 20, and 30 are regularly arranged in the horizontal and vertical directions, so that the data wiring, the power supply voltage wiring, the reference voltage wiring, and the initialization signal wiring are shared between the neighboring pixels. It is connected equally every 10, 20, 30), which has the advantage of high design space efficiency and consistency in pattern.

또한, 도 1b는 서브화소(10, 20, 30) 구조는 도 1a와 동일하나, 두 발광부(11, 21)을 수평으로 배치한 Flip 구조로 형성하고, 하나의 발광부(31)를 수직으로 배치한 Non-Flip 구조로 형성하여 두 구조를 조합한 것으로, 서브화소와 발광부의 위치가 일관적이지 않은 구조이다. 이러한 구조에서는 마스크 공정에서 설계가능 해상도의 한계치에 최대로 근접하여 설계할 수 있다는 장점이 있다.In addition, Fig. 1B shows the structure of the sub-pixels 10, 20, and 30 is the same as that of Fig. 1A, but the two light-emitting parts 11 and 21 are horizontally arranged in a Flip structure, and one light-emitting part 31 is vertically It is a combination of the two structures by forming a non-flip structure arranged in a row, and the position of the sub-pixel and the light emitting part is not consistent. This structure has the advantage of being able to design as close as possible to the limit of the designable resolution in the mask process.

종래에는 유기전계 발광표시소자의 개구율을 최대한 높이기 위해, 도 1b와 같은 화소구조를 적용하였으나, 이는 각 화소에 형성되는 신호배선과 발광부를 이루는 전극간의 기생 캐패시터에 따라 박막트랜지스터의 성능을 저하시킨다는 단점이 있다. Conventionally, in order to maximize the aperture ratio of the organic light emitting display device, the pixel structure as shown in FIG. 1B was applied, but this is a disadvantage in that the performance of the thin film transistor is degraded depending on the signal wiring formed in each pixel and the parasitic capacitor between the electrodes forming the light emitting part. There is this.

도 2는 종래의 화소구조에 따른 유기전계 발광표시소자의 화소에 형성되는 신호배선의 구성을 나타낸 도면이다.2 is a diagram showing a configuration of signal wiring formed in a pixel of an organic light emitting display device according to a conventional pixel structure.

도 2를 참조하면, 종래의 유기전계 발광표시소자에서 이웃한 6개의 서브화소(10 ~ 60)는 수평방향으로 나란히 형성되고, R, G 발광부(11,21,41,51)는 Flip 구조로 형성되며, B 발광부(31, 61)은 Non-Flip 구조로 형성되는 구조일 때, 데이터 배선(Vdata_R, Vdata_B, Vdata_G)는 전원전압 공급배선(VDD)과 각 발광부(11,21,31,41,51,61)은 서로 다른 기생캐패시턴스 성분을 갖는다.Referring to FIG. 2, in a conventional organic light emitting display device, six adjacent subpixels (10 to 60) are formed in a horizontal direction, and R, G light emitting units (11, 21, 41, 51) have a flip structure. When the B light-emitting parts 31 and 61 are formed in a non-flip structure, the data wires Vdata_R, Vdata_B, and Vdata_G are the power supply line VDD and the light-emitting parts 11 and 21, respectively. 31,41,51,61) have different parasitic capacitance components.

상세하게는, 제1 내지 제3 서브화소(10 ~ 30)에서 제1 R 발광부(11) 및 제2 G 발광부(21)는 양측에 배치되는 R 데이터 배선(Vdata_R) 및 G 데이터배선(Vdata_G)과 연결되며, 전원전압 공급배선(VDD)이 제1 R 발광부(11) 및 제2 G 발광부(12) 중앙에 중첩되어 배치되게 되나, 제4 내지 제6 서브화소(40 ~ 60)에서 제2 R 발광부(41) 및 제2 G 발광부(51)는 R 데이터 배선(Vdata_R) 및 G 데이터배선(Vdata_G)이 중앙에 중첩되어 배치되고, 전원전압 공급배선(VDD)이 제2 R 발광부(41) 및 제2 G 발광부(51)의 양측에 배치되어 연결되게 된다.Specifically, in the first to third subpixels 10 to 30, the first R light-emitting part 11 and the second G light-emitting part 21 are R data lines Vdata_R and G data lines ( Vdata_G), and the power voltage supply line (VDD) is disposed to overlap the center of the first R light-emitting part 11 and the second G light-emitting part 12, but the fourth to sixth subpixels 40 to 60 ), the R data line (Vdata_R) and the G data line (Vdata_G) are overlapped at the center of the second R light-emitting part 41 and the second G light-emitting part 51, and the power voltage supply line (VDD) is 2 The R light-emitting part 41 and the second G light-emitting part 51 are disposed on both sides to be connected.

이에 따라, 제1 R,G 발광부(11,21) 및 제2 R,G 발광부(41,51)는 각각 서로 다른 기생 캐패시턴스가 영향을 주어 짝수열과 홀수열 화소간 구동 박막트랜지스터의 문턱전압 보상차이 및 휘도 차이를 유발하며, 이는 색상 편차의 원인이 된다. Accordingly, the first R, G light emitting parts 11 and 21 and the second R, G light emitting parts 41 and 51 have different parasitic capacitances, respectively, so that the threshold voltage of the driving thin film transistor between the pixels in the even and odd columns It causes a difference in compensation and a difference in luminance, which causes color deviation.

도 3a는 종래 구조의 유기전계 발광표시소자에서 각 색상에 대한 화소를 촬영한 도면이고, 도 3b는 홀수열과 짝수열의 화소간의 휘도 측정결과 및 유기발광 다이오드에 흐르는 전류 시뮬레이션 결과를 나타내는 도면으로서, 도 3a 및 도 3b에 나타난 바와 같이, 각 화소간 기생 캐패시턴스 편차는 낮은 범위의 휘도에서는 관측자의 눈으로 직접 시인 가능한 수준이며, 그 휘도 측정 결과 및 전류 편차 또한 낮은 계조에서는 60% 이상으로 크게 나타나게 됨을 확인할 수 있다.FIG. 3A is a diagram illustrating a pixel for each color in an organic light emitting display device having a conventional structure, and FIG. 3B is a view showing a result of a luminance measurement between pixels in an odd column and an even column and a simulation result of a current flowing through the organic light emitting diode. As shown in 3A and 3B, it is confirmed that the parasitic capacitance deviation between each pixel is a level that can be directly visually recognized by the observer's eyes at low luminance, and the luminance measurement result and current deviation also appear to be greater than 60% at low gradation. I can.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 개구율을 개선한 화소구조를 갖는 유기전계 발광표시소자에서 홀수 및 짝수 열의 화소간 기생캐패시턴스 차이에 따른 휘도편차를 개선하는 데 있다.The present invention was conceived to solve the above problems, and an object of the present invention is to improve the luminance deviation due to the difference in parasitic capacitance between pixels in odd and even columns in an organic light emitting display device having a pixel structure with improved aperture ratio. have.

전술한 목적을 달성하기 위해, 본 발명의 제1 실시예에 따른 유기전계 발광표시소자는 제1 내지 제3 서브화소가 순차적으로 나란히 배치되는 복수의 화소를 포함하는 유기전계 발광표시소자에 있어서, 상기 화소는, 상기 제1 및 제2 서브화소의 일 측에 각각 형성되는 제1 및 제2 데이터배선; 상기 제1 및 제2 서브화소가 만나는 지점에 형성되는 제1 전원전압 공급배선; 상기 제3 서브화소의 양측에 각각 형성되는 제3 데이터 배선 및 제2 전원전압 공급배선; 상기 제1 및 제2 서브화소에 걸쳐 나란히 형성되는 제1 및 제2 발광부; 및 상기 제3 서브화소상에 형성되는 제3 발광부를 포함한다.In order to achieve the above object, in the organic light emitting display device according to the first embodiment of the present invention, in the organic light emitting display device including a plurality of pixels in which first to third subpixels are sequentially arranged, The pixels may include first and second data lines formed on one side of the first and second subpixels, respectively; A first power voltage supply line formed at a point where the first and second subpixels meet; A third data line and a second power voltage supply line formed on both sides of the third subpixel, respectively; First and second light emitting units formed parallel to each other over the first and second subpixels; And a third light emitting part formed on the third subpixel.

본 발명의 제2 실시예에 따른 유기전계 발광표시소자는 제1 내지 제3 서브화소가 순차적으로 나란히 배치되는 복수의 화소를 포함하는 유기전계 발광표시소자에 있어서, 상기 화소는, 상기 제1 및 제2 서브화소의 일측에 각각 형성되는 제1 및 제2 데이터배선; 제3 서브화소의 일측에 형성되는 제3 데이터 배선; 상기 제1 및 제2 서브화소가 만나는 지점에 형성되는 전원전압 공급배선; 상기 제1 및 제2 서브화소에 걸쳐 나란히 형성되는 제1 및 제2 발광부; 상기 제3 서브화소상에 형성되는 제3 발광부; 및 상기 전원전압 공급배선과 상기 제3 서브화소를 전기적으로 연결하는 연결배선을 포함한다.In the organic light emitting display device according to the second embodiment of the present invention, in an organic light emitting display device including a plurality of pixels in which first to third subpixels are sequentially arranged, the pixels include the first and third subpixels. First and second data lines respectively formed on one side of the second subpixel; A third data line formed on one side of the third subpixel; A power supply voltage supply line formed at a point where the first and second subpixels meet; First and second light emitting units formed parallel to each other over the first and second subpixels; A third light emitting part formed on the third sub-pixel; And a connection wiring electrically connecting the power voltage supply line and the third sub-pixel.

또한, 전술한 목적을 달성하기 위해, 본 발명의 제3 실시예에 따른 유기전계 발광소자는, 제1 및 제2 서브화소가 제1 방향으로 나란히 배치되고, 제3 서브화소가 상기 제1 방향과 수직하는 제2 방향으로 배치되는 복수의 화소를 포함하는 유기전계 발광표시소자에 있어서, 상기 화소는, 상기 제1 및 제2 서브화소의 양측에 각각 형성되는 제1 및 제2 데이터배선; 제3 서브화소의 일측에 형성되는 제3 데이터 배선; 상기 제1 및 제2 서브화소와, 상기 제3 서브화소가 만나는 지점에 형성되는 전원전압 공급배선; 상기 제1 내지 제3 서브화소상에 각각 형성되는 제1 내지 제3 발광부를 포함한다.In addition, in order to achieve the above object, in the organic light emitting diode according to the third embodiment of the present invention, the first and second subpixels are arranged side by side in the first direction, and the third subpixel is arranged in the first direction. An organic light emitting display device comprising: a plurality of pixels disposed in a second direction perpendicular to the pixel, the pixel comprising: first and second data lines formed on both sides of the first and second subpixels, respectively; A third data line formed on one side of the third subpixel; A power supply voltage supply line formed at a point where the first and second subpixels and the third subpixel meet; And first to third light emitting portions respectively formed on the first to third subpixels.

본 발명의 실시예에 따른 유기전계 발광표시소자는, 서브화소에 형성되는 신호배선을 발광부의 구조에 따라 동일한 기생캐패시턴스가 적용되도록 형성함으로서 홀수열 및 짝수열 화소간 휘도편차를 개선할 수 있는 효과가 있다.The organic light emitting display device according to the embodiment of the present invention has the effect of improving the luminance deviation between the pixels in odd and even columns by forming the signal wiring formed in the sub-pixels so that the same parasitic capacitance is applied according to the structure of the light emitting part. There is.

도 1a 및 도 1b는 종래의 상부 발광형 유기전계 발광표시소자의 화소 구조의 일 예를 나타낸 도면이다.
도 2는 종래의 화소구조에 따른 유기전계 발광표시소자의 화소에 형성되는 신호배선의 구성을 나타낸 도면이다.
도 3a는 종래 구조의 유기전계 발광표시소자에서 각 색상에 대한 화소를 촬영한 도면이고, 도 3b는 홀수열과 짝수열의 화소간의 휘도 측정결과 및 유기발광 다이오드에 흐르는 전류 시뮬레이션 결과를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 유기전계 발광표시소자의 화소를 이루는 하나의 서브화소에 포함된 박막트랜지스터 및 유기발광 다이오드를 단면도로 나타낸 도면이다.
도 5a는 종래 유기전계 발광표시소자의 화소구조 및 이의 기생 캐패시턴스 성분을 나타낸 도면이고, 도 5b는 본 발명의 제1 실시예에 따른 유기전계 발광표시소자의 화소구조 및 이의 기생 캐패시턴스 성분을 나타낸 도면이다.
도 6은 본 발명의 제2 실시예에 따른 유기전계 발광표시소자의 구조를 나타내는 도면이다.
도 7은 본 발명의 제3 실시예에 따른 유기전계 발광표시소자의 구조를 나타내는 도면이다.
1A and 1B are diagrams illustrating an example of a pixel structure of a conventional top emission type organic light emitting display device.
2 is a diagram showing a configuration of signal wiring formed in a pixel of an organic light emitting display device according to a conventional pixel structure.
3A is a diagram illustrating a pixel for each color in an organic light emitting display device having a conventional structure, and FIG. 3B is a diagram illustrating a result of a luminance measurement between pixels in odd and even columns and a simulation result of a current flowing through an organic light emitting diode.
4 is a cross-sectional view illustrating a thin film transistor and an organic light emitting diode included in one subpixel constituting a pixel of an organic light emitting display device according to an exemplary embodiment of the present invention.
5A is a view showing a pixel structure of a conventional organic light emitting display device and its parasitic capacitance component, and FIG. 5B is a view showing a pixel structure of an organic light emitting display device according to the first embodiment of the present invention and its parasitic capacitance component. to be.
6 is a diagram showing the structure of an organic light emitting display device according to a second embodiment of the present invention.
7 is a diagram illustrating a structure of an organic light emitting display device according to a third embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 유기전계 발광표시소자를 설명한다.Hereinafter, an organic light emitting display device according to a preferred embodiment of the present invention will be described with reference to the drawings.

도 4는 본 발명의 실시예에 따른 유기전계 발광표시소자의 화소를 이루는 하나의 서브화소에 포함된 박막트랜지스터 및 유기발광 다이오드를 단면도로 나타낸 도면이다. 4 is a cross-sectional view illustrating a thin film transistor and an organic light emitting diode included in one subpixel constituting a pixel of an organic light emitting display device according to an exemplary embodiment of the present invention.

도 4를 참조하면, 기판(170)상에 반도체층(173) 및 반도체층(173)의 일부를 노출하는 제 1 절연막(175)가 형성되고, 그 상부로 게이트 전극(177) 및 제 2 절연막(179)이 적층구조로 형성되며, 제1 및 제2 절연막(175, 179)을 통해 노출된 반도체층(173)상부로 소스 전극(183a) 및 드레인 전극(183b)이 형성된다.Referring to FIG. 4, a first insulating layer 175 exposing a part of the semiconductor layer 173 and the semiconductor layer 173 is formed on a substrate 170, and a gate electrode 177 and a second insulating layer are formed thereon. 179 is formed in a stacked structure, and a source electrode 183a and a drain electrode 183b are formed on the semiconductor layer 173 exposed through the first and second insulating layers 175 and 179.

또한, 드레인 전극(183b)의 상부로 보호층(185)이 형성되고, 콘택홀을 통해 드레인 전극(183b)와 연결되는 애노드 전극(191), 유기발광층(193) 및 캐소드 전극(195)가 순차적으로 적층되어 유기발광 다이오드(EL)를 이루게 된다.In addition, a protective layer 185 is formed on the drain electrode 183b, and an anode electrode 191, an organic light emitting layer 193, and a cathode electrode 195 connected to the drain electrode 183b through a contact hole are sequentially formed. Are stacked to form an organic light emitting diode (EL).

기판(170)은 유리 또는 플라스틱으로 이루어진 투명 기판이 이용될 수 있으며, 도시되어 있지는 않지만, 기판(170) 전면에 걸쳐 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더 형성될 수 있다.The substrate 170 may be a transparent substrate made of glass or plastic, and although not shown, an insulating material over the entire surface of the substrate 170, for example, an inorganic insulating material such as silicon oxide (SiO2) or silicon nitride (SiNx) A buffer layer (not shown) made of may be further formed.

기판 상부(170)로는 반도체층(173)이 형성된다. 이러한 반도체층은 영역별로 불순물의 농도가 다르게 도핑될 수 있으며, 폴리 실리콘으로 형성될 수 있다. 이러한 반도체층(137)은 폴리 실리콘이 아닌 아몰퍼스 실리콘으로 대체될 수 있고, 폴리 실리콘이 이용될 경우, 아몰퍼스 실리콘의 증착 이후, 이를 결정화시켜 폴리 실리콘으로 변화시키는 형태로 제조될 수 있다. A semiconductor layer 173 is formed on the substrate 170. The semiconductor layer may be doped with different concentrations of impurities for each region, and may be formed of polysilicon. The semiconductor layer 137 may be replaced with amorphous silicon instead of polysilicon, and when polysilicon is used, it may be formed in a form in which amorphous silicon is deposited and then crystallized into polysilicon.

상기 결정화 방법으로는 RTA(Rapid Thermal Annealing)공정, SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Annealing), MIC(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 또는 SLS법 (Sequential Lateral Solidification) 등이 적용될 수 있다.The crystallization method is RTA (Rapid Thermal Annealing) process, SPC (Solid Phase Crystallization), ELA (Excimer Laser Annealing), MIC (Metal Induced Crystallization), MILC (Metal Induced Lateral Crystallization) or SLS (Sequential Lateral) Solidification) can be applied.

반도체층(173)의 상부로는 게이트 절연막(275)이 형성된다. 게이트 절연막(175)는 반도체층(173)과 게이트 전극(177) 사이를 절연하는 역할을 하며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 등과 같은 절연성 물질로 형성될 수 있다. A gate insulating layer 275 is formed on the semiconductor layer 173. The gate insulating layer 175 serves to insulate between the semiconductor layer 173 and the gate electrode 177 and may be formed of an insulating material such as a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).

게이트 절연막(175) 상부로는 게이트 전극(177)이 형성된다. 이러한 게이트 전극은 저저항 특성을 갖는 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어진 단일층 구조 또는 둘 이상의 금속물질을 조합한 이중층 또는 삼중층 구조로 형성될 수 있다. A gate electrode 177 is formed on the gate insulating layer 175. Such a gate electrode is a single layer made of any one of a metal material having low resistance properties, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), and molitanium (MoTi). It may be formed in a structure or a double layer or triple layer structure in which two or more metal materials are combined.

게이트 전극(177) 상부로는 기판(100) 전면에 걸쳐 층간 절연막(179)이 형성된다. 층간 절연막(179)은 게이트 절연막(175)과 동일한 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어질 수 있다.An interlayer insulating film 179 is formed over the entire surface of the substrate 100 on the gate electrode 177. The interlayer insulating layer 179 may be formed of the same insulating material as the gate insulating layer 175, for example, silicon oxide (SiO2) or silicon nitride (SiNx), which are inorganic insulating materials.

상기 게이트 절연막(175) 및 층간절연막(179)에는 반도체층(173)의 일부영역을 노출시키는 콘택홀이 형성되며, 그 콘택홀 상부로는 소스 전극(183a) 및 드레인 전극(183b)이 형성된다.A contact hole exposing a partial region of the semiconductor layer 173 is formed in the gate insulating layer 175 and the interlayer insulating layer 179, and a source electrode 183a and a drain electrode 183b are formed above the contact hole. .

소스 전극(183a) 및 드레인 전극(183b)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로 이루어질 수 있다.The source electrode 183a and the drain electrode 183b are aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molitanium (MoTi), chromium (Cr), titanium (Ti ) May be made of any one or two or more materials.

특히, 도시되어 있지는 않지만, 소스 전극(183a) 및 드레인 전극(183b)과 동일 금속으로 데이터 배선 및 전원전압 배선 등이 형성된다.In particular, although not shown, data wiring and power supply voltage wiring are formed of the same metal as the source electrode 183a and the drain electrode 183b.

소스 전극(183a) 및 드레인 전극(183b)의 상부로는 보호층(185)이 형성된다. 이러한 보호막(185)은 소스 전극(183a) 및 드레인 전극(183b)상에 구비되어 각 박막트랜지스터(TR)를 보호하고 평탄화 하는 역할을 한다. 여기서, 보호층(185)은 다양한 형태로 구성될 수 있는데, BCB(benzocyclobutene) 또는 아크릴(acryl) 등과 같은 유기물, 또는 SiNx와 같은 무기물로 형성될 수 있고, 단층으로 형성되거나 이중 혹은 다중층으로 구성될 수 있다.A protective layer 185 is formed on the source electrode 183a and the drain electrode 183b. The protective layer 185 is provided on the source electrode 183a and the drain electrode 183b to protect and planarize each thin film transistor TR. Here, the protective layer 185 may be configured in various forms, and may be formed of an organic material such as BCB (benzocyclobutene) or acrylic (acryl), or an inorganic material such as SiNx, and may be formed as a single layer or as a double or multiple layer. Can be.

보호층(185)의 상부로는 애노드 전극(191)이 형성된다. 이러한 애노드 전극(191)은 각 서브화소에 독립적으로 형성되어 발광부를 이루며, 드레인 전극(183b)과 접촉된다. 이러한 애노드 전극은, 불투명한 도전성물질로 이루어질 수 있으며, 일함수 값이 후술하는 캐소드 전극에 비해 비교적 낮은 금속물질, 일예로서, 알루미늄(Al), 알루미늄납(AlNd), 은(Ag), 마그네슘(Mg), 금(Au) 및 알루미늄-마그네슘 합금(AlMg) 중에서 선택된 어느 하나의 물질로 형성될 수 있다.An anode electrode 191 is formed on the protective layer 185. The anode electrode 191 is independently formed on each subpixel to form a light emitting portion, and is in contact with the drain electrode 183b. Such an anode electrode may be made of an opaque conductive material, and a metal material having a work function value relatively lower than that of the cathode electrode described later, for example, aluminum (Al), aluminum lead (AlNd), silver (Ag), magnesium ( Mg), gold (Au), and aluminum-magnesium alloy (AlMg) may be formed of any one material selected from.

유기발광층(193)은 상기 애노드 전극(191)에 대응되도록 형성된다. 이러한 유기발광층(193)은 발광물질로 이루어진 단일층으로 구성되거나, 또는 발광 효율을 높이기 위해 정공주입막(hole injection layer), 정공수송막(hole transporting layer), 발광물질막(emitting material layer), 전자수송막(electron transporting layer), 및 전자주입막(electron injection layer)의 다중층으로 구성될 수 있다.The organic emission layer 193 is formed to correspond to the anode electrode 191. The organic light-emitting layer 193 is composed of a single layer made of a light-emitting material, or in order to increase luminous efficiency, a hole injection layer, a hole transporting layer, a light-emitting material layer, or It may be composed of multiple layers of an electron transporting layer and an electron injection layer.

유기발광층(193)을 사이에 두고, 애노드 전극(191)과 대향하며, 기판(170) 전면에 걸쳐 캐소드 전극(195)가 형성된다. 캐소드 전극(195)은 애노드 전극(191)과는 달리 일함수 값이 비교적 큰 투명 도전성 물질, 예를 들면 인듐-틴-옥사이드 (ITO) 또는 인듐-징크-옥사이드(IZO)로 형성될 수 있다.A cathode electrode 195 is formed over the entire surface of the substrate 170, facing the anode electrode 191 with the organic emission layer 193 therebetween. Unlike the anode electrode 191, the cathode electrode 195 may be formed of a transparent conductive material having a relatively large work function value, for example, indium-tin-oxide (ITO) or indium-zinc-oxide (IZO).

상기의 애노드 전극(191), 유기발광층(193), 캐소드 전극(195)은 하나의 유기발광 다이오드(EL)를 이루며, 각 화소에서 발광부의 역할을 한다. The anode electrode 191, the organic light emitting layer 193, and the cathode electrode 195 form one organic light emitting diode EL, and serve as a light emitting part in each pixel.

한편, 각 유기발광 다이오드(EL)는 뱅크층(187)을 통해 하나의 서브화소 별로 구분된다. 이러한 뱅크층(187)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 다양한 절연성의 유기물질 등으로 형성될 수 있다.On the other hand, each organic light emitting diode EL is divided for each sub-pixel through the bank layer 187. The bank layer 187 may be formed of an insulating material such as a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx), and may be formed of various insulating organic materials.

이하, 종래 및 본 발명의 제1 실시예에 따른 유기전계 발광표시소자의 화소구조를 대비하여 본 발명의 기술적 구성을 설명한다. 이하의 설명에서 기재된 박막트랜지스터 패턴은 도 5의 박막트랜지스터를 이루는 금속층 및 이와 연결된 신호배선들을 모두 포함한다. Hereinafter, the technical configuration of the present invention will be described in comparison with the pixel structure of the conventional and organic light emitting display device according to the first embodiment of the present invention. The thin film transistor pattern described in the following description includes all of the metal layers constituting the thin film transistor of FIG. 5 and signal wirings connected thereto.

도 5a는 종래 유기전계 발광표시소자의 화소구조 및 이의 기생 캐패시턴스 성분을 나타낸 도면이고, 도 5b는 본 발명의 제1 실시예에 따른 유기전계 발광표시소자의 화소구조 및 이의 기생 캐패시턴스 성분을 나타낸 도면이다.5A is a view showing a pixel structure and a parasitic capacitance component thereof of a conventional organic light emitting display device, and FIG. 5B is a diagram showing a pixel structure of an organic light emitting display device according to the first embodiment of the present invention and a parasitic capacitance component thereof to be.

도 5a를 참조하면, 종래의 유기전계 발광표시소자에서 나란히 배치되는 두 화소는 6개의 서브화소(10 ~ 60)가 수평방향으로 나란히 배치되는 구조를 갖게 된다.Referring to FIG. 5A, in a conventional organic light emitting display device, two pixels arranged side by side have a structure in which six subpixels 10 to 60 are arranged side by side in a horizontal direction.

이중, 홀수열의 화소에 포함되는 3개의 서브화소(10 ~ 30)에서는, R, G 발광부(11,21)가 Flip 구조로 형성되며, B 발광부(31, 61)는 Non-Flip 구조로 형성되고, 각 서브화소(10 ~ 30)의 박막트랜지스터 패턴(15,25,35)은 수평방향으로 나란히 형성된다. Of these, in the three sub-pixels (10 to 30) included in the pixels of odd columns, the R and G light emitting parts 11 and 21 are formed in a flip structure, and the B light emitting parts 31 and 61 have a non-flip structure. It is formed, and the thin film transistor patterns 15, 25, and 35 of each of the sub-pixels 10 to 30 are formed side by side in the horizontal direction.

이하의 설명에서, 상기 박막트랜지스터 패턴(15,25,35)은 박막트랜지스터의 소스 및 드레인 전극 뿐만 아니라, 이와 연결되는 신호배선 및 하부의 게이트 전극을 포함하는 구성을 개략적으로 나타낸 것이다. In the following description, the thin film transistor patterns 15, 25, and 35 schematically show a configuration including not only source and drain electrodes of the thin film transistor, but also signal wirings connected thereto and a lower gate electrode.

또한, R 데이터 배선(Vdata_R)은 제1 박막트랜지스터 패턴(15)의 좌측에 형성되고, G 데이터 배선(Vdata_G)은 제2 박막트랜지스터 패턴(25)의 우측에 형성되며, B 데이터 배선(Vdata_B)은 제3 박막트랜지스터 패턴(35)의 좌측에 형성된다.In addition, the R data line (Vdata_R) is formed on the left side of the first thin film transistor pattern 15, the G data line (Vdata_G) is formed on the right side of the second thin film transistor pattern 25, and the B data line (Vdata_B) Is formed on the left side of the third thin film transistor pattern 35.

이러한 구조에서, 제1 서브화소(10) 및 제2 서브화소(20)에 전원전압을 공급하는 전원전압 공급배선(VDD)은 제1 및 제2 박막트랜지스터 패턴(15,25) 사이에 형성되고, 제3 서브화소(30)는 제4 서브화소(40)와의 사이에 형성된 전원전압 공급배선(VDD)을 통해 전원전압을 공급받게 된다. In this structure, the power supply voltage supply wiring VDD for supplying the power voltage to the first and second subpixels 10 and 20 is formed between the first and second thin film transistor patterns 15 and 25. , The third subpixel 30 is supplied with a power voltage through a power voltage supply line VDD formed between the fourth subpixel 40 and the fourth subpixel 40.

그리고, 짝수열의 화소에 포함되는 3개의 서브화소(40 ~ 60)는, R, G, B 발광부(41,51,61) 및 박막트랜지스터 패턴(45, 55, 65)의 방향이 상기 홀수열의 화소와 동일하다.In addition, the three sub-pixels 40 to 60 included in the pixels of the even column are in the direction of the R, G, B light emitting portions 41, 51, 61 and the thin film transistor patterns 45, 55, 65 Same as pixel.

또한, 짝수열의 화소에서, R 데이터 배선(Vdata_R)은 제4 박막트랜지스터 패턴(45)의 우측에 형성되고, G 데이터 배선(Vdata_G)은 제5 박막트랜지스터 패턴(55)의 좌측에 형성되며, B 데이터 배선(Vdata_B)은 제6 박막트랜지스터 패턴(65)의 우측에 형성된다.In addition, in pixels of even columns, the R data line (Vdata_R) is formed on the right side of the fourth thin film transistor pattern 45, the G data line (Vdata_G) is formed on the left side of the fifth thin film transistor pattern 55, and B The data line Vdata_B is formed on the right side of the sixth thin film transistor pattern 65.

이러한 구조에 따라, 짝수열의 화소에 구비되는 전원전압 공급배선(VDD)은 제4 서브화소(40)의 좌측과, 제5 서브화소(50) 및 제6 서브화소(60)가 만나는 부분에 각각 하나씩 형성되게 된다.According to this structure, the power supply voltage supply wiring (VDD) provided in the pixels in even columns is at the left side of the fourth subpixel 40 and at the portion where the fifth subpixel 50 and the sixth subpixel 60 meet, respectively. Will be formed one by one.

따라서, 종래 유기전계 발광표시소자에서 홀수열 화소는 제1 및 제2 발광부(11, 21)과 제1 및 제2 박막트랜지스터 패턴(15, 25) 및 전원전압 공급배선(VDD)과의 중첩되는 부분에서의 기생캐패시턴스(Cpara1)의 영향을 받게 되고, 짝수열 화소는 제4 및 제5 발광부(41, 51)과 제4 및 제5 박막트랜지스터 패턴(45, 55) 및 전원전압 공급배선(VDD)과의 중첩되는 부분에서의 기생캐패시턴스(Cpara2)의 영향을 받게 되어 두 화소에 작용하는 기생캐패시턴스가 서로 다름을 알 수 있다(Cpara1≠Cpara2).Therefore, in the conventional organic light emitting display device, the odd-numbered pixels overlap the first and second light emitting portions 11 and 21, the first and second thin film transistor patterns 15 and 25, and the power supply line VDD. The parasitic capacitance (Cpara1) is affected at the portion where the even-numbered column is connected to the fourth and fifth light emitting units 41 and 51, the fourth and fifth thin film transistor patterns 45 and 55, and the power supply voltage supply wiring. It can be seen that the parasitic capacitance acting on the two pixels is different from each other because it is affected by the parasitic capacitance (Cpara2) at the overlapping portion with (VDD) (Cpara1≠Cpara2).

이와 대비하여, 도 5b를 참조하면 본 발명의 제1 실시예에 따른 유기전계 발광표시소자는, 나란히 배치되는 두 화소는 6개의 서브화소(110 ~ 160)가 수평방향으로 나란히 형성되며, 각 서브화소(110 ~ 160)의 배치는 도 5a 동일하다.In contrast, referring to FIG. 5B, in the organic light emitting display device according to the first embodiment of the present invention, six subpixels 110 to 160 are formed horizontally in two pixels arranged side by side. The arrangement of the pixels 110 to 160 is the same as that of FIG. 5A.

또한, 제1 화소에 있어서, R 데이터 배선(Vdata_R)은 제1 박막트랜지스터 패턴(115)의 좌측에 형성되고, G 데이터 배선(Vdata_G)은 제2 박막트랜지스터 패턴(125)의 우측에 형성되며, B 데이터 배선(Vdata_B)은 제3 박막트랜지스터 패턴(135)의 좌측에 형성된다.In addition, in the first pixel, the R data line (Vdata_R) is formed on the left side of the first thin film transistor pattern 115, the G data line (Vdata_G) is formed on the right side of the second thin film transistor pattern 125, The B data line Vdata_B is formed on the left side of the third thin film transistor pattern 135.

그리고, 제1 및 제2 서브화소(110, 120)와 연결되는 전원전압 공급배선(VDD)은 제1 및 제2 박막트랜지스터 패턴(115, 125) 사이에 형성되고, 제3 서브화소(130)와 연결되는 전원전압 공급배선(VDD)은 제3 서브화소(130)상에 제4 서브화소(140)와 인접한 일측에 형성되게 된다.In addition, the power voltage supply wiring VDD connected to the first and second subpixels 110 and 120 is formed between the first and second thin film transistor patterns 115 and 125, and the third subpixel 130 The power voltage supply line VDD connected to is formed on the third subpixel 130 at one side adjacent to the fourth subpixel 140.

또한, 짝수열의 화소에 포함되는 3개의 서브화소(140 ~ 160)에서의 R 데이터 배선(Vdata_R)은 제4 박막트랜지스터 패턴(145)의 좌측에 형성되고, G 데이터 배선(Vdata_G)은 제5 박막트랜지스터 패턴(155)의 우측에 형성되며, B 데이터 배선(Vdata_B)은 제6 박막트랜지스터 패턴(165)의 좌측에 형성된다.In addition, the R data line (Vdata_R) in the three subpixels 140 to 160 included in the pixels in the even column is formed on the left side of the fourth thin film transistor pattern 145, and the G data line (Vdata_G) is the fifth thin film. It is formed on the right side of the transistor pattern 155, and the B data line Vdata_B is formed on the left side of the sixth thin film transistor pattern 165.

이에 따라, 짝수열의 화소에 구비되는 제4 및 제5 서브화소(140, 150)과 연결되는 전원전압 공급배선(VDD)은 제4 및 제5 박막트랜지스터 패턴(145, 155) 사이에 형성되고, 제6 서브화소(160)와 연결되는 전원전압 공급배선(VDD)은 제6 서브화소(160)의 좌측에 형성된다.Accordingly, the power supply voltage supply wiring VDD connected to the fourth and fifth subpixels 140 and 150 provided in pixels in even columns is formed between the fourth and fifth thin film transistor patterns 145 and 155, The power voltage supply line VDD connected to the sixth subpixel 160 is formed on the left side of the sixth subpixel 160.

따라서, 본 발명의 제1 실시예에 따른 유기전계 발광표시소자에서 홀수열 화소의 제1 및 제2 발광부(111,121)와, 짝수열 화소의 제4 및 제5 발광부(141,151)는 각각 제1 및 제4 박막트랜지스터 패턴(115, 145) 및 제2 및 제5 박막트랜지스터 패턴(125, 155)과, 중앙의 전원전압 공급배선(VDD)과 중첩되는 부분에서의 기생캐패시턴스(Cpara1, Cpara2)의 영향을 받게 되어, 결국 짝수열 화소 및 홀수열 화소에 작용하는 기생캐패시턴스가 동일하게 됨을 알 수 있다(Cpara1 = Cpara2).Accordingly, in the organic light emitting display device according to the first embodiment of the present invention, the first and second light emitting portions 111 and 121 of odd-numbered pixels and the fourth and fifth light-emitting portions 141 and 151 of even-numbered pixels are respectively Parasitic capacitances (Cpara1, Cpara2) at portions overlapping with the first and fourth thin film transistor patterns 115 and 145 and the second and fifth thin film transistor patterns 125 and 155 and the central power supply voltage supply line VDD It can be seen that the parasitic capacitance acting on the even-numbered pixels and the odd-numbered columns becomes the same (Cpara1 = Cpara2).

이하, 도면을 참조하여 본 발명의 제2 및 제3 실시예에 따른 유기전계 발광표시소자의 구조를 설명한다.Hereinafter, a structure of an organic light emitting display device according to the second and third embodiments of the present invention will be described with reference to the drawings.

도 6은 본 발명의 제2 실시예에 따른 유기전계 발광표시소자의 구조를 나타내는 도면이다. 이하의 제2 실시예서는 화소구조 및 이의 박막트랜지스터 배치형태는 상기의 제1 실시예와 동일하나 각 발광부가 동일한 기생캐패시턴스 성분을 갖도록 신호배선의 연결구조가 다르다는 차이점이 있다.6 is a diagram showing the structure of an organic light emitting display device according to a second embodiment of the present invention. In the following second embodiment, the pixel structure and the arrangement of the thin film transistors thereof are the same as those of the first embodiment, except that the connection structure of the signal wirings is different so that each light emitting unit has the same parasitic capacitance component.

도 6을 참조하면, 본 발명의 제2 실시예에 따른 유기전계 발광표시소자는, 두 화소가 나란히 배치됨에 따라, 그의 서브화소(10 ~ 60) 또한 수평방향으로 나란히 배치된다. 이중, 홀수열의 화소에 포함되는 3개의 서브화소(210 ~ 230)에서는, R, G 발광부(211,221)가 Flip 구조로 형성되며, B 발광부(231)는 Non-Flip 방향으로 형성되고, 각 서브화소(210 ~ 230)의 박막트랜지스터 패턴(215, 225, 235)는 수평방향으로 나란히 형성된다.Referring to FIG. 6, in the organic light emitting display device according to the second exemplary embodiment of the present invention, as two pixels are arranged side by side, their subpixels 10 to 60 are also arranged side by side in a horizontal direction. Among them, in the three subpixels 210 to 230 included in the pixels of odd columns, the R and G light emitting parts 211 and 221 are formed in a flip structure, and the B light emitting part 231 is formed in a non-flip direction, and each The thin film transistor patterns 215, 225, and 235 of the subpixels 210 to 230 are formed side by side in the horizontal direction.

그리고, R 데이터 배선(Vdata_R)은 제1 박막트랜지스터 패턴(215)의 좌측에 형성되고, G 데이터 배선(Vdata_G)은 제2 박막트랜지스터 패턴(225)의 우측에 형성되며, B 데이터 배선(Vdata_B)은 제3 박막트랜지스터 패턴(235)의 좌측에 형성된다.In addition, the R data line (Vdata_R) is formed on the left side of the first thin film transistor pattern 215, the G data line (Vdata_G) is formed on the right side of the second thin film transistor pattern 225, and the B data line (Vdata_B) Is formed on the left side of the third thin film transistor pattern 235.

또한, 전원전압 공급배선(VDD)은 제1 및 제2 박막트랜지스터 패턴(215, 225)과 사이에 형성되어 제1 및 제2 서브화소(210, 220)와 연결되되, 상기 전원전압 공급배선(VDD)과 다른 금속층에 형성되어 일측으로 연장되는 제1 연결배선(CL1)을 제3 서브화소(230)와도 전기적으로 연결되게 된다. 즉, 본 발명의 제2 실시예에서는 제3 서브화소(230)상에 전원전압을 공급하기 위한 별도의 전원전압 공급배선(VDD)이 형성되는 것이 아닌, 제1 및 제2 서브화소(210, 220) 사이에 형성되는 전원전압 공급배선(VDD)과 연결된 제1 연결배선(CL1)을 통해 전원전압을 공급받는 것을 특징으로 한다. In addition, the power voltage supply wiring (VDD) is formed between the first and second thin film transistor patterns 215 and 225 to be connected to the first and second subpixels 210 and 220, and the power voltage supply wiring ( The first connection line CL1 formed on a metal layer different from the VDD and extending to one side is also electrically connected to the third subpixel 230. That is, in the second embodiment of the present invention, the first and second sub-pixels 210 are not provided with a separate power supply voltage supply line (VDD) for supplying a power voltage to the third sub-pixel 230. 220) is characterized in that the power supply voltage is supplied through the first connection line CL1 connected to the power voltage supply line VDD.

또한, 짝수열 화소의 제4 내지 제6 서브화소(240, 250, 260)의 화소구조 및 신호배선은 상기 홀수열 화소와 대칭되도록 형성되는데, 제5 박막트랜지스터 패턴(265)는 제4 서브화소(240) 및 제5 서브화소(250) 사이에 배치된 전원전압 공급배선(VDD)과 연결된 제2 연결배선(CL2)을 통해 전기적으로 연결됨에 따라 전원전압을 공급받게 된다.In addition, the pixel structure and signal wiring of the fourth to sixth subpixels 240, 250, 260 of the even-numbered pixels are formed to be symmetrical with the odd-numbered pixels, and the fifth thin film transistor pattern 265 is a fourth subpixel As the power voltage is electrically connected through the second connection line CL2 connected to the power voltage supply line VDD disposed between the 240 and the fifth subpixel 250, the power voltage is supplied.

상기의 구조에 따라, 본 발명의 제2 실시예에 따른 유기전계 발광표시소자에서는 제1 및 제2 화소 및 이의 신호배선 구조는 동일하며, 제1 화소에 포함되는 기생캐패시턴스(Cpara1)는 제1 및 제2 발광부(211,221)와, 제1 및 제2 박막트랜지스터 패턴(215, 225) 및 전원전압 공급배선(VDD)에 의해 발생하며, 제2 화소에 포함되는 기생캐패시턴스(Cpara2)는 제4 및 제5 발광부(241,251)와, 제4 및 제5 박막트랜지스터 패턴(245, 255) 및 전원전압 공급배선(VDD)에 의해 발생함에 따라, 두 화소의 기생캐패시턴스는 동일하게 된다(Cpara1 = Cpara2).According to the above structure, in the organic light emitting display device according to the second exemplary embodiment of the present invention, the first and second pixels and signal wiring structures thereof are the same, and the parasitic capacitance Cpara1 included in the first pixel is the first And the second light emitting units 211 and 221, the first and second thin film transistor patterns 215 and 225, and the power supply voltage supply wiring VDD, and the parasitic capacitance Cpara2 included in the second pixel is a fourth And the fifth light emitting portions 241 and 251, the fourth and fifth thin film transistor patterns 245 and 255, and the power supply voltage supply wiring VDD, the parasitic capacitances of the two pixels become the same (Cpara1 = Cpara2). ).

이하, 도면을 참조하여 본 발명의 제3 실시예에 따른 유기전계 발광표시소자의 구조를 설명한다. 이하의 제3 실시예에서는 화소구조에 따라 박막트랜지스터 패턴이 다르게 형성되는 화소에 적용되는 것으로, 박막트랜지스터 패턴이 수평방향으로 형성되는 차이점이 있다.Hereinafter, a structure of an organic light emitting display device according to a third embodiment of the present invention will be described with reference to the drawings. In the following third embodiment, the thin film transistor pattern is applied to a pixel in which the thin film transistor pattern is formed differently according to the pixel structure, and there is a difference in that the thin film transistor pattern is formed in the horizontal direction.

도 7은 본 발명의 제3 실시예에 따른 유기전계 발광표시소자의 구조를 나타내는 도면이다.7 is a diagram illustrating a structure of an organic light emitting display device according to a third embodiment of the present invention.

도 7을 참조하면, 본 발명의 제3 실시예에 따른 유기전계 발광표시소자는, 제1 및 제2 화소가 나란히 배치되되, 제1 화소를 구성하는 제1 내지 제3 서브화소(310 ~ 330) 중, 제1 및 제2 서브화소(310, 320)는 상하로 나란히 수평방향으로 flip 구조로 형성되고, 제3 서브화소(330)는 수직방향으로 non-flip 구조로 형성된다. Referring to FIG. 7, in the organic light emitting display device according to the third exemplary embodiment of the present invention, first and second pixels are arranged side by side, and first to third subpixels 310 to 330 constituting the first pixel. ), the first and second subpixels 310 and 320 are formed in a flip structure in a horizontal direction in a vertical direction, and the third subpixel 330 is formed in a non-flip structure in a vertical direction.

또한, 각 제1 내지 제2 서브화소(310, 320)의 박막트랜지스터 패턴(315, 325)은 해당 서브화소와 동일하게 수평방향으로 형성되며, 제3 서브화소(330)의 박막트랜지스터패턴(335)은 수직방향으로 형성된다.In addition, the thin film transistor patterns 315 and 325 of each of the first to second subpixels 310 and 320 are formed in the same horizontal direction as the corresponding subpixel, and the thin film transistor pattern 335 of the third subpixel 330 ) Is formed in the vertical direction.

이와 동일하게 각 서브화소(310 ~ 330)에 구비되는 제1 내지 제3 발광부(311, 321, 331) 또한 제1 내지 제3 박막트랜지스터패턴(315, 325, 335)과 동일한 방향으로 형성된다.Likewise, the first to third light emitting units 311, 321, and 331 provided in each of the subpixels 310 to 330 are also formed in the same direction as the first to third thin film transistor patterns 315, 325, and 335. .

그리고, R 데이터 배선(Vdata_R)은 제1 및 제2 박막트랜지스터 패턴(315, 325)의 좌측에 형성되고, G 데이터 배선(Vdata_G)은 제1 및 제2 박막트랜지스터 패턴(315, 325)의 우측에 형성되며, B 데이터 배선(Vdata_B)은 제3 박막트랜지스터 패턴(335)의 우측에 형성된다.In addition, the R data line (Vdata_R) is formed on the left side of the first and second thin film transistor patterns 315 and 325, and the G data line (Vdata_G) is on the right side of the first and second thin film transistor patterns 315 and 325 And the B data line Vdata_B is formed on the right side of the third thin film transistor pattern 335.

또한, 전원전압 공급배선(VDD)은 제1 및 제2 서브화소(310, 320)의 우측 그리고, 제3 서브화소(330) 사이에 형성된다. 즉, 하나의 화소에는 하나의 전원전압 공급배선(VDD)만이 구비되는 구조이다. 여기서, 전원전압 공급배선(VDD)의 좌측으로는 인접하여 G 데이터 배선(Vdata_G)이 배치되나, 전원전압 공급배선(VDD)는 제1 및 제2 서브화소(310, 320)의 영역과 일부중첩되어 형성됨에 따라 제 전기적 연결에는 영향을 주지 않게 된다.In addition, the power voltage supply line VDD is formed on the right side of the first and second subpixels 310 and 320 and between the third subpixel 330. That is, only one power voltage supply line VDD is provided in one pixel. Here, the G data line (Vdata_G) is disposed adjacent to the left side of the power voltage supply line (VDD), but the power voltage supply line (VDD) partially overlaps the regions of the first and second subpixels 310 and 320 As it is formed, it does not affect my electrical connection.

이러한 구조에 따라, 제1 또는 제2 발광부(311, 321)에 영향을 주는 기생캐패시턴스(Cpara1) 성분은 이와 중첩되는 제1 또는 제2 박막트랜지스터패턴(315, 325)만이 존재하게 된다. According to this structure, only the first or second thin film transistor patterns 315 and 325 overlapping with the parasitic capacitance Cpara1 component that affects the first or second light emitting units 311 and 321 exist.

또한, 짝수열 화소의 제4 내지 제6 서브화소(340, 350, 360)의 화소구조 및 신호배선 구조도 상기 홀수열 화소와 동일하게 적용되며, 제4 또는 제5 발광부(341, 351)에 영향을 주는 기생캐패시턴스(Cpara2) 성분은 이와 중첩되는 제4 또는 제5 박막트랜지스터패턴(345, 355)만이 존재하게 된다. Also, the pixel structure and signal wiring structure of the fourth to sixth subpixels 340, 350, and 360 of the even-numbered pixels are applied in the same manner as the odd-numbered pixels, and the fourth or fifth light emitting units 341 and 351 Only the fourth or fifth thin film transistor patterns 345 and 355 overlapping with the parasitic capacitance Cpara2 component affecting the are present.

상기의 구조에 따라, 본 발명의 제3 실시예에 따른 유기전계 발광표시소자에서는 제1 화소에 포함되는 기생캐패시턴스(Cpara1)는 제1 또는 제2 발광부(311,321)와, 제1 또는 제2 박막트랜지스터 패턴(315, 325)에 의해 발생하며, 제2 화소에 포함되는 기생캐패시턴스(Cpara2)는 제4 또는 제5 발광부(341, 351)와, 제4 또는 제5 박막트랜지스터 패턴(345, 355) 및 전원전압 공급배선(VDD)에 의해 발생함에 따라, 두 화소의 기생캐패시턴스는 동일하게 된다(Cpara1 = Cpara2).According to the above structure, in the organic electroluminescent display device according to the third embodiment of the present invention, the parasitic capacitance Cpara1 included in the first pixel is the first or second light emitting portions 311 and 321, and the first or second Generated by the thin film transistor patterns 315 and 325, the parasitic capacitance Cpara2 included in the second pixel includes the fourth or fifth light emitting portions 341 and 351, and the fourth or fifth thin film transistor pattern 345, 355) and the power supply voltage supply line (VDD), the parasitic capacitance of the two pixels becomes the same (Cpara1 = Cpara2).

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Although many items are specifically described in the above description, this should be interpreted as an example of a preferred embodiment rather than limiting the scope of the invention. Accordingly, the invention should not be determined by the described embodiments, but should be defined by the claims and equivalents to the claims.

Vdata_R : R 데이터 배선 Vdata_G : G 데이터 배선
Vdata_B : B 데이터 배선 VDD : 전원전압 공급배선
110 ~ 160 : 제1 내지 제6 서브화소
111 ~ 161 : 제1 내지 제6 발광부
115 ~ 165 : 제1 내지 제6 박막트랜지스터 패턴
Vdata_R: R data wiring Vdata_G: G data wiring
Vdata_B: B data wiring VDD: Power supply voltage supply wiring
110 to 160: first to sixth subpixels
111 to 161: first to sixth light emitting units
115 to 165: first to sixth thin film transistor patterns

Claims (12)

삭제delete 삭제delete 삭제delete 제1 내지 제3 서브화소가 순차적으로 나란히 배치되는 복수의 화소를 포함하는 유기전계 발광표시소자에 있어서,
상기 화소는,
상기 제1 및 제2 서브화소의 일측에 각각 형성되는 제1 및 제2 데이터배선;
제3 서브화소의 일측에 형성되는 제3 데이터 배선;
상기 제1 및 제2 서브화소가 만나는 지점에 형성되는 전원전압 공급배선;
상기 제1 및 제2 서브화소에 걸쳐 나란히 형성되는 제1 및 제2 발광부;
상기 제3 서브화소상에 형성되는 제3 발광부; 및
상기 전원전압 공급배선과 상기 제3 서브화소를 전기적으로 연결하는 연결배선
을 포함하는 유기전계 발광표시소자.
In an organic light emitting display device comprising a plurality of pixels in which first to third subpixels are sequentially arranged in parallel,
The pixel,
First and second data lines formed on one side of the first and second subpixels, respectively;
A third data line formed on one side of the third subpixel;
A power supply voltage supply line formed at a point where the first and second subpixels meet;
First and second light emitting units formed parallel to each other over the first and second subpixels;
A third light emitting part formed on the third sub-pixel; And
Connection wiring for electrically connecting the power voltage supply wiring and the third sub-pixel
An organic electroluminescent display device comprising a.
제 4 항에 있어서,
상기 제1 내지 제3 서브화소는,
각각 동일방향으로 형성되며, 상기 제1 내지 제3 발광부와 각각 전기적으로 연결되는 제1 내지 제3 박막트랜지스터 패턴
을 포함하는 것을 특징으로 하는 유기전계 발광표시소자.
The method of claim 4,
The first to third subpixels,
First to third thin film transistor patterns each formed in the same direction and electrically connected to the first to third light emitting units, respectively
Organic electroluminescent display device comprising a.
제 4 항에 있어서,
상기 제1 내지 제3 서브화소는,
각각 수직방향으로 형성되는 Non-Flip 구조인 것을 특징으로 하는 유기전계 발광표시소자.
The method of claim 4,
The first to third subpixels,
Organic electroluminescent display device, characterized in that the non-flip structure each formed in a vertical direction.
제 4 항에 있어서,
상기 연결배선은,
상기 전원전압 공급배선의 하부 금속층에 형성되어 콘택홀을 통해 상기 전원전압 공급배선 및 제3 서브화소와 연결되는 것을 특징으로 하는 유기전계 발광표시소자.
The method of claim 4,
The connection wiring,
An organic light emitting display device comprising: formed on a lower metal layer of the power voltage supply line and connected to the power voltage supply line and a third subpixel through a contact hole.
제 4 항에 있어서,
상기 연결배선은,
상기 제2 데이터 배선의 하부로 교차하는 방향으로 형성되는 것을 특징으로 하는 유기전계 발광표시소자.
The method of claim 4,
The connection wiring,
The organic electroluminescent display device, characterized in that formed in a direction crossing the lower portion of the second data line.
제1 및 제2 서브화소가 제1 방향으로 나란히 배치되고, 제3 서브화소가 상기 제1 방향과 수직하는 제2 방향으로 배치되는 복수의 화소를 포함하는 유기전계 발광표시소자에 있어서,
상기 화소는,
상기 제1 및 제2 서브화소의 양측에 각각 형성되는 제1 및 제2 데이터배선;
제3 서브화소의 일측에 형성되는 제3 데이터 배선;
상기 제1 및 제2 서브화소와, 상기 제3 서브화소가 만나는 지점에 형성되는 전원전압 공급배선; 및
상기 제1 내지 제3 서브화소상에 각각 형성되는 제1 내지 제3 발광부
를 포함하는 유기전계 발광표시소자.
In an organic light emitting display device comprising a plurality of pixels in which first and second subpixels are arranged in parallel in a first direction, and a third subpixel is arranged in a second direction perpendicular to the first direction,
The pixel,
First and second data lines formed on both sides of the first and second subpixels, respectively;
A third data line formed on one side of the third subpixel;
A power supply voltage supply line formed at a point where the first and second subpixels and the third subpixel meet; And
First to third light emitting units respectively formed on the first to third subpixels
An organic electroluminescent display device comprising a.
제 9 항에 있어서,
상기 제1 내지 제3 서브화소는,
각각 동일방향으로 형성되며, 상기 제1 내지 제3 발광부와 각각 전기적으로 연결되는 제1 내지 제3 박막트랜지스터 패턴
을 포함하는 것을 특징으로 하는 유기전계 발광표시소자.
The method of claim 9,
The first to third subpixels,
First to third thin film transistor patterns each formed in the same direction and electrically connected to the first to third light emitting units, respectively
Organic electroluminescent display device comprising a.
제 9 항에 있어서,
상기 제1 내지 제2 서브화소는 각각 수평방향으로 형성되는 Flip 구조이고,
상기 제3 서브화소는 수직방향으로 형성되는 Non-Flip 구조인 것을 특징으로 하는 유기전계 발광표시소자.
The method of claim 9,
Each of the first to second subpixels is a Flip structure formed in a horizontal direction,
The third sub-pixel has a non-flip structure formed in a vertical direction.
제 9 항에 있어서,
상기 제1 내지 제3 서브화소는,
동일 방향으로 형성되어 상기 제1 내지 제3 발광부와 각각 연결되는 제1 내지 제3 박막트랜지스터 패턴
을 포함하는 것을 특징으로 하는 유기전계 발광표시소자.



The method of claim 9,
The first to third subpixels,
First to third thin film transistor patterns formed in the same direction and connected to the first to third light emitting units, respectively
Organic electroluminescent display device comprising a.



KR1020130169335A 2013-12-31 2013-12-31 Organic light emitting diode display Active KR102156778B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130169335A KR102156778B1 (en) 2013-12-31 2013-12-31 Organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130169335A KR102156778B1 (en) 2013-12-31 2013-12-31 Organic light emitting diode display

Publications (2)

Publication Number Publication Date
KR20150079252A KR20150079252A (en) 2015-07-08
KR102156778B1 true KR102156778B1 (en) 2020-09-16

Family

ID=53791645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130169335A Active KR102156778B1 (en) 2013-12-31 2013-12-31 Organic light emitting diode display

Country Status (1)

Country Link
KR (1) KR102156778B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101937768B1 (en) * 2016-12-01 2019-01-11 엘지디스플레이 주식회사 Organic light emitting display device
KR102806403B1 (en) 2019-03-29 2025-05-13 삼성디스플레이 주식회사 Organic light emitting display apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100885B1 (en) * 2005-01-31 2012-01-02 삼성전자주식회사 Thin film transistor array panel for organic light emitting display
KR101257734B1 (en) * 2010-09-08 2013-04-24 엘지디스플레이 주식회사 Organic Electroluminescent Display Device

Also Published As

Publication number Publication date
KR20150079252A (en) 2015-07-08

Similar Documents

Publication Publication Date Title
KR102791715B1 (en) Display Device
US10714561B2 (en) Display device
KR102571354B1 (en) Electroluminescent Display Device
KR101306843B1 (en) Organic light Emitting Display Device
KR101258260B1 (en) Organic Light Emitting Display Device
KR102510569B1 (en) Organic light emitting display device
CN111326673B (en) display device
KR20120042433A (en) Organic light emitting diode and method of fabricating the same
KR20220038649A (en) Display Device
US10068956B2 (en) Organic light emitting display
KR20090021580A (en) Organic light emitting diode
KR20150078344A (en) Organic Light Emitting Display
KR20190070768A (en) Display Device
JP2015069757A (en) Organic el display device
KR102156778B1 (en) Organic light emitting diode display
KR20140062369A (en) Organic light-emitting diode display device and method for driving the same
US11864424B2 (en) Pixel having capacitor overlapping with opening area and display device including the same
KR102031779B1 (en) Organic light Emitting Display Device
KR102759015B1 (en) Pixel and display device including the same
KR102646400B1 (en) Display Device
US12085817B2 (en) Display device
KR20200074742A (en) Display device
KR20160071880A (en) Organic light emitting display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131231

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181128

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191205

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200620

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200910

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200910

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230816

Start annual number: 4

End annual number: 4