[go: up one dir, main page]

KR102156263B1 - 전사장치 - Google Patents

전사장치 Download PDF

Info

Publication number
KR102156263B1
KR102156263B1 KR1020190023078A KR20190023078A KR102156263B1 KR 102156263 B1 KR102156263 B1 KR 102156263B1 KR 1020190023078 A KR1020190023078 A KR 1020190023078A KR 20190023078 A KR20190023078 A KR 20190023078A KR 102156263 B1 KR102156263 B1 KR 102156263B1
Authority
KR
South Korea
Prior art keywords
base
state
transfer device
interval
stamping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190023078A
Other languages
English (en)
Other versions
KR102156263B9 (ko
KR20200104966A (ko
Inventor
김도년
이윤석
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020190023078A priority Critical patent/KR102156263B1/ko
Priority to PCT/KR2020/001706 priority patent/WO2020175814A1/ko
Publication of KR20200104966A publication Critical patent/KR20200104966A/ko
Application granted granted Critical
Publication of KR102156263B1 publication Critical patent/KR102156263B1/ko
Publication of KR102156263B9 publication Critical patent/KR102156263B9/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H01L33/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

전사장치는 베이스와, 베이스에 마련되는 복수의 스탬핑부를 포함하고, 베이스는 음의 프아송비를 갖는 오그제틱(auxetic)구조를 포함한다. 전사장치를 통해 마이크로 디바이스의 대량전사가 가능하다.

Description

전사장치{Transferring apparatus}
본 발명은 전사장치에 관한 것으로, 보다 상세하게는 대량 전사가 가능한 전사장치에 관한 것이다.
반도체로 예시될 수 있는 마이크로 디바이스는 높은 속도의 발전을 거듭하여 현대 산업에 필수불가결한 기기로 자리 잡고 있다.
마이크로 디바이스 중 일례로 마이크로 발광다이오드(μLED)는 고효율 소자를 이용한 고밀도 디스플레이 기술로서, 기존 디스플레이 소자보다 초소형화, 경박화된 고효율, 고내구성 디바이스구현이 가능하게 한다.
특히, 초현실 구현을 위한 가상 현실 (VR) 디바이스의 5 cm 미만의 짧은 시청거리에서는 훨씬 선명하고 (1000 ppi 이상) 반응속도가 빠른 (nanosecond) μLED 소자가 필수적이다.
고해상도 μLED 디스플레이 제작을 위해서는 1억개가 넘는 적, 녹, 청색의 초소형 μLED 소자를 구동회로 기판에 정밀하고 빠르게 정렬 및 전사해야 한다.
이를 위한 다양한 전사공정기술이 연구되었으나, 아직까지 극소량의 소자를 개별적으로 배열하여 전사하는 느린 공정에 기반하기 때문에 생산비용이 매우 높은 상황이다.
따라서, 제조기판에 있는 대량의 μLED소자들을 목표기판인 디바이스용 기판에 한꺼번에 정렬하고 정밀하게 전사시키는 혁신적인 대규모 병렬 공정기술의 개발이 매우 중요하다.
본 발명의 일 측면은 대량전사가 가능한 전사장치를 제공한다.
본 발명의 일 측면은 전사 간격을 달리할 수 있는 전사장치를 제공한다.
본 발명의 사상에 따른 전사장치는 베이스; 상기 베이스에 마련되는 복수의 스탬핑부;를 포함하고, 상기 베이스는 음의 프아송비를 갖는 오그제틱(auxetic)구조를 포함한다.
상기 베이스는, 제 1 상태와, 상기 복수의 스탬핑부가 상호간에 이격되도록 상기 제 1 상태로부터 확장된 제 2 상태를 동작할 수 있다.
상기 복수의 스탬핑부는, 상기 베이스가 상기 제 1 상태에 있을 때, 상호간에 제 1 간격 이격되고, 상기 베이스가 상기 제 2 상태에 있을 때, 상호간에 상기 제 1 간격보다 큰 제 2 간격 이격되도록 구성될 수 있다.
상기 복수의 스탬핑부는, 상기 베이스가 상기 제 1 상태일 때, 상기 제 1 간격으로 배열되는 대상기판의 마이크로 디바이스들을 점착하여 분리시키고, 상기 베이스가 상기 제 2 상태에 있을 때, 상기 제 2 간격으로 목표기판에 상기 점착된 마이크로 디바이스들을 배치시키도록 구성될 수 있다.
상기 마이크로 디바이스는 마이크로 LED를 포함할 수 있다.
상기 제 2 간격은 가로방향과 제 2 가로간격과, 세로방향의 제 2 세로간격을 포함하고, 상기 복수의 스탬핑부는, 상기 베이스가 상기 제 2 상태일 때, 상기 제 2 가로간격과, 상기 제 2 가로간격과 다른 제 2 세로간격으로 이격되도록 구성될 수 있다.
상기 베이스는, 제 1 구간과, 상기 제 1 구간과 인접한 제 2 구간;을 포함하고, 상기 복수의 스탬핑부는, 상기 베이스의 제 1 구간에 배치되는 제 1 복수의 스탬핑부와, 상기 제 1 구간과 인접한 상기 베이스의 제 2 구간에 배치되는 제 2 복수의 스탬핑부;를 포함하고, 상기 제 1 복수의 스탬핑부는 상기 베이스가 상기 제 2 상태일 때, 상기 제 2 복수의 스탬핑부보다 이격간격이 작게 배치되도록 구성될 수 있다.
상기 베이스는, 상기 제 2 상태에서 적어도 일부가 곡면을 포함하도록 구성될 수 있다.
상기 베이스는 벤딩가능하도록 구성될 수 있다.
상기 복수의 스탬핑부는 점착성재질을 포함할 수 있다.
상기 베이스와 상기 복수의 스탬핑부는 일체로 형성될 수 있다.
본 발명의 일 측면에 따르면 오그제틱(auxetic) 구조를 이용하여 마이크로 디바이스의 대량전사가 가능하다.
본 발명의 일 측면에 따르면 목표기판의 형상 및 크기를 달리하여도 손쉽게 전사공정을 실행할 수 있다.
본 발명의 일 측면에 따르면 제조기판에서 제조되는 마이크로 디바이스의 간격과 목표기판에서의 요구되는 마이크로 디바이스의 간격을 달리하여도 전사장치를 통해 전사가 가능하다.
본 발명의 일 측면에 따르면 목표기판의 적어도 일부가 곡면을 포함하는 경우에도 전사대상물의 전사가 가능하다.
도 1은 본 발명의 일 실시예에 따른 전사장치와 제조기판의 사시도.
도 2a, 2b는 본 발명의 일 실시예에 따른 전사장치의 정면도.
도 3a, 3b, 3c, 3d는 본 발명의 일 실시예에 따른 전사장치의 개념도.
도 4a, 4b는 본 발명의 일 실시예에 따른 전사장치가 제조기판으로부터 마이크로디바이스들을 떼어내는 동작에 관한 도면.
도 5a, 5b는 본 발명의 일 실시예에 따른 전사장치의 제 1, 2 상태에 관한 도면.
도 6a, 6b는 본 발명의 일 실시예에 따른 전사장치가 마이크로디바이스들을 목표기판에 배치하는 동작에 관한 도면.
도 7은 본 발명의 일 실시예에 따른 마이크로디바이스의 전사과정을 개략적으로 도시한 도면.
도 8은 본 발명의 일 실시예에 따른 전사장치를 통해 마이크로디바이스들을 목표기판에 배치한 도면.
도 9a 내지 9d는 본 발명의 일 실시예에 따른 전사장치의 제 1 내지 4 상태를 도시한 도면.
도 10, 11은 본 발명의 다른 실시예에 따른 전사장치의 정면도.
도 12, 13은 본 발명의 또 다른 실시예에 따른 전사장치의 정면도.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 개시된 발명의 바람직한 일 예에 불과할 뿐이며, 본 출원의 출원시점에 있어서 본 명세서의 실시예와 도면을 대체할 수 있는 다양한 변형 예들이 있을 수 있다.
또한, 본 명세서의 각 도면에서 제시된 동일한 참조번호 또는 부호는 실질적으로 동일한 기능을 수행하는 부품 또는 구성요소를 나타낸다.
또한, 본 명세서에서 사용한 용어는 실시예를 설명하기 위해 사용된 것으로, 개시된 발명을 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
또한, 본 명세서에서 사용한 “제1”, “제2” 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않으며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. “및/또는” 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
또한, "~부", "~기", "~블록", "~부재", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어, 상기 용어들은 FPGA (field-programmable gate array)/ ASIC (application specific integrated circuit) 등 적어도 하나의 하드웨어, 메모리에 저장된 적어도 하나의 소프트웨어 또는 프로세서에 의하여 처리되는 적어도 하나의 프로세스를 의미할 수 있다.
이하에서는 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 전사장치와 제조기판의 사시도, 도 2a, 2b는 본 발명의 일 실시예에 따른 전사장치의 정면도이다.
전사장치(40)는 전사대상물을 이동 및 배치하도록 마련된다. 전사대상물은 마이크로 디바이스(10aa)를 포함할 수 있다. 구체적으로 전사대상물은 마이크로 LED를 포함할 수 있다. 본 실시예에서는 전사대상물이 마이크로 LED인 것을 예로 들지만, 그 대상물은 한정되지 않는다.
전사장치(40)는 베이스(50)와, 복수의 스탬핑부(70)를 포함할 수 있다.
베이스(50)는 오그제틱(auxetic)구조로 형성될 수 있다. 오그제틱구조는 음의 프아송비(Poisson’s ratio, ν)로 구성될 수 있다. 프아송비는 재료 내부에 생기는 수직응력에 의한 가로변형과 세로변형과의 비로서, 다음을 만족할 수 있다.
ν=-세로변형도/가로변형도
음의 프아송비는 가로방향와 세로방향 중 어느 하나의 방향으로 양의 (또는 음의) 변형변위가 발생할 때, 다른 하나의 방향으로도 양의(또는 음의) 변형변위가 발생하는 것을 의미한다.
베이스(50)는 탄성을 가진 재질을 포함할 수 있다. 베이스(50)의 오그제틱 구조는 탄성을 가진 재질로 구성되어, 외력에 의해 벤딩되거나 변형시에 원상태로 복원되도록 구성될 수 있다.
복수의 스탬핑부(70)는 전사대상물을 떼어내거나, 배치하도록 마련될 수 있다. 스탬핑부(70)는 점착력을 갖도록 구성될 수 있다. 복수의 스탬핑부(70)는 마이크로 디바이스(10aa)에 점착되어 제조기판(10a)으로부터 떼어내어, 목표기판(20)에서 목표된 위치에 배치할 수 있다. 복수의 스탬핑부(70)와 베이스(50)는 일체로 형성될 수 있다. 제조기판(10a)과 목표기판(20)의 종류는 한정되지 않는다. 제조기판(10a)과 목표기판(20)은 디바이스용 기판 또는 인터포저를 포함할 수 있다.
복수의 스탬핑부(70)는 점착력이 있는 탄성중합체 재질을 포함할 수 있다. 그러나 이에 한정되지 않고, 점착력이 있는 재질이면 이를 만족한다. 일례로, 베이스(50)와 복수의 스탬핑부(70)는 동일한 재질로 구성될 수도 있다.
전사장치(40)는 벤딩가능한 재질로 구성될 수 있다. 즉, 이후 설명하는 바와 같이, 전사장치(40)는 목표기판(20)의 적어도 일부가 곡면을 포함하고 있어도 마이크로 디바이스(10aa)의 전사가 가능하도록 벤딩가능하게 구성될 수 있다. 전사장치(40)의 구체적인 재질은 한정되지 않는다.
베이스(50)는 제 1 상태(50a, 도 2a 참고)와, 제 1 상태(50a)로부터 펼쳐진 제 2 상태(50b, 도 2b 참고)를 동작할 수 있다. 베이스(50)는 제 2 상태(50b)에서 제 1 상태(50a)보다 확장되도록 구성될 수 있다.
베이스(50)가 제 1 상태(50a)일 때, 복수의 스탬핑부(70)는 도 2a와 같이 제 1 간격(I1)을 가지고 이격될 수 있다. 베이스(50)가 제 2 상태(50b)일 때, 복수의 스탬핑부(70)는 도 2b과 같이 제 1 간격(I1)보다 큰 제 2 간격(I2)으로 이격될 수 있다. 간격의 기준은 도 2a, 2b와 같이 복수의 스탬핑부(70)의 중심간의 거리일 수 있다. 그러나 이에 한정되지 않고 간격의 기준은 복수의 스탬핑부(70)간의 거리일 수도 있다.
이러한 구성을 통해 도 4a와 같이 전사장치(40)는 제조기판(10a)에 제 1 간격(I1)으로 배열된 마이크로 디바이스(10aa)를 점착하여, 도 6a와 같이 목표기판(20)에서 제 1 간격(I1)과 큰 제 2 간격(I2)으로 배치된 목표지점에 배치시킬 수 있다.
베이스(50)는 복수의 베이스바디(54)와, 복수의 베이스바디(54)를 연결하는 복수의 레그(56)를 포함할 수 있다.
복수의 베이스바디(54)와 복수의 레그(56)는 도 2a, 2b에서와 같이 상호 연결될 수 있도록 구성될 수 있다.
복수의 베이스바디(54)의 일면에는 스탬핑부(70)가 마련될 수 있다. 스탬핑부(70)는 복수의 베이스바디(54)의 일면으로부터 돌출구조로 형성될 수도 있으며, 베이스바디(54)의 일면과 일체의 점착면을 형성할 수도 있다. 복수의 스탬핑부(70)는 베이스바디(54)에 위치하는 것으로 설명하나, 이에 한정되지 않는다. 복수의 스탬핑부(70)는 복수의 레그(56)에 형성될 수도 있다.
복수의 레그(56)는 복수의 베이스바디(54)로부터 연장되도록 구성될 수 있다. 복수의 레그(56)는 복수의 베이스바디(54)와 일체로 형성될 수 있다. 본 실시예에서는 베이스바디(54)는 그 둘레를 따라 배치되는 4개의 레그(56)가 연결되도록 마련된다. 그러나 베이스바디(54)와 레그(56)의 형상은 한정되지 않으며 베이스(50)가 오그제틱구조로 형성되면 이를 만족한다.
도 2a에서와 같이 베이스(50)가 제 1 상태(50a)에 있을 때는 복수의 레그(56)와 복수의 베이스바디(54)는 구획선을 두고 배치되고, 베이스(50)가 제 2 상태(50b)에 있을 때는 구획선이 벌어지도록 구성될 수 있다. 그러나 이에 한정되지 않고, 구획선 부분에 벤딩가능한 가이드부(미도시)가 마련될 수 있다. 즉, 가이드부는 일측은 베이스바디(54)에 타측은 레그(56)와 연결될 수 있다. 가이드부는 베이스(50)가 제 1 상태(50a)에 있을 때는 접힌 상태로 있고, 제 2 상태(50b)에 있을 때는 펴지도록 구성될 수 있다. 가이드부를 통해 베이스(50)가 일정상태 이상으로 펴지는 것을 방지할 수 있다.
본 실시예에서 오그제틱구조는 일례로서, 도 2a, 2b과 같은 형상을 예로 들었다. 그러나 이에 한정되지 않고, 다양한 형상의 오그제틱구조가 적용될 수 있다. 또한 본 실시예에서 베이스(50)는 구조적으로 음의 프아송비를 구현되는 구조를 설명하였으나, 이에 한정되지 않는다. 일례로 베이스(50)는 재료의 특성에 의해 음의 프아송비가 구현될 수도 있다.
도 3a, 3b, 3c, 3d는 본 발명의 일 실시예에 따른 전사장치의 개념도이다.
도 2a, 2b에서는 설명의 편의를 위해 오그제틱스구조의 일례를 들어 설명하였다. 그러나 도 3a, 3b, 3c, 3d에서와 같이 가로변형율과 세로변형율이 또는 가로변형율, 세로변형율, 높이변형율이 함께 증가 또는 감소하는 구조이면 이를 만족한다.
도 3a, 3b는 가로변형율과 세로변형율이 함께 증가 또는 감소하는 오그제틱스구조의 개념도이다. 전사장치(140)의 베이스(150)는 도 3a와 같이 제 1 상태(150a)에서, 도 3b와 같이 제 2 상태(150b)로 확장될 수 있다.
도 3c는 다층적인 오그제틱스구조에 관한 것이다. 앞서 설명한 예들은 2차원적 오그제틱스구조를 일례로 들었으나, 도 3c에서와 같이, 3차원적으로 높이변형율도 함께 증가 또는 감소하도록 변형될 수 있다. 즉 전사장치(240)의 베이스(250)는 가로변형율, 세로변형율, 높이변형율이 함께 증가 또는 감소하는 오그제틱스구조일 수 있다.
도 3d는 계층적인 오그제틱스구조에 관한 것이다. 도 3c의 경우에는 복수의 각층이 동일한 오그제틱스구조로 구성되나, 도 3d에서는 각층이 서로 다른 구조의 오그제틱스구조로 구성될 수 있다.
전사장치(340)는 서로 구조가 다른 베이스들(351, 352, 353)을 포함할 수 있다. 서로 다른 베이스들(351, 352, 353)은 함께 증가 또는 감소하는 오그제틱스구조로 구성될 수 있다. 그러나 서로 다른 베이스들(351, 352, 353)은 상호간의 가로변형율, 세로변형율, 높이변형율의 크기를 달리할 수 있다.
이하는 본 발명의 전사장치의 동작에 관하여 설명한다.
도 4a, 4b는 본 발명의 일 실시예에 따른 전사장치가 제조기판으로부터 마이크로디바이스들을 떼어내는 동작에 관한 도면, 도 5a, 5b는 본 발명의 일 실시예에 따른 전사장치의 제 1, 2 상태에 관한 도면, 도 6a, 6b는 본 발명의 일 실시예에 따른 전사장치가 마이크로디바이스들을 목표기판에 배치하는 동작에 관한 도면이다.
전사장치(40)는 베이스(50)가 제 1 상태(50a)로 동작할 때 제조기판(10a)에 접촉하여, 복수의 스탬핑부(70)를 통해 제조기판(10a)의 복수의 마이크로 디바이스(10aa)와 점착할 수 있다. 도 4a와 같이 제조기판(10a)에 배치된 마이크로 디바이스(10aa)를 전체적으로 점착할 수도 있으며, 도 4b와 같이 제조기판(10a)의 일부 영역의 마이크로 디바이스(10aa)만 점착할 수도 있다.
이후 베이스(50)는 도 5a, 5b와 같이 제 1 상태(50a)에서 제 2 상태(50b)로 동작할 수 있다. 이 과정에서 복수의 스탬핑부(70)에 각각 점착된 복수의 마이크로 디바이스(10aa)는 상호간에 요구되는 간격으로 이격될 수 있다. 즉, 복수의 스탬핑부(70)는 제 1 간격(I1)에서 제 2 간격(I2)으로 이격되고, 복수의 마이크로 디바이스(10aa)도 복수의 스탬핑부(70)와 함께 제 1 간격(I1)에서 제 2 간격(I2)으로 이격될 수 있다.
설명의 편의를 위해 베이스(50)가 제 1 상태(50a)일 때, 마이크로 디바이스(10aa)가 점착되고, 베이스(50)가 제 2 상태(50b)일 때 마이크로 디바이스(10aa)는 목표기판으로 배치되는 것을 설명하였다. 그러나 이에 한정되지 않고, 이와 반대로 베이스(50)가 제 2 상태(50b)일 때, 마이크로 디바이스(10aa)가 점착되고, 베이스(50)가 제 1 상태(50a)일 때 마이크로 디바이스(10aa)는 목표기판으로 배치될 수 도 있다.
전사장치(40)는 베이스(50)를 제 1 상태(50a)에서 제 2 상태(50b)로 변형시키고, 목표기판(20)으로 이동되어, 목표기판(20)에 도 6a와 같이 점착된 마이크로 디바이스(10aa)를 배치시킬 수 있다. 본 실시예에서 마이크로 디바이스(10aa)는 마이크로 LED를 포함하며, 도 6a, 6b와 같이 파랑, 초록, 빨강, 백색의 마이크로 LED를 각각 적용할 수 있다. 그러나 이에 한정되지 않고, 마이크로 디바이스(10aa)는 IC, 센서등을 포함할 수 있다. 이러한 전사장치(40)는 제조기판에 있는 대량의 μLED소자들을 목표기판인 디바이스용 기판에 한꺼번에 정렬하고 정밀하게 전사시키는 혁신적인 대규모 병렬 전사가 가능하다.
도 7은 본 발명의 일 실시예에 따른 마이크로디바이스의 전사과정을 개략적으로 도시한 도면, 도 8은 본 발명의 일 실시예에 따른 전사장치를 통해 마이크로디바이스들을 목표기판에 배치한 도면이다.
도 7은 전사과정을 개략적으로 도시한 도면이다. 마이크로 LED는 복수의 제 1 내지 4 마이크로 LED(10aa, 10ba, 10ca, 10da)를 포함할 수 있다. 제 1 내지 4 마이크로 LED는 각각 빨강, 초록, 파랑, 백색광을 생성하도록 구성될 수 있다.
제조기판(10a)에서 제 1 간격(I1)으로 배치되는 복수의 제 1 내지 4 마이크로 LED(10aa, 10ba, 10ca, 10da)는 각각 베이스(50)가 제 1 상태(50a)에서 제 2 상태(50b)로 동작하면서, 제 2 간격(I2)으로 이격될 수 있다. 제 2 간격(I2)으로 이격된 복수의 제 1 내지 4 마이크로 LED(10aa, 10ba, 10ca, 10da)는 목표기판(20)에 배치될 수 있다.
이러한 과정을 통해 전사장치(40)는 목표기판(20)에 동일한 종류의 복수의 마이크로 LED를 한번에 배열시킬 수 있고, 또한 점착되는 복수의 마이크로 LED들 간의 간격을 임의로 조절할 수 있게 된다. 즉, 전사장치(40)는 대량의 μLED들을 목표기판인 디바이스용 기판에 대규모 병렬 전사시킬 수 있다.
복수의 마이크로 LED를 원하는 이격거리로 한번에 목표기판(20)으로 배치시킬 수 있어서, 마이크로 LED의 대량전사가 가능하게 된다. 또한 도 8과 같이 목표기판(20)이 곡면으로 형성되는 경우에도 베이스(50)의 굴곡도를 변형하고, 이격거리를 조절하여 대량전사가 가능하게 된다.
도 9a 내지 9d는 본 발명의 일 실시예에 따른 전사장치의 제 1 내지 4 상태를 도시한 도면이다.
전사장치(40)는 벤딩가능하게 마련될 수 있다. 전사장치(40)는 벤딩가능한 재질을 포함할 수 있다. 전사장치(40)의 구체적인 재질은 한정되지 않는다.
전사장치(40)는 목표기판(20)의 적어도 일부가 곡면을 포함하고 있어도 마이크로 디바이스(10aa)의 전사가 가능하도록 벤딩가능하게 구성될 수 있다.
전사장치(40)는 도 9a와 같이 제 1 상태(50a)에서 평면형상으로 형성될 수도 있고, 도 9b와 같이 제 2 상태(50b)로 펼쳐질 수도 있다.
또한 전사장치(40)는 도 9c와 같이 적어도 일부가 곡면 형성하는 제 3 상태(50c)로 벤딩될 수도 있고, 도 9d와 같이 구형형상의 제 4 상태(50d)로 벤딩될 수도 있다. 설명의 편의를 위해 제 3 상태(50c)와, 제 4 상태(50d)를 구분하였으나, 제 3 상태(50c)와, 제 4 상태(50d)는 제 2 상태(50b)의 일례일 수 있다.
전사장치(40)는 벤딩가능하게 마련됨으로서, 유연기판 및 스트레쳐블 기판과 같은 3차원 구조의 기판위에 정밀하게 마이크로 디바이스(10aa) 또는 마이크로 LED를 전사할 수 있게 된다. 또한 굴곡이 많이 형성된 신체에 적용할 수 있는 신체부착형 디바이스를 위한 기판에도 정밀한 전사가 가능하게 된다.
이하는 본 발명의 다른 실시예에 따른 전사장치에 관하여 설명한다.
설명에 있어서, 앞서 설명한 구성과 동일한 구성에 대해서는 구체적인 설명을 생략한다.
도 10, 11은 본 발명의 다른 실시예에 따른 전사장치의 정면도이다.
전사장치(140)는 제 1 상태(150a)에서 제 1 간격(I1)으로 배치되고 제 2 상태(150b)에서 제 2 간격(I2)으로 배치되는 복수의 스탬핑부(70)를 포함할 수 있다. 제 1, 2 간격은 제 1, 2 가로간격(I1a, I2a)과 제 1, 2 세로간격(I1b, I2b)을 포함할 수 있다.
복수의 스탬핑부(70)는 제 2 가로간격(I2a)이 제 2 세로간격(I2b)보다 크도록 구성될 수 있다. 즉, 베이스(150)는 제 2 상태(150b)에서 가로방향으로의 변형도가 세로방향의 변형도와 다르도록 구성될 수 있다. 이러한 구성을 통해 실장되는 마이크로 디바이스(10aa)의 밀집도 또는 방향성을 달리할 수 있다. 또한 이러한 전사장치(140)를 통해 다양한 디자인의 목표기판(20)을 설계할 수 있다.
전사장치(140)는 도 10에서 제 1 상태(150a)에서 제 1 가로간격(I1a)과, 제 1 세로간격(I1b)이 동일한 것을 도시하였으나, 이에 한정되지 않고, 제 1 상태(150a)에서도 제 1 가로간격(I1a)과 제 1 세로간격(I1b)은 다르도록 구성될 수 있다.
또한 도 11에서의 전사장치(140)는 제 2 상태(150b)에서 제 2 가로간격(I2a)은 제 2 세로간격(I2b)보다 크도록 구성되는 것을 일례로 도시하였다. 그러나 이에 한정되지 않고, 제 2 가로간격(I2a)이 제 2 세로간격(I2b)보다 작도록 구성될 수도 있다.
설명의 편의를 위해 가로방향의 가로간격과, 세로방향의 세로간격으로 설명하였으나, 이에 한정되지 않는다. 즉, 어느 일 방향의 제 1 방향간격, 어느 일방향과 다른 방향의 제 2 방향간격으로 이격방향을 달리하도록 구성될 수도 있다.
도 12, 13은 본 발명의 또 다른 실시예에 따른 전사장치의 정면도이다.
전사장치(240)는 제 1 상태(250a)에서 제 1 간격(I1a, I1b)으로 배치되고 제 2 상태(250b)에서 제 2 간격(I2a, I2b)으로 배치되는 복수의 스탬핑부(70)를 포함할 수 있다.
전사장치(240)는 제 1 구간(51)의 제 1 복수의 스탬핑부(70)와 제 2 구간(52)의 제 2 복수의 스탬핑부(70)를 포함할 수 있다.
제 1, 2 복수의 스탬핑부(70)는 상호간의 이격간격을 달리할 수 있다. 즉, 제 1 복수의 스탬핑부(70)는 베이스(250)가 제 2 상태(250b)일 때, 제 2a 간격(I2a) 이격되며, 제 2 복수의 스탬핑부(70)는 베이스(250)가 제 2 상태(250b)일 때, 제 2b 간격(I2b) 이격될 수 있다. 제 2a, 2b 간격은 다르도록 구성될 수 있다. 즉, 베이스(250)는 일부구간이 다른 구간과 스탬핑부(70)의 간격이 다르도록 배치될 수 있다.
본 실시예에서는 제 1 구간(51)의 제 1 복수의 스탬핑부(70)는 제 2 구간(52)의 제 2 복수의 스탬핑부(70)보다 이격간격이 좁도록 배치된다. 그러나 이에 한정되지 않고, 복수의 스탬핑부(70)가 적어도 일부영역에서 이격간격을 달리하도록 배치되면 이를 만족한다. 또한 제 1 복수의 스탬핑부(70)는 제 2 복수의 스탬핑부(70)에 비해 가로방향으로만 간격이 다르도록 도시하고 설명하였으나, 이에 한정되지 않고 다른방향으로도 간격이 다르도록 구성될 수도 있다.
이러한 구성을 통해 전사장치(240)는 목표기판(20)의 영역별 마이크로 디바이스(10aa)의 밀집도를 달리할 수 있다. 또한 이러한 전사장치(240)를 통해 다양한 디자인의 목표기판(20)을 설계할 수 있다
이상에서는 특정의 실시예에 대하여 도시하고 설명하였다. 그러나, 상기한 실시예에만 한정되지 않으며, 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 청구범위에 기재된 발명의 기술적 사상의 요지를 벗어남이 없이 얼마든지 다양하게 변경 실시할 수 있을 것이다.
10a : 제조기판 10aa : 마이크로 디바이스
20 : 목표기판 40 : 전사장치
50 : 베이스 50a : 제 1 상태
50b : 제 2 상태 54 : 베이스바디
56 : 레그 70 : 스탬핑부
I1 : 제 1 간격 I2 : 제 2 간격

Claims (11)

  1. 베이스;
    상기 베이스에 마련되는 복수의 스탬핑부;를 포함하고,
    상기 베이스는 음의 프아송비를 갖는 오그제틱(auxetic)구조를 포함하고,
    상기 베이스는 벤딩가능하도록 구성되는 전사장치.
  2. 제 1 항에 있어서,
    상기 베이스는,
    제 1 상태와, 상기 복수의 스탬핑부가 상호간에 이격되도록 상기 제 1 상태로부터 확장된 제 2 상태를 동작하는 전사장치.
  3. 제 2 항에 있어서,
    상기 복수의 스탬핑부는,
    상기 베이스가 상기 제 1 상태에 있을 때, 상호간에 제 1 간격 이격되고,
    상기 베이스가 상기 제 2 상태에 있을 때, 상호간에 상기 제 1 간격보다 큰 제 2 간격 이격되도록 구성되는 전사장치.
  4. 제 3 항에 있어서,
    상기 복수의 스탬핑부는,
    상기 베이스가 상기 제 1 상태일 때, 상기 제 1 간격으로 배열되는 대상기판의 마이크로 디바이스들을 점착하여 분리시키고,
    상기 베이스가 상기 제 2 상태에 있을 때, 상기 제 2 간격으로 목표기판에 상기 점착된 마이크로 디바이스들을 배치시키도록 구성되는 전사장치.
  5. 제 4 항에 있어서,
    상기 마이크로 디바이스는 마이크로 LED를 포함하는 전사장치.
  6. 제 3 항에 있어서,
    상기 제 2 간격은 가로방향의 제 2 가로간격과, 세로방향의 제 2 세로간격을 포함하고,
    상기 복수의 스탬핑부는,
    상기 베이스가 상기 제 2 상태일 때, 상기 제 2 가로간격과, 상기 제 2 가로간격과 다른 제 2 세로간격으로 이격되도록 구성되는 전사장치.
  7. 제 3 항에 있어서,
    상기 베이스는,
    제 1 구간과, 상기 제 1 구간과 인접한 제 2 구간;을 포함하고,
    상기 복수의 스탬핑부는,
    상기 베이스의 제 1 구간에 배치되는 제 1 복수의 스탬핑부와, 상기 제 1 구간과 인접한 상기 베이스의 제 2 구간에 배치되는 제 2 복수의 스탬핑부;를 포함하고,
    상기 제 1 복수의 스탬핑부는 상기 베이스가 상기 제 2 상태일 때, 상기 제 2 복수의 스탬핑부보다 이격간격이 작게 배치되도록 구성되는 전사장치.
  8. 제 2 항에 있어서,
    상기 베이스는,
    상기 제 2 상태에서 적어도 일부가 곡면을 포함하도록 구성되는 전사장치.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 복수의 스탬핑부는 점착성재질을 포함하는 전사장치.
  11. 제 1 항에 있어서,
    상기 베이스와 상기 복수의 스탬핑부는 일체로 형성되는 전사장치.
KR1020190023078A 2019-02-27 2019-02-27 전사장치 Active KR102156263B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190023078A KR102156263B1 (ko) 2019-02-27 2019-02-27 전사장치
PCT/KR2020/001706 WO2020175814A1 (ko) 2019-02-27 2020-02-06 전사장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190023078A KR102156263B1 (ko) 2019-02-27 2019-02-27 전사장치

Publications (3)

Publication Number Publication Date
KR20200104966A KR20200104966A (ko) 2020-09-07
KR102156263B1 true KR102156263B1 (ko) 2020-09-16
KR102156263B9 KR102156263B9 (ko) 2021-08-23

Family

ID=72240138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190023078A Active KR102156263B1 (ko) 2019-02-27 2019-02-27 전사장치

Country Status (2)

Country Link
KR (1) KR102156263B1 (ko)
WO (1) WO2020175814A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11718115B2 (en) * 2019-11-27 2023-08-08 National Technology & Engineering Solutions Of Sandia, Llc Architected stamps for liquid transfer printing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003501827A (ja) 1999-06-02 2003-01-14 コミツサリア タ レネルジー アトミーク 要素を移送するための方法およびそのような移送を可能とするための装置
KR101971470B1 (ko) 2017-11-29 2019-04-23 재단법인 파동에너지 극한제어 연구단 마이크로 소자 전사용 캐리어 필름

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180820B2 (ja) * 2005-05-03 2013-04-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ スタンプから基板にパターンを転写する方法及び装置
JP5637785B2 (ja) * 2010-09-06 2014-12-10 キヤノン株式会社 原版、及びそれを用いた物品の製造方法
KR101673580B1 (ko) * 2014-12-29 2016-11-07 광주과학기술원 마이크로 디바이스의 전사장치, 마이크로 디바이스의 전사방법, 및 그 전사장치의 제조방법
KR101771327B1 (ko) * 2015-11-11 2017-08-25 연세대학교 산학협력단 직접 전사 프린팅 방법 및 상기 방법에 이용되는 전사 매체
KR101897129B1 (ko) * 2016-10-18 2018-09-10 한국기계연구원 소자 전사방법 및 소자 전사방법을 이용한 전자제품 제조방법
KR102123419B1 (ko) * 2018-10-29 2020-06-17 한국기계연구원 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003501827A (ja) 1999-06-02 2003-01-14 コミツサリア タ レネルジー アトミーク 要素を移送するための方法およびそのような移送を可能とするための装置
KR101971470B1 (ko) 2017-11-29 2019-04-23 재단법인 파동에너지 극한제어 연구단 마이크로 소자 전사용 캐리어 필름

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11718115B2 (en) * 2019-11-27 2023-08-08 National Technology & Engineering Solutions Of Sandia, Llc Architected stamps for liquid transfer printing

Also Published As

Publication number Publication date
WO2020175814A1 (ko) 2020-09-03
KR102156263B9 (ko) 2021-08-23
KR20200104966A (ko) 2020-09-07

Similar Documents

Publication Publication Date Title
US10199323B2 (en) Flexible circuit substrate with temporary supports and equalized lateral expansion
US9536860B2 (en) Stretchable display
US8003437B2 (en) Semiconductor device fabricating method and fabricating apparatus
EP4235285A3 (en) Display panel, electronic apparatus including the same, and method of manufacturing the electronic apparatus
TWI676286B (zh) 微型發光二極體顯示裝置及其製作方法
WO2017133090A1 (zh) 覆晶薄膜、柔性显示面板及显示装置
CN110176473B (zh) 显示装置及其制备方法
KR102156263B1 (ko) 전사장치
KR20160139661A (ko) 고감도 압력 센서
JP6985341B2 (ja) 伸縮基板及び伸縮表示装置
KR102158975B1 (ko) 마이크로 소자 어레이 기판 및 이의 제조방법
US20150135834A1 (en) Micro electro mechanical systems sensor
JP2016086043A5 (ko)
CN108231792A (zh) 芯片键合互连结构
US10148051B2 (en) Modular electronic structures
US20190189602A1 (en) Structure with micro device
TWI420747B (zh) 連接端子、連接器、插座及半導體封裝件
CA2941038A1 (en) Micro device arrangement in donor substrate
TWI537805B (zh) 單層電容式觸控面板
KR102455398B1 (ko) 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치
US20150231723A1 (en) Solder ball attaching apparatus, flux dotting apparatus, and method of manufacturing semiconductor package
CN112599466A (zh) 一种转移基板及其制作方法、转移方法
EP3171403A3 (en) Fan-out package structure including antenna
CN107210553A (zh) 可接合电互连结构及包含其的电子装置
CN105070563A (zh) 键帽及应用其的按键结构

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190227

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200520

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200908

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200909

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200909

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

Patent event code: PG17011E01I

Patent event date: 20210819

Comment text: Request for Publication of Correction

Publication date: 20210823

PR1001 Payment of annual fee

Payment date: 20240823

Start annual number: 5

End annual number: 5